



특허청구의 범위

청구항 1

제 1 기관과 제 2 기관;

상기 제 1 기관 상에 형성되는 게이트라인;

상기 게이트라인과 교차되어 단위 화소를 정의하는 데이터라인;

상기 게이트라인과 데이터라인이 교차되는 지점에 형성되는 박막트랜지스터;

상기 단위 화소 내에 게이트라인의 연장방향을 따라 교대로 평행하게 배열되어 제 1 방향의 횡전계를 발생시키며, 양 끝단이 절곡되도록 형성되며, 상기 절곡된 양 끝단에서도 제 1 방향의 횡전계를 발생시키는 복수의 화소전극과 공통전극;

상기 단위 화소의 좌우측에 인접하는 상기 데이터라인에 평행하게 형성되며, 상기 화소전극과 상기 공통전극과 전기적으로 연결된 화소전극라인 및 공통라인;

상기 공통전극이 상기 공통라인과 예각을 이루며 인출되는 영역 상에 형성되며, 평행사변형 형태를 갖는 화소 보조전극;

상기 데이터라인에 대하여 수직한 방향으로 러빙처리된 배향막; 및

상기 제 1 및 제 2 기관 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 횡전계방식 액정표시소자.

청구항 2

제 1 항에 있어서, 상기 화소전극 및 공통전극은 상기 데이터라인에 수직한 방향을 기준으로 $0^{\circ} \sim 45^{\circ}$ 범위의 경사각을 갖도록 형성됨을 특징으로 하는 횡전계방식 액정표시소자.

청구항 3

제 1 항에 있어서, 상기 화소전극 및 공통전극의 양끝단은 상기 화소전극 및 공통전극의 방향에 대하여 $0^{\circ} \sim 20^{\circ}$ 범위의 경사각을 갖도록 절곡됨을 특징으로 하는 횡전계방식 액정표시소자.

청구항 4

삭제

청구항 5

삭제

청구항 6

제 1 항에 있어서, 상기 화소보조전극은 디스클리네이션(disclination)의 발생을 방지함을 특징으로 하는 횡전계방식 액정표시소자.

청구항 7

제 1 항에 있어서, 상기 화소보조전극은 삼각형 형태로 형성됨을 특징으로 하는 횡전계방식 액정표시소자.

청구항 8

삭제

청구항 9

제 1 항에 있어서, 상기 공통라인 및 화소전극라인은 오버랩되어 스토리지를 형성함을 특징으로 하는 횡전계방식 액정표시소자.

청구항 10

제 1 항에 있어서, 상기 공통라인은 외부로부터 상기 공통전극으로 공통신호를 전달함을 특징으로 하는 횡전계방식 액정표시소자.

청구항 11

제 1 항에 있어서, 상기 공통전극 및 화소전극은 상기 단위 화소에서 대칭을 이루며 배치되어 2-도메인을 형성함을 특징으로 하는 횡전계방식 액정표시소자.

청구항 12

제 1 항에 있어서, 상기 게이트라인은 인접하는 상기 공통전극 또는 화소전극과 평행하게 형성되어, 지그재그(zig-zag) 형태로 연장됨을 특징으로 하는 횡전계방식 액정표시소자.

청구항 13

제 1 항에 있어서, 상기 단위 화소는 상기 게이트라인을 경계로 인접하는 화소와 대칭 형태로 형성됨을 특징으로 하는 횡전계방식 액정표시소자.

청구항 14

제 1 항에 있어서, 상기 단위 화소는 상기 데이터라인을 경계로 인접하는 화소와 대칭 형태로 형성됨을 특징으로 하는 횡전계방식 액정표시소자.

청구항 15

청구항 15은(는) 설정등록료 납부시 포기되었습니다.

제 1 항에 있어서, 상기 화소전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)를 포함하여 구성되는 투명도전체로 형성됨을 특징으로 하는 횡전계방식 액정표시소자.

청구항 16

청구항 16은(는) 설정등록료 납부시 포기되었습니다.

제 1 항에 있어서, 상기 박막트랜지스터는 게이트전극, 반도체층, 소스전극 및 드레인전극을 포함하여 구성됨을 특징으로 하는 횡전계방식 액정표시소자.

청구항 17

청구항 17은(는) 설정등록료 납부시 포기되었습니다.

제 16 항에 있어서, 상기 드레인전극과 상기 화소전극을 전기적으로 접속하는 제 1 콘택홀을 추가로 포함함을 특징으로 하는 횡전계방식 액정표시소자.

명 세 서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

[0014] 본 발명은 액정표시소자에 관한 것으로, 특히 데이터라인의 신호 간섭을 방지하고, 세로선 불량을 감소시킬 수 있는 횡전계방식 액정표시소자에 관한 것이다.

[0015] 근래, 핸드폰(Mobile Phone), PDA, 노트북 컴퓨터와 같은 각종 휴대용 전자 기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시소자(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시소자로 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있는데, 그 중 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시장치(LCD)가 각광을 받고 있다.

[0016] 통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 구현하게 된다. 이를

위하여, 액정표시장치는 화소들이 매트릭스 형태로 배열되어진 액정패널과 이 액정패널을 구동하기 위한 구동 회로를 구비한다.

[0017] 도 1은 일반적인 횡전계방식 액정표시소자의 단위화소를 나타낸 것으로, 도면에 도시된 바와 같이, 액정패널의 제 1 기판에는 게이트라인(1)과 데이터라인(10)이 교차하게 배열되어 화소영역을 정의하며, 상기 게이트라인(1)과 데이터라인(10)이 교차 영역에는 스위칭소자인 박막트랜지스터(thin film transistor, TFT)가 형성된다. 액정패널의 화소 각각에는 화소전극(3)과 공통전극(5)이 교대로 배치되는데, 상기 화소전극(3)은 스위칭소자인 박막트랜지스터(TFT)의 소스/드레인 전극(13, 15)으로부터 데이터신호를 인가받아 공통전극(5)과 함께 제 1 기판 상에 횡전계를 형성한다. 박막트랜지스터(TFT)의 게이트전극(9)은 데이터신호가 1 라인분씩의 화소전극(3)들에게 인가되도록 게이트라인(1)에 접속된다. 이에 따라, 액정표시장치는 화소별로 공급된 데이터신호에 따라 화소전극(3)과 공통전극(5) 사이에 인가되는 전계에 의해 액정층의 광투과율을 조절함으로써 화상을 표시한다.

[0018] 또한, 도면에 도시하지는 않았지만, 제 2 기판 상에는 컬러필터층이 형성되며, 상기 제 1 기판 및 제 2 기판 사이의 이격 공간에 액정층이 형성된다.

[0019] 상기 액정층의 액정분자는 화소전극(3) 및 공통전극(5) 사이에 형성되는 횡전계에 의해 구동되므로, 종래 TN(Twisted Nematic) 모드 액정표시소자에 비해 가시범위가 넓어지게 되어, 상, 하, 좌, 우 방향으로 약 80°~85° 범위의 시야각을 확보하게 된다.

[0020] 그런데, 상기한 바와 같은 종래 횡전계방식 액정표시소자에서는 데이터라인(10)과 화소전극(3)이 평행하게 근접 배치됨에 따라 상기 데이터라인(10)과 화소전극(3) 간의 신호간섭이 쉽게 유발되고, 이로 인해 크로스토크 및 광누설 현상등이 야기되었다. 따라서, 이와 같은 문제점을 최소화시키고자, 화소의 외곽 영역, 즉 데이터라인(10)과 인접하는 영역에 최외곽 공통전극(5')을 배치하고, 상기 최외곽 공통전극(5')의 폭을 다른 공통전극(5)에 비하여 넓게 형성하였다. 하지만, 이와 같은 전극 배치 구조는 액정표시소자의 개구율을 저하시킬 뿐 아니라, 데이터라인의 신호 간섭에 의한 전계의 왜곡 현상도 효과적으로 방지할 수 없었다.

[0021] 도 2a 및 도 2b는 상기 도 1의 'I'영역에 대한 확대도면으로서, 도면을 참조하여, 데이터라인의 신호간섭에 의한 액정 배열의 왜곡현상을 보다 상세히 설명하겠다.

[0022] 이때, 액정분자의 초기 배열을 유도하는 러빙 방향은 공통전극(5, 5') 및 화소전극(3)에 대하여 약 45°의 기울기를 갖도록 형성하여, 전압이 인가될 경우, 상기 공통전극(5, 5') 및 화소전극(3)과 직교되는 방향으로 횡전계가 발생되도록 한다.

[0023] 우선, 도 2a는 데이터라인(10)에 8V의 전압이 인가되고, 공통전극(5, 5') 및 화소전극(3)에 각각 5V와 8V의 전압이 인가되는 조건 하에서, 상기 공통전극(5, 5')과 화소전극(3) 사이의 전압차에 의한 전계에 의해 액정분자의 제 1 방향자(30)가 결정되는 것을 도시하고 있다. 다음으로, 도 2b는 상기 도 2a에서와 같이 공통전극(5, 5')과 화소전극(3)에 3V의 전압차가 발생하더라도 데이터라인(10)에 인가되는 전압이 바뀔 경우, 실제 구동 영역의 전계에도 변화가 발생되어 도 2a에 따른 제 1 방향자(30)보다 조금 더 회전된 제 2 방향자(35)를 가지게 되는 것을 나타낸 것이다. 이와 같이 데이터라인의 신호 전압차는 전계의 방향을 왜곡시켜 액정 배열에 변화를 유발함으로써, 공통전극과 화소전극에 동일한 전압이 인가되는 조건이라도 표시 화면 상에서 색감의 변화를 야기하게 된다.

발명이 이루고자 하는 기술적 과제

[0024] 본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 러빙방향을 데이터라인에 대하여 수직하게 형성하고, 화소전극 및 공통전극을 상기 러빙방향에 대응되도록 배치함으로써, 데이터라인의 신호 간섭에 의한 화질 불량을 방지하는 횡전계방식 액정표시소자를 제공하는 데 그 목적이 있다.

[0025] 또한, 상기 화소 전극 및 공통전극의 양끝단을 절곡시키고, 화소 보조 전극을 추가로 형성하여, 상기 화소내에서 디스클리네이션을 방지할 수 있는 횡전계방식 액정표시소자를 제공하는 것을 또다른 목적으로 한다.

발명의 구성 및 작용

[0026] 상기한 바와 같은 목적을 이루기 위하여, 본 발명에 따른 횡전계방식 액정표시소자는, 제 1 기판과 제 2 기판; 상기 제 1 기판 상에 형성되는 게이트라인; 상기 게이트라인과 교차되어 단위 화소를 정의하는 데이터라인; 상기 게이트라인과 데이터라인이 교차되는 지점에 형성되는 박막트랜지스터; 상기 단위 화소 내에 게이

트라인의 연장방향을 따라 교대로 평행하게 배열되어 제 1 방향의 횡전계를 발생시키며, 양 끝단이 절곡되도록 형성되며, 상기 절곡된 양 끝단에서도 제 1 방향의 횡전계를 발생시키는 복수의 화소전극과 공통전극; 상기 단위 화소의 좌우측에 인접하는 상기 데이터라인에 평행하게 형성되며, 상기 화소전극과 상기 공통전극과 전기적으로 연결된 화소전극라인 및 공통라인; 상기 공통전극이 상기 공통라인과 예각을 이루며 인출되는 영역 상에 형성되며, 평행사변형 형태를 갖는 화소보조전극; 상기 데이터라인에 대하여 수직한 방향으로 러빙처리된 배향막; 및 상기 제 1 및 제 2 기관 사이에 형성된 액정층을 포함하여 구성된다.

[0027] 상기 화소전극 및 공통전극은 상기 데이터라인에 수직한 방향을 기준으로 0° ~ 45° 범위의 경사각을 갖도록 형성되며, 상기 화소전극 및 공통전극의 양끝단은 상기 화소전극 및 공통전극의 방향에 대하여 0° ~ 20° 범위의 경사각을 갖도록 절곡됨을 특징으로 한다.

[0028] 상기 화소보조전극은 디스클리네이션(disclination) 발생을 방지하고, 삼각형 형태로 형성될 수 있다.

[0029] 삭제

[0030] 또한, 상기 공통라인은 외부로부터 상기 공통전극으로 공통신호를 전달하며, 상기 화소전극라인과 오버랩되어 스토리지를 형성한다.

[0031] 또한, 상기 공통전극 및 화소전극은 상기 단위 화소에서 대칭을 이루며 배치되어 2-도메인을 형성할 수 있다.

[0032] 또한, 상기 게이트라인은 인접하는 상기 공통전극 또는 화소전극과 평행하게 형성되어, 액정패널 내에서 지그재그(zig-zag) 형태로 연장될 수 있으며, 상기 단위 화소는 상기 게이트라인을 경계로 인접하는 화소와 대칭 형태로 형성될 수 있다.

[0033] 한편, 상기 화소 영역은 상기 데이터라인을 경계로 인접하는 화소와 대칭 형태로 형성될 수도 있다.

[0034] 그리고, 상기 화소전극은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)의 투명도전체로 이루어진 일군에서 선택된 하나로 구성될 수 있다.

[0035] 또한, 상기 박막트랜지스터는 게이트전극, 반도체층, 소스전극 및 드레인전극을 포함하여 구성되며, 상기 액정표시소자는 상기 드레인전극과 상기 화소전극을 전기적으로 접속하는 제 1 컨택홀을 추가로 포함하여 구성될 수 있다.

[0036] 이하, 도면을 참조하여, 본 발명에 따른 액정표시소자에 대하여 보다 상세히 설명한다.

[0037] 먼저, 도 3은 본 발명의 제 1 실시예에 따른 액정표시소자의 단위 화소를 나타내는 도면이고, 도 4a와 4b는 도 3의 II-II'선과 III-III'선에 대한 단면도이다.

[0038] 도면에 도시된 바와 같이, 액정패널은 제 1 기관(110) 위에 배열되어 단위 화소를 정의하는 데이터라인(100) 및 게이트라인(101)과, 상기 게이트라인(101)과 데이터라인(100)의 교차점에 배치된 스위칭소자인 박막트랜지스터(TFT)와, 상기 화소내에 교대로 평행하게 배열되어 횡전계를 발생시키는 적어도 하나의 화소전극(103)과 공통전극(105)을 포함하여 구성된다. 이때, 상기 화소전극(103) 및 공통전극(105)은 상기 데이터라인(100)에 수직한 방향에 대하여 0° ~ 45° 범위의 경사각을 갖도록 형성된다.

[0039] 박막트랜지스터(TFT)는 제 1 기관(110) 위에 형성되어 상기 게이트라인(101)의 일부로 형성되는 게이트전극(107)과, 상기 게이트전극(107) 위에 적층된 SiN_x 또는 SiO_x 와 같은 물질로 이루어진 게이트절연막(120)과, 상기 게이트절연막(120) 위에 형성된 반도체층(109)과, 상기 반도체층(109) 위에 형성된 오믹컨택트층(111)과, 상기 오믹컨택트층(111) 위에 형성되어 데이터라인(100)과 화소전극(103)에 각각 접속되는 소스전극(113) 및 드레인전극(115)으로 구성된다.

[0040] 상기 박막트랜지스터(TFT) 위에는 SiN_x 또는 SiO_x 와 같은 물질로 이루어진 보호막(130)이 기관 전체에 걸쳐 적층되어 있으며, 상기 보호막(130) 상에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide) 등의 투명도전체로 이루어진 화소전극(103)이 형성되어 상기 보호막(130)에 형성된 제 1 컨택홀(117)을 통해 상기 박막트랜지스터(TFT)의 드레인전극(115)에 접속되어 데이터신호를 인가받는다.

[0041] 또한, 상기 단위 화소의 좌우측에는 인접하는 데이터라인(100, 100')에 평행하게 형성되는 화소전극라인(123)과 공통라인(125)이 형성되어 각각 복수의 화소전극(103)과 공통전극(105)을 전기적으로 연결한다. 이때, 상기 공통라인(125)은 외부로부터 상기 공통전극(105)으로 공통신호를 인가하며, 게이트절연막(120) 및 보호

막(130)을 사이에 두고 상기 화소전극라인(123)과 오버랩되어 스토리지(Cst)를 형성하게 된다.

- [0042] 한편, 상기 액정표시소자는 단위 화소 내에서 상기 화소전극(103) 및 공통전극(105)을 상기 게이트라인(101)의 연장방향을 기준으로 대칭으로 배치하여 상기 화소영역을 2-도메인을 형성함으로써, 액정의 복굴절(birefringence) 특성에 의한 이상 광을 서로 상쇄시켜 색전이(color shift) 현상을 최소화할 수 있다. 이때, 상기 게이트라인(101)은 인접하는 화소전극(103) 또는 공통전극(105)에 평행하게 형성되어, 액정 패널의 전 영역에 걸쳐 지그재그(zig-zag) 형태로 연장될 수 있으며, 상기 게이트라인(101)을 경계로 인접하는 두 화소영역이 대칭 형태로 형성되거나, 상기 데이터라인(100)을 경계로 인접하는 화소 영역과 대칭 형태로 형성될 수도 있다.
- [0043] 또한, 상기한 제 1 기판(110)에 대응하는 제 2 기판(미도시) 위에는 광의 누설을 방지하는 차광층과 R, G, B의 칼라필터소자로 이루어진 칼라필터층 및 오버코트층이 차례로 적층되어 형성되는데, 상기 차광층은 상기 데이터라인과 공통라인 사이의 이격 영역을 가리기 위한 얼라인 마진을 고려하지 않은 최소의 폭으로 형성될 수 있다.
- [0044] 상기한 바와 같이 본 발명은 공통전극 및 화소전극을 게이트라인과 나란하게 배치함으로써, 데이터라인의 신호가 화소전극에 미치는 영향을 최소화 할 수 있다.
- [0045] 도 4c 및 4d는 도 3의 영역 IV에 대한 확대도면으로서, 각각 단위 화소에 전압이 인가될 때와 인가되지 않을 때의 액정분자의 구동특성을 더욱 자세히 나타낸 것이다.
- [0046] 도면에 도시하지는 않았지만, 화소전극(103) 및 공통전극(105)을 포함하는 제 1 기판(110) 상에는 데이터라인(100)에 대하여 수직한 방향, 즉 상기 데이터라인(100)과 화소전극라인(123) 간에 형성되는 전계방향(142)과 동일한 방향으로 러빙처리된 배향막이 적층된다.
- [0047] 다시 말해, 본 실시예에서는 액정분자의 초기 배열을 유도하는 러빙 방향과, 전압의 인가시 데이터라인(100)과 화소전극라인(123) 사이의 전계(142)의 방향이 동일하게 되도록 러빙방향을 형성한다. 즉, 기존에는 데이터라인(100) 방향을 기준으로 약 45° 기울어진 방향으로 러빙처리를 하였으나, 본 발명에서는 데이터라인(100)에 수직한 방향으로 러빙처리함에 따라, 전압이 인가되지 않을 경우, 특히 데이터라인(100)과 화소전극라인(123)의 사이 구간에 위치하는 액정분자(140)가 상기 데이터라인(100)과 직교되는 방향으로 배열되어 잔류 전압에 의해 왜곡되지 않도록 하는 것을 특징으로 한다.
- [0048] 도 4d에 도시된 바와 같이, 전압이 인가되는 경우에는 전계 방향(142)과 대응되는 방향으로 액정분자(140)의 방향이 결정된다. 이때, 데이터라인(100)과 제 1 화소전극라인(123) 간에는 데이터라인(100)과 직교되는 방향으로 전계(142)가 형성되기 때문에, 이 구간에 위치하는 액정분자(140)는 움직임이 없고, 공통전극(105)과 화소전극(103) 간에는 횡전계(144)가 형성되어, 전계의 방향에 따라 액정분자(140)가 구동된다.
- [0049] 결국, 본 발명은 배향막의 러빙방향을 데이터라인에 수직한 방향으로 형성하고, 공통전극 및 화소전극을 상기 러빙방향에 대응되도록 배치함으로써, 데이터라인의 잔류전압에 의한 전계의 왜곡을 최소화하고, 그로 인한 액정분자의 비틀림현상을 방지하여 흑백 모드시에도 해당영역에서의 빛샘 현상과 같은 불량을 효과적으로 방지할 수 있다.
- [0050] 한편, 본 발명의 액정표시소자는 도 3에 도시된 바와 같이, 상기 공통전극(105)이 공통라인(125)과 예각을 이루며, 인출되는 영역 상에 화소보조전극(103')을 추가로 포함할 수 있다. 이는 동일 극성을 띠는 두 전극(105, 125)이 예각을 이루며 접하는 영역에서 디스클리네이션(disclination) 현상이 유발될 수 있으므로, 이러한 영역 상에 보조전극을 추가로 형성함으로써, 전계 왜곡을 방지하는 것이다. 이때, 상기 화소보조전극(103')의 형태는 삼각형의 형태로 구성할 수 있다.
- [0051] 계속해서, 도 5는 본 발명의 제 2 실시예를 도시하는 것으로, 본 실시예는 제 1 실시예에서 상기 화소보조전극의 형태에 변형을 가한 예를 나타내고 있다.
- [0052] 본 실시예의 구성은 제 1 실시예와 유사하므로 차이점 및 그 효과를 중심으로 상술할 것이다.
- [0053] 도면에 도시된 바와 같이, 액정 패널은 제 1 기판 위에 배열되어 단위 화소영역을 정의하는 데이터라인(200) 및 게이트라인(201)과, 상기한 게이트라인(201)과 데이터라인(200)의 교차점에 배치된 스위칭소자인 박막트랜지스터(TFT)와, 상기 화소내에 교대로 평행하게 배열되어 횡전계를 발생시키는 적어도 하나의 화소전극(203)과 공통전극(205)을 포함하여 구성된다. 이때, 상기 화소전극(203) 및 공통전극(205)은 상기 데이터라인(200)에 수직한 방향에 대하여 0° ~45° 사이의 경사각을 갖도록 형성된다.

- [0054] 박막트랜지스터(TFT)는 상기 게이트라인(201)의 일부로 형성되는 게이트전극(207)과, 반도체층(209)과, 소스전극(213) 및 드레인전극(215)을 포함하여 구성되며, 상기 화소전극(203)은 제 1 컨택홀(217)을 통해 상기 박막트랜지스터(TFT)의 드레인전극(215)에 접속되어 데이터신호를 인가받는다.
- [0055] 또한, 상기 단위 화소의 좌우측에는 인접하는 데이터라인(200, 200')에 평행하게 형성되는 화소전극라인(223)과 공통라인(225)이 형성되어 각각 복수의 화소전극(203)과 공통전극(205)을 전기적으로 연결한다. 이때, 상기 화소전극라인(223) 및 공통라인(225)은 게이트절연막(미도시) 및 보호막(미도시)을 사이에 두고 오버랩되어 스토리지(Cst)를 형성하게 된다.
- [0056] 한편, 본 실시예에서는 상기 공통전극(205)이 상기 공통라인(223)과 예각을 이루며, 인출되는 영역 상에 전계 왜곡을 방지하기 위해 평행사변형 형태의 화소보조전극(203')을 추가로 포함하는데, 상기과 같은 평행사변형의 화소보조전극(203')은 제 1 실시예의 삼각형 화소보조전극(103')에 비하여 액정표시소자의 개구율을 향상시키는 효과를 얻는다.
- [0057] 또한, 상기한 제 1 기판에 대응하는 제 2 기판(미도시) 위에는 광의 누설을 방지하는 차광층과 R, G, B의 칼라필터소자로 이루어진 칼라필터층 및 오버코트층이 차례로 적층되어 형성될 수 있다.
- [0058] 계속해서, 도 6은 본 발명의 제 3 실시예를 나타낸 도면으로서, 단위 화소 내 화소전극 및 공통전극의 양 끝단을 꺾은 구조로 형성함을 특징으로 하고 있다.
- [0059] 본 실시예의 구성 역시 제 1 및 제 2 실시예와 유사하므로 차이점 및 그 효과를 중심으로 상술할 것이다.
- [0060] 도면에 도시된 바와 같이, 액정 패널은 제 1 기판 위에 배열되어 단위 화소영역을 정의하는 데이터라인(300) 및 게이트라인(301)과, 상기한 게이트라인(301)과 데이터라인(300)의 교차점에 배치된 스위칭소자인 박막트랜지스터(TFT)와, 상기 화소내에 교대로 평행하게 배열되어 횡전계를 발생시키는 적어도 하나의 화소전극(303)과 공통전극(305)을 포함하여 구성된다. 이때, 상기 화소전극(303) 및 공통전극(305)은 상기 데이터라인(200)에 수직한 방향을 기준으로 $0^{\circ} \sim 45^{\circ}$ 범위의 경사각을 갖도록 형성되며, 상기 화소전극(303) 및 공통전극(305)의 양끝단 영역(B)는 상기 화소전극(303) 및 공통전극(305) 방향에 대하여 $0^{\circ} \sim 20^{\circ}$ 범위의 경사각을 갖도록 절곡되어 형성된다.
- [0061] 박막트랜지스터(TFT)는 상기 게이트라인(301)의 일부로 형성되는 게이트전극(307)과, 반도체층(309)과, 소스전극(313) 및 드레인전극(315)을 포함하여 구성되며, 상기 화소전극(303)은 제 1 컨택홀(317)을 통해 상기 박막트랜지스터(TFT)의 드레인전극(315)에 접속되어 데이터 신호를 인가받는다.
- [0062] 또한, 상기 단위 화소의 좌우측에는 인접하는 데이터라인(300, 300')에 평행하게 형성되는 화소전극라인(323)과 공통라인(325)이 형성되어 각각 복수의 화소전극(303)과 공통전극(305)을 전기적으로 연결한다. 이때, 상기 화소전극라인(323) 및 공통라인(325)은 게이트절연막(미도시) 및 보호막(미도시)을 사이에 두고 오버랩되어 스토리지(Cst)를 형성하게 된다.
- [0063] 한편, 본 실시예에서는 상기 공통전극(305)이 상기 공통라인(323)과 예각을 이루며, 인출되는 영역 상에 전계 왜곡을 방지하기 위해 평행사변형 형태의 화소보조전극(303')을 추가로 포함하여 디스클리네이션을 방지한다.
- [0064] 또한, 상기한 바와 같이, 상기 공통전극(305) 및 화소전극(303)이 상기 공통라인(325)과 화소전극라인(323)에 각각 연결되는 영역을 꺾은 절곡 구조로 형성함으로써, 전계를 형성하는 영역(B)을 경사지도록 형성할 수 있다.
- [0065] 이와 같이, 화소전극(303) 및 공통전극(305)의 양단을 꺾어 경사지도록 형성하는 것은 공통전극(305) 및 화소전극(303)에 의한 제 1 방향의 횡전계 형성영역 중에, 화소의 외곽 영역 즉, 두 전극(303, 305)이 공통라인(325) 및 화소전극라인(323)과 접하는 양측 영역에서 발생하는 전계의 방향이 화소 중심부의 제 1 방향 횡전계와 다르게 형성되는 영역을 최소화하기 위한 것이다.
- [0066] 이를 좀더 상세하게 설명하면, 공통전극(305) 및 화소전극(303)의 양측에서 형성되는 전계는 이들 두 전극(303, 305)이 화소 중심에서와 같이 평행하게 배치되지 않기 때문에, 전계 왜곡에 의한 액정 분자의 이상배열이 나타난다. 따라서, 본 발명은 이 영역에서 횡전계를 발생시키는 두 전극(303, 305)이 최대한 평행하게 배치되도록 하기 위해 화소전극(303) 또는 공통전극(305)의 일측을 꺾어주어 전계를 형성하는 영역(B)에 경사면을 형성함으로써, 화소 중심 영역에서의 횡전계의 방향과 전극 외곽 영역에서의 횡전계의 방향을 최대한 일치시키는 것이다.
- [0067] 이상에서 상기한 실시예들은 본 발명을 설명하기 위해 예시된 것으로, 본 발명의 권리 범위를 한정하는 것은

아니다. 즉, 도면에 도시하지 않았어도, 본 발명은 본 발명의 사상에서 벗어나지 않는 범위의 다양한 화소 구조 및 배치를 포함한다.

[0068] 따라서, 본 발명의 권리의 범위는 상술한 상세한 설명에 의해 결정되는 것이 아니라 첨부한 특허청구범위에 의해 결정되어야만 할 것이다.

발명의 효과

[0069] 상술한 바와 같이, 본 발명에 따른 횡전계방식 액정표시소자는 러빙방향을 데이터라인 및 화소전극라인에 대하여 수직하게 형성함으로써, 데이터라인 부근에 위치하는 액정분자가 전압의 인가 여부에 관계없이 초기 배향 방향을 유지할 수 있도록 하여, 전압의 오프 상태에서 데이터라인의 잔류전압으로 인한 액정의 비틀림으로 인한 광누설을 방지하며, 데이터라인의 신호 왜곡으로 인한 색감의 변화를 방지하여 화질 특성을 개선할 수 있다.

[0070] 또한, 상기 화소 전극 및 공통전극의 양끝단을 절곡시키고, 화소 보조 전극을 추가로 형성하여, 상기 화소내에서 디스클리네이션을 방지함으로써, 액정 패널의 화질을 개선할 수 있고, 액정표시소자의 개구율을 극대화시킬 수 있다.

도면의 간단한 설명

[0001] 도 1은 종래 액정표시소자를 나타내는 평면도.

[0002] 도 2a 및 2b는 상기 도 1의 영역 'I'에 대한 확대도.

[0003] 도 3는 본 발명의 제 1 실시예에 따른 액정표시소자의 단위 화소를 나타내는 도면.

[0004] 도 4a 및 4b는 도 3의 II-II'선 및 III-III'선에 대한 단면도.

[0005] 도 4c 및 4d는 도 3의 영역 IV에 대한 확대도.

[0006] 도 5는 본 발명의 제 2 실시예에 따른 액정표시소자의 단위 화소를 나타내는 도면.

[0007] 도 6은 본 발명의 제 3 실시예에 따른 액정표시소자의 단위 화소를 나타내는 도면.

[0008] ***본 발명의 주요부분에 대한 부호의 설명***

[0009] 10, 100, 100', 200, 200', 300, 300': 데이터라인

[0010] 1, 101, 201, 301: 게이트라인 TFT: 박막트랜지스터


[0011] 3, 103, 203, 303: 화소전극 5, 105, 205, 305: 공통전극

[0012] 123, 223, 323: 화소전극라인 125, 225, 325: 공통전극라인


[0013] 103', 203', 303': 화소보조전극

도면


도면1




도면2a




도면2b




도면3




도면4a




도면4b




도면4c




도면4d



도면5



도면6



专利名称(译)	液晶显示装置技术领域本发明涉及液晶显示装置		
公开(公告)号	KR101156510B1	公开(公告)日	2012-06-18
申请号	KR1020040117400	申请日	2004-12-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KANG BYUNGKOO		
发明人	KANG,BYUNGKOO		
IPC分类号	G02F1/1337		
CPC分类号	G02F1/134363 G02F1/133784		
代理人(译)	PARK , JANG WON		
其他公开文献	KR1020060078712A		
外部链接	Espacenet		

摘要(译)

本发明涉及一种横向电场型液晶显示元件，其能够防止数据线的信号干扰并减小垂直线缺陷，并且根据本发明的液晶显示元件包括第一基板和第二基板;形成在第一基板上的栅极线;跨越栅极线的数据线以定义单位像素;在栅极线和数据线交叉的点处形成的薄膜晶体管; Sikiemyeo是根据在单位像素在第一方向上产生的横向电场的栅极线的延伸方向上交替排列在平行的，被形成为使得所述弯曲，这在弯曲两端在第一方向上产生的横向电场的两端多个像素电极和公共电极;像素电极线和公共线与数据线平行地形成，所述数据线与单位像素的左侧和右侧相邻并且电连接到像素电极和公共电极;像素辅助电极形成在公共电极与公共线以锐角拉出并具有平行四边形形状的区域上;在垂直于数据线的方向上摩擦取向膜;并且在第一和第二基板之间形成液晶层。

