



(19) 대한민국특허청(KR)  
(12) 등록특허공보(B1)

(45) 공고일자 2008년09월26일  
(11) 등록번호 10-0860523  
(24) 등록일자 2008년09월22일

(51) Int. Cl.

G02F 1/1343 (2006.01)

(21) 출원번호 10-2002-0062144

(22) 출원일자 2002년10월11일

심사청구일자 2007년10월05일

(65) 공개번호 10-2004-0033205

(43) 공개일자 2004년04월21일

(56) 선행기술조사문헌

KR 1020020063498 A

KR1020000071583 A\*

KR1020020070756 A\*

\*는 심사관에 의하여 인용된 문헌

(73) 특허권자

엘지디스플레이 주식회사

서울 영등포구 여의도동 20번지

(72) 발명자

홍형기

서울특별시마포구신공덕동삼성아파트104동1002호

정진열

서울특별시은평구불광동16-109

(74) 대리인

박장원

전체 청구항 수 : 총 7 항


심사관 : 윤성주

(54) 횡전계방식 액정 표시 소자 및 그 제조방법

(57) 요약

본 발명은 횡전계방식 액정 표시 장치에 관한 것으로, 제 1기판 위에 종횡으로 배열되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막트랜지스터와; 상기 게이트 라인과 데이터 라인 및 박막트랜지스터의 상부에 형성된 블랙매트릭스와; 상기 블랙매트릭스 상에 형성된 칼라필터와; 상기 칼라필터 상에 형성되며, 상기 화소영역 내에 횡전계를 발생시키는 적어도 한쌍의 공통 전극 및 화소 전극을 포함하여 이루어지며, 칼라필터가 박막트랜지스터와 같은 기판 상에 형성되어 있기 때문에 제 1 기판 및 제 2기판의 오정렬을 막아 개구율을 더욱 향상시킬 수 있다.

대 표 도 - 도3



## 특허청구의 범위

### 청구항 1

제 1기관 및 제 2기관과;

상기 제 1기관에 중첩으로 배열되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인과;

상기 게이트 라인 및 데이터 라인의 교차부에 형성되며, 게이트 전극과, 상기 게이트 전극 위에 형성된 게이트 절연막과, 상기 게이트 절연막 위에 형성된 반도체층과, 상기 반도체층 위에 형성된 소스 전극 및 드레인 전극으로 이루어진 박막트랜지스터와;

상기 게이트 절연막 상에 형성되어 전체가 상기 게이트 라인과 완전하게 중첩하는 제1영역과 제1영역으로부터 분기된 제2영역으로 이루어지며, Cu, Mo, Ta, Al, Cr, Ti, Al합금으로 이루어진 일군으로부터 선택된 금속으로 형성된 스토리지 전극과;

상기 박막트랜지스터 및 스토리지전극이 형성된 제1기관에 형성된 보호막과;

상기 게이트 라인과 데이터 라인 및 박막트랜지스터의 상부의 보호막에 형성된 블랙매트릭스와;

상기 블랙매트릭스 상에 형성된 칼라필터와;

상기 칼라필터 상에 형성되며, 상기 화소 영역 내에 횡전계를 발생시키는 적어도 한쌍의 공통 전극 및 화소 전극으로 구성되며,

상기 스토리지전극의 제2영역은 상기 화소전극을 따라 연장되어 상기 화소전극을 따라 상기 컬러필터 및 보호막과 컬러필터층에 형성된 콘택홀을 통해 화소전극과 전기적으로 접속되는 것을 특징으로 하는 횡전계방식 액정 표시 소자.

### 청구항 2

삭제

### 청구항 3

삭제

### 청구항 4

제 1항에 있어서, 상기 칼라필터 상에 형성된 평탄화막을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정 표시 소자.

### 청구항 5

삭제

### 청구항 6

삭제

### 청구항 7

제 1항에 있어서, 상기 공통 전극은 데이터 라인과 중첩되어 있는 것을 특징으로 하는 횡전계방식 액정 표시 소자.

### 청구항 8

제 1항에 있어서,

상기 제 1기관 상에 형성된 게이트 패드와 데이터 패드와;

상기 게이트 패드 및 데이터 패드 상에 형성된 금속층을 추가로 포함하는 것을 특징으로 하는 횡전계방식 액정 표시 소자.

## 청구항 9

제 8항에 있어서, 상기 금속층은 ITO 또는 IZO인 것을 특징으로 하는 횡전계방식 액정 표시 소자.

## 청구항 10

제 9항에 있어서, 상기 금속층은 화소 전극 형성시 함께 형성되는 것을 특징으로 하는 액정 표시 소자.

## 청구항 11

제 1항에 있어서, 상기 제 1 및 제 2기판 전체에 걸쳐 도포된 배향막과;

그 사이에 형성된 액정층을 추가로 포함하고 있는 것을 특징으로 하는 횡전계방식 액정 표시 소자.

## 청구항 12

삭제

## 청구항 13

삭제

## 청구항 14

삭제

## 명 세 서

### 발명의 상세한 설명

#### 발명의 목적

#### 발명이 속하는 기술 및 그 분야의 종래기술

- <11> 본 발명은 액정 표시 소자에 관한 것으로, 특히 개구율 향상 및 화질의 신뢰성을 확보할 수 있는 횡전계방식 액정 표시 소자 및 그 제조 방법에 관한 것이다.
- <12> 최근, 고화질, 저전력의 평판 표시 소자(flat panel display device)로서 주로 사용되는 트위스트 네마틱 모드(twisted nematic mode) 액정 표시 소자(liquid crystal display device)는 시야각이 좁다는 단점이 있다. 이것은 액정분자의 굴절을 이방성(refractive anisotropy)에 기인하는 것으로, 기판과 수평하게 배향된 액정분자가 액정패널(liquid crystal display panel)에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
- <13> 따라서, 액정분자를 기판과 거의 수평한 방향으로 배향하여 시야각 문제를 해결하는 횡전계방식 액정 표시 소자(In Plane Switching mode LCD)가 최근에 활발하게 연구되고 있다.
- <14> 도 1은 일반적인 횡전계방식 액정 표시 소자의 단위 화소를 개략적으로 도시한 것으로, 도 1a는 평면도이고, 도 1b는 도 1a의 I-I'선의 단면도이다.
- <15> 도 1a에 도시한 바와 같이, 투명한 제 1기판(10) 상에 게이트 라인(1) 및 데이터 라인(3)이 종횡으로 배열되어 화소 영역을 정의한다. 실제의 액정 표시 소자에서는 n개의 게이트 라인(1)과 m개의 데이터 라인(3)이 교차하여 n×m개의 화소가 존재하지만, 도면에는 설명을 간단하게 하기 위해 단지 한 화소만을 나타내었다.
- <16> 상기 화소 영역 내에는 상기 게이트 라인(1)과 데이터 라인(3)의 교차점에는 게이트 전극(1a), 반도체층(5) 및 소스/드레인 전극(2a/2b)으로 구성된 박막트랜지스터(thin film transistor;9)가 배치되어 있으며, 상기 게이트 전극(1a) 및 소스/드레인 전극(2a/2b)은 각각 게이트 라인(1) 및 데이터 라인(3)에 접속된다. 또한, 게이트 절연막(12)은 기판 전체에 걸쳐서 적층되어 있다.
- <17> 화소 영역 내에는 상기 게이트 라인(1)과 평행하게 공통 전극 라인(3)이 배열되고, 액정분자를 스위칭 시키는 적어도 한쌍의 전극 즉, 공통 전극(6)과 화소 전극(7)이 서로 평행하게 배열되어 있다. 상기 공통 전극(6)은 게이트 전극(1a)과 동시에 형성되어 공통 전극 라인(4)에 접속되며, 화소 전극(7)은 소스/드레인 전극(2a/2b)과 동시에 형성되어 박막트랜지스터(9)의 드레인 전극(2b)과 접속된다. 그리고, 상기 소스/드레인 전극(2a/2b)을

포함하는 기관 전체에 걸쳐서 보호막(11) 및 제 1배향막(12a)이 도포되어 있다. 또한, 상기 공통 전극(6)은 화소 영역 외곽에 형성된 화소 전극(7)과 데이터 라인(3) 사이에 발생하는 횡전계를 차폐시키기 위하여 화소영역의 외곽에 형성하는 것이 바람직하다. 또한, 상기 공통 전극 라인(4)과 중첩되어 형성된 화소 전극 라인(14)은 그 사이에 개재된 절연막(8)을 사이에 두고 축적 용량이 형성된다.

<18> 제 2기관(20)에는 화소간의 빛샘을 방지하기 위하여 박막트랜지스터(9)와, 게이트 라인(1) 및 데이터 라인(3)의 대응 영역과 데이터 라인(3)과 이에 인접하는 공통 전극(6)까지 블랙매트릭스(21)가 형성되어 있다. 상기 블랙매트릭스(21) 상에는 각각의 화소에 대응하는 칼라필터(23)가 형성되어 있으며, 그 위에는 제 2배향막(12b)이 도포되어 있다. 또한, 상기 제 1 및 제 2기관(10, 20) 사이에는 액정층(13)이 형성된다.

<19> 상기와 같은 구조를 가지는 횡전계방식 액정 표시 소자에서 전압이 인가되지 않는 경우에는 액정층(13) 내에 액정 분자가 제 1배향막(12a) 및 제 2배향막(12b)의 배향 방향에 따라 배향 되지만, 공통 전극(6)과 화소 전극(7) 사이에 전압이 인가되면 기관과 평행하게 스위칭되어, 상기 공통 전극(6) 및 데이터 라인(3)의 연장 방향과 수직 방향으로 배향된다. 상기한 바와 같이, 액정층(13)내의 액정 분자가 항상 동일한 평면(plane) 상에서 스위칭되기 때문에, 상하 방향 및 좌우 방향의 시야각 방향에서 계조 표시(grey level)의 반전이 일어나지 않는다.

<20> 그러나, 상기와 같은 구조를 가지는 횡전계방식 액정 표시 소자는 블랙매트릭스(21)가 상기 제 1기관의 박막트랜지스터(9) 및 게이트 라인(1)과 데이터 라인(3)에 대응하는 위치에 배치될 수 있도록 제 1기관과 제 2기관을 구성해야 하는데, 이때 상기 두 기관의 오정렬(misalign)로 인해 빛샘이 발생할 수도 있다. 따라서 이들의 얼라인 마진(align margin)을 고려하여 블랙매트릭스의 폭을 실제 박막트랜지스터(9) 및 게이트 라인(1)과 데이터 라인(3)에 대응하는 폭보다 더 넓게 형성해야 한다. 이와 같이, 블랙매트릭스의 폭이 넓어짐에 따라, 개구율이 감소하는 문제점이 있었다.

### 발명이 이루고자 하는 기술적 과제

<21> 따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 이루어진 것으로, 박막트랜지스터가 형성된 제 1기관 상에 칼라필터를 형성함으로써, 오정렬을 방지하고 개구율을 향상시키는데 그 목적이 있다.

<22> 기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.

### 발명의 구성 및 작용

<23> 상기한 목적을 달성하기 위한 본 발명의 횡전계방식 액정 표시 소자는 제 1 및 제 2기관과; 상기 제 1기관 위에 종횡으로 배열되어 화소 영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인과 데이터 라인의 교차부에 형성된 박막트랜지스터와; 상기 게이트 라인과 데이터 라인 및 박막트랜지스터의 상부에 형성된 블랙매트릭스와; 상기 블랙매트릭스 상에 형성된 칼라필터와; 상기 칼라필터 상에 형성되며, 상기 화소 영역 내에 횡전계를 발생시키는 적어도 한쌍의 공통 전극 및 화소 전극을 포함하여 이루어진다.

<24> 본 발명에 따른 액정 표시 소자의 제조 방법은 제 1기관 상에 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상에 반도체층을 형성하는 단계와; 상기 반도체층 상에 소스 전극 및 드레인 전극을 형성하는 단계와; 상기 소스 전극 및 드레인 전극을 포함하는 기관 전체에 걸쳐서 보호막을 형성하는 단계와; 상기 보호막 상에 블랙매트릭스를 형성하는 단계와; 상기 블랙매트릭스 상에 칼라필터를 형성하는 단계와; 상기 칼라필터 상에 화소 전극 및 공통 전극을 형성하는 단계를 포함하여 이루어진다.

<25> 상기와 같은 구조를 가지는 액정 표시 소자는 제 1기관 상에 블랙매트릭스가 형성되어 있기 때문에 제 1기관과 제 2기관을 합착할때, 상기 블랙매트릭스의 얼라인 마진을 고려하지 않아도 된다. 따라서, 블랙매트릭스의 폭을 줄일 수 있어 개구율을 향상시킬 수 있다.

<26> 이하, 참조한 도면을 통하여 본 발명에 따른 횡전계방식 액정 표시 소자 및 그 제조방법에 대하여 상세히 설명하면 다음과 같다.

<27> 도 2는 본 발명의 제 1실시예에 따른 횡전계방식 액정 표시 소자를 도시한 것으로, 도 2a는 단위 화소에 대한 개략적인 평면도이고, 도 2b는 도 2a에서 II-II' 및 스토리지 영역(120)의 수직 단면도이다.

<28> 도면에 도시한 바와 같이, 종횡으로 배열된 게이트 라인(101)과 데이터 라인(103)에 의해서 화소가 정의되며, 상기 화소 내에는 게이트 라인(101)과 평행한 공통 전극(106) 및 화소 전극(107)이 서로 일정한 간격을 두고 배치되어 있다. 게이트 라인(101)과 데이터 라인(103)의 교차부에는 박막트랜지스터(109)가 배치되어 있으며, 상기 박막트랜지스터(109)는 게이트 라인(101)과 연결된 게이트 전극(101a)과, 상기 게이트 전극(101a) 상에 형성

된 반도체층(105)과 상기 반도체층(105) 상에 형성되며, 데이터 라인(103)과 연결되는 소스 전극(102a)과, 상기 소스 전극(102a)과 대향하며, 화소 전극(107)과 접속하는 드레인 전극(102b)으로 구성된다.

<29> 한편, 상기 화소 전극(107)은 게이트 라인(101)의 일부와 중첩하며, 상기 중첩 영역의 화소 전극(107)과 게이트 라인(101) 사이에는 상기 드레인 전극(102b)과 연결되는 스토리지 전극(130)이 배치되어 있다. 이때, 상기 스토리지 전극(130)과 화소 전극(107)은 콘택홀(140)을 통하여 접속하고 있으며, 상기 중첩 영역(120)에서는 게이트 절연막(108)을 사이에 두고 게이트 라인(101)과 스토리지 전극(130) 간에 축적 용량(Cst)을 형성하게 된다. 이때, 상기 축적 용량은 게이트 라인(101) 위에 형성되기 때문에 스토리지 온 게이트(storage on gate) 구조가 된다.

<30> 도 2b에 도시한 바와 같이, 게이트 라인(101)은 투명한 제 1기판(110) 상에 형성되어 있으며, 스토리지 전극(130) 및 데이터 라인(103)은 게이트 절연막(108) 상에 형성되어 있다. 그리고, 상기 스토리지 전극(130) 및 데이터 라인(103)을 포함하는 기판 전면에는 보호막(111)이 형성되어 있으며, 그 위에는 블랙매트릭스(121) 및 칼라필터(123)가 형성되어 있다. 상기 블랙매트릭스(121)는 게이트 라인(101) 및 데이터 라인(103)의 대응 영역에 형성되어 있으며, 화소간의 빛샘을 방지한다. 또한, 상기 칼라필터(123) 상에는 상기 칼라필터층을 평탄하게 하기 위한 평탄화막(over coating layer; 150)이 도포되어 있으며, 그 상부에는 일정한 간격을 가지고 교대로 배치된 공통 전극(106)과 화소 전극(107)이 형성되어 있다. 이때, 공통 전극(106)은 데이터 라인(103)과 중첩되어 있다. 그리고, 상기 공통 전극(106) 및 화소 전극(107) 상에는 배향막(112a)이 도포되어 있다.

<31> 제 2기판(120) 상에는 제 2배향막(112b)이 도포되어 있으며, 제 1 및 제 2기판(110, 120) 사이에는 액정층(113)이 형성되어 있다.

<32> 상기와 같은 구조를 가지는 본 발명의 액정 표시 소자는 데이터 라인(103)과 데이터 라인(103)에 인접하는 공통 전극(106)을 중첩시켜 형성함으로써, 개구율을 더욱 향상시킬 수 있다.

<33> 또한, 화소 전극(107)이 평탄화막(150) 위에 공통 전극(106)과 동일한 평면상에 형성되어 있다. 상기 두 전극(106, 107)이 동일한 평면상에 형성된다는 것은, 두 전극 사이로 전압이 인가될 때 기판의 표면과 완전히 평행한 횡전계의 발생을 의미한다. 따라서, 시야각이 더욱 향상된다. 더욱이, 종래와 비교해볼 때, 상기 두 전극 사이의 전계가 보호막을 거치지 않고 직접 액정층에 인가되어 더욱 강한 전계가 생성된다. 이러한 강한 전계에 의해 액정층 내의 액정 분자가 더욱 빠른 속도로 스위칭되기 때문에, 동화상 구현이 가능해진다.

<34> 또한, 칼라필터(123)가 박막트랜지스터(109)와 동일한 기판에 형성되어 있기 때문에 상부 기판과 하부 기판의 합착시 칼라필터와 이에 대응하는 화소와의 오정렬이 발생하지 않는다. 따라서, 빛을 차단하는 블랙매트릭스(121)와의 합착 마진을 감소시킬 수 있기 때문에 개구율을 더욱 향상시킬 수가 있다. 이를 좀더 상세히 설명하면, 종래에는 도 1b에 도시한 바와 같이, 칼라필터가 박막트랜지스터와 서로 다른 기판 상에 형성되어 있기 때문에 상기 칼라필터가 형성된 상부 기판과 박막트랜지스터가 형성된 하부 기판을 합착할 때, 각각의 R, G, B 칼라필터가 한 화소에 대응되도록 해야한다. 이들이 오정렬(misalign)될 경우에는 빛샘 및 화소간의 색 간섭과 같은 불량이 발생된다. 따라서, 이를 방지하기 위해 상부 기판의 블랙매트릭스의 폭을 넓게 형성해야 하기 때문에 개구율이 감소하였다. 반면에, 본 발명은 칼라필터가 박막트랜지스터와 같은 기판 상에 형성되어 있기 때문에, 이들의 오정렬을 방지하기 위한 합착 마진을 고려하지 않아도 되기 때문에, 블랙매트릭스의 폭을 종래에 비하여 줄일 수가 있다.

<35> 도 3은 본 발명의 제 2실시예로써, 스토리지 온 커먼(storage on common) 구조를 가지는 횡전계방식 액정 표시 소자의 평면도를 도시한 것이다.

<36> 본 실시예와 제 1실시예의 차이점은 축적용량이 공통 전극 라인(204)과 그 상부에 형성된 스토리지 전극(230)에 의해서 형성된다는 것이다. 즉, 도면에 도시한 바와 같이, 공통 전극 라인(204)이 게이트 라인(201)과 평행하게 배치되어 있으며, 그 상부에는 게이트 절연막(미도시)을 사이에 두고 박막트랜지스터(209)의 드레인 전극(202b) 연결된 스토리지 전극(230)이 배치되어 상기 공통 전극 라인(204)과 스토리지 전극(230)과의 중첩 영역(225)이 축적용량을 형성하는 것이다. 이 때에도, 화소 전극(207)과 공통 전극(206)은 동일 평면상에 배치되어 있으며, 화소의 외곽에 배치된 공통 전극(206)은 데이터 라인(203)과 중첩되어 고개구율을 형성하고, 화소 전극(207)은 콘택홀(240)을 통하여 스토리지 전극(230)과 접속되어 있다. 또한, 스토리지 전극(230)이 드레인 전극(202b)과 연결되어 있기 때문에 박막트랜지스터(209)의 드레인 전극(202b)과 화소 전극(207)을 연결하기 위한 별도의 콘택홀을 형성하지 않아도 된다.

<37> 이하, 참조한 도면을 통하여 상기와 같은 구조를 가지는 횡전계방식 액정 표시 소자의 제조방법에 대하여 상세



히 설명하면 다음과 같다.

- <38> 도 4a 내지 4g는 본 발명에 따른 횡전계방식 액정 표시소자의 공정 단면도를 도시한 것이다.
- <39> 먼저, 도 4a에 도시한 바와 같이, 유리와 같은 투명한 절연 기판(310)을 준비한 다음, 그 위에 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속을 스퍼터링 방법을 통하여 증착한 후, 패터닝하여 게이트 전극(301a)을 형성한다. 이때, 게이트 전극과 연결된 게이트 라인이 함께 형성된다. 또한, 도 3과 같이 공통 전극 라인이 별도로 형성된 경우에 공통 전극 라인을 함께 형성 할 수도 있다.
- <40> 이어서, 도 4b에 도시한 바와 같이, 상기 기판 전면에 걸쳐서 SiNx 또는 SiOx 등을 플라즈마 CVD 방법으로 증착하여 게이트 절연막(308)을 형성한 다음, 그 상부에 비정질 실리콘(305a), n+ 비정질 실리콘(305b)을 적층하고 패터닝하여 반도체층(305)을 형성한다. 이때, 데이터 라인이 형성될 영역에도 반도체층(305)을 형성한다. 이것은 데이터 라인 형성시 공정상의 불량으로 인하여 데이터 라인의 단락(open) 발생시 반도체층(305)을 통하여 데이터 신호가 끊기지 않고 공급될 수 있도록 하기 위함이다.
- <41> 그 다음, 도 4c에 도시한 바와 같이, Cu, Mo, Ta, Al, Cr, Ti, Al 합금과 같은 금속을 스퍼터링 방법을 통하여 증착한 다음 패터닝하여 상기 반도체층(305) 상에 소스 전극(302a)과 드레인 전극(302b)을 형성한다. 아울러, 드레인 전극과 연결되며 게이트 라인과 중첩하는 스토리지 전극도 함께 형성한다. 이때, 공통 전극 라인이 형성된 경우, 상기 공통 전극 라인 상에 스토리지 전극을 형성할 수도 있다.
- <42> 그리고, 상기 n+비정질 실리콘층으로 형성된 반도체층의 일부를 제거하여 소스 전극(302a)과 드레인 전극(302b)을 절연시킬 수 있도록 오믹 접촉층(305b)을 형성한다.
- <43> 그 다음, 도 4d에 도시한 바와 같이, 상기 반도체층(305)을 포함한 소스/드레인 전극(302a/302b) 및 게이트 절연막(308) 상부 전면에 걸쳐서 SiOx나 SiNx와 같은 무기물 또는 BCB(benzocyclobutene)나 아크릴과 같은 유기물을 적층하여 보호막(311)을 형성한다.
- <44> 그 다음, 도 4e에 도시한 바와 같이, 보호막(311) 상에 크롬(Cr)과 같은 불투명한 금속물질을 증착한 후, 패터닝하여 블랙매트릭스(321)를 형성한다. 이때, 블랙매트릭스는 게이트 라인 및 데이터 라인과 박막트랜지스터와 대응하는 영역에 형성된다. 상기 블랙매트릭스는 수지로 형성할 수도 있다.
- <45> 이후에, 도 4f에 도시한 바와 같이, 상기 블랙매트릭스(321) 및 보호막(311) 상에 적색 안료를 증착한 다음, 패터닝하여 적색(Red), 녹색(Green), 청색(Blue)별 칼라필터(323)를 형성한다. 상기 칼라필터는 각각의 화소에 대응하도록 형성하며, 이때, R, G, B별 3색의 컬러필터를 형성하기 위해서는 3번의 증착과 3번의 패터닝 과정이 필요하다. 그리고 나서, 도면에 상세히 도시하지는 않았지만, 상기 칼라필터의 평탄화를 위하여 그 상부에 평탄화막(350)을 형성한 다음, 스토리지 전극의 일부를 노출시키는 콘택홀을 형성한다.
- <46> 그리고, 도 4g에 도시한 바와 같이, 상기 평탄화막(350) 상에 Cu, Ti, Cr, Al, Mo, Ta, Al 합금과 같은 금속을 스퍼터링 방법으로 증착한 다음, 패터닝하여 공통 전극(306) 및 화소 전극(307)을 형성한다. 이때, 공통 전극(306)과 화소 전극(307)은 데이터 라인과 평행하게 형성되며, 상기 화소 전극(307)은 콘택홀을 통하여 스토리지 전극과 접속하도록 형성한다.
- <47> 상기 두 전극(306,307)은 상기와 같이 불투명 금속으로 형성할 수도 있으나, ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명한 전도성 물질로 형성할 수도 있다. 이때, 도면에 도시하진 않았지만, 게이트/데이터 패드부 및 게이트/데이터 드라이버 직접회로와의 접속(contact) 공정이 함께 이루어진다. 따라서, 상기 두 전극(306,307)을 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)로 형성하게 되면, 별도의 추가 공정이 필요 없다.
- <48> 이를 좀더 상세히 설명하면, 도 5에 도시한 바와 같이, 게이트 패드(301b)는 제 1기판(310) 위에 게이트 라인(301) 및 게이트 전극(301a)과 함께 형성되며, 데이터 패드(303b)는 게이트 절연막(308)위에 데이터 라인(303) 및 소스/드레인 전극(302a/302b)과 함께 형성된다. 패드(301b,303b)는 그 위의 보호막(311)이 에칭되어 외부구동회로(미도시)와 접속되도록 노출되어 있다. 이러한 노출에 의해, 패드(301b,303b)가 외부 공기와 접촉되면, 패드(301b,303b)의 표면에 산화막이 형성되어 외부구동회로와의 접속불량의 원인이 된다. 따라서, 도 5a 및 도 5b에 도시한 바와 같이, 상기 패드(301b,303b) 위에 ITO 또는 IZO로 이루어진 금속층(330)을 형성하면, 패드의 산화를 방지할 수 있다. 따라서 상기 금속층(330) 형성시 공통 전극(306) 및 화소 전극(307)을 함께 형성 할 수가 있다.
- <49> 상기와 같이, 공통 전극과 화소 전극을 패드 위에 금속층과 함께 형성하게 되면, 개구율을 더욱 향상시킬 수 있

으며, 공정을 단순화 할 수 있다. 이때, 공통 전극과 화소 전극을 별도로 형성할 수도 있다. 즉, 전술한 바와 같이, 불투명 금속의 증착과 에칭을 통한 별도의 공정을 추가하여 공통 전극 또는 화소 전극을 형성 할 수도 있다.

## 발명의 효과

**<50>** 상술한 바와 같이, 본 발명은 칼라필터를 박막트랜지스터와 동일한 평면상에 형성함으로써, 상부기판과 하부기판의 오정렬을 방지하고 개구율을 더욱 향상시킬 수 있다.

**<51>** 또한, 상기 공통 전극과 화소 전극을 평탄화막 위에 형성함으로써, 더욱 강하고 완전히 기관의 표면과 평행한 전계가 액정층에 인가되도록 하여 시야각을 더욱 향상시킬 수 있다.

## 도면의 간단한 설명

<1> 도 1a 내지 도 1b는 일반적인 횡전계방식 액정 표시 소자의 구조를 도시한 도면.

<2> 도 2a 내지 도 2b는 본 발명의 제 1실시예에 따른 횡전계방식 액정 표시 소자를 도시한 도면.

<3> 도 3은 본 발명의 제 2실시에 따른 횡전계방식 액정 표시 소자를 도시한 도면.

**<4>** 도 4a내지 도 4g는 본 발명의 제 2실시예에 따른 횡전계방식 액정 표시 소자 제조 방법을 설명하기 위한 공정 수순도.

<5> 도 5a 내지 도 5b는 게이트 라인과 데이터 라인을 외부구동회로와 접속시키는 패드영역을 도시한 단면도.

<6> \*\*\*도면의 주요부분에 대한 부호의 설명\*\*\*

<7>      101, 201, 301: 게이트 라인                          103, 203, 303: 데이터 라인


<8>      106, 206, 306: 공통 전극                          107, 207, 307: 화소 전극

<9>      121, 221, 321: 블랙매트릭스      123, 223, 323: 칼라필터


<10> 150, 250, 350: 평탄화막 204: 공통 전극 라인

## 도면


도면 1a




도면1b



도면2a




도면2b







도면3




도면4a




도면4b




도면4c




도면4d




도면4e




도면4f




도면4g



도면5a



도면5b



专利名称(译)	横向电场型液晶显示元件及其制造方法		
公开(公告)号	<a href="#">KR100860523B1</a>	公开(公告)日	2008-09-26
申请号	KR1020020062144	申请日	2002-10-11
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	HONG HYUNGKI 홍형기 CHUNG JINYOUNG 정진열		
发明人	홍형기 정진열		
IPC分类号	G02F1/1343 G02F1/1335 G02F1/1362		
CPC分类号	G02F2001/13356 G02F1/136209 G02F1/133514 G02F1/134363		
代理人(译)	PARK , JANG WON		
其他公开文献	KR1020040033205A		
外部链接	<a href="#">Espacenet</a>		

#### 摘要(译)

横向电场型液晶显示装置本发明涉及一种横向电场型液晶显示装置，更具体地说，涉及一种横向电场型液晶显示装置，它具有在第一基板上垂直和水平排列的栅极线和数据线，以限定像素区域。一种薄膜晶体管，形成在栅极线和数据线的交叉处；在栅极线，数据线和薄膜晶体管上形成黑矩阵；以上在黑矩阵上形成滤色器；并且至少一对公共电极和像素电极形成在滤色器上并在像素区域中产生横向电场。由于滤色器形成在诸如薄膜晶体管的基板上，图2的实施例通过防止基板的未对准来改善孔径比有。

