



(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。 Int. Cl. G02F 1/136 (2006.01)	(45) 공고일자 (11) 등록번호 (24) 등록일자	2007년08월06일 10-0746557 2007년07월31일
---	-------------------------------------	--

(21) 출원번호 (22) 출원일자 심사청구일자	10-2003-0063946 2003년09월16일 2005년09월12일	(65) 공개번호 (43) 공개일자	10-2005-0027618 2005년03월21일
----------------------------------	---	------------------------	--------------------------------

(73) 특허권자 삼성전자주식회사
 경기도 수원시 영통구 매탄동 416

(72) 발명자 서중현
 서울특별시서초구잠원동70신반포4차아파트210-1105

 홍문표
 경기도성남시분당구정자동한솔마을 청구아파트107동1103호

 노남석
 경기도성남시분당구서당동효자촌화성아파트607-703

(74) 대리인 박영우

(56) 선행기술조사문헌 JP 13-264806 A KR 10-1999-0003276 A	KR 10-2001-0097215A KR 10-2000-0043564 A
---	---

심사관 : 유주호

전체 청구항 수 : 총 17 항

(54) 액정 표시 장치의 박막 트랜지스터 기관의 제조방법

(57) 요약

내식성이 우수한 알루미늄 배선을 포함하는 액정 표시 장치의 박막 트랜지스터 기관 및 이의 제조방법이 개시되어 있다. 이는 기관상에 알루미늄막을 형성하고, 이의 상부에 알루미늄 복합 산화물층을 형성하여 얻어진다. 상기한 알루미늄 복합 산화물층은 Zr, W, Cr 및 Mo 중 적어도 하나의 금속 원소를 포함하는 코팅 용액에 알루미늄막이 형성된 기관을 침지시키는 것에 의해 형성가능하다. 단순한 침지 방식에 의해 알루미늄막 상에 방식 특성이 우수한 보호막을 형성할 수 있기 때문에 알루미늄 배선에서 발생하기 쉬운 각종 결함 문제를 예방할 수 있게 된다. 따라서 이러한 알루미늄 배선을 액정 표시 장치의 박막 트랜지스터 기관에 적용시 우수한 특성을 갖는 제품의 제조가 가능하다.

대표도

도 2

특허청구의 범위

청구항 1.

삭제

청구항 2.

삭제

청구항 3.

삭제

청구항 4.

삭제

청구항 5.

삭제

청구항 6.

삭제

청구항 7.

삭제

청구항 8.

삭제

청구항 9.

삭제

청구항 10.

삭제

청구항 11.

삭제

청구항 12.

삭제

청구항 13.

기관상에 알루미늄 게이트 배선층을 형성하는 단계;

상기 알루미늄 게이트 배선층을 식각하여 게이트선, 게이트 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;

상기 게이트 패턴이 형성된 기관을 Zr, W, Cr 및 Mo 중 적어도 하나의 금속 원소를 포함하는 코팅 용액에 침지시켜 상기 게이트 패턴상에 알루미늄 복합 산화물층을 형성하는 단계;

상기 알루미늄 복합 산화물층이 형성된 기관 상에 게이트 절연막을 적층하는 단계;

상기 게이트 절연막 상에 반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;

상기 반도체층 패턴 및 저항성 접촉층 패턴이 형성된 기판 상에 데이터 배선 물질을 도포한 후 패터닝하여 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 데이터 끝단, 상기 데이터선과 연결되며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;

상기 데이터 배선이 형성된 기판 상에 보호막을 형성하는 단계;

상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;

상기 접촉 구멍이 형성된 기판 상에 투명 도전막을 적층하는 단계; 및

상기 투명 도전막을 식각하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극과 각각 연결되는 보조 게이트 끝단, 보조 데이터 끝단 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 14.

삭제

청구항 15.

제13항에 있어서, 상기 코팅 용액은 질산을 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 16.

제13항에 있어서, 상기 알루미늄막은 순수한 알루미늄 및 알루미늄 합금중 어느 하나인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 17.

제13항에 있어서, 상기 게이트 절연막은 SiN막인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 18.

제13항에 있어서, 상기 데이터 배선층은 알루미늄으로 형성되고 형성된 알루미늄 데이터 배선층의 상부에는 알루미늄 복합 산화물층이 더 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 19.

제13항에 있어서, 상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계의 수행 이후에, 상기 알루미늄 복합 산화물층을 산화크롬 및 인산을 포함하는 식각 용액, 질산을 포함하는 식각 용액 및 수산화나트륨을 포함하는 식각 용액을 사용하여 식각하는 단계를 더 수행하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 20.

기판 상에 알루미늄 게이트 배선층을 형성하는 단계;

상기 게이트 배선층을 식각하여 게이트선, 게이트 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;

상기 게이트 패턴이 형성된 기판을 Zr, W, Cr 및 Mo 중 적어도 하나의 금속 원소를 포함하는 코팅 용액에 침지시켜 상기 게이트 패턴상에 알루미늄 복합 산화물층을 형성하는 단계;

상기 알루미늄 복합 산화물층이 형성된 기판 상에 게이트 절연막을 적층하는 단계;

상기 게이트 절연막 상에 반도체층, 저항성 접촉층, 및 데이터 배선층을 적층하는 단계;

상기 도전체층 상에 제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분, 상기 제1 두께보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 형성하는 단계;

상기 감광막 패턴을 사용하여 상기 데이터 배선층을 패터닝하여 데이터선 및 상기 데이터선과 연결된 데이터 끝단, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 그리고 상기 반도체층 및 저항성 접촉층을 패터닝하여 저항성 접촉층 패턴 및 반도체층 패턴을 형성하는 단계;

상기 저항성 접촉층 패턴 및 반도체층 패턴이 형성된 기판 상에 보호막을 형성하는 단계;

상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;

상기 접촉 구멍이 형성된 기판 상에 투명 도전막을 적층하는 단계; 및

상기 투명 도전막을 식각하여, 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극과 각각 연결되는 보조 게이트 끝단, 보조 데이터 끝단 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 21.

삭제

청구항 22.

제20항에 있어서, 상기 코팅 용액은 질산을 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 23.

제20항에 있어서, 상기 알루미늄막은 순수한 알루미늄 및 알루미늄 합금중 어느 하나인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 24.

제20항에 있어서, 상기 게이트 절연막은 SiN막인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 25.

제20항에 있어서, 상기 데이터 배선층은 알루미늄으로 형성되고,

Zr, W, Cr 및 Mo 중 적어도 하나의 금속 원소를 포함하는 코팅 용액에 기판을 침지시키는 것에 의해 알루미늄 데이터 배선층의 상부에는 알루미늄 복합 산화물층이 더 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 26.

제20항에 있어서, 상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계의 수행 이후에, 상기 알루미늄 복합 산화물층을 산화크롬 및 인산을 포함하는 식각 용액, 질산을 포함하는 식각 용액 및 수산화나트륨을 포함하는 식각 용액을 사용하여 식각하는 단계를 더 수행하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 27.

절연 기판상에 데이터 배선을 형성하는 단계;

상기 기판 상부에 적, 녹, 청의 색필터를 형성하는 단계;

버퍼 물질을 증착하여 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 단계;

상기 버퍼층 상부에 알루미늄 게이트 배선층 형성하는 단계;

상기 게이트 배선층을 식각하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;

상기 게이트 배선이 형성된 기판을 Zr, W, Cr 및 Mo 중 적어도 하나의 금속 원소를 포함하는 코팅 용액에 침지시켜 상기 게이트 배선상에 알루미늄 복합 산화물층을 형성하는 단계;

상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;

상기 게이트 절연막상에 섬모양의 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선이 드러내는 제1 접촉 구멍을 형성하는 단계;

상기 섬 모양의 저항성 접촉층 패턴상에 투명도전물질을 도포후 식각하여, 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계; 및

상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 28.

삭제

청구항 29.

제27항에 있어서, 상기 코팅 용액은 질산을 포함하는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 30.

제27항에 있어서, 상기 알루미늄막은 순수한 알루미늄 및 알루미늄 합금중 어느 하나인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 31.

제27항에 있어서, 상기 게이트 절연막은 SiN막인 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

청구항 32.

제27항에 있어서, 상기 데이터 배선층은 알루미늄으로 형성되고, 알루미늄 데이터 배선층의 상부에는 알루미늄 복합 산화물층이 더 형성되는 것을 특징으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법에 관한 것으로서, 상세하게는 알루미늄 배선의 부식 현상이 크게 감소되는 액정 표시 장치의 박막 트랜지스터 기판 및 이의 용이한 제조 방법에 관한 것이다.

일반적으로 표시 장치는 전기적인 신호를 시각 영상으로 변환시켜 인간이 직접 정보를 인식할 수 있도록 하는데 사용되는 전기 광학적인 장치이다. 이러한 표시 장치중 액정 표시 장치는 전계를 인가하여 액정 분자의 배열을 변화시켜 액정의 광학적 성질을 이용하는 표시 장치이다.

박막 트랜지스터가 대형 표시 기판에 이용될 때 신호의 지연이나 이미지의 깜박거림을 방지하기 위해서는 게이트 저항이 작아야 한다. 작은 저항과 큰 전도도를 가지는 금속에는 구리나 알루미늄이 있다. 그러나 이러한 물질은 공정상 제약성이 뒤따른다. 특히 금속중에서 가장 낮은 비저항을 갖는 구리의 경우는 이를 사용한 공정 개발에 많은 관심이 기울여지고 있다. 그러나 기판이나 절연막과의 접착력이 떨어지고 자연 산화가 쉽게 일어나는 결점이 있으며, 구리 배선을 박막 트랜지스터 공정에 적용하기 위해서는 우선 구리가 Si 기판으로 확산되는 것을 방지해야 하며 기판과의 접착력을 확보해야 한다는 어려움이 있다.

이에 따라 트랜지스터의 특성을 향상시키면서도 소자의 오믹 콘택(ohmic contact) 특성을 양호하게 할 수 있는 배선 물질의 개발은 항상 요구되고 있는 사항이다. 현재 일반적으로, 게이트 형성을 위한 금속으로는 AlNd/Cr 이중막을 사용하고 있다. 그런데 알루미늄의 경우 저항이 작고 전도도가 크다는 장점이 있는 반면에 전기적인 접촉이 취약하고 쉽게 산화되며 부식이 용이하다는 단점이 있다. 이를 좀 더 상세히 알아보기로 하자.

현재 TFT-LCD에서 문제시되는 알루미늄 배선의 부식 현상은 크게 두 가지로 대별된다. 즉, 이종금속간의 부식(galvanic corrosion)과 전해질에 의한 전기적인 용출(electrolytic dissolution) 현상을 들 수 있다. 이러한 부식 현상은 차세대 배선 재료의 선정과 제품 설계에 있어서 결정적인 결함 인자로서 작용한다.

이에 따라 알루미늄의 대기 노출을 피하기 위해서 형성된 알루미늄막 상에 SiN과 같은 보호막(passivation film)을 증착하는 방식이 많이 적용되고 있지만 이러한 방법에 의하면 SiN 막 자체에 핀홀과 같은 결함이 존재할 경우 전기적인 용출 현상을 방지할 수는 없게 된다. 이러한 핀홀은 SiN의 증착공정중에 혼입되는 불순물이 증발되면서 형성되거나, 하부막의 스텝으로 인한 크랙의 형성 등으로 형성될 수 있다. 전기적인 용출 현상이 나타나면 단시간에 배선이 단락되는 등 심각한 결함이 야기된다.

도 1에는 상기한 바와 같이 알루미늄막 상에 SiN 보호막의 형성시 나타나는 결함 문제를 설명하기 위한 개략적인 단면도를 나타내었다.

도 1을 참고하면, 기판(100) 상에 크롬막 패턴(111) 및 알루미늄/네오뮴 합금막 패턴(112)이 형성되어 있고 그 상부에 SiN막(120)이 적층되어 있다. 만약 결함으로서 SiN막(120)에 핀홀(121)이 형성되어 있다면 이는 SiN막(120) 하부의 알루미늄을 노출시키게 된다. 결함 부위에서 알루미늄 배선은 부식 환경에 노출되는 것이다.

알루미늄막의 부식을 방지하기 위하여 전기화학적 처리(electrochemical treatment)를 하여 알루미늄막 상에 보호막으로서 알루미늄 산화막을 성장시키는 방법(aluminum anodizing)이 있다. 이 방법에 의하면 데이터선에 걸리는 전압을 견딜 수 있는 두께의 알루미늄 산화막을 기를 수 있다는 장점이 있다. 치밀형 알루미늄 산화막의 경우 성장 속도가 약 $14\text{\AA}/\text{V}$ 이고, 대략 5V 정도의 전압을 견디기 위한 알루미늄 산화막의 이론적인 최소 두께는 약 $80\sim 100\text{\AA}$ 정도이다. 이러한 산화막을 기상증착된 알루미늄 막상에 생성시키기 위한 용액으로는 비수용성 용액(non-aqueous solution)이 주를 이룬다. 대표적인 용액 조성은 89 중량%의 에틸렌글리콜, 10 중량%의 물 및 1 중량%의 암모늄 타르타레이트 또는 암모늄 살리실레이트를 포함하여 이루어진다.

상기한 전기화학적 방법에 의하면, 알루미늄막의 증착후 데이터선의 패터닝전에 산화막을 형성할 수도 있고, 패터닝 후에 산화막을 형성할 수도 있다. 그런데, 데이터선의 패터닝 전에 산화막을 형성하는 경우에는 산화막에 대한 후속 식각공정의 진행에 어려움이 있고, 데이터선의 패터닝 후에 산화막을 형성하는 경우에는 AlNd/Cr과 같은 이중 금속 구조에서는 AlNd 막의 들뜸과 같은 공정 불량 발생 위험이 있고, ITO와의 접촉을 고려하여 다시 산화막을 제거해야 하는 경우에는 공정이 복잡해진다는 단점이 있다. 이에 더하여, 공정상 수용액에서 패널에 일정한 전압 또는 전류를 가해야 하기 때문에 추가로 전원 공급 장치를 설치해야 하며, 이로 인한 생산 비용이 증가한다는 단점이 있다.

알루미늄막상에 보호막을 형성하기 위하여 전기화학적 방법이 아닌 화학적인 방법을 사용하는 방식도 있다. 이는 보호막을 화학적으로 생성시키는 방식으로서 몇가지가 보고되어 있다. [self-assembled monolayers of n-alkanoate (Y. T. Tao, G. D. Hietpas and D. L. Allara, J. Am. Chem. Soc., 118, 6724 (1996), oxyalkylsiloxane thin film on the aluminum oxide layer (M. A. Putrinin, A. P. Nazarov and Y. N. Mikhailovski, J. Electrochem. Soc., 143, 251 (1996), silicon-based polymers (J. S. Osenbach and J. L. Zell, IEEE Trans. Compon., Hybrids, Manuf. Technol., 1.6, 350 (1993), production of a protective thin film on aluminum using aqueous solution of methyl phosphonic acid (H. W. White, C. D. Crowder and G. P. Alldredge, J. Electrochem. Soc., 132, 773 (1985)]

이러한 방법은 기본적으로 알루미늄 상에 원자 레벨의 비금속 보호층을 생성함으로써 방지하고자 하는 원리를 적용한 것이다. 그러나 3~5V 가량의 높은 전압이 흐르는 LCD 배선에서는 충분한 내전압을 가지지 못하므로 효과적인 방지 방법일 수가 없다는 문제가 있다. 또한 LCD 와 같은 전자 재료에 적용하기 위해서는 패터닝이 가능해야 한다는 제약이 있다.

발명이 이루고자 하는 기술적 과제

본 발명의 목적은 상기한 바와 같이 알루미늄 배선이 가지고 있는 문제점을 해결하기 위한 것으로서, 금속 이온을 포함하는 알루미늄 보호 피막을 형성하는 것에 의해 알루미늄막의 내식성을 향상시킬 수 있는 액정 표시 장치의 박막 트랜지스터 기판을 제공하고자 하는 것이다.

본 발명의 다른 목적은 새로운 방식을 도입하여 상기한 알루미늄 보호 피막을 형성하는 것에 의해 단순화되고 용이한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.

발명의 구성

상기 목적을 달성하기 위하여 본 발명에서는
기판;

상기 기판과 직접 접촉되어 형성된 제1 알루미늄막; 및

상기 제1 알루미늄막 위에 직접 접촉되어 형성된 제1 알루미늄 복합 산화물층을 포함하는 액정 표시 장치용 박막 트랜지스터 기판을 제공한다.

바람직하게 상기 제1 알루미늄 복합 산화물층의 상부에는 SiN 보호막이 더 형성되고, 상기 SiN 보호막 위에 직접 접촉되어 형성된 제2 알루미늄막; 및

상기 제2 알루미늄막 위에 직접 접촉되어 형성된 제2 알루미늄 복합 산화물층을 더 포함한다. 여기서, 제1 알루미늄막은 후술되는 게이트 전극 및 게이트 배선을 포함하고, 제2 알루미늄막은 후술되는 소스, 드레인 전극 및 데이터 배선을 포함한다.

상기 제1 및 제2 알루미늄 복합 산화물층은 Zr, W, Cr 및 Mo 중 적어도 하나의 금속 원소를 포함하는 것이 바람직하며, 상기 제1 및 제2 알루미늄막은 순수한 알루미늄 및 알루미늄 합금 중 어느 하나인 것이 바람직하다.

삭제

삭제

삭제

상기한 본 발명의 다른 목적을 달성하기 위하여 본 발명에서는,

기판상에 알루미늄막을 형성하는 단계; 및

상기 알루미늄막상에 알루미늄 복합 산화물층을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공한다.

특히, 상기 알루미늄 복합 산화물층은 Zr, W, Cr 및 Mo 중 적어도 하나의 금속 원소를 포함하는 코팅 용액에 기판을 침지시키는 것에 의해 형성하도록 한다. 더욱 바람직하게 상기 코팅 용액은 질산을 포함한다.

또한 상기 알루미늄 복합 산화물층을 산화크롬 및 인산을 포함하는 식각 용액, 질산을 포함하는 식각 용액 및 수산화나트륨을 포함하는 식각 용액을 사용하여 식각하는 단계를 더 수행하는 것이 가능하다.

상기한 본 발명의 다른 목적은 또한

기판상에 알루미늄 게이트 배선층을 형성하는 단계;

상기 알루미늄 게이트 배선층을 식각하여 게이트선, 게이트 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;

게이트 패턴상에 알루미늄 복합 산화물층을 형성하는 단계;

게이트 절연막을 적층하는 단계;

반도체층 패턴 및 저항성 접촉층 패턴을 형성하는 단계;

데이터 배선 물질을 도포한 후 패터닝하여 상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있는 데이터 끝단, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극 및 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계;

보호막을 형성하는 단계;

상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;

투명 도전막을 적층하는 단계; 및

상기 투명 도전막을 식각하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극과 각각 연결되는 보조 게이트 끝단, 보조 데이터 끝단 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기관의 제조 방법에 의해서도 달성된다.

상기한 본 발명의 다른 목적은

기관상에 알루미늄 게이트 배선층을 형성하는 단계;

상기 게이트 배선층을 식각하여 게이트선, 게이트 끝단 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계;

게이트 패턴상에 알루미늄 복합 산화물층을 형성하는 단계;

게이트 절연막을 적층하는 단계;

반도체층, 저항성 접촉층, 및 도전체층을 적층하는 단계;

제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분, 상기 제1 두께보다 두께가 얇은 제3 부분을 가지는 감광막 패턴을 형성하는 단계;

상기 감광막 패턴을 사용하여 배선 물질로서 데이터선 및 이와 연결된 데이터 끝단, 소스 전극 및 드레인 전극을 포함하는 데이터 배선, 그리고 저항성 접촉층 패턴 및 반도체층 패턴을 형성하는 단계;

보호막을 형성하는 단계;

상기 게이트 절연막과 함께 상기 보호막을 패터닝하여 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극을 각각 드러내는 접촉 구멍을 형성하는 단계;

투명 도전막을 적층하는 단계; 및

상기 투명 도전막을 식각하여, 상기 게이트 끝단, 상기 데이터 끝단 및 상기 드레인 전극과 각각 연결되는 보조 게이트 끝단, 보조 데이터 끝단 및 화소 전극을 형성하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기관의 제조 방법에 의해서도 달성된다.

상기한 본 발명의 다른 목적은

절연 기관상에 데이터 배선을 형성하는 단계;

상기 기관 상부에 적, 녹, 청의 색필터를 형성하는 단계;

버퍼 물질을 증착하여 상기 데이터 배선 및 상기 색필터를 덮는 버퍼층을 형성하는 단계;

상기 버퍼층 상부에 알루미늄 게이트 배선층 형성하는 단계;

상기 게이트 배선층을 식각하여 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계;

상기 게이트 배선상에 알루미늄 복합 산화물층을 형성하는 단계;

상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계;

상기 게이트 절연막상에 섬모양의 저항성 접촉층과 반도체층 패턴을 형성하는 동시에 상기 게이트 절연막과 상기 버퍼층에 상기 데이터선 일부를 드러내는 제1 접촉 구멍을 형성하는 단계;

상기 섬 모양의 저항성 접촉층 패턴상에 투명도전물질층을 도포후 식각하여, 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스용 전극 및 드레인용 전극과, 상기 드레인용 전극과 연결된 화소 전극을 포함하는 화소 배선을 형성하는 단계; 및

상기 소스용 전극과 상기 드레인용 전극의 사이에 위치하는 상기 저항성 접촉층 패턴의 노출 부분을 제거하여 상기 저항성 접촉층 패턴을 양쪽으로 분리하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기관의 제조 방법에 의해서도 달성된다.


본 발명에 의하면 배선 보호 피막의 결함 부위에서 발생하는 알루미늄 합금 배선의 부식 현상을 억제하기 위하여 알루미늄 배선에 화학적 변환 방법(chemical conversion coating)으로 금속 이온을 포함하는 알루미늄 보호 산화 피막(aluminum complex oxide film)을 형성하게 된다.

이하, 본 발명을 상세히 설명하기로 한다.

본 발명에 의하면 새로운 화학적 변환 방법에 의하여 알루미늄막상에 보호피막을 형성하는 것에 의하여 알루미늄막에서 발생하기 쉬운 부식 현상을 방지할 수 있다. 이러한 보호 피막은 알루미늄막을 형성한 후 금속 이온을 함유하는 화학적 변환 코팅 용액을 이용하여 알루미늄막상에 형성하는데, 이는 알루미늄 복합 산화물막(aluminum complex oxide film)으로 구성된다.

이에 따라 알루미늄/알루미늄 복합 산화물막/SiNx의 삼중막 구조가 얻어져서 알루미늄막상에는 알루미늄 복합 산화물막과 SiNx막의 이중 보호막이 형성된다. 이에 따라 도 1에 나타난 바와 같이 기존의 단일 SiNx 보호막에서 핀홀이 형성되더라도 알루미늄이 바로 노출되는 것을 방지할 수 있는 것이다.

화학적 변환 코팅 용액은 Zr, W, Cr, Mo 등을 포함하는 용액이 적용가능한데, 바람직하게는 질산을 더 포함하여 이루어진다. 예컨대, Zr을 포함하는 Na₂ZrO₄ 화합물을 용해시켜 얻어지는 용액을 코팅 용액으로 사용하면 이 용액이 알루미늄과 접촉하여 다음과 같은 화학 반응을 일으키게 된다.



즉, 알루미늄막상에 형성된 복합 산화물층이 얇은 피막 형태로 형성되어 하부의 알루미늄막을 보호하는 역할을 하는 것이다. 알루미늄은 대기중에 노출되면 산화되어 표면에 산화알루미늄막이 형성되는데, 상기한 화학 변환 코팅 용액에 침지하면, 산화알루미늄막이 용해되면서 노출되는 알루미늄과 용액내의 금속 이온이 반응하여 복합 산화물을 형성하는 것으로 생각된다. 따라서 적용가능한 알루미늄막으로는 순수한 알루미늄은 물론, AlNd를 포함하는 알루미늄 합금, 상부층이 알루미늄을 포함하는 이중층 등을 들 수 있다. 이후, 통상의 방법에 따라 SiNx막을 형성하여 이중 보호막을 완성하도록 한다.

도 2에는 본 발명에 따라 알루미늄 복합 산화물막을 형성하여 얻어지는 배선 구조의 개략적인 단면도를 나타내었다.

도 2를 참고하면, 기관(200)상에는 크롬막 패턴(211)과 알루미늄/네오듐 합금막 패턴(212)이 형성되어 있고, 상기 알루미늄막상에는 알루미늄 복합 산화물막(213)이 형성되어 있다. 이러한 금속 패턴상에는 SiNx막(220)이 형성되어 있다. 결국, 이러한 구조를 갖는 배선에서는 SiNx막(220)에 핀홀(221)이 형성되더라도 알루미늄막(212)상에 형성된 알루미늄 복합 산화물막(213)으로 인하여 알루미늄의 노출이 방지된다.

알루미늄 복합 산화물막은 도 2에 나타난 바와 같이 알루미늄막 패턴을 형성한 후 화학적 변환 코팅 용액에 침지하여 형성하는 것도 가능하며, 알루미늄막을 형성하고 패터닝하기 전에 화학적 변환 코팅 용액에 침지하여 알루미늄막상에 알루미늄 보호피막을 형성한 후, 이들을 패터닝하여 알루미늄막과 알루미늄 복합 산화물막의 패턴을 형성하는 것도 가능하다.

도 3a 내지 3d에는 도 2에 나타난 바와 같이 본 발명에 따라 알루미늄 복합 산화물막을 형성하여 얻어지는 배선 구조의 제조 방법을 공정 순서에 따라 나타내었다.

먼저 도 3a를 참고하면, 글래스 등과 같은 기판(200) 상에 구리, 텅스텐, 크롬막 중 어느 하나, 바람직하게는 크롬막(211a)을 형성하고 그 상부에 알루미늄, 알루미늄 합금막 중 어느 하나, 바람직하게는 알루미늄-네오듐 합금막(212a)을 형성하여 금속의 이중막을 형성하도록 한다. 이 때, 물론 하부층은 생략하고 상부의 알루미늄을 포함하는 금속의 단일막만을 형성하는 것도 가능하다.

도 3b를 참고하면, 형성된 금속의 이중막을 식각하여 크롬막 패턴(211) 및 알루미늄-네오듐 합금막 패턴(212)을 포함하는 금속막 패턴을 형성하도록 한다.

도 3c를 참고하면, 이후 기판을 Zr, W, Cr 및 Mo 중 적어도 하나의 금속을 포함하는 화학적 변환 코팅 용액에 침지하도록 한다. 바람직하게는 상기 코팅 용액은 질산을 더 포함하여 이루어진다. 그러면 알루미늄을 포함하는 상부막 패턴(212)의 표면상에는 상부막 패턴의 알루미늄과 코팅 용액내의 금속이 반응하여 알루미늄 복합 산화물 피막(213)이 얇은 보호막으로 형성된다.

도 3d를 참고하면, 알루미늄 복합 산화물 피막(213)이 형성되면 이후 SiN 등과 같은 절연물질을 도포하여 SiN막(214)을 형성하도록 한다. 이와 같이 알루미늄 복합 산화물 피막상에 SiN막을 형성하면, 알루미늄/알루미늄 복합 산화물 피막/SiNx 막이 형성되어 알루미늄막상에 이중 보호막이 형성된다. 이에 따라, 기존에 단일 SiNx막에서 도 2에 나타난 바와 같이 핀홀이 생기더라도 알루미늄막이 바로 노출되는 것을 방지할 수 있게 된다.

상술한 방법에서와 같이 화학 변환 방법에 의해 형성된 복합 산화피막내에 함유된 성분을 확인하기 위한 분석 실험을 수행하였다.

이를 위해, TFT-LCD의 제조를 위해 사용되는 글래스 기판상에 스퍼터링법으로 약 4000Å의 순수 알루미늄막을 형성하고, 이의 상부를 지르코늄을 함유하는 화학 변환 코팅 용액 및 텅스텐을 함유하는 화학 변환 코팅 용액을 이용하여 각각 코팅하였다. 도 4a 및 4b에는 이 시편들을 AES(Auger Electron Spectroscopy)를 이용하여 분석한 결과를 나타내었다.

먼저, 도 4a를 참고하면, 그래프 a는 C 성분을 나타내고, 그래프 b는 O 성분을 나타내며, 그래프 c는 Al 성분을 나타내고, 그래프 d는 Zr 성분을 나타낸다. 그래프로부터, 복합 산화피막내에는 지르코늄 성분이 함유되어 있으며 막의 표면에서 내부로 갈수록 함유량이 감소함을 확인할 수 있다.

도 4b를 참고하면, 그래프 a는 C 성분을 나타내고, 그래프 b는 O 성분을 나타내며, 그래프 c는 Al 성분을 나타내고, 그래프 d는 W 성분을 나타낸다. 그래프로부터, 복합 산화피막내에는 텅스텐 성분이 함유되어 있으며 막의 표면에서 내부로 갈수록 함유량이 감소함을 확인할 수 있다.

상술한 분석 실험에 더하여, 화학 변환 코팅 처리에 따른 알루미늄막의 부식 양상을 비교하는 실험을 다음과 같이 수행하였다.

먼저, 화학 변환 코팅을 이용하여 TFT-LCD에 사용되는 글래스 기판상에 순수 알루미늄을 약 4000Å 두께로 증착하고 그 상부에 알루미늄 합금 산화막을 형성하였다. 이후 0.5M NaCl 용액내에서 부식 등전위 실험을 수행하였다. 일반적으로 피팅 부식 전위가 높을수록 피팅 부식에 대한 저항력이 높은 시편이며, 같은 전위에서 전류가 적게 흐를수록 부식량이 적은 것이다. 얻어지는 결과를 도 5에 그래프로 나타내었다. 실험에 사용된 화학 변환 코팅 용액에 포함된 금속은 Zr 과 W 이었다. 도면에서 그래프 a는 순수 알루미늄막에 대한 결과를 나타내고, 그래프 b는 알루미늄막상에 W를 함유하는 알루미늄 합금 산화막을 형성한 경우에 대한 결과를 나타내고, 그래프 c는 알루미늄막상에 Zr을 함유하는 알루미늄 합금 산화막을 형성한 경우에 대한 결과를 나타낸다.

도 5를 참고하면, 화학 변환 코팅을 수행한 알루미늄 배선들은 순수 알루미늄 배선에 비해서 피팅 전위가 부식하지 않는 방향으로 올라감을 확인할 수 있다. 또한 피팅 부식에서의 전류도 급감함을 알 수 있다. 이는 화학 변환 코팅이 순수 알루미늄의 자연산화막(native oxide film)에 비해서 피팅 부식 저항성이 현저하게 높음을 의미한다. 그래프에 나타난 바와 같이, 전압이 증가하였을 때, 순수 알루미늄의 경우 -0.5 이상에서 부식 전류가 급격하게 증가하여 수mA 까지 흐르는 반면, 화학 변환한 시료들은 부식 전류가 수십 μ A 수준이다. 이 현상은 산화막내의 Zr, W 이온이 재부동태 현상을 일으키기 때문이다.

광학적으로 측정된 피트 밀도(pit density)의 경우에도 화학 변환 코팅 조건에 따라서 처리를 하지 않은 시편에 비해서 1/2 내지 1/5 정도 낮게 나타남을 확인할 수 있었다. 이를 평균 부식 전류 밀도와 함께 표 1에 요약하여 나타내었다.

[표 1]

시료	피팅 전압(mV/SCE)	피트 밀도수 ($10^4/\text{m}^2$)
순수 Al	-740	5
순수 Al + W 변환 코팅	-680	25
순수 Al + Zr 변환 코팅	-600	1

한편, 형성된 알루미늄 복합 산화피막은 금속 이온을 함유하고 있기 때문에 어느 정도 전도성(conductivity)을 갖는다. 따라서, 이후 알루미늄막과의 콘택 형성을 위해 알루미늄막상에 형성된 복합 산화피막은 제거하지 않을 수도 있다. 그러나 높은 전도성이 요구되는 등 필요한 경우에는 제거하도록 한다. 이의 제거를 위해서는 에칭 용액으로서 산화크롬과 인산을 주원료로 하는 에칭액을 사용하여 약 60~100℃의 고온에서 제거하거나 질산, 수산화나트륨 용액 등을 이용하는 것도 가능하다. 물론 건식 식각 방식으로 복합 산화피막을 제거하는 것도 가능하다.

상술한 바와 같은 알루미늄 합금 산화막을 알루미늄막의 보호막으로서 적용한 배선 구조는 특히 반도체, LCD 등에 용이하게 적용가능하며, 바람직하게는 LCD의 게이트 배선, 데이터 배선 등으로 적용가능하다.

이하, 본 발명의 실시예에 따른 방식 산화피막 구조를 적용한 박막 트랜지스터 기관 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

도 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기관이고, 도 7은 도 6에 도시한 박막 트랜지스터 기관의 II-II 선에 대한 단면도이다.

절연 기관(10) 위에 알루미늄, 알루미늄-네오듐 합금 등으로 이루어진 게이트 배선층(221, 241, 261)과 알루미늄 합금 산화막으로 이루어진 보호막(222, 242, 262)의 이중층으로 이루어진 게이트 배선이 형성되어 있다. 상기 게이트 배선층은 알루미늄-네오듐 합금, 크롬 등으로 이루어진 제1 게이트 배선층과 알루미늄, 알루미늄 합금 등으로 이루어진 제2 게이트 배선층의 이중층으로 형성될 수도 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 끝단(24) 및 게이트선(22)에 연결되어 있는 박막 트랜지스터의 게이트 전극(26)을 포함한다.

기관(10) 및 게이트 배선(22, 24, 26) 위에는 질화 규소(SiN_x) 따위로 이루어진 게이트 절연막(30)이 형성되어 있다.

게이트 전극(24)의 게이트 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체층(40)이 섬 모양으로 형성되어 있으며, 반도체층(40)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(54, 56)이 각각 형성되어 있다.

저항성 접촉층(54, 56) 및 게이트 절연막(30) 위에는 데이터 배선층(62, 65, 66, 68)이 형성되어 있다. 데이터 배선(62, 65, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하는 데이터선(62), 데이터선(62)의 분지이며 저항성 접촉층(54)의 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 소스 전극(65)과 분리되어 있으며 게이트 전극(26)에 대하여 소스 전극(65)의 반대쪽 저항성 접촉층(56) 상부에 형성되어 있는 드레인 전극(66)을 포함한다. 데이터 배선(62, 65, 66, 68) 및 이들이 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있다.

보호막(70)에는 드레인 전극(66) 및 데이터 끝단(68)을 각각 드러내는 접촉 구멍(76, 78)이 형성되어 있으며, 게이트 절연막(30)과 함께 게이트 끝단(24)을 드러내는 접촉 구멍(74)이 형성되어 있다. 이때, 끝단(24, 68)을 드러내는 접촉 구멍(74, 78)은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 $2\text{mm} \times 60\mu\text{m}$ 를 넘지 않으며, $0.5\text{mm} \times 15\mu\text{m}$ 이상인 것이 바람직하다.

보호막(70) 위에는 접촉 구멍(76)을 통하여 드레인 전극(66)과 전기적으로 연결되어 있으며 화소에 위치하는 화소 전극(82)이 형성되어 있다. 또한, 보호막(70) 위에는 접촉 구멍(74, 78)을 통하여 각각 게이트 끝단(24) 및 데이터 끝단(68)과 연결되어 있는 보조 게이트 끝단(86) 및 보조 데이터 끝단(88)이 형성되어 있다. 여기서, 화소 전극(82)과 보조 게이트 및 데이터 끝단(86, 88)은 ITO(indium tin oxide)로 이루어져 있다.

여기서, 화소 전극(82)은 도 6 및 도 7에서 보는 바와 같이, 게이트선(22)과 중첩되어 유지 축전기를 이루며, 유지 용량이 부족한 경우에는 게이트 배선(22, 24, 26)과 동일한 층에 유지 용량용 배선을 추가할 수도 있다.

또, 화소 전극(82)은 데이터선(62)과도 중첩하도록 형성하여 개구율을 극대화하고 있다. 이처럼 개구율을 극대화하기 위하여 화소 전극(82)을 데이터선(62)과 중첩시켜 형성하더라도 보호막(70)의 유전율이 낮기 때문에 이들 사이에서 형성되는 기생 용량은 문제가 되지 않을 정도로 작다.

그러면, 이러한 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기관의 제조 방법에 대하여 도 6 및 도 7과, 도 8 내지 도 11을 참고로 하여 상세히 설명한다.

먼저, 도 8에 도시한 바와 같이, 절연 기관(10) 위에 알루미늄, 알루미늄-네오듐 합금 등으로 이루어진 게이트 배선층(221, 241, 261)을 형성한 다음 패터닝한다. 이후, 이를 Zr, W, Cr, Mo 중 적어도 하나의 금속 이온을 함유하는 화학 변환 코팅 용액에 침지하여 알루미늄 합금 산화피막(222, 242, 262)을 형성하여 게이트선(22), 게이트 전극(26) 및 게이트 끝단(24)을 포함하는 가로 방향으로 뻗어 있는 게이트 배선을 형성한다.

다음, 도 9에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층의 삼층막을 연속하여 적층하고, 반도체층(40)과 도핑된 비정질 규소층을 사진 식각하여 게이트 전극(24) 상부의 게이트 절연막(30) 위에 섬 모양의 반도체층(40)과 저항성 접촉층(55, 56)을 형성한다.

다음, 도 10에 도시한 바와 같이, Al, Cr, Cr/Ni, Mo/Ni 등을 증착하여 데이터 배선층(65, 66, 68)을 적층하도록 한다. 바람직하게는 데이터 배선층도 게이트 배선층과 같이 알루미늄 또는 알루미늄 합금 등으로 형성하고, 그 상부에 화학 변환 코팅 방법에 의해 알루미늄 합금 산화막을 형성하여 얻을 수도 있다.

이후 사진 식각 공정을 수행하여 상기 금속층을 식각함으로써 게이트선(22)과 교차하는 데이터선(62), 데이터선(62)과 연결되어 게이트 전극(26) 상부까지 연장되어 있는 소스 전극(65), 데이터선(62)은 한쪽 끝에 연결되어 있는 데이터 끝단(68) 및 소스 전극(64)과 분리되어 있으며 게이트 전극(26)을 중심으로 소스 전극(65)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다.

이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층 패턴을 식각하여 게이트 전극(26)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(55, 56) 사이의 반도체층 패턴(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라즈마를 실시하는 것이 바람직하다. 다음으로, 도 11에 나타난 바와 같은 보호막을 형성한다.

이어, 사진 식각 공정으로 게이트 절연막(30)과 함께 보호막을 패터닝하여, 게이트 끝단(24), 드레인 전극(66) 및 데이터 끝단(68)을 드러내는 접촉 구멍(74, 76, 78)을 형성한다. 이 때, 게이트 절연막 하부에 형성된 알루미늄 합금 산화막(242)은 필요에 따라 그냥 남겨둘 수도 있고 식각하여 제거하는 것도 가능하다. 이의 식각은 산화크롬과 인산을 주원료로 하는 식각 용액을 사용하여 수행하는 것이 바람직하다. 다르게는 질산 또는 수산화나트륨 용액을 이용하여 수행할 수도 있으며 건식 식각으로 수행할 수도 있다. 여기서, 접촉 구멍(74, 76, 78)은 각을 가지는 모양 또는 원형의 모양으로 형성할 수 있으며, 끝단(24, 68)을 드러내는 접촉 구멍(74, 78)의 면적은 $2\text{mm} \times 60\mu\text{m}$ 를 넘지 않으며, $0.5\text{mm} \times 15\mu\text{m}$ 이상인 것이 바람직하다.

다음, 마지막으로 도 6 및 도 7에 도시한 바와 같이, ITO막을 증착하고 사진 식각하여 제1 접촉 구멍(76)을 통하여 드레인 전극(66)과 연결되는 화소 전극(82)과 제2 및 제3 접촉 구멍(74, 78)을 통하여 게이트 끝단(24) 및 데이터 끝단(68)과 각각 연결되는 보조 게이트 끝단(86) 및 보조 데이터 끝단(88)을 형성한다. ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체는 질소를 이용하는 것이 바람직하다. 이는 접촉 구멍(74, 76, 78)을 통해 노출되어 있는 금속막(24, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.

이러한 방법은 앞에서 설명한 바와 같이, 5매의 마스크를 이용하는 제조 방법에 적용할 수 있지만, 4매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기관의 제조 방법에서도 동일하게 적용할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.

먼저, 도 12 내지 도 14를 참고로 하여 본 발명의 실시예에 따른 4매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 기관의 단위 화소 구조에 대하여 상세히 설명한다.

도 12는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기관의 배치도이고, 도 13 및 도 14는 각각 도 12에 도시한 박막 트랜지스터 기관을 VIII-VIII' 선 및 IX-IX' 선에 대한 단면도이다.

먼저, 제1 실시예와 동일하게 절연 기관(10) 위에 알루미늄, 알루미늄-네오듐 합금 등으로 이루어진 게이트 배선층(221, 241, 261)과 알루미늄 합금 산화막(222, 242, 262)으로 이루어진 게이트 배선이 형성되어 있다. 게이트 배선은 게이트선(22), 게이트 끝단(24) 및 게이트 전극(26)을 포함한다.

기관(10) 위에는 게이트선(22)과 평행하게 유지 전극선(28)이 형성되어 있다. 유지 전극선(28) 역시 게이트 배선층 및 알루미늄 합금 산화막(281, 282)으로 이루어져 있다. 유지 전극선(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극선(28)에는 상부 기관의 공통 전극과 동일한 전압이 인가되는 것이 보통이다.

게이트 배선(22, 24, 26) 및 유지 전극선(28) 위에는 질화 규소(SiN_x) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 등의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 등의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.

저항성 접촉층 패턴(55, 56, 58) 위에는 데이터 배선층(62, 64, 65, 66, 68)이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 끝단(68), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부(62, 68, 65)를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극선(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(64)도 포함한다. 유지 전극선(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(64) 또한 형성하지 않는다.

접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(64)과 동일하다.

한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(64) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. 데이터 배선(62, 64, 65, 66, 68) 위에는 보호막(70)이 형성되어 있다.

보호막(70)은 드레인 전극(66), 데이터 끝단(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 끝단(24)을 드러내는 접촉 구멍(74)을 가지고 있다.

보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적·

전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 게우울을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체 패턴(64)과도 연결되어 도전체 패턴(64)으로 화상 신호를 전달한다. 한편, 게이트 끝단(24) 및 데이터 끝단(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 보조 게이트 끝단(86) 및 보조 데이터 끝단(88)이 형성되어 있으며, 이들은 끝단(24, 68)과 외부 회로 장치와의 접촉성을 보완하고 끝단을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.

그러면, 도 12 내지 도 14의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 4매 마스크를 이용하여 제조하는 방법에 대하여 도 12 내지 도 14와 도 15a 내지 도 22b를 참조하여 설명하기로 한다.

먼저, 도 15a 및 15b에 도시한 바와 같이, 제1 실시예와 동일하게 기판(10) 위에 알루미늄, 알루미늄-네오뮴 합금 등으로 이루어진 게이트 배선층(221, 241, 261)을 형성한 후 패터닝한다. 이후 이를 Zr, W, Cr, Mo 중 적어도 하나의 금속 이온을 함유하는 화학 변환 코팅 용액에 침지하여 알루미늄 합금 산화막(222, 242, 262)을 형성하여 게이트선(22), 게이트 끝단(24), 게이트 전극(26)을 포함하는 게이트 배선과 유지 전극선(28)을 형성한다.

다음, 도 16a 및 16b에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 2,000Å, 300Å 내지 600Å의 두께로 연속 증착하고, 이어 Cr을 스퍼터링 등의 방법으로 증착하여 Cr으로 이루어진 도전체층(60)을 형성한 다음 그 위에 감광막(110)을 1μm 내지 2μm의 두께로 도포한다. 이때, 도전체층은 알루미늄 또는 알루미늄 합금 등으로 형성하고, 그 상부에 화학 변환 코팅 방식에 의해 알루미늄 합금 산화막을 형성하여 제조하는 것이 물론 가능하다.

그 후, 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여, 도 17a 및 17b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000Å 이하인 것이 좋다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, A 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.

이때, 슬릿 사이에 위치한 패턴의 선포이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.

이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한다.

이러한 얇은 두께의 감광막(114)은 리플로우가 가능한 물질로 이루어진 감광막을 이용하고 빛이 완전히 투과할 수 있는 부분과 빛이 완전히 투과할 수 없는 부분으로 나뉘어진 통상적인 마스크로 노광한 다음 현상하고 리플로우 시켜 감광막이 잔류하지 않는 부분으로 감광막의 일부를 흘러내리도록 함으로써 형성할 수도 있다.

이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 3개 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.

먼저, 도 18a 및 18b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각

하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.

이렇게 하면, 도 18a 및 도 18b에 나타난 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.

이어, 도 19a 및 19b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF_6 과 HCl 의 혼합 기체나, SF_6 과 O_2 의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.

이렇게 하면, 도 19a 및 19b에 나타난 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67(67a, 67b))이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(64) 하부의 중간층 패턴을 가리킨다.

이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다.

다음, 도 20a 및 20b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남은 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 CF_4 와 HCl 의 혼합 기체나 CF_4 와 O_2 의 혼합 기체를 들 수 있으며, CF_4 와 O_2 를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 19b에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직한 것은 물론이다.

이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.

마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.

앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다. 다음, 도 21a 및 도 21b에 도시한 바와 같이 보호막(70)을 형성한다.

이어, 도 22a 및 22b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66), 게이트 끝단(24), 데이터 끝단(68) 및 유지 축전기용 도전체 패턴(64)을 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다. 이

때, 끝단(24, 68)을 드러내는 접촉 구멍(74, 78)의 면적은 $2\text{mm} \times 60\mu\text{m}$ 를 넘지 않으며, $0.5\text{mm} \times 15\mu\text{m}$ 이상인 것이 바람직하다. 한편, 상기 게이트 끝단(24)을 노출시키기 위하여 게이트 절연막을 식각한 후, 노출되는 알루미늄 합금 산화막(242)은 필요에 따라 제거할 수도 있고 제거하지 않을 수도 있다. 제거할 필요가 있을 경우에는 바람직하게 산화크롬과 인산을 포함하는 식각 용액을 사용하여 제거하도록 한다.

마지막으로, 도 11 내지 도 14에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 사진 식각하여 드레인 전극(66) 및 유지 축전기용 도전체 패턴(64)과 연결된 화소 전극(82), 게이트 끝단(24)과 연결된 보조 게이트 끝단(86) 및 데이터 끝단(68)과 연결된 보조 데이터 끝단(88)을 형성한다.

한편, ITO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.

이러한 본 발명의 제2 실시예에서는 제1 실시예에 따른 효과뿐만 아니라 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리함으로써 제조 공정을 단순화할 수 있다.

본 발명에 따른 방법은 상술한 실시예 외에도 색필터 위에 박막 트랜지스터 어레이를 형성하는 AOC(Array On Color filter) 구조에도 용이하게 적용될 수 있다.

도 23은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 24는 도 23에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이다. 도 24에는 박막 트랜지스터 기판인 하부 기판과 이와 마주하는 상부 기판도 함께 도시하였다.

먼저, 하부 절연 기판(100) 위에 크롬 등으로 이루어진 데이터 배선(120, 121, 124)이 형성되어 있다.

데이터 배선(120, 121, 124)은 세로 방향으로 뻗어 있는 데이터선(120), 데이터선(120)의 끝에 연결되어 있어 외부로부터 화상 신호를 전달받아 데이터선(120)으로 전달하는 데이터 끝단(124) 및 데이터선(120)의 분지로 기판(100)의 하부로부터 이후에 형성되는 박막 트랜지스터의 반도체층(170)으로 입사하는 빛을 차단하는 광 차단부(121)를 포함한다. 여기서, 광 차단부(121)는 누설되는 빛을 차단하는 블랙 매트릭스의 기능도 함께 가지는데, 데이터선(120)과 분리하여 단절된 배선으로 형성할 수 있다.

하부 절연 기판(100)의 위에는 가장자리 부분이 데이터 배선(120, 121)의 가장 자리와 중첩하는 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)가 각각 형성되어 있다. 여기서, 색필터(131, 132, 133)는 데이터선(120)을 모두 덮도록 형성할 수 있다.

데이터 배선(120, 121, 124) 및 색필터(131, 132, 133) 위에는 버퍼층(140)이 형성되어 있다. 여기서, 버퍼층(140)은 색필터(131, 132, 133)로부터의 아웃개싱(outgassing)을 막고 색필터 자체가 후속 공정에서의 열 및 플라스마 에너지에 의하여 손상되는 것을 방지하기 위한 층이다. 또, 버퍼층(140)은 최하부의 데이터 배선(120, 121, 124)과 박막 트랜지스터 어레이를 분리하고 있으므로 이들 사이의 기생 용량 저감을 위해서는 유전율이 낮고 두께가 두꺼울수록 유리하다.

버퍼층(140) 위에는 알루미늄, 알루미늄-네오듐 합금 등으로 이루어진 게이트배선층(501)과 알루미늄 합금 산화막으로 이루어진 상층(502)을 포함하는 게이트 배선이 형성되어 있다.

게이트 배선은 가로 방향으로 뻗어 데이터선(120)과 교차하여 단위 화소를 정의하는 게이트선(150), 게이트선(150)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(150)으로 전달하는 게이트 끝단(152) 및 게이트선(150)의 일부인 박막 트랜지스터의 게이트 전극(151)을 포함한다.

여기서, 게이트선(150)은 후술할 화소 전극(410)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(410)과 게이트선(150)의 중첩으로 발생하는 유지 용량이 충분하지 않을 경우 유지 용량용 공통 전극을 형성할 수도 있다.

게이트 배선(150, 151, 152) 및 버퍼층(140) 위에는 저온 증착 게이트 절연막(160)이 형성되어 있다. 이 때, 저온 증착 게이트 절연막(160)은 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등으로 형성할 수 있다. 본 발명에 따른 박막 트랜지스터 구조에서는 색필터가 하부 기판에 형성되므로, 게이트 절연막은 고온으로 증착되는 통상의 절연막이 아닌 저온에서 증착이 가능한 예를 들어, 250℃ 이하의 저온 조건에서 증착이 가능한 저온 증착 절연막을 사용한다.

그리고, 게이트 전극(151)의 게이트 절연막(160) 위에는 이중층 구조의 반도체층(171)이 섬 모양으로 형성되어 있다. 이중층 구조의 반도체층(171)에서 하층 반도체층(701)은 밴드 갭이 높은 비정질 규소로 이루어지고, 상층 반도체층(702)은 하층 반도체(701)에 비하여 밴드 갭이 낮은 통상의 비정질 규소로 이루어진다. 예를 들어, 하층 반도체층(701)의 밴드 갭을 1.9~2.1 eV로, 상층 반도체층(702)의 밴드 갭을 1.7~1.8 eV로 하여 형성할 수 있다. 여기서, 하층 반도체층(701)이 50~200Å의 두께로 형성하고, 상층 반도체층(702)은 1000~2000Å의 두께로 형성한다.

이와 같이, 밴드 갭이 서로 다른 상층 반도체층(702)과 하층 반도체층(701)의 사이에는 두 층의 밴드 갭의 차이에 해당하는 만큼의 밴드 오프셋이 형성된다. 이 때, TFT가 온(ON) 상태가 되면, 두 반도체층(701, 702)의 사이에 위치하는 밴드 오프셋 영역에 채널이 형성된다. 이 밴드 오프셋 영역은 기본적으로 동일한 원자 구조를 가지고 있으므로, 결함이 적어 양호한 TFT의 특성을 기대할 수 있다. 반도체층(171)은 단일층으로 형성할 수도 있다.

반도체층(171) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 또는 미세 결정화된 규소 또는 금속 실리사이드 따위를 포함하는 저항성 접촉층(ohmic contact layer)(182, 183)이 서로 분리되어 형성되어 있다.

저항성 접촉층(182, 183) 위에는 ITO로 이루어진 소스용 및 드레인용 전극(412, 411) 및 화소 전극(410)을 포함하는 화소 배선(410, 411, 412)이 형성되어 있다. 소스용 전극(412)은 게이트 절연막(160) 및 버퍼층(140)에 형성되어 있는 접촉 구멍(161)을 통하여 데이터선(120)과 연결되어 있다. 드레인용 전극(411)은 화소 전극(410)과 연결되어 있고, 박막 트랜지스터로부터 화상 신호를 받아 화소 전극(410)으로 전달한다. 화소 배선(410, 411, 412)은 ITO의 투명한 도전 물질로 만들어진다.

또한, 화소 배선(410, 411, 412)과 동일한 층에는 접촉 구멍(162, 164)을 통하여 게이트 끝단(152) 및 데이터 끝단(124)과 각각 연결되어 있는 보조 게이트 끝단(413) 및 보조 데이터 끝단(414)이 형성되어 있다. 여기서, 보조 게이트 끝단(413)은 게이트 끝단(152)의 상부막(502)인 알루미늄 합금 산화막과 직접 접촉하고 있으며, 보조 데이터 끝단(414) 또한 데이터 끝단(124)의 상부와 직접 접촉하고 있다. 화소 전극(410)은 또한 이웃하는 게이트선(150) 및 데이터선(120)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다.

소스용 및 드레인용 전극(412, 411)의 상부에는 박막 트랜지스터를 보호하기 위한 보호막(190)이 형성되어 있으며, 그 상부에는 광 흡수가 우수한 짙은 색을 가지는 감광성 유색 유기막(430)이 형성되어 있다. 이때, 유색 유기막(430)은 박막 트랜지스터의 반도체층(171)으로 입사하는 빛을 차단하는 역할을 하고, 유색 유기막(430)의 높이를 조절하여 하부 절연 기판(100)과 이와 마주하는 상부 절연 기판(200) 사이의 간격을 유지하는 스페이서로 사용된다. 여기서, 보호막(190)과 유기막(430)은 게이트선(150)과 데이터선(120)을 따라 형성될 수도 있으며, 유기막(430)은 게이트 배선과 데이터 배선 주위에서 누설되는 빛을 차단하는 역할을 가질 수 있다.

한편, 상부 기판(200)에는 ITO 또는 IZO로 이루어져 있으며, 화소 전극(410)과 함께 전기장을 생성하는 공통 전극(210)이 전면적으로 형성되어 있다.

그러면, 이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 대하여 도 25 내지 32와 앞서의 도 23 및 도 24를 참조하여 상세히 설명한다.

먼저, 도 25에 도시한 바와 같이 Cr을 약 4000Å 두께로 증착한다. 그 상부에 마스크를 이용한 사진 식각 공정으로 건식 또는 습식 식각하여, 하부 절연 기판(100) 위에 데이터선(120), 데이터 끝단(124) 및 광 차단부(121)를 포함하는 데이터 배선(120, 121, 124)을 형성한다.

이어, 도 26에 도시한 바와 같이 적(R), 녹(G), 청(B)의 안료를 포함하는 감광성 물질을 차례로 도포하고 마스크를 이용한 사진 공정으로 패터닝하여 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)를 차례로 형성한다. 이 때, 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)는 세 장의 마스크를 사용하여 형성하지만, 제조 비용을 줄이기 위하여 하나의 마스크를 이동하면서 형성할 수도 있다. 또한, 레이저(laser) 전사법이나 프린트(print)법을 이용하면 마스크를 사용하지 않고 형성할 수도 있

어, 제조 비용을 최소화할 수도 있다. 이때, 도면에서 보는 바와 같이, 적(R), 녹(G), 청(B)의 색필터(131, 132, 133)의 가장자리는 데이터선(120)과 중첩되도록 형성하는 것이 바람직하다. 이어, 도 27에서 보는 바와 같이, 절연 기판(100) 상부에 버퍼층(140)을 형성한다.

이어, 알루미늄 또는 알루미늄 합금을 스퍼터링 따위의 방법으로 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여, 버퍼층(140) 위에 게이트 배선층(501)을 형성한다. 이를 Zr, W, Cr, Mo 중 적어도 하나의 금속 이온을 함유하는 화학 변환 코팅 용액에 침지하여 알루미늄 합금 산화막(502)을 형성하여 게이트선(150), 게이트 전극(151) 및 게이트 끝단(152)을 포함하는 게이트 배선(150, 151, 152)을 형성한다.

이어, 도 28에 보인 바와 같이, 게이트 배선(150, 151, 152) 및 유기 절연막(140) 위에 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 순차적으로 증착한다.

저온 증착 게이트 절연막(160)은 250℃ 이하의 증착 온도에서도 증착될 수 있는 유기 절연막, 저온 비정질 산화 규소막, 저온 비정질 질화 규소막 등을 사용하여 형성할 수 있다.

제 1 비정질 규소막(701)은 밴드 갭이 높은 예를 들어, 1.9~2.1 eV의 밴드 갭을 가지는 비정질 규소막으로 형성하고, 제 2 비정질 규소막(702)은 밴드 갭이 제 1 비정질 규소막(701)보다 낮은 예를 들어, 1.7~1.8 eV의 밴드 갭을 가지는 통상의 비정질 규소막으로 형성한다. 이 때, 제 1 비정질 규소막(701)은 비정질 규소막의 원료가스인 SiH_4 에 CH_4 , C_2H_2 , 또는 C_2H_6 등을 적절한 양으로 첨가하여 CVD법에 의하여 증착할 수 있다. 예를 들어, CVD 장치에 SiH_4 : CH_4 를 1:9의 비율로 투입하고, 증착 공정을 진행하면, C가 50%정도의 함유되며, 2.0~2.3 eV의 밴드 갭을 가지는 비정질 규소막을 증착할 수 있다. 이와 같이, 비정질 규소층의 밴드 갭은 증착 공정 조건에 영향을 받는데, 탄소 화합물의 첨가량에 따라 대개 1.7~2.5 eV 범위에서 밴드 갭을 용이하게 조절할 수 있다.

이 때, 저온 증착 게이트 절연막(160), 제 1 비정질 규소막(701) 및 제 2 비정질 규소막(702), 불순물이 도핑된 비정질 규소막(180)은 동일한 CVD 장치에서 진공의 깨짐이 없이 연속적으로 증착할 수 있다.

다음, 도 29에 도시한 바와 같이, 제 1 비정질 규소막(701), 제 2 비정질 규소막(702) 및 불순물이 도핑된 비정질 규소막(180)을 마스크를 이용한 사진 식각 공정으로 패터닝하여 섬 모양의 반도체층(171) 및 저항성 접촉층(181)을 형성하고 동시에, 저온 증착 게이트 절연막(160)과 유기 절연막(140)에 데이터선(120), 게이트 끝단(152) 및 데이터 끝단(124)을 각각 드러내는 접촉 구멍(161, 162, 164)을 형성한다.

이때, 게이트 전극(151)의 상부를 제외한 부분에서는 제 1, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)을 모두 제거해야 하며, 게이트 끝단(152) 상부에서는 제 1 및, 제 2 비정질 규소막(701, 702) 및 불순물이 도핑된 비정질 규소막(180)과 함께 게이트 절연막(160)도 제거해야 하며, 데이터선(120) 및 데이터 끝단(124) 상부에서는 제 1 및 제 2 비정질 규소막(701, 702), 불순물이 도핑된 비정질 규소막(180) 및 저온 증착 게이트 절연막(160)과 함께 유기 절연막(140)도 제거해야 한다.

이를 하나의 마스크를 이용한 사진 식각 공정으로 형성하기 위해서는 부분적으로 다른 두께를 가지는 감광막 패턴을 식각 마스크로 사용해야 한다. 이에 대하여 도 30과 도 31을 참조하여 설명한다.

우선, 도 30에 보인 바와 같이, 불순물이 도핑된 비정질 규소막(180)의 상부에 감광막을 1 μm 내지 2 μm 의 두께로 도포한 후, 마스크를 이용한 사진 공정을 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(312, 314)을 형성한다.

이 때, 감광막 패턴(312, 314) 중에서 게이트 전극(151)의 상부에 위치한 제 1 부분(312)은 나머지 제 2 부분(314)보다 두께가 두껍게 되도록 형성하며, 데이터선(120), 데이터 끝단(124) 및 게이트 끝단(152)의 일부 위에는 감광막이 존재하지 않도록 한다. 제 2 부분(314)의 두께를 제 1 부분(312)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는 데, 여기에서는 양성 감광막을 사용하는 경우에 대하여 설명한다.

노광기의 분해능보다 작은 패턴, 예를 들면 B 영역에 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 형성해 둠으로써 빛의 조사량을 조절할 수 있는 마스크(1000)를 통하여 감광막에 빛을 조사하면, 조사되는 빛의 양 또는 세기에 따

라 고분자들이 분해되는 정도가 다르게 된다. 이때, 빛에 완전히 노출되는 C 영역의 고분자들이 완전히 분해되는 시기에 맞추어 노광을 중단하면, 빛에 완전히 노출되는 부분에 비하여 슬릿이나 반투명막이 형성되어 있는 B 영역을 통과하는 빛의 조사량이 적으므로 B 영역의 감광막은 일부만 분해되고 나머지는 분해되지 않은 상태로 남는다. 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 함은 물론이다.

이러한 감광막을 현상하면, 분자들이 분해되지 않은 제 1 부분(312)은 거의 그대로 남고, 빛이 적게 조사된 제 2 부분(314)은 제 1 부분(312)보다 얇은 두께로 일부만 남고, 빛에 완전히 노광된 C 영역에 대응하는 부분에는 감광막이 거의 제거된다. 이러한 방법을 통하여 위치에 따라 두께가 서로 다른 감광막 패턴이 만들어진다.

다음, 도 31에 도시한 바와 같이, 이러한 감광막 패턴(312, 314)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180), 제 2 비정질 규소막(702), 제 1 비정질 규소막(702) 및 저온 증착 게이트 절연막(160)을 건식 식각하여 게이트 끝단(152)을 드러내는 접촉 구멍(162)을 완성하고, C 영역의 버퍼층(140)을 드러낸다. 계속해서, 감광막 패턴(312, 314)을 식각 마스크로 사용하여 C 영역의 버퍼층(140)을 건식 식각하여 데이터선(120) 및 데이터 끝단(124)을 드러내는 접촉 구멍(161, 164)을 완성한다.

이어, 감광막의 제 2 부분(314)을 완전히 제거하는 작업을 진행한다. 여기서, 제 2 부분(314)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.

이렇게 하면, 감광막 패턴의 제 2 부분(314)은 제거되고, 불순물이 도핑된 비정질 규소막(180)이 드러나게 되며, 감광막 패턴의 제 1 부분(312)은 감광막 패턴의 제 2 부분(312)의 두께만큼 감소된 상태로 남게 된다.

다음, 남아 있는 감광막 패턴의 제 1 부분(312)을 식각 마스크로 사용하여 불순물이 도핑된 비정질 규소막(180) 및 그 하부의 제 1 및 제 2 비정질 규소막(701, 702)을 식각하여 제거함으로써 게이트 전극(151) 상부의 저온 증착 게이트 절연막(160) 위에 섬 모양의 반도체층(171)과 저항성 접촉층(181)을 남긴다.

마지막으로 남아 있는 감광막의 제 1 부분(312)을 제거한다. 여기서, 제 1 부분(312)의 감광막 찌꺼기를 완전히 제거하기 위하여 산소를 이용한 애싱 공정을 추가할 수도 있다.

다음, 도 32에서 보는 바와 같이, ITO층을 증착하고 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(410), 소스용 전극(412), 드레인용 전극(411), 보조 게이트 끝단(413) 및 보조 데이터 끝단(414)을 형성한다.

이어, 소스용 전극(412)과 드레인용 전극(411)을 식각 마스크로 사용하여 이들 사이의 저항성 접촉층(181)을 식각하여 두 부분(182, 183)으로 분리된 저항성 접촉층 패턴을 형성하여, 소스용 전극(412)과 드레인용 전극(411) 사이로 반도체층(171)을 노출시킨다.

마지막으로 도 23 및 도 24에서 보는 바와 같이, 하부 절연 기판(100)의 상부에 질화 규소나 산화 규소 등의 절연 물질과 검은색 안료를 포함하는 감광성 유기 물질 등의 절연 물질을 차례로 적층하고 마스크를 이용한 사진 공정으로 노광 현상하여 유색 유기막(430)을 형성하고, 이를 식각 마스크로 사용하여 그 하부의 절연 물질을 식각하여 보호막(190)을 형성한다. 이때, 유색 유기막(430)은 박막 트랜지스터로 입사하는 빛을 차단하며, 게이트 배선 또는 데이터 배선의 상부에 형성하여 배선의 주위에서 누설되는 빛을 차단하는 기능을 부여할 수도 있다. 또한 본 발명의 실시예와 같이 유기막(430)의 높이를 조절하여 간격 유지재로 사용할 수도 있다.

한편, 상부 절연 기판(200)의 위에는 ITO 또는 IZO의 투명한 도전 물질을 적층하여 공통 전극(210)을 형성한다.

이상과 같이 본 발명에 따른 알루미늄 배선 구조를 LCD의 제조에 적용하면 특히 각종 요인에 의한 알루미늄막의 부식이 방지되어 이로 인한 제품의 결함을 방지할 수 있게 된다.

발명의 효과

이상과 같은 본 발명에 의하면 단순한 침지 방식에 의해 알루미늄막상에 방식 특성이 우수한 보호막을 형성할 수 있기 때문에 알루미늄 배선에서 발생하기 쉬운 각종 결함 문제를 예방할 수 있게 된다.

특히 기존의 전기 화학적인 산화막 형성방법과 비교할 때 본 발명에 따른 화학 변환 코팅 방법은 전력 소모가 없어서 경제적이고 별도의 마스킹이 필요하지 않기 때문에 공정이 단순화된다. 또한 기존의 화학적인 방법과 대비할 때 본 발명에 따른 방법은 월등한 내전압성을 가지며 산화막 내의 내금속 이온에 의한 재부동태 현상과 이로 인한 내식성 향상 효과를 얻을 수 있다.

이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도면의 간단한 설명

도 1은 종래의 방법에 따라 알루미늄막 상에 SiN 보호막의 형성시 나타나는 결함 문제를 설명하기 위한 개략적인 단면도이다.

도 2는 본 발명에 따라 알루미늄막 상에 알루미늄 합금 산화막을 형성하여 얻어지는 배선 구조에 대한 개략적인 단면도이다.

도 3a 내지 도 3d는 도 2에 나타난 본 발명의 배선 구조를 형성하기 위한 공정을 순서에 따라 도시한 단면도들이다.

도 4a 및 도 4b는 순수 알루미늄막 상에 지르코늄을 함유하는 화학 변환 코팅 용액 및 텅스텐을 함유하는 화학 변환 코팅 용액을 각각 코팅하여 얻어지는 시편들에 대한 AES 분석 결과를 나타내는 그래프이다.

도 5는 알루미늄막 및 화학 변환 코팅을 이용하여 알루미늄막 상에 알루미늄 합금 산화막을 형성한 경우, 0.5M NaCl 용액 내에서 부식 등전위 실험을 수행한 결과를 나타내는 그래프이다.

도 6은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,

도 7은 도 6의 II-II 선에 대한 단면도이고,

도 8 내지 도 11은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정을 그 공정 순서에 따라 도시한 단면도이고,

도 12는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,

도 13 및 도 14는 각각 도 12의 VII-VII' 선 및 IX-IX'선에 대한 단면도이고,

도 15a 및 도 15b 내지 도 22a 및 도 22b는 각각 도 13 및 도 14에 나타난 박막 트랜지스터 기판의 제조 공정을 나타내는 단면도이다.


도 23은 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고,

도 24는 도 23에 도시한 박막 트랜지스터 기판을 절단선 XIX-XIX'을 따라 나타낸 단면도이고,


도 25 내지 도 32는 도 24에 나타난 박막 트랜지스터 기판의 제조 공정을 설명하기 위한 단면도이다.

도면


도면1




도면2




도면3a




도면3b




도면3c




도면3d




도면4a




도면4b




도면5




도면6




도면7




도면8




도면9




도면10




도면11




도면12




도면13




도면14




도면15a




도면15b




도면16a




도면16b




도면17a




도면17b




도면18a




도면18b




도면 19a




도면19b




도면20a




도면20b




도면21a




도면22b




도면23




도면24




도면25




도면26




도면27




도면28




도면29




도면30



도면31



도면32



专利名称(译)	制造液晶显示装置的薄膜晶体管基板的方法		
公开(公告)号	KR100746557B1	公开(公告)日	2007-08-06
申请号	KR1020030063946	申请日	2003-09-16
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子有限公司		
当前申请(专利权)人(译)	三星电子有限公司		
[标]发明人	SEO JONGHYUN 서종현 HONG MUNPYO 홍문표 ROH NAMSEOK 노남석		
发明人	서종현 홍문표 노남석		
IPC分类号	G02F1/136		
代理人(译)	PARK , YOUNG WOO		
其他公开文献	KR1020050027618A		
外部链接	Espacenet		

摘要(译)

用途：提供LCD（液晶显示器）的TFT（薄膜晶体管）基板和制造基板的方法，以通过形成包括金属离子的铝钝化膜来改善铝膜的耐腐蚀性。

