



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2013년03월25일
(11) 등록번호 10-1246719
(24) 등록일자 2013년03월18일

(51) 국제특허분류(Int. Cl.)
G02F 1/1343 (2006.01)

(21) 출원번호 10-2006-00555781

(22) 출원일자 2006년06월21일
 심사청구일자 2011년06월13일

(65) 공개번호 10-2007-0121122

(43) 공개일자 2007년12월27일

(56) 선행기술조사문헌
KR1020050067859 A*
US6188459 B1
US6449027 B2
US6950164 B2

*는 심사관에 의하여 인용된 문헌

(73) 특허권자
엘지디스플레이 주식회사
서울특별시 연등포구 연희대로 128(연희동)

(72) 발명자

(72) 벌명사

시립작 시립작

대구광역시 북구 악성로 271, 성구아파트 102동
603호 (구암동)

김지원

대구광역시 중구 명륜로22안길 57 (대봉동)

(74) 대리인

특허법인네이트

전체 청구항 수 : 총 14 항


심사관 : 이준석

(54) 발명의 명칭 횡전계형 액정표시장치용 어레이 기판 및 이의 제조 방법

(57) 요약

본 발명은 기관 상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 나란하게 이격되어 형성된 공통배선과; 상기 게이트 배선과 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 공통배선과 연결되며 상기 데이터 배선과 나란하게 상기 화소영역의 최외각에 형성된 최외각 공통전극과; 상기 화소영역 내에 상기 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 서로 이격하여 형성된 다수의 화소전극과; 상기 다수의 화소전극과 서로 교대로 나란하게 형성된 다수의 중앙부 공통전극과; 상기 데이터 배선과 전기적으로 연결되며 중첩하여 형성된 보조 데이터 배선을 포함하는 횡전계형 액정표시장치용 어레이 기판을 제공한다.

대표도 - 도7



특허청구의 범위

청구항 1

기판 상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과;
 상기 게이트 배선과 나란하게 이격되어 형성된 공통배선과;
 상기 게이트 배선과 데이터 배선과 연결되며 형성된 박막트랜지스터와;
 상기 공통배선과 연결되며 상기 데이터 배선과 나란하게 상기 화소영역의 최외각에 형성된 최외각 공통전극과;
 상기 화소영역 내에 상기 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 서로 이격하며 형성된 다수의 화소전극과;
 상기 다수의 화소전극과 서로 교대로 나란하게 형성된 다수의 중앙부 공통전극과;
 상기 데이터 배선과 전기적으로 연결되며 중첩하며 형성된 보조 데이터 배선을 포함하고,
 상기 다수의 화소전극과 상기 다수의 중앙부 공통전극 및 상기 보조 데이터 배선은 동일한 층에 동일한 물질로 형성된 횡전계형 액정표시장치용 어레이 기판.

청구항 2

제 1 항에 있어서,

상기 공통배선과 최외각 공통전극 및 게이트 배선은 동일한 층에 동일 물질로 형성된 횡전계형 액정표시장치용 어레이 기판.

청구항 3

삭제

청구항 4

제 1 항에 있어서,

상기 다수의 화소전극과 상기 다수의 중앙부 공통전극과 상기 보조 데이터 배선을 형성하는 물질은 투명 도전성 물질인 횡전계형 액정표시장치용 어레이 기판.

청구항 5

제 1 항에 있어서,

상기 보조 데이터 배선 폭은 상기 데이터 배선의 폭과 같거나 작게 형성되는 것이 특징인 횡전계형 액정표시장치용 어레이 기판.

청구항 6

제 1 항에 있어서,

상기 최외각 공통전극과 상기 중앙부 공통전극 및 보조 데이터 배선은 동일층에 동일한 물질로 이루어진 것이 특징인 횡전계형 액정표시장치용 어레이 기판.

청구항 7

제 6 항에 있어서,

상기 최외각 공통전극과 상기 중앙부 공통전극 및 보조 데이터 배선을 형성하는 물질은 투명 도전성 물질인 횡

전계형 액정표시장치용 어레이 기판.

청구항 8

제 1 항 또는 제 2 항에 있어서,

상기 박막트랜지스터와 상기 데이터 배선 상부에는 상기 박막트랜지스터의 일전극을 노출시키는 드레인 콘택홀과, 상기 데이터 배선을 노출시키는 데이터 콘택홀과 상기 최외각 공통전극을 노출시키는 공통 콘택홀을 갖는 보호층이 더욱 형성된 횡전계형 액정표시장치용 어레이 기판.

청구항 9

제 8 항에 있어서,

상기 다수의 화소전극과 중앙부 공통전극과 상기 보조 데이터 배선은 보호층 위에 형성되며,

상기 다수의 화소전극은 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며,

상기 보조 데이터 배선은 상기 데이터 콘택홀을 통해 상기 데이터 배선과 접촉하며,

상기 중앙부 공통전극은 상기 공통 콘택홀을 통해 상기 최외각 공통전극과 접촉하는 것이 특징인 횡전계형 액정 표시장치용 어레이 기판.

청구항 10

제 1 항 또는 제 2 항에 있어서,

상기 중앙부 공통전극은 상기 공통배선과 전기적으로 연결된 횡전계형 액정표시장치용 어레이 기판.

청구항 11

제 1 항에 있어서,

상기 다수의 화소전극과 다수의 중앙부 공통전극 및 최외각 공통전극은 상기 화소영역의 중앙부를 기준으로 꺾여 선대칭 구조를 갖는 것이 특징인 횡전계형 액정표시장치용 어레이 기판.

청구항 12

화소영역이 정의된 기판 상에 일 방향으로 연장하는 게이트 배선과 이와 이격하는 공통배선과 상기 공통배선에서 상기 화소영역의 최외각으로 분기하는 최외각 공통전극을 형성하는 단계와;

상기 게이트 배선 위로 전면에 게이트 절연막을 형성하는 단계와;

상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와;

상기 게이트 배선과 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와;

상기 데이터 배선과 상기 박막트랜지스터 상부로 상기 박막트랜지스터의 일전극을 노출시키는 드레인 콘택홀과 상기 데이터 배선을 일부 노출시키는 데이터 콘택홀과, 상기 최외각 공통전극 끝단 일부를 노출시키는 공통 콘택홀을 갖는 보호층을 형성하는 단계와;

상기 보호층 위로 투명도전성 물질로써 상기 드레인 콘택홀을 통해 상기 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 서로 이격하는 다수의 화소전극과, 상기 공통 콘택홀을 통해 상기 최외각 공통전극과 접촉하며 상기 다수의 화소전극과 서로 교대로 배치되는 다수의 중앙부 공통전극과, 상기 데이터 배선과 중첩하며 상기 데이터 콘택홀을 통해 상기 데이터 배선과 접촉하는 보조 데이터 배선을 형성하는 단계

를 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조 방법.

청구항 13

화소영역이 정의된 기판 상에 일 방향으로 연장하는 게이트 배선과 이와 이격하는 공통배선을 형성하는 단계와;
상기 게이트 배선 위로 전면에 게이트 절연막을 형성하는 단계와;
상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와;
상기 게이트 배선과 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와;
상기 데이터 배선과 상기 박막트랜지스터 상부로 상기 박막트랜지스터의 일전극을 노출시키는 드레인 콘택홀과
상기 데이터 배선을 일부 노출시키는 데이터 콘택홀과, 상기 공통배선 일부를 노출시키는 공통 콘택홀을 갖는 보호층을 형성하는 단계와;
상기 보호층 위로 투명 도전성 물질로써 상기 드레인 콘택홀을 통해 상기 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 서로 이격하는 다수의 화소전극과, 상기 공통 콘택홀을 통해 상기 공통배선과 접촉하며 상기 다수의 화소전극과 서로 교대로 배치되는 다수의 공통전극과, 상기 데이터 배선과 중첩하며 상기 데이터 콘택홀을 통해 상기 데이터 배선과 접촉하는 보조 데이터 배선을 형성하는 단계

를 포함하는 횡전계형 액정표시장치용 어레이 기판의 제조 방법.

청구항 14

제 13 항에 있어서,

상기 다수의 공통전극은 상기 보조 데이터 배선과 이웃하는 최외각 공통전극을 포함하여 형성되는 것이 특징인 횡전계형 액정표시장치용 어레이 기판의 제조 방법.

청구항 15

제 12 항 또는 제 13 항에 있어서,

상기 보조 데이터 배선 폭은 상기 데이터 배선의 폭보다 작게 형성하는 것이 특징인 횡전계형 액정표시장치용 어레이 기판의 제조 방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

- [0024] 본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 셀프 리페어가 가능한 횡전계형 액정표시장치용 어레이 기판에 관한 것이다.
- [0025] 일반적으로, 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 상기 액정은 구조가 가늘고 길기 때문에 문자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 문자배열의 방향을 제어할 수 있다.
- [0026] 따라서, 상기 액정의 문자배열 방향을 임의로 조절하면, 액정의 문자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 문자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
- [0027] 현재에는 박막트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장

주목받고 있다.

- [0028] 상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
- [0029] 그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
- [0030] 따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
- [0031] 이하, 도 1을 참조하여 일반적인 횡전계형 액정표시장치에 관하여 상세히 설명한다.
- [0032] 도 1은 일반적인 횡전계형 액정표시장치의 단면을 도시한 도면이다.
- [0033] 도시한 바와 같이, 컬러필터 기판인 상부기판(9)과 어레이 기판인 하부기판(10)이 서로 이격되어 대향하고 있으며, 이 상부 및 하부기판(9, 10)사이에는 액정층(11)이 개재되어 있다.
- [0034] 상기 하부기판(10)상에는 공통전극(17)과 화소전극(30)이 동일 평면상에 형성되어 있으며, 이때, 상기 액정층(11)은 상기 공통전극(17)과 화소전극(30)에 의한 수평전계(L)에 의해 작동된다.
- [0035] 도 2a와 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도이다.
- [0036] 우선, 전압이 인가된 온(on)상태에서의 액정의 배열상태를 도시한 도 2a를 참조하면, 상기 공통전극(17) 및 화소전극(30)과 대응하는 위치의 액정(11a)의 상변이는 없지만 공통전극(17)과 화소전극(30)사이 구간에 위치한 액정(11b)은 이 공통전극(17)과 화소전극(30)사이에 전압이 인가됨으로써 형성되는 수평전계(L)에 의하여, 상기 수평전계(L)와 같은 방향으로 배열하게 된다. 즉, 상기 횡전계형 액정표시장치는 액정이 수평전계에 의해 이동하므로, 시야각이 넓어지는 특성을 띠게 된다.
- [0037] 그러므로, 상기 횡전계형 액정표시장치를 정면에서 보았을 때, 상/하/좌/우방향으로 약 80~85°방향에서도 반전 현상 없이 가시 할 수 있다.
- [0038] 다음, 도 2b를 참조하면, 상기 액정표시장치에 전압이 인가되지 않은 오프상태이므로 상기 공통전극과 화소전극 간에 수평전계가 형성되지 않으므로 액정층(11)의 배열 상태가 변하지 않는다.
- [0039] 도 3은 종래의 일반적인 횡전계형 액정표시장치용 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역을 도시한 평면도이다.
- [0040] 도시한 바와 같이, 종래의 일반적인 횡전계형 액정표시장치용 어레이 기판(40)은 소정간격 이격되어 평행하게 가로방향 방향으로 구성된 다수의 게이트 배선(43)과, 상기 게이트 배선(43)에 근접하여 상기 게이트 배선(43)과 평행하게 구성된 공통배선(47)과, 상기 두 배선(43, 47)과 교차하며 특히 게이트 배선(12)과는 교차하여 화소영역(P)을 정의하는 데이터 배선(60)이 구성되어 있다.
- [0041] 상기 게이트 배선(43)과 데이터 배선(60)의 교차점에는 게이트 전극(45)과 반도체층(미도시)과 소스 드레인 전극(53, 55)으로 구성되는 박막트랜지스터(Tr)가 형성되어 있다. 이때, 상기 소스 전극(53)은 상기 데이터 배선(60)에서 분기하고 있으며, 상기 게이트 전극(45)은 상기 게이트 배선(43)의 일부분으로 이루어지고 있다.
- [0042] 또한, 상기 화소영역(P) 내에는 상기 드레인 전극(55)과 드레인 콘택홀(67)을 통해 상기 드레인 전극과 전기적으로 연결되는 다수의 화소전극(70a, 70b)과, 상기 화소전극(70a, 70b)과 평행하게 서로 엇갈리며 구성되고, 상기 공통배선(47)으로부터 분기한 다수의 공통전극(49a, 49b)이 형성되어 있다.
- [0043] 전술한 구조를 갖는 종래의 횡전계형 액정표시장치용 어레이 기판은 제조 공정 중에 상기 데이터 배선 등이 끊어짐이 발생했을 경우, 이를 리페어 하기 어려운 구조가 되므로 불량 처리되어 수율을 저하시키는 문제가 있다.
- [0044] 또한, 그 단면구조를 살펴보면 상기 공통전극과 화소전극이 게이트 절연막과 보호층을 사이에 두고 형성되어 있는 바, 완벽한 횡전계가 형성되지 않는다는 점과, 상기 게이트 절연막과 보호층에 의해 상기 화소전극과 공통전극간의 전계 세기가 저하됨으로써 구동 전압을 높게 형성해야 하는 문제가 있다.
- [0045]

발명이 이루고자 하는 기술적 과제

[0046] 본 발명은 이러한 종래의 횡전계형 액정표시장치의 문제점을 해결하기 위해 안출된 것으로, 데이터 배선 등의

끓김 등의 불량이 발생을 저감시키는 구조를 갖는 횡전계형 액정표시장치를 제공하는 것을 그 목적으로 한다.

[0047] 나아가 공통전극과 화소전극에 의해 발생하는 전계의 세기를 증가시킴으로써 구동전압을 낮출 수 있는 횡전계형 액정표시장치를 제공하는 것을 또 다른 목적으로 한다.

발명의 구성 및 작용

[0048] 전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판은 기판 상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 나란하게 이격되어 형성된 공통배선과; 상기 게이트 배선과 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 공통배선과 연결되며 상기 데이터 배선과 나란하게 상기 화소영역의 최외각에 형성된 최외각 공통전극과; 상기 화소영역 내에 상기 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 서로 이격하여 형성된 다수의 화소전극과; 상기 다수의 화소전극과 서로 교대로 나란하게 형성된 다수의 중앙부 공통전극과; 상기 데이터 배선과 전기적으로 연결되며 중첩하며 형성된 보조 데이터 배선을 포함한다.

[0049] 이때, 상기 공통배선과 최외각 공통전극 및 게이트 배선은 동일한 층에 동일 물질로 형성된 것이 특징이다.

[0050] 또한, 상기 다수의 중앙부 공통전극과 화소전극과 상기 보조 데이터 배선은 동일한 층에 동일한 물질로 형성되며, 상기 다수의 중앙부 공통전극과 화소전극과 보조 데이터 배선을 형성하는 물질은 투명 도전성 물질인 것이 특징이다.

[0051] 또한, 상기 보조 데이터 배선 폭은 상기 데이터 배선의 폭과 같거나 작게 형성되는 것이 특징이다.

[0052] 또한, 상기 최외각 공통전극과 상기 중앙부 공통전극 및 보조 데이터 배선은 동일층에 동일한 물질로 이루어진 것이 특징이며, 상기 최외각 공통전극과 상기 중앙부 공통전극 및 보조 데이터 배선을 형성하는 물질은 투명 도전성 물질인 것이 특징이다.

[0053] 또한 상기 박막트랜지스터와 상기 데이터 배선 상부에는 상기 박막트랜지스터의 일전극을 노출시키는 드레인 콘택홀과, 상기 데이터 배선을 노출시키는 데이터 콘택홀과 상기 최외각 공통전극을 노출시키는 공통 콘택홀을 갖는 보호층이 더욱 형성되며, 상기 다수의 화소전극과 중앙부 공통전극과 상기 보조 데이터 배선은 보호층 위에 형성되며, 상기 다수의 화소전극은 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며, 상기 보조 데이터 배선은 상기 데이터 콘택홀을 통해 상기 데이터 배선과 접촉하며, 상기 중앙부 공통전극은 상기 공통 콘택홀을 통해 상기 최외각 공통전극과 접촉하는 것이 특징이다.

[0054] 또한, 상기 중앙부 공통전극은 상기 공통배선과 전기적으로 연결된 것이 특징이다.

[0055] 또한, 상기 다수의 화소전극과 다수의 중앙부 공통전극 및 최외각 공통전극은 상기 화소영역의 중앙부를 기준으로 꺾여 선대칭 구조를 갖는 것이 특징이다.

[0056] 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판의 제조방법은 화소영역이 정의된 기판 상에 일 방향으로 연장하는 게이트 배선과 이와 이격하는 공통배선과 상기 공통배선에서 상기 화소영역의 최외각으로 분기하는 최외각 공통전극을 형성하는 단계와; 상기 게이트 배선 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와; 상기 데이터 배선과 상기 박막트랜지스터 상부로 상기 박막트랜지스터의 일전극을 노출시키는 드레인 콘택홀과 상기 데이터 배선을 일부 노출시키는 데이터 콘택홀과, 상기 최외각 공통전극 끝단 일부를 노출시키는 공통 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 투명 도전성 물질로써 상기 드레인 콘택홀을 통해 상기 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 서로 이격하는 다수의 화소전극과, 상기 공통 콘택홀을 통해 상기 최외각 공통전극과 접촉하며 상기 다수의 화소전극과 서로 교대로 배치되는 다수의 중앙부 공통전극과, 상기 데이터 배선과 중첩하며 상기 데이터 콘택홀을 통해 상기 데이터 배선과 접촉하는 보조 데이터 배선을 형성하는 단계를 포함한다.

[0057] 본 발명의 또 다른 특징에 따른 횡전계형 액정표시장치용 어레이 기판의 제조방법은 화소영역이 정의된 기판 상에 일 방향으로 연장하는 게이트 배선과 이와 이격하는 공통배선을 형성하는 단계와; 상기 게이트 배선 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와; 상기 데이터 배선과 상기 박막트랜지스터 상부로 상기 박막트랜지스터의 일전극을 노출시키는 드레인 콘택홀과 상기 데이터

배선을 일부 노출시키는 데이터 콘택홀과, 상기 공통배선 일부를 노출시키는 공통 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 투명 도전성 물질로써 상기 드레인 콘택홀을 통해 상기 박막트랜지스터와 연결되며 상기 데이터 배선과 나란하게 서로 이격하는 다수의 화소전극과, 상기 공통 콘택홀을 통해 상기 공통배선과 접촉하며 상기 다수의 화소전극과 서로 교대로 배치되는 다수의 공통전극과, 상기 데이터 배선과 중첩하며 상기 데이터 콘택홀을 통해 상기 데이터 배선과 접촉하는 보조 데이터 배선을 형성하는 단계를 포함한다.

[0058] 이때, 상기 다수의 공통전극은 상기 보조 데이터 배선과 이웃하는 최외각 공통전극을 포함하여 형성되는 것이 특징이다.

[0059] 또한, 상기 보조 데이터 배선 폭은 상기 데이터 배선의 폭보다 작게 형성하는 것이 특징이다.

[0060] 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.

[0061] 본 발명의 가장 큰 특징은 데이터 배선과 중첩하며 보호층을 사이에 두고 상기 배선과 데이터 콘택홀을 통해 연결된 것을 특징으로 하는 보조 데이터 배선이 형성된 것이며, 화소영역의 중앙부에 형성되는 화소전극과 공통전극을 동일한 충에 동일 공정에 의해 형성한 것이다.

[0062] <제 1 실시예>

[0063] 도 4는 본 발명에 따른 횡전계형 액정표시장치용 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역을 도시한 평면도이며, 도 5는 도 4를 절단선 V-V를 따라 절단한 부분에 대한 단면도이며, 도 6은 도 4를 절단선 VI-VI를 따라 절단한 부분에 대한 단면도이다.

[0064] 우선 도 4를 참조하면, 도시한 바와 같이, 투명한 절연기판(101) 상에 서로 종횡으로 연장되어 화소영역(P)을 정의하는 데이터 배선(135)과 게이트 배선(103)이 형성되어 있으며, 상기 게이트 배선(103)과 이격하며 공통배선(109)이 형성되어 있다.

[0065] 또한, 상기 게이트 배선(103)과 데이터 배선(135)의 교차지점에는 이를 두 배선(103, 135)과 연결되며 그 하부로부터 게이트 전극(106), 게이트 절연막(미도시), 반도체층(미도시)과 서로 이격하는 소스 및 드레인 전극(138, 141)으로 구성되는 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다.

[0066] 한편, 상기 화소영역(P) 내부에는 상기 공통배선(109)과 연결되며, 상기 데이터 배선(135)과 나란하게 최외각 공통전극(172) 및 다수의 중앙부 공통전극(173)이 형성되어 있으며, 상기 최외각 공통전극(172) 내측으로 다수의 중앙부 공통전극(173)과 교대하며 나란하게 상기 박막트랜지스터(Tr)의 드레인 전극(141)과 연결된 다수의 화소전극(170)이 형성되어 있다.

[0067] 또한, 본 발명의 가장 특징적인 부분으로써 상기 데이터 배선(135)에 대응하여 이와 중첩하며 투명 도전성 물질로써 데이터 콘택홀(168)을 통해 상기 데이터 배선(135)과 전기적으로 연결되는 보조 데이터 배선(175)이 형성되어 있다. 이때 상기 보조 데이터 배선(175)은 그 폭(w1)이 상기 데이터 배선(135)의 폭(w2)과 같거나($w_1=w_2$) 또는 약간 작게($w_1 < w_2$) 형성되고 있다.

[0068] 또한, 상기 드레인 전극(141)은 연장되어 상기 공통배선(109)과 중첩하며 형성되고 있으며, 이때, 상기 공통배선(109)과 드레인 전극(141)의 중첩된 부분은 각각 제 1 및 제 2 스토리지 전극(114, 143)을 이루며 이를 두 구성요소 사이에 형성된 게이트 절연막(미도시)을 유전체층으로 하여 스토리지 커퍼시터(StgC)를 형성하고 있다.

[0069] 다음, 도 5와 6을 참조하여 단면구조에 대해 설명한다.

[0070] 도시한 바와 같이, 기판(101) 상에 일방향으로 연장하는 게이트 배선(103)이 형성되어 있으며, 상기 게이트 배선(103)에서 이격하여 나란하게 공통배선(109)이 형성되어 있다.

[0071] 이때, 상기 스위칭 영역(TrA)에 대응하여 상기 게이트 배선(103)은 그 자체로써 그 일부 영역이 게이트 전극(106)을 형성하고 있다.

[0072] 다음, 상기 게이트 배선(103) 및 게이트 전극(106)과 상기 공통배선(109) 위로 전면에 게이트 절연막(117)이 형성되어 있으며, 상기 게이트 절연막(117) 위로 상기 스위칭 영역(TrA)에는 액티브층(120a)과 오믹콘택층(120b)으로 이루어진 반도체층(120)이 형성되어 있으며, 또한 상기 게이트 배선(103)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(135)과, 상기 스위칭 영역(TrA)에 상기 데이터 배선(135)에서 분기하여 소스

전극(138)이 형성되어 있으며, 상기 소스 전극(138)과 이격하여 드레인 전극(141)이 형성되어 있다.

[0073] 다음, 상기 데이터 배선(135)과 소스 및 드레인 전극(138, 141) 위로 보호층(163)이 형성되어 있다. 이 때, 상기 보호층(163)에는 상기 공통배선(109) 일부를 노출시키는 공통 콘택홀(167)과, 상기 드레인 전극(141) 더욱 정확히는 스토리지 제 1 전극(143)을 노출시키는 드레인 콘택홀(165)과, 상기 데이터 배선(135) 일부를 노출시키는 데이터 콘택홀(168)이 형성되어 있다.

[0074] 다음, 상기 공통 콘택홀(167)과 드레인 콘택홀(165) 및 데이터 콘택홀(168)을 갖는 보호층 위로 투명 도전성 물질로써 상기 데이터 배선(135)과 접촉하며 상기 데이터 콘택홀(168)을 통해 상기 데이터 배선(135)과 접촉하는 보조 데이터 배선(175)이 형성되어 있다.

[0075] 또한, 각 화소영역(P)에는 상기 데이터 배선(135)과 나란하게 상기 공통 콘택홀(167)을 통해 상기 공통 배선(109)과 접촉하며 서로 이격하여 최외각 공통전극(172)을 포함하는 다수의 중앙부 공통전극(173)이 형성되어 있으며, 상기 드레인 콘택홀(165)을 통해 상기 드레인 전극(141)과 전기적으로 연결되며 상기 다수의 중앙부 공통전극(173)과 교대하며 나란하게 다수의 화소전극(170)이 형성되어 있다.

[0076] 이때, 화소영역(P) 내에 다중 도메인을 구성하기 위해, 더욱 정확히는 상기 화소영역(P) 내에 상하부에서 전계인가 시 액정분자의 움직임 및 배열을 달리 형성되도록 하는 이중 도메인을 구성하도록 하기 위해 상기 데이터 배선(135)과, 상기 데이터 배선(135)과 나란하게 형성된 다수의 공통전극(172, 173)과 화소전극(170)은 그 중앙부가 꺾여 상기 화소영역(P) 내에서 상하로 선대칭을 이루도록 형성되고 있는 것이 특징이다. 이는 횡전계방식의 특성상 단일 도메인으로 구성하게 되면 시야각에 따라 색차가 발생하는데 이러한 시야각에 따른 색차를 줄이기 위함이다.

[0077] 전술한 구조를 갖는 제 1 실시예에 따른 횡전계형 액정표시장치용 어레이 기판(101)은 데이터 배선(135)에 대응하여 이와 데이터 콘택홀(168)을 통해 접촉함으로써 전기적으로 연결되며 보조 데이터 배선(175)이 형성됨으로써 제조 공정 단계에서 상기 데이터 배선(135)의 끊김 불량이 발생한다 하더라도 상기 보조 데이터 배선(175)에 의해 전기적으로 연결되는 셀프 리페어(self repair) 구조를 갖는바 상기 데이터 배선(135) 오픈 불량을 방지하게 된다.

[0078] 또한, 화소영역(P) 내의 서로 교대하며 배치되는 공통전극(172, 173)과 화소전극(170)이 동일한 층에 형성되어 완벽한 횡전계를 구현시키게 되는 바, 액정의 제어력이 상승하여 표시품질을 향상시키는 동시에, 종래 와는 달리 게이트 절연막(117) 또는 보호층(163) 등이 이를 두 전극((172, 173), 170) 사이에 개재되지 않는 바, 동일 구동 전압이 인가된다고 가정할 때 횡전계의 세기가 증가되는 바, 결론적으로 동일 세기의 횡전계를 발생시키기 위한 구동전압을 낮추는 효과를 갖게 된다.

<제 2 실시예>

[0080] 전술한 제 1 실시예에 있어서는 투명 도전성 물질로 데이터 보조 배선과 화소전극과 공통전극을 모두 형성하고 있는 바, 그 제조 공정에 있어 특히 상기 데이터 보조배선과 최외각의 공통배선 사이의 쇼트(short)가 다양 발생할 가능성이 있다.

[0081] 또한, 상기 보조 데이터 배선과 상기 최외각 공통전극 사이에 발생하는 전계는 의도하지 않는 전계가 되므로 액정분자들을 원치않는 방향으로 움직이게 하므로 이를 데이터 보조배선과 최외각 공통전극 사이의 이격 영역은 실제적으로는 상기 어레이 기판에 대향 형성되는 컬러필터 기판상의 블랙매트릭스에 의해 가려지게 된다.

[0082] 따라서, 상기 데이터 보조배선과 최외각 공통전극간의 이격간격이 넓게되면 상기 블랙매트릭스에 의해 가려져야할 부분이 많아지므로 개구율을 저하시키고, 이를 극복하고자 상기 이격간격을 좁게하면 쇼트(short) 불량이 발생하게 된다.

[0083] 본 발명의 제 2 실시예는 전술한 제 1 실시예에 따른 횡전계형 액정표시장치용 어레이 기판을 더욱 개선하여 쇼트 불량이 발생하지 않으며 본 발명의 목적을 달성할 수 있는 횡전계형 액정표시장치용 어레이 기판을 제공한다.

[0084] 도 7은 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역(P)을 도시한 평면도이며, 도 8은 도 7을 절단선 VIII-VIII를 따라 절단한 부분에 대한 단면도이며, 도 9는 도 7을 절단선 IX-IX를 따라 절단한 부분에 대한 단면도이다.

[0085] 우선, 도 7을 참조하면, 도시한 바와 같이, 투명한 절연 기판(201) 상에 서로 종횡으로 연장되어 화소 영역(P)을 정의하는 데이터 배선(235)과 게이트 배선(203)이 형성되어 있으며, 상기 게이트 배선(203)과 이격하며 공통배선(209)이 형성되어 있다.

[0086] 또한, 본 발명의 제 2 실시예에서 가장 특징적인 것으로써 상기 공통배선(209)에서 분기하여 화소영역(P)의 최외각에 상기 데이터 배선(235)과 이격하며 나란하게 최외각 공통전극(211)이 형성되어 있다는 것이다. 이때, 상기 공통배선(209)에서 분기한 최외각 공통전극(211)은 상기 데이터 배선(235)과의 이격간격(d2)이, 제 1 실시예(도 4 참조)의 투명 도전성 물질로 상기 보호층 상부에 형성된 최외각 공통전극(도 4의 172)과 상기 보조 데이터 배선(도 4의 175)과의 이격간격(도 4의 d1)보다 작게 형성(d2 < 도 4의 d1)되는 것이 특징이며 이로 인해 개구율이 증가되게 된다. 이는 상기 공통배선(209)에서 분기한 최외각 공통전극(211)과 상기 데이터 배선(235) 및 보조 데이터 배선(275)과는 동일한 층에 형성되지 않기 때문에 쇼트(short) 등의 문제는 발생하지 않기 때문이다.

[0087] 한편, 상기 게이트 배선(203)과 데이터 배선(235)의 교차지점에는 이를 두 배선(203, 235)과 연결되며 그 하부로부터 게이트 전극(206), 게이트 절연막(미도시), 반도체층(220)과 서로 이격하는 소스 및 드레인 전극(238, 241)으로 구성되는 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다. 이때 상기 드레인 전극(241)은 상기 공통배선(209)이 형성된 부분까지 연장 형성됨으로써 그 자체를 제 2 스토리지 전극(243), 그리고 상기 제 2 스토리지 전극(243)과 중첩되는 공통배선(209) 부분을 제 1 스토리지 전극(214), 이를 두 전극(243, 214) 사이에 개재된 게이트 절연막(미도시)을 유전체층으로 하여 스토리지 커패시터(StgC)를 형성하고 있다.

[0088] 또한, 상기 화소영역(P)의 중앙부에는 투명 도전성 물질로써 상기 공통배선(209)과 연결되며 상기 최외각 공통전극(211) 내측으로 나란하게 이격하여 다수의 중앙부 공통전극(273)이 형성되어 있으며, 상기 다수의 중앙부 공통전극(273)과 교대하여 나란하게 상기 박막트랜지스터(Tr)의 드레인 전극(241)과 연결된 다수의 화소전극(270)이 형성되어 있다.

[0089] 또한, 상기 데이터 배선(235)에 대응하여 이와 중첩하여 투명 도전성 물질로써 데이터 콘택홀(268)을 통해 상기 데이터 배선(235)과 전기적으로 연결되는 보조 데이터 배선(275)이 형성되어 있다. 이때 상기 보조 데이터 배선(275)은 그 폭(w3)이 상기 데이터 배선(235)의 폭(w4)과 같거나 또는 약간 작은 값을 갖도록 형성(w3 ≤ w4)되고 있다.

[0090] 다음, 도 8과 도9를 참조하여 단면구조에 대해 설명한다.

[0091] 도시한 바와 같이, 기판(201) 상에 일방향으로 연장하는 게이트 배선(203)이 형성되어 있으며, 상기 게이트 배선(203)에서 이격하여 나란하게 공통배선(209)이 형성되어 있다.

[0092] 이때, 상기 스위칭 영역(TrA)에 대응하여 상기 게이트 배선(203)은 그 자체로써 그 일부 영역이 게이트 전극(206)을 형성하고 있으며, 제 1 실시예와 차별점이 있는 부분으로 상기 화소영역(P)의 최외각부에 상기 공통배선(209)에서 분기하여 최외각 공통전극(211)이 형성되어 있다.

[0093] 다음, 상기 게이트 배선(203) 및 게이트 전극(206)과 상기 공통배선(209) 및 최외각 공통전극(211) 위로 전면에 게이트 절연막(217)이 형성되어 있으며, 상기 게이트 절연막(217) 위로 상기 스위칭 영역(TrA)에는 액티브층(220a)과 오믹콘택층(220b)으로 이루어진 반도체층(220)이 형성되어 있으나.

[0094] 또한 상기 게이트 절연막(217) 위로 상기 게이트 배선(203)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(235)이 이웃한 화소영역(P)간의 최외각 공통배선(211) 사이에 이를 최외각 공통배선(211)과 소정간격(d2) 이격하여 형성되어 있다.

[0095] 또한, 상기 스위칭 영역(TrA)의 상기 오믹콘택층(220b) 위로 이와 접촉하며 상기 데이터 배선(235)에서 분기하여 소스 전극(238)이 형성되어 있으며, 상기 소스 전극(238)과 이격하여 드레인 전극(241)이 형성되어 있다.

[0096] 다음, 상기 데이터 배선(235)과 소스 및 드레인 전극(238, 241) 위로 보호층(263)이 형성되어 있다. 이 때, 상기 보호층(263)에는 상기 공통배선(209) 일부를 노출시키는 공통 콘택홀(267)과, 상기 드레인 전극(241) 더욱 정확히는 상기 드레인 전극(241)과 연결된 제 2 스토리지 전극(243)을 노출시키는 드레인 콘택홀(265)과, 상기 데이터 배선(235) 일부를 노출시키는 데이터 콘택홀(268)이 형성되어 있다.

[0097] 다음, 상기 공통 콘택홀(267)과 드레인 콘택홀(265) 및 데이터 콘택홀(268)을 갖는 보호층(263) 위로 투명 도전성 물질로써 상기 데이터 배선(235)과 중첩하여 상기 데이터 콘택홀(268)을 통해 상기 데이터 배선

(235)과 접촉하는 보조 데이터 배선(275)이 형성되어 있으며, 또한, 각 화소영역(P)의 상기 최외각 공통배선(211) 내측으로 상기 최외각 공통전극(211)과 나란하게 상기 공통 콘택홀(267)을 통해 상기 공통배선(209)과 접촉하며, 서로 이격하는 다수의 중앙부 공통전극(273)이 형성되어 있으며, 상기 드레인 콘택홀(265)을 통해 상기 제 2 스토리지 전극(243)과 접촉하여 상기 드레인 전극(241)과 전기적으로 연결되며, 상기 다수의 중앙부 공통 전극(273)과 교대하며 나란하게 다수의 화소전극(270)이 형성되어 있다.

[0098] 이때, 제 1 실시예와 마찬가지로 이중 도메인을 구성하기 위해 상기 데이터 배선(235)과 상기 데이터 배선(235)과 나란하게 형성된 다수의 공통전극(211, 273)과 화소전극(170)은 그 중앙부가 꺾여 상기 화소영역(P) 내에서 상하로 선대칭을 이루도록 형성되고 있는 것이 특징이다.

[0099]

[0100] <제조 방법>

[0101]

도 8과 도 9의 단면도를 참고하여 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치의 제조 방법에 대해 간단히 설명한다. 이때, 제 1 실시예의 제조방법도 제 2 실시예와 거의 유사하게 진행되므로 차별점이 있는 부분에 대해서는 부가하여 설명할 것이다.

[0102]

우선, 투명한 절연기판(201) 상에 저저항 특성을 갖는 제 1 금속물질 예를들면 알루미늄(A1), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 크롬(Cr), 몰리브덴(Mo)을 증착하고 이를 패터닝함으로써 일방향으로 연장하는 게이트 배선(203)과, 상기 게이트 배선(203)과 나란하게 이격하여 동일 방향으로 연장하는 공통배선(209)을 형성한다. 이때, 상기 게이트 배선(203)의 일부는 게이트 전극(206)을 형성하게 된다.

[0103]

또한, 제 2 실시예의 경우, 상기 공통배선(209)에서 분기하여 화소영역(P)의 최외각부에 최외각 공통전극(211)을 형성한다. 제 1 실시예의 경우, 최외각 공통전극은 현 단계에서는 형성되지 않는다.

[0104]

다음, 상기 게이트 배선(203)과 공통배선(209) 및 최외각 공통배선(211) 위로 무기절연물질 예를들면 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)을 증착하거나 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl) 함으로써 게이트 절연막(217)을 형성한다.

[0105]

다음, 상기 게이트 절연막(217) 위로 비정질 실리콘과 불순물 비정질 실리콘 및 제 2 금속물질을 연속하여 증착하고, 이를 회절노광법 또는 하프톤 노광법 등을 이용한 마스크 공정을 진행함으로써 상기 게이트 전극(206)에 대응하는 상기 게이트 절연막(217) 위로 연결된 상태의 비정질 실리콘의 액티브층(220a)과 그 위로 서로 이격하는 불순물 비정질 실리콘의 오믹코택층(220b)과 상기 오믹코택층(220b) 위로 서로 이격하는 소스 및 드레인 전극(238, 241)을 형성함으로써 스위칭 소자인 박막트랜지스터(Tr)를 완성한다.

[0106]

또한, 동시에 상기 게이트 절연막(217) 위로 상기 게이트 배선(203)과 교차하여 화소영역(P)을 정의하며 상기 소스 전극(238)과 연결되는 데이터 배선(235)을 형성한다. 이때 상기 데이터 배선(235)은 이웃한 화소 영역(P)의 최외각 공통배선(211) 사이에 상기 최외각 공통배선(211)과 소정간격(d2) 이격하여 형성된다.

[0107]

이 경우, 상기 제 2 금속물질층과 하부의 불순물 및 순수 비정질 실리콘층을 동시에 패터닝하게 됨으로써 상기 데이터 배선(235) 하부에도 반도체 패턴(221)이 형성되고 있으나, 상기 게이트 절연막 위로 순수 및 불순물의 비정질 실리콘을 우선 증착하고 패터닝하여 스위칭 영역(TrA)에 아일랜드 형태로 상기 반도체층(220)을 먼저 형성하고, 그 상부로 상기 소스 및 드레인 전극(238, 241)을 형성하게 되면 상기 소스 및 드레인 전극(238, 241) 하부에만 반도체층(220)이 형성되고 상기 데이터 배선(235) 하부에는 반도체패턴(221)이 형성되지 않도록 할 수도 있다.

[0108]

다음, 상기 데이터 배선(235)과 소스 및 드레인 전극(238, 241) 위로 무기절연물질 예를들면 산화실리콘(SiO₂) 또는 질화실리콘(SiNx)을 증착하거나 또는 유기절연물질 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포함으로써 보호층(263)을 형성하고, 이를 패터닝함으로써 상기 드레인 전극(241) 더욱 정확히는 상기 드레인 전극(241)이 연장되어 이루어진 제 2 스토리지 전극(243) 일부를 노출시키는 드레인 콘택홀(265)과, 상기 공통배선(209)을 노출시키는 공통 콘택홀(267) 및 상기 데이터 배선(235) 일부를 노출시키는 데이터 콘택홀(268)을 형성한다.

[0109]

다음, 상기 드레인 콘택홀(265)과 공통 콘택홀(267) 및 데이터 콘택홀(268)이 형성된 보호층(263) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO), 인듐-징크-옥사이드(IZO)를 증착하고 패터닝함으로써 상기 데이터 콘택홀(268)을 통해 상기 데이터 배선(235)과 중첩하며, 그 폭(w3)은 상기 데이터 배선(235)의 폭(w4)과

같거나 또는 작은($w3 \leq w4$) 보조 데이터 배선(275)을 형성하고 동시에 각 화소영역(P) 내에 상기 드레인 콘택홀(265)을 통해 상기 드레인 전극(241)과 전기적으로 연결되며 상기 데이터 배선(235)과 나란하게 서로 이격하는 다수의 화소전극(270)을 형성한다.

[0110] 또한 동시에 상기 화소영역(P) 내에 상기 공통 콘택홀(267)을 통해 상기 공통배선(209)과 접촉하며, 상기 다수의 화소전극(270)과 이격하며 교대하는 중앙부 공통전극(273)을 형성함으로써 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 어레이 기판(201)을 완성한다.

[0111] 제 1 실시예에의 경우, 도 5와 도 6을 참조하면 상기 중앙부 공통전극(173)과 이격하여 화소영역(P)의 최외각부에 상기 보조 데이터 배선(175)과 이격하여 최외각 공통전극(172)을 형성함으로써 완성할 수 있다. 이 경우, 상기 동일층에 투명 도전성 물질로 이루어지게 되는 보조 데이터 배선(175)과 최외각 공통전극(272)의 이격간격(d1)은 제 2 실시예의 서로 다른층에 형성되는 데이터 배선(235)과 최외각 공통전극(211)의 이격간격(d2)보다는 쇼트(short) 방지를 위해 더 크게 형성되어야 한다.

[0112]

발명의 효과

[0113] 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판은 데이터 배선에 대응하여 이와 데이터 콘택홀을 통해 접촉함으로써 전기적으로 연결되며 보조 데이터 배선이 형성됨으로써 제조 공정 단계에서 상기 데이터 배선의 끊김 불량이 발생한다 하더라도 상기 보조 데이터 배선에 의해 전기적으로 연결되는 셀프 리페어 구조를 갖는 바, 상기 데이터 배선 오픈 불량을 방지하는 효과가 있다.

[0114] 또한, 화소영역(P) 내의 서로 교대하며 배치되는 다수의 중앙부 공통전극과 화소전극이 동일한 층에 형성되어 완벽한 횡전계를 구현시키게 되는 바, 액정의 제어력이 상승하여 표시품질을 향상시키는 효과가 있으며, 나아가 최외각 공통배선과 이와 이웃한 화소전극을 제외하고는 상기 중앙부 공통전극과 이와 이웃한 화소전극은 동일한 층 상부에 평행하게 형성되고 있는 바, 동일 구동 전압이 인가된다고 가정할 때 횡전계의 세기가 증가됨으로써 결론적으로 동일 세기의 횡전계를 발생시키기 위한 구동전압을 낮추는 효과가 있다.

[0115] 더욱이 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 어레이 기판은 보조 데이터 배선과 최외각 공통전극이 서로 다른 물질로 서로 다른 층에 형성됨으로써 이들 둘 사이에 이격 영역을 최소화함으로써 개구율을 향상시키는 효과가 있으며, 나아가 상기 보조 데이터 배선과 최외각 공통전극간의 쇼트를 방지하는 효과가 있다.

[0116] 또한, 데이터 배선과 이와 나란하게 형성되는 공통전극과 화소전극이 화소영역 내에서 상하로 꺾여 선대칭 구조를 이루도록 형성되어 이중 도메인을 형성함으로써 시야각 변화에 따른 색차를 억제하는 효과가 있다.

도면의 간단한 설명

[0001]

도 1은 일반적인 횡전계형 액정표시장치의 일부를 개략적으로 도시한 단면도.

[0002]

도 2a, 2b는 일반적인 횡전계형 액정표시장치의 온(on), 오프(off) 상태의 동작을 각각 도시한 단면도.

[0003]

도 3은 종래의 일반적인 횡전계형 액정표시장치용 기판에 있어, 스위칭 소자를 포함하는 하나의 화소영역을 도시한 평면도.

[0004]

도 4는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 기판의 스위칭 소자를 포함하는 하나의 화소영역을 도시한 평면도.

[0005]

도 5는 도 4를 절단선 V-V를 따라 절단한 부분에 대한 단면도.

[0006]

도 6은 도 4를 절단선 VI-VI를 따라 절단한 부분에 대한 단면도.

[0007]

도 7은 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 기판의 스위칭 소자를 포함하는 하나의 화소영역을 도시한 평면도.

[0008]

도 8은 도 7을 절단선 VIII-VIII를 따라 절단한 부분에 대한 단면도.

[0009]

도 9는 도 7을 절단선 IX-IX를 따라 절단한 부분에 대한 단면도.


[0010]

<도면의 주요부분에 대한 간단한 설명>


[0011]	201 : 기판	203 : 게이트 배선
[0012]	206 : 게이트 전극	209 : 공통배선
[0013]	211 : 쇠외각 공통전극	214 : 제 1 스토리지 전극
[0014]	220 : 반도체층	235 : 데이터 배선
[0015]	238 : 소스 전극	241 : 드레인 전극
[0016]	243 : 제 2 스토리지 전극	265 : 드레인 콘택홀
[0017]	267 : 공통 콘택홀	268 : 데이터 콘택홀
[0018]	270 : 화소전극	273 : 중앙부 공통전극
[0019]	175 : 보조 데이터 배선	
[0020]	d2 : 쇠외각 공통전극과 데이터 배선간의 이격간격	
[0021]	P : 화소영역	StgC : 스토리지 커퍼시터
[0022]	Tr : 박막트랜지스터	w3 : 보조 데이터 배선의 폭
[0023]	w4 : 데이터 배선의 폭	

도면


도면1




도면2a




도면2b




도면3




도면4




도면5




도면6




도면7



도면8



도면9



专利名称(译)	标题 : 用于液体电子液晶显示装置的阵列基板及其制造方法		
公开(公告)号	KR101246719B1	公开(公告)日	2013-03-25
申请号	KR1020060055781	申请日	2006-06-21
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	SEO BUM SIK 서범식 KIM JI WON 김지원		
发明人	서범식 김지원		
IPC分类号	G02F1/1343		
CPC分类号	G02F1/134363 G02F2001/136272 G02F2001/136263 G02F1/136259		
其他公开文献	KR1020070121122A		
外部链接	Espacenet		

摘要(译)

讨论了一种用于面内开关模式液晶显示器件的阵列基板及其制造方法。根据一个实施例，阵列基板包括栅极线和与基板上的栅极线交叉的数据线，以限定像素区域；薄膜晶体管连接到栅极线和数据线；多个像素电极设置在像素区域中并连接到薄膜晶体管；基本平行于栅极线延伸的公共线；多个公共电极与像素区域中的多个像素电极交替排列，其中多个公共电极包括至少一个与数据线相邻并连接到公共线的第一公共电极，以及至少一个第二公共电极电极基本上平行于日期线延伸，而不是直接连接到公共线。

