(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2009-0052591
(43) 공개일자 2009년05월26일

(51) Int. Cl.
G02F 1/1339 (2006.01) *G02F 1/136* (2006.01)
G02F 1/1335 (2006.01)
(21) 출원번호 10-2007-0119183
(22) 출원일자 2007년11월21일
심사청구일자 없음

(71) 출원인
엘지디스플레이 주식회사
서울 영등포구 여의도동 20번지
(72) 발명자
김영조
경북 구미시 구평동 구평부영아파트 104동 401호
류상철
경북 구미시 형곡1동 119-8번지 반석드림빌 401호
윤상순
경북 구미시 인의동 대동 다숲 아파트 101동 208호
(74) 대리인
특허법인네이트

전체 청구항 수 : 총 17 항

(54) 액정표시장치용 어레이 기판 및 그 제조 방법

(57) 요 약

본 발명은, 기판 상에 서로 교차하여 화소영역을 정의하며 게이트 절연막을 개재하여 그 하부 및 그 상부로 각각 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 나란하게 이격하며 동일한 층에 형성된 공통배선과; 상기 게이트 배선 및 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 박막트랜지스터 위로 각 화소영역에 형성되며, 상기 공통배선에 대해서는 제거되어 투과홀을 형성하는 것을 특징으로 하는 컬러필터층과; 상기 컬러필터층 위로 상기 화소영역 내에, 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 상기 데이터 배선과 나란하게 서로 이격하며 형성된 다수의 화소전극과; 상기 컬러필터층 위로 상기 다수의 화소전극과 서로 교대로 이격하며 형성되며 상기 공통배선과 전기적으로 연결된 다수의 중앙부 공통전극과; 상기 컬러필터층 상에 상기 기판으로부터 제 1 높이를 가지며 형성된 제 1 패턴드 스페이서와; 상기 컬러필터층이 제거된 투과홀 내부에 상기 기판으로부터 상기 제 1 높이보다 작은 제 2 높이를 가지며 형성된 제 2 패턴드 스페이서를 포함하는 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공한다.

대 표 도 - 도4



특허청구의 범위

청구항 1

기판 상에 서로 교차하여 화소영역을 정의하며 게이트 절연막을 개재하여 그 하부 및 그 상부로 각각 형성된 게이트 배선 및 데이터 배선과;

상기 게이트 배선과 나란하게 이격하며 동일한 층에 형성된 공통배선과;

상기 게이트 배선 및 데이터 배선과 연결되며 형성된 박막트랜지스터와;

상기 박막트랜지스터 위로 각 화소영역에 형성되며, 상기 공통배선에 대해서는 제거되어 투과홀을 형성하는 것을 특징으로 하는 컬러필터층과;

상기 컬러필터층 위로 상기 화소영역 내에, 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 상기 데이터 배선과 나란하게 서로 이격하며 형성된 다수의 화소전극과;

상기 컬러필터층 위로 상기 다수의 화소전극과 서로 교대로 이격하며 형성되며 상기 공통배선과 전기적으로 연결된 다수의 중앙부 공통전극과;

상기 컬러필터층 상에 상기 기판으로부터 제 1 높이를 가지며 형성된 제 1 패턴드 스페이서와;

상기 컬러필터층이 제거된 투과홀 내부에 상기 기판으로부터 상기 제 1 높이보다 작은 제 2 높이를 가지며 형성된 제 2 패턴드 스페이서

를 포함하는 액정표시장치용 어레이 기판.

청구항 2

제 1 항에 있어서,

상기 박막트랜지스터는 순차적으로 적층된 게이트 전극과, 상기 게이트 절연막과, 반도체층과, 서로 이격하는 소스 및 드레인 전극으로 구성되며, 상기 드레인 전극은 상기 게이트 절연막을 사이에 두고 상기 공통배선과 중첩하도록 형성된 것이 특징인 액정표시장치용 어레이 기판.

청구항 3

제 1 항에 있어서,

상기 박막트랜지스터를 덮으며 상기 컬러필터층 하부로 기판 전면에 형성된 제 1 보호층과;

상기 컬러필터층을 덮으며 기판 전면에 형성된 제 2 보호층

을 포함하는 액정표시장치용 어레이 기판.

청구항 4

제 3 항에 있어서,

상기 투과홀 내측에, 상기 제 2 및 제 1 보호층이 제거되어 상기 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 제 2, 1 보호층 및 상기 게이트 절연막이 제거되어 상기 공통배선을 노출시키는 공통콘택홀이 구비된 것이 특징인 액정표시장치용 어레이 기판.

청구항 5

제 4 항에 있어서,

상기 화소영역 내에는,

상기 그 최외각에 상기 중앙부 공통전극과 동일한 층에 동일한 물질로 나란하게 형성되며, 상기 공통콘택홀을 통해 상기 공통배선과 접촉하는 보조공통전극과;

상기 보조공통전극과 상기 다수의 중앙부 공통전극의 일끝단을 연결시키는 보조공통패턴

이 형성된 액정표시장치용 어레이 기판.

청구항 6

제 5 항에 있어서,

상기 다수의 화소전극은 그 일끝단이 모두 연결되며 상기 드레인 콘택홀과 접촉하는 것이 특징인 액정표시장치용 어레이 기판.

청구항 7

제 5 항에 있어서,

상기 화소영역의 최외각에는 상기 공통배선에서 분기하여 상기 보조공통전극과 중첩하는 최외각 공통전극이 형성된 액정표시장치용 어레이 기판.

청구항 8

제 3 항에 있어서,

상기 제 1 및 제 2 보호층은 모두 무기절연물질로 이루어진 것이 특징인 액정표시장치용 어레이 기판.

청구항 9

제 1 항에 있어서,

상기 게이트 배선과 데이터 배선 및 박막트랜지스터에 대응하여 블랙매트릭스가 형성된 액정표시장치용 어레이 기판.

청구항 10

제 1 항에 있어서,

상기 데이터 배선과, 다수의 중앙부 공통전극과, 다수의 화소전극은 상기 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 갖는 것이 특징인 액정표시장치용 어레이 기판.

청구항 11

기판 상에 일 방향으로 연장하는 게이트 배선과 이와 이격하여 나란하게 공통배선을 형성하는 단계와;

상기 게이트 배선과 공통배선 위로 상기 기판 전면에 게이트 절연막을 형성하는 단계와;

상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와;

상기 게이트 배선과 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와;

상기 박막트랜지스터 상부로 각 화소영역에 상기 공통배선이 형성된 부분에 대해서는 제거되어 투과홀을 갖는 것을 특징으로 하는 컬러필터층을 형성하는 단계와;

상기 컬러필터층 위로 상기 화소영역에 상기 데이터 배선과 나란하며 서로 교대하는 다수의 공통전극 및 화소전극을 형성하는 단계와;

상기 컬러필터층 상부 및 상기 투과홀 각각에 대응하여 동일한 물질로 1회의 패터닝을 통해 그 높이를 달리하는 제 1 및 제 2 패턴드 스페이서를 형성하는 단계

를 포함하는 액정표시장치용 어레이 기판의 제조 방법.

청구항 12

제 11 항에 있어서,

상기 박막트랜지스터의 드레인 전극은 상기 공통배선과 중첩하도록 형성함으로써 상기 중첩된 공통배선과 드레인 전극과 그 사이에 개재된 상기 게이트 절연막이 스토리지 커패시터를 이루도록 하는 액정표시장치용 어레이 기판의 제조 방법.

청구항 13

제 12 항에 있어서,

상기 컬러필터층을 형성하기 전에 상기 박막트랜지스터 상부로 기판 전면에 무기절연물질로 제 1 보호층을 형성하는 단계와;

상기 컬러필터층 위로 기판 전면에 제 2 보호층을 형성하는 단계

를 포함하는 액정표시장치용 어레이 기판의 제조 방법.

청구항 14

제 13 항에 있어서,

상기 컬러필터층 형성 후, 패터닝을 실시하여 상기 투과홀 내부의 상기 제 2, 1 보호층 및 상기 게이트 절연막을 제거함으로써 각각 상기 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 공통배선을 노출시키는 공통 콘택홀을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.

청구항 15

제 14 항에 있어서,

상기 다수의 공통전극과 화소전극을 형성하는 단계는,

상기 공통콘택홀을 통해 상기 공통배선과 접촉하며 상기 화소영역의 최외각에 보조공통전극과, 상기 보조공통전극 및 상기 다수의 공통전극의 끝단을 연결시키는 보조공통패턴을 형성하는 단계와;

그 일끝단이 연결되며 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하도록 상기 다수의 화소전극을 형성하는 단계

를 포함하는 액정표시장치용 어레이 기판의 제조 방법.

청구항 16

제 15 항에 있어서,

상기 게이트 및 공통배선을 형성하는 단계는,

상기 게이트 및 공통배선이 형성된 동일한 층에 동일한 물질로 상기 보조공통전극과 중첩하며 상기 공통배선으로부터 분기하는 최외각 공통전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.

청구항 17

제 11 항에 있어서,

상기 데이터 배선과, 다수의 공통전극과, 다수의 화소전극은 상기 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 갖도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.

명 세 서

발명의 상세한 설명

기 술 분 야

<1> 본 발명은 액정표시장치에 관한 것이며, 특히 이중 높이를 갖는 패턴드 스페이서(patterned spacer)를 구비한 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것이다.

배 경 기 술

<2> 최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.

<3> 이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의 온(on)/오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.

<4> 일반적으로, 액정표시장치는 박막트랜지스터 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해, 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성된다.

<5> 좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.

<6> 또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적(R), 녹(G), 청(B)색의 컬러필터 패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.

<7> 전술한 구성을 갖는 액정표시장치는 상하의 전극에 의해 발생된 수직 전계에 의해 액정이 구동함으로써 시야각 특성이 우수하지 못한 단점을 가지고 있다. 따라서, 상기의 단점을 극복하기 위해 상기 컬러필터 기판에 형성되던 공통전극을 상기 어레이 기판에 형성한 것을 특징으로 하는 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.

<8> 한편, 횡전계 구동을 하는 액정표시장치의 구성에 있어서, 어레이 기판과 컬러필터 간의 일정한 셀갭을 유지하기 위하여 상기 두 기판의 테두리에는 씰패턴이 형성되어 있으며, 이들 두 기판의 내부에는 일정한 직경을 갖는 볼 스페이서(ball spacer)가 구비되어 있다. 상기 볼 스페이서(ball spacer)는 일정한 크기를 갖는 구형의 물질을 산포 공정을 통해 상기 어레이 기판 또는 컬러필터 기판 전면에 형성시키는 것이 일반적이나, 산포공정 진행 시 기판 전면에 고르게 산포되지 않아 발생하는 스페이서 뭉침에 의한 불량 및 화소영역 내에 도포되어 빛샘 불량 등을 발생시키는 등의 문제가 발생하고 있다.

<9> 따라서, 최근에는 이러한 볼 스페이서(ball spacer)에 의한 불량 문제를 해결하기 위해 어레이 기판 또는 컬러필터 기판 상에 패터닝되어 일정한 형태의 고른 분포를 가지며 형성할 수 있는 패턴드 스페이서(patterned spacer)가 제안되었다.

<10> 그러나, 패턴드 스페이서를 구비한 횡전계형 액정표시장치는 소정의 압력으로 상기 액정표시장치의 표면을 눌렀을 시, 상기 눌린 부분에서 원래의 셀갭으로 복원하려는 힘이 적어 눌림 불량 또는 터치 불량을 발생시키는 문제가 있다. 이는 패턴드 스페이서의 탄력이 실리카 재질의 볼 스페이서보다 상대적으로 낮기 때문이며, 상기 패턴드 스페이서가 기판과의 마찰력에 의해 쉽게 복원되지 못하기 때문이다.

<11> 한편, 횡전계형 액정표시장치에 있어서, 어레이 기판에 대응하여 상부의 컬러필터 기판에는 블랙매트릭스가 형성되고 있는데, 상기 블랙매트릭스는 상기 어레이 기판의 데이터 배선과 게이트 배선 및 스위칭 소자인 박막트랜지스터에 대응하여 형성되고 있다. 이 경우, 상기 블랙매트릭스는 상기 어레이 기판과 컬러필터 기판을 합착 시 합착 오차를 감안하여 실제 필요한 폭에서 상기 오차범위를 더한 크기의 폭을 갖도록 형성되고 있는 실정이다.

<12> 따라서, 이러한 구성을 갖는 횡전계형 액정표시장치는 블랙매트릭스의 합착 오차를 감안해야 하며, 실제 설계치보다 더욱 큰 폭을 갖도록 형성해야 하는 바 더욱 개구율을 감소시키는 문제가 발생하고 있다.

<13>

발명의 내용

해결 하고자하는 과제

<14> 상기 문제점을 해결하기 위해서, 본 발명에서는 서로 다른 제 1, 2 높이를 갖는 패턴드 스페이서를 구비함으로써 제 1 높이의 패턴드 스페이서는 어레이 기판과 컬러필터 기판과 모두 접촉함으로써 셀갭을 유지하는 셀갭 유지용 패턴드 스페이서로서의 역할을 하도록, 그리고 상기 제 1 높이보다 낮은 제 2 높이의 패턴드 스페이서는 하나의 기판에만 접촉하도록 형성하여 눌림 또는 터치 발생 시 상기 셀갭 유지용 패턴드 스페이서의 뭉게짐을 방지하고 복원을 재빠르게 행하도록 하는 눌림 방지용 패턴드 스페이서로서 역할을 하도록 하여 눌림 및 터치 불량을 방지하는 액정표시장치를 제공하는데 그 목적이 있다.

<15> 또한, 상기 높이를 달리하는 제 1 및 제 2 패턴드 스페이서를 구비한 횡전계형 액정표시장치용 기판의 제조에 있어, 별도의 추가 공정이나 또는 매우 고가인 슬릿 또는 하프톤 타입의 노광 마스크를 이용하지 않고 상기 제 1, 2 높이를 갖는 패턴드 스페이서를 제조하는 방법을 제공하는 것을 또 다른 목적으로 한다.

<16> 또한, 본 발명은 개구율을 향상시킬 수 있는 횡전계형 액정표시장를 제공하는 것을 그 또 다른 목적으로 한다.

<17>

과제 해결수단

<18> 상기 목적을 달성하기 위하여 본 발명에 따른 액정표시장치용 어레이 기판은, 기판 상에 서로 교차하여 화소영역을 정의하며 게이트 절연막을 개재하여 그 하부 및 그 상부로 각각 형성된 게이트 배선 및 데이터 배선과; 상기 게이트 배선과 나란하게 이격하며 동일한 층에 형성된 공통배선과; 상기 게이트 배선 및 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 박막트랜지스터 위로 각 화소영역에 형성되며, 상기 공통배선에 대해서는 제거되어 투과홀을 형성하는 것을 특징으로 하는 컬러필터층과; 상기 컬러필터층 위로 상기 화소영역 내에, 상기 박막트랜지스터의 드레인 전극과 전기적으로 연결되며 상기 데이터 배선과 나란하게 서로 이격하며 형성된 다수의 화소전극과; 상기 컬러필터층 위로 상기 다수의 화소전극과 서로 교대로 이격하며 형성되며 상기 공통배선과 전기적으로 연결된 다수의 중앙부 공통전극과; 상기 컬러필터층 상에 상기 기판으로부터 제 1 높이를 가지며 형성된 제 1 패턴드 스페이서와; 상기 컬러필터층이 제거된 투과홀 내부에 상기 기판으로부터 상기 제 1 높이보다 작은 제 2 높이를 가지며 형성된 제 2 패턴드 스페이서를 포함한다.

<19> 상기 박막트랜지스터는 순차적으로 적층된 게이트 전극과, 상기 게이트 절연막과, 반도체층과, 서로 이격하는 소스 및 드레인 전극으로 구성되며, 상기 드레인 전극은 상기 게이트 절연막을 사이에 두고 상기 공통배선과 중첩하도록 형성된 것이 특징이다.

<20> 상기 박막트랜지스터를 덮으며 상기 컬러필터층 하부로 기판 전면에 형성된 제 1 보호층과; 상기 컬러필터층을 덮으며 기판 전면에 형성된 제 2 보호층을 포함하며, 상기 투과홀 내측에, 상기 제 2 및 제 1 보호층이 제거되어 상기 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 제 2, 1 보호층 및 상기 게이트 절연막이 제거되어 상기 공통배선을 노출시키는 공통콘택홀이 구비된 것이 특징이며, 상기 화소영역 내에는, 상기 그 최외각에 상기 중앙부 공통전극과 동일한 층에 동일한 물질로 나란하게 형성되며, 상기 공통콘택홀을 통해 상기 공통배선과 접촉하는 보조공통전극과; 상기 보조공통전극과 상기 다수의 중앙부 공통전극의 일끝단을 연결시키는 보조공통패턴이 형성된다. 이때, 상기 다수의 화소전극은 그 일끝단이 모두 연결되며 상기 드레인 콘택홀과 접촉하는 것이 특징이며, 상기 화소영역의 최외각에는 상기 공통배선에서 분기하여 상기 보조공통전극과 중첩하는 최외각 공통전극이 형성되는 것이 특징이다.

<21> 상기 제 1 및 제 2 보호층은 모두 무기절연물질로 이루어지며, 상기 게이트 배선과 데이터 배선 및 박막트랜지스터에 대응하여 블랙매트릭스가 형성된다.

<22> 상기 데이터 배선과, 다수의 중앙부 공통전극과, 다수의 화소전극은 상기 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 갖는 것이 특징이다.

<23> 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 일 방향으로 연장하는 게이트 배선과 이와 이격하여 나란하게 공통배선을 형성하는 단계와; 상기 게이트 배선과 공통배선 위로 상기 기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 상부로 각 화소영역에 상기 공통배선이 형성된 부분에 대해서는 제거되어 투과홀을 갖는 것을 특징으로 하는 컬러필터층을 형성하는 단계와; 상기 컬러필터층 위로 상기 화소영역에 상기 데이터 배선과

나란하며 서로 교대하는 다수의 공통전극 및 화소전극을 형성하는 단계와; 상기 컬러필터층 상부 및 상기 투과홀 각각에 대응하여 동일한 물질로 1회의 패터닝을 통해 그 높이를 달리하는 제 1 및 제 2 패턴드 스페이서를 형성하는 단계를 포함한다.

<24> 상기 박막트랜지스터의 드레인 전극은 상기 공통배선과 중첩하도록 형성함으로써 상기 중첩된 공통배선과 드레인 전극과 그 사이에 개재된 상기 게이트 절연막이 스토리지 커패시터를 이루도록 하는 것이 바람직하다.

<25> 상기 컬러필터층을 형성하기 전에 상기 박막트랜지스터 상부로 기판 전면에 무기절연물질로 제 1 보호층을 형성하는 단계와; 상기 컬러필터층 위로 기판 전면에 제 2 보호층을 형성하는 단계를 포함하며, 상기 컬러필터층 형성 후, 패터닝을 실시하여 상기 투과홀 내부의 상기 제 2, 1 보호층 및 상기 게이트 절연막을 제거함으로써 각각 상기 드레인 전극을 노출시키는 드레인 콘택홀과, 상기 공통배선을 노출시키는 공통 콘택홀을 형성하는 단계를 포함한다. 이때, 상기 다수의 공통전극과 화소전극을 형성하는 단계는, 상기 공통콘택홀을 통해 상기 공통배선과 접촉하며 상기 화소영역의 최외각에 보조공통전극과, 상기 보조공통전극 및 상기 다수의 공통전극의 끝단을 연결시키는 보조공통패턴을 형성하는 단계와; 그 일끝단이 연결되며 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하도록 상기 다수의 화소전극을 형성하는 단계를 포함하며, 상기 게이트 및 공통배선을 형성하는 단계는, 상기 게이트 및 공통배선이 형성된 동일한 층에 동일한 물질로 상기 보조공통전극과 중첩하며 상기 공통배선으로부터 분기하는 최외각 공통전극을 형성하는 단계를 포함한다.

<26> 이때, 상기 데이터 배선과, 다수의 공통전극과, 다수의 화소전극은 상기 화소영역의 중앙부를 기준으로 대칭적으로 꺾인 구조를 갖도록 형성할 수도 있다.

효 과

<27> 본 발명의 실시예에 따른 액정표시장치는 어레이 기판 상에 그 높이를 달리하는 제 1, 2 패턴드 스페이서를 구비함으로써 터치 불량 및 눌림 불량을 개선시키는 효과가 있다.

<28> 또한, 어레이 기판 상에 컬러필터층과 블랙매트릭스를 모두 구성함으로써 합착 마진에 따른 상기 블랙매트릭의 폭 증가 요소를 제거함으로써 개구율을 향상시키는 효과가 있다.

<29> 또한, 어레이 기판의 제조에 있어 값비싼 반투과영역을 갖는 노광 마스크를 이용하지 않고 빛의 투과영역과 차단영역 만을 갖는 일반적인 노광마스크를 이용하여 1회의 마스크 공정을 진행하여 높이를 달리하는 다수의 제 1, 2 패턴드 스페이서를 형성하는 방법을 제공함으로써 제조 비용의 절감의 효과가 있다.

<30> 또한, 공통전극과 화소전극을 모두 하나의 기판에 형성하여 횡전계 구동을 하도록 구성함으로써 시야각을 향상시키는 효과가 있다.

발명의 실시를 위한 구체적인 내용

<31> 이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.

<32> 이때, 본 발명에 따른 횡전계형 액정표시장치에 있어서, 특징적인 부분은 박막트랜지스터와 컬러필터층이 모두 구비된 어레이 기판에 있는 바, 어레이 기판을 위주로 설명한다.

<33> 도 2는 본 발명의 실시예에 따른 패턴드 스페이서가 구비된 횡전계형 액정표시장치의 어레이 기판에 대한 하나의 화소영역에 대한 평면도이며, 도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도이며, 도 4는 도 2를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도이다.

<34> 우선, 도 2를 참조하여 평면구조에 대해 설명하면, 도시한 바와 같이, 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판(101)은, 투명한 절연기판(101) 상에 서로 교차하여 화소영역(P)을 정의하며 데이터 배선(135)과 게이트 배선(103)이 형성되어 있으며, 상기 게이트 배선(103)과 이격하며 나란하게 공통배선(109)이 형성되어 있다.

<35> 또한, 상기 게이트 배선(103)과 데이터 배선(135)의 교차지점에는 이들 두 배선(103, 135)과 연결되며, 게이트 전극(106)과 게이트 절연막(미도시)과 반도체층(미도시)과 소스 및 드레인 전극(138, 141)으로 구성되는 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있다. 이때, 도면에서는 상기 박막트랜지스터(Tr)는 게이트 배선(103)이 그 자체로서 게이트 전극(106)을 이룸으로써 상기 게이트 배선(103) 상에 구성되고 있음을 보이고 있으나, 화소영역(P) 내에 형성될 수도 있다. 또한, 상기 박막트랜지스터(Tr)의 드레인 전극(141)은 상기 화소영역(P) 내의 공통배선(109)이 형성된 부분까지 연장함으로써 상기 공통배선(109)과 중첩하도록 형성되고 있으며,

이때 상기 서로 중첩하는 공통배선(109)과 드레인 전극(141)은 각각 제 1 및 제 2 스토리지 전극(114, 143)을 이룸으로써 이들 두 전극(114, 143) 사이에 개재된 게이트 절연막(미도시)을 유전체층으로 하여 스토리지 커패시터(StgC)를 이루고 있다.

<36> 한편, 상기 화소영역(P) 내부에는 상기 공통배선(109)과 연결되며 상기 데이터 배선(135)과 나란하게 다수의 공통전극(111, 173)이 형성되어 있다. 이때, 상기 다수의 공통전극(111, 173) 중 상기 화소영역(P)의 최외각에 위치한 최외각 공통전극(111)은 상기 데이터 배선(135)에서 소정간격 이격하며, 상기 공통배선(109)에서 분기하여 이와 동일한 층에 형성되고 있다. 또한, 상기 화소영역(P) 중앙부에는 다수의 중앙부 공통전극(173)이 서로 이격하며 형성되어 있으며, 상기 다수의 중앙부 공통전극(173)과 동일한 층에 동일 물질로써 상기 데이터 배선(135) 양측에 위치한 최외각 공통배선(111)과 중첩하며 보조공통전극(175)이 형성되어 있다. 이때, 상기 보조공통전극(175)은 상기 공통배선(109)과 공통콘택홀(167)을 통해 전기적으로 연결되고 있으며, 이렇게 공통배선(109)과 전기적으로 연결된 상기 보조공통전극(175)과 상기 다수의 중앙부 공통전극(173)은 공통연결패턴(177)에 그 일 끝단이 모두 연결되고 있다.

<37> 한편, 상기 화소영역(P) 내부에는 상기 다수의 중앙부 공통전극(173)과 서로 교대하며 나란하게 다수의 화소전극(170)이 형성되고 있으며, 이러한 화소전극(170)은 박막트랜지스터(Tr)의 드레인 전극(141)이 연장하여 형성된 상기 제 2 스토리지 전극(143)과 드레인 콘택홀(165)을 통해 접촉함으로써 전기적으로 연결되고 있다.

<38> 또한, 전술한 구성을 갖는 기판(101)의 각 화소영역(P)에는 상기 공통배선(109)이 형성된 부분 중 상기 드레인 콘택홀(165)과 공통콘택홀(167)과 이들 두 콘택홀(165, 167) 사이의 영역에 대해서는 컬러레진이 제거됨으로써 투과홀(TH)을 이루는 적, 녹, 청색 컬러필터 패턴(적, 녹, 청)을 포함하는 컬러필터층(미도시)이 형성되고 있다. 이때 상기 컬러필터층(미도시)은 각 화소영역(P)에 대응하여 순차 반복적으로 적, 녹, 청색의 컬러필터 패턴(미도시)이 대응되도록 이루어지고 있다.

<39> 이때, 그 단면 구조를 설명하는 부분에서 언급하겠지만, 상기 다수의 화소전극(170)과 중앙부 공통전극(173) 및 보조공통전극(175)은 상기 컬러필터층(미도시) 상부에 위치하고 있는 것이 특징이다.

<40> 또한, 본 발명의 가장 특징적인 구성 중 하나로서 각 화소영역(P) 내의 상기 공통배선(109)에 대응하여 서로 다른 높이를 갖는 패턴드 스페이서(181, 183)가 형성되고 있다. 이때, 기판(101)으로부터 제 1 높이를 갖는 제 1 패턴드 스페이서(181)는 상기 투과홀(TH) 외측에 형성되고 있으며, 상기 제 1 높이보다 작은 제 2 높이를 갖는 제 2 패턴드 스페이서(183)는 상기 투과홀(TH) 내측에 형성되고 있는 것이 특징이다. 이러한 구성은 제조 방법의 단순화를 구현하기 위함이며, 추후 제조 방법에 대한 설명 시 언급한다.

<41> 한편, 전술한 구성을 갖는 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판(101)에 있어서는, 상기 데이터 배선(135)과 화소전극(170) 및 공통전극(111, 173)이 모두 직선형 바(bar) 형태를 갖도록 구성한 것을 일례로 보이고 있지만, 변형예로서 각 화소영역(P)의 중앙부를 기준으로 꺾이며 대칭을 이루는 구조를 갖도록 구성됨으로써 이중 도메인 구성을 갖도록 형성될 수도 있다. 이 경우 상기 데이터 배선(135)과 상기 데이터 배선(135)과 나란하게 형성된 다수의 공통전극(111, 173)과 화소전극(170)은 그 중앙부가 꺾여 상기 화소영역(P) 내에서 상하로 선대칭을 이루도록 구성함으로써 시야각에 따른 색차 발생을 줄일 수 있다.

<42> 다음, 도 3과 도 4를 참조하여 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판의 단면 구조에 대해 설명한다. 설명의 편의상 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA), 투과홀(TH)이 형성될 영역을 투과홀 영역(THA)이라 정의한다.

<43> 도시한 바와 같이, 투명한 절연기판(101) 상에 그 자체로 일부분이 게이트 전극(106)을 형성하며 일방향으로 연장하는 게이트 배선(미도시)이 형성되어 있으며, 상기 게이트 배선(미도시)과 소정간격 이격하며 상기 게이트 배선(미도시)과 동일한 물질로 동일한 층에 나란하게 공통배선(109)이 형성되어 있으며, 상기 공통배선(109)에서 분기하여 데이터 배선(135)과 나란하게 각 화소영역(P)의 최외각에 최외각 공통전극(111)이 형성되어 있다.

<44> 상기 게이트 전극(106)을 포함하는 게이트 배선(미도시)과 공통배선(109) 및 최외각 공통전극(111) 위로 전면에 무기절연물질로 이루어진 게이트 절연막(117)이 형성되어 있다. 또한, 상기 게이트 절연막(117) 위로, 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(135)이 형성되어 있으며, 상기 스위칭 영역(TrA)에는 액티브층(120a)과 그 상부로 서로 이격하는 오믹콘택층(120b)으로 이루어진 반도체층(120)이 형성되어 있으며, 상기 반도체층(120) 위로 서로 이격하는 소스 및 드레인 전극(138, 141)이 형성되어

있다. 이때, 상기 드레인 전극(141)은 상기 화소영역(P) 내에 상기 공통배선(109)이 형성된 부분까지 연장하여 이와 중첩되며 형성되고 있으며, 이때 상기 중첩된 상기 공통배선(109)과 드레인 전극(141) 부분을 각각 제 1 스토리지 전극(114) 및 제 2 스토리지 전극(143)으로 하고, 이들 두 전극(114, 143) 사이에 개재된 상기 게이트 절연막(117)을 유전체층으로 하여 스토리지 커패시터(StgC)를 형성하고 있다. 도면에 있어서는 상기 제 1 및 제 2 스토리지 전극(114, 143) 사이에 액티브층(120a)과 오믹콘택층(120b)이 더 구성되고 있는 것을 보이고 있으며, 이들은 상기 게이트 절연막(117)과 더불어 유전체층을 이루게 되지만, 이들 제 1 및 제 2 스토리지 전극(114, 143) 사이에 형성된 상기 액티브층(120a)과 오믹콘택층(120b)은 제조 방법을 달리함으로써 형성되지 않을 수도 있다.

<45> 또한, 상기 데이터 배선(135)과 상기 게이트 절연막(117) 사이에는 상기 액티브층(120a)과 오믹콘택층(120b)을 이루는 동일한 물질로 각각 이루어진 순수 비정질 실리콘 및 불순물 비정질 실리콘의 제 1 패턴(121a) 및 제 2 패턴(121b)으로 구성된 반도체 패턴(121)이 형성되고 있음을 보이고 있지만, 이러한 반도체 패턴(121)은 형성되지 않을 수도 있다.

<46> 다음, 상기 데이터 배선(135)과 소스 및 드레인 전극(138, 141) 위로 전면에 무기절연물질로써 제 1 보호층(147)이 형성되어 있으며, 상기 제 1 보호층(147) 위로 상기 게이트 배선(미도시)과 데이터 배선(135) 및 스위칭 영역(TrA)에 대응하여 블랙레진(black resin)로 이루어진 블랙매트릭스(150)가 형성되어 있다. 이때, 상기 블랙매트릭스(150)는 종래의 횡전계형 액정표시장치에 있어 컬러필터 기판에 형성되는 블랙매트릭스의 폭 대비 더 작은 폭을 가지며 형성되고 있다. 이는 합착 마진을 고려하지 않아도 되기 때문이다. 즉, 종래에 있어서는 블랙매트릭스는 게이트 및 데이터 배선과 서로 다른 기판에 형성됨으로써 이들 배선을 가리도록 하기 위해서는 합착시 요구되는 오차를 수용할 수 있는 정도의 마진을 갖도록 상기 블랙매트릭스의 폭을 넓게 형성해야 하지만, 본 발명에 의해서는 하나의 기판에 모두 형성되는 바, 합착 오차에 따른 마진을 필요로 하지 않기 때문이다.

<47> 다음, 상기 블랙매트릭스(150) 및 제 1 보호층(147) 위로 각 화소영역(P)별로 적, 녹, 청색이 순차 반복하며, 상기 투과홀 형성영역(THA)에 대해서는 컬러레진이 제거된 투과홀(TH)을 갖는 것을 특징으로 하는 적, 녹, 청색 컬러필터 패턴(155a, 155b, 155c)을 포함하는 컬러필터층(155)이 형성되어 있다.

<48> 다음, 상기 컬러필터층(155) 위로 기판(101) 전면에는 상부에는 무기절연물질로 이루어진 제 2 보호층(163)이 형성되어 있다. 이때, 상기 제 2 보호층(163)과 그 하부의 제 1 보호층(147)에는 상기 투과홀(TH) 내측에 대해, 상기 제 2 스토리지 전극(143)을 노출시키는 드레인 콘택홀(165)이 형성되고 있으며, 상기 제 1, 2 보호층(147, 163)과 상기 게이트 절연막(117)에 대해서는 상기 공통배선(109)을 노출시키는 공통콘택홀(167)이 형성되고 있다.

<49> 다음, 상기 드레인 콘택홀 및 공통콘택홀(165, 167) 이 구비된 상기 제 2 보호층(163) 위로는 투명도전성 물질로써 상기 드레인 콘택홀(165)을 통해 상기 제 2 스토리지 전극(143)과 접촉함으로써 상기 드레인 전극(141)과 전기적으로 연결되며 상기 각 화소영역(P)에 상기 데이터 배선(135)과 나란하게 배치되며 서로 이격하는 다수의 화소전극(170)이 형성되어 있다. 또한, 상기 각 화소영역(P)에는 상기 제 2 보호층(163) 위로 상기 다수의 화소전극(170)과 나란하게 교대하며 다수의 중앙부 공통전극(173)이 형성되고 있으며, 상기 화소영역(P)의 최외각에는 상기 최외각 공통전극(111)과 중첩하며 상기 공통배선(109)과 상기 공통콘택홀(167)을 통해 접촉하며 보조공통전극(175)이 형성되어 있으며, 상기 보조공통전극(175)과 다수의 중앙부 공통전극(173)은 보조공통패턴(도 2의 177)에 의해 그 일끝단이 모두 연결되고 있다.

<50> 다음, 각 화소영역(P) 내의 공통배선(109)에 대응하여 상기 투과홀(TH) 외측으로 상기 화소전극(170) 상부에는 제 1 높이(h1)를 갖는 제 1 패턴드 스페이서(181)가 형성되고 있으며, 상기 투과홀 형성영역(THA)에는 상기 제 2 보호층(163) 위로 상기 제 1 높이(h1)보다 작은 제 2 높이(h2)를 갖는 제 2 패턴드 스페이서(183)가 형성되어 있다. 이때, 상기 제 1 패턴드 스페이서(181)는 전술한 구조의 어레이 기판(101)과 이의 대향기판(미도시)을 마주하여 액정층을 개재한 후 횡전계형 액정표시장치를 구성하였을 경우, 상기 어레이 기판(101)과 대향기판(미도시)간의 간격을 일정하게 유지시키는 역할을 하는 셀갭 유지의 역할을 하며, 상기 제 2 패턴드 스페이서(183)는 외부로부터 눌림 또는 터치가 발생 했을 경우, 상기 대향기판(미도시)과 접촉하게 됨으로써 과도한 눌림에 대해 상기 제 1 패턴드 스페이서(181)의 뭉게짐 등의 불량을 방지하고, 눌림 또는 터치에 의한 마찰력을 최소화 하게되어 복원력을 높임으로써 눌림 및 터치 불량을 완화시키는 눌림 방지의 역할을 하게 된다.

<51> 다음, 전술한 구조를 갖는 본 발명에 따른 횡전계형 액정표시장치용 어레이기판의 제조 방법에 대해 도면을 참고하여 설명한다.

<52> 도 5a 내지 도 5h는 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 6a 내지 6h는 도 2를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이다.

<53> 우선, 도 5a 및 6a에 도시한 바와 같이, 투명한 절연기판(101) 상에 제 1 금속물질을 전면에 증착하여 제 1 금속층을 형성하고, 이를 패터닝함으로써 스위칭 영역(TrA)에 대해서는 그 자체로 게이트 전극(106)을 이루며, 일방향으로 연장하는 게이트 배선(미도시)과, 상기 게이트 배선(미도시)에서 소정간격 이격하여 나란하게 연장하는 공통배선(109)을 형성하고, 동시에 각 화소영역(P)에는 상기 공통배선(109)에서 분기한 형태로 최외각 공통전극(111)을 형성한다. 이때, 상기 최외각 공통전극(111)은 각 화소영역(P) 내에서 그 중앙부가 꺾여 상하로 대칭이 되도록 형성할 수도 있다.

<54> 다음, 도 5b 및 6b에 도시한 바와 같이, 상기 게이트 전극(106)과 게이트 배선(미도시)과 공통배선(109) 및 최외각 공통전극(111) 위로 무기절연물질, 예를들면 산화실리콘(SiO_2) 또는 질화실리콘(SiNx),을 증착함으로써 전면에 게이트 절연막(117)을 형성한다.

<55> 이후, 상기 게이트 절연막(117) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘 및 제 2 금속물질을 전면에 순차적으로 증착하고 이를 마스크 공정을 실시하여 패터닝함으로써 상기 게이트 배선(미도시)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(135)을 형성하고, 동시에 상기 스위칭 영역(TrA)에는 상기 게이트 전극(106)에 대응하여 순수 비정질 실리콘의 액티브층(120a)과 상기 액티브층(120a) 위로 서로 이격하는 형태로써 불순물 비정질 실리콘의 오믹콘택층(120b)과, 상기 각각의 오믹콘택층(120b) 상부로 서로 이격하는 형태로 소스 및 드레인 전극(138, 141)을 형성한다. 이때, 상기 데이터 배선(135)은 상기 화소영역(P) 내의 중앙부에서 꺾여 상하로 선대칭 구조를 가지며, 어레이 기판(101) 전체적으로 지그재그 형태를 갖도록 형성할 수도 있다.

<56> 한편, 상기 소스 전극(138)은 상기 데이터 배선(135)에서 분기한 형태가 되도록 하여 상기 데이터 배선(135)과 전기적으로 연결되도록 하며, 상기 드레인 전극(141)은 상기 공통배선(109)과 상기 화소영역(P) 내에서 중첩하도록 형성함으로써 상기 중첩된 공통배선(109) 부분을 제 1 스토리지 전극(114), 이와 중첩하는 상기 드레인 전극(141) 부분을 제 2 스토리지 전극(143)을 이루도록 한다. 이때, 상기 제 1 및 제 스토리지 전극(114, 143)과, 이들 두 전극(114, 143) 사이에 개재된 상기 게이트 절연막(117)을 유전체층으로 하여 스토리지 커패시터(StgC)를 구성하게 된다.

<57> 한편, 도면에 있어서는 상기 데이터 배선(135) 하부에 상기 액티브층(120a)을 이루는 순수 비정질 실리콘의 제 1 패턴(121a)과, 상기 오미콘택층(120b)을 이루는 불순물 비정질 실리콘의 제 2 패턴(121b)으로 이루어진 반도체 패턴(121)이 상기 데이터 배선(135)과 동일한 형태로써 구성되고 있음을 보이고 있으며, 나아가 상기 2 스토리지 전극(143) 하부에도 상기 액티브층(120a) 및 오미콘택층(120b)이 형성된 것을 보이고 있다. 이는 제조 방법에 기안한 것으로 본 발명에서는 소스 및 드레인 전극(138, 141)을 포함하여 데이터 배선(135)을 상기 반도체층(120)과 1회의 마스크 공정을 통해 형성하기 때문이며, 상기 반도체층(120)과, 소스 및 드레인 전극(138, 141)과 데이터 배선(135)을 각각 이원화하여 2회의 마스크 공정을 진행하여 형성하는 경우, 상기 데이터 배선(135)과 제 2 스토리지 전극(143) 하부에는 각각 반도체층(120)과 반도체 패턴(121)이 형성되지 않게 된다.

<58> 다음, 도 5c 및 6c에 도시한 바와 같이, 상기 데이터 배선(135)과 소스 및 드레인 전극(138, 141) 상부로 산화실리콘(SiO_2) 또는 질화실리콘(SiNx)의 무기절연물질을 증착함으로써 제 1 보호층(147)을 형성한다. 이때, 상기 제 1 보호층(147)은 상기 소스 및 드레인 전극(138, 141) 사이로 노출된 액티브층(120a)이 유기물질인 블랙매트릭스(150) 또는 컬러필터층(도 5d와 도 6d의 155) 등과 접촉함으로써 박막트랜지스터(Tr)의 특성을 저하시킬 수 있는 바, 이를 방지하기 위함이며, 상기 제 1 보호층(147)은 생략할 수도 있다.

<59> 이후, 상기 제 1 보호층(147) 위로 블랙레진(black resin)을 전면에 도포하고 이를 패터닝함으로써 상기 게이트 배선(미도시)과 데이터 배선(135) 및 스위칭 영역(TrA)에 대응하여 블랙매트릭스(150)를 형성한다. 이 경우 합착마진을 고려하지 않아도 되므로 종래의 동일한 크기의 화소영역(P)을 갖는 횡전계형 액정표시장치에 있어 컬러필터 기판에 형성되는 블랙매트릭스 폭 대비 얇은 폭을 갖도록 형성될 수 있다.

<60> 다음, 도 5d 및 6d에 도시한 바와 같이, 상기 블랙매트릭스(150) 위로 기판(101) 전면에 적색 레지스트를 도포하고, 마스크(미도시)를 이용하여 노광하고, 상기 적색 레지스트를 현상함으로써 일정간격으로 반복되는 적색 컬러필터 패턴(155a)을 형성한다. 이때, 상기 적색 컬러필터 패턴(155a)은 각 화소영역(P)의 공통배선(109) 일부에 대응하는 투과홀 형성영역(THA)에는 상기 적색 레지스트가 제거되어 상기 제 1 보호층(147)을 노

출시키는 투과홀(TH)이 형성되도록 한다.

<61> 이후, 상기 투과홀(TH)을 갖는 적색 컬러필터 패턴(155a)을 형성한 방법대로 투과홀(TH)을 갖는 녹색 및 청색 컬러필터 패턴(155b, 155c)을 형성함으로써 적, 녹, 청색 컬러필터 패턴(155a, 155b, 155c)의 컬러필터층(155)을 형성한다. 이때, 상기 각각의 적, 녹, 청색 컬러필터 패턴(155a, 155b, 155c)은 상기 게이트 배선(미도시)과 데이터 배선(135)이 교차하여 정의되는 화소영역(P)별로 순차 반복되도록 형성한다.

<62> 다음, 도 5e 및 6e에 도시한 바와 같이, 상기 투과홀(TH)을 갖는 적, 녹, 청색 컬러패턴(155a, 155b, 155c)을 포함하는 컬러필터층(155) 위로 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO_2) 또는 질화실리콘(SiNx)을 증착하여 제 2 보호층(163)을 형성한다. 상기 제 2 보호층(163)은 유기재질인 컬러필터층(155)이 액정층(미도시)과 반응하여 액정의 구동을 방해하는 것을 방지하기 위해 형성하는 것이다.

<63> 이후, 상기 제 2 보호층(163)과 그 하부의 제 1 보호층(147)과 게이트 절연막(117)을 동시에 또는 연속하여 패터닝함으로써 상기 각 화소영역(P)내의 투과홀(TH) 내측에 상기 제 2 스토리지 전극(143)을 노출시키는 드레인 콘택홀(165)과, 상기 공통배선(109)을 노출시키는 공통콘택홀(167)을 형성한다.

<64> 다음, 도 5f 및 6f에 도시한 바와 같이, 상기 제 2 보호층(163) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고 이를 패터닝함으로써 각 화소영역(P) 내에 상기 드레인 콘택홀(165)을 통해 상기 드레인 전극(141)과 연결된 제 2 스토리지 전극(143)과 접촉하며 상기 화소영역(P) 내에서 상기 데이터 배선(135)과 나란하게 서로 이격하는 형태의 다수의 화소전극(170)을 형성하고, 동시에 상기 다수의 화소전극(170)과 나란하며 이와 교대하는 다수의 중앙부 공통전극(173)과, 상기 다수의 중앙부 공통전극(173)의 끝단을 연결시키는 보조공통패턴(177)과, 상기 보조공통패턴(177)과 연결되며 상기 최외각 공통전극(111)과 중첩하며 상기 공통콘택홀(167)을 통해 상기 공통배선(109)과 접촉하는 보조공통전극(175)을 형성한다.

<65> 다음, 도 5g 및 6g에 도시한 바와 같이, 상기 다수의 화소전극(170)과 다수의 중앙부 공통전극(173) 위로 기판(101) 전면에 무색 투명한 감광성의 유기절연물질 예를들면 포토아크릴, 포토레진을 도포하여 유기물질층(180)을 형성한다. 이때, 상기 유기물질층(180)은 그 점성 등을 조절함으로써 그 하부의 1 마이크로(㎛) 이상의 큰 단차에 대해서는 이를 반영하며 타영역에 비해 표면이 볼록하거나 또는 오목하도록 하고, 1 마이크로(㎛) 미만의 크기의 단차에 대해서는 이를 반영하지 않아 그 표면이 평탄하게 형성될 수 있는 바, 이러한 특성을 살려 1㎛ 이상의 두께를 갖는 상기 컬러필터층(155) 또는 블랙매트릭스(150)가 형성된 부분과 상기 투과홀(TH) 내부에서 그 표면이 단차를 가지며 형성되도록 한다.

<66> 이후, 전술한 투과홀(TH)에 대해 타영역 대비 낮게 형성된 표면을 갖는 상기 유기물질층(180)에 대해 일반적인 투과영역(TA)과 차단영역(BA)을 갖는 노광 마스크(191)를 이용한 1회의 마스크 공정을 실시한 후, 현상 공정을 진행함으로써 도 5h 및 도 6h에 도시한 바와같이, 각 화소영역(P)에 있어, 투과홀(TH) 외측에 대해서는 상기 컬러필터층(155) 상부 더욱 정확히는 상기 공통배선(109)에 대응되는 화소전극(170) 상부에 형성되어 기판(101)으로부터 제 1 높이(h1)를 갖는 제 1 패턴드 스페이서(181)를 형성하고, 동시에 투과홀(TH) 내측의 상기 제 2 보호층(163) 상부에는 상기 제 1 높이(h1)보다 작은 제 2 높이(h2)를 갖는 제 2 패턴드 스페이서(183)를 형성함으로써 본 발명에 따른 횡전계형 액정표시장치용 어레이 기판(101)을 완성한다.

도면의 간단한 설명

<67> 도 1은 일반적인 액정표시장치의 분해사시도.

<68> 도 2는 본 발명의 실시예에 따른 패턴드 스페이서가 구비된 횡전계형 액정표시장치의 어레이 기판에 대한 하나의 화소영역에 대한 평면도.

<69> 도 3은 도 2를 절단선 Ⅲ-Ⅲ을 따라 절단한 부분에 대한 단면도.

<70> 도 4는 도 2를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 단면도.

<71> 도 5a 내지 도 5h는 도 2를 절단선 Ⅲ-Ⅲ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.

<72> 도 6a 내지 6h는 도 2를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.

<73> < 도면의 주요 부분에 대한 부호의 설명 >

<74> 101 :(어레이)기판 106 : 게이트 전극

<75> 109 : 공통배선 114 : 제 1 스토리지 전극

<76> 117 : 게이트 절연막 120(120a, 120b) : 반도체층

<77> 120a : 액티브층 120b : 오믹콘택층

<78> 121(121a, 121b) : 반도체 패턴 121a : 제 1 패턴

<79> 121b : 제 2 패턴 135 : 데이터 배선

<80> 138 : 소스 전극 141 : 드레인 전극

<81> 143 : 제 2 스토리지 전극 147 : 제 1 보호층

<82> 150 : 블랙매트릭스 155(155a, 155b, 155c) : 컬러필터층

<83> 155a, 155b, 155c : 적, 녹, 청색 컬러필터 패턴

<84> 163 : 제 2 보호층 165 : 드레인 콘택홀

<85> 167 : 공통콘택홀 170 : 화소전극

<86> 175 : 보조공통전극 181 : 제 1 패턴드 스페이서

<87> 183 : 제 2 패턴드 스페이서 P : 화소영역

<88> StgC : 스토리지 커패시터 TH : 투과홀

<89> THA : 투과홀 형성영역

도면

도면1



도면2


101
177
적
175
111
135
173
173
170
170
170
IV
IV
TH
III
III
III
181
183
141
138
StgC
143
114
165
167
167
109
106
Tr
103

도면3


155
155c
181
155a
155b
170
183
138
150
141
147
163
h1
165
TH
135
150
163
143
167
175
적
h2
녹
106
120a
120b
120
117
114
StgC
109
121a
121b
121
101
TrA
THA
P

도면4


155
155c
155a
191
155b
BA
175
135
175
150
170
173
170
173
170
175
청
적
녹
111
121a
121b
121
111
117
147
101
P

도면5a


106
114
109
101
TrA
THA
P

도면5b



도면5c



도면5d



도면5e



도면5f



도면5g



도면5h



도면6a



도면6b



도면6c



도면6d



도면6e



도면6f



도면6g


155
155a
155c
155b
191
BA
175
135
175
150
170
173
170
173
170
175
150
청
적
녹
111
121a
121b
121
111
117
147
101
P

도면6h


155
155a
155c
155b
175
135
175
150
170
173
170
173
170
175
150
청
적
녹
111
121a
121b
121
111
117
147
101
P

专利名称(译)	用于液晶显示装置的阵列基板及其制造方法		
公开(公告)号	KR1020090052591A	公开(公告)日	2009-05-26
申请号	KR1020070119183	申请日	2007-11-21
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM YOUNG JOE 김영조 RYU SANG CHUL 류상철 YOON SANG SOON 윤상순		
发明人	김영조 류상철 윤상순		
IPC分类号	G02F1/1339 G02F1/136 G02F1/1335		
CPC分类号	G02F1/133514 G02F1/1343 G02F1/136286 G02F2001/13398 H01L29/786		
其他公开文献	KR101368234B1		
外部链接	Espacenet		

摘要(译)

本发明涉及下部和上部，其在基板上交叉并且限定了栅极绝缘层插入的像素区域。并且在每个像素区域中向上形成公共线，形成在栅极布线上，分别形成数据线：与栅极布线分离的线，栅极布线，薄膜晶体管和薄膜晶体管相似的层在连接到数据线的同时形成用于液晶显示器的阵列基板的小的第二高度包括在具有的第二图案化的间隔物的同时形成的液晶显示器及其制造方法设置在其中心部分公共电极的传输孔内部，第一图案化间隔物：其在具有所述基板的同时从所述基板上形成在所述滤色器层上第一高度和滤色器层被去除形成透射孔的滤色器层，其围绕公共线移除，并且滤色器层向上，多个与多个像素电极电连接：从基板比第一高度。彩色滤光层向上，多个与多个像素电极电连接：形成，同时它与漏电极电连接，并且它与数据线彼此分开，公共线向上形成，多个像素电极与滤色器层相互依次将像素区域内的薄膜晶体管分开。图案化的间隔物，孔径比和触摸，双倍高度，COT，在平面切换它按下。