

(19)대한민국특허청(KR)

(12) 공개특허공보(A)

(51) 。 Int. Cl.⁷
G02F 1/1339

(11) 공개번호 10-2005-0105529
(43) 공개일자 2005년11월04일

(21) 출원번호 10-2004-0030531
(22) 출원일자 2004년04월30일

(71) 출원인 엘지.필립스 엘시디 주식회사
서울 영등포구 여의도동 20번지

(72) 발명자 김중우
경상북도칠곡군석적면남울리우방신천지아파트106동807호
유원형
경상북도구미시비산동강변보성아파트101동603호

(74) 대리인 김용인
심창섭

심사청구 : 있음

(54) 액정 표시 장치

요약

본 발명은 액정 미충진 불량, 중력 불량, 터치 불량, 눌림 불량 및 내부 이물질 불량 등을 개선하기 위한 액정 표시 장치에 관한 것으로, 액티브 영역과 액정 마진 영역으로 구분되는 액정표시장치에 있어서, 상기 액티브 영역에는 복수개의 픽셀 영역을 정의하기 위하여 게이트 라인 및 데이터 라인과 박막트랜지스터를 구비한 박막트랜지스터 어레이가 형성된 제 1 기판과, 상기 액티브 영역에는 상기 박막트랜지스터의 채널 영역에 상응하는 부분에 접촉되도록 제 1 칼럼 스페이서가 형성되고 상기 액정 마진 영역에는 미충진 방지용 제 3 칼럼 스페이서가 형성된 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성된 것이다.

대표도

도 11a

색인어

칼럼 스페이서, 터치 얼룩, 중력 불량, 눌림 불량(도장 불량), 이 물질 불량, 미 충진 불량

명세서

도면의 간단한 설명

도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도

도 2는 액정 주입형 액정 표시 장치의 제조 방법의 흐름도

도 3은 액정 적하형 액정 표시 장치의 제조 방법의 흐름도

도 4는 일반적인 액정표시장치의 평면도

도 5는 종래의 액정표시장치에서 액티브 영역(도 4의 "B" 영역)을 확대한 평면도

도 6은 도 5에서 칼럼 스페이서가 형성된 부분의 단면도

도 7은 종래의 액정표시장치에서 액정 마진 영역(도 4의 "A" 영역)을 확대한 평면도

도 8a는 종래의 칼럼 스페이서가 형성된 칼라 필터 기관을 나타낸 구조 단면도

도 8b는 종래의 TFT 기관과 칼라 필터 기관의 합착시 모습을 나타낸 구조 단면도

도 9a 및 도 9b는 종래의 터치 얼룩이 일어나는 부위의 모습을 나타낸 평면도 및 단면도

도 10a는 본 발명의 제 1 실시예에 따른 TN 모드의 액정표시장치의 액티브 영역의 확대 평면도

도 10b는 본 발명의 제 2 실시예에 따른 TN 모드의 액정표시장치의 액티브 영역의 확대 평면도

도 10c는 본 발명의 제 3 실시예에 따른 TN 모드의 액정표시장치의 액티브 영역의 확대 평면도

도 10d는 본 발명의 제 4 실시예에 따른 TN 모드의 액정표시장치의 액티브 영역의 확대 평면도

도 10e는 본 발명의 제 5 실시예에 따른 TN 모드의 액정표시장치의 액티브 영역의 확대 평면도

도 11a 및 11b는 도 10a에서 제 1, 제 2 칼럼 스페이서가 형성된 부분의 단면도

도 12a 및 12b는 본 발명에 따른 액정표시장치의 액정 마진 영역의 확대 평면도

도 13a는 본 발명에 따른 제 3 칼럼 스페이서 패터닝용 마스크의 확대 평면도

도 13b는 도 13a에 의해 패터닝된 제 3 칼럼 스페이서의 확대 단면도

도 14는 본 발명의 제 1 실시예에 따른 액정 마진 영역의 구조 단면도

도 15는 본 발명의 제 2 실시예에 따른 액정 마진 영역의 구조 단면도

도 16은 본 발명의 제 3 실시예에 따른 액정 마진 영역의 구조 단면도

도 17은 본 발명에 따른 액정표시장치의 "U" 채널 타입 박막트랜지스의 확대 평면도

도 18은 상기 도 17의 I-I'선상의 단면 구조도

도 19는 본 발명에 따른 IPS 모드 액정표시장치의 평면도

도 20은 도 19의 II-II'선상의 단면도

도 21a는 종래의 액정표시장치의 액정 적하량 대비 미 충전과 중력 불량을 측정한 그래프

도 21b는 본 발명에 따른 액정표시장치의 액정 적하량 대비 미 충전과 중력 불량을 측정한 그래프

도면의 주요 부분에 대한 부호 설명

100 : 제 1 기관 101 : 게이트 라인

101a : 게이트 전극 102 : 데이터 라인

102a : 소오스 전극 102b : 드레인 전극

103 : 화소 전극 104 : 반도체층

105 : 게이트 절연막 106 : 보호막

107 : 공통 라인 107a : 공통 전극

108 : 콘택홀 109, 205 : 배향막

200 : 제 2 기관 201 : 블랙 매트릭스층

202 : 칼라 필터층 203 : 공통 전극

204 : 오버 코트층 250 : 액정층

301a, 301b, 301c : 칼럼 스페이서 350 : 마스크

351 : 차광부 352 : 투광부

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액정 표시 장치에 관한 것으로 특히, TFT 기관의 박막트랜지스터의 채널 영역에 상응하는 부분에 셀갭용 칼럼 스페이서를 형성하고 더미 영역에 벌집 모양(Honeycomb)의 칼럼 스페이서를 형성하여 액정 미충진 불량, 중력 불량 및 내부 이물질 불량 등을 개선한 액정 표시 장치에 관한 것이다.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비전 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.

이하, 첨부된 도면을 참조하여 종래의 액정표시장치와, 액정표시장치의 셀 갭(cell gap)을 유지하는 스페이서에 대하여 설명하면 다음과 같다.

도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도이다.

액정 표시 장치는, 도 1과 같이, 일정 공간을 갖고 합착된 제 1 기관(1) 및 제 2 기관(2)과, 상기 제 1 기관(1)과 제 2 기관(2) 사이에 주입된 액정층(3)으로 구성되어 있다.

보다 구체적으로 설명하면, 상기 제 1 기판(1)에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)과, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 박막트랜지스터가 상기 게이트 라인에 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.

그리고, 상기 제 2 기판(2)에는 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 칼라 필터층(8)이 형성되고, 상기 칼라 필터층(8) 위에는 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.

상기와 같은 액정 표시 장치는 상기 화소 전극(6)과 공통 전극(9) 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층(3)이 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.

이와 같은 액정표시장치를 TN(Twisted Nematic) 모드 액정표시장치라 하며, 상기 TN 모드 액정표시장치는 시야각이 좁다는 단점을 가지고 있고 이러한 TN 모드의 단점을 극복하기 위한 IPS(In-Plane Switching) 모드 액정표시장치가 개발되었다.

상기 IPS 모드 액정표시장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.

이하, 종래의 액정 표시 장치의 제조방법을 설명하면 다음과 같다.

일반적인 액정 표시 장치의 제조 방법은 제 1, 제 2 기판 사이에 액정층을 형성하는 방법에 따라 액정 주입 방식 제조 방법과 액정 적하 방식 제조 방법으로 구분할 수 있다.

먼저, 액정 주입 방식의 액정표시장치 제조 방법을 설명하면 다음과 같다.

도 2는 일반적인 액정 주입 방식의 액정표시장치의 제조방법의 흐름도이다.

액정표시장치는 크게 어레이 공정, 셀 공정, 모듈 공정 등으로 구분된다.

어레이 공정은, 상술한 바와 같이, 상기 제 1 기판에 게이트 라인 및 데이터 라인과, 화소 전극과, 박막트랜지스터를 구비한 TFT 어레이를 형성하고, 제 2 기판에 블랙매트릭스층과 칼라 필터층과 공통 전극 등을 구비한 칼라 필터 어레이를 형성하는 공정이다.

이 때, 상기 어레이 공정은 하나의 기판에 하나의 액정 패널을 형성하는 것이 아니라, 하나의 대형 유리 기판에 액정 패널을 다수개 설계하여 각 액정 패널 영역에 각각 TFT 어레이 및 칼라 필터 어레이를 형성한다.

이와 같이 TFT 어레이가 형성된 TFT 기판과 칼라 필터 어레이가 형성된 칼라 필터 기판은 셀 공정 라인으로 이동된다.

이어, 상기 TFT 기판과 칼라 필터 기판상에 배향 물질을 도포하고 액정분자가 균일한 방향성을 갖도록 하기 위한 배향 공정(러빙 공정)(S10)을 각각 진행한다.

여기서, 상기 배향 공정(S10)은 배향막 도포 전 세정, 배향막 인쇄, 배향막 소성, 배향막 검사, 러빙 공정 순으로 진행된다.

이어, 상기 TFT 기판 및 칼라 필터 기판을 각각 세정(S20)한다.

그리고, 상기 TFT 기판 또는 칼라 필터 기판 상에 셀 갭(Cell Gap)을 일정하게 유지하기 위한 볼 스페이서(Ball spacer)를 산포(S30)하고, 상기 각 액정 패널 영역의 외곽부에 두 기판을 합착하기 위한 실 패턴(seal pattern)을 형성한다(S40). 이 때, 실 패턴은 액정을 주입하기 위한 액정 주입구 패턴을 갖도록 형성된다.

여기서, 볼 스페이서는 플라스틱 볼(plastic ball)이나 탄성체 플라스틱 미립자로 형성된 것이다.

상기 실 패턴이 대향되도록 TFT 기관과 칼라 필터 기관을 마주보도록 하여 두 기관을 합착하고 상기 실 패턴을 경화시킨다(S50).

그 후, 상기 합착 및 경화된 TFT 기관 및 칼라 필터 기관을 각 단위 액정 패널 영역 별로 절단하고 가공하여(S60)하여 일정 사이즈의 단위 액정 패널을 제작한다.

이후, 각각의 단위 액정 패널의 액정 주입구를 통해 액정을 주입하고, 주입 완료 후 상기 액정 주입구를 봉지(S70)하여 액정층을 형성한다. 그리고, 각 단위 액정 패널의 외관 및 전기적 불량 검사(S80)를 진행함으로써 액정 표시 장치를 제작하게 된다.

여기서, 상기 액정주입공정을 간략히 살펴보면 다음과 같다.

먼저, 주입하고자 하는 액정 물질이 담겨져 있는 용기와 액정을 주입할 액정 패널을 챔버(Chamber) 내부에 위치시키고, 상기 챔버의 압력을 진공 상태로 유지함으로써 액정 물질 속이나 용기 안벽에 붙어 있는 수분을 제거하고 기포를 탈포함과 동시에 상기 액정 패널의 내부 공간을 진공 상태로 만든다.

그리고, 원하는 진공 상태에서 상기 액정 패널의 액정 주입구를 액정 물질이 담겨져 있는 용기에 담그거나 접촉시킨 다음, 상기 챔버 내부의 압력을 진공 상태에서부터 대기압 상태로 만들어 상기 액정 패널 내부의 압력과 챔버의 압력 차이에 의해 액정 주입구를 통해 액정 물질이 상기 액정 패널 내부로 주입되도록 한다.

이러한 액정 주입 방식의 액정표시장치 제조 방법에 있어서는 다음과 같은 문제점이 있었다.

첫째, 단위 패널로 컷팅한 후, 두 기관 사이를 진공 상태로 유지하여 액정 주입구를 액정액에 담가 액정을 주입하므로 액정 주입에 많은 시간이 소요되므로 생산성이 저하된다.

둘째, 대면적의 액정표시장치를 제조할 경우, 액정 주입식으로 액정을 주입하면 패널 내에 액정이 완전히 주입되지 않아 불량의 원인이 된다.

셋째, 상기와 같이 공정이 복잡하고 시간이 많이 소요되므로 여러개의 액정 주입 장비가 요구되어 많은 공간을 요구하게 된다.

따라서, 이러한 액정 주입 방식의 문제점을 극복하기 위해 두 기관 중 하나의 기관에 액정을 적하시킨 후, 두 기관을 합착시키는 액정 적하형 액정 표시 장치의 제조 방법이 개발되었다.

도 3은 액정 적하형 액정 표시 장치의 제조 방법의 흐름도이다.

즉, 액정 적하 방식의 액정표시장치 제조 방법은, 두 기관을 합착하기 전에, 두 기관 중 어느 하나의 기관에 적당량의 액정을 적하한 후, 두 기관을 합착하는 방법이다.

따라서, 액정 주입 방식과 같이 셀갭을 유지하기 위해 볼 스페이서를 사용하게 되면, 적하된 액정이 퍼질 때 상기 볼 스페이서가 액정 퍼짐 방향으로 이동되어 스페이서가 한쪽으로 몰리게 되므로 정확한 셀갭 유지가 불가능하게 된다.

그러므로, 액정 적하 방식에서는 볼 스페이서를 사용하지 않고 스페이서가 기관에 고정되는 고정 스페이서(칼럼 스페이서(column spacer) 또는 패턴드 스페이서(patterned spacer))를 사용해야 한다.

즉, 도 3과 같이, 어레이 공정에서, 칼라 필터 기관에 블랙매트릭스층 및 칼라 필터층 및 공통 전극을 형성하고, 상기 공통 전극 위에 감광성 수지를 형성하고 선택적으로 제거하여 상기 블랙 매트릭스층상에 칼럼 스페이서를 형성한다. 또한, 상기 칼럼 스페이서 형성은 포토 공정 또는 잉크젯(ink-jet) 공정에 의해 형성할 수 있다.

그리고, 상기 칼럼 스페이서를 포함한 TFT 기관 및 칼라 필터 기관 전면에 배향막을 도포하고 상기 배향막을 러빙 처리한다.

이와 같이, 배향 공정이 완료된 TFT 기판과 컬러필터 기판을 각각 세정(S101)한 다음, 상기 TFT 기판과 칼라 필터 기판 중 하나의 기판 상의 일정 영역에 액정을 적하하고(S102), 나머지 기판의 각 액정 패널 영역의 외곽부에 디스펜싱 장치를 이용하여 실 패턴을 형성한다(S103).

이 때, 상기 두 기판 중 하나의 기판에 액정도 적하하고 실 패턴도 형성하여도 된다.

그리고 상기 액정이 적하되지 않은 기판을 반전(뒤집어서 마주보게 함)시키고(S104), 상기 TFT 기판과 컬러필터 기판을 압력하여 합착하고 상기 실 패턴을 경화시킨다(S105).

이어, 단위 액정 패널별로 상기 합착된 기판을 절단 및 가공한다(S106).

그리고 상기 가공된 단위 액정 패널의 외관 및 전기적 불량 검사(S107)를 진행함으로써 액정표시소자를 제작하게 된다.

이러한 액정 적하 방식의 제조 방법에 있어서는, 칼라 필터 기판 상에 칼럼 스페이서를 형성하고, TFT 기판에 액정을 적하하여 두 기판을 합착하여 패널을 형성한다.

이 때, 상기 칼럼 스페이서는 칼라 필터 기판에 고정시켜 형성하고, TFT 기판에 접촉된다. 그리고 상기 TFT 기판의 접촉되는 부위는 게이트 라인 또는 데이터 라인의 어느 하나의 단일 배선에 대응하여, 칼라 필터 기판 상에서 일정한 높이를 주어 형성한다.

상기와 같이, 액정 주입 방식이나 액정 적하 방식에 의해 제조된 단위 액정표시장치는 실제로 화상을 표시하는 액티브 영역과 상기 액티브 영역과 실 패턴 사이에 형성되는 액정 마진 영역으로 구분된다.

이를 구체적으로 설명하면 다음과 같다.

도 4는 일반적인 액정표시장치의 평면도이다.

즉, 상술한 바와 같이, 게이트 라인 및 데이터 라인과 박막트랜지스터 및 화소 전극이 형성된 TFT 기판(1)과 블랙 매트릭스층 및 칼라 필터가 형성된 칼라 필터 기판(2)이 실 패턴(11)에 의해 가장자리 부분에서 합착되고, 상기 실 패턴에 의해 합착된 상기 TFT 기판(1)과 칼라 필터 기판(2) 사이에는 액정층(도시되지 않음, 도 1의 3 참조)이 형성된다.

이와 같이 형성된 액정표시장치는, 실제로 화상을 표시하는 액티브 영역(12)과 상기 액티브 영역의 주변부의 상기 액티브 영역과 실 패턴(11) 사이에 형성되는 액정 마진 영역(13)으로 구분된다. 그리고 상기 액정 마진 영역(13)은 블랙 매트릭스층(도시되지 않음, 도 1의 7 참조)에 의해 차광되어 있다.

여기서, 상기 액정 마진 영역(13)은 상기 두 기판 사이에 형성된 액정이 퍼져 나갈 수 있는 여유공간으로서, 상기 액정 마진 영역(13)은 상기 제 2 기판(2)에 형성된 블랙매트릭스층(도시되지 않음)에 의해 가려지게 되어 화상이 표시되지 않는다.

도 4에서 상기 액티브 영역(12)과 액정 마진 영역(13)을 보다 구체적으로 설명하면 다음과 같다.

도 5는 종래의 액정표시장치에서 액티브 영역(도 4의 "B" 영역)을 확대한 평면도이고, 도 6은 도 5에서 칼럼 스페이서가 형성된 부분의 단면도이며, 도 7은 종래의 액정표시장치에서 액정 마진 영역(도 4의 "A" 영역)을 확대한 평면도이다.

상기 액티브 영역은, 도 5에 도시한 바와 같이, 화소 영역을 정의하기 위해 게이트 라인(4) 및 데이터 라인(5)이 서로 교차하여 배열되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(6)이 형성된다. 그리고, 일정 간격을 갖고 셀갭을 유지하기 위한 칼럼 스페이서(20)가 형성된다. 도 5에서는 6개의 서브 픽셀에 하나의 칼럼 스페이서(20)가 배치됨을 도시하였다.

여기서, 상기 칼럼 스페이서(20)는, 도 6에 도시한 바와 같이, 게이트 라인(4) 상측에 상응한 부분에 형성된다. 즉, TFT 기판(1) 상에 게이트 라인(4)이 형성되고, 상기 게이트 라인(4)을 포함한 기판 전면에 게이트 절연막(15)이 형성되며, 상기 게이트 절연막(15)위에 보호막(16)이 형성된다. 그리고 칼라 필터 기판(2)에는 블랙매트릭스층(7), 칼라 필터층(8) 및 공

통 전극(14)이 형성되며, 상기 게이트 라인(4)에 상응하는 부분의 공통 전극(14)위에 칼럼 스페이서(20)가 형성되어 상기 칼럼 스페이서(20)가 상기 게이트 라인(4)상에 위치되도록 두 기관이 합착된다. 여기서, IPS 모드 액정표시장치일 경우 상기 공통 전극(14) 대신에 오버 코트층이 형성된다.

그러나, 도 7에 도시한 바와 같이, 상기 액정 마진 영역(13)에는 칼럼 스페이서가 형성되지 않으며, 액티브 영역(12)과 액정 마진 영역(13)의 경계부에서는 제 1 댐(15a) 및 제 2 댐(15b)이 형성되고, 상기 실 패턴(11) 주변부에 제 3 댐(15c)이 형성된다.

도 8a는 칼럼 스페이서가 형성된 칼라 필터 기관을 나타낸 구조 단면도이며, 도 8b는 TFT 기관과 칼라 필터 기관의 합착시 모습을 나타낸 구조 단면도이다.

도 8a는 복수개의 칼럼 스페이서(20)가 상기 게이트 라인(4)에 상응하는 상기 칼라 필터 기관(2)의 블랙 매트릭스층(7) 위에 h의 높이로 형성된 것을 도시한 것이다.

이와 같이, 칼럼 스페이서(20)가 형성된 칼라 필터 기관(2)을, 도 8b와 같이, 액정이 적하된 TFT 기관(1)과 합착하게 되면, 가압 시에 압력으로 상기 칼럼 스페이서(20)는 셀 갭 h'를 나타내는 높이 h'로 수축하게 된다.

도 8a와 도 8b에서 살펴보면, 합착 후에 상기 액정패널(10) 내의 상기 칼럼 스페이서(20)는 셀 갭(h') 높이만큼 수축하게 되는데, 이와 같이, 실제 칼럼 스페이서 형성 높이(h)와 셀 갭(h')와의 차이에 해당되는 두께(h-h')만큼 칼럼 스페이서(20)가 고온시의 액정의 팽창력에 비해 TFT기관(1)과 칼라 필터 기관(2)을 지지력을 담보한다. 여기서, 상기 실제 칼럼 스페이서 형성 높이(h)와 셀 갭(h')와의 차이에 해당되는 두께(h-h')는 중력 마진을 의미한다. 그러나, 종래의 액정표시장치에서는, 칼럼 스페이서가 상기 게이트 라인(4)에 상응하는 부분의 TFT 기관과 접촉되므로 접촉 면적이 크기 때문에 상기 중력 마진(h-h')이 거의 일어나지 않는다.

발명이 이루고자 하는 기술적 과제

상기와 같이 칼럼 스페이서가 형성된 종래의 액정표시장치에 있어서는 다음과 같은 문제점이 있었다.

첫째, 종래의 액정 표시 장치의 경우, 칼럼 스페이서가 비교적 평탄한 게이트 라인에 상응하는 위치에 형성되고 칼럼 스페이서와 TFT 기관 간의 접촉 면적이 크기 때문에 중력 마진이 거의 일어나지 않아서, 액정이 과다 충전되거나 고온 시 액정이 팽창하여 중력 불량을 나타내게 된다.

일반적으로 액정 표시 장치를 고온 시에 놓아두게 되면, 액정이 고온에 따라 팽창하는 성질의 의해 불룩 튀어나오는 현상이 발생하는데, 특히, 액정패널은 모니터 TV 등에 사용될 경우 액정 패널을 세워서 사용하게 되므로, 지면에 가까운 패널의 모서리측으로 액정이 쏠리게 되어 이 부분에서는 셀갭이 유지되지 않아 얼룩이 발행하는 등 불량이 발생된다. 이러한 현상을 중력 불량이라 한다.

둘째, 액정 주입 방식으로 제조되는 액정표시장치에서는 구 형상의 볼 스페이서를 사용하고 스페이서가 기관에 고정되지 않기 때문에 화면상에 외부적 충격(눌림, 문지름 등)을 가해도 액정의 복원력이 좋기 때문에 얼룩이 발생하지 않지만, 칼럼 스페이서는 한쪽 기관에는 고정되고 다른 기관과 접촉되는 면이 구 형상이 아니므로, 칼럼 스페이서는 상기 볼 스페이서에 비해 기관에 접촉되는 면적이 넓어 기관과 마찰력이 크다. 따라서, 칼럼 스페이서가 형성된 액정표시장치의 화면을 문지름 경우, 한참 동안 얼룩이 발생하게 된다.

즉, 종래의 액정 적하 방식으로 형성된 액정 표시 장치의 경우, 칼럼 스페이서가 게이트 라인에 대응되어 칼라 필터 기관에 형성되고, 6개의 서브 픽셀에 하나의 칼럼 스페이서가 존재할 때, 칼럼 스페이서와 TFT 기관 간의 접촉 밀도는 0.242%로 그에 해당하는 마찰력이 존재한다.

이러한 마찰력은 외부에서 힘을 가할 경우, 외력에 의해 칼럼 스페이서가 밀리게되며 칼럼 스페이서가 원위치로 복원하는데 방해하는 힘으로 작용하게 된다. 이와 같은 마찰력으로 인한 칼럼 스페이서의 복원력 약화로 액정의 왜곡(disclination) 현상을 유발하여 터치 얼룩을 야기한다.

도 9a 및 도 9b는 터치 얼룩이 일어나는 부위의 모습을 나타낸 평면도 및 단면도이다.

도 9a와 같이, 액정 패널(10)을 소정 방향으로 손가락으로 터치한 상태에서 훑어 지나가게 되면, 도 9b와 같이, 액정 패널의 상부 기관은 손가락이 지나간 방향으로 소정 간격 쉬프트하게 된다.

이 때, 칼럼 스페이서(20)가 TFT 기관(1)에 접촉되고, 이 마찰력에 의해 칼럼 스페이서(20)들 사이의 액정(3)은 원 상태로 쉽게 되돌아오지 못하게 되어 계속적으로 불투명하게 보이는 얼룩이 관찰된다. 또한, 소정 방향으로 손가락이 지나갔을 때, 도 9b와 같이, 마지막 접촉 부위에 액정(3)이 모이게 되고, 이 부위가 불룩 튀어나온 형상이 만들어진다. 이 경우, 상기 액정(3)이 모여 불룩 튀어난 부위는, 칼럼 스페이서(20)의 높이로 정의되는 타 부위의 셀 갭(h2)보다 셀 갭(h1)이 높아져 액정(3)의 배열이 불균일해져 빛이 새게 된다. 또한, 패널(10)면 상에 손가락이 지나가며 터치가 이루어진 부위에서는 액정이 흩어지기 때문에, 이 부위에 액정이 남지 않아, 블랙 상태에서 뚜렷하게 나타나는 얼룩이 나타나며, 이러한 얼룩은 패널(10)면의 휘도가 떨어트리는 요인이 될 것이다.

셋째, 액정 주입 방식에 이용되는 볼 스페이서는 많은 양이 산포되고, 또한 구 형상으로 이루어져 패널의 소정 영역을 눌렀을 때 해당 부위의 볼 스페이서가 옆으로 미끄러져 눌림에 대한 내성이 있지만, 칼럼 스페이서는 화소 영역을 제외한 부분에 선택적으로 형성되므로 칼럼 스페이서가 형성되지 않는 부분을 눌렀을 경우 기관이 쉽게 휘게 되고 또한 누른 부위의 셀 갭이 유지되지 못하고 무너지는 현상인 눌림 불량에 관찰된다.

넷째, 액정표시장치의 표시면을 외부에서 충격을 주었을 때, 액정들이 액정 마진 영역으로 이동하여 표시 영역에서 액정 미충진 현상이 발생하게 된다. 이와 같이 미충진 현상이 발생하게 되면 육안으로 볼 때 해당 부분이 까만 점으로 보이게 된다.

즉, 가장 이상적인 경우는 액정이 상기 도 5에 도시된 제 1 댐(15a)내에 존재하는 경우이나, 외부의 외력이나 고온에서의 액정 팽창으로 인해 액정이 액정 마진 영역으로 이동이 발생하고 외력 제거 및 상온 복귀 시 액정이 액티브 영역으로 100% 복원되지 못하므로 미충진 현상이 발생하게 된다.

다섯째, 칼럼 스페이서가 게이트 라인 상측에 상응하는 부분의 TFT 기관에 접촉되므로 접촉 면적이 크다. 따라서 외력이 가해질 경우 마찰력에 의해 칼럼 스페이서와 TFT 기관에 형성된 배향막의 접촉 부위에서 피딩(Feeding) 현상이 발생하여 내부 이물질이 발생하게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 셀갭을 유지하기 위한 제 1 칼럼 스페이서를 박막트랜지스터의 채널 영역에 상응하는 부분에 형성하여 칼럼 스페이서와 TFT 기관 간의 마찰력을 줄이고 액정 마진 영역에 벌집 모양의 제 3 칼럼 스페이서를 형성하여 중력 불량 및 미충진 현상을 방지하고 터치 불량 및 내부 이물질 발생을 감소시키며, 제 2 칼럼 스페이서를 게이트 라인 또는 데이터 라인에 상응한 부분에 TFT 기관과 일정 간격 이격되도록 형성하여 누름 불량을 방지할 수 있는 액정 표시 장치를 제공하는데 그 목적이 있다.

발명의 구성 및 작용

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는, 액티브 영역과 액정 마진 영역으로 구분되는 액정표시장치에 있어서, 상기 액티브 영역에는 복수개의 픽셀 영역을 정의하기 위하여 게이트 라인 및 데이터 라인과 박막트랜지스터를 구비한 박막트랜지스터 어레이가 형성된 제 1 기관과, 상기 액티브 영역에는 상기 박막트랜지스터의 채널 영역에 상응하는 부분에 접촉되도록 제 1 칼럼 스페이서가 적어도 하나 형성되고 상기 액정 마진 영역에는 미충진 방지용 제 3 칼럼 스페이서가 복수개 형성된 제 2 기관과, 상기 제 1 기관과 제 2 기관 사이에 형성된 액정층을 포함하여 구성됨에 그 특징이 있다.

여기서, 상기 게이트 라인 또는 데이터 라인에 상응하는 부분에 상기 제 1 기관과 일정 간격 이격되도록 상기 제 1 칼럼 스페이서 사이의 제 2 기관에 적어도 하나의 제 2 칼럼 스페이서가 더 형성됨에 특징이 있다.

상기 제 1, 제 2 및 제 3 칼럼 스페이서는 동일한 높이로 형성됨에 특징이 있다.

상기 제 1 칼럼 스페이서는 탄성 갭을 갖고 상기 제 1 기관에 접촉됨에 특징이 있다.

상기 제 1 칼럼 스페이서의 탄성 갭은 $0.2\mu\text{m}$ 내지 $0.06\mu\text{m}$ 인 것에 특징이 있다.

상기 복수개의 제 3 칼럼 스페이서는 벌집 모양으로 배열됨에 특징이 있다.

상기 각 제 3 칼럼 스페이서는 사각형 모양으로 형성되고, 인접한 4개의 제 3 칼럼 스페이서가 사각형 모양으로 배열됨에 특징이 있다.

상기 박막트랜지스터는 U자 형태를 갖는 소오스 전극과 상기 소오스 전극 사이에 연장된 드레인 전극을 구비한 U 채널 타입의 박막트랜지스터로 구성됨에 특징이 있다.

상기 제 1 칼럼 스페이서는 드레인 전극 상측에 접촉됨에 특징이 있다.

상기 제 1 칼럼 스페이서는 각 서브 픽셀마다 배치됨에 특징이 있다.

상기 제 1 칼럼 스페이서는 3개의 서브 픽셀에 하나가 배치됨에 특징이 있다.

상기 제 1 칼럼 스페이서는 6개의 서브 픽셀, 9개의 서브 픽셀 또는 12개의 서브픽셀에 하나가 배치됨에 특징이 있다.

상기 제 1 칼럼 스페이서는, 다음 화소 라인에서 3개의 서브 픽셀 엇갈리도록 형성됨에 특징이 있다.

상기 제 1, 제 2 기관의 서로 대향되는 표면에 적어도 하나의 배향막을 더 포함함에 특징이 있다.

또한, 상기와 같은 목적을 달성하기 위한 본발명에 따른 액정표시장치는, 액티브 영역과 액정 마진 영역으로 구분되어 서로 대향하는 제 1, 제 2 기관과, 화소 영역을 정의하기 위해 상기 액티브 영역의 상기 제 1 기관 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터와, 상기 각 화소 영역에 형성된 복수개의 화소 전극 및 공통 전극과, 상기 액티브 영역에서 상기 화소 영역의 제외된 부분의 상기 제 2 기관에 형성되는 블랙매트릭스층과, 상기 액티브 영역에서 상기 각 화소 영역의 제 2 기관에 형성되는 칼라 필터층과, 상기 액티브 영역의 제 2 기관 전면에 형성되는 오버 코트층과, 상기 박막 트랜지스터의 채널 영역에 상응하는 상기 제 2 기관의 오버 코트층상에 형성되는 적어도 하나의 제 1 칼럼 스페이서와, 상기 액정 마진 영역에 상응하는 상기 제 2 기관 상에 형성되는 복수개의 제 3 칼럼 스페이서와, 상기 제 1, 제 2 기관 사이의 형성된 액정층을 포함하여 구성됨에 또 다른 특징이 있다.

여기서, 상기 게이트 라인 또는 데이터 라인에 상응하는 부분에 상기 제 1 기관과 일정 간격 이격되도록 상기 제 1 칼럼 스페이서 사이의 상기 오버 코트층에 적어도 하나의 제 2 칼럼 스페이서가 더 형성됨에 특징이 있다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 액티브 영역과 액정 마진 영역으로 구분되어 서로 대향하는 제 1, 제 2 기관과, 화소 영역을 정의하기 위해 상기 액티브 영역의 상기 제 1 기관 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터와, 상기 각 화소 영역에 형성된 복수개의 화소 전극과, 상기 액티브 영역에서 상기 화소 영역의 제외된 부분의 상기 제 2 기관에 형성되는 블랙매트릭스층과, 상기 액티브 영역에서 상기 각 화소 영역의 제 2 기관에 형성되는 칼라 필터층과, 상기 액티브 영역의 제 2 기관 전면에 형성되는 공통 전극과, 상기 박막 트랜지스터의 채널 영역에 상응하는 상기 제 2 기관의 공통 전극상에 형성되는 적어도 하나의 제 1 칼럼 스페이서와, 상기 액정 마진 영역에 상응하는 상기 제 2 기관 상에 형성되는 복수개의 제 3 칼럼 스페이서와, 상기 제 1, 제 2 기관 사이의 형성된 액정층을 포함하여 구성됨에 또 다른 특징이 있다.

여기서, 상기 게이트 라인 또는 데이터 라인에 상응하는 부분에 상기 제 1 기관과 일정 간격 이격되도록 상기 제 1 칼럼 스페이서 사이의 상기 공통 전극에 적어도 하나의 제 2 칼럼 스페이서가 더 형성됨에 특징이 있다.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 액티브 영역과 액정 마진 영역으로 구분되는 액정표시장치에 있어서, 상기 액티브 영역에는 게이트 라인 및 데이터 라인과 박막트랜지스터 및 화소 전극을 구비한 박막 트랜지스터 어레이가 형성된 제 1 기관과, 상기 액티브 영역에는 상기 박막트랜지스터에 상응하는 부분에 접촉되도록 적어도 하나의 제 1 칼럼 스페이서가 형성되고 상기 액정 마진 영역에는 미충진 방지용 제 3 칼럼 스페이서가 복수개 형성된 제 2 기관과, 상기 제 1 기관과 제 2 기관 사이에 형성된 액정층을 포함하여 구성됨에 또 다른 특징이 있다.

상기와 같은 특징을 갖는 본 발명에 따른 액정 표시 장치를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

먼저, 본 발명의 액정표시장치도, 종래의 기술에서 언급한 바와 같이, 게이트 라인 및 데이터 라인과 박막트랜지스터 및 화소 전극이 형성된 TFT 기판과 블랙 매트릭스층 및 칼라 필터가 형성된 칼라 필터 기판이 실 패턴에 의해 가장자리 부분에서 합착되고, 상기 실 패턴에 의해 합착된 상기 TFT 기판과 칼라 필터 기판 사이에는 액정층이 형성된다.

이와 같이 형성된 액정표시장치는, 실제로 화상을 표시하는 액티브 영역(도 4의 12 참조)과 상기 액티브 영역의 주변부의 상기 액티브 영역과 실 패턴 사이에 형성되는 액정 마진 영역(도 4의 13 참조)으로 구분된다.

여기서, 상기 액정 마진 영역은 상기 두 기판 사이에 형성된 액정이 퍼져 나갈 수 있는 여유공간으로서, 상기 액정 마진 영역은 상기 제 2 기판에 형성된 블랙매트릭스층(도시되지 않음)에 의해 가려지게 되어 화상이 표시되지 않는다.

상기 액티브 영역과 액정 마진 영역을 보다 구체적으로 설명하면 다음과 같다.

도 10a는 본 발명의 제 1 실시예에 따른 TN 모드의 액정표시장치의 액티브 영역의 확대 평면도이고, 도 10b는 본 발명의 제 2 실시예에 따른 TN 모드의 액정표시장치의 액티브 영역의 확대 평면도이며, 도 10c는 본 발명의 제 3 실시예에 따른 TN 모드의 액정표시장치의 액티브 영역의 확대 평면도이고, 도 10d는 본 발명의 제 4 실시예에 따른 TN 모드의 액정표시장치의 액티브 영역의 확대 평면도이며, 도 10e는 본 발명의 제 5 실시예에 따른 TN 모드의 액정표시장치의 액티브 영역의 확대 평면도이다.

도 11a 및 11b는 도 10에서 제 1, 제 2 칼럼 스페이서가 형성된 부분의 단면도이며, 도 12a 및 12b는 본 발명에 따른 액정표시장치의 액정 마진 영역의 확대 평면도이다.

본 발명에 따른 액정표시장치의 액티브 영역은, 도 10a 내지 10e 및 도 11a 및 11b에 도시한 바와 같이, 화소 영역을 정의하기 위해 게이트 라인(101) 및 데이터 라인(102)이 서로 교차하여 배열되고, 상기 각 게이트 라인(101)과 데이터 라인(102)이 교차하는 부분에 박막트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(103)이 형성된다. 그리고, 셀갭을 유지하기 위한 제 1 칼럼 스페이서(301a)와 누름 불량 방지용 제 2 칼럼 스페이서(301b)가 일정한 간격을 갖고 형성된다.

도 10a에서는 6개의 서브 픽셀에 하나의 제 1 칼럼 스페이서(301a)가 배치되고 상기 인접한 2개의 제 1 칼럼 스페이서(301a) 사이에 하나의 제 2 칼럼 스페이서(301b)가 배치됨을 도시하였다.

여기서, 상기 제 1 칼럼 스페이서(301a)는, 도 11a에 도시한 바와 같이, 박막트랜지스터의 채널 영역상측에 상응하는 부분에 형성되고, 제 2 칼럼 스페이서(301b)는, 도 11b에 도시한 바와 같이, 게이트 라인(101) 상측에 상응하는 부분에 형성된다. 여기서, 상기 제 1, 제 2 칼럼 스페이서의 높이를 동일하게 형성하더라도 상기 제 1, 제 1 칼럼 스페이서(301a, 301b)가 배치된 위치의 단차에 따라 제 2 칼럼 스페이서(301b)는 상기 TFT 기판(100)과 일정 간격 이격 된다.

또한, 도 10b와 같이, 상기 제 1 칼럼 스페이서(301a)가 각 서브 픽셀마다 박막트랜지스터의 채널 영역에 상응하는 부분에 형성되고, 제 2 칼럼 스페이서(301b)가 각 서브 픽셀마다 게이트 라인(101) 상측 또는 데이터 라인(102)에 상응하는 부분에 형성됨을 도시하였다. 물론 상기 도 10b에서 상기 제 2 칼럼 스페이서는 형성되지 않을 수 있다.

또한, 도 10c와 같이, 상기 제 1 칼럼 스페이서(301a)는 3개의 서브 픽셀 중 하나의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성되고, 제 2 칼럼 스페이서(301b)는 상기 인접한 2개의 제 1 칼럼 스페이서(301) 사이의 게이트 라인(101) 또는 데이터 라인(102) 상측에 상응하는 부분에 적어도 하나 형성되거나 제 2 칼럼 스페이서는 형성되지 않을 수 있다.

또한, 도 10d와 같이, 상기 제 1 칼럼 스페이서(301a)는 9개의 서브 픽셀 중 하나의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성되고, 제 2 칼럼 스페이서(301b)는 상기 인접한 2개의 제 1 칼럼 스페이서(301) 사이의 게이트 라인(101) 또는 데이터 라인(102) 상측에 상응하는 부분에 적어도 하나 형성될 수 있다.

또한, 도 10e와 같이, 상기 제 1 칼럼 스페이서(301a)는 12개의 서브 픽셀 중 하나의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성되고, 제 2 칼럼 스페이서(301b)는 상기 인접한 2개의 제 1 칼럼 스페이서(301) 사이의 게이트 라인(101) 또는 데이터 라인(102) 상측에 상응하는 부분에 적어도 하나 형성될 수 있다.

그리고, 상기 도 10a, 10d 및 10e에 도시한 바와 같이, 상기 제 1 칼럼 스페이스(301a)가 6개, 9개 또는 12개의 서브 픽셀 중 하나의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성될 경우, 다음 화소 라인에서는 3개의 서브 픽셀이 엇갈리도록 형성된다.

즉, 상기 제 1 칼럼 스페이스(301a)가 홀수번째 화소 라인에서 6의 배수번째($6n$, n 은 자연수) 서브 픽셀의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성될 경우, 짝수번째 화소 라인에서는 상기 제 1 칼럼 스페이스(301a)가 $6n-3$ 번째(n 은 자연수) 서브 픽셀의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성된다.

또한, 상기 제 1 칼럼 스페이스(301a)가 $3n-2$ 번째(n 은 자연수) 화소 라인에서 9의 배수번째($9n$, n 은 자연수) 서브 픽셀의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성될 경우, $3n-1$ 번째(n 은 자연수) 화소 라인에서는 상기 제 1 칼럼 스페이스(301a)가 $9n-6$ 번째(n 은 자연수) 서브 픽셀의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성되고, $3n$ 번째(n 은 자연수) 화소 라인에서는 상기 제 1 칼럼 스페이스(301a)가 $9n-3$ 번째(n 은 자연수) 서브 픽셀의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성된다.

또한, 상기 제 1 칼럼 스페이스(301a)가 $4n-3$ 번째(n 은 자연수) 화소 라인에서 12의 배수번째($12n$, n 은 자연수) 서브 픽셀의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성될 경우, $4n-2$ 번째(n 은 자연수) 화소 라인에서는 상기 제 1 칼럼 스페이스(301a)가 $12n-9$ 번째(n 은 자연수) 서브 픽셀의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성되고, $4n-1$ 번째(n 은 자연수) 화소 라인에서는 상기 제 1 칼럼 스페이스(301a)가 $12n-6$ 번째(n 은 자연수) 서브 픽셀의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성되며, $4n$ 번째(n 은 자연수) 화소 라인에서는 상기 제 1 칼럼 스페이스(301a)가 $12n-3$ 번째(n 은 자연수) 서브 픽셀의 박막트랜지스터의 채널 영역에 상응하는 부분에 형성된다.

여기서, 상기 각 화소 라인의 배열이 한 화소 라인 건너, 두 화소 라인 건너 또는 세 화소 라인 건너 상기에서 설명한 바와 같은 방법으로 제 1, 제 2 칼럼 스페이스(301a, 301b)를 배열할 수 있다.

그리고, 도 11a 및 도 11b에 도시한 바와 같이, 상기 제 1 칼럼 스페이스(301a)는 박막트랜지스터의 채널 영역 상측에 상응하는 부분에 상기 TFT 기판(100)에 접촉되도록 형성되고, 상기 제 2 칼럼 스페이스(301b)는 게이트 라인(101) 상측에 상응하는 부분에 상기 TFT 기판(100)과 접촉되지 않고 일정 간격 이격되도록 형성된다.

즉, TFT 기판(100) 상에 게이트 전극(101a)을 구비한 게이트 라인(101)이 형성되고, 상기 게이트 라인(101)을 포함한 기판 전면에는 게이트 절연막(105)이 형성된다. 그리고, 상기 게이트 전극(101a) 상측의 게이트 절연막(105)위에 반도체층(104)이 형성되고, 상기 게이트 절연막(105)위에 상기 게이트 라인(101)에 수직한 방향으로 데이터 라인(102)이 형성되고 상기 게이트 라인(101)과 교차하는 부분의 상기 데이터 라인(102)에서 돌출되어 상기 반도체층(104) 양측에 오버랩되도록 소오스/드레인 전극(102a, 102b)이 형성되며, 상기 데이터 라인(102)을 포함한 기판 전면에는 보호막(106)이 형성된다. 그리고, 도 11a 및 11b에는 도시되지 않았지만, 상기 드레인 전극(102b)에 콘택홀(도 10의 108)이 형성되어 상기 화소 영역에 화소 전극(도 10의 103 참조)이 형성된다.

여기서, 상기 제 1 칼럼 스페이스(301a)는 상기 박막트랜지스터의 채널 영역 상측에 상응하는 부분에서 상기 TFT 기판(100)에 접촉됨에 한정되지 않고, 상기 박막트랜지스터의 영역에 상응하는 부분에 형성되면 무방하다. 즉, 박막트랜지스터의 소오스 전극(102a) 상측, 드레인 전극(102b) 상측, 게이트 전극(101a) 상측, 또는 드레인 전극(102b)과 화소 전극(103)이 콘택되는 부분의 상측 등에 상기 제 1 칼럼 스페이스(301a)가 형성될 수 있다.

그리고 칼라 필터 기판(200)에는 블랙매트릭스층(201), 칼라 필터층(202) 및 공통 전극(203)이 형성되며, 상기 박막트랜지스터의 채널 영역에 상응하는 부분의 상기 공통 전극(203)위에 제 1 칼럼 스페이스(301a)가 형성되고, 상기 게이트 라인(101)에 상응하는 부분의 공통 전극(203)위에 제 2 칼럼 스페이스(301b)가 형성된다.

그리고, 도면에는 도시되지 않았지만, 상기와 같은 TFT 기판(100) 및 칼라 필터 기판(200)에는 각각 배향막이 형성되고 러빙 처리되어, 상기 제 1 칼럼 스페이스(301a)에 의해 셀갭이 유지되도록 상기 TFT 기판(100)과 칼라 필터 기판(200)이 합착된다. 여기서, IPS 모드 액정표시장치일 경우 상기 공통 전극 대신에 오버 코트층이 형성된다.

또한, 액정 마진 영역(13)은, 도 12a와 같이, 액정 마진 영역의 체적을 감소시키기 위하여 별집 모양으로 제 3 칼럼 스페이스(301c)가 형성된다. 즉, 액티브 영역(12)과 액정 마진 영역(13)의 경계부에서는 제 1 댐(205a) 및 제 2 댐(205b)이 형

성되고, 상기 실 패턴(11) 주변부에 제 3 댐(205c)이 형성되고, 나머지 부분의 액정 마진 영역에는 벌집 모양으로 제 3 칼럼 스페이스(301c)가 형성된다. 따라서, 제 3 칼럼 스페이스(301c)에 의해 액티브 영역에 위치한 액정이 액정 마진 영역으로 유동하는 것을 제어할 수 있고 더불어 액티브 영역내의 액정 부족에 의한 미충진 불량을 방지할 수 있다.

그리고, 도 12b와 같이, 상기 액정 마진 영역(13)에 상기 도 12a에 도시된 제 1 댐(205a), 제 2 댐(205b) 및 제 3 댐(205c)을 형성하지 않아도 무방하다.

여기서, 상기 액정마진 영역에 형성된 제 3 칼럼 스페이스(301c)는 6각형 모양의 완전한 벌집 모양에 한정되는 것이 아니라 제 3 칼럼 스페이스(301c)가 다각형 구조를 갖고 형성되며 그 배열이 벌집 모양으로 형성될 수 있다.

도 13a는 본 발명에 따른 제 3 칼럼 스페이스 패턴용 마스크의 확대 평면도이고, 도 13b는 도 13a에 의해 패터닝된 제 3 칼럼 스페이스의 확대 단면도이다.

예를 들면, 도 13a와 같이, 제 3 칼럼 스페이스(301c)를 패터닝하기 위한 마스크(350)는 빛을 투과하는 투광부(352)와 빛을 차단하는 차단부(351)로 구성되어 있으며, 상기 투광부(352)에 의해 상기 제 3 칼럼 스페이스(301c)가 패터닝된다. 이 때, 상기 투광부(352)는 한번의 길이가 $40\mu\text{m}$ 정도인 정사각형 모양을 갖고 형성되고, 인접한 4개의 투광부(352)의 중심이 또한 정사각형을 이루도록 투광부(352)가 배열된다. 그리고, 상기 투광부(352)와 투광부(352)사이의 차단부(351)도 상기 투광부(352)의 한 변의 길이(약 $40\mu\text{m}$) 만큼의 간격을 갖고 배열된다.

상기 도 13a와 같은 마스크(351)를 이용하여 제 3 칼럼 스페이스를 형성하기 위하여 노광 및 현상 공정을 진행하면, 도 13b와 같이, 노광 공정에서의 빛의 회절 현상에 의해 제 3 칼럼 스페이스(301c)의 모서리 부분은 라운딩된 구조를 갖는다. 즉, 표면으로부터 θ 만큼의 각도로 라운딩된다.

또한, 상기 제 3 칼럼 스페이스가 형성되는 부분의 단면 구조를 설명하면 다음과 같다.

도 14는 본 발명의 제 1 실시예에 따른 액정 마진 영역의 구조 단면도이고, 도 15는 본 발명의 제 2 실시예에 따른 액정 마진 영역의 구조 단면도이며, 도 16은 본 발명의 제 3 실시예에 따른 액정 마진 영역의 구조 단면도이다.

먼저, 액정 마진 영역에서는 화상이 표시되지 않는 영역이므로, 칼라 필터층 및 오버 코트층 또는 공통 전극을 형성하지 않아도 무방한 영역이다.

따라서, 본 발명의 제 1 실시예에 따른 액정 마진 영역의 구조는, 도 14에 도시한 바와 같이, 칼라 필터 기판(200)에 블랙 매트릭스층(201)만 형성하고 그위에 벌집 모양으로 제 3 칼럼 스페이스(301c)를 형성한 것이다.

또한, 본 발명의 제 2 실시예에 따른 액정 마진 영역의 구조는, 도 15에 도시한 바와 같이, 칼라 필터 기판(200)에 블랙 매트릭스층(201)과 공통 전극(203) 또는 오버 코트층을 형성하고 상기 공통 전극(203) 또는 오버 코트층위에 벌집 모양으로 제 3 칼럼 스페이스(301c)를 형성한 것이다.

또한, 본 발명의 제 3 실시예에 따른 액정 마진 영역의 구조는, 도 16에 도시한 바와 같이, 칼라 필터 기판(200)에 블랙 매트릭스층(201), 칼라 필터층(202) 및 공통 전극(203) 또는 오버 코트층을 형성하고 상기 공통 전극(203) 또는 오버 코트층 위에 벌집 모양으로 제 3 칼럼 스페이스(301c)를 형성한 것이다.

여기서, 상기 블랙매트릭스층(201)은 약 $1.3\mu\text{m}$ 정도의 두께로 형성되고, 상기 칼라 필터층(202)은 약 $2\mu\text{m}$ 정도의 두께로 형성되며, 상기 공통 전극(203)은 약 $1.5\mu\text{m}$ 정도의 두께로 형성된다.

상기 도 15 및 도 16에서, 상기 공통 전극(203) 대신에 IPS 모드의 액정표시장치에서는 오버 코트층을 형성할 수 있다.

여기서, 도면에는 도시되지 않았지만, 상기 벌집 모양의 제 3 칼럼 스페이스(301c)가 형성되는 액정 마진 영역의 TFT 기판(100)의 구조도 위치에 따라 다양하게 구성할 수 있다.

즉, 상기 게이트 라인이 형성되는 부분에서는, TFT 기판위에, 게이트 라인, 게이트 절연막, 반도체층, 보호막, 화소 전극 및 배향막이 적층된 구조를 갖는다.

또한, 상기 데이터 라인이 형성되는 부분에서는, TFT 기판위에 게이트 절연막, 반도체층, 데이터 라인, 보호막, 화소 전극 및 배향막이 적층된 구조를 갖거나, TFT 기판위에 게이트 절연막, 데이터 라인, 보호막, 화소 전극 및 배향막이 적층된 구조를 갖을 수 있다.

그리고, 상기 게이트 라인이나 데이터 라인이 형성되지 않는 부분에서는, TFT 기판위에 게이트 절연막, 보호막 및 배향막이 적층된 구조를 갖을 수 있다.

여기서, 상기 TFT 기판의 구조를 여러 경우로 나타내었으나, TFT 기판의 각 층의 두께가 상기 칼라 필터의 각 층의 두께보다 상대적으로 얇기 때문에 제 3 칼럼 스페이서(301c)와 TFT 기판 간의 거리는 칼라 필터 기판의 구조에 영향을 받게 된다.

따라서, 상기 제 3 칼럼 스페이서(301c)가 형성되는 액정 마진 영역에서, TFT 기판(100)위에, 최대로 게이트 라인(101) 물질, 게이트 절연막(105), 반도체층(14), 데이터 라인(102) 물질, 보호막(106), 화소 전극(103) 물질, 배향막 등이 적층될 수 있으며, 이들 물질 중 적어도 하나 이상의 물질들이 제거된 상태로 형성될 수 있다.

즉, 게이트 라인(101) 물질, 게이트 절연막(105), 반도체층(104), 보호막(106), 화소 전극(103) 물질, 배향막 등이 적층될 수 있다. 또한, 게이트 절연막(105), 보호막(106), 배향막 등이 적층될 수 있고, 게이트 절연막(105), 반도체층(14), 보호막(106), 화소 전극(103) 물질, 배향막 등이 적층될 수 있으며, 게이트 절연막(105), 반도체층(14), 데이터 라인(102) 물질, 보호막(106), 화소 전극(103) 물질, 배향막 등이 적층될 수 있다.

또한, 상기와 같은 제 1, 제 2 및 제 3 칼럼 스페이서(301a, 301b, 301c)는 TN 모드 또는 IPS 모드 액정표시장치를 포함한 모든 모드의 액정표시장치에 적용될 수 있으며, 박막트랜지스터의 구조도 "L" 채널 타입, "U" 채널 타입 등 모든 타입을 적용할 수 있으며, 그 중에 "U" 채널 타입의 박막트랜지스터의 채널 부분이 보다 더 돌출되어 있기 때문에 가장 효과적이다.

이를 구체적으로 설명하면 다음과 같다.

도 17은 본 발명에 따른 액정표시장치의 "U" 채널 타입 박막트랜지스터의 확대 평면도이고, 도 18은 상기 도 17의 I-I'선상의 단면 구조도이다.

즉, TFT 기판(100)위에 게이트 전극(101a)을 구비한 게이트 라인(101)이 형성되고, 상기 게이트 라인(101)을 포함한 기판 전면에 게이트 절연막(105)이 형성된다. 그리고, 상기 게이트 전극(101a) 상층의 게이트 절연막(105)위에 반도체층(104)이 형성되고, 상기 게이트 라인(101)에 수직한 방향으로 상기 게이트 절연막(105)위에 데이터 라인(102)이 형성됨과 동시에 상기 반도체층(104)에 오버랩되도록 "U"자 모양으로 돌출된 소오스 전극(102a) 및 상기 U자 모양의 소오스 전극(102a) 사이에 형성되어 화소 영역으로 연장된 드레인 전극(102b)이 형성된다. 이와 같이 게이트 라인(101)과 데이터 라인(102)이 교차하는 부분에 U자 모양의 채널 영역을 갖는 U 채널 타입의 박막트랜지스터가 형성된다.

그리고, 상기와 같이 박막트랜지스터가 형성된 기판 전면에 보호막(106)이 형성되고 상기 드레인 전극(102b)에 콘택홀(108)이 형성되고 상기 콘택홀(108)을 통해 상기 드레인 전극(102b)에 연결되도록 화소 영역에 화소 전극(103)이 형성되며 전면에 배향막(도면에는 도시되지 않음)이 형성된다. 이와 같이 형성된 TFT 기판(100)의 박막트랜지스터의 채널 영역에 상응하는 부분에 제 1 칼럼 스페이서(301a)가 위치되도록 TFT 기판과 칼라 필터 기판이 합착된다.

한편, 도 10에서는 본 발명에 따른 TN 모드의 액정표시장치의 평면도를 도시하였으나, IPS 모드의 액정표시장치에서도 상술한 바와 같이, 제 1, 제 2, 및 제 3 칼럼 스페이서를 형성할 수 있다.

도 19는 본 발명에 따른 IPS 모드 액정표시장치의 평면도이고, 도 20은 도 19의 II-II'선상의 단면도이다.

본 발명에 따른 IPS 모드 액정표시장치는, 도 19 및 도 20에 도시한 바와 같이, 일정 공간을 갖고 합착된 칼라 필터 기판(200) 및 TFT 기판(100)과, 상기 칼라 필터 기판(200)과 TFT 기판(100) 사이에 주입된 액정층(250)으로 구성되어 있다.

보다 구체적으로 설명하면, 상기 TFT 기판(100)은 유리 기판상에 수직으로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(101) 및 데이터 라인(102)이 형성되고, 상기 게이트 라인에 평행한 방향으로 공통 라인(107)이 형성되고, 상기 공통 라인(107)에서 각 화소 영역으로 돌출되어 일정 간격을 갖고 공통 전극(107a)이 형성된다. 그리고, 상기 각 게이트

라인(101)과 데이터 라인(102)이 교차하는 부분에 소오스/드레인 전극(102a, 102b)을 구비한 박막 트랜지스터(TFT)가 형성되고, 상기 박막트랜지스터의 드레인 전극에 연결되어 상기 각 화소 영역에는 상기 공통 전극(107a)과 평행하게 상기 공통 전극 사이에 화소 전극(103)들이 형성된다.

여기서, 상기 박막 트랜지스터 및 화소 전극의 제조 방법을 자세히 살펴보면 다음과 같다.

상기 TFT 기판(100) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 사진 식각 공정으로 상기 금속물질을 패터닝하여 복수개의 게이트 라인(101) 및 상기 게이트 라인(101)에서 돌출되는 형상으로 게이트 전극(101a)과 공통 라인(107) 및 공통 전극(107a)을 동시에 형성한다.

이어, 상기 게이트 라인(101)들을 포함한 유리 기판(100) 상에 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(105)을 형성하고, 상기 게이트 절연막(105) 상에 비정질실리콘 또는 폴리 실리콘을 증착하고 패터닝하여 상기 게이트 전극(101a) 상측의 게이트 절연막(105)위에 반도체층(104)을 형성한다.

그리고, Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착하고 사진 식각 공정으로 상기 금속 물질을 패터닝하여 상기 게이트 라인(101)에 수직인 방향으로 데이터 라인(102)을 형성하고 상기 반도체층(104) 일측에 오버랩 되도록 U자 모양의 소오스 전극(102a)을 형성함과 동시에 상기 반도체층 타측에 상기 소오스 전극 사이에 위치되도록 드레인 전극(102b)을 형성한다.

이어서, 상기 소오스 전극(102a) 및 드레인 전극(102b)을 포함한 기판 전면에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 106)을 증착한다. 이러한 보호막(106)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위하여 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.

그리고, 상기 드레인 전극(102b) 상의 보호막(106) 일부를 선택적으로 식각하여 드레인 전극(102b)의 일부를 노출시키는 콘택홀(108)을 형성하고, 상기 콘택홀(108)을 통해 상기 드레인 전극(102b)에 전기적으로 연결되도록 상기 보호막(106)위에 투명 도전막을 스퍼터링하여 증착한 다음, 선택적으로 제거하여 상기 드레인 전극(102b)에 연결되고 상기 공통 전극(107a)과 평행하게 상기 공통 전극 사이 사이에 위치되도록 상기 화소 영역에 화소 전극(103)을 형성한 후, 상기 화소 전극(103)을 포함한 기판 전면에 제 1 배향막(109)을 형성한다.

상기 칼라 필터 기판(200)은 유리 기판상에 화소 영역을 제외한 부분(게이트 라인 및 데이터 라인 영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(201)이 형성되고, 상기 각 화소 영역에 대응되어 부분에 색상을 표현하기 위한 R, G, B 칼라 필터층(202)이 형성되며, 상기 블랙 매트릭스층(201)과 칼라 필터층(202) 상부에 전면 오버 코트층(204)이 형성된다. 그리고, 상기 오버 코트층(204) 상측의 액티브 영역에 감광성 수지 등과 같은 물질로 제 1 칼럼 스페이서(301a) 및 제 2 칼럼 스페이서(301b)가 형성되고, 액정 마진 영역에는 벌집 모양으로 제 3 칼럼 스페이서(도 12의 301c 및 도 13a도 참조)가 형성된다.

여기서, 상기 제 1 칼럼 스페이서(301a)는 TFT 기판(100)의 상기 박막트랜지스터의 채널 영역에 상응하는 위치에 형성되고, 상기 제 2 칼럼 스페이서(301b)는 상기 TFT 기판의 상기 게이트 라인(101) 또는 데이터 라인(102) 상측에 상응하는 위치에 형성된다.

그리고, 상기와 같이 칼럼 스페이서(301a, 301b, 301c)가 형성된 칼라 필터 기판(200) 전면에 제 2 배향막(206)을 형성하고, 상기 제 1, 제 2 배향막(109, 206)을 러빙(rubbing) 처리한다. 여기서, 러빙은 천을 균일한 압력과 속도로 배향막 표면과 마찰시킴으로써, 상기 배향막 표면의 고분자 사슬이 일정한 방향으로 정렬되도록 하여 액정의 초기 배향 방향을 결정하는 공정을 말한다.

여기서, 상기 박막트랜지스터는 U 채널 타입으로 형성되어 상기 제 1 칼럼 스페이서(301a)와 접촉되는 면이 작은 면적을 갖도록 형성한다.

그 이외의 제 1, 제 2 제 3 칼럼 스페이서(301a, 301b, 301c)의 배치 방법 등은 상술한 바와 같다.

이와 같이, 박막트랜지스터를 U 채널 타입으로 형성하고, 제 1 칼럼 스페이스(301a)를 상기 박막트랜지스터의 채널 영역에 상응하는 위치에 배치하고, 제 2 칼럼 스페이스(301b)를 게이트 라인 또는 데이터 라인에 상응하는 위치에 배치하며, 제 3 칼럼 스페이스(301c)를 액정 마진 영역에 배치하고, 상기 제 1, 제 2 칼럼 스페이스를 동일 높이(약 $3.8\mu\text{m}$)로 형성한 후 합착된 액정표시장치를 분석하면 다음과 같은 결과를 얻을 수 있었다.

즉, TFT 기판에서 박막트랜지스터의 채널 영역과 게이트 라인 영역은 약 $0.4\mu\text{m}$ 정도의 단차를 갖는다. 따라서, 제 1 칼럼 스페이스(301a)가 셀갭을 유지하기 때문에 제 2 칼럼 스페이스(301b)는 상기 박막트랜지스터의 채널 영역과 게이트 라인 영역 간의 단차 만큼 TFT 기판과 이격되도록 형성되어야 하지만, 실제로는 상기 단차보다 적은 $0.2\mu\text{m}$ 정도 이격되었다.

그 이유는 상기 제 1 칼럼 스페이스(301a)가 기판 합착 시 탄성 갭을 갖고 있기 때문이다. 즉, 상기 칼럼 스페이스는 탄성력을 갖는 감광성 수지로 형성되지만 제 1 칼럼 스페이스(301a)가 박막트랜지스터의 채널 영역에 접촉되도록 설계하였기 때문에 종래에 비해 제 1 칼럼 스페이스(301a)가 TFT 기판에 접촉되는 면이 줄어들었다. 따라서, 종래와 같은 압력으로 기판을 합착하더라도 상기 제 1 칼럼 스페이스(301a)가 TFT 기판으로 매몰되는 부분이 증가하게 된다.

이와 같은 원리에 의해 제 1 칼럼 스페이스는 약 $0.2\mu\text{m}$ 내지 $0.06\mu\text{m}$ 정도의 탄성 갭을 갖게 됨을 알 수 있다.

이와 같이 셀갭을 유지하는 제 1 칼럼 스페이스(301a)가 $0.2\mu\text{m}$ 내지 $0.06\mu\text{m}$ 정도의 탄성 갭을 갖고 있기 때문에 중력 마진이 증가하여 중력 불량을 방지할 수 있다.

뿐만아니라, 액정 마진 영역에 벌집 모양의 제 3 칼럼 스페이스(301c)가 형성되므로, 상기 제 3 칼럼 스페이스가 액정의 흐름에 장애 요소로 작용한다. 따라서 액정표시장치가 세워졌을 경우, 액정이 과다 충전되거나 고온에서도 상기 제 3 칼럼 스페이스가 중력 불량을 방지하므로 중력 불량이 현저히 개선된다.

그리고 액정 마진 영역에 상기 제 3 칼럼 스페이스(301c)가 형성되므로 액정 마진 영역의 체적을 감소시키고 더불어 액티브 영역에서 액정 마진 영역으로 액정이 유동됨을 제어하기 때문에 액티브 영역이 외력을 받더라도 액티브 영역의 액정이 액정 마진 영역으로 적게 이동되므로 미 충진을 방지할 수 있다.

이와 같은 원리에 의해 본 발명은 미 충진과 중력 불량의 마진 폭이 매우 향상됨을 알 수 있다.

17" 사이즈의 TN 모드 액정표시장치를 샘플로 이용하여 미 충진과 중력 불량을 실험 비교 하였다.

도 21a는 종래의 액정표시장치의 액정 적하량 대비 미 충진과 중력 불량을 측정한 그래프이고, 도 21b는 본 발명에 따른 액정표시장치의 액정 적하량 대비 미 충진과 중력 불량을 측정한 그래프이다.

즉, 도 21a와 같이, 종래에는 액정 적하량이 89dot 이하에서는 미 충진 불량이 발생하였고, 90dot 이상에서는 중력 불량이 발생하였다. 따라서 미 충진 불량과 중력 불량을 모두 해소할 수 있는 마진이 거의 없었다.

그러나, 도 21b와 같이, 본 발명에 따른 액정표시장치에서는, 액정 적하량이 89dot 이하에서는 미 충진 불량이 발생하였으나, 98dot 이상에서만 중력 불량이 발생하였다. 따라서 미 충진 불량과 중력 불량을 모두 해소할 수 있는 마진이 8dot 정도로 크게 증가하였다.

여기서, 도 21a와 21b를 비교하면 미 충진 불량 발생이 일어나는 부분은 개선되지 않은 것으로 오해할 수 있으나, 본 발명에서는 종래의 같은 높이로 칼럼 스페이스를 형성하였지만 박막트랜지스터의 채널 영역에 상응하는 부분에 셀갭용 제 1 칼럼 스페이스가 접촉되도록 설계하였으므로, 종래에 비해 본 발명은 셀갭이 더 크게 형성된다. 이와 같이 종래에 비해 셀갭이 증가하였기 때문에 미 충진 불량은 해소되지 않은 것처럼 데이터가 작성되었다.

만약, 종래와 같은 셀갭을 갖도록 하기 위해 박막트랜지스터의 단차에 상응하는 만큼 칼럼 스페이스의 높이를 낮추어 실험하였다면 상기 미 충진 불량의 데이터도 89dot 이하로 개선되었을 것으로 추측된다.

발명의 효과

상기에서 설명한 바와 같은 본 발명에 따른 액정 표시 장치에 있어서는 다음과 같은 효과가 있다.

첫째, 접촉면적을 최소화 하기위해 셀갭용 제 1 칼럼 스페이서를 박막트랜지스터의 채널 영역 상측에 위치되도록 하고, 액정마진 영역에 제 3 칼럼 스페이서를 형성하였다. 따라서 제 1 칼럼 스페이서가 탄성 갭을 갖도록 하였으며 액정 패널에 새워졌을 경우에 액정이 과다 적하되거나 고온 시에 사용하더라도 제 3 칼럼 스페이서가 액정의 이동을 막게되어 중력 불량률이 해소된다.

둘째, 셀갭용 제 1 칼럼 스페이서와 TFT기판이 접촉되는 면적을 최소화하기 위해 상기 제 1 칼럼 스페이서를 박막트랜지스터의 채널 영역 상측에 위치되도록 형성하므로 상기 제 1 칼럼 스페이서와 TFT 기판간의 마찰력이 최소화되어 칼럼 스페이서가 형성된 액정표시장치의 화면을 문지르더라도 복원력이 향상되어 터치 얼룩을 방지할 수 있다.

셋째, 셀갭용 제 1 칼럼 스페이서 외에 별도의 제 2 칼럼 스페이서를 더 형성하여 TFT 기판과 일정 간격 이격되도록 형성하므로 눌림 불량에 의한 눌림 얼룩(도장 얼룩)을 해결한다.

넷째, 상기 액정 마진 영역에 제 3 칼럼 스페이서를 벌집 모양으로 형성하여 상기 액정 마진 영역을 체적을 줄이고 액티브 영역에서 액정 마진 영역으로 액정 유동됨을 제어하므로, 액티브 영역이 외력을 받더라도 액티브 영역내의 액정이 액정 마진 영역으로 유동됨을 방지하여 미 충진 불량을 최소화 할 수 있다.

다섯째, 셀갭용 제 1 칼럼 스페이서와 TFT 기판이 접촉되는 면적이 최소화되므로 배향막의 패딩에 의한 내부 이 물질 불량을 최소화할 수 있다.

(57) 청구의 범위

청구항 1.

액티브 영역과 액정 마진 영역으로 구분되는 액정표시장치에 있어서,

상기 액티브 영역에는 복수개의 픽셀 영역을 정의하기 위하여 게이트 라인 및 데이터 라인과 박막트랜지스터를 구비한 박막트랜지스터 어레이가 형성된 제 1 기판;

상기 액티브 영역에는 상기 박막트랜지스터의 채널 영역에 상응하는 부분에 접촉되도록 제 1 칼럼 스페이서가 적어도 하나 형성되고 상기 액정 마진 영역에는 미충진 방지용 제 3 칼럼 스페이서가 복수개 형성된 제 2 기판; 및

상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정 표시 장치.

청구항 2.

제 1 항에 있어서,

상기 게이트 라인 또는 데이터 라인에 상응하는 부분에 상기 제 1 기판과 일정 간격 이격되도록 상기 제 1 칼럼 스페이서 사이의 제 2 기판에 적어도 하나의 제 2 칼럼 스페이서가 더 형성됨을 특징으로 하는 액정표시장치.

청구항 3.

제 2 항에 있어서,

상기 제 1, 제 2 및 제 3 칼럼 스페이서는 동일한 높이로 형성됨을 특징으로 하는 액정 표시 장치.

청구항 4.

제 1 항에 있어서,

상기 제 1 칼럼 스페이서는 탄성 껍을 갖고 상기 제 1 기관에 접촉됨을 특징으로 하는 액정 표시 장치.

청구항 5.

제 4 항에 있어서,

상기 제 1 칼럼 스페이서의 탄성 껍은 $0.2\mu\text{m}$ 내지 $0.06\mu\text{m}$ 인 것을 특징으로 하는 액정 표시 장치.

청구항 6.

제 1 항에 있어서,

상기 복수개의 제 3 칼럼 스페이서는 벌집 모양으로 배열됨을 특징으로 하는 액정표시장치.

청구항 7.

제 6 항에 있어서,

상기 각 제 3 칼럼 스페이서는 사각형 모양으로 형성되고, 인접한 4개의 제 3 칼럼 스페이서가 사각형 모양으로 배열됨을 특징으로 하는 액정표시장치.

청구항 8.

제 1 항에 있어서,

상기 박막트랜지스터는 U자 형태를 갖는 소오스 전극과 상기 소오스 전극 사이에 연장된 드레인 전극을 구비한 U 채널 타입의 박막트랜지스터로 구성됨을 특징으로 하는 액정표시장치.

청구항 9.

제 8 항에 있어서,

상기 제 1 칼럼 스페이서는 드레인 전극 상측에 접촉됨을 특징으로 하는 액정표시장치.

청구항 10.

제 1 항에 있어서,

상기 제 1 칼럼 스페이서는 각 서브 픽셀마다 배치됨을 특징으로 하는 액정표시장치.

청구항 11.

제 1 항에 있어서,

상기 제 1 칼럼 스페이스는 3개의 서브 픽셀에 하나가 배치됨을 특징으로 하는 액정표시장치.

청구항 12.

제 1 항에 있어서,

상기 제 1 칼럼 스페이스는 6개의 서브 픽셀, 9개의 서브 픽셀 또는 12개의 서브픽셀에 하나가 배치됨을 특징으로 하는 액정표시장치.

청구항 13.

제 12 항에 있어서,

상기 제 1 칼럼 스페이스는, 다음 화소 라인에서 3개의 서브 픽셀 엇갈리도록 형성됨을 특징으로 하는 액정표시장치.

청구항 14.

제 1 항에 있어서,

상기 제 1, 제 2 기관의 서로 대향되는 표면에 적어도 하나의 배향막을 더 포함한 것을 특징으로 하는 액정 표시 장치.

청구항 15.

액티브 영역과 액정 마진 영역으로 구분되어 서로 대향하는 제 1, 제 2 기관;

화소 영역을 정의하기 위해 상기 액티브 영역의 상기 제 1 기관 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인;

상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터;

상기 각 화소 영역에 형성된 복수개의 화소 전극 및 공통 전극;

상기 액티브 영역에서 상기 화소 영역의 제외한 부분의 상기 제 2 기관에 형성되는 블랙매트릭스층;

상기 액티브 영역에서 상기 각 화소 영역의 제 2 기관에 형성되는 칼라 필터층;

상기 액티브 영역의 제 2 기관 전면에 형성되는 오버 코트층;

상기 박막 트랜지스터의 채널 영역에 상응하는 상기 제 2 기관의 오버 코트층상에 형성되는 적어도 하나의 제 1 칼럼 스페이스;

상기 액정 마진 영역에 상응하는 상기 제 2 기관 상에 형성되는 복수개의 제 3 칼럼 스페이스; 및

상기 제 1, 제 2 기관 사이의 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정 표시 장치.

청구항 16.

제 15 항에 있어서,

상기 게이트 라인 또는 데이터 라인에 상응하는 부분에 상기 제 1 기판과 일정 간격 이격되도록 상기 제 1 칼럼 스페이서 사이의 상기 오버 코트층에 적어도 하나의 제 2 칼럼 스페이서가 더 형성됨을 특징으로 하는 액정표시장치.

청구항 17.

제 16 항에 있어서,

상기 제 1, 제 2 및 제 3 칼럼 스페이서는 동일한 높이로 형성됨을 특징으로 하는 액정 표시 장치.

청구항 18.

제 15 항에 있어서,

상기 제 1 칼럼 스페이서는 탄성 겹을 갖고 상기 제 1 기판에 접촉됨을 특징으로 하는 액정 표시 장치.

청구항 19.

제 18 항에 있어서,

상기 제 1 칼럼 스페이서의 탄성 겹은 $0.2\mu\text{m}$ 내지 $0.06\mu\text{m}$ 인 것을 특징으로 하는 액정 표시 장치.

청구항 20.

제 15 항에 있어서,

상기 복수개의 제 3 칼럼 스페이서는 벌집 모양으로 배열됨을 특징으로 하는 액정표시장치.

청구항 21.

제 20 항에 있어서,

상기 각 제 3 칼럼 스페이서는 사각형 모양으로 형성되고, 인접한 4개의 제 3 칼럼 스페이서가 사각형 모양으로 배열됨을 특징으로 하는 액정표시장치.

청구항 22.

제 15 항에 있어서,

상기 박막트랜지스터는 U자 형태를 갖는 소오스 전극과 상기 소오스 전극 사이에 연장된 드레인 전극을 구비한 U 채널 타입의 박막트랜지스터로 구성됨을 특징으로 하는 액정표시장치.

청구항 23.

제 22 항에 있어서,

상기 제 1 칼럼 스페이서는 드레인 전극 상측에 접촉됨을 특징으로 하는 액정표시장치.

청구항 24.

제 15 항에 있어서,

상기 제 1 칼럼 스페이서는 각 서브 픽셀마다 배치됨을 특징으로 하는 액정표시장치.

청구항 25.

제 15 항에 있어서,

상기 제 1 칼럼 스페이서는 3개의 서브 픽셀에 하나가 배치됨을 특징으로 하는 액정표시장치.

청구항 26.

제 15 항에 있어서,

상기 제 1 칼럼 스페이서는 6개의 서브 픽셀, 9개의 서브 픽셀 또는 12개의 서브픽셀에 하나가 배치됨을 특징으로 하는 액정표시장치.

청구항 27.

제 26 항에 있어서,

상기 제 1 칼럼 스페이서는, 다음 화소 라인에서 3개의 서브 픽셀 엇갈리도록 형성됨을 특징으로 하는 액정표시장치.

청구항 28.

제 15 항에 있어서,

상기 제 1, 제 2 기관의 서로 대향되는 표면에 적어도 하나의 배향막을 더 포함한 것을 특징으로 하는 액정 표시 장치.

청구항 29.

제 15 항에 있어서,

상기 제 3 칼럼 스페이서와 상기 제 2 기관 사이에 블랙매트릭스층이 더 형성됨을 특징으로 하는 액정 표시 장치.

청구항 30.

제 15 항에 있어서,

상기 제 3 칼럼 스페이스와 상기 제 2 기판 사이에 블랙매트릭스층과 오버 코트층이 더 형성됨을 특징으로 하는 액정 표시 장치.

청구항 31.

제 15 항에 있어서,

상기 제 3 칼럼 스페이스와 상기 제 2 기판 사이에 블랙매트릭스층, 칼라 필터층 및 오버 코트층이 더 형성됨을 특징으로 하는 액정 표시 장치.

청구항 32.

액티브 영역과 액정 마진 영역으로 구분되어 서로 대향하는 제 1, 제 2 기판;

화소 영역을 정의하기 위해 상기 액티브 영역의 상기 제 1 기판 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인;

상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터;

상기 각 화소 영역에 형성된 복수개의 화소 전극;

상기 액티브 영역에서 상기 화소 영역의 제외한 부분의 상기 제 2 기판에 형성되는 블랙매트릭스층;

상기 액티브 영역에서 상기 각 화소 영역의 제 2 기판에 형성되는 칼라 필터층;

상기 액티브 영역의 제 2 기판 전면에 형성되는 공통 전극;

상기 박막 트랜지스터의 채널 영역에 상응하는 상기 제 2 기판의 공통 전극상에 형성되는 적어도 하나의 제 1 칼럼 스페이스;

상기 액정 마진 영역에 상응하는 상기 제 2 기판 상에 형성되는 복수개의 제 3 칼럼 스페이스; 및

상기 제 1, 제 2 기판 사이의 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정 표시 장치.

청구항 33.

제 32 항에 있어서,

상기 게이트 라인 또는 데이터 라인에 상응하는 부분에 상기 제 1 기판과 일정 간격 이격되도록 상기 제 1 칼럼 스페이스 사이의 상기 공통 전극에 적어도 하나의 제 2 칼럼 스페이스가 더 형성됨을 특징으로 하는 액정표시장치.

청구항 34.

액티브 영역과 액정 마진 영역으로 구분되는 액정표시장치에 있어서,

상기 액티브 영역에는 게이트 라인 및 데이터 라인과 박막트랜지스터 및 화소 전극을 구비한 박막트랜지스터 어레이가 형성된 제 1 기판;

상기 액티브 영역에는 상기 박막트랜지터에 상응하는 부분에 접촉되도록 제 1 칼럼 스페이서가 적어도 하나 형성되고 상기 액정 마진 영역에는 미충진 방지용 제 3 칼럼 스페이서가 복수개의 형성된 제 2 기판; 및

상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정 표시 장치.

청구항 35.

제 34 항에 있어서,

상기 게이트 라인 또는 데이터 라인에 상응하는 부분에 상기 제 1 기판과 일정 간격 이격되도록 상기 제 1 칼럼 스페이서 사이의 제 2 기판에 적어도 하나의 제 2 칼럼 스페이서가 더 형성됨을 특징으로 하는 액정표시장치.

청구항 36.

제 34 항에 있어서,

상기 제 1, 제 2 및 제 3 칼럼 스페이서는 동일한 높이로 형성됨을 특징으로 하는 액정 표시 장치.

청구항 37.

제 34 항에 있어서,

상기 제 1 칼럼 스페이서는 탄성 겹을 갖고 상기 제 1 기판에 접촉됨을 특징으로 하는 액정 표시 장치.

청구항 38.

제 37 항에 있어서,

상기 제 1 칼럼 스페이서의 탄성 겹은 $0.2\mu\text{m}$ 내지 $0.06\mu\text{m}$ 인 것을 특징으로 하는 액정 표시 장치.

청구항 39.

제 34 항에 있어서,

상기 복수개의 제 3 칼럼 스페이서는 별집 모양으로 배열됨을 특징으로 하는 액정표시장치.

청구항 40.

제 39 항에 있어서,

상기 각 제 3 칼럼 스페이서는 사각형 모양으로 형성되고, 인접한 4개의 제 3 칼럼 스페이서가 사각형 모양으로 배열됨을 특징으로 하는 액정표시장치.

청구항 41.

제 34 항에 있어서,

상기 박막트랜지스터는 U자 형태를 갖는 소오스 전극과 상기 소오스 전극 사이에 연장된 드레인 전극을 구비하고 상기 드레인 전극에 화소 전극이 연결되는 U 채널 타입의 박막트랜지스터로 구성됨을 특징으로 하는 액정표시장치.

청구항 42.

제 41 항에 있어서,

상기 제 1 칼럼 스페이서는 드레인 전극 상측에 접촉됨을 특징으로 하는 액정표시장치.

청구항 43.

제 34 항에 있어서,

상기 박막트랜지스터는 게이트 전극, 소오스 전극 및 상기 화소 전극이 연결되는 드레인 전극을 구비하고,

제 1 칼럼 스페이서는 상기 소오스 전극 상측에 접촉됨을 특징으로 하는 액정표시장치.

청구항 44.


제 34 항에 있어서,

상기 박막트랜지스터는 게이트 전극, 소오스 전극 및 상기 화소 전극이 연결되는 드레인 전극을 구비하고,


제 1 칼럼 스페이서는 상기 드레인 전극과 상기 화소 전극이 연결되는 부분에 접촉됨을 특징으로 하는 액정표시장치.

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8a




도면8b




도면9a




도면9b




도면10a




도면10b




도면10c




도면10d




도면10e




도면11a




도면11b




도면12a




도면12b




도면13a




도면13b




도면14




도면15




도면16




도면17




도면18




도면19




도면20



도면21a



도면21b



专利名称(译)	液晶显示器		
公开(公告)号	KR1020050105529A	公开(公告)日	2005-11-04
申请号	KR1020040030531	申请日	2004-04-30
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	LG显示器有限公司		
当前申请(专利权)人(译)	LG显示器有限公司		
[标]发明人	KIM JONGWOO 김종우 YOO WONHYUNG 유원형		
发明人	김종우 유원형		
IPC分类号	G02F1/1333 G02F1/136 G02F1/1339		
CPC分类号	G02F1/13394 G02F2001/133388 G02F2001/13396 A61H23/04 B05B7/0075 E03D9/08		
代理人(译)	金勇 新昌		
其他公开文献	KR100641002B1		
外部链接	Espacenet		

摘要(译)

液晶显示 (LCD) 装置被划分为有源区域和液晶裕度区域。 LCD包括薄膜晶体管基板和有源区域中的薄膜晶体管，该薄膜晶体管基板包括彼此交叉以限定像素区域的栅极线和数据线。滤色器基板在有源区域中具有柱状间隔物，该柱状间隔物接触与薄膜晶体管的区域和栅极或数据线的区域相对应的部分。接触薄膜晶体管区域的列间隔物在基板之间提供弹性间隙。栅极/数据线区域中的列间隔物与滤色器基板分离。其他列间隔物以蜂窝状配置形成在液晶边缘区域中。液晶层设置在薄膜晶体管和滤色器基板之间。

