

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2016-14808

(P2016-14808A)

(43) 公開日 平成28年1月28日(2016.1.28)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H193
G09G 3/20 (2006.01)	G09G 3/20	611C 5C006
G02F 1/133 (2006.01)	G09G 3/20	67OE 5C080
	G09G 3/20	612L
	G09G 3/20	633D
審査請求 未請求 請求項の数 10 O L (全 21 頁) 最終頁に続く		

(21) 出願番号	特願2014-137323 (P2014-137323)	(71) 出願人	303018827
(22) 出願日	平成26年7月3日 (2014.7.3)		N L Tテクノロジー株式会社
			神奈川県川崎市中原区下沼部 1 7 5 3 番地
		(74) 代理人	100114557
			弁理士 河野 英仁
		(72) 発明者	磯野 克爾
			神奈川県川崎市中原区下沼部 1 7 5 3 番地
			N L Tテクノロジー株式会社内
		F ターム (参考)	2H193 ZA04 ZF11 ZJ11
			5C006 AC21 AF53 AF64 AF65 AF68
			BB16 BC03 BC11 BF02 BF05
			BF14 BF22 BF38 FA18 FA31
			5C080 AA10 BB05 DD12 JJ02 JJ04
			JJ07


(54) 【発明の名称】 タイミングコントローラ及び表示装置

(57) 【要約】

【課題】同期信号 (H SYNC, V SYNC, DE など) や伝送クロック周期に同期しているような外来ノイズが印加された場合において、印加されたノイズによる影響を液晶表示上に見えにくくすることを回路規模を大きくすることなく実現する。

【解決手段】外部から入力される基準となる入力信号 (H SYNC, V SYNC, DE など) に基づいて走査線駆動用ゲートドライバの制御信号及び信号線駆動用ソースドライバの制御信号を夫々生成するタイミング制御部と、その入力信号に対して種々のノイズが進入したことを検知するノイズ検出回路を有し、このノイズ検出回路の出力に基づいてゲートドライバ制御信号の出力を所定の期間OFFもしくはONするイネーブル信号 (VOE) を出力するイネーブル信号生成部と垂直期間に同期したノイズを検出した場合の画像データ出力制御回路とを具備し、休止期間を持つようゲートドライバ制御信号を制御する。

【選択図】 図 1



【特許請求の範囲】**【請求項 1】**

外部から入力される基準となる信号に対して、ソースドライバ及びゲートドライバの制御信号を生成するタイミングコントローラにおいて、

入力された信号が基準とは異なった信号であることを検出するノイズ検出回路と、

前記入力された信号が基準とは異なった信号が垂直期間ごとに繰り返し検出されるようなV同期ノイズを検出するV同期ノイズ検出回路とを有し、

前記ノイズ検出回路が基準とは異なった信号を検出し、V同期ノイズ検出回路がV同期ノイズを検出しなかった場合には、ゲートドライバの制御信号を一定期間停止させる信号を生成し、前記ノイズ検出回路が基準とは異なった信号を検出し、V同期ノイズ検出回路がV同期ノイズとして検出した場合には、ゲートドライバの制御信号を停止させない信号を生成するように制御されることを特徴とするタイミングコントローラ。

10

【請求項 2】

外部から入力される基準となる信号に対して、ソースドライバ及びゲートドライバの制御信号を生成するタイミングコントローラにおいて、

入力された信号が基準とは異なった信号であることを検出するノイズ検出回路と、

前記入力された信号が基準とは異なった信号が水平期間ごとに繰り返し検出されるようなH同期ノイズを検出するH同期ノイズ検出回路とを有し、

前記ノイズ検出回路が基準とは異なった信号を検出し、H同期ノイズ検出回路がH同期ノイズを検出しなかった場合には、ゲートドライバの制御信号を一定期間停止させる信号を生成し、前記ノイズ検出回路が基準とは異なった信号を検出し、H同期ノイズ検出回路がH同期ノイズとして検出した場合には、ゲートドライバの制御信号を停止させない信号を生成するように制御されることを特徴とするタイミングコントローラ。

20

【請求項 3】

外部から入力される基準となる信号に対して、ソースドライバ及びゲートドライバの制御信号を生成するタイミングコントローラにおいて、

入力された信号が基準とは異なった信号であることを検出するノイズ検出回路と、

前記入力された信号が基準とは異なった信号が伝送クロック期間ごとに繰り返し検出されるような伝送クロック同期ノイズを検出する伝送クロック同期ノイズ検出回路とを有し、

30

前記ノイズ検出回路が基準とは異なった信号を検出し、伝送クロック同期ノイズ検出回路が伝送クロック同期ノイズを検出しなかった場合には、ゲートドライバの制御信号を一定期間停止させる信号を生成し、前記ノイズ検出回路が基準とは異なった信号を検出し、伝送クロック同期ノイズ検出回路が伝送クロック同期ノイズとして検出した場合には、ゲートドライバの制御信号を停止させない信号を生成するように制御されることを特徴とするタイミングコントローラ。

【請求項 4】

少なくとも、前記V同期ノイズ検出回路と前記H同期ノイズ検出回路とを同時に具備することを特徴とする請求項 1 または請求項 2 記載のタイミングコントローラ。

【請求項 5】

40

少なくとも、前記H同期ノイズ検出回路と前記伝送クロック同期ノイズ検出回路とを同時に具備することを特徴とする請求項 2 または請求項 3 記載のタイミングコントローラ。

【請求項 6】

少なくとも、前記V同期ノイズ検出回路と前記伝送クロック同期ノイズ検出回路とを同時に具備することを特徴とする請求項 1 または請求項 3 記載のタイミングコントローラ。

【請求項 7】

前記ノイズ検出回路が基準とは異なった信号を検出し、前記V同期ノイズ検出回路がV同期ノイズとして検出した場合に、出力データを1ライン前もしくは1フレーム前の入力データをソースドライバに出力することを特徴とする請求項 1、請求項 4、請求項 6 のいずれかに記載のタイミングコントローラ。

50

【請求項 8】

前記ノイズ検出回路が基準とは異なった信号を検出し、前記 H 同期ノイズ検出回路が H 同期ノイズとして検出した場合に、出力データを 1 ライン前もしくは 1 フレーム前の入力データをソースドライバに出力することを特徴とする請求項 2、請求項 4、請求項 5 のいずれかーに記載のタイミングコントローラ。

【請求項 9】

前記ノイズ検出回路が基準とは異なった信号を検出し、前記伝送クロック同期ノイズ検出回路が伝送クロック同期ノイズとして検出した場合に、出力データを 1 ライン前もしくは 1 フレーム前の入力データをソースドライバに出力することを特徴とする請求項 3、請求項 5、請求項 6 のいずれかーに記載のタイミングコントローラ。

10

【請求項 10】

請求項 1 乃至 9 のタイミングコントローラを搭載した表示装置。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、タイミングコントローラ及び表示装置に関し、特に、同期信号（H S Y N C、V S Y N C、D E など）や伝送クロック周期に同期しているような外来ノイズが印加された場合において、印加されたノイズによる影響を液晶表示上に見えにくくすること、及び回路規模を大きくすることなく実現することの可能なタイミングコントローラ及び表示装置に関する。

20

【背景技術】**【0002】**

液晶表示装置用タイミングコントローラは、液晶表示装置に入力される H S Y N C（水平同期信号）、V S Y N C（垂直同期信号）、D E（複合同期信号）などの基準信号に基づいて、液晶駆動用ソースドライバ及び液晶駆動用ゲートドライバの制御信号を生成している。そのため、表示動作中に基準信号に対して静電気などの外来ノイズが混入した場合、誤った制御信号を出力してしまい、液晶表示上にノイズや画面が変化する誤動作を引き起こすことがある。

【0003】

従来のタイミングコントローラでは、外部から供給される同期信号や画像データに対して各同期信号や伝送クロック周期に同期したノイズが重畳した場合、正常な信号として認識するか、ノイズの大きさによっては黒画面を出力したりと液晶表示装置の表示に影響を与えるような構成が多くなっている。近年では意図的にノイズを外部から入れる評価を実施するユーザーが増えてきており、同期するノイズなどにも耐性を持つておく必要がある。

30

【0004】

図 4 に従来の液晶表示装置のタイミングコントローラ 12 の構成を、図 5 に従来の液晶表示装置 1 を示す。

【0005】

図 5 において、従来の液晶表示装置 1 は、所定間隔で X 方向に設けられた複数本の走査線電極 18 と、所定間隔で Y 方向に設けられた複数本の信号線電極 17 と、前記電極がそれぞれ交差するように挟まれた等価的に容量性負荷である液晶セル 51 と、共通電極（図示せず）と、対応する液晶セル 51 を駆動する薄膜トランジスタ（T F T）50 と、データ電荷を 1 垂直同期期間の間蓄積するコンデンサ 52 で構成される液晶ディスプレイ 2 と、1 個以上の信号線駆動用ソースドライバ I C 8 から構成される信号線電極駆動回路 6 と、1 個以上の走査線駆動用ゲートドライバ I C 9 から構成される走査線電極駆動回路 3 と、タイミングコントローラ 12 とで構成される。

40

【0006】

図 4 において、従来の表示装置用のタイミングコントローラ 12 は、外部から供給される H Y S N C、V S Y N C、D E の各同期信号および外部から供給される画像データ信号

50

を外部から供給されるCLK信号で同期させる受信回路部14と、走査線駆動用ゲートドライバIC9および信号線駆動用ソースドライバIC8を駆動させるための制御信号VSP（走査線駆動用ゲートドライバIC用スタートパルス信号）、VCK（走査線駆動用ゲートドライバIC用クロック信号）、走査線駆動用ゲートドライバIC9の出力制御用の信号VOE（走査線駆動用ゲートドライバIC用出力イネーブル信号）、HSP（信号線駆動用ソースドライバIC用スタートパルス信号）、DLP（信号線駆動用ソースドライバIC用データラッチパルス信号）、POL（交流駆動用極性反転信号）を生成するタイミング生成部13と、外部から供給される画像データを処理する画像データ処理部15とで構成される。受信回路部14から出力される各同期信号および画像データは、外部から供給されるCLK（クロック信号）によって同期された信号である。

10

【0007】

前記タイミングコントローラ12は、外部から供給されるクロック（以下CLK）および水平同期信号（以下HSYNC）や垂直同期信号（以下VSYNC）、複合同期信号（以下DE）などの同期信号による表示用タイミング情報と画像データから前記各ドライバに対する画像データ、前記記載の制御信号VOEを出力する。

【0008】

信号線電極駆動回路6は、タイミングコントローラ12から出力されるHSP（信号線駆動用ソースドライバIC用スタートパルス信号）、DLP（信号線駆動用ソースドライバIC用データラッチパルス信号）、POL（交流駆動用極性反転信号）及びCLKのタイミングでそれぞれの信号線駆動用ソースドライバIC8が画像データを取り込み、1ライン分の各画素毎の画像データをそれぞれ電圧値に変換して、1ラインに対応する液晶用パネルの画素電極にTFTのドレイン電極を介して供給する。

20

【0009】

走査線電極駆動回路3の走査線駆動用ゲートドライバIC9は、タイミングコントローラ12から出力されるVSP（走査線駆動用ゲートドライバIC用スタートパルス信号）、VCK（走査線駆動用ゲートドライバIC用クロック信号）、VOE（走査線駆動用ゲートドライバIC用出力イネーブル信号）に基づき、VCK信号に同期して、1ライン単位で前記各TFTの走査線電極の全てを制御し、Y方向の上方もしくは下方の1ライン分の各TFTから順次導通させることにより、導通時点に信号線駆動用ソースドライバ8から供給される階調電圧を画素電極に印加する。

30

【0010】

前記のように液晶表示装置1を駆動させるためには、タイミングコントローラ12に対してHSYNC、VSYNC、DEなどの同期信号を必要とし、それらの同期信号から走査線駆動用ゲートドライバIC9に対する制御信号および信号線駆動用ソースドライバIC8に対する制御信号を生成する。そのため、HSYNC、VSYNC、DE、CLKなどの同期信号に対して外部ノイズが重畳された場合、走査線駆動用ゲートドライバIC9及び信号線駆動用ソースドライバIC8用の制御信号が、ノイズの重畳された誤った同期信号で同期してしまうため、正常な制御信号とは異なってしまう。制御信号が正常な状態とは異なってしまうと、液晶表示に対して表示が上下に動くような表示（以下V同期ズレ）や、水平方向に線が走るような表示（以下ラインノイズ）、画面がちらつく（以下画面フラッシュ）、ある固定色画面で停止する（以下固定色画面表示）などの現象を引き起こしてしまう（以下誤動作状態）。

40

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特開2008-241828号公報

【特許文献2】特開2006-98923号公報

【特許文献3】特開2009-109955号公報

【特許文献4】特開平06-105262号公報

【発明の概要】

50

【発明が解決しようとする課題】

【0012】

以上説明したような誤動作状態やノイズ画面を防ぐ方法としては、H S Y N CやV S Y N C、D E、C L Kの各同期信号に対してノイズフィルタを設けることで、タイミングコントローラ12内にノイズが伝播することを防ぎ、走査線駆動用ゲートドライバIC9及び信号線駆動用ソースドライバIC8の制御信号が正常に動作するようにするのが一般的である。しかしながら、ノイズフィルタを設けただけでは、重畳されるノイズのタイミングが各同期信号に同期したノイズであった場合には、誤動作状態を完全に改善することはできない。

液晶表示装置に使用させるタイミングコントローラ12において、外来ノイズによる同期信号の誤認識を防止するためにノイズフィルタを用いる技術は、例えば、特許文献1、特許文献2や特許文献3で開示されている。これらの文献では、同期信号にノイズが重畳されたことを検出させ、ノイズ検出時に走査線駆動用ゲートドライバIC9の出力イネーブル(V O E)をO F Fに制御をすることで、信号線駆動用ソースドライバIC8から電圧をT F Tに印加させないようにしている。信号線駆動用ソースドライバIC8から出力される画像データはフィルタを介してノイズを取り除くことは不可能であるため、液晶表示上に表示させないことが必要になってくる。同期信号に対してノイズが重畳されているのを検出しているため、画像データにもノイズが重畳されていると考えられると、信号線駆動用ソースドライバIC8の出力もノイズが重畳された画像データが出力されることが考えられる。従って、前記方法では走査線駆動用ゲートドライバIC9の出力イネーブルをO F Fすることでノイズが重畳された画像データをT F Tに印加させないようにし、ノイズ印加前にT F Tに印加された電圧をそのまま残すことで、画像データに重畳されたノイズを見えにくくしている。

【0013】

しかしながら、これらの方法では主に重畳するノイズがランダムに発生することが前提であり、例えば同期信号(H S Y N C、V S Y N C、D Eなど)や伝送C L K周期に同期しているような外来ノイズが印加された場合、ノイズが重畳している期間のみ常に走査線駆動用ゲートドライバIC9の出力がO F Fしてしまうため、T F Tに印加されていた電位が次第に自然放電してしまう。その結果、出力をO F Fしている走査線駆動のラインに輝度差が現れることになるとそのラインがノイズとして見えてくるという課題がある。

【0014】

また、上述したように、画像データに重畳されたノイズをフィルタにて取り除くことは不可能であるため、ノイズ印加時の画像データとして補完させるための画像データが別途必要になってくる。特許文献4では、画像データの劣化を検出して、劣化する前フレームのデータをそのまま表示する方法を開示しているが、フレームのデータを保存して置くためのフレームメモリが必要なるため、回路規模が大きくなり、電流増大などが発生するという課題がある。また、同期ノイズによって同一箇所が駆動停止することによって、交流化駆動が崩れて直流成分が残り、その後に同期ノイズが消え、正常駆動に復帰した場合に、焼き付きや残像等が生じるという課題がある。

【0015】

本発明の目的は、同期信号(H S Y N C、V S Y N C、D Eなど)や伝送C L K周期に同期しているような外来ノイズが印加された場合において、印加されたノイズによる影響を液晶表示上に見えにくくすることを、回路規模を大きくすることなく実現することを目的とする。

【課題を解決するための手段】

【0016】

本発明では、ノイズ検出回路30に対して検出されたノイズが同期信号や伝送C L K周期に同期していることを検出させることで、走査線駆動用ゲートドライバIC9の出力イネーブル(V O E)が常にO F F状態になることを防止する。検出されたノイズが同期信号や伝送C L K周期に同期していることを検出した場合には、走査線駆動用ゲートドラバ

イ I C 9 の出力イネーブル (V O E) の O F F 状態を解除する必要があるため、さらに画像データに重畳されたノイズを見えにくくする必要がある。本発明では、フレームメモリを使用せずにラインメモリを使用して、3ライン分の画像データを保存させる。ノイズが検出された場合には、ノイズ検出されたラインの1ライン前のデータとノイズ検出された次ラインのデータのデータを使用して、ノイズが発生したラインデータを補完させることで、ノイズとして見えにくくすることが可能である。

【発明の効果】

【0017】

本発明では、従来のノイズフィルタ以外に同期検出をさせるフィルタを搭載することで、種々のノイズに対して対応することが可能となる。特に同期ノイズによる同一箇所の駆動停止を回避することによって、交流化駆動を継続することで、焼き付き、残像等の表示劣化を回避することが出来る。また、ノイズ印加時の画像データ制御機能を有することで、液晶表示上に対する影響を緩和することが可能となる。

10

【図面の簡単な説明】

【0018】

【図1】本発明に係る表示装置の実施例1のタイミングコントローラの構成図である。

【図2】本発明に係る表示装置の実施例1の液晶表示装置の構成図である。

【図3】本発明に係る表示装置の実施例1の動作タイミングチャートである。

【図4】従来のタイミングコントローラの構成図である。

【図5】従来の液晶表示装置の構成図である。

20

【図6】本発明に係る表示装置の実施例2のタイミングコントローラの構成図である。

【図7】本発明に係る表示装置の実施例3のタイミングコントローラの構成図である。

【図8】本発明に係る表示装置の実施例4のタイミングコントローラの構成図である。

【図9】本発明に係る表示装置の実施例5のタイミングコントローラの構成図である。

【図10】本発明に係る表示装置の実施例6のタイミングコントローラの構成図である。

【図11】本発明に係る表示装置の実施例4のタイミングコントローラの構成図である。

【図12】本発明に係る表示装置の実施例4のタイミングコントローラの構成図である。

【図13】本発明に係る表示装置の実施例4のタイミングコントローラの構成図である。

【図14】本発明に係る表示装置の実施例6のタイミングコントローラの構成図である。

【図15】本発明に係る表示装置の実施例6のタイミングコントローラの構成図である。

30

【図16】本発明に係る表示装置の実施例1のフローチャートである。

【図17】本発明に係る表示装置の実施例5のタイミングコントローラの構成図である。

【図18】本発明に係る表示装置の実施例5のタイミングコントローラの構成図である。

【発明を実施するための形態】

【0019】

(実施例1)

図1に本発明の実施例の一つである表示装置用タイミングコントローラの構成を、図2に本発明の実施例の一つである液晶表示装置の構成を示す。

【0020】

図2において、本発明の液晶表示装置1は、所定間隔でX方向に設けられた複数本の走査線電極18と、所定間隔でY方向に設けられた複数本の信号線電極17と、前記電極がそれぞれ交差するように挟まれた等価的に容量性負荷である液晶セル51と、共通電極(図示せず)と、対応する液晶セルを駆動する薄膜トランジスタ(TFT)50と、データ電荷を1垂直同期期間の間蓄積するコンデンサ52で構成される液晶ディスプレイ2と、1個以上使用した信号線駆動用ソースドライバIC8と、1個以上使用した走査線駆動用ゲートドライバIC9とで構成される走査線電極駆動回路3とタイミングコントローラ16で構成される。

40

【0021】

図1、図2において、本発明の液晶タイミングコントローラ16は、外部から供給されるHSYNC、VSYNC、DEなどの同期信号に対してノイズを検出するノイズ検出回

50

路 30 と、ノイズ検出後に信号を High レベルに保持するための保持回路 31 と、前記同期信号から生成された走査線駆動用ゲートドライバ IC 9 への制御信号 VOE 39 と、前記保持回路 31 と制御信号 VOE 39 の信号を OR する回路からなる VOE 制御信号生成回路 100 と、前記同期信号から有効ライン数を計測する垂直期間カウンタ 35 を使用してどのラインに発生したかを検出する V 同期ノイズ検出回路 34 からなる V 同期ノイズ検出回路 101 と、外部から供給される画像データをライン毎に格納するラインメモリ A 33 およびラインメモリ B 36 およびラインメモリ C 37 と、前記ラインメモリ A 33 とラインメモリ B 36 とラインメモリ C 37 とに格納された画像データを V 同期ノイズ検出ごとに制御する画像データ出力制御回路 38 からなる画像データ制御信号生成回路 102 と、信号線駆動用ソースドライバ用 HSP 信号、DLP 信号、走査線駆動用ゲートドライバ用 VCK 信号、VSP 信号、及び液晶ディスプレイを交流駆動するための極性反転信号 POL を生成するタイミング生成部 53 で構成される。また、前記外部から供給される HSYNC、VSYNC、DE の各同期信号はいずれかのみが供給される場合もあり、HSYNC、VSYNC の信号から DE が生成される場合も含まれる。

10

20

30

40

50

【0022】

前記タイミングコントローラ 16 は、外部から供給されるクロックおよび水平同期信号（以下 HSYNC）や垂直同期信号（以下 VSYNC）、複合同期信号（以下 DE）などの同期信号による表示用タイミング情報と画像データから前記各ドライバに対する画像データと制御信号を出力する。本発明のタイミングコントローラは主にノイズ検出回路、VOE 制御信号生成回路 100、V 同期ノイズ検出回路 101、画像データ制御信号生成回路 102 とで構成される。

【0023】

信号線電極駆動回路 6 は、信号線駆動用ソースドライバ IC を直列接続した複数段構成でなり、タイミングコントローラ 16 から出力される HSP 信号、DLP 信号、POL 信号及び DCK 信号のタイミングでそれぞれの信号線駆動用ソースドライバが画像データを取り込み、1 ライン分の各画素毎に画像データをそれぞれ電圧値に変換して、1 ラインの対応する液晶パネルの画素電極に TFT のドレイン電極を介して供給する。

【0024】

走査線電極駆動回路 3 の走査線駆動用ゲートドライバ IC 9 は、タイミングコントローラ 16 から出力される VSP 信号、VOE 信号および VCK 信号に基づき、VCK 信号に同期して、1 ライン単位で前記各 TFT の走査線電極の全てを制御し、上方もしくは下方の 1 ライン分の各 TFT から順次導通させることにより、導通時点に信号線駆動用ソースドライバから供給される階調電圧を画素電極に印加する。

【0025】

以下、本発明のタイミングコントローラの動作について説明する。

【0026】

まず、走査線駆動用ゲートドライバ IC 9 の制御信号 VOE の制御方法について説明する。図 3 に動作のタイミングチャートを示す。以下図 3 を用いて説明を進める。

【0027】

本発明の実施例の一つであるタイミングコントローラ 16 は、まず外部より供給される HSYNC、VSYNC、DE の各同期信号に重畳したノイズを検出するためにノイズ検出回路 30 が必要となる。

【0028】

ノイズ検出回路 30 は、例えば外部から供給される同期信号に対して信号が 0 から 1 に切り替わる変化点をトリガとして内部で表示解像度に対する正常同期信号 59 を生成する。ノイズ検出は、この正常同期信号 59 と外部より供給された同期信号 56 とを比較させることで、本来変化するタイミングでは無いタイミングでの変化をノイズと認識させることで実現できる。本発明ではさらに V 同期ノイズ検出回路 34 を必要とする。

【0029】

V同期ノイズ検出回路34は、前記ノイズ検出回路30にて検出したノイズ信号57がどのラインにて発生したかを検出し計測する。どのラインで発生したかを検出するために前記正常同期信号59を使用して垂直期間を計測するために垂直期間カウンタ35を必要とする。前記ノイズ検出回路30にて検出したノイズ信号57のタイミングと前記垂直期間カウンタ35を使用してノイズが発生したラインを検出し、同じラインに複数回のノイズが発生したかを検出させる。

【0030】

さらに本発明では、走査線駆動用ゲートドライバIC9の出力イネーブル制御信号VOE19を制御し、導通時点に信号線駆動用ソースドライバIC8から供給される階調電圧を画素電極に印加することを制御する。そのため、前記ノイズ検出回路30にて検出したノイズの発生タイミング毎に走査線駆動用ゲートドライバIC9の出力イネーブル制御信号VOE19をOFFし、導通時点に信号線駆動用ソースドライバIC8から供給される階調電圧を画素電極に印加させない。さらにV同期ノイズ検出回路101にて検出した同ラインに対する複数回のノイズ検出タイミングにて走査線駆動用ゲートドライバIC9の出力イネーブル制御信号VOE19をONし、導通時点に信号線駆動用ソースドライバIC8から供給される階調電圧を画素電極に印加させる。

【0031】

次に、画像データの制御方法について説明する。

【0032】

画像データは、外部より供給されるため同期信号と同じようにノイズが重畳する可能性がある。しかしながら、表示データに依存するため、フィルタでノイズを検出もしくは除去することは出来ない。本発明ではまず外部から供給されたあるNライン目の画像データをラインメモリA33に格納する。ラインメモリA33はそのままラインメモリB36と画像データ出力制御回路38へ供給する。そうすることでラインメモリA33は、(N+1)ライン目の画像データを新たに格納することが出来る。ラインメモリB36は同様にラインメモリC37と画像データ出力制御回路38へ供給する。そのようにすることでラインメモリA33には(N+2)ライン目の画像データが、ラインメモリB36には(N+1)ライン目の画像データが、ラインメモリC37にはNライン目の画像データがそれぞれ格納されることになり、3ライン分の画像データをタイミングコントローラ16内部に保存しておくことが出来る。画像データ出力制御回路38は前記V同期ノイズ検出回路101にて検出したタイミングで外部から供給されたデータに対して出力画像データ25を制御させる。制御方法は、例えばラインメモリA33、ラインメモリB36、ラインメモリC37の出力を平均化させて出力させることが出来る。

【0033】

次に、同期信号に同期したノイズが重畳された場合に液晶表示上ノイズを見えにくくする方法について説明する。図16にフローチャートを示す。

【0034】

前述のVOE制御信号生成回路100とV同期ノイズ検出回路101から生成された出力イネーブル制御信号VOE19と画像データ制御信号生成回路102にて生成された画像データ信号26とを必要とする。動作の流れを以下に記載する。

【0035】

(1) 外部より供給されたHSYNC、VSYNC、DEの各同期信号に対してノイズが重畳された場合にノイズ検出回路30にてノイズを検出する。

【0036】

(2) ノイズを検出したことによって出力イネーブル制御信号VOE19の信号をHighもしくはLow固定させる。固定させることによって出力イネーブルをOFFすることが出来る。

【0037】

(3) 外部より供給されたHSYNC、VSYNC、DEの各同期信号に対するノイズが各同期信号もしくは伝送CLK周期毎のノイズであった場合、V同期ノイズ検出回路

10

20

30

40

50

101により出力イネーブル制御信号VOE19の信号をHighもしくはLow固定を解除する。

【0038】

(4) 解除することにより液晶表示上には画像データにはノイズが重畳されたデータが導通時点に信号線駆動用ソースドライバIC8から供給される階調電圧を画素電極に印加されるので、前記ノイズが重畳された画像データを画像データ制御信号生成回路102により出力する画像データを補完させる。

【0039】

なお、本実施例では、図2で本発明のタイミングコントローラを液晶表示装置に適用した例を説明したが、液晶表示装置に限られることなく、有機ELや電子ペーパー等他の表示装置にも適用可能である。

10

【0040】

このようにして各同期信号に同期したノイズが重畳された場合の誤動作状態の回避や液晶表示上のノイズを見えにくくする。

【0041】

(実施例2)

図6に本発明の実施例2のタイミングコントローラ16の構成を示す。

【0042】

図6において、本発明のタイミングコントローラ16は、外部から供給される各同期信号からノイズがどのような信号に同期しているかどうかを検出するために、前述の実施例1では垂直期間カウンタを用いていたが、この場合V同期ノイズを検出することになる。そこで、前記垂直期間カウンタを水平期間カウンタ41に、V同期ノイズ検出回路34をH同期ノイズ検出回路54に置き換えることにより、H同期ノイズ検出回路103を具備することで、前述の実施例1のようなVOE信号の制御および画像データ出力の制御が可能になる。

20

【0043】

(実施例3)

図7に本発明の実施例3のタイミングコントローラ16の構成を示す。

【0044】

図7において、本発明のタイミングコントローラ16は、外部から供給される各同期信号からノイズがどのような信号に同期しているかどうかを検出するために、前記垂直期間カウンタを伝送クロックカウンタ42に、V同期ノイズ検出回路34を伝送クロック周期同期ノイズ検出回路55に置き換えることにより、伝送クロック周期同期ノイズ検出回路104を具備することで、前述の実施例1のようなVOE信号の制御および画像データ出力制御が可能になる。

30

【0045】

(実施例4)

図8に本発明の実施例4のタイミングコントローラ16の構成を示す。

【0046】

図8において、前述の実施例1において具備したV同期ノイズ検出回路101と、実施例2において具備したH同期ノイズ検出回路103と、実施例3において具備した伝送クロック周期同期ノイズ検出回路104とを同時に具備することで、各同期信号および伝送クロックに同期したノイズを検出することが可能になる。

40

【0047】

同様に、図11に前述の実施例1において具備したV同期ノイズ検出回路101と、実施例2において具備したH同期ノイズ検出回路103を同時に具備した場合、図12に前術の実施例2において具備したH同期ノイズ検出回路103と、実施例3において具備した伝送クロック周期同期ノイズ検出回路104を同時に具備した場合、図13に前術の実施例1において具備したV同期ノイズ検出回路101と、実施例3において具備した伝送クロック周期同期ノイズ検出回路104を同時に具備した場合のタイミングコントローラ

50

１６の構成を示す。このような場合でも、同様に各同期信号および伝送クロックに同期したノイズを検出することが可能になる。

【００４８】

（実施例５）

図９に本発明の実施例５のタイミングコントローラ１６の構成を示す。

【００４９】

前述の実施例１にて、画像データ制御信号生成回路１０２にてラインメモリＡ３３、ラインメモリＢ３６、ラインメモリＣ３７を具備していたが、ラインメモリＤ４４のみとノイズを検出しラインメモリＤ４４への書き込みを画像データ書き込みＥｎａｂｌｅ５８で制御することで、ノイズ発生時の１ライン前の画像データと同じ画像データをそのまま出力させ、ノイズが重畳した画像データを液晶表示上の表示に影響を与えることを抑えることが可能になる。

10

また、図１７に本実施例の構成を前述の実施例２にて実施した場合、図１８に本実施例の構成を前述の実施例３にて実施した場合のタイミングコントローラ１６の構成を示す。このような場合でも同様に実施することが可能である。

【００５０】

（実施例６）

図１０に本発明の実施例６のタイミングコントローラ１６の構成を示す。

【００５１】

前述の実施例１にて、画像データ制御回路にてラインメモリＡ、ラインメモリＢ、ラインメモリＣを具備していたが、フレームメモリ４３とすることで、ノイズ発生時の１フレーム前の画像データと同じ画像データをそのまま出力させ、ノイズが重畳した画像データを液晶表示上の表示に影響を与えることを抑えることが可能になる。また、図１４に本実施例の構成を前述の実施例２にて実施した場合、図１５に本実施例の構成を前述の実施例３にて実施した場合のタイミングコントローラ１６の構成を示す。このような場合でも同様に実施することが可能である。

20

【符号の説明】

【００５２】


- １ 液晶表示装置
- ２ 液晶ディスプレイ
- ３ 走査線電極駆動回路
- ６ 信号線電極駆動回路
- ８ 信号線駆動用ソースドライバＩＣ
- ９ 走査線駆動用ゲートドライバＩＣ
- １２ タイミングコントローラ
- １３ タイミング生成部
- １４ 受信回路部
- １５ 画像データ処理部
- １６ タイミングコントローラ
- １７ 信号線電極
- １８ 走査線電極
- １９ 出力イネーブル制御信号ＶＯＥ
- ２５ 出力画像データ
- ２６ 画像データ信号
- ３０ ノイズ検出回路
- ３１ 保持回路
- ３３ ラインメモリＡ
- ３４ Ｖ同期ノイズ検出回路
- ３５ 垂直期間カウンタ
- ３６ ラインメモリＢ

30


40

50


【図 2】




【図 3】




【図 4】




【図 5】




【図6】




【図7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 1 2】




【図 1 3】




【図 14】




【図 15】




【図 16】



【図 17】



【図 18】



フロントページの続き

(51) Int. Cl.

F I

テーマコード (参考)

G 0 9 G	3/20	6 1 2 J
G 0 9 G	3/20	6 3 1 A
G 0 9 G	3/20	6 2 3 C
G 0 2 F	1/133	5 5 0

专利名称(译)	定时控制器和显示设备		
公开(公告)号	JP2016014808A	公开(公告)日	2016-01-28
申请号	JP2014137323	申请日	2014-07-03
[标]申请(专利权)人(译)	NEC液晶技术株式会社		
申请(专利权)人(译)	NLT科技有限公司		
[标]发明人	磯野克爾		
发明人	磯野 克爾		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
CPC分类号	G09G3/3611 G09G3/2096 G09G5/005 G09G5/18 G09G2310/08 G09G2320/0257 G09G2320/04 G09G2330/06 G09G2330/12 G09G2370/08		
FI分类号	G09G3/36 G09G3/20.611.C G09G3/20.670.E G09G3/20.612.L G09G3/20.633.D G09G3/20.612.J G09G3/20.631.A G09G3/20.623.C G02F1/133.550		
F-TERM分类号	2H193/ZA04 2H193/ZF11 2H193/ZJ11 5C006/AC21 5C006/AF53 5C006/AF64 5C006/AF65 5C006/AF68 5C006/BB16 5C006/BC03 5C006/BC11 5C006/BF02 5C006/BF05 5C006/BF14 5C006/BF22 5C006/BF38 5C006/FA18 5C006/FA31 5C080/AA10 5C080/BB05 5C080/DD12 5C080/JJ02 5C080/JJ04 5C080/JJ07		
其他公开文献	JP6425115B2		
外部链接	Espacenet		

摘要(译)	(21) 出願番号 (22) 出願日	特願2014-137323 (P2014-137323) 平成26年7月3日 (2014. 7. 3)	(71) 出願人 (74) 代理人 (72) 発明者 Fターム(参考)
解决的问题：当施加与同步信号 (HSYNC , VSYNC , DE等) 同步的外部噪声或传输时钟周期时，要使所施加的噪声对液晶显示器的影响很难看清。在不增加规模的情况下实现。基于从外部输入的参考输入信号 (HSYNC , VSYNC , DE等) ，生成用于扫描线驱动栅极驱动器的控制信号和信号线驱动源驱动器的控制信号的时序控制。以及一种噪声检测电路，其检测各种噪声进入输入信号，并基于该噪声检测电路的输出使栅极驱动器控制信号输出能够在预定时间段内关闭或开启。提供了使能信号生成单元，当检测到与垂直周期同步的噪声时，该使能信号生成单元输出信号 (VOE) 和图像数据输出控制电路，并且控制栅极驱动器控制信号以具有暂停周期。 [选型图]图1			303018827 NLTテクノロジー株式会社 神奈川県川崎市中原区下沼部1753番地 100114557 弁理士 河野 英仁 磯野 克爾 神奈川県川崎市中原区下沼部1753番地 NLTテクノロジー株式会社内 2H193 ZA04 ZF11 ZJ11 5C006 AC21 AF53 AF64 AF65 AF68 BB16 BC03 BC11 BF02 BF05 BF14 BF22 BF38 FA18 FA31 5C080 AA10 BB05 DD12 JJ02 JJ04 JJ07