

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-137785

(P2012-137785A)

(43) 公開日 平成24年7月19日(2012.7.19)

(51) Int.Cl.	F I	テーマコード (参考)
G02F 1/1343 (2006.01)	G02F 1/1343	2H088
G02F 1/1368 (2006.01)	G02F 1/1368	2H092
G02F 1/13 (2006.01)	G02F 1/13 1O1	5C094
G09F 9/00 (2006.01)	G09F 9/00 352	5G435
G09F 9/30 (2006.01)	G09F 9/30 330Z	
審査請求 有 請求項の数 7 O L (全 26 頁) 最終頁に続く		

(21) 出願番号	特願2012-80107 (P2012-80107)	(71) 出願人	000005049
(22) 出願日	平成24年3月30日 (2012. 3. 30)		シャープ株式会社
(62) 分割の表示	特願2009-271311 (P2009-271311) の分割	(74) 代理人	100101214 大阪府大阪市阿倍野区長池町2番2号
原出願日	平成16年7月16日 (2004. 7. 16)		弁理士 森岡 正樹
		(74) 代理人	100168701 弁理士 豆塚 浩二
		(72) 発明者	田中 義規 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通ディスプレイテクノロジーズ 株式会社内
		(72) 発明者	長岡 謙一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通ディスプレイテクノロジーズ 株式会社内
		最終頁に続く	


(54) 【発明の名称】 表示装置用基板及びそれを用いた液晶表示装置

(57) 【要約】

【課題】本発明は、静電気流入による層間短絡などの障害が生じたとしても容易に修復することのできる表示装置用基板を提供することを目的とする。

【解決手段】基板1上の表示領域内に配設され、表示領域の内方より表示領域の外方に向けて引き出し形成される第1の配線部10を有する。さらに、基板1上の表示領域の外の第1の配線部10と絶縁膜を介して交差して形成される第2の配線部70を有する。さらに、第2の配線部70に形成され、少なくとも交差する第1の配線部10と重なり合う領域に開口した開口部72を有する。さらに、開口部72の両端に形成され、絶縁膜を介して第1及び第2の配線部10、70が重なり合う重畳部74を有する。

【選択図】図2



【特許請求の範囲】**【請求項 1】**

基板上の表示領域内方より外方に向けて引き出し形成される第 1 の配線部と、
前記表示領域外方の前記第 1 の配線部と絶縁膜を介して交差して形成される第 2 の配線部と、
前記第 2 の配線部に形成され、少なくとも交差する前記第 1 の配線部と重なり合う領域に開口した開口部と、
前記開口部の両端に形成され、前記絶縁膜を介して前記第 1 及び第 2 の配線部が重なり合う重畳部と、
を含むことを特徴とする表示装置用基板。

10

【請求項 2】

請求項 1 記載の表示装置用基板において、
前記第 2 の配線部は、前記表示領域内に形成される複数の蓄積容量素子に各々共通接続された蓄積容量共通電極部を含むことを特徴とする表示装置用基板。

【請求項 3】

請求項 1 又は 2 に記載の表示装置用基板において、
前記基板上に配設され、前記第 1 の配線部を構成する各バスラインに各々接続される複数の静電気保護部をさらに有し、
前記第 2 の配線部は、前記複数の静電気保護部に各々共通接続された 1 本の静電気保護用共通配線部を含むことを特徴とする表示装置用基板。

20

【請求項 4】

請求項 1 乃至 3 のいずれか 1 項に記載の表示装置用基板において、
前記表示領域内の画素電極との間で横電界を形成するために配設され、前記画素電極と対応して形成される横電界形成用対向電極をさらに有し、
前記第 2 の配線部は、複数の前記横電界形成用対向電極と各々共通接続された 1 本の対向電極用共通電極部を含むことを特徴とする表示装置用基板。

【請求項 5】

複数のバスラインを有する基板を備えた表示装置において、
前記基板に、請求項 1 乃至 4 のいずれか 1 項に記載の表示装置用基板が用いられていることを特徴とする液晶表示装置。

30

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、表示装置用基板に関し、特に、薄膜トランジスタ (Thin Film Transistor: 以下、TFT という) をスイッチング素子として備えたアクティブマトリクス型の液晶表示装置 (Liquid Crystal Display) の製造工程において発生した静電気による破壊や層間短絡などの欠陥を容易に修復 (リペア) できる表示装置用基板に関する。

【背景技術】**【0002】**

アクティブマトリクス型の液晶表示装置は、優れた画像品質が得られるフラットパネル・ディスプレイとしてコンピュータや大型テレビを初めとする電子機器に広く利用されている。

40

【0003】

液晶表示装置は、アレイ基板と、アレイ基板と対向する対向基板と、アレイ基板と対向基板との間に封止された液晶層とを有する。アレイ基板には、複数の画素領域毎に形成された画素電極と、スイッチング素子として各画素電極に接続された TFT とが形成されている。対向基板には、全面に対向電極が形成されている。液晶表示装置は、画素電極及び対向電極から液晶層に対して電圧を印加することで液晶表示を行う。

【0004】

50

図10は、アレイ基板の一部を基板平面側から見た概略図である。同図に示すように、アレイ基板1001上には、駆動する画素電極を選択するための走査信号が順次入力される複数のゲートバスライン1010が互いに平行に配設されている。また、アレイ基板1001上には、複数のゲートバスライン1010にほぼ直交し、階調信号が入力される複数のドレインバスライン1020が配設されている。

【0005】

ここで、互いに直交する複数のゲートバスライン1010と複数のドレインバスライン1020とでマトリクス状に区画された矩形の各領域が画素領域である。この画素領域が複数配列されて表示領域(a)を構成する。各画素領域内には、TF T1040、画素電極1030、及び画素電極1030の電位変動を抑制する蓄積容量素子(ないしは蓄積容量形成部)1050が設けられている。

10

【0006】

また、アレイ基板1001には、図中横方向に沿って複数の蓄積容量素子1050に接続されてゲートバスライン1010と平行に形成される蓄積容量バスライン1060が複数配設されている。さらに、アレイ基板1001には、各ゲートバスライン1010と交差する方向(図中上下方向)に延在形成され、複数の各蓄積容量バスライン1060を束ねて共通電極として機能する蓄積容量共通電極部1070が配設されている。蓄積容量共通電極部1070は、各ゲートバスライン1010上に絶縁膜(不図示)を介して積層される。

【0007】

20

さらに、アレイ基板1001の端部に沿ってそれぞれ複数のTAB端子等の接続端子部が配置されている。これらの接続端子部から所定の信号がゲートバスライン1010及びドレインバスライン1020に供給される。

【0008】

ところで、ゲートバスライン1010、ドレインバスライン1020等は絶縁性のガラス基板上に形成されるため基本的に静電気に弱い。例えば、製造工程中でアレイ基板1001上に静電気が発生して、ゲートバスライン1010を通じて静電気が流入すると(図中矢印E1方向)、ゲートバスライン1010と蓄積容量共通電極部1070とが重なり合う部分で放電し、層間短絡Sが発生してしまう。この静電気は、基板製造時におけるステージからの剥離帯電以外にも、外部から侵入する場合がある。

30

【0009】

層間短絡Sが生じたゲートバスライン1010は、バスライン延伸方向の線欠陥が発生する不具合が生じ、パネルの製造歩留まりが著しく低下してしまう。特に、接続端子部からは静電気が侵入しやすく、ここから入った静電気は経路中にある容量成分に対して放電し、その容量部を破壊する。この場合、短絡箇所Sをレーザーリペア等で除去するにはゲートバスライン1010などを切断する必要があり、修復(リペア)は不可能だった。

【0010】

また、液晶表示装置の大型化及び高精細化が進むと、低抵抗化のため蓄積容量共通電極部1070の配線幅を太くする必要がある。この結果、ゲートバスライン1010と蓄積容量共通電極部1070とが重畳する重畳部の領域面積が大きくなるので、容量部が破壊される障害も大きくなる。

40

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特開2003-156763号公報

【発明の概要】

【発明が解決しようとする課題】

【0012】

本発明の目的は、静電流入入による層間短絡などの障害が生じたとしても容易に修復することのできる表示装置用基板を提供することにある。

50

【課題を解決するための手段】**【0013】**

上記目的は、基板上の表示領域内方より外方に向けて引き出し形成される第1の配線部と、前記表示領域外方の前記第1の配線部と絶縁膜を介して交差して形成される第2の配線部と、前記第2の配線部に形成され、少なくとも交差する前記第1の配線部と重なり合う領域に開口した開口部と、前記開口部の両端に形成され、前記絶縁膜を介して前記第1及び第2の配線部が重なり合う重畳部と、を含むことを特徴とする表示装置用基板によって達成される。

【発明の効果】**【0014】**

本発明によれば、冗長構成となる複数の重畳部を設けたので、静電気による層間短絡不良が各重畳部のうちいずれか一方の重畳部に生じたとしても、他方の重畳部により第2の配線部の導通経路を確保できると共に、層間短絡不良の修復を容易に行うことができ、製造の歩留まりを向上させることができる。

【図面の簡単な説明】**【0015】**

【図1】本発明の第1の実施の形態による液晶表示装置の全体の概略構成の一例を示す平面図である。

【図2】本発明の第1の実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。

【図3】本発明の第2の実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。

【図4】本発明の第3の実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。

【図5】本発明の第4の実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。

【図6】本発明の第5の実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。

【図7】本発明の第6の実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。

【図8】本発明の第7の実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。

【図9】本発明の第8の実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。

【図10】従来の表示装置用基板の基板平面の一部の構成の一例を示す図である。

【発明を実施するための形態】**【0016】**

以下、本発明の好適な実施の形態の一例について、図面を参照して具体的に説明する。

〔第1の実施の形態〕**（全体の概略構成）**

先ず、本発明の表示装置用基板を適用した液晶表示装置の全体の概略構成について、図1を参照して説明する。図1は、本実施の形態による液晶表示装置の全体の概略構成を示し、液晶表示装置のアレイ基板を基板平面側からみた状態を示している。

【0017】

本実施の形態では、アレイ基板上の両端に蓄積容量共通電極部を設けた場合を示し、その一端側の蓄積容量共通電極部には、当該蓄積容量共通電極とゲートバスラインとの交差領域に開口部を設けたことを特徴としている。本実施の形態による液晶表示装置の基本構成について以下説明する。

【0018】

本実施の形態の液晶表示装置は、図1に示すように、TFTや画素電極等が画素領域毎

10

20

30

40

50

に形成されたアレイ基板（表示装置用基板）１と、アレイ基板１に対向配置され、カラーフィルタ及び縦電界形成用の対向電極等が形成された対向基板２と、アレイ基板１及び対向基板２の間に封入された液晶層（図示せず）と、を含んで構成される。ここにおいて、画素電極（不図示）が水平方向及び垂直方向に配列されている領域が表示領域３である。

【００１９】

アレイ基板１は、図１に示すように、表示領域３に形成される各画素電極に所定のタイミングで走査信号を供給するためのゲートバスライン（第１のバスライン）１０と、各画素電極の電位変動を抑制して表示品質を向上させるための蓄積容量素子に接続され、各ゲートバスライン１０と平行に交互に配設される複数の蓄積容量バスライン６０と、複数の蓄積容量バスライン６０の各他端側に各々接続され、両側駆動を行うために基板の一端側に形成される一方の蓄積容量共通電極部（Ｃｓ共通電極）７０と、複数の蓄積容量バスライン６０の各一端側に各々接続され、基板の他端側に形成される他方の蓄積容量共通電極部８０と、複数のゲートバスライン１０及び複数の蓄積容量バスライン６０と略直交して形成され、所定のタイミングで階調信号を供給するためのドレインバスライン（第２のバスライン）（図１では不図示）と、を含んで構成される。

10

【００２０】

なお、ゲートバスライン１０は、本発明にいう「第１の配線部」に該当し、一方の蓄積容量共通電極部７０は、本発明にいう「第２の配線部」に該当するが、これに限らず、本発明にいう「第１の配線部」としては、ゲートバスライン１０、ドレインバスライン（図１では不図示）を含めることもできるし、本発明にいう「第２の配線部」としては、蓄積容量バスライン６０、蓄積容量共通電極部７０、８０を含めることもできる。

20

【００２１】

アレイ基板１は、対向基板２よりも大きく形成されており、対向基板２より突出する２辺の突出領域に駆動回路の配置領域が形成される。突出領域のうち一方の端部１ａには、複数のゲートバスライン１０を束ねるゲートＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）端子（外部接続端子）４が複数形成され、他方の端部１ｂには、複数のドレインバスラインを束ねるドレインＴＡＢ端子（外部接続端子）５が複数形成されている。

【００２２】

さらに、アレイ基板１の両端部側に位置するドレインＴＡＢ端子５には、ドレインバスラインの他に、一方及び他方の蓄積容量共通電極部７０、８０より延在形成される接続線６ａ、６ｂが接続されている。

30

【００２３】

複数本のゲートバスライン１０の一部は、ゲートバスライン１０より屈曲されて傾斜した状態で引き出される引き出し部を形成してゲートＴＡＢ端子４に接続される。

【００２４】

蓄積容量共通電極部７０、８０が両端に形成されているのは、蓄積容量バスライン６０の両側から電圧を供給することで、蓄積容量バスライン６０の配線長が長い場合や配線数が多い場合に対応できるようにするためである。

【００２５】

ゲートバスライン１０と一方の蓄積容量共通電極部７０とは、絶縁膜を介して重なり合うこととなるが、蓄積容量共通電極部７０は、この重なり合う領域に開口部を設けた構成としている。以下、具体的に説明する。

40

【００２６】

（本実施の形態のアレイ基板１の詳細構成）

ここで、本実施の形態の特徴、すなわち、アレイ基板１の蓄積容量共通電極部７０の具体的構成について図２を用いて説明する。図２は、本実施の形態によるアクティブマトリクス型液晶表示装置の画素電極が形成されるアレイ基板１の構成を示し、基板面に向かって見た複数の画像領域を示す図であり、図１中に破線の円Ａで囲んだ部分を拡大して示す図である。なお、図２では、図１に示した外部接続端子等の図示を省略している。

50

【0027】

アレイ基板1上には、図2に示すように、互いに並列して図の左右方向に延びる複数のゲートバスライン10（図2では2本示している）と、複数のゲートバスライン10と略直交するように互いに並列して上下方向に延びる複数のドレインバスライン20（図2では2本示している）とが形成されている。

【0028】

また、アレイ基板1上には、複数のゲートバスライン10及び複数のドレインバスライン20と交差する各交差部に各々配設された画素電極30及びTFT（駆動素子）40と、各画素電極30に対応して配設された蓄積容量素子50とが形成されている。

【0029】

蓄積容量素子50は、画素電極30の中央位置にてコンタクトホールで画素電極30と接続された蓄積容量電極（中間電極）と、蓄積容量電極の下層に形成された絶縁膜と、絶縁膜の下層に形成された蓄積容量バスライン60の蓄積容量電極と対向する部分領域である蓄積容量対向電極部と、を含む。蓄積容量素子50は、蓄積容量電極を一方の電極とし、蓄積容量バスライン60の蓄積容量対向電極部を他方の電極として蓄積容量を形成している。

【0030】

アレイ基板1では、TFT40がオン状態になると所定の電位が画素電極30毎に書き込まれ、液晶層に印加される電圧が画素領域毎に制御される。この液晶層に印加される電圧は、TFT40がオフ状態になっても次フレームまで維持される必要がある。ところが、TFT40に生じる寄生容量や画素電極30と共通電極との間に生じるリーク電流等により、画素電極30の電位は1フレーム期間内で変動してしまう。このため、蓄積容量素子50により画素電極30の電位の変動を抑制して、液晶層に印加される電圧が1フレーム期間維持されるようにしている。

【0031】

複数のゲートバスライン10のうちの一部は、表示領域（a）からゲートTAB端子4（図2では不図示）に向けて傾斜するように屈曲形成される屈曲部11を有している。屈曲部11は、蓄積容量共通電極部70の幅領域（b）に亘って形成されている。蓄積容量共通電極部70の配設位置より外方領域（c）には、ゲートTAB端子4が形成されている。なお、ゲートバスライン20の形成位置に応じて、ゲートTAB端子4に接続するために屈曲部11を形成する必要のないゲートバスライン20も存在する。

【0032】

蓄積容量バスライン60は、接続電極61及び接続部62a、62bを介して蓄積容量共通電極部70に電氣的に接続されている。

【0033】

蓄積容量共通電極部70は、表示領域（a）の外側位置にて、各ゲートバスライン10上に絶縁膜（不図示）を介して積層され、各ゲートバスライン10と重なり合う領域に、開口部72を形成している。

【0034】

開口部72は、ゲートバスライン10の屈曲部11に沿って開口している。開口部72の長さは、L1であり、蓄積容量共通電極部70の幅方向一端より開口部72の一端までの長さはL2であり、蓄積容量共通電極部70の幅方向他端より開口部72の他端までの長さはL3である。

【0035】

これにより、1本のゲートバスライン10に関し、長さL2、L3を構成する2つの各重畳部74が形成される。重畳部74は、蓄積容量共通電極部70と、蓄積容量共通電極部70の下層に形成される絶縁膜と、絶縁膜の下層に形成されるゲートバスライン10とを含む。

【0036】

従来は蓄積容量共通電極部70に開口部が形成されていないために、層間短絡が生じて

10

20

30

40

50

レーザカットなどにより修復を行うと、蓄積容量共通電極部 70 の導通が遮断されてしまう。これに対し、本実施の形態の蓄積容量共通電極部 70 では、開口部 72 を構成したことにより、1 本のゲートバスライン 10 につき少なくとも 2 つの重畳部 74 を備えた冗長構成を形成できる。このため、2 つの重畳部 74 のうちいずれか一方の重畳部 74 に短絡箇所 S が生じたとしても、他方の重畳部 74 により蓄積容量共通電極部 70 の導通経路を確保することができる。これにより、製造の歩留まりが向上する。

【0037】

また、蓄積容量共通電極部 70 が延在形成される方向の開口部 72 の長さ d は、ゲートバスライン 10 の幅よりやや大きく形成する。ゲートバスライン 10 と重なり合う領域以外は、層間短絡が生じ得ないので開口を設ける必要はない。こうすると、開口部 72 の開口面積をできるだけ小さくすることができ、蓄積容量共通電極部 70 を梯子構造として、蓄積容量共通電極部 70 の抵抗が不必要に高くなることを最小限に止めることができる。このため、蓄積容量共通電極部 70 は、梯子構造により殆ど抵抗が変化しないように形成できる。

10

【0038】

一方、開口部 74 の長さ L1 は、できるだけ長く形成し、各重畳部 74 の長さ L2、L3 は、できるだけ短く構成することが好ましい。すなわち、ゲートバスライン 10 と蓄積容量共通電極部 70 間の重畳面積が減少することで、ゲートバスライン 10 に関する容量成分も小さくできるため、ゲートパルスの波形鈍りを抑制できるという付加効果も生まれるからである。特に、蓄積容量共通電極部 70 は、例えば XGA (1024 × 768) 以上の解像度になると 500 乃至 1500 μm の太い配線幅を必要とするが、このような配線幅を要する場合にも、開口部 72 を形成することでゲートバスライン 10 の容量成分の一部となる蓄積容量共通電極部 70 との重なり領域での容量を減少させて、ゲートパルスの波形鈍りを小さくできる。また、重畳部 74 の長さ L2、L3 が短ければ重畳部 74 に形成される短絡箇所 S をレーザカット等で切断しやすくなるので、修復が容易となる。

20

【0039】

なお、TFT40 のゲート電極、ゲートバスライン 10 及び蓄積容量バスライン 60 は同一の導電層（第 1 の導電層）に形成され、TFT40 のソース電極及びドレイン電極、ドレインバスライン 60、蓄積容量共通電極部 70 は、同一の導電層（第 2 の導電層）に形成され、画素電極 30 及び接続電極 61 は同一の導電層（第 3 の導電層）に形成される。そして、各導電層間には絶縁膜が形成されており、導電層間の短絡を防止している。

30

【0040】

（短絡箇所の修復方法について）

本実施の形態の液晶表示装置は、上記のような構成からなり、以下のように作用する。まず、アレイ基板 1 の製造工程中に発生する静電気 E1 が、表示領域外のゲート TAB 端子 4 側から蓄積容量共通電極部 70 の配設位置に向けてゲートバスライン 10 を通じて侵入したとする。

【0041】

静電気 E1 が侵入すると、例えば図 2 左側の重畳部 74 の短絡箇所 S で層間短絡が発生する。そして、短絡箇所 S の修復を行うために、例えばパターン認識等による検査により短絡箇所を特定する。

40

【0042】

次いで、蓄積容量共通電極部 70 において、短絡箇所 S の両端側の切断位置 C1、C2 にレーザ光を照射しレーザカットにより切断する。この際に、切断される重畳部 74 の長さ L2 が短いので、容易に切断することができる。このようにして、重畳部 74 の蓄積容量共通電極部 70 を切断することで、短絡箇所 S では、蓄積容量共通電極部 70 とゲートバスライン 10 とを電氣的に分離することができる。

【0043】

これにより、層間短絡の修復を行うことができ、アレイ基板 1 は欠陥となることはない。このようにして、欠陥修復が完了する。なお、修復を行う際には、ゲートバスライン 1

50

0 側の修復は必要としない。

【 0 0 4 4 】

また、2つの各重畳部74による冗長構成により、ゲートTAB端子4側に形成される一方の重畳部74に短絡箇所Sが発生しても、他方の重畳部74においては蓄積容量共通電極70の導通経路を確保することができる。

【 0 0 4 5 】

以上のように本実施の形態によれば、蓄積容量共通電極部70に2つの重畳部74の冗長構成を形成できる。このため、製造工程中などに発生した静電気による層間短絡不良が、2つの各重畳部74のうちいずれか一方の重畳部74に生じたとしても、他方の重畳部74により蓄積容量共通電極部70の導通経路を確保しつつ修復を行うことができ、製造の歩留まりが向上する。

10

【 0 0 4 6 】

また、開口部72により蓄積容量共通電極部70を梯子構造として、開口部72の開口面積をできるだけ小さくすることにより、蓄積容量共通電極部70は、従来と殆ど抵抗が変化しないように形成できる。

【 0 0 4 7 】

さらに、重畳部74の面積が減少することで、ゲートバスライン10を流れるゲートパルスの波形鈍りも小さくできる。特に、太い配線幅を必要とする場合にも、開口部72を形成することで波形鈍りを小さくできる。また、重畳部74に形成される短絡箇所Sを、レーザカット等で切断しやすい。

20

【 0 0 4 8 】

さらにまた、開口部72には短絡箇所が生じ得ないことから、交差する領域のうち開口部以外の重畳部に短絡箇所を制限できる。このため、1つのバスライン当たりの短絡規模（短絡箇所の領域面積）を最小とすることができる。

【 0 0 4 9 】

また、狭額縁化の要求により駆動回路の配置領域である突出領域を小さく構成する場合には、ゲートバスライン10の屈曲部11の傾斜角度が急になる配線を有する部分が生じる。こうなると、蓄積容量共通電極部70とゲートバスライン10との重なり合う領域が増えてしまうが、本実施の形態では、開口部72を形成することにより重なり合う領域を減少させてゲートパルスの波形鈍りを抑制できる。

30

【 0 0 5 0 】

加えて、本実施の形態においては、従来のアレイ基板と比べて蓄積容量共通電極部の形状が異なるだけであるので、製造工程数を増加させることなく実施することができる。

【 0 0 5 1 】

〔第2の実施の形態〕

次に、本発明にかかる第2の実施の形態について、図3に基づいて説明する。なお、以下には、第1の実施の形態と実質的に同様の構成に関しては説明を省略し、異なる部分についてのみ述べる。図3は、本発明の第2の実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。

【 0 0 5 2 】

40

上述の第1の実施の形態では、1本のゲートバスライン10につき蓄積容量共通電極部70の開口部72を1個配設する構成としたが、本実施の形態では、1本のゲートバスライン110につき複数例えば2個の開口部172、174を設けて、重畳部176を3個もたせて冗長性をさらに高めた構成としている。

【 0 0 5 3 】

具体的には、図3に示すように、液晶表示装置に含まれるアレイ基板100は、第1の実施の形態と同様に、ゲートバスライン110、ドレインバスライン120、画素電極130、薄膜トランジスタ140、蓄積容量バスライン160、及び蓄積容量共通電極部170を含む構成である。

【 0 0 5 4 】

50

蓄積容量共通電極部 170 は、1 本のゲートバスライン 110 の屈曲部 111 に沿って 2 つの開口部 172、174 と、3 つの重畳部 176 とを有している。ここにおいて、開口部 172 の開口幅 L3 と、開口部 174 の開口幅 L6 とは、ほぼ等しく形成している。また、重畳部 176 の幅 L4 と幅 L7 とをほぼ等しく形成し、重畳部 176 の幅 L5 は、幅 L4 及び幅 L7 よりも長く形成している。

【0055】

なお、2 つの開口部 172、174 の全体の開口面積は、第 1 の実施形態の 1 つの開口部 72 (図 2) の開口面積よりも小さく形成することとなる。すなわち、図 3 の幅 L3 と幅 L6 とを加えた幅が、図 2 の幅 L2 の幅よりも小さく形成される。

【0056】

上記のような構成からなるアレイ基板 100 において、矢印 E1 方向から静電気が侵入した場合には、以下のように作用する。すなわち、短絡箇所 S にて層間短絡が生じた場合には、レーザを用いて短絡箇所 S の周縁を切断することとなる。

【0057】

ここで、開口部 172 及び開口部 174 を構成したことにより、3 つの電流経路のうち、1 つの電流経路がレーザカットにより切断されたとしても、残りの 2 つの各電流経路が確保される。

【0058】

さらに、層間短絡は、ゲートバスライン 110 に沿って侵入方向 E1 から順に短絡が形成されることも考えられる。すなわち、幅 L4 の重畳部 176 と幅 L5 の重畳部 176 とで各々短絡が生じる場合も有り得る。この場合、幅 L7 の重畳部 176 により電流経路を確保できるので、幅 L4 の重畳部 176 と幅 L5 の重畳部 176 をそれぞれレーザカット等により切断修復を行ったとしても、蓄積容量共通電極部 170 をそのまま利用することができる。

【0059】

以上のように本実施の形態によれば、開口部 172、174 を 2 つ設けて、蓄積容量共通電極部 170 とゲートバスライン 110 との重なり合う重畳部 176 が 3 つ形成されるので、3 つの電流経路のうち、1 つ或いは 2 つの電流経路がレーザカットにより切断されたとしても、他の電流経路を確保できる。

【0060】

〔第 3 の実施の形態〕

次に、本発明にかかる第 3 の実施の形態について、図 4 を参照しつつ説明する。図 4 は、本実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。なお、以下には、第 1 及び第 2 の実施の形態と実質的に同様の構成に関しては説明を省略し、異なる部分についてのみ述べる。

【0061】

上述の第 1 及び第 2 の実施の形態では、1 本のゲートバスライン 10 が延びる方向に沿って開口部 72 を形成する構成としたが、本実施の形態では、蓄積容量共通電極部 270 が延びる方向に沿って開口部 272 を形成する構成としている。

【0062】

具体的には、本実施の形態のアレイ基板 200 は、図 4 に示すように、第 1 の実施の形態と同様に、屈曲部 211 を含むゲートバスライン 210、ドレインバスライン 220、画素電極 230、薄膜トランジスタ 240、蓄積容量バスライン 260、及び蓄積容量共通電極部 270 を含む構成としている。

【0063】

蓄積容量共通電極部 270 の縦長の開口部 272 は、蓄積容量共通電極部 270 が延びる方向が長く開口している。開口部 272 は、複数例えば 4 個形成され、ゲートバスライン 210 の延びる方向に沿って配列されている。この結果、重畳部 274 が 5 個形成されている。

【0064】

10

20

30

40

50

このような開口部 272 の構成によれば、以下に示すような作用効果を有する。すなわち、第 1 及び第 2 の実施の形態では、ゲートバスラインの 10 の配線パターンに応じて各々開口部 72 を形成する必要があった。これに対し、本実施の形態においては、蓄積容量共通電極部 270 の開口部 272 を、蓄積容量共通電極部 270 の延びる配線方向に長く開口するように形成することにより、ゲートバスライン 210 の配線パターンに設計変更があった場合でも、蓄積容量共通電極部 272 の設計をし直す必要はない。

【0065】

例えば、互いに平行に配列される各ゲートバスライン 210 の間隔は、表示領域内でのピッチと、表示領域から引き出しされた外部接続端子側での配設ピッチとが異なるために、おのずと屈曲部 211 を形成せざるを得ない箇所も存在し得る。この際、各屈曲部の傾きが各ゲートバスライン 210 毎に各々異なる。このため、第 1 及び第 2 の実施の形態のような場合では、ゲートバスライン 10 の屈曲部 11 の傾斜角度などゲートバスライン 10 の配線パターンに合わせて、各開口部 72 の配置位置並びに形状も各々異ならせる必要があったが、本実施の形態のように、縦長に形成することで、蓄積容量共通電極部 272 の開口部 272 をデザイン上簡単に構成でき、レイアウトを設計する場合の負担が低減できる。

【0066】

特に、突出領域が狭い液晶表示パネルにあっては、突出領域が広い液晶表示パネルよりも、ゲートバスライン 210 の傾斜角度が非常に急になる部分も生じる。そのような場合には、ゲートバスライン 210 のレイアウトに依存せずに、縦長の開口部 272 を一様に形成できるので、開口部 272 を含む蓄積容量共通電極部 272 の製造が容易となる。また、層間短絡が生じた際の修復も容易となる。

【0067】

〔第 4 の実施の形態〕

次に、本発明にかかる第 4 の実施の形態について、図 5 を参照しつつ説明する。図 5 は、本実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。なお、以下には、前記第 1 の実施の形態と実質的に同様の構成に関しては説明を省略し、異なる部分についてのみ述べる。

【0068】

本実施の形態では、蓄積容量共通電極部 370 の配線方向に沿って絶縁膜を介して重なり合うようにバイパス配線 380 を同方向に沿って配設した構成としている。具体的には、本実施の形態のアレイ基板 300 は、図 5 に示すように、ゲートバスライン 310、ドレインバスライン 320、画素電極 330、薄膜トランジスタ 340、蓄積容量バスライン 360、蓄積容量共通電極部 370、及びバイパス配線 380 を含む構成としている。なお、バイパス配線 380 は、本発明にいう「第 3 の配線部」に該当する。

【0069】

蓄積容量共通電極部 370 は、ゲートバスライン 310 に沿った方向に開口する開口部 372 を構成している。この結果、重畳部 374 が 2 個形成される。

【0070】

バイパス配線 380 は、複数の開口部 372 を跨ぐようにして蓄積容量共通電極部 370 の配線方向に沿って形成され、蓄積容量共通電極部 370 の上に絶縁膜を介して積層される。

【0071】

接続部 382、384 は、バイパス配線 380 と蓄積容量共通電極部 370 とを電氣的に接続し、蓄積容量共通電極部 380 の修復工程にて、レーザ光の照射により溶融して形成される。図 5 においては、接続部 382、384 は、1 つの開口部 372 に対して例えば 4 個形成されている。これにより、バイパス配線 380 を蓄積容量共通電極部 370 と同じ機能をもたせることができる。

【0072】

上記のようなアレイ基板 300 の構成では、以下のように作用する。すなわち、外部か

10

20

30

40

50

らの静電気はゲートバスライン 310 から侵入するとは限らず、蓄積容量共通電極部 370 が配線される方向の一端であるドレイン T A B 端子側（図 5 中上方）から矢印 E 2 のような方向から静電気が流入することが考えられる。

【0073】

この場合、層間短絡は複数箇所及び場合があり、短絡箇所 S 1、S 2 が各重畳部 374 で各々発生する。そして、レーザカット等により短絡箇所 S 1、S 2 の双方を切断すると共に、バイパス配線 380 に対してレーザ光を照射することで、接続部 382、384 を形成する。

【0074】

これにより、レーザカット等により短絡箇所 S 1、S 2 の双方が切断されたとしても、バイパス配線 380 と接続部 382、384 により導通経路を確保することができ、蓄積容量共通電極部 370 の修復を行うことができる。

【0075】

しかも、接続部 382、384 は、短絡箇所 S 1、S 2 の修復工程にて切断時に利用するレーザ光照射位置を用いることで容易に形成できる。また、短絡した位置に応じて接続部 382、384 の形成位置を自由に決めることができる。

【0076】

なお、バイパス配線 380 は、画素電極等で使用される透明電極 (ITO: Indium Tin Oxide) 層を蓄積容量共通電極部 370 上の絶縁膜の上にパターンニングして形成するのが好ましい。

【0077】

すなわち、表示領域外では、絶縁性基板上にゲートバスライン 310（第 1 層）、絶縁膜（第 2 層）、蓄積容量共通電極部 370（第 3 層）、第 2 絶縁膜（第 4 層）、バイパス配線 380（第 5 層）がこの順で積層される。また、表示領域内（画素領域）の一部では、絶縁性基板上に蓄積容量バスライン 360（第 1 層）、絶縁膜（第 2 層）、蓄積容量電極（第 3 層）、第 2 絶縁膜（第 4 層）、画素電極 330（第 5 層）がこの順で積層される。

【0078】

このため、第 5 層のバイパス配線 380 は、画素電極 330 と同層に同一材料で同時に形成することが可能となる。これにより、特別に他の材料を用いて形成する必要がなく、透明電極層と同じ材料を用いることが可能であり、新たにプロセスを追加する必要はない。

【0079】

また、蓄積容量共通電極部 370 に開口部 372 を形成したとしても、バイパス配線 380 を構成したことにより、バイパス配線 380 と蓄積容量共通電極部 370 との各面積の総和によって低抵抗化を図ることができる。

【0080】

〔第 5 の実施の形態〕

次に、本発明にかかる第 5 の実施の形態について、図 6 を参照して説明する。図 6 は、本実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。なお、以下には、第 1 乃至第 4 の各実施の形態と実質的に同様の構成に関しては説明を省略し、異なる部分についてのみ述べる。

【0081】

上述の第 4 の実施の形態では、バイパス配線 380 を蓄積容量共通電極部 370 上に 1 つ配設する構成としたが、本実施の形態では、複数のバイパス配線 480 を蓄積容量共通電極部 470 上に配設する構成としている。具体的には、本実施の形態の液晶表示装置のアレイ基板 400 は、図 6 に示すように、ゲートバスライン 410、ドレインバスライン 420、画素電極 430、薄膜トランジスタ 440、蓄積容量バスライン 460、蓄積容量共通電極部 470、及び複数のバイパス配線 480（図 6 では 3 本）を含む構成としている。

10

20

30

40

50

【0082】

蓄積容量共通電極部470は、ゲートバスライン410に沿って開口部472を有している。複数のバイパス配線480の各々は、複数の開口部472を跨いで覆うようにして蓄積容量共通電極部470の配線方向に沿って形成され、蓄積容量共通電極部470上に絶縁膜を介して積層される。

【0083】

なお、中央のバイパス配線480には、蓄積容量共通電極部370と電氣的に接続される接続部482、484を構成している。接続部482、484は、蓄積容量共通電極部370の修復工程にて、レーザ光を照射することにより溶融して形成されるものである。

図6では、接続部482、484は、中央のバイパス配線480に2個形成されている。

10

【0084】

上述のような構成を有するアレイ基板400において、以下のように作用する。すなわち、静電気の流入は、外部の蓄積容量TAB端子側(図6中上方)から矢印E2のように、蓄積容量共通電極部470が配線される方向からも生じる。

【0085】

流入方向E2からの静電気によって層間短絡が短絡箇所S1及びS2にて生じた場合には、レーザカットにより当該箇所を切断しても、バイパス配線480により、接続部482、484を介して導通経路を確保することができる。

【0086】

ところで、ゲートバスライン410からの静電気の流入による層間短絡も短絡箇所S1、S2のみならず、蓄積容量共通電極部470が開口部472を形成していることにより、ゲートバスライン410とバイパス配線480との層間短絡も考えられる。このような場合でも、複数のバイパス配線480を構成しておくことにより、蓄積容量共通電極部470の修復を容易に行うことができる。

20

【0087】

以上のように本実施の形態によれば、バイパス配線480を複数形成することにより、各方向からの静電気流入により蓄積容量共通電極部470の各重畳部が全て短絡したとしても、複数のバイパス配線480のうちいずれかを利用することができるようになっている。これにより、蓄積容量共通電極部470の導通を確保でき、短絡箇所の修復とバイパス配線480の接続をレーザ光を利用するだけでパネル全体の修復が可能となる。

30

【0088】

〔第6の実施の形態〕

次に、本発明にかかる第6の実施の形態について、図7を参照しつつ説明する。図7は、本実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。なお、以下には、第1乃至第5の実施の形態と実質的に同様の構成に関しては説明を省略し、異なる部分についてのみ述べる。

【0089】

上述の第5の実施の形態では、蓄積容量共通電極部470と複数のバイパス配線480との電氣的接続手段として、レーザ接続による構成としたが、本実施の形態では、コンタクトホール部を予め形成しておく構成としている。具体的には、本実施の形態の液晶表示装置のアレイ基板500は、図7に示すように、ゲートバスライン510、ドレインバスライン520、画素電極530、薄膜トランジスタ540、蓄積容量バスライン560、蓄積容量共通電極部570、及び、複数のバイパス配線580(図では3本の例を示している)を含む構成としている。

40

【0090】

蓄積容量共通電極部570は、ゲートバスライン510に沿って開口部572a、572bを有している。

【0091】

各バイパス配線580は、複数例えば3つ形成されており、各々、複数の開口部572

50

a、572bを跨ぐようにして蓄積容量共通電極部570の配線方向に沿って形成され、蓄積容量共通電極部570上に第2絶縁膜を介して積層される。

【0092】

各バイパス配線580は、蓄積容量共通電極部570と接続部582、584、585、586を介して電氣的に接続される構成としている。1つのバイパス配線580について説明すると、1つの開口部572aに対して図中上方の接続部582と図中下方の接続部582を構成して導通経路を確保し、他の1つの開口部572bに対しても図中上方の接続部586と図中下方の接続部588を構成している。そして、1つの開口部572aに対して、3つのバイパス配線580が並んで設けられている。

【0093】

接続部582、584、585、586は、不図示の絶縁膜を開口して形成されたコンタクトホール部を介して、バイパス配線580と蓄積容量共通電極部570とを電氣的に接続している。

【0094】

本実施の形態においては、1本のゲートバスライン510について、複数のバイパス配線部580と蓄積容量共通電極部570とを予め接続部582、584、585、586により接続した構成としている。

【0095】

このために、各方向からの静電気流入により短絡箇所S1、S2に加えて、1本のバイパス配線580とゲートバスライン510とで短絡が生じたとしても、他のバイパス配線580を利用することができるので、他のバイパス配線580を通じて蓄積容量共通電極部570の導通を確保することができ、パネル全体の修復が可能となる。

【0096】

また、蓄積容量共通電極部570は、バイパス配線580の面積を含めることができるので、低抵抗化を図ることができる。

【0097】

さらに、ゲートバスライン510と蓄積容量共通電極部570との間の層厚と、ゲートバスライン510とバイパス配線580との間の層厚が異なることから、バイパス配線580には静電気による影響を少なくでき、バイパス配線580とゲートバスライン510との層間短絡は生じにくいので好ましい。なお、バイパス配線580と蓄積容量共通電極部570との間の層間膜厚を厚くする構成としてもよい。

【0098】

〔第7の実施の形態〕

次に、本発明にかかる第7の実施の形態について、図8を参照しつつ説明する。図8は、本実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。なお、以下には、第1乃至第6の実施の形態と実質的に同様の構成に関しては説明を省略し、異なる部分についてのみ述べる。

【0099】

上述の第1乃至第6の実施の形態では、ゲートバスライン10と蓄積容量共通電極部70との層間短絡による修復を容易にする構成としたが、本実施の形態においては、ESD(Electro Static Discharge)保護部用の配線を束ねる静電気保護用共通電極部670とゲートバスライン610との間で短絡が形成される場合を示している。

【0100】

図8は、静電気保護用共通電極部670が形成された静電気保護部620の構造例を示している。具体的には、アレイ基板600は、図8に示すように、ゲートバスライン610と、ゲートバスライン610に接続され、静電気によるTFTの破壊を防止するための静電気保護部620と、静電気保護部620より延在形成される静電気保護用バスライン660とを有する。

【0101】

10

20

30

40

50

さらに、アレイ基板 600 は、複数の静電気保護用バスライン 660 を束ねる静電気保護用共通電極部 670 を有する。静電気保護用共通電極部 670 は、表示領域とゲート T A B 端子（不図示）との間に、ゲートバスライン 610 と交差する方向（図中上下方向）に延在形成される。

【0102】

なお、ゲートバスライン 610 は、本発明にいう「第 1 の配線部」に該当し、静電気保護用共通電極部 670 は、本発明にいう「第 2 の配線部」に該当するが、これに限らず、本発明にいう「第 1 の配線部」としては、ゲートバスライン 10、ドレインバスライン（図 1 では不図示）を含めることもできるし、本発明にいう「第 2 の配線部」としては、静電気保護用バスライン 660、静電気保護用共通電極部 670 を含めることもでき、加えて第 1 の実施の形態の蓄積容量バスライン 60、蓄積容量共通電極部 70、80 を含めることもできる。

10

【0103】

静電気保護部 620 は、静電気保護回路であり、例えば、ゲートバスライン 610 に接続された第 1 のスイッチング素子である第 1 の T F T 622 と、同じくゲートバスライン 610 に接続された第 2 のスイッチング素子である第 2 の T F T 624 と、第 1 の T F T 622 及び第 2 の T F T 624 と静電気保護用バスライン 660 に接続される第 3 の T F T 626 とから構成される。

【0104】

第 1 乃至第 3 の各 T F T 622、624、626 の各ゲート電極 G は、ゲートバスライン 610 及び画素領域の T F T のゲート電極を形成する際に、ガラス基板上に同時に形成される。第 1 及び第 3 の T F T 622、626 のゲート電極 G は、他の配線構造から電氣的に孤立して形成されている。

20

【0105】

第 1 乃至第 3 の T F T 622、624、626 のソース電極 S / ドレイン電極 D は、静電気保護用バスライン 660 及び静電気保護用共通電極部 670 の形成と同時に同一の形成材料で形成される。第 1 の T F T 622 のソース電極 S と第 2 の T F T 624 のソース電極 S は、それぞれコンタクトホール部 630、632 を介してゲートバスライン 610 に接続されている。第 1 及び第 3 の T F T 622、626 間のソース電極 S / ドレイン電極 D は、導電体として機能すると共に、第 2 の T F T 624 のゲート電極 G との間で容量を形成している。第 2 の T F T 624 のドレイン電極 D と第 3 の T F T 626 のドレイン電極 D は、静電気保護用バスライン 660 を介して静電気保護用共通電極部 670 に接続されている。

30

【0106】

また、本例においては、第 1 及び第 3 の T F T 622、626 のチャネル長を、第 2 の T F T 624 のチャネル長より短く形成している。こうすることにより、非常に鋭いパルス電圧で静電気がゲートバスライン 610 に発生した場合には、第 2 の T F T 624 が破壊される前に第 1 又は第 3 の T F T 622、626 が先に破壊されて第 2 の T F T 624 を保護することができる。このため、第 1 又は第 3 の T F T 622、626 のいずれかが破壊されたとしてもゲートバスライン 610 と静電気保護用共通電極部 670 とが直接短絡することがないので、T F T 試験も含め、その後の工程に支障が生じることはない。

40

【0107】

また、第 1 及び第 3 の T F T 622、626 のチャネル幅を等しくし、且つ第 2 の T F T 624 のチャネル幅と同程度の長さにしている。従って、第 2 の T F T 624 の導電率と、第 1 及び第 3 の T F T 622、626 を直列にみたときの導電率がほぼ同一となり、静電気保護における電流の分担を第 2 の T F T 624 と第 1 及び第 3 の T F T 622、626 とで分けることができる。

【0108】

静電気保護用共通電極部 670 は、ゲートバスライン 610 の上に絶縁膜（不図示）を介して積層される。また、静電気保護用共通電極部 670 は、図 8 に示すように、ゲート

50

バスライン 610 と重なり合う領域にて、ゲートバスライン 610 の屈曲部 611 に沿って形成される開口部 672 を有している。

【0109】

開口部 672 は、各ゲートバスライン 610 について各々 1 個ずつ形成され、開口部 672 の両縁には各重畳部 674 が形成されている。

【0110】

上記のような構成の液晶表示装置のアレイ基板 600 において、ゲートバスライン 610 の外部側から静電気 E1 が流入すると、静電気保護用共通電極部 670 とゲートバスライン 610 との間で層間短絡が短絡箇所 S において発生する。

【0111】

そして、静電気保護用共通電極部 670 において、短絡箇所 S の両端側である切断位置 C1、C2 をレーザカットすることで層間短絡の修復を行うことができる。これにより、一方の重畳部 674 が切断されても、他方の重畳部 674 により導通経路を確保することができる。このため、静電気保護用共通電極部 670 の修復を容易に行うことができる。この際、ゲートバスライン 610 側の修復を必要としない。

【0112】

このように、前記各実施の形態の各共通配線部の他に、ゲートバスライン 610 の静電気を防止する静電気保護部（静電気保護回路ないしは静電気保護素子）620 に接続される静電気保護用バスライン 660 を束ねる静電気保護用共通電極部 670 にも、ゲートバスライン 610 に対し重なり合う領域に開口部 672 を形成する構成を採用することができ、修復を容易としている。

【0113】

なお、本実施の形態においては、ゲートバスライン 610 に静電気保護部 620 を形成する構成としたが、ドレインバスライン（不図示）に静電気保護部 620 を配設する構成としてもよい。さらに、ゲートバスライン 610 及びドレインバスラインの各々に静電気保護部 620 を配設する構成としてもよいことは言うまでもない。そして、静電気保護用共通電極部 670 をバスライン側の共通線として構成する場合であっても静電気保護用共通電極部 670 に開口部を設けてもよい。

【0114】

また、上記に示す静電気保護回路の構造は、画素領域にチャネルエッチング型 TFT が形成される液晶表示装置に適用されるが、これに限定されるものではなく、エッチングストッパ型 TFT を備えた液晶表示装置に本実施の形態による静電気保護回路を適用してもよい。加えて、第 1 の TFT 622、第 3 の TFT 626 に代えて第 1、第 2 の抵抗体を構成してもよい。

【0115】

また、静電気保護部 620 の構成としては、本実施の形態に開示した静電気保護回路に限らず、静電気保護素子であってもよい。この際、電気的には各バスラインを互いに高抵抗素子で接続することで、一本のバスラインに流れる電流を拡散させる役目をもつ共通配線部が配置される。この共通配線はゲートまたはドレインバスラインに対し重なり合う配線となるため、第 1、第 2 の実施の形態と同様に重畳部の一方を一部除去することで電極の修復が可能となる。

【0116】

さらに、各バスラインにそれぞれ 1 組の静電気保護部 620 を形成し、かつ、静電気保護部 620 に形成された素子をできるだけ共有化して、全体の素子数を少なくして形成してもよい。こうすることにより、構成素子の不良発生率や素子の占有する面積等を少なくして、構成素子数を低減できる。

【0117】

〔第 8 の実施の形態〕

次に、本発明にかかる第 8 の実施の形態について、図 9 を参照しつつ説明する。図 9 は、本実施の形態による表示装置用基板の基板平面の一部の構成の一例を示す図である。な

10

20

30

40

50

お、以下には、第 1 の実施の形態と実質的に同様の構成に関しては説明を省略し、異なる部分についてのみ述べる。

【0118】

上述の第 1 乃至第 6 の実施の形態においては、ゲートバスライン 10 と蓄積容量共通電極部 70 との層間短絡による修復を容易にする構成としたが、本実施の形態においては、IPS (In Plane Switching) 方式 (横電界方式) の液晶表示装置において、アレイ基板 700 に形成される (画素電極、TFT の各ソース電極、ゲート電極、ドレイン電極、蓄積容量素子以外の) 横電界形成用の対向電極 (TN 又は VA 方式における対向基板側の縦電界形成用の対向電極とは異なる) の各ラインを束ねた電極部に利用した構成としている。

10

【0119】

この横電界方式の液晶表示装置では、TFT や画素電極、横電界形成用の対向電極等が画素領域毎に形成されたアレイ基板 700 (表示装置用基板) と、アレイ基板 700 に対向配置された対向基板 (図示せず) と、これらのアレイ基板 700 及び対向基板の間に封入された液晶層 (図示せず) と、を含んで構成される。ここにおいて、画素電極 730 及び横電界形成用の対向電極 750 が対向して互いに櫛歯状に配列されている領域が表示領域である。

【0120】

図 9 は、横電界方式の液晶表示装置のアレイ基板を液晶層側から見た基板平面を示している。なお、同図では、ゲートバスラインの外部接続端子領域については途中の図示を省略し、表示領域近傍のみを示している。

20

【0121】

具体的には、アレイ基板 700 は、横電界方式の液晶表示装置に用いられるものであり、図 9 に示すように、互いに各々直交する複数のゲートバスライン 710 (第 1 のバスライン) 及び複数のドレインバスライン 720 (第 2 のバスライン) と、複数のゲートバスライン 710 と複数のドレインバスライン 720 との各交差部に各々配置された各 TFT 740 のソース電極及び各画素電極 730 とを有する。

【0122】

さらに、アレイ基板 700 は、各画素電極 730 に対応して各々配置され画素電極 730 との間で横電界を形成する各横電界形成用対向電極 750 と、各横電界形成用対向電極 750 に各々接続されるとともに、各ゲートバスライン 720 の間に各々形成された複数の対向電極用バスライン (第 3 のバスライン) 760 と、複数の対向電極用バスライン 760 を束ねる束ね部として機能する対向電極用共通電極部 770 と、を含む構成としている。

30

【0123】

なお、ゲートバスライン 710 は、本発明にいう「第 1 の配線部」に該当し、対向電極用共通電極部 770 は、本発明にいう「第 2 の配線部」に該当するが、これに限らず、本発明にいう「第 1 の配線部」としては、ゲートバスライン 710、ドレインバスライン 720 を含めることもできるし、本発明にいう「第 2 の配線部」としては、前記各実施の形態の蓄積容量バスライン・蓄積容量共通電極部、静電気保護用バスライン、静電気保護用共通配線部を含めることもできる。

40

【0124】

ドレインバスライン 720 は、図 9 に示すように、図中上下方向に延在形成されており、階調信号が供給される。ゲートバスライン 710 は、ドレインバスライン 720 に直交して図中左右方向に延在形成されるものであり、走査信号が供給される。これらドレインバスライン 720 とゲートバスライン 710 とで画定される領域が画素領域である。

【0125】

なお、ドレインバスライン 720 の一端部には外部の素子と電氣的な接続を行うための外部接続端子 (図示せず) が設けられている。同様に、ゲートバスライン 710 の一端部には外部の素子と電氣的な接続を行う外部接続端子が設けられている。

50

【0126】

TFT740は、例えばチャネルエッチ型等に形成され、各ドレインバスライン720とゲートバスライン710との交差位置近傍に形成されている。TFT740のドレイン電極は、ドレインバスライン720から引き出されて、その端部がゲートバスライン710上の動作半導体層（図示せず）上の一端辺側に位置するように形成されている。TFT740のソース電極は、ドレイン電極に対向するように動作半導体層上の他端辺側に形成されている。このような構成において動作半導体層直下のゲートバスライン710領域が当該TFT740のゲート電極として機能するようになっている。

【0127】

なお、図示は省略しているが、ゲートバスライン710上にはゲート絶縁膜が形成され、ゲート絶縁膜上にはチャネルを構成する動作半導体層が形成されている。動作半導体層は、ゲートバスライン710上方でゲートバスライン710に沿って形成されており、隣接する他の画素領域のTFTの動作半導体層と電気的に分離されている。図9に示すTFT構造は、ゲート電極がゲートバスライン710から引き出されて形成されておらず、直線形状に形成されたゲートバスライン710の一部をゲート電極として用いる構成になっている。

【0128】

画素電極730は、TFT740のソース電極より画素領域内に直接引き回されて、図中上方から下方に延びる略櫛歯状の第1の凹凸部を形成している。

【0129】

横電界形成用対向電極740は、アレイ基板700上の画素領域内に形成され、画素電極730の第1の凹凸部に噛み合うように対向して図中上下に延びる略櫛歯状の第2の凹凸部を形成している。

【0130】

IPS方式では、液晶層に対し水平方向（横方向）に電界をかけるため、アレイ基板700には、画素電極730、TFT740のゲート電極・ドレイン電極・ソース電極と共にアレイ基板700に設けられている。そして、画素電極730と横電界形成用対向電極750とで横電界を形成するようにしている。

【0131】

因みに、横電界形成用対向電極750は、IPS方式における対向電極であり、前記第1ないし第7の各実施の形態では、縦電界方式（TN方式またはVA方式）における対向基板側の対向電極（縦電界形成用対向電極）とは異なるものである。

【0132】

図9の一般的なIPS方式の画素構成では、横電界形成用対向電極750は、画素電極730に対し、適当な間隔を設けて平行に形成される。

【0133】

対向電極用バスライン760は、各横電界形成用対向電極740に各々接続され、各ゲートバスライン710と平行に配置される。また、対向電極用バスライン760は、表示領域外で束ねられて対向電極用共通電極部770を構成し、別途所定の電位を与えられる外部の電極部へと延伸される。このため、束ねられた対向電極用共通電極部770は、ゲートバスライン710の引き出し部と交差する。

【0134】

対向電極用共通電極部770は、各ゲートバスライン710の上に絶縁膜（不図示）を介して積層され、各ゲートバスライン710と重なり合う領域に、開口部772を形成している。開口部772は、ゲートバスライン710の屈曲部711に沿って開口している。従って、ゲートバスライン710と重なり合う重畳部774を形成している。

【0135】

上記のような構成の液晶表示装置のアレイ基板700において、ゲートバスライン710のゲートTAB端子側から静電気E1が流入すると、対向電極用共通電極部770とゲートバスライン710との間で層間短絡が短絡箇所Sにおいて発生する。2つの各重畳部

10

20

30

40

50

774のうちの一方の重畳部774がゲートバスライン710と重なり合っているからである。

【0136】

そして、対向電極用共通電極部770において、短絡箇所Sの両端側である切断位置C1、C2をレーザカットすることで層間短絡の修復を行うことができる。これにより、一方の重畳部774が切断されても、他方の重畳部774により導通経路を確保することができる。このため、対向電極用共通電極部770の修復を容易に行うことができる。この際、ゲートバスライン710側のレーザカット等による修復を必要としない。

【0137】

以上のように本実施の形態によれば、開口部の構成は、各実施の形態の各共通電極の他に、IPS方式のアレイ基板においても採用することができ、横電界形成用対向電極に接続された各バスラインを束ねる対向電極用共通配線部においても利用することができ、第1の実施の形態と同様の作用効果を奏しながらも、IPS表示装置用基板においても、修復を容易としている。

【0138】

〔各種変形例〕

なお、本発明の表示装置用基板及びそれを用いた液晶表示装置に関して、いくつかの特定の実施の形態に従って説明してきたが、各実施の形態に対して種々の変形が可能である。

【0139】

例えば、上述の各実施の形態では、ゲートバスラインと蓄積容量共通電極部、ゲートバスラインと対向電極用共通電極部、ゲートバスラインと静電気保護用共通電極部の関係で説明してきたが、ドレインバスラインと蓄積容量共通電極部、ドレインバスラインと対向電極用共通電極部、ドレインバスラインと静電気保護用共通電極部との場合でも同じ手法が適用できるのは言うまでもない。

【0140】

またさらに、第2の実施の形態では、1本のゲートバスラインにつき、2個の開口部を設けた構成としたが、3個以上設ける構成としてもよい。この場合、ゲートバスラインからの静電気流入は、外部接続端子側から流入するが、層間短絡が第1開口部と端縁との間の第1重畳部に形成され、次いで第2開口部と第1開口部との間の第2重畳部に順次生じる場合があるが、このような場合にも、前記第1重畳部及び第2重畳部をレーザカットしても、第2開口部と第3開口部との間の第3重畳部及び第3開口部と他方の端縁との間の第4重畳部にて導通を確保できるので、液晶表示パネル全体の修復をより容易に行うことができる。

【0141】

さらに、第1乃至第6の実施の形態においては、蓄積容量共通電極部がアレイ基板の両端に配設された場合の構成としたが、一端側のみに蓄積容量共通電極部が配設された場合の構成であってもよい。

【0142】

なお、第7の実施の形態のESDの構成、並びに第8の実施の形態のIPSの構成によるラインを束ねる共通電極部を、第1乃至第6の各実施の形態のいずれかに記載の共通電極部の構成（開口部の形状やバイパス配線等）としてもよいということは言うまでもない。

【0143】

また、アレイ基板は、第1乃至第6の実施の形態の蓄積容量共通電極部の構成に加えて、第7の実施の形態の静電気保護用共通電極部に開口部を設けた構成でもよい。さらに、開口部を形成しない蓄積容量共通電極部に、第7の実施の形態の開口部を設けた静電気保護用共通電極部を加えるアレイ基板の構成をでもよい。また、アレイ基板は、第1乃至第6の各実施の形態の蓄積容量共通電極部の構成に加えて、第8の実施の形態の対向電極用共通電極部に開口部を設けた構成でもよい。さらに、開口部を形成しない蓄積容量共通電

10

20

30

40

50

極部に、第 8 の実施の形態の開口部を設けた対向電極用共通電極部を加えるアレイ基板の構成をでもよい。

【0144】

さらに、アレイ基板は、第 1 乃至第 6 の実施の形態の蓄積容量共通電極部の構成に加えて、第 7 の実施の形態の開口部を有する静電気保護用共通電極部と、第 8 の実施の形態の開口部を有する対向電極用共通電極部とを全て設けた構成でもよい。この場合において、静電気保護用共通電極部の構成は、第 1 乃至第 6 の各実施の形態の共通電極部の構成を採用してよいし、対向電極用共通電極部の構成は、第 1 乃至第 6 の各実施の形態の共通電極部の構成を採用してよい。また、蓄積容量共通電極部、静電気保護用共通電極部、対向電極用共通電極部のうちいずれかに開口部を設けない構成であってもよい。

10

【0145】

またさらに、ゲートバスラインと交差する側の一方の共通する配線部の構成は、前記第 1 乃至第 6 の実施の形態のいずれかの構成とし、ドレインバスラインと交差する側の他方の共通する配線部の構成は、前記第 1 乃至第 6 の実施の形態のいずれかの構成とする場合であってもよい。この場合に加えて、第 7 の実施の形態の ESD の構成、並びに第 8 の実施の形態の IPS の構成によるラインを束ねる共通電極を配置した構成や、さらに加えて ESD 構成あるいは IPS 構成での開口部あるいはバイパス配線を形成してもよい。

【0146】

また、前記各実施の形態では、外部接続端子として、TAB 端子を構成する例を開示したが、COG (Chip On Glass) タイプの構成としてもよい。この場合には、前記外部接続端子に接続される IC チップは、予め製造段階でアレイ基板と同一のプロセスで形成することが好ましい。

20

【0147】

さらに、アレイ基板の露出した額縁領域のうち左側には、ゲートバスラインを駆動するドライバ IC が搭載された複数の TCP (Tape Carrier Package) が実装されることが好ましい。また、アレイ基板 1 の露出した領域のうち図の上側には、ドレインバスラインを駆動するドライバ IC が搭載された複数の TCP が実装されることが好ましい。複数の TCP は、周辺回路基板 (図示せず) に接続される。

【0148】

なお、アレイ基板の四隅の端部には、対向基板と貼り合わせた際に、対向基板側に形成されている縦電界用対向電極とトランスファ部を介して電氣的に接続されるトランスファ形成領域を配置することが好ましい。この際、トランスファ形成領域には、例えば蓄積容量バスラインと同一の形成材料からなる下部電極と、画素電極と同一の形成材料からなる上部電極とで構成される接続パッドをそれぞれ形成することが好ましい。接続パッドは、蓄積容量共通配線部に電氣的に接続され、トランスファ形成領域は、アレイ基板の少なくとも 1 組の対角近傍、又はアレイ基板のゲートバスラインの延びる方向に沿う 1 辺の少なくとも両端部近傍に配置されるのが望ましい。また、さらに多数のトランスファ形成領域を例えば表示領域の周囲にほぼ均等に配置してもよい。

30

【0149】

加えて、本発明は、上記実施の形態に限らず種々の変形が可能である。例えば上記実施の形態では、TF T をスイッチング素子に用いたアクティブマトリクス型の液晶表示装置を例にとって説明したが、本発明はこれに限らず、他の表示装置、例えば、ダイオード素子 (MIM) 等の非線型素子を用いたアクティブマトリクス型の液晶表示装置やパッシブ型の液晶表示装置、あるいは EL (エレクトロルミネッセンス) 表示装置や PDP (プラズマディスプレイ装置) 等種々の表示装置用基板に適用することが可能である。

40

【0150】

また、上述した表示装置用基板を、各種の液晶表示装置に利用した構成としてもよい。この場合、液晶表示装置は、駆動回路などを備えて構成され、駆動回路は、液晶表示装置を駆動するものであり、ゲートライン駆動回路やドレインライン駆動回路のほか、電源回路、表示情報処理回路、製造後の検査に用いる検査回路などを含んだものである。表示情

50

報処理回路は、表示情報を処理して出力し、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。

【0151】

さらに、上記実施形態には種々の段階が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。つまり、上述の各実施の形態同士、あるいはそれらのいずれかと各変形例のいずれかとの組み合わせによる例をも含むことは言うまでもない。この場合において、本実施形態において特に記載しなくとも、各実施の形態及び変形例に開示した各構成から自明な作用効果については、当然のことながら本例においても当該作用効果を奏することができる。また、実施形態に示される全構成要件から幾つかの構成要件が削除された構成であってもよい。

10

【0152】

そして、これまでの記述は、本発明の実施の形態の一例のみを開示しており、所定の範囲内で適宜変形及び/又は変更が可能であるが、各実施の形態は例証するものであり、制限するものではない。

【0153】

以上説明した本発明の第1乃至第8の実施の形態による表示装置用基板及びそれを用いた液晶表示装置は、以下のようにまとめられる。

(付記1)

基板上の表示領域内方より外方に向けて引き出し形成される第1の配線部と、
前記表示領域外方の前記第1の配線部と絶縁膜を介して交差して形成される第2の配線部と、

20

前記第2の配線部に形成され、少なくとも交差する前記第1の配線部と重なり合う領域に開口した開口部と、

前記開口部の両端に形成され、前記絶縁膜を介して前記第1及び第2の配線部が重なり合う重畳部と、

を含むことを特徴とする表示装置用基板。

(付記2)

付記1記載の表示装置用基板において、

前記開口部は、前記第1の配線部の延びる方向に沿って形成されていることを特徴とする表示装置用基板。

30

(付記3)

付記1に記載の表示装置用基板において、

前記開口部は、前記第2の配線部が延びる方向に沿って開口されていることを特徴とする表示装置用基板。

(付記4)

付記2又は3に記載の表示装置用基板において、

前記開口部は、複数形成されていることを特徴とする表示装置用基板。

(付記5)

付記1又は2に記載の表示装置用基板において、

前記開口部を跨いで形成され、前記第2の配線部と第2の絶縁膜を介して積層された第3の配線部をさらに設けたことを特徴とする表示装置用基板。

40

(付記6)

付記5記載の表示装置用基板において、

前記第3の配線部は、前記第2の配線部と電氣的に接続される接続部を有することを特徴とする表示装置用基板。

(付記7)

付記5又は6に記載の表示装置用基板において、

前記第3の配線部は、複数形成されていることを特徴とする表示装置用基板。

(付記8)

付記1乃至7のいずれか1項に記載の表示装置用基板において、

50

前記第２の配線部は、前記表示領域内に形成される複数の蓄積容量素子に各々共通接続された蓄積容量共通電極部を含むことを特徴とする表示装置用基板。

(付記９)

付記１乃至８のいずれか１項に記載の表示装置用基板において、

前記基板上に配設され、前記第１の配線部を構成する各バスラインに各々接続される複数の静電気保護部をさらに有し、

前記第２の配線部は、前記複数の静電気保護部に各々共通接続された１本の静電気保護用共通配線部を含むことを特徴とする表示装置用基板。

(付記１０)

付記１乃至９のいずれか１項に記載の表示装置用基板において、

前記表示領域内の画素電極との間で横電界を形成するために配設され、前記画素電極と対応して形成される横電界形成用対向電極をさらに有し、

前記第２の配線部は、複数の前記横電界形成用対向電極と各々共通接続された１本の対向電極用共通電極部を含むことを特徴とする表示装置用基板。

(付記１１)

複数のバスラインを有する基板を備えた表示装置において、

前記基板に、付記１乃至１０のいずれか１項に記載の表示装置用基板が用いられていることを特徴とする液晶表示装置。

【符号の説明】

【０１５４】

１、１００、２００、３００、４００、５００、６００、７００、１００１ アレイ基板

１ａ 端部

１ｂ 端部

２ 対向基板

３ 表示領域

４ ゲートＴＡＢ端子

５ ドレインＴＡＢ端子

１０、１１０、２１０、３１０、４１０、５１０、６１０、７１０、

１０１０ ゲートバスライン

１１、１１１、２１１、３１１、４１１、５１１、６１１、７１１ 屈曲部

２０、１２０、２２０、３２０、４２０、５２０、６２０、７２０、

１０２０ ドレインバスライン

３０、１３０、２３０、３３０、４３０、５３０、６３０、７３０、１０３０ 画素電極

４０、１４０、２４０、３４０、４４０、５４０、６４０、７４０、１０４０ ＴＦＴ

４２ ソース電極

５０、１５０、２５０、３５０、４５０、５５０、１０５０ 蓄積容量素子

６０、１６０、２６０、３６０、５６０、１０６０ 蓄積容量バスライン

７０、１７０、２７０、３７０、４７０、１０７０ 蓄積容量共通電極部

７２、１７２、１７４、２７２、３７２、４７２、５７２ａ、５７２ｂ、６７２、

７７２ 開口部

３８０、４８０、５８０ バイパス配線

３８２、３８４、４８２、４８４、５８２、５８４ 接続部

６２０ 静電気保護部

６６０ 静電気保護用バスライン

６７０ 静電気保護用共通電極部

７４０ 横電界形成用対向電極

７５０ 対向電極用バスライン

７７０ 対向電極用共通電極部

Ｓ 短絡箇所


10

20


30

40


【 図 2 】




【 図 4 】




【 図 5 】




【 図 6 】




【圖 7】



【 図 8 】



【 図 1 0 】



前記開口部は、複数の前記第 1 配線部を跨いでいることを特徴とする表示装置用基板。

【請求項 4】

請求項 1 乃至 3 のいずれか 1 項に記載の表示装置用基板において、

前記第 2 の配線部は、前記表示領域内に形成される複数の蓄積容量素子に各々共通接続された蓄積容量共通電極部を含むことを特徴とする表示装置用基板。

【請求項 5】

請求項 1 乃至 4 のいずれか 1 項に記載の表示装置用基板において、

前記基板上に配設され、前記第 1 の配線部を構成する各バスラインに各々接続される複数の静電気保護部をさらに有し、

前記第 2 の配線部は、前記複数の静電気保護部に各々共通接続された 1 本の静電気保護用共通配線部を含むことを特徴とする表示装置用基板。

【請求項 6】

請求項 1 乃至 5 のいずれか 1 項に記載の表示装置用基板において、

前記表示領域内の画素電極との間で横電界を形成するために配設され、前記画素電極と対応して形成される横電界形成用対向電極をさらに有し、

前記第 2 の配線部は、複数の前記横電界形成用対向電極と各々共通接続された 1 本の対向電極用共通電極部を含むことを特徴とする表示装置用基板。

【請求項 7】

複数のバスラインを有する基板を備えた表示装置において、

前記基板に、請求項 1 乃至 6 のいずれか 1 項に記載の表示装置用基板が用いられていることを特徴とする液晶表示装置。

フロントページの続き

(51)Int.Cl.

F I

テーマコード(参考)

G 0 9 F 9/30 3 1 0

F ターム(参考) 2H088 FA15 HA08 JA09 JA10 MA20
2H092 GA14 GA25 GA26 GA29 GA33 GA34 GA51 JA24 JA46 JB23
JB24 JB69 JB79 MA49 NA14 NA30 QA09
5C094 AA32 AA41 BA43 DA13 DA15 EA04 EA07 EA10 EB02 FA10
FB19
5G435 AA19 BB12 EE37

专利名称(译)	用于显示装置的基板和使用该基板的液晶显示装置		
公开(公告)号	JP2012137785A	公开(公告)日	2012-07-19
申请号	JP2012080107	申请日	2012-03-30
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普公司		
[标]发明人	田中義規 長岡謙一		
发明人	田中 義規 長岡 謙一		
IPC分类号	G02F1/1343 G02F1/1368 G02F1/13 G09F9/00 G09F9/30		
FI分类号	G02F1/1343 G02F1/1368 G02F1/13.101 G09F9/00.352 G09F9/30.330.Z G09F9/30.310 G02F1/1345 G09F9/30.330		
F-TERM分类号	2H088/FA15 2H088/HA08 2H088/JA09 2H088/JA10 2H088/MA20 2H092/GA14 2H092/GA25 2H092/GA26 2H092/GA29 2H092/GA33 2H092/GA34 2H092/GA51 2H092/JA24 2H092/JA46 2H092/JB23 2H092/JB24 2H092/JB69 2H092/JB79 2H092/MA49 2H092/NA14 2H092/NA30 2H092/QA09 5C094/AA32 5C094/AA41 5C094/BA43 5C094/DA13 5C094/DA15 5C094/EA04 5C094/EA07 5C094/EA10 5C094/EB02 5C094/FA10 5C094/FB19 5G435/AA19 5G435/BB12 5G435/EE37 2H192/AA24 2H192/BB01 2H192/CC04 2H192/DA12 2H192/DA42 2H192/FA32 2H192/FA35 2H192/FA46 2H192/GA15 2H192/HB38 2H192/HB64		
代理人(译)	盛冈正树 Mametsuka浩二		
其他公开文献	JP5468102B2		
外部链接	Espacenet		

摘要(译)

要解决的问题：为显示装置提供基板，即使由于静电流入引起的诸如层间短路之类的故障也可以容易地修复。 解决方案：第一布线部分10设置在基板1上的显示区域中，并且从显示区域的内部朝向显示区域的外部引出。此外，它具有第二布线部分70，该第二布线部分70形成成为经由绝缘膜与基板1上的显示区域外部的第一布线部分10交叉。此外，它具有形成在第二布线部分70中的开口72，并且至少在与交叉的第一布线部分10重叠的区域中开口。此外，它具有形成在开口部分72的两端并且与第一和第二布线部分10,70重叠的重叠部分74，其间插入有绝缘膜。 .The

