

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5526265号
(P5526265)

(45) 発行日 平成26年6月18日 (2014. 6. 18)

(24) 登録日 平成26年4月18日 (2014. 4. 18)

(51) Int. Cl.	F I
GO2F 1/1345 (2006.01)	GO2F 1/1345
GO2F 1/1368 (2006.01)	GO2F 1/1368
GO2F 1/1343 (2006.01)	GO2F 1/1343

請求項の数 3 (全 17 頁)

(21) 出願番号	特願2013-116206 (P2013-116206)	(73) 特許権者	502356528
(22) 出願日	平成25年5月31日 (2013. 5. 31)		株式会社ジャパンディスプレイ
(62) 分割の表示	特願2009-1908 (P2009-1908)		東京都港区西新橋三丁目7番1号
の分割		(74) 代理人	110001737
原出願日	平成21年1月7日 (2009. 1. 7)		特許業務法人スズエ国際特許事務所
(65) 公開番号	特開2013-210666 (P2013-210666A)	(74) 代理人	100108855
(43) 公開日	平成25年10月10日 (2013. 10. 10)		弁理士 蔵田 昌俊
審査請求日	平成25年5月31日 (2013. 5. 31)	(74) 代理人	100109830
			弁理士 福原 淑弘
		(74) 代理人	100088683
			弁理士 中村 誠
		(74) 代理人	100103034
			弁理士 野河 信久
		(74) 代理人	100095441
			弁理士 白根 俊郎

最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57) 【特許請求の範囲】

【請求項 1】

第1基板と第2基板との間に液晶層を保持した構成の液晶表示パネルを備え、複数の画素によって構成されたアクティブエリアを備えた液晶表示装置であって、

前記第1基板は、

前記アクティブエリアの第1方向に延出するように配置された第一配線と、

前記第一配線を覆う絶縁膜と、

前記アクティブエリアの全体に亘り第1方向に交差する第2方向に延出し、前記第一配線と前記絶縁膜を介して交差するように配置された接続配線と、

前記第一配線と前記接続配線とを電氣的に接続するコンタクト部と、

前記アクティブエリアにおいて、前記絶縁膜上において前記接続配線と平行に延出するように配置された第二配線と、

第2方向の延長線上に位置するアクティブエリア外の一辺に沿って配置され、前記接続配線に接続され前記第一配線に信号を供給するための第1パッド及び前記第二配線に接続され前記第二配線に信号を供給するための第2パッドを備えた信号供給部と、

を備え、

前記第1パッド及び前記第2パッドは、第1方向に延びた一直線状に配列され、

前記第二配線は、アクティブエリア外に引き出された前記接続配線と交互に配置されるときともに前記第1パッドよりも第1基板の基板端側で互いに交差することなく前記第2パッドまで引き回され、

10

20

前記第一配線及び前記接続配線と、前記第二配線とは同数であることを特徴とする液晶表示装置。

【請求項 2】

さらに、前記第 1 パッド及び前記第 2 パッドに接続され、前記第一配線及び前記第二配線にそれぞれ信号を供給するドライバを含む単一の駆動 IC チップを備えたことを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 3】

さらに、前記第 1 パッドに接続され、前記第一配線に信号を供給する第 1 ドライバを含む第 1 駆動 IC チップと、

前記第 2 パッドに接続され、前記第二配線に信号を供給する第 2 ドライバを含む第 2 駆動 IC チップと、を備え、

前記第 1 駆動 IC チップ及び前記第 2 駆動 IC チップが第 1 方向に並んで配置されたことを特徴とする請求項 1 に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、液晶表示装置に係り、特に、ゲート線やソース線などの信号配線と信号供給部とを接続する接続配線がアクティブエリアに配置された液晶表示装置に関する。

【背景技術】

【0002】

平面表示装置として代表的な液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータやテレビなどの OA 機器などの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。

【0003】

液晶表示装置は、シール材を介して貼り合わせられたアレイ基板と対向基板との間に液晶層を保持して構成された液晶表示パネルを備えている。

【0004】

近年、液晶表示パネルには、高精細化が求められ、画素数の増加に伴ってゲート線及びソース線の本数が増加する傾向にある。そのため、これらのゲート線及びソース線と各入力端子（パッド）とを接続する接続配線の本数が増加するため、これらの接続配線を配置するためのアクティブエリア外のサイズ（額縁サイズ）が大きくなる傾向にある。

【0005】

このような課題に対して、例えば特許文献 1 によれば、複数のゲート線が互いに隣り合う 2 本毎に連結され、その連結された 2 本毎にゲート引き回し配線を有し、各ソース線が画素間において互いに平行に延びるソース第 1 入力線及びソース第 2 入力線を有する構成が開示されている。

【0006】

このような構成においては、連結されたゲート線に接続された TFT の一方がソース第 1 入力線に接続されるとともに TFT の他方がソース第 2 入力線に接続され、それぞれ独立に駆動制御されている。

【特許文献 1】特開 2008 - 58357 号公報

【発明の開示】

【発明が解決しようとする課題】

【0007】

特許文献 1 に開示された構成においては、ゲート線とゲート信号入力端子とを接続するためのゲート引き回し配線は、ゲート信号入力端子及びソース信号入力端子が設けられた基板本体の一边とは異なる辺に沿った周辺領域に配置される。このため、依然としてゲート引き回し配線を配置するための領域を確保する必要がある。

【0008】

10

20

30

40

50

この発明は、上述した問題点に鑑みなされたものであって、その目的は、狭額縁化が可能であるとともに、額縁サイズを拡大することなく高精細化が可能な液晶表示装置を提供することにある。

【課題を解決するための手段】

【0009】

この発明の一態様によれば、

第1基板と第2基板との間に液晶層を保持した構成の液晶表示パネルを備え、複数の画素によって構成されたアクティブエリアを備えた液晶表示装置であって、

前記第1基板は、

前記アクティブエリアの第1方向に延出するように配置された第一配線と、

前記アクティブエリアの第1方向に交差する第2方向に延出し、前記第一配線と絶縁膜を介して交差するように配置された接続配線と、

前記第一配線と前記接続配線とを電氣的に接続するコンタクト部と、

前記アクティブエリアにおいて、前記接続配線と平行に延出するように配置された第二配線と、

第2方向の延長線上に位置するアクティブエリア外の一辺に沿って配置され、前記接続配線に接続され前記第一配線に信号を供給するための第1パッド及び前記第二配線に接続され前記第二配線に信号を供給するための第2パッドを備えた信号供給部と、

を備え、

前記第1パッドと前記第2パッドとが交互に配置されたことを特徴とする液晶表示装置が提供される。

【0010】

この発明の他の態様によれば、

第1基板と第2基板との間に液晶層を保持した構成の液晶表示パネルを備え、複数の画素によって構成されたアクティブエリアを備えた液晶表示装置であって、

前記第1基板は、

前記アクティブエリアの第1方向に延出するように配置された第一配線と、

前記アクティブエリアの第1方向に交差する第2方向に延出し、前記第一配線と絶縁膜を介して交差するように配置された接続配線と、

前記第一配線と前記接続配線とを電氣的に接続するコンタクト部と、

前記アクティブエリアにおいて、前記接続配線と平行に延出するように配置された第二配線と、

第2方向の延長線上に位置するアクティブエリア外の一辺に沿って配置され、前記接続配線に接続され前記第一配線に信号を供給するための第1パッド及び前記第二配線に接続され前記第二配線に信号を供給するための第2パッドを備えた信号供給部と、

を備え、

前記第1パッド及び第2パッドは、第1方向に延びた一直線状に配列され、

前記第二配線は、アクティブエリア外に引き出された前記接続配線と交互に配置されるときとも前記第1パッドよりも第1基板の基板端側で互いに交差することなく前記第2パッドまで引き回されたことを特徴とする液晶表示装置が提供される。

【発明の効果】

【0011】

この発明によれば、狭額縁化が可能であるとともに、額縁サイズを拡大することなく高精細化が可能な液晶表示装置を提供できる。

【図面の簡単な説明】

【0012】

【図1】図1は、この発明の一実施の形態に係る液晶表示装置の液晶表示パネルの構成を概略的に示す図である。

【図2】図2は、図1に示した液晶表示パネル及びアレイ基板の構成を概略的に示す断面図である。

10

20

30

40

50

【図 3】図 3 は、図 1 に示した液晶表示パネルにおける画素の構成を概略的に示す平面図である。

【図 4】図 4 は、図 3 に示したアレイ基板を B - B 線で切断したときの構造を概略的に示す断面図である。

【図 5】図 5 は、ゲート線とゲート接続配線とのコンタクト例を説明するための図である。

【図 6】図 6 は、図 5 に示した液晶表示パネルにおける信号供給部の構成を概略的に示す図である。

【図 7】図 7 は、図 5 に示した液晶表示パネルにおける信号供給部の他の構成を概略的に示す図である。

10

【図 8】図 8 は、図 5 に示した液晶表示パネルにおける信号供給部の他の構成を概略的に示す図である。

【図 9】図 9 は、図 5 に示した液晶表示パネルにおける信号供給部の他の構成を概略的に示す図である。

【図 10】図 10 は、図 5 に示した液晶表示パネルにおける信号供給部の他の構成を概略的に示す図である。

【発明を実施するための最良の形態】

【0013】

以下、この発明の一実施の形態に係る表示装置、特に液晶表示装置について図面を参照して説明する。

20

【0014】

図 1 に示すように、液晶表示装置は、略矩形平板状の液晶表示パネル 100 を備えている。すなわち、液晶表示パネル 100 は、一对の基板すなわちアレイ基板（第 1 基板）200 及び対向基板（第 2 基板）300 と、アレイ基板 200 と対向基板 300 との間に保持された液晶層 400 と、によって構成されている。

【0015】

これらのアレイ基板 200 と対向基板 300 とは、シール材 110 によって貼り合わせられ、これらの間に液晶層 400 を保持するための所定のセルギャップを形成する。このようなセルギャップは、例えば、一方の基板に一体的に形成された柱状スペーサによって形成可能である。液晶層 400 は、アレイ基板 200 と対向基板 300 との間のセルギャップに封入された液晶組成物によって形成されている。

30

【0016】

液晶表示パネル 100 は、シール材 110 によって囲まれた内側に、画像を表示する略矩形形状のアクティブエリア 120 を備えている。このアクティブエリア 120 は、マトリクス状に配置された複数の画素 PX によって構成されている。

【0017】

アレイ基板 200 は、アクティブエリア 120 において、第 1 方向例えば行方向 H に沿って延出するように配置された複数の第一配線であるゲート線 Y（1、2、3、...、m）と、第 1 方向に交差する第 2 方向例えば列方向 V に沿って延出するように配置された複数のゲート接続配線 YC（1、2、3、...、n）と、列方向 V に沿って延出するように配置された複数の第二配線であるソース線 X（1、2、3、...、n）と、各画素 PX におけるソース線 X とゲート線 Y との交差部に配置されたスイッチング素子 220 と、各画素 PX のそれぞれに配置されスイッチング素子 220 に接続された画素電極 230 と、を備えている（但し、m 及び n は正の整数）。

40

【0018】

ゲート線 Y とゲート接続配線 YC とは、絶縁膜を介して互いに交差するように配置されている。また、ゲート線 Y とソース線 X とは、絶縁膜を介して互いに交差するように配置されている。ゲート接続配線 YC 及びソース線 X は、アクティブエリア 120 において、互いに平行に延出するように配置されている。これらのゲート接続配線 YC 及びソース線 X は、同一層（つまり、同一の絶縁膜上）に配置されても良いし、絶縁膜を介して異なる

50

層（つまり、一方が絶縁膜に覆われ他方がその絶縁膜上）に配置されても良い。

【0019】

特に、この実施の形態では、後述するように、ゲート接続配線YC及びゲート線Yは、後述するコンタクト部を介して電氣的に接続されている。

【0020】

スイッチング素子220は、例えばアモルファスシリコンやポリシリコンなどによって形成された半導体層を備えた薄膜トランジスタ(TFT)によって構成されている。

【0021】

スイッチング素子220のゲート電極222は、ゲート線Yに電氣的に接続されている（あるいは、ゲート線Yと一体的に形成されている）。スイッチング素子220のソース電極225は、ソース線Xに電氣的に接続されている（あるいは、ソース線Xと一体的に形成されている）。スイッチング素子220のドレイン電極227は、画素電極230に電氣的に接続されている。

10

【0022】

対向基板300は、アクティブエリア120において、複数の画素電極230のそれぞれに対向した対向電極330を備えている。

【0023】

また、液晶表示パネル100は、アクティブエリア外130に配置された信号供給部131を備えている。この信号供給部131は、ゲートドライバ及びソースドライバなどを含む信号供給源として機能する駆動ICチップと接続可能な複数のパッドPを有している。パッドPは、信号供給源に信号を入力するための入力パッドや、信号供給源から信号を出力するための出力パッドなどを含んでいる。出力パッドとしては、ゲート接続配線YCに接続されたパッドPG、ソース線Xに接続されたパッドPSなどが含まれる。

20

【0024】

図1に示した例では、信号供給部131は、対向基板300の端部300Aより外方に向かって延在したアレイ基板200の延在部200Eに形成されている。すなわち、アレイ基板200は、対向基板300と同様に四角形状に形成され、3辺については対向基板300の端部と概ね揃い（つまり、アレイ基板200の端部と対向基板の端部とが対向する）、一辺のみが対向基板300より延在している。つまり、対向基板300の端部300Aは、アレイ基板200の端部200Aとは対向せず、アレイ基板200において信号供給部に向かって延出した配線と対向する。このように、図1に示した例では、延在部200Eは、液晶表示パネル100の一辺のみに形成されている。

30

【0025】

特に、この実施の形態においては、延在部200Eは、液晶表示パネル100の列方向Vの延長線上に位置している。つまり、信号供給部131は、列方向Vの延長線上に位置するアクティブエリア外130の一辺（すなわち、アレイ基板200の端部200A及び対向基板300の端部300Aと平行な液晶表示パネル100の一辺）に沿って配置されている。

【0026】

図1のように、液晶表示パネル100を平面的に見た場合、延在部200Eは、アレイ基板200の端部200Aと対向基板300の端部300Aとの間の領域に相当し、信号供給部131は、アレイ基板200の端部200Aと対向基板300の端部300Aとの間に配置されている。

40

【0027】

アクティブエリア120において行方向Hに沿って配置されたゲート線Yのそれぞれは、アクティブエリア120の全体にわたって略一直線状に延出し、概ねアクティブエリア120の行方向Hに沿った幅と同等の（もしくはマージン等を考慮してアクティブエリア120の行方向Hに沿った幅よりわずかに長い）長さに形成されている。

【0028】

これらのゲート線Yのそれぞれは、アクティブエリア120において列方向Vに沿って

50

配置されたゲート接続配線 Y C のいずれかに接続されている。各ゲート接続配線 Y C は、アクティブエリア 1 2 0 から信号供給部 1 3 1 に向かってアクティブエリア外 1 3 0 に引き出され、信号供給部 1 3 1 のパッド P G に接続されている。これにより、信号供給源から出力された走査信号は、信号供給部 1 3 1 のパッド P G を介して各ゲート接続配線 Y C を経由してゲート線 Y に供給される。

【 0 0 2 9 】

また、各ソース線 X も同様に、アクティブエリア 1 2 0 から信号供給部 1 3 1 に向かってアクティブエリア外 1 3 0 に引き出され、信号供給部 1 3 1 のパッド P S に接続されている。これにより、信号供給源から出力された映像信号は、信号供給部 1 3 1 のパッド P S を介して各ソース線 X に供給される。

10

【 0 0 3 0 】

上述したように、この実施の形態においては、ゲート線 Y と電氣的に接続されたゲート接続配線 Y C 及びソース線 X に信号を供給する信号供給部 1 3 1 は、ゲート接続配線 Y C 及びソース線 X が延出する列方向 V の延長線上に位置するアクティブエリア外 1 3 0 の一辺に沿って配置されている。

【 0 0 3 1 】

このように、ゲート線 Y の延出方向と直交する方向に信号供給部 1 3 1 が配置された構成において、アクティブエリア 1 2 0 にゲート線 Y の延出方向と直交するゲート接続配線 Y C を配置し、ゲート線 Y と電氣的に接続することにより、信号供給部 1 3 1 とゲート線 Y とを接続するゲート接続配線 Y C をアクティブエリア外 1 3 0 に引き回すためのスペースを確保する必要がなくなる。このため、信号供給部 1 3 1 が配置される一辺を除いて、アクティブエリア外 1 3 0 の額縁サイズを縮小することができる。

20

【 0 0 3 2 】

具体的には、アクティブエリア 1 2 0 から、行方向 H の延長線上に位置する液晶表示パネル 1 0 0 の両辺 1 0 0 B 及び 1 0 0 C までの幅を縮小することができる。また、アクティブエリア 1 2 0 から、アクティブエリア 1 2 0 を挟んで延在部 2 0 0 E と対向する液晶表示パネルの一辺 1 0 0 D までの幅も縮小することができる。

【 0 0 3 3 】

したがって、液晶表示装置の狭額縁化が可能となる。

【 0 0 3 4 】

30

また、ゲート接続配線 Y C は、アクティブエリア 1 2 0 内に配置されているため、高精細化に伴って画素数が増加した場合つまりゲート線 Y の数が増加した場合であっても、額縁サイズを拡大することなく対応可能となる。つまり、画素数やゲート線数に関係なく狭額縁化が可能となる。

【 0 0 3 5 】

次に、アレイ基板 2 0 0 及び対向基板 3 0 0 の構造をより詳細に説明する。

【 0 0 3 6 】

図 2 は、図 1 に示した液晶表示パネルの断面図及び図 3 の A - A 線で切断したアレイ基板の断面図を示している。図 2 及び図 3 に示すように、アレイ基板 2 0 0 は、ガラスなどの光透過性を有する四角形状の絶縁基板 2 1 0 を用いて形成されている。スイッチング素子 2 2 0 のゲート電極 2 2 2 は、ゲート線 Y などとともに絶縁基板 2 1 0 の一方の主面（液晶層と対向する面）に配置されている。図 3 に示した例では、ゲート電極 2 2 2 は、ゲート線 Y と一体に形成されている。つまり、ゲート線 Y とゲート電極 2 2 2 とは、同一材料によって形成されている。

40

【 0 0 3 7 】

これらのゲート線 Y 及びゲート電極 2 2 2 は、ゲート絶縁膜 2 4 0 によって覆われている。このゲート絶縁膜 2 4 0 は、例えば、窒化シリコン（ Si_3N_4 ）などによって形成されている。

【 0 0 3 8 】

スイッチング素子 2 2 0 の半導体層 2 4 2 は、例えば、アモルファスシリコンによって

50

形成され、ゲート電極 222 と対向するようにゲート絶縁膜 240 の上に配置されている。

【0039】

スイッチング素子 220 のソース電極 225 及びドレイン電極 227 は、ソース線 X などとともにゲート絶縁膜 240 の上に配置され、それぞれの一部が半導体層 242 にコンタクトしている。ソース線 X、ソース電極 225 及びドレイン電極 227 は、同一材料によって形成可能である。ゲート線 Y やソース線 X などは、モリブデン、タングステン、アルミニウム、チタンなどの導電材料によって形成されている。

【0040】

これらのソース電極 225 及びドレイン電極 227 は、ソース線 X などとともに層間絶縁膜 244 によって覆われている。この層間絶縁膜 244 は、例えば、窒化シリコン (Si_3N_4) などによって形成されている。

10

【0041】

この層間絶縁膜 244 は、さらに絶縁膜などによって覆われても良い。この絶縁膜は、有機系材料や無機系材料によって形成可能である。一例として、絶縁膜は、液状などの比較的粘度が低い有機系材料（例えば、熱硬化性樹脂材料、感光性樹脂材料など）を塗布するなどして成膜した後、加熱や電磁波照射などの硬化処理を施すことによって形成可能であり、その表面を概ね平坦にすることができる。

【0042】

画素電極 230 は、層間絶縁膜 244 の上において各画素 PX に対応して配置されている。この画素電極 230 は、層間絶縁膜 244 に形成されたコンタクトホールを介してスイッチング素子 220 のドレイン電極 227 と電氣的に接続されている。

20

【0043】

バックライト光を選択的に透過して画像を表示する透過型の液晶表示パネルにおいては、画素電極 230 は、例えば、インジウム・ティン・オキサイド (ITO) やインジウム・ジंक・オキサイド (IZO) などの光透過性を有する導電材料によって形成されている。また、外光を選択的に反射して画像を表示する反射型液晶表示パネルにおいては、画素電極 230 は、例えば、アルミニウム (Al) やモリブデン (Mo) などの光反射性を有する導電材料によって形成されている。

【0044】

30

このようなアレ基板 200 の表面は、液晶層 400 に含まれる液晶分子の配向を制御するための配向膜 250 によって覆われている。

【0045】

対向基板 300 は、ガラスなどの光透過性を有する四角形状の絶縁基板 310 を用いて形成されている。

【0046】

カラー表示タイプの液晶表示装置では、液晶表示パネル 100 は、アクティブエリア 120 において、複数種類の画素、例えば赤 (R) を表示する赤色画素 PX R、緑 (G) を表示する緑色画素 PX G、青 (B) を表示する青色画素 PX B を有している。

【0047】

40

図 2 に示した実施の形態では、対向基板 300 は、アクティブエリア 120 において、ゲート線 Y やソース線 X などの他にスイッチング素子 220 を含む配線部 W と対向するブラックマトリクス BM、各画素 PX に対応して配置されたカラーフィルタ層 320、対向電極 330 などを備えている。

【0048】

ブラックマトリクス BM は、絶縁基板 310 の一方の主面（液晶層と対向する面）に配置されている。このブラックマトリクス BM は、例えば黒色に着色された樹脂材料や遮光性の金属材料によって形成されている。

【0049】

カラーフィルタ層 320 は、ブラックマトリクス BM によって囲まれた領域に配置され

50

ている。このカラーフィルタ層 320 は、赤色 (R)、緑色 (G)、及び青色 (B) にそれぞれ着色された着色樹脂によって形成されている。

【0050】

すなわち、赤色の主波長の光を透過するように着色された赤色カラーフィルタ層 320 R は、赤色画素 PXR に配置されている。緑色の主波長の光を透過するように着色された緑色カラーフィルタ層 320 G は、緑色画素 PXG に配置されている。青色の主波長の光を透過するように着色された青色カラーフィルタ層 320 B は、青色画素 PXB に配置されている。なお、このようなカラーフィルタ層 320 (R、G、B) は、アレイ基板側に配置されていても良い。

【0051】

10

また、対向基板 300 は、アクティブエリア 120 の周辺に額縁状に配置された周辺遮光層 500 を備えている。この周辺遮光層 500 は、例えば黒色に着色された樹脂材料によって形成されている。このような周辺遮光層 500 は、ブラックマトリクス BM と同一材料により同一工程で形成可能である。

【0052】

対向電極 330 は、アクティブエリア 120 において、複数の画素 PX に対向するようにカラーフィルタ層 320 の上に配置されている。この対向電極 330 は、例えば ITO や IZO などの光透過性を有する導電材料によって形成されている。

【0053】

図 2 に示した例では、縦電界 (基板の主面にほぼ垂直な電界) を主として利用する縦電界モードに対応し、対向電極 330 は、液晶層 400 を介して複数の画素電極 230 に対向するように対向基板 300 に備えられているが、対向電極 330 は、アレイ基板 200 に備えられても良い。すなわち、横電界 (基板の主面にほぼ平行な電界) を主として利用する横電界モードでは、対向電極 330 は、画素電極 230 とは電氣的に絶縁され且つ画素電極 230 に対向するようにアレイ基板 200 に備えられる。

20

【0054】

このような対向基板 300 の表面は、液晶層 400 に含まれる液晶分子の配向を制御するための配向膜 350 によって覆われている。

【0055】

反射型の液晶表示パネル 100 に対しては、対向基板 300 の外面に光学素子 360 が設けられている。また、透過型の液晶表示パネル 100 に対しては、アレイ基板 200 及び対向基板 300 の外面に、それぞれ光学素子 260 及び 360 が設けられている。これらの光学素子 260 及び 360 は、液晶層 400 の特性に合わせて偏光方向を設定した偏光板などを含んでいる。また、これらの光学素子 260 及び 360 は、必要に応じて、位相差板を含んでも良い。

30

【0056】

ところで、図 3 及び図 4 に示すように、ゲート接続配線 YC は、ゲート線 Y を覆うゲート絶縁膜 240 の上において、ソース線 X とともに配置されている。つまり、ゲート線 Y とゲート接続配線 YC とは、ゲート絶縁膜 240 を介して交差している。このようなゲート接続配線 YC とソース線 X とは、ゲート絶縁膜 240 の上において互いに離間し、ほぼ平行に配置されている。このため、ゲート接続配線 YC は、ソース線 X と同一材料によって形成可能である。

40

【0057】

すなわち、ゲート絶縁膜 240 の上において、ゲート接続配線 YC がソース線 X と同一材料によって形成される場合、これらは同一工程で形成可能であり、ゲート接続配線 YC を追加するにあたり、製造工程を追加することなく (つまり、生産性を悪化させることなく) 対応可能となる。このため、製造コストの増加を抑制できる。

【0058】

なお、寸法の一例として、ソース線 X の幅は 3 ~ 5 μm であり、また、ゲート接続配線 YC の幅は 10 μm 程度であり、1 画素の行方向 H に沿った幅が 80 μm の場合、ゲート

50

接続配線 Y C が画素 P X の略中央（つまり、画素電極 2 3 0 の略中心）を通るように配置することにより、ゲート接続配線 Y C とソース線 X との間に 3 0 μ m 程度の間隔を確保することが可能である。これにより、ゲート接続配線 Y C 及びソース線 X を同一工程で形成した場合でも、一般的な解像度のフォトリソグラフィプロセスにより、両者のショートを防止できる。

【 0 0 5 9 】

このようなゲート接続配線 Y C は、ソース線 X とともに層間絶縁膜 2 4 4 によって覆われている。また、ゲート接続配線 Y C は、層間絶縁膜 2 4 4 を介して画素電極 2 3 0 と対向する。ゲート接続配線 Y C がソース線 X と同一材料によって形成されている場合、これらは、一般に、モリブデン、タングステン、アルミニウム、チタンなどの光透過性を有し

10

【 0 0 6 0 】

反射型の液晶表示パネル 1 0 0 においては、ゲート接続配線 Y C と画素電極 2 3 0 とが対向する配置を採用したことで特に画素開口率に影響を及ぼさないが、透過型の液晶表示パネル 1 0 0 においては、ゲート接続配線 Y C の画素電極 2 3 0 と対向する部分が遮光されてしまい、表示に寄与しなくなる（つまり、画素開口率の低下）。

【 0 0 6 1 】

そこで、透過型の液晶表示パネル 1 0 0 においては、ゲート接続配線 Y C は、光透過性を有する導電材料によって形成されることが望ましい。この場合、ゲート接続配線 Y C のうち、少なくとも画素電極 2 3 0 と対向する部分が光透過性を有することが望ましい。これにより、透過型の液晶表示パネル 1 0 0 において、ゲート接続配線 Y C と画素電極 2 3 0 とが対向する部分も表示に寄与するため、画素開口率のロスを抑制できる。

20

【 0 0 6 2 】

上述したように、ゲート線 Y とゲート接続配線 Y C とがゲート絶縁膜 2 4 0 を介して交差する構成において、両者を電氣的に接続するコンタクト部 C T は、図 3 及び図 4 に示すように、画素電極 2 3 0 と重ならない部分、つまり、表示に寄与しない部分に配置されている。

【 0 0 6 3 】

ここに示した例では、コンタクト部 C T は、ゲート線 Y とゲート接続配線 Y C とが交差する部分において、層間絶縁膜 2 4 4 の上に配置されている。このコンタクト部 C T は、ゲート絶縁膜 2 4 0 及び層間絶縁膜 2 4 4 を貫通する第 1 コンタクトホール C H 1 を介してゲート線 Y とコンタクトしている。一方で、このコンタクト部 C T は、層間絶縁膜 2 4 4 を貫通する第 2 コンタクトホール C H 2 を介してゲート接続配線 Y C とコンタクトしている。このような構成のコンタクト部 C T により、ゲート線 Y とゲート接続配線 Y C とが電氣的に接続されている。

30

【 0 0 6 4 】

このコンタクト部 C T は、層間絶縁膜 2 4 4 の上において、画素電極 2 3 0 から離間して配置されている。このようなコンタクト部 C T は、画素電極 2 3 0 と同一材料によって形成可能である。

【 0 0 6 5 】

すなわち、層間絶縁膜 2 4 4 の上において、コンタクト部 C T と画素電極 2 3 0 とが同一材料によって形成される場合、これらは同一工程で形成可能であり、コンタクト部 C T を追加するにあたり、製造工程を追加することなく対応可能となる。このため、製造コストの増加を抑制できる。

40

【 0 0 6 6 】

図 1 に示したように、ソース線 X とゲート接続配線 Y C とは、アクティブエリア 1 2 0 において、交互に配置されている。つまり、1 本のゲート接続配線 Y C （例えば、Y C 2 ）は、隣接する 2 本のソース線 X （例えば、X 1 及び X 2 ）間に配置されている。このとき、ゲート接続配線 Y C は、隣接する 2 本のソース線 X に挟まれた画素電極 2 3 0 と対向している。

50

【 0 0 6 7 】

特に、図 1 に示した例では、アクティブエリア 1 2 0 に配置されたソース線 X とゲート接続配線 Y C とが同数である。つまり、ソース線 X の本数が n 本であるとする、ゲート接続配線 Y C も n 本である。すなわち、各ソース線 X に接続された画素列の各画素電極 2 3 0 には、1 本のゲート接続配線 Y C が対向するように構成されている。

【 0 0 6 8 】

このとき、ゲート接続配線 Y C のそれぞれは、アクティブエリア 1 2 0 の全体に延出していることが望ましい。この場合、アクティブエリア 1 2 0 において列方向 V に沿って配置されたゲート接続配線 Y C のそれぞれは、アクティブエリア 1 2 0 の全体にわたって略一直線状に延出し、略同等の長さ形成されている。そして、これらのゲート接続配線 Y C は、アクティブエリア 1 2 0 の列方向 V に沿った幅より長く形成され、信号供給部 1 3 1 に接続されている。

10

【 0 0 6 9 】

換言すると、ゲート接続配線 Y C のそれぞれは、アクティブエリア 1 2 0 に配置された全てのゲート線 Y (図 1 に示した例では m 本のゲート線 Y) と交差するとともに、各ソース線 X に接続された画素列の全ての画素電極 2 3 0 と対向する。ゲート線 Y は、これらのゲート接続配線 Y C のいずれかに電氣的に接続されている。

【 0 0 7 0 】

つまり、ゲート接続配線 Y C 間での配線容量の差がほとんどなく (あるいは極めて小さく) 、各ゲート線 Y に対して所望の信号を供給することが可能となる。

20

【 0 0 7 1 】

また、ゲート接続配線 Y C が光透過性を有していない導電材料によって形成された場合であっても、各画素 P X において、画素電極 2 3 0 と対向する面積が同等となり、表示に寄与する面積の差 (つまり開口率の差) をなくすることができる。

【 0 0 7 2 】

したがって、良好な表示品位が得られる。

【 0 0 7 3 】

次に、ゲート線 Y の本数とソース線 X の本数とが同一の場合 (すなわち、図 1 に示した例において、 $m = n$ の場合) について説明する。なお、以下に示す例では、説明に必要な主要部のみを図示している。

30

【 0 0 7 4 】

図 5 に示した例では、アクティブエリア 1 2 0 に配置されたゲート線 Y 及びソース線 X の本数がそれぞれ 6 本の場合を図示している。すなわち、ゲート線 Y 1、Y 2、Y 3、Y 4、Y 5、Y 6 は、列方向 V にこの順に並んでいる。ソース線 X 1、X 2、X 3、X 4、X 5、X 6 は、行方向 H にこの順に並んでいる。

【 0 0 7 5 】

ここに示した例では、ゲート接続配線 Y C はソース線 X と交互に配置され、しかも、ゲート接続配線 Y C 及びソース線 X の本数が同数である。すなわち、ゲート接続配線 Y C 1、Y C 2、Y C 3、Y C 4、Y C 5、Y C 6 は、行方向 H にこの順に並んでいる。これらのゲート接続配線 Y C 1 ~ 6 のそれぞれは、6 本すべてのゲート線 Y 1 ~ 6 と交差するとともに単一のコンタクト部 C T を介して単一のゲート線 Y と接続されている。

40

【 0 0 7 6 】

図 5 に示した例においては、ゲート線 Y のそれぞれは、配列順にゲート接続配線 Y C に順次接続されている。すなわち、ゲート線 Y 1 はコンタクト部 C T 1 を介してゲート接続配線 Y C 1 に接続されている。同様に、ゲート線 Y 2 はコンタクト部 C T 2 を介してゲート接続配線 Y C 2 に接続され、ゲート線 Y 3 はコンタクト部 C T 3 を介してゲート接続配線 Y C 3 に接続され、ゲート線 Y 4 はコンタクト部 C T 4 を介してゲート接続配線 Y C 4 に接続され、ゲート線 Y 5 はコンタクト部 C T 5 を介してゲート接続配線 Y C 5 に接続され、ゲート線 Y 6 はコンタクト部 C T 6 を介してゲート接続配線 Y C 6 に接続されている。

50

【 0 0 7 7 】

なお、アクティブエリア 1 2 0 における少なくとも一部において、ゲート線 Y とゲート接続配線 Y C とを接続するコンタクト部 C T がランダムに配置されても良い。

【 0 0 7 8 】

このような構成において、信号供給部 1 3 1 は、図 6 に示すように、ゲート接続配線 Y C 1 ~ Y C 6 のそれぞれに接続されたパッド（第 1 パッド）P G 1 ~ P G 6、及び、ソース線 X 1 ~ X 6 のそれぞれに接続されたパッド（第 2 パッド）P S 1 ~ P S 6 を備えている。これらのパッド P G とパッド P S とは、交互に配置されている。当然のことながら、信号供給部 1 3 1 に接続される信号供給源の出力ピンは、上記したパッドレイアウトに対応している。

10

【 0 0 7 9 】

これにより、上記した狭額縁液晶表示パネル 1 0 0 において、信号供給源から各ゲート線 Y 及び各ソース線 X に所定の信号を供給することが可能となる。

【 0 0 8 0 】

図 6 に示した例では、パッド P G 及びパッド P S は、行方向 H に延びた一直線状に配列されている。このようなレイアウトのパッド P G 及びパッド P S に対しては、ゲート線 Y に信号を供給するゲートドライバ及びソース線 X に信号を供給するソースドライバを含む単一の駆動 I C チップ 6 0 0 が接続されている。すなわち、駆動 I C チップ 6 0 0 の出力ピンは、図 6 に示したパッドレイアウトに対応して一直線状に配列され、しかも、ゲート線用の走査信号を出力する出力ピンと、ソース線用の映像信号を出力する出力ピンとが交互に配置されている。

20

【 0 0 8 1 】

このような構成によれば、アクティブエリア 1 2 0 からアレイ基板 2 0 0 の端部 2 0 0 A までの距離を短縮することが可能である。つまり、液晶表示パネル 1 0 0 のアクティブエリア 1 2 0 から 3 辺 1 0 0 B、1 0 0 C、1 0 0 D までの幅のみならず、延在部 2 0 0 E の面積を縮小することができ、さらなる狭額縁化が可能となる。

【 0 0 8 2 】

図 7 に示した例では、パッド P G とパッド P S とが交互に配置され、かつ、パッド P G 及びパッド P S は、行方向 H に延びた 2 列に千鳥配列されている。ここでは、信号供給部 1 3 1 のアクティブエリア側において、6 個のパッド P G が行方向 H に延びた一直線状に配列されている。すなわち、6 個のパッド P G は、直線 L 1 の上に位置している。また、信号供給部 1 3 1 のアレイ基板端部 2 0 0 A 側において、6 個のパッド P S が行方向 H に延びた一直線状に配列されている。すなわち、6 個のパッド P G は、直線 L 2 の上に位置している。

30

【 0 0 8 3 】

このとき、パッド P S に接続されるソース線 X のそれぞれは、パッド P G よりもアレイ基板端部 2 0 0 A 側に引き出されている。つまり、各ソース線 X は、6 個のパッド P G が位置する直線 L 1 に対して交差している。換言すると、直線 L 1 上において、パッド P G とソース線 X とが交互に配置されている。

【 0 0 8 4 】

このようなレイアウトのパッド P G 及びパッド P S に対しては、ゲート線 Y に信号を供給するゲートドライバ及びソース線 X に信号を供給するソースドライバを含む単一の駆動 I C チップ 6 0 0 が接続されている。すなわち、駆動 I C チップ 6 0 0 の出力ピンは、図 7 に示したパッドレイアウトに対応して千鳥配列されている。

40

【 0 0 8 5 】

このような構成によれば、信号供給部 1 3 1 において、パッド P G 同士の間隔、及び、パッド P S 同士の間隔を短縮することが可能となる。このため、信号供給部 1 3 1 を縮小することができ、これに対応して、駆動 I C チップ 6 0 0 のサイズを縮小することが可能である。

【 0 0 8 6 】

50

また、図 8 に示した例のように、パッド P G 及びパッド P S が千鳥配列された信号供給部 1 3 1 に対しては、パッド P G に接続された第 1 駆動 I C チップ 6 1 0 と、パッド P S に接続された第 2 駆動 I C チップ 6 2 0 とが列方向 V に並んで配置されても良い。この場合、第 1 駆動 I C チップ 6 1 0 は、ゲートドライバを含んでいる。また、第 2 駆動 I C チップ 6 2 0 は、ソースドライバを含んでいる。

【 0 0 8 7 】

このような構成においても、信号供給部 1 3 1 を縮小することができ、第 1 駆動 I C チップ 6 1 0 及び第 2 駆動 I C チップ 6 2 0 のそれぞれのサイズを縮小することが可能である。

【 0 0 8 8 】

10

なお、図 7 及び図 8 に示した例では、パッド P G がパッド P S よりもアクティブエリア側に配置された場合について説明したが、パッド P S がパッド P G よりもアクティブエリア側に配置された場合であっても、同様の効果が得られる。

【 0 0 8 9 】

次に、信号供給部 1 3 1 の他の形態について説明する。

【 0 0 9 0 】

すなわち、信号供給部 1 3 1 は、図 9 に示すように、行方向 H に延びた一直線状に配列されたパッド（第 1 パッド）P G 1 ~ P G 6、及び、行方向 H に延びた一直線状に配列されたパッド（第 2 パッド）P S 1 ~ P S 6 を備えている。パッド P G は、アクティブエリア外 1 3 0 に引き出されたソース線 X と交互に配置されている。ソース線 X は、パッド P G よりもアレイ基板 2 0 0 の端部 2 0 0 A 側で互いに交差することなくパッド P S まで引き回されている。

20

【 0 0 9 1 】

図 9 に示した例では、パッド P G 及びパッド P S のそれぞれは、行方向 H に延びた一直線状に配列されている。このようなレイアウトのパッド P G 及びパッド P S に対しては、ゲート線 Y に信号を供給するゲートドライバ及びソース線 X に信号を供給するソースドライバが行方向 H に並んだ単一の駆動 I C チップ 6 0 0 を接続することが可能である。

【 0 0 9 2 】

また、配線の引き回しに際して、異なる信号が供給される配線が交差することがなく、ショートが発生や、容量に起因した不具合の発生を防止できる。

30

【 0 0 9 3 】

また、図 1 0 に示した例のように、パッド P G 及びパッド P S が一直線状に配列された信号供給部 1 3 1 に対しては、パッド P G に接続された第 1 駆動 I C チップ 6 1 0 と、パッド P S に接続された第 2 駆動 I C チップ 6 2 0 とが行方向 H に並んで配置されても良い。この場合、第 1 駆動 I C チップ 6 1 0 は、ゲートドライバを含んでいる。また、第 2 駆動 I C チップ 6 2 0 は、ソースドライバを含んでいる。

【 0 0 9 4 】

このような構成においても、図 9 に示した例と同様の効果が得られる。

【 0 0 9 5 】

また、図 9 及び図 1 0 の構成によれば、本実施の形態の液晶表示装置に即して駆動 I C チップの出力ピンの配置を設計し直す必要が殆ど無く、あるいは、出力ピンの配置を設計し直すとしても些細な変更のみで、一般的な液晶表示装置に用いられる駆動 I C チップを使用することが可能となる。

40

【 0 0 9 6 】

なお、図 9 及び図 1 0 に示した例では、パッド P G とソース線 X とが交互に配置され、ソース線 X をアレイ基板端部 2 0 0 A 側で引き回す場合について説明したが、パッド P S と接続配線 Y C とが交互に配置され、接続配線 Y C をアレイ基板端部 2 0 0 A 側で引き回しても良く、このような場合であっても、同様の効果が得られる。

【 0 0 9 7 】

以上説明したように、この実施の形態の液晶表示装置によれば、狭額縁化が可能である

50

とともに、額縁サイズを拡大することなく高精細化が可能となる。

【 0 0 9 8 】

なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、上記実施形態では、ソース線とゲート接続配線は平行に配置されているが、このゲート接続配線を無くし、ゲート線と平行なソース接続配線を設け、このソース接続配線とソース線とをコンタクトホールを介して接続する実施形態にしても良い。この場合には、第一配線はソース線、接続配線はソース接続配線であり、第二配線はゲート線となる。この実施形態では、ゲート線は直接信号供給部に接続され、ソース線はソース接続配線を介して信号供給部に接続される。このような実施形態においても額縁サイズを拡大することなく高精細化が可能となる。

10

【 0 0 9 9 】

また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。

【 符号の説明 】

【 0 1 0 0 】

P X (R、G、B) ... 画素

Y ... ゲート線 Y C ... ゲート接続配線 X ... ソース線

C T ... コンタクト部

1 0 0 ... 液晶表示パネル

1 2 0 ... アクティブエリア 1 3 0 ... アクティブエリア外

1 3 1 ... 信号供給部

2 0 0 ... アレイ基板 2 0 0 E ... 延在部

3 0 0 ... 対向基板

4 0 0 ... 液晶層


6 0 0 ... 駆動 I C チップ

P S ... パッド P G ... パッド

20


【図 1】

図 1




【図 2】

図 2




【図 3】

図 3




【図 4】

図 4




【図 5】

図 5




【図 6】

図 6




【図 7】

図 7




【図 8】

図 8




【図 9】

図 9



【図 10】

図 10



 フロントページの続き

- (74)代理人 100075672
弁理士 峰 隆司
- (74)代理人 100119976
弁理士 幸長 保次郎
- (74)代理人 100153051
弁理士 河野 直樹
- (74)代理人 100140176
弁理士 砂川 克
- (74)代理人 100124394
弁理士 佐藤 立志
- (74)代理人 100112807
弁理士 岡田 貴志
- (74)代理人 100111073
弁理士 堀内 美保子
- (74)代理人 100134290
弁理士 竹内 将訓
- (72)発明者 高橋 一博
東京都港区西新橋三丁目7番1号 株式会社ジャパンディスプレイ内
- (72)発明者 野中 正信
東京都港区西新橋三丁目7番1号 株式会社ジャパンディスプレイ内
- (72)発明者 安藤 雅徳
東京都港区西新橋三丁目7番1号 株式会社ジャパンディスプレイ内
- (72)発明者 春原 一之
東京都港区西新橋三丁目7番1号 株式会社ジャパンディスプレイ内

審査官 右田 昌士

- (56)参考文献 特開平11-305681(JP,A)
特開2002-244585(JP,A)
特開平08-262467(JP,A)
特開2004-184884(JP,A)
特開2002-207221(JP,A)
特開2003-058075(JP,A)
特開2007-219046(JP,A)
特開2008-225413(JP,A)
特開2008-089819(JP,A)
特開平09-311642(JP,A)

(58)調査した分野(Int.Cl., DB名)

G02F 1/1345
G02F 1/1368
G02F 1/1343

专利名称(译)	液晶表示装置		
公开(公告)号	JP5526265B2	公开(公告)日	2014-06-18
申请号	JP2013116206	申请日	2013-05-31
[标]申请(专利权)人(译)	株式会社日本显示器		
申请(专利权)人(译)	有限公司日本显示器		
当前申请(专利权)人(译)	有限公司日本显示器		
[标]发明人	高橋一博 野中正信 安藤雅德 春原一之		
发明人	高橋 一博 野中 正信 安藤 雅德 春原 一之		
IPC分类号	G02F1/1345 G02F1/1368 G02F1/1343		
FI分类号	G02F1/1345 G02F1/1368 G02F1/1343		
F-TERM分类号	2H092/GA35 2H092/GA44 2H092/GA60 2H092/JA26 2H092/JA46 2H092/JB24 2H092/JB64 2H092/JB65 2H092/NA25 2H192/BC31 2H192/CB05 2H192/FA35 2H192/FA42 2H192/FA73 2H192/FB22 2H192/FB34		
代理人(译)	中村诚 河野直树 冈田隆		
其他公开文献	JP2013210666A		
外部链接	Espacenet		

摘要(译)

摘要：要解决的问题：提供一种液晶显示装置，其框架可以缩小，并且可以在不增大框架尺寸的情况下增加其清晰度。解决方案：在液晶显示装置中，液晶显示面板100的阵列基板200包括：栅极线Y，其布置成在有源区的线方向H上延伸；栅极连接布线YC布置成在有源区的列方向V上延伸并通过绝缘膜与栅极线交叉；接触部分CT，其将栅极线与栅极连接布线电连接；源极线X布置成与有源区中的栅极连接布线平行地延伸；信号提供部分131，包括沿着列方向上的延长线上的有源区域的一侧布置的第一焊盘PG，连接到栅极连接布线，并向栅极线提供信号，以及第二焊盘PG焊盘PS连接到源极线，并将信号提供给栅极线。第一垫和第二垫交替布置。

