

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2017-138413

(P2017-138413A)

(43) 公開日 平成29年8月10日 (2017.8.10)

(51) Int.Cl.	F I	テーマコード (参考)
G02F 1/1368 (2006.01)	G02F 1/1368	2H092
G02F 1/1343 (2006.01)	G02F 1/1343	2H192
G09F 9/30 (2006.01)	G09F 9/30 338	5C094
G09F 9/00 (2006.01)	G09F 9/30 336	5G435
	G09F 9/00 366A	
審査請求 未請求 請求項の数 19 O L (全 40 頁)		

(21) 出願番号 特願2016-18365 (P2016-18365)
 (22) 出願日 平成28年2月2日 (2016.2.2)

(71) 出願人 502356528
 株式会社ジャパンディスプレイ
 東京都港区西新橋三丁目7番1号
 (74) 代理人 110002147
 特許業務法人酒井国際特許事務所
 (72) 発明者 倉澤 隼人
 東京都港区西新橋三丁目7番1号 株式会
 社ジャパンディスプレイ内
 (72) 発明者 水橋 比呂志
 東京都港区西新橋三丁目7番1号 株式会
 社ジャパンディスプレイ内
 Fターム (参考) 2H092 GA14 GA17 GA25 GA34 GA59
 GA60 GA62 JA25 JA46 JB33
 JB42 JB51 PA06 PA08 PA09

最終頁に続く


(54) 【発明の名称】 表示装置

(57) 【要約】

【課題】表示領域に配置される各種配線の自由度を大きくすることが可能な表示装置を提供する。

【解決手段】画像を表示させるための表示領域に設けられた複数の第1電極と、第1電極と対向する第2電極と、表示領域に設けられて第1電極又は第2電極に接続される複数のスイッチング素子と、複数のスイッチング素子に接続され、複数のスイッチング素子を走査する走査信号を供給するためのゲート線と、複数のスイッチング素子に信号を供給するためのデータ線と、第2電極と絶縁層を介して対向し、スイッチング素子に接続される導電性配線と、を有する。

【選択図】 図17



【特許請求の範囲】**【請求項 1】**

画像を表示させるための表示領域に設けられた複数の第 1 電極と、
前記第 1 電極と対向する第 2 電極と、
前記表示領域に設けられて前記第 1 電極又は前記第 2 電極に接続される複数のスイッチング素子と、
複数の前記スイッチング素子に接続され、複数の前記スイッチング素子を走査する走査信号を供給するためのゲート線と、複数の前記スイッチング素子に信号を供給するためのデータ線と、
前記第 2 電極と絶縁層を介して対向し、前記スイッチング素子に接続される導電性配線と、を有する表示装置。

10

【請求項 2】

前記導電性配線は、前記データ線と重畳し、前記データ線の延在方向と同じ方向に延在する請求項 1 に記載の表示装置。

【請求項 3】

複数の前記スイッチング素子は、それぞれ複数の前記第 1 電極に対応する位置に配置され、画素信号を前記第 1 電極に供給する請求項 1 又は請求項 2 に記載の表示装置。

【請求項 4】

前記導電性配線は、前記ゲート線を介して前記スイッチング素子に接続される請求項 3 に記載の表示装置。

20

【請求項 5】

前記表示領域の周囲に額縁領域が設けられており、
前記額縁領域には、複数の前記ゲート線に前記走査信号を供給するゲートドライバが設けられており、
前記ゲート線は、前記表示領域にて複数の前記第 1 電極の配列方向となる第 1 方向に沿って延在し、
前記導電性配線は、前記第 1 方向と交差する第 2 方向に沿って延在して前記ゲート線と前記ゲートドライバとを接続する請求項 4 に記載の表示装置。

【請求項 6】

前記導電性配線は、前記データ線を介して前記スイッチング素子に接続される請求項 3 に記載の表示装置。

30

【請求項 7】

前記表示領域は、第 1 表示領域と、前記第 1 表示領域と隣り合う第 2 表示領域とを含み、
前記第 1 表示領域の前記スイッチング素子に接続された第 1 データ線は、前記第 1 表示領域から前記表示領域の外側の額縁領域まで延在し、
前記第 2 表示領域の前記スイッチング素子に接続された第 2 データ線は、前記第 2 表示領域において前記導電性配線に接続される請求項 6 に記載の表示装置。

【請求項 8】

前記導電性配線は、前記第 1 データ線と重畳し、前記第 1 データ線の延在方向と同じ方向に延在する請求項 7 に記載の表示装置。

40

【請求項 9】

前記第 1 表示領域の前記スイッチング素子及び前記第 2 表示領域の前記スイッチング素子は、それぞれ一つの表示制御用 IC に接続される請求項 7 又は請求項 8 に記載の表示装置。

【請求項 10】

複数の前記スイッチング素子は、それぞれ複数の前記第 2 電極に対応する位置に配置され、前記第 2 電極へ駆動信号を供給する請求項 1 又は請求項 2 に記載の表示装置。

【請求項 11】

前記表示領域の周囲に額縁領域が設けられており、

50

前記額縁領域には、前記駆動信号を出力する駆動回路が設けられており、

前記導電性配線は、前記スイッチング素子と前記駆動回路とを接続する請求項 10 に記載の表示装置。

【請求項 12】

前記第 2 電極は、前記表示領域に行列状に配置されている請求項 10 又は請求項 11 に記載の表示装置。

【請求項 13】

それぞれの前記第 2 電極に第 1 スwitchング素子と第 2 スwitchング素子の 2 つのスイッチング素子が接続されており、

前記第 1 スwitchング素子と前記第 2 スwitchング素子とは、同じ走査信号に対して、前記第 2 電極との接続と遮断とが互いに逆に切り替わる請求項 10 から請求項 12 のいずれか 1 項に記載の表示装置。

10

【請求項 14】

1 本の前記ゲート線が前記第 1 スwitchング素子及び前記第 2 スwitchング素子に接続される請求項 13 に記載の表示装置。

【請求項 15】

前記第 1 スwitchング素子に第 1 導電性配線が接続され、前記第 2 スwitchング素子に第 2 導電性配線が接続される請求項 13 又は請求項 14 に記載の表示装置。

【請求項 16】

さらに、前記第 2 電極と対向する第 3 電極を有し、

20

前記第 2 電極と前記第 3 電極との間の静電容量の変化に基づいて外部の導体の接触又は近接が検出される請求項 10 から請求項 15 のいずれか 1 項に記載の表示装置。

【請求項 17】

前記第 2 電極の静電容量の変化に基づいて外部の導体の接触又は近接が検出される請求項 10 から請求項 16 のいずれか 1 項に記載の表示装置。

【請求項 18】

前記スイッチング素子は、前記画像の表示を行う表示動作の期間において、前記第 1 電極に対する共通電位となる表示駆動信号を前記第 2 電極に供給し、外部の導体の接触又は近接を検出する検出動作の期間において、検出用駆動信号を前記第 2 電極に供給する請求項 10 から請求項 17 のいずれか 1 項に記載の表示装置。

30

【請求項 19】

少なくとも前記第 1 電極が設けられる第 1 基板と、

前記第 1 基板に対向して設けられる第 2 基板とを備え、

前記第 1 基板と前記第 2 基板の間には、前記第 2 電極と、前記導電性配線と、設けられ、前記表示領域に画像を表示する画像表示機能を有する表示機能層と、が設けられており、

前記導電性配線は、前記第 2 電極に重畳し、且つ、前記第 1 電極に重畳しない位置に設けられている請求項 1 から請求項 18 のいずれか 1 項に記載の表示装置。

【発明の詳細な説明】

【技術分野】

40

【0001】

本発明は、画像を表示する表示装置に関する。

【背景技術】

【0002】

下記特許文献 1 は、画素電極と、画素電極と対向する共通電極と、画素電極に接続されたスイッチング素子と、共通電極の表面に設けられた導電性層とを有する液晶表示パネルが記載されている。この液晶表示パネルは、良好な導電性を有する導電性層を共通電極上に設けることで、見かけ上の共通電極の抵抗値を小さくして、フリッカやクロストークを抑制する記載されている。

【先行技術文献】

50

【特許文献】

【0003】

【特許文献1】特開2013-254219号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

表示領域内に設けられたスイッチング素子には、走査信号を供給するためのゲート線及び画素信号を供給するためのデータ線が接続されている。表示装置の大画面化や高精細化を図る場合、ゲート線、データ線等の配線が表示領域内に多数配置されるため、配線の配置の制約が大きくなる場合がある。これらの電極をタッチ検出に用いる場合には、さらに

10

【0005】

本発明は、表示領域に配置される各種配線の自由度を大きくすることが可能な表示装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様の表示装置は、画像を表示させるための表示領域に設けられた複数の第1電極と、前記第1電極と対向する第2電極と、前記表示領域に設けられて前記第1電極又は前記第2電極に接続される複数のスイッチング素子と、複数の前記スイッチング素子に接続され、複数の前記スイッチング素子を走査する走査信号を供給するためのゲート線と、複数の前記スイッチング素子に信号を供給するためのデータ線と、前記第2電極と絶縁層を介して対向し、前記スイッチング素子に接続される。

20

【図面の簡単な説明】

【0007】

【図1】図1は、第1の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。

【図2】図2は、相互静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接していない状態を表す説明図である。

【図3】図3は、図2に示す指が接触又は近接していない状態の等価回路の例を示す説明図である。

30

【図4】図4は、相互静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接した状態を表す説明図である。

【図5】図5は、図4に示す指が接触又は近接した状態の等価回路の例を示す説明図である。

【図6】図6は、相互静電容量方式のタッチ検出の駆動信号及びタッチ検出信号の波形の一例を表す図である。

【図7】図7は、自己静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接していない状態を表す説明図である。

【図8】図8は、自己静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接した状態を表す説明図である。

40

【図9】図9は、自己静電容量方式のタッチ検出の等価回路の例を示す説明図である。

【図10】図10は、自己静電容量方式のタッチ検出の駆動信号及びタッチ検出信号の波形の一例を表す図である。

【図11】図11は、タッチ検出機能付き表示装置の概略断面構造を表す断面図である。

【図12】図12は、タッチ検出機能付き表示装置を構成するTFT基板を模式的に示す平面図である。

【図13】図13は、タッチ検出機能付き表示装置を構成するガラス基板を模式的に示す平面図である。

【図14】図14は、第1の実施形態に係るタッチ検出機能付き表示部の画素配列を表す

50

回路図である。

【図 1 5】図 1 5 は、第 1 の実施形態に係るタッチ検出機能付き表示部の駆動電極及びタッチ検出電極の一構成例を表す斜視図である。

【図 1 6】図 1 6 は、1 フレーム期間における表示動作期間とタッチ検出期間の配置の一例を表す模式図である。

【図 1 7】図 1 7 は、第 1 の実施形態に係る表示パネルの画素電極及び表示用スイッチング素子の構成を説明するための平面図である。

【図 1 8】図 1 8 は、副画素の構成を説明するための T F T 基板の平面図である。

【図 1 9】図 1 9 は、図 1 8 の X I X - X I X ' 線に沿う断面図である。

【図 2 0】図 2 0 は、第 2 の実施形態に係る画素基板を示す平面図である。

【図 2 1】図 2 1 は、第 2 の実施形態に係る画素電極及び表示用スイッチング素子の構成を説明するための平面図である。

【図 2 2】図 2 2 は、第 2 の実施形態に係る第 1 表示領域における副画素の構成を説明するための T F T 基板の平面図である。

【図 2 3】図 2 3 は、図 2 2 の X X I I I - X X I I I ' 線に沿う断面図である。

【図 2 4】図 2 4 は、第 2 の実施形態に係る第 2 表示領域における副画素の構成を説明するための T F T 基板の平面図である。

【図 2 5】図 2 5 は、図 2 4 の X X V - X X V ' 線に沿う断面図である。

【図 2 6】図 2 6 は、表示制御用 I C と各配線との接続構造を説明するための平面図である。

【図 2 7】図 2 7 は、第 3 の実施形態に係る駆動電極及びタッチ用スイッチング素子の接続構造を説明するための平面図である。

【図 2 8】図 2 8 は、第 3 の実施形態に係る駆動電極及び画素電極の構成を説明するための平面図である。

【図 2 9】図 2 9 は、図 2 8 の X X I X - X X I X ' 線に沿う断面図である。

【図 3 0】図 3 0 は、第 3 の実施形態に係るタッチ検出機能付き表示装置の一動作例を示すタイミング波形図である。

【図 3 1】図 3 1 は、第 3 の実施形態に係るゲートドライバの一構成例を示す平面図である。

【図 3 2】図 3 2 は、第 3 の実施形態に係るゲートドライバの他の構成例を示す平面図である。

【図 3 3】図 3 3 は、第 3 の実施形態の変形例に係るタッチ検出機能付き表示装置の遮光部を示す平面図である。

【図 3 4】図 3 4 は、図 3 3 の X X X I V - X X X I V ' 線に沿う断面図である。

【図 3 5】図 3 5 は、第 4 の実施形態に係る駆動電極及び駆動電極ドライバの構成例を示す平面図である。

【図 3 6】図 3 6 は、駆動電極と導電性配線との接続箇所を示す断面図である。

【図 3 7】図 3 7 は、第 5 の実施形態に係る駆動電極及び駆動回路の平面図である。

【図 3 8】図 3 8 は、第 5 の実施形態に係るタッチ検出機能付き表示装置の一動作例を示すタイミング波形図である。

【図 3 9】図 3 9 は、第 5 の実施形態の変形例に係る駆動電極及び導電性配線の構成例を示す平面図である。

【図 4 0】図 4 0 は、第 6 の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。

【図 4 1】図 4 1 は、第 6 の実施形態に係る駆動電極及び駆動回路の平面図である。

【図 4 2】図 4 2 は、第 6 の実施形態に係るタッチ検出機能付き表示装置の一動作例を示すタイミング波形図である。

【発明を実施するための形態】

【0008】

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。

10

20

30

40

50

以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保つての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0009】

(第1の実施形態)

図1は、第1の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。図1に示すように、タッチ検出機能付き表示装置1は、タッチ検出機能付き表示部10と、制御部11と、ゲートドライバ12と、ソースドライバ13と、駆動電極ドライバ14と、タッチ検出部40とを備えている。タッチ検出機能付き表示装置1は、タッチ検出機能付き表示部10がタッチ検出機能を内蔵した表示装置である。タッチ検出機能付き表示部10は、表示素子として液晶表示素子を用いている表示パネル20と、タッチ入力を検出するタッチ検出装置であるタッチパネル30とを一体化した装置である。なお、タッチ検出機能付き表示部10は、表示パネル20の上にタッチパネル30を装着した、いわゆるオンセルタイプの装置であってもよい。表示パネル20は、例えば、有機E

【0010】

表示パネル20は、後述するように、ゲートドライバ12から供給される走査信号 V_{scan} に従って、1水平ラインずつ順次走査して表示を行う素子である。制御部11は、外部より供給された映像信号 V_{disp} に基づいて、ゲートドライバ12、ソースドライバ13、駆動電極ドライバ14及びタッチ検出部40に対してそれぞれ制御信号を供給し、これらが互いに同期して動作するように制御する回路である。

【0011】

ゲートドライバ12は、制御部11から供給される制御信号に基づいて、タッチ検出機能付き表示部10の表示駆動の対象となる1水平ラインを順次選択する機能を有している。

【0012】

ソースドライバ13は、制御部11から供給される制御信号に基づいて、タッチ検出機能付き表示部10の、後述する各副画素 $SPix$ に画素信号 V_{pix} を供給する回路である。

【0013】

駆動電極ドライバ14は、制御部11から供給される制御信号に基づいて、タッチ検出機能付き表示部10の、後述する駆動電極 $COML$ に駆動信号 V_{com} を供給する回路である。

【0014】

タッチパネル30は、静電容量型タッチ検出の基本原理に基づいて動作し、相互静電容量方式によりタッチ検出動作を行い、表示領域に対する外部の導体の接触又は近接を検出する。なお、タッチパネル30は自己静電容量方式によりタッチ検出動作を行ってもよい。

【0015】

タッチ検出部40は、制御部11から供給される制御信号と、タッチパネル30から供給されるタッチ検出信号 V_{det1} に基づいて、タッチパネル30に対するタッチの有無を検出する回路である。また、タッチ検出部40は、タッチがある場合においてタッチ入力が行われた座標などを求める。このタッチ検出部40は、タッチ検出信号増幅部42と、A/D変換部43と、信号処理部44と、座標抽出部45とを備える。検出タイミング

10

20

30

40

50

制御部 4 6 は、制御部 1 1 から供給される制御信号に基づいて、A / D 変換部 4 3 と、信号処理部 4 4 と、座標抽出部 4 5 とが同期して動作するように制御する。

【 0 0 1 6 】

上述のとおり、タッチパネル 3 0 は、静電容量型タッチ検出の基本原理に基づいて動作する。ここで、図 2 から図 6 を参照して、本実施形態のタッチ検出機能付き表示装置 1 の相互静電容量方式によるタッチ検出の基本原理について説明する。図 2 は、相互静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接していない状態を表す説明図である。図 3 は、図 2 に示す指が接触又は近接していない状態の等価回路の例を示す説明図である。図 4 は、相互静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接した状態を表す説明図である。図 5 は、図 4 に示す指が接触又は近接した状態の等価回路の例を示す説明図である。図 6 は、駆動信号及びタッチ検出信号の波形の一例を表す図である。なお、以下の説明では、指が接触又は近接する場合を説明するが、指に限られず、例えばスタイラスペン等の導体を含む物体であってもよい。

10

【 0 0 1 7 】

例えば、図 2 に示すように、容量素子 C 1 は、誘電体 D を挟んで互いに対向配置された一对の電極、駆動電極 E 1 及びタッチ検出電極 E 2 を備えている。図 3 に示すように、容量素子 C 1 は、その一端が交流信号源（駆動信号源）S に接続され、他端は電圧検出器 D E T に接続される。電圧検出器 D E T は、例えば図 1 に示すタッチ検出信号増幅部 4 2 に含まれる積分回路である。

【 0 0 1 8 】

20

交流信号源 S から駆動電極 E 1（容量素子 C 1 の一端）に所定の周波数（例えば数 k H z ~ 数百 k H z 程度）の交流矩形波 S g が印加されると、タッチ検出電極 E 2（容量素子 C 1 の他端）側に接続された電圧検出器 D E T を介して、図 6 に示すような出力波形（タッチ検出信号 V d e t 1）が現れる。なお、この交流矩形波 S g は、駆動電極ドライバ 1 4 から入力される駆動信号 V c o m に相当するものである。

【 0 0 1 9 】

指が接触又は近接していない状態（非接触状態）では、図 2 及び図 3 に示すように、容量素子 C 1 に対する充放電に伴って、容量素子 C 1 の容量値に応じた電流 I_0 が流れる。図 3 に示す電圧検出器 D E T は、交流矩形波 S g に応じた電流 I_0 の変動を電圧の変動（実線の波形 V_0 （図 6 参照））に変換する。

30

【 0 0 2 0 】

一方、指が接触又は近接した状態（接触状態）では、図 4 に示すように、指によって形成される静電容量 C 2 が、タッチ検出電極 E 2 と接触している又は近傍にあることにより、駆動電極 E 1 及びタッチ検出電極 E 2 の間にあるフリンジ分の静電容量が遮られる。このため、容量素子 C 1 は、図 5 に示すように、非接触状態での容量値よりも容量値の小さい容量素子 C 1' として作用する。そして、図 5 に示す等価回路でみると、容量素子 C 1' に電流 I_1 が流れる。図 6 に示すように、電圧検出器 D E T は、交流矩形波 S g に応じた電流 I_1 の変動を電圧の変動（点線の波形 V_1 ）に変換する。この場合、波形 V_1 は、上述した波形 V_0 と比べて振幅が小さくなる。これにより、波形 V_0 と波形 V_1 との電圧差分の絶対値 $|\Delta V|$ は、指などの外部から接触又は近接する導体の影響に応じて変化することになる。なお、電圧検出器 D E T は、波形 V_0 と波形 V_1 との電圧差分の絶対値 $|\Delta V|$ を精度よく検出するため、回路内のスイッチングにより、交流矩形波 S g の周波数に合わせて、コンデンサの充放電をリセットする期間 R e s e t を設けた動作とすることがより好ましい。

40

【 0 0 2 1 】

図 1 に示すタッチパネル 3 0 は、駆動電極ドライバ 1 4 から供給される駆動信号 V c o m に従って、1 検出ブロックずつ順次走査して、相互静電容量方式によるタッチ検出を行う。

【 0 0 2 2 】

タッチパネル 3 0 は、後述する複数のタッチ検出電極 T D L から、図 3 又は図 5 に示す

50

電圧検出器DETを介して、検出ブロック毎にタッチ検出信号Vdet1を出力する。タッチ検出信号Vdet1は、タッチ検出部40のタッチ検出信号増幅部42に供給される。

【0023】

タッチ検出信号増幅部42は、タッチパネル30から供給されるタッチ検出信号Vdet1を増幅する。なお、タッチ検出信号増幅部42は、タッチ検出信号Vdet1に含まれる高い周波数成分（ノイズ成分）を除去して出力する低域通過アナログフィルタであるアナログLPF（Low Pass Filter）を備えていてもよい。

【0024】

A/D変換部43は、駆動信号Vcomに同期したタイミングで、タッチ検出信号増幅部42から出力されるアナログ信号をそれぞれサンプリングしてデジタル信号に変換する。

10

【0025】

信号処理部44は、A/D変換部43の出力信号に含まれる、駆動信号Vcomをサンプリングした周波数以外の周波数成分（ノイズ成分）を低減するデジタルフィルタを備えている。信号処理部44は、A/D変換部43の出力信号に基づいて、タッチパネル30に対するタッチの有無を検出する論理回路である。信号処理部44は、指による検出信号の差分のみ取り出す処理を行う。この指による差分の信号は、上述した波形V₀と波形V₁との差分の絶対値 $|\Delta V|$ である。信号処理部44は、1検出ブロック当たりの絶対値 $|\Delta V|$ を平均化する演算を行い、絶対値 $|\Delta V|$ の平均値を求めてもよい。これにより、信号処理部44は、ノイズによる影響を低減できる。信号処理部44は、検出した指による差分の信号を所定のしきい値電圧と比較し、このしきい値電圧未満であれば、外部近接物体が非接触状態であると判断する。一方、信号処理部44は、検出した指による差分の信号を所定のしきい値電圧と比較し、しきい値電圧以上であれば、外部近接物体の接触状態と判断する。このようにして、タッチ検出部40はタッチ検出が可能となる。

20

【0026】

座標抽出部45は、信号処理部44においてタッチが検出されたときに、そのタッチパネル座標を求める論理回路である。座標抽出部45は、タッチパネル座標を検出信号出力Voutとして出力する。以上のように、本実施形態のタッチ検出機能付き表示装置1は、相互静電容量方式によるタッチ検出の基本原理に基づいて、タッチ検出動作を行うことができる。

30

【0027】

次に、図7から図10を参照して、自己静電容量方式のタッチ検出の基本原理について説明する。図7は、自己静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接していない状態を表す説明図である。図8は、自己静電容量方式のタッチ検出の基本原理を説明するための、指が接触又は近接した状態を表す説明図である。図9は、自己静電容量方式のタッチ検出の等価回路の例を示す説明図である。図10は、自己静電容量方式のタッチ検出の駆動信号及びタッチ検出信号の波形の一例を表す図である。

【0028】

図7左図は、指が接触又は近接していない状態において、スイッチSW1により電源Vddとタッチ検出電極E2とが接続され、スイッチSW2によりタッチ検出電極E2がコンデンサCcrに接続されていない状態を示している。この状態では、タッチ検出電極E2が有する容量Cx1が充電される。図7右図は、スイッチSW1により、電源Vddとタッチ検出電極E2との接続がオフされ、スイッチSW2により、タッチ検出電極E2とコンデンサCcrとが接続された状態を示している。この状態では、容量Cx1の電荷はコンデンサCcrを介して放電される。

40

【0029】

図8左図は、指が接触又は近接した状態において、スイッチSW1により電源Vddとタッチ検出電極E2とが接続され、スイッチSW2によりタッチ検出電極E2がコンデンサCcrに接続されていない状態を示している。この状態では、タッチ検出電極E2が有

50

する容量 $C \times 1$ に加え、タッチ検出電極 E_2 に近接している指により生じる容量 $C \times 2$ も充電される。図 8 右図は、スイッチ SW_1 により、電源 V_{dd} とタッチ検出電極 E_2 がオフされ、スイッチ SW_2 によりタッチ検出電極 E_2 とコンデンサ C_{cr} とが接続された状態を示している。この状態では、容量 $C \times 1$ の電荷と容量 $C \times 2$ の電荷とがコンデンサ C_{cr} を介して放電される。

【0030】

ここで、図 7 右図に示す放電時（指が接触または近接していない状態）における容量 C_{cr} の電圧変化特性に対して、図 8 右図に示す放電時（指が接触又は近接した状態）における容量 C_{cr} の電圧変化特性は、容量 $C \times 2$ が存在するために、明らかに異なる。したがって、自己静電容量方式では、コンデンサ C_{cr} の電圧変化特性が、容量 $C \times 2$ の有無により、異なることを利用して、指などの操作入力の有無を判定している。

10

【0031】

具体的には、タッチ検出電極 E_2 に所定の周波数（例えば数 kHz ～数百 kHz 程度）の交流矩形波 S_g （図 10 参照）が印加される。図 9 に示す電圧検出器 DET は、交流矩形波 S_g に応じた電流の変動を電圧の変動（波形 V_4 、 V_5 ）に変換する。

【0032】

上述のように、タッチ検出電極 E_2 はスイッチ SW_1 及びスイッチ SW_2 で切り離すことが可能な構成となっている。図 10 において、時刻 T_{01} のタイミングで交流矩形波 S_g は電圧 V_0 に相当する電圧レベルを上昇させる。このときスイッチ SW_1 はオンしておりスイッチ SW_2 はオフしている。このためタッチ検出電極 E_2 の電圧も電圧 V_0 に上昇する。次に時刻 T_{11} のタイミングの前にスイッチ SW_1 をオフとする。このときタッチ検出電極 E_2 はフローティング状態であるが、タッチ検出電極 E_2 の容量 $C \times 1$ （図 7 参照）、あるいはタッチ検出電極 E_2 の容量 $C \times 1$ に指等の接触又は近接による容量 $C \times 2$ を加えた容量（ $C \times 1 + C \times 2$ 、図 8 参照）によって、タッチ検出電極 E_2 の電位は V_0 が維持される。さらに、時刻 T_{11} のタイミングの前にスイッチ SW_3 をオンさせ所定の時間経過後にオフさせ電圧検出器 DET をリセットさせる。このリセット動作により出力電圧は V_{ref} と略等しい電圧となる。

20

【0033】

続いて、時刻 T_{11} のタイミングでスイッチ SW_2 をオンさせると、電圧検出器 DET の反転入力部がタッチ検出電極 E_2 の電圧 V_0 となり、その後、タッチ検出電極 E_2 の容量 $C \times 1$ （または $C \times 1 + C \times 2$ ）と電圧検出器 DET 内の容量 C_5 の時定数に従って電圧検出器 DET の反転入力部は基準電圧 V_{ref} まで低下する。このとき、タッチ検出電極 E_2 の容量 $C \times 1$ （または $C \times 1 + C \times 2$ ）に蓄積されていた電荷が電圧検出器 DET 内の容量 C_5 に移動するため、電圧検出器 DET の出力が上昇する（ V_{det2} ）。電圧検出器 DET の出力（ V_{det2} ）は、タッチ検出電極 E_2 に指等が近接していないときは、実線で示す波形 V_4 となり、 $V_{det2} = C \times 1 \times V_0 / C_5$ となる。指等の影響による容量が付加されたときは、点線で示す波形 V_5 となり、 $V_{det2} = (C \times 1 + C \times 2) \times V_0 / C_5$ となる。

30

【0034】

その後、タッチ検出電極 E_2 の容量 $C \times 1$ （または $C \times 1 + C \times 2$ ）の電荷が容量 C_5 に十分移動した後の時刻 T_{31} のタイミングでスイッチ SW_2 をオフさせ、スイッチ SW_1 及びスイッチ SW_3 をオンさせることにより、タッチ検出電極 E_2 の電位を交流矩形波 S_g と同電位のローレベルにするとともに電圧検出器 DET をリセットさせる。なお、このとき、スイッチ SW_1 をオンさせるタイミングは、スイッチ SW_2 をオフさせた後、時刻 T_{02} 以前であればいずれのタイミングでもよい。また、電圧検出器 DET をリセットさせるタイミングは、スイッチ SW_2 をオフさせた後、時刻 T_{12} 以前であればいずれのタイミングとしてもよい。以上の動作を所定の周波数（例えば数 kHz ～数百 kHz 程度）で繰り返す。波形 V_4 と波形 V_5 との差分の絶対値 $|\Delta V|$ に基づいて、外部近接物体の有無（タッチの有無）を測定することができる。なお、タッチ検出電極 E_2 の電位は、図 10 に示すように、指等が近接していないときは V_2 の波形となり、指等の影響による

40

50

容量 $C \times 2$ が付加されるときは V_3 の波形となる。検出方法として、例えば、波形 V_2 と波形 V_3 とが、それぞれ所定の電圧 V_{TH} まで下がる時間を測定することにより外部近接物体の有無（タッチの有無）を測定することも可能である。

【0035】

次に、タッチ検出機能付き表示装置 1 の構成例を詳細に説明する。図 11 は、タッチ検出機能付き表示装置の概略断面構造を表す断面図である。図 12 は、タッチ検出機能付き表示装置を構成する TFT 基板を模式的に示す平面図である。図 13 は、タッチ検出機能付き表示装置を構成するガラス基板を模式的に示す平面図である。

【0036】

図 11 に示すように、タッチ検出機能付き表示装置 1 は、画素基板 2 と、この画素基板 2 の表面に垂直な方向に対向して配置された対向基板 3 と、画素基板 2 と対向基板 3 との間に挿設された液晶層 6 とを備える。

【0037】

図 11 に示すように、画素基板 2 は、回路基板としての TFT (Thin Film Transistor) 基板 21 と、この TFT 基板 21 の上方にマトリクス状に配設された複数の画素電極 22 と、TFT 基板 21 と画素電極 22 との間に設けられた複数の駆動電極 COM1 と、画素電極 22 と駆動電極 COM1 とを絶縁する絶縁層 24 と、を含む。TFT 基板 21 の下側には、接着層（図示しない）を介して偏光板 35B が設けられていてもよい。

【0038】

図 12 に示すように、TFT 基板 21 は、画像を表示させるための表示領域 10a と、表示領域 10a の周囲に設けられた額縁領域 10b とを有する。表示領域 10a は、一対の長辺と短辺とを有する矩形形状である。額縁領域 10b は、表示領域 10a の 4 辺を囲む枠状となっている。

【0039】

複数の駆動電極 COM1 は、TFT 基板 21 の表示領域 10a に設けられており、表示領域 10a の長辺に沿った方向及び短辺に沿った方向に、行列状に複数配列されている。それぞれの駆動電極 COM1 は矩形形状、又は正方形形状である。駆動電極 COM1 は、例えば、ITO (Indium Tin Oxide) 等の透光性を有する導電性材料が用いられる。1つの駆動電極 COM1 に対応する位置に、複数の画素電極 22 が行列状に配置される。画素電極 22 は、駆動電極 COM1 よりも小さい面積を有している。なお、図 12 では一部の駆動電極 COM1 及び画素電極 22 について示しているが、駆動電極 COM1 及び画素電極 22 は表示領域 10a の全域に亘って配置される。本実施形態では、行方向に複数配列された駆動電極 COM1 を同時に駆動して、1つの駆動電極ブロック COM1A としてもよい。

【0040】

TFT 基板 21 の額縁領域 10b の短辺側に、駆動電極ドライバ 14 及び表示制御用 IC 19 が配置されている。また、額縁領域 10b の短辺側には、図示しないフレキシブル基板が接続されて、表示制御用 IC 19 や駆動電極ドライバ 14 と接続される。配線 37 は、駆動電極 COM1 のそれぞれに接続され、額縁領域 10b の短辺側に引き出される。駆動電極ドライバ 14 は、表示領域 10a に設けられた配線 37 を介してそれぞれの駆動電極 COM1 と接続される。このため額縁領域 10b の長辺側に駆動電極ドライバ 14 を設ける必要がなく、額縁領域 10b の長辺側の幅を小さくすることができる。

【0041】

また、表示制御用 IC 19 は、TFT 基板 21 に COG (Chip On Glass) 実装されたチップであり、上述した制御部 11 を内蔵したものである。表示制御用 IC 19 は、外部のホスト IC（図示しない）から供給された映像信号 Vdisp（図 1 参照）に基づいて、後述する表示用ゲート線 GCL 及び表示用データ線 SGL 等に制御信号を出力する。

【0042】

10

20

30

40

50

図 1 1 に示すように、対向基板 3 は、ガラス基板 3 1 と、このガラス基板 3 1 の一方の面に形成されたカラーフィルタ 3 2 とを含む。ガラス基板 3 1 の他方の面には、タッチパネル 3 0 の検出電極であるタッチ検出電極 T D L が設けられている。さらに、タッチ検出電極 T D L の上方には、接着層（図示しない）を介して偏光板 3 5 A が設けられている。また、ガラス基板 3 1 には図示しないフレキシブル基板が接続されている。フレキシブル基板は額縁配線を介してタッチ検出電極 T D L と接続される。

【 0 0 4 3 】

図 1 3 に示すように、ガラス基板 3 1 の表示領域 1 0 a に複数のタッチ検出電極 T D L が設けられている。タッチ検出電極 T D L は、表示領域 1 0 a の長辺に沿った方向に延在し、表示領域 1 0 a の短辺に沿った方向に複数配列されている。タッチ検出電極 T D L は、それぞれ、2 本の検出電極 T D L a、T D L b と、検出電極 T D L a と検出電極 T D L b とを接続する接続部 T D L c、T D L c とを有する。2 本の検出電極 T D L a、T D L b は、表示領域 1 0 a の長辺に沿った方向に延在し、互いに平行に設けられる。検出電極 T D L a、T D L b の両端に T D L c がそれぞれ設けられる。

10

【 0 0 4 4 】

図 1 1 に示すように、T F T 基板 2 1 とガラス基板 3 1 とは、所定の間隔を設けて対向して配置される。T F T 基板 2 1 とガラス基板 3 1 との間の空間に液晶層 6 が設けられる。液晶層 6 は、電界の状態に応じてそこを通過する光を変調するものであり、例えば、F F S（フリンジフィールドスイッチング）を含む I P S（インプレーンスイッチング）等の横電界モードの液晶が用いられる。なお、図 1 1 に示す液晶層 6 と画素基板 2 との間、及び液晶層 6 と対向基板 3 との間には、それぞれ配向膜が配設されてもよい。

20

【 0 0 4 5 】

次に表示パネル 2 0 の表示動作について説明する。図 1 4 は、第 1 の実施形態に係るタッチ検出機能付き表示部の画素配列を表す回路図である。図 1 1 に示す T F T 基板 2 1 には、図 1 4 に示す各副画素 S P i x の表示用スイッチング素子 T r D、各画素電極 2 2 に画素信号 V p i x を供給する表示用データ線 S G L、各表示用スイッチング素子 T r D を駆動する駆動信号を供給する表示用ゲート線 G C L 等の配線が形成されている。表示用データ線 S G L 及び表示用ゲート線 G C L は、T F T 基板 2 1 の表面と平行な平面に延在する。

30

【 0 0 4 6 】

図 1 4 に示す表示パネル 2 0 は、マトリックス状に配列された複数の副画素 S P i x を有している。副画素 S P i x は、それぞれ表示用スイッチング素子 T r D 及び液晶素子 L C を備えている。表示用スイッチング素子 T r D は、薄膜トランジスタにより構成されるものであり、この例では、n チャネルの M O S（M e t a l O x i d e S e m i c o n d u c t o r）型の T F T で構成されている。表示用スイッチング素子 T r D のソースは表示用データ線 S G L に接続され、ゲートは表示用ゲート線 G C L に接続され、ドレインは液晶素子 L C の一端に接続されている。液晶層 6 を含む液晶素子 L C は、当該等価回路では一端が表示用スイッチング素子 T r D のドレインに接続され、他端が駆動電極ブロック C O M L A に含まれる各駆動電極 C O M L に接続されている。また、画素電極 2 2 と共通電極（駆動電極 C O M L）との間に絶縁層 2 4 が設けられ、これらによって図 1 4 に示す保持容量 C s が形成される。

40

【 0 0 4 7 】

副画素 S P i x は、表示用ゲート線 G C L により、表示パネル 2 0 の同じ行に属する他の副画素 S P i x と互いに接続されている。表示用ゲート線 G C L は、ゲートドライバ 1 2（図 1 参照）と接続され、ゲートドライバ 1 2 より走査信号 V s c a n が供給される。また、副画素 S P i x は、表示用データ線 S G L により、表示パネル 2 0 の同じ列に属する他の副画素 S P i x と互いに接続されている。表示用データ線 S G L は、ソースドライバ 1 3（図 1 参照）と接続され、ソースドライバ 1 3 より画素信号 V p i x が供給される。駆動電極ブロック C O M L A に含まれる各駆動電極 C O M L は、駆動電極ドライバ 1 4（図 1 参照）と接続され、駆動電極ドライバ 1 4 より駆動信号 V c o m が供給される。

50

【0048】

図1に示すゲートドライバ12は、表示用ゲート線GCLを順次走査するように駆動する。ゲートドライバ12は、表示用ゲート線GCLを介して、走査信号Vscan（図1参照）を副画素SPixのTFT素子Trのゲートに印加することにより、副画素SPixのうちの1行（1水平ライン）を表示駆動の対象として順次選択する。また、タッチ検出機能付き表示装置1は、1水平ラインに属する副画素SPixに対して、ソースドライバ13は、図13に示す表示用データ線SGLを介して、画素信号Vpixを、選択された1水平ラインを構成する副画素SPixに供給する。そして、これらの副画素SPixでは、供給される画素信号Vpixに応じて1水平ラインずつ表示が行われるようになっている。この表示動作を行う際、駆動電極ドライバ14は、駆動電極COMLに対して駆動信号Vcom（表示駆動信号Vcomdc）を印加する。これにより、各駆動電極COMLは、表示時には画素電極22に対する共通電極として機能するものとなる。

10

【0049】

図11に示すカラーフィルタ32は、例えば赤（R）、緑（G）、青（B）の3色に着色されたカラーフィルタの色領域が周期的に配列されていてもよい。上述した図14に示す各副画素SPixに、R、G、Bの3色の色領域32R、32G、32Bが1組として対応付けられ、3色の色領域32R、32G、32Bに対応する副画素SPixを1組として画素Pixが構成される。図11に示すように、カラーフィルタ32は、TFT基板21と垂直な方向において、液晶層6と対向する。なお、カラーフィルタ32は、異なる色に着色されていれば、他の色の組み合わせであってもよい。また、カラーフィルタ32は、3色の組み合わせに限定されず、4色以上の組み合わせであってもよい。

20

【0050】

図14に示すように、本実施形態では、複数の駆動電極COMLを含む駆動電極ブロックCOMLAが表示用ゲート線GCLの延在方向と平行な方向に延在し、表示用データ線SGLの延在方向と交差する方向に延びている。なお、駆動電極ブロックCOMLAはこれに限定されず、例えば表示用データ線SGLと平行な方向に延びていてもよい。

【0051】

図11及び図12に示す駆動電極COMLは、表示パネル20の複数の画素電極22に対し共通の電位（基準電位）を与える共通電極として機能するとともに、タッチパネル30の相互静電容量方式によるタッチ検出を行う際の駆動電極としても機能する。また、駆動電極COMLは、タッチパネル30の自己静電容量方式によるタッチ検出を行う際の検出電極として機能してもよい。図15は、第1の実施形態に係るタッチ検出機能付き表示部の駆動電極及びタッチ検出電極の一構成例を表す斜視図である。タッチパネル30は、画素基板2に設けられた駆動電極COMLと、対向基板3に設けられたタッチ検出電極TDLにより構成されている。

30

【0052】

複数の駆動電極COMLを含む駆動電極ブロックCOMLAは、図15の左右方向に延在する複数のストライプ状の電極パターンとして機能する。タッチ検出電極TDLは、駆動電極ブロックCOMLAの延在方向と交差する方向に延びる複数の電極パターンを含む。そして、タッチ検出電極TDLは、TFT基板21（図7参照）の表面に対する垂直な方向において、駆動電極ブロックCOMLAと対向している。タッチ検出電極TDLの各電極パターンは、タッチ検出部40のタッチ検出信号増幅部42の入力にそれぞれ接続される（図1参照）。駆動電極ブロックCOMLAの各駆動電極COMLとタッチ検出電極TDLの各電極パターンとの交差部分に、それぞれ静電容量が形成される。

40

【0053】

タッチ検出電極TDL及び駆動電極COML（駆動電極ブロックCOMLA）は、ストライプ状に複数に分割される形状に限られない。例えば、タッチ検出電極TDLは櫛歯形状等であってもよい。あるいはタッチ検出電極TDLは、複数に分割されていればよく、駆動電極COMLを分割するスリットの形状は直線であっても、曲線であってもよい。

【0054】

50

この構成により、タッチパネル 30 では、相互静電容量方式のタッチ検出動作を行う際、駆動電極ドライバ 14 が駆動電極ブロック COMLA ごとに時分割的に順次走査するように駆動することにより、駆動電極ブロック COMLA の駆動電極 COML が順次選択される。そして、タッチ検出電極 TDL からタッチ検出信号 Vdet1 が出力されることにより、駆動電極ブロック COMLA のタッチ検出が行われるようになっている。つまり、駆動電極ブロック COMLA は、上述した相互静電容量方式のタッチ検出の基本原理における駆動電極 E1 に対応し、タッチ検出電極 TDL は、タッチ検出電極 E2 に対応する。タッチパネル 30 はこの基本原理に従ってタッチ入力を検出するようになっている。図 15 に示すように、タッチパネル 30 において、互いに交差したタッチ検出電極 TDL 及び駆動電極ブロック COMLA は、静電容量式タッチセンサをマトリクス状に構成している。よって、タッチパネル 30 のタッチ検出面全体に亘って走査することにより、外部からの導体の接触又は近接が生じた位置の検出が可能となっている。

10

【0055】

タッチ検出機能付き表示装置 1 の動作方法の一例として、タッチ検出機能付き表示装置 1 は、タッチ検出動作（タッチ検出期間）と表示動作（表示動作期間）とを時分割に行う。タッチ検出動作と表示動作とはどのように分けて行ってもよいが、以下、表示パネル 20 の 1 フレーム期間（1F 期間）、すなわち、一画面分の映像情報が表示されるのに要する時間の中において、タッチ検出動作と表示動作とをそれぞれ複数回に分割して行う方法について説明する。

【0056】

20

図 16 は、1 フレーム期間における表示動作期間とタッチ検出期間の配置の一例を表す模式図である。1 フレーム期間（1F）は、2 つの表示動作期間 Pd1、Pd2 及び 2 つのタッチ検出期間 Pt1、Pt2 からなっており、これらの各期間は、時間軸上において、表示動作期間 Pd1、タッチ検出期間 Pt1、表示動作期間 Pd2、タッチ検出期間 Pt2 のように交互に配置されている。

【0057】

制御部 11（図 1 参照）は、ゲートドライバ 12 とソースドライバ 13 とを介して、各表示動作期間 Pd1、Pd2 に選択される複数行の画素 Pix（図 14 参照）に画素信号 Vpix を供給する。

【0058】

30

また、制御部 11（図 1 参照）は、駆動電極ドライバ 14 を介して、各タッチ検出期間 Pt1、Pt2 に選択される駆動電極 COML（駆動電極ブロック COMLA）（図 15 参照）に、タッチ検出用の駆動信号 Vcom（タッチ駆動信号 Vcomac）を供給する。タッチ検出部 40 は、タッチ検出電極 TDL から供給されるタッチ検出信号 Vdet1 に基づいて、タッチ入力の有無および入力位置の座標の演算を行う。

【0059】

なお、本実施形態において、駆動電極 COML は表示パネル 20 の共通電極を兼用するので、制御部 11 は、表示動作期間 Pd1、Pd2 においては、駆動電極ドライバ 14 を介して選択される駆動電極 COML に、表示用の共通電極電位である表示駆動信号 Vcomdc を供給する。

40

【0060】

タッチ検出動作にタッチ検出電極 TDL を用いず、駆動電極 COML の自己静電容量の変化に基づいてタッチ検出を行う場合、駆動電極ドライバ 14 は、各駆動電極 COML にタッチ駆動信号 Vcomac を供給し、タッチ検出部 40 は、各駆動電極 COML から供給されるタッチ検出信号 Vdet2 に基づいて、タッチ入力の有無および入力位置の座標の演算を行う。

【0061】

図 16 では、1 フレーム期間（1F）において 1 画面分の映像表示を 2 回に分けて行うことになっているが、1 フレーム期間（1F）内の表示動作期間はさらに多くの回数に分けられていてもよい。タッチ検出期間についても、1 フレーム期間（1F）中にさらに多

50

くの回数が設けられていてもよい。

【0062】

タッチ検出期間 $P t 1$ 、 $P t 2$ は、それぞれ一画面の半分ずつのタッチ検出を行ってもよく、それぞれが一画面分のタッチ検出を行ってもよい。また、必要に応じて間引き検出等を行ってもよい。また、1フレーム期間 ($1 F$) 中の表示動作とタッチ検出動作とを複数回に分けずに一回ずつ行ってもよい。

【0063】

タッチ検出期間 $P t 1$ 、 $P t 2$ において、表示用ゲート線 $G C L$ 及び表示用データ線 $S G L$ (図10参照) は、電圧信号が供給されず電位が固定されていないフローティング状態としてもよい。また、後述するように、表示用ゲート線 $G C L$ 及び表示用データ線 $S G L$ は、タッチ駆動信号 $V c o m a c$ と同期した同一の波形の信号が供給されてもよい。

10

【0064】

次に、本実施形態に係る表示パネル20の詳細な構成について説明する。図17は、第1の実施形態に係る表示パネルの画素電極及び表示用スイッチング素子の構成を説明するための平面図である。

【0065】

図17に示すように、1つの駆動電極 $C O M L$ と重畳する位置に、複数の画素電極22が行列状に配置されている。複数の画素電極22に対応する位置にそれぞれ表示用スイッチング素子 $T r D$ が設けられている。表示用ゲート線 $G C L$ が行方向に延在し、列方向に複数本配列されている。表示用データ線 $S G L$ は、表示用ゲート線 $G C L$ の延在方向と交差する列方向に延在し、行方向に複数配列されている。表示用ゲート線 $G C L$ と表示用データ線 $S G L$ との交差部に表示用スイッチング素子 $T r D$ が配置される。表示用ゲート線 $G C L$ と表示用データ線 $S G L$ とで囲まれた領域が副画素 $S P i x$ である。副画素 $S P i x$ は、画素電極22と駆動電極 $C O M L$ とが重なる領域を含んで設けられる。

20

【0066】

本実施形態では、表示用データ線 $S G L$ と重畳する位置に導電性配線51が設けられている。導電性配線51は、表示用データ線 $S G L$ の延在方向と同じ列方向に延在し、行方向に複数配列されている。導電性配線51は、駆動電極 $C O M L$ に重畳し、且つ、画素電極22に重畳しない位置に形成される。導電性配線51は、表示用ゲート線 $G C L$ と重なる位置に突出するタブ部51aを有している。タブ部51aと重畳する位置で、コンタクトホール $H 4$ を介して表示用ゲート線 $G C L$ と導電性配線51とが電氣的に接続される。ここで、 m 行目の表示用ゲート線を表示用ゲート線 $G C L (m)$ とし、 n 列目の表示用データ線を表示用データ線 $S G L (n)$ とし、 n 列目の導電性配線を導電性配線51(n)と表す。導電性配線51(n)は表示用ゲート線 $G C L (m)$ と接続され、導電性配線51($n+1$)は表示用ゲート線 $G C L (m+1)$ と接続され、導電性配線51($n+2$)は表示用ゲート線 $G C L (m+2)$ と接続される。このように、導電性配線51はそれぞれ、異なる表示用ゲート線 $G C L$ と接続される。

30

【0067】

導電性配線51は、額縁領域10bに設けられたゲートドライバ12と接続される。ゲートドライバ12は、導電性配線51を順次走査し、選択された導電性配線51に走査信号 $V s c a n$ を供給する。走査信号 $V s c a n$ は、導電性配線51を介して表示用ゲート線 $G C L$ に伝達され、表示用ゲート線 $G C L$ に接続された複数の表示用スイッチング素子 $T r D$ に供給される。表示用スイッチング素子 $T r D$ は、走査信号 $V s c a n$ によりオンとオフとが切り換えられる。

40

【0068】

本実施形態において、導電性配線51は表示用ゲート線 $G C L$ と接続されて、表示用ゲート線 $G C L$ と交差する方向に延在し額縁領域10bの短辺側に引き出される。このため、ゲートドライバ12を額縁領域10bの短辺側に配置することができる。本実施形態では、額縁領域10bの一对の短辺側部分のうち、表示制御用 $I C 19$ と同じ側となる位置にゲートドライバ12を設ける構成を採用しているが、当該表示制御用 $I C 19$ を設置す

50

る側と反対側となる短辺側部分にゲートドライバ１２を設ける構成を採用することも可能である。これにより、額縁領域１０ｂの長辺側の幅をより一層狭く形成することが可能である。

【００６９】

導電性配線５１は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）又はこれらの合金の少なくとも１つの金属材料で形成される。また、導電性配線５１は、これらの金属材料を１以上用いて、複数積層した積層体としてもよい。

【００７０】

次に図１８、図１９を参照して、導電性配線５１と表示用スイッチング素子ＴｒＤとの接続構造について説明する。図１８は、副画素の構成を説明するためのＴＦＴ基板の平面図である。図１９は、図１８のＸＩＸ－ＸＩＸ'線に沿う断面図である。

10

【００７１】

図１８に示すように、画素電極２２は、表示用データ線ＳＧＬの延在方向に長手方向を有する。画素電極２２は、複数の帯状電極２２ａと、連結部２２ｂとを有する。帯状電極２２ａは、表示用データ線ＳＧＬの延在方向に延び、表示用ゲート線ＧＣＬの延在方向に複数配列されている。連結部２２ｂは帯状電極２２ａの端部同士を連結する。画素電極２２は、コンタクトホールＨ１を介して表示用スイッチング素子ＴｒＤのドレイン電極６３と接続されている。

【００７２】

図１８及び図１９に示すように、表示用スイッチング素子ＴｒＤは、半導体層６１、ソース電極６２、ドレイン電極６３及びゲート電極６４を含む。また、半導体層６１の下側に遮光層５４が設けられている。

20

【００７３】

図１９に示すように、ＴＦＴ基板２１上には、遮光層５４を覆って絶縁層５８ａが設けられている。絶縁層５８ａ上には半導体層６１が設けられている。半導体層６１上に絶縁層５８ｂが設けられ、絶縁層５８ｂの上に表示用ゲート線ＧＣＬが設けられている。表示用ゲート線ＧＣＬの上に絶縁層５８ｃが設けられ、絶縁層５８ｃ上にドレイン電極６３及び表示用データ線ＳＧＬが設けられる。ドレイン電極６３及び表示用データ線ＳＧＬの上に絶縁層５８ｄが設けられ、絶縁層５８ｄの上に導電性配線５１が設けられる。導電性配線５１の上に絶縁層５８ｅが設けられ、絶縁層５８ｅの上に駆動電極ＣＯＭＬが設けられる。上述のように駆動電極ＣＯＭＬの上に絶縁層２４が設けられ、絶縁層２４の上に画素電極２２が設けられる。

30

【００７４】

半導体層６１は、コンタクトホールＨ２を介してドレイン電極６３に接続される。半導体層６１は、平面視で表示用ゲート線ＧＣＬと複数回交差するように屈曲している。表示用ゲート線ＧＣＬにおいて半導体層６１と重畳する部分がゲート電極６４として機能する。半導体層６１は、表示用データ線ＳＧＬと重畳する位置まで延びて、コンタクトホールＨ３を介して表示用データ線ＳＧＬと電氣的に接続される。ここで、表示用データ線ＳＧＬにおいて、半導体層６１と重畳する部分がソース電極６２として機能する。

【００７５】

半導体層６１の材料としては、ポリシリコンや酸化物半導体などの公知の材料を用いることができる。例えばＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ　Ａｍｏｒｐｈｏｕｓ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、透明アモルファス酸化物半導体）を用いることで、映像表示用の電圧を長時間保持する能力（保持率）が良く、表示品位を向上させることができる。

40

【００７６】

半導体層６１において、ゲート電極６４と重畳する部分にチャネル部が設けられている。遮光層５４は、チャネル部と重なる位置に設けられ、チャネル部よりも大きい面積を有していることが好ましい。遮光層５４を設けているので、例えばバックライトから半導体層６１に入射する光が遮光される。

50

【0077】

図18に示すように、導電性配線51は、表示用データ線SGLと重畳して配置される。タブ部51aは、表示用データ線SGLと表示用ゲート線GCLとの交差部に設けられ、導電性配線51の延在方向と交差する方向に突出している。タブ部51aは、表示用ゲート線GCLと重畳し表示用データ線SGLと重畳しない位置に設けられる。タブ部51は、コンタクトホールH4を介して表示用ゲート線GCLと電氣的に接続される。このようにして、導電性配線51と表示用スイッチング素子TrDとが電氣的に接続される。

【0078】

以上のように、導電性配線51は、駆動電極COMLと絶縁層58eを介して異なる層に設けられており、表示用ゲート線GCLを介して表示用スイッチング素子TrDと接続される。導電性配線51は、表示用スイッチング素子TrDに走査信号Vscanを供給するゲート線として用いられるので、表示領域10a内に設けられる配線の自由度を向上させることができる。したがって、額縁領域10bに設けられる回路等の設計自由度が向上する。例えば、図17に示したようにゲートドライバ12を額縁領域10bの短辺側に配置することで、額縁領域10bの長辺側の狭額縁化が可能となる。

【0079】

なお、本実施形態において、導電性配線51は表示用データ線SGLよりも大きい幅を有しているので、表示用データ線SGLが視認されることを抑制できる。なお、これに限られず、導電性配線51は表示用データ線SGLと同じ幅であってもよく、表示用データ線SGLよりも小さい幅であってもよい。導電性配線51は、全ての表示用データ線SGLに重畳して設けられる構成に限定されず、一部の表示用データ線SGLに重畳して設けられていない構成であってもよい。

【0080】

また、図18に示す画素電極22は、帯状にパターンニングされているが、これに限られず、平板状に形成されてもよい。この場合、駆動電極COMLは、例えば1本または複数本の帯状の電極を備える。画素電極22が駆動電極COMLよりも上層側（液晶層に近い側）に配置されているが、駆動電極COMLが画素電極22よりも上層側に配置されてもよい。また、駆動電極COMLと画素電極22は、同一の層上において互いに隣り合うように並べて配置されてもよい。例えば、駆動電極COMLと画素電極22とがそれぞれ1本の帯状の電極として形成され、駆動電極COMLと画素電極22とが平面視で重畳せずに互いに間隔をあけて設けられてもよい。

【0081】

（第2の実施形態）

図20は、第2の実施形態に係る画素基板を示す平面図である。図20に示すように、TFT基板21の表示領域10aに駆動電極COMLが行列状に配置され、駆動電極COMLと重なって画素電極22が行列状に配置される。本実施形態において表示領域10aは、駆動制御の関係から第1表示領域10cと第2表示領域10dに2分される。第1表示領域10cは表示制御用IC19側の領域であり、第2表示領域10dは、第1表示領域10cと隣接し、第1表示領域10cよりも表示制御用IC19から離れた領域である。TFT基板21の額縁領域10bに第1ゲートドライバ12A及び第2ゲートドライバ12Bが設けられている。第1ゲートドライバ12Aと第2ゲートドライバ12Bとは、額縁領域10bの長辺に配置されている。第1ゲートドライバ12Aは第1表示領域10cを挟んで2つ設けられ、第2ゲートドライバ12Bは第2表示領域10dを挟んで2つ設けられている。

【0082】

第1ゲートドライバ12Aは、第1表示領域10cの副画素SPix（図14参照）のうちの1行（1水平ライン）を表示駆動の対象として順次選択する。第2ゲートドライバ12Bは、第2表示領域10dの副画素SPixのうちの1行（1水平ライン）を表示駆動の対象として順次選択する。第1ゲートドライバ12Aと第2ゲートドライバ12Bとは、同時に走査駆動することができるので、表示領域10aの大画面化や、副画素SPi

10

20

30

40

50

x の高精細化を図ることができる。

【0083】

図21は、第2の実施形態に係る画素電極及び表示用スイッチング素子の構成を説明するための平面図である。図22は、第2の実施形態に係る第1表示領域における副画素の構成を説明するためのTFT基板の平面図である。図23は、図22のXXIII-III'線に沿う断面図である。図24は、第2の実施形態に係る第2表示領域における副画素の構成を説明するためのTFT基板の平面図である。図25は、図24のXXV-V'線に沿う断面図である。

【0084】

図21に示すように、第1ゲートドライバ12Aは、第1表示用ゲート線GCL1を介して表示用スイッチング素子TrDと接続される。第2ゲートドライバ12Bは、第2表示用ゲート線GCL2を介して表示用スイッチング素子TrDと接続される。第1表示領域10cにおいて、第1表示用ゲート線GCL1の延在方向と交差する方向に第1表示用データ線SGL1が延在し、表示用スイッチング素子TrDと第1表示用データ線SGL1とが接続される。また、第1表示用データ線SGL1と重なる位置に導電性配線51が設けられている。導電性配線51は、第1表示領域10c及び第2表示領域10dに亘って延在する。第2表示領域10dの表示用スイッチング素子TrDは、第2表示用データ線SGL2を介して導電性配線51と接続される。

【0085】

図22及び図23に示すように、本実施形態の表示用スイッチング素子TrD及び画素電極22の構成は第1の実施形態と同様である。第1表示領域10cの表示用スイッチング素子TrDは、半導体層61が第1表示用ゲート線GCL1と平面視で交差するように配置される。また、図23に示すように、半導体層61はコンタクトホールH3を介して第1表示用データ線SGL1と接続される。導電性配線51は、第1表示用データ線SGL1と重畳して配置されており、第1表示用ゲート線GCL1及び第1表示用データ線SGL1とは接続されていない。つまり、導電性配線51は、第1表示領域10cの表示用スイッチング素子TrDと接続されていない。

【0086】

図24及び図25に示すように、第2表示領域10dの表示用スイッチング素子TrDは、半導体層61が第2表示用ゲート線GCL2と平面視で交差するように配置される。半導体層61はコンタクトホールH3を介して第2表示用データ線SGL2と接続される。第2表示用データ線SGL2は、コンタクトホールH5を介して導電性配線51と電氣的に接続される。このように、導電性配線51は、第2表示領域10dの表示用スイッチング素子TrDに接続される。第2表示用データ線SGL2は、図23に示す第1表示用データ線SGL1と同じ層において第1表示用データ線SGL1と離隔して設けられる。図21に示すように、第2表示用データ線SGL2は、第2表示領域10dの表示用スイッチング素子TrDのそれぞれに設けられており、列方向に複数配列される表示用スイッチング素子TrDは、第2表示用データ線SGL2を介して1本の導電性配線51と接続される。

【0087】

図26は、表示制御用ICと各配線との接続構造を説明するための平面図である。図26に示すように、第1表示用データ線SGL1は、第1表示領域10cの表示用スイッチング素子TrDに接続され、表示制御用IC19が設けられた額縁領域10bまで引き出される。第1表示用データ線SGL1は、接続配線37aを介して表示制御用IC19と接続される。また、導電性配線51は、第2表示領域10dの表示用スイッチング素子TrDに接続され、第1表示領域10cの第1表示用データ線SGL1と重畳して延在し、表示制御用IC19が設けられた額縁領域10bまで引き出される。導電性配線51は、額縁領域10bにおいて、コンタクトホールH6を介して接続配線37bと接続される。導電性配線51は、接続配線37bを介して表示制御用IC19に接続される。このようにして、第1表示領域10cの表示用スイッチング素子TrDと、第2表示領域10dの

10

20

30

40

50

表示用スイッチング素子 T_{rD} とが、1つの表示制御用 IC 19 に接続される。

【0088】

以上のように、本実施形態の導電性配線 51 は、第2表示領域 10d の表示用スイッチング素子 T_{rD} に画素信号 V_{pix} を供給するための表示用データ線として用いられる。このため、表示制御用 IC 19 が、第1表示用データ線 SG_L1 と、導電性配線 51 とを同時に走査しつつ、選択された第1表示用データ線 SG_L1 及び導電性配線 51 にそれぞれ画素信号 V_{pix} を供給することで、第1表示領域 10c 及び第2表示領域 10d の表示動作を同時に行うことができる。導電性配線 51 を表示用データ線として用いることで、表示領域 10a 内の配線の自由度が向上するため、表示領域 10a の大画面化や、副画素 SP_{ix} の高精細化を図る場合に適した表示駆動を実現できる。

10

【0089】

また、導電性配線 51 は、第1表示用データ線 SG_L1 及び第2表示用データ線 SG_L2 と重畳しており、第1表示用データ線 SG_L1 及び第2表示用データ線 SG_L2 よりも長い。このため、第1表示用データ線 SG_L1 及び第2表示用データ線 SG_L2 の不可視化が可能である。

【0090】

本実施形態では、表示領域 10a が第1表示領域 10c と第2表示領域 10d とに分けられて、導電性配線 51 は、第2表示領域 10d 側の表示用スイッチング素子 T_{rD} に接続されているが、これに限られない。例えば、奇数列の表示用スイッチング素子 T_{rD} に表示用データ線 SG_L を接続し、偶数列の表示用スイッチング素子 T_{rD} に導電性配線 51 を接続してもよい。この場合、表示用データ線 SG_L と導電性配線 51 とを別の走査駆動部に接続して、1本の表示用データ線 SG_L と1本の導電性配線 51 とを含む2ラインずつ同時に表示動作を行ってもよい。

20

【0091】

(第3の実施形態)

図27は、第3の実施形態に係る駆動電極及びタッチ用スイッチング素子の接続構造を説明するための平面図である。図27に示すように、本実施形態のタッチパネル 30 は、行方向に配列された駆動電極 COM_L を含む駆動電極ブロック COM_LA と重畳してタッチ用ゲート線 $GCLT$ が設けられている。タッチ用ゲート線 $GCLT$ は、列方向に複数配列された駆動電極ブロック COM_LA に対応して、それぞれ設けられている。タッチ用ゲート線 $GCLT$ の端部は、ゲートドライバ 12 (タッチ用ゲートドライバ 12C) に接続される。

30

【0092】

1つの駆動電極 COM_L に対応して2本の導電性配線 52A、52B が設けられている。導電性配線 52A、52B は、列方向に複数配列された駆動電極 COM_L に重畳して、互いに平行に、タッチ用ゲート線 $GCLT$ と交差する方向すなわち列方向に延在する。導電性配線 52A、52B の端部は駆動電極ドライバ 14 に接続される。

【0093】

タッチ用ゲート線 $GCLT$ と導電性配線 52A との交差する箇所に第1タッチ用スイッチング素子 T_{rT1} が設けられ、タッチ用ゲート線 $GCLT$ と導電性配線 52B との交差する箇所に第2タッチ用スイッチング素子 T_{rT2} が設けられる。1つの駆動電極 COM_L に対応して、2つの TFT 素子 (第1タッチ用スイッチング素子 T_{rT1} 及び第2タッチ用スイッチング素子 T_{rT2}) が設けられ、1つの駆動電極 COM_L に対応する第1タッチ用スイッチング素子 T_{rT1} 及び第2タッチ用スイッチング素子 T_{rT2} に1本のタッチ用ゲート線 $GCLT$ が接続される。

40

【0094】

第1タッチ用スイッチング素子 T_{rT1} と第2タッチ用スイッチング素子 T_{rT2} とは、互いに逆のスイッチング動作を行う。第1タッチ用スイッチング素子 T_{rT1} と第2タッチ用スイッチング素子 T_{rT2} とに同じ走査信号が供給され、例えば走査信号が高レベルのとき、第1タッチ用スイッチング素子 T_{rT1} がオン (開)、第2タッチ用スイッチ

50

ング素子 $T_r T_2$ がオフ（閉）となる。走査信号が低レベルのとき、第 1 タッチ用スイッチング素子 $T_r T_1$ がオフ（閉）、第 2 タッチ用スイッチング素子 $T_r T_2$ がオン（開）となる。例えば、第 1 タッチ用スイッチング素子 $T_r T_1$ は n 型 T F T 素子であり、第 2 タッチ用スイッチング素子 $T_r T_2$ は p 型 T F T 素子である。

【 0 0 9 5 】

図 2 7 に示すように、駆動電極ドライバ 1 4 は、駆動信号を生成する駆動信号生成部 1 4 A と、配線 L A C、L D C とを含む。駆動信号生成部 1 4 A は、タッチ検出用のタッチ駆動信号 V_{comac} と、表示動作における共通電位となる表示駆動信号 V_{comdc} とを生成する。駆動信号生成部 1 4 A は、タッチ駆動信号 V_{comac} を配線 L A C に出力し、表示駆動信号 V_{comdc} を配線 L D C に出力する。

10

【 0 0 9 6 】

配線 L A C は導電性配線 5 2 A と接続される。第 1 タッチ用スイッチング素子 $T_r T_1$ は、導電性配線 5 2 A を介してタッチ駆動信号 V_{comac} が供給される。また、配線 L D C は導電性配線 5 2 B と接続される。第 2 タッチ用スイッチング素子 $T_r T_2$ は、導電性配線 5 2 B を介して表示駆動信号 V_{comdc} が供給される。

【 0 0 9 7 】

ゲートドライバ 1 2 は、シフトレジスタ S R を含み、シフトレジスタ $S R < n >$ 、 $S R < n + 1 >$ 、 $S R < n + 2 >$ に、それぞれタッチ用ゲート線 G C L T (n)、G C L T ($n + 1$)、G C L T ($n + 2$) が接続される。ゲートドライバ 1 2 によりタッチ用ゲート線 G C L T が走査され、選択されたタッチ用ゲート線 G C L T に走査駆動信号が供給される。選択されたタッチ用ゲート線 G C L T に接続された第 1 タッチ用スイッチング素子 $T_r T_1$ はオンとなり、第 2 タッチ用スイッチング素子 $T_r T_2$ はオフとなる。したがって、選択されたタッチ用ゲート線 G C L T と重畳する駆動電極 C O M L (駆動電極ブロック C O M L A) は、導電性配線 5 2 A を介してタッチ駆動信号 V_{comac} が供給される。

20

【 0 0 9 8 】

選択されていないタッチ用ゲート線 G C L T に接続された第 1 タッチ用スイッチング素子 $T_r T_1$ はオフとなり、第 2 タッチ用スイッチング素子 $T_r T_2$ はオンとなる。したがって、選択されていないタッチ用ゲート線 G C L T と重畳する駆動電極 C O M L (駆動電極ブロック C O M L A) は、タッチ駆動信号 V_{comac} が供給されず、導電性配線 5 2 B を介して表示駆動信号 V_{comdc} が供給される。

30

【 0 0 9 9 】

ゲートドライバ 1 2 がタッチ用ゲート線 G C L T を順次選択して、駆動電極ドライバ 1 4 が、選択されたタッチ用ゲート線 G C L T に接続された駆動電極 C O M L (駆動電極ブロック C O M L A) にタッチ駆動信号 V_{comac} を供給することで、上述した相互静電容量方式のタッチ検出原理に基づいて、外部の導体の接触又は接近を検出することができる。

【 0 1 0 0 】

次に駆動電極 C O M L と導電性配線 5 2 A、5 2 B との接続構造について説明する。図 2 8 は、第 3 の実施形態に係る駆動電極及び画素電極の構成を説明するための平面図である。図 2 9 は、図 2 8 の X X I X - X X I X ' 線に沿う断面図である。

40

【 0 1 0 1 】

図 2 8 に示すように、1つの駆動電極 C O M L に重畳して複数の画素電極 2 2 が設けられている。複数の画素電極 2 2 は表示用スイッチング素子 $T_r D$ を介して表示用ゲート線 G C L 及び表示用データ線 S G L と接続される。なお、図 2 8 では、1つの駆動電極 C O M L に対して 5 列の画素電極 2 2 が設けられているが、これに限られず、6 列以上の画素電極 2 2 が設けられてもよく、4 列以下の画素電極 2 2 が設けられていてもよい。本実施形態の表示用スイッチング素子 $T_r D$ の構成は、第 1 の実施形態及び第 2 の実施形態と同様であるが、導電性配線 5 2 A、5 2 B と表示用ゲート線 G C L とは接続されておらず、また、導電性配線 5 2 A、5 2 B と表示用データ線 S G L とは接続されていない点で異なる。

50

【0102】

図28に示すように、1本の表示用ゲート線GCLに沿って、タッチ用ゲート線GCLTが設けられている。タッチ用ゲート線GCLTは、行方向に延在し、列方向に隣り合う画素電極22同士の間において、画素電極22と重畳しない位置に設けられている。また、1本の表示用データ線SGLと重畳して導電性配線52Aが配置される。導電性配線52Aはタッチ用ゲート線GCLTと交差して列方向に延在する。また、導電性配線52Aとは異なる位置の表示用データ線SGLと重畳して導電性配線52Bが設けられる。導電性配線52Bはタッチ用ゲート線GCLTと交差して列方向に延在する。導電性配線52A及び導電性配線52Bは、駆動電極COMLに重畳し、且つ、画素電極22に重畳しない位置に形成される。

10

【0103】

導電性配線52Aは、表示用データ線SGLと重畳しない位置に突出するタブ部52aが設けられている。導電性配線52Aはタブ部52aを介して第1タッチ用スイッチング素子TrT1と接続される。同様に、導電性配線52Bは、表示用データ線SGLと重畳しない位置に突出するタブ部52bが設けられている。導電性配線52Bはタブ部52bを介して第2タッチ用スイッチング素子TrT2と接続される。

【0104】

図29に示すように、第1タッチ用スイッチング素子TrT1は、半導体層71、ソース電極72、ドレイン電極73及びゲート電極74を含む。第2タッチ用スイッチング素子TrT2は、半導体層81、ソース電極82、ドレイン電極83及びゲート電極84を含む。

20

【0105】

第1タッチ用スイッチング素子TrT1の半導体層71の一端は、コンタクトホールHT2を介してソース電極72と接続される。ソース電極72はコンタクトホールHT1を介して導電性配線52Aと接続される。半導体層71の他端は、コンタクトホールHT3を介してドレイン電極73と接続される。ドレイン電極73はコンタクトホールHT4を介して駆動電極COMLと接続される。半導体層71と重畳する部分のタッチ用ゲート線GCLTがゲート電極74として機能する。このように、導電性配線52Aは、第1タッチ用スイッチング素子TrT1を介して駆動電極COMLと接続される。

【0106】

第2タッチ用スイッチング素子TrT2の半導体層81の一端は、コンタクトホールHT6を介してソース電極82と接続される。ソース電極82はコンタクトホールHT5を介して導電性配線52Bと接続される。半導体層81の他端は、コンタクトホールHT7を介してドレイン電極83と接続される。ドレイン電極83はコンタクトホールHT8を介して駆動電極COMLと接続される。半導体層81と重畳する部分のタッチ用ゲート線GCLTがゲート電極84として機能する。このように、導電性配線52Bは、第2タッチ用スイッチング素子TrT2を介して駆動電極COMLと接続される。

30

【0107】

半導体層71及び半導体層81は、表示用スイッチング素子TrDの半導体層61と同層に、絶縁層58aの上に設けられる。半導体層61、半導体層71及び半導体層81の上に絶縁層58bが設けられる。ゲート電極74及びゲート電極84(タッチ用ゲート線GCLT)は、表示用スイッチング素子TrDのゲート電極64(表示用ゲート線GCL)と同層に、絶縁層58bの上に設けられる。ゲート電極64、ゲート電極74及びゲート電極84の上に絶縁層58cが設けられる。ソース電極72、ドレイン電極73、ソース電極82及びドレイン電極83は、表示用スイッチング素子TrDのソース電極62及びドレイン電極63と同層に、絶縁層58cの上に設けられる。ソース電極62、ドレイン電極63、ソース電極72、ドレイン電極73、ソース電極82及びドレイン電極83の上に絶縁層58dが設けられる。

40

【0108】

導電性配線52A及び導電性配線52Bは絶縁層58dの上に設けられ、導電性配線5

50

2 A 及び導電性配線 5 2 B の上に絶縁層 5 8 e が設けられる。絶縁層 5 8 e の上に駆動電極 C O M L が設けられる。つまり、導電性配線 5 2 A 及び導電性配線 5 2 B は、絶縁層 5 8 e を介して駆動電極 C O M L と異なる層に設けられている。導電性配線 5 2 A と導電性配線 5 2 B とは同じ層に設けられているが、これに限られず異なる層に設けられていてもよい。また、第 1 タッチ用スイッチング素子 T r T 1 及び第 2 タッチ用スイッチング素子 T r T 2 は、表示用スイッチング素子 T r D と同じ層に設けられているが、これに限られず、表示用スイッチング素子 T r D と異なる層に設けてもよい。第 1 タッチ用スイッチング素子 T r T 1 及び第 2 タッチ用スイッチング素子 T r T 2 は、視認性の観点から、上述した青色の色領域 3 2 B に対応する副画素 S P i x に設けられていることが好ましい。

【 0 1 0 9 】

10

次に本実施形態の駆動方法の一例を説明する。図 3 0 は、第 3 の実施形態に係るタッチ検出機能付き表示装置の一動作例を示すタイミング波形図である。図 3 0 に示すように、表示動作期間 P d 1、P d 2、P d 3 ... とタッチ検出期間 P t 1、P t 2、P t 3 ... とが時分割で交互に配置される。表示動作期間 P d 1、P d 2、P d 3 ... では、走査信号 V s c a n がオフ（低レベル）であり、図 2 7 に示す各駆動電極 C O M L の第 1 タッチ用スイッチング素子 T r T 1 がオフ（閉）となり、第 2 タッチ用スイッチング素子 T r T 2 がオン（開）となる。これにより、各駆動電極 C O M L に導電性配線 5 2 B を介して表示駆動信号 V c o m d c が供給される。

【 0 1 1 0 】

20

タッチ検出期間 P t 1 では、n 行目のタッチ用ゲート線 G C L T (n) が選択され、走査信号 V s c a n (n) がオン（高レベル）になる。n 行目の駆動電極ブロック C O M L A (n) の第 1 タッチ用スイッチング素子 T r T 1 がオン（開）となり、第 2 タッチ用スイッチング素子 T r T 2 がオフ（閉）となる。これにより駆動電極ブロック C O M L A (n) の各駆動電極 C O M L に、導電性配線 5 2 A を介してタッチ駆動信号 V c o m a c が供給される。相互静電容量方式のタッチ検出原理に基づいて、タッチ検出電極 T D L (図 1 3 参照) からタッチ検出信号 V d e t 1 がタッチ検出部 4 0 (図 1 参照) に出力される。タッチ検出期間 P t 1 ではタッチ用ゲート線 G C L T (n) 以外のタッチ用ゲート線 G C L T は、走査信号 V s c a n がオフ（低レベル）であり、各駆動電極 C O M L に導電性配線 5 2 B を介して表示駆動信号 V c o m d c が供給される。

【 0 1 1 1 】

30

タッチ検出期間 P t 2 では、n + 1 行目のタッチ用ゲート線 G C L T (n + 1) が選択され、走査信号 V s c a n (n + 1) がオン（高レベル）になる。n + 1 行目の駆動電極ブロック C O M L A (n + 1) の第 1 タッチ用スイッチング素子 T r T 1 がオン（開）となり、第 2 タッチ用スイッチング素子 T r T 2 がオフ（閉）となる。これにより駆動電極ブロック C O M L A (n + 1) の各駆動電極 C O M L に、導電性配線 5 2 A を介してタッチ駆動信号 V c o m a c が供給される。

【 0 1 1 2 】

40

タッチ検出期間 P t 3 では、n + 2 行目のタッチ用ゲート線 G C L T (n + 2) が選択され、走査信号 V s c a n (n + 2) がオン（高レベル）になる。n + 2 行目の駆動電極ブロック C O M L A (n + 2) の第 1 タッチ用スイッチング素子 T r T 1 がオン（開）となり、第 2 タッチ用スイッチング素子 T r T 2 がオフ（閉）となる。これにより駆動電極ブロック C O M L A (n + 2) の各駆動電極 C O M L に、導電性配線 5 2 A を介してタッチ駆動信号 V c o m a c が供給される。これを順次繰り返し、タッチ検出面全体のタッチ検出動作が実行される。

【 0 1 1 3 】

以上のように、本実施形態は、導電性配線 5 2 A を介して、タッチ検出用の駆動信号であるタッチ駆動信号 V c o m a c が駆動電極 C O M L に供給される。また、導電性配線 5 2 B を介して、画素電極 2 2 に対する共通電位となる表示駆動信号 V c o m d c が駆動電極 C O M L に供給される。これにより、行列状に配置された駆動電極 C O M L を順次走査して、相互静電容量方式のタッチ検出の基本原理に基づいて外部の導体の接触又は近接を

50

検出することができる。

【0114】

導電性配線52A及び導電性配線52Bは、それぞれ、表示用データ線SGLと重畳して設けられるため、表示用データ線SGLと同層に設けられた場合または表示用データ線SGLと異なる位置に設けられた場合と比較して、副画素Spixの開口面積が小さくなることを抑制できる。また、図27及び図28では、各列の駆動電極COMLに対して導電性配線52A及び導電性配線52Bの2本の配線を設ける構成を採用しているが、各列の画素電極22に沿って3本以上の導電性配線を設ける構成を採用してもよい。この場合、導電性配線52A及び導電性配線52B以外の導電性配線は、表示用データ線SGLと重畳し、かつ駆動電極COMLと電氣的に接続されないダミー配線として設けられる。導電性配線を各列の画素電極22に沿って設けることにより、導電性配線の配列ピッチのばらつきが抑制されるので視認性を向上させることができる。

10

【0115】

第1タッチ用スイッチング素子TrT1及び第2タッチ用スイッチング素子TrT2は、同じ走査信号に対して、駆動電極COMLとの接続と遮断とが互いに逆相に切り替わる。このため、タッチ駆動信号Vcomacと表示駆動信号Vcomdcとを確実に供給することができる。また、タッチ駆動信号Vcomacの供給と表示駆動信号Vcomdcの供給とを切り替えるスイッチ部を額縁領域10bに設ける必要がないため、狭額縁化が可能である。

【0116】

20

図31は、第3の実施形態に係るゲートドライバの一構成例を示す平面図である。図31に示すように、ゲートドライバ12は、タッチ用ゲートドライバ12Cと、表示用ゲートドライバ12Dとを含む。タッチ用ゲートドライバ12Cは、タッチ用ゲート線GCLTを走査して、選択されたタッチ用ゲート線GCLTに走査信号を供給する。表示用ゲートドライバ12Dは、表示用ゲート線GCLを走査して、選択された表示用ゲート線GCLに走査信号を供給する。このように、タッチ用ゲートドライバ12Cと表示用ゲートドライバ12Dとを設ける構成も採用可能である。

【0117】

図32は、第3の実施形態に係るゲートドライバの他の構成例を示す平面図である。図32に示すように、一つのゲートドライバ12にタッチ用ゲート線GCLTと表示用ゲート線GCLとが接続されている。ゲートドライバ12のシフトレジスタSR<n>、SR<n+1>、SR<n+3>、SR<n+4>、SR<n+5>に表示用ゲート線GCLが接続され、シフトレジスタSR<n+2>にタッチ用ゲート線GCLTが接続されている。また、導電性配線52A及び導電性配線52Bに加えて、導電性配線52Cが表示用データ線SGLと重畳して設けられる。クロック信号生成部18で生成されたクロック信号CLKが導電性配線52Cを介してゲートドライバ12に供給される。

30

【0118】

ゲートドライバ12は、クロック信号CLKに基づいて、タッチ用ゲート線GCLT及び表示用ゲート線GCLを順次走査する。ゲートドライバ12は、クロック信号CLKに基づいて選択されたタッチ用ゲート線GCLTまたは表示用ゲート線GCLに走査信号Vscanを供給する。なお、クロック信号生成部18は、制御部11(図1参照)に備えられており、表示制御用IC19に実装される。

40

【0119】

このように、導電性配線52Cは表示領域10a内に設けられ、クロック信号CLKを供給するための配線として用いられるので、額縁領域10bに配置する配線の数を少なくして狭額縁化を図ることができる。

【0120】

図33は、第3の実施形態の変形例に係るタッチ検出機能付き表示装置の遮光部を示す平面図である。図34は、図33のXXXIV-XXXIV'線に沿う断面図である。

【0121】

50

本変形例は表示用ゲート線 G C L と表示用データ線 S G L (図 3 1 参照) の上方に遮光部 3 8 が設けられている。図 3 3 に示すように、遮光部 3 8 は、行方向に延びる第 1 遮光部 3 8 a と、第 1 遮光部 3 8 a の延在方向と交差する方向に延びる第 2 遮光部 3 8 b とを有し、第 1 遮光部 3 8 a と第 2 遮光部 3 8 b とが格子状に設けられている。第 1 遮光部 3 8 a は表示用ゲート線 G C L と重なっており、第 2 遮光部 3 8 b は表示用データ線 S G L と重なっている。第 1 遮光部 3 8 a と第 2 遮光部 3 8 b とで囲まれた領域が開口領域 3 9 となる。

【 0 1 2 2 】

図 3 4 に示すように、遮光部 3 8 は、ガラス基板 3 1 の T F T 基板 2 1 側の面に設けられている。遮光部 3 8 は、カラーフィルタ 3 2 と同じ層に設けられている。カラーフィルタ 3 2 は、画素電極 2 2 と重畳して図 3 3 に示す開口領域 3 9 に対応する位置に設けられる。遮光部 3 8 が設けられているので、表示用ゲート線 G C L 、表示用データ線 S G L 、表示用スイッチング素子 T r D 、第 1 タッチ用スイッチング素子 T r T 1 及び第 2 タッチ用スイッチング素子 T r T 2 が視認されることを抑制できる。

【 0 1 2 3 】

図 3 4 に示すように、遮光部 3 8 及びカラーフィルタ 3 2 と、液晶層 6 との間に配向膜 3 3 が設けられている。T F T 基板 2 1 側の画素電極 2 2 と液晶層 6 との間に配向膜 3 4 が設けられている。スペーサ 2 6 は、T F T 基板 2 1 とガラス基板 3 1 との間に設けられて、T F T 基板 2 1 とガラス基板 3 1 との間隔を保持している。図 3 3 に示すように、スペーサ 2 6 は、平面視で第 1 遮光部 3 8 a と第 2 遮光部 3 8 b との交差部 3 8 X の近傍に設けられる。

【 0 1 2 4 】

本変形例において、スペーサ 2 6 と重畳する部分の交差部 3 8 X は、例えば、平面視で円形状となっており、スペーサ 2 6 と重畳しない第 1 遮光部 3 8 a と第 2 遮光部 3 8 b との交差部よりも大きい面積を有している。そして、第 1 タッチ用スイッチング素子 T r T 1 及び第 2 タッチ用スイッチング素子 T r T 2 は、それぞれ平面視でスペーサ 2 6 、2 6 と重畳して設けられる。このため、第 1 タッチ用スイッチング素子 T r T 1 及び第 2 タッチ用スイッチング素子 T r T 2 は、交差部 3 8 X と重畳して配置されるので、外部から視認されることが抑制される。また、スペーサ 2 6 、2 6 が設けられた領域を利用して、第 1 タッチ用スイッチング素子 T r T 1 及び第 2 タッチ用スイッチング素子 T r T 2 が設けられるため、開口領域 3 9 の面積の減少を抑制することができる。

【 0 1 2 5 】

(第 4 の実施形態)

図 3 5 は、第 4 の実施形態に係る駆動電極及び駆動電極ドライバの構成例を示す平面図である。図 3 6 は、駆動電極と導電性配線との接続箇所を示す断面図である。

【 0 1 2 6 】

本実施形態は、駆動電極 C O M L に第 1 タッチ用スイッチング素子 T r T 1 及び第 2 タッチ用スイッチング素子 T r T 2 が設けられていない点で異なる。図 3 5 に示すように、n 行目の駆動電極ブロック C O M L A (n) の各駆動電極 C O M L に、導電性配線 5 3 A が接続されている。n + 1 行目の駆動電極ブロック C O M L A (n + 1) の各駆動電極 C O M L に、導電性配線 5 3 B が接続されている。n + 2 行目の駆動電極ブロック C O M L A (n + 2) の各駆動電極 C O M L に、導電性配線 5 3 C が接続されている。

【 0 1 2 7 】

図 3 6 に示すように、導電性配線 5 3 A と駆動電極 C O M L との間に絶縁層 5 8 e が設けられている。導電性配線 5 3 A は、絶縁層 5 8 e に設けられたコンタクトホール H 7 を介して駆動電極 C O M L と電氣的に接続される。図 3 6 に図示しない導電性配線 5 3 B 、5 3 C についても、同様に駆動電極 C O M L と電氣的に接続される。なお、表示用スイッチング素子 T r D は、上述した構成と同じであるが、導電性配線 5 3 A 、5 3 B 、5 3 C とは電氣的に接続されていない。

【 0 1 2 8 】

10

20

30

40

50

導電性配線 5 3 A、5 3 B、5 3 C は、それぞれ表示用データ線 S G L (図 3 1 参照) と重なって延在して、駆動電極ドライバ 1 4 に接続される。駆動電極ドライバ 1 4 は、駆動信号生成部 1 4 A と、駆動電極走査部 1 4 B と、配線 L A C、L D C と、スイッチ S W 1、x S W 1 とを含む。複数の導電性配線 5 3 A は、1 組のスイッチ S W 1、x S W 1 に接続され、複数の導電性配線 5 3 B 及び複数の導電性配線 5 3 C もそれぞれ異なるスイッチ S W 1、x S W 1 に接続される。

【 0 1 2 9 】

図 3 5 に示すように、スイッチ S W 1 とスイッチ x S W 1 とは、互いに逆相にオンとオフとが切り替えられる。スイッチ S W 1、x S W 1 は駆動電極走査部 1 4 B により順次選択されて、選択された 1 組のスイッチ S W 1、x S W 1 に走査信号が供給される。駆動電極走査部 1 4 B からスイッチ S W 1、x S W 1 に走査信号が供給されると、スイッチ S W 1 はオフになり、スイッチ x S W 1 はオンとなる。走査信号が供給されていない場合は、スイッチ S W 1 はオンとなり、スイッチ x S W 1 はオフとなる。

10

【 0 1 3 0 】

スイッチ S W 1 はそれぞれ配線 L D C に接続され、駆動信号生成部 1 4 A から表示駆動信号 V c o m d c が供給される。スイッチ x S W 1 はそれぞれ配線 L A C に接続され、駆動信号生成部 1 4 A からタッチ駆動信号 V c o m a c が供給される。導電性配線 5 3 A に接続された 1 組のスイッチ S W 1、x S W 1 に走査信号が供給されると、スイッチ x S W 1 がオンとなり、導電性配線 5 3 A を介して駆動電極ブロック C O M L A (n) の駆動電極 C O M L にタッチ駆動信号 V c o m a c が供給される。駆動電極走査部 1 4 B が順次スイッチ S W 1、x S W 1 を走査することで、導電性配線 5 3 B、5 3 C を介して駆動電極ブロック C O M L A (n + 1)、C O M L A (n + 2) に順次、タッチ駆動信号 V c o m a c が供給される。これにより、上述した相互静電容量方式のタッチ検出原理に基づいてタッチ検出が行われる。

20

【 0 1 3 1 】

スイッチ S W 1、x S W 1 が駆動電極走査部 1 4 B に選択されていない場合には、スイッチ S W 1 がオンになり、導電性配線 5 3 A、5 3 B、5 3 C を介して各駆動電極 C O M L に表示駆動信号 V c o m d c が供給される。

【 0 1 3 2 】

このような構成により、行列状に配置された駆動電極 C O M L を順次走査して、相互静電容量方式のタッチ検出の基本原理に基づいて外部の導体の接触又は近接を検出することができる。本実施形態では、各駆動電極 C O M L に 1 本ずつ導電性配線 5 3 A、5 3 B、5 3 C が接続されているため、第 3 の実施形態に比べて表示領域 1 0 a 内の配線の数を少なくすることができる。

30

【 0 1 3 3 】

(第 5 の実施形態)

図 3 7 は、第 5 の実施形態に係る駆動電極及び駆動回路の平面図である。本実施形態の駆動電極 C O M L、タッチ用ゲート線 G C L T、導電性配線 5 2 A、5 2 B、第 1 タッチ用スイッチング素子 T r T 1、第 2 タッチ用スイッチング素子 T r T 2、ゲートドライバ 1 2 の構成は、図 2 7 に示した構成と同様である。本実施形態のタッチ検出機能付き表示装置は、駆動電極 C O M L の自己静電容量に基づいて外部の導体の接触又は近接を検出する。

40

【 0 1 3 4 】

図 3 7 に示すように、駆動信号生成部 1 4 A は導電性配線 5 2 A にタッチ駆動信号 V c o m a c を供給する。駆動電極 C O M L は、導電性配線 5 2 A 及び第 1 タッチ用スイッチング素子 T r T 1 を介してタッチ駆動信号 V c o m a c が供給される。これにより、上述した自己静電容量方式のタッチ検出原理に基づいて、駆動電極 C O M L の自己静電容量に応じた検出信号が導電性配線 5 2 A を介してタッチ検出部 4 0 に出力され、タッチ検出信号 V d e t 2 が出力される。

【 0 1 3 5 】

50

駆動信号生成部 14 A は、配線 L D C に表示駆動信号 V c o m d c を供給し、また、配線 L G C に信号 V s g 1 を供給する。導電性配線 5 2 B は、スイッチ S W 1 を介して配線 L D C に接続され、スイッチ x S W 1 を介して配線 L G C に接続される。スイッチ S W 1 は配線 L S 1 に接続され、スイッチ x S W 1 は配線 L S 2 に接続される。スイッチ S W 1 とスイッチ x S W 1 とは、それぞれ配線 L S 1、配線 L S 2 から供給されるスイッチ信号に基づいてオンとオフとが切り替えられる。配線 L S 1 及び配線 L S 2 から供給されるスイッチ信号は互いに逆相であり、スイッチ S W 1 とスイッチ x S W 1 とが互いに逆にオン、オフ動作するように制御される。

【0136】

第 2 タッチ用スイッチング素子 T r T 2 がオンの状態において、スイッチ S W 1 がオンになると表示駆動信号 V c o m d c が導電性配線 5 2 B を介して駆動電極 C O M L に供給される。また、第 2 タッチ用スイッチング素子 T r T 2 がオンの状態において、スイッチ x S W 1 がオンになると、信号 V s g 1 が導電性配線 5 2 B を介して駆動電極 C O M L に供給される。信号 V s g 1 は、タッチ駆動信号 V c o m a c と同期した同一の波形を有していることが好ましい。

10

【0137】

このような構成により、表示動作の際には表示駆動信号 V c o m d c が駆動電極 C O M L に供給される。また、タッチ検出の際には、検出対象として選択された駆動電極 C O M L にタッチ駆動信号 V c o m a c が供給され、選択されていない駆動電極 C O M L に対しては信号 V s g 1 が供給される。信号 V s g 1 が供給されることで、検出対象として選択された駆動電極 C O M L と、選択されていない駆動電極 C O M L との間の寄生容量が低減されるため、検出誤差や検出感度の低下が抑制される。

20

【0138】

図 3 8 は、第 5 の実施形態に係るタッチ検出機能付き表示装置の一動作例を示すタイミング波形図である。上述のように表示期間 P t 1、P t 2 ... において、図 3 7 に示すタッチ用ゲート線 G C L T に走査信号 V s c a n が供給されず、第 1 タッチ用スイッチング素子 T r T 1 がオフ、第 2 タッチ用スイッチング素子 T r T 2 がオンの状態となる。そして、スイッチ S W 1 がオン、スイッチ x S W 1 がオフとなる。これにより、各表示期間 P t 1、P t 2 ... において、駆動電極 C O M L に対して表示駆動信号 V c o m が供給される。

30

【0139】

タッチ検出期間 P t 1 では、ゲートドライバ 1 2 により n 行目のタッチ用ゲート線 G C L T (n) が選択され、走査信号 V s c a n (n) が供給される。タッチ用ゲート線 G C L T (n) に接続された第 1 タッチ用スイッチング素子 T r T 1 がオンの状態となり、第 2 タッチ用スイッチング素子 T r T 2 がオフの状態となる。n 行目の駆動電極ブロック C O M L A (n) の駆動電極 C O M L には、それぞれ、導電性配線 5 2 A を介してタッチ駆動信号 V c o m a c が供給される。駆動電極ブロック C O M L A (n) の駆動電極 C O M L は、それぞれの自己静電容量に応じた検出信号を、導電性配線 5 2 A を介してタッチ検出部 4 0 に出力する。

【0140】

タッチ検出期間 P t 1 において、選択されていないタッチ用ゲート線 G C L T (n + 1)、G C L T (n + 2) に接続された第 1 タッチ用スイッチング素子 T r T 1 はオフ、第 2 タッチ用スイッチング素子 T r T 2 はオンの状態となる。スイッチ S W 1、x S W 1 の動作は、表示期間 P t 1 の状態から反転し、スイッチ S W 1 がオフ、スイッチ x S W 1 がオンとなる。このため、検出対象として選択されていない駆動電極ブロック C O M L A (n + 1)、C O M L A (n + 2) には、信号 V s g 1 が供給される。

40

【0141】

タッチ検出期間 P t 2 では、ゲートドライバ 1 2 により n + 1 行目のタッチ用ゲート線 G C L T (n + 1) が選択され、n + 1 行目の駆動電極ブロック C O M L A (n + 1) の各駆動電極 C O M L に、それぞれ導電性配線 5 2 A を介してタッチ駆動信号 V c o m a c が供給される。また、検出対象として選択されていない駆動電極ブロック C O M L A (n

50

)、COMLA ($n+2$) には、信号 Vsg1 が供給される。

【0142】

タッチ検出期間 Pt3 では、ゲートドライバ12により $n+2$ 行目のタッチ用ゲート線 GCLT ($n+2$) が選択され、 $n+2$ 行目の駆動電極ブロック COMLA ($n+2$) の各駆動電極 COML に、それぞれ導電性配線 52A を介してタッチ駆動信号 Vcomac が供給される。また、検出対象として選択されていない駆動電極ブロック COMLA (n)、COMLA ($n+1$) には、信号 Vsg1 が供給される。

【0143】

このようにタッチ検出期間 Pt1、Pt2... において、検出対象となる駆動電極ブロック COMLA を順次選択することで、タッチ検出面の全体について、自己静電容量方式によるタッチ検出動作を行う。

【0144】

本実施形態では、タッチ用スイッチング素子に接続された導電性配線 52A、52B を設けることにより、タッチ駆動信号 Vcomac、表示駆動信号 Vcomdc、及び信号 Vsg1 を駆動電極 COML に供給することが可能である。また、それぞれの駆動電極 COML に1本ずつ配線を接続する場合と比較して、配線の本数を低減することができる。

【0145】

自己静電容量方式のタッチ検出期間 Pt1、Pt2... において、表示用ゲート線 GCL 及び表示用データ線 SGL (図37では省略して示す) に信号 Vsg1 を供給してもよい。また、表示用ゲート線 GCL 及び表示用データ線 SGL は、固定された電位が供給されないフローティングとしてもよい。これにより、駆動電極 COML と表示用ゲート線 GCL、及び駆動電極 COML と表示用データ線 SGL との間の寄生容量を低減できる。

【0146】

図39は、第5の実施形態の変形例に係る駆動電極及び導電性配線の構成例を示す平面図である。図37の駆動電極ブロック COMLA は、行方向に配列された1行分の駆動電極 COML で構成されているが、これに限られない。図39に示すように、ゲートドライバ12に接続されたタッチ用ゲート線 GCLT は、1行の駆動電極 COML と重畳して延在し、駆動電極 COML を挟んでゲートドライバ12の反対側で屈曲して、次の1行分の駆動電極 COML と重畳して延在する。このように1本のタッチ用ゲート線 GCLT に2行分の駆動電極 COML が接続されて、駆動電極ブロック COMLA が2行分の駆動電極 COML を含んでもよい。

【0147】

列方向に配列された複数の駆動電極 COML に対して、2本の導電性配線 52A、52A と2本の導電性配線 52B、52B が接続されている。導電性配線 52A は、一つの駆動電極ブロック COMLA について一つの駆動電極 COML に接続される。導電性配線 52B は、一つの駆動電極ブロック COMLA について一つの駆動電極 COML に接続される。つまり、駆動電極ブロック COMLA 内で列方向に隣り合う駆動電極 COML、COML は、それぞれ異なる導電性配線 52A、52A 及び導電性配線 52B、52B に接続される。

【0148】

駆動電極 COML は、それぞれ導電性配線 52A を介して、駆動信号生成部 14A からタッチ駆動信号 Vcomac が供給される。そして、駆動電極 COML は、導電性配線 52A を介してタッチ検出部 40 に出力信号を供給する。導電性配線 52B には、それぞれスイッチ SW1 を介して配線 LDC が接続され、スイッチ x SW1 を介して配線 LGC が接続される。これにより、導電性配線 52B に、表示駆動信号 Vcomdc、信号 Vsg1 が供給される。よって、図38に示す動作例と同様に、タッチ検出期間 Pt1、Pt2... において、駆動電極ブロック COMLA (n)、COMLA ($n+1$)、COMLA ($n+2$) を順次走査して、自己静電容量方式のタッチ検出を行うことができる。

【0149】

本実施形態は、一つのタッチ検出期間において2行分の駆動電極 COML を含む検出電

10

20

30

40

50

極ブロックCOMLAのタッチ検出が可能であるため、タッチ検出面全体の検出時間を短くすることができる。なお、本実施形態では、駆動電極COMLの形状が図37等で示す正形状の駆動電極COMLを上下2分した矩形状を呈しているが、図37等で示される正形状の駆動電極COMLを採用することも当然に可能である。

【0150】

(第6の実施形態)

図40は、第6の実施形態に係るタッチ検出機能付き表示装置の一構成例を示すブロック図である。本実施形態のタッチ検出機能付き表示装置1Aは、相互静電容量方式によるタッチ検出と、自己静電容量方式によるタッチ検出とを切り替えて実行することができる。図40に示すように、タッチ検出部40は、相互静電容量方式によるタッチ検出信号Vdet1が供給されるタッチ検出信号増幅部42A、A/D変換部43A、信号処理部44A、座標抽出部45Aを含む。さらに、タッチ検出部40は、自己静電容量方式によるタッチ検出信号Vdet2が供給されるタッチ検出信号増幅部42B、A/D変換部43B、信号処理部44B、座標抽出部45Bを含む。相互静電容量方式によるタッチ検出と、自己静電容量方式によるタッチ検出との切り替えは、制御部11の制御信号に基づいて実行される。

10

【0151】

図41は、第6の実施形態に係る駆動電極及び駆動回路の平面図である。図42は、第6の実施形態に係るタッチ検出機能付き表示装置の一動作例を示すタイミング波形図である。本実施形態の駆動電極COML、タッチ用ゲート線GCLT、導電性配線52A、52B、第1タッチ用スイッチング素子TrT1、第2タッチ用スイッチング素子TrT2及びゲートドライバ12の構成は、図27に示した構成と同様である。

20

【0152】

図41に示すように、導電性配線52Aは、配線LACを介してタッチ駆動信号Vcomacが供給される。導電性配線52AにスイッチSW2が接続されており、スイッチSW2がオンの状態で、自己容量方式によるタッチ検出がなされ、タッチ検出信号Vdet2が出力される。導電性配線52Bは、スイッチSW1を介して配線LDCが接続され、スイッチxSW1を介して配線LGCが接続される。スイッチSW1がオン、スイッチxSW1がオフの状態で、表示駆動信号Vcomdcが導電性配線52Bに供給される。スイッチSW1がオフ、スイッチxSW1がオンの状態で、信号Vsg1が導電性配線52Bに供給される。

30

【0153】

図42左図は、自己静電容量方式によるタッチ検出のタイミング波形図であり、図42右図は相互静電容量方式のタッチ検出のタイミング波形図である。図42左図に示すように、自己静電容量方式によるタッチ検出動作は、図38と同様に行われる。選択された駆動電極ブロックCOMLAに順次、タッチ駆動信号Vcomacが供給される。自己静電容量方式のタッチ検出期間Pt1、Pt2...及び表示動作期間Pd1、Pd2...において、スイッチSW2はオンの状態となっており、導電性配線52Aを介してタッチ検出部40にタッチ検出信号Vdet2が出力される。

40

【0154】

自己静電容量方式のタッチ検出期間Pt1、Pt2...と表示動作期間Pd1、Pd2...とで、スイッチSW1、xSW1のオン、オフが切り替えられる。表示動作期間Pd1、Pd2...においてスイッチSW1がオン、スイッチxSW1がオフとなり、駆動電極ブロックCOMLA(n)、COMLA(n+1)、COMLA(n+2)に表示駆動信号Vcomdcが供給される。また、タッチ検出期間Pt1、Pt2...において、スイッチSW1がオフ、スイッチxSW1がオンとなり、ゲートドライバ12により選択されていない駆動電極ブロックCOMLAに信号Vsg1が供給される。

【0155】

次に、制御部11(図40参照)が、自己静電容量方式によるタッチ検出から相互静電容量方式によるタッチ検出に切り替えた場合、図42右図に示す動作が実行される。図4

50

2 右図に示すように、本実施形態の相互静電容量方式によるタッチ検出動作は、図30と同様に行われる。すなわち、相互静電容量方式のタッチ検出期間 $Ptm1$ 、 $Ptm2 \dots$ において、選択された駆動電極ブロック $COMLA$ に順次、タッチ駆動信号 $Vcomac$ が供給される。相互静電容量方式によるタッチ検出動作において、スイッチ $SW2$ はオフの状態となり、導電性配線 $52A$ からタッチ検出信号 $Vdet2$ が出力されず、タッチ検出電極 TDL からタッチ検出信号 $Vdet1$ が出力される。

【0156】

また、相互静電容量方式のタッチ検出期間 $Ptm1$ 、 $Ptm2 \dots$ 及び表示動作期間 $Pd1$ 、 $Pd2 \dots$ で、スイッチ $SW1$ はオンの状態となりスイッチ $xSW1$ はオフの状態となる。これにより、導電性配線 $52B$ に信号 $Vsg1$ は供給されず、選択されていない駆動電極ブロック $COMLA$ に対して表示駆動信号 $Vcomdc$ が供給される。

10

【0157】

以上のように、本実施形態のタッチ検出機能付き表示装置 $1A$ は、駆動電極 $COML$ に導電性配線 $52A$ 、 $52B$ を接続した構成で、自己静電容量方式によるタッチ検出と相互静電容量方式によるタッチ検出とを切り替えることができる。これにより、異なる入力操作方法や、外部の環境の状態に応じて、適切に検出方式を切り替えて検出精度を向上させることができる。

【0158】

本実施形態では、自己静電容量方式によるタッチ検出と相互静電容量方式によるタッチ検出とで同じタッチ駆動信号 $Vcomac$ が導電性配線 $52A$ に供給されているが、異なる振幅及び周波数を有するタッチ駆動信号を供給してもよい。また、相互静電容量方式のタッチ検出期間 $Ptm1$ 、 $Ptm2 \dots$ において、選択されていない駆動電極ブロック $COMLA$ に対して表示駆動信号 $Vcomdc$ が供給されているが、選択されていない駆動電極ブロック $COMLA$ に、電圧信号が供給されず電位が固定されていないフローティング状態としてもよい。この場合、タッチ検出期間 $Ptm1$ 、 $Ptm2 \dots$ に、表示駆動信号 $Vcomdc$ が配線 LDC に供給されない構成とすることができ、または、配線 LDC と導電性配線 $52B$ との間にスイッチを追加して、タッチ検出期間 $Ptm1$ 、 $Ptm2 \dots$ に配線 LDC と導電性配線 $52B$ との接続を遮断する構成とすることができ。

20

【0159】

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。

30

【0160】

例えば、駆動電極 $COML$ 、タッチ検出電極 TDL 、画素電極 22 の形状は、一例であり、種々変更してもよい。導電性配線の本数、配置、形状等は適宜変更してもよい。また、各実施形態は適宜組み合わせることができる。例えば、図27に示すタッチ用ゲート線 $GCLT$ に、第1の実施形態と同様に導電性配線を接続して、導電性配線を介して走査信号を供給してもよい。

【符号の説明】

40


【0161】

- 1、1A タッチ検出機能付き表示装置
- 2 画素基板
- 3 対向基板
- 6 液晶層
- 10 タッチ検出機能付き表示部
- 10a 表示領域
- 10b 額縁領域
- 11 制御部
- 12 ゲートドライバ


50

1 3	ソースドライバ	
1 4	駆動電極ドライバ	
1 9	表示制御用 I C	
2 0	表示パネル	
2 1	T F T 基板	
2 2	画素電極	
2 4	絶縁層	
2 6	スペーサ	
3 0	タッチパネル	
3 1	ガラス基板	10
3 7	配線	
3 8	遮光部	
4 0	タッチ検出部	
4 2	タッチ検出信号増幅部	
4 3	A / D 変換部	
4 4	信号処理部	
4 5	座標抽出部	
4 6	検出タイミング制御部	
5 1、5 2 A、5 2 B、5 2 C、5 3 A、5 3 B、5 3 C	導電性配線	
5 1 a、5 2 a、5 2 b	タブ部	20
5 4	遮光層	
5 8 a - 5 8 e	絶縁層	
6 1、7 1、8 1	半導体層	
6 2、7 2、8 2	ソース電極	
6 3、7 3、8 3	ドレイン電極	
6 4、7 4、8 4	ゲート電極	
C O M L	駆動電極	
C O M L A	駆動電極ブロック	
G C L	表示用ゲート線	
G C L T	タッチ用ゲート線	30
H 1 - H 7、H T 1 - H T 8	コンタクトホール	
L A C、L D C、L G C、L S 1、L S 2	配線	
P d	表示動作期間	
P t、P t m	タッチ検出期間	
P i x	画素	
S P i x	副画素	
S G L	表示用データ線	
T D L	タッチ検出電極	
T r D	表示用スイッチング素子	
T r T 1	第 1 タッチ用スイッチング素子	40
T r T 2	第 2 タッチ用スイッチング素子	
V c o m	駆動信号	
V d e t 1、V d e t 2	タッチ検出信号	
V p i x	画素信号	
V s c a n	走査信号	


【図 1】




【図 2】




【図 3】




【図 4】




【図 6】




【図 5】




【図 7】




【図 9】




【図 8】




【図 10】




【図 12】




【図 11】




【図 13】




【図 14】




【図 15】




【図 17】




【図 16】




【図18】




【図19】




【図20】




【図21】




【 図 2 3 】




【 ㄨ 2 5 】




【圖 27】




【 ㄨ 2 9 】




【図 30】




【図 31】




【図 32】




【図 33】




【 図 3 5 】




【 ㊦ 3 7 】




【 図 3 8 】




【 図 3 9 】




【 図 4 0 】



【 図 4 1 】



【図 4 2】



フロントページの続き

F ターム(参考) 2H192 AA24 AA43 BB13 BB52 BC31 CB02 CB13 CC04 CC73 DA01
EA15 EA22 EA43 FA35 FA73 FB03 FB27 GB34 GB42 GB43
GD61 JA33
5C094 AA05 BA03 BA43 DA09 DA13 EA10 FA01 FB12
5G435 AA17 BB12 CC09 EE12 EE37 HH12

专利名称(译)	表示装置		
公开(公告)号	JP2017138413A	公开(公告)日	2017-08-10
申请号	JP2016018365	申请日	2016-02-02
[标]申请(专利权)人(译)	株式会社日本显示器		
申请(专利权)人(译)	有限公司日本显示器		
[标]发明人	倉澤隼人 水橋比呂志		
发明人	倉澤 隼人 水橋 比呂志		
IPC分类号	G02F1/1368 G02F1/1343 G09F9/30 G09F9/00		
CPC分类号	G02F1/13338 G02F1/134336 G02F1/13624 G06F3/0412 G06F3/0416 G06F3/044 G06F2203/04108 G02F1/13306 G02F1/133345 G02F1/136286 G02F1/1368		
FI分类号	G02F1/1368 G02F1/1343 G09F9/30.338 G09F9/30.336 G09F9/00.366.A		
F-TERM分类号	2H092/GA14 2H092/GA17 2H092/GA25 2H092/GA34 2H092/GA59 2H092/GA60 2H092/GA62 2H092/JA25 2H092/JA46 2H092/JB33 2H092/JB42 2H092/JB51 2H092/PA06 2H092/PA08 2H092/PA09 2H192/AA24 2H192/AA43 2H192/BB13 2H192/BB52 2H192/BC31 2H192/CB02 2H192/CB13 2H192/CC04 2H192/CC73 2H192/DA01 2H192/EA15 2H192/EA22 2H192/EA43 2H192/FA35 2H192/FA73 2H192/FB03 2H192/FB27 2H192/GB34 2H192/GB42 2H192/GB43 2H192/GD61 2H192/JA33 5C094/AA05 5C094/BA03 5C094/BA43 5C094/DA09 5C094/DA13 5C094/EA10 5C094/FA01 5C094/FB12 5G435/AA17 5G435/BB12 5G435/CC09 5G435/EE12 5G435/EE37 5G435/HH12		
其他公开文献	JP6634302B2		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种能够增加布置在显示区域中的各种布线的自由度的显示装置。 解决方案：液晶显示装置包括设置在用于显示图像的显示区域中的多个第一电极，与第一电极相对的第二电极，以及设置在显示区域中并连接到第一电极或第二电极的第二电极多个开关元件连接到多个开关元件并提供扫描信号以扫描多个开关元件用于向多个开关元件提供信号的数据线，以及经由绝缘层面对第二电极并连接到开关元件的导电布线。

