

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2014-95894

(P2014-95894A)

(43) 公開日 平成26年5月22日 (2014.5.22)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H193
G09G 3/20 (2006.01)	G09G 3/20 621B	5C006
G02F 1/133 (2006.01)	G09G 3/20 624B	5C080
	G09G 3/20 621F	
	G02F 1/133 550	
審査請求 未請求 請求項の数 8 O L (全 34 頁) 最終頁に続く		

(21) 出願番号	特願2013-210658 (P2013-210658)	(71) 出願人	000153878
(22) 出願日	平成25年10月8日 (2013.10.8)		株式会社半導体エネルギー研究所
(31) 優先権主張番号	特願2012-226747 (P2012-226747)		神奈川県厚木市長谷398番地
(32) 優先日	平成24年10月12日 (2012.10.12)	(72) 発明者	三宅 博之
(33) 優先権主張国	日本国 (JP)		神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
		(72) 発明者	穴戸 英明
			神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内
		(72) 発明者	井上 聖子
			神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

最終頁に続く


(54) 【発明の名称】 液晶表示装置及びその駆動方法

(57) 【要約】

【課題】画素電極に寄生する容量成分によって生じる表示画質の低下を抑制する。

【解決手段】オーバードライブ電圧生成部は、第 k (k は自然数) フレーム期間の後半行の画素の画素電極に与えられる第1のビデオ電圧の平均値と、第 $(k+1)$ フレーム期間の前半行の画素の画素電極に与えられる第2のビデオ電圧の平均値との比較を、行毎に行うビデオ電圧比較回路と、ビデオ電圧比較回路で比較して得られる差分がしきい値以上の場合、第 $(k+1)$ フレーム期間でのオーバードライブ駆動を第1のオーバードライブ電圧に切り替え、ビデオ電圧比較回路で比較して得られる差分がしきい値より小さい場合、第 $(k+1)$ フレーム期間でのオーバードライブ駆動を第1のオーバードライブ電圧より小さい第2のオーバードライブ電圧に切り替えて出力するオーバードライブ電圧切り替え回路と、を有する構成とする。

【選択図】図2



【特許請求の範囲】**【請求項 1】**

m 行 n 列 (m、n は共に 2 以上の自然数) の画素を有する画素部と、

ビデオ電圧よりも大きいオーバードライブ電圧を生成し、ゲート選択期間において前記オーバードライブ電圧及び前記ビデオ電圧を前記画素が有する画素電極に与えるオーバードライブ電圧生成部と、を有し、

前記オーバードライブ電圧生成部は、

第 k (k は自然数) フレーム期間の (x + 1) (x は 1 より大きく m より小さい自然数) 乃至 m 行の画素の画素電極に与えられる第 1 のビデオ電圧の平均値と、第 (k + 1) フレーム期間の 1 乃至 x 行の画素の画素電極に与えられる第 2 のビデオ電圧の平均値との比較を、行毎に行うビデオ電圧比較回路と、

10

前記ビデオ電圧比較回路で比較して得られる差分がしきい値以上の場合、前記第 (k + 1) フレーム期間での前記オーバードライブ電圧を第 1 のオーバードライブ電圧に切り替え、前記ビデオ電圧比較回路で比較して得られる差分がしきい値より小さい場合、前記第 (k + 1) フレーム期間での前記オーバードライブ電圧を前記第 1 のオーバードライブ電圧より小さい第 2 のオーバードライブ電圧に切り替えて出力するオーバードライブ電圧切り替え回路と、を有する液晶表示装置。

【請求項 2】

請求項 1 において、前記画素部のトランジスタが有する半導体層は、酸化物半導体層である液晶表示装置。

20

【請求項 3】

請求項 1 または請求項 2 において、前記画素部の容量素子の静電容量は、30 fF 以下である液晶表示装置。

【請求項 4】

ゲート選択期間において、ビデオ電圧よりも大きいオーバードライブ電圧を画素が有する画素電極に与えた後に、前記ビデオ電圧を該画素電極に与えるオーバードライブ駆動をする、m 行 n 列 (m、n は共に 2 以上の自然数) の画素を有する液晶表示装置の駆動方法において、

第 k (k は自然数) フレーム期間の (x + 1) (x は 1 より大きく m より小さい自然数) 乃至 m 行の画素の画素電極に与えられる第 1 のビデオ電圧の平均値と、第 (k + 1) フレーム期間の 1 乃至 x 行の画素の画素電極に与えられる第 2 のビデオ電圧の平均値と、を行毎に比較し、

30

前記比較により得られる差分がしきい値以上の場合、前記第 (k + 1) フレーム期間では、第 1 のオーバードライブ電圧によるオーバードライブ駆動を行い、前記比較により得られる差分がしきい値より小さい場合、前記第 1 のオーバードライブ電圧よりも小さい第 2 のオーバードライブ電圧によるオーバードライブ駆動を行う液晶表示装置の駆動方法。

【請求項 5】

請求項 4 において、第 k フレームと第 (k + 1) フレームは、フレーム反転駆動を行う液晶表示装置の駆動方法。

【請求項 6】

40

請求項 4 において、第 k フレームと第 (k + 1) フレームは、ソース線反転駆動を行う液晶表示装置の駆動方法。

【請求項 7】

請求項 1 において、前記しきい値は、前記第 1 のビデオ電圧及び前記第 2 のビデオ電圧において階調の最大値とするビデオ電圧の 1 / 2 の電圧値である液晶表示装置。

【請求項 8】

請求項 4 において、前記しきい値は、前記第 1 のビデオ電圧及び前記第 2 のビデオ電圧において階調の最大値とするビデオ電圧の 1 / 2 の電圧値である液晶表示装置の駆動方法。

【発明の詳細な説明】**【技術分野】**

50

【 0 0 0 1 】

本発明は、液晶表示装置及びその駆動方法に関する。

【 0 0 0 2 】

なお、液晶表示装置とは、液晶素子を有する装置のことをいう。なお、液晶表示装置は、複数の画素を駆動させる駆動回路等を含む。なお、液晶表示装置は、別の基板上に配置された制御回路、電源回路、信号生成回路等を含む。

【 背景技術 】

【 0 0 0 3 】

液晶表示装置は、近年の技術革新の結果、コモディティ化が進んでいる。今後は、より付加価値の高い製品が求められており、未だ技術開発が活発である。

10

【 0 0 0 4 】

液晶表示装置に求められる付加価値としては、低消費電力化の点から高開口率化、表示画質の向上の点から高精細化が挙げられる。この高開口率化及び高精細化を両立させる手段の一つとしては、画素サイズの縮小と共に、画素を構成する容量素子の小型化を図る構成が挙げられる（例えば、特許文献 1 及び特許文献 2 参照）。

【 0 0 0 5 】

また特許文献 2 では、容量素子の小型化を図る構成に加えて、オーバードライブ駆動を組み合わせる構成が示されている。容量素子の小型化を図る構成にオーバードライブ駆動を組み合わせることで、保持容量の低下に伴う液晶の応答速度の不足を補うことができる。

20

【 先行技術文献 】

【 特許文献 】

【 0 0 0 6 】

【 特許文献 1 】 特開 2 0 1 1 - 1 0 9 0 8 1 号 公 報

【 特許文献 2 】 特開 2 0 1 1 - 1 3 8 1 1 8 号 公 報

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 7 】

液晶表示装置では、液晶素子の劣化に伴う焼き付き等を防ぐために、反転駆動を行う構成が主流である。その一方で、容量素子の小型化をする構成で反転駆動を行うと、意図的に設けた保持容量に比べて寄生容量の影響が無視できなくなるため、同じビデオ電圧で同じ階調値による表示を行うとしてもコントラストにばらつきが生じるといった現象が見られる。この現象は、液晶表示装置のゲート線駆動回路が設けられる領域の長軸方向を行方向、ソース線駆動回路が設けられる領域の長軸方向を列方向とすると、行方向の前半行と後半行とで特に顕著な差が見られる。

30

【 0 0 0 8 】

この差は、ソース線のビデオ電圧をフレーム期間毎に反転駆動する場合、後半行である最終行の画素と前半行である 1 行目の画素では、ビデオ電圧が同じであってもソース線のビデオ電圧の極性が切り替わるまでの期間が異なることに起因して生じるものと考えられる。そのため容量素子を小型化して保持容量を低減した液晶表示装置では、同じビデオ電圧で同じ階調値による表示を行うとしてもコントラストが一樣でなくなり、表示画質が低下するといった問題が生じる。特に液晶表示装置をオーバードライブ駆動で動作させる場合には、極性反転の際に変化するソース線の電圧レベルの振れ幅が大きいため、前述の問題が顕著になる。

40

【 0 0 0 9 】

具体的に前述の問題について図 7 (A) 乃至 (C) を用いて説明する。図 7 (A) は、液晶表示装置が有する画素の回路図である。図 7 (A) に示す画素 6 0 0 は、トランジスタ 6 0 1、容量素子 6 0 2、及び液晶素子 6 0 3 を有する。トランジスタ 6 0 1 は、ゲートがゲート線 GL_i (i は任意の自然数) に接続され、ソース及びドレインの一方がソース線 SL_j (j は任意の自然数) に接続され、ソース及びドレインの他方がノード Cp_{ix} に接続される。なおノード Cp_{ix} は、液晶素子 6 0 3 の画素電極及び該画素電極に

50

電氣的に接続される電極を表している。

【0010】

また図7(A)に示す画素600は、ノードCpixと、ソース線SL_j及びソース線SL_j+1と、の間に寄生する容量成分を、それぞれ容量素子604及び容量素子605として図示している。この寄生する容量成分は、電極同士が重畳することや、近接することで生じる容量成分であり、意図的に設ける容量成分とは異なるものである。

【0011】

次いで図7(B)では、オーバードライブ駆動をする際の、図7(A)に示すゲート線GL_iの電圧レベルGL、ソース線SL_jの電圧レベルSL、ノードCpixの電圧レベルVpix、液晶素子の光学応答による輝度変化LC、を縦軸を電圧、横軸を時間として、曲線で表した図を示す。なお図7(B)でVcomは、共通電圧(コモン電圧)である。なお図7(B)で輝度変化LCは、電圧レベルVpixに近づくにつれて所望の光学応答となることを表している。なお図7(B)は各曲線について、説明のため、同じ電圧レベルであっても線を重ねずにずらして図示している。

10

【0012】

図7(B)に示すようにオーバードライブ駆動は、電圧レベルGLがHレベルのとき、電圧レベルSLを一旦ビデオ電圧よりも高くした電圧レベル(オーバードライブ電圧)とし、その後所望のビデオ電圧に切り替えるといった駆動をする。電圧レベルVpixは、電圧レベルSLの変化に追従して変化する。輝度変化LCは、電圧レベルVpixの変化に追従して変化する。なお電圧レベルVpixの変化に要する期間が数10~100μsであるのに対して、輝度変化LCの変化に要する期間は液晶素子の応答速度によるが、速いものでも数msとなる。

20

【0013】

次いで図7(C)では、m行n列(m、nは共に2以上の自然数)の画素のうち、後半行の一行であるm行y列(yはn以下の任意の自然数)の画素、及び前半行の一行である1行y列の画素における、電圧レベルGL、電圧レベルSL、電圧レベルVpix、及び輝度変化LCの変化を示す。

【0014】

ここで図7(C)を用いて、ビデオ電圧が同じであっても、前半行と後半行とでは、ソース線のビデオ電圧の極性が切り替わるまでの期間が異なるために生じる問題について説明する。なお前半行は、m行の画素を有する場合、1乃至x(xは1より大きくmより小さい自然数)行のことをいう。また後半行は、m行の画素を有する場合、(x+1)乃至m行を有する場合をいう。なお以下の説明ではxとして、m行のうちの中間の行にあたるm/2を一例としてあげて説明している。

30

【0015】

図7(C)は、第kフレーム期間(kは自然数)でのm行目のビデオ電圧の書き込み期間から第(k+1)フレーム期間の1列目の書き込み期間にかけて反転駆動を行った場合の電圧レベルGL、電圧レベルSL、電圧レベルVpix、及び輝度変化LCを、図7(B)に倣って示したものである。なお図7(C)中、V₁、V₂、及びV_mは、それぞれ1行目、2行目、及びm行目の画素へのビデオ電圧の書き込みを表している。

40

【0016】

図7(C)に示すように、第kフレーム期間での1行y列の画素におけるビデオ電圧の書き込みは、輝度変化LCの変化を含めてV_mまでに完了している。

【0017】

第kフレーム期間での1行y列の画素における輝度変化LCの変化が、第kフレーム期間でのm行y列におけるビデオ電圧の書き込みまでに完了していることの具体例について説明する。例えば、フレーム周波数を60Hzとし、液晶素子の光学応答の要する期間を8msとする。すると、1フレーム期間は16.7msであり、液晶素子の光学応答が完了するには、1行目からm/2行目のビデオ電圧の書き込みに要する期間で完了していることになる。そのため、第kフレーム期間での1行y列の画素に書き込んだビデオ電圧に応

50

じて変化する輝度変化 LC は、第 k フレーム期間での m 行 y 列にビデオ電圧を書き込む時点で完了している。

【0018】

第 k フレーム期間での 1 行 y 列の画素におけるビデオ電圧の書き込みの後、1 行目から m 行目の画素へのビデオ電圧の書き込みにより電圧レベル SL が一定の周期で変動するものの、第 k フレーム期間内では同じ極性で変動する。このときの電圧レベル SL の変動は、フレーム反転駆動やソース線反転駆動であれば、1 行 n 列の画素におけるビデオ電圧の極性と同じである。そのため第 k フレーム期間での 1 行 n 列の画素におけるビデオ電圧の書き込みで、電圧レベル V_{pix} が電圧レベル SL の変化に追従して変化しても、所望の電圧レベルまたは該電圧より少し高い電圧レベルで V_{pix} が変動することになり、最終的には輝度変化 LC では所望の液晶素子の光学応答を得ることができる。

10

【0019】

一方で、第 k フレーム期間での m 行 y 列の画素における V_{m} の書き込み期間は、輝度変化 LC の変化を含めて第 $(k+1)$ フレーム期間の V_{1} までに完了しない。この V_{m} での輝度変化 LC は、第 k フレーム期間だけで完了せず、第 $(k+1)$ フレーム期間の 1 行目から $m/2$ 行目のビデオ電圧の書き込み期間程度の時間を要する。

【0020】

m 行 y 列の画素における、第 k フレーム期間の V_{m} に従って変化する電圧レベル V_{pix} は、第 $(k+1)$ フレーム期間での V_{1} 、 V_{2} で示すように、極性反転され、且つオーバードライブ駆動により増幅された電圧レベル SL の変化に追従して、変化する。この電圧レベル V_{pix} は、第 $(k+1)$ フレーム期間内では第 k フレーム期間と逆の極性である電圧レベル SL に引きずられて、所望の電圧レベルより低い電圧レベルで周期的に変動し、第 k フレーム期間の V_{m} による電圧レベルに安定しない。そのため輝度変化 LC は、最終的には所望の液晶素子の光学応答を得ることができない。この輝度変化 LC が所望の液晶素子の光学応答として得られない問題は、後半行になればなるほど次のフレーム期間の影響が顕著になるため特に問題となる。

20

【0021】

電圧レベル V_{pix} の変化は、図 7 (A) の容量素子 604 及び容量素子 605 によるノード C_{pix} への容量結合に起因したものである。容量素子 604 及び容量素子 605 による容量結合の影響は、容量素子 602 の保持容量を小さくすることで、顕在化してくる。

30

【0022】

通常の反転駆動の場合や、容量素子 602 の保持容量が大きい場合、電圧レベル V_{pix} の変化は小さく、その影響は軽微である。しかしながら、容量素子 602 の保持容量が小さい状態であって、画素部全体を一様にオーバードライブ駆動によるオーバードライブ電圧を印加する構成とすると、画素部内で同じビデオ電圧を書き込んだとしても、後半行の画素と前半行の画素とでは液晶素子の光学応答に差が生じてしまい、同じビデオ電圧で同じ階調値による表示を行うとしてもコントラストに勾配が生じる。

【0023】

そこで本発明の一態様は、高開口率化を図るために画素内の保持容量をできる限り小さくした場合であっても、画素電極に寄生する容量成分によって生じる表示画質の低下を抑制することができる液晶表示装置及びその駆動方法を提案することを課題の一とする。

40

【課題を解決するための手段】

【0024】

本発明の一態様は、 m 行 n 列 (m 、 n は共に 2 以上の自然数) の画素を有する画素部と、ビデオ電圧よりも大きいオーバードライブ電圧を生成し、ゲート選択期間においてオーバードライブ電圧及びビデオ電圧を画素が有する画素電極に与えるオーバードライブ電圧生成部と、を有し、オーバードライブ電圧生成部は、第 k (k は自然数) フレーム期間の $(x+1)$ (x は 1 より大きく m より小さい自然数) 乃至 m 行の画素の画素電極に与えられる第 1 のビデオ電圧の平均値と、第 $(k+1)$ フレーム期間の 1 乃至 x 行の画素の画素電

50

極に与えられる第2のビデオ電圧の平均値との比較を、行毎に行うビデオ電圧比較回路と、ビデオ電圧比較回路で比較して得られる差分がしきい値以上の場合、第 $(k+1)$ フレーム期間でのオーバードライブ電圧を第1のオーバードライブ電圧に切り替え、ビデオ電圧比較回路で比較して得られる差分がしきい値より小さい場合、第 $(k+1)$ フレーム期間でのオーバードライブ電圧を第1のオーバードライブ電圧より小さい第2のオーバードライブ電圧に切り替えて出力するオーバードライブ電圧切り替え回路と、を有する液晶表示装置である。

【0025】

本発明の一態様において、画素部のトランジスタが有する半導体層は、酸化物半導体層である液晶表示装置が好ましい。

10

【0026】

本発明の一態様において、画素部の容量素子の静電容量は、 30 fF 以下である液晶表示装置が好ましい。

【0027】

本発明の一態様は、ゲート選択期間において、ビデオ電圧よりも大きいオーバードライブ電圧を画素が有する画素電極に与えた後に、ビデオ電圧を該画素電極に与えるオーバードライブ駆動をする、 m 行 n 列(m 、 n は共に2以上の自然数)の画素を有する液晶表示装置の駆動方法において、第 k (k は自然数)フレーム期間の $(x+1)$ (x は1より大きく m より小さい自然数)乃至 m 行の画素の画素電極に与えられる第1のビデオ電圧の平均値と、第 $(k+1)$ フレーム期間の1乃至 x 行の画素の画素電極に与えられる第2のビデオ電圧の平均値と、を行毎に比較し、比較により得られる差分がしきい値以上の場合、第 $(k+1)$ フレーム期間では、第1のオーバードライブ電圧によるオーバードライブ駆動を行い、比較により得られる差分がしきい値より小さい場合、第1のオーバードライブ電圧よりも小さい第2のオーバードライブ電圧によるオーバードライブ駆動を行う液晶表示装置の駆動方法である。

20

【0028】

本発明の一態様において、第 k フレームと第 $(k+1)$ フレームは、フレーム反転駆動を行う液晶表示装置の駆動方法が好ましい。

【0029】

本発明の一態様において、第 k フレームと第 $(k+1)$ フレームは、ソース線反転駆動を行う液晶表示装置の駆動方法が好ましい。

30

【発明の効果】

【0030】

本発明の一態様により、高開口率化を図るために画素内の保持容量をできる限り小さくした場合であっても、画素電極に寄生する容量成分によって生じる表示画質の低下を抑制することができる。

【図面の簡単な説明】

【0031】

【図1】液晶表示装置の動作を説明する模式図。

【図2】液晶表示装置の動作を説明する模式図。

40

【図3】液晶表示装置の動作を説明する図。

【図4】液晶表示装置のブロック図。

【図5】液晶表示装置の動作を説明する模式図。

【図6】液晶表示装置の動作を説明する模式図。

【図7】液晶表示装置の動作を説明する回路図及び模式図。

【図8】液晶表示装置の画素の上面図及び断面図。

【図9】液晶表示装置の画素の上面図。

【図10】液晶表示装置の外観図及び断面図。

【図11】液晶表示装置を用いた電子機器を説明する図。

【図12】液晶表示装置の動作を説明するための図。

50

【発明を実施するための形態】**【0032】**

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

【0033】

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

10

【0034】

また本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャンネル領域を有しており、ドレインとチャンネル領域とソースとを介して電流を流すことができるものである。

【0035】

ここで、ソースとドレインとは、トランジスタの構造又は動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、ソースとドレインとの一方を第1電極と表記し、ソースとドレインとの他方を第2電極と表記する場合がある。

20

【0036】

なお本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

【0037】

なお本明細書において、AとBとが接続されている、とは、AとBとが直接接続されているものの他、電氣的に接続されているものを含むものとする。ここで、AとBとが電氣的に接続されているとは、AとBとの間で、何らかの電氣的作用を有する対象物が存在するとき、AとBとの電氣信号の授受を可能とするものをいう。

30

【0038】

なお本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士的位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士的位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

【0039】

なお図面におけるブロック図の各回路ブロックの配置は、説明のため位置関係を特定するものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路や領域においては同じ回路や同じ領域内で別々の機能を実現しうるように設けられている場合もある。また図面におけるブロック図の各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路ブロックとして示していても、実際の回路や領域においては一つの回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。

40

【0040】

なお、画素とは、一つの色要素（例えばR（赤）G（緑）B（青）のいずれか1つ）の明るさを制御できる表示単位に相当するものとする。従って、カラー表示装置の場合には、カラー画像の最小表示単位は、Rの画素とGの画素とBの画素との三画素から構成されるものとする。ただし、カラー画像を表示するための色要素は、三色に限定されず、三色以

50

上を用いても良いし、RGB以外の色を用いても良い。

【0041】

(実施の形態1)

本実施の形態について、図面を参照しながら説明する。なお本実施の形態での説明は、以下の順序で行う。

1. 本明細書で開示される液晶表示装置の基本原理について
2. 液晶表示装置の反転駆動について
3. 液晶表示装置のブロック図の構成について
4. 画素の上面構造及び断面構造
5. 画素の構成要素の詳細
6. 画素の上面構造のバリエーション
7. 本明細書で開示される液晶表示装置について

10

【0042】

1. 本明細書で開示される液晶表示装置の基本原理について

まず始めに、本発明を説明する上での基本原理について説明する。

【0043】

本発明の一態様による基本的な作用については、図1、図2に示す模式図をもって説明することができる。

【0044】

図1では、第 k (k は自然数)フレーム期間の後半行の画素の画素電極に与えられる第1のビデオ電圧の平均値と、第 $(k+1)$ フレーム期間の前半行の画素の画素電極に与えられる第2のビデオ電圧の平均値との比較をし、該比較によって得られる差分がしきい値以上の場合、第 $(k+1)$ フレーム期間でのオーバードライブ駆動を第1のオーバードライブ電圧に切り替える構成について説明する。これに対して図2では、前述の比較によって得られる差分がしきい値より小さい場合、第 $(k+1)$ フレーム期間でのオーバードライブ駆動を第1のオーバードライブ電圧より小さい第2のオーバードライブ電圧に切り替える構成について説明する。

20

【0045】

まず図1(A)は、第 k フレーム期間及び第 $(k+1)$ フレーム期間での同じ列の画素の画素電極に与えられるビデオ電圧の変化を、1行目から m 行目まで左から順に並べて示した模式図である。図1(A)では任意の列である y 列目における1行目から m 行目でのビデオ電圧の変化を示している。なおビデオ電圧の大きさは、棒線が長いほどその行でのビデオ電圧が大きいことを表している。

30

【0046】

なお本明細書においては、液晶表示装置のゲート線駆動回路が設けられる領域の長軸方向を行方向、ソース線駆動回路が設けられる領域の長軸方向を列方向とする。また、図面中で、行方向及び列方向を図示することもある。また同じ行の画素とは、同じゲート線に接続された画素のことをいう。また同じ列の画素とは、同じソース線に接続された画素のことをいう。

【0047】

なお前半行は、1乃至 x (x は1より大きく m より小さい自然数)行のことをいう。また後半行は、 $(x+1)$ 乃至 m 行を有する場合をいう。図1(A)では、 x を $m/2$ とした、1行目から $m/2$ 行目までの行を前半行としている。また、 $m/2+1$ 行目から m 行目までの行にあたる行を後半行としている。なお前半行及び後半行の境界にあたる x の値については、予め液晶素子の光学応答期間等を加味して決定すればよい。

40

【0048】

また図1(A)では、第 k フレーム期間での最終行(m 行目)の画素の画素電極に与えられるビデオ電圧を $V_{\text{—}k}$ として示している。また、第 k フレーム期間の後半行の画素の画素電極に与えられるビデオ電圧(第1のビデオ電圧)の平均値を、電圧レベル $a_{ve\text{—}k}$ として示している。

50

【 0 0 4 9 】

また図 1 (A) では、第 ($k + 1$) フレーム期間での 1 行目の画素の画素電極に与えられるビデオ電圧を $V_k + 1$ として示している。また、第 ($k + 1$) フレーム期間の前半行の画素の画素電極に与えられるビデオ電圧 (第 2 のビデオ電圧) の平均値を、電圧レベル $ave_k + 1$ として示している。

【 0 0 5 0 】

次いで図 1 (B) は、図 1 (A) で説明した電圧レベル ave_k と、電圧レベル $ave_k + 1$ と並べて示した模式図である。上述したように本明細書で開示する構成では、第 k フレーム期間の後半行の画素の画素電極に与えられる第 1 のビデオ電圧の平均値と、第 ($k + 1$) フレーム期間の前半行の画素の画素電極に与えられる第 2 のビデオ電圧の平均値との比較を行う。そして比較によって得られる差分を用いてしきい値との比較を行う。

10

【 0 0 5 1 】

具体的には、電圧レベル ave_k と電圧レベル $ave_k + 1$ との差である、図 1 (B) における電圧レベル ΔV_1 を見積もり、しきい値との比較を行う。なお、本明細書で開示する構成において、電圧レベル ΔV_1 は、第 k フレーム期間の後半行の画素の画素電極に与えられるビデオ電圧と、第 ($k + 1$) フレーム期間の前半行の画素の画素電極に与えられるビデオ電圧との変化の度合いを見るために見積もるものであり、ビデオ電圧以外の信号より前述の変化の度合いを見積もることができれば他の値であってもよい。

【 0 0 5 2 】

なお本実施の形態においては、比較によって得られる差分と比較するしきい値として、階調の最大値を与えるビデオ電圧 (V_{max}) の半分の電圧レベル ($V_{max} / 2$) をしきい値として設定し、説明することとする。なお本明細書で開示する構成において、しきい値は V_{max} の半分の電圧レベルに限らず、使用する液晶素子やフレーム周波数等を考慮して適宜設定すればよい。

20

【 0 0 5 3 】

図 1 (B) に示す具体例では、電圧レベル ave_k と、電圧レベル $ave_k + 1$ との比較によって得られる差分は電圧レベル ΔV_1 であり、該電圧レベル ΔV_1 はしきい値 $V_{max} / 2$ 以上の大きさである。従って、第 ($k + 1$) フレーム期間でのオーバードライブ駆動を第 1 のオーバードライブ電圧に切り替える。

【 0 0 5 4 】

図 1 (C) は、図 1 (B) での比較を踏まえた第 1 のオーバードライブ電圧を用いたオーバードライブ駆動を行う際の波形の模式図である。図 1 (C) では、第 k フレーム期間での最終行 (m 行目) の画素の画素電極に与えられるビデオ電圧 V_k をオーバードライブ駆動で動作させる際の波形、及び第 ($k + 1$) フレーム期間での 1 行目の画素の画素電極に与えられるビデオ電圧 $V_k + 1$ をオーバードライブ駆動で動作させる際の波形を併せて示している。

30

【 0 0 5 5 】

図 1 (C) に示す模式図において、オーバードライブ電圧は第 1 のルックアップテーブルを参照して、ビデオ電圧 V_k に応じたオーバードライブ電圧 $OVER_V_k$ ($LUT(A)$)、及びビデオ電圧 $V_k + 1$ に応じたオーバードライブ電圧 $OVER_V_k + 1$ ($LUT(A)$)、とするものである。なおオーバードライブ電圧 $OVER_V_k + 1$ ($LUT(A)$) は、ビデオ電圧 $V_k + 1$ より ΔV_b 大きい電圧レベルである。

40

【 0 0 5 6 】

図 1 (C) で示すように、図 1 (B) で説明した比較によって、オーバードライブ電圧は第 1 のルックアップテーブルを参照してビデオ電圧 $V_k + 1$ に応じたオーバードライブ電圧 $OVER_V_k + 1$ ($LUT(A)$) を決定するものである。第 1 のルックアップテーブルによって設定されるオーバードライブ電圧は、後に説明する第 2 のルックアップテーブルによって設定されるオーバードライブ電圧よりも大きい値に設定するものである。

【 0 0 5 7 】

50

第 1 のルックアップテーブルを参照して決定されるオーバードライブ電圧は、連続するフレーム期間において、ビデオ電圧の変化が大きい場合に好適である。そのため、電圧レベル ave_k と、電圧レベル $ave_k + 1$ との差が大きい場合に設定されることが好適である。

【0058】

一方図 2 (A)、は、図 1 (A) と同様に、第 k フレーム期間及び第 $(k + 1)$ フレーム期間での同じ列の画素の画素電極に与えられるビデオ電圧の変化を、1 行目から m 行目まで左から順に並べて示した模式図である。図 2 (A) が図 1 (A) と異なる点は、任意の列として $(y + 1)$ 列目を選択し、第 k フレーム期間及び第 $(k + 1)$ フレーム期間におけるビデオ電圧の大きさを異ならせた点である。従って、図 1 (A) で説明した電圧レベル ave_k 及び、電圧レベル $ave_k + 1$ の電圧レベルが異なってくる。なお、図 2 (A) と図 1 (A) とでは、第 k フレーム期間での最終行 (m 行目) の画素の画素電極に与えられるビデオ電圧 V_k と、第 $(k + 1)$ フレーム期間での 1 行目の画素の画素電極に与えられるビデオ電圧 $V_k + 1$ の大きさを同じとして示している。

10

【0059】

次いで図 2 (B) は、図 1 (B) と同様にして、図 2 (A) で説明した電圧レベル ave_k と、電圧レベル $ave_k + 1$ と並べて示した模式図である。

【0060】

図 1 (B) と同様に、図 2 (B) における電圧レベル ΔV_2 を見積もり、しきい値との比較を行う。

20

【0061】

図 2 (B) に示す具体例では、電圧レベル ave_k と、電圧レベル $ave_k + 1$ との比較によって得られる差分は電圧レベル ΔV_2 であり、該電圧レベル ΔV_2 はしきい値 $V_{max} / 2$ より小さい値となる。従って、第 $(k + 1)$ フレーム期間でのオーバードライブ駆動を第 2 のオーバードライブ電圧に切り替える。

【0062】

図 2 (C) は、図 1 (C) と同様にして、図 2 (B) での比較を踏まえた第 2 のオーバードライブ電圧を用いたオーバードライブ駆動を行う際の波形の模式図である。

【0063】

図 2 (C) に示す模式図において、オーバードライブ電圧は第 2 のルックアップテーブルを参照して、ビデオ電圧 V_k に応じたオーバードライブ電圧 $OVER_V_k$ (LUT (A))、ビデオ電圧 $V_k + 1$ に応じたオーバードライブ電圧 $OVER_V_k + 1$ (LUT (B)) とするものである。なおオーバードライブ電圧 $OVER_V_k + 1$ (LUT (B)) は、ビデオ電圧 $V_k + 1$ より ΔV_s 大きい電圧レベルである。 ΔV_s は、図 1 (C) で説明した ΔV_b より小さい。

30

【0064】

図 2 (C) で示すように、図 2 (B) で説明した比較によって、オーバードライブ電圧は第 2 のルックアップテーブルを参照して、ビデオ電圧 $V_k + 1$ に応じたオーバードライブ電圧 $OVER_V_k + 1$ (LUT (B)) を決定するものである。第 2 のルックアップテーブルは、第 1 のルックアップテーブルによるオーバードライブ電圧よりも小さい値のオーバードライブ電圧に設定するものである。

40

【0065】

第 2 のルックアップテーブルを参照して決定されるオーバードライブ電圧は、連続するフレーム期間において、ビデオ電圧の変化が小さい場合に好適である。そのため、電圧レベル ave_k と、電圧レベル $ave_k + 1$ との差が小さい場合に設定されることが好適である。

【0066】

本発明の一態様とすることで、図 1、図 2 に示す模式図をもって説明したように、連続するフレーム期間でのビデオ電圧の変化の度合いに応じたオーバードライブ電圧の設定を切り替えて行うことができる。

50

【 0 0 6 7 】

本発明の一態様とすることによる具体的な効果については、図 3 に示す模式図をもって説明する。図 3 に示す図は、図 7 (C) に倣って、後半行である m 行 ($y + 1$) 列の画素、及び前半行である 1 行 ($y + 1$) 列の画素における、電圧レベル G_L 、電圧レベル S_L 、電圧レベル V_{pix} 、及び輝度変化 L_C の変化を示す。図 3 に示す図は、図 2 (A) 乃至 (C) と同様にして、第 2 のルックアップテーブルを参照してオーバードライブ電圧を決定した場合を表すものである。

【 0 0 6 8 】

図 3 に示す図では、図 7 (C) でも説明したように、第 k フレーム期間での m 行 ($y + 1$) 列の画素における V_{m-1} の書き込み期間は、輝度変化 L_C の変化を含めて第 ($k + 1$) フレーム期間の V_{m-1} までに完了しない。この V_{m-1} での輝度変化 L_C には、第 k フレーム期間だけで完了せず、図 1 及び図 2 で説明した前半行の書き込み期間に相当する、第 ($k + 1$) フレーム期間の 1 行目から $m / 2$ 行目のビデオ電圧の書き込み期間程度の時間を要する。

10

【 0 0 6 9 】

m 行 ($y + 1$) 列の画素における、第 k フレーム期間の V_{m-1} に従って変化する電圧レベル V_{pix} は、第 ($k + 1$) フレーム期間での V_{m-1} 、 V_{m-2} で示すように、極性反転され、且つオーバードライブ駆動により増幅された電圧レベル S_L の変化に追従して、変化する。

20

【 0 0 7 0 】

本発明の一態様によると、このときオーバードライブ駆動を行うことで増幅されるオーバードライブ電圧の大きさを、連続するフレーム期間でのビデオ電圧の変化の度合いに従って、切り替える構成とすることができる。従って、電圧レベル V_{pix} は、第 ($k + 1$) フレーム期間内では第 k フレーム期間と逆の極性である電圧レベル S_L に引きずられたとしても、その度合いを低減する構成とすることができる。そして、図 7 (C) でも説明した、画素部内で同じビデオ電圧を書き込んだとしても、後半行の画素と前半行の画素とでは液晶素子の光学応答に差が生じ、同じビデオ電圧で同じ階調値による表示を行うとしてもコントラストに勾配が生じるといった不良を抑制することができる。

【 0 0 7 1 】

前述のコントラストの勾配の抑制は、画素に設ける容量素子の保持容量を小さい値、例えば 300 pF 以上の精細度で、開口率を 60% 以上に設計し、画素内の保持容量を 30 fF ($3.0 \times 10^{-14}\text{ F}$) 以下となるようにした液晶表示装置において、特に効果的である。すなわち、本発明の一態様によって、高開口率化及び高精細化を同時に実現し、且つ表示画質の低下を抑制することができる。

30

【 0 0 7 2 】

言い換えれば、本発明の一態様では、高開口率化を図るために画素内の保持容量をできる限り小さくした場合であっても、画素電極に寄生する容量成分によって生じる表示画質の低下を抑制することができる。

【 0 0 7 3 】

2. 液晶表示装置の反転駆動について

液晶表示装置における反転駆動については、フレーム反転駆動、ゲート線反転駆動、ソース線反転駆動、ドット反転駆動等を用いることができるが、本発明の一態様においては、特にフレーム反転駆動及びソース線反転駆動を採用することが好適である。

40

【 0 0 7 4 】

図 4 (A) は、液晶表示装置における反転駆動を説明するための、液晶表示装置の模式図である。図 4 (A) では、ソース線駆動回路 (SD)、ゲート線駆動回路 (GD) 及び画素部 pix を示している。また図 4 (A) では、行方向、及び列方向について図示し、行方向にビデオ電圧の書き込みが行われる様子を示している。なお図 4 (A) において、液晶表示装置のゲート線駆動回路が設けられる領域の長軸方向を行方向、ソース線駆動回路が設けられる領域の長軸方向を列方向としている。

50

【 0 0 7 5 】

次いで図 4 (A) で示した液晶表示装置の模式図に倣って、第 k フレーム期間と第 (k + 1) フレーム期間とでフレーム反転駆動を行う際の、各画素でのビデオ電圧を表した模式図を図 4 (B) に示す。図 4 (B) に示すように第 k フレーム期間では正の極性のビデオ電圧が各画素の画素電極に与えられ、第 (k + 1) フレーム期間では負の極性のビデオ電圧が各画素の画素電極に与えられる。

【 0 0 7 6 】

また図 4 (A) で示した液晶表示装置の模式図に倣って、第 k フレーム期間と第 (k + 1) フレーム期間とでソース線反転駆動を行う際の、各画素でのビデオ電圧を表した模式図を図 4 (C) に示す。図 4 (C) に示すように第 k フレーム期間では奇数列に正の極性、偶数列に負の極性のビデオ電圧が各画素の画素電極に与えられ、第 (k + 1) フレーム期間では奇数列に負の極性、偶数列に正の極性のビデオ電圧が各画素の画素電極に与えられる。

10

【 0 0 7 7 】

なお図 4 (B)、(C) では、正の極性のビデオ電圧が与えられる場合を図中「 + 」記号で表している。また、負の極性のビデオ電圧が与えられる場合を図中「 - 」記号で表している。

【 0 0 7 8 】

図 5 (A)、(B) では、図 4 (B)、(C) で示したフレーム反転駆動及びソース線反転駆動が第 k フレーム期間と第 (k + 1) フレーム期間において、列毎に変化するビデオ電圧に着目して示している。図 5 (A)、(B) で矢印を用いて表したように、連続するフレーム期間は、列方向に設けられた画素の画素電極に与えられるビデオ電圧の極性が反転する関係にある。このように列方向でフレーム期間毎に極性が反転する構成では、上述した画素に設ける容量素子の保持容量を小さい値とした液晶表示装置における寄生容量の影響が大きいと、特に効果的である。

20

【 0 0 7 9 】

そのためフレーム反転駆動及びソース線反転駆動では、上述した本発明の一態様による、オーバードライブ駆動を行うことで増幅されるオーバードライブ電圧の大きさを、連続するフレーム期間でのビデオ電圧の変化の度合いに従って、切り替える構成とすることによる効果が大きい。

30

【 0 0 8 0 】

さらには、ソース線反転駆動では、画素に隣接するソース線間で、極性が反転したビデオ電圧が与えられる。そのため、画素電極の電圧レベルが変動する影響を、極性が反転したビデオ電圧によって相殺するといった効果も加わり、さらなる表示画質の低下を抑制することができる。

【 0 0 8 1 】

なお、フレーム反転駆動及びソース線反転駆動は、必要に応じてコモン反転駆動等を組み合わせ動作させてもよい。

【 0 0 8 2 】

3 . 液晶表示装置のブロック図の構成について

40

図 6 (A) は、上記液晶表示装置の動作を実現するためのブロック図を説明するものである。液晶表示装置は、信号生成部 1 0 0、表示部 1 1 0 に大別することができる。なお信号生成部 1 0 0 と表示部 1 1 0 とは、F P C 1 2 0 等の接続手段によって電氣的に接続されている。

【 0 0 8 3 】

信号生成部 1 0 0 は、表示部 1 1 0 の表示に必要な信号を生成する。なお、図 6 (A) では、信号生成部 1 0 0 を表示部 1 1 0 とは別の基板上に設ける構成として示しているが、同じ基板上に形成することもできる。

【 0 0 8 4 】

表示部 1 1 0 は、信号生成部 1 0 0 で生成された信号をもとに、画像を表示する。

50

【 0 0 8 5 】

信号生成部に入力される信号の一例としては、図 6 (A) でも示したようにデータ信号 *d a t a*、水平同期信号 *H S*、垂直同期信号 *V S*、クロック信号 *C L K*、データ制御信号 *D E* 等を挙げることができる。他の信号や、電源のための電圧が信号とともに供給される構成であってもよい。

【 0 0 8 6 】

信号生成部 1 0 0 は、オーバードライブ電圧生成部 1 0 1、電源回路 1 0 2、タイミングコントローラ 1 0 3 を有する。

【 0 0 8 7 】

オーバードライブ電圧生成部 1 0 1 は、入力されるデータ信号 *d a t a* をもとに、表示部 1 1 0 に出力するオーバードライブ駆動を行うためのオーバードライブ電圧を決定し、出力するための回路である。

10

【 0 0 8 8 】

電源回路 1 0 2 は、外部より供給される電源に応じて、信号生成部 1 0 0 及び表示部 1 1 0 を駆動するための電源電圧を生成するための回路である。なお外部より供給される電源としては、家庭用電源の他、バッテリー等の構成であってもよい。

【 0 0 8 9 】

タイミングコントローラ 1 0 3 は、水平同期信号 *H S*、垂直同期信号 *V S*、クロック信号 *C L K*、データ制御信号 *D E* をもとに、表示部 1 1 0 における表示を行うためのスタートパルス及びクロック信号等の各種制御信号を生成するための回路である。

20

【 0 0 9 0 】

表示部 1 1 0 は、画素部 1 1 1、ゲート線駆動回路 1 1 2 及びソース線駆動回路 1 1 3 を有する。画素部 1 1 1 は、複数の画素 1 1 4 を有する。画素 1 1 4 は、ゲート線駆動回路 1 1 2 に接続されたゲート線 *G L* __ 1 乃至 *G L* __ *m* に与えられる走査信号、及びソース線駆動回路 1 1 3 に接続されたソース線 *S L* __ 1 乃至 *S L* __ *n* に与えられるオーバードライブ電圧及びビデオ電圧によって、液晶素子が光学応答することで所望の画像を得ることができる。

【 0 0 9 1 】

画素部 1 1 1 は、ゲート線 *G L* __ 1 乃至 *G L* __ *m*、及びソース線 *S L* __ 1 乃至 *S L* __ *n* が概略直交するように配設されている。ゲート線とソース線の交差部には、画素 1 1 4 が設けられる。なお画素部 1 1 1 における画素 1 1 4 の配置は、カラー表示であれば、*R G B* の各色に対応した画素が順に設けられる。なお、*R G B* の画素の配列は、ストライプ配列、モザイク配列、デルタ配列等適宜用いることができる。

30

【 0 0 9 2 】

ゲート線駆動回路 1 1 2 は、シフトレジスタ回路等を設けることで、スタートパルス及びクロック信号に従って、順次画素 1 1 4 にパルスを出力する構成とすることができる。ゲート線 *G L* __ 1 乃至 *G L* __ *m* は、画素 1 1 4 の数に応じて設ければよく、図 6 (A) の例では、*m* 行の画素であるため、ゲート線を *m* 本配設する構成を示している。

【 0 0 9 3 】

ソース線駆動回路 1 1 3 は、シフトレジスタ回路等を設け、画素 1 1 4 に供給するためのビデオ電圧及びオーバードライブ電圧を順次画素に出力する構成とすることができる。ソース線 *S L* __ 1 乃至 *S L* __ *n* は、画素 1 1 4 の数に応じて設ければよく、図 6 (A) の例では、*n* 列の画素であるため、ソース線を *n* 本配設する構成を示している。

40

【 0 0 9 4 】

画素 1 1 4 は、図 6 (A) の例では、マトリクス状に配設している。なお、画素 1 1 4 は、複数の副画素等を設け、副画素に応じたゲート線及びソース線を用いて駆動を行う構成としてもよい。

【 0 0 9 5 】

次いで、オーバードライブ電圧生成部 1 0 1 の詳細な構成について図 6 (B) に示す。

【 0 0 9 6 】

50

オーバードライブ電圧生成部 101 は、ビデオ電圧比較回路 130、オーバードライブ電圧切り替え回路 140 に大別することができる。

【0097】

ビデオ電圧比較回路 130 は、連続するフレーム期間でのビデオ電圧の比較を行い、比較結果を出力する回路である。なお比較する信号をビデオ電圧として説明するが、実際にはデジタル信号をもとに対応する電圧値の比較を行う回路である。他にもビデオ電圧と同等の信号であれば、比較を行い、比較結果を出力する回路とすればよい。例えば、ビデオ電圧に対応するデジタル信号であるデータ信号の比較を行う構成であってもよい。

【0098】

オーバードライブ電圧切り替え回路 140 は、ビデオ電圧比較回路 130 での比較結果をもとに、オーバードライブ電圧を設定するための回路である。具体的な一例として、ビデオ電圧比較回路 130 での比較結果によって、比較したデータ信号に基づくビデオ電圧間の差分がしきい値を越えるものの場合は、通常のオーバードライブ電圧として設定し、比較したデータ信号に基づくビデオ電圧間の差分がしきい値を越えないものの場合は、通常のオーバードライブ電圧より小さいオーバードライブ電圧に設定し、出力する回路である。

10

【0099】

ビデオ電圧比較回路 130 は、選択回路 131、記憶回路 132、記憶回路 133、演算回路 134、比較回路 135、選択回路 136 を有する。

【0100】

選択回路 131 は、入力されるデータ信号 $data$ をフレーム期間毎に、振り分けて記憶回路 132 及び記憶回路 133 に記憶させるための回路である。選択回路 131 は、デマルチプレクサ等の回路で構成すればよい。図 6 (B) に示すブロック図の一例では、データ信号 $data$ を第 k フレーム期間のデータ信号 $data_k$ 、第 $(k+1)$ フレーム期間のデータ信号 $data_k+1$ に振り分ける構成と示している。なお、記憶回路 132 及び記憶回路 133 の構成によっては、同じ記憶回路に異なるフレーム期間のデータ信号を共に格納し、別々に読み出す構成としてもよい。

20

【0101】

記憶回路 132 は、1 フレーム期間のデータ信号を記憶するための回路である。図 6 (B) に示すブロック図の一例では、前述したように、第 k フレーム期間のデータ信号 $data_k$ が記憶される構成を示している。

30

【0102】

記憶回路 133 は、記憶回路 132 と同様に、1 フレーム期間のデータ信号を記憶するための回路である。図 6 (B) に示すブロック図の一例では、前述したように、第 $(k+1)$ フレーム期間のデータ信号 $data_k+1$ が記憶される構成を示している。また別途、記憶回路を複数設け、次のフレーム期間のデータ信号 (例えば、第 $(k+2)$ フレーム期間のデータ信号) を記憶する構成としてもよい。

【0103】

演算回路 134 は、記憶回路 132 及び記憶回路 133 に記憶された各フレーム期間におけるデータ信号を加算し、平均値を算出するための回路である。演算回路 134 で求められる平均値は、上述したように同じソース線に接続された画素の与えられるビデオ電圧のうち、液晶素子の光学応答にかかる期間を加味した上で前半行及び後半行を定め、演算に用いる行の第 k フレーム期間のデータ信号 $data_k$ を記憶回路 132 より読み出し、演算に用いる行の第 $(k+1)$ フレーム期間のデータ信号 $data_k+1$ を記憶回路 132 より読み出し、算出する構成とすればよい。なお演算回路 134 では、記憶回路 132 及び記憶回路 133 より出力されるデータ信号 $data_k$ 及びデータ信号 $data_k+1$ を、ビデオ電圧に変換してビデオ電圧の平均値を算出する構成とすればよい。

40

【0104】

比較回路 135 は、演算回路で演算された第 k フレーム期間のビデオ電圧の平均値と、第 $(k+1)$ フレーム期間のビデオ電圧の平均値との差分をとり、しきい値となる参照電圧

50

と比較することで、連続するフレーム期間において、電圧レベルの変化が急峻であるか否かを検出するための回路である。比較結果は、比較データ信号 $Comp_data$ としてオーバードライブ電圧切り替え回路 140 に出力する。

【0105】

選択回路 136 は、入力される第 k フレーム期間のデータ信号 $data_k$ 及び第 $(k+1)$ フレーム期間のデータ信号 $data_k+1$ のうち、オーバードライブ電圧を決定するフレーム期間（ここでは、第 $(k+1)$ フレーム期間）のデータ信号を選択して、オーバードライブ電圧切り替え回路 140 に出力するための回路である。選択回路 136 は、マルチプレクサ等の回路で構成すればよい。

【0106】

オーバードライブ電圧切り替え回路 140 は、ルックアップテーブルアドレス生成回路 141、選択回路 142、ルックアップテーブル 143、ルックアップテーブル 144、オーバードライブ電圧演算回路 145 を有する。

【0107】

ルックアップテーブルアドレス生成回路 141 は、入力されるデータ信号（図 6（B）では第 $(k+1)$ フレーム期間のデータ信号）に従って求められるオーバードライブ電圧が記憶されたルックアップテーブルを参照するためのルックアップテーブルアドレス Adv_k+1 を生成するための回路である。ルックアップテーブルアドレス生成回路 141 で生成されるルックアップテーブルアドレス Adv_k+1 は、選択回路 142 で切り替えられて、ルックアップテーブル 143 またはルックアップテーブル 144 に入力される構成となる。

【0108】

選択回路 142 は、入力されるルックアップテーブルアドレス Adv_k+1 を比較データ信号 $Comp_data$ に従って、ルックアップテーブル 143 またはルックアップテーブル 144 に振り分けるための回路である。選択回路 142 は、デマルチプレクサ等の回路で構成すればよい。

【0109】

上述した図 1、図 2 の例を踏まえて説明すれば、選択回路 142 は、比較回路 135 で比較したビデオ電圧の平均値の差がしきい値以上であれば、オーバードライブ電圧を大きく設定する第 1 のルックアップテーブルを選択し、比較回路 135 で比較したビデオ電圧の平均値の差がしきい値より小さければ、オーバードライブ電圧を小さく設定する第 2 のルックアップテーブルを選択するようにすればよい。

【0110】

ルックアップテーブル 143 は、もとのビデオ電圧を用いて所望のオーバードライブ電圧を演算するのに必要な、各ビットに対応する補償係数 $OVER_A$ が格納されている。該補償係数 $OVER_A$ は、ビデオ電圧が大きければ大きいほど補償するオーバードライブ電圧が大きく設定されるよう予め補償係数が登録されている。

【0111】

ルックアップテーブル 144 は、ルックアップテーブル 143 と同様に、もとのビデオ電圧を用いて所望のオーバードライブ電圧を演算するのに必要な、各ビットに対応する補償係数 $OVER_B$ が格納されている。該補償係数 $OVER_B$ は、ビデオ電圧が大きければ大きいほど補償するオーバードライブ電圧が大きく設定されるよう予め補償係数が登録されている。なお前述したように、補償係数 $OVER_A$ と補償係数 $OVER_B$ とでは、異なるオーバードライブ電圧となるよう、異なる値で予め設定されるものである。

【0112】

オーバードライブ電圧演算回路 145 は、補償係数 $OVER_A$ または補償係数 $OVER_B$ に従って、もとのデータ信号（図 6（B）では第 $(k+1)$ フレーム期間のデータ信号 $data_k+1$ ）を補間演算を施すことで、オーバードライブ電圧 $OVER_V_k+1$ に変換するための回路である。なお生成されたオーバードライブ電圧 $OVER_V_k+1$ に続いて、もとのデータ信号 $data_k+1$ に基づくビデオ電圧である V_k+

10

20

30

40

50

1 を出力することで、画素が有する画素電極に与えられる信号とすることができる。

【0113】

以上図6(A)、(B)で説明したブロック図は、 m 行 n 列の画素を有する画素部と、ビデオ電圧をもとにビデオ電圧よりも大きいオーバードライブ電圧を生成し、ゲート選択期間においてオーバードライブ電圧及びビデオ電圧を画素が有する画素電極に与えるオーバードライブ電圧生成部と、を有する構成である。

【0114】

そして図6(A)、(B)で説明したブロック図は、オーバードライブ電圧生成部が第 k (k は自然数)フレーム期間の後半行の画素の画素電極に与えられる第1のビデオ電圧の平均値と、第($k+1$)フレーム期間の前半行の画素の画素電極に与えられる第2のビデオ電圧の平均値との比較を、行毎に行うビデオ電圧比較回路と、ビデオ電圧比較回路で比較して得られる差分がしきい値以上の場合、第($k+1$)フレーム期間でのオーバードライブ電圧を第1のオーバードライブ電圧に切り替え、ビデオ電圧比較回路で比較して得られる差分がしきい値より小さい場合、第($k+1$)フレーム期間でのオーバードライブ電圧を第1のオーバードライブ電圧より小さい第2のオーバードライブ電圧に切り替えて出力するオーバードライブ電圧切り替え回路と、を有する構成とすることができる。

10

【0115】

また図6(A)、(B)で説明した液晶表示装置は、第 k (k は自然数)フレーム期間の後半行の画素の画素電極に与えられる第1のビデオ電圧の平均値と、第($k+1$)フレーム期間の前半行の画素の画素電極に与えられる第2のビデオ電圧の平均値と、を行毎に比較し、比較により得られる差分がしきい値以上の場合、第($k+1$)フレーム期間では、第1のオーバードライブ電圧によるオーバードライブ駆動を行い、比較により得られる差分がしきい値より小さい場合、第1のオーバードライブ電圧よりも小さい第2のオーバードライブ電圧によるオーバードライブ駆動を行うことができる。

20

【0116】

そのため、高開口率化を図るために画素内の保持容量をできる限り小さくした場合であっても、画素電極に寄生する容量成分によって生じる表示画質の低下を抑制することができる。

【0117】

4. 画素の上面構造及び断面構造

30

次いで、液晶表示装置が有する画素の具体的な構造について図8(A)乃至(C)を用いて説明する。図8(A)では、画素の上面図を示す。図8(B)では、図8(A)の一点鎖線A-B間の断面図を示す。図8(C)では、図8(A)の一点鎖線C-D間の断面図を示す。なお、図8(A)乃至(C)は、図面の明瞭化のため、液晶、対向電極等の構成を省略している。

【0118】

図8(A)に示す上面図では、ゲート電極またはゲート線として機能する導電層301A、容量線及び容量素子の第1の電極として機能する導電層301B、半導体層303、ソース線またはソース電極として機能する導電層304A、ドレイン電極及び容量素子の第2の電極として機能する導電層304B、導電層304Bと画素電極とを接続するための開口306、画素電極として機能する導電層307、開口部308を示している。

40

【0119】

導電層301A及び導電層301Bは、導電層304Aに略直交する方向(図8(A)中、左右方向)に延伸して設けられている。導電層304Aは、導電層301A及び導電層301Bに略直交する方向(図8(A)中、上下方向)に延伸して設けられている。

【0120】

次いで図8(B)では、図8(A)の一点鎖線A-B間の断面図を説明する。また図8(C)では、図8(A)の一点鎖線C-D間の断面図を説明する。

【0121】

一点鎖線A-B間及び一点鎖線C-D間の断面構造は以下の通りである。基板300上に

50

、トランジスタ 3 1 1 のゲート電極として機能する領域を含む導電層 3 0 1 A と、容量素子 3 1 2 の第 1 の電極として機能する導電層 3 0 1 B と、が設けられている。導電層 3 0 1 A 及び導電層 3 0 1 B 上にトランジスタ 3 1 1 のゲート絶縁膜として機能する絶縁層 3 0 2 が設けられている。絶縁層 3 0 2 の導電層 3 0 1 A と重畳する領域上に半導体層 3 0 3 が設けられている。導電層 3 0 1 B、絶縁層 3 0 2、及び半導体層 3 0 3 上にトランジスタ 3 1 1 のソース電極として機能する導電層 3 0 4 A と、容量素子 3 1 2 の第 2 の電極及びトランジスタ 3 1 1 のドレイン電極として機能する導電層 3 0 4 B と、が設けられている。絶縁層 3 0 2、半導体層 3 0 3、導電層 3 0 4 A、導電層 3 0 4 B 上にトランジスタ 3 1 1 の保護絶縁膜として機能する絶縁層 3 0 5 が設けられている。絶縁層 3 0 5 には導電層 3 0 4 B に達する開口 3 0 6 が設けられており、開口 3 0 6 及び絶縁層 3 0 5 上には画素電極として機能する導電層 3 0 7 が設けられている。 10

【 0 1 2 2 】

なお図示を省略しているが、導電層 3 0 7 上には図 8 (A) の開口部 3 0 8 以外の領域での遮光を行う遮光膜が設けられており、遮光膜を覆うように透光性を有する導電膜である対向電極が設けられる。なお導電層 3 0 7 及び対向電極上には、必要に応じて配向膜が設けられる。液晶は、導電層 3 0 7 及び対向電極の間に設けられる。

【 0 1 2 3 】

ここで、酸化物半導体を用いたトランジスタ 3 1 1 の特徴について記載する。酸化物半導体を用いたトランジスタは n チャネル型トランジスタである。また、酸化物半導体に含まれる酸素欠損はキャリアを生成することがあり、トランジスタの電気特性及び信頼性を低下させる恐れがある。例えば、トランジスタのしきい値電圧をマイナス方向に変動し、ゲート電圧が 0 V の場合にドレイン電流が流れてしまうことがある。このように、ゲート電圧が 0 V の場合にドレイン電流が流れてしまうことをノーマリーオン特性という。なお、ゲート電圧が 0 V の場合にドレイン電流が流れていないとみなすことができるトランジスタをノーマリーオフ特性という。 20

【 0 1 2 4 】

そこで、酸化物半導体膜を用いる際、酸化物半導体膜に含まれる欠陥、代表的には酸素欠損はできる限り低減されていることが好ましい。例えば、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法による g 値 = 1 . 9 3 のスピン密度 (酸化物半導体膜に含まれる欠陥密度に相当する。) は、測定器の検出下限以下まで低減されていることが好ましい。酸化物半導体膜に含まれる欠陥、代表的には酸素欠損をできる限り低減することで、トランジスタがノーマリーオン特性となることを抑制することができ、液晶表示装置の電気特性及び信頼性を向上させることができる。 30

【 0 1 2 5 】

トランジスタのしきい値電圧のマイナス方向への変動は酸素欠損だけではなく、酸化物半導体膜に含まれる水素 (水などの水素化合物を含む。) によっても引き起こされることがある。酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子 (又は酸素が脱離した部分) に欠損 (酸素欠損ともいえる。) を形成する。また、水素の一部が酸素と反応することで、キャリアである電子を生成してしまう。従って、水素が含まれている酸化物半導体膜を有するトランジスタはノーマリーオン特性となりやすい。 40

【 0 1 2 6 】

上記より、トランジスタ 3 1 1 の半導体層 3 0 3 において水素はできる限り低減されていることが好ましい。具体的には、半導体層 3 0 3 において、二次イオン質量分析法 (S I M S : S e c o n d a r y I o n M a s s S p e c t r o m e t r y) により得られる水素濃度を、 $5 \times 10^{18} \text{ atoms / cm}^3$ 未満、好ましくは $1 \times 10^{18} \text{ atoms / cm}^3$ 以下、より好ましくは $5 \times 10^{17} \text{ atoms / cm}^3$ 以下、さらに好ましくは $1 \times 10^{16} \text{ atoms / cm}^3$ 以下とする。

【 0 1 2 7 】

また、半導体層 3 0 3 は、二次イオン質量分析法により得られるアルカリ金属又はアルカ 50

リ土類金属の濃度を、 $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{16} \text{ atoms/cm}^3$ 以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタ 311 のオフ電流を増大させることがある。

【0128】

また、酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体膜を有するトランジスタはノーマリーオン特性となりやすい。従って、半導体層 303 において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、 $5 \times 10^{18} \text{ atoms/cm}^3$ 以下にすることが好ましい。

10

【0129】

また、酸化物半導体にシリコン及び炭素などの第14族元素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。そこで、酸化物半導体膜を有するトランジスタにおいて、特に、絶縁層 302 (図8(A)に図示せず。)と当該半導体層 303 の界面において、二次イオン質量分析法により得られるシリコン濃度は、 $3 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $3 \times 10^{17} \text{ atoms/cm}^3$ 以下とする。なお、当該界面において、二次イオン質量分析法により得られる炭素濃度は、 $3 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $3 \times 10^{17} \text{ atoms/cm}^3$ 以下とする。

【0130】

20

上記より、不純物(水素、窒素、シリコン、炭素、アルカリ金属又はアルカリ土類金属など)をできる限り低減させ、高純度化させた半導体層 303 を用いることで、トランジスタ 311 がノーマリーオン特性となることを抑制でき、トランジスタ 311 のオフ電流を極めて低減することができる。従って、本発明の一態様は、良好な電気特性に有する液晶表示装置であり、信頼性に優れた液晶表示装置である。なお、高純度化させた酸化物半導体は、真性又は実質的に真性な半導体といえる。

【0131】

また、トランジスタ 311 はエンハンスメント型のトランジスタであり、半導体層 303 はキャリア密度を意図的に増大させ、導電率を増大させる不純物を添加する処理などが行われていない酸化物半導体膜であることから、半導体層 303 のキャリア密度は、 $1 \times 10^{17} / \text{cm}^3$ 以下であり、又は $1 \times 10^{16} / \text{cm}^3$ 以下、又は $1 \times 10^{15} / \text{cm}^3$ 以下、又は $1 \times 10^{14} / \text{cm}^3$ 以下、又は $1 \times 10^{13} / \text{cm}^3$ 以下である。

30

【0132】

なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が $1 \times 10^6 \mu\text{m}$ でチャネル長 L が $10 \mu\text{m}$ の素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が 1 V から 10 V の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち $1 \times 10^{-13} \text{ A}$ 以下という特性を得ることができる。この場合、トランジスタのチャネル幅で除した数値に相当するオフ電流は、 $100 \text{ zA} / \mu\text{m}$ 以下であることが分かる。また、保持容量とトランジスタとを接続して、保持容量に流入又は保持容量から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、保持容量の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が 3 V の場合に、数十 $\text{yA} / \mu\text{m}$ という、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。

40

【0133】

なお画素のトランジスタのオフ電流の大小が、保持容量を意図的に削減した場合に、表示品位に与える影響について説明する。図12では、簡単な画素の回路構成を示している。図12では、ソース線 S_L 、ゲート線 G_L 、トランジスタ FET 、容量素子 C_s 、液晶素

50

子 L を示している。

【 0 1 3 4 】

また図 1 2 では、トランジスタ F E T を流れるオフ電流 I_{off} 、トランジスタ F E T のゲート絶縁膜として機能する絶縁層を流れる G I リーク電流 I_{GI} 、及び液晶素子 L を流れる液晶リーク電流 I_L を矢印でそれぞれ表している。

【 0 1 3 5 】

オフ電流 I_{off} は、半導体層に酸化物半導体を含むトランジスタの場合、上述したように $100 \text{ zA} / \mu\text{m}$ ($1 \times 10^{-19} \text{ A} / \mu\text{m}$) 以下である。また G I リーク電流 I_{GI} は、 $1 \text{ aA} / \mu\text{m}$ ($1 \times 10^{-18} \text{ A} / \mu\text{m}$) 以下である。また液晶リーク電流 I_L は、例えば T N (T w i s t e d N e m a t i c) 液晶では、 $1 \text{ aA} / \mu\text{m}$ 以下である。

10

【 0 1 3 6 】

画素の画素電極に保持されるビデオ電圧が、画素からリークするリーク電流 I によって変動する電圧 V は、式 (1) で見積もることができる。なお式 (1) において、 T は保持時間、 C は保持容量である。

【 0 1 3 7 】

$$V = (I \times T) / C \quad (1)$$

【 0 1 3 8 】

式 (1) において、保持容量 C を 0.1 pF ($1 \times 10^{-13} \text{ F}$) とする。このとき、フレーム周波数 60 Hz では、 $I = 10 \text{ aA}$ ($1 \times 10^{-17} \text{ A}$)、 $T = 1 / 60 \text{ s}$ とすると、変動する電圧 V は 10^{-6} V 程度となり、リーク電流に起因した階調の変化は問題ない。

20

【 0 1 3 9 】

また、保持容量 C を意図的に設けない場合、画素電極に寄生する寄生容量を考慮すると、保持容量 C は、 1 fF ($1.0 \times 10^{-15} \text{ A}$) とすると、前述の変動する電圧 V は、 $1 \times 10^{-4} \text{ V}$ 程度となり、リーク電流 I に起因した階調の変化は問題ない。

【 0 1 4 0 】

一方で、半導体層にアモルファスシリコンを含むトランジスタの画素の場合、トランジスタのオフ電流 I は、およそ $1 \times 10^{-13} \text{ A}$ である。このとき、保持容量 C を 1 fF ($1.0 \times 10^{-15} \text{ A}$) 程度とし、フレーム周波数 60 Hz では、 $I = 100 \text{ fA}$ ($1 \times 10^{-13} \text{ A}$)、 $T = 1 / 60 \text{ s}$ とすると、変動する電圧 V は数 V 程度となり、リーク電流に起因した階調の変化は無視できない。

30

【 0 1 4 1 】

従って、本実施の形態で説明する画素のトランジスタは、半導体層にアモルファスシリコンを含むトランジスタよりも、オフ電流が低いといった特徴を有する半導体層に酸化物半導体を含むトランジスタである。オフ電流が小さい、酸化物半導体を含むトランジスタを用いることで、リーク電流 I に起因した階調の変化を低減することができる。

【 0 1 4 2 】

上述したように、本明細書で開示される液晶表示装置における画素のトランジスタは、半導体層に酸化物半導体を用いることにより、オフ電流が低いといった特徴を有する。オフ電流が低いトランジスタをスイッチング素子として用いることで、長時間のビデオ電圧の保持を行っても、画素が有する画素電極に書き込んだビデオ電圧の、オフ電流に起因する変動は小さい。そのため酸化物半導体層で構成される半導体層を有するトランジスタを用いた液晶表示装置では、容量素子の保持容量が小さくても表示品位を低下させることなく、表示を行うことができる。

40

【 0 1 4 3 】

5. 画素の構成要素の詳細

以下に、図 8 (A) の上面図、並びに図 8 (B) 及び (C) で示す断面図の構成要素について詳細を記載する。

【 0 1 4 4 】

基板 3 0 0 の材質などに大きな制限はないが、少なくとも、液晶表示装置の作製工程にお

50

いて行う加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、プラスチック基板などがあり、ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラスなどの無アルカリガラス基板を用いるとよい。

【0145】

導電層301A及び導電層301Bは、大電流を流すため、金属膜で形成することが好ましく、代表的には、モリブデン(Mo)、チタン(Ti)、タングステン(W)、タantal(Ta)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ネオジム(Nd)、スカンジウム(Sc)などの金属材料又はこれらを主成分とする合金材料を用いた、単層構造又は積層構造で設ける。

10

【0146】

導電層301A及び導電層301Bの一例としては、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タantal上にタングステンを積層する二層構造、銅-マグネシウム-アルミニウム合金上に銅を積層する二層構造、窒化チタン上に銅を積層し、さらにその上にタングステンを形成する三層構造などがある。

【0147】

導電層301A及び導電層301Bにおいて、低抵抗材料であるアルミニウムや銅を用いることが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、表示品位を高めることができる。なお、アルミニウムは耐熱性が低く、ヒロック、ウィスカ、あるいはマイグレーションによる不良が発生しやすい。アルミニウムのマイグレーションを防ぐため、アルミニウムに、モリブデン、チタン、タングステンなどの、アルミニウムよりも融点の高い金属材料を積層することが好ましい。また、銅を用いる場合も、マイグレーションによる不良や銅元素の拡散を防ぐため、モリブデン、チタン、タングステンなどの、銅よりも融点の高い金属材料を積層することが好ましい。

20

【0148】

また、図8(A)及び(B)に示したように、導電層301Aは、半導体層303を導電層301Aの領域内に設けることが可能な形状として設けることが好ましい。このようにすることで、バックライト等の光源の光を、導電層301Aが遮光するため、トランジスタ311の電気特性(例えばしきい値電圧など)が変動又は低下を抑制することができる。

30

【0149】

絶縁層302は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はGa-Zn系金属酸化物などの絶縁材料を用いた、単層構造又は積層構造で設ける。なお、半導体層303との界面特性を向上させるため、絶縁層302において少なくとも半導体層303と接する領域は酸化絶縁膜あることが好ましい。

【0150】

また、絶縁層302に、酸素、水素、水などに対するバリア性を有する絶縁膜を設けることで、半導体層303に含まれる酸素の外部への拡散と、外部から半導体層303への水素、水などの侵入を防ぐことができる。酸素、水素、水などに対するバリア性を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜、窒化シリコン膜などがある。

40

【0151】

また、絶縁層302は、以下の積層構造とすることが好ましい。第1の窒化シリコン膜として、欠陥量が少ない窒化シリコン膜を設け、第1の窒化シリコン膜上に第2の窒化シリコン膜として、水素脱離量及びアンモニア脱離量の少ない窒化シリコン膜を設け、第2の窒化シリコン膜上に、上記絶縁層302として適用できる酸化絶縁膜のいずれかを設けた

50

積層構造である。

【0152】

第2の窒化シリコン膜としては、昇温脱離ガス分析法において、水素分子の脱離量が 5×10^{21} 分子/cm³未満、好ましくは 3×10^{21} 分子/cm³以下、さらに好ましくは 1×10^{21} 分子/cm³以下であり、アンモニア分子の脱離量が 1×10^{22} 分子/cm³未満、好ましくは 5×10^{21} 分子/cm³以下、さらに好ましくは 1×10^{21} 分子/cm³以下である窒化絶縁膜を用いることが好ましい。上記第1の窒化シリコン膜及び第2の窒化シリコン膜を絶縁層302の一部として用いることで、絶縁層302として、欠陥量が少なく、且つ水素及びアンモニアの脱離量の少ないゲート絶縁膜を形成することができる。この結果、絶縁層302に含まれる水素及び窒素の、半導体層303への移動量を低減することが可能である。

10

【0153】

なお、酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面又はゲート絶縁膜に捕獲準位（界面準位ともいう。）が存在すると、トランジスタのしきい値電圧の変動、代表的にはしきい値電圧のマイナス方向への変動、及びトランジスタがオン状態となるとときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレッシュヨルド係数（S値）の増大の原因となる。この結果、トランジスタごとに電気特性が変動するという問題がある。このため、ゲート絶縁膜として、欠陥量の少ない窒化シリコン膜を用いることで、また、半導体層303と接する領域に酸化絶縁膜を設けることで、しきい値電圧のマイナスシフトを低減すると共に、S値の増大を抑制することができる。

20

【0154】

絶縁層302の厚さは、5nm以上400nm以下、好ましくは10nm以上300nm以下、より好ましくは50nm以上250nm以下とするよい。

【0155】

半導体層303は、非晶質構造、単結晶構造、又は多結晶構造とすることができる。また、半導体層303の厚さは、1nm以上100nm以下、好ましくは1nm以上50nm以下、より好ましくは1nm以上30nm以下、更に好ましくは3nm以上20nm以下とすることである。

【0156】

半導体層303に適用可能な酸化物半導体として、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ311のオフ電流を低減することができる。

30

【0157】

半導体層303に適用可能な酸化物半導体は、少なくともインジウム（In）若しくは亜鉛（Zn）を含むことが好ましい。又は、InとZnの双方を含むことが好ましい。また、当該酸化物半導体を用いたトランジスタの電気特性の変動を減らすため、それらと共に、スタビライザーの一又は複数を有することが好ましい。

【0158】

スタビライザーとしては、ガリウム（Ga）、スズ（Sn）、ハフニウム（Hf）、アルミニウム（Al）、又はジルコニウム（Zr）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（La）、セリウム（Ce）、プラセオジウム（Pr）、ネオジウム（Nd）、サマリウム（Sm）、ユウロピウム（Eu）、ガドリニウム（Gd）、テルビウム（Tb）、ジスプロシウム（Dy）、ホルミウム（Ho）、エルビウム（Er）、ツリウム（Tm）、イッテルビウム（Yb）、ルテチウム（Lu）などがある。

40

【0159】

半導体層303に適用できる酸化物半導体としては、例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物であるIn-Zn系酸化物

50

、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、Sn-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、三種類の金属を含む酸化物であるIn-Ga-Zn系酸化物（IGZOとも表記する。）、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、In-Hf-Zn系酸化物、In-Zr-Zn系酸化物、In-Ti-Zn系酸化物、In-Sc-Zn系酸化物、In-Y-Zn系酸化物、In-La-Zn系酸化物、In-Ce-Zn系酸化物、In-Pr-Zn系酸化物、In-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-Ho-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb-Zn系酸化物、In-Lu-Zn系酸化物、四種類の金属を含む酸化物であるIn-Sn-Ga-Zn系酸化物、In-Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いることができる。

10

【0160】

ここで、In-Ga-Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。

【0161】

また、酸化物半導体として、 $\text{InMO}_3(\text{ZnO})_m$ ($m > 0$) で表記される材料を用いてもよい。なお、Mは、Ga、Fe、Mn及びCoから選ばれた一の金属元素又は複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。

20

【0162】

例えば、 $\text{In}:\text{Ga}:\text{Zn} = 1:1:1$ ($= 1/3:1/3:1/3$)、 $\text{In}:\text{Ga}:\text{Zn} = 2:2:1$ ($= 2/5:2/5:1/5$)、あるいは $\text{In}:\text{Ga}:\text{Zn} = 3:1:2$ ($= 1/2:1/6:1/3$)の原子数比のIn-Ga-Zn系金属酸化物を用いることができる。あるいは、 $\text{In}:\text{Sn}:\text{Zn} = 1:1:1$ ($= 1/3:1/3:1/3$)、 $\text{In}:\text{Sn}:\text{Zn} = 2:1:3$ ($= 1/3:1/6:1/2$)あるいは $\text{In}:\text{Sn}:\text{Zn} = 2:1:5$ ($= 1/4:1/8:5/8$)の原子数比のIn-Sn-Zn系金属酸化物を用いるとよい。なお、金属酸化物の原子数比は、誤差として上記の原子数比のプラスマイナス20%の変動を含む。

30

【0163】

しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧など）に応じて適切な原子数比のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとするのが好ましい。例えば、In-Sn-Zn系酸化物では比較的容易に高い電界効果移動度が得られる。しかしながら、In-Ga-Zn系酸化物でも、バルク内欠陥密度を低くすることにより、電界効果移動度を上げることができる。

【0164】

絶縁層305は、絶縁層302に適用できる材料を用いることができる。

40

【0165】

特に3層を積層して絶縁層305とする場合、第1の酸化絶縁膜上に第2の酸化絶縁膜を積層し、その上に窒化絶縁膜を設ける構成とすることが好ましい。また、上層を窒化絶縁膜とすることで外部から水素や水などの不純物がトランジスタ311（特に半導体層303）に侵入することを抑制できる。なお、第1の酸化絶縁膜は設けない構造であってもよい。

【0166】

また、第1の酸化絶縁膜及び第2の酸化絶縁膜の一方又は双方は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜であることが好ましい。このようにすることで

50

、半導体層 303 からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる当該酸素を半導体層 303 に移動させ、酸素欠損を補填することが可能となる。例えば、昇温脱離ガス分析（以下、TDS 分析とする。）によって測定される酸素分子の放出量が、 1.0×10^{18} 分子/cm³ 以上ある酸化絶縁膜を用いることで、半導体層 303 に含まれる酸素欠損を補填することができる。なお、第 1 の酸化絶縁膜及び第 2 の酸化絶縁膜の一方又は双方において、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）が部分的に存在している酸化絶縁膜であってもよく、少なくとも半導体層 303 と重畳する領域に酸素過剰領域が存在することで、半導体層 303 からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる当該酸素を半導体層 303 に移動させ、酸素欠損を補填することが可能となる。

10

【0167】

第 2 の酸化絶縁膜が化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜である場合、第 1 の酸化絶縁膜は、酸素を透過する酸化絶縁膜とすることが好ましい。第 1 の酸化絶縁膜において、外部から第 1 の酸化絶縁膜に入った酸素は、全て第 1 の酸化絶縁膜を通過せず、第 1 の酸化絶縁膜にとどまる酸素もある。また、あらかじめ第 1 の酸化絶縁膜に含まれており、第 1 の酸化絶縁膜から外部に移動する酸素もある。そこで、第 1 の酸化絶縁膜は酸素の拡散係数が大きい酸化絶縁膜であることが好ましい。

【0168】

また、第 1 の酸化絶縁膜は半導体層 303 と接することから、酸素を透過させるだけではなく、半導体層 303 との界面準位密度を低減できる酸化絶縁膜であることが好ましい。例えば、第 1 の酸化絶縁膜は第 2 の酸化絶縁膜よりも膜中の欠陥密度が低い酸化絶縁膜であることが好ましい。具体的には、電子スピン共鳴測定による g 値 = 2.001 (E'-center) のスピン密度が 3.0×10^{17} spins/cm³ 以下、好ましくは 5.0×10^{16} spins/cm³ 以下の酸化絶縁膜である。なお、電子スピン共鳴測定による g 値 = 2.001 のスピン密度は、第 1 の酸化絶縁膜に含まれるダングリングボンドの存在量に対応する。

20

【0169】

第 1 の酸化絶縁膜の厚さは、5 nm 以上 150 nm 以下、好ましくは 5 nm 以上 50 nm 以下、好ましくは 10 nm 以上 30 nm 以下とすることができる。第 2 の酸化絶縁膜の厚さは、30 nm 以上 500 nm 以下、好ましくは 150 nm 以上 400 nm 以下とすることができる。

30

【0170】

また、半導体層 303 上に設けられる第 1 の酸化絶縁膜を、酸素を透過させると共に、半導体層 303 との界面準位密度を低減できる酸化絶縁膜とし、第 2 の酸化絶縁膜を、酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とすることで、半導体層 303 へ酸素を供給することが容易になり、半導体層 303 からの酸素の脱離を防止すると共に、第 2 の酸化絶縁膜に含まれる酸素を半導体層 303 に移動させ、半導体層 303 に含まれる酸素欠損を補填することが可能となる。この結果、トランジスタ 311 がノーマリーオン特性となることを抑制することができる。

【0171】

なお、第 1 の酸化絶縁膜及び第 2 の酸化絶縁膜の一方又は双方を、酸化窒化シリコン又は窒化酸化シリコンなど、窒素を含む酸化絶縁膜とする場合、SIMS より得られる窒素濃度は、SIMS 検出下限以上 3×10^{20} atoms/cm³ 未満、好ましくは 1×10^{18} atoms/cm³ 以上 1×10^{20} atoms/cm³ 以下とすることが好ましい。このようにすることで、トランジスタ 311 に含まれる半導体層 303 への窒素の移動量を少なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠陥量を少なくすることができる。

40

【0172】

絶縁層 305 に用いる窒化絶縁膜は、第 1 の酸化絶縁膜及び第 2 の酸化絶縁膜の一方又は双方が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化

50

絶縁膜とすることで窒素に対するバリア性を有することができ、具体的には、25 において0.5重量%のフッ酸を用いた場合のエッチング速度が10nm/分以下である酸化絶縁膜とすることが好ましい。

【0173】

窒化絶縁膜として、水素含有量が少ない窒化絶縁膜を設けることができる。当該窒化絶縁膜としては、例えば、TDS分析によって測定される水素分子の放出量が、 $5.0 \times 10^{21} \text{ atoms/cm}^3$ 未満であり、好ましくは $3.0 \times 10^{21} \text{ atoms/cm}^3$ 未満であり、さらに好ましくは $1.0 \times 10^{21} \text{ atoms/cm}^3$ 未満である窒化絶縁膜である。

【0174】

また、上記窒化絶縁膜は段差被覆性に優れていることからトランジスタ311の保護絶縁膜として有用である。

【0175】

窒化絶縁膜は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さとする。例えば、50nm以上200nm以下、好ましくは50nm以上150nm以下、さらに好ましくは50nm以上100nm以下とすることができる。

【0176】

また、第2の酸化絶縁膜上に設けられる窒化絶縁膜として、窒化絶縁膜を用いることで、外部から水素や水などの不純物が、半導体層303に侵入することを抑制できる。さらに、窒化絶縁膜として、水素含有量が少ない窒化絶縁膜を設けることで、トランジスタ311の電気特性変動を抑制することができる。

【0177】

導電層307は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料で設ける。

【0178】

6. 画素の上面構造のバリエーション

本発明の液晶表示装置における画素のレイアウトは、図8(A)乃至(C)の構成に限定されない。例えば、半導体層に重畳する導電層304A及び導電層304Bの形状をU字状、またはC字状としてもよい。

【0179】

また図8(A)乃至(C)では、容量素子312を形成するための導電層301Bと導電層304Bを重畳する構成を示したが、図9(A)に示すように導電層301Bをなくし、意図的に形成する容量素子を削減する場合もある。この場合は、導電層307に寄生する寄生容量を積極的に利用する構成とすればよく、さらなる高開口率化を図ることができる。

【0180】

また図8(A)乃至(C)では、容量素子312を形成するための導電層301Bと導電層304Bを重畳する構成を示したが、保持容量を増やすために図9(B)に示すように導電層301Bと導電層304Bとが重畳する面積を増やす構成とし、意図的に形成する容量素子を増やす場合もある。この場合、寄生容量の影響を低減することができる。

【0181】

なお図8(A)で示す画素の上面図は、300ppi以上の精細度とし、画素内保持容量を15fF($1.5 \times 10^{-14} \text{ F}$)となるよう設計したものである。また、図8(A)で示す画素の開口率は、61.0%である。また、図9(A)で示す画素の上面図は、300ppi以上の精細度とし、画素に設けられる容量線を省略して設計したものである。また、図9(A)で示す画素の開口率は、67.0%である。また、図9(B)で示す画素の上面図は、300ppi以上の精細度とし、画素内保持容量を30fF($3.0 \times 10^{-14} \text{ F}$)となるよう設計したものである。また、図9(B)で示す画素の開口率は、

10

20

30

40

50

55.2%である。

【0182】

7. 本明細書で開示される液晶表示装置について

本明細書で開示される液晶表示装置によると、オーバードライブ駆動を行うことで増幅されるオーバードライブ電圧の大きさを、連続するフレーム期間でのビデオ電圧の変化の度合いに従って、切り替える構成とすることができる。従って、電圧レベル V_{pix} は、第 $(k+1)$ フレーム期間内では第 k フレーム期間と逆の極性である電圧レベルに引きずられたとしても、その度合いを低減する構成とすることができる。そして、画素部内で同じビデオ電圧を書き込んだとしても、後半行の画素と前半行の画素とでは液晶素子の光学応答に差が生じ、同じビデオ電圧で同じ階調値による表示を行うとしてもコントラストに勾配が生じるといった不良を抑制することができる。

10

【0183】

上述の本明細書で開示される液晶表示装置は、フレーム反転駆動を行うことが好ましく、ソース線反転駆動を行うことがさらに好ましい。列方向に設けられる画素の画素電極に与えられるビデオ電圧が同じ極性で反転するため、前述のコントラストに勾配が生じるといった不良を抑制する効果が大きい。

【0184】

前述のコントラストの勾配の抑制は、画素に設ける容量素子の保持容量を小さい値、例えば 300 pF 以上の精細度で、開口率を 60% 以上に設計し、画素内の保持容量を 30 fF ($3.0 \times 10^{-14}\text{ F}$) 以下となるようにした液晶表示装置において、特に効果的である。すなわち、本発明の一態様によって、高開口率化及び高精細化を同時に実現し、且つ表示画質の低下を抑制することができる。

20

【0185】

本発明の一態様では、高開口率化を図るために画素内の保持容量をできる限り小さくした場合であっても、画素電極に寄生する容量成分によって生じる表示画質の低下を抑制することができる。

【0186】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせることで実施することが可能である。

【0187】

30

(実施の形態2)

本実施の形態では、液晶表示装置の外観及び断面等を示し、その構成について説明する。

【0188】

なお液晶表示装置とは、コネクタ、例えば FPC (Flexible printed circuit) もしくは TAB (Tape Automated Bonding) テープもしくは TCP (Tape Carrier Package) が取り付けられたモジュール、 TAB テープや TCP の先にプリント配線板が設けられたモジュール、または表示素子に COG (Chip On Glass) 方式により IC (集積回路) が直接実装されたモジュールも全て液晶表示装置に含むものとする。

【0189】

40

液晶表示装置の外観及び断面について、図10(A1)(A2)(B)を用いて説明する。図10(A1)(A2)は、トランジスタ1310、1311、及び液晶素子1313を、第1の基板1301と第2の基板1306との間にシール材1305によって封止した、パネルの平面図であり、図10(B)は、図10(A1)(A2)のM-Nにおける断面図に相当する。

【0190】

第1の基板1301上に設けられた画素部1302と、ゲート線駆動回路1304とを囲むようにして、シール材1305が設けられている。また画素部1302と、ゲート線駆動回路1304の上に第2の基板1306が設けられている。よって画素部1302と、ゲート線駆動回路1304とは、第1の基板1301とシール材1305と第2の基板1

50

306とによって、液晶層1308と共に封止されている。また第1の基板1301上のシール材1305によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成されたソース線駆動回路1303が実装されている。

【0191】

なお、別途形成した駆動回路の接続方式は、特に限定されるものではなく、COG方式、ワイヤボンディング方式、或いはTAB方式などを用いることができる。図10(A1)は、COG方式によりソース線駆動回路1303を実装する例であり、図10(A2)は、TAB方式によりソース線駆動回路1303を実装する例である。

【0192】

また第1の基板1301上に設けられた画素部1302と、ゲート線駆動回路1304は、トランジスタを複数有しており、図10(B)では、画素部1302に含まれるトランジスタ1310と、ゲート線駆動回路1304に含まれるトランジスタ1311とを例示している。トランジスタ1310、1311上には絶縁層1320が設けられている。

【0193】

トランジスタ1310、1311は、酸化物半導体を半導体層に適用することができる。本実施の形態において、トランジスタ1310、1311はnチャネル型トランジスタである。

【0194】

また、液晶素子1313が有する画素電極層1330は、トランジスタ1310と接続されている。そして液晶素子1313の対向電極層1331は第2の基板1306上に形成されている。画素電極層1330と対向電極層1331と液晶層1308とが重なっている部分が、液晶素子1313に相当する。なお、画素電極層1330、対向電極層1331はそれぞれ配向膜として機能する絶縁層1332、1333が設けられ、絶縁層1332、1333を介して液晶層1308を挟持している。

【0195】

なお、第1の基板1301、第2の基板1306としては、透光性基板を用いることができ、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては、FRP(Fiber glass - Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。

【0196】

また構造体1335は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層1330と対向電極層1331との間の距離(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いても良い。また、対向電極層1331は、トランジスタ1310と同一基板上に設けられる共通電位線と接続される。コモンコンタクト部を用いて、一对の基板間に配置される導電性粒子を介して対向電極層1331と共通電位線とを接続することができる。なお、導電性粒子はシール材1305に含有させることができる。

【0197】

なお液晶素子の表示モードとしては、TN(Twisted Nematic)モード、IPS(In-Plane-Switching)モード、FFS(Fringe Field Switching)モード、MVA(Multi-domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。なお液晶表示装置は、各表示モードに従って、電極の構造等を適宜変更可能である。

10

20

30

40

50

【0198】

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転位する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層1308に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1 msec以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

【0199】

なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。

【0200】

また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。

【0201】

トランジスタ1310及びトランジスタ1311は、半導体層の他、ゲート絶縁層、ゲート電極層、及び配線層（ソース配線層や容量配線層など）で構成される。

【0202】

また、トランジスタ1310及びトランジスタ1311上には、絶縁層1320が形成されている。絶縁層1320は、一例としてスパッタ法により窒化珪素膜を形成する。

【0203】

画素電極層1330、対向電極層1331は、酸化タンゲステンを含むインジウム酸化物、酸化タンゲステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウムスズ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性の導電性材料を用いることができる。

【0204】

導電性高分子としては、いわゆる π 電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、またはアニリン、ピロール及びチオフェンの2種以上の共重合体またはその誘導体などがあげられる。

【0205】

また別途形成されたソース線駆動回路1303と、ゲート線駆動回路1304または画素部1302に与えられる各種信号及び電位は、FPC1318から供給されている。

【0206】

接続端子電極1315が、液晶素子1313が有する画素電極層1330と同じ導電膜から形成され、端子電極1316は、トランジスタ1310、1311のソース電極層及びドレイン電極層と同じ導電膜で形成されている。

【0207】

接続端子電極1315は、FPC1318が有する端子と、異方性導電膜1319を介して電氣的に接続されている。

【0208】

また図10においては、ソース線駆動回路1303を別途形成し、第1の基板1301に実装している例を示しているがこの構成に限定されない。ゲート線駆動回路を別途形成して実装しても良いし、ソース線駆動回路の一部またはゲート線駆動回路の一部のみを別途形成して実装しても良い。

【0209】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせることで実施することが可能である。

10

20

30

40

50

【 0 2 1 0 】

(実施の形態 3)

本実施の形態では、上記実施の形態で説明した液晶表示装置を用いて作製される電子機器の具体例について、図 1 1 を用いて説明する。

【 0 2 1 1 】

本発明を適用可能な電子機器の一例として、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音楽再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図 1 1 に示す。

10

【 0 2 1 2 】

図 1 1 (A) は、表示部を有する携帯情報端末 1 4 0 0 を示している。携帯情報端末 1 4 0 0 は、筐体 1 4 0 1 に表示部 1 4 0 2 及び操作ボタン 1 4 0 3 が組み込まれている。本発明の一態様の液晶表示装置は、表示部 1 4 0 2 に用いることができる。

【 0 2 1 3 】

図 1 1 (B) は、携帯電話機 1 4 1 0 を示している。携帯電話機 1 4 1 0 は、筐体 1 4 1 1 に表示部 1 4 1 2、操作ボタン 1 4 1 3、スピーカ 1 4 1 4、及びマイク 1 4 1 5 が組み込まれている。本発明の一態様の液晶表示装置は、表示部 1 4 1 2 に用いることができる。

20

【 0 2 1 4 】

図 1 1 (C) は、音楽再生装置 1 4 2 0 を示している。音楽再生装置 1 4 2 0 は、筐体 1 4 2 1 に表示部 1 4 2 2、操作ボタン 1 4 2 3、アンテナ 1 4 2 4 が組み込まれている。またアンテナ 1 4 2 4 からは、無線信号により情報を送受信することができる。本発明の一態様の液晶表示装置は、表示部 1 4 2 2 に用いることができる。

【 0 2 1 5 】

表示部 1 4 0 2、表示部 1 4 1 2 及び表示部 1 4 2 2 は、タッチ入力機能を有しており、表示部 1 4 0 2、表示部 1 4 1 2 及び表示部 1 4 2 2 に表示された表示ボタン（図示せず）を指などで触れることで、画面操作や、情報を入力することができる。

【 0 2 1 6 】

先の実施の形態に示した液晶表示装置を表示部 1 4 0 2、表示部 1 4 1 2 及び表示部 1 4 2 2 に用いることで、従来に比べて高開口率化及び高精細化が図られ、且つ表示画質の低下が抑制された表示部 1 4 0 2、表示部 1 4 1 2 及び表示部 1 4 2 2 とすることができる。

30

【 0 2 1 7 】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

【 符号の説明 】

【 0 2 1 8 】

G L _ _ m ゲート線
 G L _ _ i ゲート線
 G L _ _ 1 ゲート線
 S L _ _ n ソース線
 S L _ _ i ソース線
 S L _ _ j ソース線
 S L _ _ 1 ソース線
 V _ _ 1 ビデオ電圧
 V _ _ k ビデオ電圧
 G L 電圧レベル
 S L 電圧レベル
 V p i x 電圧レベル


40

50


C o m p _ d a t a	比較データ信号	
O V E R _ V _ k	オーバードライブ電圧	
O V E R _ V _ k + 1	オーバードライブ電圧	
S L _ j + 1	ソース線	
d a t a	データ信号	
d a t a _ k	データ信号	
d a t a _ k + 1	データ信号	
V _ k + 1	ビデオ電圧	
A D v _ k	ルックアップテーブルアドレス	
A D v _ k + 1	ルックアップテーブルアドレス	10
a v e _ k	電圧レベル	
a v e _ k + 1	電圧レベル	
p i x	画素部	
1 0 0	信号生成部	
1 0 1	オーバードライブ電圧生成部	
1 0 2	電源回路	
1 0 3	タイミングコントローラ	
1 1 0	表示部	
1 1 1	画素部	
1 1 2	ゲート線駆動回路	20
1 1 3	ソース線駆動回路	
1 1 4	画素	
1 2 0	F P C	
1 3 0	ビデオ電圧比較回路	
1 3 1	選択回路	
1 3 2	記憶回路	
1 3 3	記憶回路	
1 3 4	演算回路	
1 3 5	比較回路	
1 3 6	選択回路	30
1 4 0	オーバードライブ電圧切り替え回路	
1 4 1	ルックアップテーブルアドレス生成回路	
1 4 2	選択回路	
1 4 3	ルックアップテーブル	
1 4 4	ルックアップテーブル	
1 4 5	オーバードライブ電圧演算回路	
3 0 0	基板	
3 0 1 A	導電層	
3 0 1 B	導電層	
3 0 2	絶縁層	40
3 0 3	半導体層	
3 0 4 A	導電層	
3 0 4 B	導電層	
3 0 5	絶縁層	
3 0 6	開口	
3 0 7	導電層	
3 0 8	開口部	
3 1 1	トランジスタ	
3 1 2	容量素子	
6 0 0	画素	50

6 0 1	トランジスタ	
6 0 2	容量素子	
6 0 3	液晶素子	
6 0 4	容量素子	
6 0 5	容量素子	
1 3 0 1	基板	
1 3 0 2	画素部	
1 3 0 3	ソース線駆動回路	
1 3 0 4	ゲート線駆動回路	
1 3 0 5	シール材	10
1 3 0 6	基板	
1 3 0 8	液晶層	
1 3 1 0	トランジスタ	
1 3 1 1	トランジスタ	
1 3 1 3	液晶素子	
1 3 1 5	接続端子電極	
1 3 1 6	端子電極	
1 3 1 8	F P C	
1 3 1 9	異方性導電膜	
1 3 2 0	絶縁層	20
1 3 3 0	画素電極層	
1 3 3 1	対向電極層	
1 3 3 2	絶縁層	
1 3 3 3	絶縁層	
1 3 3 5	構造体	
1 4 0 0	携帯情報端末	
1 4 0 1	筐体	
1 4 0 2	表示部	
1 4 0 3	操作ボタン	
1 4 1 0	携帯電話機	30
1 4 1 1	筐体	
1 4 1 2	表示部	
1 4 1 3	操作ボタン	
1 4 1 4	スピーカー	
1 4 1 5	マイク	
1 4 2 0	音楽再生装置	
1 4 2 1	筐体	
1 4 2 2	表示部	
1 4 2 3	操作ボタン	
1 4 2 4	アンテナ	40


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】



【図 11】



【図 12】



フロントページの続き

(51)Int.Cl.

F I

テーマコード(参考)

G 0 2 F 1/133 5 2 5

F ターム(参考) 2H193 ZA04 ZA07 ZB02 ZB03 ZB06 ZB16 ZC07 ZC16 ZC25 ZE01
ZF17 ZQ06 ZQ11 ZQ14 ZQ16 ZQ19 ZQ24 ZQ26
5C006 AA16 AA22 AC27 AC28 AF11 AF44 BB16 BC03 BC06 BC11
BC20 BF03 FA14 FA29 FA37
5C080 AA10 BB05 CC03 DD05 DD07 DD08 EE29 FF11 JJ01 JJ02
JJ03 JJ04 JJ06 KK02 KK07 KK43 KK50

专利名称(译)	液晶显示装置及其驱动方法		
公开(公告)号	JP2014095894A	公开(公告)日	2014-05-22
申请号	JP2013210658	申请日	2013-10-08
[标]申请(专利权)人(译)	株式会社半导体能源研究所		
申请(专利权)人(译)	半导体能源研究所有限公司		
[标]发明人	三宅博之 穴戸英明 井上聖子		
发明人	三宅 博之 穴戸 英明 井上 聖子		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
CPC分类号	G02F1/1368 G09G3/3614 G09G3/3648 G09G3/3688 G09G2320/0219 G09G3/3696		
FI分类号	G09G3/36 G09G3/20.621.B G09G3/20.624.B G09G3/20.621.F G02F1/133.550 G02F1/133.525 G09G3/20.612.U		
F-TERM分类号	2H193/ZA04 2H193/ZA07 2H193/ZB02 2H193/ZB03 2H193/ZB06 2H193/ZB16 2H193/ZC07 2H193/ZC16 2H193/ZC25 2H193/ZE01 2H193/ZF17 2H193/ZQ06 2H193/ZQ11 2H193/ZQ14 2H193/ZQ16 2H193/ZQ19 2H193/ZQ24 2H193/ZQ26 5C006/AA16 5C006/AA22 5C006/AC27 5C006/AC28 5C006/AF11 5C006/AF44 5C006/BB16 5C006/BC03 5C006/BC06 5C006/BC11 5C006/BC20 5C006/BF03 5C006/FA14 5C006/FA29 5C006/FA37 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD05 5C080/DD07 5C080/DD08 5C080/EE29 5C080/FF11 5C080/JJ01 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C080/KK02 5C080/KK07 5C080/KK43 5C080/KK50		
优先权	2012226747 2012-10-12 JP		
其他公开文献	JP6290576B2		
外部链接	Espacenet		

摘要(译)

一种显示装置，包括：像素电极；过驱动电压发生器包括 k 的平均值（ k 是自然数）施加到帧周期的第二半行的像素的像素电极的第一视频电压，第（ $k+1$ ）个帧周期在第一半行施加到像素的像素电极上的第二视频电压的平均值之间的比较，视频电压比较电路执行对于每一行，通过比较视频电压比较电路获得的差在阈值以上情况下，第（ $k+1$ ）切换过驱动用于在第一过驱动电压的帧周期中，当通过比较视频电压比较电路所得到的差值小于该阈值，第（ $k+1$ ）具有用于切换并输出在所述第一过驱动电压的过驱动帧周期的过驱动电压切换电路的结构比所述第二过驱动电压小。The

