

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第5542266号  
(P5542266)

(45) 発行日 平成26年7月9日(2014.7.9)

(24) 登録日 平成26年5月16日(2014.5.16)

(51) Int.Cl.

F I

G O 2 F 1/1368 (2006.01)

G O 2 F 1/1368

G O 9 F 9/30 (2006.01)

G O 9 F 9/30 3 3 8

H O 1 L 21/336 (2006.01)

H O 1 L 29/78 6 1 2 Z

H O 1 L 29/786 (2006.01)

請求項の数 19 (全 74 頁)

(21) 出願番号 特願2013-104636 (P2013-104636)  
 (22) 出願日 平成25年5月17日(2013.5.17)  
 (62) 分割の表示 特願2007-124361 (P2007-124361)  
                   の分割  
           原出願日 平成19年5月9日(2007.5.9)  
 (65) 公開番号 特開2013-214078 (P2013-214078A)  
 (43) 公開日 平成25年10月17日(2013.10.17)  
           審査請求日 平成25年6月5日(2013.6.5)  
 (31) 優先権主張番号 特願2006-135954 (P2006-135954)  
 (32) 優先日 平成18年5月16日(2006.5.16)  
 (33) 優先権主張国 日本国(JP)

早期審査対象出願

(73) 特許権者 000153878  
                   株式会社半導体エネルギー研究所  
                   神奈川県厚木市長谷398番地  
 (72) 発明者 木村 肇  
                   神奈川県厚木市長谷398番地 株式会社  
                   半導体エネルギー研究所内  
           審査官 廣田 かおり

最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57) 【特許請求の範囲】

【請求項 1】

基板上方に複数の画素がマトリックス状に配置された液晶表示装置であって、  
 前記基板上方のゲート電極と、  
 前記ゲート電極上方に設けられ、ゲート絶縁膜を介して前記ゲート電極と重なる領域を有する半導体膜と、  
 前記基板上方の画素電極と、  
 前記基板上方の導電層と、  
 前記導電層上方及び前記画素電極上方の第1の絶縁膜と、  
 前記第1の絶縁膜上方の第2の絶縁膜と、  
 前記第2の絶縁膜上方の共通電極と、  
 前記共通電極上方の液晶と、を有し、  
 前記導電層は、ソース電極又はドレイン電極として機能することができ、  
 前記画素電極は、前記導電層の下面の一部と接する領域を有し、  
 前記導電層は、前記半導体膜の上面の一部と接する領域を有し、  
 前記画素電極は、前記導電層を介して前記半導体膜と電氣的に接続されていることを特徴とする液晶表示装置。

【請求項 2】

基板上方に複数の画素がマトリックス状に配置された液晶表示装置であって、  
 前記基板上方のゲート電極と、

前記ゲート電極上方に設けられ、ゲート絶縁膜を介して前記ゲート電極と重なる領域を有する半導体膜と、

前記基板上方の画素電極と、

前記基板上方の導電層と、

前記導電層上方及び前記画素電極上方の第1の絶縁膜と、

前記第1の絶縁膜上方の第2の絶縁膜と、

前記第2の絶縁膜上方の共通電極と、

前記共通電極上方の液晶と、を有し、

前記導電層は、ソース電極又はドレイン電極として機能することができ、

前記画素電極は、前記導電層の下面の一部と接する領域を有し、

前記導電層は、前記半導体膜の上面の一部と接する領域を有し、

前記画素電極は、前記導電層を介して前記半導体膜と電氣的に接続されており、

前記画素電極は酸化物半導体材料を有し、

前記導電層はモリブデンを有することを特徴とする液晶表示装置。

10

【請求項3】

基板上方に複数の画素がマトリックス状に配置された液晶表示装置であって、

前記基板上方のゲート電極と、

前記ゲート電極上方に設けられ、ゲート絶縁膜を介して前記ゲート電極と重なる領域を有する半導体膜と、

前記基板上方の画素電極と、

前記基板上方の導電層と、

前記導電層上方及び前記画素電極上方の第1の絶縁膜と、

前記第1の絶縁膜上方の第2の絶縁膜と、

前記第2の絶縁膜上方の共通電極と、

前記共通電極上方の液晶と、を有し、

前記導電層は、ソース電極又はドレイン電極として機能することができ、

前記画素電極は、前記導電層の下面の一部と接する領域を有し、

前記導電層は、前記半導体膜の上面の一部と接する領域を有し、

前記画素電極は、前記導電層を介して前記半導体膜と電氣的に接続されており、

前記半導体膜はシリコンを有し、

前記導電層はモリブデンを有することを特徴とする液晶表示装置。

20

30

【請求項4】

基板上方に複数の画素がマトリックス状に配置された液晶表示装置であって、

前記基板上方のゲート電極と、

前記ゲート電極上方に設けられ、ゲート絶縁膜を介して前記ゲート電極と重なる領域を有する半導体膜と、

前記基板上方の画素電極と、

前記基板上方の導電層と、

前記導電層上方及び前記画素電極上方の第1の絶縁膜と、

前記第1の絶縁膜上方の第2の絶縁膜と、

前記第2の絶縁膜上方の共通電極と、

前記共通電極上方の液晶と、を有し、

前記導電層は、ソース電極又はドレイン電極として機能することができ、

前記画素電極は、前記導電層の下面の一部と接する領域を有し、

前記導電層は、前記半導体膜の上面の一部と接する領域を有し、

前記画素電極は、前記導電層を介して前記半導体膜と電氣的に接続されており、

前記基板に対して垂直な方向から見たときに、前記画素電極は略長方形の一角を欠いた形状を有し、

前記半導体膜は、前記略長方形の一角を欠いた部分と重なる領域を有することを特徴とする液晶表示装置。

40

50

## 【請求項 5】

請求項 1 乃至 4 のいずれかーにおいて、

前記ゲート電極は、第 2 の導電層と、前記第 2 の導電層上方の第 3 の導電層と、を有し

、

前記第 2 又は前記第 3 の導電層は、アルミニウムを有することを特徴とする液晶表示装置。

## 【請求項 6】

基板上に複数の画素がマトリックス状に配置された液晶表示装置であって、

基板上方のゲート配線と、

前記ゲート配線上方に設けられ、ゲート絶縁膜を介して前記ゲート配線の一部と重なる領域を有する半導体膜と、

前記基板上方の画素電極と、

前記基板上方の導電層と、

前記導電層上方及び前記画素電極上方の第 1 の絶縁膜と、

前記第 1 の絶縁膜上方の第 2 の絶縁膜と、

前記第 2 の絶縁膜上方の共通電極と、

前記共通電極上方の液晶と、を有し、

前記導電層は、ソース電極又はドレイン電極として機能することができ、

前記画素電極は、前記導電層の下面の一部と接する領域を有し、

前記導電層は、前記半導体膜の上面の一部と接する領域を有し、

前記画素電極は、前記導電層を介して前記半導体膜と電氣的に接続されており、

前記基板に対して垂直な方向から見たときに、前記共通電極は、前記ゲート配線と平行な方向及び前記ゲート配線と垂直な方向において、前記画素電極の外側に食み出して配置されている領域を有することを特徴とする液晶表示装置。

## 【請求項 7】

請求項 6 において、

前記ゲート配線は、第 2 の導電層と、前記第 2 の導電層上方の第 3 の導電層と、を有し

、

前記第 2 又は前記第 3 の導電層は、アルミニウムを有することを特徴とする液晶表示装置。

## 【請求項 8】

請求項 1 乃至 7 のいずれかーにおいて、

前記半導体膜は、第 1 の半導体膜と、前記第 1 の半導体膜上方の第 2 の半導体膜と、を有し、

前記第 1 の半導体膜はアモルファスシリコンを有し、

前記第 2 の半導体膜は n 型の不純物元素を有することを特徴とする液晶表示装置。

## 【請求項 9】

請求項 1 乃至 8 のいずれかーにおいて、

前記画素電極は透光性を有することを特徴とする液晶表示装置。

## 【請求項 10】

請求項 1 乃至 9 のいずれかーにおいて、

前記共通電極は透光性を有することを特徴とする液晶表示装置。

## 【請求項 11】

請求項 1 乃至 10 のいずれかーにおいて、

前記第 1 の絶縁膜は窒化珪素を有することを特徴とする液晶表示装置。

## 【請求項 12】

請求項 1 乃至 11 のいずれかーにおいて、

前記第 2 の絶縁膜は窒化珪素を有することを特徴とする液晶表示装置。

## 【請求項 13】

請求項 1 乃至 12 のいずれかーにおいて、

10

20

30

40

50

前記画素電極は開口パターンを有していないことを特徴とする液晶表示装置。

【請求項 14】

請求項 1 乃至 13 のいずれかーにおいて、

前記共通電極は、開口パターンを有することを特徴とする液晶表示装置。

【請求項 15】

請求項 1 乃至 13 のいずれかーにおいて、

前記共通電極は、第 1 の開口パターンと第 2 の開口パターンとを有し、

前記第 1 の開口パターンの長手方向は、前記第 2 の開口パターンの長手方向と異なることを特徴とする液晶表示装置。

【請求項 16】

請求項 1 乃至 15 のいずれかーにおいて、

前記共通電極は、前記半導体膜のチャネル形成領域と重なる領域を有さないことを特徴とする液晶表示装置。

【請求項 17】

請求項 1 乃至 16 のいずれかーにおいて、

前記共通電極は、前記画素電極と重なる領域を有することを特徴とする液晶表示装置。

【請求項 18】

請求項 1 乃至 17 のいずれかーに記載の液晶表示装置と、FPCと、を有することを特徴とする表示モジュール。

【請求項 19】

請求項 1 乃至 17 のいずれかーに記載の液晶表示装置、又は、請求項 18 に記載の表示モジュールを有することを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及び液晶表示装置に関する。特に、基板に概略平行な電界を生じさせて、液晶分子を制御する半導体装置及び液晶表示装置に関する。

【背景技術】

【0002】

液晶表示装置の技術開発方針の一つに、視野角を広くすることがある。広い視野角を実現する技術として、基板に概略平行な電界を生じさせて、基板と平行な面内で液晶分子を動かして、階調を制御する方式が用いられている。このような方式として、IPS (In-Plane switching) と FFS (Fringe-field switching) とがある。FFS には、液晶の下方に開口パターンを有する第 2 の電極 (例えば各画素別に電圧が制御される画素電極) を配置し、さらにその開口パターンの下方に第 1 の電極 (例えば全画素に共通の電圧が供給される共通電極) を配置するものがある。画素電極と共通電極との間に電界が加わり、液晶が制御される。液晶には基板に平行な方向に電界が加わるため、その電界を用いて液晶分子を制御できる。つまり、基板と平行に配向している液晶分子 (いわゆるホモジニアス配向) を、基板と平行な方向で制御できるため、視野角が広がる。

【0003】

第 1 の電極 (共通電極) は、ガラス基板の上に直接接して形成されており、逆スタガ型のトランジスタにおけるゲート電極も、ガラス基板の上に直接接して形成されている。その上には、逆スタガ型のトランジスタにおけるゲート絶縁膜として機能させる絶縁膜が直接接して形成されている。そして、その上に、第 2 の電極 (画素電極) が形成されている (特許文献 1 参照)。

【0004】

あるいは、第 1 の電極 (共通電極) は、逆スタガ型のトランジスタにおけるゲート絶縁膜として機能させる絶縁膜の上に直接接して形成されている。なお、半導体膜やソース電極及びドレイン電極も、逆スタガ型のトランジスタにおけるゲート絶縁膜として機能させ

10

20

30

40

50

る絶縁膜の上に直接接して形成されている。そして、その上に絶縁層が直接接して形成されている。そして、その上に、第2の電極（画素電極）が直接接して形成されている（特許文献1参照）。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開2000-89255号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

10

上記した従来例では液晶を駆動する電極は、1つの絶縁膜を介して配置されていた。よって、電極と電極の間の距離を大きくしようとしても、限界があった。仮に、電極間の絶縁膜の膜厚を大きくすると、例えば、トランジスタにおけるゲート絶縁膜も厚くなってしまいうため、トランジスタの電流駆動能力が小さくなってしまいう等の影響が出てしまっていた。

【0007】

また、画素電極が有する開口の配置間隔や開口の幅は、画素電極と共通電極との間の距離によって、最適値が変わってくる。したがって、画素電極と共通電極との間の距離を自由に設定できない場合、画素電極が有する開口の配置間隔や開口の幅も、大きく制限された値を取らざるを得ない。そのため、液晶分子に加わる電界の大きさや向きが十分ではない状況になっていた。

20

【0008】

本発明は上記のような事情を考慮してなされたものであり、その目的は、表示素子の2つの電極の間隔の自由度を向上させることができ、最適な電界を電極間に加えることが出来る表示装置及びその製造方法を提供することにある。

【課題を解決するための手段】

【0009】

上記課題を解決するため、本発明に係る半導体装置は、基板の上方に形成された第1の電極と、第1の電極の上方に形成された第1の絶縁膜と、第1の絶縁膜の上方に形成された半導体膜と、半導体膜の上方に形成された第2の絶縁膜と、第2の絶縁膜の上方に形成された導電膜と、導電膜の上方に形成された第3の絶縁膜と、第3の絶縁膜の上方に形成され、開口を有する第2の電極とを具備する。

30

【0010】

本発明に係る液晶表示装置は、基板の上方に形成された第1の電極と、第1の電極の上方に形成された第1の絶縁膜と、第1の絶縁膜の上方に形成された半導体膜と、半導体膜の上方に形成された第2の絶縁膜と、第2の絶縁膜の上方に形成された導電膜と、導電膜の上方に形成された第3の絶縁膜と、第3の絶縁膜の上方に形成され、開口を有する第2の電極と、第2の電極の上方に配置された液晶とを具備する。

【0011】

この半導体装置及び液晶表示装置によれば、第1の電極を基板の上すなわち半導体膜の下に形成し、配置している。また、前記第2の電極は、導電膜（一例としては、トランジスタのゲート電極、もしくはソース電極など）や第3の絶縁膜の上方に配置されているため、従来と比較して、第1の電極と第2の電極の間隔を広げることができる。また、第1の絶縁膜の膜厚は、厚さを変えても、トランジスタなどの他の素子にあまり影響を及ぼさない。そのため、厚さを任意に変えることができ、その結果として、第1の電極と第2の電極との間隔を自由に設定することが出来る。従って、第1の電極と第2の電極の間隔の自由度が向上する。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。すなわち、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、最適な電界を加えることで、視野

40

50

角が広がる。

【 0 0 1 2 】

なお、開口は、第 1 の電極と第 2 の電極との間に、基板に概略平行な方向の電界を発生させるためのものである。したがって、基板に概略平行な方向の電界を発生させることが可能であれば、さまざまな形状を取ることが出来る。

【 0 0 1 3 】

よって、開口には、スリット等の閉じられた開口のみではなく、例えば櫛歯形状の電極における櫛歯部分の相互間のスペース等、導電体パターンの相互間に位置して該導電体パターンが形成されていないスペースを含むものとする。つまり、電極と電極との間に、隙間や間隔があいていればよい。以下、同様である。

10

【 0 0 1 4 】

本発明に係る他の半導体装置は、基板の上方に形成された第 1 の電極と、第 1 の電極の上方に形成された第 1 の絶縁膜と、第 1 の絶縁膜の上方に形成された半導体膜と、半導体膜の上方に形成された導電膜と、導電膜の上方に形成された第 2 の絶縁膜と、第 2 の絶縁膜の上方に形成され、開口を有する第 2 の電極とを具備する。

【 0 0 1 5 】

この半導体装置及び液晶表示装置によれば、前記第 1 の電極を前記基板の上すなわち前記半導体膜の下に形成し、配置している。また、前記第 2 の電極は、導電膜（一例としては、ソース電極など）や絶縁膜の上方に配置されているため、従来と比較して、前記第 1 の電極と前記第 2 の電極の間隔を広げることができる。また、第 1 の絶縁膜の膜厚は、厚さを変えても、トランジスタなどの他の素子にあまり影響を及ぼさない。そのため、厚さを任意に変えることができ、その結果として、第 1 の電極と第 2 の電極との間隔を自由に設定することが出来る。従って、前記第 1 の電極と前記第 2 の電極の間隔の自由度が向上する。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。すなわち、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、最適な電界を加えることで、視野角が広がる。

20

【 0 0 1 6 】

本発明に係る他の半導体装置は、基板の上方に形成された第 1 の電極と、第 1 の電極の上方に形成された第 1 の絶縁膜と、第 1 の絶縁膜の上方に形成された導電膜と、導電膜の上方に形成された半導体膜と、半導体膜の上方に形成された第 2 の絶縁膜と、第 2 の絶縁膜の上方に形成され、開口を有する第 2 の電極とを具備する。

30

【 0 0 1 7 】

この半導体装置及び液晶表示装置によれば、前記第 1 の電極を前記基板の上すなわち前記半導体膜の下であり、導電膜（一例としてゲート電極）の下に形成し、配置している。また、前記第 2 の電極は、第 2 の絶縁膜の上方に配置されているため、従来と比較して、前記第 1 の電極と前記第 2 の電極の間隔を広げることができる。また、第 2 の絶縁膜の膜厚は、厚さを変えても、トランジスタなどの他の素子にあまり影響を及ぼさない。そのため、厚さを任意に変えることができ、その結果として、第 1 の電極と第 2 の電極との間隔を自由に設定することが出来る。従って、前記第 1 の電極と前記第 2 の電極の間隔の自由度が向上する。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。すなわち、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、最適な電界を加えることで、視野角が広がる。

40

【 0 0 1 8 】

本発明に係る他の半導体装置は、上記構成において、第 1 の電極は共通電極であり、第 2 の電極は画素電極である。

【 0 0 1 9 】

50

本発明に係る他の半導体装置は、上記構成において、第1の電極は画素電極であり、第2の電極は共通電極である。

【0020】

本発明に係る他の液晶表示装置は、基板の上方に形成された第1の電極と、第1の電極の上方に形成された第1の絶縁膜と、第1の絶縁膜の上方に形成された半導体膜と、半導体膜の上方に形成された導電膜と、導電膜の上方に形成された第2の絶縁膜と、第2の絶縁膜の上方に形成され、開口を有する第2の電極と、第2の電極の上方に配置された液晶とを具備する。

【0021】

本発明に係る他の液晶表示装置は、基板の上方に形成された第1の電極と、第1の電極の上方に形成された第1の絶縁膜と、第1の絶縁膜の上方に形成された導電膜と、導電膜の上方に形成された半導体膜と、半導体膜の上方に形成された第2の絶縁膜と、第2の絶縁膜の上方に形成され、開口を有する第2の電極と、第2の電極の上方に配置された液晶とを具備する。

10

【0022】

本発明に係る他の液晶表示装置は、上記構成において、第1の電極と第2の電極との間の電界によって、前記液晶を制御する。

【0023】

本発明に係る他の液晶表示装置は、上記構成において、第1の電極は共通電極であり、第2の電極は画素電極である。

20

【0024】

本発明に係る他の液晶表示装置は、上記構成において、第1の電極は画素電極であり、第2の電極は共通電極である。

【0025】

なお、本発明に示すスイッチは、様々な形態のものを用いることができ、一例として、電氣的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであれば、特定のものに限定されず、様々なものを用いることができる。例えば、トランジスタでもよいし、ダイオード（PNダイオード、PINダイオード、ショットキーダイオード、ダイオード接続のトランジスタなど）でもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（ $V_{ss}$ 、 $GND$ 、 $0V$ など）に近い状態で動作する場合はNチャネル型を、反対に、ソース端子の電位が、高電位側電源（ $V_{dd}$ など）に近い状態で動作する場合はPチャネル型を用いることが望ましい。なぜなら、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして動作しやすいからである。なお、Nチャネル型とPチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。CMOS型のスイッチにすると、スイッチを介して出力する電圧（つまり入力電圧）が、出力電圧に対して、高かったり、低かったりして、状況が変化する場合においても、適切に動作を行うことができる。なお、本発明におけるスイッチとしては、例えば、画素電極を制御するTFTや、駆動回路部に用いるスイッチ素子等が挙げられるが、これ以外の部分においても、電流の流れを制御する必要がある部分であれば、スイッチを用いることができる。

30

【0026】

なお、本発明において、接続されているとは、電氣的に接続されている場合と直接接続されている場合とを含むものとする。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電氣的な接続を可能とする他の素子（例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど）が配置されていてもよ

40

50

い。あるいは、間に他の素子を挟まずに、配置されていてもよい。なお、ある二つの導電膜が、電氣的な接続を可能とする他の素子を間に介さず、電氣的に接続されていない場合には、直接接続されている、あるいは、直接的に接続されている、と記載するものとする。なお、電氣的に接続されている、と記載する場合は、電氣的に接続されている場合と直接接続されている場合とを含むものとする。

#### 【0027】

なお、本発明の表示素子や表示装置や発光装置は、様々な形態を適用することができ、また様々な素子を有することが出来る。本発明では、液晶素子を用いることが出来る。液晶素子とは、液晶の光学的変調作用により光の透過または非透過を制御する素子であり、  
10 一対の電極及び液晶により構成される。液晶素子を用いた表示装置としては液晶ディスプレイ、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイなどがある。また、例えば、EL素子（EL素子とは、電場を加えることで発生するルミネッセンスが得られる発光層を有する素子を指す。また、有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子を含む）、電子放出素子、電子インク、グレーティング  
20 ライトバルブ（GLV）、プラズマディスプレイ（PDP）、デジタルマイクロミラーデバイス（DMD）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁氣的作用によりコントラストが変化する表示媒体を具備することが出来る。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（FED）やSED方式平面型ディスプレイ（SED：Surface-conduction Electron-emitter Display）などがあり、また、電子インクを用いた表示装置としては電子ペーパーがある。

#### 【0028】

なお、本発明において、トランジスタは、様々な形態のトランジスタを適用させることが出来る。よって、適用可能なトランジスタの種類に限定はない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（TFT）、半導体基板やSOI基板を用いて形成されるトランジスタ、MOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ZnO、a-InGaZnOなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されて  
30 いる基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。従って例えば、ガラス基板、プラスチック基板、紙基板、セロファン基板、石材基板などに配置することが出来る。また、反射型ディスプレイとする場合には、単結晶基板、SOI基板も用いることが出来る。また、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを移動させて、別の基板上に配置するようにしてもよい。

#### 【0029】

なお、すでに述べたように、本発明におけるトランジスタは、様々なタイプを用いることができ、様々な基板上に形成させることができる。したがって、回路の全てが、ガラス基板上に形成されていてもよく、プラスチック基板に形成されていてもよい。また、作製する製品が反射型ディスプレイとする場合には、単結晶基板に形成されていてもよく、SOI基板に形成されていてもよい。つまり、どのような基板上に形成されていてもよい。回路の全てが同一基板上に形成されていることにより、部品点数を減らしてコストを低減することや、回路部品との接続点数を減らして信頼性を向上させることができる。あるいは、回路の一部が、ある基板に形成されており、回路の別の一部が、別の基板に形成されていてもよい。つまり、回路の全てが同じ基板上に形成されていなくてもよい。例えば、回路の一部は、ガラス基板上にトランジスタを用いて形成し、回路の別の一部は、単結晶基板に形成し、そのICチップをCOG（Chip On Glass）で接続してガラス基板上に配置してもよい。あるいは、そのICチップをTAB（Tape Automated Bonding）やプリント基板を用いてガラス基板と接続してもよい。このように、回路の一部が同じ基板に形成されていることにより、部品点数を減らしてコスト  
40  
50

を低減することや、回路部品との接続点数を減らして信頼性を向上させることができる。また、駆動電圧が高い部分や駆動周波数が高い部分は、消費電力が大きくなってしまいうので、そのような部分は同じ基板に形成しないようにすれば、消費電力の増加を防ぐことができる。

#### 【 0 0 3 0 】

なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されない。例えば、ゲート電極の本数が2本以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすることにより、オフ電流を低減することや、トランジスタの耐圧を向上させて信頼性を良くすることや、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。また、チャンネルの上下にゲート電極が配置されている構造でもよい。チャンネルの上下にゲート電極が配置されている構造にすることにより、チャンネル領域が増えるため、電流値を大きくすることや、空乏層ができやすくなるため、S値を小さくすることができる。また、チャンネルの上にゲート電極が配置されている構造でもよく、チャンネルの下にゲート電極が配置されている構造でもよい。また、正スタガ構造であってもよく、逆スタガ構造でもよい。さらに、チャンネル領域が複数の領域に分かれていてもよく、並列に接続されていてもよく、直列に接続されていてもよい。また、チャンネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャンネル（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることにより、チャンネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、LDD領域があってもよい。LDD領域を設けることにより、オフ電流を低減することや、トランジスタの耐圧を向上させて信頼性を良くすることや、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、フラットな特性にすることができる。

#### 【 0 0 3 1 】

なお、本発明においては、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、R（赤）G（緑）B（青）の色要素からなるカラー表示装置の場合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、RGBW（Wは白）や、RGBに、イエロー、シアン、マゼンタを追加したものなどがある。また、別の例としては、1つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素とする。よって、一例としては、面積階調を行う場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素とする。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。また、その場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複数ある、明るさを制御する領域において、つまり、一つの色要素を構成する複数の画素において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。なお、一画素（三色分）と記載する場合は、RとGとBの三画素分を一画素と考える場合であるとする。一画素（一色分）と記載する場合は、一つの色要素につき、複数の画素がある場合、それらをまとめて一画素と考える場合であるとする。

#### 【 0 0 3 2 】

なお、本発明において、画素は、マトリクス状に配置（配列）されている場合を含んでいる。ここで、画素がマトリクスに配置（配列）されているとは、縦縞と横縞を組み合わせたいわゆる格子状にストライプ配置されている場合を含んでいる。そして、三色の色要素（例えばRGB）でフルカラー表示を行う場合に、三つの色要素のドットがいわゆるデルタ配置されている場合も含むものとする。さらに、ベイヤー配置されている場合も含んでいる。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、RGBW（Wは白）や、RGBに、イエロー、シアン、マゼンタを追加したものなどがある。また、色

要素毎にその発光領域の大きさが異なってもよい。

【0033】

トランジスタとは、それぞれ、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャンネル領域を有する。ここで、トランジスタのソースとドレインは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本発明においては、ソース及びドレインとして機能する領域を、それぞれ第1端子、第2端子と表記する。

【0034】

なお、ゲートとは、ゲート電極とゲート配線（ゲート線またはゲート信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャンネル領域やLDD（Lightly Doped Drain）領域などを形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。ゲート配線とは、各画素のゲート電極の間を接続するためや、ゲート電極と別の配線とを接続するための配線のことを言う。

【0035】

ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分も存在する。そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線とオーバーラップしてチャンネル領域がある場合、その領域はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような領域は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。

【0036】

また、ゲート電極と同じ材料で形成され、ゲート電極と電気的に接続している領域も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線と電気的に接続している領域も、ゲート配線と呼んでも良い。このような領域は、厳密な意味では、チャンネル領域とオーバーラップしていなかったり、別のゲート電極と接続させる機能を有してなかったりする場合がある。しかし、製造コストや工程の削減、又はレイアウトの簡略化などの関係で、ゲート電極やゲート配線と同じ材料で形成され、ゲート電極やゲート配線と電気的に接続している領域がある。よって、そのような領域もゲート電極やゲート配線と呼んでも良い。

【0037】

また、例えば、マルチゲートのトランジスタにおいて、1つのトランジスタのゲート電極と、別のトランジスタのゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような領域は、ゲート電極とゲート電極とを接続させるための領域であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを1つのトランジスタであると思えることも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極やゲート配線と同じ材料で形成され、それらと電気的に接続して配置されているものは、ゲート電極やゲート配線と呼んでも良い。また、例えば、ゲート電極とゲート配線とを接続している部分の導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。

【0038】

なお、ゲート端子とは、ゲート電極の領域や、ゲート電極と電気的に接続されている領域について、その一部分のことを言う。

【0039】

なお、ソースとは、ソース領域とソース電極とソース配線（ソース線またはソース信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、P型不純物（ボロンやガリウムなど）やN型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけP型不純物やN型不純物が含まれる領域、いわゆる、LDD（Lightly Doped Drain）領域は、ソース領域には含

10

20

30

40

50

まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電氣的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各画素のソース電極の間を接続するためや、ソース電極と別の配線とを接続するための配線のことを言う。

【 0 0 4 0 】

しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分も存在する。そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線とオーバーラップしてソース領域がある場合、その領域はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような領域は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。

10

【 0 0 4 1 】

また、ソース電極と同じ材料で形成され、ソース電極と電氣的に接続している領域や、ソース電極とソース電極とを接続する部分も、ソース電極と呼んでも良い。また、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線と電氣的に接続している領域も、ソース配線と呼んでも良い。このような領域は、厳密な意味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造コストや工程の削減、又はレイアウトの簡略化などの関係で、ソース電極やソース配線と同じ材料で形成され、ソース電極やソース配線と電氣的に接続している領域がある。よって、そのような領域もソース電極やソース配線と呼んでも良い。

20

【 0 0 4 2 】

また、例えば、ソース電極とソース配線とを接続している部分の導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。

【 0 0 4 3 】

なお、ソース端子とは、ソース電極の領域や、ソース電極と電氣的に接続されている領域について、その一部分のことを言う。

【 0 0 4 4 】

なお、ドレインについては、ドレイン領域とドレイン電極とドレイン配線を含んだものを言い、本明細書中での文言の使われ方はソースと同様である。また、ドレイン端子についてもソース端子と同様に使われる。

30

【 0 0 4 5 】

なお、本発明において、半導体装置とは半導体素子（トランジスタやダイオードなど）を含む回路を有する装置をいう。また、半導体特性を利用することで機能しうる装置全般でもよい。また、表示装置とは、表示素子（液晶素子や発光素子など）を有する装置のことを言う。なお、基板上に液晶素子やE L素子などの表示素子を含む複数の画素やそれらの画素を駆動させる周辺駆動回路が形成された表示パネル本体のことでもよい。さらに、フレキシブルプリントサーキット（F P C）やプリント配線基板（P W B）が表示パネルに取り付けられたものも含んでもよい。また、発光装置とは、特にE L素子やF E Dで用いる素子などの自発光型の表示素子を有している表示装置をいう。液晶表示装置とは、液晶素子を有している表示装置をいう。

40

【 0 0 4 6 】

なお、本発明において、ある物の上に形成されている、あるいは、ある物上に形成されている、というように、ある物の上に、あるいは、ある物上に、という記載については、ある物の上に直接接していることに限定されない。直接接してはいない場合、つまり、間に別のものが挟まっている場合も含むものとする。従って例えば、層Aの上に（もしくは層A上に）、層Bが形成されている、という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層（例えば層Cや層Dなど）が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。また、ある物の

50

上方に、という記載についても同様であり、ある物の上に直接接していることに限定されず、間に別のものが挟まっている場合も含むものとする。従って例えば、層Aの上方に、層Bが形成されている、という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層（例えば層Cや層Dなど）が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。なお、ある物の下に、あるいは、ある物の下方に、の場合についても、同様であり、直接接している場合と、接していない場合とを含むこととする。なお、ここである物の上方にと記載する場合には、電極を形成する基板を基準とし、電極を形成する側を上方とする。

【発明の効果】

【0047】

10

本発明によれば、前記第1の電極と前記第2の電極の間隔を広くできるとともに他の素子へ影響を与えずに間隔を制御することができるため、間隔の自由度が向上する。その結果、画素電極が有する開口の配置間隔や開口の幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口の大きさや幅や間隔も自由に設定することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。特に、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、最適な電界を加えることで、視野角が広がる。

【図面の簡単な説明】

【0048】

20

【図1】(A)は第2の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

【図2】(A)は第2の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

【図3】(A)は第3の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

【図4】(A)は第4の実施形態に係るIPS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のA-B断面図及びC-D断面図。

【図5】(A)は第5の実施形態に係るIPS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のA-B断面図及びC-D断面図。

30

【図6】(A)は第6の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

【図7】(A)は第7の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

【図8】(A)は第8の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

【図9】(A)は第9の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

【図10】(A)は第10の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

40

【図11】(A)は第11の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

【図12】(A)は第12の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

【図13】(A)は第13の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

【図14】(A)は第14の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

【図15】(A)は第15の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図、(B)は(A)のE-F断面図及びG-H断面図。

50

【図１６】（Ａ）は第１６の実施形態に係るＦＦＳ方式の液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＥ－Ｆ断面図及びＧ－Ｈ断面図。

【図１７】（Ａ）は第１７の実施形態に係るＦＦＳ方式の液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＥ－Ｆ断面図、Ｇ－Ｈ断面図、及びＩ－Ｊ断面図。

【図１８】（Ａ）は第１８の実施形態に係るＦＦＳ方式の液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＥ－Ｆ断面図及びＧ－Ｈ断面図。

【図１９】（Ａ）は第１９の実施形態に係るＦＦＳ方式の液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＫ－Ｌ断面図及びＩ－Ｊ断面図。

【図２０】（Ａ）は第２０の実施形態に係るＦＦＳ方式の液晶表示装置の構成を説明する為の平面図、（Ｂ）は（Ａ）のＭ－Ｎ断面図及びＯ－Ｐ断面図。

10

【図２１】（Ａ）は第２１の実施形態に係るＦＦＳ方式の液晶表示装置の構成を説明する為の断面図、（Ｂ）は第２２の実施形態に係るＦＦＳ方式の液晶表示装置の構成を説明する為の断面図。

【図２２】第２３の実施形態に係るＦＦＳ方式の液晶表示装置の構成を説明する為の断面図。

【図２３】第２４の実施形態に係る液晶表示装置の構成を説明する為の断面図。

【図２４】（Ａ）は図２３に示した液晶表示装置の平面図、（Ｂ）は（Ａ）の画素部の拡大図。

【図２５】（Ａ）は第２５の実施形態に係る液晶表示装置の平面図、（Ｂ）は（Ａ）の画素部の拡大図。

20

【図２６】第２６の実施形態に係る液晶表示装置の構成を説明する為の断面図。

【図２７】第２７の実施形態に係るＦＦＳ方式の液晶表示装置の電極の形状を説明する為の平面図。

【図２８】第２８の実施形態に係るＩＰＳ方式の液晶表示装置の電極の形状を説明する為の平面図。

【図２９】第２９の実施形態に係る液晶表示装置の回路構成を説明する為の回路図。

【図３０】第３０の実施形態に係る液晶表示装置の回路構成を説明する為の回路図。

【図３１】（Ａ）～（Ｅ）は、第３１の実施形態に係る液晶モジュールの製造方法を示す断面図。

【図３２】（Ａ）～（Ｄ）は、第３１の実施形態に係る液晶モジュールの製造方法を示す断面図。

30

【図３３】（Ａ）は第３１の実施形態に係る液晶モジュールの平面図、（Ｂ）は（Ａ）のＫ－Ｌ断面図。

【図３４】第３２の実施形態に係る液晶表示モジュールを説明する為の図。

【図３５】第３２の実施形態に係る液晶表示モジュールを説明する為の図。

【図３６】（Ａ）～（Ｈ）は、第３３の実施形態に係る電子機器を示す斜視図。

【図３７】第１の実施形態であり、本発明の基本的な構成を説明する為の断面図。

【図３８】（Ａ）、（Ｂ）は、第３４の実施形態に係る発光装置の構成を説明する為の断面図。

【発明を実施するための形態】

40

【００４９】

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。

【００５０】

（第１の実施形態）

図３７は、本発明の基本的な構成を説明する為の断面図である。基板３７００の上には、第１の電極３７０１が形成されている。基板３７００は、ガラス基板、石英基板、アルミナなど絶縁物で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチ

50

ック基板、シリコン基板、または金属基板である。透過型の表示装置として動作させる場合は、基板 3700 は、光透過性を有することが望ましい。

【0051】

第1の電極 3701 は、可視光を透過する導電性の膜（例えばITO：インジウム錫酸化物）を用いて形成されている。

【0052】

基板 3700 及び第1の電極 3701 上には絶縁膜 3704 が形成されている。絶縁膜 3704 は、例えば酸化シリコン（ $\text{SiO}_x$ ）、窒化シリコン（ $\text{SiN}_x$ ）、酸化窒化シリコン（ $\text{SiO}_x\text{N}_y$ ： $x > y$ ）、窒化酸化シリコン（ $\text{SiN}_x\text{O}_y$ ： $x > y$ ）など、酸素又は窒素を有する絶縁物質から構成されており、これらの膜のいずれかの単層構造であつても良いし、これらの膜を複数積層した積層構造であつてもよい。絶縁膜 3704 を設けることにより、基板 3700 から絶縁膜 3704 の上層へ不純物が拡散することを防止できる。

10

【0053】

なお、基板 3700 と絶縁膜 3704 の間には、さらにゲート電極や、ゲート配線や、ゲート絶縁膜などが配置されていてもよい。これらのうち、例えばゲート電極及びゲート配線は、第1の電極 3701 と同一工程によって形成されてもよい。

【0054】

絶縁膜 3704 上には薄膜トランジスタ 3703 が形成されている。薄膜トランジスタ 3703 はトップゲート型、ボトムゲート型のいずれであつてもよい。薄膜トランジスタ 3703 は、第1の電極 3701 や第2の電極 3702 の近辺に配置されている。

20

【0055】

薄膜トランジスタ 3703 及び絶縁膜 3704 上には、層間絶縁膜 3705 が形成されている。層間絶縁膜 3705 は、単層でもよいし、多層構造になっていてもよい。

【0056】

層間絶縁膜 3705 を構成する材料は、無機材料又は有機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、シロキサン、又はポリシラザンなどを用いることができる。無機材料としては、酸化シリコン（ $\text{SiO}_x$ ）、窒化シリコン（ $\text{SiN}_x$ ）、酸化窒化シリコン（ $\text{SiO}_x\text{N}_y$ ： $x > y$ ）、窒化酸化シリコン（ $\text{SiN}_x\text{O}_y$ ： $x > y$ ）など、酸素又は窒素を有する絶縁物質を用いることができる。また、これらの膜を複数積層した積層膜であつてもよい。また、有機材料と無機材料を組み合わせる積層膜にしてもよい。

30

【0057】

層間絶縁膜 3705 として無機材料を用いた場合、水分や不純物の侵入を止めることが出来る。特に、窒素を含む層を用いると、水分や不純物をブロックする機能が高い。また層間絶縁膜 3705 として有機材料を用いた場合、表面を平坦にすることが出来る。そのため、その上の層に対して、よい効果をもたらすことが出来る。例えば、有機材料の上に形成する層も平坦にすることが出来るため、液晶の配向の乱れを防いだりすることが出来たり、配線が切れてしまうことを防いだり、レジストを正確に形成することができたりする。

40

【0058】

層間絶縁膜 3705 の上には、第2の電極 3702 が形成されている。第2の電極 3702 は、光透過性の高い材料が望ましい。例えば、インジウム（In）、錫（Sn）、酸素（O）で構成された群から選ばれた一つ又は複数の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料（例えば、インジウム錫酸化物（ITO）、インジウム亜鉛酸化物（IZO）、酸化珪素を添加したインジウム錫酸化物（ITSO））が望ましい。特に、IZOは、加工しやすく、正確な形状で微細に形成しやすいため、好適である。ただし、これに限定されない。

【0059】

第1の電極 3701 及び第2の電極 3702 は、いずれか一方が、映像信号に応じて画

50

素毎に異なる信号が供給される電極、つまり、いわゆる画素電極として機能し、薄膜トランジスタ3703のソース又はドレインに電氣的に接続している。また第1の電極3701及び第2の電極3702の残りの一つは共通電極として機能する。

【0060】

第2の電極3702には、開口パターン（スリット）を形成する。なお、この開口パターンは、第1の電極3701と第2の電極3702との間に、基板に概略平行な方向の電界を発生させるためのものである。基板に概略平行な方向を含む電界を発生させることが可能であれば、開口パターンは様々な形状を取ることが出来る。ここで、概略平行とは、多少のずれを含みつつ、平行な場合を指す。したがって、表示に支障が出ない範囲において、平行な方向からずれていてもよい。例えば、 $\pm 10$ 度、より望ましくは $\pm 5$ 度程度のずれを有している場合を含んでいる。

10

【0061】

よって、前記した開口パターンには、スリット等の閉じられた開口パターンのみではなく、例えば櫛歯形状の電極における櫛歯部分の相互間のスペース等、導電体パターンの相互間に位置して該導電体パターンが形成されていないスペースを含むものとする。つまり、電極と電極との間に、隙間や間隔があいていればよい。

【0062】

このように、第2の電極3702と第1の電極3701との間で電界を発生させ、液晶分子の配向状態を制御することが出来る。

【0063】

20

以上のように本実施形態では、第1の電極3701と薄膜トランジスタ3703の間に絶縁膜3704が位置している。このため、絶縁膜3704の厚さを調節することにより、第1の電極3701と第2の電極3702の間隔の自由度が向上する。その結果、画素電極が有する開口パターンの配置間隔や開口パターンの幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口パターンの大きさや幅や間隔も自由に設定することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。すなわち、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、最適な電界を加えることで、視野角が広がる。

30

【0064】

また、絶縁膜3704の膜厚を変えても、トランジスタの動作などに影響を与えないため、自由に厚さを制御出来る。そのため、第1の電極3701と第2の電極3702の間隔を自由に広げることが出来る。

【0065】

なお、図37においては、第2の電極3702のみが開口パターンを有していたが、第1の電極3701も開口パターンを有しても良い。これにより、基板に概略平行な電界を発生させ、液晶分子を制御することが出来る。

【0066】

また、第1の電極3701があると、透過率が100%でない限り、光の透過量が減ってしまう。これに対し、第1の電極3701に開口パターンがあると、その開口パターンの部分は、光が減衰しないため、全体として光の透過量が増える。その結果、輝度を向上させることや、消費電力を低減させることが出来る。

40

【0067】

（第2の実施形態）

図1（A）は、本発明の第2の実施形態に係る液晶表示装置の構成を説明する為の平面図である。1画素分の画素を示している。この液晶表示装置は、FFS方式で液晶の配向方向を制御する装置である。図1（A）において、複数のソース配線108が互いに平行（図中縦方向に延伸）かつ互いに離間した状態で配置されている。複数のゲート配線105は、ソース配線108に略直交する方向（図中横方向）に延伸し、かつ互いに離間する

50

ように配置されている。補助配線 106 は、複数のゲート配線 105 それぞれに隣接する位置に配置されており、ゲート配線 105 に概略平行な方向、つまり、ソース配線 108 に概略直交する方向（図中左右方向）に延伸している。ソース配線 108 と、補助配線 106 及びゲート配線 105 とによって、略長方形の空間が囲まれ、この空間に液晶表示装置の画素電極が配置されている。画素電極を駆動する薄膜トランジスタ 121 は、図中左上の角に配置されている。画素電極及び薄膜トランジスタは、マトリクス状に複数配置されている。

#### 【0068】

なお、ゲート配線 105、補助配線 106、及びソース配線 108 は、アルミニウム（Al）、タンタル（Ta）、チタン（Ti）、モリブデン（Mo）、タングステン（W）、ネオジウム（Nd）、クロム（Cr）、ニッケル（Ni）、白金（Pt）、金（Au）、銀（Ag）、銅（Cu）、マグネシウム（Mg）、スカンジウム（Sc）、コバルト（Co）、亜鉛（Zn）、ニオブ（Nb）、シリコン（Si）、リン（P）、ボロン（B）、ヒ素（As）、ガリウム（Ga）、インジウム（In）、錫（Sn）、酸素（O）で構成された群から選ばれた一つ又は複数の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料（例えば、インジウム錫酸化物（ITO）、インジウム亜鉛酸化物（IZO）、酸化珪素を添加したインジウム錫酸化物（ITSO）、酸化亜鉛（ZnO）、アルミネオジウム（Al-Nd）、マグネシウム銀（Mg-Ag）など）、もしくは、これらの化合物を組み合わせた物質などを有して形成される。もしくは、それらとシリコンの化合物（シリサイド）（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）や、それらと窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を有して形成される。なお、シリコン（Si）には、n 型不純物（リンなど）や p 型不純物（ボロンなど）を多く含んでもよい。これらの不純物を含むことにより、導電率が向上し、通常の導体と同様な振る舞いをするので、配線や電極として利用が容易となる。なお、シリコンは、単結晶でもよいし、多結晶（ポリシリコン）でもよいし、非晶質（アモルファスシリコン）でもよい。単結晶シリコンや多結晶シリコンを用いることにより、抵抗を小さくすることが出来る。非晶質シリコンを用いることにより、簡単な製造工程で作ることが出来る。なお、アルミニウムや銀は、導電率が高いため、信号遅延を低減することができ、エッチングしやすいので、加工しやすく、微細加工を行うことが出来る。なお、銅は、導電率が高いため、信号遅延を低減することが出来る。なお、モリブデンは、ITO や IZO などの酸化物半導体や、シリコンと接触しても、材料が不良を起こすなどの問題が生じることなく製造でき、加工やエッチングが容易で、耐熱性が高いため、望ましい。なお、チタンは、ITO や IZO などの酸化物半導体や、シリコンと接触しても、材料が不良を起こすなどの問題が生じることなく製造でき、また、耐熱性が高いため、望ましい。なお、タングsten は、耐熱性が高いため、望ましい。なお、ネオジウムは、耐熱性が高いため、望ましい。特に、ネオジウムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこしにくくなるため、望ましい。なお、シリコンは、トランジスタが有する半導体膜と同時に形成でき、また、耐熱性が高いため、望ましい。なお、インジウム錫酸化物（ITO）、インジウム亜鉛酸化物（IZO）、酸化珪素を添加したインジウム錫酸化物（ITSO）、酸化亜鉛（ZnO）、シリコン（Si）は、透光性を有しているため、光を透過させるような部分に用いることができるため、望ましい。たとえば、画素電極や共通電極として用いることができる。

#### 【0069】

なお、これらが単層で配線や電極を形成していてもよいし、多層構造になっていてもよい。単層構造で形成することにより、製造工程を簡略化することができ、工程日数を少なくでき、コストを低減することが出来る。また、多層構造にすることにより、それぞれの材料のメリットを生かし、デメリットを低減させ、性能の良い配線や電極を形成することが出来る。たとえば、抵抗の低い材料（アルミニウムなど）を多層構造の中に含むようにすることにより、配線の低抵抗化を図ることができる。また、耐熱性が高い材料を含むよ

10

20

30

40

50

うにすれば、例えば、耐熱性が弱い、別のメリットを有する材料を、耐熱性が高い材料で挟むような積層構造にすることにより、配線や電極全体として、耐熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデンやチタンを含む層で挟んだような形にした積層構造にすると望ましい。また、別の材料の配線や電極などと直接接するような部分がある場合、お互いに悪影響を及ぼすことがある。例えば、一方の材料が他方の材料の中に入っている、性質を変えてしまい、本来の目的を果たせなくなったり、製造するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場合、ある層を別の層で挟んだり、覆ったりすることにより、問題を解決することが出来る。例えば、インジウム錫酸化物（ITO）と、アルミニウムを接触させたい場合は、間に、チタンやモリブデンを挟むことが望ましい。また、シリコンとアルミニウムを接触させたい場合は、間に、チタンやモリブデンを挟むことが望ましい。

10

【0070】

なお、ゲート配線105の方が、ソース配線108よりも耐熱性が高い材料を用いることが望ましい。なぜなら、ゲート配線105の方が、製造工程の過程で、高い温度状態に配置されることが多いからである。

【0071】

なお、ソース配線108の方が、ゲート配線105よりも、抵抗の低い材料を用いることが望ましい。なぜなら、ゲート配線105には、H信号とL信号の2値の信号を与えるだけであるが、ソース配線108には、アナログの信号を与え、それが表示に寄与するからである。よって、ソース配線108には、正確な大きさの信号を供給できるようにするため、抵抗の低い材料を用いることが望ましい。

20

【0072】

なお、補助配線106を設けなくてもよいが、補助配線106を設けることにより、各画素における共通電極の電位を安定化させることができる。なお、図1では、補助配線106は、ゲート線と概略平行に配置されているが、これに限定されない。ソース配線108と概略平行に配置されていてもよい。その時は、ソース配線108と同じ材質で形成されることが望ましい。

【0073】

ただし、補助配線106は、ゲート線と概略平行に配置したほうが、開口率を大きくすることができ、効率的にレイアウトできるため、好適である。

30

【0074】

図1(B)は、図1(A)のE-F断面図及びG-H断面図である。図1(B)及び図1(A)に示すように、基板100の一部上には、液晶の配向方向を制御する第1の電極101が配置されている。ただし、基板100と第1の電極101との間に、別の層が配置されていても良い。

【0075】

基板100は、ガラス基板、石英基板、アルミナなど絶縁物で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコン基板、または金属基板である。また、ポリシリコンであってもよい。

【0076】

40

なお、透過型の表示装置として動作させる場合は、基板100は、光透過性を有することが望ましい。

【0077】

第1の電極101は、光透過性を有する導電膜（例えばITO（インジウム錫酸化物）膜、IZO（インジウム亜鉛酸化物）膜、ZnO膜、若しくは不純物が導入されたポリシリコン膜又はアモルファスシリコン膜）から形成されており、共通電極として機能する。なお、図1(A)に示すように、第1の電極101は、上下に繋がっている。このように繋げるにより、共通電極の抵抗を下げ、所定の電圧が加わりやすくすることが出来る。

【0078】

50

第1の電極101上および基板100上には、絶縁膜102が形成されている。絶縁膜102は、基板100から不純物が拡散することを防止する膜であり、下地膜として機能する。絶縁膜102は、例えば、酸化シリコン( $\text{SiO}_x$ )、窒化シリコン( $\text{SiN}_x$ )、酸化窒化シリコン( $\text{SiO}_x\text{N}_y$ :  $x > y$ )、窒化酸化シリコン( $\text{SiN}_x\text{O}_y$ :  $x > y$ )など、酸素又は窒素を有する絶縁物質から形成される。また、これらの膜を複数積層した積層膜であってもよい。なお、基板100と第1の電極101の間に絶縁膜102と同じ機能を有する絶縁膜があってもよい。

#### 【0079】

絶縁膜102上には半導体膜103が形成されている。半導体膜103には、薄膜トランジスタ121のソースとなる不純物領域103a、及びドレインとなる不純物領域103bが形成されている。不純物領域103a、103bは、例えばn型の不純物領域であるが、p型の不純物領域であってもよい。n型を付与する不純物としては、例えばリン(P)及びヒ素(As)があり、p型を付与する不純物としては、例えばボロン(B)及びガリウム(Ga)がある。

#### 【0080】

図1(A)の点線で示すように、第1の電極101は長方形の一角(図中左上の角)を欠いた形状であり、画素の略全面に形成されている。なお、長方形の角を欠いた部分101dには薄膜トランジスタ121が配置されている。この角を欠いた部分101dに薄膜トランジスタ121を配置することにより、画素内における表示に有効な領域を、より効率的に形成することができる。つまり、開口率の向上につながる。なお、半導体膜103は、例えばポリシリコン膜であるが、他の半導体膜(例えばアモルファスシリコン膜、単結晶シリコン膜、有機半導体膜、又はカーボンナノチューブ)であってもよい。

#### 【0081】

半導体膜103を覆うように、薄膜トランジスタ121のゲート絶縁膜104が形成されている。

#### 【0082】

ただし、ゲート絶縁膜104は、チャネル領域近傍にのみ配置され、それ以外の部分では、配置されていない場合もある。また、場所によって厚さや積層構造が異なる場合がある。例えば、チャネル近傍のみ厚かったり、層の数が多かったりして、それ以外の場所では、膜厚が薄かったり、層の数が少ない場合もある。このようにすることにより、ソース領域やドレイン領域への不純物の添加が制御しやすくなる。また、チャネル近傍のゲート絶縁膜104の厚さや層の数を変えることにより、半導体膜への不純物の添加量が場所によって変わるようにして、LDD領域を形成することが出来る。LDD領域を形成することにより、漏れ電流を低減させることや、ホットキャリアの発生を抑えて信頼性を向上させることが出来る。

#### 【0083】

ゲート絶縁膜104は、例えば、酸化シリコン( $\text{SiO}_x$ )、窒化シリコン( $\text{SiN}_x$ )、酸化窒化シリコン( $\text{SiO}_x\text{N}_y$ :  $x > y$ )、窒化酸化シリコン( $\text{SiN}_x\text{O}_y$ :  $x > y$ )など、酸素又は窒素を有する絶縁物質から形成される。また、これらの膜を複数積層した積層膜であってもよい。ゲート絶縁膜104上には半導体膜103の上方に位置するゲート電極105a、105bが形成されている。図1(B)及び図1(A)に示すように、ゲート電極105a、105bは補助配線106及びゲート配線105と同一配線層であり、ゲート配線105に電気的に接続している。ゲート電極105a、105bそれぞれの下方に位置する半導体膜103は、チャネル領域103cとして機能する。なお、2つのチャネル領域103c相互間に位置する半導体膜103にも、不純物領域103a、103bと同一の不純物が導入されている。なお、本実施形態においては、2つのゲート電極を有するマルチゲート構造としたが、本発明をこの構成に限定するものではない。

#### 【0084】

ゲート絶縁膜104上及びゲート電極105a、105b上には、第1層間絶縁膜10

10

20

30

40

50

7が形成されている。第1層間絶縁膜107には、無機材料又は有機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、シロキサン、又はポリシラザンなどを用いることができる。無機材料としては、酸化シリコン( $\text{SiO}_x$ )、窒化シリコン( $\text{SiN}_x$ )、酸化窒化シリコン( $\text{SiO}_x\text{N}_y$ :  $x > y$ )、窒化酸化シリコン( $\text{SiN}_x\text{O}_y$ :  $x > y$ )など、酸素又は窒素を有する絶縁物質を用いることができる。また、これらの膜を複数積層した積層膜であってもよい。また、有機材料と無機材料を組み合わせる積層膜にしてもよい。絶縁膜102、ゲート絶縁膜104、及び第1層間絶縁膜107には、不純物領域103a上に位置する接続孔、不純物領域103b上に位置する接続孔、第1の電極101上に位置する接続孔、及び補助配線106上に位置する接続孔が形成されている。第1層間絶縁膜107上には、ソース配線108、接続用導電膜109、及び接続用導電膜110が形成されている。

10

#### 【0085】

なお、絶縁膜として無機材料を用いることにより、水分や不純物の侵入を止めることが出来る。特に、窒素を含む層を用いると、水分や不純物をブロックする機能が高い。

#### 【0086】

なお、絶縁膜として有機材料を用いることにより、表面を平坦にすることが出来る。そのため、その上の層に対して、よい効果をもたらすことが出来る。例えば、有機材料の上に形成する層も平坦にすることが出来るため、液晶の配向の乱れを防いだりすることが出来る。

#### 【0087】

20

ソース配線108は不純物領域103aの上方に位置しており、一部が接続孔に埋め込まれることにより不純物領域103aに電氣的に接続している。したがって、ソース電極は、ソース配線108の一部となって存在していることとなる。接続用導電膜109は、一部が接続孔に埋め込まれることにより不純物領域103bに電氣的に接続している。このように、接続用導電膜109を配置することにより、接続孔を深くあける必要がないので、正確に形成することが出来る。

#### 【0088】

ただし、図2(B)に示すように、第2の電極112と、不純物領域103bとを、図1(B)に示した接続用導電膜109を介さずに、直接接続してもよい。この場合、第2の電極112と、不純物領域103bとを接続するための接続孔は、深く開ける必要が出てくるが、接続用導電膜109が必要ないため、その領域を開口領域として画像表示に利用できる。そのため、開口率が向上し、低消費電力化をはかることが出来る。

30

#### 【0089】

接続用導電膜110は、補助配線106の上方に位置しており、一部が接続孔に埋め込まれることにより、補助配線106及び第1の電極101それぞれに電氣的に接続している。このように、第1の電極101は、接続用導電膜110を介して補助配線106に電氣的に接続している。なお、接続用導電膜110は複数設けられていてもよい。このようにすると、第1の電極101の電位が安定化する。また、接続用導電膜110を介して第1の電極101と補助配線106を接続することにより、接続孔を開ける回数を減らすことが出来るので、プロセス工程を簡略化することが出来る。

40

#### 【0090】

なお、接続用導電膜110は、ソース配線108と同時に、同じ材料を用いて形成したが、これに限定されない。第2の電極112と同時に、同じ材料を用いて形成してもよい。

#### 【0091】

ソース配線108、接続用導電膜109、接続用導電膜110、及び第1層間絶縁膜107上には、第2層間絶縁膜111が形成されている。なお、第2層間絶縁膜111を形成しない構成としても良い。第2層間絶縁膜111には、無機材料又は有機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、又はシロキサン、ポリシラザンなどを用いることができる。無機材料とし

50

ては、酸化シリコン ( $\text{SiO}_x$ )、窒化シリコン ( $\text{SiN}_x$ )、酸化窒化シリコン ( $\text{SiO}_x\text{N}_y$ :  $x > y$ )、窒化酸化シリコン ( $\text{SiN}_x\text{O}_y$ :  $x > y$ ) など、酸素又は窒素有する絶縁物質を用いることができる。また、これらの膜を複数積層した積層膜であってもよい。また、有機材料と無機材料を組み合わせる積層膜にしてもよい。第2層間絶縁膜111には、接続用導電膜109上に位置する接続孔が形成されている。

#### 【0092】

第2層間絶縁膜111上には、液晶の配向方向を制御する第2の電極112が形成されている。第2の電極112は画素ごとに個別の電圧が供給される画素電極として機能し、ITO (インジウム錫酸化物)、ZnO (酸化亜鉛)、酸化インジウムに2~20wt%のZnOを混合したターゲットを用いて形成されたIZO (インジウム亜鉛酸化物) などによって形成されている。第2の電極112は、一部が接続用導電膜109の上方に位置しており、この部分の一部が接続孔中に埋め込まれることにより、接続用導電膜109に電氣的に接続している。このように、第2の電極112は、接続用導電膜109を介して薄膜トランジスタ121の不純物領域103bに電氣的に接続している。

#### 【0093】

なお、図2に示すように、接続用導電膜109がない場合は、第2の電極112は、薄膜トランジスタ121の不純物領域103bに直接接続している。

#### 【0094】

図2及び図1(A)に示すように、第2の電極112は略長方形であり、第1の電極101の上方に位置し、複数の開口パターン112a, 112bを有している。開口パターン112a, 112bの例としては、スリット状で互いに平行であるものを多く含む。本図に示す例では、開口パターン112a, 112bの向きは、ソース配線108に対して斜めであるが、画素の図中上半分に位置する開口パターン112aと、下半分に位置する開口パターン112bの向きは互いに異なる。開口パターン112a, 112bが形成されることにより、第1の電極101と第2の電極112の間で基板に平行な成分を有する電界が、第2の電極112の上方で生じる。このため、第2の電極112の電位を制御することにより、後述する液晶の配向方向を制御することができる。

#### 【0095】

また、開口パターン112a, 112bのように、開口パターンの向きが異なるものを配置することによって、液晶分子の動く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にすることが出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、画像の表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角を向上させることが出来る。

#### 【0096】

なお、開口パターンの形状は本実施形態の形状に限定されない。第3の実施形態以降で記載する開口パターンの形状も適用することができる。すなわち開口パターンには、例えば櫛歯形状の電極における櫛歯部分の相互間のスペース等、導電体パターンが形成されていないスペースを含まれるものとする。

#### 【0097】

また、図1(A)に示すように、基板100に対して垂直な方向から見た場合に、共通電極として機能する第1の電極101が、画素電極として機能する第2の電極112の外側に食み出している。このようにすることにより、信号を受け取った後フローティング状態になった第2の電極112が、ソース配線108を介して他の画素へ伝達される信号の影響を受けることが抑制される。その結果、クロストークなどの画像不良を低減することが出来る。なお、本発明はこのような電極構造に限定されるものではなく、共通電極が画素電極の内側に配置される部分を有していても良い。

#### 【0098】

第2層間絶縁膜111上及び第2の電極112上には、第1配向膜113及び液晶114が積層されている。液晶114としては、強誘電性液晶 (FLC)、ネマティック液晶、スメクティック液晶、ホモジニアス配向になるような液晶、ホメオトロピック配向にな

10

20

30

40

50

るような液晶などを用いることができる。液晶 114 上には、第 2 配向膜 115 及びカラーフィルタ 116 を介して対向基板 120 が配置されている。なお、基板 100 及び対向基板 120 それぞれには、偏光板 119, 118 が設けられている。

【0099】

なお、偏光板のほかに、位相差板や  $\lambda/4$  板などが配置されている場合も多い。

【0100】

なお、上記した構成において、第 1 の電極 101、第 2 の電極 112 のうち開口パターンが形成されていない部分、及びこれらの相互間に位置する各絶縁膜によって、容量が形成される。この容量が形成されることにより保持容量が大きくなる。

【0101】

次に、本発明の半導体装置、液晶表示装置の製造方法の一例について説明する。まず、基板 100 上に光透過性を有する導電膜（例えばITO（インジウム錫酸化物）膜、IZO膜、ZnO膜、又はSi膜）を形成する。次いで、この導電膜上にフォトレジスト膜（図示せず）を形成し、このフォトレジスト膜を露光及び現像する。これにより、導電膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして導電膜をエッチングする。これにより、導電膜が選択的に除去され、基板 100 上には第 1 の電極 101 が形成される。その後、レジストパターンを除去する。

【0102】

次いで、基板 100 上及び第 1 の電極 101 上に、絶縁膜 102 を形成する。絶縁膜 102 は、後述するゲート絶縁膜 104 より厚く形成されることが望ましい。次いで、絶縁膜 102 上に半導体膜（例えばポリシリコン膜）を形成し、この半導体膜を、レジストパターンを用いたエッチングにより選択的に除去する。これにより、絶縁膜 102 上には島状の半導体膜 103 が形成される。

【0103】

次いで、半導体膜 103 上及び絶縁膜 102 上に、ゲート絶縁膜 104 を形成する。ゲート絶縁膜 104 は例えば酸化窒化シリコン膜又は酸化シリコン膜であり、プラズマCVD法により形成される。なお、ゲート絶縁膜 104 を窒化シリコン膜、若しくは窒化シリコン及び酸化シリコンを有する多層膜により形成してもよい。次いで、ゲート絶縁膜 104 上に導電膜を形成し、この導電膜を、レジストパターンをマスクとしたエッチングを行うことにより、選択的に除去する。これにより、半導体膜 103 上に位置するゲート絶縁膜 104 上には、ゲート電極 105a, 105b が形成される。また、本工程により、ゲート配線 105 及び補助配線 106 が形成される。

【0104】

なお、上記したように補助配線 106 を設けることにより、各画素において第 1 の電極 101 の電位を安定化させることができる。また、補助配線 106 を形成しなくてもよい。また、補助配線 106 を他の層（例えばソース配線 108 と同一の層、又は第 1 の電極 101 と同一の層、又は第 2 の電極 112 と同一の層）に設けてもよく、複数の層に分けて形成してもよい。また、図 1 (B) において補助配線 106 は、ソース配線 108 に直交する方向に延伸しているが、ソース配線 108 と同一方向に延伸する構成であってもよい。

【0105】

なお、導電膜は、アルミニウム (Al)、タンタル (Ta)、チタン (Ti)、モリブデン (Mo)、タングステン (W)、ネオジウム (Nd)、クロム (Cr)、ニッケル (Ni)、白金 (Pt)、金 (Au)、銀 (Ag)、銅 (Cu)、マグネシウム (Mg)、スカンジウム (Sc)、コバルト (Co)、亜鉛 (Zn)、ニオブ (Nb)、シリコン (Si)、リン (P)、ボロン (B)、ヒ素 (As)、ガリウム (Ga)、インジウム (In)、錫 (Sn)、酸素 (O) で構成された群から選ばれた一つ又は複数の元素、もしくは、前記群から選ばれた一つ又は複数の元素を成分とする化合物や合金材料（例えば、インジウム錫酸化物 (ITO)、インジウム亜鉛酸化物 (IZO)、酸化珪素を添加したインジウム錫酸化物 (ITSO)、酸化亜鉛 (ZnO)、アルミネオジウム (Al-Nd)

10

20

30

40

50

、マグネシウム銀（Mg - Ag）など）、もしくは、これらの化合物を組み合わせた物質などを有して形成される。もしくは、それらとシリコンの化合物（シリサイド）（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）や、それらと窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を有して形成される。なお、シリコン（Si）には、n型不純物（リンなど）やp型不純物（ボロンなど）を多く含んでいてもよい。

#### 【0106】

なお、これらが単層で配線や電極を形成していてもよいし、多層構造になっていてもよい。単層構造で形成することにより、製造工程を簡略化することができ、工程日数を少なくでき、コストを低減することが出来る。また、多層構造にすることにより、それぞれの材料のメリットを生かし、デメリットを低減させ、性能の良い配線や電極を形成することが出来る。たとえば、抵抗の低い材料（アルミニウムなど）を多層構造の中に含むようにすることにより、配線の低抵抗化を図ることができる。また、耐熱性が高い材料を含むようにすれば、例えば、耐熱性が弱い材料が、別のメリットを有する材料を、耐熱性が高い材料で挟むような積層構造にすることにより、配線や電極全体として、耐熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデンやチタンを含む層で挟んだような形にした積層構造にすると望ましい。また、別の材料の配線や電極などと直接接するような部分がある場合、お互いに悪影響を及ぼすことがある。例えば、一方の材料が他方の材料の中に入っていて、性質を変えてしまい、本来の目的を果たせなくなったり、製造するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場合、ある層を別の層で挟んだり、覆ったりすることにより、問題を解決することが出来る。例えば、インジウム錫酸化物（ITO）と、アルミニウムを接触させたい場合は、間に、チタンやモリブデンを挟むことが望ましい。また、シリコンとアルミニウムを接触させたい場合は、間に、チタンやモリブデンを挟むことが望ましい。

#### 【0107】

次いで、ゲート電極105a, 105bをマスクとして、半導体膜103に不純物を注入する。これにより、半導体膜103には、不純物領域103a, 103b、及びゲート電極105a, 105b相互間に位置する不純物領域が形成される。なお、n型、p型の不純物元素を個別に注入してもよいし、特定の領域にはn型の不純物元素及びp型の不純物元素を共に注入してもよい。ただし後者の場合には、n型の不純物元素又はp型の不純物元素のどちらか一方の注入量が多くなるようにする。なお、本工程において、レジストパターンをマスクとして用いてもよい。

#### 【0108】

なお、このとき、ゲート絶縁膜104の厚さや積層構造を変えることにより、LDD領域を形成してもよい。LDD領域を形成したい部分は、ゲート絶縁膜104を厚く形成することや、層の数を増やすことをすればよい。その結果、不純物の注入量が減るため、LDD領域を容易に形成することが出来る。

#### 【0109】

なお、半導体膜103に不純物を注入する場合、ゲート電極105a, 105bを形成する前、例えば、ゲート絶縁膜104を成膜する前や、成膜した後に行っても良い。その場合は、レジストパターンをマスクとして用いて、形成する。これにより、ゲートと同じ層の電極と、不純物が注入された半導体膜との間で、容量を形成することが出来る。ゲートと同じ層の電極と、不純物が注入された半導体膜との間には、ゲート絶縁膜が配置されているので、膜厚がうすく、大きな容量を形成することが出来る。

#### 【0110】

次いで、第1層間絶縁膜107及び各接続孔を形成する。次いで、第1層間絶縁膜107上及び各接続孔中に導電膜（例えば金属膜）を形成し、この導電膜を、レジストパターンを用いたエッチングにより選択的に除去する。これにより、ソース配線108、接続用導電膜109、及び接続用導電膜110が形成される。

#### 【0111】

次いで、第2層間絶縁膜111及び各接続孔を形成する。次いで、第2層間絶縁膜111上及び各接続孔中に光透過性を有する導電膜（例えばITO膜、IZO膜、ZnO膜、又はSi膜）を形成し、この導電膜を、レジストパターンを用いたエッチングにより選択的に除去する。これにより、第2の電極112が形成される。

#### 【0112】

なお、接続用導電膜109の一部が埋め込まれている接続孔と、第2の電極112の一部が埋め込まれている接続孔とは位置が互いに異なっている。このようにすることにより、接続用導電膜109及び第2の電極112のうち、接続孔上に位置する部分が窪んでも、この窪みが重なることはない。このため、第2の電極112に深く窪む部分が形成されず、上記したレジストパターンの不良が発生することを抑制できる。その後、レジストパター

10

#### 【0113】

次いで、第1配向膜113を形成し、第2配向膜115が形成された対向基板120との間に液晶114を封止する。その後、液晶114と接しない側の対向基板120や基板100に、偏光板118、119、位相差板（図示せず）、λ/4板等の光学フィルム（図示せず）、拡散板やプリズムシート等の光学フィルム等を設ける。さらに、バックライトやフロントライトを設ける。バックライトとしては、直下型やサイドライト型を用いることができる。光源としては、冷陰極管やLED（発光ダイオード）を用いることができる。LEDとしては、白色LEDや、色ごとのLED（例えば、白、赤、青、緑、シアン、マゼンタ、イエローなど）を組み合わせ用いればよい。LEDを用いると、光の波長のピークが鋭いため、色純度を上げることが出来る。サイドライト型の場合は、導光板を配置し、均一な面光源を実現する。このようにして、液晶表示装置が形成される。

20

#### 【0114】

なお、液晶表示装置とは、基板と対向基板と、それに挟まれた液晶のみの部分と呼んでも良い。さらに、液晶表示装置とは、偏光板や位相差板などの光学フィルムを配置したもののまで含む場合もあり、その他にも、拡散板やプリズムシートや光源（冷陰極管やLEDなど）や導光板などを含めてもよい。

#### 【0115】

以上、本発明の第2の実施形態によれば、FFS方式で液晶の配向方向を制御する液晶表示装置において、第1の電極101を基板100上すなわち絶縁膜102の下に配置している。このため、第1の電極101を絶縁膜102上に配置する場合と比較して、第1の電極101と第2の電極112の間隔を広げることができる。従って、第1の電極101と第2の電極112の間隔の自由度が向上する。その結果、画素電極が有する開口パターンの配置間隔や開口パターンの幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口パターンの大きさや幅や間隔も自由に設定することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。すなわち、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、最適な電界を加えることで、視野角が広がる。

30

#### 【0116】

また、絶縁膜102の膜厚を変えても、トランジスタの動作などに影響を与えないため、自由に厚さを制御出来る。そのため、第1の電極101と第2の電極112の間隔を自由に広げることが出来る。

40

#### 【0117】

また、絶縁膜102を厚くすることにより、ゲート絶縁膜104を薄くしても、第1の電極101と第2の電極112の間隔を広くして、液晶114に適切な電界をかけることができる。ゲート絶縁膜104を薄くした場合、薄膜トランジスタ121の電流駆動能力を向上させることができ、かつゲート容量を向上させることができる。

#### 【0118】

また、ゲート電極105aとゲート配線105は別の層に形成されていてもよいし、別

50

の材料で形成されていてもよい。

【0119】

なお、接続用導電膜109を、ソース配線108と同一層に配置したが、他の配線層（例えばゲート配線105、第1の電極101、又は第2の電極112と同一層）に配置してもよい。また、ゲート絶縁膜104は全面に形成されていなくてもよい。

【0120】

また、第2の電極112の一部が埋め込まれた接続孔を、接続用導電膜109の一部が埋め込まれた接続孔と重なる位置に形成しても良い。この場合、1つの場所に収めることが出来るため、効率的にレイアウトすることが出来る。そのため、画素の開口率を向上させることができる。

10

【0121】

また、本実施形態では、チャネル領域の上方にゲート電極を配置した、いわゆるトップゲート型の薄膜トランジスタについて説明をしたが、本発明は特にこれに限定されるものではない。チャネル領域の下方にゲート電極が配置された、いわゆるボトムゲート型の薄膜トランジスタにしてもよいし、チャネル領域の上下にゲート電極が配置された構造を有するトランジスタを形成してもよい。

【0122】

また、液晶表示装置は透過型であってもよいし、半透過型又は反射型の液晶表示装置であってもよい。半透過型の液晶表示装置は、例えば第1の電極101を光透過性の膜（例えばITO（インジウム錫酸化物）膜、IZO（インジウム亜鉛酸化物）膜、ZnO膜、若しくは不純物が導入されたポリシリコン膜又はアモルファスシリコン膜）により形成し、第2の電極112を金属膜により形成することにより実現できる。また、第2の電極112を光透過性の膜により形成し、かつ第1の電極101の一部を金属膜により形成して残りを光透過性の膜により形成しても、半透過型の液晶表示装置を実現できる。また反射型の液晶表示装置においては、第1の電極101を金属膜にすることで、第1の電極101に反射板の機能を持たせることができる。また基板100と第1の電極101の間に絶縁膜（例えば酸化シリコン膜）を設け、この絶縁膜中に反射膜としての金属膜を形成することもできる。さらに、基板100の外側の面に、反射膜としての反射シート（例えばアルミニウム膜）を設けることもできる。なお、ここで述べた内容は、後述する各実施形態にも同様に適用できる。

20

30

【0123】

（第3の実施形態）

図3（A）は、第3の実施形態に係る液晶表示装置の構成を説明する為の平面図である。図3（B）は、図3（A）のE-F断面図及びG-H断面図である。本実施形態は、第1の電極101が薄膜トランジスタ121の不純物領域103bに電気的に接続されていて画素電極として機能している点、第2の電極112が補助配線106に電気的に接続されていて共通電極として機能している点、基板100に対して垂直な方向から見た場合に第2の電極112が第1の電極101の外側に食み出している点、並びに、第1の電極101及び第2の電極112と各配線の接続構造を除いて、第2の実施形態と概ね同様の構成である。また、本実施形態に係る液晶表示装置の製造方法は、第2の実施形態と略同様である。従って、第2の実施形態で述べた内容は、本実施形態にも適用することが可能である。以下、第2の実施形態と同様の構成の部分については同一の符号を付し、説明を省略する。

40

【0124】

本実施形態において、第1層間絶縁膜107、ゲート絶縁膜104、及び絶縁膜102には、第1の電極101上に位置する接続孔が形成されており、第1層間絶縁膜107及びゲート絶縁膜104には、薄膜トランジスタ121の不純物領域103a、103b上に位置する接続孔が形成されている。また、第1層間絶縁膜107には、補助配線106上に位置する接続孔が形成されている。

【0125】

50

接続用導電膜 109 は、不純物領域 103b の上方から第 1 の電極 101 の上方まで延伸しており、一部が接続孔に埋め込まれることにより、不純物領域 103b 及び第 1 の電極 101 それぞれに電氣的に接続している。このように、第 1 の電極 101 は、接続用導電膜 109 を介して不純物領域 103b に電氣的に接続している。また、接続用導電膜 110 は、一部が接続孔に埋め込まれることにより補助配線 106 に電氣的に接続している。

【0126】

なお、第 1 の電極 101 は、第 2 の電極 112 と同じ層で形成された接続用導電膜を設けて、それを介して不純物領域 103b と電氣的に接続してもよい。

【0127】

また、第 2 層間絶縁膜 111 には、接続用導電膜 110 上に位置する接続孔が形成されている。第 2 の電極 112 は、一部が接続孔に埋め込まれることにより接続用導電膜 110 に電氣的に接続している。このように、第 2 の電極 112 は接続用導電膜 110 を介して補助配線 106 に電氣的に接続している。なお、図 3 (A) に示すように、上下に位置する第 2 の電極 112 同士は、部分的に互いに繋がっている。

【0128】

なお、接続用導電膜 110 を配置せずに、補助配線 106 と第 2 の電極 112 とが、直接接続されていてもよい。

【0129】

なお、本実施形態では、接続用導電膜 110 は、第 1 の電極 101 が有する 4 つの角のうち、薄膜トランジスタの近くの角を除く 3 つの角の上方それぞれに形成されている。

【0130】

本実施形態によっても、第 2 の実施形態と同様の効果を得ることができる。なお、本実施形態において、接続用導電膜 110 を設けなくてもよい。この場合、第 1 及び第 2 層間絶縁膜 107, 111 には、補助配線 106 上に位置する接続孔が形成される。そして、この接続孔に第 2 の電極 112 の一部が埋め込まれることにより、補助配線 106 と第 2 の電極 112 が電氣的に接続される。この場合、開口率を向上させることができる。ただし、接続用導電膜 110 を設けると、第 1 及び第 2 層間絶縁膜 107, 111 それぞれに形成された接続孔に位置ずれが生じて、この位置ずれを接続用導電膜 110 によって吸収することができる。

【0131】

また、図 3 に示すように、第 1 の電極 101 が画素電極として機能し、第 2 の電極 112 が共通電極として機能し、画素電極よりも、共通電極の方が液晶と近接して配置されている。その結果、画素ごとに画素電極の電圧が変化しても、共通電極の電圧は一定であるため、液晶が存在する部分の電界は隣接する画素からの影響を受けにくく、クロストークを低減できる。例えば、表示する画像によっては、隣接する画素に入力される信号が大きく異なる場合があるが、本実施形態のように共通電極を液晶と近接して配置する構成を採用することで、クロストークを防ぐことが可能となる。

【0132】

なお、図 3 では画素を一つのみ図示したが、実際には複数の画素がマトリックス状に配置されている。この場合、各画素の第 2 の電極 112 を相互に接続してもよい。このようにすることにより、抵抗を低くし、第 2 の電極 112 に電圧が十分に加わるようにすることができる。

【0133】

なお、本実施形態は、第 2 の実施形態で述べた内容を、一部変更、改良、又は変形した場合の一例を示している。したがって、第 2 の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせることが出来る。

【0134】

また、さまざまな図を用いて述べてきたが、1 つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせ、さ

10

20

30

40

50

らなる構成を作ることとも可能である。

【0135】

(第4の実施形態)

図4(A)は、本発明の第4の実施形態に係る液晶表示装置の構成を説明する為の平面図であり、図4(B)は、図4(A)のA-B断面図及びC-D断面図である。本実施形態に係る液晶表示装置は第2の電極112に形成された開口パターン112cの形状が異なる点、及び第1の電極101に開口パターン101aが形成されている点を除いて、第3の実施形態と同様の構成である。すなわち本実施形態に係る液晶表示装置は、IPS方式で液晶の配向方向を制御する装置であり、液晶表示装置に対して垂直な方向から見た場合に、画素電極及び共通電極が主要部分で互い違いかつ略平行となっている。FFS方式では、画素電極及び共通電極のうち下方に位置する電極は開口パターンを有していない。また、本実施形態に係る液晶表示装置の製造方法は、第3の実施形態と概ね同様である。従って、第3の実施形態で述べた内容は、本実施の形態にも適用することが可能である。なお、第2の実施形態で述べた内容は、第3の実施形態でも適用可能であるため、第4の実施形態にも適用可能である。以下、第3の実施形態と同様の構成の部分については同一の符号を付し、説明を省略する。

10

【0136】

開口パターン112c、101aは、それぞれ図4(A)中上下にジグザグに延伸している。開口パターン101aは、第2の電極112のうち開口パターン112cが形成されていない領域の下方及びその周囲に位置している。

20

【0137】

また、開口パターン112c、101aのように、開口パターンの向きが異なるものを配置することによって、液晶分子の動く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にすることが出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、画像の表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角を向上させることが出来る。

【0138】

本実施形態によっても、第3の実施形態と同様の効果を得ることができる。なお、本実施形態において、第2の電極112の形状及び開口パターン112cの形状、並びに第1の電極101及び開口パターン101aの形状を、第2の実施形態における第2の電極112の形状及び開口パターン112cの形状にしてもよい。ただし、基板100に対して垂直な方向から見た場合に、開口パターン101a、112cは、第1の電極101及び第2の電極112の周辺部分を除いて互い違いかつ略平行になるように配置される必要がある。ただし、これに限定されない。

30

【0139】

また、第2の実施形態又は第3の実施形態に示したFFS方式の液晶表示装置において、第2の電極112の形状及び開口パターン112a、112bの形状を、本実施形態で示した形状にしてもよい。

【0140】

また、第1の電極101と、第2の電極112や補助配線106とをオーバーラップさせることにより、容量を形成することができ、それを保持容量として用いることができる。

40

【0141】

なお、本実施形態は、第2～第3の実施形態で述べた内容を、一部変更、改良、又は変形した場合の一例を示している。したがって、第2～第3の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせることが出来る。

【0142】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせ、さらなる構成を作ることとも可能である。

50

## 【 0 1 4 3 】

( 第 5 の実施形態 )

図 5 ( A ) は、本発明の第 5 の実施形態に係る IPS 方式の液晶表示装置の構成を説明する為の平面図である。図 5 ( B ) は、図 5 ( A ) の A - B 断面図及び C - D 断面図である。本実施形態は、第 1 の電極 1 0 1 が補助配線 1 0 6 に電氣的に接続されていて共通電極として機能している点、第 2 の電極 1 1 2 が接続用導電膜 1 0 9 に電氣的に接続されていて画素電極として機能している点、並びに、第 1 の電極 1 0 1 及び第 2 の電極 1 1 2 と各配線の接続構造を除いて、第 4 の実施形態と同様の構成である。また、本実施形態に係る液晶表示装置の製造方法は、第 4 の実施形態と略同様である。以下、第 4 の実施形態と同様の構成の部分については同一の符号を付し、説明を省略する。

10

## 【 0 1 4 4 】

従って、第 1 の実施形態乃至第 4 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

## 【 0 1 4 5 】

本実施形態において、第 3 の実施形態に示した接続用導電膜 1 1 0 は形成されていない。その代わり、ゲート絶縁膜 1 0 4 及び絶縁膜 1 0 2 には、第 1 の電極 1 0 1 上に位置する接続孔が形成されている。補助配線 1 0 6 は、一部がこの接続孔に埋め込まれることにより、第 1 の電極 1 0 1 に電氣的に接続している。

## 【 0 1 4 6 】

なお、この接続孔は、ゲート電極 1 0 5 a , 1 0 5 b を形成する前に形成する。

20

## 【 0 1 4 7 】

このように配置することにより、効率的にレイアウトをすることができ、開口率を向上させることが出来る。

## 【 0 1 4 8 】

また、第 2 層間絶縁膜 1 1 1 には、接続用導電膜 1 1 0 上に位置する接続孔は形成されておらず、その代わりに接続用導電膜 1 0 9 上に位置する接続孔が形成されている。第 2 の電極 1 1 2 は、この接続孔に一部が埋め込まれることにより、接続用導電膜 1 0 9 に電氣的に接続している。

## 【 0 1 4 9 】

なお、第 2 の電極 1 1 2 が接続用導電膜 1 0 9 に電氣的に接続されているが、これに限定されない。接続用導電膜 1 0 9 を配置せず、不純物領域 1 0 3 b と電氣的に接続されていてもよい。

30

## 【 0 1 5 0 】

なお、本実施形態において、第 2 の電極 1 1 2 の形状及び開口パターン 1 1 2 c の形状、並びに第 1 の電極 1 0 1 及び開口パターン 1 0 1 a の形状を、第 2 の実施形態における第 2 の電極 1 1 2 の形状及び開口パターン 1 1 2 c の形状にしてもよい。ただし、基板 1 0 0 に対して垂直な方向から見た場合に、開口パターン 1 0 1 a , 1 1 2 c は、第 1 の電極 1 0 1 及び第 2 の電極 1 1 2 の周辺部分を除いて互い違いかつ略平行になるように配置される必要がある。

## 【 0 1 5 1 】

また、開口パターン 1 1 2 c , 1 0 1 a のように、開口パターンの向きが異なるものを配置することによって、液晶分子の動く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にすることが出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、画像の表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角を向上させることが出来る。

40

## 【 0 1 5 2 】

なお、本実施形態は、第 2 ~ 第 4 の実施形態で述べた内容を、一部変更、改良、又は変形した場合の一例を示している。したがって、第 2 ~ 第 4 の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせることが出来る。

## 【 0 1 5 3 】

50

また、さまざまな図を用いて述べてきたが、１つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることとも可能である。

【 0 1 5 4 】

( 第 6 の実施形態 )

図 6 ( A ) は、本発明の第 6 の実施形態に係る F F S 方式の液晶表示装置の構成を説明する為の平面図である。図 6 ( B ) は、図 6 ( A ) の E - F 断面図及び G - H 断面図である。本実施形態は、ソース配線 1 0 8 が屈曲している点、ソース配線 1 0 8 に合わせて第 1 の電極 1 0 1 及び第 2 の電極 1 1 2 も屈曲している点、及び第 2 の電極 1 1 2 が有する開口パターン 1 1 2 h がソース配線 1 0 8 に沿って延伸し、かつ屈曲している点を除いて、第 2 の実施形態に示した F F S 方式の液晶表示装置と同様の構成である。このため、第 2 の実施形態で説明した内容は本実施形態にも適用することができる。以下、第 2 の実施形態と同様の構成の部分については同一の符号を付し、説明を省略する。

10

【 0 1 5 5 】

従って、第 2 の実施形態乃至第 5 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

【 0 1 5 6 】

図 6 の開口パターン 1 1 2 h のように、開口パターンの向きが異なるものを配置することによって、液晶分子の動く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にすることが出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、画像の表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角を向上させることが出来る。

20

【 0 1 5 7 】

さらに、開口パターン 1 1 2 h にそって、ソース配線 1 0 8 も屈曲しているため、効率的にレイアウトをすることができ、開口率を向上させることが出来る。

【 0 1 5 8 】

本実施形態によっても第 2 の実施形態と同様の効果を得ることができる。なお、本実施形態において第 2 の電極 1 1 2 が有する開口パターンの形状を、第 2 又は第 4 の実施形態で示した形状にしてもよい。

【 0 1 5 9 】

なお、本実施形態は、第 2 ~ 第 5 の実施形態で述べた内容を、一部変更、改良、又は変形した場合の一例を示している。したがって、第 2 ~ 第 5 の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせることが出来る。

30

【 0 1 6 0 】

また、さまざまな図を用いて述べてきたが、１つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることとも可能である。

【 0 1 6 1 】

( 第 7 の実施形態 )

図 7 ( A ) は、本発明の第 7 の実施形態に係る F F S 方式の液晶表示装置の構成を説明する為の平面図である。図 7 ( B ) は、図 7 ( A ) の E - F 断面図及び G - H 断面図である。本実施形態は、ソース配線 1 0 8 が屈曲している点、ソース配線 1 0 8 に合わせて第 1 の電極 1 0 1 及び第 2 の電極 1 1 2 も屈曲している点、及び第 2 の電極 1 1 2 が有する開口パターン 1 1 2 h がソース配線 1 0 8 に沿って延伸し、かつ屈曲している点を除いて、第 3 の実施形態に示した F F S 方式の液晶表示装置と同様の構成である。このため、第 3 の実施形態で説明した内容は本実施形態にも適用することができる。以下、第 3 の実施形態と同様の構成の部分については同一の符号を付し、説明を省略する。

40

【 0 1 6 2 】

従って、第 2 の実施形態乃至第 6 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

50

## 【 0 1 6 3 】

図7の開口パターン112hのように、開口パターンの向きが異なるものを配置することによって、液晶分子の動く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にすることが出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、画像の表示が正しくなくなってしまうことを防ぐことができ、その結果、視野角を向上させることが出来る。

## 【 0 1 6 4 】

さらに、開口パターン112hにそって、ソース配線108も屈曲しているため、効率的にレイアウトをすることができ、開口率を向上させることが出来る。

## 【 0 1 6 5 】

本実施形態によっても第3の実施形態と同様の効果を得ることができる。なお、本実施形態において第2の電極112が有する開口パターンの形状を、第2又は第4の実施形態で示した形状にしてもよい。

## 【 0 1 6 6 】

なお、本実施形態は、第2から第6の実施形態で述べた内容を、一部変更、改良、又は変形した場合の一例を示している。したがって、第2から第6の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせることが出来る。

## 【 0 1 6 7 】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

## 【 0 1 6 8 】

(第8の実施形態)

図8(A)は、本発明の第8の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図である。図8(B)は、図8(A)のE-F断面図及びG-H断面図である。本実施形態は、基板100上に、半導体膜103の下方全面に位置する導電膜160が形成されている点を除いて、第2の実施形態と同様の構成である。また、本実施形態に係る液晶表示装置の製造方法は、導電膜160が第1の電極101と同一工程で形成される点を除いて、第2の実施形態と略同様である。従って、第2の実施形態で説明した内容は本実施形態にも適用することができる。なお、導電膜160はいずれの部材にも電氣的に接続されておらず、フローティングの状態にある。以下、第2の実施形態と同様の構成の部分については同一の符号を付し、説明を省略する。

## 【 0 1 6 9 】

従って、第2の実施形態乃至第7の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

## 【 0 1 7 0 】

本実施形態によっても、第2の実施形態と同様の効果を得ることができる。また、基板100上に、半導体膜103の下方に位置する導電膜160が形成されているため、絶縁膜102を酸化シリコン膜の単層としてもよい。導電膜160が形成されておらず、かつ絶縁膜102が酸化シリコン膜単層の場合、基板100から半導体膜103への不純物拡散を十分に抑制することができない可能性がある。このため、絶縁膜102に窒化シリコン膜を加える必要がある。しかし、窒化シリコン膜と半導体膜103を接触させると、薄膜トランジスタ121の動作が不安定になる。これに対し、本実施形態では、導電膜160を形成することにより、絶縁膜102を酸化シリコン膜単層にしても、基板100から半導体膜103への不純物拡散を十分に抑制することができる。そして、絶縁膜102を酸化シリコン膜単層にすることで、薄膜トランジスタ121の動作を安定にすることができる。

## 【 0 1 7 1 】

なお、絶縁膜102は酸化シリコン膜と窒化シリコン膜の積層構造であってもよい。このようにすると、酸化シリコン膜に鉄等の不純物が含まれていても、この不純物が半導体

10

20

30

40

50

膜 1 0 3 に拡散することを抑制できる。また、基板 1 0 0 からの不純物の侵入を、よりよくブロックすることが出来る。

【 0 1 7 2 】

なお、第 3 の実施形態で示した F F S 方式の液晶表示装置、並びに第 4 及び第 5 の実施形態で示した I P S 方式の液晶表示装置それぞれにおいて導電膜 1 6 0 を形成しても、本実施形態と同様の効果を得ることができる。また、本実施形態において、第 2 の電極 1 1 2 及び開口パターン 1 1 2 a の形状を、第 4 の実施形態で示した形状にしてもよい。

【 0 1 7 3 】

また、開口パターン 1 1 2 a , 1 1 2 b のように、開口パターンの向きが異なるものを配置することによって、液晶分子の動く方向が異なる領域を複数設けることが出来る。つまり、マルチドメイン構造にすることが出来る。マルチドメイン構造にすることにより、ある特定の方向から見たとき、画像の表示が正しくなることを防ぐことができ、その結果、視野角を向上させることが出来る。

【 0 1 7 4 】

なお、本実施形態は、第 2 乃至第 7 の実施形態で述べた内容を、一部変更、改良、又は変形した場合の一例を示している。したがって、第 2 乃至第 7 の実施形態で述べた内容は、本実施形態にも適用することや、組み合わせることが出来る。

【 0 1 7 5 】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

【 0 1 7 6 】

( 第 9 の実施形態 )

図 9 ( A ) は、本発明の第 9 の実施形態に係る F F S 方式の液晶表示装置の構成を説明する為の平面図である。図 9 ( B ) は、図 9 ( A ) の E - F 断面図及び G - H 断面図である。本実施形態は、第 1 の電極 1 0 1 の一部が、半導体膜 1 0 3 のうち不純物領域 1 0 3 b の下方まで延伸している点を除いて、第 2 の実施形態と同様の構成である。また、本実施形態に係る液晶表示装置の製造方法は第 2 の実施形態と略同様である。このため、第 2 の実施形態で説明した内容は本実施形態にも適用することができる。以下、第 2 の実施形態と同様の構成の部分については同一の符号を付し、説明を省略する。

【 0 1 7 7 】

従って、第 2 の実施形態乃至第 8 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

【 0 1 7 8 】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

【 0 1 7 9 】

本実施形態によっても、第 2 の実施形態と同様の効果を得ることができる。なお、本実施形態において、第 2 の電極 1 1 2 及び開口パターン 1 1 2 a の形状を、第 4 の実施形態で示した形状にしてもよい。また、第 6 の実施形態に示した F F S 方式の液晶表示装置、及び第 5 の実施形態に示した I P S 方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第 1 の電極 1 0 1 の一部を不純物領域 1 0 3 b の下方に位置させてもよい。

【 0 1 8 0 】

また、第 3 及び第 7 の実施形態に示した F F S 方式の液晶表示装置、並びに第 4 の実施形態に示した I P S 方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第 1 の電極 1 0 1 の一部を不純物領域 1 0 3 b の下方に位置させてもよい。このようにすると、第 1 の電極 1 0 1 の電圧は不純物領域 1 0 3 b の電圧と同一であるため、ノイズ等の影響を受けにくくなり、不純物領域 1 0 3 b の電圧が安定する。その結果、開口パターン 1 1 2 a の間隔を狭くすることが可能になり、また電界の加わり方がなめらかになるので、液

晶分子を制御しやすくなる。また、開口パターン 112a の間隔を狭くすることにより電圧を小さくできるので、消費電力も小さくできる。また、電界が集中することも緩和されるため、薄膜トランジスタ 121 の信頼性も向上する。

【0181】

また、本実施形態において、第 1 の電極 101 のうち不純物領域 103b の下方に位置する部分を第 1 の電極 101 の本体から分離し、かつ接続用導電膜 109 に電氣的に接続してもよい。このようにしても、前記した効果を得ることができる。すなわち液晶分子が制御しやすくなり、消費電力が小さくなり、かつ薄膜トランジスタ 121 の信頼性が向上する。

【0182】

(第 10 の実施形態)

図 10 (A) は、本発明の第 10 の実施形態に係る FFS 方式の液晶表示装置の構成を説明する為の平面図である。図 10 (B) は、図 10 (A) の E - F 断面図及び G - H 断面図である。本実施形態は、第 1 の電極 101 の一部が、半導体膜 103 のうち不純物領域 103b、2 つのチャネル領域 103c、及びチャネル領域 103c 相互間の不純物領域それぞれの下方面で延伸している点を除いて、第 9 の実施形態と同様の構成である。また、本実施形態に係る液晶表示装置の製造方法は第 9 の実施形態と略同様である。このため、第 9 の実施形態で説明した内容は本実施形態にも適用することができる。以下、第 9 の実施形態と同様の構成の部分については同一の符号を付し、説明を省略する。

【0183】

従って、第 2 の実施形態乃至第 9 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

【0184】

また、さまざまな図を用いて述べてきたが、1 つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

【0185】

本実施形態によっても、第 9 の実施形態と同様の効果を得ることができる。また、第 6 の実施形態に示した FFS 方式の液晶表示装置、及び第 5 の実施形態に示した IPS 方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第 1 の電極 101 の一部を不純物領域 103b、2 つのチャネル領域 103c、及びチャネル領域 103c 相互間の不純物領域それぞれの下方面で延伸させてもよい。

【0186】

なお、本実施形態において、第 2 の電極 112 及び開口パターン 112a の形状を、第 4 の実施形態で示した形状にしてもよい。

【0187】

また、第 3 及び第 7 の実施形態に示した FFS 方式の液晶表示装置、並びに第 4 の実施形態に示した IPS 方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第 1 の電極 101 の一部を不純物領域 103b、2 つのチャネル領域 103c、及びチャネル領域 103c 相互間の不純物領域それぞれの下方面で延伸させてもよい。このようにすると、第 1 の電極 101 の電圧は不純物領域 103b の電圧と同一であるため、ノイズ等の影響を受けにくくなり、不純物領域 103b の電圧が安定する。その結果、開口パターン 112a の間隔を狭くすることが可能になり、また電界の加わり方がなめらかになるので、液晶分子を制御しやすくなる。また、開口パターン 112a の間隔を狭くすることにより電圧を小さくできるので、消費電力も小さくできる。また、電界が集中することも緩和されるため、薄膜トランジスタ 121 の信頼性も向上する。

【0188】

また、本実施形態において、第 1 の電極 101 のうち不純物領域 103b、2 つのチャネル領域 103c、及びチャネル領域 103c 相互間の不純物領域それぞれの下方面に位置する部分を第 1 の電極 101 の本体から分離し、かつ接続用導電膜 109 に電氣的に接続

10

20

30

40

50

してもよい。このようにしても、前記した効果を得ることができる。すなわち液晶分子が制御しやすくなり、消費電力が小さくなり、かつ薄膜トランジスタ 121 の信頼性が向上する。

【0189】

(第11の実施形態)

図11(A)は、本発明の第11の実施形態に係る FFS 方式の液晶表示装置の構成を説明する為の平面図である。図11(B)は、図11(A)の E-F 断面図及び G-H 断面図である。本実施形態は、第1の電極 101 の一部が、半導体膜 103 全面の下方まで延伸している点を除いて、第10の実施形態と同様の構成である。また、本実施形態に係る液晶表示装置の製造方法は第10の実施形態と略同様である。このため、第10の実施形態で説明した内容は本実施形態にも適用することができる。以下、第10の実施形態と同様の構成の部分については同一の符号を付し、説明を省略する。

10

【0190】

従って、第2の実施形態乃至第10の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

【0191】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

【0192】

本実施形態によっても、第10の実施形態と同様の効果を得ることができる。また、第8の実施形態と同様の作用により、絶縁膜 102 を酸化シリコン膜単層にしても、基板 100 から半導体膜 103 への不純物拡散を十分に抑制することができる。そして、絶縁膜 102 を酸化シリコン膜単層にすることで、薄膜トランジスタ 121 の動作を安定にすることができる。

20

【0193】

なお、本実施形態において、第2の電極 112 及び開口パターン 112a の形状を、第4の実施形態で示した形状にしてもよい。また、第6の実施形態に示した FFS 方式の液晶表示装置、及び第5の実施形態に示した IPS 方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第1の電極 101 の一部を半導体膜 103 全面の下方まで延伸させてもよい。

30

【0194】

また、第3及び第7の実施形態に示した FFS 方式の液晶表示装置、並びに第4の実施形態に示した IPS 方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第1の電極 101 の一部を半導体膜 103 全面の下方まで延伸させてもよい。このようにすると、第1の電極 101 の電圧は不純物領域 103b の電圧と同一であるため、ノイズ等の影響を受けにくくなり、不純物領域 103b の電圧が安定する。その結果、開口パターン 112a の間隔を狭くすることが可能になり、また電界の加わり方がなめらかになるので、液晶分子を制御しやすくなる。また、開口パターン 112a の間隔を狭くすることにより電圧を小さくできるので、消費電力も小さくできる。また、電界が集中することも緩和されるため、薄膜トランジスタ 121 の信頼性も向上する。

40

【0195】

また、本実施形態において、第1の電極 101 のうち半導体膜 103 の下方に位置する部分を第1の電極 101 の本体から分離し、かつ接続用導電膜 109 に電氣的に接続してもよい。このようにしても、前記した効果を得ることができる。すなわち液晶分子が制御しやすくなり、消費電力が小さくなり、かつ薄膜トランジスタ 121 の信頼性が向上する。

【0196】

(第12の実施形態)

図12(A)は、本発明の第12の実施形態に係る FFS 方式の液晶表示装置の構成を

50

説明する為の平面図である。図 1 2 ( B ) は、図 1 2 ( A ) の E - F 断面図及び G - H 断面図である。本実施形態は、基板 1 0 0 上に、半導体膜 1 0 3 のうちソース配線 1 0 8 に電氣的に接続されている不純物領域 1 0 3 a の下方に位置する導電膜 1 7 0 が形成されている点、及び導電膜 1 7 0 がソース配線 1 0 8 に電氣的に接続されている点を除いて、第 2 の実施形態と同様の構成である。また、本実施形態に係る液晶表示装置の製造方法は、導電膜 1 7 0 が第 1 の電極 1 0 1 と同一工程で形成される点を除いて、第 2 の実施形態と略同様である。このため、第 2 の実施形態で説明した内容は本実施形態にも適用可能である。以下、第 2 の実施形態と同様の構成の部分については同一の符号を付し、説明を省略する。

【 0 1 9 7 】

10

従って、第 2 の実施形態乃至第 1 1 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

【 0 1 9 8 】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

【 0 1 9 9 】

第 1 層間絶縁膜 1 0 7、ゲート絶縁膜 1 0 4 及び絶縁膜 1 0 2 には、導電膜 1 7 0 上に位置する接続孔が形成されている。ソース配線 1 0 8 は、一部がこの接続孔の中に埋め込まれることにより、導電膜 1 7 0 に電氣的に接続している。

20

【 0 2 0 0 】

本実施形態によっても、第 2 の実施形態と同様の効果を得ることができる。また、ソース配線 1 0 8 に電氣的に接続されている不純物領域 1 0 3 a の下方に位置する導電膜 1 7 0 にも、不純物領域 1 0 3 a と同一の電圧が加わっている。従って、不純物領域 1 0 3 a の電圧が安定する。

【 0 2 0 1 】

なお、第 3、第 6、第 7、第 9、及び第 1 0 の実施形態で示した F F S 方式の液晶表示装置、並びに第 4 及び第 5 の実施形態に示した I P S 方式の液晶表示装置それぞれにおいて、本実施形態と同様の導電膜 1 7 0 を形成しても良い。このようにしても、本実施形態と同様の効果を得ることができる。例えば不純物領域 1 0 3 a の電圧を安定化させることができる。また、本実施形態において、第 2 の電極 1 1 2 及び開口パターン 1 1 2 a の形状を、第 4 の実施形態で示した形状にしてもよい。

30

【 0 2 0 2 】

( 第 1 3 の実施形態 )

図 1 3 ( A ) は、本発明の第 1 3 の実施形態に係る F F S 方式の液晶表示装置の構成を説明する為の平面図である。図 1 3 ( B ) は、図 1 3 ( A ) の E - F 断面図及び G - H 断面図である。本実施形態は、導電膜 1 7 0 が、半導体膜 1 0 3 のうち不純物領域 1 0 3 a に隣接するチャネル領域 1 0 3 c 及び不純物領域 1 0 3 a の下方に形成されており、かつ第 1 の電極 1 0 1 の一部が半導体膜 1 0 3 のうち不純物領域 1 0 3 b に隣接するチャネル領域 1 0 3 c 及び不純物領域 1 0 3 b の下方に形成されている点を除いて、第 1 2 の実施形態と同様の構成である。また、本実施形態に係る液晶表示装置の製造方法は、第 1 2 の実施形態と略同様である。このため、第 1 2 の実施形態で説明した内容は本実施形態にも適用可能である。以下、第 1 2 の実施形態と同様の構成部分については同一の符号を付し、説明を省略する。

40

【 0 2 0 3 】

従って、第 2 の実施形態乃至第 1 2 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

【 0 2 0 4 】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さ

50

らなる構成を作ることとも可能である。本実施形態によっても、第 12 の実施形態と同様の効果と、第 9 の実施形態と同様の効果を得ることができる。なお、第 3、第 6、及び第 7 の実施形態で示した F F S 方式の液晶表示装置、並びに第 4 及び第 5 の実施形態に示した I P S 方式の液晶表示装置それぞれにおいて、本実施形態と同様の導電膜 170 を形成し、かつ第 1 の電極 101 の形状を本実施形態と同様にしても良い。このようにしても、本実施形態と同様の効果を得ることができる。また、本実施形態において、第 2 の電極 112 及び開口パターン 112a の形状を、第 4 の実施形態で示した形状にしてもよい。

#### 【0205】

(第 14 の実施形態)

図 14 (A) は、本発明の第 14 の実施形態に係る F F S 方式の液晶表示装置の構成を説明する為の平面図である。図 14 (B) は、図 14 (A) の E - F 断面図及び G - H 断面図である。本実施形態は、導電膜 170 が、半導体膜 103 のうち不純物領域 103a、2 つのチャネル領域 103c、及びチャネル領域 103c 相互間の不純物領域それぞれの下方に形成されている点を除いて、第 12 の実施形態と同様の構成である。また、本実施形態に係る液晶表示装置の製造方法は、第 12 の実施形態と略同様である。このため、第 12 の実施形態で説明した内容は本実施形態にも適用可能である。以下、第 12 の実施形態と同様の構成部分については同一の符号を付し、説明を省略する。

#### 【0206】

従って、第 2 の実施形態乃至第 13 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

#### 【0207】

また、さまざまな図を用いて述べてきたが、1 つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることとも可能である。

#### 【0208】

本実施形態によっても、第 12 の実施形態と同様の効果を得ることができる。例えば不純物領域 103a の電圧を安定化させることができる。なお、第 3、第 6、第 7、及び第 9 の実施形態で示した F F S 方式の液晶表示装置、並びに第 4 及び第 5 の実施形態に示した I P S 方式の液晶表示装置それぞれにおいて、本実施形態と同様の導電膜 170 を形成しても良い。このようにしても、本実施形態と同様の効果を得ることができる、例えば不純物領域 103a の電圧を安定化させることができる。また、本実施形態において、第 2 の電極 112 及び開口パターン 112a の形状を、第 4 の実施形態で示した形状にしてもよい。

#### 【0209】

(第 15 の実施形態)

図 15 (A) は、本発明の第 15 の実施形態に係る F F S 方式の液晶表示装置の構成を説明する為の平面図である。図 15 (B) は、図 15 (A) の E - F 断面図及び G - H 断面図である。本実施形態は、導電膜 170 が、半導体膜 103 全面の下方に形成されている点を除いて、第 14 の実施形態と同様の構成である。また、本実施形態に係る液晶表示装置の製造方法は、第 14 の実施形態と略同様である。以下、第 14 の実施形態と同様の構成については同一の符号を付し、説明を省略する。

#### 【0210】

従って、第 2 の実施形態乃至第 14 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

#### 【0211】

また、さまざまな図を用いて述べてきたが、1 つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることとも可能である。

#### 【0212】

本実施形態によっても、第 14 の実施形態と同様の効果を得ることができる、例えば不

10

20

30

40

50

純物領域 103a の電圧を安定化させることができる。なお、第 3、第 6 及び第 7 の実施形態で示した FFS 方式の液晶表示装置、並びに第 4 及び第 5 の実施形態に示した IPS 方式の液晶表示装置それぞれにおいて、本実施形態と同様の導電膜 170 を形成しても良い。このようにしても、本実施形態と同様の効果を得ることができる、例えば不純物領域 103a の電圧を安定化させることができる。また、本実施形態において、第 2 の電極 112 及び開口パターン 112a の形状を、第 4 の実施形態で示した形状にしてもよい。

#### 【0213】

(第 16 の実施形態)

図 16 (A) は、本発明の第 16 の実施形態に係る FFS 方式の液晶表示装置の構成を説明する為の平面図である。図 16 (B) は、図 16 (A) の E - F 断面図及び G - H 断面図である。本実施形態は、基板 100 上に、第 2 のゲート配線 180 及び第 2 のゲート電極 180a, 180b が形成されている点を除いて、第 2 の実施形態と同様の構成である。基板 100 に対して略垂直な方向から見た場合、第 2 のゲート配線 180 及び第 2 のゲート電極 180a, 180b はそれぞれ、ゲート配線 105 及びゲート電極 105a, 105b と略重なっている。

10

#### 【0214】

また、本実施形態に係る液晶表示装置の製造方法は、第 2 のゲート配線 180 及び第 2 のゲート電極 180a, 180b が第 1 の電極 101 と同一工程で形成される点を除いて、第 2 の実施形態と略同様である。従って、第 2 の実施形態で説明した内容は本実施形態にも適用可能である。以下、第 2 の実施形態と同様の構成部分については同一の符号を付し、説明を省略する。

20

#### 【0215】

従って、第 2 の実施形態乃至第 15 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

#### 【0216】

また、さまざまな図を用いて述べてきたが、1 つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

#### 【0217】

本実施形態によっても、第 2 の実施形態と同様の効果を得ることができる。また、半導体膜 103 の 2 つのチャネル領域 103c は、ゲート電極 105a 及び第 2 のゲート電極 180a、若しくはゲート電極 105b 及び第 2 のゲート電極 180b に挟まれている。従って、実質的にチャネル領域が 2 倍になったことになるので、薄膜トランジスタ 121 を流れる電流量が多くなる。

30

#### 【0218】

なお、第 3、第 6、第 7、第 9、及び第 12 の実施形態で示した FFS 方式の液晶表示装置、並びに第 4 及び第 5 の実施形態で示した IPS 方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第 2 のゲート配線 180 及び第 2 のゲート電極 180a, 180b を第 1 の電極 101 と同一工程で形成してもよい。このようにしても、本実施形態と同様の効果を得ることができる。また、本実施形態において、第 2 の電極 112 及び開口パターン 112a の形状を、第 4 の実施形態で示した形状にしてもよい。

40

#### 【0219】

(第 17 の実施形態)

図 17 (A) は、本発明の第 17 の実施形態に係る FFS 方式の液晶表示装置の構成を説明する為の平面図である。図 17 (B) は、図 17 (A) の E - F 断面図、G - H 断面図、及び I - J 断面図である。本実施形態は、ゲート配線 105 が形成されておらず、接続用配線 105c を介してゲート電極 105a, 105b が第 2 のゲート配線 180 に電氣的に接続している点を除いて、第 16 の実施形態と同様の構成である。従って、第 16 の実施形態で説明した内容は、本実施形態にも適用可能である。接続用配線 105c はゲート電極 105a, 105b と同一配線層に形成されている。

50

## 【 0 2 2 0 】

従って、第 2 の実施形態乃至第 1 6 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

## 【 0 2 2 1 】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

## 【 0 2 2 2 】

絶縁膜 1 0 2 及びゲート絶縁膜 1 0 4 には、第 2 のゲート配線 1 8 0 上に位置する接続孔が形成されている。接続用配線 1 0 5 c は、一部がこの接続孔に埋め込まれることにより、第 2 のゲート配線 1 8 0 に電氣的に接続している。

10

## 【 0 2 2 3 】

また、本実施形態に係る液晶表示装置の製造方法は、接続用配線 1 0 5 c がゲート電極 1 0 5 a , 1 0 5 b と同一工程で形成されている点を除いて、第 2 の実施形態と略同様である。以下、第 2 の実施形態と同様の構成については同一の符号を付し、説明を省略する。

## 【 0 2 2 4 】

本実施形態によっても、第 1 6 の実施形態と同様の効果を得ることができる。なお、第 3、第 6、第 7、第 9、及び第 1 2 の実施形態で示した F F S 方式の液晶表示装置、並びに第 4 及び第 5 の実施形態で示した I P S 方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第 2 のゲート配線 1 8 0 及び第 2 のゲート電極 1 8 0 a , 1 8 0 b を第 1 の電極 1 0 1 と同一工程で形成し、かつ、ゲート配線 1 0 5 を形成せずに接続用配線 1 0 5 c を介してゲート電極 1 0 5 a , 1 0 5 b を第 2 のゲート配線 1 8 0 に電氣的に接続する構成としてもよい。このようにしても、本実施形態と同様の効果を得ることができる。また、本実施形態において、第 2 の電極 1 1 2 及び開口パターン 1 1 2 a の形状を、第 4 の実施形態で示した形状にしてもよい。

20

## 【 0 2 2 5 】

( 第 1 8 の実施形態 )

図 1 8 ( A ) は、本発明の第 1 8 の実施形態に係る F F S 方式の液晶表示装置の構成を説明する為の平面図である。図 1 8 ( B ) は、図 1 8 ( A ) の E - F 断面図及び G - H 断面図である。本実施形態は、薄膜トランジスタ 1 2 1 がボトムゲート型のトランジスタである点を除いて、第 2 の実施形態と同様の構成である。従って、第 2 の実施形態で説明した内容は本実施形態にも適用可能である。以下、第 2 の実施形態と同様の構成部分については同一の符号を付し、説明を省略する。

30

## 【 0 2 2 6 】

従って、第 2 の実施形態乃至第 1 7 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

## 【 0 2 2 7 】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

40

## 【 0 2 2 8 】

本実施形態において、ゲート電極 1 0 5 a , 1 0 5 b 、補助配線 1 0 6 、及びゲート配線 1 0 5 は基板 1 0 0 上に形成されており、ゲート絶縁膜 1 0 4 は、基板 1 0 0 、ゲート電極 1 0 5 a , 1 0 5 b 、補助配線 1 0 6 、及びゲート配線 1 0 5 それぞれの上に形成されている。また、半導体膜 1 0 3 はゲート絶縁膜 1 0 4 上に形成されている。

## 【 0 2 2 9 】

本実施形態に係る液晶表示装置の製造方法は、以下の通りである。まず、基板 1 0 0 上に第 1 の電極 1 0 1 及び絶縁膜 1 0 2 を形成する。次いで、絶縁膜 1 0 2 上に導電膜を形成する。

50

## 【 0 2 3 0 】

なお、導電膜は、アルミニウム ( A l )、タンタル ( T a )、チタン ( T i )、モリブデン ( M o )、タングステン ( W )、ネオジウム ( N d )、クロム ( C r )、ニッケル ( N i )、白金 ( P t )、金 ( A u )、銀 ( A g ) から構成された群から選ばれた一つ又は複数の元素、又は前記群から選ばれた一つ又は複数の元素を成分とする化合物若しくはこの化合物を組み合わせた物質、又は前記群から選ばれた一つ又は複数の元素とシリコンの化合物 ( シリサイド ) から形成される。また、 n 型不純物が導入されたシリコン ( S i ) を用いてもよい。

## 【 0 2 3 1 】

次いで、この導電膜を、レジストパターンを用いたエッチングにより選択的に除去する。これにより、絶縁膜 1 0 2 上には、ゲート電極 1 0 5 a , 1 0 5 b 、補助配線 1 0 6 、及びゲート配線 1 0 5 が形成される。その後、レジストパターンを除去する。次いで、ゲート絶縁膜 1 0 4 を形成する。

10

## 【 0 2 3 2 】

次いで、ゲート絶縁膜 1 0 4 上に半導体膜を形成し、この半導体膜を、レジストパターンを用いたエッチングにより選択的に除去する。これにより、半導体膜 1 0 3 が形成される。その後、レジストパターンを除去する。

## 【 0 2 3 3 】

次いで、半導体膜 1 0 3 上にレジストパターンを形成し、このレジストパターンをマスクとして半導体膜 1 0 3 に不純物を注入する。これにより、不純物領域 1 0 3 a , 1 0 3 b 、及びゲート電極 1 0 5 a , 1 0 5 b 相互間に位置する不純物領域が形成される。なお、基板 1 0 0 がガラス等の透過性を有する材料から形成されている場合、レジストパターンを形成する際に、露光用のマスクを用いずに、ゲート配線を露光用パターンとして基板 1 0 0 の裏面から露光することにより、レジストパターンを形成する場合もある。この場合は露光用のマスクを用いない分だけ工程数を少なくできるため、製造コストを削減できる。また、自己整合的にレジストパターンを形成できるため、レジストパターンのずれが抑制され、このずれを考慮しなくても良い、という利点もある。その後の工程は、第 2 の実施形態と同様である。

20

## 【 0 2 3 4 】

本実施形態でも、第 2 の実施形態と同様の効果を得ることができる。なお、第 3 ~ 第 4 の実施形態それぞれに示した F F S 方式又は I P S 方式の液晶表示装置において、画素を駆動する薄膜トランジスタを、本実施形態と同様の構造を有するボトムゲート型の薄膜トランジスタとしてもよい。また、本実施形態において、第 2 の電極 1 1 2 及び開口パターン 1 1 2 a の形状を、第 4 の実施形態で示した形状にしてもよい。

30

## 【 0 2 3 5 】

( 第 1 9 の実施形態 )

図 1 9 ( A ) は、本発明の第 1 9 の実施形態に係る F F S 方式の液晶表示装置の構成を説明する為の平面図である。図 1 9 ( B ) は、図 1 9 ( A ) の I - J 断面図及び K - L 断面図である。本実施形態に係る液晶表示装置は、画素電極となる第 2 の電極 1 1 2 を制御する薄膜トランジスタの構成が異なる点、第 2 層間絶縁膜 1 1 1 がない点、第 2 の電極 1 1 2 及び第 1 配向膜 1 1 3 が第 1 層間絶縁膜 1 0 7 上に形成されている点、ソース配線 1 0 8 及び接続用導電膜 1 0 9 がゲート絶縁膜 1 0 4 上に形成されている点、及び接続用導電膜 1 1 0 が第 2 の電極 1 1 2 と同一層に形成されている点を除いて、第 2 の実施形態と同様の構成である。以下、第 2 の実施形態と同様の構成については同一の符号を付し、説明を省略する。

40

## 【 0 2 3 6 】

従って、第 2 の実施形態乃至第 1 8 の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

## 【 0 2 3 7 】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立

50

っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることとも可能である。

【0238】

本実施形態において薄膜トランジスタ122はボトムゲート型であり、ゲート配線105上にゲート絶縁膜104が形成されている。ゲート絶縁膜104上には、チャネル領域となる半導体膜123が形成されている。半導体膜123は、例えばアモルファスシリコン膜である。

【0239】

半導体膜123は、n型半導体膜124aを介してソース配線108と電氣的に接続しており、かつn型半導体膜124bを介して接続用導電膜109と電氣的に接続している。n型半導体膜124a、124bは、例えばリン又はヒ素が導入されたポリシリコン膜であり、ソース又はドレインとして機能する。

10

【0240】

本実施形態に係る液晶表示装置の製造方法は、以下の通りである。まず、基板100上に第1の電極101及び絶縁膜102を形成する。次いで、絶縁膜102上に導電膜を形成する。

【0241】

なお、導電膜は、アルミニウム(Al)、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)、ネオジウム(Nd)、クロム(Cr)、ニッケル(Ni)、白金(Pt)、金(Au)、銀(Ag)から構成された群から選ばれた一つ又は複数の元素、又は前記群から選ばれた一つ又は複数の元素を成分とする化合物若しくはこの化合物を組み合わせた物質、又は前記群から選ばれた一つ又は複数の元素とシリコンの化合物(シリサイド)から形成される。また、n型不純物が導入されたシリコン(Si)を用いてもよい。

20

【0242】

次いで、この導電膜を、レジストパターンを用いたエッチングにより選択的に除去する。これにより、絶縁膜102上には、ゲート配線105及び補助配線106が形成される。その後、レジストパターンを除去する。次いで、ゲート絶縁膜104を形成する。

【0243】

次いで、ゲート絶縁膜104上に半導体膜を例えばCVD法により形成し、この半導体膜を、レジストパターンを用いたエッチングにより選択的に除去する。これにより、半導体膜123が形成される。その後、レジストパターンを除去する。

30

【0244】

次いで、半導体膜123上及びゲート絶縁膜104上に半導体膜を形成し、この半導体膜にn型の不純物を注入する。次いで、この半導体膜を、レジストパターンを用いたエッチングにより選択的に除去する。これにより、半導体膜123上にはn型半導体膜124a、124bが形成される。その後、レジストパターンを除去する。

【0245】

次いで、半導体膜123、n型半導体膜124a、124b及びゲート絶縁膜104それぞれの上に導電膜を形成し、この導電膜を、レジストパターンを用いたエッチングにより選択的に除去する。これにより、ソース配線108及び接続用導電膜109が形成される。その後、レジストパターンを除去する。

40

【0246】

次いで、第1層間絶縁膜107を形成する。次いで、第1層間絶縁膜107に、接続用導電膜109上に位置する接続孔を形成する。なお本工程において、第1層間絶縁膜107及びゲート絶縁膜104には補助配線106上に位置する接続孔が形成され、第1層間絶縁膜107、ゲート絶縁膜104、及び絶縁膜102には第1の電極101上に位置する接続孔が形成される。

【0247】

次いで、第1層間絶縁膜107上及び各接続孔内に、光透過性を有する導電膜(例えば

50

I T O膜、I Z O膜、Z n O膜、又はS i膜)を形成し、この導電膜を、レジストパターンを用いたエッチングにより選択的に除去する。これにより、第2の電極112及び接続用導電膜110が形成される。次いで、第1層間絶縁膜107、第2の電極112、及び接続用導電膜110それぞれの上に第1配向膜113を形成する。以降の工程は、第2の実施形態に係る液晶表示装置の製造方法と同様である。

#### 【0248】

本実施形態によっても、第2の実施形態と同様の効果を得ることができる。なお、n型半導体膜124a、124bを形成せずに、ソース配線108及び接続用導電膜109を直接半導体膜123に接続しても良い。また、第2の電極112の開口パターンの形状を、第5の実施形態と同様の形状にしてもよい。

10

#### 【0249】

また、第6～第18の実施形態に示したF F S方式の液晶表示装置及び第5の実施形態に示したI P S方式の液晶表示装置それぞれにおいて、本実施形態と同様に、薄膜トランジスタの構成を変更し、第2層間絶縁膜111を形成せず、第2の電極112及び第1配向膜113を第1層間絶縁膜107上に形成し、ソース配線108及び接続用導電膜109をゲート絶縁膜104上に形成し、接続用導電膜110を第2の電極112と同一層に形成してもよい。

#### 【0250】

(第20の実施形態)

図20(A)は、本発明の第20の実施形態に係るF F S方式の液晶表示装置の構成を説明する為の平面図である。図20(B)は、図20(A)のM - N断面図及びO - P断面図である。本実施形態は、接続用導電膜110が接続用導電膜109と第1の電極101を電気的に接続している点、及び第2の電極112が補助配線106に接続している点、及び基板100に対して垂直な方向から見た場合に第2の電極112が第1の電極101の外側に食い出している点を除いて、第19の実施形態と同様の構成である。第1の電極101は画素電極として機能し、第2の電極112は共通電極として機能する。

20

#### 【0251】

本実施形態に係る液晶表示装置の製造方法は、第19の実施形態に係る液晶表示装置の製造方法と同様である。このため、第19の実施形態で説明した内容は本実施形態にも適用することができる。

30

#### 【0252】

従って、第2の実施形態乃至第19の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

#### 【0253】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

#### 【0254】

本実施形態によっても、第2の実施形態と同様の効果を得ることができる。なお、n型半導体膜124a、124bを形成せずに、ソース配線108及び接続用導電膜109を直接半導体膜123に接続しても良い。また本実施形態において、第2の電極112の開口パターンの形状を、第4の実施形態と同様の形状にしてもよい。

40

#### 【0255】

また、第1の電極101にも開口パターンを形成してもよい。この場合、I P S方式で液晶の配向方向を制御する装置になる。なお、第1の電極101及び第2の電極112の形状並びにこれら電極が有する開口パターンの形状は、例えば第4の実施形態に示した形状である。

#### 【0256】

(第21の実施形態)

図21(A)は、本発明の第21の実施形態に係るF F S方式の液晶表示装置の構成を

50

説明する為の断面図である。この断面図は、図3(A)のE-F断面及びG-H断面に相当する断面を示している。本実施形態は、図3(B)に示した第2層間絶縁膜111が形成されていない点、第2の電極112が第1層間絶縁膜107上に位置している点、及び第2の電極112の一部が接続用導電膜110上に位置している点を除いて、第3の実施形態と同様の構成である。

【0257】

本実施形態に係る液晶表示装置の製造方法は、第2層間絶縁膜111の形成工程が省略される点を除いて、第3の実施形態と略同様である。従って、第3の実施形態で説明した内容は本実施形態にも適用することが可能である。以下、第3の実施形態と同様の構成部分については同一の符号を付し、説明を省略する。

10

【0258】

なお、第2の電極112は、ソース配線108などと同時に形成してもよい。つまり、同様な材料を用いて、同時に加工して形成してもよい。その結果、透光性を有する電極で形成する工程を省くことが出来、コストを低減することが出来る。

【0259】

よって、第2の電極112は、光透過性を有していなくてもよい。つまり、第2の電極112は光を反射する性質を持っていたてもよい。

【0260】

従って、第2の実施形態乃至第20の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

20

【0261】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

【0262】

本実施形態によっても、第3の実施形態と同様の効果を得ることができる。また、第2層間絶縁膜111の形成工程が省略されるため、製造コストを低くすることができる。また、このような構造にしても、下地膜として機能する絶縁膜102の下に第1の電極101が配置されているため、第1の電極101と第2の電極112の間隔を十分に大きくすることができ、液晶114に適切な電界を加えることができる。

30

【0263】

なお、第2、第6～第18の実施形態で示したFFS方式の液晶表示装置、並びに第4及び第5の実施形態で示したIPS方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第2層間絶縁膜111を形成せずに第2の電極112を第1層間絶縁膜107上に配置させ、第2の電極112の一部を接続用導電膜110上に位置させてもよい。この場合も本実施形態と同様の効果を得ることができる。

【0264】

(第22の実施形態)

図21(B)は、本発明の第22の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の断面図である。この断面図は、図1(A)のE-F断面及びG-H断面に相当する断面を示している。本実施形態は、第2の電極112の全てが第1層間絶縁膜107上に位置している点、及び接続用導電膜110の一部が第2の電極112上に位置している点を除いて、第21の実施形態と同様の構成である。

40

【0265】

本実施形態に係る液晶表示装置の製造方法は、第2の電極112が形成された後、ソース配線108、接続用導電膜109、及び接続用導電膜110が形成される点を除いて、第21の実施形態と略同様である。従って、第21の実施形態で説明した内容は、本実施形態にも適用することが可能である。以下、第21の実施形態と同様の構成部分については同一の符号を付し、説明を省略する。

【0266】

50

従って、第2の実施形態乃至第21の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

【0267】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

【0268】

本実施形態によっても、第21の実施形態と同様の効果を得ることができる。また、第2の電極112上に接続用導電膜110が位置しているため、第2の電極112の断線を防止することができる。つまり、第21の実施形態のように第2の電極112が接続用導電膜110の上部に形成されると、第2の電極112より接続用導電膜110が厚く形成されることが多いため、接続用導電膜110端部で第2の電極112が断線を起こしてしまう可能性がある。一方、本実施形態のように第2の電極112を接続用導電膜110の下部に形成すれば、第2の電極112の断線を防止できる。なお、上記したように接続用導電膜110は厚く形成される場合が多いため、接続用導電膜110が断線を起こす可能性は低い。また、第2層間絶縁膜111の形成工程が省略されるため、製造コストを低くすることができる。また、このような構造にしても、下地膜として機能する絶縁膜102の下に第1の電極101が配置されているため、第1の電極101と第2の電極112の間隔を十分に大きくすることができ、液晶114に適切な電界を加えることができる。

【0269】

なお、第2、第6～第18の実施形態で示したFFS方式の液晶表示装置、並びに第4及び第5の実施形態で示したIPS方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第2層間絶縁膜111を形成せずに第2の電極112を第1層間絶縁膜107上に配置させ、接続用導電膜110の一部を第2の電極112上に位置させても、本実施形態と同様の効果を得ることができる。

【0270】

(第23の実施形態)

図22は、本発明の第23の実施形態に係るFFS方式の液晶表示装置の電極の形状を説明する為の断面図である。この断面図は、図3(A)のE-F断面及びG-H断面に相当する断面を示している。本実施形態は、第2層間絶縁膜111上に金属膜110aが形成されており、この金属膜110aを介して第2の電極112と接続用導電膜110が電氣的に接続している点を除いて、第3の実施形態と同様である。従って、第3の実施形態で説明した内容は本実施形態にも適用することが可能である。以下、第3の実施形態と同様の構成部分については同一の符号を付し、説明を省略する。

【0271】

従って、第2の実施形態乃至第22の実施形態で述べた内容は、本実施形態に対しても適用することが可能である。

【0272】

また、さまざまな図を用いて述べてきたが、1つの図は、様々な構成要件により成り立っている。したがって、各々の図の中から、各々の構成要件に関して、組み合わせて、さらなる構成を作ることにも可能である。

【0273】

金属膜110aは、一部が第2層間絶縁膜111に形成された接続孔に埋め込まれることにより、接続用導電膜110に電氣的に接続している。第2の電極112は、一部が金属膜110aに位置することにより、金属膜110aに電氣的に接続している。

【0274】

また、本実施形態に係る液晶表示装置の製造方法は、第2層間絶縁膜111に接続孔を形成する工程と、第2の電極112を形成する工程の間に、金属膜110aを形成する工程がある点を除いて、第3の実施形態と同様である。金属膜110aは、第2層間絶縁膜111上及び接続孔中に金属膜を形成し、この金属膜を、レジストパターンを用いたエッ

チングにより選択的に除去することにより形成される。

【0275】

本実施形態によっても、第3の実施形態と同様の効果を得ることができる。

【0276】

なお、第4の実施形態に示したIPS方式の液晶表示装置において、金属膜110aを形成しても良い。また、第2、第6～第18の実施形態で説明したFFS方式の液晶表示装置、並びに第5の実施形態で説明したIPS方式の液晶表示装置それぞれにおいて、金属膜110aと同様の金属膜を接続用導電膜109の上方に設け、この金属膜を介して接続用導電膜109と第2の電極112が電氣的に接続するようにしてもよい。

【0277】

(第24の実施形態)

図23は、本発明の第24の実施形態に係るFFS方式の液晶表示装置の画素部の構成を説明する為の断面図である。本実施形態に係る液晶表示装置の画素部は、対向基板120側にカラーフィルタを配置せず、第1層間絶縁膜107の代わりに赤色のカラーフィルタ130r、青色のカラーフィルタ130b、及び緑色のカラーフィルタ130gを配置した点を除いて、第2の実施形態と略同様の構成である。従って、第2の実施形態乃至第23の実施形態で説明した内容は本実施形態にも適用できる。以下、第2の実施形態と同様の構成部分については同一の符号を付し、説明を省略する。なお、ゲート絶縁膜104は、カラーフィルタ130r、130b、130gと半導体膜103の間に位置する為、各カラーフィルタから半導体膜103に不純物が拡散することを抑制する、という機能も有することになる。

【0278】

なお、カラーフィルタとゲート電極105a、105bとの間に、無機材料の絶縁膜を配置してもよい。無機材料としては、酸化シリコン( $\text{SiO}_x$ )、窒化シリコン( $\text{SiN}_x$ )、酸化窒化シリコン( $\text{SiO}_x\text{N}_y$ :  $x > y$ )、窒化酸化シリコン( $\text{SiN}_x\text{O}_y$ :  $x > y$ )など、酸素又は窒素を有する絶縁物質を用いることができる。不純物の侵入をブロックするためには、窒素を多く含む材料にすることが望ましい。

【0279】

なお、カラーフィルタの色は、赤、青、緑以外の色でも良いし、3色よりも多く、例えば、4色や6色でもよい。例えば、イエローやシアンやマゼンタや白が追加されてよい。また、カラーフィルタだけでなく、ブラックマトリックスも配置してもよい。

【0280】

このように、基板100上にカラーフィルタを配置することにより、対向基板120との位置合わせを正確にやる必要がないため、容易に製造することが可能となり、コストが低減し、製造歩留まりが向上する。

【0281】

本実施形態に係る液晶表示装置の製造方法は、第1層間絶縁膜107を形成する工程の代わりにカラーフィルタ130r、130g、130bを形成する工程が入る点を除いて、第2の実施形態乃至第23の実施形態と同様である。カラーフィルタ130r、130g、130bは、カラーフィルタ層を形成する工程、カラーフィルタ層上にレジストパターンを形成する工程、及びレジストパターンをマスクとしてカラーフィルタ層を選択的にドライエッチングする工程を3回繰り返すことにより形成される。または、レジストを用いずに、感光性の材料や顔料などを用いて形成される。なお、カラーフィルタ層相互間にスペースが生じるが、このスペースには第2層間絶縁膜111が埋め込まれる。あるいは、さらに無機材料や有機材料が、積層される。あるいは、ブラックマトリックスなどが積層される。また、カラーフィルタ130r、130g、130bやブラックマトリックスは液滴吐出法(例えばインクジェット法)を用いても形成することができる。

【0282】

このため、液晶表示装置の製造工程数を減らすことができる。また、基板100側にカラーフィルタを設けているため、対向基板にカラーフィルタを設ける場合と比較して、対

10

20

30

40

50

向基板との間に位置ずれが生じても開口率が低下することを抑制できる。すなわち対向基板の位置ずれに対するマージンが大きくなる。

【0283】

図24(A)は、図23に示した液晶表示装置の平面図である。図24(A)に示すように、本液晶表示装置は、画素部150の周囲に、周辺駆動回路であるソース線駆動回路152及びゲート線駆動回路154が設けられている。ソース線駆動回路152及びゲート線駆動回路154それぞれの上には、赤色のカラーフィルタ130rが設けられていてもよい。カラーフィルタ130rが設けられることにより、ソース線駆動回路152及びゲート線駆動回路154が有する薄膜トランジスタの活性層の光劣化が防止され、かつ平坦化が図られている。

10

【0284】

図24(B)は、図24(A)の画素部150の一部(3×3行列)を拡大した図である。画素部150には、赤色のカラーフィルタ130r、青色のカラーフィルタ130b、及び緑色のカラーフィルタ130gがストライプ状に交互に配置されている。また、各画素が有する薄膜トランジスタ上には赤色のカラーフィルタ130rが配置されている。

【0285】

また、ソース配線(図示せず)及びゲート配線(図示せず)は、カラーフィルタの相互間のスペースと重なるように配置されているため、光漏れが生じることが抑制される。

【0286】

このようにカラーフィルタ130rはブラックマトリックスの役割を果たすため、従来必要であったブラックマトリックスの形成工程を省略することも可能である。

20

【0287】

以上、本実施形態によれば、第2の実施形態乃至第23の実施形態と同様の効果を得ることができる。また、第1層間絶縁膜107の代わりにカラーフィルタ130r、130b、130gを設けたため、液晶表示装置の製造工程数を減らすことができる。また、対向基板にカラーフィルタを設ける場合と比較して、対向基板との間に位置ずれが生じても、開口率の低下が抑制できる。すなわち対向基板の位置ずれに対するマージンが大きくなる。

【0288】

なお、図23では、ゲート電極105a、105bと、ソース配線108との間に、カラーフィルタを配置したが、これに限定されない。ソース配線108と第2の電極112の間に配置してもよい。

30

【0289】

また、カラーフィルタだけでなく、ブラックマトリックスも配置してもよい。

【0290】

なお、カラーフィルタとソース配線108との間や、カラーフィルタと第2の電極112との間に、無機材料の絶縁膜を配置してもよい。無機材料としては、酸化シリコン( $\text{SiO}_x$ )、窒化シリコン( $\text{SiN}_x$ )、酸化窒化シリコン( $\text{SiO}_x\text{N}_y$ :  $x > y$ )、窒化酸化シリコン( $\text{SiN}_x\text{O}_y$ :  $x > y$ )など、酸素又は窒素を有する絶縁物質を用いることができる。不純物の侵入をブロックするためには、窒素を多く含む材料にすることが望ましい。

40

【0291】

このように、第2の電極112の下にカラーフィルタやブラックマトリックスを配置することにより、液晶や配向膜に接する部分を平坦にすることが出来る。平坦にすることにより、液晶分子の配向乱れを抑えることができ、光漏れを抑制し、コントラストを向上させることが出来る。

【0292】

なお、第3～第18、第22の実施形態で示したFFS方式又はIPS方式の液晶表示装置において、本実施形態と同様に、第1層間絶縁膜107や第2層間絶縁膜111の代わりにカラーフィルタ130r、130b、130gを設けてもよい。この場合において

50

も、本実施形態と同様の効果を得ることができる。

【0293】

(第25の実施形態)

図25(A)は、本発明の第25の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の平面図であり、図25(B)は、図25(A)の画素部の構成を説明するための拡大図である。本実施形態は、カラーフィルタ130r, 130b, 130gのレイアウトを除いて、第24の実施形態と同様の構成である。従って、第24の実施形態で説明した内容は本実施形態にも適用できる。以下、第24の実施形態と同様の構成部分については同一の符号を付し、説明を省略する。

【0294】

本実施形態では、カラーフィルタ130r, 130b, 130gは、画素単位でマトリクス状に交互に配置されている。詳細には、青色のカラーフィルタ130b及び緑色の130gの隙間を埋めるように、赤色のカラーフィルタ130rが設けられている。また、周辺駆動回路であるソース線駆動回路152及びゲート線駆動回路154の上にもカラーフィルタ130rが設けられているが、ソース線駆動回路152及びゲート線駆動回路154それぞれと画素部150の間のスペースにも、カラーフィルタ130rが設けられている。このため、カラーフィルタ層相互間にスペースが生じることが抑制される。

【0295】

本実施形態によっても第24の実施形態と同様の効果を得ることができる。なお、第1層間絶縁膜107を形成した後に、第2層間絶縁膜111の代わりにカラーフィルタ130r, 130b, 130gを設けてもよい。この場合においても本実施形態と同様の効果を得ることができる。

【0296】

また、第3～第18、第23の実施形態で示したFFS方式又はIPS方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第1層間絶縁膜107や第2層間絶縁膜111の代わりにカラーフィルタ130r, 130b, 130gを設けてもよい。この場合においても、本実施形態と同様の効果を得ることができる。

【0297】

(第26の実施形態)

図26は、本発明の第26の実施形態に係るFFS方式の液晶表示装置の構成を説明する為の断面図である。本実施形態に係る液晶表示装置は、第1層間絶縁膜107の代わりにカラーフィルタ130r, 130b, 130gが設けられている点を除いて、第22の実施形態と同様の構成である。本実施形態におけるカラーフィルタ130r, 130b, 130gのレイアウトは、第25の実施形態に示したレイアウトと同様である。従って、第22の実施形態で説明した内容、及び第25の実施形態で説明した内容は、本実施形態にも適用することができる。以下、第22の実施形態と同様の構成、及び第25の実施形態と同様の構成については同一の符号を付し、説明を省略する。

【0298】

本実施形態においても第25の実施形態と同様の効果を得ることができる。なお、第19～第21の実施形態で示したFFS方式の液晶表示装置それぞれにおいて、本実施形態と同様に、第1層間絶縁膜107の代わりにカラーフィルタ130r, 130b, 130gを設けてもよい。この場合においても、本実施形態と同様の効果を得ることができる。

【0299】

なお、カラーフィルタ130r, 130b, 130gのレイアウトは、上記した第23～第25の実施形態に示したレイアウトに限定されるものではなく、三角モザイク配列、RGBG四画素配列、RGBW四画素配列等、様々なレイアウトを取ることができる。なお、これらの場合においても、薄膜トランジスタの活性層の上方に赤色のカラーフィルタ130rを配置することが望ましい。

【0300】

(第27の実施形態)

図27(A)～(D)それぞれは、本発明の第27の実施形態に係るFFS方式の液晶表示装置の電極の形状を説明する為の平面図である。本実施形態は、第2の電極112の形状を除いて、第2の実施形態と同様の構成であるため、第1の電極101及び第2の電極112を除いて図示を省略している。

【0301】

図27(A)において第2の電極112には、スリット状の開口パターン112d, 112eがそれぞれ複数形成されている。開口パターン112d, 112eはソース配線に対して斜めである。開口パターン112dは図中第2の電極112の上半分に形成されており、開口パターン112eは図中第2の電極112の下半分に形成されているが、互いの角度が異なる。

10

【0302】

図27(B)において第2の電極112は、円周に沿う形状であり、互いに半径が異なる複数の電極を同心円状に配置し、これらを接続した形状である。そして、各電極の相互間のスペースが、開口パターンの役割を果たしている。

【0303】

図27(C)において第2の電極112は、櫛歯状の2つの電極を、逆向きかつ櫛歯部分が互い違いになるように配置したものである。そして櫛歯部分の相互間に位置するスペースが開口パターンの役割を果たしている。

【0304】

図27(D)において第2の電極112は櫛歯状の形状を有しており、櫛歯部分の相互間に位置するスペースが開口パターンの役割を果たしている。

20

【0305】

本実施形態に係る液晶表示装置の製造方法は、いずれの場合においても第2の実施形態と略同様である。従って、第2の実施形態で述べた内容は本実施形態にも適用することができる。

【0306】

本実施形態によっても第2の実施形態と同様の効果を得ることができる。なお、第3、第4～第26の実施形態で示したFFS方式の液晶表示装置それぞれにおいて、第2の電極112の形状を図27のいずれかに示す形状にしてもよい。

【0307】

30

(第28の実施形態)

図28(A)～(D)それぞれは、本発明の第28の実施形態に係るIPS方式の液晶表示装置の電極の形状を説明する為の平面図である。本実施形態は、第1の電極101及び第2の電極112の形状を除いて、第4の実施形態と同様の構成であるため、第1の電極101及び第2の電極112を除いて、図示を省略している。

【0308】

図28(A)において第1の電極101の開口パターン101b、及び第2の電極112の開口パターン112fそれぞれは波線形状をしている。開口パターン101bは、第2の電極112のうち開口パターン112fが形成されていない領域の下方及びその周囲に位置している。

40

【0309】

図28(B)において第1の電極101は、長方形の本体部分の中央部に円形の開口パターン101cを設け、開口パターン101c内に、円周に沿う形状であり互いに半径が異なる複数の電極を開口パターン101cと同心円状に配置し、これら円周に沿う形状の電極それぞれを一本の直線状の電極で本体部分に接続した形状である。また、第2の電極112は、長方形の本体部分の中央部に円形の開口パターン112gを設け、開口パターン112g内に、円周に沿う形状の電極を開口パターン112gと同心円状に配置し、この電極と本体部分を直線状の電極で接続した形状である。なお、第2の電極112が有する円周に沿う形状の電極の数は、複数であってもよい。

【0310】

50

また、開口パターン 101c, 112g は互いに同心であるため、第 1 の電極 101 が有する円周に沿う形状の電極と、第 2 の電極 112 が有する円周に沿う形状の電極は、互いに同心である。なお、第 1 の電極 101 が有する円周に沿う形状の電極と、第 2 の電極 112 が有する円周に沿う形状の電極は、互いに半径が異なるため、互い違いかつ平行である。

【0311】

図 28 (C) において第 1 の電極 101 は、図中上下に延伸する直線状の電極を複数互いに平行に配置し、これらの上端部及び下端部それぞれを、図中横方向に延伸する直線状の電極で接続した形状である。また第 2 の電極 112 は櫛歯形状であり、櫛歯部分が、第 1 の電極 101 を構成する直線状の電極相互間のスペースに位置している。

10

【0312】

図 28 (D) において、第 1 の電極 101 及び第 2 の電極 112 それぞれは櫛歯形状であり、互いに逆向きに配置されている。そして櫛歯の部分は、互い違いに配置されている。

【0313】

本実施形態に係る液晶表示装置の製造方法は、いずれの場合においても第 4 の実施形態と略同様である。従って、第 4 の実施形態で述べた内容は本実施形態にも適用することができる。

【0314】

本実施形態によっても、第 4 の実施形態と同様の効果を得ることができる。なお、第 5 の実施形態に係る液晶表示装置において、第 1 の電極 101 及び第 2 の電極 112 の形状を、図 28 のいずれかに示した形状にしてもよい。

20

【0315】

(第 29 の実施形態)

図 29 は、本発明の第 29 の実施形態に係る液晶表示装置の回路構成を説明する為の回路図である。本実施形態に係る液晶表示装置において、複数の画素がマトリックス状に配置されている。各画素の構成は、図中縦方向に延伸する第 2 の補助配線 106a が形成されている点を除いて、上記した第 2 ~ 第 28 の実施形態に示した液晶表示装置が有する画素と同様の構成である。従って、第 2 ~ 第 28 の実施形態で説明した内容は、本実施形態にも適用することができる。以下、第 2 ~ 第 28 の実施形態と同様の構成部分については同一の符号を付し、説明を省略する。

30

【0316】

第 2 の補助配線 106a は補助配線 106 と同一層に形成されており、補助配線 106 と交差する部分それぞれで補助配線 106 と電氣的に接続している。

【0317】

また、画素は、薄膜トランジスタ 121, 122 に接続する容量  $C_s$  及び容量  $C_{1s}$  を有している。容量  $C_s$  は、第 1 の電極 101、第 2 の電極 112 のうち開口パターンが形成されていない部分、及びこれらの相互間に位置する各絶縁膜によって形成された容量である。容量  $C_{1s}$  は、第 1 の電極 101 のうち第 2 の電極 112 の開口パターンと重なっている部分と、これの上方に位置する部分とで形成された容量である。これらの容量が形成されることにより保持容量が大きくなる。

40

【0318】

本実施形態によっても第 2 ~ 第 28 の実施形態と同様の効果を得ることができる。また、第 2 の補助配線 106a を設けたことにより、すべての画素において、共通電極の電位を同一の値に保ちやすくなる。なお、本実施形態に係る液晶表示装置は、FFS 方式であってもよいし IPS 方式であってもよい。

【0319】

(第 30 の実施形態)

図 30 はそれぞれ、第 30 の実施形態に係る液晶表示装置の回路図である。本実施形態に係る液晶表示装置は、FFS 方式又は IPS 方式の液晶表示装置であり、一つの画素が

50

複数（例えば二つ）のサブ画素で構成されている。各サブ画素の構造は、第2～第28の実施形態で示した液晶表示装置が有する画素のいずれかと同様の構造である。従って、第2～第28の実施形態で説明した内容は本実施形態にも適用可能である。以下、第2～第28の実施形態と同様の構成部分については同一の符号を付し、説明を省略する。

#### 【0320】

図30（A）に示した例において、同一の画素を構成する複数のサブ画素は、同一のゲート配線105に電氣的に接続しており、かつ互いに異なるソース配線108及び補助配線106に電氣的に接続している。ソース配線108は、一つの画素列についてサブ画素の数と同数（図30（A）では2本）形成されている。このため、各サブ画素別に異なる信号を送信することができる。

10

#### 【0321】

図30（B）に示した例において、同一の画素を構成する複数のサブ画素が互いに異なるゲート配線105に電氣的に接続しており、かつ同一の補助配線106に電氣的に接続している。

#### 【0322】

なお、各サブ画素は容量 $C_s$ 及び容量 $C_{1s}$ を有している。これらの容量は、第29の実施形態と同様の構成であるため、説明を省略する。

#### 【0323】

本実施形態によれば、第2～第28の実施形態と同様の効果を得ることができる。また、一つの画素を複数のサブ画素で構成したため、視野角をさらに広げることができる。なお、画素に冗長性を持たせることができるという効果、及び面積階調表示が可能である、という効果も得ることができる。

20

#### 【0324】

（第31の実施形態）

図31、図32、及び図33を参照しつつ、第31の実施形態に係る液晶表示装置の製造方法について説明する。本実施形態は、第3の実施形態に示した構造を有する液晶表示装置の製造方法の一例である。この製造方法を用いることによって、共通電極と画素電極の間隔の自由度が向上する。画素電極が有する開口パターンの配置間隔や開口パターンの幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口パターンの大きさや幅や間隔も自由に設定することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。すなわち、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、最適な電界を加えることで、視野角が広がる。なお、図31、図32、及び図33では層間絶縁膜を単層構造にしたが、二層構造にしてもよい。

30

#### 【0325】

まず、図31（A）に示すように、基板800上に光透過性を有する導電膜を形成する。基板800は、ガラス基板、石英基板、アルミナなど絶縁物で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコン基板、または金属板である。また、基板800は、ステンレスなどの金属または半導体基板などの表面に酸化珪素や窒化珪素などの絶縁膜を形成した基板であってもよい。なお、基板800にプラスチック基板を用いる場合、PC（ポリカーボネート）、PES（ポリエーテルサルフォン）、PET（ポリエチレンテレフタレート）もしくはPEN（ポリエチレンナフタレート）等のガラス転移点が比較的高いものを用いることが好ましい。

40

#### 【0326】

また、導電膜は、例えばITO膜、又はSi元素を含むインジウム錫酸化物や酸化インジウムに2～20wt%の酸化亜鉛（ZnO）を混合したIZO（Indium Zinc Oxide）膜である。

#### 【0327】

次いで、この導電膜上にフォトリジスト膜を形成し、このフォトリジスト膜を露光及び

50

現像する。これにより、導電膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして導電膜をエッチングする。これにより、基板 800 上には、画素電極である第 1 の電極 801 が形成される。

その後、レジストパターンを除去する。

#### 【0328】

次いで、第 1 の電極 801 上及び基板 800 上に絶縁膜 802 を形成する。絶縁膜 802 は、例えば窒化シリコン ( $\text{SiN}_x$ ) 膜上に酸化シリコン膜 ( $\text{SiO}_x$ ) を積層したものであるが、他の絶縁物 (例えば酸化窒化シリコン ( $\text{SiO}_x\text{N}_y$ ) ( $x > y$ ) 又は窒化酸化シリコン ( $\text{SiN}_x\text{O}_y$ ) ( $x > y$ )) であってもよい。

#### 【0329】

ここで、酸化シリコン膜や酸化窒化シリコン膜などからなる絶縁膜 802 の表面に高密度プラズマによる窒化処理を行うことによって、絶縁膜 802 の表面に窒化膜を形成してもよい。

#### 【0330】

高密度プラズマは、例えば 2.45 GHz のマイクロ波を用いることによって生成され、電子密度が  $1 \times 10^{11} \sim 1 \times 10^{13} / \text{cm}^3$  かつ電子温度が 2 eV 以下、イオンエネルギーが 5 eV 以下のものであるとする。このような高密度プラズマは活性種の運動エネルギーが低く、従来のプラズマ処理と比較してプラズマによるダメージが少なく、欠陥の少ない膜を形成することができる。マイクロ波を発生するアンテナから絶縁膜 802 までの距離は 20 ~ 80 mm、好ましくは 20 ~ 60 mm とするとよい。

#### 【0331】

窒素雰囲気、例えば窒素と希ガスを含む雰囲気下、または窒素と水素と希ガスを含む雰囲気下、またはアンモニアと希ガスを含む雰囲気下において、上記高密度プラズマ処理を行うことによって絶縁膜 802 の表面を窒化することができる。窒化膜は基板 800 からの不純物の拡散を抑制することができ、また上記高密度プラズマ処理によって極めて薄く形成できるため、その上に形成される半導体膜への応力の影響を少なくできる。

#### 【0332】

次いで、図 31 (B) に示すように、絶縁膜 802 上に、結晶性半導体膜 (例えばポリシリコン膜) を形成する。結晶性半導体膜の形成方法としては、絶縁膜 802 上に直接結晶性半導体膜を形成する方法、及び、絶縁膜 802 上に非晶質半導体膜を形成した後に結晶化させる方法が挙げられる。

#### 【0333】

非晶質半導体膜を結晶化させる方法としては、レーザー光を照射する方法、半導体膜の結晶化を助長させる元素 (例えばニッケル等の金属元素) を用いて加熱して結晶化させる方法、又は、半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させた後、レーザー光を照射する方法を用いることができる。もちろん前記元素を用いずに非晶質半導体膜を熱結晶化させる方法を用いることもできる。ただし基板が石英基板、シリコンウエハなど高温に耐えられるものに限られる。

#### 【0334】

レーザー照射を用いる場合、連続発振型のレーザービーム (CW レーザービーム) やパルス発振型のレーザービーム (パルスレーザービーム) を用いることができる。ここで用いることができるレーザービームは、Ar レーザー、Kr レーザー、エキシマレーザーなどの気体レーザー、単結晶の YAG、 $\text{YVO}_4$ 、フォルステライト ( $\text{Mg}_2\text{SiO}_4$ )、 $\text{YAlO}_3$ 、 $\text{GdVO}_4$ 、若しくは多結晶 (セラミック) の YAG、 $\text{Y}_2\text{O}_3$ 、 $\text{YVO}_4$ 、 $\text{YAlO}_3$ 、 $\text{GdVO}_4$  に、ドーパントとして Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta のうち 1 種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti: サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものが挙げられる。このようなレーザービームの基本波、及びこれらの基本波の第 2 高調波から第 4 高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、N

10

20

30

40

50

d :  $\text{YVO}_4$  レーザー (基本波  $1064 \text{ nm}$ ) の第2高調波 ( $532 \text{ nm}$ ) や第3高調波 ( $355 \text{ nm}$ ) を用いることができる。このときレーザーのエネルギー密度は  $0.01 \sim 100 \text{ MW/cm}^2$  程度 (好ましくは  $0.1 \sim 10 \text{ MW/cm}^2$ ) が必要である。そして、走査速度を  $10 \sim 2000 \text{ cm/sec}$  程度として照射する。

#### 【0335】

なお、単結晶の  $\text{YAG}$ 、 $\text{YVO}_4$ 、フォルステライト ( $\text{Mg}_2\text{SiO}_4$ )、 $\text{YAlO}_3$ 、 $\text{GdVO}_4$ 、若しくは多結晶 (セラミック) の  $\text{YAG}$ 、 $\text{Y}_2\text{O}_3$ 、 $\text{YVO}_4$ 、 $\text{YAlO}_3$ 、 $\text{GdVO}_4$  に、ドーパントとして  $\text{Nd}$ 、 $\text{Yb}$ 、 $\text{Cr}$ 、 $\text{Ti}$ 、 $\text{Ho}$ 、 $\text{Er}$ 、 $\text{Tm}$ 、 $\text{Ta}$  のうち1種または複数種添加されているものを媒質とするレーザー、 $\text{Ar}$  イオンレーザー、または  $\text{Ti}$  : サファイアレーザーは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって  $10 \text{ MHz}$  以上の発振周波数でパルス発振をさせることも可能である。  $10 \text{ MHz}$  以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。

10

#### 【0336】

媒質としてセラミック (多結晶) を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数  $\text{mm}$ 、長さ数十  $\text{mm}$  の円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。

20

#### 【0337】

発光に直接寄与する媒質中の  $\text{Nd}$ 、 $\text{Yb}$  などのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザーの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。

#### 【0338】

さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザービームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザービームを、光学系を用いて整形することによって、短手の長さ  $1 \text{ mm}$  以下、長手の長さ数  $\text{mm} \sim$  数  $\text{m}$  の線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長手方向にエネルギー分布の均一なものとなる。

30

#### 【0339】

この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。

40

#### 【0340】

このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。

#### 【0341】

非晶質半導体膜の結晶化を助長させる元素を用いて加熱して結晶化させる方法としては、特開平8-78329号公報記載の技術を用いることができる。同公報記載の技術は、非晶質半導体膜 (アモルファスシリコン膜とも呼ばれる) に対して結晶化を助長する金属元素を添加し、加熱処理を行うことで添加領域を起点として非晶質半導体膜を結晶化させるものである。

#### 【0342】

50

また、加熱処理の代わりに強光の照射を行うことにより、非晶質半導体膜の結晶化を行うこともできる。この場合、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源を1～60秒、好ましくは30～60秒点灯させ、それを1回～10回、好ましくは2～6回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的に600～1000程度にまで加熱されるようにする。なお、必要であれば、強光を照射する前に非晶質構造を有する非晶質半導体膜に含有する水素を放出させる熱処理を行ってもよい。また、加熱処理と強光の照射の双方を行うことにより結晶化を行ってもよい。

10

#### 【0343】

加熱処理後に結晶性半導体膜の結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶性半導体膜に対してレーザー光を大気または酸素雰囲気中で照射してもよい。レーザー光としては、上述したものをを用いることが可能である。

#### 【0344】

また、添加した元素を結晶性半導体膜から除去することが必要であるが、その方法を以下に説明する。まずオゾン含有水溶液（代表的にはオゾン水）で結晶性半導体膜の表面を処理することにより、結晶性半導体膜の表面に酸化膜（ケミカルオキシドと呼ばれる）からなるバリア層を1nm～10nmの厚さで形成する。バリア層は、後の工程でゲッターリング層のみを選択的に除去する際にエッチングストッパーとして機能する。

20

#### 【0345】

次いで、バリア層上に希ガス元素を含むゲッターリング層をゲッターリングサイトとして形成する。ここでは、CVD法又はスパッタリング法により希ガス元素を含む半導体膜をゲッターリング層として形成する。ゲッターリング層を形成するときには、希ガス元素がゲッターリング層に添加されるようにスパッタリング条件を適宜調節する。希ガス元素としては、ヘリウム（He）、ネオン（Ne）、アルゴン（Ar）、クリプトン（Kr）、キセノン（Xe）から選ばれた一種または複数種を用いる。

#### 【0346】

なお、不純物元素であるリンを含む原料ガスを用いた場合やリンを含むターゲットを用いてゲッターリング層を形成した場合、希ガス元素によるゲッターリングに加え、リンのクーロン力を利用してゲッターリングを行うことができる。また、ゲッターリングの際、金属元素（例えばニッケル）は酸素濃度の高い領域に移動しやすい傾向があるため、ゲッターリング層に含まれる酸素濃度は、例えば $5 \times 10^{18} \text{ cm}^{-3}$ 以上とすることが望ましい。

30

#### 【0347】

次いで結晶性半導体膜、バリア層およびゲッターリング層に熱処理（例えば加熱処理または強光を照射する処理）を行って、金属元素（例えばニッケル）のゲッターリングを行い、結晶性半導体膜中における金属元素を低濃度化、又は除去する。

#### 【0348】

次いでバリア層をエッチングストッパーとして公知のエッチング方法を行い、ゲッターリング層のみを選択的に除去する。その後酸化膜からなるバリア層を、例えばフッ酸を含むエッチャントにより除去する。

40

#### 【0349】

ここで、作製されるTFETのしきい値特性を考慮して不純物イオンをドーピングしてもよい。

#### 【0350】

次いで、結晶性半導体膜上にフォトリソスト膜（図示せず）を塗布法により塗布し、このフォトリソスト膜を露光及び現像する。塗布法とはスピンコート法、スプレー法、スクリーン印刷法、ペイント法などのことである。これにより、結晶性半導体膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして結晶性半導体膜

50

をエッチングする。これにより、絶縁膜 802 上には、結晶性半導体膜 803 が形成される。

【0351】

次いで、結晶性半導体膜 803 の表面をフッ酸含有エッチャントなどで洗浄した後、結晶性半導体膜 803 上にゲート絶縁膜 804 を 10 nm ~ 200 nm の厚さで形成する。ゲート絶縁膜 804 は、シリコンを主成分とする絶縁膜、例えば酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜などで形成される。また単層であっても積層膜であってもよい。なお、絶縁膜 802 上にもゲート絶縁膜 804 が形成される。

【0352】

次いで、図 31 (C) に示すように、ゲート絶縁膜 804 を洗浄した後、ゲート絶縁膜 804 上に、第 1 の導電膜及び第 2 の導電膜を、順に形成する。第 1 の導電膜は、例えばタンゲステン膜であり、第 2 の導電膜は窒化タンタル膜である。

【0353】

次いで、第 2 の導電膜上にフォトリソ膜 (図示せず) を塗布し、このフォトリソ膜を露光及び現像する。これにより、第 2 の導電膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして、第 1 の導電膜及び第 2 の導電膜を第 1 の条件でエッチングし、さらに、第 2 の導電膜を第 2 の条件でエッチングする。これにより、結晶性半導体膜 803 上には第 1 のゲート電極 805 a, 805 b、及び第 2 のゲート電極 806 a, 806 b が形成される。第 1 のゲート電極 805 a, 805 b は相互に離間している。第 2 のゲート電極 806 a は第 1 のゲート電極 805 a 上に位置しており、第 2 のゲート電極 806 b は第 1 のゲート電極 805 b 上に位置している。第 1 のゲート電極 805 a, 805 b それぞれの側面の傾斜角は、第 2 のゲート電極 806 a, 806 b それぞれの側面の傾斜角より緩やかである。

【0354】

また、本エッチング処理によって、第 1 の電極 801 の近くに、第 1 の配線 807 及び、第 1 の配線 807 上に位置する第 2 の配線 808 が形成される。ここで上記した各ゲート電極及び各配線は、基板 800 に垂直な方向からみた場合に角が丸くなるように引き回すのが好ましい。角部を丸くすることによって、ゴミなどが配線の角部に残るのを防止することができ、ゴミが原因で発生する不良を抑制し、歩留まりを向上できる。その後、フォトリソ膜を除去する。

【0355】

次いで、図 31 (D) に示すように、第 1 のゲート電極 805 a, 805 b、及び第 2 のゲート電極 806 a, 806 b をマスクとして、結晶性半導体膜 803 に第 1 導電型 (例えば n 型) の不純物元素 809 (例えばリン) を注入する。これにより、結晶性半導体膜 803 には、第 1 の不純物領域 810 a, 810 b, 810 c が形成される。第 1 の不純物領域 810 a は、薄膜トランジスタのソースとなる領域に位置しており、第 1 の不純物領域 810 c は、薄膜トランジスタのドレインとなる領域に位置している。第 1 の不純物領域 810 b は、第 1 のゲート電極 805 a, 805 b 相互間に位置している。

【0356】

次いで、図 31 (E) に示すように、第 1 のゲート電極 805 a, 805 b、第 2 のゲート電極 806 a, 806 b それぞれを覆うように、フォトリソ膜を塗布し、このフォトリソ膜を露光及び現像する。これにより、第 1 のゲート電極 805 a、第 2 のゲート電極 806 a それぞれの上面及びその周囲、並びに第 1 のゲート電極 805 b、第 2 のゲート電極 806 b それぞれの上面及びその周囲は、レジストパターン 812 a, 812 b で覆われる。次いで、レジストパターン 812 a, 812 b をマスクとして、結晶性半導体膜 803 に第 1 導電型の不純物元素 811 (例えばリン) を注入する。これにより、第 1 の不純物領域 810 a, 810 b, 810 c それぞれの一部には第 1 導電型の不純物元素 811 が再び注入され、第 2 の不純物領域 813 a, 813 b, 813 c が形成される。なお、第 1 の不純物領域 810 a, 810 b, 810 c それぞれの残りの部分は、

10

20

30

40

50

第3の不純物領域814a, 814b, 814c, 814dとして残る。

【0357】

その後、図32(A)に示すように、レジストパターン812a, 812bを除去する。次いで、ほぼ全面を覆う絶縁膜(図示せず)を形成する。この絶縁膜は、例えば酸化シリコン膜であり、プラズマCVD法により形成される。

【0358】

次いで、結晶性半導体膜803に熱処理を行い、それぞれに添加された不純物元素を活性化する。この熱処理は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法を複数組み合わせた方法による処理である。

10

【0359】

上記した熱処理により、不純物元素が活性化すると同時に、結晶性半導体膜803を結晶化する際に触媒として使用した元素(例えばニッケル等の金属元素)が、高濃度の不純物(例えばリン)を含む第2の不純物領域813a, 813b, 813cにグッタリングされ、結晶性半導体膜803のうち主にチャネル形成領域となる部分中のニッケル濃度が低減する。その結果、チャネル形成領域の結晶性がよくなる。従って、TFETのオフ電流値は下がり、かつ高い電界効果移動度が得られる。このようにして、良好な特性を有するTFETが得られる。

【0360】

次いで、結晶性半導体膜803を覆うように、絶縁膜815を形成する。絶縁膜815は、例えば窒化シリコン膜であり、プラズマCVD法により形成される。次いで、絶縁膜815上に、層間絶縁膜816となる平坦化膜を形成する。層間絶縁膜816としては、透光性を有する無機材料(酸化シリコン、窒化シリコン、酸素を含む窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはこれらの積層などを用いる。また、平坦化膜に用いる他の透光性を有する膜としては、塗布法によって得られるアルキル基を含むSiO<sub>x</sub>膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるPSB-K1、PSB-K31や触媒化成製塗布絶縁膜材料であるZRS-5PHが挙げられる。層間絶縁膜816は単層膜であっても多層膜であってもよい。

20

30

【0361】

次いで、層間絶縁膜816上にフォトリジスト膜(図示せず)を塗布し、このフォトリジスト膜を露光及び現像する。これにより、層間絶縁膜816上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜816、絶縁膜815、及びゲート絶縁膜804をエッチングする。これにより、層間絶縁膜816、絶縁膜815、及びゲート絶縁膜804には、接続孔817a, 817b, 817c, 817dが形成される。接続孔817aは、トランジスタのソースである第2の不純物領域813a上に位置しており、接続孔817bは、トランジスタのドレインである第2の不純物領域813c上に位置している。接続孔817cは第1の電極801上に位置しており、接続孔817dは第2の配線808上に位置している。その後、レジストパターンを除去する。

40

【0362】

次いで、図32(B)に示すように、接続孔817a, 817b, 817c, 817dそれぞれの中、及び層間絶縁膜816上に、第1の導電膜818を形成する。第1の導電膜818は透光性を有する導電膜であり、例えばITO膜、Si元素を含むインジウム錫酸化物や、酸化インジウムに更に2~20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成されたIZO(Indium Zinc Oxide)膜である。次いで、第1の導電膜818上に第2の導電膜819を形成する。第2の導電膜819は例え

50

ば金属膜である。

【0363】

次いで、第2の導電膜819上にフォトリジスト膜820を塗布する。次いで、フォトリジスト膜820の上方に、レチクル840を配置する。レチクル840は、ガラス基板上に半透膜パターン842a, 842b, 842c, 842dを形成し、さらに半透膜パターン842a, 842b, 842c, 842dそれぞれの一部上に、遮光パターン841a, 841b, 841cを形成したものである。半透膜パターン842a及び遮光パターン841aは接続孔817aの上方に位置し、半透膜パターン842b及び遮光パターン841bは接続孔817b及び接続孔817cの上方に位置し、半透膜パターン842c及び遮光パターン841cは接続孔817dの上方に位置し、半透膜パターン842dは第1の電極801の上方に位置する。

10

【0364】

次いで、レチクル840をマスクとして、フォトリジスト膜820を露光する。これにより、フォトリジスト膜820は、遮光パターン841a, 841b, 841cの下方に位置する部分と、半透膜パターン842a, 842b, 842c, 842dと遮光パターン841a, 841b, 841cが重なっていない部分の下方であって、第2の導電膜819の近傍に位置する下層部分とを除いて感光される。なお、感光していない部分には符号821a, 821b, 821c, 821dを付している。

【0365】

次いで、図32(C)に示すように、フォトリジスト膜820を現像する。これにより、フォトリジスト膜820のうち感光している部分が除去され、レジストパターン822a, 822b, 822c, 822dが形成される。レジストパターン822aは接続孔817aの上方に位置している。レジストパターン822bは接続孔817b、接続孔817cそれぞれの上方、及びこれらの間に位置している。レジストパターン822cは接続孔817dの上方及びその周囲に位置している。レジストパターン822dは第1の電極801の上方に位置している。なおレジストパターン822cのうち接続孔817dの上方以外の部分、及びレジストパターン822dは、他のレジストパターンと比べて薄い。

20

【0366】

次いで、図32(D)に示すように、レジストパターン822a, 822b, 822c, 822dをマスクとして第1の導電膜818及び第2の導電膜819をエッチングする。これにより、レジストパターン822a, 822b, 822c, 822dに覆われていない領域からは、第1の導電膜818及び第2の導電膜819が除去される。

30

【0367】

また、レジストパターン822a, 822b, 822c, 822dも徐々にエッチングされるため、エッチング処理中に、レジストパターンの薄い部分(具体的には、レジストパターン822cのうち接続孔817dの上方以外の部分、及びレジストパターン822d)が除去される。このため、レジストパターン822cのうち接続孔817dの上方以外の部分、及びレジストパターン822dそれぞれの下に位置する領域では、第2の導電膜819が除去され、第1の導電膜818のみが残る。その後、レジストパターン822a, 822b, 822cを除去する。

40

【0368】

このようにして、一枚のレジストパターン及び一回のエッチング処理によって、ソース配線823a, 824a、ドレイン配線823b, 824b、接続用導電膜824c及び、共通電極である第2の電極828が形成される。ソース配線823a, 824a及びドレイン配線823b, 824bは、結晶性半導体膜803に形成された各不純物領域、ゲート絶縁膜804、第1のゲート電極805a, 805b、及び第2のゲート電極806a, 806bと共に、薄膜トランジスタ825を形成している。また、ドレイン配線823b, 824bは、ドレインとなる不純物領域813cと第1の電極801とを電氣的に接続している。第2の電極828は、一部が接続孔817dに埋め込まれることにより、第2の配線808に電氣的に接続している。接続用導電膜824cは、接続孔817d上

50

に位置する第２の電極 ８ ２ ８ 上に位置している。

【 ０ ３ ６ ９ 】

その後、第１の配向膜 ８ ２ ６ を形成する。このようにして、アクティブマトリクス基板が形成される。なお、図 ３ １ 及び図 ３ ２ に示した処理によって、図 ３ ３ に示す液晶表示装置のゲート信号線駆動回路領域 ８ ５ ４ にも、薄膜トランジスタ ８ ２ ７ , ８ ２ ９ ( 図 ３ ３ ( B ) に図示 ) が形成される。また、図 ３ １ ( B ) ~ ( D ) に示す処理によって、アクティブマトリクス基板と外部とを接続する第１の端子電極 ８ ３ ８ a 及び第２の端子電極 ８ ３ ８ b ( 図 ３ ３ ( B ) に図示 ) が形成される。

【 ０ ３ ７ ０ 】

その後、図 ３ ３ ( A ) の平面図及び図 ３ ３ ( B ) の K - L 断面図に示すように、アクティブマトリクス基板上にアクリル樹脂膜等の有機樹脂膜を形成し、この有機樹脂膜を、レジストパターンを用いたエッチングにより選択的に除去する。これにより、アクティブマトリクス基板上には、柱状のスペーサ ８ ３ ３ が形成される。次いで、封止領域 ８ ５ ３ にシール材 ８ ３ ４ を形成した後、アクティブマトリクス基板上に液晶を滴下する。液晶を滴下する前に、シール材上に、シール材と液晶が反応することを防ぐ保護膜を形成してもよい。

【 ０ ３ ７ １ 】

その後、アクティブマトリクス基板に対向する位置に、カラーフィルタ ８ ３ ２ 及び第２の配向膜 ８ ３ １ が形成された対向基板 ８ ３ ０ を配置し、これら２つの基板をシール材 ８ ３ ４ で貼り合わせる。このとき、スペーサ ８ ３ ３ によって、アクティブマトリクス基板と対向基板 ８ ３ ０ は、均一な間隔を持って貼り合わせられる。次いで、封止材 ( 図示せず ) を用いて、両基板の間を完全に封止する。このようにしてアクティブマトリクス基板と対向基板の間には液晶が封止される。

【 ０ ３ ７ ２ 】

次いで、必要に応じて、アクティブマトリクス基板または対向基板もしくは双方の基板を、所望の形状に分断する。さらに、偏光板 ８ ３ ５ a , ８ ３ ５ b を設ける。次いで、フレキシブルプリント基板 ( Flexible Printed Circuit : 以下 F P C と記載 ) ８ ３ ７ を、異方性導電膜 ８ ３ ６ を介して、外部端子接続領域 ８ ５ ２ に配置された第２の端子電極 ８ ３ ８ b に接続する。

【 ０ ３ ７ ３ 】

このようにして形成された液晶モジュールの構成を以下に説明する。アクティブマトリクス基板の中央には、画素領域 ８ ５ ６ が配置されている。画素領域 ８ ５ ６ には複数の画素が形成されている。図 ３ ３ ( A ) において、画素領域 ８ ５ ６ の上下それぞれには、ゲート信号線を駆動するためのゲート信号線駆動回路領域 ８ ５ ４ が配置されている。また、画素領域 ８ ５ ６ と F P C ８ ３ ７ の間に位置する領域には、ソース信号線を駆動するためのソース信号線駆動回路領域 ８ ５ ７ が配置されている。ゲート信号線駆動回路領域 ８ ５ ４ は片側のみの配置でも良く、液晶モジュールにおける基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、画素領域 ８ ５ ６ を挟んで対称に配置されるのが望ましい。そして各駆動回路への信号の入力は、F P C ８ ３ ７ から行われる。

【 ０ ３ ７ ４ 】

本実施形態によっても、第３の実施形態と同一の効果を得ることができる。

【 ０ ３ ７ ５ 】

( 第 ３ ２ の実施形態 )

第３２の実施形態に係る液晶表示モジュールについて、図 ３ ４ 及び図 ３ ５ の各図を用いて説明する。各図において、画素部 ９ ３ ０ の構成は、第 ３ １ の実施形態で示した画素領域 ８ ５ ６ の構成と同様であり、基板 １ ０ ０ 上に複数の画素が形成されている。

【 ０ ３ ７ ６ 】

図 ３ ４ ( A ) は液晶表示モジュールの平面概略図であり、図 ３ ４ ( B ) はソースドライバ ９ １ ０ の回路構成を説明する為の図である。図 ３ ４ に示す例では、図 ３ ４ ( A ) に示す

10

20

30

40

50

ようにゲートドライバ 920 及びソースドライバ 910 の双方が、画素部 930 と同一の基板 100 上に一体的に形成されている。ソースドライバ 910 は、図 34 (B) に示すように、入力されたビデオ信号をいずれのソース信号線に伝達するかを制御する複数の薄膜トランジスタ 912 と、複数の薄膜トランジスタ 912 を制御するシフトレジスタ 911 とを有している。

【0377】

図 35 (A) は液晶表示モジュールの平面概略図であり、図 35 (B) はソースドライバの回路構成を説明する為の図である。図 35 に示す例では、図 35 (A) に示すようにソースドライバが、基板 100 上に形成された薄膜トランジスタ群 940 と、基板 100 とは別体の IC 950 で構成されている。IC 950 と薄膜トランジスタ群 940 とは、例えば FPC 960 で電氣的に接続されている。

10

【0378】

IC 950 は、例えば単結晶シリコン基板を用いて形成されており、薄膜トランジスタ群 940 を制御し、かつ薄膜トランジスタ群 940 にビデオ信号を入力する。薄膜トランジスタ群 940 は、IC 950 からの制御信号に基づいて、いずれのソース信号線にビデオ信号を伝達するかを制御する。

【0379】

第 32 の実施形態に係る液晶表示モジュールによっても、第 3 の実施形態と同一の効果を得ることができる。

【0380】

20

(第 33 の実施形態)

図 38 (A) および (B) は、本発明を用いた発光装置の構成を説明するための断面図である。本実施形態では、本願発明の構成と、自発光素子 (EL 素子等) を組み合わせた例を示す。

【0381】

図 38 (A) は、本願発明の構成と薄膜型 EL 素子とを組み合わせた発光装置の一例である。薄膜型 EL 素子は、発光材料の薄膜からなる発光層を有しており、高電界で加速された電子による発光中心又は母体材料の衝突励起により発光が得られる。

【0382】

発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー - アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とが知られている。一般的に、薄膜型 EL 素子では局在型発光、分散型 EL 素子ではドナー - アクセプター再結合型発光である場合が多い。

30

【0383】

具体的な構成を以下に示す。図 38 (A) はトップゲート型の薄膜トランジスタ 221 を用いた構成を有しており、第 1 の電極 201 と第 2 の電極 212 を用いる点において、第 1 の実施形態に係る液晶表示装置に近い構成となっている。すなわち基板 200 上に第 1 の電極 201 が形成され、基板 200 上及び第 1 の電極 201 上に絶縁膜 202 が形成され、絶縁膜 202 上に薄膜トランジスタ 221 が形成されている。また薄膜トランジスタ 221 上には層間絶縁膜 206 及び 207 が形成され、層間絶縁膜 207 上に第 2 の電極 212 が形成されている。第 2 の電極 212 にはスリットが形成されている。なお、第 1 の電極 201 にもスリットが形成されていても良い。本実施形態においては、第 2 の電極 212 の上方に発光材料を含む層 214 を設ける。

40

【0384】

第 2 の実施の形態と同様の工程により基板 200、第 1 の電極 201、絶縁膜 202、薄膜トランジスタ 221、層間絶縁膜 206 及び 207、第 2 の電極 212 を形成する。次に、第 2 の電極 212 上に誘電体 213 を形成し、誘電体 213 上に発光材料を含む層 214 を設けるとよい。しかし、前述の構成に限らず、誘電体 213 は必ずしも設ける必要はない。誘電体 213 を形成しない場合には、層間絶縁膜 206 および 207 が誘電体として機能する。また、発光材料を含む層 214 上に保護層 215 を介して、第 2 の基板

50

220を配置する。

【0385】

発光材料は、母体材料と発光中心からなる。局在型発光の発光中心として、マンガン(Mn)、銅(Cu)、サマリウム(Sm)、テルビウム(Tb)、エルビウム(Er)、ツリウム(Tm)、ユーロピウム(Eu)、セリウム(Ce)、プラセオジミウム(Pr)などを用いることができる。なお、電荷補償として、フッ素(F)、塩素(Cl)などのハロゲン元素が添加されていてもよい。

【0386】

ドナー-アクセプター再結合型発光の発光中心として、ドナー準位を形成する第1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いることができる。第1の不純物元素としては、例えば、フッ素(F)、塩素(Cl)、アルミニウム(Al)等を用いることができ、第2の不純物元素としては、例えば、銅(Cu)、銀(Ag)等を用いることができる。

【0387】

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛(ZnS)、硫化カドミウム(CdS)、硫化カルシウム(CaS)、硫化イットリウム( $Y_2S_3$ )、硫化ガリウム( $Ga_2S_3$ )、硫化ストロンチウム( $SrS$ )、硫化バリウム(BaS)等を用いることができ、酸化物としては、例えば、酸化亜鉛(ZnO)、酸化イットリウム( $Y_2O_3$ )等を用いることができる。

【0388】

また、窒化物としては、例えば、窒化アルミニウム(AlN)、窒化ガリウム(GaN)、窒化インジウム(InN)等を用いることができる。さらに、セレン化亜鉛(ZnSe)、テルル化亜鉛(ZnTe)等も用いることができ、硫化カルシウム-ガリウム( $CaGa_2S_4$ )、硫化ストロンチウム-ガリウム( $SrGa_2S_4$ )、硫化バリウム-ガリウム( $BaGa_2S_4$ )等の3元系の混晶であってもよい。これらの母体材料と発光中心を適宜組み合わせ、発光材料とすればよい。

【0389】

薄膜型EL素子では局在型発光、分散型EL素子ではドナー-アクセプター再結合型発光である場合が多い。図38(A)の構成とする場合には、局在発光となる発光中心を用いて発光材料(例えば、 $ZnS:Mn$ 、 $ZnS:Cu$ 、Cl等)とすることが好ましい。

【0390】

次に、図38(B)に、本願発明の構成と分散型EL素子とを組み合わせた発光装置の一例を示す。分散型EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有しており、薄膜型EL素子と同様に、高電界で加速された電子による発光中心又は母体材料の衝突励起により発光が得られる。分散型のEL素子の場合には、第2の電極212に接して発光材料を含む層224を設ける構成とする。

【0391】

バインダ中に分散させる発光材料としては、薄膜型EL素子と同様に、前述した発光材料を用いることができる。なお、分散型EL素子の場合には、ドナー-アクセプター再結合型発光となる発光中心を用いて発光材料(例えば、 $ZnS:Ag$ 、Cl、 $ZnS:Cu$ 、Al等)とすることが好ましい。また、発光材料は前述した無機物に限らず、有機物からなる発光材料(例えば、ルブレン、9,10-ジフェニルアントラセン等)を用いても良い。

【0392】

分散型EL素子に用いることのできるバインダとしては、有機材料や無機材料を用いることができ、また有機材料及び無機材料の混合材料を用いてもよい。有機材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾー

10

20

30

40

50

ル (polybenzimidazole) などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。

【0393】

また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂 (ポリベンゾオキサゾール) 等の樹脂材料を用いてもよく、また光硬化型樹脂などを用いることができる。さらに、これらの樹脂にチタン酸バリウム ( $\text{BaTiO}_3$ ) やチタン酸ストロンチウム ( $\text{SrTiO}_3$ ) 等の高誘電率の微粒子を適度に混合して誘電率を調整することもできる。

【0394】

また、バインダに用いる無機材料としては、酸化珪素 ( $\text{SiO}_x$ )、窒化珪素 ( $\text{SiN}_x$ )、酸素及び窒素を含む珪素、窒化アルミニウム ( $\text{AlN}$ )、酸素及び窒素を含むアルミニウム、又は酸化アルミニウム ( $\text{Al}_2\text{O}_3$ )、酸化チタン ( $\text{TiO}_2$ )、 $\text{BaTiO}_3$ 、 $\text{SrTiO}_3$ 、チタン酸鉛 ( $\text{PbTiO}_3$ )、ニオブ酸カリウム ( $\text{KNbO}_3$ )、ニオブ酸鉛 ( $\text{PbNbO}_3$ )、酸化タンタル ( $\text{Ta}_2\text{O}_5$ )、タンタル酸バリウム ( $\text{BaTa}_2\text{O}_6$ )、タンタル酸リチウム ( $\text{LiTaO}_3$ )、酸化イットリウム ( $\text{Y}_2\text{O}_3$ )、酸化ジルコニウム ( $\text{ZrO}_2$ )、 $\text{ZnS}$ 、その他の無機材料を含む物質から選ばれた材料を用いることができる。有機材料に、誘電率の高い無機材料を含ませる (添加等によって) ことによって、発光材料及びバインダよりなる発光物質を含む層の誘電率を制御することができ、より誘電率を大きくすることもできる。

【0395】

なお、EL素子は、一对の電極層間に電圧を印加することにより発光を得ることができるが、本実施形態においては交流駆動を用いることが好ましい。本実施形態に示すEL発光素子においては、第1の電極201および第2の電極212により発生される電界を用いることによって発光させるためである。なお、発光のために発生される電界は、他の実施形態において説明した液晶表示装置における電界と同様である。

【0396】

本実施形態に示すように、第1の電極上に絶縁膜を形成することで、電極間の間隔を制御することができる。例えば、本実施形態に示す構成として、電極間の間隔を制御することで、第1の電極と第2の電極との間でマイクロキャビティー効果を得ることも可能となり、色純度の良い発光装置を作成することができる。

【0397】

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。

【0398】

尚、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々変更して実施することが可能である。

【0399】

(第34の実施形態)

本発明の第34の実施形態に係る電子機器について、図36を参照しつつ説明する。これらの電子機器は、上記したいずれかの実施形態で示した表示装置又は表示モジュールを搭載したものである。

【0400】

これらの電子機器として、ビデオカメラやデジタルカメラなどのカメラ、ゴーグル型ディスプレイ (ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置 (カーオーディオコンポ等)、コンピュータ、ゲーム機器、携帯情報端末 (モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置 (具体的にはDigital Versatile Disc (DVD) 等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置) などが挙げられる。これらの電子機器の具体例を図36に示す。

## 【 0 4 0 1 】

図 3 6 ( A ) はテレビ受像器又はパーソナルコンピュータのモニターである。筐体 2 0 0 1、支持台 2 0 0 2、表示部 2 0 0 3、スピーカー部 2 0 0 4、ビデオ入力端子 2 0 0 5 等を含む。表示部 2 0 0 3 には、上記したいずれかの実施形態で示した表示装置又は表示モジュールが用いられている。この表示装置又は表示モジュールを有していることにより、画素電極と共通電極の間隔の自由度が向上する。画素電極が有する開口パターンの配置間隔や開口パターンの幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口パターンの大きさや幅や間隔も自由に配置することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。特に、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、最適な電界を加えることで、視野角が広がる。また、薄膜トランジスタのドレイン又はソースの下方に、該一方と同電位の画素電極の一部を配置した場合、前記したドレイン又はソースの電位が安定する。その結果、電極が有する開口パターンの間隔を狭くすることが可能になり、また電界の加わり方がなめらかになり、液晶分子を制御しやすくなる。また、電極が有する開口パターンの間隔を狭くすることにより電圧を小さくできるので、消費電力も小さくできる。

10

## 【 0 4 0 2 】

図 3 6 ( B ) はデジタルカメラである。本体 2 1 0 1 の正面部分には受像部 2 1 0 3 が設けられており、本体 2 1 0 1 の上面部分にはシャッター 2 1 0 6 が設けられている。また、本体 2 1 0 1 の背面部分には、表示部 2 1 0 2、操作キー 2 1 0 4、及び外部接続ポート 2 1 0 5 が設けられている。表示部 2 1 0 2 には、上記したいずれかの実施形態で示した表示装置又は表示モジュールが用いられている。この表示装置又は表示モジュールを有していることにより、上記した実施形態と同様の効果を得ることができる。例えば画素電極と共通電極の間隔の自由度が向上する。その結果、画素電極が有する開口パターンの配置間隔や開口パターンの幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口パターンの大きさや幅や間隔も自由に配置することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。特に、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、視野角が広い液晶表示装置又は液晶モジュールを有する製品を提供できる。

20

30

## 【 0 4 0 3 】

図 3 6 ( C ) はノート型パーソナルコンピュータである。本体 2 2 0 1 には、キーボード 2 2 0 4、外部接続ポート 2 2 0 5、ポインティングデバイス 2 2 0 6 が設けられている。また、本体 2 2 0 1 には、表示部 2 2 0 3 を有する筐体 2 2 0 2 が取り付けられている。表示部 2 2 0 3 には、上記したいずれかの実施形態で示した表示装置又は表示モジュールが用いられている。この表示装置又は表示モジュールを有していることにより、上記した実施形態と同様の効果を得ることができる。例えば画素電極と共通電極の間隔の自由度が向上する。画素電極が有する開口パターンの配置間隔や開口パターンの幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口パターンの大きさや幅や間隔も自由に配置することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。特に、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、視野角が広い液晶表示装置又は液晶モジュールを有する製品を提供できる。

40

## 【 0 4 0 4 】

図 3 6 ( D ) はモバイルコンピュータであり、本体 2 3 0 1、表示部 2 3 0 2、スイッチ 2 3 0 3、操作キー 2 3 0 4、赤外線ポート 2 3 0 5 等を含む。表示部 2 3 0 2 にはアクティブマトリクス表示装置が設けられている。表示部 2 3 0 2 には、上記したいずれか

50

の実施形態で示した表示装置又は表示モジュールが用いられている。この表示装置又は表示モジュールを有していることにより、上記した実施形態と同様の効果を得ることができる。例えば画素電極と共通電極の間隔の自由度が向上する。画素電極が有する開口パターンの配置間隔や開口パターンの幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口パターンの大きさや幅や間隔も自由に配置することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。特に、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、視野角が広い液晶表示装置又は液晶モジュールを有する製品を提供できる。

10

#### 【0405】

図36(E)は画像再生装置である。本体2401には、表示部2404、記録媒体読み込み部2405及び操作キー2406が設けられている。また、本体2401には、スピーカー部2407及び表示部2403を有する筐体2402が取り付けられている。表示部2403及び表示部2404それぞれには、上記したいずれかの実施形態で示した表示装置又は表示モジュールが用いられている。この表示装置又は表示モジュールを有していることにより、上記した実施形態と同様の効果を得ることができる。例えば画素電極と共通電極の間隔の自由度が向上する。画素電極が有する開口パターンの配置間隔や開口パターンの幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口パターンの大きさや幅や間隔も自由に設定することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。特に、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、視野角が広い液晶表示装置又は液晶モジュールを有する製品を提供できる。

20

#### 【0406】

図36(F)は電子書籍である。本体2501には操作キー2503が設けられている。また、本体2501には複数の表示部2502が取り付けられている。表示部2502には、上記したいずれかの実施形態で示した表示装置又は表示モジュールが用いられている。この表示装置又は表示モジュールを有していることにより、上記した実施形態と同様の効果を得ることができる。例えば画素電極と共通電極の間隔の自由度が向上する。画素電極が有する開口パターンの配置間隔や開口パターンの幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口パターンの大きさや幅や間隔も自由に設定することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。すなわち、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、視野角が広い液晶表示装置又は液晶モジュールを有する製品を提供できる。

30

#### 【0407】

図36(G)はビデオカメラであり、本体2601には外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609、及び接眼部2610が設けられている。また、本体2601には、表示部2602を有する筐体2603が取り付けられている。表示部2602には、上記したいずれかの実施形態で示した表示装置又は表示モジュールが用いられている。この表示装置又は表示モジュールを有していることにより、上記した実施形態と同様の効果を得ることができる。例えば画素電極と共通電極の間隔の自由度が向上する。画素電極が有する開口パターンの配置間隔や開口パターンの幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口パターンの大きさや幅や間隔も自由に設定することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。特に、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、

40

50

基板と平行な方向で制御できるため、視野角が広い液晶表示装置又は液晶モジュールを有する製品を提供できる。

【 0 4 0 8 】

図 3 6 ( H ) は携帯電話であり、本体 2 7 0 1、筐体 2 7 0 2、表示部 2 7 0 3、音声入力部 2 7 0 4、音声出力部 2 7 0 5、操作キー 2 7 0 6、外部接続ポート 2 7 0 7、アンテナ 2 7 0 8 等を含む。表示部 2 7 0 3 には、上記したいずれかの実施形態で示した表示装置又は表示モジュールが用いられている。この表示装置又は表示モジュールを有していることにより、上記した実施形態と同様の効果を得ることができる。例えば画素電極と共通電極の間隔の自由度が向上する。画素電極が有する開口パターンの配置間隔や開口パターンの幅は、画素電極と共通電極との間の距離によって、最適値が変わってくるため、開口パターンの大きさや幅や間隔も自由に設定することができる。そして、電極間に加わる電界の勾配を制御することができるようになり、例えば基板と平行方向の電界を増やすこと等を容易に行うことができる。特に、液晶を用いた表示装置においては、基板と平行に配向している液晶分子（いわゆるホモジニアス配向）を、基板と平行な方向で制御できるため、視野角が広い液晶表示装置又は液晶モジュールを有する製品を提供できる。

10

【 符号の説明 】

【 0 4 0 9 】

|       |          |    |
|-------|----------|----|
| 1 0 0 | 基板       |    |
| 1 0 1 | 電極       |    |
| 1 0 2 | 絶縁膜      | 20 |
| 1 0 3 | 半導体膜     |    |
| 1 0 4 | ゲート絶縁膜   |    |
| 1 0 5 | ゲート配線    |    |
| 1 0 6 | 補助配線     |    |
| 1 0 7 | 層間絶縁膜    |    |
| 1 0 8 | ソース配線    |    |
| 1 0 9 | 接続用導電膜   |    |
| 1 1 0 | 接続用導電膜   |    |
| 1 1 1 | 層間絶縁膜    |    |
| 1 1 2 | 電極       | 30 |
| 1 1 3 | 配向膜      |    |
| 1 1 4 | 液晶       |    |
| 1 1 5 | 配向膜      |    |
| 1 1 6 | カラーフィルタ  |    |
| 1 1 8 | 偏光板      |    |
| 1 1 9 | 偏光板      |    |
| 1 2 0 | 対向基板     |    |
| 1 2 1 | 薄膜トランジスタ |    |
| 1 2 2 | 薄膜トランジスタ |    |
| 1 2 3 | 半導体膜     | 40 |
| 1 5 0 | 画素部      |    |
| 1 5 2 | ソース線駆動回路 |    |
| 1 5 4 | ゲート線駆動回路 |    |
| 1 6 0 | 導電膜      |    |
| 1 7 0 | 導電膜      |    |
| 1 8 0 | ゲート配線    |    |
| 2 0 0 | 基板       |    |
| 2 0 1 | 電極       |    |
| 2 0 2 | 絶縁膜      |    |
| 2 0 6 | 層間絶縁膜    | 50 |


|         |              |    |
|---------|--------------|----|
| 2 0 7   | 層間絶縁膜        |    |
| 2 1 2   | 電極           |    |
| 2 1 3   | 誘電体          |    |
| 2 1 4   | 層            |    |
| 2 1 5   | 保護層          |    |
| 2 2 0   | 基板           |    |
| 2 2 1   | 薄膜トランジスタ     |    |
| 2 2 4   | 層            |    |
| 8 0 0   | 基板           |    |
| 8 0 1   | 電極           | 10 |
| 8 0 2   | 絶縁膜          |    |
| 8 0 3   | 結晶性半導体膜      |    |
| 8 0 4   | ゲート絶縁膜       |    |
| 8 0 7   | 配線           |    |
| 8 0 8   | 配線           |    |
| 8 1 1   | 不純物元素        |    |
| 8 1 5   | 絶縁膜          |    |
| 8 1 6   | 層間絶縁膜        |    |
| 8 1 8   | 導電膜          |    |
| 8 1 9   | 導電膜          | 20 |
| 8 2 0   | フォトレジスト膜     |    |
| 8 2 5   | 薄膜トランジスタ     |    |
| 8 2 6   | 配向膜          |    |
| 8 2 7   | 薄膜トランジスタ     |    |
| 8 2 8   | 電極           |    |
| 8 3 0   | 対向基板         |    |
| 8 3 1   | 配向膜          |    |
| 8 3 2   | カラーフィルタ      |    |
| 8 3 3   | スペーサ         |    |
| 8 3 4   | シール材         | 30 |
| 8 3 6   | 異方性導電膜       |    |
| 8 3 7   | F P C        |    |
| 8 4 0   | レチクル         |    |
| 8 5 2   | 外部端子接続領域     |    |
| 8 5 3   | 封止領域         |    |
| 8 5 4   | ゲート信号線駆動回路領域 |    |
| 8 5 6   | 画素領域         |    |
| 8 5 7   | ソース信号線駆動回路領域 |    |
| 9 1 0   | ソースドライバ      |    |
| 9 1 1   | シフトレジスタ      | 40 |
| 9 1 2   | 薄膜トランジスタ     |    |
| 9 2 0   | ゲートドライバ      |    |
| 9 3 0   | 画素部          |    |
| 9 4 0   | 薄膜トランジスタ群    |    |
| 9 5 0   | I C          |    |
| 1 0 1 a | 開口パターン       |    |
| 1 0 1 b | 開口パターン       |    |
| 1 0 3 a | 不純物領域        |    |
| 1 0 3 b | 不純物領域        |    |
| 1 0 3 c | チャネル領域       | 50 |

|         |            |    |
|---------|------------|----|
| 1 0 5 a | ゲート電極      |    |
| 1 0 5 b | ゲート電極      |    |
| 1 0 5 c | 接続用配線      |    |
| 1 0 6 a | 補助配線       |    |
| 1 1 0 a | 金属膜        |    |
| 1 1 2 a | 開口パターン     |    |
| 1 1 2 b | 開口パターン     |    |
| 1 1 2 c | 開口パターン     |    |
| 1 1 2 d | 開口パターン     |    |
| 1 1 2 e | 開口パターン     | 10 |
| 1 1 2 f | 開口パターン     |    |
| 1 1 2 g | 開口パターン     |    |
| 1 1 2 h | 開口パターン     |    |
| 1 2 4 a | n型半導体膜     |    |
| 1 2 4 b | n型半導体膜     |    |
| 1 3 0 b | カラーフィルタ    |    |
| 1 3 0 g | カラーフィルタ    |    |
| 1 3 0 r | カラーフィルタ    |    |
| 1 8 0 a | ゲート電極      |    |
| 1 8 0 b | ゲート電極      | 20 |
| 2 0 0 1 | 筐体         |    |
| 2 0 0 2 | 支持台        |    |
| 2 0 0 3 | 表示部        |    |
| 2 0 0 4 | スピーカー部     |    |
| 2 0 0 5 | ビデオ入力端子    |    |
| 2 1 0 1 | 本体         |    |
| 2 1 0 2 | 表示部        |    |
| 2 1 0 3 | 受像部        |    |
| 2 1 0 4 | 操作キー       |    |
| 2 1 0 5 | 外部接続ポート    | 30 |
| 2 1 0 6 | シャッター      |    |
| 2 2 0 1 | 本体         |    |
| 2 2 0 2 | 筐体         |    |
| 2 2 0 3 | 表示部        |    |
| 2 2 0 4 | キーボード      |    |
| 2 2 0 5 | 外部接続ポート    |    |
| 2 2 0 6 | ポインティングマウス |    |
| 2 3 0 1 | 本体         |    |
| 2 3 0 2 | 表示部        |    |
| 2 3 0 3 | スイッチ       | 40 |
| 2 3 0 4 | 操作キー       |    |
| 2 3 0 5 | 赤外線ポート     |    |
| 2 4 0 1 | 本体         |    |
| 2 4 0 2 | 筐体         |    |
| 2 4 0 3 | 表示部 A      |    |
| 2 4 0 4 | 表示部 B      |    |
| 2 4 0 6 | 操作キー       |    |
| 2 4 0 7 | スピーカー部     |    |
| 2 5 0 1 | 本体         |    |
| 2 5 0 2 | 表示部        | 50 |


|         |          |    |
|---------|----------|----|
| 2 5 0 3 | 操作キー     |    |
| 2 6 0 1 | 本体       |    |
| 2 6 0 2 | 表示部      |    |
| 2 6 0 3 | 筐体       |    |
| 2 6 0 4 | 外部接続ポート  |    |
| 2 6 0 5 | リモコン受信部  |    |
| 2 6 0 6 | 受像部      |    |
| 2 6 0 7 | バッテリー    |    |
| 2 6 0 8 | 音声入力部    |    |
| 2 6 0 9 | 操作キー     | 10 |
| 2 6 1 0 | 接眼部      |    |
| 2 7 0 1 | 本体       |    |
| 2 7 0 2 | 筐体       |    |
| 2 7 0 3 | 表示部      |    |
| 2 7 0 4 | 音声入力部    |    |
| 2 7 0 5 | 音声出力部    |    |
| 2 7 0 6 | 操作キー     |    |
| 2 7 0 7 | 外部接続ポート  |    |
| 2 7 0 8 | アンテナ     |    |
| 3 7 0 0 | 基板       | 20 |
| 3 7 0 1 | 電極       |    |
| 3 7 0 2 | 電極       |    |
| 3 7 0 3 | 薄膜トランジスタ |    |
| 3 7 0 4 | 絶縁膜      |    |
| 3 7 0 5 | 層間絶縁膜    |    |
| 3 7 0 7 | 薄膜トランジスタ |    |
| 8 0 5 a | ゲート電極    |    |
| 8 0 5 b | ゲート電極    |    |
| 8 0 6 a | ゲート電極    |    |
| 8 0 6 b | ゲート電極    | 30 |
| 8 1 0 a | 不純物領域    |    |
| 8 1 0 b | 不純物領域    |    |
| 8 1 0 c | 不純物領域    |    |
| 8 1 2 a | レジストパターン |    |
| 8 1 3 a | 不純物領域    |    |
| 8 1 3 c | 不純物領域    |    |
| 8 1 4 a | 不純物領域    |    |
| 8 1 7 a | 接続孔      |    |
| 8 1 7 b | 接続孔      |    |
| 8 1 7 c | 接続孔      | 40 |
| 8 1 7 d | 接続孔      |    |
| 8 2 1 a | 符号       |    |
| 8 2 2 a | レジストパターン |    |
| 8 2 2 b | レジストパターン |    |
| 8 2 2 c | レジストパターン |    |
| 8 2 2 d | レジストパターン |    |
| 8 2 3 a | ソース配線    |    |
| 8 2 3 b | ドレイン配線   |    |
| 8 2 4 c | 接続用導電膜   |    |
| 8 3 5 a | 偏光板      | 50 |

- 8 3 8 a 端子電極
- 8 3 8 b 端子電極
- 8 4 1 a 遮光パターン
- 8 4 1 b 遮光パターン
- 8 4 1 c 遮光パターン
- 8 4 2 a 半透膜パターン
- 8 4 2 b 半透膜パターン
- 8 4 2 c 半透膜パターン
- 8 4 2 d 半透膜パターン


【図 1】




【図 2】




【圖 4】




【 図 6 】




【図 7】




【図 8】




【図 9】




【図 10】




【 図 1 2 】




【 図 1 4 】




【図 15】




【図 16】




【図 17】




【図 18】




【図 19】




【図 20】



【図 21】





【図 22】












【図 27】





【図 28】




【図 29】




【図 30】




【図 3 1】




【図 3 2】




【図 3 3】




【図 3 4】




【図 35】




【図 36】



【図 37】



【図 38】



---

フロントページの続き

(56)参考文献 特開平10-260400(JP,A)  
特開2002-296615(JP,A)  
特開2005-244204(JP,A)  
特開2002-221736(JP,A)  
特開2003-322869(JP,A)  
特開2005-077424(JP,A)  
特開2000-081637(JP,A)

(58)調査した分野(Int.Cl., DB名)  
G02F 1/1368  
G09F 9/30

|                |                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  |         |            |
|----------------|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|---------|------------|
| 专利名称(译)        | 液晶表示装置                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           |         |            |
| 公开(公告)号        | <a href="#">JP5542266B2</a>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      | 公开(公告)日 | 2014-07-09 |
| 申请号            | JP2013104636                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     | 申请日     | 2013-05-17 |
| [标]申请(专利权)人(译) | 株式会社半导体能源研究所                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |         |            |
| 申请(专利权)人(译)    | 半导体能源研究所有限公司                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |         |            |
| 当前申请(专利权)人(译)  | 半导体能源研究所有限公司                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     |         |            |
| [标]发明人         | 木村肇                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              |         |            |
| 发明人            | 木村 肇                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             |         |            |
| IPC分类号         | G02F1/1368 G09F9/30 H01L21/336 H01L29/786                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        |         |            |
| CPC分类号         | G02F1/133345 G02F1/134363 G02F1/136286 G02F1/136227 G02F1/1337 G02F1/134309 G02F1/136 G02F1/136277 G02F1/1368 G02F1/133707 G02F1/13439 G02F2001/134318 G02F2001/13685 G02F2201/121                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               |         |            |
| FI分类号          | G02F1/1368 G09F9/30.338 H01L29/78.612.Z                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          |         |            |
| F-TERM分类号      | 2H192/AA24 2H192/BB02 2H192/BB04 2H192/BB12 2H192/BB13 2H192/BB53 2H192/BC24 2H192/BC31 2H192/CB02 2H192/CB05 2H192/CB13 2H192/CB33 2H192/CB34 2H192/CB35 2H192/CB53 2H192/CB81 2H192/CC55 2H192/EA13 2H192/EA42 2H192/EA43 2H192/EA72 2H192/FB27 2H192/GD13 2H192/HA13 2H192/HA14 2H192/HA82 2H192/HA84 2H192/JA33 5C094/AA21 5C094/BA03 5C094/BA27 5C094/BA43 5C094/BA62 5C094/BA74 5C094/BA84 5C094/BA99 5C094/CA19 5C094/CA24 5C094/DB01 5C094/EA04 5C094/EA07 5C094/FA01 5C094/FB15 5F110/BB02 5F110/CC02 5F110/DD01 5F110/DD02 5F110/DD03 5F110/DD05 5F110/DD13 5F110/DD14 5F110/DD15 5F110/DD17 5F110/EE01 5F110/EE02 5F110/EE03 5F110/EE04 5F110/EE05 5F110/EE06 5F110/EE07 5F110/EE08 5F110/EE09 5F110/EE14 5F110/EE15 5F110/EE28 5F110/EE37 5F110/FF02 5F110/FF03 5F110/FF04 5F110/FF09 5F110/FF30 5F110/GG01 5F110/GG02 5F110/GG05 5F110/GG13 5F110/GG15 5F110/GG52 5F110/HJ01 5F110/HJ13 5F110/HJ23 5F110/HJ30 5F110/HL01 5F110/HL02 5F110/HL03 5F110/HL04 5F110/HL05 5F110/HL06 5F110/HL07 5F110/HL08 5F110/HL11 5F110/HL12 5F110/HM02 5F110/HM04 5F110/HM12 5F110/HM15 5F110/HM18 5F110/HM19 5F110/NN03 5F110/NN22 5F110/NN23 5F110/NN24 5F110/NN27 5F110/NN72 5F110/NN73 5F110/PP01 5F110/PP02 5F110/PP03 5F110/PP05 5F110/PP06 5F110/PP23 5F110/PP29 5F110/PP34 5F110/QQ01 5F110/QQ11 5F110/QQ28 |         |            |
| 优先权            | 2006135954 2006-05-16 JP                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         |         |            |
| 其他公开文献         | JP2013214078A                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    |         |            |
| 外部链接           | <a href="#">Espacenet</a>                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        |         |            |

#### 摘要(译)

要解决的问题：增加电极梯度以驱动液晶以控制电极之间施加的电场梯度 并且可以在电极之间施加最佳电场。 形成在基板上的第一电极，基板上的第二电极， 形成在极101上的绝缘膜102和薄膜晶体管 形成有源极，沟道区和漏极121的半导体膜103是半导体膜 第一电极101和第一开口图案112a，1和103以上 第二电极112具有第一电极12a，液晶114设置在第二电极112上方 包括。 点域1

