

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4975124号

(P4975124)

(45) 発行日 平成24年7月11日(2012.7.11)

(24) 登録日 平成24年4月20日(2012.4.20)

(51) Int.Cl.	F I
GO2F 1/1368 (2006.01)	GO2F 1/1368
GO2F 1/1343 (2006.01)	GO2F 1/1343
GO2F 1/133 (2006.01)	GO2F 1/133 550
GO2F 1/13357 (2006.01)	GO2F 1/13357

請求項の数 14 (全 40 頁)

(21) 出願番号	特願2010-48528 (P2010-48528)	(73) 特許権者	000153878
(22) 出願日	平成22年3月5日(2010.3.5)		株式会社半導体エネルギー研究所
(62) 分割の表示	特願2000-53470 (P2000-53470)		神奈川県厚木市長谷398番地
原出願日	平成12年2月29日(2000.2.29)	(72) 発明者	山崎 舜平
(65) 公開番号	特開2010-140052 (P2010-140052A)		神奈川県厚木市長谷398番地 株式会社
(43) 公開日	平成22年6月24日(2010.6.24)		半導体エネルギー研究所内
審査請求日	平成22年4月1日(2010.4.1)	(72) 発明者	小山 潤
(31) 優先権主張番号	特願平11-59455		神奈川県厚木市長谷398番地 株式会社
(32) 優先日	平成11年3月5日(1999.3.5)		半導体エネルギー研究所内
(33) 優先権主張国	日本国(JP)	(72) 発明者	村上 智史
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		(72) 発明者	田中 幸夫
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
			最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57) 【特許請求の範囲】

【請求項1】

液晶パネルと、バックライトとを有する液晶表示装置であって、
前記バックライトから出た光は、前記液晶パネルへ照射され、
前記バックライトは、LEDを有し、
前記液晶パネルは、
基板と、
前記基板の上の第1の絶縁膜と、
前記第1の絶縁膜の上の半導体膜と、
前記半導体膜の上のゲート絶縁膜と、
前記ゲート絶縁膜の上のゲート電極と、
前記ゲート電極の上の第2の絶縁膜と、
前記第2の絶縁膜の上の第1の導電膜と、
前記第2の絶縁膜の上の第2の導電膜と、
前記第1の導電膜及び前記第2の導電膜の上の第3の絶縁膜と、
前記第3の絶縁膜の上の第3の導電膜と、
前記第3の導電膜の上の第4の絶縁膜と、
前記第4の絶縁膜の上の第4の導電膜と、
前記第4の導電膜の上の液晶層と、
第1のトランジスタと、を有し、

前記第 1 の絶縁膜は、酸素及びシリコンを有する膜と、窒素及びシリコンを有する膜とを有し、

前記第 1 の絶縁膜は、前記半導体膜の膜厚以上の膜厚を有し、

前記半導体膜と、前記ゲート絶縁膜と、前記ゲート電極とで、第 2 のトランジスタが構成され、

前記第 2 の絶縁膜は、酸素及びシリコンを有する膜と、窒素及びシリコンを有する膜とを有し、

前記第 1 の導電膜は、前記ゲート絶縁膜に設けられた第 1 のコンタクトホールを介して、前記半導体膜と電氣的に接続され、

前記第 2 の導電膜は、前記ゲート絶縁膜に設けられた第 2 のコンタクトホールを介して、前記半導体膜と電氣的に接続され、

前記第 1 の導電膜は、前記第 2 のトランジスタのソース又はドレインへ、第 1 の映像信号を伝えることができる機能を有し、

前記第 2 の導電膜は、前記第 3 の絶縁膜に設けられた第 3 のコンタクトホールを介して、前記第 4 の導電膜と電氣的に接続され、

前記第 3 の絶縁膜は、有機樹脂を有する膜を有し、

前記有機樹脂を有する膜の膜厚は、前記第 4 の絶縁膜の膜厚よりも厚く、

前記第 3 の導電膜は、前記第 4 の絶縁膜を介して、前記第 4 の導電膜との間で、保持容量を構成することができる機能を有し、

前記保持容量は、前記第 4 の導電膜の電位を保持することができる機能を有し、

前記第 4 の絶縁膜は、窒素及びシリコンを有する膜を有し、

前記第 4 の導電膜は、画素電極の機能を有し、

前記半導体膜のチャネル領域は、前記第 1 の導電膜、前記第 2 の導電膜、又は、前記第 3 の導電膜と重なる領域を有し、

前記第 1 のトランジスタのゲート電極は、前記第 2 のトランジスタの前記ゲート電極と電氣的に接続され、

前記第 1 のトランジスタのソース又はドレインには、第 2 の映像信号が入力され、

前記第 2 の映像信号は、前記第 1 の映像信号の極性に対して、逆の極性を有することを特徴とする液晶表示装置。

【請求項 2】

請求項 1 において、

前記第 3 のコンタクトホールの底面は、前記第 2 のコンタクトホールの底面と重ならないことを特徴とする液晶表示装置。

【請求項 3】

請求項 1 又は請求項 2 において、

前記第 1 の導電膜及び前記第 2 の導電膜は、同じ導電膜をエッチングして形成されていることを特徴とする液晶表示装置。

【請求項 4】

請求項 1 乃至請求項 3 のいずれか一項において、

前記第 4 の絶縁膜は、CVD 法を用いて、前記第 3 の導電膜の表面以外の場所にも設けられていることを特徴とする液晶表示装置。

【請求項 5】

請求項 1 乃至請求項 4 のいずれか一項において、

前記第 1 の導電膜は、前記第 2 の絶縁膜に設けられた第 4 のコンタクトホールを介して、前記半導体膜と電氣的に接続され、

前記第 2 の導電膜は、前記第 2 の絶縁膜に設けられた第 5 のコンタクトホールを介して、前記半導体膜と電氣的に接続されていることを特徴とする液晶表示装置。

【請求項 6】

請求項 1 乃至請求項 5 のいずれか一項において、

前記半導体膜は、結晶性を有するシリコンを有することを特徴とする液晶表示装置。

【請求項 7】

請求項 1 乃至請求項 6 のいずれか一項において、
前記ゲート電極は、チタン、タンタル、タングステン、又は、モリブデンを有することを特徴とする液晶表示装置。

【請求項 8】

請求項 1 乃至請求項 7 のいずれか一項において、
前記第 2 の導電膜は、アルミニウムを有することを特徴とする液晶表示装置。

【請求項 9】

請求項 1 乃至請求項 8 のいずれか一項において、
前記有機樹脂は、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、又は、ベンゾシクロブテンを有することを特徴とする液晶表示装置。

10

【請求項 10】

請求項 1 乃至請求項 9 のいずれか一項において、
前記第 3 の導電膜は、アルミニウム、チタン、又は、タンタルを有することを特徴とする液晶表示装置。

【請求項 11】

請求項 1 乃至請求項 10 のいずれか一項において、
前記第 4 の導電膜は、ITO を有することを特徴とする液晶表示装置。

【請求項 12】

請求項 1 乃至請求項 11 のいずれか一項において、
前記第 3 の導電膜の電位は、時間的に平均を取ると一定であることを特徴とする液晶表示装置。

20

【請求項 13】

請求項 1 乃至請求項 12 のいずれか一項に記載の液晶表示装置を具備する電子機器。

【請求項 14】

請求項 1 乃至請求項 12 のいずれか一項に記載の液晶表示装置と、操作スイッチと、記憶媒体とを具備する電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

30

本願発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、TFT という）で構成された回路を有する半導体装置およびその作製方法に関する。特に本願発明は、画素マトリクス回路とその周辺に設けられる駆動回路を同一基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に関する。尚、本願明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器も半導体装置に含む。

【背景技術】

【0002】

最近、安価なガラス基板上に薄膜トランジスタ（TFT）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まったことにある。アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十～数百万個もの各画素のそれぞれに薄膜トランジスタを配置し、各画素電極に出入りする電荷を薄膜トランジスタのスイッチング機能により制御するものである。

40

【0003】

各画素電極と対向電極との間には液晶が挟み込まれ、一種のコンデンサを形成している。従って、薄膜トランジスタによりこのコンデンサへの電荷の出入りを制御することで液晶の電気光学的特性を変化させ、液晶パネルを透過する光を制御して画像表示を行うことができる。また、このような構成でなるコンデンサは電流のリークにより次第にその保持電圧が減少するため、液晶の電気光学特性が変化して画像表示のコントラストが悪化するという問題を持つ。

50

【0004】

そこで、液晶で構成されるコンデンサと直列に保持容量と呼ばれる別のコンデンサを設置し、リーク等で損失した電荷を液晶で構成されるコンデンサに供給する構成が一般的となっている。

【0005】

保持容量の構造は様々であるが、遮蔽膜と画素電極との間に誘電体としての酸化膜を挟み込んだ構造が挙げられる。遮蔽膜とは、透過型液晶表示装置の画素マトリクス部において、薄膜トランジスタが光の照射によって導電性が変動するのを防止するための、遮光性を有する被膜である。

【発明の概要】

10

【発明が解決しようとする課題】

【0006】

遮蔽膜と画素電極との間に誘電体を挟み込んだ構造の保持容量は、遮蔽膜を一定の電位に保つために、基準電位が印加されたコモン線に接続されている。

【0007】

そこで工程上、遮蔽膜をパターニングによって形成した後に、遮蔽膜とコモン線を接続するために、遮蔽膜とコモン線との間に設けられた層間絶縁膜にコンタクトホールをあける必要があった。コンタクトホールはマスクを用いたフォトリソグラフィによって形成される。

【0008】

20

アクティブマトリクス型液晶表示装置は、その作製工程においてマスクを用いたフォトリソグラフィを、遮蔽膜とコモン線の間に設けられた層間絶縁膜にコンタクトホールをあける工程の他に、例えば活性層の形成工程、ゲート絶縁膜の形成工程、画素電極の形成工程、ゲート線及びソース信号線の形成工程等で行っている。マスクを用いたフォトリソグラフィは、アクティブマトリクス型液晶表示装置の作製工程数を増やす要因となっており、高い歩留まりを達成するためには、作製工程数を減らすことが望まれていた。

【課題を解決するための手段】

【0009】

アクティブマトリクス型液晶表示装置において、画素TFTに接続しているソース信号線に逆の極性の電圧を印加する駆動方法をソースライン反転という。このソースライン反転とは、液晶に常に1つの向きの電界が印加されることによって、液晶が劣化するのを防ぐために行われる。図4に示すように、ソース信号線1ラインごとに極性が逆の信号を印加し、1フレーム期間ごとに信号の極性を反転させることで、液晶に常に1つの向きの電界が印加されることによって液晶が劣化するのを防ぐ。1フレーム期間とは全ての画素が1つの画面を表示する期間を示す。

30

【0010】

このソースライン反転を用いた場合、遮蔽膜の電位の変動も平均化される。そのために、遮蔽膜を一定の電位（基準電位）に保たれたコモン線に接続しなくても、遮蔽膜の電位は時間的に平均を取るとほぼ一定に保たれるので、遮蔽膜と画素電極との間に誘電体を挟み込んだ構造の保持容量において、遮蔽膜をフローティングにすることが可能になる。よって遮蔽膜をパターニングによって形成した後に、遮蔽膜とコモン線とを接続するために、遮蔽膜とコモン線との間に設けられた層間絶縁膜にマスクを用いたフォトリソグラフィによってコンタクトホールをあける必要がなくなる。よってアクティブマトリクス型液晶表示装の作製工程を削減し、高い歩留まりを達成することが可能になり、またその作製コストを抑えることが可能になる。

40

【0011】

また上記構成に加えて、遮蔽膜とコモン線との間に大容量のカップリング容量を形成すると、遮蔽膜の電位の変動 ΔV が小さくなる。 ΔV は遮蔽膜とコモン線との間に形成されるカップリング容量の容量値Cと遮蔽膜にかかる電荷量Qによって、その値が決まる。しかし、電荷量Qは画素数、ソース信号線に入力される信号の電圧の値によって固定されて

50

しまうので、実際には遮蔽膜の電位の変動 ΔV の値はカップリング容量の容量値 C によって決定されてしまう。この C の値が大きければ大きいほど ΔV は小さくなり、遮蔽膜の電位をより一定に保つことが可能になる。

【0012】

遮蔽膜をフローティングにして遮蔽膜とコモン線との間に大容量のカップリング容量を形成した場合、上述した遮蔽膜をフローティングにするだけの構成と同じく、遮蔽膜とコモン線との間に設けられた層間絶縁膜にマスクを用いたフォトリソグラフィーによってコンタクトホールをあける必要がなくなる。カップリング容量の容量値は、ゲート信号線1ラインに画素TF Tを介して接続されている全ての保持容量の容量値の合計の10倍以上であれば良い。よってアクティブマトリクス型液晶表示装置の作製工程を削減し、高い歩留まりを達成することが可能になり、またその作製コストを抑えることが可能になる。またそれに加えて、遮蔽膜をフローティングにして遮蔽膜とコモン線との間に大容量のカップリング容量を形成した場合は、遮蔽膜の電位をさらに一定に保つことが可能になるため、良好なコントラストを得ることができる。

10

【0013】

以下に本願発明の構成を述べる。

【0014】

本願発明のある実施の形態によると、複数の画素TF Tと、前記画素TF Tに電氣的に接続された画素電極と、遮蔽膜とが設けられた基板を有するアクティブマトリクス型液晶表示装置であって、前記遮蔽膜はフローティングになっており、前記画素電極と前記遮蔽膜との間に誘電体を有することを特徴とするアクティブマトリクス型液晶表示装置が提供される。このことによって上記目的が達成される。

20

【0015】

また本願発明のある実施の形態によると、複数のソース信号線と、複数のゲート信号線と、複数の画素TF Tと、前記画素TF Tに電氣的に接続された画素電極と、遮蔽膜とが設けられた基板を有するアクティブマトリクス型液晶表示装置であって、前記複数の画素TF Tは前記ソース信号線と前記ゲート信号線に電氣的に接続されており、前記遮蔽膜はフローティングになっており、前記画素電極と前記遮蔽膜との間に誘電体が設けられており、前記複数のソース信号線1本ごとに極性が逆の信号を印加し、前記複数のソース信号線のそれぞれに印加される前記信号の極性を1フレーム期間ごとに反転させることを特徴とするアクティブマトリクス型液晶表示装置が提供される。このことによって上記目的が達成される。

30

【0016】

また本願発明のある実施の形態によると、複数のソース信号線と、複数のゲート信号線と、複数の画素TF Tと、画素電極と、遮蔽膜とが設けられた第1の基板と、対向電極が設けられた第2の基板と、前記画素電極と前記対向電極との間に挟まれた液晶と、を有するアクティブマトリクス型液晶表示装置において、前記各画素TF Tは、ゲート電極と、ゲート絶縁膜と、ソース領域、ドレイン領域及びチャネル形成領域を有する活性層とを有し、前記ゲート電極は前記ゲート信号線に接続されており、前記ソース領域またはドレイン領域は前記ソース信号線に接続されており、前記ドレイン領域またはソース領域は前記画素電極に接続されており、前記画素電極と前記遮蔽膜の間に誘電体が設けられており、前記遮蔽膜はフローティングになっており、前記複数のソース信号線1本ごとに極性が逆の信号を印加し、前記複数のソース信号線のそれぞれに印加される前記信号の極性を1フレーム期間ごとに反転させることを特徴とするアクティブマトリクス型液晶表示装置が提供される。このことによって上記目的が達成される。

40

【0017】

また本願発明のある実施の形態によると、複数のソース信号線と、複数のゲート信号線と、複数の画素TF Tと、画素電極と、遮蔽膜とが設けられた第1の基板と、対向電極が設けられた第2の基板と、前記画素電極と前記対向電極との間に挟まれた液晶と、を有するアクティブマトリクス型液晶表示装置において、前記各画素TF Tは、ゲート電

50

極と、ゲート絶縁膜と、活性層とを有し、前記活性層はチャンネル形成領域と、前記チャンネル形成領域に接している第2の不純物領域と、前記第2の不純物領域に接している第1の不純物領域を有し、前記ゲート電極は前記ゲート信号線に接続されており、前記第1の不純物領域の一方は前記画素電極に接続されており、前記第1の不純物領域のもう一方は前記ソース信号線に接続されており、前記画素電極と前記遮蔽膜の間に誘電体が設けられており、前記遮蔽膜はフローティングになっており、前記第2の不純物領域は、前記ゲート絶縁膜を介して、前記ゲート電極と重なっており、前記複数のソース信号線1本ごとに極性が逆の信号を印加し、前記複数のソース信号線のそれぞれに印加される前記信号の極性を1フレーム期間ごとに反転させることを特徴とするアクティブマトリクス型液晶表示装置が提供される。このことによって上記目的が達成される。

10

【0018】

また本願発明のある実施の形態によると、複数のソース信号線と、複数のゲート信号線と、複数の画素TFTと、画素電極と、遮蔽膜とが設けられた第1の基板と、対向電極が設けられた第2の基板と、前記画素電極と前記対向電極との間に挟まれた液晶と、を有するアクティブマトリクス型液晶表示装置において、前記各画素TFTは、ゲート電極と、ゲート絶縁膜と、活性層とを有し、前記活性層はチャンネル形成領域と、前記チャンネル形成領域に接している第2の不純物領域と、前記チャンネル形成領域を挟んで設けられた第1の不純物領域とを有し、前記ゲート電極は前記ゲート信号線に接続されており、

前記第1の不純物領域の一方は前記画素電極に接続されており、前記第1の不純物領域のもう一方は前記ソース信号線に接続されており、前記画素電極と前記遮蔽膜の間に誘電体が設けられており、前記遮蔽膜はフローティングになっており、前記第2の不純物領域は、前記ゲート絶縁膜を介して、前記ゲート電極と重なっており、前記複数のソース信号線1本ごとに極性が逆の信号を印加し、前記複数のソース信号線のそれぞれに印加される前記信号の極性を1フレーム期間ごとに反転させることを特徴とするアクティブマトリクス型液晶表示装置が提供される。このことによって上記目的が達成される。

20

【0019】

前記誘電体は、前記遮蔽膜を陽極酸化して形成される陽極酸化膜であっても良い。

【0020】

前記遮蔽膜は、アルミニウム(Al)、チタン(Ti)またはタンタル(Ta)を有する膜であっても良い。

30

【0021】

前記遮蔽膜は100～300nmの厚さであっても良い。

【0022】

前記ゲート電極は、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、から選ばれた一種または複数種の元素を有していても良い。

【0023】

前記アクティブマトリクス型液晶表示装置を3つ備えたリアプロジェクターであっても良い。

【0024】

前記アクティブマトリクス型液晶表示装置を3つ備えたフロントプロジェクターであっても良い。

40

【0025】

前記アクティブマトリクス型液晶表示装置を1つ備えた単板式リアプロジェクターであっても良い。

【0026】

前記アクティブマトリクス型液晶表示装置を2備えたゴーグル型ディスプレイであっても良い。

【0027】

また本願発明のある実施の形態によると、複数の画素TFT及び前記複数の画素TFTに電氣的に接続された画素電極を有する画素マトリクス部と、遮蔽膜と、一定の基準電位

50

に保たれたコモン線とが設けられた基板を有するアクティブマトリクス型液晶表示装置であって、前記遮蔽膜はフローティングになっており、前記画素電極と前記遮蔽膜との間に第1の誘電体を有し、前記遮蔽膜と前記コモン線との間に第2の誘電体を有し、前記第2の誘電体は前記画素マトリクス部と重ならないことを特徴とするアクティブマトリクス型液晶表示装置が提供される。このことによって上記目的が達成される。

【0028】

また本願発明のある実施の形態によると、複数の画素TFT及び前記複数の画素TFTに電氣的に接続された画素電極を有する画素マトリクス部と、複数のソース信号線と、複数のゲート信号線と、遮蔽膜と、一定の基準電位に保たれたコモン線とが設けられた基板を有するアクティブマトリクス型液晶表示装置であって、前記複数の画素TFTは前記ソース信号線と前記ゲート信号線に電氣的に接続されており、前記遮蔽膜はフローティングになっており、前記画素電極と前記遮蔽膜との間に第1の誘電体を有し、前記遮蔽膜と前記コモン線との間に第2の誘電体を有し、前記第2の誘電体は前記画素マトリクス部と重なっておらず、前記複数のソース信号線1本ごとに極性が逆の信号を印加し、前記複数のソース信号線のそれぞれに印加される前記信号の極性を1フレーム期間ごとに反転させることを特徴とするアクティブマトリクス型液晶表示装置が提供される。このことによって上記目的が達成される。

10

【0029】

また本願発明のある実施の形態によると、複数の画素TFT及び前記複数の画素TFTに電氣的に接続された画素電極を有する画素マトリクス部と、複数のソース信号線と、複数のゲート信号線と、遮蔽膜と、一定の基準電位に保たれたコモン線とが設けられた第1の基板と、対向電極が設けられた第2の基板と、前記画素電極と前記対向電極との間に挟まれた液晶と、を有するアクティブマトリクス型液晶表示装置において、前記各画素TFTは、ゲート電極と、ゲート絶縁膜と、ソース領域、ドレイン領域及びチャネル形成領域を有する活性層とを有し、前記ゲート電極は前記ゲート信号線に接続されており、前記ソース領域またはドレイン領域は前記ソース信号線に接続されており、前記ドレイン領域またはソース領域は前記画素電極に接続されており、前記遮蔽膜はフローティングになっており、前記画素電極と前記遮蔽膜との間に第1の誘電体を有し、前記遮蔽膜と前記コモン線との間に第2の誘電体を有し、前記第2の誘電体は前記画素マトリクス部と重なっておらず、前記複数のソース信号線1本ごとに極性が逆の信号を印加し、前記複数のソース信号線のそれぞれに印加される前記信号の極性を1フレーム期間ごとに反転させることを特徴とするアクティブマトリクス型液晶表示装置が提供される。このことによって上記目的が達成される。

20

30

【0030】

また本願発明のある実施の形態によると、複数の画素TFT及び前記複数の画素TFTに電氣的に接続された画素電極を有する画素マトリクス部と、複数のソース信号線と、複数のゲート信号線と、遮蔽膜と、一定の基準電位に保たれたコモン線とが設けられた第1の基板と、対向電極が設けられた第2の基板と、前記画素電極と前記対向電極との間に挟まれた液晶と、を有するアクティブマトリクス型液晶表示装置において、前記各画素TFTは、ゲート電極と、ゲート絶縁膜と、活性層とを有し、前記活性層はチャネル形成領域と、前記チャネル形成領域に接している第2の不純物領域と、前記第2の不純物領域に接している第1の不純物領域を有し、前記ゲート電極は前記ゲート信号線に接続されており、前記第1の不純物領域の一方は前記画素電極に接続されており、前記第1の不純物領域のもう一方は前記ソース信号線に接続されており、前記遮蔽膜はフローティングになっており、前記画素電極と前記遮蔽膜との間に第1の誘電体を有し、前記遮蔽膜と前記コモン線との間に第2の誘電体を有し、前記第2の誘電体は前記画素マトリクス部と重なっておらず、前記第2の不純物領域は、前記ゲート絶縁膜を介して、前記ゲート電極と重なっており、前記複数のソース信号線1本ごとに極性が逆の信号を印加し、前記複数のソース信号線のそれぞれに印加される前記信号の極性を1フレーム期間ごとに反転させることを特徴とするアクティブマトリクス型液晶表示装置が提供される

40

50

。このことによって上記目的が達成される。

【0031】

また本願発明のある実施の形態によると、複数の画素TFT及び前記複数の画素TFTに電氣的に接続された画素電極を有する画素マトリクス部と、複数のソース信号線と、複数のゲート信号線と、遮蔽膜と、一定の基準電位に保たれたコモン線とが設けられた第1の基板と、対向電極が設けられた第2の基板と、前記画素電極と前記対向電極との間に挟まれた液晶と、を有するアクティブマトリクス型液晶表示装置において、前記各画素TFTは、ゲート電極と、ゲート絶縁膜と、活性層とを有し、前記活性層はチャンネル形成領域と、前記チャンネル形成領域に接している第2の不純物領域と、前記チャンネル形成領域を挟んで設けられた第1の不純物領域とを有し、前記ゲート電極は前記ゲート信号線に接続されており、前記第1の不純物領域の一方は前記画素電極に接続されており、

10

前記第1の不純物領域のもう一方は前記ソース信号線に接続されており、前記遮蔽膜はフローティングになっており、前記画素電極と前記遮蔽膜との間に第1の誘電体を有し、前記遮蔽膜と前記コモン線との間に第2の誘電体を有し、前記第2の誘電体は前記画素マトリクス部と重なっておらず、前記第2の不純物領域は、前記ゲート絶縁膜を介して、前記ゲート電極と重なっており、前記複数のソース信号線1本ごとに極性が逆の信号を印加し、前記複数のソース信号線のそれぞれに印加される前記信号の極性を1フレーム期間ごとに反転させることを特徴とするアクティブマトリクス型液晶表示装置が提供される。このことによって上記目的が達成される。

【0032】

20

また本願発明のある実施の形態によると、複数の画素TFT及び前記複数の画素TFTに電氣的に接続された画素電極を有する画素マトリクス部と、遮蔽膜と、一定の基準電位に保たれたコモン線と、ソース信号線駆動回路とが設けられた第1の基板と、対向遮蔽膜が設けられた第2の基板と、を有するアクティブマトリクス型液晶表示装置において、

前記遮蔽膜はフローティングになっており、前記画素電極と前記遮蔽膜との間に第1の誘電体を有し、前記遮蔽膜と前記コモン線との間に第2の誘電体を有し、前記第2の誘電体は前記画素マトリクス部と重なっておらず、前記ソース信号線駆動回路はサンプリング回路を有しており、前記対向遮蔽膜は、前記遮蔽膜の一部及び前記サンプリング回路と重なっていることを特徴とするアクティブマトリクス型液晶表示装置が提供される。このことによって上記目的が達成される。

30

【0033】

前記第1の誘電体は、前記遮蔽膜を陽極酸化して形成される陽極酸化膜であっても良い。

【0034】

前記第2の誘電体は、前記遮蔽膜を陽極酸化して形成される陽極酸化膜であっても良い。

【0035】

前記遮蔽膜は、アルミニウム(Al)、チタン(Ti)またはタンタル(Ta)を有する膜であっても良い。

【0036】

40

前記遮蔽膜は100～300nmの厚さであっても良い。

【0037】

前記ゲート電極は、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、から選ばれた一種または複数種の元素を有していても良い。

【0038】

前記アクティブマトリクス型液晶表示装置を3つ備えたリアプロジェクターであっても良い。

【0039】

前記アクティブマトリクス型液晶表示装置を3つ備えたフロントプロジェクターであっても良い。

50

【0040】

前記アクティブマトリクス型液晶表示装置を1つ備えた単板式リアプロジェクターであっても良い。

【0041】

前記アクティブマトリクス型液晶表示装置を2つ備えたゴーグル型ディスプレイであっても良い。

【0042】

なお、本願発明の遮蔽膜は寄生容量の影響を避けるため、ソース信号線駆動回路上に設けないことが好ましい。

【発明の効果】

10

【0043】

ソースライン反転で液晶を駆動させて、遮蔽膜をコモン線に接続せずにフローティングとしている。このような構成にすることで、遮蔽膜をコモン線に接続しなくても、遮蔽膜の電位が時間的に平均を取ると一定に保たれるので、遮蔽膜と画素電極との間に誘電体を挟み込んだ構造の保持容量を形成することが可能になる。よって遮蔽膜をパターンニングによって形成した後に、遮蔽膜とコモン線を接続するために、遮蔽膜とコモン線との間に設けられた層間絶縁膜にマスクを用いたフォトリソグラフィーによるコンタクトホールをあける必要がなくなる。このため作製工程を削減し、高い歩留まりを達成することが可能になり、またアクティブマトリクス型液晶表示装の作製コストを抑えることが可能になる。またそれに加えて、遮蔽膜をフローティングにして遮蔽膜とコモン線との間に大容量のカップリング容量を形成した場合は、遮蔽膜の電位をさらに一定に保つことが可能になるため、良好なコントラストを得ることができる。

20

【0044】

なお、上記実施例はTFTの活性層として珪素膜を例にとりて説明したが、必要に応じて不純物を添加したり、Si-Ge化合物など、他の半導体を用いても良い。また画素が有するTFTとして、ダブルゲート構造を有するTFTを示したが、シングルゲート構造を有していても良いし、他のマルチゲート構造を有していても良い。また画素が有するTFTの活性層が、a-Si（アモルファスシリコン）を有していても良い。

【図面の簡単な説明】

【0045】

30

【図1】本願発明のアクティブマトリクス回路の回路図。

【図2】本願発明の画素マトリクス回路の上面構造を示す図。

【図3】本願発明の画素マトリクス回路の上面構造を示す図。

【図4】ソースライン反転の概念を示す図。

【図5】ソース信号線駆動回路のブロック図。

【図6】ソース信号線駆動回路の回路図。

【図7】アナログスイッチとレベルシフト回路の等価回路図。

【図8】本願発明のTFTの作製工程を示す断面図。

【図9】本願発明のTFTの作製工程を示す断面図。

【図10】本願発明のTFTの作製工程を示す断面図。

40

【図11】本願発明のアクティブマトリクス回路の回路図。

【図12】本願発明のシミュレーション結果を示す図。

【図13】本願発明のTFTの作製工程を示す断面図。

【図14】本願発明のTFTの作製工程を示す断面図。

【図15】本願発明のTFTの作製工程を示す断面図。

【図16】本願発明の液晶表示装置を用いた3板式プロジェクタの概略構成図。

【図17】本願発明の液晶表示装置を用いた3板式プロジェクタの概略構成図。

【図18】本願発明の液晶表示装置を用いた単板式プロジェクタの概略構成図。

【図19】本願発明の液晶表示装置を用いたフロントプロジェクタおよびリアプロジェクタの概略構成図。

50

【図 20】本願発明の液晶表示装置を用いたゴーグル型ディスプレイの概略構成図。

【図 21】本願発明の液晶表示装置を用いた電子機器の例。

【図 22】本願発明の液晶表示装置を用いたノートブック型パーソナルコンピュータの概略構成図。

【図 23】本願発明のアクティブマトリクス回路の断面図及び上面図。

【図 24】本願発明のアクティブマトリクス回路の上面図。

【図 25】アクティブマトリクス基板のシミュレーションのモデルとなる回路図。

【図 26】アクティブマトリクス基板のシミュレーションのモデルとなる回路における画素部の回路図。

【図 27】ゲート信号線駆動回路上に設けられた I T O に接続されたコモン線と、 F P C の取り出し端子との接合部分の断面図。 10

【図 28】ゲート信号線駆動回路上に設けられた I T O に接続されたコモン線と、 F P C の取り出し端子との接合部分の断面図。

【図 29】本願発明の T F T の作製工程を示す断面図。

【図 30】本願発明のアクティブマトリクス回路の断面図及び上面図。

【図 31】本願発明の液晶表示装置を用いた電子機器の例。

【発明を実施するための形態】

【0046】

以下に本願発明を、実施例をもって説明する。ただし、本願発明は、以下の実施例に限定されるわけではない。 20

【0047】

図 1 ～ 図 31 を用いて、本願発明の実施例を説明する。

【実施例 1】

【0048】

本実施例では、本願発明を用いたアクティブマトリクス型液晶表示装置の一例について、図 1 を用いて説明する。

【0049】

図 1 に本願発明の保持容量を用いたアクティブマトリクス型液晶表示装置の回路図の一例を示す。ソース信号線駆動回路 11、ゲート信号線駆動回路 12、アクティブマトリクス回路 13、画素 T F T 14、画素電極と対向電極との間に液晶を挟んだ液晶セル 15、画素電極と遮蔽膜の間に誘電体を挟んで形成される保持容量 16、ソース信号線 17、ゲート信号線 18 が図 1 に示されるように設けられている。ソース信号線駆動回路 11 とゲート信号線駆動回路 12 は、一般に駆動回路と総称されている。この駆動回路は、アクティブマトリクス回路でなる画素マトリクス部と同一基板上に一体形成されている。 30

【0050】

また、アクティブマトリクス部 13 では、ソース信号線駆動回路 11 に接続されたソース信号線 17 と、ゲート信号線駆動回路 12 に接続されたゲート信号線 18 が交差している。そのソース信号線 17 とゲート信号線 18 に囲まれた領域、画素部 19 に、画素の薄膜トランジスタ（画素 T F T）14 と、対向電極と画素電極の間に液晶を挟んだ液晶セル 15 と、保持容量 16 が設けられている。 40

【0051】

保持容量 16 は画素電極と遮蔽膜の間に誘電体としての酸化膜を挟んだ構成となっており、全ての遮蔽膜はコモン線とは接続されていないフローティング（F l o a t i n g）の状態となっている。

【0052】

ソース信号線 17 に入力された画像信号は、画素 T F T 14 により選択され、所定の画素電極に書き込まれる。

【0053】

ソース信号線駆動回路 11 から出力されたタイミング信号によりサンプリングされた画像信号が、ソース信号線 17 に供給される。 50

【0054】

画素TFT14は、ゲート信号線駆動回路12からゲート信号線18を介して入力される選択信号により動作する。

【0055】

ソース信号線17に入力される画像信号は、ソース信号線17の1ラインごとに極性を逆にして印加し、1フレーム期間ごとに信号の極性を反転させることで、液晶に常に1つの向きの電界が印加されることによって液晶が劣化するのを防ぐ。このようにソースライン反転で液晶を駆動させて、遮蔽膜をコモン線に接続せずにフローティングとしている。このような構成にすることで、遮蔽膜をコモン線に接続しなくても、遮蔽膜の電位が時間的に平均を取ると一定に保たれるので、遮蔽膜と画素電極との間に誘電体を挟み込んだ構造の保持容量を形成することが可能になる。よって遮蔽膜をパターンニングによって形成した後に、遮蔽膜とコモン線を接続するために、遮蔽膜とコモン線との間に設けられた層間絶縁膜にマスクを用いたフォトリソグラフィによるコンタクトホールをあける必要がなくなる。このため作製工程を削減し、高い歩留まりを達成することが可能になり、またアクティブマトリクス型液晶表示装の作製コストを抑えることが可能になる。

10

【0056】

次に、図1における画素部19の詳しい構造について、図2を用いて説明する。

【0057】

まず、図2において、21は活性層、22はゲート信号線、23はソース信号線、24は活性層とソース信号線とのコンタクト部、25はドレイン配線（ドレイン電極）、26は活性層とドレイン配線とのコンタクト部である。

20

【0058】

次に、図3は、図2（A）に遮蔽膜27と画素電極28を重ね合わせた状態を示している。なお、画素電極28は一部点線で表しているが、これは下層の遮蔽膜との位置関係を明瞭にするためである。

【0059】

図3に示すように、画素電極28は画像表示領域29の外周部分で遮蔽膜27と重なるように形成されている。この画素電極28と遮蔽膜27とが重なる領域30が保持容量17として機能することになる。

【0060】

また、31はドレイン配線25と画素電極28とのコンタクト部である。コンタクト部31には遮蔽膜27を設けることができないが、ドレイン配線25で完全に遮光されるので、TFTに光が当たるようなことはない。

30

【0061】

次に図1で示したソース信号線駆動回路の一例について説明する。図5に図1で示したソース信号線駆動回路11のブロック図を示す。CLKはクロック信号、CLKBは反転したクロック信号、SPはスタートパルス信号、SL/Rは駆動方向切り替え信号を示している。

【0062】

図5の具体的な回路構成の一例を図6に示す。シフトレジスタ回路101、レベルシフト回路102、サンプリング回路103、画像信号線104が図に示すように配置されている。

40

【0063】

クロック信号（CLK）、反転したクロック信号（CLKb）、スタートパルス信号（SP）および駆動方向切り替え信号（SL/R）は図5に示されている配線からシフトレジスタ回路に入力される。

【0064】

ソース信号線駆動回路の外部から入力されたクロック信号（CLK）（例えば10V）がシフトレジスタ回路101に入力される。そして、入力されたクロック信号および同時にシフトレジスタ回路101に入力したスタートパルス信号とによってシフトレジスタ

50

回路101が動作し、画像のサンプリングのためのタイミング信号を順に生成する。

【0065】

生成されたタイミング信号はレベルシフト回路(LS)102に入力され電圧振幅レベルが上げられる。ここで本明細書において電圧振幅レベルとは信号の最も高い電位と最も低い電位の差(電位差)の絶対値を意味しており、電圧振幅レベルが高くなる(上げられる)とは電位差が大きくなることを意味し、電圧振幅レベルが低くなるとは電位差が小さくなることを意味する。電圧振幅レベルが上げられたタイミング信号はアナログスイッチ105を有するサンプリング回路103に入力され、入力されたタイミング信号に基づいてサンプリング回路103が画像信号をサンプリングする動作をする。サンプリングされた画像信号はソース信号線(S1~Sn)を介して画素マトリクス部に入力される。

10

【0066】

サンプリングされる画像信号は画像信号線ごとに逆の極性で印加されている。これによってソース信号線1ラインごとに逆の極性の画像信号がサンプリングされ液晶に印加される。言い換えるとソースライン反転で液晶が駆動することとなる。そのため遮蔽膜を一定の電位(基準電位)に保たれたコモン線に接続しなくても、遮蔽膜の電位は時間的に平均を取ると一定に保たれるので、遮蔽膜と画素電極との間に誘電体を挟み込んだ構造の保持容量において、遮蔽膜をフローティングにすることが可能になる。よって遮蔽膜をパターンニングによって形成した後に、遮蔽膜とコモン線とを接続するために、遮蔽膜とコモン線との間に設けられた層間絶縁膜にマスクを用いたフォトリソグラフィによるコンタクトホールをあける必要がなくなる。このため作製工程を削減し、高い歩留まりを達成することが可能になり、またアクティブマトリクス型液晶表示装の作製コストを抑えることが可能になる。

20

【0067】

図7にアナログスイッチ105とレベルシフト回路102の具体的な回路図を示す。

【0068】

図7(A)にアナログスイッチの等価回路図を示す。画像信号が入力される信号(IN、INb)によってサンプリングされる。図7(B)にレベルシフト回路の等価回路図を示す。INは信号が入力されることを意味し、INbはINの反転信号が入力されることを意味する。また、Vddhはプラスの電圧、Vssはマイナスの電圧の印加を示している。レベルシフト回路は、INに入力された信号を高電圧化し反転させた信号が、OUTbから出力されるように設計されている。つまり、INにHiが入力されるとOUTbからVss相当の信号が、Loが入力されるとOUTbからVddh相当の信号が出力される。

30

【0069】

次に本願発明の画素マトリクス回路とその周辺に設けられる駆動回路のTFTを同時に作製する方法の一例について、図8~図10を用いて説明する。なお、本願発明はこの作製方法に限られない。

【0070】

〔島状半導体層、ゲート絶縁膜形成の工程:図8(A)〕 図8(A)において、基板6001には、無アルカリガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板や金属基板の表面に絶縁膜を形成したものを基板としても良い。

40

【0071】

そして、基板6001のTFTが形成される表面には、酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜からなる下地膜6002をプラズマCVD法やスパッタ法で100~400nmの厚さに形成した。例えば下地膜6002として、窒化シリコン膜6002を25~100nm、ここでは50nmの厚さに、酸化シリコン膜6003を50~300nm、ここでは150nmの厚さとした2層構造で形成すると良い。下地膜6002は基板からの不純物汚染を防ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくても良い。

【0072】

50

次に下地膜 6002 の上に 20～100 nm の厚さの、非晶質シリコン膜を公知の成膜法で形成した。非晶質シリコン膜は含有水素量にもよるが、好ましくは 400～550℃ で数時間加熱して脱水素処理を行い、含有水素量を 5 atom% 以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。ここでは、下地膜と非晶質シリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気中にさらされないようにすることで表面の汚染を防ぐことが可能となり、作製される TFT の特性バラツキを低減させることができる。

【0073】

10

非晶質シリコン膜から結晶質シリコン膜を形成する工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。また、シリコンの結晶化を助長する触媒元素を用いて熱結晶化の方法で結晶質シリコン膜を作製しても良い。その他に、微結晶シリコン膜を用いても良いし、結晶質シリコン膜を直接堆積成膜しても良い。さらに、単結晶シリコンを基板上に貼りあわせる SOI (Silicon On Insulators) の公知技術を使用して結晶質シリコン膜を形成しても良い。

【0074】

こうして形成された結晶質シリコン膜の不要な部分をエッチング除去して、島状半導体層 6004～6006 を形成した。結晶質シリコン膜の n チャネル型 TFT が作製される領域には、しきい値電圧を制御するため、あらかじめ $1 \times 10^{15} \sim 5 \times 10^{17} \text{ cm}^{-3}$ 程度の濃度でボロン (B) を添加しておいても良い。

20

【0075】

次に、島状半導体層 6004～6006 を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜 6007 を形成した。ゲート絶縁膜 6007 は、10～200 nm、好ましくは 50～150 nm の厚さに形成すれば良い。例えば、プラズマ CVD 法で N_2O と SiH_4 を原料とした窒化酸化シリコン膜を 75 nm 形成し、その後、酸素雰囲気中または酸素と塩酸の混合雰囲気中、800～1000℃ で熱酸化して 115 nm のゲート絶縁膜としても良い。(図 8 (A))

【0076】

〔n⁻領域の形成：図 8 (B)〕 島状半導体層 6004、6006 及び配線を形成する領域の全面と、島状半導体層 6005 の一部 (チャネル形成領域となる領域を含む) にレジストマスク 6008～6011 を形成し、n 型を付与する不純物元素を添加して低濃度不純物領域 6012、6013 を形成した。この低濃度不純物領域 6012、6013 は、後に CMOS 回路の n チャネル型 TFT に、ゲート絶縁膜を介してゲート電極と重なる LDD 領域 (本明細書中では Lov 領域という。なお、ov とは overlap の意味である。) を形成するための不純物領域である。なお、ここで形成された低濃度不純物領域に含まれる n 型を付与する不純物元素の濃度を (n⁻) で表すこととする。従って、本明細書中では低濃度不純物領域 6012、6013 を n⁻ 領域と言い換えることができる。

30

【0077】

ここではフォスフィン (PH_3) を質量分離しないでプラズマ励起したイオンドープ法でリンを添加した。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート絶縁膜 6007 を通してその下の半導体層にリンを添加した。添加するリン濃度は、 $5 \times 10^{17} \sim 5 \times 10^{18} \text{ atoms/cm}^3$ の範囲にするのが好ましく、ここでは $1 \times 10^{18} \text{ atoms/cm}^3$ とした。

40

【0078】

その後、レジストマスク 6008～6011 を除去し、窒素雰囲気中で 400～900℃、好ましくは 550～800℃ で 1～12 時間の熱処理を行い、この工程で添加されたリンを活性化する工程を行った。

【0079】

〔ゲート電極用および配線用導電膜の形成：図 8 (C)〕 第 1 の導電膜 6014 を、

50

タンタル (Ta)、チタン (Ti)、モリブデン (Mo)、タングステン (W) から選ばれた元素またはいずれかを主成分とする導電性材料で、10～100 nmの厚さに形成した。第1の導電膜6014としては、例えば窒化タンタル (Ta₂N₅) や窒化タングステン (WN) を用いることが望ましい。さらに、第1の導電膜6014上に第2の導電膜6015をTa、Ti、Mo、Wから選ばれた元素またはいずれかを主成分とする導電性材料で、100～400 nmの厚さに形成した。例えば、Taを200 nmの厚さに形成すれば良い。また、図示しないが、第1の導電膜6014の下に導電膜6014、6015 (特に導電膜6015) の酸化防止のためにシリコン膜を2～20 nm程度の厚さで形成しておくことは有効である。

【0080】

10

〔p-chゲート電極、配線電極の形成とp⁺⁺領域の形成：図9 (A)〕 レジストマスク6016～6019を形成し、第1の導電膜と第2の導電膜 (以下、積層膜として取り扱う) をエッチングして、pチャンネル型TFTのゲート電極6020、ゲート信号線6021、6022を形成した。なお、nチャンネル型TFTとなる領域の上には全面を覆うように導電膜6023、6024を残した。

【0081】

そして、レジストマスク6016～6019をそのまま残してマスクとし、pチャンネル型TFTが形成される半導体層6004の一部に、p型を付与する不純物元素を添加する工程を行った。ここではボロンをその不純物元素として、ジボラン (B₂H₆) を用いてイオンドープ法 (勿論、イオンインプランテーション法でも良い) で添加した。ここでは5 × 10²⁰～3 × 10²¹ atoms/cm³の濃度にボロンを添加した。なお、ここで形成された不純物領域に含まれるp型を付与する不純物元素の濃度を (p⁺⁺) で表すこととする。従って、本明細書中では不純物領域6025、6026をp⁺⁺領域と言い換えることができる。

20

【0082】

なお、この工程において、レジストマスク6016～6019を使用してゲート絶縁膜6007をエッチング除去して、島状半導体層6004の一部を露出させた後、p型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

【0083】

30

〔n-chゲート電極の形成：図9 (B)〕 次に、レジストマスク6016～6019を除去した後、レジストマスク6027～6030を形成し、nチャンネル型TFTのゲート電極6031、6032を形成した。このときゲート電極6031はn⁻領域6012、6013とゲート絶縁膜を介して重なるように形成した。

【0084】

〔n⁺領域の形成：図9 (C)〕 次に、レジストマスク6027～6030を除去し、レジストマスク6033～6035を形成した。そして、nチャンネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域を形成する工程を行った。レジストマスク6035はnチャンネル型TFTのゲート電極6032を覆う形で形成した。これは、後の工程において画素マトリクス回路のnチャンネル型TFTに、ゲート電極と重ならないようにLDD領域を形成するためである。

40

【0085】

そして、n型を付与する不純物元素を添加して不純物領域6036～6040を形成した。ここでも、フォスフィン (PH₃) を用いたイオンドープ法 (勿論、イオンインプランテーション法でも良い) で行い、この領域のリンの濃度は1 × 10²⁰～1 × 10²¹ atoms/cm³とした。なお、ここで形成された不純物領域6038～6040に含まれるn型を付与する不純物元素の濃度を (n⁺) で表すこととする。従って、本明細書中では不純物領域6038～6040をn⁺領域と言い換えることができる。また、不純物領域6036、6037は既にn⁻領域が形成されていたので、厳密には不純物領域6038～6040よりも若干高い濃度でリンを含む。

50

【0086】

なお、この工程において、レジストマスク6033～6035およびゲート電極6031をマスクとしてゲート絶縁膜6007をエッチングし、島状半導体膜6005、6006の一部を露出させた後、n型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

【0087】

〔n⁺領域の形成：図10（A）〕 次に、レジストマスク6033～6035を除去し、画素マトリクス回路のnチャネル型TFTとなる島状半導体層6006にn型を付与する不純物元素を添加する工程を行った。こうして形成された不純物領域6041～6044には前記n⁺領域と同程度かそれより少ない濃度（具体的には $5 \times 10^{16} \sim 1 \times 10^{18}$ atoms/cm³）のリンが添加されるようにした。なお、ここで形成された不純物領域6041～6044に含まれるn型を付与する不純物元素の濃度を（n⁺）で表すこととする。従って、本明細書中では不純物領域6041～6044をn⁺領域と言い換えることができる。また、この工程ではゲート電極で隠された不純物領域6068、6069を除いて全ての不純物領域にn⁺の濃度でリンが添加されているが、非常に低濃度であるため無視して差し支えない。

10

【0088】

〔熱活性化の工程：図10（B）〕 次に、後に第1の層間絶縁膜の一部となる保護絶縁膜6045を形成した。保護絶縁膜6045は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は100～400 nmとすれば良い。

20

【0089】

その後、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーンেসアニール法、レーザーアニール法、またはラピッドサーマルアニール法（RTA法）で行うことができる。ここではファーンেসアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において300～650℃、好ましくは400～550℃、ここでは450℃、2時間の熱処理を行った。

【0090】

さらに、3～100%の水素を含む雰囲気中で、300～450℃で1～12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。

30

【0091】

〔層間絶縁膜、ソース／ドレイン電極、遮蔽膜、画素電極、保持容量の形成：図10（C）〕 活性化工程を終えたら、保護絶縁膜6045の上に0.5～1.5 μm厚の層間絶縁膜6046を形成した。前記保護絶縁膜6045と層間絶縁膜6046とでなる積層膜を第1の層間絶縁膜とした。

【0092】

その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース電極6047～6049と、ドレイン電極6050、6051を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100 nm、Tiを含むアルミニウム膜300 nm、Ti膜150 nmをスパッタ法で連続して形成した3層構造の積層膜とした。これで図2に示した状態と同じになる。図2で示す活性層21は図10の活性層6004～6006に相当し、ゲート信号線22およびドレイン配線25は同じドレイン電極6050、6051として表されている。ソース信号線23はソース電極6047～6049として示されている。

40

【0093】

次に、パッシベーション膜6052として、窒化シリコン膜、酸化シリコン膜、または

50

窒化酸化シリコン膜で50～500nm（代表的には200～300nm）の厚さで形成した。その後、この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3～100%の水素を含む雰囲気中で、300～450℃で1～12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン電極を接続するためのコンタクトホールを形成する位置において、パッシベーション膜6052に開口部を形成しておいても良い。

【0094】

その後、有機樹脂からなる第2の層間絶縁膜6053を約1μmの厚さに形成した。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。

【0095】

次に、画素マトリクス回路となる領域において、第2の層間絶縁膜6053上に遮蔽膜6054を形成した。遮蔽膜6054はアルミニウム（Al）、チタン（Ti）、タンタル（Ta）から選ばれた元素またはいずれかを主成分とする膜で100～300nmの厚さに形成した。そして、遮蔽膜6054の表面に陽極酸化法またはプラズマ酸化法により30～150nm（好ましくは50～75nm）の厚さの酸化膜6055を形成した。ここでは遮蔽膜6054としてアルミニウム膜またはアルミニウムを主成分とする膜を用い、誘電体6055として酸化アルミニウム膜（アルミナ膜）を用いた。

【0096】

なお、ここでは遮蔽膜の表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマCVD法、熱CVD法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は30～150nm（好ましくは50～75nm）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、DLC（Diamond like carbon）膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。

【0097】

次に、パッシベーション膜6052及び第2の層間絶縁膜6053にドレイン電極6051に達するコンタクトホールを形成し、画素電極6056を形成した。なお、画素電極6057、6058はそれぞれ隣接する別の画素の画素電極である。画素電極6056～6058は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ITO）膜を100nmの厚さにスパッタ法で形成した。

【0098】

また、この時、画素電極6056と遮蔽膜6054とが酸化膜6055を介して重なった領域6059が保持容量を形成した。

【0099】

こうして同一基板上に、駆動回路となるCMOS回路と画素マトリクス回路とを有したアクティブマトリクス基板が完成した。なお、駆動回路となるCMOS回路にはpチャネル型TFT6081、nチャネル型TFT6082が形成され、画素マトリクス回路にはnチャネル型TFTでなる画素TFT6083が形成された。

【0100】

CMOS回路のpチャネル型TFT6081には、チャネル形成領域6062、ソース領域6063、ドレイン領域6064がそれぞれp⁺領域で形成された。また、nチャネル型TFT6082には、チャネル形成領域6065、ソース領域6066、ドレイン領域6067、ゲート絶縁膜を介してゲート電極と重なったLDD領域（以下、Lov領域という。なお、ovとはoverlapの意である。）

6068、6069が形成された。この時、ソース領域6066、ドレイン領域6067はそれぞれ($n^- + n^+$)領域で形成され、Lov領域6068、6069は n^- 領域で形成された。

【0101】

また、画素TFT6083には、チャンネル形成領域6070、6071、ソース領域6072、ドレイン領域6073、ゲート絶縁膜を介してゲート電極と重ならないLDD領域(以下、Loff領域という。なお、offとはoffsetの意である。)6074~6077、Loff領域6075、6076に接した n^+ 領域6078が形成された。この時、ソース領域6072、ドレイン領域6073はそれぞれ n^+ 領域で形成され、Loff領域6074~6077は n^{++} 領域で形成された。

10

【0102】

チャンネル長3~7 μm に対してLov領域の長さ(幅)は0.5~3.0 μm 、代表的には1.0~1.5 μm とすれば良い。また、画素TFT6083に設けられるLoff領域6074~6077の長さ(幅)は0.5~3.5 μm 、代表的には2.0~2.5 μm とすれば良い。

【0103】

図27に、コモン線と、FPCからの引き出し端子との接合部分を示す。基板6001、図10(C)に示した n チャンネル型TFTを有するゲート信号線駆動回路2702、コモン線2703、遮蔽膜2704、誘電体2705、ITO膜2706、フィラー2707、樹脂2708、FPCからの引き出し端子上に成膜されたITO膜2709、FPCからの引き出し端子2710が図27に示すように設けられている。

20

【0104】

遮蔽膜2704とITO膜2706と、その間に挟まれた誘電体2705とによって、カップリング容量が形成されている。ITO膜2706は、ゲート信号線駆動回路2702上に設けられており、ゲート信号線駆動回路2702の下に設けられたコモン線2703と接続している。FPCからの引き出し端子2710上にはFPC側のITO膜2709が形成されており、FPCからの引き出し端子2710上のFPC側のITO膜2709とITO膜2706とは、フィラー2707と樹脂2708とによって接続されている。

【0105】

樹脂2708は光硬化性の樹脂であっても、熱硬化性の樹脂であっても良く、また光硬化性の樹脂と熱硬化性の樹脂との混合物であっても良い。光硬化性の樹脂と熱硬化性の樹脂との混合物を用いた場合、光によって仮接着の後、熱を加えて圧着させることにより接続する。またフィラーは導電性の材料であることが必要である。大きさの異なるフィラーを2種類以上用いても良く、この場合、サイズの小さいフィラーはスペーサとして働くので導電性でなくても良く、サイズの大きい粒子は電氣的に接続させる働きをするので導電性であることが必要である。

30

【0106】

本願発明では、ソースライン反転によって液晶を駆動してやり、かつ遮蔽膜を一定の電位(基準電位)に保たれたコモン線に接続しない。ソースライン反転によって、遮蔽膜の電位は時間的に平均を取ると一定に保たれるので、遮蔽膜と画素電極との間に誘電体を挟み込んだ構造の保持容量において、遮蔽膜をフローティングにすることが可能になる。よって遮蔽膜をパターニングによって形成した後に、遮蔽膜とコモン線とを接続するために、遮蔽膜とコモン線との間に設けられた層間絶縁膜にマスクを用いたフォトリソグラフィによるコンタクトホールをあける必要がなくなる。このため作製工程を削減し、高い歩留まりを達成することが可能になり、またアクティブマトリクス型液晶表示装の作製コストを抑えることが可能になる。

40

【実施例2】

【0107】

本実施例では、実施例1の遮蔽膜をフローティングにするという構成に加えて、遮蔽膜

50

とコモン線との間に大容量のカップリング容量を形成する例について説明する。なお T F T の作製方法の記載は省略するが、実施例 1 と同じプロセスを用いても良い。

【0108】

図 11 に本願発明の保持容量を用いたアクティブマトリクス型液晶表示装置の回路図の一例を示す。ソース信号線駆動回路 301、ゲート信号線駆動回路 302、アクティブマトリクス回路 303、画素 T F T 304、画素電極と対向電極との間に液晶を挟んだ液晶セル 305、画素電極と遮蔽膜の間に誘電体を挟んで形成される保持容量 306、ソース信号線 307、ゲート信号線 308 が図 11 に示されるように設けられている。またカップリング容量 310 がフローティングになっている遮蔽膜とコモン線との間に設けられている。ソース信号線駆動回路 301 とゲート信号線駆動回路 302 は、一般に駆動回路と総称されている。

10

この駆動回路は、アクティブマトリクス回路でなる画素マトリクス部と同一基板上に一体形成されている。

【0109】

また、アクティブマトリクス部 303 では、ソース信号線駆動回路 301 に接続されたソース信号線 307 と、ゲート信号線駆動回路 302 に接続されたゲート信号線 308 が交差している。そのソース信号線 307 とゲート信号線 308 に囲まれた領域、画素部 309 に、画素の薄膜トランジスタ（画素 T F T）304 と、対向電極と画素電極の間に液晶を挟んだ液晶セル 305 と、保持容量 306 が設けられている。またコモン線 311 と遮蔽膜 312 とが図に示すように設けられている。

20

【0110】

保持容量 306 は画素電極と遮蔽膜 312 の間に誘電体としての酸化膜を挟んだ構成となっており、全ての遮蔽膜 312 はコモン線 311 とは接続されていないフローティング（F l o a t i n g）となっている。

【0111】

またカップリング容量 310 の容量値は、ゲート信号線 1 ラインに画素 T F T を介して接続されている全ての保持容量の容量値の合計の 10 倍以上であれば良い。

【0112】

ソース信号線 307 に入力された画像信号は、画素 T F T 304 により選択され、所定の画素電極に書き込まれる。

30

【0113】

ソース信号線駆動回路 301 から出力されたタイミング信号によりサンプリングされた画像信号が、ソース信号線 307 に供給される。

【0114】

画素 T F T 304 は、ゲート信号線駆動回路 302 からゲート信号線 308 を介して入力される選択信号により動作する。

【0115】

ソース信号線に入力される画像信号は、ソース信号線 1 ラインごとに極性を逆にして印加し、1 フレーム期間ごとに信号の極性を反転させることで、液晶に常に 1 つの向きの電界が印加されることによって液晶が劣化するのを防ぐ。このようにソースライン反転で液晶を駆動させて、遮蔽膜をコモン線に接続せずにフローティングとしている。このような構成にすることで、遮蔽膜をコモン線に接続しなくても、遮蔽膜の電位が時間的に平均を取ると一定に保たれるので、遮蔽膜と画素電極との間に誘電体を挟み込んだ構造の保持容量を形成することが可能になる。よって遮蔽膜をパターンニングによって形成した後に、遮蔽膜とコモン線を接続するために、遮蔽膜とコモン線との間に設けられた層間絶縁膜にマスクを用いたフォトリソグラフィによるコンタクトホールをあける必要がなくなる。このため作製工程を削減し、高い歩留まりを達成することが可能になり、またアクティブマトリクス型液晶表示装置の作製コストを抑えることが可能になる。またそれに加えて、遮蔽膜をフローティングにして遮蔽膜とコモン線との間に大容量のカップリング容量を形成した場合は、遮蔽膜の電位の変動 ΔV が小さくなる。

40

50

カップリング容量の容量値が大きければ大きいほど ΔV は小さくなり、遮蔽膜の電位をより一定に保つことが可能になるため、良好なコントラストを得ることができる。

【0116】

図23に図11の上面及び断面の概略図を示す。図23(B)は図23(A)のA-A'における断面図である。

【0117】

ソース信号線駆動回路411(図11に示すところの301)、ゲート信号線駆動回路402、アクティブマトリクス部413(図11に示すところの303)、遮蔽膜404、ITO膜406、コモン線407、FPC414が図23(A)に示すように設けられている。

10

【0118】

ITO膜406とコモン線407は電氣的に接続されており、コモン線407はFPC414によって基板の外部に接続され、一定の電位(基準電位)に保たれている。

【0119】

コモン線407に接続されたITO膜406と遮蔽膜404の重なった部分にカップリング容量416(図11で示すところの310)が形成されている。

【0120】

基板401、ゲート信号線駆動回路402(図11に示すところの302)、層間絶縁膜403、遮蔽膜404(図11に示すところの311)、誘電体405、ITO膜406、コモン線407(図11に示すところの312)、フィラー412、樹脂410、FPCからの引き出し端子上に成膜されたITO膜409、FPCからの引き出し端子408が図23に示すように設けられている。

20

【0121】

遮蔽膜404とITO膜406と、その間に挟まれた誘電体405とによって、カップリング容量が形成されている。ITO膜406は、ゲート信号線駆動回路402上に設けられており、ゲート信号線駆動回路402の下に設けられたコモン線407と接続している。FPCからの引き出し端子408上にはFPC側のITO膜409が接するように形成されており、FPCからの引き出し端子408上のFPC側のITO膜409とITO膜406とは、フィラー412と樹脂410とによって接続されている。

【0122】

樹脂410は光硬化性の樹脂であっても、熱硬化性の樹脂であっても良く、また光硬化性の樹脂と熱硬化性の樹脂との混合物であっても良い。光硬化性の樹脂と熱硬化性の樹脂との混合物を用いた場合、光によって仮接着の後、熱を加えて圧着させることにより接続する。またフィラーは導電性の材料であることが必要である。大きさの異なるフィラーを2種類以上用いても良く、この場合、サイズの小さいフィラーはスペーサとして働くので導電性でなくても良く、サイズの大きい粒子は電氣的に接続させる働きをするので導電性であることが必要である。

30

【0123】

ITO膜406とコモン線407は電氣的に接続されている。コモン線407に接続されているITO膜406と、遮蔽膜404と、その間に設けられた誘電体405によって、図11に示すところのカップリング容量310が形成されている。

40

【0124】

遮蔽膜をフローティングにして遮蔽膜とコモン線との間に大容量のカップリング容量を形成した場合の画素電位のシミュレーションの結果を図12、図25及び図26を用いて説明する。

【0125】

図12(A)は、遮蔽膜をフローティングにして遮蔽膜とコモン線との間に大容量のカップリング容量を形成したアクティブマトリクス型液晶表示装置にソース線1本おきに白黒の縦縞を表示させたときの、画素電極の電極波形のシミュレーションの結果である。画素数は 10×10 とし、ゲート信号線側駆動回路上全てに 300 nF の容量値のカップリ

50

ング容量を形成したと仮定した。図 12 (A) は、画面の中央もしくはその隣の画素電極の電極波形の図である。0 ms ~ 16 ms が 1 番目の画面を表示したときの画素電位で、16 ms ~ 32 ms が 2 番目の画面を表示したときの画素電位である。画素電位は 8 V を基準として ± 5 V の信号を画素電極に印加している。

【 0 1 2 6 】

図 2 5 は図 1 2 のアクティブマトリクス基板のシミュレーションのモデルとなった回路図である。図 2 6 は図 2 5 における画素部の詳しい回路図である。画素 T F T 3 5 0 1、保持容量 3 5 0 2 が図 2 6 に示すように設けられている。図 1 2 に示したシミュレーションは図 2 5 における p o i n t A の電位を測定したものである。

【 0 1 2 7 】

遮蔽膜をフローティングにせず、低抵抗（ $1\ \Omega$ ）コモン線（COM）に接続して基準電位に保った場合のシミュレーションの結果を比較のために図12（B）に示す。

【 0 1 2 8 】

図 1 2 (A) と図 1 2 (B) を比較するとほぼ同じシミュレーション結果が得られたことがわかる。つまり、遮蔽膜をコモン線に接続せずにフローティングにし、遮蔽膜とコモン線との間にカップリング容量を設けた場合でも、画素電位の変動は見られず、遮蔽膜をフローティングにせずに、コモン線 (COM) に接続して基準電位に保った場合と同程度の画像表示が可能であることがわかった。よって画質を落とすことなく、遮蔽膜とコモン線との間に設けられた層間絶縁膜にマスクを用いたフォトリソグラフィによってコンタクトホールをあける作製工程を削減し、高い歩留まりを達成することが可能になり、またその作製コストを抑えることが可能になる。

【实施例 3】

【 0 1 2 9 】

画素マトリクス回路とその周辺に設けられる駆動回路のＴＦＴを同時に作製する方法を、実施例１に示した以外の方法で作製する例について、図１３～図１５を用いて説明する。本実施例で開示するプロセスを用いて、本願発明のアクティブマトリクス型表示装置を形成しても良い。

【 0 1 3 0 】

〔島状半導体層、ゲート絶縁膜形成の工程：図１３（Ａ）〕 図１３（Ａ）において、基板７００１には、無アルカリガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板や金属基板の表面に絶縁膜を形成したものを基板としても良い。

【 0 1 3 1 】

そして、基板 7001 の T F T が形成される表面には、酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜からなる下地膜をプラズマ C V D 法やスパッタ法で 100 ~ 400 nm の厚さに形成した。例えば下地膜として、窒化シリコン膜 7002 を 25 ~ 100 nm、ここでは 50 nm の厚さに、酸化シリコン膜 7003 を 50 ~ 300 nm、ここでは 150 nm の厚さとした 2 層構造で形成すると良い。下地膜は基板からの不純物汚染を防ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくても良い。

【 0 1 3 2 】

次に下地膜の上に20～100nmの厚さの、非晶質シリコン膜を公知の成膜法で形成した。非晶質シリコン膜は含有水素量にもよるが、好ましくは400～550℃で数時間加熱して脱水素処理を行い、含有水素量を5atom%以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。ここでは、下地膜と非晶質シリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気さらされないようにすることで表面の汚染を防ぐことが可能となり、作製されるTFETの特性バラツキを低減させることができる。

【 0 1 3 3 】

非晶質シリコン膜から結晶質シリコン膜を形成する工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。また、シリコンの結晶化を助長する触媒元素を用いて熱結晶化の方法で結晶質シリコン膜を作製しても良い。その他に、微結晶シリコン膜を用いても良いし、結晶質シリコン膜を直接堆積成膜しても良い。さらに、単結晶シリコンを基板上に貼りあわせるSOI (Silicon On Insulators) の公知技術を使用して結晶質シリコン膜を形成しても良い。

【0134】

こうして形成された結晶質シリコン膜の不要な部分をエッチング除去して、島状半導体層7004~7006を形成した。結晶質シリコン膜のnチャネル型TFTが作製される領域には、しきい値電圧を制御するため、あらかじめ $1 \times 10^{15} \sim 5 \times 10^{17} \text{ cm}^{-3}$ 程度の濃度でボロン (B) を添加しておいても良い。

10

【0135】

次に、島状半導体層7004~7006を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜7007を形成した。ゲート絶縁膜7007は、10~200 nm、好ましくは50~150 nmの厚さに形成すれば良い。

例えば、プラズマCVD法で N_2O と SiH_4 を原料とした窒化酸化シリコン膜を75 nm形成し、その後、酸素雰囲気中または酸素と塩酸の混合雰囲気中、800~1000℃で熱酸化して115 nmのゲート絶縁膜としても良い。(図13(A))

【0136】

〔n⁻領域の形成：図13(B)〕 島状半導体層7004、7006及び配線を形成する領域の全面と、島状半導体層7005の一部(チャネル形成領域となる領域を含む)にレジストマスク7008~7011を形成し、n型を付与する不純物元素を添加して低濃度不純物領域7012を形成した。この低濃度不純物領域7012は、後にCMOS回路のnチャネル型TFTに、ゲート絶縁膜を介してゲート電極と重なるLDD領域(本明細書中ではLov領域という。なお、ovとはoverlapの意味である。)を形成するための不純物領域である。なお、ここで形成された低濃度不純物領域に含まれるn型を付与する不純物元素の濃度を(n⁻)で表すこととする。従って、本明細書中では低濃度不純物領域7012をn⁻領域と言い換えることができる。

20

【0137】

ここではフォスフィン(PH_3)を質量分離しないでプラズマ励起したイオンドープ法でリンを添加した。望ましければ、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート絶縁膜7007を通してその下の半導体層にリンを添加した。添加するリン濃度は、 $5 \times 10^{17} \sim 5 \times 10^{18} \text{ atoms/cm}^3$ の範囲にするのが好ましく、ここでは $1 \times 10^{18} \text{ atoms/cm}^3$ とした。

30

【0138】

その後、レジストマスク7008~7011を除去し、窒素雰囲気中で400~900℃、好ましくは550~800℃で1~12時間の熱処理を行ない、この工程で添加されたリンを活性化する工程を行なった。

【0139】

〔ゲート電極用および配線用導電膜の形成：図13(C)〕 第1の導電膜7013を、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素またはいずれかを主成分とする導電性材料で、10~100 nmの厚さに形成した。第1の導電膜7013としては、例えば窒化タンタル(TaN)や窒化タングステン(WN)を用いることが望ましい。さらに、第1の導電膜7013上に第2の導電膜7014をTa、Ti、Mo、Wから選ばれた元素またはいずれかを主成分とする導電性材料で、100~400 nmの厚さに形成した。例えば、Taを200 nmの厚さに形成すれば良い。また、図示しないが、第1の導電膜7013の下に導電膜7013、7014(特に導電膜7014)の酸化防止のためにシリコン膜を2~20 nm程度の厚さで形成しておくことは有効である。

40

【0140】

50

〔p-chゲート電極、配線電極の形成と p^{++} 領域の形成：図14（A）〕 レジストマスク7015～7018を形成し、第1の導電膜と第2の導電膜（以下、積層膜として取り扱う）をエッチングして、pチャネル型TFTのゲート電極7019、ゲート信号線7020、7021を形成した。なお、nチャネル型TFTとなる領域の上には全面を覆うように導電膜7022、7023を残した。

【0141】

そして、レジストマスク7015～7018をそのまま残してマスクとし、pチャネル型TFTが形成される半導体層7004の一部に、p型を付与する不純物元素を添加する工程を行った。ここではボロンをその不純物元素として、ジボラン（ B_2H_6 ）を用いてイオンドープ法（勿論、イオンインプランテーション法でも良い）で添加した。ここでは $5 \times 10^{20} \sim 3 \times 10^{21} \text{ atoms/cm}^3$ の濃度にボロンを添加した。なお、ここで形成された不純物領域に含まれるp型を付与する不純物元素の濃度を（ p^{++} ）で表すこととする。従って、本明細書中では不純物領域7024、7025を p^{++} 領域と言い換えることができる。

10

【0142】

なお、この工程において、レジストマスク7015～7018を使用してゲート絶縁膜7007をエッチング除去して、島状半導体層7004の一部を露出させた後、p型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

【0143】

〔n-chゲート電極の形成：図14（B）〕 次に、レジストマスク7015～7018を除去した後、レジストマスク7026～7029を形成し、nチャネル型TFTのゲート電極7030、7031を形成した。このときゲート電極7030は n^- 領域7012とゲート絶縁膜を介して重なるように形成した。

20

【0144】

〔 n^+ 領域の形成：図14（C）〕 次に、レジストマスク7026～7029を除去し、レジストマスク7032～7034を形成した。そして、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域を形成する工程を行なった。レジストマスク7034はnチャネル型TFTのゲート電極7031を覆う形で形成した。これは、後の工程において画素マトリクス回路のnチャネル型TFTに、ゲート電極と重ならないようにLDD領域を形成するためである。

30

【0145】

そして、n型を付与する不純物元素を添加して不純物領域7035～7039を形成した。ここでも、フォスフィン（ PH_3 ）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は $1 \times 10^{20} \sim 1 \times 10^{21} \text{ atoms/cm}^3$ とした。なお、ここで形成された不純物領域7037～7039に含まれるn型を付与する不純物元素の濃度を（ n^+ ）で表すこととする。従って、本明細書中では不純物領域7037～7039を n^+ 領域と言い換えることができる。また、不純物領域7035は既に n^- 領域が形成されていたので、厳密には不純物領域7037～7039よりも若干高い濃度でリンを含む。

40

【0146】

なお、この工程において、レジストマスク7032～7034およびゲート電極7030をマスクとしてゲート絶縁膜7007をエッチングし、島状半導体膜7005、7006の一部を露出させた後、n型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

【0147】

〔 n^- 領域の形成：図15（A）〕 次に、レジストマスク7032～7034を除去し、画素マトリクス回路のnチャネル型TFTとなる島状半導体層7006にn型を付与する不純物元素を添加する工程を行った。こうして形成された不純物領域7040～70

50

4 3には前記 n^- 領域と同程度かそれより少ない濃度（具体的には $5 \times 10^{16} \sim 1 \times 10^{18}$ atoms/cm³）のリンが添加されるようにした。なお、ここで形成された不純物領域7040～7043に含まれる n 型を付与する不純物元素の濃度を（ n^{++} ）で表すこととする。従って、本明細書中では不純物領域7040～7043を n^{++} 領域と言い換えることができる。また、この工程ではゲート電極で隠された不純物領域7067を除いて全ての不純物領域に n^{++} の濃度でリンが添加されているが、非常に低濃度であるため無視して差し支えない。

【0148】

〔熱活性化の工程：図15（B）〕 次に、後に第1の層間絶縁膜の一部となる保護絶縁膜7044を形成した。保護絶縁膜7044は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は100～400 nmとすれば良い。

10

【0149】

その後、それぞれの濃度で添加された n 型または p 型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（RTA法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において300～650℃、好ましくは400～550℃、ここでは450℃、2時間の熱処理を行った。

【0150】

さらに、3～100%の水素を含む雰囲気中で、300～450℃で1～12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。

20

【0151】

〔層間絶縁膜、ソース／ドレイン電極、遮蔽膜、画素電極、保持容量の形成：図15（C）〕 活性化工程を終えたら、保護絶縁膜7044の上に0.5～1.5 μm厚の層間絶縁膜7045を形成した。前記保護絶縁膜7044と層間絶縁膜7045とでなる積層膜を第1の層間絶縁膜とした。

【0152】

その後、それぞれのTFTのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース電極7046～7048と、ドレイン電極7049、7050を形成した。図示していないが、本実施例ではこの電極を、Ti膜を100 nm、Tiを含むアルミニウム膜300 nm、Ti膜150 nmをスパッタ法で連続して形成した3層構造の積層膜とした。

30

【0153】

次に、パッシベーション膜7051として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で50～500 nm（代表的には200～300 nm）の厚さで形成した。その後、この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られた。例えば、3～100%の水素を含む雰囲気中で、300～450℃で1～12時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン電極を接続するためのコンタクトホールを形成する位置において、パッシベーション膜7051に開口部を形成しておいても良い。

40

【0154】

その後、有機樹脂からなる第2の層間絶縁膜7052を約1 μmの厚さに形成した。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で

50

焼成して形成した。

【0155】

次に、画素マトリクス回路となる領域において、第2の層間絶縁膜7052上に遮蔽膜7053を形成した。遮蔽膜7053はアルミニウム(Al)、チタン(Ti)、タンタル(Ta)から選ばれた元素またはいずれかを主成分とする膜で100~300nmの厚さに形成した。そして、遮蔽膜7054の表面に陽極酸化法またはプラズマ酸化法により30~150nm(好ましくは50~75nm)の厚さの酸化膜7054を形成した。ここでは遮蔽膜7053としてアルミニウム膜またはアルミニウムを主成分とする膜を用い、誘電体7054として酸化アルミニウム膜(アルミナ膜)を用いた。

【0156】

なお、ここでは遮蔽膜の表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマCVD法、熱CVD法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は30~150nm(好ましくは50~75nm)とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、DLC(Diamond like carbon)膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。

【0157】

次に、第2の層間絶縁膜7052にドレイン電極7050に達するコンタクトホールを形成し、画素電極7055を形成した。なお、画素電極7056、7057はそれぞれ隣接する別の画素の画素電極である。画素電極7055~7057は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ(ITO)膜を100nmの厚さにスパッタ法で形成した。

【0158】

また、この時、画素電極7055と遮蔽膜7053とが酸化膜7054を介して重なった領域7058が保持容量を形成した。

【0159】

こうして同一基板上に、ドライバー回路となるCMOS回路と画素マトリクス回路とを有したアクティブマトリクス基板が完成した。なお、ドライバー回路となるCMOS回路にはpチャネル型TFT7081、nチャネル型TFT7082が形成され、画素マトリクス回路にはnチャネル型TFTでなる画素TFT7083が形成された。

【0160】

CMOS回路のpチャネル型TFT7081には、チャネル形成領域7061、ソース領域7062、ドレイン領域7063がそれぞれ p^+ 領域で形成された。また、nチャネル型TFT7082には、チャネル形成領域7064、ソース領域7065、ドレイン領域7066、ゲート絶縁膜を介してゲート電極と重なったLDD領域(以下、Lov領域という。なお、ovとはoverlapの意である。)

7067が形成された。この時、ソース領域7065、ドレイン領域7066はそれぞれ($n^- + n^+$)領域で形成され、Lov領域7067は n^- 領域で形成された。

【0161】

また、画素TFT7083には、チャネル形成領域7068、7069、ソース領域7070、ドレイン領域7071、ゲート絶縁膜を介してゲート電極と重ならないLDD領域(以下、Loff領域という。なお、offとはoffsetの意である。)7072~7075、Loff領域7073、7074に接した n^+ 領域7076が形成された。この時、ソース領域7070、ドレイン領域7071はそれぞれ n^+ 領域で形成され、Loff領域7072~7075は n^{++} 領域で形成された。

【0162】

また、チャネル長3~7 μm に対してLov領域の長さ(幅)は0.5~3.0 μm 、代表的には1.0~1.5 μm とすれば良い。また、画素TFT7083に設けられるLoff領域7072~7075の長さ(幅)は0.5~3.5 μm 、代表的には2.0~2.5 μm とすれば良い。

10

20

30

40

50

5 μm とすれば良い。

【0163】

図28に、コモン線と、FPCからの引き出し端子との接合部分を示す。基板7001、図15(C)に示したnチャンネル型TFTを有するゲート信号線駆動回路2902、コモン線2903、遮蔽膜2904、誘電体2905、ITO膜2906、フィラー2907、樹脂2908、FPCからの引き出し端子上に成膜されたITO膜2909、FPCからの引き出し端子2910が図28に示すように設けられている。

【0164】

遮蔽膜2904とITO膜2906と、その間に挟まれた誘電体2905とによって、カップリング容量が形成されている。ITO膜2906は、ゲート信号線駆動回路2902上に設けられており、ゲート信号線駆動回路2902の下に設けられたコモン線2903と接続している。FPCからの引き出し端子2910上にはFPC側のITO膜2909が接するように形成されており、FPCからの引き出し端子2910上のFPC側のITO膜2909とITO膜2906とは、フィラー2907と樹脂2908とによって接続されている。

10

【0165】

樹脂2908は光硬化性の樹脂であっても、熱硬化性の樹脂であっても良く、また光硬化性の樹脂と熱硬化性の樹脂との混合物であっても良い。光硬化性の樹脂と熱硬化性の樹脂との混合物を用いた場合、光によって仮接着の後、熱を加えて圧着させることにより接続する。またフィラーは導電性の材料であることが必要である。大きさの異なるフィラーを2種類以上用いても良く、この場合、サイズの小さいフィラーはスペーサとして働くので導電性でなくても良く、サイズの大きい粒子は電氣的に接続させる働きをするので導電性であることが必要である。

20

【0166】

本願発明では、ソースライン反転によって液晶を駆動してやり、かつ遮蔽膜を一定の電位(基準電位)に保たれたコモン線に接続しない。ソースライン反転によって、遮蔽膜の電位は時間的に平均を取ると一定に保たれるので、遮蔽膜と画素電極との間に誘電体を挟み込んだ構造の保持容量において、遮蔽膜をフローティングにすることが可能になる。よって遮蔽膜をパターンニングによって形成した後に、遮蔽膜とコモン線とを接続するために、遮蔽膜とコモン線との間に設けられた層間絶縁膜にマスクを用いたフォトリソグラフィによるコンタクトホールをあける必要がなくなる。このため作製工程を削減し、高い歩留まりを達成することが可能になり、またアクティブマトリクス型液晶表示装の作製コストを抑えることが可能になる。

30

【実施例4】

【0167】

上述の実施例1～3で説明した本願発明の液晶表示装置は、図16に示すような3板式のプロジェクタに用いることができる。

【0168】

図16において、2401は白色光源、2402～2405はダイクロイックミラー、2406ならびに2407は全反射ミラー、2408～2410は本願発明の液晶表示装置、および2411は投影レンズである。

40

【実施例5】

【0169】

また、上述の実施例1～3で説明した本願発明の液晶表示装置は、図17に示すような3板式のプロジェクタに用いることもできる。

【0170】

図17において、2501は白色光源、2502ならびに2503はダイクロイックミラー、2504～2506は全反射ミラー、2507～2509は本願発明の液晶表示装置、および2510はダイクロイックプリズム、および2511は投影レンズである。

【実施例6】

50

【0171】

また、上述の実施例1～3で説明した本願発明の液晶表示装置は、図18に示すような単板式のプロジェクタに用いることもできる。

【0172】

図18において、2601はランプとリフレクターとから成る白色光源である。2602、2603、および2604は、ダイクロイックミラーであり、それぞれ青、赤、緑の波長領域の光を選択的に反射する。2605はマイクロレンズアレイであり、複数のマイクロレンズによって構成されている。2606は本願発明の液晶表示装置である。2607はフィールドレンズ、2608は投影レンズ、2609はスクリーンである。

【実施例7】

【0173】

上記実施例5～7のプロジェクタは、その投影方法によってリアプロジェクターとフロントプロジェクターとがある。

【0174】

図19(A)はフロント型プロジェクターであり、本体10001、本願発明の液晶表示装置10002、光源10003、光学系10004、スクリーン10005で構成されている。なお、図19(A)には、液晶表示装置を1つ組み込んだフロントプロジェクターが示されているが、液晶表示装置を3つ(R、G、Bの光にそれぞれ対応させる)組み込むことによって、より高解像度・高精細のフロント型プロジェクタを実現することができる。

【0175】

図19(B)はリア型プロジェクターであり、10006は本体、10007は液晶表示装置であり、10008は光源であり、10009はリフレクター、10010はスクリーンである。なお、図19(B)には、アクティブマトリクス型半導体表示装置を3つ(R、G、Bの光にそれぞれ対応させる)組み込んだリア型プロジェクタが示されている。

【実施例8】

【0176】

本実施例では、本願発明の液晶表示装置をゴーグル型ディスプレイに用いた例を示す。

【0177】

図20を参照する。2801はゴーグル型ディスプレイ本体である。2802-Rならびに2802-Lは本願発明の液晶表示装置であり、2803-Rならびに2803-LはLEDバックライトであり、2804-Rならびに2804-Lは光学素子である。

【実施例9】

【0178】

本願発明の液晶表示装置には他に様々な用途がある。本実施例では、本願発明の液晶表示装置を組み込んだ半導体装置について説明する。

【0179】

このような半導体装置には、ビデオカメラ、スチルカメラ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話など)などが挙げられる。それらの一例を図21に示す。

【0180】

図21(A)は携帯電話であり、本体11001、音声出力部11002、音声入力部11003、本願発明の液晶表示装置11004、操作スイッチ11005、アンテナ11006で構成される。

【0181】

図21(B)はビデオカメラであり、本体12007、本願発明の液晶表示装置12008、音声入力部12009、操作スイッチ12010、バッテリー12011、受像部12012で構成される。

【0182】

10

20

30

40

50

図21(C)はモバイルコンピュータであり、本体13001、カメラ部13002、受像部13003、操作スイッチ13004、本願発明の液晶表示装置13005で構成される。

【0183】

図21(D)は携帯書籍(電子書籍)であり、本体14001、本願発明の液晶表示装置14002、14003、記憶媒体14004、操作スイッチ14005、アンテナ14006で構成される。

【実施例10】

【0184】

本実施例においては、本願発明の液晶表示装置をノートブック型パーソナルコンピュータに用いた例を図22に示す。

【0185】

3001はノートブック型パーソナルコンピュータ本体であり、3002は本願発明の液晶表示装置である。また、バックライトにはLEDが用いられている。なお、バックライトに従来のように陰極管を用いても良い。

【実施例11】

【0186】

本実施例では、遮蔽膜をアクティブマトリクス部を有するアクティブマトリクス基板上だけではなく、対向基板上にも設ける例について説明する。

【0187】

基板(アクティブマトリクス基板)501、ソース信号線駆動回路511、ゲート信号線駆動回路502、アクティブマトリクス部513、遮蔽膜504、ITO膜506、コモン線507、FPC514が図24(A)に示すように設けられている。また対向基板上に設けられた対向遮蔽膜517が図に示すようにソース信号線駆動回路511全体と重なっており、遮蔽膜504と一部重なっている。この実施例では対向遮蔽膜504をソース信号線駆動回路511全体と重なるように、対向基板上に設けたが、ソース信号線駆動回路が有するサンプリング回路のみと重なるようにしても良い。

【0188】

ITO膜506とコモン線507は電氣的に接続されており、コモン線507はFPC514によって基板の外部に接続され、一定の電位(基準電位)に保たれている。

【0189】

コモン線507に接続されたITO膜506と遮蔽膜504の重なった部分にカップリング容量516が形成されている。

【0190】

対向遮蔽膜517と遮蔽膜504の重なっている部分(重複部)518は、外部からの光がソース信号線駆動回路511に入射するのを防ぐ。光がソース信号線駆動回路511、特にソース信号線駆動回路が有するサンプリング回路に入射すると、サンプリング回路を構成する薄膜トランジスタ(TFT)のオフ電流が増加してしまい、ノイズの原因となる。対向遮蔽膜517は、Tiを有していることが望ましく、Tiを有することで光が対向遮蔽膜517に反射してソース信号線駆動回路に入射するのを防ぐ。また重複部518を20 μ m以上設けることが、ソース信号線駆動回路511への光の入射を防ぐのに効果的である。

【0191】

図24(B)に、図24(A)のA-A'における断面図を示す。基板501、アクティブマトリクス部513、層間絶縁膜512、遮蔽膜504、誘電体505、対向基板521、対向基板側層間絶縁膜522、対向基板側遮蔽膜517が図に示すように設けられている。基板501と対向基板521はスペーサ(図示せず)を挟んで、シール材(図示せず)により接着される。遮蔽膜504と対向基板側遮蔽膜517は一部重なっており、この重なり幅Lは20 μ m以上あることが好ましい。

【0192】

また、アクティブマトリクス基板上の回路は、実施例 1～3 と同様の方法で作製すれば良い。また以下の実施例で開示される方法を用いても良い。

【実施例 12】

【0193】

本願発明の画素マトリクス回路とその周辺に設けられる駆動回路の T F T を同時に作製する実施例 1 に示した以外の方法の一例について、図 29 を用いて説明する。なお、本願発明はこの作製方法に限られない。

【0194】

実施例 1 の図 8 (C) の工程まで同様に形成する。次にレジストマスクを用いて、第 1 の導電膜と第 2 の導電膜（以下、積層膜として取り扱う）をエッチングして、p チャネル型 T F T のゲート電極 8001、n チャネル型 T F T のゲート電極 8002、ゲート信号線 8003a、8003b を形成した。このときゲート電極 8002 は n⁻領域 6012、6013 とゲート絶縁膜を介して重なるようにした。（図 29 (A)）

【0195】

そして、p チャネル型 T F T のゲート電極 8001、n チャネル型 T F T のゲート電極 8002、ゲート信号線 8003a、8003b をそれぞれマスクとして、n 型を付与する不純物を添加した。こうして形成された不純物領域 8004、8005、8006、8007、8008 には、図 8 (B) で示した前記 n⁻領域と同程度かそれより少ない濃度（具体的には $5 \times 10^{16} \sim 1 \times 10^{18} \text{ atoms/cm}^3$ ）のリンが添加されるようにした。なお、ここで形成された不純物領域 8004～8008 に含まれる n 型を付与する不純物元素の濃度を (n⁻) で表すこととする。従って、本明細書中では不純物領域 8004～8008 を n⁻領域と言い換えることができる。また、この工程ではゲート電極で隠された不純物領域 8009、8010 を除いて全ての不純物領域に n⁻の濃度でリンが添加されているが、非常に低濃度であるため無視して差し支えない。（図 29 (B)）

【0196】

次に、レジストマスク 8011～8014 を形成した。そして、n チャネル型 T F T において、ソース領域またはドレイン領域として機能する不純物領域を形成する工程を行った。レジストマスク 8012 は n チャネル型 T F T のゲート電極 8002 を覆う形で形成した。これは、後の工程において画素マトリクス回路の n チャネル型 T F T に、ゲート電極と重ならないように L D D 領域を形成するためである。

【0197】

そして、n 型を付与する不純物元素を添加して不純物領域 8016～8022 を形成した。ここでも、フォスフィン (P H₃) を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は $1 \times 10^{20} \sim 1 \times 10^{21} \text{ atoms/cm}^3$ とした。なお、ここで形成された不純物領域 8018～8022 に含まれる n 型を付与する不純物元素の濃度を (n⁺) で表すこととする。従って、本明細書中では不純物領域 8018～8022 を n⁺領域と言い換えることができる。また、不純物領域 8009、8010 は既に n⁻領域が形成されていたので、厳密には不純物領域 8020～8022 よりも若干高い濃度でリンを含む。（図 29 (C)）

【0198】

なお、この工程において、レジストマスク 8011～8014 をマスクとしてゲート絶縁膜 6007 をエッチングし、島状半導体膜 6005、6006 の一部を露出させた後、n 型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

【0199】

レジストマスク 8024 を、n チャネル型 T F T となる領域の上全面を覆うように形成した。そして、レジストマスク 8024 をマスクとし、p チャネル型 T F T が形成される半導体層 6004 の一部に、p 型を付与する不純物元素を添加する工程を行った。ここではボロンをその不純物元素として、ジボラン (B₂H₆) を用いてイオンドープ法（勿論、イオンインプランテーション法でも良い）で添加した。ここでは $5 \times 10^{20} \sim 3 \times 10^{21}$

atoms/cm³の濃度にボロンを添加した。なお、ここで形成された不純物領域に含まれるp型を付与する不純物元素の濃度を(p⁺)で表すこととする。従って、本明細書中では不純物領域8025、8026をp⁺領域と言い換えることができる。(図29(D))

【0200】

なお、この工程において、レジストマスク8024を使用してゲート絶縁膜6007をエッチング除去して、島状半導体層6004の一部を露出させた後、p型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

【0201】

次に、添加された不純物元素(リンまたはボロン)の活性化工程を行う。本実施例ではこの活性化工程をファーンেসアニールまたはランプアニールによって行うことが好ましい。ファーンেসアニールを用いる場合、450~650℃、好ましくは500~550℃、ここでは500℃、4時間の熱処理を行うことにする。(図29(E))

【0202】

本実施例の場合、nチャネル型TFETおよびpチャネル型TFETの双方のソース領域またはドレイン領域に、必ずn⁺領域に相当する濃度のリンが含まれた領域を有する。そのため、熱活性化のための熱処理工程において、リンによるニッケルのゲッタリング効果を得ることができる。即ち、チャネル形成領域から矢印で示す方向へニッケルが移動し、ソース領域またはドレイン領域に含まれるリンの作用によってゲッタリングされる。これは特に結晶化を促進させる金属、例えばニッケルを用いた場合に有効である。

【0203】

このように本実施例を実施すると、島状半導体膜に添加された不純物元素の活性化工程と、結晶化に用いた触媒元素のゲッタリング工程とを兼ねることができ、工程の簡略化に有効である。

【0204】

そして実施例1で上述したように、図10(C)に示したのと同様の工程で、画素マトリクス回路とその周辺に設けられる駆動回路のTFETを完成する。なお、本実施例で示した作製工程は一例であり、作製工程の順序は本実施例の形態に限られない。

【実施例13】

【0205】

本実施例では、本願発明のアクティブマトリクス回路の断面図及び上面図の、図23で示したものは別の例について説明する。図30に図11の上面及び断面の概略図を示す。図30(A)は本願発明のアクティブマトリクス回路の上面図である。

【0206】

基板601に、ソース信号線駆動回路611(図11に示すところの301)、ゲート信号線駆動回路602(図11に示すところの302)、アクティブマトリクス部613(図11に示すところの303)、遮蔽膜604、ITO膜606、コモン線607、FPC614が図30(A)に示すように設けられている。

【0207】

ITO膜606とコモン線607は、接続部608において電氣的に接続しており、コモン線607はFPC614によって基板の外部に接続され、一定の電位(基準電位)に保たれている。

【0208】

コモン線607に接続されたITO膜606と遮蔽膜604の重なった部分にカップリング容量616(図11で示すところの310)が形成されている。本実施例においてITO膜606はゲート信号線駆動回路602の一部を覆うように形成されているため、容量値の大きいカップリング容量616を形成することが可能である。なおITO膜606をゲート信号線駆動回路602全体を覆うように形成しても良い。

【0209】

図30(B)は、図30(A)のA-A'における断面図である。基板601、ゲート

10

20

30

40

50

信号線駆動回路602が有するnチャネル型TFTの1つ616、層間絶縁膜617、遮蔽膜604（図11に示すところの311）、誘電体605、ITO膜606、コモン線607（図11に示すところの312）、フィラー612、樹脂610、FPCからの引き出し端子615が図30（B）に示すように設けられている。

【0210】

遮蔽膜604とITO膜606と、その間に挟まれた誘電体605とによって、カップリング容量が形成されている。ITO膜606は、ゲート信号線駆動回路602上に設けられており、言い換えると、ゲート信号線駆動回路602が有するnチャネル型TFTの1つ616の上に設けられている。

10

【0211】

またITO膜606は、基板601上に設けられたコモン線607と、接続部608において接続している。なお本実施例ではITO膜606とコモン線607とを直接接続しているが、別の配線等を間に介して接続することにより、ITO膜606とコモン線607とを電氣的に接続しても良いことは言うまでもない。

【0212】

FPCからの引き出し端子615上にはFPC側のITO膜609が接するように形成されており、FPCからの引き出し端子615上のFPC側のITO膜609とITO膜606とは、フィラー612と樹脂610とによって接続されている。

【0213】

20

樹脂610は光硬化性の樹脂であっても、熱硬化性の樹脂であっても良く、また光硬化性の樹脂と熱硬化性の樹脂との混合物であっても良い。光硬化性の樹脂と熱硬化性の樹脂との混合物を用いた場合、光によって仮接着の後、熱を加えて圧着させることにより接続する。またフィラーは導電性の材料であることが必要である。大きさの異なるフィラーを2種類以上用いても良く、この場合、サイズの小さいフィラーはスペーサとして働くので導電性でなくても良く、サイズの大きい粒子は電氣的に接続させる働きをするので導電性であることが必要である。

【0214】

本実施例のアクティブマトリクス回路と駆動回路は、これまでの実施例で開示した方法を用いて作製することが可能である。

30

【実施例14】

【0215】

本実施例では、本願発明を用いた電気光学装置のうち、図16～図22で示した以外のものについて、その一例を図31に示す。

【0216】

図31（A）はディスプレイであり、筐体2001、支持台2002、表示部2003等を含む。本願発明は表示部2003に適用することができる。

【0217】

図31（B）は頭部取り付け型のディスプレイの一部（右片側）であり、本体2201、信号ケーブル2202、頭部固定バンド2203、スクリーン部2204、光学系2205、表示部2206等を含む。本願発明は表示部2206に適用できる。

40

【0218】

図31（C）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体2301、表示部2302、スピーカ部2303、記録媒体2304、操作スイッチ2305で構成される。なお、この装置は記録媒体としてDVD（Digital Versatile Disc）、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本願発明は表示部2302に適用することができる。

【0219】

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ

50

とが可能である。また、本実施例の電子機器は実施例 1 ～ 3、11 ～ 13 のどのような組み合わせからなる構成を用いても実現することができる。


【符号の説明】

【0220】


- 11 ソース信号線駆動回路
- 12 ゲート信号線駆動回路
- 13 アクティブマトリクス部
- 14 画素 TFT
- 15 液晶
- 16 保持容量
- 17 ソース信号線
- 18 ゲート信号線
- 19 画素部

10


【図 1】



【図 2】




【図 3】




【図 4】


(A)




(B)




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 14】




【図15】




【図16】





【図17】




【図18】







【図 19】




【図 20】




【図 21】




【図 22】




【図 2 3】




【図 2 4】




【図 2 5】




【図 2 6】




【図 27】




【図 28】



【図 29】




【図 30】




【図 3 1】


(A)



(B)



(C)



フロントページの続き

審査官 藤田 都志行

- (56)参考文献 特開平08-146459 (JP, A)
特開平10-133217 (JP, A)
特開2000-221539 (JP, A)
特開平10-198292 (JP, A)
特開平10-142624 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G 0 2 F	1 / 1 3 6 8
G 0 2 F	1 / 1 3 4 3
G 0 2 F	1 / 1 3 3
G 0 2 F	1 / 1 3 3 5 7

专利名称(译)	液晶表示装置		
公开(公告)号	JP4975124B2	公开(公告)日	2012-07-11
申请号	JP2010048528	申请日	2010-03-05
[标]申请(专利权)人(译)	株式会社半导体能源研究所		
申请(专利权)人(译)	半导体能源研究所有限公司		
当前申请(专利权)人(译)	半导体能源研究所有限公司		
[标]发明人	山崎舜平 小山潤 村上智史 田中幸夫		
发明人	山崎 舜平 小山 潤 村上 智史 田中 幸夫		
IPC分类号	G02F1/1368 G02F1/1343 G02F1/133 G02F1/13357 G02F1/1362		
CPC分类号	G09G3/3655 G02F1/13454 G02F1/136209 G02F1/136227 G09G3/3614 G09G3/3688 G09G2300/0876 G09G2310/0283 G09G2310/0286 G09G2310/0289 H01L27/1248 H01L29/78633		
FI分类号	G02F1/1368 G02F1/1343 G02F1/133.550 G02F1/13357 G02F1/1335.500 G09F9/30.338 G09F9/30.349.C		
F-TERM分类号	2H092/GA59 2H092/HA04 2H092/JA24 2H092/JA31 2H092/JA32 2H092/JA35 2H092/JA39 2H092/JA40 2H092/JB24 2H092/JB27 2H092/JB52 2H092/JB56 2H092/JB67 2H092/KA05 2H092/KA10 2H092/KA12 2H092/KA18 2H092/KA22 2H092/KB14 2H092/KB22 2H092/KB24 2H092/KB25 2H092/MA04 2H092/MA05 2H092/MA08 2H092/MA24 2H092/MA30 2H092/NA01 2H092/NA24 2H092/NA27 2H092/NA29 2H092/PA06 2H092/PA09 2H092/PA13 2H092/RA05 2H092/RA10 2H191/FA15Y 2H191/FA81Z 2H191/FB14 2H191/FC10 2H191/FC36 2H191/FD04 2H191/GA10 2H191/GA17 2H191/GA19 2H191/LA13 2H191/LA22 2H192/AA24 2H192/BC31 2H192/CB02 2H192/CB46 2H192/CB53 2H192/DA01 2H192/DA41 2H192/DA82 2H192/EA02 2H192/EA13 2H192/EA22 2H192/FA44 2H192/FB02 2H192/FB06 2H192/FB15 2H192/GD61 2H192/HA47 2H192/HA84 2H192/JB02 2H193/ZA04 2H193/ZA07 2H193/ZC07 2H193/ZF24 2H193/ZF31 2H193/ZG16 2H193/ZP13 2H193/ZR04 2H291/FA15Y 2H291/FA81Z 2H291/FB14 2H291/FC10 2H291/FC36 2H291/FD04 2H291/GA10 2H291/GA17 2H291/GA19 2H291/LA13 2H291/LA22 2H391/BA01 2H391/BA03 2H391/BA11 2H391/BA23 2H391/BA28 2H391/BA29 2H391/EA11 2H391/FA06 5C094/AA42 5C094/AA43 5C094/AA44 5C094/AA45 5C094/BA03 5C094/BA43 5C094/CA19 5C094/DA13 5C094/DB01 5C094/EA04 5C094/ED15 5C094/FA02 5C094/FB12 5C094/FB14 5C094/FB16 5C094/FB19 5C094/HA08		
优先权	1999059455 1999-03-05 JP		
其他公开文献	JP2010140052A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种有源矩阵型显示装置，该装置在不将屏蔽膜连接到公共线的情况下获得高质量的图像显示。解决方案：有源矩阵型显示装置具有基板，在基板上设置有多个像素TFT，与像素TFT电连接的像素电极和屏蔽膜。屏蔽膜是浮置的，第一电介质插入在像素电极和屏蔽膜之间，第二电介质插入在屏蔽膜和公共线之间。Ž

【 図 2 】

