

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2017-3661

(P2017-3661A)

(43) 公開日 平成29年1月5日(2017.1.5)

(51) Int.Cl.		F I	テーマコード (参考)		
GO2F	1/1345	(2006.01)	GO2F 1/1345	2H092	
GO2F	1/1368	(2006.01)	GO2F 1/1368	2H190	
GO2F	1/1333	(2006.01)	GO2F 1/1333	505	2H192
GO9F	9/30	(2006.01)	GO9F 9/30	330	5C094

審査請求 未請求 請求項の数 4 O L (全 11 頁)

(21) 出願番号 特願2015-115065 (P2015-115065)
 (22) 出願日 平成27年6月5日 (2015.6.5)

(71) 出願人 000006013
 三菱電機株式会社
 東京都千代田区丸の内二丁目7番3号
 (74) 代理人 100112210
 弁理士 稲葉 忠彦
 (74) 代理人 100108431
 弁理士 村上 加奈子
 (74) 代理人 100153176
 弁理士 松井 重明
 (74) 代理人 100109612
 弁理士 倉谷 泰孝
 (72) 発明者 若松 良平
 熊本県菊池市泗水町住吉1576番地1
 メルコ・ディスプレイ・テクノロジー株式
 会社内

最終頁に続く


(54) 【発明の名称】 アレイ基板及び当該アレイ基板を備えた表示装置

(57) 【要約】

【課題】 液晶表示装置のアレイ基板において、電極と信号線との間の容量を低減するために有機樹脂の厚い絶縁膜が用いられるが、端子の接続部では除去する必要がある。端子接続部以外に当該絶縁膜を設けたままだと、その高低差によりACFの導電粒子による接続が困難となる。また、端子近傍の絶縁膜を全て除去すると端子が腐食する。

【解決手段】 本発明に係るアレイ基板は、金属膜からなる導電膜パターンと、当該導電膜パターンの上面に形成された透明導電膜パターンと、当該導電膜パターンの側面に形成されて、当該金属膜を母材とする酸化絶縁膜とを有するものである。

【選択図】 図3



【特許請求の範囲】**【請求項 1】**

絶縁性基板と、

前記絶縁性基板上に形成されて、駆動回路と接続するための複数の接続端子とを有するアレイ基板であって、

前記接続端子の各々は、

前記絶縁性基板上に形成された金属膜からなる導電膜パターンと、

前記導電膜パターンの上面に形成された透明導電膜パターンと、

前記導電膜パターンの側面に形成されて、前記金属膜を母材とする酸化絶縁膜とを有することを特徴とするアレイ基板。

10

【請求項 2】

前記金属膜は、アルミ、クロム、チタンのいずれか、もしくはアルミ、クロム、チタンのいずれかを母材とする合金からなることを特徴とする請求項 1 に記載のアレイ基板。

【請求項 3】

前記導電膜パターンの上面において前記透明導電膜パターンで被覆されていない領域は、前記酸化絶縁膜で覆われていることを特徴とする請求項 1 または 2 に記載のアレイ基板。

【請求項 4】

請求項 1 ないし 3 のいずれか 1 項に記載のアレイ基板を備えたことを特徴とする表示装置。

【発明の詳細な説明】

20

【技術分野】**【0001】**

本発明は、アレイ基板及びそれを備えた表示装置に関するものである。詳細には、液晶表示装置やセンサーに用いられるアレイ基板のように、外部部品と接続する部位である端子を有するものに関する。

【背景技術】**【0002】**

従来、液晶表示装置の表示方式として、液晶表示パネルと垂直方向に電界を発生させる TN (Twisted Nematic) モードが広く用いられてきた。ところが、液晶表示パネルとほぼ平行方向 (横方向) に電界を発生させることによって、液晶分子を横方向で駆動する横電界方式が提案された。この横電界方式は、高視野角や高精細、高輝度化に有利であり、今後、特にスマートフォンやタブレットなどを代表とする中小型パネルで主流になっていくと考えられる。

30

【0003】

横電界方式としては、In Plane Switching モードと、FFS (Fringe Field Switching) モードとが知られている。FFS モードの液晶表示装置は、アレイ基板において下部電極と、スリットを有する上部電極と、それら電極の間に設けられた絶縁膜とを備えて構成され、下部電極及び上部電極のいずれか一方が画素電極として用いられ、他方が対向電極として用いられる。画素電極と対向電極との間に電圧が印加されると、液晶層にてほぼ横方向に向かう電界が発生し、液晶層の液晶分子が、当該横方向の電界に応じて駆動される。

40

【0004】

液晶表示パネルの表示領域では、上部電極及び下部電極の下方に保護絶縁膜を介して、信号線及び薄膜トランジスタが形成される。外部からの任意の信号 (電圧) が、信号線及び薄膜トランジスタを経た後、保護絶縁膜のコンタクトホールを介して、下部電極または上部電極に印加されると、上述した電界が発生する。

【0005】

しかしながら、動作時には、下部電極と信号線との間に表示品位の低下の原因となる寄生容量が発生する。そこで、下部電極と信号線との間には、当該寄生容量を小さくするための絶縁膜が形成される。特許文献 1 では、当該絶縁膜として、寄生容量を小さくするこ

50

とが可能であり、かつ、薄膜トランジスタの段差を無くすることも可能な、膜厚が比較的厚いアクリル樹脂膜を用いることが提案されている。

【0006】

また、液晶表示パネルでは、上述の表示領域だけでなく、表示領域を囲む額縁領域が設けられる。額縁領域には、複数の端子電極と、表示領域から延設されて複数の端子電極に接続された複数の外部配線とが形成されており、各外部配線は、損傷及び水分などによる腐食から保護する保護絶縁膜によって覆われている。ここで、液晶表示装置の製造工程においては、液晶表示パネルの端子電極と、外部素子（例えばプリント基板やICチップなど）とが電氣的に接続される。具体的には、保護絶縁膜から露出された端子電極に、ACF（異方性導電膜）などを介して外部素子を圧着することにより、端子電極と外部素子とが、ACF内の導電粒子によって導通される。

10

【0007】

しかしながら、額縁領域の外部配線上方に、上述のアクリル樹脂膜を形成した場合には、外部配線上方に形成されたアクリル樹脂膜と、アクリル樹脂膜が形成されない端子電極との間に、アクリル樹脂膜の膜厚とほぼ同じ高低差（段差）が生じる。このため、本来、端子電極と外部素子とが、ACF内の導電粒子によって導通されなければならないところ、端子電極周辺のアクリル樹脂膜が邪魔をする（アクリル樹脂膜に圧着力が分散される）ことにより、導通されない、すなわち接触不良が生じることがあった。そのため、額縁領域の配線上方に平坦化膜を形成しないことにより、端子電極と外部素子との間の導通を確実に技術が行われている。（特許文献2）

20

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開2007-226175号公報

【特許文献2】特開2014-235353号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

しかし、この方法では、IC出力端子のメタルが露出してしまうため、メタルの腐食による歩留まり低下および信頼性の低下を招いてしまう。なお、ここでいうメタルとは配線を形成する材料でもある。従来は、メタルをインジウム錫酸化物（ITO）膜のパターンで覆うことにより腐食を防止してきた。

30

【0010】

ここで、上述のメタルについて説明しておく。ICとアレイ基板の接続状態を確認する方法として、例えば特開2007-286119号に記載されている通り、ACF中に含まれる導電粒子とアレイ側端子を微分干渉顕微鏡で導電粒子が出力端子に与える圧力を圧痕として確認する方法がある。この場合、圧痕を確認するために出力端子にはメタル材が必要であり、しかもそのメタルの面積をある程度確保する必要がある。一方、ITO膜は透明な酸化物導電膜であるため圧痕がメタルよりも残りにくいというのに、そもそも透明電極であるため、圧痕の確認は出来ない。

40

【0011】

上記のようにメタルをITOで覆う腐食防止方法では、ITOがメタルを覆うことにより必要以上の端子面積を確保する必要があり、近年の傾向であるICの狭ピッチ化およびパネルの狭額縁化には不相当である。本発明は、このような問題点を解決するためになされたもので、ICの狭ピッチ化やパネルの狭額縁化に対応する端子構造を提供することを目的とする。

【課題を解決するための手段】

【0012】

本発明に係るアレイ基板は、絶縁性基板と、前記絶縁性基板上に形成されて、外部の駆動回路と接続するための複数の接続端子とを有するアレイ基板であって、前記接続端子の

50

各々は、前記絶縁性基板上に形成された金属膜からなる導電膜パターンと、前記導電膜パターンの上面に形成された透明導電膜パターンと、前記導電膜パターンの側面に形成されて、前記金属膜を母材とする酸化絶縁膜とを有することを特徴とするアレイ基板である。

【発明の効果】

【0013】

本発明によれば、歩留まりの低下、大幅なプロセスの変更を引き起こすこと無くICとアレイ基板との接続マージンを確保し、ICの狭ピッチ化およびパネルの狭額縁化に対応することが出来る。

【図面の簡単な説明】

【0014】

【図1】実施の形態1に係るアレイ基板の平面図である。

【図2】実施の形態1に係るアレイ基板の表示領域における画素の図面である。

【図3】実施の形態1に係るアレイ基板の端子部の平面図と断面図である。

【図4】実施の形態1に係るアレイ基板の端子部における工程ごとの断面図である。

【図5】実施の形態2に係るアレイ基板の端子部の断面図である。

【発明を実施するための形態】

【0015】

以下に、本発明の好ましい実施の形態を説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。また、説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。図面は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。なお、各図において同一の符号を付されたものは同様の要素を示しており、適宜、重複説明は省略されている。

【0016】

実施の形態1 .

図1に、本発明に係る表示装置である液晶表示装置に用いられるアレイ基板と対向基板の平面図を示す。絶縁性基板上に後述する素子等が形成されたアレイ基板1と、対向基板2とが対向して貼り合わされている。図1においては、対向基板2がアレイ基板1の手前に表されている。対向基板2には必要に応じて、たとえばRGB3色を含むカラーフィルタが形成されていてもよい。また、図示しないがアレイ基板1と対向基板2との間には液晶が封入されており、漏れださないようにシール等で密封されている。

【0017】

次にアレイ基板1について説明する。アレイ基板1には、マトリクス状に配置された複数の画素から構成される表示領域51と、その外周領域である額縁領域52とを有している。すなわち、表示領域51の外周を囲む非表示領域が額縁領域52となる。本発明に関する端子はこの額縁領域52に配置されているが、以降ではまず先に表示領域51に関する説明を行い、その後額縁領域52について説明する。

【0018】

表示領域11内においてアレイ基板1上には、複数のゲート配線3と複数のソース配線4が互いに交差してマトリクス状に配設されている。すなわち、アレイ基板1は複数の配線が形成された配線基板である。表示領域51において、ゲート配線3のそれぞれは図面上の横方向に延在するように形成されている。横方向に延在するように形成されたゲート配線3は縦方向に並んで複数配置される。表示領域51において、同じ幅のゲート配線3が同じ間隔で形成されている。

【0019】

一方、ソース配線4のそれぞれは図面上の縦方向に沿って延在するように形成されている。縦方向に延在するように形成されたソース配線4は図面上の横方向に並んで複数配置される。図1において、各ソース配線4が等間隔で形成されている。

【0020】

表示領域51内において、これらゲート配線3とソース配線4により区切られる領域が

10

20

30

40

50

画素である。各画素には、液晶に電圧を印加するための画素電極と、電圧の印加を制御するスイッチング素子が配置されている。スイッチング素子は、ゲート配線3とソース配線4の交差点付近に設けられることが多く、典型的には、TFT (Thin Film Transistor) が用いられる。

【0021】

図2に、表示領域51内の画素周辺の平面図と断面図を示す。断面図は平面図においてA-Aで記載された箇所における断面図である。絶縁性基板20上において、ゲート配線3、及びゲート配線3から延在されたゲート電極31を覆うようにゲート絶縁膜5が形成される。ゲート絶縁膜5は酸化シリコンや窒化シリコンなどを用いることができる。なお、本実施の形態において後述するゲート引き回し配線もゲート配線3と同時に形成してもよい。ゲート配線3やゲート引き回し配線の材料については後述する。

10

【0022】

次にゲート絶縁膜5の上に半導体膜6が形成される。半導体膜6には、a-Si (非晶質珪素)膜やp-Si (多結晶珪素膜)膜やIn-Ga-Zn-O等の酸化物半導体膜を用いることができる。この半導体膜6の上には、ソース配線4から延在されたソース電極7が形成される。これにより、半導体膜6のソース領域にはソース電圧を供給することができる。

【0023】

さらには、半導体膜6のドレイン領域の上にはドレイン電極8が形成されている。ソース電極7及びドレイン電極8は、ソース配線4と同じ工程で形成することができる。

20

【0024】

ゲート配線3とソース配線4には、例えば、AlやCrやMoなどの低抵抗の金属材料を用いることができる。このように、ゲート配線3とソース配線4とは異なる配線層で形成されている。すなわち、ゲート配線3とソース配線4とはゲート絶縁膜5を介してお互いにほぼ直角に交差するように配設され、交差点近傍にはゲート電極31、半導体膜6、ドレイン電極8、ソース電極7を有するTFTが配置されることになる。

【0025】

そして、ドレイン電極8を含むTFTの上には、層間絶縁膜9が形成される。さらに、層間絶縁膜9の上には画素電極10が形成される。ドレイン電極8は、層間絶縁膜9に設けられたコンタクトホールCHを介して画素電極10が接続される。そのため、ドレイン電極8に伝達した信号電圧は画素電極10にも印加されることとなる。ここで、画素電極10とソース配線4との間の容量を低減するために、層間絶縁膜9としてはアクリルやポリイミド等からなる樹脂の絶縁膜が用いられることがある。

30

【0026】

液晶表示パネルが透過型の場合、画素電極10はITOなどの透明導電膜によって形成される。さらに、横電界方式やFFS方式の液晶パネルでは、画素電極10の上層に電極間絶縁膜11が設けられ、電極間絶縁膜11を介して画素電極10と対向するようにしてコモン電極12が設けられる。コモン電極12は透明導電膜で形成され、スリット形状の開口部を有している。つまり、スリット形状部はコモン電極12が形成されていない領域であって、電極間絶縁膜9を介して下層の画素電極10が露出していることになる。

40

【0027】

コモン電極12は図面上では、複数の画素を横切って横方向に延在する帯状のパターンとして記載されているが、このようなパターン形状でなくてもよい。コモン電極12は一般的には、表示領域51内のほぼ全面に渡って形成されることが多いが、例えばTFTの上方には設けない等、必要に応じて適宜開口を設けることもある。また、コモン電極12にはコモン電位が印加されており、信号電圧が印加される画素電極10との間に生じるフリンジ電界により液晶分子が駆動されて液晶表示装置の表示がなされる。

【0028】

以上のようにして完成したTFTにおいては、ゲート配線3にゲート信号が供給されると、所定のゲート電極にゲート電圧が印加される。これにより、TFTがONとなり、ソ

50

ース配線からソース電極とドレイン電極を介して画素電極に画像表示信号電圧が供給される。以上が表示領域51に関する説明である。次に、額縁領域52の説明を行う。

【0029】

図1において、表示領域51の下辺側、すなわち額縁領域52において下部52b内に形成される端子(図示せず)に接続するようにしてソースドライバIC14が配置される。ソースドライバIC14は端子とソース引き回し配線4aを介してソース配線4とつながっている。一方、額縁領域52において右側部52a内に形成される端子(図示せず)に接続するようにしてゲートドライバIC13が配置される。ゲートドライバIC13も端子とゲート引き回し配線3aを介してゲート配線3とつながっている。図1において、端子の位置は明示していないが、各端子はゲートドライバIC13とソースドライバIC14のほぼ直下に位置しており、ドライバICの各パンプと各々接続している。

10

【0030】

そして、アレ基板1上の端子と接続するようにして配置されたゲートドライバIC13とソースドライバIC14とは、外部から供給される制御信号や表示データを基にして、各々ゲート配線3にゲート信号を供給したり、ソース配線4に画像表示信号電圧を供給したりする。また、図1では図示しないがコモン電極12にコモン電位を供給したりもする。

【0031】

次に、図3を用いて本発明に係る端子の構造について説明する。図3(a)(b)は、本発明に係るアレ基板の額縁領域に配置される端子部近辺を示した図である。図3(a)は平面図であり、図3(a)においてX-Xで示した部位の断面を示した図が図3(b)である。なお、図示していないが前述の通り、これらの複数の端子は各々、駆動回路であるゲートドライバICやソースドライバICと接続している。

20

【0032】

ガラス等の絶縁性基板20上に、端子15を構成する金属膜16と、ゲート引き回し配線3aとが形成されている。本来、端子15のみが並んだ形態で表してもよかったが、一般的な端子の配列は千鳥形状であるという現状や、端子と引き回し配線とを対比させた方がわかりやすいという事情からこのように表している。ここで、金属膜16とゲート引き回し配線3aとは、ゲート配線3やゲート電極31と同時に形成されたものであり、Al、Ti、Cr等の金属材料からなる。また、端子15を構成する金属膜16はゲート引き回し配線3aの端部にあって、電氣的にゲート配線3とつながっている。

30

【0033】

金属膜16の上には透明導電膜17が形成されており、この透明導電膜17も端子15を構成する。この透明導電膜17は、図示しないが駆動回路であるICの端子(パンプ)と電氣的・物理的に接続することとなる。また透明導電膜17は、画素電極10あるいはコモン電極12と同時に形成されたものであってもよく、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)、ITZO(Indium Tin Zinc Oxide)等が用いられる。

【0034】

また、金属膜16の側面には酸化絶縁膜18が形成されている。さらに、ゲート引き回し配線3aの表面も酸化絶縁膜18に覆われている。この酸化絶縁膜18は金属膜16やゲート引き回し配線3aを構成する金属材料を母材とする酸化絶縁膜である。後述するが、この酸化絶縁膜18は、金属膜16表面に対してアッシング等の酸素ガスを用いたプラズマ処理を行うことにより形成される緻密な絶縁膜であり、金属膜16を構成する金属を母材とする酸化絶縁膜である。また、この酸化絶縁膜には金属膜16の腐食を抑制する効果を有する。

40

【0035】

つまり、金属膜16のうち透明導電膜17が形成されていない部分は緻密な酸化絶縁膜18に覆われており、外界からの腐食性物質の侵入を防いでいる。このように図3に示す構造により、端子とICとの接続マージンを確保させることと、ICの狭ピッチ化および

50

パネルの狭額縁化とを両立させることが可能である。

【0036】

次に製造方法について説明する。図4(a)~(c)は図3においてX-X線で示した箇所の断面図を工程ごとに示した図面である。まず絶縁性基板などの基板20上にゲート配線3やゲート電極31と同じ層である金属膜16を製膜する。金属膜16としては、おもにAl(アルミ)、Cr(クロム)、Ti(チタン)などのように金属表面に不動態を形成し易い金属からなる膜や、これらを母材として他の物質を添加した合金からなる導電膜が用いられる。ついで写真製版工程によりパターンニングすることにより、図4(a)に示すような金属膜16のパターンとゲート引き回し配線3aを形成する。

【0037】

その後、アレイ基板を製造するために、絶縁膜、半導体層、ソース・ドレイン電極等を形成する。本明細書では表示領域51内の詳細な製造方法の説明は省略するが、ゲート絶縁膜5や層間絶縁膜9を形成する際について、図4(b)(c)を用いて説明する。たとえば層間絶縁膜9を成膜する際は、図4(b)に示すように金属膜16を覆うようにして絶縁膜を形成する。しかし、層間絶縁膜9については図4(c)に示すように、端子の近傍ではすべて除去する。この除去は、表示領域51内の層間絶縁膜9にコンタクトホールCHを開口する際に行ってもよく、その場合は新たな成膜工程や写真製版工程を追加する必要が無い。

【0038】

ここで、絶縁膜としては、SiNx(窒化珪素)、SiOx(酸化珪素)、SiOxNy(酸窒化珪素)やこれらの積層膜が用いられる。また、アクリルやポリイミド等の有機樹脂を用いてもよいし、樹脂膜を塗布して形成される平坦化絶縁膜でもよいし、シラン系の液体を塗布して焼成して得られる酸化珪素膜でもよい。絶縁膜は有機絶縁膜と無機絶縁膜との積層でもよい。ソース、ドレインの導電膜としては、Al、Cr、Cu、Mo、Ti、Ta、Wや、これらに他の物質を添加した合金からなる導電膜やその積層が用いられる。

【0039】

次に金属膜16を覆う絶縁膜を除去した後、図4(d)に示すように透明導電膜17を形成しパターンニングを行う。この状態では、金属膜16は露出しており、外界から腐食性物質が侵入してきた場合、化学反応を起こしてしまい腐食が発生する恐れがあり、製造工程での歩留まり低下および製品としての信頼性低下を招いてしまう。

【0040】

そのため、図4(d)の構造を形成した後、金属膜16の側面に緻密な酸化被膜である酸化絶縁膜18を形成するため、プラズマにより酸素を励起させ酸素ラジカルを形成し、導電膜と結合させる。これにより、図3(b)に示すように金属膜16の側面に一様に緻密な酸化被膜である酸化絶縁膜18を形成する。この被膜は溶液や酸にさらされても溶け去ることがないため、金属膜16内を腐食から保護することが可能となる。このようにして、金属膜と金属膜上面の透明導電膜と金属膜側面を覆う酸化絶縁膜を備えた端子15が完成する。なお、ゲート引き回し配線3aは側面部も上面部も酸化絶縁膜18により被覆されるので、隣接配線等の他の導電膜との短絡を抑制できる効果を奏する。

【0041】

このように、本実施の形態1に係るアレイ基板の製造方法においては、成膜工程と写真製版工程を追加すること無く、端子の導電膜の側面に緻密な酸化絶縁膜を形成することができる。しかも、本構造では、金属膜の側面までも透明導電膜で覆う必要はなくなるため、必要以上の端子面積の増加を防ぐことができ、ICの狭ピッチ化およびパネルの狭額縁化に対応することが可能である。さらに、透明導電膜17が金属膜16を覆っている箇所にはプラズマ処理等によっても酸素ラジカルが供給されないため、金属膜と透明導電膜との界面には酸化物は存在しないため、接続の電気抵抗が増大することもない。

【0042】

緻密な酸化被膜の形成方法としては、上記ではプラズマアッシングを挙げたが、光励起

10

20

30

40

50

アッシング、陽極酸化処理など不動態を形成する方法で有れば問題ない。

【0043】

また、アライメントがずれることにより金属膜16の上面の一部のみを透明導電膜17のパターンが覆う場合であっても、金属膜16の上面において覆われていない領域をも酸化絶縁膜18で覆うことができるので腐食を防止する効果を奏する。

【0044】

以上のような構成とすることで、図3(b)に示すように導電膜の面積を必要以上に大きくすること無く、接続端子を形成することが可能である。また、配線上に配置される絶縁膜も除去させているため、ICがずれて実装された場合も絶縁膜に乗り上げて実装不良になる可能性は少なくなり歩留まりが向上する。

【0045】

実施の形態2.

本発明の実施の形態2について図5を参照して説明する。図5は、図3においてX-X線で示した箇所に対応する箇所の断面図である。実施の形態1においては、たとえば層間絶縁膜9等の絶縁膜を成膜した後に、その絶縁膜を端子部近傍では全て除去していた。本実施の形態2においては、図5に示すように絶縁膜19をパターンニングし、ゲート引き回し配線3a上に絶縁膜19を残している。配線部は端子部よりも導電膜のパターン幅が細く、腐食の影響を受けやすい。そこで、絶縁膜19により配線部を被覆することにより配線部への外界からの影響を少なくし信頼性の向上を図ることができるという効果を奏する。この絶縁膜19は、層間絶縁膜9と同時に形成する絶縁膜であってもよいし、電極間絶縁膜11と同時に形成する絶縁膜でもよい。

【0046】

実施の形態1、2にかかるアレイ基板を用いて、公知の製法により表示装置を製造することができる。たとえば、アレイ基板と対向基板との間に液晶が封入されるように貼り合わせて基板周辺部をシールした後、アレイ基板や対向基板の端子に外部回路を接続し、光源を背後に設置することにより液晶表示装置を製造することができる。

【0047】

また、アレイ基板の画素電極上に電界を印加することにより発光する発光層を形成した後、絶縁膜により覆い、共通電極を形成することによりエレクトロルミネッセンス表示装置を製造することができる。さらに、白と黒との顔料粒子を含むマイクロカプセルをアレイ基板と外部回路とが生成する電界により駆動する電気泳動方式の表示装置や、電子粉流体方式の表示装置を製造することも可能である。表示装置とは異なるが、本発明にかかるアレイ基板において画素電極の代わりに光電変換素子を設けることにより、可視光や紫外光や放射線のイメージセンサーを製造することも可能である。

【符号の説明】

【0048】

- 1 アレイ基板、 2 対向基板
- 3 ゲート配線、 4 ソース配線
- 3 a ゲート引き回し線、 4 a ソース引き回し線、
- 5 ゲート絶縁膜、 6 半導体膜、 7 ソース電極、 8 ドレイン電極
- 9 層間絶縁膜、 10 画素電極、 11 電極間絶縁膜、 12 コモン電極
- 13 ゲートドライバIC、 14 ソースドライバIC、
- 15 端子、 16 金属膜パターン、 17 透明導電膜パターン、 18 酸化絶縁膜、
- 19 絶縁膜、
- 20 絶縁性基板、
- 31 ゲート電極、
- 51 表示領域、 52 額縁領域、
- C H コンタクトホール


10

20


30

40


【図1】




【図2】




【図3】



【図4】



【 図 5 】



フロントページの続き

(72)発明者 上田 宏

熊本県菊池市泗水町住吉1576番地1 メルコ・ディスプレイ・テクノロジー株式会社内

Fターム(参考) 2H092 GA14 GA43 GA60 JA24 JA46 MA23 NA29

2H190 HA03 HB02 HC09 HD05

2H192 AA24 BB13 BB73 BC31 CB05 FA64 FA76 FA81 FB22 HA81

5C094 AA15 AA43 BA03 BA27 BA43 BA75 CA19 DB03 FB02 FB12

FB15

专利名称(译)	阵列基板和具有阵列基板的显示装置		
公开(公告)号	JP2017003661A	公开(公告)日	2017-01-05
申请号	JP2015115065	申请日	2015-06-05
[标]申请(专利权)人(译)	三菱电机株式会社		
申请(专利权)人(译)	三菱电机株式会社		
[标]发明人	若松良平 上田宏		
发明人	若松 良平 上田 宏		
IPC分类号	G02F1/1345 G02F1/1368 G02F1/1333 G09F9/30		
FI分类号	G02F1/1345 G02F1/1368 G02F1/1333.505 G09F9/30.330		
F-TERM分类号	2H092/GA14 2H092/GA43 2H092/GA60 2H092/JA24 2H092/JA46 2H092/MA23 2H092/NA29 2H190/HA03 2H190/HB02 2H190/HC09 2H190/HD05 2H192/AA24 2H192/BB13 2H192/BB73 2H192/BC31 2H192/CB05 2H192/FA64 2H192/FA76 2H192/FA81 2H192/FB22 2H192/HA81 5C094/AA15 5C094/AA43 5C094/BA03 5C094/BA27 5C094/BA43 5C094/BA75 5C094/CA19 5C094/DB03 5C094/FB02 5C094/FB12 5C094/FB15		
代理人(译)	稻叶忠彦 村上佳菜子 松井茂明		
外部链接	Espacenet		

摘要(译)

[问题]在液晶显示装置的阵列基板，但具有有机树脂是为了降低电极和信号线之间的电容用厚的绝缘膜，有必要卸下端子的连接部。而使绝缘膜已经在除了端子连接部，通过ACF的导电粒子的连接是困难的，由于它的高度差。此外，该终端是腐蚀和除去所有终端附近的绝缘膜构成。—根据本发明的阵列基板，在形成导电薄膜图案，在金属膜的基体材料的侧表面上制成一个金属薄膜，形成在导电薄膜图案的上表面上的透明导电图案的导电膜图案氧化绝对是那些具有边界膜。发明背景

