

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-237868

(P2012-237868A)

(43) 公開日 平成24年12月6日(2012.12.6)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	5C006
G09G 3/20 (2006.01)	G09G 3/20 612J	5C080
	G09G 3/20 622E	
	G09G 3/20 622B	
	G09G 3/20 612L	
審査請求 未請求 請求項の数 5 O L (全 17 頁)		

(21) 出願番号 特願2011-106639 (P2011-106639)
(22) 出願日 平成23年5月11日 (2011.5.11)

(71) 出願人 000103747
京セラディスプレイ株式会社
東京都荒川区東日暮里五丁目7番18号
(74) 代理人 100103090
弁理士 岩壁 冬樹
(74) 代理人 100124501
弁理士 塩川 誠人
(72) 発明者 権藤 賢二
東京都荒川区東日暮里5丁目7番18号
オプトレックス株式会社内
Fターム(参考) 5C006 BB16 BC03 BC06 BC11 FA51
5C080 AA10 BB05 CC07 DD27 FF07
FF11 JJ02 JJ04 JJ06


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】一方向に並べて配置される複数の液晶表示パネルを備えた液晶表示装置であって、生産コストを抑えることができ、また、液晶表示パネル、ゲートドライバおよびソースドライバの組合せ毎に同期をとることができる液晶表示装置を提供する。

【解決手段】横方向に並べて配置される液晶表示パネル5毎に、各ゲートラインを線順次選択するゲートドライバ2と、各ソースラインの電位を設定するソースドライバ3とを備える。そして、複数の液晶表示パネル5に対応する各ゲートドライバ2および各ソースドライバ3を制御する1つのタイミングコントローラ1を備える。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

マトリクス状に形成された画素の列に沿って配置されるソースラインと、前記マトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む複数の液晶表示パネル備え、

前記複数の液晶表示パネルは、一方向に並べて配置され、

前記液晶表示パネル毎に、各ゲートラインを選択するゲートドライバと、各ソースラインの電位を設定する 1 つまたは複数のソースドライバとを備え、

前記複数の液晶表示パネルに対応する各ゲートドライバおよび各ソースドライバを制御する 1 つのタイミングコントローラを備える

ことを特徴とする液晶表示装置。

10

【請求項 2】

タイミングコントローラと個々のソースドライバとは、ソースドライバ毎に別々の信号線で接続される

請求項 1 に記載の液晶表示装置。

【請求項 3】

複数の液晶表示パネルは、隣接する液晶表示パネル同士のなす角が 180° 未満となるように配置される

請求項 1 または請求項 2 に記載の液晶表示装置。

20

【請求項 4】

液晶表示パネル毎に設けられるソースドライバの数が 1 つである請求項 3 に記載の液晶表示装置。

【請求項 5】

液晶表示パネル毎に設けられるゲートドライバは、

シフトレジスタと出力スイッチとを含み、液晶表示パネル内部に設けられる内蔵型ゲートドライバである

請求項 3 または請求項 4 に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

30

本発明は、液晶表示装置に関し、特に、一方向に並べて配置した複数の液晶表示パネル上に画像を表示する液晶表示装置に関する。

【背景技術】

【0002】

図 10 は、複数のソースドライバを用いて 1 つの液晶表示パネルを駆動する液晶表示装置の構成例を示すブロック図である。図 10 に示す構成において、タイミングコントローラ 61 が、ゲートドライバ 62 および複数のソースドライバ 63 を制御することで、液晶表示パネル 65 に画像を表示させる。図 10 では、ゲートドライバ 62 および複数のソースドライバ 63 が基板 67 に配置され、タイミングコントローラ 61 が基板 68 に配置される場合を例示している。

40

【0003】

複数のソースドライバと、各ソースドライバに制御信号等を入力するタイミングコントローラとの接続方式として、ポイントツーポイント (Point to Point) 方式が知られている (例えば、非特許文献 1 参照)。ポイントツーポイント方式では、ソースドライバ毎に別々の信号線を用いて、タイミングコントローラと各ソースドライバとが接続される。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献 1】 “フル HD サイズの大型液晶テレビ向け液晶ソース・ドライバ IC の新技術「PPmL (登録商標)」”、[online]、ルネサスエレクトロニクス株式会社、[

50

2011年2月18日検索]、インターネット<URL : http://www2.renesas.com/display/ja/sp_ppml.html>

【発明の概要】

【発明が解決しようとする課題】

【0005】

複数の液晶表示パネルを横方向に並べて配置し、各液晶表示パネルを用いて画像を表示する液晶表示装置を実現する場合、図11に示す構成によって実現することが考えられる。図11は、複数の液晶表示パネルを横方向に並べて配置した液晶表示装置の一般的な構成例を示すブロック図である。

【0006】

図11に示す例では、4つの液晶表示パネル75を横方向に並べて配置している。そして、各液晶表示パネル75に対して、それぞれ、タイミングコントローラ71と、ゲートドライバ72と、複数のソースドライバ73とを設ける。本例では、1つの液晶表示パネル75に対して4つのソースドライバ73を設ける場合を示している。また、図11では、1つの液晶表示パネル75に対応するゲートドライバ72および4つのソースドライバ73が、基板77上に設けられ、タイミングコントローラ71が基板78に設けられる場合を例示している。

【0007】

個々のタイミングコントローラ71と、そのタイミングコントローラ71に対応する複数のソースドライバ73とは、ポイントツーポイント方式で接続される。

【0008】

また、グラフィックコントローラ81と各タイミングコントローラ71とが接続される。なお、グラフィックコントローラ81は、基板82上に配置される。グラフィックコントローラ81は、各液晶表示パネル75で表示する画像の画像データを生成し、各タイミングコントローラ71に供給する。そして、各タイミングコントローラ71は、それぞれ、ゲートドライバ72および複数のソースドライバ73に制御信号や画像データ等を入力して、ゲートドライバ72および複数のソースドライバ73によって液晶表示パネル75に画像を表示させる。図11では、表示対象91を表す画像をグラフィックコントローラ81が分割し、分割後の各画像を4つの液晶表示パネル75で表示している状態を表している。ユーザは、4つの液晶表示パネル75を見ることで、表示対象91の全体像を把握できる。

【0009】

図11に例示する一般的な構成では、液晶表示パネル75毎にタイミングコントローラ71を設けるために、タイミングコントローラ71の数が増加し、その結果、液晶表示装置の生産コストが高くなってしまふ。例えば、n個の液晶表示パネル75を配置する場合、タイミングコントローラ71もn個必要になり、生産コストが高くなってしまふ。

【0010】

また、各タイミングコントローラ71がそれぞれ、ゲートドライバ72および複数のソースドライバ73を制御するので、液晶表示パネル75のドライバ群毎に同期がずれ、同期をとることが困難であった。

【0011】

そこで、本発明は、一方向に並べて配置される複数の液晶表示パネルを備えた液晶表示装置であって、生産コストを抑えることができ、また、液晶表示パネル、ゲートドライバおよびソースドライバの組合せ毎に同期をとることができる液晶表示装置を提供することを目的とする。

【課題を解決するための手段】

【0012】

本発明による液晶表示装置は、マトリクス状に形成された画素の列に沿って配置されるソースラインと、そのマトリクス状に形成された画素の行に沿って配置されるゲートラインとを含む複数の液晶表示パネル備え、その複数の液晶表示パネルは、一方向に並べて配

10

20

30

40

50

置され、液晶表示パネル毎に、各ゲートラインを選択するゲートドライバと、各ソースラインの電位を設定する1つまたは複数のソースドライバとを備え、複数の液晶表示パネルに対応する各ゲートドライバおよび各ソースドライバを制御する1つのタイミングコントローラを備えることを特徴とする。

【0013】

タイミングコントローラと個々のソースドライバとが、ソースドライバ毎に別々の信号線で接続される構成であってもよい。

【0014】

また、複数の液晶表示パネルが、隣接する液晶表示パネル同士のなす角が180°未満となるように配置される構成であってもよい。

【0015】

液晶表示パネル毎に設けられるソースドライバの数が1つである構成であってもよい。

【0016】

また、液晶表示パネル毎に設けられるゲートドライバが、シフトレジスタと出力スイッチとを含み、液晶表示パネル内部に設けられる内蔵型ゲートドライバである構成であってもよい。

【発明の効果】

【0017】

本発明によれば、一方向に並べて配置される複数の液晶表示パネルを備えた液晶表示装置の生産コストを抑えることができ、液晶表示パネル、ゲートドライバおよびソースドライバの組合せ毎に動作の同期をとることができる。

【図面の簡単な説明】

【0018】

【図1】本発明の液晶表示装置の構成例を示すブロック図。

【図2】画素電極、TFT、ソースラインおよびゲートラインの接続例を示す説明図。

【図3】タイミングコントローラ1からゲートドライバ2やソースドライバ3への信号等の入力タイミングの例を示すタイミングチャート。

【図4】ソースドライバ3へのSTHおよびCLKの入力タイミングの詳細を示すタイミングチャート。

【図5】ソースドライバにおける画像データの取り込みタイミングの例を示す模式図。

【図6】隣接する液晶表示パネル5の表示面同士のなす角が180°未満になるように配置した場合における複数の液晶パネル5の上面図。

【図7】隣接する液晶表示パネル5の表示面同士のなす角が180°未満になるように各液晶表示パネル5を配置する場合における好ましい構成例を示すブロック図。

【図8】パネル内蔵型ゲートドライバを用いた場合の構成例を示すブロック図。

【図9】内蔵型ゲートドライバの構成例を示す模式図。

【図10】複数のソースドライバを用いて1つの液晶表示パネルを駆動する液晶表示装置の構成例を示すブロック図。

【図11】複数の液晶表示パネルを横方向に並べて配置した液晶表示装置の一般的な構成例を示すブロック図。

【発明を実施するための形態】

【0019】

以下、本発明の実施形態を図面を参照して説明する。

図1は、本発明の液晶表示装置の構成例を示すブロック図である。本実施形態の液晶表示装置は、横方向に並べて配置した複数の液晶表示パネル5を備える。図1では、4個の液晶表示パネル5を並べて配置した例を示しているが、液晶表示パネル5の数は複数であればよく、4個に限定されない。

【0020】

ここでは、各液晶表示パネル5が、TFT (Thin Film Transistor) を用いた液晶表示パネルである場合を例にして説明する。各液晶表示パネル5は、マトリクス状に配置され

10

20

30

40

50

た画素電極の列毎にソースラインを備え、画素電極の行毎にゲートラインを備える。そして、画素電極毎にT F Tが設けられる。個々の画素電極はT F Tに接続され、そのT F Tはソースラインおよびゲートラインに接続される。また、ソースラインは画素電極の各列に沿って配置され、ゲートラインは画素電極の各行に沿って配置されている。図2は、画素電極、T F T、ソースラインおよびゲートラインの接続例を示す説明図である。図2では、マトリクス状に配置される複数の画素電極のうち、第*i*行、第*k*列に配置され、*i*行目のゲートライン*G_i*および*k*列目のソースライン*S_k*に接続される画素電極を例示している。画素電極21は、T F T22のドレイン22_bに接続される。そして、T F T22のゲート22_aがゲートライン*G_i*に接続され、T F T22のソース22_cがソースライン*S_k*に接続される。画素電極21とT F T22との1つの組が、1つの画素に対応する。図2では、1つの画素電極を図示しているが、他の画素電極におけるT F T、ゲートラインおよびソースラインの接続態様も同様である。

10

【0021】

各液晶表示パネル5において、各ゲートラインは、線順次に選択され、選択されたゲートラインは、選択時電位に設定され、選択されていないゲートラインは、非選択時電位に設定される。あるゲートラインが選択されるとき、各ソースラインは、選択されたゲートラインの行の画像データに応じた電位に設定される。また、画素電極毎に配置されているT F T22では、ゲート22_aが選択時電位になると、ドレイン22_bとソース22_cとの間が導通状態となり、ゲート22_aが非選択時電位になると、ドレイン22_bとソース22_cとの間が非導通状態になる。従って、選択行の各画素電極は、それぞれ、その行の画像データに応じた電位に設定される。また、各液晶表示パネル5は、液晶（図示略）を介して各画素電極と対向するコモン電極30を備える。コモン電極の電位は、所定の電位に制御され、この結果、選択行における液晶に、その行の画像データに応じた電圧が印加される。

20

【0022】

なお、以下の説明において、選択時電位をVGHと記し、非選択時電位をVGLと記す場合がある。

【0023】

また、本実施形態の液晶表示装置は、液晶表示パネル5毎に、それぞれゲートドライバ2と、複数のソースドライバ3とを備える。図1に示す例では、1つの液晶表示パネル5に対して4つのソースドライバ3を配置する場合を例にしているが、1つの液晶表示パネル5に対するソースドライバ3の数は特に限定されない。液晶表示パネル5毎に設けられるゲートドライバ2および複数のソースドライバ3は、例えば、液晶表示パネル5の上にCOG（Chip On Glass）技術として実装される。さらに、液晶表示パネル毎に設けられるゲートドライバ2および複数のソースドライバ3に接続される基板7を備えている。なお、各基板7には、対応する液晶表示パネル5のコモン電極の電位を所定の電位に制御するコモン電極電位設定部も設けられるが、図1ではコモン電極電位設定部の図示を省略している。

30

【0024】

さらに、本実施形態の液晶表示装置は、1つのグラフィックコントローラ11と、1つのタイミングコントローラ1とを備える。グラフィックコントローラ11およびタイミングコントローラ1は、例えば、各基板7とは別の基板12上に配置される。グラフィックコントローラ11に、タイミングコントローラ1が接続され、グラフィックコントローラ11は、タイミングコントローラ1に画像データを入力する。

40

【0025】

また、液晶表示パネルにゲートドライバ2とソースドライバ3を接続させる技術として、基板7上に各ドライバを実装するCOF（Chip On Film）技術を採用してもよい。

【0026】

本実施形態では、1つのタイミングコントローラ1と、液晶表示パネル5毎に設けられた各ソースドライバ3とが接続される。すなわち、どの液晶表示パネル5のソースドライ

50

バ3であっても、共通のタイミングコントローラ1に接続される。タイミングコントローラ1と各液晶表示パネル5の各ソースドライバとは、ポイントツーポイント方式で接続されていることが好ましい。すなわち、ソースドライバ3毎に別々の信号線を用いて、タイミングコントローラ1とソースドライバ3とが接続されていることが好ましい。本実施形態では、タイミングコントローラ1とソースドライバ3との接続態様がポイントツーポイント方式である場合を例にして説明する。

【0027】

図1では、タイミングコントローラ1と、1つのソースドライバ3とを接続させる信号線を1本に簡略化して図示しているが、タイミングコントローラ1と1つのソースドライバ3とを接続させる信号線として、2本の信号線を用いる。そして、タイミングコントローラ1は、1つのソースドライバ3に対して、2本の信号線を用いて、差動信号方式で、信号や画像データを入力する。

【0028】

また、タイミングコントローラ1には、液晶表示パネル5毎に設けられた各ゲートドライバ2が接続される。すなわち、どの液晶表示パネル5のゲートドライバ2であっても、共通のタイミングコントローラ1に接続される。

【0029】

各ゲートドライバ2は、タイミングコントローラ1に従って、各ゲートラインを線順次選択しながら、選択したゲートラインの電位を選択時電位に設定し、選択していないゲートラインの電位を非選択時電位に設定する。選択されたゲートラインの電位が選択時電位に設定されることにより、そのゲートラインに接続された各TFTのゲートの電位も選択時電位になる。その結果、それらのTFTにおけるソース、ドレイン間が導通状態になり、選択されたゲートラインに対応する行の各画素電極はそれぞれ、その画素電極が配置された列のソースラインと等電位になる。また、選択されていないゲートラインの電位が非選択時電位に設定されることにより、それらのゲートラインに接続された各TFTのゲートの電位も非選択時電位になる。その結果、それらのTFTにおけるソース、ドレイン間が非導通状態になる。

【0030】

本実施形態では、ソースドライバ3は、液晶表示パネル5のソースラインのうち、一部のソースラインに接続される。本実施形態では、説明を簡単にするために、1個の液晶表示パネル5が4・m本のソースラインを有しているものとする。そして、1個の液晶表示パネル5に対応する4個のソースドライバ3のうち、視認側から見て左からj番目のソースドライバは、液晶表示パネル5のソースラインのうち、視認側から見て左から $m \cdot (j - 1) + 1$ 番目から $m \cdot j$ 番目までのソースラインに接続されるものとする。ソースドライバ3は、タイミングコントローラ1の制御に従い、画像データを取り込む。そして、ソースドライバ3は、そのソースドライバ3が接続されているソースラインの電位を、選択されているゲートラインに対応する行の画素の画像データに応じた電位に設定する。

【0031】

図3は、タイミングコントローラ1からゲートドライバ2やソースドライバ3への信号等の入力タイミングの例を示すタイミングチャートである。タイミングコントローラ1は、各ゲートドライバ2に対して、第1行のゲートラインから順次選択を開始することを指示する制御信号（以下、STVと記す。）と、選択行の切り替えを指示するクロック信号（以下、CKVと記す。）とを入力する。STVは、ゲートスタートパルスとも呼ばれ、また、CKVは、ゲートシフトクロックとも呼ばれる。タイミングコントローラ1は、第1行のゲートラインから順次選択を開始することをゲートドライバ2に指示する場合、STVをハイレベルにし、STVがハイレベルである期間中にCKVをハイレベルに立ち上げ、その後、STVをローレベルにする（図3参照）。また、タイミングコントローラ1は、CKVをハイレベルにし、その後ローレベルにする制御を、周期的に繰り返す。ゲートドライバ2は、STVがハイレベルである期間中にCKVの立ち上がりエッジを検出すると、第1行のゲートラインを選択する。その後、ゲートドライバ2は、CKVの立ち上

10

20

30

40

50

がりエッジを検出する毎に、第 2 行以降のゲートラインを順次、選択していく（図 3 参照）。なお、図 3 において、ゲートラインの電位が VGH になっているということは、そのゲートラインが選択されていることを意味する。

【0032】

また、タイミングコントローラ 1 は、各ソースドライバ 3 に対して、1 行内の画像データの取り込みの開始を指示する制御信号（以下、STHと記す。）と、1 行内の 1 画素分の取り込みを指示するクロック信号（以下、CLKと記す。）と、取り込み済みの画像データに応じた電位の出力を指示する制御信号（以下、LPと記す。）とを入力する。STHは、ソーススタートパルスとも呼ばれ、CLKは、ドットクロックとも呼ばれ、LPは、ラッチパルスとも呼ばれる。

10

【0033】

図 4 は、ソースドライバ 3 への STHおよび CLKの入力タイミングの詳細を示すタイミングチャートである。タイミングコントローラ 1 は、1 行内の画像データの取り込みの開始をソースドライバ 3 に指示する場合、STHをハイレベルにし、STHがハイレベルである期間中に CLKをハイレベルに立ち上げ、その後、STHをローレベルにする（図 4 参照）。また、タイミングコントローラ 1 は、CLKをハイレベルにし、その後ローレベルにする制御を、周期的に繰り返す。ソースドライバ 3 は、STHがハイレベルである期間中に CLKの立ち上がりエッジを検出すると、その次の CLKの立ち上がりエッジから、CLKの立ち上がりエッジを検出する毎に、1 画素分ずつ画像データを取り込む（図 4 参照）。また、図 3 に示すように、タイミングコントローラ 1 は、周期的に STHをハイレベルに立ち上げる。

20

【0034】

また、タイミングコントローラ 1 は、各ソースドライバ 3 に対して、STHの立ち下がりエッジから立ち上がりエッジまでの期間中に、次に選択されるゲートラインに対応する行の画像データであって、ソースドライバ 3 が接続されているソースラインに該当する列の画像データを入力する。例えば、視認側から見て左から j 番目のソースドライバ 3 に対しては、次に選択されるゲートラインに対応する行の画像データのうち、視認側からみて左から $m \cdot (j - 1) + 1$ 番目から $m \cdot j$ 番目までの画素の画像データを入力する。ソースドライバ 3 は、入力された画像データを、CLKに合わせて取り込む。

【0035】

また、タイミングコントローラ 1 は、ソースドライバ 3 に対して、各ゲートラインの選択期間に対応させて、選択期間の冒頭において、LPをハイレベルに立ち上げ、さらにローレベルに立ち下げる（図 3 参照）。ソースドライバ 3 は、LPの立ち下がりエッジを検出すると、そのソースドライバ 3 に接続されている各ソースラインの電位を、取り込んだ画像データに応じた電位に設定する。この結果、各ソースラインの電位は、選択行におけるそのソースラインの列の画素の画像データに応じた電位に変化する。なお、図 3 では、1 本分のソースラインの電位変化のみを模式的に図示している。

30

【0036】

また、タイミングコントローラ 1 は、ある行の画像データをソースドライバ 3 に取り込ませた後に、ゲートドライバ 2 にその行のゲートラインを選択させ、ソースドライバ 3 に、その画像データに応じた電位をソースラインに設定させる。例えば、図 3 に示すように、1 つのフレーム内で、タイミングコントローラ 1 は、まず、第 1 行の画像データをソースドライバ 3 に取り込ませる。その後、タイミングコントローラ 1 は、ゲートドライバ 2 に第 1 行ゲートラインを選択させ、ソースドライバ 3 に、ソースラインの電位を、取り込み済みの画像データ（1 行の画像データ）に応じた電位に設定させる。また、このとき、タイミングコントローラ 1 は、第 2 行の画像データをソースドライバ 3 に取り込ませる。

40

【0037】

なお、タイミングコントローラ 1 は、ある行の画像データを入力後、次の行の画像データを入力するまでの間に、ブランキング期間（画像データを入力しない期間）を設ける。タイミングコントローラ 1 は、そのブランキング期間内で、LPの立ち上げおよび立ち下

50

げを行い、続いて、S T Hの立ち上げおよび立ち下げを行う（図3参照）。

【0038】

グラフィックコントローラ11は、各液晶表示パネル5に表示させる画像の画像データを生成し、液晶表示パネル5毎に生成した画像データをタイミングコントローラ1にする。タイミングコントローラ1は、液晶表示パネル5毎に生成された画像データを、その画像データに対応する液晶表示パネル5の各ソースドライバ3にする。

【0039】

グラフィックコントローラ11は、例えば、外部システム（図示略）からされる種々の文字情報や画像情報を、予め定められた位置に表示させるようにして、液晶表示パネル5毎の画像データを生成する。ただし、この画像生成態様は例示であり、グラフィックコントローラ11が各液晶表示パネル5に表示させる画像の画像データを生成する態様は、特に、限定されない。ここでは、横長の画像の画像データがされ、グラフィックコントローラ11は、その画像が液晶表示パネル5と同じ数（本例では4つ）に分割されるように、画像データを分割することで、各液晶表示パネル5に応じた画像データを生成する場合を例にする。なお、本発明は、1個のタイミングコントローラで複数の液晶表示パネル5を制御しているので、横長の画像データを分割しないで液晶表示パネル5に供給することも可能である。

【0040】

次に、動作について、説明する。

本例では、表示対象91を表す横長の画像の画像データがグラフィックコントローラ11にされたとする。グラフィックコントローラ11は、その画像データを分割して、4つの画像95a～95dを表すそれぞれの画像データを生成し、各画像データをタイミングコントローラ1にする。

【0041】

そして、タイミングコントローラ1は、各画像95a～95dを表示させるフレームにおいて、左から1番目の液晶表示パネル5の各ソースドライバ3に画像95aの画像データをし、左から2番目の液晶表示パネル5の各ソースドライバ3に画像95bの画像データをし、左から3番目の液晶表示パネル5の各ソースドライバ3に画像95cの画像データをし、左から4番目の液晶表示パネルの各ソースドライバ3に画像95dの画像データをする。このフレームを例にして、本発明の動作を説明する。

【0042】

タイミングコントローラ1は、図4に示すように、周期的にC L Kを変化させ、各液晶表示パネル5のソースドライバ3にC L Kをしている。そして、各画像95a～95dを表示させるフレームにおいて、タイミングコントローラ1は、各液晶表示パネル5のソースドライバ3に対し、S T Hをハイレベルにして、S T Hがハイレベルである期間内でC L Kをハイレベルにし、S T Hをローレベルにする。この結果、各ソースドライバ3は、次のC L Kの立ち上がりエッジ毎に、タイミングコントローラ1からされる画像データを1画素ずつ取り込む。

【0043】

このとき、タイミングコントローラ1は、S T Hをローレベルにしている期間中に、各ソースドライバ3に対して、第1行の画像データであって、ソースドライバ3に接続されているソースラインに該当する列の画像データをする。なお、タイミングコントローラ1は、左から1番目の液晶表示パネル5の各ソースドライバ3には、画像95aの第1行の画像データをし、左から2番目の液晶表示パネル5の各ソースドライバ3には、画像95bの第1行の画像データをし、左から3番目の液晶表示パネル5の各ソースドライバ3には、画像95cの第1行の画像データをし、左から4番目の液晶表示パネルの各ソースドライバ3には、画像95dの第1行の画像データをする。

【0044】

図5は、ソースドライバにおける画像データの取り込みタイミングの例を示す模式図である。例えば、タイミングコントローラ1は、各液晶表示パネル5における左から1番目

10

20

30

40

50

のソースドライバ3には、それぞれ、次の選択行の画像データであって、液晶表示パネル5における左から第1列から第 m 列までの各画素の画像データを入力する。

【0045】

また、タイミングコントローラ1は、各液晶表示パネル5における左から2番目のソースドライバ3には、それぞれ、次の選択行の画像データであって、液晶表示パネル5における左から第 $m+1$ 列から第 $2 \cdot m$ 列までの各画素の画像データを入力する。

【0046】

また、タイミングコントローラ1は、各液晶表示パネル5における左から3番目のソースドライバ3には、それぞれ、次の選択行の画像データであって、液晶表示パネル5における左から第 $2 \cdot m+1$ 列から第 $3 \cdot m$ 列までの各画素の画像データを入力する。

【0047】

また、タイミングコントローラ1は、各液晶表示パネル5における左から4番目のソースドライバ3には、それぞれ、次の選択行の画像データであって、液晶表示パネル5における左から第 $3 \cdot m+1$ 列から第 $4 \cdot m$ 列までの各画素の画像データを入力する。

【0048】

そして、各ソースドライバ4は、図4に示すように、STHがハイレベルである期間の経過後において、CLKの立ち上がりエッジ毎に、タイミングコントローラ1から入力される1画素分の画像データを取り込み、保持する。

【0049】

従って、各液晶表示パネル5における4つのソースドライバ3は、最初に、それぞれ、第1行における第1列の画像データ、第 $m+1$ 列の画像データ、第 $2 \cdot m+1$ 列の画像データ、第 $3 \cdot m+1$ 列の画像データを同期して保持する（図5参照）。また、各液晶表示パネル5における4つのソースドライバ3は、続いて、第1行における第2列の画像データ、第 $m+2$ 列の画像データ、第 $2 \cdot m+2$ 列の画像データ、第 $3 \cdot m+2$ 列の画像データを同期して保持する。以降、同様に、各液晶表示パネル5における4つのソースドライバ3は、それぞれ同期して、1画素分の画像データずつ順次、保持していく。そして、次のSTHの立ち上がりエッジまでの期間内で、最後に、第1行における第 m 列の画像データ、第 $2 \cdot m$ 列の画像データ、第 $3 \cdot m$ 列の画像データ、第 $4 \cdot m$ 列の画像データを同期して保持する。

【0050】

タイミングコントローラ1は、各ソースドライバ3にSTHやCLKを入力する際、STHやCLKをそれぞれ同期させて入力する。従って、各ソースドライバ3において、STHの立ち上がりエッジや立ち下がりエッジのタイミングは共通であり、CLKの立ち上がりエッジや立ち下がりエッジのタイミングも共通である。同様に、タイミングコントローラ1は、各ソースドライバ3にLPを入力する際にも、LPを同期させて入力する。従って、各ソースドライバ3において、LPの立ち上がりエッジや立ち下がりエッジのタイミングも共通である。

【0051】

また、タイミングコントローラ1は、図3に示すように、周期的にCKVを変化させ、各液晶表示パネル5のゲートドライバ2にCKVを入力している。そして、タイミングコントローラ1は、各ソースドライバ3に第1行の画像データを取り込ませた後、各液晶表示パネル5のゲートドライバ2に対し、STVをハイレベルにして、STVがハイレベルである期間内でCKVをハイレベルにし、STVをローレベルにする。タイミングコントローラ1は、STVがハイレベルである期間内におけるCKVの立ち上がりエッジを、ブランキング期間内に含めるようにする。

【0052】

タイミングコントローラ1は、各ゲートドライバ2にSTVやCKVを入力する際、STVやCKVをそれぞれ同期させて入力する。従って、各ゲートドライバ2において、STVの立ち上がりエッジや立ち下がりエッジのタイミングは共通であり、CKVの立ち上がりエッジや立ち下がりエッジのタイミングも共通である。

10

20

30

40

50

【0053】

各ゲートドライバ2は、STVがハイレベルである期間内でCKVの立ち上がりエッジを検出することにより、第1行のゲートラインを選択する。すなわち、第1行のゲートラインの電位を選択時電位に設定し、他の行のゲートラインを非選択時電位に設定する。各ゲートドライバ3に入力されるSTVおよびCKVは、それぞれ同期しているので、各ゲートドライバ2は、同時に第1行のゲートラインを選択する。なお、タイミングコントローラが1つなので、各ゲートドライバ3に共通の信号を供給することもできる。共通の信号を供給することで各ゲートドライバ間の同期を取る必要もなくすることができる。

【0054】

続いて、タイミングコントローラ1は、ブランキング期間において、各ソースドライバ3に対して入力するLPをハイレベルにし、ローレベルに戻す。

10

【0055】

さらに、タイミングコントローラ1は、ブランキング期間において、各ソースドライバ3に対し、STHをハイレベルにし、STHがハイレベルである期間内でCLKをハイレベルにし、STHをローレベルにする。このSTHおよびCLKの制御は、フレーム開始時におけるSTHおよびCLKの制御と同様である。

【0056】

各ソースドライバ3は、ラッチパルスの立ち下がりエッジを検出すると、自身に接続されている各ソースラインの電位を、自身が保持している各画素の画像データに応じた電位に設定する。ここでは、各ソースドライバ3は、自身に接続されている各ソースラインの電位を、第1行の画像データに応じた電位に設定する。この結果、第1行の個々の画素電極は、それぞれ、第1行の画像データであって、個々の画素電極に対応する画素の画像データに応じた電位に設定される。そして、各液晶表示パネル5において、第1行の個々の画素電極とコモン電極30（図2参照）との間の液晶には、第1行の画像データに応じた電圧が印加され、各液晶表示パネル5は、それぞれ画像95a～95dの第1行の画像を表示する。

20

【0057】

タイミングコントローラ1は、STHをローレベルにした後、各ソースドライバ3に対して、第2行の画像データを入力する。各ソースドライバ3は、STHがハイレベルである期間内でCLKの立ち上がりエッジを検出すると、次のCLKの立ち上がりエッジから、CLKの立ち上がりエッジを検出する毎に、1画素分ずつ画像データを取り込み、保持する。ここでは、第2行の画像データを、1画素分ずつ取り込み、保持する。この各ソースドライバ3の動作は、第1行の画像データを取り込むときの動作と同様である。

30

【0058】

そして、タイミングコントローラ1は、各ソースドライバ3に第2行の画像データを取り込ませた後、各液晶表示パネル5のゲートドライバ2に対し、STVをハイレベルにして、STVがハイレベルである期間内でCKVをハイレベルにし、STVをローレベルにする。すると、各ゲートドライバ2は、第2行のゲートラインを選択する。なお、タイミングコントローラ1は、STVがハイレベルである期間内におけるCKVの立ち上がりエッジを、ブランキング期間内に含めるようにする。

40

【0059】

続いて、タイミングコントローラ1は、ブランキング期間において、各ソースドライバ3に対して入力するLPをハイレベルにし、ローレベルに戻す。各ソースドライバ3は、ラッチパルスの立ち下がりエッジを検出すると、自身に接続されている各ソースラインの電位を、自身が保持している各画素の画像データに応じた電位に設定する。

【0060】

この結果、各液晶表示パネル5は、それぞれ画像95a～95dの第2行の画像を表示する。

【0061】

さらに、タイミングコントローラ1は、ブランキング期間において、各ソースドライバ

50

3 に対し、S T Hをハイレベルにし、S T Hがハイレベルである期間内でC L Kをハイレベルにし、S T Hをローレベルにする。

【0062】

以降、同様の動作を繰り返すことで、各行の各画素電極は、その画素電極に対応する画像データに応じた電位に設定される。そして、最終行の選択期間が終了することで、各液晶表示パネル5は、画像95a～画像95dを表示する状態になる。

【0063】

そして、ユーザは、4つの液晶表示パネル5を見ることで、表示対象91の全体像を把握できる。

【0064】

本例では、複数の液晶表示パネル5で1つの表示対象91全体を表示する場合を説明したが、各液晶表示パネル5が、それぞれ個別の内容を表示してもよい。

【0065】

本発明によれば、複数の液晶表示パネル5に対して設けられた各ゲートドライバ2および各ソースドライバ3が1つのタイミングコントローラ1に接続され、1つのタイミングコントローラ1が各ゲートドライバ2および各ソースドライバ3を制御する。従って、1つのタイミングコントローラ1で各液晶表示パネル5の制御を行い、タイミングコントローラ1の数が少なく済むので、生産コストを抑えることができる。

【0066】

また、1つのタイミングコントローラ1が各ゲートドライバ2および各ソースドライバ3を制御するので、各液晶表示パネル5のゲートドライバ2同士や、ソースドライバ3同士の間で、動作の同期をとることができる。すなわち、液晶表示パネル5、ゲートドライバ2およびソースドライバ3群の組合せ毎に動作の同期をとることができる。

【0067】

また、タイミングコントローラ1と各ソースドライバ3との接続方式をポイントツーポイント方式とすることで、1つのソースドライバ3とタイミングコントローラ1との接続に用いる信号線の本数は2本で足りる。従って、信号線の本数を少なくすることができる。

【0068】

なお、図1では、グラフィックコントローラ11とタイミングコントローラ1とが別々に設けられる場合を示したが、グラフィックコントローラ11とタイミングコントローラ1とが1つのIC(Integrated Circuit)で実現されていてもよい。例えば、グラフィックコントローラ11となるICの内部に、タイミングコントローラ1が組み込まれていてもよい。

【0069】

また、各液晶表示パネル5は、横方向に並べて配置されるが、このとき、隣接する液晶表示パネル5の表示面同士のなす角が180°になるように配置してもよい。あるいは、隣接する液晶表示パネル5の表示面同士のなす角が180°未満になるように配置してもよい。図6は、隣接する液晶表示パネル5の表示面同士のなす角が180°未満になるように配置した場合における複数の液晶パネル5の上面図である。図6においてθは、隣接する液晶表示パネル5の表示面5a同士のなす角を表している。図6に示すように、隣接する液晶表示パネル5の表示面5a同士のなす角θが180°未満になるように、各液晶表示パネル5を配置することによって、各液晶表示パネル5全体によって実現される画面を曲面とみなすことができる。

【0070】

以下、本発明の実施形態の変形例として、隣接する液晶表示パネル5の表示面同士のなす角が180°未満になるように各液晶表示パネル5を配置する場合における好ましい構成例について説明する。図7は、そのような好ましい構成例を示すブロック図である。図1に示す構成要素と同様の構成要素については、図1と同一の符号を付し、説明を省略する。

10

20

30

40

50

【0071】

図7に示す各液晶表示パネル5は、図6に示すように、隣接する液晶表示パネル5の表示面5a同士のなす角 θ が 180° 未満になるように配置される。また、1つの液晶表示パネル5を複数のソースドライバ3で駆動する必要があるほど、1つの液晶表示パネル5の幅が広がっていると、平面の部分が広くなり、各液晶表示パネル5を組み合わせた画面全体を曲面とみなしにくくなる。そのため、本変形例では、液晶表示パネル5は、1つのソースドライバ3で駆動可能な幅であることが好ましい。図7では、1つの液晶表示パネル5に対し、1つのソースドライバ3を設ける場合を例示している。

【0072】

1つの液晶表示パネル5に対応する1つのソースドライバ3は、その液晶表示パネル5の各ソースラインに接続される。従って、図7に示すソースドライバ3は、STH（図3参照）の立ち下がりエッジから立ち上がりエッジの間に1行分の各画素の画像データをそれぞれ読み込み、その後の選択期間において、各ソースラインの電位を、その画像データに応じた電位に設定する。このように、図7に示すソースドライバ3は、液晶表示パネル5の各ソースラインに接続され、各ソースラインの電位を設定する点で、図1に示す構成におけるソースドライバ3と異なるが、他の点に関しては、図1に示す構成におけるソースドライバ3と同様である。

【0073】

また、ゲートドライバ2の動作や、各ゲートドライバ2および各ソースドライバ3を制御するタイミングコントローラ1の動作も、図1に示す構成におけるゲートドライバ2やタイミングコントローラ1の動作と同様である。グラフィックコントローラ11の動作も、図1に示す構成におけるグラフィックコントローラ11の動作と同様である。

【0074】

なお、タイミングコントローラ1と各ソースドライバ3との接続方式は、ポイントツーポイント方式であってもよい。

【0075】

また、ゲートドライバ2に接続させる信号線の本数を少なくして、液晶表示パネル5とゲートドライバ2とソースドライバ3を含むモジュールの幅を狭くする観点から、ゲートドライバ2をパネル内蔵型ゲートドライバとしてもよい。図8は、パネル内蔵型ゲートドライバを用いた場合の構成例を示す。図7に示す構成要素と同様の構成要素については、図7と同一の符号を付し、説明を省略する。

【0076】

図8に示す構成では、個々の液晶表示パネル5に対応するゲートドライバとして、図7に示すゲートドライバ2の代わりに、液晶表示パネル5の内部に設けられる内蔵型ゲートドライバ2aを備える点が、図7に示す構成と異なる。

【0077】

内蔵型ゲートドライバ2aの動作は、ゲートドライバ2の動作と同様であり、タイミングコントローラ1の制御に従って、液晶表示パネル5のゲートラインを線順次選択する。図9は、内蔵型ゲートドライバ2aの構成例を示す模式図である。内蔵型ゲートドライバ2aは、シフトレジスタ41と、出力スイッチ（バッファ）42とを備える。

【0078】

シフトレジスタ41は、選択指示信号を出力する信号出力部SR1～SR480を備える。なお、本例では、ゲートラインの本数が480本である場合を例にする。本例の場合、シフトレジスタ41には、STVおよびCKV（図3参照）が入力される。シフトレジスタ41は、STVがハイレベルである期間中にCKVの立ち上がりエッジを検出すると、信号出力部SR1から選択指示信号を出力する。その後、シフトレジスタ41は、CKVの立ち上がりエッジを検出する毎に、信号出力部を切り替えながら、順次、選択指示信号を出力する。すなわち、STVがハイレベルである期間中にCKVの立ち上がりエッジを検出すると、信号出力部SR1から選択指示信号を出力し、以後、CKVの立ち上がりエッジを検出する毎に、信号出力部SR2，SR3，・・・，SR480の順に選択指示

10

20

30

40

50

信号を出力する。

【0079】

出力スイッチ42は、信号出力部SR1～SR480と一対一に対応する電位出力部O1～O480を含む。また、電位出力部O1～O480は、液晶表示パネル5（図9において図示略）の480本のゲートラインに一対一に接続される。また、出力スイッチ42には、外部の電源（図示略）から選択時電位VGHと、非選択時電位VGLが入力される。電位出力部O1～O480は、それぞれ対応する信号出力部から選択指示信号が入力されると、対応するゲートラインの電位を選択時電位VGHに設定する。また、選択指示信号が入力されていないときには、対応するゲートラインの電位を非選択時電位VGLに設定する。

10

【0080】

上記のような構成により、内蔵型ゲートドライバ2aは、各ゲートラインを線順次選択することができる。また、図9に示す構成では、内蔵型ゲートドライバ2aに信号や電位を入力するための配線数が少なく済むので、内蔵型ゲートドライバ2aを含む液晶表示パネル5（図8参照）とソースドライバ3とを有するモジュールの幅を狭くすることができる。

【0081】

図7および図8に示す構成では、隣接する液晶表示パネル5の表示面同士のなす角 θ が 180° 未満になるように、各液晶表示パネル5を配置している（図6参照）。従って、各液晶表示パネル5全体によって実現される画面を、ユーザに曲面のように観察させることができる。

20

【0082】

また、 θ （図6参照）の角度を調節することによって、曲面とみなす面の曲率半径を自由に設定することができる。

【0083】

特に、液晶表示パネル5が、1つのソースドライバを用いて駆動される液晶表示パネルである場合、液晶表示パネル5の横幅を狭くすることができるので、各液晶表示パネル5全体の画面を、より曲面らしく見せることができる。

【0084】

また、ゲートドライバとして、シフトレジスタ41と出力スイッチ42を含む内蔵型ゲートドライバ2aを用いた場合、内蔵型ゲートドライバ2aに対する配線数を少なくすることができ、液晶表示パネル5の横幅を狭くすることができる。従って、各液晶表示パネル5全体の画面を、より曲面らしく見せることができる。また、曲面の自由度を向上させることができる。

30

【0085】

なお、図10に示す液晶表示装置において、液晶表示パネル65のガラス基板を薄く成形し、そのガラス基板を機械的に曲げて液晶表示パネル65の画面を曲面にすることもできる。あるいは、図10に示す液晶表示パネル65を製造する際に、フィルム上にTFEを配置するようにして、液晶表示パネル65を曲げられるようにすることもできる。しかし、このように、機械的に液晶表示パネルを曲げて曲面を実現しようとする場合、セルギャップを均一に制御することが難しい。また、曲げられるようにするためにガラス基板を薄く成形すると、偏光板がガラス基板よりも厚くなり、温度変化に対する偏光板とガラス基板との収縮率の差により一定の曲率を確保できない。また、COG対応の液晶表示パネルでは、機械的な曲げに制約が生じる。

40

【0086】

上記のように、液晶表示パネル自体を機械的に曲げて曲面を実現しようとする、種々の問題が生じる。これに対し、図7や図8に例示する本発明の実施形態の一例では、隣接する液晶表示パネル5の表示面5a同士のなす角 θ が 180° 未満になるように各液晶表示パネル5を配置することで（図6参照）、ユーザに擬似的な曲面を観察させる。従って、液晶表示パネルを機械的に曲げる場合のような問題は生じない。その結果、信頼性が高

50

く、歩留まりやコストの点で優れる液晶表示装置を実現することができる。

【0087】

また、以上の説明では、TFTを用いた液晶表示パネル5を例にして説明したが、並べて配置される各液晶表示パネル5は、横電界駆動方式の液晶表示装置であってもよい。さらに、各液晶表示パネル5は、横方向に配列されるだけでなく、縦方向に配列されていてもよい。

【産業上の利用可能性】

【0088】

本発明による液晶表示装置は、例えば、横方向の幅を広くした画面をユーザに視認させる場合に利用可能である。例えば、車両のフロントガラスの下部、または下部付近において、フロントガラスと同程度の幅の画面を実現して、ユーザに画像を視認させる場合等に利用可能である。

【符号の説明】


【0089】

- 1 タイミングコントローラ
- 2 ゲートドライバ
- 2a 内蔵型ゲートドライバ
- 3 ソースドライバ
- 5 液晶表示パネル
- 11 グラフィックコントローラ


10

20


【図1】




【図2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】



【図 10】



【図 1 1】



专利名称(译)	液晶表示装置		
公开(公告)号	JP2012237868A	公开(公告)日	2012-12-06
申请号	JP2011106639	申请日	2011-05-11
[标]申请(专利权)人(译)	京瓷显示器株式会社		
申请(专利权)人(译)	京瓷显示器有限公司		
[标]发明人	権藤 賢二		
发明人	権藤 賢二		
IPC分类号	G09G3/36 G09G3/20		
CPC分类号	G02F1/13306 G06F3/1431 G06F3/1446 G09G3/3611 G09G2300/026 G09G2300/0408 G09G2310/08 G09G2360/04 G09G2370/14 G09G2380/10		
FI分类号	G09G3/36 G09G3/20.612.J G09G3/20.622.E G09G3/20.622.B G09G3/20.612.L		
F-TERM分类号	5C006/BB16 5C006/BC03 5C006/BC06 5C006/BC11 5C006/FA51 5C080/AA10 5C080/BB05 5C080/CC07 5C080/DD27 5C080/FF07 5C080/FF11 5C080/JJ02 5C080/JJ04 5C080/JJ06		
代理人(译)	岩冬树 盐川正人		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种液晶显示装置，其具有沿一个方向排列和设置的多个液晶显示面板，这可以降低生产成本，并且可以在液晶显示面板，门的每个组合中同步驱动器和源极驱动器。分解：每个液晶显示面板5沿横向排列和设置包括逐行串行选择每条栅极线的栅极驱动器2和设置每个源极电压的源极驱动器3线。提供定时控制器1，其控制与多个液晶显示面板5对应的每个栅极驱动器2和每个源极驱动器3。

