

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2018-197859

(P2018-197859A)

(43) 公開日 平成30年12月13日(2018.12.13)

(51) Int.Cl.	F 1	テーマコード (参考)
G02F 1/1368 (2006.01)	GO2F 1/1368	2H092
G02F 1/1343 (2006.01)	GO2F 1/1343	2H192
G09F 9/30 (2006.01)	GO9F 9/30	5C094
H01L 29/786 (2006.01)	H01L 29/78	5F110
	H01L 29/78	617M
	審査請求 有 請求項の数 5 O L (全 24 頁)	最終頁に続く

(21) 出願番号	特願2018-107759 (P2018-107759)	(71) 出願人	000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地
(22) 出願日	平成30年6月5日 (2018.6.5)	(72) 発明者	柴田 寛 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内
(62) 分割の表示	特願2017-240891 (P2017-240891) の分割	(72) 発明者	磯部 敦生 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内
原出願日	平成12年8月24日 (2000.8.24)		
(31) 優先権主張番号	特願平11-246798		
(32) 優先日	平成11年8月31日 (1999.8.31)		
(33) 優先権主張国	日本国 (JP)		
		F ターム (参考)	2H092 GA13 GA29 GA30 GA59 GA60 JA25 JA29 JA46 JB05 JB54 JB56 JB66 JB69 KA04 MA27 MA29 NA07
			最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57) 【要約】 (修正有)

【課題】高開口率な半導体装置を提供する。

【解決手段】絶縁表面上に第1配線102と、第1配線102上に第1絶縁膜103と、第1絶縁膜103上に半導体膜104と、半導体膜104上に第2絶縁膜105と、第2絶縁膜105上に第2配線107と、第1配線102と接続するゲート電極106と、第2配線107及びゲート電極106上に第3絶縁膜108と、第3絶縁膜108上に半導体膜104と接続する第3の配線109とを有する半導体装置。

【選択図】図4



【特許請求の範囲】**【請求項 1】**

走査線として機能する、導電層を有し、
前記導電層上に、第1の絶縁膜を有し、
前記第1の絶縁膜上に、結晶質半導体膜を有し、
前記結晶質半導体膜上に、第2の絶縁膜を有し、
前記第2の絶縁膜上に、ゲート電極を有し、
前記ゲート電極上に、第3の絶縁膜を有し、
前記第2の絶縁膜の第1のコンタクトホール及び前記第3の絶縁膜の第2のコンタクトホールを介して、前記結晶質半導体膜のソース領域と電気的に接続された、信号線を有し
、
前記第2の絶縁膜の第3のコンタクトホール及び前記第3の絶縁膜の第4のコンタクトホールを介して、前記結晶質半導体膜のドレイン領域と電気的に接続された、電極を有し
、
前記電極上に、第4の絶縁膜を有し、
前記第4の絶縁膜の第5のコンタクトホールを介して、前記電極と電気的に接続された
、画素電極を有し、
前記電極は、前記ゲート電極と重なる第1の領域を有し、
前記第1の領域は、前記結晶質半導体膜と重なる
ことを特徴とする液晶表示装置。

10

20

30

40

50

【請求項 2】

走査線として機能する、導電層を有し、
前記導電層上に、第1の絶縁膜を有し、
前記第1の絶縁膜上に、結晶質シリコン膜を有し、
前記結晶質シリコン膜上に、第2の絶縁膜を有し、
前記第2の絶縁膜上に、ゲート電極を有し、
前記ゲート電極上に、第3の絶縁膜を有し、
前記第2の絶縁膜の第1のコンタクトホール及び前記第3の絶縁膜の第2のコンタクトホールを介して、前記結晶質シリコン膜のソース領域と電気的に接続された、信号線を有し、
前記第2の絶縁膜の第3のコンタクトホール及び前記第3の絶縁膜の第4のコンタクトホールを介して、前記結晶質シリコン膜のドレイン領域と電気的に接続された、電極を有し、
前記電極上に、第4の絶縁膜を有し、
前記第4の絶縁膜の第5のコンタクトホールを介して、前記電極と電気的に接続された
、画素電極を有し、
前記電極は、前記ゲート電極と重なる第1の領域を有し、
前記第1の領域は、前記結晶質シリコン膜と重なる
ことを特徴とする液晶表示装置。

【請求項 3】

走査線として機能する、導電層を有し、
前記導電層上に、第1の絶縁膜を有し、
前記第1の絶縁膜上に、結晶質半導体膜を有し、
前記結晶質半導体膜上に、第2の絶縁膜を有し、
前記第2の絶縁膜上に、ゲート電極を有し、
前記ゲート電極は、前記第1の絶縁膜の第1のコンタクトホール及び前記第2の絶縁膜の第2のコンタクトホールを介して、前記導電層と電気的に接続され、
前記ゲート電極上に、第3の絶縁膜を有し、
前記第2の絶縁膜の第3のコンタクトホール及び前記第3の絶縁膜の第4のコンタクトホールを介して、前記結晶質半導体膜のソース領域と電気的に接続された、信号線を有し

、 前記第2の絶縁膜の第5のコンタクトホール及び前記第3の絶縁膜の第6のコンタクトホールを介して、前記結晶質半導体膜のドレイン領域と電気的に接続された、電極を有し、

、 前記電極上に、第4の絶縁膜を有し、

、 前記第4の絶縁膜の第7のコンタクトホールを介して、前記電極と電気的に接続された、画素電極を有し、

、 前記電極は、前記ゲート電極と重なる第1の領域を有し、

、 前記第1の領域は、前記結晶質半導体膜と重なる

ことを特徴とする液晶表示装置。

10

【請求項4】

走査線として機能する、導電層を有し、

、 前記導電層上に、第1の絶縁膜を有し、

、 前記第1の絶縁膜上に、結晶質シリコン膜を有し、

、 前記結晶質シリコン膜上に、第2の絶縁膜を有し、

、 前記第2の絶縁膜上に、ゲート電極を有し、

、 前記ゲート電極は、前記第1の絶縁膜の第1のコンタクトホール及び前記第2の絶縁膜の第2のコンタクトホールを介して、前記導電層と電気的に接続され、

、 前記ゲート電極上に、第3の絶縁膜を有し、

、 前記第2の絶縁膜の第3のコンタクトホール及び前記第3の絶縁膜の第4のコンタクトホールを介して、前記結晶質シリコン膜のソース領域と電気的に接続された、信号線を有し、

、 前記第2の絶縁膜の第5のコンタクトホール及び前記第3の絶縁膜の第6のコンタクトホールを介して、前記結晶質シリコン膜のドレイン領域と電気的に接続された、電極を有し、

、 前記電極上に、第4の絶縁膜を有し、

、 前記第4の絶縁膜の第7のコンタクトホールを介して、前記電極と電気的に接続された、画素電極を有し、

、 前記電極は、前記ゲート電極と重なる第1の領域を有し、

、 前記第1の領域は、前記結晶質シリコン膜と重なる

20

ことを特徴とする液晶表示装置。

【請求項5】

請求項1乃至請求項4のいずれか一において、

、 前記導電層は、WSi_xを有することを特徴とする液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本願発明は薄膜トランジスタ（以下、TFTという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。

40

【0002】

なお、本明細書中において半導体装置とは、半導体特性を利用して機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

【背景技術】

【0003】

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数～数百nm程度）を用いて薄膜トランジスタ（TFT）を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に液晶表示装置のスイッチング素子として開発が急がれている。

【0004】

50

液晶表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてTFTを用いたアクティブマトリクス型液晶表示装置が注目を集めている。

【0005】

このアクティブマトリクス型液晶表示装置において、良好な品質の表示を行わせるには、TFTに接続された各画素電極に映像信号の電位を次回の書き込み時まで保持できるようにする必要がある。一般的には、画素内に保持容量(CS)を備えることで映像信号の電位を保持している。

【0006】

上記保持容量(CS)の構造やその形成法として様々な提案がなされているが、製造工程の簡素化、また信頼性の観点から、画素を構成する絶縁膜のうち、最も質の高い絶縁膜であるTFTのゲート絶縁膜を保持容量(CS)の誘電体として利用することが望ましい。従来では、図18に示したように走査線と同じ配線層を用いて上部電極となる容量配線を設け、上部電極(容量配線)/誘電体層(ゲート絶縁膜)/下部電極(半導体膜)により保持容量(CS)を構成することが行われていた。

10

【0007】

また、表示性能の面から画素には大きな保持容量を持たせるとともに、高開口率化が求められている。各画素が高い開口率を持つことによりバックライトの光利用効率が向上し、所定の表示輝度を得るためのバックライト容量が抑制できる結果、表示装置の省電力化および小型化が達成できる。また、各画素が大きな保持容量を備えることにより、各画素の表示データ保持特性が向上して表示品質が向上する。

20

【0008】

こうした要求は、液晶表示装置の高精細化(画素数の増大)及び小型化に伴う各表示画素ピッチの微細化を進める上で大きな課題となっている。

【0009】

加えて、上述した従来の画素構成では高開口率と大きな保持容量の両立が難しいという問題がある。

【発明の概要】

【発明が解決しようとする課題】

【0010】

30

従来の画素構成を表1のデザインルールに従い19.2μmの画素サイズで実施した従来例を図18に示す。

【表1】

Si層:min. Size=0.8μm, min. Spacing=1.5μm
ゲート電極:min. Size=1.0μm, min. Spacing=1.5μm

走査線:min. Size=1.5μm, min. Spacing=1.5μm

信号線とSi層とのコンタクトホール:min. Size=1μm□

コンタクトホールとSi層とのmargin=1.0μm

コンタクトホールと走査線(ゲート電極)との間隔min. Spacing=1.3μm

40

信号線:min. Size=1.5μm, min. Spacing=1.5μm

コンタクトホールと信号線とのmargin=1.3μm

画素サイズ:19.2μm□

画素TFT:L=1.5μm, W=0.8μm、シングルゲート

走査線:配線幅min. Size=1.0μm

走査線:Si層乗り越え部における配線幅min. Size=1.5μm

容量配線:min. Size=2.0μm

【0011】

50

走査線と容量配線の2本を各々連続的に形成する関係上、配線を2本（走査線と容量配線）平行に配置していることが従来の特徴である。図18において、10は半導体膜、11は走査線、12は信号線、13は電極、14は容量配線である。なお、図18は、画素の上面図を簡略化したものであり、電極13に接続する画素電極及び電極13に達するコンタクトホールは図示していない。

【0012】

こうした上部電極（容量配線）／誘電体層（ゲート絶縁膜）／下部電極（半導体膜）による保持容量構成とした場合、画素の回路構成に必要な回路要素（画素TFT，保持容量，コンタクトホール等）は全てゲート絶縁膜関連のものとなり、回路要素を構成するこれらの素子は各画素中にはほぼ平面的に配置される。

10

【0013】

このことから、規定の画素サイズの中で各画素の高開口率と大きな保持容量とを両方得るためにには、画素の回路構成に必要な回路要素を効率よくレイアウトすることが不可欠である。このことは、回路要素が全てゲート絶縁膜関連のものであることからゲート絶縁膜の利用効率を向上することが不可欠と言い換えることができる。

【0014】

こうした観点から図18の例において画素の回路構成における平面レイアウト効率を表したもののが図19である。図19中、21は単体画素領域、22は画素開口領域、23は保持容量領域、24はA領域、25はTFTの一部及びコンタクト領域を示している。

20

【0015】

図19では画素開口領域22の面積 $216.7\mu m^2$ （開口率58.8%）に対し、保持容量領域23の面積 $64.2\mu m^2$ 、TFTの一部及びコンタクト領域25の面積 $42.2\mu m^2$ 、A領域24の面積 $34.1\mu m^2$ で構成されている。

【0016】

このA領域24は、TFTのゲート電極として働いている領域を相互に接続する配線部及び走査線と容量配線とを平行に配置していることに起因する走査線及び容量配線の分離領域であり、A領域のゲート絶縁膜は本来の機能を与えられておらず、レイアウト効率を低下させる原因となっている。

【0017】

さらに、上記構造の場合、容量配線抵抗に対する要求が厳しくなる問題がある。

30

【0018】

通常の液晶表示装置駆動では、各走査線に接続されている複数の各画素に走査線方向で連続的に（点順次駆動の場合）、または同時に（線順次駆動の場合）映像信号の電位の書き込みが行われる。

【0019】

この際、上記の画素構成では容量配線が走査線に平行に配置されている関係上、各走査線に接続されている複数の画素が共通の容量配線に接続されているため、該当する容量配線には画素書き込み電流に対応する対向電流が複数画素分、連続的にまたは同時に流れることになり、容量配線の電位変動による表示品質の低下を避けるためには容量配線抵抗を十分に下げておく必要がある。

40

【0020】

しかし、容量配線抵抗の低抵抗化のために線幅を広げることは保持容量の占める面積を拡大する一方、画素の開口率を損なってしまっていた。

【0021】

本発明は上述の問題に設計側から解決策を与えるものであり、高い開口率を得ながら十分な保持容量（Cs）を確保し、また同時に容量配線の負荷（画素書き込み電流）を時間的に分散させて実効的に低減する事により、高い表示品質をもつ液晶表示装置を提供するものである。

【課題を解決するための手段】

【0022】

50

本明細書で開示する発明の構成は、

絶縁表面上に第1配線と、
前記第1配線上に第1絶縁膜と、
前記第1絶縁膜上に半導体膜と、
前記半導体膜上に第2絶縁膜と、
前記第2絶縁膜上に第2配線と、前記第1配線と接続するゲート電極と、
前記第2配線及び前記ゲート電極上に第3絶縁膜と、
前記第3絶縁膜上に前記半導体膜と接続する第3の配線とを有することを特徴とする半導体装置である。

【0023】

また、上記構成において、前記第2絶縁膜を介して前記半導体膜と前記第2配線とが重なることを特徴としている。

【0024】

また、上記各構成において、前記第2絶縁膜を介して前記第2配線と前記半導体膜とが重なる領域には、前記第2絶縁膜を誘電体とする保持容量が形成されることを特徴としている。

【0025】

また、上記各構成において、前記半導体膜のうち、前記第2絶縁膜を介して前記第2配線と重なる領域には、半導体に導電型（p型またはn型）を付与する不純物元素が添加されていることを特徴としている。

【0026】

また、上記各構成において、前記第3絶縁膜上に前記半導体膜と接する電極と、該電極と接続する画素電極とを有することを特徴としている。

【0027】

また、上記各構成において、前記第1配線は、前記第2配線とは直交する方向に配置されていることを特徴としている。

【0028】

また、上記各構成において、前記第1配線は、前記第3配線と直交する方向に配置されていることを特徴としている。即ち、画素部において、前記第2配線と前記第3配線は平行な方向（Y方向）に配置され、これらの配線に直交する方向（X方向）に第1配線が配置されている。

【0029】

また、上記各構成において、前記ゲート電極は、前記第1配線と異なる層に形成されていることを特徴としている。

【0030】

また、上記各構成において、前記ゲート電極は、島状にパターニングされていることを特徴としている。

【0031】

また、上記各構成において、前記第1配線は、走査線である。この走査線は、前記第1絶縁膜を介して前記半導体膜の一部と重なっており、半導体膜への光を遮る遮光膜の役目を果たす。

【0032】

また、上記各構成において、前記第2配線は、容量配線である。

【0033】

また、上記各構成において、前記第3配線は、信号線である。

【0034】

また、上記各構成において、前記第2絶縁膜は、ゲート絶縁膜である。

【0035】

また、上記各構成において、前記ゲート電極は、導電型を付与する不純物元素がドープされたpolyl-Si、W、WSix、Al、Ta、Cr、またはMoから選ばれた元素

10

20

30

40

50

を主成分とする膜またはそれらの積層膜からなることを特徴としている。

【0036】

また、他の発明の構成は、

信号線駆動回路に接続され互いに平行に所定の間隔を隔てて配置される複数の信号線と

走査線駆動回路に接続され互いに平行に所定の間隔を隔てて配置される複数の走査線と

前記信号線と平行に配置される容量配線とを有することを特徴とする半導体装置。

【0037】

また、上記構成において、前記走査線は、前記信号線と直交することを特徴としている。

【0038】

また、上記構成において、前記信号線と直交する走査線に接続されたゲート電極を有する薄膜トランジスタと、前記トランジスタと接続された画素電極とを有することを特徴としている。

【0039】

また、上記各構成において、前記ゲート電極は、前記走査線と異なる層に形成されていることを特徴としている。

【0040】

また、上記各構成において、前記ゲート電極は、島状にパターニングされていることを特徴としている。

【0041】

また、上記構造を実現するための発明の構成は、
絶縁表面を有する基板上に第1配線を形成する第1工程と、
前記第1配線上に第1絶縁膜を形成する第2工程と、
前記第1配線上に半導体膜を形成する第3工程と、
前記半導体膜上に第2絶縁膜を形成する第4工程と、
前記第1絶縁膜及び第2絶縁膜に選択的なエッティングを施して、前記第1配線に達する
第1コンタクトホールを形成する第5工程と、

前記第1コンタクトホールを通じて前記第1配線と接続し、且つ、前記第2絶縁膜上に
前記半導体膜の一部と重なるゲート電極を形成する第6工程と、

前記ゲート電極上に第3絶縁膜を形成する第7工程と、

前記第2絶縁膜及び第3絶縁膜に選択的なエッティングを施して、前記半導体膜に達する
第2コンタクトホールを形成する第8工程と、

前記第2コンタクトホールを通じて前記半導体膜と接続した第3配線を前記第3絶縁膜
上に形成する第9工程と、を有することを特徴とする半導体装置の作製方法である。

【0042】

また、上記構成において、前記ゲート電極と同じ工程により前記半導体膜の一部と重なる
第2配線を前記第2絶縁膜上に形成することを特徴としている。

【0043】

また、上記構成において、前記半導体膜上に第2絶縁膜を形成する工程の後、前記第2
配線と重なる前記第2絶縁膜を部分的に薄くする工程を有することを特徴としている。

【0044】

また、上記構成において、前記第2絶縁膜はゲート絶縁膜、前記第1配線は走査線、前記
第2配線は容量配線、前記第3配線は信号線である。

【発明の効果】

【0045】

本発明により、従来では走査線内の配線領域及び走査線・容量配線分離領域として使われていた領域(図19中のA領域に相当する)を保持容量として使うことができること、また各走査線に接続されている複数の画素が各々独立した容量配線を持つ構成になることによ

10

20

30

40

50

り各画素は隣接する画素と連続的、又は同時に信号書き込みが行われる場合にも隣接画素の書き込み電流の影響を受けず、さらに各容量配線は電流負荷が時間的に分散される事から実効負荷が低減、容量配線抵抗への要求が緩和される。

【0046】

従って、本発明を用いた液晶表示装置によれば、高い開口率と各画素内に十分な表示信号電位を保持する保持容量を併せ持つ液晶表示素子が得られ、装置の小型化、省電力化を達成しながら良好な表示画像を得る事ができる。

【図面の簡単な説明】

【0047】

【図1】画素上面図を示す図。

10

【図2】TFT基板の回路図を示す図。

【図3】断面構造図を示す図。

【図4】アクティブマトリクス型液晶表示装置の断面構造図を示す図。

【図5】AM-LCDの外観を示す図。

【図6】電子機器の一例を示す図。

【図7】電子機器の一例を示す図。

【図8】画素部の作製工程断面図および上面図。

【図9】画素部の作製工程断面図および上面図。

【図10】画素部の作製工程断面図および上面図。

20

【図11】画素部の作製工程断面図および上面図。

【図12】画素部の作製工程断面図および上面図。

【図13】TFT特性を示す図。

【図14】画素上面図を示す図。

【図15】断面構造図を示す図。

【図16】断面構造図を示す図。

【図17】画素上面図を示す図。

【図18】従来の画素上面図。

【図19】従来の画素開口領域を示す図。

【発明を実施するための形態】

【0048】

30

本願発明の実施形態について、以下に説明する。

【0049】

本発明は、開口率を向上させるとともに保持容量の増大を図るため、ゲート電極と異なる層に走査線を形成することを特徴としている。本発明の画素構成の一例を図1に示した。

【0050】

図1において、ゲート電極106は、島状にパターニングされており、絶縁膜に形成されたコンタクトホール100cを通じて走査線102と接続している。また、半導体膜104は、コンタクトホール100aを通じて信号線109と接続している。また、半導体膜104は、コンタクトホール100bを通じて電極110と接続している。また、信号線109または電極110と接する半導体膜の領域をソース領域あるいはドレイン領域と呼んでいる。また、ソース領域とドレイン領域との間にはチャネル形成領域が形成されており、チャネル形成領域上にはゲート絶縁膜を介してゲート電極106が存在している。なお、簡略化のため、ソース領域、ドレイン領域、及びチャネル形成領域は図示していない。

【0051】

また、本発明において、図1に示したようにゲート電極106の下層に走査線102を形成した場合、半導体膜104の下層に走査線102が設けられるので遮光膜として機能させることも可能である。また、保持容量は、下部電極を半導体膜とし、半導体膜を覆う絶縁膜を誘電体とし、上部電極を容量配線107として形成する。なお、半導体膜を覆う

40

50

絶縁膜を部分的に薄膜化することで保持容量の増大を図ってもよい。

【0052】

また、本構成によれば、各画素のTFTは、チャネル形成領域の上方及び下方に絶縁膜を介してゲート電極を備えたデュアルゲート構造とすることができる、第1絶縁膜を適切な膜厚に設定することにより、走査線と他の配線とで形成される寄生容量を抑制しながらTFTの特性を向上することができる。

【0053】

また、本発明は従来（容量配線が走査線と平行）と異なり、容量配線が信号線と平行になるよう配置されていることを特徴としている。従って、駆動方式から各走査線に対応する画素には連続的に映像信号の書き込みが行われるが、この際該当する各画素はそれぞれ独立した容量配線で形成された保持容量と接続されているため隣接画素の書き込み電流による容量配線電位の変動を回避でき、良好な表示画像を得る事ができる。10

【0054】

また、従来は各走査線書き込み期間中の信号線電位（書き込み電位）の低下を防ぐために各信号線にはサンプルホールド容量が設けられていたが、本発明においては容量配線が信号線と平行で、且つ重なるよう配置されているため、信号線の寄生容量が増大して信号線電位の保持特性が向上することから周辺回路部にサンプルホールド容量を設ける必要がなくなり、従来と比べ周辺回路を小型化することができる。

【0055】

また、同じ理由により容量配線抵抗への要求性能が緩和されるため容量配線の配置やサイズ、膜厚の設計自由度が増し、また容量配線材料の選択の幅が広がることにより設計上の難度及び製造上の難度が下がり、より高い製造歩留まりを得ることにも繋がる。20

【0056】

以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。

【実施例1】

【0057】

以下、本発明の実施例を投写型の点順次駆動の液晶表示装置を一例にとり説明する。

【0058】

TFTをスイッチング素子として用いるアクティブマトリクス型液晶表示装置は、画素電極がマトリクス状に配置された基板（TFT基板）と、対向電極が形成された対向基板とを液晶層を介して対向配置した構造となっている。両基板間はスペーサ等を介して所定の間隔に制御され、画素部の外周部にシール材を用いることで液晶層を封入している。30

【0059】

図4は、本実施例の液晶表示装置の概略を示す断面構造図である。図4において、101は基板（TFT基板）、102は走査線、103は第1絶縁膜、104は半導体膜、105はゲート絶縁膜（第2絶縁膜）、106はゲート電極、107は容量配線、108は第3絶縁膜、109及び111は信号線、または信号線から分岐された電極、110は第3絶縁膜に形成されたコンタクトホール（図示しない）を通じて半導体膜に接続され、TFTと画素電極とを接続するための電極である。40

【0060】

なお、本明細書中において「電極」とは、「配線」の一部であり、他の配線との電気的接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、「配線」と「電極」とを使い分けるが、「電極」という文言に「配線」は常に含められているものとする。

【0061】

なお、本明細書中では、TFTを、101～110で示した部分と定義している。また、109及び110においては、配線から分岐された電極であっても、配線であってよい。

【0062】

10

20

30

40

50

また、112はTFTを覆う第4絶縁膜、113はTFTの光劣化を防ぐ遮光膜、114は第5絶縁膜、115は、コンタクトホール100dを通じて電極110と接続された画素電極、116は液晶層117を配向させる配向膜である。

【0063】

また、図4においては、対向基板120に、対向電極119と、配向膜118とを設けたが、必要に応じて遮光膜やカラーフィルタを設けてもよい。

【0064】

この基板(TFT基板)101は、図2に示されるように画素部201と、その周辺に形成される走査線駆動回路202、信号線駆動回路203を備えている。

【0065】

走査線駆動回路202は、走査信号を順次転送するシフトレジスタによって主に構成されている。また、信号線駆動回路203は、シフトレジスタとシフトレジスタ出力に基づいて入力される映像信号をサンプリングした後、保持し信号線を駆動するサンプルホールド回路により主に構成されている。

【0066】

画素部201には走査線駆動回路202に接続され互いに平行に所定の間隔で配置された複数の走査線(ゲート配線)207と、信号線駆動回路203に接続され互いに平行に所定の間隔で配置された複数の信号線208とが交差して配置されており、その交差するそれぞれの位置にTFT(図示しない)を配置するとともに、走査線と信号線とで区画される各領域に画素電極(図示しない)が配置されている。この構成から各画素電極はマトリクス状の配置となる。また、GND(接地)または固定電位206に接続された複数の容量配線209が、信号線208と平行に設けられている。なお、図2においては、簡略化のため信号線、走査線、及び容量配線を数本しか図示していない。

【0067】

以下、図4に示した半導体装置の作製工程を簡略に示す。なお、説明には図3及び図1も用いる。

【0068】

まず、基板101にはガラス基板の他に、石英基板、プラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも10~20程度低い温度であらかじめ熱処理しておいても良い。また、基板101のTFTを形成する表面に、基板101からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成するとよい。

【0069】

次に、基板上に導電膜を形成し、パターニングを施すことにより走査線102を形成する。走査線102としては、導電型を付与する不純物元素がドープされたpolysiやWSix(X=2.0~2.8)、Al、Ta、W、Cr、Mo等の導電性材料及びその積層構造を用いることができる。本実施例では、WSix(膜厚:100nm)/polysi(膜厚:50nm)の積層構造の高い遮光性を持つ導電性材料により所定の間隔で走査線102を形成した。

【0070】

次に、走査線102を覆って500nm程度の膜厚を有する第1絶縁膜103を形成する。この第1絶縁膜103は、プラズマCVD法、またはスパッタ法等で形成されるシリコンを含む絶縁膜を用いる。また、この第1絶縁膜は、有機絶縁物材料膜、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。

【0071】

次いで、25~80nm(好ましくは30~60nm)の厚さの半導体膜をプラズマCVD法やスパッタ法等の公知の方法で形成し、所望の形状にパターニングする。本実施例では、プラズマCVD法で非晶質シリコン膜を50nm程度の厚さに成膜し、公知の方法により結晶化の工程を行って結晶質シリコン膜(polysi)を形成した後、島状に

パターニングを施した。本実施例では、結晶質シリコン膜（poly-Si）を用いたが、半導体膜であれば特に限定されない。

【0072】

なお、本明細書中において、「半導体膜」とは、単結晶半導体膜、結晶質半導体膜（poly-Si等）、非晶質半導体膜（a-Si等）、または微結晶半導体膜を指しており、さらにシリコンゲルマニウム膜などの化合物半導体膜をも含められている。

【0073】

次いで、プラズマCVD法、またはスパッタ法等で形成されるシリコンを含む絶縁膜、又は半導体膜（Si膜等）の熱酸化で形成される酸化膜を用いて第2絶縁膜（ゲート絶縁膜）105を形成する。この第2絶縁膜105は、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。10

【0074】

次いで、各島状の半導体膜を用いて映像信号書き込みスイッチの機能を得るTFTを構成するため、半導体膜に選択的にn型またはp型を付与する不純物元素（リンまたはボロン等）を公知の技術を用いて添加し、低抵抗のソース領域及びドレイン領域と、さらに低抵抗領域を形成する。この低抵抗領域はドレイン領域と同様に不純物元素（代表的にはリンまたはボロン）を添加して低抵抗化されている半導体膜の一部である。なお、選択的に不純物元素を添加する工程順序は特に限定されず、例えば、第1絶縁膜形成前、ゲート電極形成前、またはゲート電極形成後であればよい。加えて、LDD領域やオフセット領域を回路に応じて形成する構成としてもよい。なお、簡略化のために、各領域の図示は行っていない。20

【0075】

こうして、半導体膜104にソース領域とドレイン領域とに挟まれたチャネル形成領域が形成される。

【0076】

次いで、第1絶縁膜103及び第2絶縁膜105に選択的なエッチングを施して走査線102に達する第1コンタクトホール100c（図3（b）中に示した）を形成する。

【0077】

次いで、第2絶縁膜105上に導電膜を形成し、パターニングを施すことによりゲート電極106及び容量配線107を形成する。ゲート電極106及び容量配線107は、導電型を付与する不純物元素がドープされたpoly-SiやWSix（X=2.0~2.8）、Al、Ta、W、Cr、Mo等の導電性材料及びその積層構造により300nm程度の膜厚で形成する。また、ゲート電極106及び容量配線107は单層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。この際、島状に配置される各ゲート電極は第1絶縁膜103及び第2絶縁膜105に形成された第1コンタクトホール100cを介して走査線102に電気的に接続する。30

【0078】

また、各画素のチャネル形成領域上には第2絶縁膜105を介して島状のゲート電極106が配置される。また、低抵抗領域上には第2絶縁膜105を介して容量配線107が配置される。なお、容量配線107と重なる第2絶縁膜105の領域を部分的に薄膜化する工程を加えて保持容量の増大を図ってもよい。また、容量配線107は信号線方向に各画素連続的に配置し、画素部外で電気的に接地、または固定電位に接続する。40

【0079】

次いで、ゲート電極106及び容量配線107を覆う第3絶縁膜108を形成する。この第3絶縁膜108は、プラズマCVD法、またはスパッタ法等で形成されるシリコンを含む絶縁膜を用いる。また、この第3絶縁膜108は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。

【0080】

次いで、第2絶縁膜105及び第3絶縁膜108に選択的なエッチングを施して半導体膜（ソース領域、またはドレイン領域）に達する第2コンタクトホール100a（図3（50

a) 中)、100b(図3(b)中)を形成する。

【0081】

次いで、第3絶縁膜108上にAl、W、Ti、TiNを主成分とする膜、またはそれらの積層構造を有する導電膜(膜厚:500μm)を形成し、パターニングを施すことにより信号線109、111と、後に形成される画素電極と接続するための島状の電極110を形成する。この信号線109、111は、半導体膜に達する第2コンタクトホール100a、100bを通じてソース領域あるいはドレイン領域と接続する。同様に島状の電極110は、半導体膜に達する第2コンタクトホール100aを通じてソース領域あるいはドレイン領域と接続する。また、信号線109、111は容量線107と平行な方向に配置する。

10

【0082】

また、島状の電極110は、信号線109と隔離して配置される。ただし、信号線109と島状の電極110とが両方、ソース領域に接続されることはない。同様に、信号線109と島状の電極110とが両方、ドレイン領域に接続されることはない。

【0083】

この段階での画素上面図が図1に相当し、図1中のA-A'点線に沿って切断した概略断面構造図が図3(a)に相当し、B-B'点線に沿って切断した概略断面構造図が図3(b)に相当する。

【0084】

次いで、信号線109及び島状の電極110を覆う第4絶縁膜112を形成する。この第4絶縁膜112は、有機絶縁物材料膜、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。

20

【0085】

次いで、第4絶縁膜112上にTi、Al、W、Cr、または黒色樹脂等の高い遮光性を持つ膜を所望の形状にパターニングして遮光膜113を形成する。この遮光膜113は画素の開口部以外を遮光するように網目状に配置する。

【0086】

本実施例において、遮光膜113は電気的にフローティングとなるが遮光膜材料に低抵抗膜を選んだ場合、表示部の外側で遮光膜を任意の電位に制御する事も可能である。

30

【0087】

次いで、遮光膜113上に第5絶縁膜114を形成する。この第5絶縁膜114は、有機絶縁物材料膜で形成すれば良い。なお、第5絶縁膜114を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせた積層構造としても良い。

【0088】

次いで、第4絶縁膜112及び第5絶縁膜114に選択的なエッチングを行ない、島状の電極に達する第3コンタクトホール100dを形成する。図4では便宜上、第3コンタクトホール100dを点線で図示した。

40

【0089】

次いで、ITO等の透明導電体膜を形成し、パターニングを施すことにより画素電極115を形成する。画素電極115は、第3コンタクトホール100dを通じて島状の電極110と接続する。各画素電極はそれぞれ独立に且つ画素開口部を覆うように配置される。

【0090】

こうして形成したTFT基板に液晶層117を配向させる配向膜116を形成し、公知のセル組み技術を用いて、対向電極119と配向膜118とが設けられた対向基板120と貼り合わせた後、液晶材料を注入、封止して両基板間に液晶層が保持された液晶セルを完成させた。

50

【0091】

以上のような作製工程を用い、さらに表2のデザインルールに従って配線及び半導体膜等を配置することによって、 $236.9 \mu\text{m}^2$ の画素開口領域の面積(開口率 64.3%)と保持容量領域の面積 $62.8 \mu\text{m}^2$ が得られた。

【表2】

Si層:min. Size=0.8 μm, min. Spacing=1.5 μm ゲート電極:min. Size=1.0 μm, min. Spacing=1.5 μm 走査線とゲート電極とのコンタクトホール:min. Size=1 μm□ コンタクトホールとゲート電極とのmargin=1.0 μm	10
走査線:min. Size=1.5 μm, min. Spacing=1.5 μm 信号線とSi層とのコンタクトホール:min. Size=1 μm□ コンタクトホールとSi層とのmargin=1.0 μm コンタクトホールと走査線(ゲート電極)との間隔min. Spacing=1.3 μm	
信号線:min. Size=1.5 μm, min. Spacing=1.5 μm コンタクトホールと信号線とのmargin=1.3 μm	
画素サイズ:19.2 μm□ 画素TFT:L=1.5 μm, W=0.8 μm、シングルゲート 走査線:配線幅min. Size=1.0 μm 走査線:Si層乗り越え部における配線幅min. Size=1.5 μm 容量配線:min. Size=2.0 μm	20

【0092】

本実施例では、画素領域に新たにゲート電極106と走査線102とを接続するコンタクトホール100cのための領域を設ける必要がある。また、本実施例では島状Si膜のチャネル形成領域周辺部を遮光する膜は上部遮光膜のみとなるため、上部遮光膜を備えた構造とすることが望ましい。

【0093】

また、本構成によれば走査線102がチャネル形成領域及びその周辺部に対する下部遮光膜として機能するため液晶層117から入射した光がTFT基板の下部界面で反射し、チャネル形成領域及びその周辺部に入射してTFTの光リークを発生することを防ぐことができ、より良好な表示品質を得る事が可能である。

【実施例2】

【0094】

本実施例では、実施例1に示したアクティブマトリクス型液晶表示装置の構成を図5の斜視図を用いて説明する。なお、実施例1と対応する部分は、同じ符号を用いている。

【0095】

図5においてアクティブマトリクス基板は、基板101上に形成された、画素部と、走査線駆動回路802と、信号線駆動回路803とその他の信号処理回路とで構成される。画素部には画素TFT800と保持容量200が設けられ、画素部の周辺に設けられる駆動回路はCMOS回路を基本として構成されている。

【0096】

また、容量配線107は信号線109と平行な方向に設けられ、保持容量200の上部電極として機能している。また、容量配線107は接地または固定電位に接続する。

【0097】

走査線駆動回路802と信号線駆動回路803からは、それぞれ走査線102と信号線109が画素部に延在し、画素TFT800に接続している。また、フレキシブルプリント配線板(Flexible Printed Circuit: FPC)804が外部入力端子805に接続していて画像信号などを入力するのに用いる。FPC804は補強樹脂によって強固に接着されている。そして接続配線806、807でそれぞれの駆動回路に接続している。また、

10

20

30

40

50

対向基板 808 には図示していないが、遮光膜や透明電極が設けられている。

【実施例 3】

【0098】

本願発明を実施して形成された画素マトリクス回路は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型 E-L ディスプレイ、アクティブマトリクス型 EC ディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本願発明を実施できる。

【0099】

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図 6 及び図 7 に示す。

10

【0100】

図 6 (A) はパーソナルコンピュータであり、本体 2001、画像入力部 2002、表示部 2003、キーボード 2004 で構成される。本願発明を表示部 2003 に適用することができる。

【0101】

図 6 (B) はビデオカメラであり、本体 2101、表示部 2102、音声入力部 2103、操作スイッチ 2104、バッテリー 2105、受像部 2106 で構成される。本願発明を表示部 2102 に適用することができる。

20

【0102】

図 6 (C) はモバイルコンピュータ（モービルコンピュータ）であり、本体 2201、カメラ部 2202、受像部 2203、操作スイッチ 2204、表示装置 2205 で構成される。本願発明は表示部 2205 に適用できる。

20

【0103】

図 6 (D) はゴーグル型ディスプレイであり、本体 2301、表示部 2302、アーム部 2303 で構成される。本発明は表示部 2302 に適用することができる。

【0104】

図 6 (E) はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体 2401、表示部 2402、スピーカ部 2403、記録媒体 2404、操作スイッチ 2405 で構成される。なお、この装置は記録媒体として DVD (Digital Versatile Disc)、CD 等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部 2402 に適用することができる。

30

【0105】

図 6 (F) はデジタルカメラであり、本体 2501、表示部 2502、接眼部 2503、操作スイッチ 2504、受像部（図示しない）で構成される。本願発明を表示部 2502 に適用することができる。

【0106】

図 7 (A) はフロント型プロジェクターであり、投射装置 2601、スクリーン 2602 等を含む。本発明は投射装置 2601 の一部を構成する液晶表示装置 2808 に適用することができる。

40

【0107】

図 7 (B) はリア型プロジェクターであり、本体 2701、投射装置 2702、ミラー 2703、スクリーン 2704 等を含む。本発明は投射装置 2702 の一部を構成する液晶表示装置 2808 に適用することができる。

【0108】

なお、図 7 (C) は、図 7 (A) 及び図 7 (B) 中における投射装置 2601、2702 の構造の一例を示した図である。投射装置 2601、2702 は、光源光学系 2801、ミラー 2802、2804 ~ 2806、ダイクロイックミラー 2803、プリズム 28

50

07、液晶表示装置 2808、位相差板 2809、投射光学系 2810 で構成される。投射光学系 2810 は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図 7 (C) 中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、IR フィルム等の光学系を設けてもよい。

【0109】

また、図 7 (D) は、図 7 (C) 中における光源光学系 2801 の構造の一例を示した図である。本実施例では、光源光学系 2801 は、リフレクター 2811、光源 2812、レンズアレイ 2813、2814、偏光変換素子 2815、集光レンズ 2816 で構成される。なお、図 7 (D) に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IR フィルム等の光学系を設けてもよい。

10

【0110】

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例 1 または実施例 2 のどのような組み合わせからなる構成を用いても実現することができる。

20

【実施例 4】

【0111】

実施例 1 はシングルゲートの TFT の例を示したが本実施例ではダブルゲートの TFT を用いた例を示す。ただし、基本的な構造は同一である。

20

【0112】

まず、絶縁表面を有する基板 401 上に導電膜を形成し、パターニングを施すことにより走査線 402 を形成する。(図 8 (A)) この走査線 402 は後に形成される活性層を光から保護する遮光層としても機能する。ここでは基板 401 として石英基板を用い、走査線 402 としてポリシリコン膜(膜厚 50 nm)とタンゲステンシリサイド(W-Si)膜(膜厚 100 nm)の積層構造を用いた。また、ポリシリコン膜はタンゲステンシリサイドから基板への汚染を保護するものである。

【0113】

次いで、走査線 402 を覆う絶縁膜 403a、403b を膜厚 100 ~ 1000 nm(代表的には 300 ~ 500 nm)で形成する。(図 8 (B)) ここで CVD 法を用いた膜厚 100 nm の酸化シリコン膜と LPCVD 法を用いた膜厚 280 nm の酸化シリコン膜を積層させた。

30

【0114】

次いで、非晶質半導体膜を膜厚 10 ~ 100 nm で形成する。ここで膜厚 69 nm の非晶質シリコン膜(アモルファスシリコン膜)を LPCVD 法を用いて形成した。次いで、この非晶質半導体膜を結晶化させる技術として特開平8-78329号公報記載の技術を用いて結晶化させた。同公報記載の技術は、非晶質シリコン膜に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶質シリコン膜を形成するものである。ここで結晶化を助長する金属元素としてニッケルを用い、脱水素化のための熱処理(450、1 時間)の後、結晶化のための熱処理(600、12 時間)を行った。

40

【0115】

次いで、TFT の活性層とする領域から Ni をゲッタリングする。TFT の活性層とする領域をマスク(酸化シリコン膜)で覆い、結晶質シリコン膜の一部に磷(P)を添加し、熱処理(窒素雰囲気下で 600、12 時間)を行った。

【0116】

次いで、マスクを除去した後、パターニングを行い結晶質シリコン膜の不要な部分を除去して、半導体層 404 を形成する。(図 8 (C1)) なお、半導体層 404 を形成した後の画素上面図を図 8 (C2) に示す。図 8 (C2) において、点線 A-A' で切断した断面図が図 8 (C1) に相当する。

50

【0117】

次いで、保持容量を形成するため、マスク405を形成して半導体層の一部（保持容量とする領域）406にリンをドーピングする。（図9（A））

【0118】

次いで、マスク405を除去し、半導体層を覆う絶縁膜を形成した後、マスク407を形成して保持容量とする領域406上の絶縁膜を除去する。（図9（B））

【0119】

次いで、マスク407を除去し、熱酸化を行って絶縁膜（ゲート絶縁膜）408aを形成する。この熱酸化によって最終的なゲート絶縁膜の膜厚は80nmとなった。なお、保持容量とする領域上に他の領域より薄い絶縁膜408bを形成した。（図9（C1））ここでの画素上面図を図9（C2）に示す。図9（C2）において、点線B-B'で切断した断面図が図9（C1）に相当する。また、図9中の鎖線内で示した領域は、薄い絶縁膜408bが形成されている部分である。

10

【0120】

次いで、TFTのチャネル領域となる領域にp型またはn型の不純物元素を低濃度に添加するチャネルドープ工程を全面または選択的に行った。このチャネルドープ工程は、TFTしきい値電圧を制御するための工程である。なお、ここではジボラン（B₂H₆）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加した。もちろん、質量分離を行なうイオンインプランテーション法を用いてもよい。

20

【0121】

次いで、絶縁膜408a、及び絶縁膜403a、403b上にマスク409を形成し、走査線402に達するコンタクトホールを形成する。（図10（A））そして、コンタクトホールの形成後、マスクを除去する。

【0122】

次いで、導電膜を形成し、パターニングを行ってゲート電極410および容量配線411を形成する。（図10（B））ここで、リンがドープされたシリコン膜（膜厚150nm）とタンクステンシリサイド（膜厚150nm）との積層構造を用いた。なお、保持容量は、絶縁膜408bを誘電体とし、容量配線411と半導体層の一部406とで構成されている。

30

【0123】

次いで、ゲート電極410および容量配線411をマスクとして自己整合的にリンを低濃度に添加する。（図10（C1））ここで、の画素上面図を図10（C2）に示す。図10（C2）において、点線C-C'で切断した断面図が図10（C1）に相当する。この低濃度に添加された領域のリンの濃度が、 $1 \times 10^{16} \sim 5 \times 10^{18}$ atoms/cm³、代表的には $3 \times 10^{17} \sim 3 \times 10^{18}$ atoms/cm³となるように調整する。

30

【0124】

次いで、マスク412を形成してリンを高濃度に添加し、ソース領域またはドレイン領域となる高濃度不純物領域413を形成する。（図11（A））この高濃度不純物領域のリンの濃度が $1 \times 10^{20} \sim 1 \times 10^{21}$ atoms/cm³（代表的には $2 \times 10^{20} \sim 5 \times 10^{20}$ atoms/cm³）となるように調整する。なお、半導体層404のうち、ゲート電極410と重なる領域はチャネル形成領域414となり、マスク412で覆われた領域は低濃度不純物領域415となりLDD領域として機能する。そして、不純物元素の添加後、マスク412を除去する。

40

【0125】

次いで、ここでは図示しないが、画素と同一基板上に形成される駆動回路に用いるpチャネル型TFTを形成するために、マスクでnチャネル型TFTとなる領域を覆い、ボロンを添加してソース領域またはドレイン領域を形成する。

【0126】

次いで、マスク412を除去した後、ゲート電極410および容量配線411を覆うパッシベーション膜416を形成する。ここでは、酸化シリコン膜を70nmの膜厚で形成

50

した。次いで、半導体層にそれぞれの濃度で添加されたn型またはp型不純物元素を活性化するための熱処理工程を行う。ここでは850、30分の加熱処理を行った。

【0127】

次いで、有機樹脂材料からなる層間絶縁膜417を形成する。ここでは膜厚400nmのアクリル樹脂膜を用いた。次いで、半導体層に達するコンタクトホールを形成した後、電極418及びソース配線419を形成する。本実施例では電極418及びソース配線419を、Ti膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜150nmをスパッタ法で連続して形成した3層構造の積層膜とした。(図11(B1))なお、図11(B2)において点線D-D'で切断した断面図が図11(B1)に相当する。

【0128】

次いで、水素化処理をおこなった後、アクリルからなる層間絶縁膜420を形成する。(図12(A1))次いで、層間絶縁膜420上に遮光性を有する導電膜100nmを成膜し、遮光層421を形成する。次いで、層間絶縁膜422を形成する。次いで、電極418に達するコンタクトホール形成する。次いで、100nmの透明導電膜(ここでは酸化インジウム・スズ(ITO)膜)を形成した後、パターニングして画素電極423、424を形成する。図12(A2)において、点線E-E'で切断した断面図が図12(A1)に相当する。

【0129】

こうして画素部には、表示領域(画素サイズ $26\mu\text{m} \times 26\mu\text{m}$)の面積(開口率76.5%)を確保しつつ、nチャネル型TFTでなる画素TFTが形成され、十分な保持容量(51.5fF)を得ることができる。

【0130】

なお、本実施例は一例であって本実施例の工程に限定されることはいうまでもない。例えば、各導電膜としては、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タンクステン(W)、クロム(Cr)、シリコン(Si)から選ばれた元素、または前記元素を組み合わせた合金膜(代表的には、Mo-W合金、Mo-Ta合金)を用いることができる。また、各絶縁膜としては、酸化シリコン膜や窒化シリコン膜や酸化窒化シリコン膜や有機樹脂材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB(ベンゾシクロブテン)等)膜を用いることができる。

【0131】

また、こうして得られたTFTの特性は、良好な値を示した。図13にそのTFT特性(V-I特性)を示す。特に本発明の構造はデュアルゲート構造となっているため、S値は105.8(mV/dec)と優れた値を示している。また、本発明の構造とすることによって、V-I特性グラフにおける立ち上がり点での電圧値を示すしきい値(Vth)は、Vd=0.1Vである場合に0.946V、Vd=5Vである場合に0.886Vとなっており、その差は0.06と非常に小さい。この差が小さければ小さいほど短チャネル効果が抑えられていると言える。また、移動度(μ_{FE})は220(cm²/Vs)と優れたものとなっている。

【実施例5】

【0132】

本実施例は、開口率を向上させるとともに保持容量の増大を図るため、ゲート電極と異なる層に走査線502aを形成し、さらに走査線502aと同じ層に容量電極502bを形成することを特徴としている。本発明の画素構成の一例を図14、図15に示した。

【0133】

なお、図14中のA-A'点線に沿って切断した概略断面構造図が図15(a)に相当し、B-B'点線に沿って切断した概略断面構造図が図15(b)に相当する。

【0134】

図14において、ゲート電極506は、島状にパターニングされており、絶縁膜に形成されたコンタクトホール500cを通じて走査線502aと接続している。また、半導体膜504は、コンタクトホール500aを通じて信号線509と接続している。また、半

10

20

30

40

50

導体膜 504 は、コンタクトホール 500b を通じて電極 510 と接続している。また、信号線 509 または電極 510 と接する半導体膜の領域をソース領域あるいはドレイン領域と呼んでいる。また、ソース領域とドレイン領域との間にはチャネル形成領域が形成されており、チャネル形成領域上にはゲート絶縁膜を介してゲート電極 506 が存在している。なお、簡略化のため、ソース領域、ドレイン領域、及びチャネル形成領域は図示していない。

【0135】

また、本実施例において、図 14 に示したようにゲート電極 506 の下層に走査線 502a を形成した場合、半導体膜 504 の下層に走査線 502a が設けられるので遮光膜として機能させることも可能である。また、保持容量は、下部電極を半導体膜とし、半導体膜を覆う絶縁膜を誘電体とし、上部電極を容量配線 507 として形成する。なお、半導体膜を覆う絶縁膜を部分的に薄膜化することで保持容量の増大を図ってもよい。

10

【0136】

さらに、本実施例の保持容量は、図 15 に示したように、容量配線 507 に接続している容量電極 502b も、絶縁膜 503 を誘電体として保持容量を形成することができる。そのため、保持容量を効率よく確保することができ、この画素構造を用いた液晶表示装置のコントラストが向上する。

【0137】

また、本実施例の構成によれば、各画素の TFT は、チャネル形成領域の上方及び下方に絶縁膜を介してゲート電極を備えたデュアルゲート構造とすることができる、第 1 絶縁膜を適切な膜厚に設定することにより、走査線と他の配線とで形成される寄生容量を抑制しながら TFT の特性を向上することができる。

20

【0138】

また、本実施例で示した画素構造の作製方法は、実施例 1 または実施例 4 とほぼ同一であり、ここではその説明を省略する。

【0139】

なお、本実施例は実施例 1 乃至 4 のいずれか一と自由に組み合わせることができる。

【実施例 6】

【0140】

本実施例は、画素サイズを縮小した際、開口率を向上させるとともに保持容量の増大を図る。本実施例は、遮光膜と画素電極とで保持容量を形成することを特徴としている。

30

【0141】

図 16 は、本実施例の液晶表示装置の概略を示す断面構造図である。図 16 において、601 は基板 (TFT 基板)、602 は走査線、603 は第 1 絶縁膜、604 は半導体膜、605 はゲート絶縁膜 (第 2 絶縁膜)、606b はゲート電極、606c はゲート配線、606a は容量配線、607 は第 3 絶縁膜、608 は第 3 絶縁膜に形成されたコンタクトホールを通じて半導体膜 604 に接続され、TFT と画素電極 612 とを接続するための電極である。

【0142】

また、609 は TFT を覆う第 4 絶縁膜、610 は TFT の光劣化を防ぐ遮光膜、611 は第 5 絶縁膜、612 は、コンタクトホールを通じて電極 608 と接続された画素電極、613 は液晶層 614 を配向させる配向膜である。

40

【0143】

また、図 16 においては、対向基板 617 に、対向電極 616 と、配向膜 615 とを設けたが、必要に応じて遮光膜やカラーフィルタを設けてもよい。

【0144】

図 16 に示すように、本実施例の保持容量は、絶縁膜 605 を誘電体とし、容量配線 606a と半導体膜 604 とで形成した第 1 の保持容量と、さらに絶縁膜 611 を誘電体とし、遮光膜 610 と画素電極 612 とで形成した第 2 の保持容量とで構成される。なお、絶縁膜 611 としては有機樹脂膜を用いてもよいし、酸化窒化シリコン膜や酸化シリコン

50

膜等の無機絶縁膜を用いてもよく、その膜厚は実施者が適宜設計すればよい。

【0145】

例えば、画素サイズを $14 \mu m \times 14 \mu m$ とした場合においても、図16に示す断面構造とし、図17(B)に示すような上面図に設計することで十分な保持容量(100fF程度)を確保することができ、かつ開口率を48.7%とすることができた。

【0146】


なお、図17(A)は、電極608を形成した段階での上面図であり、図17(B)は、さらに遮光膜610と画素電極612とを形成した段階での上面図であり、図16に対応する箇所には同じ符号を用いた。

【0147】


なお、本実施例は実施例1乃至5のいずれか一と自由に組み合わせることができる。

10


【図1】




【図2】



【図3】




(a) A-A' 断面図




(b) B-B' 断面図


【図4】




【図5】





【図6】





【図7】





【図 8】





【図 9】




【図 10】




【図 11】




【図12】




(A2)




【図13】




【図14】



【図15】




(a) A-A' 断面図




(b) B-B' 断面図



【図16】





【図17】



【図18】



【図19】



フロントページの続き

(51) Int.Cl. F I テーマコード(参考)
H 01 L 29/78 612C

F ターム(参考) 2H192 AA24 BC31 CB02 CB13 CB34 CB46 CC04 CC32 CC44 DA13
DA15 DA44 DA71 EA04 EA13 EA15 EA34 FA73 FB02 HA90
JB02
5C094 AA02 BA03 BA43 CA19 DA13 DB01 EA04 FA01 FA02 FB12
FB14 FB15
5F110 BB02 DD01 DD02 DD03 DD12 DD13 DD14 DD15 EE03 EE04
EE05 EE06 EE09 EE14 EE15 EE28 EE30 EE36 EE37 FF01
FF02 FF03 FF04 FF09 FF10 FF23 FF28 FF30 GG02 GG13
GG23 GG25 GG32 GG43 GG45 HJ01 HJ04 HJ23 HL01 HL06
HL08 HL11 HM14 HM15 NN03 NN22 NN23 NN24 NN27 NN34
NN35 NN44 NN46 NN47 NN48 NN72 PP01

专利名称(译)	液晶表示装置		
公开(公告)号	JP2018197859A	公开(公告)日	2018-12-13
申请号	JP2018107759	申请日	2018-06-05
[标]申请(专利权)人(译)	株式会社半导体能源研究所		
申请(专利权)人(译)	半导体能源研究所有限公司		
[标]发明人	柴田寛 磯部敦生		
发明人	柴田 寛 磯部 敦生		
IPC分类号	G02F1/1368 G02F1/1343 G09F9/30 H01L29/786 G02F1/1345 G02F1/136 G02F1/1362 G09G3/36 H01L21/3205 H01L21/768 H01L21/77 H01L21/822 H01L21/84 H01L23/52 H01L23/522 H01L27/04 H01L27/12 H04N5/66		
CPC分类号	H01L27/1255 G02F1/133345 G02F1/13454 G02F1/136209 G02F1/136213 G02F1/136227 G02F1/136277 G02F1/136286 G02F1/1368 H01L27/12 H01L27/1214 H01L27/124 H01L27/3244 H01L27/3248 H01L27/3262 H01L27/3265 H01L27/3276 H01L29/4908 H01L29/786 H01L29/78633		
FI分类号	G02F1/1368 G02F1/1343 G09F9/30.338 H01L29/78.617.K H01L29/78.617.M H01L29/78.612.C		
F-TERM分类号	2H092/GA13 2H092/GA29 2H092/GA30 2H092/GA59 2H092/GA60 2H092/JA25 2H092/JA29 2H092/JA46 2H092/JB05 2H092/JB54 2H092/JB56 2H092/JB66 2H092/JB69 2H092/KA04 2H092/MA27 2H092/MA29 2H092/NA07 2H192/AA24 2H192/BC31 2H192/CB02 2H192/CB13 2H192/CB34 2H192/CB46 2H192/CC04 2H192/CC32 2H192/CC44 2H192/DA13 2H192/DA15 2H192/DA44 2H192/DA71 2H192/EA04 2H192/EA13 2H192/EA15 2H192/EA34 2H192/FA73 2H192/FB02 2H192/HA90 2H192/JB02 5C094/AA02 5C094/BA03 5C094/BA43 5C094/CA19 5C094/DA13 5C094/DB01 5C094/EA04 5C094/FA01 5C094/FA02 5C094/FB12 5C094/FB14 5C094/FB15 5F110/BB02 5F110/DD01 5F110/DD02 5F110/DD03 5F110/DD12 5F110/DD13 5F110/DD14 5F110/DD15 5F110/EE03 5F110/EE04 5F110/EE05 5F110/EE06 5F110/EE09 5F110/EE14 5F110/EE15 5F110/EE28 5F110/EE30 5F110/EE36 5F110/EE37 5F110/FF01 5F110/FF02 5F110/FF03 5F110/FF04 5F110/FF09 5F110/FF10 5F110/FF23 5F110/FF28 5F110/FF30 5F110/GG02 5F110/GG13 5F110/GG23 5F110/GG25 5F110/GG32 5F110/GG43 5F110/GG45 5F110/HJ01 5F110/HJ04 5F110/HJ23 5F110/HL01 5F110/HL06 5F110/HL08 5F110/HL11 5F110/HM14 5F110/HM15 5F110/NN03 5F110/NN22 5F110/NN23 5F110/NN24 5F110/NN27 5F110/NN34 5F110/NN35 5F110/NN44 5F110/NN46 5F110/NN47 5F110/NN48 5F110/NN72 5F110/PP01 5F110/CC01 5F110/CC02 5F110/CC07 5F110/CC08		
优先权	1999246798 1999-08-31 JP		
外部链接	Espacenet		

摘要(译)

提供一种具有高开口率的半导体器件。第一互连上的第一绝缘膜，第一绝缘膜上的半导体膜，半导体膜上的第二绝缘膜，，第二绝缘膜105上的第二布线107，连接到第一布线102的栅电极106，第二布线107和栅电极106上的第二绝缘膜108，以及第三绝缘膜108上的第三绝缘膜108并且第三布线(109)连接到半导体膜(104)。点域4

