

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2011-242737

(P2011-242737A)

(43) 公開日 平成23年12月1日(2011.12.1)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H092
G02F 1/1345 (2006.01)	G02F 1/1345	2H193
G02F 1/133 (2006.01)	G02F 1/133 505	5C006
G09G 3/20 (2006.01)	G09G 3/20 621M	5C080
	G09G 3/20 680G	
審査請求 有 請求項の数 7 O L (全 13 頁) 最終頁に続く		

(21) 出願番号 特願2010-131215 (P2010-131215)
 (22) 出願日 平成22年6月8日 (2010.6.8)
 (31) 優先権主張番号 10-2010-0046582
 (32) 優先日 平成22年5月18日 (2010.5.18)
 (33) 優先権主張国 韓国 (KR)

特許法第30条第1項適用申請有り 社団法人映像情報メディア学会ほか発行の「第16回ディスプレイ国際ワークショップ (The 16th International Display Workshops: IDW '09)」のプロシーディングス (講演論文集) Volume 1, 613-616頁 (DES3-4) 及びファイナルプログラム (講演要旨) 182頁において、2009年12月8日に発表した。

(71) 出願人 508038091
 シリコン・ワークス・カンパニー・リミテッド
 Silicon Works Co., LTD.
 大韓民国デジョンシ、ユソング、タムニブドン707番
 (74) 代理人 100101454
 弁理士 山田 卓二
 (74) 代理人 100081422
 弁理士 田中 光雄
 (74) 代理人 100125874
 弁理士 川端 純市

最終頁に続く


(54) 【発明の名称】 チップオンガラス方式の液晶表示装置

(57) 【要約】

【課題】高解像度の映像を表現できるCOG方式の液晶表示装置を提供する。

【解決手段】本発明は、LOGせん断でのインピーダンス整合とタイミングコントローラ出力端でのインピーダンス整合を利用して、硝子基板上的の伝送線路の抵抗値と無関係にソースドライバーIC入力端の反射波を最小化させることにより、軽量化と薄型化を維持しながらも周波数特性を向上させて、高解像度及び高品質の映像表現が可能であるようにさせたチップオンガラス (COG) 方式の液晶表示装置を提供する。

【選択図】図5



【特許請求の範囲】**【請求項 1】**

タイミングコントローラーが装着された P C B と、
液晶パネル及び少なくとも一つのソースドライバ IC がチップオンガラス (C O G)
方式で実装された硝子基板：及び

前記 P C B と前記硝子基板との間で少なくとも一対の差動信号の伝達通路になる F P C
を具備して、

前記タイミングコントローラーから出力される前記差動信号は、伝送線路を通じて前記
少なくとも一つのソースドライバ IC にポイントツーポイント方式で伝達されて、

前記タイミングコントローラー出力端にインピーダンス整合抵抗が具備されることを特
徴とする C O G 方式の液晶表示装置。

10

【請求項 2】

タイミングコントローラーが装着された P C B と、

液晶パネル及び少なくとも一つのソースドライバ IC がチップオンガラス方式で実装
された硝子基板：及び

前記 P C B と前記硝子基板との間で少なくとも一対の差動信号の伝達通路になる F P C
を具備して、

前記タイミングコントローラーから出力される前記差動信号は、伝送線路を通じて前記
少なくとも一つのソースドライバ IC にポイントツーポイント方式で伝達されて、

前記 P C B 上に具現された前記伝送線路の終端にインピーダンス整合抵抗が具備される
ことを特徴とする C O G 方式の液晶表示装置。

20

【請求項 3】

タイミングコントローラーが装着された P C B と、

液晶パネル及び少なくとも一つのソースドライバ IC がチップオンガラス方式で実装
された硝子基板：及び

前記 P C B と前記硝子基板との間で少なくとも一対の差動信号の伝達通路になる F P C
を具備して、

前記タイミングコントローラーから出力される前記差動信号は、伝送線路を通じて前記
少なくとも一つのソースドライバ IC にポイントツーポイント方式で伝達されて、

前記 P C B と前記硝子基板との間に位置した前記 F P C 上にインピーダンス整合抵抗が
具備されることを特徴とする C O G 方式の液晶表示装置。

30

【請求項 4】

前記硝子基板上に具現された前記伝送線路は、ラインオンガラス (L i n e O n G
l a s s ; L O G) 方式で前記ソースドライバ IC に連結されることを特徴とする請求
項 1 ないし 3 のうちいずれか一つに記載の C O G 方式の液晶表示装置。

【請求項 5】

前記硝子基板上に具現された前記伝送線路のうちで一部は前記少なくとも一つのソー
スドライバ IC のうちで一部に直接連結されて、

残りの伝送線路は、前記一部の伝送線路が連結された前記ソースドライバ IC をバイ
パスして、残りのソースドライバ IC に連結されることを特徴とする請求項 4 に記載の
C O G 方式の液晶表示装置。

40

【請求項 6】

前記少なくとも一対の差動信号は、

画像データに対応される信号対及びクロック信号対であるか、または画像データに対応
される信号対またはクロック信号対であるか、またはクロック信号がエンベデッドされた
画像データに対応される信号対であることを特徴とする請求項 4 に記載の C O G 方式の液
晶表示装置。

【請求項 7】

前記硝子基板は、

前記液晶パネルを駆動する少なくとも一つのゲートドライバ IC をさらに具備するこ

50

とを特徴とする請求項 4 に記載の C O G 方式の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置に関するものであり、より詳細には、L O G せん断でのインピーダンス整合とタイミングコントローラーインピーダンス整合を利用して、硝子基板上の伝送線路の抵抗値と無関係にソースドライバ IC 入力端の反射波を最小化させることにより、軽量化と薄型化を維持しながらも周波数特性を向上させて高解像度及び高品質の映像表現が可能であるようにさせたチップオンガラス (C O G) 方式の液晶表示装置に関する。

10

【背景技術】

【0002】

L C D パネル (L i q u i d C r y s t a l D i s p l a y p a n e l) の垂直ライン (r o w l i n e) 及び水平ライン (c o l u m n l i n e) を駆動するためには、パネルの周辺にソースドライバ IC (s o u r c e d r i v e r I C) 及びゲートドライバ IC (g a t e d r i v e r I C) を具備する。ゲートドライバ IC は、画像データ (i m a g e d a t a) を伝達しようとする画素 (p i c t u r e e l e m e n t) を選択する機能を遂行して、複数の画素に実際の画像データ及びクロック信号は複数のソースドライバ IC から供給される。画像データ (D A T A) とクロック信号 (C L K) は、印刷回路基板 (P r i n t e d C i r c u i t B o a r d : 以下、「P C B」という。) に装着されたタイミングコントローラー (T i m i n g c o n t r o l l e r) からマルチドロップ (m u l t i - d r o p) 形態で複数のソースドライバ IC に伝達されることが一般的である。

20

【0003】

一つの伝送線路対 (t r a n s m i s s i o n l i n e p a i r) に差動信号 (d i f f e r e n t i a l s i g n a l) の形態で伝送されるデータは、送信部でデータに対応されるプッシュプル (p u s h p u l l) 形態の差動信号 (d i f f e r e n t i a l s i g n a l) を生成した後、これを送信部に隣接した P C B で差動電圧信号に変換させて、受信部に送信する。

【0004】

30

図 1 は、従来の液晶表示装置の一実施例を示す図面であり、図 2 は図 1 の従来の液晶表示装置の等価モデルを示す図面である。

【0005】

図 1 及び図 2 を参照すると、L C D を利用した液晶表示装置 100 は、P C B 110、液晶パネル 120、F P C 130、ソースドライバ IC 131 及びゲートドライバ IC 132 を具備する。

【0006】

P C B 110 は、複数のソースドライバ IC 131 に画像データ及びクロック信号を供給するタイミングコントローラー 111 及び複数の終端抵抗 112 を具備する。

【0007】

40

液晶パネル 120 は、液晶 (L i q u i d C r y s t a l) の電気的性質を利用した複数個の画素 (p i c t u r e e l e m e n t) を具備して、複数個の画素のそれぞれはソースドライバ IC 131 及びゲートドライバ IC 132 によって駆動される。

【0008】

タイミングコントローラー 111 から出力される差動電流形態の画像データ及びクロック信号は終端抵抗 112 の両端子を通りながら差動電圧信号に変換されて、変換された差動電圧信号はマルチドロップ方式で該当ソースドライバ IC 131 に伝達される。

【0009】

P C B 110 とソースドライバ IC 131 の間及びソースドライバ IC 131 と液晶パネル 120 との間の信号の伝達は、F P C (F l e x i b l e P r i n t e d C

50

i r c u i t) 1 3 0 と共にインピーダンス成分が非常に少ないテープまたはフィルム (t a p e o r f i l m) などを使用する。

【 0 0 1 0 】

一方、製造費用が少ないだけでなく、軽くて厚さが薄い液晶表示装置を要求する使用者の要求によってパネルが装着された硝子基板にソースドライバ IC 及びゲートドライバ IC を接着させて使用するチップオンガラス (C h i p O n G l a s s ; 以下、「 C O G 」という。) 方式が提案された。

【 0 0 1 1 】

C O G 方式を使用して液晶表示装置を具現する場合、液晶パネルとソースドライバ IC 及びゲートドライバ IC が硝子基板に接合されなければならないが、この時、既存の P C B とソースドライバ IC の間、ソースドライバ IC とパネルとの間及びゲートドライバ IC とパネルとの間の信号の送受信は、硝子基板に設置された伝送線路 (L i n e O n G l a s s を以下、「 L O G 」という。) を設置して使用するようになる。

10

【 0 0 1 2 】

図 1 に示された従来の液晶表示装置の場合、 P C B 1 1 0 での伝送線路及び F P C 1 3 0 での伝送線路を通じて信号が送受信されるが、動作周波数対比使われる伝送線路のインピーダンス不整合による影響は深刻ではない。しかし、 C O G 方式では L O G という伝送線路が加えられてインピーダンス不整合が深刻に頭をもたげるようになる。

【 0 0 1 3 】

特に、図 1 に示されたところのような液晶表示装置に C O G 方式をそのまま適用する場合ソースドライバ IC に伝達されるデータに前記言及した不整合による歪曲が発生されるようになるので、周波数特性が低下される短所を有するようになる。したがって、 C O G 方式を使用する場合にはタイミングコントローラとソースドライバ IC との間の信号の送受信は従来のマルチドロップ方式の代わりにポイントツーポイント (p o i n t t o p o i n t) 方式を使わなければならない。

20

【 0 0 1 4 】

図 3 は、 C O G 方式及びポイントツーポイント方式を使用する従来の液晶表示装置を示す図面である。

【 0 0 1 5 】

図 3 を参照すると、前記 C O G 方式の液晶表示装置 3 0 0 は、 P C B 3 1 0 、硝子基板 3 2 0 及び F P C 3 3 0 を具備する。

30

【 0 0 1 6 】

P C B 3 1 0 にはタイミングコントローラ 3 1 1 が装着される。タイミングコントローラ 3 1 1 から出力される一対の差動信号は伝送線路 3 1 3 を通じて複数のソースドライバ IC 3 2 2 にポイントツーポイント方式で伝達される。

【 0 0 1 7 】

硝子基板 3 2 0 には液晶パネル 3 2 1 、該液晶パネル 3 2 1 の動作を制御する複数のソースドライバ IC 3 2 2 及び複数のゲートドライバ IC 3 2 3 が C O G 方式で実装される。

【 0 0 1 8 】

40

前記複数のソースドライバ IC 3 2 2 それぞれには終端抵抗 3 2 5 が少なくとも一つずつ含まれている。複数のソースドライバ IC 3 2 2 それぞれは受信した差動信号をこれに対応される差動電圧信号に変換して変換された差動電圧信号を利用して前記液晶パネル 3 2 1 を駆動する。

【 0 0 1 9 】

F P C (F l e x i b l e P r i n t e d C i r c u i t) 3 3 0 は、 P C B 3 1 0 と硝子基板 3 2 0 との間の電氣的連結を介する。硝子基板 3 2 0 に形成させた伝送線路 (L O G) 3 2 4 は、 F P C 3 3 0 と複数のソースドライバ IC 3 2 2 を電氣的に連結する。

【 0 0 2 0 】

50

図4は、図3による従来の液晶表示装置の等価モデルを示す図面である。

【0021】

図4を参照すると、従来技術によるCOG方式の液晶表示装置の等価モデルは、伝送部311、PCB上の伝送線路313、FPC330、LOG324、終端抵抗325及び受信部322を具備する。

【0022】

伝送部311の等価モデルは、タイミングコントローラーに対応される送信機(Tx)に対するものである。PCB上の伝送線路313やFPC330の場合に理想的な場合を仮定して、液晶パネル321上部に具現された伝送線路(LOG)324に比べてインピーダンス及びキャパシタンスを無視できる程度の抵抗成分を有するので、単純に信号ラインで表示した。

10

【0023】

LOGの等価モデル324は、液晶パネル321の上部に具現されてFPC330とソースドライバIC322とを電氣的に連結する伝送線路(LOG)を定義する。受信部の等価モデル322は、ソースドライバICに対応される受信機(Rx)で定義される。

【0024】

等価モデルに含まれた受動素子の電氣的特性、素子の値及び素子の間の連結関係はこの分野の一般的な技術者が容易に理解することができるので、ここでは詳しく説明しない。

【先行技術文献】

20

【特許文献】

【0025】

【特許文献1】特開2008-003609号公報。

【発明の概要】

【発明が解決しようとする課題】

【0026】

前記したCOG及びポイントツーポイント方式を適用した液晶表示装置を具現する場合、低電圧のポイントツーポイント差動信号をタイミングコントローラーからソースドライバICに供給するようになる。

【0027】

30

この場合従来には、終端抵抗両端に誘起された電圧の損失を最小化するために終端抵抗を最大限受信部に近く位置するように設計されて来たし、このような方法をCOG方式にもそのまま適用して、一般的にソースドライバIC内の受信端に抵抗素子を具現した。

【0028】

この時、タイミングコントローラーとソースドライバICとの間の信号送受信で、動作速度に大きい影響を及ぼす部分は、硝子基板上の伝送線路(LOG)のインピーダンス値である。特に、COG方式の液晶表示装置ではLOGのインピーダンス値が数十ないし数百オーム程度で非常に大きいために既存の伝送方式のようにソースドライバIC内のみに終端抵抗を具備する場合、ソースドライバIC入力端のインピーダンス整合が難しくなっており、周波数特性が低下される。

40

【0029】

従来のCOGポイントツーポイント方式の液晶表示装置では動作周波数が高なくて、伝送線路でのインピーダンス不整合が問題にならなかったが、高品質高解像度の大型液晶表示装置に使われる場合非常に高い動作周波数が要求されて伝送線路でのインピーダンス整合が要求されるので、ソースドライバIC内の受信端に終端抵抗を具備する従来方式としては、チップオンガラス方式の液晶表示装置で高解像度及び高品質の映像を具現するのに好適ではない問題があった。

【0030】

本発明が解決しようとする技術的課題は、COG及びポイントツーポイント方式を適用した液晶表示装置でLOGせん断またはタイミングコントローラー出力端にインピーダン

50

ス整合抵抗を具備してソースドライバー IC 入力端の反射波を最小化させて信号の歪曲を防止することにより、高解像度の映像を表現できる COG 方式の液晶表示装置を提供することにある。

【課題を解決するための手段】

【0031】

前記技術的課題を達成するための本発明の一実施例による COG 方式の液晶表示装置は、タイミングコントローラーが装着された PCB 及び液晶パネルと少なくとも一つのソースドライバー IC がチップオンガラス方式で実装された硝子基板を具備して、前記タイミングコントローラーから出力される少なくとも一対の差動信号は、伝送線路を通じて前記少なくとも一つのソースドライバー IC にポイントツーポイント方式で伝達されて、前記

10

【0032】

前記技術的課題を達成するための本発明の他の一実施例による COG 方式の液晶表示装置は、タイミングコントローラーが装着された PCB 及び液晶パネルと少なくとも一つのソースドライバー IC がチップオンガラス方式で実装された硝子基板を具備して、前記タイミングコントローラーから出力される少なくとも一対の差動信号は、伝送線路を通じて前記少なくとも一つのソースドライバー IC にポイントツーポイント方式で伝達して、LOG せん断にインピーダンス整合抵抗が具備されることを特徴とする。

【発明の効果】

20

【0033】

本発明による COG 方式の液晶表示装置によると、タイミングコントローラー内部または PCB 上に具現された前記伝送線路の終端にインピーダンス整合抵抗を配置して、硝子基板上に形成された伝送線路の影響を最小化することにより、タイミングコントローラーとソースドライバー IC との間で高速及び高品質の信号伝送ができる長所がある。

特に、本発明による COG 方式の液晶表示装置によると、小型及び中型液晶表示装置のみに主に適用されたチップオンガラス技術が大型の液晶表示装置にも使用可能になることにより、大型液晶表示装置の薄型化及び軽量化を具現することができるし、製造費用を減少させることができる効果がある。

【図面の簡単な説明】

30

【0034】

【図1】従来の液晶表示装置の一実施例を示す図面である。

【図2】図1による従来の液晶表示装置の等価モデルを示す図面である。

【図3】COG方式及びポイントツーポイント方式を適用した従来の液晶表示装置を示す図面である。

【図4】図3による従来の液晶表示装置の等価モデルを示す図面である。

【図5】本発明によるCOG方式の液晶表示装置の第1実施例を示す図面である。

【図6】図5の本発明によるCOG方式の液晶表示装置の等価モデルを示す図面である。

【図7】図5の本発明によるCOG方式の液晶表示装置のソースドライバー IC で検出される差動信号の波形に対するコンピューターシミュレーション結果を示す図面である。

40

【図8】本発明によるCOG方式の液晶表示装置の第2実施例を示す図面である。

【図9】図8の本発明によるCOG方式の液晶表示装置の等価モデルを示す図面である。

【図10】図8の本発明によるCOG方式の液晶表示装置のソースドライバー IC から検出される差動信号の波形に対するコンピューターシミュレーション結果を示す図面である。

【図11】本発明によるCOG方式の液晶表示装置の第3実施例を示す図面である。

【図12】図11の本発明によるCOG方式の液晶表示装置の等価モデルを示す図面である。

【発明を実施するための形態】

【0035】

50

以下では本発明の具体的な実施例を、図面を参照して詳しく説明する。

【0036】

図5は、本発明によるCOG方式の液晶表示装置の第1実施例を示す図面である。

【0037】

図5に示されたところのように本発明によるCOG方式の液晶表示装置500は、印刷回路基板510、硝子基板520及びFPC530を具備する。

【0038】

前記印刷回路基板(PCB)510には、タイミングコントローラ511が具備されている。また、前記PCB510にはタイミングコントローラ511から出力される一対の差動信号を前記硝子基板に伝達するための伝送線路513が形成される。前記タイミングコントローラ511には、インピーダンス整合のためのインピーダンス整合抵抗512が具備されている。

10

【0039】

前記硝子基板520には、液晶パネル521、複数のソースドライバIC522及び複数のゲートドライバIC523がチップオンガラス方式で実装される。

【0040】

前記FPC(Flexible Printed Circuit)530は、前記PCB510と前記硝子基板520の電氣的連結を媒介する。前記FPC530の特性及び機能は公知の物であるので詳細な説明は省略する。

【0041】

20

前記タイミングコントローラ511から出力される一対の差動信号は前記複数のソースドライバIC522にポイントツーポイント方式で伝達される。前記複数のソースドライバIC522は受信された差動信号を利用して、前記液晶パネル521を駆動する。この時、前記少なくとも一対の差動信号は、画像データに対応される信号対及びクロック信号対であるか、画像データに対応される信号対またはクロック信号対に該当される。

【0042】

PCB伝送線路の特性インピーダンス(Z_{PCB})は、下の数式(1)のように表現されて、タイミングコントローラとPCBとの間で発生する反射波の割合、すなわち、反射係数(Γ)は数式(2)のように表現される。

30

【0043】

【数1】

$$Z_{PCB} = \sqrt{\frac{L_{PCB}}{C_{PCB}}} \quad (1)$$

【0044】

【数2】

$$\Gamma = \frac{Z_{PCB} - R_{TCON}}{Z_{PCB} + R_{TCON}} \quad (2)$$

40

【0045】

ここで、 C_{PCB} 及び L_{PCB} は、PCB伝送線路の自体キャパシタンス及び自体リアクタンスを言う。

【0046】

この時、高速データの伝送のためにはタイミングコントローラとPCBとの間の反射波を最小化しなければならない。すなわち、タイミングコントローラとPCBとの間の反射係数が0(zero)にならなければならないし、反射係数が0(zero)になるためには、PCB伝送線路の特性インピーダンス(Z_{PCB})とタイミングコントローラの内部抵抗(R_{TCON})が同じくならないといけない。このようにタイミングコントローラとPCBとの間の反射係数が0(zero)になる場合をインピーダンス整合

50

と言う。

【 0 0 4 7 】

前記したように本発明による C O G 方式の液晶表示装置 5 0 0 によるとタイミングコントローラ 5 1 1 の出力端にインピーダンス整合抵抗 5 1 2 を具現することにより、タイミングコントローラ 5 1 1 側で眺めたインピーダンスが P C B 5 1 0 側で眺めたインピーダンスと整合がなされるようになる。

【 0 0 4 8 】

このようにインピーダンスと整合がなされると、送信される差動信号の反射波を最小化することができて、これにより高品質の信号伝送が可能で高解像度の映像を具現することができるようになる。また、インピーダンス整合抵抗をタイミングコントローラ 5 1 1 内部に具備することにより、P C B 製造単価を減らすことができる長所がある。

10

【 0 0 4 9 】

図 5 では、前記硝子基板 5 2 0 上に具現された前記伝送線路 (L O G) がすべてソースドライバ I C 5 2 2 に直接連結されるものとして示されている。

【 0 0 5 0 】

しかし、前記硝子基板 5 2 0 上に具現された前記伝送線路 (L O G) のうち一部は、前記少なくとも一つのソースドライバ I C のうちで一部に直接連結されて、残りの伝送線路は前記一部の伝送線路が連結された前記ソースドライバ I C をバイパスして残りのソースドライバ I C に連結されるように具現することも可能である。

20

【 0 0 5 1 】

図 6 は、図 5 の本発明による C O G 方式の液晶表示装置の等価モデルを示す図面である。

【 0 0 5 2 】

図 6 を参照すると、本発明による C O G 方式の液晶表示装置の等価モデルは、伝送部 5 1 1、インピーダンス整合抵抗 5 1 2、P C B 上伝送線路 5 1 3、F P C 5 3 0、L O G 5 2 4 及び受信部 5 2 2 を具備する。

【 0 0 5 3 】

伝送部の等価モデル 5 1 1 は、タイミングコントローラに対応される送信機 (T x) に対するものであり、インピーダンス整合抵抗 5 1 2 はタイミングコントローラ出力端に形成される。

30

【 0 0 5 4 】

P C B 上の伝送線路 5 1 3 や F P C 上の伝送線路 5 3 0 の場合に理想的な場合を仮定して、硝子基板 5 2 0 上部に具現された伝送線路 (L O G) 5 2 4 に比べてインピーダンスを無視できる程度に抵抗成分を有するので、単純に信号ラインとして表示した。

【 0 0 5 5 】

L O G の等価モデル 5 2 4 は、硝子基板 5 2 0 の上部に具現されて F P C の伝送線路 5 3 0 とソースドライバ I C 5 2 2 を電氣的に連結する伝送線路を定義する。受信部の等価モデル 5 2 2 は、ソースドライバ I C に対応される受信機 (R x) で定義される。

【 0 0 5 6 】

等価モデルに含まれた受動素子の電氣的特性、素子の値及び素子間の連結関係は、この分野の一般的な技術者が容易に理解することができるので、ここでは詳しく説明しない。

40

【 0 0 5 7 】

図 7 は、図 5 の本発明による C O G 方式の液晶表示装置のソースドライバ I C から検出される差動信号の波形に対するコンピュータシミュレーション結果を示す図面である。

【 0 0 5 8 】

図 7 を参考すると、ソースドライバ I C から検出される差動電圧信号の電圧差は、従来の液晶表示装置の場合に比べて本発明による C O G 方式の液晶表示装置の場合にさらに大きい値を有することが分かる。差動電圧信号の差が大きいということは、信号の論理値を決定することにおいて、その程度さらに容易であるということを意味し、これはすなわ

50

ち信号波形の品質が優秀であるということを意味する。

【 0 0 5 9 】

すなわち、本発明による C O G 方式の液晶表示装置によると、高速動作が可能であるので、従来技術による C O G 方式の液晶表示装置と違い高解像度の画質具現が可能になる。

【 0 0 6 0 】

図 8 は、本発明による C O G 方式の液晶表示装置の第 2 実施例を示す図面である。

【 0 0 6 1 】

図 8 に示された本発明による C O G 方式の液晶表示装置 5 0 0 は、前記インピーダンス整合抵抗 5 1 2 がタイミングコントローラ 5 1 1 の出力端ではない前記 P C B 5 1 0 上の伝送線路 5 1 3 の終端に具備されることを除いては、図 5 に示された C O G 方式の液晶表示装置 5 0 0 と同一である。

10

【 0 0 6 2 】

タイミングコントローラと P C B 伝送線路との間と同様に F P C 及び硝子基板上の伝送線路と P C B 伝送との間でも高速のデータ伝送のためにはインピーダンス整合が必要である。

【 0 0 6 3 】

数式 (3) は、 P C B 伝送線路と F P C 及び硝子基板上の伝送線路との間の反射係数を示す

【 0 0 6 4 】

【 数 3 】

20

$$\Gamma = \frac{Z_{PCB} - (Z_{FPC} + R_{LOG})}{Z_{PCB} + (Z_{FPC} + R_{LOG})} \quad (3)$$

【 0 0 6 5 】

この時、 P C B 伝送線路と F P C 及び硝子基板上の伝送線路との間の反射係数が 0 (z e r o) になるためには、 P C B 伝送線路の特性インピーダンス (Z_{PCB}) と硝子基板及び L O G 上の伝送線路のインピーダンス ($Z_{FPC} + R_{LOG}$) が同じくならなければならない。

【 0 0 6 6 】

図 8 に示されたところのように本発明による C O G 方式の液晶表示装置 5 0 0 は、前記 P C B 5 1 0 上の伝送線路 5 1 3 の終端にインピーダンス整合抵抗 5 1 2 を具現することにより、 P C B 5 1 0 側で眺めたインピーダンスと硝子基板 5 2 0 及び F P C 5 3 0 側で眺めたインピーダンスの間で整合がなされるようになる。

30

【 0 0 6 7 】

このようにインピーダンスと整合がなされると、送信される差動信号の反射波を最小化することができて、これにより高品質の信号伝送が可能であって、高解像度の映像を具現することができるようになる。

【 0 0 6 8 】

図 9 は、図 8 の本発明による C O G 方式の液晶表示装置の等価モデルを示す図面である。

40

【 0 0 6 9 】

図 9 に示された本発明による C O G 方式の液晶表示装置の等価モデルもインピーダンス整合抵抗 5 1 2 がタイミングコントローラ 5 1 1 の出力端ではない前記 P C B 5 1 0 上の伝送線路 5 1 3 の終端に具備されることを除いては、図 6 に示された C O G 方式の液晶表示装置の等価モデルと同一であるので、詳細な説明は省略する。

【 0 0 7 0 】

図 1 0 は、図 8 の本発明による C O G 方式の液晶表示装置のソースドライバ I C から検出される差動信号の波形に対するコンピューターシミュレーション結果を示す図面である。

【 0 0 7 1 】

50

図 10 を参考すると、図 7 に示されるものと同様に従来技術による C O G 方式の液晶表示装置に比べて本発明による C O G 方式の液晶表示装置を通過した差動信号の電圧差がさらに大きくて、これにより信号波形の品質がさらに優秀であるということが分かる。

【 0 0 7 2 】

図 1 1 は、本発明による C O G 方式の液晶表示装置の第 3 実施例を示す図面である。

【 0 0 7 3 】

図 1 1 に示された本発明による C O G 方式の液晶表示装置 5 0 0 は、前記インピーダンス整合抵抗 5 1 2 が前記 P C B 5 1 0 上の伝送線路 5 1 3 の終端ではない前記 F P C 5 3 0 上に具備されることを除いては、図 8 に示された C O G 方式の液晶表示装置 5 0 0 と同一である。

【 0 0 7 4 】

数式 (4) は、 P C B 伝送線路と硝子基板上の伝送線路との間の反射係数を示す

【 0 0 7 5 】

【 数 4 】

$$\Gamma = \frac{Z_{PCB} - R_{LOG}}{Z_{PCB} + R_{LOG}} \quad (4)$$

【 0 0 7 6 】

ここで、 P C B のインピーダンス (Z_{PCB}) と F P C のインピーダンス (Z_{FPC}) は同じ値で整合されたと仮定する。この時、 P C B 伝送線路と硝子基板上の伝送線路との間の反射係数が 0 (zero) になるためには P C B 、あるいは F P C 伝送線路の特性インピーダンス (Z_{PCB} 、 Z_{FPC}) と硝子基板上の伝送線路のインピーダンス (R_{LOG}) が同じくならなければならない。

【 0 0 7 7 】

図 1 0 に示されたところのように本発明による C O G 方式の液晶表示装置 5 0 0 は、前記 F P C 5 3 0 上にインピーダンス整合抵抗 5 1 2 を具現することにより、 P C B 5 1 0 あるいは F P C 5 3 0 側で眺めたインピーダンスと硝子基板 5 2 0 側で眺めたインピーダンスとの間で整合がなされるようになる。

【 0 0 7 8 】

このようにインピーダンス整合がなされると、送信される差動信号の反射波を最小化することができるし、これにより高品質の信号伝送が可能で高解像度の映像を具現することができるようになる。

【 0 0 7 9 】

図 1 2 は、図 1 1 の本発明による C O G 方式の液晶表示装置の等価モデルを示す図面である。

【 0 0 8 0 】

図 1 2 に示された本発明による C O G 方式の液晶表示装置の等価モデルもインピーダンス整合抵抗 5 1 2 が前記 P C B 5 1 0 上の伝送線路 5 1 3 の終端ではない前記 F P C 5 3 0 上に具備されることを除いては、図 9 に示された C O G 方式の液晶表示装置の等価モデルと同一であるので、詳細な説明は省略する。

【 0 0 8 1 】

図 1 1 の本発明による C O G 方式の液晶表示装置のソースドライバ IC から検出される差動信号の波形に対するコンピューターシミュレーション結果は、図 1 0 に示した第 2 実施例に対するコンピューターシミュレーション結果と非常に類似であるので省略する。

【 0 0 8 2 】

以上では本発明に対する技術思想を添付図面とともに叙述したが、これは本発明の望ましい実施例を例示的に説明したものであり、本発明を限定するものではない。また、本発明が属する技術分野で通常の知識を持った者なら誰も本発明の技術的思想の範疇を離脱しない範囲内で多様な変形及び模倣が可能であることは明白な事実である。

【 産業上の利用可能性 】

10

20

30

40

50

【 0 0 8 3 】

本発明によるＣＯＧ方式の液晶表示装置によると、タイミングコントローラー内部またはＰＣＢ上に具現された前記伝送線路の終端にインピーダンス整合抵抗を配置して、硝子基板上に形成された伝送線路の影響を最小化することにより、タイミングコントローラーとソースドライバＩＣとの間で高速及び高品質の信号伝送ができる長所がある。

【 0 0 8 4 】

特に、本発明によるＣＯＧ方式の液晶表示装置によると、小型及び中型液晶表示装置のみに主に適用されたチップオンガラス技術が大型の液晶表示装置にも使用可能になることにより、大型液晶表示装置の薄型化及び軽量化を具現することができるし、製造費用を減少させることができる効果がある。

【 符号の説明 】


【 0 0 8 5 】

- 5 0 0 ... 液晶表示装置、
- 5 1 0 ... 印刷回路基板、
- 5 1 1 ... タイミングコントローラー、
- 5 1 2 ... インピーダンス整合抵抗、
- 5 1 3 ... 伝送線路、
- 5 2 0 ... 硝子基板、
- 5 2 1 ... 液晶パネル、
- 5 2 2 ... ソースドライバＩＣ、
- 5 2 3 ... ゲートドライバＩＣ、
- 5 3 0 ... ＦＰＣ。


10

20


【 図 1 】




【 図 3 】




【 図 2 】




【 図 4 】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】



【図 11】



【図 12】



 フロントページの続き

(51)Int.Cl.	F I	テーマコード(参考)
	G 0 9 G 3/20 6 1 1 J	
	G 0 9 G 3/20 6 2 3 C	

(72)発明者 呉 洸一
大韓民国大田市儒城區田民洞 3 6 1 - 1 0 番地 2 0 3 号

(72)発明者 金 俊鎬
大韓民国大田市儒城區文旨洞 1 0 4 - 1 3

(72)発明者 崔 丁煥
大韓民国大田市東區三省 2 洞 3 1 9 - 1 1

F ターム(参考) 2H092 GA32 GA40 GA50 GA60 GA61 HA12 JB31 KB01 NA11 NA25
PA06
2H193 ZF35 ZF36 ZF43 ZF46 ZF51
5C006 AC21 AF50 BB15 BC11 FA51
5C080 AA10 BB05 DD27 JJ03 JJ04 JJ06

专利名称(译)	芯片在玻璃型液晶显示器件上		
公开(公告)号	JP2011242737A	公开(公告)日	2011-12-01
申请号	JP2010131215	申请日	2010-06-08
[标]申请(专利权)人(译)	硅工厂股份有限公司		
申请(专利权)人(译)	硅厂有限公司		
[标]发明人	吳洸一 金俊鎬 崔丁煥		
发明人	吳 洸一 金 俊鎬 崔 丁煥		
IPC分类号	G09G3/36 G02F1/1345 G02F1/133 G09G3/20		
CPC分类号	G02F1/136277 G09G2300/0408 G09G2370/08		
FI分类号	G09G3/36 G02F1/1345 G02F1/133.505 G09G3/20.621.M G09G3/20.680.G G09G3/20.611.J G09G3/20.623.C		
F-TERM分类号	2H092/GA32 2H092/GA40 2H092/GA50 2H092/GA60 2H092/GA61 2H092/HA12 2H092/JB31 2H092/KB01 2H092/NA11 2H092/NA25 2H092/PA06 2H193/ZF35 2H193/ZF36 2H193/ZF43 2H193/ZF46 2H193/ZF51 5C006/AC21 5C006/AF50 5C006/BB15 5C006/BC11 5C006/FA51 5C080/AA10 5C080/BB05 5C080/DD27 5C080/JJ03 5C080/JJ04 5C080/JJ06		
代理人(译)	山田卓司 田中，三夫		
优先权	1020100046582 2010-05-18 KR		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种COG（玻璃上芯片）液晶显示器，其实现高分辨率图像的显示。解决方案：本发明提供的COG（玻璃上芯片）液晶显示器实现了呈现通过在LOG（玻璃上线）剪切和时序控制器的输出端使用阻抗匹配来最大限度地减少源驱动器IC输入端的反射波，从而获得高分辨率和高质量图像玻璃基板上的传输线的电阻值，以及通过改善频率特性同时保持显示器更轻和更薄。

