

(19) 日本国特許庁 (JP)

(12) 公 開 特 許 公 報 (A)

(11) 特許出願公開番号

特開2011-70103

(P2011-70103A)

(43) 公開日 平成23年4月7日 (2011. 4. 7)

(51) Int.Cl.	F I	テーマコード (参考)
GO2F 1/1334 (2006.01)	GO2F 1/1334	2H092
GO2F 1/1343 (2006.01)	GO2F 1/1343	2H189

審査請求 未請求 請求項の数 3 O L (全 8 頁)

(21) 出願番号	特願2009-223021 (P2009-223021)	(71) 出願人	000001443
(22) 出願日	平成21年9月28日 (2009. 9. 28)		カシオ計算機株式会社
			東京都渋谷区本町 1 丁目 6 番 2 号
		(72) 発明者	下牧 伸一
			東京都八王子市石川町 2 9 5 1 番地の 5
			カシオ計算機株式会社八王子技術センター
			内
		(72) 発明者	武井 寿郎
			東京都八王子市石川町 2 9 5 1 番地の 5
			カシオ計算機株式会社八王子技術センター
			内
		F ターム (参考)	2H092 GA24 GA25 GA64 HA04 HA06
			JB31 JB33 JB79 NA04
			2H189 AA04 AA14 CA04 CA07 CA08
			HA05 HA15 LA03


(54) 【発明の名称】 液晶表示素子

(57) 【要約】

【課題】尾引き等の画質ムラを発生させずに高品位で明るい表示が安定して得られる反射型アクティブマトリクス駆動方式の高分子分散型液晶表示素子を提供する。

【解決手段】各画素電極 1 3 に画像信号電圧を供給するソースライン 1 1 の上方に、それよりも幅広の傘電極 1 4 がソースライン 1 1 を確実に覆う配置で延在配設されており、この傘電極 1 4 には、対向側の前ガラス基板 1 の内面に設けられている共通電極 1 5 に印加される共通電圧と同電位（接地電位）が印加され、ソースライン 1 1 に供給される画像信号電圧による電界が傘電極 1 4 によりシールドされ、画素列間領域 D2 に挟持される高分子分散液晶層 1 6 には及ばない。

【選択図】 図 2



【特許請求の範囲】**【請求項 1】**

表示の観察側に配置される第 1 の基板と、
前記第 1 の基板に対向配置された第 2 の基板と、
高分子材料中に液晶が分散された状態で保持されてなり、前記第 1 の基板と前記第 2 の基板の対向する各内面間に挟持された高分子分散型液晶層と、
前記第 2 の基板上に絶縁層を介しマトリクス配置された透明導電膜からなる複数の画素電極と、
隣り合う前記画素電極の列間に配設され、複数の前記画素電極に液晶を駆動する信号電圧を供給する複数の信号線と、
前記信号線と前記信号電圧を供給すべき複数の画素電極間にそれぞれ介設された複数のスイッチング素子と、
前記第 1 の基板の内面に被設され、コモン電圧が印加される透明導電膜からなる共通電極と、
前記第 2 の基板側の複数の前記信号線上にそれぞれ絶縁層を介して配設され、前記コモン電圧が印加される複数のシールド電極とを、有することを特徴とする液晶表示素子。

10

【請求項 2】

前記シールド電極は、前記画素電極と同じ材料の透明導電膜からなり、前記画素電極が設けられている絶縁膜表面に配設されていることを特徴とする請求項 1 記載の液晶表示素子。

20

【請求項 3】

前記高分子分散型液晶は、ポリマネットワーク型液晶であることを特徴とする請求項 1 または請求項 2 に記載の液晶表示素子。

【発明の詳細な説明】**【技術分野】****【0001】**

この発明は、アクティブマトリクス駆動方式の液晶表示素子に関する。

【背景技術】**【0002】**

近年、携帯情報端末などのモバイル機器の発達に伴い、低消費電力かつ高品位画質の表示素子への需要が高まっている。このような要望を満たすフラットパネルディスプレイとして、バックライトが不要で消費電力の小さい反射型液晶表示素子が挙げられる。しかしながら、現在一般的に用いられているツイストネマチック（TN；Twisted Nematic）モードあるいはスーパーツイストネマチック（STN；Super-Twisted Nematic）モードの液晶表示素子は、いずれも偏光板を用いなければならないので、光利用効率が低く、反射型のディスプレイとして用いる場合には非常に暗いという問題がある。

30

【0003】

偏光板を用いない液晶表示方法として、電界により入射光に対する作用を散乱状態（明表示）と透過状態（暗表示）とに切り替え制御する光散乱型表示モードが挙げられる。光散乱型表示モードのうちでも、特許文献 1 に示されるようなアクティブマトリクス駆動方式の高分子分散型液晶（PDLC；Polymer Dispersed Liquid Crystal）が、電子ペーパーへの応用の面等で注目されている。

40

【先行技術文献】**【特許文献】****【0004】**

【特許文献 1】特開平 5 - 165019 号公報

【発明の概要】**【発明が解決しようとする課題】****【0005】**

反射型・アクティブマトリクス駆動方式の高分子分散型液晶表示素子においては、通常

50

、表示を明るくするために信号線や走査線上に遮光膜を配置しないため、信号線や走査線上の液晶分子の配向を制御できないドメインに起因する尾引き等の画質ムラが発生して表示品位が低下するという問題を有している。

【 0 0 0 6 】

本発明の目的は、尾引き等の画質ムラを発生させずに高品位で明るい表示が安定して得られる反射型アクティブマトリクス駆動方式の高分子分散型液晶表示素子を提供することである。

【課題を解決するための手段】

【 0 0 0 7 】

本発明の請求項 1 に記載された液晶表示素子は、表示の観察側に配置される第 1 の基板と、前記第 1 の基板に対向配置された第 2 の基板と、高分子材料中に液晶が分散された状態で保持されてなり、前記第 1 の基板と前記第 2 の基板の各内面間に挟持された高分子分散型液晶と、前記第 2 の基板の内面上に配設された反射電極と、前記反射電極上に絶縁層を介しマトリクス配置された透明導電膜からなる複数の画素電極と、前記複数の画素電極間に配設された各画素電極に信号電圧を供給する複数の信号線と、前記信号線と前記各画素電極間にそれぞれ介設されたスイッチング素子と、前記複数の画素電極間に前記信号線に直交させて配設され、前記スイッチング素子に走査電圧を供給する複数の走査線と、前記第 1 の基板の内面に被設され、コモン電圧が印加される透明導電膜からなる共通電極と、前記第 2 の基板側の複数の前記信号線及び / 又は前記走査線上にそれぞれ絶縁層を介して配設され、前記コモン電圧が印加される複数のシールド電極とを、有することを特徴とするものである。

10

20

【 0 0 0 8 】

請求項 2 に記載の発明は、請求項 1 の液晶表示素子において、前記シールド電極が前記画素電極と同じ材料の透明導電膜からなり前記画素電極が設けられている絶縁膜表面に配設されていること、を特徴とするものである。

【 0 0 0 9 】

請求項 3 に記載の発明は、請求項 1 又は請求項 2 の液晶表示素子において、前記高分子分散型液晶がポリマネットワーク型液晶であること、を特徴とするものである。

【発明の効果】

【 0 0 1 0 】

本発明によれば、尾引き等の画質ムラを発生させずに高品位で明るい表示が安定して得られる反射型アクティブマトリクス駆動方式の高分子分散型液晶表示素子が得られる。

30

【図面の簡単な説明】

【 0 0 1 1 】

【図 1】本発明の一実施形態としての P N L C D を示す部分拡大平面図である。

【図 2】(a) は透過状態を示す図 1 の II - II 線断面図で、(b) は散乱状態を示す図 1 の模式的 II - II 線断面図である。

【図 3】(a) は本発明の一実施形態としての P N L C D による表示を示す平面図、(b) は比較例としての P N L C D による表示を示した平面図である。

【図 4】上記比較例としての P N L C D の動作を示す模式的断面図で、(a) はオン（透過）表示状態、(b) はオン表示の無い画素列におけるオフ（散乱）表示状態、(c) はオン表示と同じ画素列におけるオフ表示状態、をそれぞれ示している。

40

【発明を実施するための形態】

【 0 0 1 2 】

図 2 (a) において、対向配置される一对のガラス基板 1、2 のうち、表示の観察側に位置させる前ガラス基板 1 とは反対側の後ガラス基板 2 の内面（対向側表面）には、補助容量電極 3 が配設されている。この補助容量電極 3 は反射電極を兼ねるものであり、したがって、その表面は鏡面に形成されている。

【 0 0 1 3 】

また、この後ガラス基板 2 の内面には、マトリクス配置される画素毎に配設されるスイ

50

ッチング素子としてのTFT (Thin Film Transistor) の配設位置に対応させてゲート電極4 (図1参照) が配設され、これらゲート電極4を同時走査行毎に電気接続する複数のゲートライン5が互いに平行に延在設置されている。補助容量電極3、ゲート電極4、及びゲートライン5は、アルミニウム合金等の同一の金属材料を用いて厚さ100~300nmの薄膜に同一工程で一括形成される。

【0014】

上述の補助容量電極3とゲート電極4及びゲートライン5を覆って、ゲート絶縁膜6が被着されている。このゲート絶縁膜6は、窒化珪素を材料として厚さが300~600nmの透明薄膜に形成されている。

【0015】

ゲート絶縁膜6表面の前記ゲート電極4の上方位置に、SiNやSiO₂等の誘電体材料からなる厚さが250~500nmのアモルファスシリコンa-Si膜7 (図1参照) が島状にパターニング形成され、このa-Si膜7の一部を重ねてソース電極8とドレイン電極9が向かい合わせて配設されている。これらソース電極8とドレイン電極9は、Mo合金等の金属材料を用いて膜厚が100~300nmにパターン形成されている。

【0016】

また、ゲート絶縁膜6表面には、複数のソースライン11が、画素がマトリクス配設される表示領域の前記ゲートライン5と直交する方向の画素列間に、互いに平行に延設されている。ソースライン11は、各画素にスイッチング素子としてのTFTを介して画像信号を供給するものであり、前記ソース電極と同一材料のMo合金を用い同一工程で一括形成されている。

【0017】

ソース電極8とドレイン電極9及びソースライン11を覆って、層間絶縁膜12が被設されている。この層間絶縁膜12も前記ゲート絶縁膜6と同様に、窒化珪素を材料として厚さが100~200nmの透明薄膜に形成されている。

【0018】

層間絶縁膜12の表面には、複数の画素電極13がマトリクス配置で形成されている。画素電極13は、ITO (indium tin oxide) 等の透明導電材料を用いて膜厚が50~100nmの透明導電膜にパターン形成されており、この1個の画素電極13の設置範囲が1個の画素となる。

【0019】

そして、層間絶縁膜12の表面で各ソースライン11の上方には、傘電極14がそれぞれ配設されている。傘電極14は、画素電極13と同じ材料のITOを用いて同一膜厚の透明導電膜に同一工程で一括形成されている。これにより、傘電極14を設けることによる原材料費や工数のアップが回避される。

【0020】

この傘電極14は、下方のソースライン11を覆ってソースライン11に供給される画像信号電圧による電界を液晶の配向に影響を及ぼさないようにシールドするために設けられており、したがって、その幅w1がソースライン11の幅w2よりも十分に大きい寸法に設定され、各ソースライン11を確実に覆うことができる構成となっている。これら傘電極14には、次に述べる共通電極に印加されるコモン電圧と同じ電圧が印加される。

【0021】

前ガラス基板1の内面には、共通電極15が同じ膜厚で一様に被着形成されている。共通電極15は、画素電極13と同様に透明導電材料のITOを用いて1枚の薄膜に被着形成されている。そして、この共通電極15には、所定のコモン電圧が印加されている。

【0022】

共通電極15に印加されるコモン電圧は、後ガラス基板2側の画素電極13との間に液晶駆動用の電界を形成するために印加されるものであり、通常は接地電位等の安定電圧に設定される。したがって、画素電極13との対向領域つまり画素領域D1では、画素電極13にソースライン11を通じて所定電位のオン電圧が印加された際には、画素領域にオ

10

20

30

40

50

ン電圧に見合った電界が形成される。ここで、ソースライン 11 が延設されている隣り合う画素列の間（画素列間）と共通電極 15 との対向領域つまり画素列間領域 D2 には、ソースライン 11 を覆って傘電極 14 が配設され、この傘電極 14 には共通電極 15 に印加されるコモン電圧と同電位の電圧が印加されているから、傘電極 14 と共通電極 15 との対向領域つまり画素列間領域 D2 には常時安定して電界が形成されない。なお、ソースライン 11 には入力画像信号に応じた画像信号電圧が供給されているが、十分に幅 w1 が広い傘電極 14 により確実に覆われているから、ソースライン 11 と傘電極 14 間に電界を形成するだけで、共通電極 15 との間に電界が形成されることはない。

【0023】

一对のガラス基板 1、2 間には、高分子材料中に液晶が分散保持されてなる高分子分散型液晶 16 が挟持されている。本実施形態では、高分子分散型液晶としてスポンジのようにネット状に形成された多数の空隙内に液晶が充填されたポリマネットワーク型液晶（以下、PNLC という）が用いられている。この PNLC は、液晶材料と光重合性化合物（モノマー）との混合物を一对のガラス基板 1、2 間に挟み、一定の条件下で紫外線を照射することにより得られる。紫外線の照射により相分離が起こり、光重合性化合物が光重合によって高分子に変化するとともに、架橋結合により、微細なドメイン 161（液晶が満たされた高分子の空隙）を無数に有するポリマネットワーク（PN: Polymer Network）が液晶中に形成される。このような PNLC を用いた表示素子（PNLCD）は、一般的な液晶表示素子（LCD）で必要となる配向膜や配向処理が不要であり、偏光板や位相差フィルムなども不要となるため、単純な構造とすることができ、また、偏光板による光損失が生じないため、明るさの点で、TN 型液晶表示素子などよりも優れている。

【0024】

次に、上述のように構成された本実施形態の PNLCD による表示動作について説明する。

【0025】

まず、図 2（a）示されるように、ゲート電極に走査信号電圧が供給されて TFT がオン状態となり、ソースライン 11 を通じて画素電極 13 にオン信号電圧が供給されたオン表示状態においては、画素領域 D1 にはオン信号電圧に基づく電界が形成され、画素領域 D1 におけるドメイン 161 中の液晶分子が電界方向に配向し、ドメイン 161 中の液晶層とポリマネットワーク層 162 の屈折率がほぼ一致して画素領域 D1 が透明状態になる。したがって、前ガラス基板 1 側から画素領域 D1 に入射した光は、そのまま透過して反射電極を兼ねる補助容量電極 3 により反射され再び画素領域 D1 を透過して前ガラス基板 1 から外部に出射される。この出射光は、補助容量電極 3 の鏡面化された反射面によるミラー反射光である。

【0026】

次に、図 2（b）に示されるように、画素電極 13 に共通電極 15 に印加されているコモン電圧と略同じ電圧レベルのオフ電圧が印加されたオフ表示状態では、画素領域 D1 に電界が形成されないから、ドメイン 161 中の液晶分子は各ドメイン 161 毎に任意の方向に配向し、ドメイン 161 中の液晶層とポリマネットワーク層 162 の屈折率が一致せず画素領域 D1 が光散乱状態になる。したがって、前ガラス基板 1 側から画素領域 D1 に入射した光は、その大部分が散乱されて前ガラス基板 1 から出射する。その結果、画素領域 D1 は白表示となる。

【0027】

ここで、画素列間領域 D2 は、上述したオン表示状態時及びオフ表示状態時の何れの場合においても、ソースライン 11 に供給される画像信号電圧に拘わらず、その電界が傘電極 14 によりシールドされているから常に無電界状態であり、したがって、画素電極列間領域 D2 におけるドメイン 161 中の液晶分子は各ドメイン 161 毎に任意の方向に配向し、オフ表示状態の画素領域 D1 と同様に入射光を散乱させて白表示となっている。

【0028】

10

20

30

40

50

図 3 (a) は、本実施形態の P N L C D における表示画面を示す平面図であり、ミラー表示エリア A 1 と白表示エリア A 2 からなる 2 色調表示となる。白表示エリア A 2 は、ミラー表示エリア A 1 と同列エリア A 21 であっても、異なる列のエリア A 22 であっても、共に同じ図 2 (b) に示す白表示状態となり、従って背景表示の白表示エリアにスジ等の画像ムラは発生していない。

【 0 0 2 9 】

ここで、比較例として、本実施形態の P N L C D から傘電極 1 4 を省いた P N L C D による表示動作を説明する。この場合、傘電極が設けられていないから、画素列間領域 D 2 には、ソースライン 1 1 に供給される画像信号電圧に応じて電界が形成される。

【 0 0 3 0 】

まず、オン表示状態について説明すると、図 4 (a) に示すように、オン表示画素エリアの画素領域 D 1 には画素電極 1 3 に印加されるオン信号電圧に基づくオン電界が形成され、画素領域 D 1 はドメイン 1 6 1 の液晶分子がオン電界の方向に配向したオン表示状態つまり補助容量電極 3 の反射光によるミラー表示となる。

【 0 0 3 1 】

このオン表示画素エリアにおける画素列間領域 D 2 には、ソースライン 1 1 に供給される信号電圧とコモン電圧による電界が形成されている。ソースライン 1 1 には、接続された画素列のオン表示画素に供給するオン信号電圧とオフ表示画素に供給するオフ信号電圧が表示画像情報に応じて適宜供給されており、したがって、液晶分子を配向させる実効電圧は、表示画像によって異なるものの、オン電圧とオフ電圧との間の電圧となる。その結果、この画素列間領域 D 2 のドメイン 1 6 1 における液晶分子は、形成された電界に沿って或る程度配向した中間配向状態となり、表示もオフ表示の白とは異なり、ソースライン 1 1 による反射光や補助容量電極 3 によるミラー反射光が混じった中間階調表示 (グレー表示) となる。

【 0 0 3 2 】

次に、オフ表示状態については、上述のオン表示画素エリアと同列 (同じソースライン 1 1 に接続された画素列) の画素エリア (以下、同列画素エリアという) と、オン表示画素エリアとは異なる列の画素 (以下、異列エリア画素という) とでは、表示状態が異なる。

【 0 0 3 3 】

図 4 (b) に示す異列画素エリア、 (c) に示す同列画素エリア、共に、画素電極 1 3 に印加される電圧はオフ電圧であり、したがって、それぞれの画素領域 D 1 は光散乱状態の白表示となっている。

【 0 0 3 4 】

しかし、図 4 (b) に示す異列画素エリアの画素列間領域 D 2 では、常にソースライン 1 1 にオフ電圧が供給されているのに対し、図 4 (c) に示す同列画素エリアの画素列間領域 D 2 では、ソースライン 1 1 にオン電圧とオフ電圧が表示画像情報に応じて適宜供給されている。

【 0 0 3 5 】

したがって、図 4 (c) に示されるように、同列画素エリアの画素列間領域 D 2 にはオン電圧とオフ電圧との間の実効電圧が印加され、中間配向状態による中間階調表示となるのに対し、図 4 (b) に示されるように、異列画素エリアの画素列間領域 D 2 では、常にオフ電圧が印加されているから、散乱配向状態による白表示となる。

【 0 0 3 6 】

即ち、図 4 (b) に示すように、共に画素電極にオフ電圧が印加された白表示エリア A 2 であっても、オン表示のミラー表示エリア A 1 に対して異列の白表示エリア A 22 と同列の白表示エリア A 21 とでは、それぞれの画素列間領域 D 2 における液晶分子の配向状態が異なるため、エリア全体としては異なる表示となる。

【 0 0 3 7 】

その結果、図示されるようにオン表示のミラー表示エリア A 1 と同列の白表示エリア A 2

10

20

30

40

50

1は、画素領域D1の散乱配向による白表示に画素列間領域D2の中間配向による中間階調のグレー表示が加味され、全体として白表示に近いグレー表示となり、異列の混色の無い白表示エリアA22（背景表示エリア）に対して表示ムラとなる。この表示ムラは、ミラー表示画素列と同列の縦スジ状に発生する。

【0038】

このような比較例としてのPNLCDに対し、本発明の一実施形態としてのPNLCDでは、各ソースライン11の上方にソースライン11の幅よりも充分に広い幅を備え共通電極15に共通接続された傘電極14を配設したから、画素電極13に印加される電圧に係らず常に画素列間領域D2が無電界状態に維持される。したがって、オン表示画素エリア以外のオフ表示画素エリア（背景表示エリア）が縦スジの無い均一な白表示となる高度なミラー表示の画像品質を安定して得ることができる。

10

【0039】

なお、本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、前記実施形態では、画素電極13を透明導電膜として光を透過させ、その背面に配設した補助容量電極3の鏡面化した表面で反射させてミラー表示を行う構成としたが、これに限らず、画素電極をアルミニウム等の金属材料で形成してその表面を鏡面化し、その鏡面で高分子分散液晶層を透過した光を反射させる構成としてもよい。これにより、反射面が表示面（前ガラス基板1の外面）に対してより近くなるため、視差が軽減される。

【0040】

また、補助容量電極とは別に特定色の反射面を備えた反射板を別個に設けることにより、ミラー反射表示以外の反射表示を得ることができる。

20

【0041】

加えて、ガラス基板間に挟持する高分子分散型液晶層としては、PNLCに限らず、ポリマ層中に気泡状に分散形成された空隙（ドロップレット）内に液晶が充填され、PNLCよりも液晶の混合割合が小さい所謂ドロップレットタイプの高分子分散型液晶層を用いてもよいことは、勿論である。

【符号の説明】


【0042】

- 1 前ガラス基板
- 2 後ガラス基板
- 3 補助容量電極
- 4 ゲート電極
- 5 ゲートライン
- 6 ゲート絶縁膜
- 7 アモルファスシリコン膜
- 8 ソース電極
- 9 ドレイン電極
- 11 ソースライン
- 12 層間絶縁膜
- 13 画素電極
- 14 傘電極
- 15 共通電極
- 16 高分子分散型液晶層
- 161 ドメイン
- 162 ポリマーネット層


30

40

【圖 2】




(a)




(b)

【图 4】



(a)



(b)

