

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5756860号
(P5756860)

(45) 発行日 平成27年7月29日 (2015. 7. 29)

(24) 登録日 平成27年6月5日 (2015. 6. 5)

(51) Int. Cl.

F I

GO 2 F 1/1343 (2006. 01)

GO 2 F 1/1343

GO 2 F 1/1337 (2006. 01)

GO 2 F 1/1337

GO 2 F 1/1368 (2006. 01)

GO 2 F 1/1368

請求項の数 5 (全 20 頁)

(21) 出願番号 特願2013-527999 (P2013-527999)
 (86) (22) 出願日 平成24年8月3日 (2012. 8. 3)
 (86) 国際出願番号 PCT/JP2012/069798
 (87) 国際公開番号 W02013/021929
 (87) 国際公開日 平成25年2月14日 (2013. 2. 14)
 審査請求日 平成26年2月19日 (2014. 2. 19)
 (31) 優先権主張番号 特願2011-175465 (P2011-175465)
 (32) 優先日 平成23年8月10日 (2011. 8. 10)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 000005049
 シャープ株式会社
 大阪府大阪市阿倍野区長池町 2 2 番 2 2 号
 (74) 代理人 110000914
 特許業務法人 安富国際特許事務所
 (72) 発明者 古川 智朗
 日本国大阪府大阪市阿倍野区長池町 2 2 番
 2 2 号 シャープ株式会社内
 (72) 発明者 久田 祐子
 日本国大阪府大阪市阿倍野区長池町 2 2 番
 2 2 号 シャープ株式会社内
 (72) 発明者 浅田 勝滋
 日本国大阪府大阪市阿倍野区長池町 2 2 番
 2 2 号 シャープ株式会社内

最終頁に続く

(54) 【発明の名称】 液晶ディスプレイ

(57) 【特許請求の範囲】

【請求項 1】

第一の基板と、前記第一の基板に対向する第二の基板と、前記第一の基板及び前記第二の基板の間に設けられ、液晶分子を含む液晶層とを備え、
 前記第一の基板は、第一の電極と、前記第一の電極上に設けられた絶縁膜と、前記絶縁膜上に設けられた第二の電極とを含み、
 前記第二の電極には、画素内に設けられた複数のスリットが形成され、
 前記第一の電極は、前記複数のスリットに対向し、
 前記複数のスリットは、互いに平行であり、
 前記複数のスリットは各々、第一の方向に延びる第一の直線部分と、前記第一の直線部分の一端に繋がり、第二の方向に延びる第二の直線部分と、前記第一の直線部分及び前記第二の直線部分が互いに繋がる領域において屈曲した屈曲部とを含み、
 前記複数の第一直線部分の他端は、同じ直線上にあり、
 前記複数のスリットの中で前記画素内において一方の端にあるスリットを第一のスリットとすると、
 前記第一のスリットの隣のスリットは、第一の直線部分及び第二の直線部分が前記第一のスリット側に屈曲し、
 前記第一のスリットからより遠いスリットほど、前記第一の直線部分の長さは、より短く、
 電圧無印加時の前記液晶分子の配向方向を初期配向方向とすると、

10

20

前記第一の方向及び前記第二の方向は各々、前記初期配向方向と異なり、
前記第一の方向と前記初期配向方向とのなす角は、前記第二の方向と前記初期配向方向とのなす角よりも大きく、
前記第一の直線部分は、前記第二の直線部分よりも短い液晶ディスプレイ。

【請求項 2】

第一の基板と、前記第一の基板に対向する第二の基板と、前記第一の基板及び前記第二の基板の間に設けられ、液晶分子を含む液晶層とを備え、
前記第一の基板は、第一の電極と、前記第一の電極上に設けられた絶縁膜と、前記絶縁膜上に設けられた第二の電極とを含み、
前記第二の電極には、画素内に設けられた複数のスリットが形成され、
前記第一の電極は、前記複数のスリットに対向し、
前記複数のスリットは、互いに平行であり、
前記複数のスリットは各々、第一の方向に延びる第一の直線部分と、前記第一の直線部分の一端に繋がり、第二の方向に延びる第二の直線部分と、前記第一の直線部分及び前記第二の直線部分が互いに繋がる領域において屈曲した屈曲部とを含み、
前記複数の第一直線部分の他端は、同じ直線上にあり、
前記複数のスリットの中で前記画素内において一方の端にあるスリットを第一のスリットとすると、
前記第一のスリットの隣のスリットは、第一の直線部分及び第二の直線部分が前記第一のスリット側に屈曲し、
前記第一のスリットからより遠いスリットほど、前記第一の直線部分の長さは、より短く、

10

20

電圧無印加時の前記液晶分子の配向方向を初期配向方向とすると、
前記第一の方向及び前記第二の方向は各々、前記初期配向方向と異なり、
前記第一の方向と前記初期配向方向とのなす角は、 $20 \sim 40^\circ$ であり、
前記第二の方向と前記初期配向方向とのなす角は、 $3 \sim 10^\circ$ であり、
前記直線は、第一の直線であり、
前記複数のスリットの前記屈曲部は、同じ第二の直線上にあり、
前記第一の直線と前記第二の直線とのなす角は、 $5 \sim 15^\circ$ である液晶ディスプレイ。

30

【請求項 3】

第一の基板と、前記第一の基板に対向する第二の基板と、前記第一の基板及び前記第二の基板の間に設けられ、液晶分子を含む液晶層とを備え、
前記第一の基板は、第一の電極と、前記第一の電極上に設けられた絶縁膜と、前記絶縁膜上に設けられた第二の電極とを含み、
前記第二の電極には、画素内に設けられた複数のスリットが形成され、
前記第一の電極は、前記複数のスリットに対向し、
前記複数のスリットは、互いに平行であり、
前記複数のスリットは各々、第一の方向に延びる第一の直線部分と、前記第一の直線部分の一端に繋がり、第二の方向に延びる第二の直線部分と、前記第一の直線部分及び前記第二の直線部分が互いに繋がる領域において屈曲した屈曲部とを含み、
前記複数の第一直線部分の他端は、同じ直線上にあり、
前記複数のスリットの中で前記画素内において一方の端にあるスリットを第一のスリットとすると、
前記第一のスリットの隣のスリットは、第一の直線部分及び第二の直線部分が前記第一のスリット側に屈曲し、
前記第一のスリットからより遠いスリットほど、前記第一の直線部分の長さは、より短く、
前記複数のスリットは各々、前記第一の直線部分の前記他端に繋がり、第三の方向に延びる第三の直線部分を更に含み、
前記第一の直線部分及び前記第三の直線部分は、V字状に設けられる液晶ディスプレイ。

40

50

【請求項 4】

電圧無印加時の前記液晶分子の配向方向を初期配向方向とすると、
前記第三の方向と前記初期配向方向とのなす角は、 $20 \sim 40^\circ$ であり、
前記複数のスリットは各々、前記第三の直線部分の前記第一の直線部分に繋がらない方の
端に繋がり、第四の方向に延びる第四の直線部分と、前記第三の直線部分及び前記第四の
直線部分が互いに繋がる領域において屈曲した第二の屈曲部とを更に含み、
前記直線は、第一の直線であり、
前記複数のスリットの前記第二の屈曲部は、同じ第三の直線上にあり、
前記第一の直線と前記第三の直線とのなす角は、 $5 \sim 15^\circ$ であり、
前記第四の方向と前記初期配向方向とのなす角は、 $3 \sim 10^\circ$ である請求項 3 記載の液晶
ディスプレイ。

10

【請求項 5】

前記第二の電極は、前記複数のスリットに隣接する 3 以上の線状部分と、前記 3 以上の線
状部分を互いに接続する接続部とを含み、
前記第一の直線部分は、前記接続部に隣接する請求項 1 又は 2 記載の液晶ディスプレイ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶ディスプレイに関する。より詳しくは、横電界方式の液晶ディスプレイに
好適な液晶ディスプレイに関するものである。

20

【背景技術】

【0002】

薄膜トランジスタ (TFT) に代表されるアクティブ素子を用いたアクティブマトリクス
型液晶ディスプレイは薄い、軽量という特徴とブラウン管に匹敵する高画質という点から
、表示装置として広く普及している。このような液晶ディスプレイの表示方式には、大別
して、次の 2 通りの表示方式が知られている。

【0003】

1 つは、縦電界方式である。この方式では、基板面にほぼ垂直な方向の電界により液晶層
を駆動し、液晶層に入射した光を変調して表示する。縦電界方式の液晶モードとしては、
TN (Twisted Nematic) モード、MVA (Multi-domain
Vertical Alignment) モード等が知られている。

30

【0004】

もう 1 つは、横電界方式である。この方式では、基板面にほぼ平行な方向の電界により液
晶層を駆動する。横電界方式の液晶モードとしては、IPS (In-plane
Switching) モード、FFS (Fringe Field Switching) モー
ド等が知られている。

【0005】

IPS モードの具体例としては、例えば、第 1 基板上に、互いに直交して第 1、第 2、第
3 領域に区分される単位画素を定義する複数本のゲート配線及びデータ配線と、ゲート配
線及びデータ配線の交差点に形成される薄膜トランジスタと、ゲート配線に平行する共
通配線と、共通配線から分岐し、第 1 領域で第 1 角度に、第 2 領域で第 2 角度に、第 3 領
域で第 3 角度に折り曲げられた共通電極と、薄膜トランジスタのドレイン電極と連結され
、共通電極に平行に形成された画素電極と、第 1 基板とこれに対向する第 2 基板との間に
形成された液晶層と、を備える液晶ディスプレイが開示されている (例えば、特許文献 1
参照。)。

40

【0006】

FFS モードの具体例としては、スリット状開口を「く」字状にして、異なる方向のスリ
ット状開口を連結する横電界方式の液晶表示パネルが開示されている (例えば、特許文献
2 参照。)。また、第 1 方向に延びた直線部を挟んで第 1 方向とは異なる第 2 方向に延び
た第 1 スリットと、第 1 方向及び第 2 方向とは異なる第 3 方向に延びた第 2 スリットとが

50

形成された電極を備えた液晶ディスプレイが開示されている（例えば、特許文献 3 参照。）。

【先行技術文献】

【特許文献】

【0007】

【特許文献 1】特開 2007 - 11259 号公報

【特許文献 2】特開 2010 - 102284 号公報

【特許文献 3】特開 2010 - 256547 号公報

【発明の概要】

【発明が解決しようとする課題】

10

【0008】

横電界方式の液晶ディスプレイは、互いに平行な複数のスリットが形成された電極（例えば、画素電極）を備え、この電極を用いて横電界を発生させる。また、そのパネル透過率は、スリットの幅（ S ）と、スリット間の電極（線状部分）の幅（ L ）と、それらの和（ $S + L$ ）とに依存して変化する。一般的に、 L と S の和が小さくなるとパネル透過率は高くなる。しかしながら、製造プロセスにおいて制約があるため、 L 及び S を所定値よりも小さくすることができず、実際に得られるパネル透過率には限界があった。これは以下の理由による。スリットを形成する際のフォトリソグラフィ工程で使われるフォトマスクに形成できるパターンの最小幅と、実際にフォトリソグラフィ工程で使用される装置によって形成可能なパターンの最小幅とに制限があるためである。

20

【0009】

以下、本発明者らが検討した比較形態 1 に係る FFS モードの液晶ディスプレイを参照して、従来の FFS モードの課題について説明する。図 10 は、比較形態 1 に係る FFS モードの液晶ディスプレイのアクティブマトリクス基板の平面模式図である。なお、特許文献 2 の図 9 及び特許文献 3 の図 6 には、比較形態 1 に類似する形態が図示されている。

【0010】

比較形態 1 に係る液晶ディスプレイは、アクティブマトリクス基板（アレイ基板）510 と、アレイ基板に対向する対向基板（図示せず）と、両基板の間に設けられた水平配向型の液晶層（図示せず）とを備える。アレイ基板 510 は、図 10 に示すように、データバスライン 513 と、ゲートバスライン 551 と、TF T 553 と、共通電極 515 と、共通電極 515 上に形成された絶縁膜（図示せず）と、この絶縁膜上に形成された画素電極 517 とを含む。液晶分子の初期配向方向、すなわち電圧無印可時の配向方向は、図 10 の上下方向に設定されている。

30

【0011】

各画素電極 517 には互いに平行な複数のスリット 530 が形成されて、共通電極 515 は、スリット 530 に対向している。画素電極 517 及び共通電極 515 の間に印可される電圧を制御することによって、液晶分子の配向、より詳細には回転を制御する。画素電極 517 は、互いに平行な複数の線状部分 518 と、線状部分を互いに接続する接続部分 519、520 とを含む。

【0012】

40

スリット 530 は、上下対称な形状を有し、スリット 530 は各々、直線部分（主部）531、532 と、主部 531、532 を互いに接続し、2つの直線部分を V 字状に連結して形成された部分（V 字部）533 と、主部 531、532 及び接続部分 519、520 の間にそれぞれ設けられた線状部分（副部）534、535 とを含む。このように、スリット 530 は各々、副部 534 及び主部 531 の間と、主部 531 及び V 字部 533 の間と、主部 532 及び V 字部 533 の間と、主部 532 及び副部 535 の間とで屈曲しており、更に、V 字部 533 は 1つの屈曲部を含むことから、スリット 530 は各々、5つの屈曲部を有する。また、V 字部 533 及び副部 534、535 の上下方向に対するなす角は、主部 531、532 のそれよりも大きく設定されている。

【0013】

50

V字部533及び副部534、535は、補助的な部分であり、主部531、532を含む領域において液晶層に含まれる大部分の液晶分子の配向が制御される。主部531を含む領域と、主部532を含む領域とでは、液晶分子の回転方向が逆になるため、両領域の間では液晶分子の配向がぶつかってしまう。そこで、両領域の間に上下方向に対するなす角が相対的に大きいV字部533を設けることによって、両領域の間で液晶分子が配向しやすくなる。また、接続部分519の近傍では、接続部分519から発生する電界に起因して液晶分子の配向が乱れる可能性がある。そこで、接続部分519と主部531の間に上下方向に対するなす角が相対的に大きい副部534を設けることによって、接続部分519の近傍で液晶分子の配向が乱れるのを抑制することができる。同じ理由で副部535も設けられている。以上の結果、液晶ディスプレイの画面に外部から局所的に圧力が加わり（例えば、画面が指で押され）、該圧力に起因する液晶分子の配向の局所的な乱れ、すなわち、表示の局所的な乱れが発生したとしても、これらの乱れを早く回復することができる。

10

【0014】

しかしながら、比較形態1では以下に示すような課題があった。

スリット530は、互いに平行に設けられ、互いに同じ平面形状であるため、V字部533及び副部534、535の幅Sは、主部531、532の幅Sよりも小さくなる。また、画素電極517の線状部分518の幅Lは、主部531、532を形成する部分よりもV字部533、副部534、535を形成する部分において細くなってしまう。そのため、パネル透過率を向上する観点から、主部531、532を含む領域においてL及びSをプロセス上、許容される限界まで小さくすると、V字部533を含む領域と、副部534、535を含む領域とにおいてL及びSが許容される限界を超えてしまう。この場合、プロセスのばらつきに起因する種々の不具合が発生する可能性がある。具体的には、例えば、パネル毎に輝度がばらついたり、同じパネルであったとしても表示ムラが発生したりすることがある。このような不具合が発生する原因としては、マスクのアライメントのずれ、パターンの幅の変化等が考えられる。

20

【0015】

他方、このような不具合の発生を抑制する観点から、V字部533を含む領域と、副部534、535を含む領域とにおいてL及びSを許容される限界を超えない範囲内に設定すると、主部531、532を含む領域においてL及びSが大きくなってしまい、表示性能の低下、例えば、パネル透過率の減少を生じてしまう。

30

【0016】

上述したように、従来のFFSモードでは、プロセスのばらつきに起因する不具合の抑制と、表示性能の向上とを両立することが困難であった。

【0017】

本発明は、上記現状に鑑みてなされたものであり、プロセスのばらつきに起因する不具合の抑制と、表示性能の向上とが可能な液晶ディスプレイを提供することを目的とするものである。

【課題を解決するための手段】

【0018】

40

本発明者らは、プロセスのばらつきに起因する不具合の抑制と、表示性能の向上とが可能な液晶ディスプレイについて種々検討したところ、互いに平行な複数のスリットの各々に、第一の方向に延びる第一の直線部分と、第一の直線部分の一端に繋がり、第二の方向に延びる第二の直線部分と、第一の直線部分及び第二の直線部分が互いに繋がる領域において屈曲した屈曲部とを設け、複数の第一直線部分の他端を同じ直線上に配置し、複数のスリットの中で画素内において一方の端にあるスリットを第一のスリットとし（ただし、第一のスリットの隣のスリットは、第一の直線部分及び第二の直線部分が第一のスリットに近づくように、屈曲している）、第一のスリットからより遠いスリットほど第一の直線部分の長さをより短くすることにより、第一の直線部分を含む領域におけるL及びSと、第二の直線部分を含む領域におけるL及びSとの差を小さくでき、例えば、第二の直線部分

50

を含む領域のL及びSが許容される限界に近い大きさであっても、第一の直線部分を含む領域のL及びSが許容される限界を超えてしまうことを防ぐことができることを見いだした。その結果、プロセスのばらつきに起因してスリットのパターンが変化することを抑制でき、また、透過率の向上が可能であることを見だし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

【0019】

すなわち、本発明の一側面は、第一の基板と、前記第一の基板に対向する第二の基板と、前記第一の基板及び前記第二の基板の間に設けられ、液晶分子を含む液晶層とを備え、前記第一の基板は、第一の電極と、前記第一の電極上に設けられた絶縁膜と、前記絶縁膜上に設けられた第二の電極とを含み、前記第二の電極には、画素内に設けられた複数のスリットが形成され、前記第一の電極は、前記複数のスリットに対向し、前記複数のスリットは、互いに平行であり、前記複数のスリットは各々、第一の方向に延びる第一の直線部分と、前記第一の直線部分の一端に繋がり、第二の方向に延びる第二の直線部分と、前記第一の直線部分及び前記第二の直線部分が互いに繋がる領域において屈曲した屈曲部とを含み、前記複数の第一直線部分の他端は、同じ直線上にあり、前記複数のスリットの中で前記画素内において一方の端にあるスリットを第一のスリットとすると、前記第一のスリットの隣のスリットは、第一の直線部分及び第二の直線部分が前記第一のスリットに近づくように、屈曲し、前記第一のスリットからより遠いスリットほど、前記第一の直線部分の長さは、より短い液晶ディスプレイ（以下、本発明に係る液晶ディスプレイとも言う。）である。

【0020】

本発明に係る液晶ディスプレイの構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素により特に限定されるものではない。なお、前記直線は、具体的な部材ではなく、仮想の線である。

【0021】

以下に、本発明に係る液晶ディスプレイにおける好ましい実施形態を示す。以下に示す実施形態は、適宜組み合わせられてもよい。

【0022】

電圧無印可時の前記液晶分子の配向方向を初期配向方向とすると、前記第一の方向及び前記第二の方向は各々、前記初期配向方向と異なることが好ましい。これにより、液晶分子の配向をより効果的に制御することができる。

【0023】

前記第一の方向と前記初期配向方向とのなす角は、前記第二の方向と前記初期配向方向とのなす角よりも大きく、前記第一の直線部分は、前記第二の直線部分よりも短いことが好ましい。これにより、第一の直線部分を補助的な部分（副部）として、第二の直線部分を主部として効果的に機能させることができる。

【0024】

前記第一の方向と前記初期配向方向とのなす角は、 $20 \sim 40^\circ$ であり、前記第二の方向と前記初期配向方向とのなす角は、 $3 \sim 10^\circ$ であり、前記直線は、第一の直線であり、前記複数のスリットの前記屈曲部は、同じ第二の直線上にあり、前記第一の直線と前記第二の直線とのなす角は、 $5 \sim 15^\circ$ であることが好ましい。これにより、押圧に起因する配向乱れの回復と、透過率の向上とを効果的に両立することができる。なお、前記第二の直線は、具体的な部材ではなく、仮想の線である。

【0025】

前記複数のスリットは各々、前記第一の直線部分の前記他端に繋がり、第三の方向に延びる第三の直線部分を更に含み、前記第一の直線部分及び前記第三の直線部分は、V字状に設けられてもよい。この形態は、画素の中央にV字部を設ける形態に好適である。

【0026】

電圧無印可時の前記液晶分子の配向方向を初期配向方向とすると、前記第三の方向と前記初期配向方向とのなす角は、 $20 \sim 40^\circ$ であり、前記複数のスリットは各々、前記第三

の直線部分の前記第一の直線部分に繋がらない方の端に繋がり、第四の方向に延びる第四の直線部分と、前記第三の直線部分及び前記第四の直線部分が互いに繋がる領域において屈曲した第二の屈曲部とを更に含み、前記直線は、第一の直線であり、前記複数のスリットの前記第二の屈曲部は、同じ第三の直線上にあり、前記第一の直線と前記第三の直線とのなす角は、 $5 \sim 15^\circ$ であり、前記第四の方向と前記初期配向方向とのなす角は、 $3 \sim 10^\circ$ であることが好ましい。これにより、押圧に起因する配向乱れの回復と、透過率の向上とを効果的に両立することができる。なお、前記第三の直線は、具体的な部材ではなく、仮想の線である。

【0027】

前記第二の電極は、前記複数のスリットに隣接する3以上の線状部分と、前記3以上の線状部分を互いに接続する接続部とを含み、前記第一の直線部分は、前記接続部に隣接してもよい。この形態は、電極の接続部分に隣接して副部を設ける形態に好適である。

【発明の効果】

【0028】

本発明によれば、プロセスのばらつきに起因する不具合の抑制と、表示性能の向上とが可能な液晶ディスプレイを実現することができる。

【図面の簡単な説明】

【0029】

【図1】実施形態1に係るFFSモードの液晶ディスプレイのアクティブマトリクス基板の平面模式図である。

【図2】実施形態1のアクティブマトリクス基板に設けられた共通電極を示す平面模式図である。

【図3】図1に示す線分A-A'におけるアクティブマトリクス基板の断面模式図である。

【図4】実施形態1の画素電極のV字部付近を拡大して示す平面模式図である。

【図5】実施形態2に係るFFSモードの液晶ディスプレイのアクティブマトリクス基板の平面模式図である。

【図6】実施形態2の画素電極の副部付近を拡大して示す平面模式図である。

【図7】実施形態3に係るFFSモードの液晶ディスプレイのアクティブマトリクス基板の平面模式図である。

【図8】実施形態3の変形例に係るFFSモードの液晶ディスプレイのアクティブマトリクス基板の平面模式図である。

【図9】実施形態3の変形例のアクティブマトリクス基板に設けられた共通電極を示す平面模式図である。

【図10】比較形態1に係るFFSモードの液晶ディスプレイのアクティブマトリクス基板の平面模式図である。

【発明を実施するための形態】

【0030】

以下に実施形態を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。

【0031】

本明細書において「画素」とは、隣接する2本のゲートバスライン、及び、隣接する2本のデータバスラインで囲まれる領域を意味する。

【0032】

また、特に言及がない場合、幅とは、長手方向に対して直交する方向における幅を意味する。

【0033】

以下の実施形態は、具体的には、テレビジョン、パーソナルコンピュータ、携帯電話、カーナビ、インフォメーションディスプレイ等の表示装置に適用することができる。

【0034】

実施形態 1

実施形態 1 は、マルチドメイン（2ドメイン）の FFS モードの液晶ディスプレイである。

図 1 は、実施形態 1 に係る FFS モードの液晶ディスプレイのアクティブマトリクス基板の平面模式図である。実施形態 1 に係る液晶ディスプレイ 110 は、アクティブマトリクス基板（アレイ基板）10 と、基板 10 に対向する対向基板 70 と、両基板の間に設けられた水平配向型の液晶層 80 とを備える。アレイ基板 10 は、図 1 及び図 3 に示すように、絶縁基板 11 と、データバスライン 13 と、ゲートバスライン 51 と、ゲート絶縁膜 12 と、TFT 53 と、第一絶縁膜 14 と、第二絶縁膜 16a と、共通電極 15 と、共通電極 15 上に形成された第三絶縁膜 16b と、第三絶縁膜 16b 上に形成された画素電極 17 とを含む。アレイ基板 10 の液晶層 80 側の表面上には、水平配向膜（図示せず）が設けられている。共通電極 15 は、図 2 に示すように、表示領域を実質的に覆うように形成される。画素電極 17 には互いに平行な複数のスリット（長手状の開口）30 が形成されて、共通電極 15 は、スリット 30 に対向している。画素電極 17 及び共通電極 15 の間に印可される電圧を制御することによって、液晶分子の配向、より詳細には回転を制御する。液晶分子の初期配向方向、すなわち電圧無印可時の配向方向は、図 1 の上下方向（図 1 中の矢印方向）に設定されている。対向基板 70 は、絶縁基板 21 と、カラーフィルタ 23 と、ブラックマトリクス 22 とを含む。対向基板 70 の液晶層 80 側の表面上には、水平配向膜（図示せず）が設けられている。なお、カラーフィルタ 23 及びブラックマトリクス 22 は、対向基板 70 側ではなく、アクティブマトリクス基板 10 側に設けられていてもよい。

【0035】

実施形態 1 における画素電極 17 の構造について更に詳述する。

画素電極 17 は、互いに平行な 3 以上の線状部分 18 と、線状部分 18 を互いに接続する接続部分 19、20 とを含む。

【0036】

スリット 30 は、上下対称な形状を有し、スリット 30 は各々、直線部分（主部）31、32 と、主部 31、32 を互いに接続し、2つの直線部分 36、37 を V 字状に連結して形成された部分（V 字部）33 とを含む。主部 31、32 は、上記第二の直線部分に対応し、直線部分 36、37 は、上記第一又は第三の直線部分に対応する。このように、スリット 30 は各々、主部 31 及び V 字部 33 の間と、主部 32 及び V 字部 33 の間とで屈曲しており、更に、V 字部 33 は 1 つの屈曲部を含むことから、スリット 30 は各々、3 つの屈曲部を有する。また、図 4 に示すように、V 字部 33 の上下方向（液晶分子の初期配向方向）に対するなす角（ a° ）は、主部 31、32 の上下方向（液晶分子の初期配向方向）に対するなす角（ b° ）よりも大きく設定されている。V 字部 33（直線部分 36、37）は、補助的な部分であり、主部 31、32 を含む領域において液晶層 80 に含まれる大部分の液晶分子の配向が制御される。V 字部 33 を設けることによって、液晶分子の配向をより効果的に制御することができ、例えば、液晶ディスプレイ 110 の画面に外部から局所的に圧力が加わり（例えば、画面が指で押され）、該圧力に起因する液晶分子の配向の局所的な乱れ、すなわち、表示の局所的な乱れが発生したとしても、これらの乱れを早く回復することができる。また、データバスライン 13 のスリット 30 に対向する部分は、スリット 30 に沿って形成されている。

【0037】

更に、スリット 30 のうち、図 1 において向かって左端にあるスリットを第一のスリットとすると、第一のスリットからより遠いスリットほど、V 字部 33 を形成する直線部分 36、37 の長さがより短くなる。第一のスリットは、画素内において一方の端にあるスリットであり、第一のスリットの隣のスリットは、主部 31 及び直線部分 36 が第一のスリットに近づくように、屈曲している。また、第一のスリットの隣のスリットは、主部 32 及び直線部分 37 が第一のスリットに近づくように、屈曲している。例えば、直線部分 36 又は直線部分 37 に隣接する画素電極部分の長さは、図 1 において向かって右から順に

それぞれ、 $3\mu\text{m}$ 、 $4\mu\text{m}$ 、 $5\mu\text{m}$ 及び $6\mu\text{m}$ となる。すなわち、図4に示すように、画素電極17の中央部において、V字部33は、左から右に向かって小さくなるように形成される。スリット30における各々の主部31及びV字部33の間の屈曲部、すなわち直線部分36の一端は同じ第二の仮想の直線（上記第二又は第三の直線に対応する直線）上にあり、スリット30における各々の主部32及びV字部33の間の屈曲部、すなわち直線部分37の一端は同じ第三の仮想の直線（上記第二又は第三の直線に対応する直線）上にあり、スリット30における各々のV字部33の頂点、すなわち直線部分36、37の他端は同じ第一の仮想の直線（上記第一の直線に対応する直線）上にある。第一の仮想の直線と第二の仮想の直線とは、所定の角度（ c° ）をなす。同様に、第一の仮想の直線と第三の仮想の直線とは、所定の角度（ c° ）をなす。第一のスリットからより遠いスリットほど、主部31及びV字部33の間の屈曲部と、主部32及びV字部33の間の屈曲部とは、第一の仮想の直線に近づく。

【0038】

このように画素電極17を形成することで、主部31、32を含む領域におけるL及びSと、V字部33（直線部分36、37）を含む領域におけるL及びSとの差を小さくでき、両領域におけるL及びSを互いに実質的に同じにすることもできる。

【0039】

一方、従来のFFSモードに係る比較形態1の液晶ディスプレイ510においては、図10に示すように、スリット間電極は、全て略同一の形状に形成され、図1及び図4に示す角度 c° は存在しない。

【0040】

このとき、上述のように、V字部533及び副部534、535の幅Sは、主部531、532の幅Sよりも小さくなる。また、画素電極517の線状部分518の幅Lは、主部531、532を形成する部分よりもV字部533、副部534、535を形成する部分において細くなってしまう。

【0041】

したがって、比較形態1の液晶ディスプレイ510においては、幅Lと幅Sとの合計を極力小さくしようとする場合、V字部533を含む領域における幅Lと幅Sとの合計が許容される限界となるように設計する必要がある。例えば、幅L及び幅Sの許容される限界が、それぞれ、 $2.5\mu\text{m}$ 、及び、 $4.0\mu\text{m}$ （幅Lと幅Sとの合計が $6.5\mu\text{m}$ ）であるとき、主部531、532を形成する電極部分の幅L、及び、主部531、532の幅Sをそれぞれ最小値の $2.5\mu\text{m}$ 、及び、 $4.0\mu\text{m}$ となるように設計すると、V字部533を形成する電極の幅が $2.2\mu\text{m}$ 、V字部533の幅Sが $3.4\mu\text{m}$ 程度となってしまう、許容される限界よりも小さくなってしまう。その結果、フォトリソの工程等でのばらつきが生じた場合、液晶表示パネル間における透過率のばらつきや、1つの液晶表示パネル（表示領域）内における透過率のばらつき（表示ムラ）が発生してしまう。そのため、比較形態1の液晶ディスプレイ510においては、V字部533を含む領域において幅L及び幅Sを許容される限界を超えない範囲内に設定する必要があるが、そうすると、主部531、532を含む領域において幅L及び幅Sが大きくなってしまい、表示性能の低下、例えば、パネル透過率の減少を生じてしまう。

【0042】

一方、実施形態1の液晶ディスプレイ110においては、主部31、32を含む領域の幅L及び幅SとV字部33（直線部分36、37）を含む領域の幅L及び幅Sとの差を小さくできるため、例えば、主部を含む領域のL及びSが許容限界近くの大きさになっていても、V字部を含む領域のL及びSが許容限界を超えてしまうことを防ぐことができる。その結果、プロセスのばらつきに起因してスリットのパターンが変化するのを抑制でき、また、透過率の向上が可能となる。具体的には、主部31、32を含む領域におけるL及びSと、V字部33（直線部分36、37）を含む領域におけるL及びSとをプロセス上、許容される限界まで小さくし、互いに実質的に同じ値に設定した場合、実施形態1の液晶ディスプレイ110は、図10に示す比較形態1の液晶ディスプレイ510よりも透過率

10

20

30

40

50

が4%向上する。

【0043】

角度 a° 及び角度 b° の大きさは特に限定されず、マルチドメインの液晶ディスプレイとして適切な視野角が得られ、ディスクリネーションの発生の抑制と、押圧耐性とが得られる角度に設定すればよい。具体的には、角度 a° は、 $20 \sim 40^\circ$ に設定されることが好ましく、角度 b° は、 $3 \sim 10^\circ$ に設定されることが好ましい。

【0044】

また、角度 c° の大きさも特に限定されないが、スリット全体において、LとSとの合計が製造可能な最小値となるように設定されることが好ましく、具体的には、 $5 \sim 15^\circ$ に設定されることが好ましい。

10

【0045】

以上、実施形態1における画素電極17の構造について説明した。以下、その他の構造、各部材の材料及び製造方法について説明する。

【0046】

TFT53は、半導体層54、ゲート電極55a、ソース電極55b及びドレイン電極55cを備えるスイッチング素子である。TFT53のゲート電極55aはゲートバスライン51の一部が引き出されて形成されている。TFT53のソース電極55b及びドレイン電極55cは、それぞれ、半導体層54と接続されている。TFT53のドレイン電極55cは、コンタクトホール71を介して画素電極17と接続されている。ゲート電極55aと半導体層54とは、ゲート絶縁膜12を介して互いに重なっている。ソース電極55bは半導体層54を介してドレイン電極55cと接続されており、ゲートバスライン51を通じてゲート電極55aに輸入される走査信号によって半導体層54を流れる電流量の調整が行われ、データバスライン13を通じてソース電極55b、半導体層54、ドレイン電極55c、及び、画素電極17の順に輸入されるデータ信号の伝達が制御される。

20

【0047】

共通電極15に対しては、一定値に保たれた共通信号が供給される。図2に示すように、共通電極15は、画素の境界に関わらず、一面に形成されている。共通電極15には、ドレイン電極55cと画素電極17とが接続される領域と重なる領域において、開口が設けられている。

【0048】

絶縁基板11、21の材料としては、ガラス、プラスチック等の透明な材料が好適に用いられる。ゲート絶縁膜12、第一絶縁膜14、第二絶縁膜16a及び第三絶縁膜16bの材料としては、窒化シリコン、酸化シリコン、感光性アクリル樹脂等の透明な材料が好適に用いられる。第一絶縁膜14、第二絶縁膜16a及び第三絶縁膜16bは、例えば、窒化シリコン膜をプラズマ誘起化学気相成長(Plasma Enhanced Chemical Vapor Deposition: PECVD)法により成膜し、窒化シリコン膜の上に、感光性アクリル樹脂膜をダイコート(塗布)法により成膜して形成される。コンタクト部を形成するために絶縁膜14、16及び16b中に設けられる穴は、ドライエッチング(チャネルエッチング)を行うことにより形成することができる。

30

【0049】

ゲートバスライン51、データバスライン13、又は、TFT53を構成する各種配線及び電極は、スパッタリング法等により、チタン、クロム、アルミニウム、モリブデン等の金属、又は、それらの合金を、単層又は複数層で成膜し、続いて、フォトリソグラフィ法等でパターニングを行うことで形成することができる。これら各種配線及び電極は、同じ層に形成されるものについては、それぞれ同じ材料を用いることで製造が効率化される。

40

【0050】

TFT53の半導体層54は、例えば、アモルファスシリコン、ポリシリコン等からなる高抵抗半導体層と、アモルファスシリコンにリン等の不純物をドーブした n^+ アモルファスシリコン等からなる低抵抗半導体層とによって構成される。また、半導体層54として、酸化亜鉛等の酸化物半導体層を用いてもよい。半導体層54の形状はPECVD法等に

50

より成膜後、フォトリソグラフィ法等によりパターンニングを行い、決定することができる。

【0051】

画素電極17及び共通電極15は、例えば、酸化インジウム錫（ITO）、酸化インジウム亜鉛（IZO）、酸化亜鉛（ZnO）、酸化スズ（SnO）等の透明導電材料、又は、それらの合金を、スパッタリング法等により単層又は複数層で成膜して形成した後、フォトリソグラフィ法を用いてパターンニングを行うことで形成することができる。画素電極17に設けられるスリット30、共通電極15に設けられる開口もまた、パターンニングの際に同時に形成することができる。

【0052】

カラーフィルタ23の材料としては、各色に対応する光を透過する感光性樹脂（カラーレジスト）が好適に用いられる。ブラックマトリクス22の材料は、遮光性を有するものである限り特に限定されないが、黒色顔料を含有した樹脂材料、又は、遮光性を有する金属材料が好適に用いられる。

【0053】

このようにして作製されたアクティブマトリクス基板10及び対向基板70は、絶縁材料からなる柱状のスペーサが一方の基板に複数設けられた後、シール材を用いて貼り合わされる。アクティブマトリクス基板10と対向基板70との間には液晶層80が形成されるが、滴下法を用いる場合には、基板の貼り合せ前に液晶材料の滴下が行われ、真空注入法を用いる場合には、基板の貼り合せ後に液晶材料が注入される。液晶層80は、正の誘電率異方性を有する液晶分子（好適にはネマチック液晶分子）を含む。そして、各基板の液晶層80側と反対側の面上に、偏光板、位相差フィルム等を貼り付けることにより、液晶表示パネルが完成する。更に、液晶表示パネルに、ゲートドライバ、ソースドライバ、表示制御回路等を実装するとともに、バックライト等を組み合わせることによって、用途に応じた液晶ディスプレイが完成する。

【0054】

実施形態1の液晶表示パネルの構造は、例えば、光学顕微鏡（オリンパス社製、半導体／FPD検査顕微鏡MX61L）及びエネルギー分散型X線分光分析器併置型走査透過型電子顕微鏡（STEM-EDX：Scanning Transmission Electron Microscope Energy Dispersive X-ray Spectroscopy、日立ハイテクノロジーズ社製 HD-2700）、を用いて確認及び測定することができる。

【0055】

実施形態2

実施形態2は、マルチドメイン（2ドメイン）のFFSモードの液晶ディスプレイである。

図5は、実施形態2に係るFFSモードの液晶ディスプレイのアクティブマトリクス基板の平面模式図である。実施形態1においては、図1に示すように、主部31及びV字部33の間と、主部32及びV字部33の間と、V字部33の合計3つの屈曲部が形成されていたが、実施形態2においては、主部131、132、及び、V字部133に加え、更に、線状部分（副部）134、135が形成されるとともに、主部131及び副部134の間と、主部132及び副部135の間とに屈曲部が形成され、合計5つの屈曲部が形成される。その他の構成は、実施形態1と同様であるため、ここでの説明は省略する。以下、実施形態2の液晶ディスプレイ210の画素電極117の構造について説明する。

【0056】

画素電極117には、互いに平行な複数のスリット130が形成されており、画素電極117は、互いに平行な3以上の線状部分118と、線状部分118を互いに接続する接続部分119、120を含む。

【0057】

スリット130は、上下対称な形状を有し、スリット130は各々、直線部分（主部）131、132と、主部131、132を互いに接続し、2つの直線部分136、137を

10

20

30

40

50

V字状に連結して形成された部分（V字部）133とを含む。主部131、132は、上記第二の直線部分に対応し、直線部分136、137は、上記第一又は第三の直線部分に対応する。実施形態1と同様の観点から、V字部133の上下方向に対するなす角（ a° ）は、主部131、132の上下方向に対するなす角（ b° ）よりも大きく設定されている。

【0058】

更に、スリット130は、主部131、132及び接続部分119、120の間にそれぞれ設けられた線状部分（副部）134、135を含む。副部134、135は、上記第一の直線部分に対応する。図6に示すように、副部134、135と液晶分子の初期配向方向（図5中の両矢印）とがなす角度（ d° ）は、主部131、132の上下方向に対するなす角（ b° ）よりも大きく設定されている。副部134、135は、V字部133（直線部分136、137）と同様に補助的な部分であり、主部131、132を含む領域において液晶層80に含まれる大部分の液晶分子の配向が制御される。接続部分119の近傍では、接続部分119から発生する電界に起因して液晶分子の配向が乱れる可能性がある。そこで、接続部分119と主部131の間に上下方向に対するなす角が相対的に大きい副部134を設けることによって、接続部分119の近傍で液晶分子の配向が乱れるのを抑制することができる。同じ理由で副部135も設けられている。

【0059】

実施形態1においては、主部31、32及びV字部33（直線部分36、37）に着目し、図1において向かって左端にあるスリットを第一のスリットとして説明したが、本実施形態において、副部134、135に着目すると、図5において向かって右端にあるスリットが第一のスリットに対応する。第一のスリットは、画素内において一方の端にあるスリットであり、第一のスリットの隣のスリットは、主部131及び副部134が第一のスリットに近づくように、屈曲している。また、第一のスリットの隣のスリットは、主部132及び副部135が第一のスリットに近づくように、屈曲している。この第一のスリットから遠いスリットほど、副部134、135の長さがより短くなる。例えば、副部134又は副部135に隣接する画素電極部分の長さは、図5において向かって右から順にそれぞれ、 $5.5\mu\text{m}$ 、 $4\mu\text{m}$ 、 $2.5\mu\text{m}$ 及び $1\mu\text{m}$ となる。スリット130における各々の副部134、135の一端は、同じ第二の仮想の直線（上記第二の直線に対応する直線）上にあり、副部134、135の他端は同じ第一の仮想の直線（上記第一の直線に対応する直線）上にある。図6に示すように、第一の仮想の直線と第二の仮想の直線とは、所定の角度（ e° ）をなす。第一のスリットからより遠いスリットほど、副部134及び主部131の間の屈曲部と、副部135及び主部132の間の屈曲部とは、第一の仮想の直線に近づく。

【0060】

このように画素電極117を形成することで、主部131、132を含む領域におけるL及びSと、副部134、135を含む領域におけるL及びSとの差を小さくでき、両領域におけるL及びSを互いに実質的に同じにすることもできる。

【0061】

一方、従来のFFSモードに係る比較形態1の液晶ディスプレイ510においては、図10に示すように、スリット間電極は、全て略同一の形状に形成され、図6に示す角度 e° は存在しない。

【0062】

このとき、上述のように、副部534、535の幅Sは、主部531、532の幅Sよりも小さくなる。

【0063】

したがって、比較形態1の液晶ディスプレイ510においては、幅Lと幅Sとの合計を極力小さくしようとする場合、副部534、535を含む領域における幅Lと幅Sとの合計が許容される限界となるように設計する必要がある。例えば、幅L及び幅Sの許容される限界が、それぞれ、 $2.5\mu\text{m}$ 、及び、 $4.0\mu\text{m}$ （幅Lと幅Sとの合計が $6.5\mu\text{m}$ ）

10

20

30

40

50

であるとき、主部 5 3 1、5 3 2 を形成する電極部分の幅 L、及び、主部 5 3 1、5 3 2 の幅 S をそれぞれ最小値の $2.5 \mu\text{m}$ 、及び、 $4.0 \mu\text{m}$ となるように設計すると、副部 5 3 4、5 3 5 を形成する電極の幅が $2.0 \mu\text{m}$ 、副部 5 3 4、5 3 5 の幅 S が $4.1 \mu\text{m}$ 程度となってしまい、許容される限界よりも小さくなってしまう。その結果、フォトリソグラフィーのアライメントずれ等のプロセスのばらつきが生じた場合、液晶表示パネル間における透過率のばらつきや、1つの液晶表示パネル（表示領域）内における透過率のばらつき（表示ムラ）が発生してしまう。そのため、比較形態 1 の液晶ディスプレイ 5 1 0 においては、副部 5 3 4、5 3 5 を含む領域において幅 L 及び幅 S を許容される限界を超えない範囲内に設定する必要があるが、そうすると、主部 5 3 1、5 3 2 を含む領域において幅 L 及び幅 S が大きくなってしまい、表示性能の低下、例えば、パネル透過率の減少を生じてしまう。

10

【0064】

一方、実施形態 2 の液晶ディスプレイ 2 1 0 においては、主部 1 3 1、1 3 2 を含む領域の幅 L 及び幅 S と副部 1 3 4、1 3 5 を含む領域の幅 L 及び幅 S との差を小さくできるため、例えば、主部を含む領域の L 及び S が許容限界近くの大きさになっていても、副部を含む領域の L 及び S が許容限界を超えてしまうことを防ぐことができる。その結果、プロセスのばらつきに起因してスリットのパターンが変化するのを抑制でき、また、透過率の向上が可能となる。具体的には、主部 1 3 1、1 3 2 を含む領域における L 及び S と、副部 1 3 4、1 3 5 を含む領域における L 及び S とをプロセス上、許容される限界まで小さくし、互いに実質的に同じ値に設定した場合、実施形態 2 の液晶ディスプレイ 2 1 0 は、図 1 0 に示す比較形態 1 の液晶ディスプレイ 5 1 0 よりも透過率が 8 % 向上する。

20

【0065】

角度 d° の大きさは特に限定されず、マルチドメインの液晶ディスプレイとして適切な視野角が得られ、ディスクリネーションの発生の抑制と、押圧耐性とが得られる角度に設定すればよい。具体的には、角度 d° は、 $20 \sim 40^\circ$ に設定されることが好ましい。

【0066】

また、角度 e° の大きさも特に限定されないが、スリット全体において、L と S との合計が作製可能な最小値となるように設定されることが好ましく、具体的には、 $5 \sim 15^\circ$ に設定されることが好ましい。

【0067】

実施形態 3

実施形態 3 は、モノドメインの FFS モードの液晶ディスプレイである。

図 7 は、実施形態 3 に係る FFS モードの液晶ディスプレイのアクティブマトリクス基板の平面模式図である。実施形態 1 及び 2 においては、それぞれ、図 1 及び図 5 に示すよう V 字部 3 3、1 3 3 が形成されていたが、実施形態 3 においては、V 字部は形成されない。主部 2 3 1、及び、線状部分（副部）2 3 4、2 3 5 が形成されるとともに、主部 2 3 1 及び副部 2 3 4 の間と、主部 2 3 1 及び副部 2 3 5 の間とに屈曲部が形成され、合計 2 つの屈曲部が形成される。その他の構成は、実施形態 1 と同様であるため、ここでの説明は省略する。以下、実施形態 3 の液晶ディスプレイ 3 1 0 の画素電極 2 1 7 の構造について説明する。

30

40

【0068】

画素電極 2 1 7 には、互いに平行な複数のスリット 2 3 0 が形成されており、画素電極 2 1 7 は、互いに平行な 3 以上の線状部分 2 1 8 と、線状部分 2 1 8 を互いに接続する接続部分 2 1 9、2 2 0 とを含む。本実施形態において、液晶分子の初期配向方向は、図 7 の上下方向から少し傾いた方向（図 7 中の矢印方向）に設定されている。

【0069】

スリット 2 3 0 は、点対称な形状を有し、主部 2 3 1 及び接続部分 2 1 9、2 2 0 の間にそれぞれ設けられた線状部分（副部）2 3 4、2 3 5 を含む。主部 2 3 1 は、上記第二の直線部分に対応し、副部 2 3 4、2 3 5 は、上記第一の直線部分に対応する。実施形態 1 と同様の観点から、副部 2 3 4、2 3 5 と液晶分子の初期配向方向とがなす角度は、主部

50

231と液晶分子の初期配向方向とがなす角よりも大きく設定されている。更に、副部234と液晶分子の初期配向方向とがなす角度と、副部235と液晶分子の初期配向方向とがなす角度とは実質的に同じである。すなわち、副部234は、副部235と正反対の方向に伸長する。副部234、235は、補助的な部分であり、主部231を含む領域において液晶層80に含まれる大部分の液晶分子の配向が制御される。接続部分219の近傍では、接続部分219から発生する電界に起因して液晶分子の配向が乱れる可能性がある。そこで、接続部分219と主部231の間に上下方向に対するなす角が相対的に大きい副部234を設けることによって、接続部分219の近傍で液晶分子の配向が乱れるのを抑制することができる。同じ理由で副部235も設けられている。

【0070】

本実施形態において、副部234に着目すると、図7において向かって右端にあるスリットが第一のスリットに対応する。第一のスリットは、画素内において一方の端にあるスリットであり、第一のスリットの隣のスリットは、主部231及び副部234が第一のスリットに近づくように、屈曲している。この第一のスリットから遠いスリットほど、副部234の長さがより短くなる。スリット230における各々の副部234の一端は、同じ第二の仮想の直線（上記第二の直線に対応する直線）上にあり、副部234の他端は同じ第一の仮想の直線（上記第一の直線に対応する直線）上にある。第一の仮想の直線と第二の仮想の直線とは、所定の角度をなす。第一のスリットからより遠いスリットほど、副部234と主部231との間の屈曲部は、第一の仮想の直線に近づく。一方、副部235に着目すると、図7において向かって左端にあるスリットが第一のスリットに対応する。スリット230における各々の副部235の一端は、同じ第二の仮想の直線（上記第二の直線に対応する直線）上にあり、副部235の他端は同じ第一の仮想の直線（上記第一の直線に対応する直線）上にある。第一の仮想の直線と第二の仮想の直線とは、所定の角度をなす。第一のスリットからより遠いスリットほど、副部235と主部231との間の屈曲部は、第一の仮想の直線に近づく。

【0071】

このように画素電極217を形成することで、主部231を含む領域におけるL及びSと、副部234、235を含む領域におけるL及びSとの差を小さくでき、両領域におけるL及びSを互いに実質的に同じにすることもできる。

【0072】

一方、従来のFFSモードに係る比較形態1の液晶ディスプレイ510においては、図10に示すように、スリット間電極は、全て略同一の形状に形成され、第一の仮想の直線と第二の仮想の直線とがなす角度は存在しない。

【0073】

このとき、上述のように、副部534、535の幅Sは、主部531、532の幅Sよりも小さくなる。

【0074】

したがって、比較形態1の液晶ディスプレイ510においては、幅Lと幅Sとの合計を極力小さくしようとする場合、副部534、535を含む領域における幅Lと幅Sとの合計が許容される限界となるように設計する必要がある。例えば、幅L及び幅Sの許容される限界が、それぞれ、 $2.5\mu\text{m}$ 、及び、 $4.0\mu\text{m}$ （幅Lと幅Sとの合計が $6.5\mu\text{m}$ ）であるとき、主部531、532を形成する電極部分の幅L、及び、主部531、532の幅Sをそれぞれ最小値の $2.5\mu\text{m}$ 、及び、 $4.0\mu\text{m}$ となるように設計すると、副部534、535を形成する電極の幅が $2.0\mu\text{m}$ 、副部534、535の幅Sが $4.1\mu\text{m}$ 程度となってしまう、許容される限界よりも小さくなってしまふ。その結果、フォトマスクのアライメントずれ等のプロセスのばらつきが生じた場合、液晶表示パネル間における透過率のばらつきや、1つの液晶表示パネル（表示領域）内における透過率のばらつき（表示ムラ）が発生してしまう。そのため、比較形態1の液晶ディスプレイ510においては、副部534、535を含む領域において幅L及び幅Sを許容される限界を超えない範囲内に設定する必要があるが、そうすると、主部531、532を含む領域において幅

L及び幅Sが大きくなってしまい、表示性能の低下、例えば、パネル透過率の減少を生じてしまう。

【0075】

一方、実施形態3の液晶ディスプレイ310においては、主部231を含む領域の幅L及び幅Sと副部234、235を含む領域の幅L及び幅Sとの差を小さくできるため、例えば、主部を含む領域のL及びSが許容限界近くの大きさになっていても、副部を含む領域のL及びSが許容限界を超えてしまうことを防ぐことができる。その結果、プロセスのばらつきに起因してスリットのパターンが変化するのを抑制でき、また、透過率の向上が可能となる。具体的には、主部231を含む領域におけるL及びSと、副部234、235を含む領域におけるL及びSとをプロセス上、許容される限界まで小さくし、互いに実質的に同じ値に設定した場合、実施形態3の液晶ディスプレイ310は、図10に示す比較形態1の液晶ディスプレイ510よりも透過率が8%向上する。

10

【0076】

副部234と液晶分子の初期配向方向とがなす角度と、副部234と液晶分子の初期配向方向とがなす角度との大きさはそれぞれ特に限定されず、マルチドメインの液晶ディスプレイとして適切な視野角が得られ、ディスクリネーションの発生の抑制と、押圧耐性とが得られる角度に設定すればよい。具体的には、これらの角度は、20～40°に設定されることが好ましい。

【0077】

主部231と液晶分子の初期配向方向とがなす角の大きさは特に限定されず、マルチドメインの液晶ディスプレイとして適切な視野角が得られ、ディスクリネーションの発生の抑制と、押圧耐性とが得られる角度に設定すればよい。具体的には、この角度は、3～10°に設定されることが好ましい。

20

【0078】

第一の仮想の直線と第二の仮想の直線とがなす角度の大きさも特に限定されないが、スリット全体において、LとSとの合計が作製可能な最小値となるように設定されることが好ましく、具体的には、5～15°に設定されることが好ましい。

【0079】

以下に、実施形態1～3の変形例を示す。

実施形態1～3では、スリットは、画素の長辺方向に伸長していたが、画素の短辺方向に伸長する形態であってもよい。

30

【0080】

実施形態1～3では、共通電極の上に画素電極が形成されるとともに、画素電極にスリットが形成されていたが、画素電極の上に共通電極が形成されるとともに、共通電極にスリットが形成される形態であってもよい。このような形態について、実施形態3の変形例を用いて以下に説明する。

【0081】

図8は、実施形態3の変形例に係るFFSモードの液晶ディスプレイのアクティブマトリクス基板の平面模式図である。図9は、実施形態3の変形例のアクティブマトリクス基板に設けられた共通電極を示す平面模式図である。

40

【0082】

実施形態3の変形例に係る液晶ディスプレイ410においては、図9に示すように、共通電極315が表示領域の大部分に覆うように形成される。共通電極315は、画素電極317上に形成されるとともに、共通電極315には、互いに平行な複数のスリット330が形成されており、共通電極315は、1以上の線状部分を含む。他方、図8に示すように、画素電極317には、スリットが形成されず、画素電極317は、切れ目なく板状に形成され、スリット330に対向している。

【0083】

スリット330は、主部331、及び、副部334、335を含み、実施形態3の液晶ディスプレイの画素電極217に形成されたスリット230と同じ形状である。したがって

50

、実施形態 3 の変形例においても、実施形態 3 と同様の効果を奏することができる。すなわち、主部 3 3 1 を含む領域の幅 L 及び幅 S と副部 3 3 4、3 3 5 を含む領域の幅 L 及び幅 S との差を小さくできる。その結果、プロセスのばらつきに起因してスリットのパターンが変化するのを抑制でき、また、透過率の向上が可能となる。また、主部 3 3 1 を含む領域と副部 3 3 4、3 3 5 を含む領域とにおける L 及び S を互いに実質的に同じにすることもできる。

【 0 0 8 4 】

本願は、2011 年 8 月 10 日に出願された日本国特許出願 2011 - 175465 号を基礎として、パリ条約ないし移行する国における法規に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。

10

【 符号の説明 】

【 0 0 8 5 】


- 10 : アクティブマトリクス基板
- 11、21 : 絶縁基板
- 12 : ゲート絶縁膜
- 13、513 : データバスライン
- 14 : 第一絶縁膜
- 15、315、515 : 共通電極
- 16a : 第二絶縁膜
- 16b : 第三絶縁膜
- 17、117、217、317、517 : 画素電極
- 18、118、218、518 : 線状部分
- 19、20、119、120、219、220、519、520 : 接続部分
- 22 : ブラックマトリクス
- 23 : カラーフィルタ
- 30、130、230、330、530 : スリット
- 31、32、131、132、231、331、531、532 : 主部
- 33、133、533 : V 字部
- 36、37、136、137 : 直線部分
- 51、551 : ゲートバスライン
- 53、553 : TFT (薄膜トランジスタ)
- 54 : 半導体層
- 55a : ゲート電極
- 55b : ソース電極
- 55c : ドレイン電極
- 70 : 対向基板
- 71 : コンタクトホール
- 80 : 液晶層
- 110、210、310、410、510 : 液晶ディスプレイ
- 134、135、234、235、334、335、534、535 : 副部

20


30

40


【図 1】




【図 2】




【図 3】




【図 5】




【図 4】




【図 6】




【図 7】




【図 8】



【図 9】



【図 10】



フロントページの続き

審査官 福村 拓

(56)参考文献 特開 2 0 1 1 - 1 2 8 6 1 8 (J P , A)
特開 2 0 1 0 - 1 0 2 2 8 4 (J P , A)
特開 2 0 0 9 - 2 8 8 6 0 4 (J P , A)
特開 2 0 1 0 - 1 4 5 8 7 1 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

G 0 2 F	1 / 1 3 4 3
G 0 2 F	1 / 1 3 3 7
G 0 2 F	1 / 1 3 6 8

专利名称(译)	液晶显示器		
公开(公告)号	JP5756860B2	公开(公告)日	2015-07-29
申请号	JP2013527999	申请日	2012-08-03
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普公司		
当前申请(专利权)人(译)	夏普公司		
[标]发明人	古川智朗 久田祐子 浅田勝滋		
发明人	古川 智朗 久田 祐子 浅田 勝滋		
IPC分类号	G02F1/1343 G02F1/1337 G02F1/1368		
CPC分类号	G02F1/134363 G02F2001/134372		
FI分类号	G02F1/1343 G02F1/1337 G02F1/1368		
审查员(译)	福村 拓		
优先权	2011175465 2011-08-10 JP		
其他公开文献	JPWO2013021929A1		
外部链接	Espacenet		

摘要(译)

本发明提供一种液晶显示器，其能够抑制由工艺变化引起的缺陷并改善显示性能。本发明提供一种液晶显示装置，包括第一电极，设置在第一电极上的绝缘膜，以及设置在绝缘膜上的第二电极，形成在第一电极中的多个狭缝，第一电极与多个狭缝相对，多个狭缝彼此平行，并且多个狭缝均沿第一方向延伸第一条直线第二直线部分连接到第一线性部分的一端并沿第二方向延伸，弯曲部分弯曲在第一线性部分和第二线性部分彼此连接的区域中所述多个第一直线部分的另一端在同一直线上，所述多个狭缝中的像素一端的切口为第一切口，与第一狭缝相邻的狭缝弯曲，使得第一直线部分和第二直线部分靠近第一狭缝，并且远离第一狭缝的狭缝变得小于第一狭缝。较短的液晶显示器的直线部分的长度。

(21) 出願番号	特願2013-527999 (P2013-527999)	(73) 特許権者	00005049
(86) (22) 出願日	平成24年8月3日 (2012. 8. 3)		シャープ株式会社
(86) 国際出願番号	PCT/JP2012/069798		大阪府大阪市阿倍野区長池町2番2号
(87) 国際公開番号	WO2013/021929	(74) 代理人	110000914
(87) 国際公開日	平成25年2月14日 (2013. 2. 14)		特許業務法人 安富国際特許事務所
審査請求日	平成26年2月19日 (2014. 2. 19)	(72) 発明者	古川 智朗
(31) 優先権主張番号	特願2011-175465 (P2011-175465)		日本国大阪府大阪市阿倍野区長池町2番2号 シャープ株式会社内
(32) 優先日	平成23年8月10日 (2011. 8. 10)	(72) 発明者	久田 祐子
(33) 優先権主張国	日本国 (JP)		日本国大阪府大阪市阿倍野区長池町2番2号 シャープ株式会社内
		(72) 発明者	浅田 勝滋
			日本国大阪府大阪市阿倍野区長池町2番2号 シャープ株式会社内

最終頁に続く