

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2015-114415

(P2015-114415A)

(43) 公開日 平成27年6月22日(2015.6.22)

(51) Int.Cl.	F I	テーマコード (参考)
GO2F 1/1343 (2006.01)	GO2F 1/1343	2H092
GO2F 1/1368 (2006.01)	GO2F 1/1368	2H191
GO2F 1/1335 (2006.01)	GO2F 1/1335 520	2H192

審査請求 未請求 請求項の数 6 O L (全 17 頁)

(21) 出願番号 特願2013-254901 (P2013-254901)
 (22) 出願日 平成25年12月10日 (2013.12.10)

(71) 出願人 502356528
 株式会社ジャパンディスプレイ
 東京都港区西新橋三丁目7番1号
 (74) 代理人 110001737
 特許業務法人スズエ国際特許事務所
 (74) 代理人 100091351
 弁理士 河野 哲
 (74) 代理人 100084618
 弁理士 村松 貞男
 (74) 代理人 100087653
 弁理士 鈴江 正二
 (72) 発明者 武田 有広
 東京都港区西新橋三丁目7番1号 株式会社
 ジャパンディスプレイ内

最終頁に続く

(54) 【発明の名称】 液晶表示装置


(57) 【要約】

【課題】表示品位を改善することが可能な液晶表示装置を提供する。

【解決手段】第1絶縁基板と、前記第1絶縁基板上に位置するスイッチング素子と、前記スイッチング素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に延在した反射性の第1共通電極と、前記第1共通電極を覆う第2層間絶縁膜と、前記第2層間絶縁膜上でその少なくとも一部が前記第1共通電極と対向し前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第1垂直配向膜と、を備えた第1基板と、第2絶縁基板と、前記第2絶縁基板の前記第1基板と対向する側に延在し前記第1共通電極と同電位の第2共通電極と、前記第2共通電極を覆う第2垂直配向膜と、を備えた第2基板と、前記第1垂直配向膜と前記第2垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置。

【選択図】 図2

図2



【特許請求の範囲】

【請求項 1】

第 1 絶縁基板と、前記第 1 絶縁基板上に位置するスイッチング素子と、前記スイッチング素子を覆う第 1 層間絶縁膜と、前記第 1 層間絶縁膜上に延在した反射性の第 1 共通電極と、前記第 1 共通電極を覆う第 2 層間絶縁膜と、前記第 2 層間絶縁膜上でその少なくとも一部が前記第 1 共通電極と対向し前記スイッチング素子と電氣的に接続された透過性の画素電極と、前記画素電極を覆う第 1 垂直配向膜と、を備えた第 1 基板と、

第 2 絶縁基板と、前記第 2 絶縁基板の前記第 1 基板と対向する側に延在し前記第 1 共通電極と同電位の第 2 共通電極と、前記第 2 共通電極を覆う第 2 垂直配向膜と、を備えた第 2 基板と、

10

前記第 1 垂直配向膜と前記第 2 垂直配向膜との間に保持された液晶層と、
を備えた液晶表示装置。

【請求項 2】

前記第 1 共通電極は、画素内に亘って延在するとともに前記スイッチング素子と前記画素電極とを接続するための開口部を有する、請求項 1 に記載の液晶表示装置。

【請求項 3】

前記第 1 主共通電極は、画素の反射領域に亘って延在し前記画素電極と対向するとともに、画素の透過領域において欠落している、請求項 1 に記載の液晶表示装置。

【請求項 4】

前記画素電極は、透過領域において前記第 1 主共通電極と対向するスリットを有する、請求項 3 に記載の液晶表示装置。

20

【請求項 5】

第 1 方向にそれぞれ延出した第 1 ゲート配線及び第 2 ゲート配線と、第 1 方向に交差する第 2 方向にそれぞれ延出した第 1 ソース配線及び第 2 ソース配線と、前記第 1 ゲート配線及び前記第 1 ソース配線と電氣的に接続されたスイッチング素子と、前記スイッチング素子を覆う第 1 層間絶縁膜と、前記第 1 層間絶縁膜上に延在し前記第 1 ソース配線及び前記第 2 ソース配線の上方に位置するとともに開口部が形成された反射性の第 1 共通電極と、前記第 1 共通電極を覆う第 2 層間絶縁膜と、前記第 2 層間絶縁膜上でその少なくとも一部が前記第 1 共通電極と対向し前記開口部を介して前記スイッチング素子と電氣的に接続された透過性の画素電極と、前記画素電極を覆う第 1 垂直配向膜と、を備えた第 1 基板と、

30

前記第 1 共通電極と同電位の第 2 共通電極と、前記第 2 共通電極を覆う第 2 垂直配向膜と、を備えた第 2 基板と、

前記第 1 垂直配向膜と前記第 2 垂直配向膜との間に保持された液晶層と、
を備えた液晶表示装置。

【請求項 6】

前記第 2 共通電極は、前記画素電極と対向する位置に形成されたスリットを有する、請求項 1 乃至 5 のいずれか 1 項に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

40

【0001】

本発明の実施形態は、液晶表示装置に関する。

【背景技術】

【0002】

近年、各画素にスイッチング素子及び容量を備えたアクティブマトリクス型液晶表示装置において、VA (Vertical Aligned) モードなどの主として縦電界を利用した構造が実用化されている。このような縦電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向基板に形成された共通電極との間に形成した電界で液晶分子をスイッチングする。透過型の液晶表示装置においては、バックライトの高輝度化、画素の高透過率化等により表示輝度を向上することができる一方で、消費電力が増加する課

50

題がある。反射型あるいは半透過型の液晶表示装置においては、バックライトの消費電力を抑えつつ、野外の太陽光下での視認性の改善が期待されている。

【0003】

例えば、第1の基板が第1の共通電極を有する一方で、第2の基板が第2の共通電極及び画素電極を有し、第1の基板と第2の基板とが液晶混合物を挟むように対向配置され、液晶混合物の配向方向が第1の共通電極、第2の共通電極、及び、画素電極の電位により発生する電界に応じて、主として基板と平行な面内で変化する技術が開示されている。半透過型の形態では、画素電極は、透過表示領域に位置する第1の画素電極及び反射表示領域に位置する第2の画素電極を備えている。

【0004】

反射領域の画素電極は、通常、各画素で独立している必要があり、また、加工精度の制約もあることから、隣接する画素間である程度の距離を置いて配置されている。このため、隣接する画素電極間に位置する液晶分子が不所望な電界の影響を受けて動作し、斜め方向から画面を観察した際に混色を生ずる虞がある。そこで、反射表示した際の表示品位の改善が要望されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開2009-69816号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。

【課題を解決するための手段】

【0007】

本実施形態によれば、

第1絶縁基板と、前記第1絶縁基板上に位置するスイッチング素子と、前記スイッチング素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に延在した反射性の第1共通電極と、前記第1共通電極を覆う第2層間絶縁膜と、前記第2層間絶縁膜上でその少なくとも一部が前記第1共通電極と対向し前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第1垂直配向膜と、を備えた第1基板と、第2絶縁基板と、前記第2絶縁基板の前記第1基板と対向する側に延在し前記第1共通電極と同電位の第2共通電極と、前記第2共通電極を覆う第2垂直配向膜と、を備えた第2基板と、前記第1垂直配向膜と前記第2垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置が提供される。

【0008】

本実施形態によれば、

第1方向にそれぞれ延出した第1ゲート配線及び第2ゲート配線と、第1方向に交差する第2方向にそれぞれ延出した第1ソース配線及び第2ソース配線と、前記第1ゲート配線及び前記第1ソース配線と電気的に接続されたスイッチング素子と、前記スイッチング素子を覆う第1層間絶縁膜と、前記第1層間絶縁膜上に延在し前記第1ソース配線及び前記第2ソース配線の上方に位置するとともに開口部が形成された反射性の第1共通電極と、前記第1共通電極を覆う第2層間絶縁膜と、前記第2層間絶縁膜上でその少なくとも一部が前記第1共通電極と対向し前記開口部を介して前記スイッチング素子と電気的に接続された透過性の画素電極と、前記画素電極を覆う第1垂直配向膜と、を備えた第1基板と、前記第1共通電極と同電位の第2共通電極と、前記第2共通電極を覆う第2垂直配向膜と、を備えた第2基板と、前記第1垂直配向膜と前記第2垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置が提供される。

【図面の簡単な説明】

10

20

30

40

50

【 0 0 0 9 】

【図 1】図 1 は、本実施形態の液晶表示装置を構成する液晶表示パネル L P N の構成及び等価回路を概略的に示す図である。

【図 2】図 2 は、本実施形態の液晶表示装置に適用可能なアレイ基板 A R の一画素 P X の構成例を概略的に示す平面図である。

【図 3】図 3 は、本実施形態の液晶表示装置に適用可能な対向基板 C T の一画素 P X の構成例を概略的に示す平面図である。

【図 4】図 4 は、図 2 に示したスイッチング素子 S W を含むアクティブエリアにおける液晶表示パネル L P N の断面構造を概略的に示す図である。

【図 5】図 5 は、図 3 の A - B 線で切断した液晶表示パネル L P N の断面構造を概略的に示す断面図である。

【図 6】図 6 は、本実施形態の液晶表示装置に適用可能なアレイ基板 A R の一画素 P X の他の構成例を概略的に示す平面図である。

【図 7】図 7 は、本実施形態の液晶表示装置に適用可能なアレイ基板 A R の一画素 P X の他の構成例を概略的に示す平面図である。

【図 8】図 8 は、本実施形態の液晶表示装置に適用可能なアレイ基板 A R の一画素 P X の他の構成例を概略的に示す平面図である。

【図 9】図 9 は、第 1 共通電極 C E 1 の膜厚をパラメータとした波長に対する透過率の特性の一例を示す図である。

【発明を実施するための形態】

【 0 0 1 0 】

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保つての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものの同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

【 0 0 1 1 】

図 1 は、本実施形態の液晶表示装置を構成する液晶表示パネル L P N の構成及び等価回路を概略的に示す図である。

【 0 0 1 2 】

すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネル L P N を備えている。液晶表示パネル L P N は、第 1 基板であるアレイ基板 A R と、アレイ基板 A R に対向配置された第 2 基板である対向基板 C T と、アレイ基板 A R と対向基板 C T との間に保持された液晶層 L Q と、を備えて構成されている。液晶表示パネル L P N は、画像を表示するアクティブエリア A C T を備えている。アクティブエリア A C T は、アレイ基板 A R と対向基板 C T との間に液晶層 L Q が保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素 P X によって構成されている。

【 0 0 1 3 】

アレイ基板 A R は、アクティブエリア A C T において、第 1 方向 X に沿って延出した複数のゲート配線 G (G 1 ~ G n)、第 1 方向 X に交差する第 2 方向 Y に沿って延出した複数のソース配線 S (S 1 ~ S m)、各画素 P X においてゲート配線 G 及びソース配線 S と電気的に接続されたスイッチング素子 S W、各画素 P X においてスイッチング素子 S W に電気的に接続された画素電極 P E、画素電極 P E と向かい合う第 1 共通電極 C E 1 などを備えている。蓄積容量 C S は、例えば、第 1 共通電極 C E 1 と画素電極 P E との間に形成される。

【 0 0 1 4 】

一方、対向基板 C T は、画素電極 P E と液晶層 L Q を介して対向する第 2 共通電極 C E 2 などを備えている。

10

20

30

40

50

【 0 0 1 5 】

各ゲート配線 G は、アクティブエリア A C T の外側に引き出され、第 1 駆動回路 G D に接続されている。各ソース配線 S は、アクティブエリア A C T の外側に引き出され、第 2 駆動回路 S D に接続されている。第 1 駆動回路 G D 及び第 2 駆動回路 S D は、例えばその少なくとも一部がアレイ基板 A R に形成され、駆動 I C チップ 2 と接続されている。駆動 I C チップ 2 は、第 1 駆動回路 G D 及び第 2 駆動回路 S D を制御するコントローラを内蔵し、液晶表示パネル L P N を駆動するのに必要な信号を供給する信号供給源として機能する。図示した例では、駆動 I C チップ 2 は、液晶表示パネル L P N のアクティブエリア A C T の外側において、アレイ基板 A R に実装されている。

【 0 0 1 6 】

第 1 共通電極 C E 1 及び第 2 共通電極 C E 2 は同電位であり、いずれもアクティブエリア A C T のほぼ全域に亘って延在しており、複数の画素 P X に亘って共通に形成されている。これらの第 1 共通電極 C E 1 及び第 2 共通電極 C E 2 は、アクティブエリア A C T の外側に引き出され、給電部 V c o m に接続されている。給電部 V c o m は、例えばアクティブエリア A C T の外側においてアレイ基板 A R に形成され、第 1 共通電極 C E 1 と電気的に接続されるとともに、図示しない導電部材を介して第 2 共通電極 C E 2 と電気的に接続されている。給電部 V c o m では、第 1 共通電極 C E 1 及び第 2 共通電極 C E 2 に対して、例えばコモン電位が供給される。

【 0 0 1 7 】

図 2 は、本実施形態の液晶表示装置に適用可能なアレイ基板 A R の一画素 P X の構成例を概略的に示す平面図である。ここに示した例では、一画素 P X は、主として反射光によって画像を表示する反射領域 R 及び主として透過光によって画像を表示する透過領域 T を備えている。

【 0 0 1 8 】

アレイ基板 A R は、ゲート配線 G 1、ソース配線 S 1、ソース配線 S 2、スイッチング素子 S W、第 1 共通電極 C E 1、画素電極 P E などを備えている。図示した例では、画素 P X は、図中の破線で示したように、第 1 方向 X に平行な一対の短辺を有するとともに、第 2 方向 Y に平行な一対の長辺を有する長形状である。

【 0 0 1 9 】

ゲート配線 G 1 は、第 1 方向 X に沿って延出している。ソース配線 S 1 及びソース配線 S 2 は、第 1 方向 X に沿って間隔をおいて配置され、それぞれ第 2 方向 Y に沿って延出している。画素 P X の第 1 方向 X に沿った長さは、隣接するソース配線の第 1 方向 X に沿ったピッチと略同等である。画素 P X の第 2 方向 Y に沿った長さは、隣接するゲート配線の第 2 方向 Y に沿ったピッチと略同等である。

【 0 0 2 0 】

図示した画素 P X において、ソース配線 S 1 は左側端部に位置し当該画素 P X とその左側に隣接する画素との境界に跨って配置され、ソース配線 S 2 は右側端部に位置し当該画素 P X とその右側に隣接する画素との境界に跨って配置されている。ゲート配線 G 1 は、画素 P X の中央部を横切るように配置されている。図示したように、本実施形態においては、蓄積容量 C S を形成するために画素 P X を横切る補助容量線は存在しない。

【 0 0 2 1 】

スイッチング素子 S W は、例えば、nチャネル薄膜トランジスタ (T F T) によって構成されている。詳細な図示を省略するが、スイッチング素子 S W は、例えば、ポリシリコンなどの半導体層と、ゲート配線 G 1 に接続されたゲート電極と、ソース配線 S 1 に接続され半導体層にコンタクトしたソース電極と、半導体層にコンタクトしたドレイン電極 W D と、を備えている。

【 0 0 2 2 】

第 1 共通電極 C E 1 は、例えば、図中に右下がりの斜線で示したように、画素 P X の反射領域 R に配置されている。反射領域 R は、ゲート配線 G 1 と重なる領域を含む画素 P X の中央部に位置しており、透過領域 T は、反射領域 R を挟んで画素 P X の上端側及び下端

10

20

30

40

50

側にそれぞれ位置している。第1共通電極CE1は、透過領域Tにおいては欠落している。また、第1共通電極CE1は、当該画素PXから、ソース配線S1及びソース配線S2を跨いで第1方向Xに延在するとともに、第2方向Yにも延在している。つまり、第1共通電極CE1は、ソース配線S1及びソース配線S2に対向するとともに、当該画素PXに対して第1方向Xに隣接する各画素に亘って連続的に形成されている。また、第1共通電極CE1は、当該画素PXに対して第2方向Yに隣接する各画素に亘って連続的に形成されている。但し、第1共通電極CE1には、ドレイン電極WDを露出する開口部OPが形成されている。

【0023】

尚、第1共通電極CE1は、当該画素PXから、ソース配線S1及びソース配線S2を跨いで第1方向Xに延在し、ソース配線S1及びソース配線S2に対向するとともに、当該画素PXに対して第1方向Xに隣接する各画素に亘って帯状に連続的に形成されても良い。

10

【0024】

画素電極PEは、図中に右上がりの斜線で示したように、画素PXにおいて島状に形成され、反射領域R及び透過領域Tに配置されている。反射領域Rにおいて、画素電極PEは、第1共通電極CE1と対向している。透過領域Tにおいては、画素電極PEは、第1共通電極CE1の欠落した領域に重なっている。なお、図示した例では、当該画素PXに配置された画素電極PEのみを図示しているが、当該画素PXの第1方向X及び第2方向Yに隣接する他の画素にも同一形状の画素電極が配置されている。画素電極PEは、開口部OPにおいてコンタクトホールCHを介してスイッチング素子SWのドレイン電極WDに電氣的に接続されている。図示した画素電極PEの形状は、例えば、画素PXの形状に対応して、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い長方形形状である。なお、画素電極PEの一部は、ソース配線S1やソース配線S2と重なる位置まで延在していても良い。また、画素電極PEのソース配線に沿った端部は、ソース配線と対向している第1共通電極CE1の端部と重なる位置まで延在していても良い。

20

【0025】

図3は、本実施形態の液晶表示装置に適用可能な対向基板CTの一画素PXの構成例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部であるソース配線S1、ソース配線S2、ゲート配線G1、及び、画素電極PEを破線で示し、第1共通電極の図示を省略している。

30

【0026】

対向基板CTは、第2共通電極CE2を備えている。第2共通電極CE2は、例えば、アクティブエリアの外側などにおいて、アレイ基板に備えられた第1共通電極CE1あるいは給電部と電氣的に接続されており、第1共通電極CE1と同電位である。

【0027】

第2共通電極CE2は、当該画素PXの全域つまり透過領域T及び反射領域Rの全体に亘って配置され、画素電極PEと対向している。また、第2共通電極CE2は、当該画素PXから第1方向X及び第2方向Yに亘って延在し、ソース配線S1及びソース配線S2の上方にも位置している。つまり、第2共通電極CE2は、詳述しないが、当該画素PXの第1方向Xに沿った右側及び左側に隣接する画素や、当該画素PXの第2方向Yに沿った上側及び下側に隣接する画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第2共通電極CE2は、アクティブエリアの略全面に亘って配置されている。

40

【0028】

第2共通電極CE2には、画素電極PEと対向する位置にスリットSLが形成されている。図示した例では、スリットSLは、第2方向Yに沿って延出した帯状に形成され、画素PXの略中央すなわち反射領域Rに位置している。このようなスリットSLは、主として液晶分子の配向を制御する配向制御部材に相当する。なお、液晶分子の配向を制御する機能を有するものであれば、スリットに代えて、第2共通電極CE2に積層した突起などの他の配向制御部材を設置しても良い。また、スリットSLの形状については、図示した

50

例に限らず、十字などであっても良い。十字のスリット S L が適用される場合、第 1 方向 X に沿って延出した横スリットはゲート配線 G 1 と重なる位置に形成されることが望ましい。

【 0 0 2 9 】

図 4 は、図 2 に示したスイッチング素子 S W を含むアクティブエリアにおける液晶表示パネル L P N の断面構造を概略的に示す図である。図 5 は、図 3 の A - B 線で切断した液晶表示パネル L P N の断面構造を概略的に示す断面図である。

【 0 0 3 0 】

アレイ基板 A R は、ガラス基板や樹脂基板などの光透過性を有する第 1 絶縁基板 1 0 を用いて形成されている。アレイ基板 A R は、第 1 絶縁基板 1 0 の対向基板 C T に対向する側に、スイッチング素子 S W、第 1 共通電極 C E 1、画素電極 P E、第 1 絶縁膜 1 1、第 2 絶縁膜 1 2、第 3 絶縁膜 1 3、第 4 絶縁膜 1 4、第 1 垂直配向膜 A L 1 などを備えている。

10

【 0 0 3 1 】

図示した例では、スイッチング素子 S W は、トップゲート型の薄膜トランジスタである。スイッチング素子 S W は、第 1 絶縁基板 1 0 の上に配置された半導体層 S C を備えている。なお、第 1 絶縁基板 1 0 と半導体層 S C との間に絶縁膜であるアンダーコート層が介在していても良い。半導体層 S C は、第 1 絶縁膜 1 1 によって覆われている。また、第 1 絶縁膜 1 1 は、第 1 絶縁基板 1 0 の上にも配置されている。このような第 1 絶縁膜 1 1 は、例えば、シリコン窒化物などの無機系材料によって形成されている。

20

【 0 0 3 2 】

スイッチング素子 S W のゲート電極 W G は、第 1 絶縁膜 1 1 の上に形成され、半導体層 S C の直上に位置している。ゲート電極 W G は、ゲート配線 G 1 に電氣的に接続され（あるいは、ゲート配線 G 1 と一体的に形成され）、第 2 絶縁膜 1 2 によって覆われている。また、第 2 絶縁膜 1 2 は、第 1 絶縁膜 1 1 の上にも配置されている。このような第 2 絶縁膜 1 2 は、例えば、テトラエトキシシラン（T E O S）などの無機系材料によって形成されている。

【 0 0 3 3 】

スイッチング素子 S W のソース電極 W S 及びドレイン電極 W D は、第 2 絶縁膜 1 2 の上に形成されている。また、ソース配線 S 1 及びソース配線 S 2 も同様に第 2 絶縁膜 1 2 の上に形成されている。図示したソース電極 W S は、ソース配線 S 1 に電氣的に接続されている（あるいは、ソース配線 S 1 と一体的に形成されている）。ソース電極 W S 及びドレイン電極 W D は、それぞれ第 1 絶縁膜 1 1 及び第 2 絶縁膜 1 2 を貫通するコンタクトホールを通して半導体層 S C にコンタクトしている。このような構成のスイッチング素子 S W は、ソース配線 S 1 及びソース配線 S 2 とともに第 3 絶縁膜 1 3 によって覆われている。第 3 絶縁膜 1 3 は、第 2 絶縁膜 1 2 の上にも配置されている。このような第 3 絶縁膜 1 3 は、例えば、透明な樹脂材料によって形成されている。この第 3 絶縁膜 1 3 は、ソース配線 S 1 及びソース配線 S 2、スイッチング素子 S W を覆う第 1 層間絶縁膜に相当する。

30

【 0 0 3 4 】

第 1 共通電極 C E 1 は、第 3 絶縁膜 1 3 の上に延在している。図示したように、第 1 共通電極 C E 1 は、ソース配線 S 1 及びソース配線 S 2 の上方をカバーし、隣接する画素に向かって延在している。このような第 1 共通電極 C E 1 は、アルミニウム（A l）、チタン（T i）、銀（A g）、モリブデン（M o）、タングステン（W）、銅（C u）、クロム（C r）などの反射性の金属材料によって形成されている。第 1 共通電極 C E 1 の上には、第 4 絶縁膜 1 4 が配置されている。第 3 絶縁膜 1 3 及び第 4 絶縁膜 1 4 には、ドレイン電極 W D まで貫通したコンタクトホール C H が形成されている。第 4 絶縁膜 1 4 は、第 3 絶縁膜 1 3 と比較して薄い膜厚に形成され、例えば、シリコン窒化物などの無機系材料によって形成されている。この第 4 絶縁膜 1 4 は、第 1 共通電極 C E 1 を覆う第 2 層間絶縁膜に相当する。

40

【 0 0 3 5 】

50

画素電極 P E は、第 4 絶縁膜 1 4 の上において島状に形成され、第 1 共通電極 C E 1 と対向している。画素電極 P E は、コンタクトホール C H を介してスイッチング素子 S W のドレイン電極 W D に電氣的に接続されている。このような画素電極 P E は、例えば、インジウム・ティン・オキサイド (I T O) やインジウム・ジंक・オキサイド (I Z O) などの透明な導電材料によって形成されている。画素電極 P E は、第 1 垂直配向膜 A L 1 によって覆われている。

【 0 0 3 6 】

一方、対向基板 C T は、ガラス基板や樹脂基板などの光透過性を有する第 2 絶縁基板 3 0 を用いて形成されている。対向基板 C T は、第 2 絶縁基板 3 0 のアレイ基板 A R に対向する側に、遮光層 3 1、カラーフィルタ 3 2、オーバーコート層 3 3、第 2 共通電極 C E 2、第 2 垂直配向膜 A L 2 などを備えている。

10

【 0 0 3 7 】

遮光層 3 1 は、アクティブエリア A C T において各画素 P X を区画し、開口部 A P を形成する。遮光層 3 1 は、アレイ基板 A R に設けられたソース配線と対向する位置や、スイッチング素子と対向する位置などに設けられている。遮光層 3 1 は、遮光性の金属材料や黒色の樹脂材料によって形成されている。

【 0 0 3 8 】

カラーフィルタ 3 2 は、開口部 A P に形成され、その一部が遮光層 3 1 と重なっている。カラーフィルタ 3 2 は、例えば、赤色、緑色、青色にそれぞれ着色された樹脂材料によって形成されている。第 1 方向 X に隣接する各画素は異なる色画素であり、例えば赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタがこの順に並んでいる。異なる色のカラーフィルタ 3 2 間の境界は、ソース配線 S の上方の遮光層 3 1 と重なる位置にある。

20

【 0 0 3 9 】

オーバーコート層 3 3 は、カラーフィルタ 3 2 を覆っている。オーバーコート層 3 3 は、遮光層 3 1 やカラーフィルタ 3 2 の凹凸を平坦化する。オーバーコート層 3 3 は、透明な樹脂材料によって形成されている。このオーバーコート層 3 3 は、第 2 共通電極 C E 2 の下地となる。

【 0 0 4 0 】

第 2 共通電極 C E 2 は、オーバーコート層 3 3 のアレイ基板 A R と対向する側に形成されている。図示したように、第 2 共通電極 C E 2 は、ソース配線 S 1 及びソース配線 S 2 の上方を通り、隣接する画素に向かって延在している。このような第 2 共通電極 C E 2 は、例えば、I T O や I Z O などの透明な導電材料によって形成されている。第 2 共通電極 C E 2 は、第 2 垂直配向膜 A L 2 によって覆われている。

30

【 0 0 4 1 】

第 1 垂直配向膜 A L 1 及び第 2 垂直配向膜 A L 2 は、垂直配向性を示す材料によって形成され、ラビングなどの配向処理を必要とせず液晶分子を基板の法線方向に配向させる配向規制力を有している。

【 0 0 4 2 】

上述したようなアレイ基板 A R と対向基板 C T とは、第 1 垂直配向膜 A L 1 及び第 2 垂直配向膜 A L 2 が向かい合うように配置されている。このとき、アレイ基板 A R と対向基板 C T との間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板 A R と対向基板 C T とは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層 L Q は、第 1 垂直配向膜 A L 1 と第 2 垂直配向膜 A L 2 との間に形成されたセルギャップに封入されている。この液晶層 L Q は、例えば誘電率異方性が負 (ネガ型) の液晶材料によって構成されている。

40

【 0 0 4 3 】

このような構成の液晶表示パネル L P N に対して、その背面側には、バックライト B L が配置されている。バックライト B L としては、種々の形態が適用可能であるが、ここでは詳細な構造についての説明は省略する。

50

【 0 0 4 4 】

第 1 絶縁基板 1 0 の外面 1 0 B には、第 1 偏光板 P L 1 を含む円偏光素子である第 1 光学素子 O D 1 が配置されている。第 2 絶縁基板 3 0 の外面 3 0 B には、第 2 偏光板 P L 2 を含む円偏光素子である第 2 光学素子 O D 2 が配置されている。第 1 偏光板 P L 1 及び第 2 偏光板 P L 2 は、例えば、それぞれの偏光軸が直交するクロスニコルの位置関係となるように配置される。

【 0 0 4 5 】

次に、本実施形態における液晶表示装置の動作について説明する。

【 0 0 4 6 】

画素電極 P E と第 2 共通電極 C E 2 との間に電位差が形成されていない O F F 状態（つまり、液晶層 L Q に電圧が印加されていない状態）では、画素電極 P E と第 2 共通電極 C E 2 との間に電界が形成されていないため、液晶層 L Q に含まれる液晶分子 L M は、図 4 に示したように、第 1 垂直配向膜 A L 1 と第 2 垂直配向膜 A L 2 との間において、基板主面（X - Y 平面）に対して略垂直に初期配向する。このとき、透過領域 T においては、バックライト B L からのバックライト光の一部は、第 1 光学素子 O D 1 を透過して円偏光に変換され、液晶表示パネル L P N に入射する。液晶表示パネル L P N に入射した円偏光（例えば右回りの円偏光）の偏光状態は、液晶層 L Q を透過した際にほとんど変化しない。このため、液晶表示パネル L P N を透過した円偏光（右回り円偏光）は、第 2 光学素子 O D 2 によって吸収される（黒表示）。また、反射領域 R においては、液晶表示パネル L P N に向かって入射した外光の一部は、第 2 光学素子 O D 2 を透過して円偏光に変換され、液晶表示パネル L P N に入射する。液晶表示パネル L P N に入射した円偏光（例えば左回りの円偏光）の偏光状態は、液晶層 L Q を透過した際にほとんど変化しないが、第 1 共通電極 C E 1 で反射された際に逆回りの円偏光（右回り円偏光）となり、第 2 光学素子 O D 2 によって吸収される（黒表示）。

10

20

【 0 0 4 7 】

画素電極 P E と第 2 共通電極 C E 2 との間に電位差が形成された O N 状態（つまり、液晶層 L Q に電圧が印加された状態）では、画素電極 P E と第 2 共通電極 C E 2 との間に縦電界あるいはスリット S L を避ける傾斜電界が形成される。このため、液晶分子 L M は、縦電界あるいは傾斜電界の作用によって初期配向方向とは異なる方位に配向する。すなわち、ネガ型の液晶分子 L M は、その長軸が電界に対して交差するように配向するため、O N 状態では、基板主面に対して斜め方向あるいは水平方向に配向する。

30

【 0 0 4 8 】

このような O N 状態では、液晶表示パネル L P N に入射した円偏光の偏光状態は、液晶層 L Q を透過する際に液晶分子 L M の配向状態（あるいは、液晶層のリタデーション）に応じて変化する。このため、O N 状態において、液晶層 L Q を透過した少なくとも一部の円偏光は、第 2 光学素子 O D 2 を透過する（白表示）。

【 0 0 4 9 】

すなわち、透過領域 T において、第 1 光学素子 O D 1 を透過した円偏光（右回り円偏光）は、液晶層 L Q を透過した際の約 1 / 2 波長の位相差によって逆回りの円偏光（左回り円偏光）となり、第 2 光学素子 O D 2 を透過する。また、反射領域 R においては、第 2 共通電極 C E 2 にスリット S L が形成されているため、透過領域 T と比較して、液晶層 L Q に印加される電圧が弱まり、液晶分子の配向状態の変化が小さい。つまり、反射領域 R では、透過領域 T よりも液晶層 L Q のリタデーションが小さくなる。このため、反射領域 R では液晶層 L Q を透過する光に与える位相差が透過領域 T よりも実質的に小さくなる。例えば、透過領域 T において液晶層 L Q を 1 回透過する光に与える位相差が 1 / 2 波長である一方で、反射領域 R において液晶層 L Q を 1 回透過する光に与える位相差が約 1 / 4 波長であって、液晶層 L Q を 1 往復する光に与える位相差が約 1 / 2 波長である。このため、第 2 光学素子 O D 2 を透過した円偏光（左回り円偏光）は、第 1 共通電極 C E 1 で反射された際に逆回りの円偏光（右回り円偏光）となるが、液晶層 L Q を往復した際の約 1 / 2 波長の位相差によって逆回りの円偏光（左回り円偏光）となるため、第 2 光学素子 O D

40

50

2を透過する。つまり、透過領域Tと反射領域Rとで同等の変調率を得ることができ、透過領域Tを透過した光と反射領域Rで反射された光とで、階調レベルを揃えることが可能となる。

【0050】

また、ON状態では、第4絶縁膜14を介して対向する画素電極PEと第1共通電極CE1とで蓄積容量CSを形成し、画像を表示するのに必要な容量を保持する。つまり、スイッチング素子SWを介して各画素に書き込まれた画素電位が上記の蓄積容量CSによって一定期間保持される。

【0051】

このような本実施形態によれば、各画素において画像を表示するのに必要な容量は、第4絶縁膜14を介して対向する画素電極PEと第1共通電極CE1とで形成することが可能である。このため、容量を形成するに際して、第1共通電極CE1とは別に、画素を横切る配線や電極を設ける必要がなくなる。また、第4絶縁膜14は、樹脂材料等で形成された第3絶縁膜と比較して薄い膜厚を有するように形成されている。このため、第4絶縁膜14を介した画素電極PE及び第1共通電極CE1により、比較的大きな容量を容易に形成することが可能となる。また、第1共通電極CE1の他に画素を横切る補助容量線を配置した比較例と比べて、表示に寄与する一画素あたりの透過領域Tにおける開口率、透過率、あるいは、輝度を向上することが可能となる。

【0052】

また、第1共通電極CE1は反射電極として機能するため、画素電極PEと第1共通電極CE1とが重なる領域は、反射領域Rとして表示に寄与する。この反射領域Rは、画素電極PEと第1共通電極CE1とが重なる領域のみならず、画素電極PEの外側つまりソース配線S1及びソース配線S2の直上の領域なども含んでいるため、一画素PXにおける透過領域Tの面積縮小を抑えつつ、反射領域Rの面積を拡大することができ、一画素PXあたりの反射領域Rにおける開口率、反射率、あるいは、輝度を向上することが可能となる。したがって、表示に必要な容量を確保しつつ、透過表示及び反射表示の双方の表示品位を改善することが可能となる。

【0053】

また、第1共通電極CE1は、ソース配線S1及びソース配線S2の上方に位置している。このため、ON状態において、第1共通電極CE1により、ソース配線S1及びソース配線S2から液晶層LQに向かう不所望な漏れ電界をシールドすることが可能となる。つまり、ソース配線S1及びソース配線S2と画素電極PEあるいは第2共通電極CE2との間の不所望な電界の形成あるいは不所望な容量の形成を抑制することができ、ソース配線S1及びソース配線S2と重なる領域の液晶分子LMの配向乱れを抑制することが可能となる。

【0054】

しかも、ソース配線S1及びソース配線S2と重なる領域では、第1共通電極CE1と第2共通電極CE2とが対向している。このため、ソース配線S1及びソース配線S2と重なる領域の液晶分子LMは、ON状態においても第1共通電極CE1及び第2共通電極CE2が同電位で維持されているため、初期配向状態を保持している。したがって、第1方向Xに隣接する画素電極PEを加工限界まで接近させることが可能となり、一画素あたり表示に寄与する面積をさらに拡大することが可能である。

【0055】

また、ソース配線を挟んで隣接する一方の画素がON状態であり、他方の画素がOFF状態であったとしても、ON状態の画素とOFF状態の画素との間のソース配線と重なる領域では、対向する第1共通電極CE1と第2共通電極CE2との間に電位差が形成されていないため、液晶分子LMが初期配向状態に維持されている。このため、液晶表示パネルLPNを斜め方向から観察した場合であっても、混色による表示品位の劣化を抑制することが可能となる。また、反射性の第1共通電極CE1がアレイ基板ARにおいてソース配線S1及びソース配線S2よりも遮光層31に接近した位置に配置されているため、混

10

20

30

40

50

色を抑制できる視角範囲を拡大することが可能となる。

【0056】

また、混色防止のために遮光層31の幅を拡大する必要がなくなるため、一画素あたりの表示に寄与する面積をさらに拡大することが可能となる。一例として、ソース配線S1及びソース配線S2の上方に位置する遮光層31の幅については、ソース配線S1及びソース配線S2の幅と同等であれば良い。

【0057】

次に、他の構成例について説明する。

【0058】

図6は、本実施形態の液晶表示装置に適用可能なアレイ基板ARの一画素PXの他の構成例を概略的に示す平面図である。

10

【0059】

図6に示した構成例は、図2に示した構成例と比較して、第1共通電極CE1が第1方向Xに沿って延出した帯状に形成された点で相違している。すなわち、第1共通電極CE1は、各画素PXの中央部に位置する反射領域Rに配置され、透過領域Tにおいては欠落している。つまり、第1共通電極CE1は、ソース配線S1及びソース配線S2に対向するとともに、当該画素PXに対して第1方向Xに隣接する各画素に亘って連続的に形成されている。

【0060】

このような構成例のアレイ基板ARに対して、図3で説明した第2共通電極CE2を備えた対向基板CTを適用可能である。

20

【0061】

この構成例によれば、上記の構成例と同様に半透過型の液晶表示装置を実現することが可能となる。

【0062】

図7は、本実施形態の液晶表示装置に適用可能なアレイ基板ARの一画素PXの他の構成例を概略的に示す平面図である。

【0063】

図7に示した構成例は、図2に示した構成例と比較して、透過領域Tがゲート配線G1と重なる領域を含む画素PXの中央部に位置し、反射領域Rが透過領域Tを挟んで画素PXの上端側及び下端側にそれぞれ位置している点で相違している。

30

【0064】

すなわち、第1共通電極CE1は、例えば、図中に右下がりの斜線で示したように、画素PXの反射領域Rに配置されている。また、第1共通電極CE1は、当該画素PXから、ソース配線S1及びソース配線S2を跨いで第1方向Xに延在するとともに、第2方向Yにも延在している。つまり、第1共通電極CE1は、ソース配線S1及びソース配線S2に対向するとともに、当該画素PXに対して第1方向Xに隣接する各画素に亘って連続的に形成されている。また、第1共通電極CE1は、当該画素PXに対して第2方向Yに隣接する各画素に亘って連続的に形成されている。但し、第1共通電極CE1には、ドレイン電極WDと重なる領域を含む開口部OPが形成されている。開口部OPは、透過領域Tに対応して形成されており、第1共通電極CE1が欠落した部分に相当する。

40

【0065】

画素電極PEは、図中に右上がりの斜線で示したように、画素PXにおいて島状に形成され、反射領域R及び透過領域Tに配置されている。反射領域Rにおいて、画素電極PEは、第1共通電極CE1と対向するスリットPSLを有している。すなわち、スリットPSLは、第2方向Yに沿って画素電極PEの短辺の端から反射領域Rと透過領域Tの境界まで形成されている。透過領域Tにおいては、画素電極PEは、第1共通電極CE1の開口部OPに重なっている。

【0066】

このような構成例のアレイ基板ARに対して、図3で説明した第2共通電極CE2を備

50

えた対向基板CTを適用可能である。

【0067】

この構成例によれば、反射領域Rにおいては、画素電極PEにスリットPSLが形成されているため、ON状態では、透過領域Tと比較して液晶層LQに印加される電圧が弱まる。このため、反射領域Rでは、透過領域Tよりも液晶層LQのリタレーションが小さくなる。例えば、画素電極PEと第2共通電極CE2との間に電位差が形成された際に、透過領域Tにおいて液晶層LQを1回透過する光に与える位相差が1/2波長である一方で、反射領域Rにおいて液晶層LQを1回透過する光に与える位相差が約1/4波長であって、液晶層LQを1往復する光に与える位相差が約1/2波長である。このため、透過領域T及び反射領域Rの双方において、階調レベルを揃えることが可能となる。したがって、このような構成例においても、上記の構成例と同様に半透過型の液晶表示装置を実現することが可能となる。

10

【0068】

図8は、本実施形態の液晶表示装置に適用可能なアレイ基板ARの一画素PXの他の構成例を概略的に示す平面図である。

【0069】

図8に示した構成例は、図2に示した構成例と比較して、反射型の液晶表示装置に対応する点で相違している。

【0070】

すなわち、画素PXは、その全体が反射領域に相当する。第1共通電極CE1は、例えば、図中に右下がりの斜線で示したように、開口部OPを除いて、画素PXの略全面に亘って延在し、さらに、当該画素PXから、ソース配線S1及びソース配線S2を跨いで第1方向Xに延在するとともに、第2方向Yにも延在している。つまり、第1共通電極CE1は、ソース配線S1及びソース配線S2に対向するとともに、当該画素PXに対して第1方向Xに隣接する各画素に亘って連続的に形成され、さらに、当該画素PXに対して第2方向Yに隣接する各画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第1共通電極CE1は、画像を表示するアクティブエリアの略全面に配置され、その一部がアクティブエリアの外側に引き出され、上記の通り、給電部と電気的に接続されている。

20

【0071】

このような構成例のアレイ基板ARに対して、図3で説明した第2共通電極CE2を備えた対向基板CTを適用可能である。なお、反射型の液晶表示装置においては、図4を参照して説明したバックライトBL及び第1光学素子OD1は不要である。

30

【0072】

この構成例によれば、各画素に個別の反射電極を設けた反射型液晶表示装置と比較して、隣接する画素の境界付近まで反射領域を拡大することが可能となり、一画素PXあたりの反射領域Rにおける開口率、反射率、あるいは、輝度をさらに向上することが可能となる。一例として、図示した構成例によれば、各画素に個別の反射電極を設けた反射型液晶表示装置と比較して、表示に寄与する開口率を約30%拡大できることが確認された。

【0073】

なお、図8に示した構成例では、第1共通電極CE1の膜厚を極薄とすることで、第1共通電極CE1をハーフミラーとして構成することが可能である。そして、図4を参照して説明したように、バックライトBL及び第1光学素子OD1を設けることで、半透過型の液晶表示装置を構成することが可能である。このような半透過型の液晶表示装置によれば、画素PXの略全体が反射領域にも透過領域にもなり得る。

40

【0074】

ところで、図8の構成例では、各画素の透過領域と反射領域とが共通している。このため、透過表示に適した電圧を液晶層に印加した場合に、透過表示では正常な階調表示が得られるものの、反射表示では正常な階調表示が得られないことがある。このため、透過表示時と反射表示時とで同一階調を表示する際に、透過表示時と反射表示時とで液晶層に印

50

加する電圧を異ならせることが望ましい。例えば、反射表示の際に液晶層に印加する電圧は、透過表示の際に液晶層に印加する電圧の約 $1/2$ に設定することで、透過表示及び反射表示の双方について正常な階調表示が実現できる。

【0075】

図9は、第1共通電極CE1の膜厚をパラメータとした波長に対する透過率の特性の一例を示す図である。

【0076】

ここでは、第1共通電極CE1はアルミニウムによって形成した。図中のAは第1共通電極CE1の膜厚が10.5nmの透過率特性に相当し、図中のBは第1共通電極CE1の膜厚が18.7nmの透過率特性に相当し、図中のCは第1共通電極CE1の膜厚が24.8nmの透過率特性に相当する。

10

【0077】

第1共通電極CE1の膜厚が概ね20nm以下であれば、可視光の波長範囲、例えば波長400nmから波長800nmまでの範囲において、比較的高い透過率が得られる。このような半透過型の液晶表示装置において、第1共通電極CE1の膜厚を透過率特性に合わせて設定することにより、透過表示と反射表示とのバランスをとることが可能となる。例えば、反射表示を重視する構成（透過表示を補助的に使用する構成）では、第1共通電極CE1の膜厚を20nm以上の比較的厚い膜厚に設定することが望ましい。また、透過表示を重視する構成（反射表示を補助的に使用する構成）では、第1共通電極CE1の膜厚を20nm以下の比較的薄い膜厚に設定することが望ましい。

20

【0078】

以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。

【0079】

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。


30

【符号の説明】


【0080】

LPN...液晶表示パネル AR...アレイ基板 CT...対向基板 LQ...液晶層
PE...画素電極 CE1...第1共通電極 CE2...第2共通電極
AL1...第1垂直配向膜 AL2...第2垂直配向膜


【図 1】




【図 2】




【図 3】




【図 4】




【 図 5 】




【 図 6 】



【 図 7 】




【 図 8 】



【 図 9 】

図 9



フロントページの続き

F ターム(参考) 2H092 GA17 JA25 JA46 JB05 JB07 JB13 JB69 QA09
2H191 FA31Y GA08 GA10 GA19 NA10 NA29 NA35
2H192 AA24 BA14 BA25 BC32 BC63 BC74 CB02 DA13 DA52 JA13

专利名称(译)	液晶表示装置		
公开(公告)号	JP2015114415A	公开(公告)日	2015-06-22
申请号	JP2013254901	申请日	2013-12-10
[标]申请(专利权)人(译)	株式会社日本显示器		
申请(专利权)人(译)	有限公司日本显示器		
[标]发明人	武田有広		
发明人	武田 有広		
IPC分类号	G02F1/1343 G02F1/1368 G02F1/1335		
FI分类号	G02F1/1343 G02F1/1368 G02F1/1335.520		
F-TERM分类号	2H092/GA17 2H092/JA25 2H092/JA46 2H092/JB05 2H092/JB07 2H092/JB13 2H092/JB69 2H092/QA09 2H191/FA31Y 2H191/GA08 2H191/GA10 2H191/GA19 2H191/NA10 2H191/NA29 2H191/NA35 2H192/AA24 2H192/BA14 2H192/BA25 2H192/BC32 2H192/BC63 2H192/BC74 2H192/CB02 2H192/DA13 2H192/DA52 2H192/JA13 2H291/FA31Y 2H291/GA08 2H291/GA10 2H291/GA19 2H291/NA10 2H291/NA29 2H291/NA35		
代理人(译)	河野 哲		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种能够提高显示质量的液晶显示装置。覆盖开关元件的第一绝缘中间层；覆盖开关元件的第二层间绝缘膜；覆盖反射第一绝缘中间层的第二层间绝缘膜；覆盖第一公共电极的第二层间绝缘膜，其至少一部分在第二层间绝缘膜上面对第一公共电极并电连接到开关元件，和透明的像素电极，覆盖像素电极，第一衬底和第二绝缘衬底中的第一垂直取向膜，在相反的一侧延伸到所述第二绝缘基板的所述第一基板然后在相同的电位的第一公共电极的第二公共电极，用于覆盖第二公共电极，具有与所述第一垂直取向膜的第二垂直取向的第二衬底上的第二垂直取向膜并且液晶层保持在液晶层和液晶层之间。 .The

