

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2012-73634

(P2012-73634A)

(43) 公開日 平成24年4月12日(2012.4.12)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H193
G09G 3/20 (2006.01)	G09G 3/20 641C	5C006
G02F 1/133 (2006.01)	G09G 3/20 623Y	5C080
	G09G 3/20 621B	
	G09G 3/20 611E	
審査請求 有 請求項の数 7 O L (全 31 頁) 最終頁に続く		

(21) 出願番号	特願2011-253993 (P2011-253993)	(71) 出願人	000153878
(22) 出願日	平成23年11月21日 (2011.11.21)		株式会社半導体エネルギー研究所
(62) 分割の表示	特願2010-191822 (P2010-191822) の分割	(72) 発明者	山崎 舜平
原出願日	平成12年7月14日 (2000.7.14)		神奈川県厚木市長谷398番地 株式会社
(31) 優先権主張番号	特願平11-206378		半導体エネルギー研究所内
(32) 優先日	平成11年7月21日 (1999.7.21)	(72) 発明者	小山 潤
(33) 優先権主張国	日本国 (JP)		神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		(72) 発明者	山形 裕和
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		Fターム(参考)	2H193 ZA04 ZC16 ZC24 ZD13 ZD14 ZD23 ZD34 ZF21 ZF32 ZF33 ZF34
			最終頁に続く


(54) 【発明の名称】 液晶表示装置及び電子機器

(57) 【要約】 (修正有)

【課題】 高画質な液晶表示装置を提供する。

【解決手段】 第1のフレーム期間中に、第1の映像信号が、第1の画素電極に供給され、第2のフレーム期間中に、第1の映像信号と逆の極性の第2の映像信号が、第1の画素に供給され、第1のフレーム期間中に、第1の映像信号と同じ極性の第3の映像信号が、第2の画素電極に供給され、第2のフレーム期間中に、第1の映像信号と逆の極性の第4の映像信号が、第2の画素電極に供給され、第1のフレーム期間中に、第1の映像信号と同じ極性の第5の映像信号が、第3の画素電極に供給され、第2のフレーム期間中に、第1の映像信号と逆の極性の第6の映像信号が、第3の画素に供給され、第1のフレーム期間中に、第1の映像信号と同じ極性の第7の映像信号が、第4の画素電極に供給され、第2のフレーム期間中に、第1の映像信号と逆の極性の第8の映像信号が、第4の画素電極に供給され、120Hzで駆動される。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

ゲート信号線と、第 1 及び第 2 のソース信号線と、
第 1 乃至第 4 の画素電極と、を有し、
前記第 1 乃至第 4 の画素電極を有する基板上にカラーフィルタが形成され、
前記第 1 の画素電極は、前記第 1 のソース信号線により、第 1 及び第 2 の映像信号が入力され、
前記第 2 の画素電極は、前記第 2 のソース信号線により、第 3 及び第 4 の映像信号が入力され、
前記第 3 の画素電極は、前記第 1 のソース信号線により、第 5 及び第 6 の映像信号が入力され、
前記第 4 の画素電極は、前記第 2 のソース信号線により、第 7 及び第 8 の映像信号が入力され、
前記第 1 の画素電極は、前記ゲート信号線を挟んで、前記第 3 の画素電極と隣接し、
前記第 2 の画素電極は、前記ゲート信号線を挟んで、前記第 4 の画素電極と隣接し、
前記第 1 のソース信号線は、前記第 2 のソース信号線の隣のソース信号線であり、
前記第 1 のフレーム期間と前記第 1 のフレーム期間の次のフレーム期間である第 2 のフレーム期間とを有し、
前記第 1 のフレーム期間中に、前記第 1 の映像信号が、前記第 1 の画素電極に供給され、
前記第 2 のフレーム期間中に、前記第 1 の映像信号と逆の極性の前記第 2 の映像信号が、前記第 1 の画素電極に供給され、
前記第 1 のフレーム期間中に、前記第 3 の映像信号が、前記第 2 の画素電極に供給され、
前記第 2 のフレーム期間中に、前記第 3 の映像信号と逆の極性の前記第 4 の映像信号が、前記第 2 の画素電極に供給され、
前記第 1 のフレーム期間中に、前記第 5 の映像信号が、前記第 3 の画素電極に供給され、
前記第 2 のフレーム期間中に、前記第 5 の映像信号と逆の極性の前記第 6 の映像信号が、前記第 3 の画素電極に供給され、
前記第 1 のフレーム期間中に、前記第 7 の映像信号が、前記第 4 の画素電極に供給され、
前記第 2 のフレーム期間中に、前記第 7 の映像信号と逆の極性の前記第 8 の映像信号が、前記第 4 の画素電極に供給され、
フレーム周波数は 120 Hz 以上であることを特徴とする液晶表示装置。

【請求項 2】

ゲート信号線と、第 1 及び第 2 のソース信号線と、
前記ゲート信号線、前記第 1 及び第 2 のソース信号線上に形成された絶縁膜と、
前記絶縁膜上に形成された第 1 乃至第 4 の画素電極と、を有し、
前記第 1 乃至第 4 の画素電極を有する基板上にカラーフィルタが形成され、
前記第 1 の画素電極は、前記第 1 のソース信号線により、第 1 及び第 2 の映像信号が入力され、
前記第 2 の画素電極は、前記第 2 のソース信号線により、第 3 及び第 4 の映像信号が入力され、
前記第 3 の画素電極は、前記第 1 のソース信号線により、第 5 及び第 6 の映像信号が入力され、
前記第 4 の画素電極は、前記第 2 のソース信号線により、第 7 及び第 8 の映像信号が入力され、
前記第 1 の画素電極は、前記ゲート信号線を挟んで、前記第 3 の画素電極と隣接し、
前記第 2 の画素電極は、前記ゲート信号線を挟んで、前記第 4 の画素電極と隣接し、

前記第 1 のソース信号線は、前記第 2 のソース信号線の隣のソース信号線であり、
前記第 1 のフレーム期間と前記第 1 のフレーム期間の次のフレーム期間である第 2 のフレーム期間とを有し、
前記第 1 のフレーム期間中に、前記第 1 の映像信号が、前記第 1 の画素電極に供給され、
前記第 2 のフレーム期間中に、前記第 1 の映像信号と逆の極性の前記第 2 の映像信号が、前記第 1 の画素電極に供給され、
前記第 1 のフレーム期間中に、前記第 3 の映像信号が、前記第 2 の画素電極に供給され、
前記第 2 のフレーム期間中に、前記第 3 の映像信号と逆の極性の前記第 4 の映像信号が、前記第 2 の画素電極に供給され、
前記第 1 のフレーム期間中に、前記第 5 の映像信号が、前記第 3 の画素電極に供給され、
前記第 2 のフレーム期間中に、前記第 5 の映像信号と逆の極性の前記第 6 の映像信号が、前記第 3 の画素電極に供給され、
前記第 1 のフレーム期間中に、前記第 7 の映像信号が、前記第 4 の画素電極に供給され、
前記第 2 のフレーム期間中に、前記第 7 の映像信号と逆の極性の前記第 8 の映像信号が、前記第 4 の画素電極に供給され、
フレーム周波数は 120 Hz 以上であることを特徴とする液晶表示装置。

10

20

【請求項 3】

請求項 1 または請求項 2 において、
前記ゲート信号線は、アルミニウム又は銅を含むことを特徴とする液晶表示装置。

【請求項 4】

請求項 1 または請求項 2 において、
前記ゲート信号線は、チタン、タンタル、タングステンのいずれかを含むことを特徴とする液晶表示装置。

【請求項 5】

請求項 1 または請求項 2 において、
前記ゲート信号線は、アルミニウム又は銅を主成分とする第 1 の層と、チタン、タンタル、タングステンのいずれかを主成分とする第 2 の層と、を有することを特徴とする液晶表示装置。

30

【請求項 6】

請求項 1 乃至請求項 5 のいずれかーに記載の液晶表示装置を用いた電子機器。

【請求項 7】

請求項 1 乃至請求項 5 のいずれかーに記載の液晶表示装置と、操作スイッチとを具備する電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

40

本発明は、液晶等の表示媒体を用い、マトリクス状に画素が配置された表示装置に好適な駆動方法に関する。また、前記駆動方法を用いて表示を行う表示装置に関する。特に直視型のアクティブマトリクス型液晶パネル（液晶パネル）に関する。

【背景技術】

【0002】

近年、絶縁性基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（TFT）を作製する技術が急速に発達している。その理由は、液晶パネル（代表的には、アクティブマトリクス型液晶パネル）の需要が高まってきたことによる。

【0003】

アクティブマトリクス型液晶パネルは、マトリクス状に配置された数十～数百万個もの

50

画素に出入りする電荷を画素のスイッチング素子により制御して画像を表示するものである。

【 0 0 0 4 】

なお、本明細書中における画素とは、スイッチング素子と、前記スイッチング素子に接続された画素電極と、液晶と、前記液晶を介して画素電極に対向して設けられた対向電極とで主に構成されている素子を指している。

【 0 0 0 5 】

以下に図 1 9 を用いて、アクティブマトリクス型液晶パネルの表示動作の代表的な例を簡略に説明する。

【 0 0 0 6 】

ソース信号線駆動回路 1 0 3 とソース信号線 S 1 ~ S 6 とが接続されている。またゲート信号線駆動回路 1 0 4 とゲート信号線 G 1 ~ G 5 とが接続されている。そしてソース信号線 S 1 ~ S 6 とゲート信号線 G 1 ~ G 5 とで囲まれている部分に画素 1 0 6 が複数設けられている。画素 1 0 6 にはスイッチング素子 1 0 1 と画素電極 1 0 2 とが設けられている。なおソース信号線とゲート信号線の数はこの値に限定されない(図 1 9 (A))。なお図 1 9 (B) は画素部 1 0 5 が有する複数の画素 1 0 6 の位置を示す図(表示パターン)である。

【 0 0 0 7 】

ソース信号線駆動回路 1 0 3 内のシフトレジスタ回路等(図示しない)からの信号に従って、ソース信号線 S 1 に映像信号が印加される。またゲート信号線駆動回路 1 0 4 からゲート信号線 G 1 に選択信号が印加され、ゲート信号線 G 1 とソース信号線 S 1 とが交差している部分の画素(1、1)のスイッチング素子をオン状態にする。そしてソース信号線 S 1 の映像信号が画素(1、1)の画素電極に印加される。この印加された映像信号の電位により液晶を駆動し、透過光量を制御して、画素(1、1)に画像の一部(画素(1、1)に相当する画像)が表示される。

【 0 0 0 8 】

次に、画素(1、1)に画像が表示された状態を保持容量(図示せず)等で保持したまま、次の瞬間には、ソース信号線駆動回路内 1 0 3 のシフトレジスタ回路等(図示しない)からの信号に従って、ソース信号線 S 2 に映像信号が入力される。ゲート信号線駆動回路 1 0 4 からゲート信号線 G 1 に選択信号が印加されたままであり、ゲート信号線 G 1 とソース信号線 S 2 とが交差している部分の画素(1、2)のスイッチング素子をオン状態にする。そしてソース信号線 S 2 の映像信号の電位が画素(1、2)の画素電極に印加される。この印加された映像信号の電位により液晶を駆動し、透過光量を制御して、画素(1、1)と同様に、画素(1、2)に画像の一部(画素(1、2)に相当する画像)が表示される。

【 0 0 0 9 】

このような表示動作を順次行い、ゲート信号線 G 1 に接続されている画素(1、1)(1、2)(1、3)(1、4)(1、5)(1、6)に画像の一部を次々と表示する。この間、ゲート信号線 G 1 には選択信号が印加され続けている。

【 0 0 1 0 】

ゲート信号線 G 1 に接続されている画素の全てに映像信号が印加されると、ゲート信号線 G 1 には選択信号が印加されなくなり、引き続いて、ゲート信号線 G 2 にのみ選択信号が印加される。そしてゲート信号線 G 2 に接続されている画素(2、1)(2、2)(2、3)(2、4)(2、5)(2、6)に画像の一部を次々と表示する。この間、ゲート信号線 G 2 には選択信号が印加され続けている。このような表示動作を全てのゲート信号線において行うことにより、表示領域に一画面(フレーム)を表示する。この期間を 1 フレーム期間と呼ぶ。(図 1 9 (B))

【 0 0 1 1 】

最後に映像信号が印加される画素(4、6)に画像の一部が表示されるまで、他の全ての画素は画像が表示された状態を保持容量(図示せず)等で保持している。

10

20

30

40

50

【 0 0 1 2 】

これらの表示動作を順次繰り返すことにより、画素部 1 0 5 に画像を表示する。

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 1 3 】

通常スイッチング素子として T F T 等を用いた液晶パネルでは、液晶材料の劣化を防ぐために、各画素へ印加する信号の電位の極性を、共通電位を基準として反転（交流化駆動）させる。

【 0 0 1 4 】

交流化駆動方法の1つにソースライン反転駆動が挙げられる。図 2 0（A）にソースライン反転駆動における画素の極性パターンを示す。なお図 2 0 に示した極性パターンは、図 1 9（B）に示した表示パターンと対応している。

10

【 0 0 1 5 】

なお、本明細書中の極性パターンを示した図〔図 2 0、図 2 2、図 2 3〕では、共通電位を基準として、画素に印加される映像信号の電位が正である場合は「+」で図示し、負である場合は「-」で示している。

【 0 0 1 6 】

加えて、走査方式には、1画面（1フレーム）のゲート信号線を1つずつ飛び越すことで2回（2フィールド）に分けて走査するインターレス走査と、ゲート信号線を飛び越さずに順番に走査するノンインターレス走査とがあるが、ここでは主にノンインターレス走査を用いた例で説明する。

20

【 0 0 1 7 】

図 2 0（A）で示したように、ソースライン反転駆動の特徴は、任意の1フレーム期間において、同じソース信号線に接続されている全ての画素に同じ極性の映像信号が印加されており、隣り合うソース信号線に接続されている画素どうして逆の極性の映像信号が印加されていることである。そして次の1フレーム期間において、直前の1フレーム期間で表示された極性パターン1と逆の極性の映像信号が各画素に印加されて極性パターン2が表示される。

【 0 0 1 8 】

また、他の交流化駆動方法としてゲートライン反転駆動が挙げられる。ゲートライン反転駆動の極性パターンを図 2 0（B）に示す。

30

【 0 0 1 9 】

図 2 0（B）で示したように、任意の1フレーム期間において、同じゲート信号線に接続されている全ての画素に同じ極性の映像信号が印加されており、隣り合うゲート信号線に接続されている画素どうして逆の極性の映像信号が印加されていることである。そして次の1フレーム期間において、直前の1フレーム期間で表示された極性パターン3と逆の極性の映像信号が各画素に印加されて極性パターン4が表示される。

【 0 0 2 0 】

即ち、上記従来のソースライン反転駆動方法と同様に、2種類の極性パターン（極性パターン3と極性パターン4）が繰り返し表示される駆動方法であった。

40

【 0 0 2 1 】

近年、液晶パネルは、その薄型、軽量化が求められると同時に、高精細化、高画質化、及び高輝度化も要求されている。

【 0 0 2 2 】

液晶パネルの薄型、軽量化を図るためには、液晶パネルの基板サイズの小型化が必要となる。基板サイズを小さくして、なおかつ画質を落とさないためには、必然的に画素ピッチを短くして画素部の面積を小さくしなくてはならない。

【 0 0 2 3 】

図 2 1 に液晶パネルの画素の拡大図を示す。ソース信号線 1 2 a と、ゲート信号線 1 2 b と、半導体層 1 3 及びゲート信号線 1 2 b の一部であるゲート電極 1 4 を有する画素 T

50

F T (スイッチング素子) 1 5 と、画素電極 1 6 とが、図 2 1 に示すように設けられている。そしてソース信号線 1 2 a と、ゲート信号線 1 2 b と、画素 T F T 1 5 との上に、可視光を透過する必要のない領域を覆ってブラックマトリクス 1 7 が設けられている。ブラックマトリクス (B M) とは、可視光を透過させる必要のない配線 (ソース信号線 1 2 a、ゲート信号線 1 2 b) または画素 T F T 1 5 等の上方に設けられる遮光性を有する膜のことを指す。

【 0 0 2 4 】

画素ピッチ L とは、画素 1 1 を挟んで向かい合っているソース信号線 1 2 a どうしの距離と、向かい合っているゲート信号線 1 2 b どうしの距離とで短い方を指す。両方の信号線同志の距離が同じ場合はその距離を画素ピッチ L とする。

10

【 0 0 2 5 】

画素ピッチが短くなると、隣り合う画素の有する画素電極 1 6 どうしの距離が短くなってくる。そのためソースライン反転駆動及びゲートライン反転駆動をした場合、逆の極性が印加された隣接画素間にディスクリネーションラインと呼ばれる縞が発生し、表示画面全体の明るさが低減される傾向があった。

【 0 0 2 6 】

本明細書中では、正の極性の映像信号が印加された画素と、負の極性の映像信号が印加された画素との間で生じる電位差に起因する液晶の配向状態の乱れ (ディスクリネーション) による表示不良 (ノーマリホワイトの場合は光のロス、ノーマリブラックの場合は光漏れ) をディスクリネーションラインと呼んでいる。

20

【 0 0 2 7 】

隣り合う画素間で生じる電位差は、図 2 2 (A) に示す電気力線により生じる。図 2 2 (A) には、2 つの隣り合う画素が有する画素電極 A、B に印加された紙面に垂直方向の有効電界 (正または負) に対して、2 つの画素電極 A、B の間で生じる電気力線の状態図の上面図を示し、図 2 2 (B) には、その断面図を示した。ただし、便宜上、図 2 2 (A) は、横方向に生じる画素電極 A、B の間で生じる電気力線のみを示し、図 2 2 (B) は、垂直方向に配向制御されている液晶分子が電界の印加に反応する直前の電気力線の状態図を示した。

【 0 0 2 8 】

なお、図 2 0 (A) に対応するディスクリネーションパターンを図 2 2 (C) に示した。図 2 2 (C) には、ディスクリネーションラインが定位置に形成され、画素に印加された映像信号の極性は異なっているものの、実質的にはディスクリネーションパターン 1 とディスクリネーションパターン 2 は同一である。図 2 2 (C) に示したようなディスクリネーションラインは、ゲートライン反転駆動においても見られる。ゲートライン反転駆動の場合ディスクリネーションラインは、画素と画素の間をゲート信号線の方と平行して現れる。

30

【 0 0 2 9 】

加えて図示しないが他の交流化駆動方法として、画素に印加する映像信号の極性を、隣接する全ての画素どうしで反転させる方法 (ドット反転駆動) が提案されている。ドット反転駆動は隣接画素と極性が異なるため、隣接する画素との間で生じる電位差の影響が大きく、特に画素ピッチが短くなるとディスクリネーションが表示に大きく影響する。

40

【 0 0 3 0 】

画素ピッチが短くなればなるほど、隣り合う画素電極どうしの距離が短くなる。ディスクリネーションは $20 \mu\text{m}$ 以下になると特に著しかった。

【 0 0 3 1 】

そこでソースライン反転駆動、ゲートライン反転駆動及びドット反転駆動の代わりに、1 フレーム期間毎に全ての画素に印加する映像信号の極性を反転させるフレーム反転駆動を用いることでディスクリネーションを抑えることが考えられる。

【 0 0 3 2 】

図 2 3 にフレーム反転駆動における各画素の極性パターンを示す。フレーム反転駆動の

50

特徴は、任意の 1 フレーム期間内で、全ての画素に同一の極性の映像信号が印加され（極性パターン 5）、そして次の 1 フレーム期間では、全ての画素に印加される映像信号の極性を反転させて表示する（極性パターン 6）点である。即ち、極性パターンのみに注目すると 2 種類の極性パターン（極性パターン 5 と極性パターン 6）が繰り返し表示される駆動方法であった。このため同一フレーム期間内では、隣り合う画素に印加される映像信号の極性は同じであり、ディスクリネーションの発生は抑えられる。

【 0 0 3 3 】

しかしフレーム反転駆動の問題点は、映像信号の極性が正の時の表示と負の時の表示とで画面の明るさが微妙に異なってしまうために、観察者にチラツキとして視認されてしまうことである。このちらツキの発生の原因について以下詳しく説明する。

10

【 0 0 3 4 】

図 2 4 にソース信号線 $S_1 \sim S_n$ に印加される映像信号と、ゲート信号線 G_1 に印加される選択信号と、画素（1、1）が有する画素電極（1、1）の電位のタイミングチャートを示した。ゲート信号線 G_1 に選択信号が印加されている期間を 1 ライン期間、全てのゲート信号線に選択信号が印加され 1 つの画像が表示されるまでの期間を 1 フレーム期間とする。

【 0 0 3 5 】

ソース信号線 S_1 とゲート信号線 G_1 にそれぞれ映像信号と選択信号とが印加されると、ソース信号線 S_1 とゲート信号線 G_1 との交差している部分に設けられた画素（1、1）に、選択信号によって選択された正の極性の映像信号の電位が印加される。そして理想的にこの電位は、保持容量等によって 1 フレーム期間保持される。

20

【 0 0 3 6 】

しかし実際には、1 ライン期間が終了するとゲート信号線 G_1 に選択信号が印加されなくなるとゲート信号線 G_1 の電位が変化すると同時に、画素電極の電位も変化する。ゲート信号線は画素のスイッチング素子である画素 TFT のゲート電極に接続されている。そしてソース信号線は画素 TFT のソース又はドレイン領域に接続されており、画素電極はソース又はドレイン領域のソース信号線と接続していない方と接続している。そしてゲート電極と画素電極との間には容量がわずかながらに形成されており、ゲート信号線 G_1 の電位が変化すると画素電極の電位もそれにつられて ΔV だけ変化する。この場合、負の方向に画素電極の電位が変化する。図 2 4 に示すタイミングチャートにおいて、実際の画素電極の電位を実線で、ゲート電極と画素電極との間に形成されている容量がないものと考えたときの画素電極の電位を点線で示す。

30

【 0 0 3 7 】

次に第 2 フレーム期間において、第 1 フレーム期間とは逆の負の極性の映像信号が画素（1、1）の有する画素電極に印加される。第 2 フレーム期間の 1 ライン期間が終わると、ゲート信号線 G_1 に選択信号が印加されなくなり、ゲート信号線 G_1 の電位が変化する。そして画素電極の電位もそれにつられて負の方向に ΔV だけ変化する。

【 0 0 3 8 】

つまり、第 1 フレーム期間の 1 ライン期間終了後の画素電極の電位と共通電位との電位差 V_1 とし、第 2 フレーム期間の 1 ライン期間終了後の画素電極と共通電位との電位差 V_2 とすると、電位差 V_1 と電位差 V_2 とは $2 \times \Delta V$ も差がでてしまう。このため第 1 フレーム期間と第 2 フレーム期間とでは画面の明るさが異なってしまう。

40

【 0 0 3 9 】

ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動の場合も同様に、正の極性の映像信号が印加された画素と、負の極性の映像信号が印加された画素とでは明るさは異なってしまうが、明るさの異なる画素どうしが隣接しているため、観察者には視認されにくい。しかしフレーム反転駆動の場合隣り合う画素どうしの極性が全て同じであり、また人間の目に視認できる周波数域（約 30 Hz 程度）である 1 フレーム期間で極性が反転するため、映像信号の極性が正の時の表示と映像信号の極性が負の時の表示とが微妙に異なっていることが、チラツキとして観察者に視認される。特に、中間階調表示において

50

顕著にチラツキが確認された。

【 0 0 4 0 】

このように、ソースライン反転駆動及びゲートライン反転駆動では、図 2 0 (A) 及び図 2 0 (B) に一例を示したように、極性パターン 1 と極性パターン 2 が繰り返して表示され、極性の異なる隣接画素間にディスクリネーションラインが連続して定位置に形成されるため、画面の明るさが低減してしまっていた。加えてドット反転駆動でも同様であった。

【 0 0 4 1 】

またフレーム反転駆動ではディスクリネーションは発生しないが、チラツキが生じていた。

10

【 0 0 4 2 】

そこで、本発明ではこのような諸問題を解決しようとするものである。

【 0 0 4 3 】

すなわち本発明は、チラツキがなく、且つ明るい表示を得ることのできる、画素ピッチの短い液晶パネルおよびその駆動方法を提供することを目的とするものである。

【課題を解決するための手段】

【 0 0 4 4 】

本発明によって、複数のゲート信号線と、複数のソース信号線と、前記ゲート信号線と前記ソース信号線との各交差部に設けられた複数の画素電極とを有する第 1 の基板と、3つの色を含むカラーフィルタを有する第 2 の基板と、を有する表示装置において、第 1 のフレーム期間において、前記複数のソース信号線を通して前記複数の画素電極には同じ極性の第 1 の映像信号が印加されており、前記第 1 のフレーム期間の次の第 2 のフレーム期間において、前記複数のソース信号線を通して前記複数の画素電極には、前記第 1 の映像信号とは逆の極性の第 2 の映像信号が印加されていることを特徴とする表示装置が提供される。

20

【 0 0 4 5 】

本発明によって、複数のゲート信号線と、複数のソース信号線と、前記ゲート信号線と前記ソース信号線との各交差部に設けられた複数の画素電極とを有する第 1 の基板と、3つの色を含むカラーフィルタを有する第 2 の基板と、を有する表示装置において、前記複数のソース信号線を通して前記複数の画素電極には同じ極性の映像信号が印加されており、前記映像信号の極性は 1 フレーム期間毎に変化していることを特徴とする表示装置が提供される。

30

【 0 0 4 6 】

本発明によって、複数のゲート信号線と、複数のソース信号線と、前記ゲート信号線と前記ソース信号線との各交差部に設けられた複数のスイッチング素子及び複数の画素電極とを有する第 1 の基板と、3つの色を含むカラーフィルタを有する第 2 の基板と、を有する表示装置において、前記複数のソース信号線を通して前記複数のスイッチング素子には同じ極性の映像信号が印加されており、前記複数のゲート信号線を通して、前記複数のスイッチング素子には前記映像信号を選択する選択信号が印加されており、前記複数のスイッチング素子を通して前記複数の画素電極には前記選択信号によって選択された映像信号が印加されており、前記映像信号の極性は 1 フレーム期間毎に変化していることを特徴とする表示装置が提供される。

40

【 0 0 4 7 】

前記複数のゲート信号線または前記複数のソース信号線どうしの間隔は $20\ \mu\text{m}$ 以下であっても良い。

【 0 0 4 8 】

前記第 1 フレーム期間及び第 2 のフレーム期間の長さは $8.3\ \text{ms}$ 以下であっても良い。

【 0 0 4 9 】

前記 1 フレーム期間の長さは $8.3\ \text{ms}$ 以下であっても良い。

50

【 0 0 5 0 】

前記複数のスイッチング素子は、ゲート電極と、ソース領域、ドレイン領域及びチャネル形成領域を有する半導体層と、前記ゲート電極と前記半導体層との間に設けられた絶縁膜とをそれぞれ有しており、前記ゲート信号線は前記ゲート電極と接続されており、前記ソース信号線は前記ソース領域または前記ドレイン領域と接続されていても良い。

【 0 0 5 1 】

前記第 1 の基板と前記第 2 の基板との間には液晶が設けられていても良い。

【 0 0 5 2 】

前記複数の画素電極はそれぞれ前記カラーフィルタが含む 3 つの色のうちの 1 つに対応していても良い。

10

【 0 0 5 3 】

前記表示装置を 1 個有するゴーグル型ディスプレイが提供される。

【 0 0 5 4 】

前記表示装置を 2 個有するゴーグル型ディスプレイが提供される。

【 0 0 5 5 】

前記表示装置を 1 個有するモバイルコンピュータが提供される。

【 0 0 5 6 】

前記表示装置を 1 個有するノートブック型パーソナルコンピュータが提供される。

【 0 0 5 7 】

前記表示装置を 1 個有するビデオカメラが提供される。

20

【 0 0 5 8 】

前記表示装置を 1 個有する DVD プレーヤーが提供される。

【 0 0 5 9 】

前記表示装置を 1 個有するゲーム機が提供される。

【 発明の効果 】

【 0 0 6 0 】

本発明は、フレーム周波数を 120 Hz 以上とし、かつフレーム反転駆動法によって駆動した。また各画素が TFT 基板側に設けたカラーフィルタの R、G、B のうちの 1 つに対応するようにした。上記構成によって直視型の画素ピッチが 20 μm 以下と短い表示装置において、ディスクリネーションもチラツキもみられず、且つ良好なコントラストの明るい表示を得ることができた。

30

【 図面の簡単な説明 】

【 0 0 6 1 】

【 図 1 】 本発明の液晶パネルのタイミングチャートを示す図。

【 図 2 】 本発明の TFT 基板の概略図。

【 図 3 】 本発明の画素とカラーフィルタの配置を示す図。

【 図 4 】 本発明のソース信号線駆動回路の一例を示す図。

【 図 5 】 本発明のゲート信号線駆動回路の一例を示す図。

【 図 6 】 シフトレジスタ回路とレベルシフト回路の等価回路図。

【 図 7 】 デジタル駆動回路を有する TFT 基板の図。

40

【 図 8 】 本発明の TFT の作製工程を示す断面図。

【 図 9 】 本発明の TFT の作製工程を示す断面図。

【 図 10 】 本発明の TFT の作製工程を示す断面図。

【 図 11 】 本発明の TFT の作製工程を示す断面図。

【 図 12 】 本発明の TFT の作製工程を示す断面図。

【 図 13 】 本発明の TFT の作製工程を示す断面図。

【 図 14 】 本発明の TFT の構成を示す断面図。

【 図 15 】 本発明の TFT の構成を示す断面図。

【 図 16 】 無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す図。

【 図 17 】 本発明の液晶パネルの外観図。

50

【図 18】本発明の表示装置を用いた電子機器の図。

【図 19】TFT 基板の上面図及び表示パターンを示す図。

【図 20】ソースライン反転駆動及びゲートライン反転駆動の極性パターンを示す図。

【図 21】画素部の拡大図。

【図 22】ディスクリネーションの発生のメカニズムを示す図。

【図 23】フレーム反転駆動の極性パターンを示す図。

【図 24】従来の液晶パネルのタイミングチャートを示す図。

【発明を実施するための形態】

【0062】

以下に本発明の構成について従来の構成と比較しながら説明する。なお、ここではノン
インターレス走査を用いた例で説明するが、本発明は、ノンインターレス走査に限定され
ることなく、インターレス走査等の他の走査方式でも適用可能であることは言うまでもな
い。

【0063】

図 2 に本発明のアクティブマトリクス型液晶パネルの構成を示す。ソース信号線駆動回
路 1801 とゲート信号線駆動回路 1802 は、一般に駆動回路と総称されている。近年
この駆動回路は、マトリクス状に画素が設けられた画素部 1808 と同一基板上に一体形
成されていることもある。

【0064】

また、画素部 1808 では、ソース信号線駆動回路 1801 に接続されたソース信号線
1803 (S1 ~ Sn) と、ゲート信号線駆動回路 1802 に接続されたゲート信号線 1
804 (G1 ~ Gn) とが交差している。そのソース信号線 1803 とゲート信号線 18
04 とに囲まれた領域に、画素の薄膜トランジスタ (画素 TFT) 1805 と、対向電極
と画素電極の間に液晶を挟んだ液晶セル 1806 と、保持容量 1807 とが設けられてい
る。

【0065】

ソース信号線駆動回路 1801 から出力されたタイミング信号によりサンプリングされ
た、映像信号がソース信号線 1803 に印加される。

【0066】

画素 TFT 1805 は、ゲート信号線駆動回路 1802 からゲート信号線 1804 を介
して入力される選択信号によって画素 TFT 1805 をオン状態にする。画素 TFT 18
05 をオン状態になるとソース信号線 1803 に印加された映像信号が液晶セル 1806
の画素電極に印加される。

【0067】

図 2 に示した液晶パネルにおいて、ソース信号線 S1、S2、...、Sn に印加される映
像信号と、ゲート信号線 G1 に印加される選択信号と、ソース信号線 S1 とゲート信号線
G1 との交差している部分の画素 (1、1) が有する画素電極の電位のタイミングチャー
トを図 1 に示した。また従来例として、60Hz のフレーム周波数で駆動した液晶パネル
の画素 (1、1) が有する画素電極の電位も示した。ゲート信号線 G1 に選択信号が印加
されている期間を 1 ライン期間、全てのゲート信号線に選択信号が印加され終わるまでの
期間を 1 フレーム期間とする。

【0068】

本発明において、1 フレーム期間は 8 . 3 msec 以下にする。つまりフレーム周波数
が 120Hz 以上であることが望ましい。本実施の形態ではフレーム周波数を 120Hz
とした。

【0069】

ソース信号線 S1 とゲート信号線 G1 にそれぞれ映像信号と選択信号とが印加されると
、ソース信号線 S1 とゲート信号線 G1 との交差している部分に設けられた画素 (1、1
) に、選択信号によって選択された正の極性の映像信号の電位が印加される。そして理想
的にこの電位は保持容量等によって 1 フレーム期間保持される。

10

20

30

40

50

【 0 0 7 0 】

しかし実際には1ライン期間が終了するとゲート信号線G1に選択信号が印加されなくなり、ゲート信号線G1の電位が変化すると同時に画素電極の電位も変化する。ゲート信号線は画素のスイッチング素子である画素TFTのゲート電極に接続されている。そしてソース信号線は画素TFTのソース又はドレイン領域に接続されており、画素電極はソース又はドレイン領域のソース信号線と接続していない方と接続している。そしてゲート電極と画素電極との間には容量がわずかながらに形成されており、ゲート信号線G1の電位が変化すると画素電極の電位もそれにつられて ΔV だけ変化する。この場合負の方向に画素電極の電位が変化する。図1に示すタイミングチャートにおいて、実際の画素電極の電位を実線で、ゲート電極と画素電極との間に形成されている容量がないと考えたときの画素電極の電位を点線で示す。

10

【 0 0 7 1 】

次に第2フレーム期間において、第1フレーム期間とは逆の負の極性の映像信号が画素(1、1)の有する画素電極に印加される。第2フレーム期間の1ライン期間が終わると、ゲート信号線G1に選択信号が印加されなくなり、ゲート信号線G1の電位が変化する。そして画素電極の電位もそれにつられて負の方向に ΔV だけ変化する。

【 0 0 7 2 】

つまり、第1フレーム期間の1ライン期間終了後の画素電極の電位と共通電位との電位差 V_1 とし、第2フレーム期間の1ライン期間終了後の画素電極と共通電位との電位差 V_2 とすると、電位差 V_1 と電位差 V_2 とは、 $2 \times \Delta V$ も差がでてしまう。このため第1フレーム期間と第2フレーム期間とでは画面の明るさが異なってしまう。

20

【 0 0 7 3 】

しかしフレーム周波数を120Hz以上とすることで、第1フレーム期間と第2フレーム期間の画面の明るさの違いが人間の目に視認できなくなる。よって1フレーム期間毎に極性が反転するため、映像信号の極性が正の時の表示と映像信号の極性が負の時の表示とが微妙に異なっているとしても、チラツキとして観察者に視認されることがなくなる。

【 0 0 7 4 】

このように本発明では直視型の液晶パネルにおいて、フレーム反転駆動法を用いて駆動し、かつフレーム周波数を従来よりも高速に120Hz以上とすることで、直視型の画素ピッチが $20 \mu m$ 以下と短い表示装置において、ディスクリネーションもチラツキもみられず、且つ良好なコントラストの明るい表示を得ることができた。

30

【 0 0 7 5 】

図3～図18を用いて、本発明の実施例を説明する。

【 実施例 1 】

【 0 0 7 6 】

本発明の画素の配置とカラーフィルターの配置について、図3を用いて説明する。本発明においてカラーフィルターはTFT基板側に設けられている。図3(A)に液晶パネルの画素配列がデルタ配列である場合について説明する。各画素はR(赤)、G(緑)、B(青)の三色のそれぞれに対応している。隣接しているR(赤)、G(緑)、B(青)のそれぞれに対応した3つの画素で、1つのドットを構成している。

40

【 0 0 7 7 】

図3(B)に液晶パネルの画素配列がストライプ配列である場合について説明する。各画素はR(赤)、G(緑)、B(青)の三色のうちの1つに対応している。隣接しているR(赤)、G(緑)、B(青)のそれぞれに対応した3つの画素で、1つのドットを構成している。

【 実施例 2 】

【 0 0 7 8 】

本実施例では、本発明に用いられる駆動回路の一例について説明する。

【 0 0 7 9 】

図4に本発明の液晶パネルの駆動回路の1つであるソース信号線駆動回路の一例を示す

50

。ソース信号線駆動回路の外部から入力された入力信号、この場合はソース用クロック信号 (S - C L) とソース用クロック信号 (S - C L) の共通電位に対して反転した信号 (S - C L b) がソース信号線駆動回路に入力される。

【 0 0 8 0 】

ソース信号線駆動回路に入力されたソース用クロック信号 (S - C L) は、ソース用シフトレジスタ回路 4 0 1 に入力される。入力されたソース用クロック信号 (S - C L) および同じ時にソース用シフトレジスタ回路に入力したソース用スタートパルス信号 (S - S P) によってソース用シフトレジスタ回路 4 0 1 が動作し、映像信号のサンプリングのためのタイミング信号を順に生成する。

【 0 0 8 1 】

タイミング信号はソース用レベルシフト回路 4 0 2 に入力され、その電圧振幅レベルを上げられる。ここで本明細書において電圧振幅レベルとは信号の最も高い電位と最も低い電位の差 (電位差) の絶対値を意味しており、電圧振幅レベルが高くなる (上げられる) とは電位差が大きくなることを意味し、電圧振幅レベルが低くなることは電位差が小さくなることを意味する。

【 0 0 8 2 】

電圧振幅レベルが上げられたタイミング信号は映像信号線 4 0 4 からサンプリング回路 4 0 3 に入力され、入力されたタイミング信号に基づいてサンプリング回路 4 0 3 が映像信号をサンプリングする動作をする。サンプリングされた映像信号は対応するソース信号線 S 1、S2 に順に印加される。

【 0 0 8 3 】

次に本実施例のゲート信号線駆動回路の回路図を図 5 に示す。ゲート信号線駆動回路の外部からゲート用クロック信号 (G - C L) とゲート用クロック信号 (G - C L) の共通電位に対して反転した信号 (G - C L b) がゲート信号線駆動回路に入力される。

【 0 0 8 4 】

ゲート信号線駆動回路に入力されたゲート用クロック信号 (G - C L) はゲート用シフトレジスタ回路 5 0 1 に入力される。

【 0 0 8 5 】

ゲート用シフトレジスタ回路 5 0 1 に入力されたゲート用クロック信号 (G - C L) をもとに、同時にゲート用シフトレジスタ回路 5 0 1 に入力したゲート用スタートパルス信号 (G - S P) によって、ゲート用シフトレジスタ回路 5 0 1 がゲート信号線に接続された全ての画素 T F T を動作させるための選択信号を順に生成する動作をする。生成した選択信号はゲート用レベルシフト回路 5 0 2 に入力される。

【 0 0 8 6 】

ゲート用レベルシフト回路 5 0 2 により、ゲート用レベルシフト回路 5 0 2 に入力された選択信号の電圧振幅レベルが上げられる。この選択信号は、全ての画素 T F T を確実に動作させるのに必要な電圧振幅レベルまで高くすることが必要である。電圧振幅レベルが上げられた選択信号はゲート信号線 G 0、G 1、G 2 に入力され、画素 T F T が映像信号を液晶に印加する動作をする。各駆動回路に用いたシフトレジスタ回路 (ソース用シフトレジスタ回路 4 0 1、ゲート用シフトレジスタ回路 5 0 1) の回路図の一例を図 6 (A) に示した。

【 0 0 8 7 】

また各駆動回路に用いたレベルシフト回路 (ソース用レベルシフト回路 4 0 2、ゲート用レベルシフト回路 5 0 2) の等価回路図を、図 6 (B) に示す。i n は信号が入力されることを意味し、i n b は i n の反転信号が入力されることを意味する。また、V D D はプラスの電圧を示している。レベルシフト回路は、i n に入力された信号を高電圧化し反転させた信号が、o u t b から出力されるように設計されている。つまり、i n に H i が入力されると o u t b から L o の信号が、L o が入力されると o u t から H i の信号が出力される。

【 実施例 3 】

10

20

30

40

50

【 0 0 8 8 】

本実施例では、T F T基板がデジタル駆動回路を有している場合について、図7を用いて説明する。

【 0 0 8 9 】

本実施例のディスプレイは、T F T基板上に、ソース信号線駆動回路A 3 0 1、ソース信号線駆動回路B 3 0 2、ゲート信号線駆動回路3 0 3、デジタルビデオデータ分割回路3 0 5および複数の画素T F Tがマトリクス状に設けられた画素部3 0 4を有している。ソース信号線駆動回路B 3 0 2は、ソース信号線駆動回路A 3 0 1と同じ構成を有している。

【 0 0 9 0 】

ソース信号線駆動回路3 0 1及びゲート信号線駆動回路3 0 3は画素部3 0 4に設けられた複数の画素T F Tを駆動する。F P C端子を介して外部からソース信号線駆動回路3 0 1及びゲート信号線駆動回路3 0 3は画素部3 0 4に種々の信号が入力される。

【 0 0 9 1 】

ソース信号線駆動回路A 3 0 1は、ソース信号線側シフトレジスタ回路(2 4 0ステージ×2のシフトレジスタ回路)3 0 1 - 1、ラッチ回路1(9 6 0×8デジタルラッチ回路)3 0 1 - 2、ラッチ回路2(9 6 0×8デジタルラッチ回路)3 0 1 - 3、セクタ回路1(2 4 0のセクタ回路)3 0 1 - 4、D / A変換回路(2 4 0のD A C)3 0 1 - 5、セクタ回路2(2 4 0のセクタ回路)3 0 1 - 6を有している。その他、バッファ回路やレベルシフト回路(いずれも図示せず)を有していても良い。また、説明の便宜上、D / A変換回路3 0 1 - 5にはレベルシフト回路が含まれている。

【 0 0 9 2 】

ゲート信号線駆動回路3 0 3は、シフトレジスタ回路、バッファ回路、レベルシフト回路等(いずれも図示せず)を有している。

【 0 0 9 3 】

画素部3 0 4は、(6 4 0×R G B)×1 0 8 0(横×縦)の画素を有している。各画素には画素T F Tが配置されており、各画素T F Tのソース領域にはソース信号線が、ゲート電極にはゲート信号線が電氣的に接続されている。また、各画素T F Tのドレイン領域には画素電極が電氣的に接続されている。各画素T F Tは、各画素T F Tに電氣的に接続された画素電極への映像信号(階調電圧)の印加を制御している。各画素電極に映像信号(階調電圧)が印加され、各画素電極と対向電極との間に挟まれた液晶に電圧が印加され液晶が駆動される。

【 0 0 9 4 】

ここで、本実施例のT F T基板の動作および信号の流れを説明する。

【 0 0 9 5 】

まず、ソース信号線駆動回路A 3 0 1の動作を説明する。なお、ソース信号線駆動回路B 3 0 2の動作については、ソース信号線駆動回路A 3 0 1の動作を参照すればよい。

【 0 0 9 6 】

ソース信号線側シフトレジスタ回路3 0 1 - 1にクロック信号(C K)およびスタートパルス(S P)が入力される。シフトレジスタ回路は、これらのクロック信号(C K)およびスタートパルス(S P)に基づきタイミング信号を順に発生させ、バッファ回路等を通して後段の回路へタイミング信号を順次印加する。

【 0 0 9 7 】

ソース信号線側シフトレジスタ回路3 0 1 - 1からのタイミング信号は、バッファ回路等によってバッファされる。タイミング信号が印加されるソース信号線には、多くの回路あるいは素子が接続されているために負荷容量(寄生容量)が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりの”鈍り”を防ぐために、このバッファ回路が形成される。

【 0 0 9 8 】

バッファ回路によってバッファされたタイミング信号は、ラッチ回路1(3 0 1 - 2)

10

20

30

40

50

に印加される。ラッチ回路 1 (3 0 1 - 2) は、8 ビットデジタルビデオデータを処理するラッチ回路を 9 6 0 ステージ有している。ラッチ回路 1 (3 0 1 - 2) は、前記タイミング信号が入力されると、デジタルビデオデータ分割回路 3 0 5 から印加される 8 ビットデジタルビデオデータを順次取り込み、保持する。

【 0 0 9 9 】

ラッチ回路 1 (3 0 1 - 2) の全てのステージにラッチ回路にデジタルビデオデータの書き込みが一通り終了するまでの時間は、ライン期間と呼ばれる。すなわち、ラッチ回路 1 (3 0 1 - 2) の中で一番左側のステージのラッチ回路にデジタルビデオデータの書き込みが開始される時点から、一番右側のステージのラッチ回路にデジタルビデオデータの書き込みが終了する時点までの時間間隔がライン期間である。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間と呼ぶこともある。

10

【 0 1 0 0 】

1 ライン期間の終了後、ソース信号線側シフトレジスタ回路 3 0 1 - 1 の動作タイミングに合わせて、ラッチ回路 2 (3 0 1 - 3) にラッチシグナル (Latch Signal) が印加される。この瞬間、ラッチ回路 1 (3 0 1 - 2) に書き込まれ保持されているデジタルビデオデータは、ラッチ回路 2 (3 0 1 - 3) に一斉に送出され、ラッチ回路 2 (3 0 1 - 3) の全ステージのラッチ回路に書き込まれ、保持される。

【 0 1 0 1 】

デジタルビデオデータをラッチ回路 2 (3 0 1 - 3) に送出し終えたラッチ回路 1 (3 0 1 - 2) には、ソース信号線側シフトレジスタ回路 3 0 1 - 1 のタイミング信号に基づき、再びデジタルビデオデータ分割回路から印加されるデジタルビデオデータの書き込みが順次行われる。

20

【 0 1 0 2 】

この 2 順目の 1 ライン期間中には、ラッチ回路 2 (3 0 1 - 3) に書き込まれ、保持されているデジタルビデオデータが、セクタ回路 1 (3 0 1 - 4) によって順次選択され、D / A 変換回路に印加される。なお本実施例では、セクタ回路 1 (3 0 1 - 4) においては、1 つのセクタ回路がソース信号線 4 本に対応している。

【 0 1 0 3 】

なお、セクタ回路については、本出願人による特許出願である特願平 1 1 - 1 6 7 3 7 3 号に記載されているものを用いることもできる。

30

【 0 1 0 4 】

セクタ回路で選択されたラッチ回路 2 (3 0 1 - 3) からの 8 ビット・デジタルビデオデータが D / A 変換回路に印加される。

【 0 1 0 5 】

D / A 変換回路は、8 ビットのデジタルビデオデータを映像信号 (階調電圧) に変換し、セクタ回路 2 (3 0 1 - 6) によって選択されるソース信号線に順次印加される。

【 0 1 0 6 】

ソース信号線に印加される映像信号は、ソース信号線に接続されている画素部の画素 T F T のソース領域に印加される。

【 0 1 0 7 】

40

ゲート信号線駆動回路 3 0 3 においては、シフトレジスタからのタイミング信号 (走査信号) がバッファ回路に印加され、対応するゲート信号線 (ゲート信号線) に印加される。ゲート信号線には、1 ライン分の画素 T F T のゲート電極が接続されており、1 ライン分全ての画素 T F T を同時に O N にしなくてはならないので、バッファ回路には電流容量の大きなものが用いられる。

【 0 1 0 8 】

このように、ゲート信号線駆動回路 3 0 3 からの走査信号によって対応する画素 T F T のスイッチングが行われ、ソース信号線駆動回路 A 3 0 1、ソース信号線駆動回路 B 3 0 2 からの映像信号 (階調電圧) が画素 T F T に印加され、液晶分子が駆動される。

【 0 1 0 9 】

50

デジタルビデオデータ分割回路 (S P C ; Serial-to-Parallel Conversion Circuit)
305は、外部から入力されるデジタルビデオデータの周波数を $1/x$ に落とすための回路である ($1 < x$)。外部から入力されるデジタルビデオデータを分割することにより、駆動回路の動作に必要な信号の周波数も $1/x$ に落とすことができる。

【実施例4】

【0110】

ここでは画素部の画素 T F T と、画素部の周辺に設けられる駆動回路 (ソース信号線駆動回路、ゲート信号線駆動回路、D/A変換回路、デジタルビデオデータ時間階調処理回路等) の T F T を同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路、D/A変換回路などの基本回路である C M O S 回路と、nチャネル型 T F T とを図示することにする。

10

【0111】

図8 (A) において、基板 (T F T 基板) 6001には低アルカリガラス基板や石英基板を用いることができる。本発明ではスマートカット、S I M O X、E L T R A N 等の S O I 基板を用いても良い。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも $10 \sim 20$ 程度低い温度であらかじめ熱処理しておいても良い。この基板6001の T F T を形成する表面には、基板6001からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜6002を形成する。例えば、プラズマ C V D 法で $S i H_4$ 、 $N H_3$ 、 $N_2 O$ から作製される酸化窒化シリコン膜を 100 nm 、同様に $S i H_4$ 、 $N_2 O$ から作製される酸化窒化シリコン膜を 200 nm の厚さに積層形成する。

20

【0112】

次に、 $20 \sim 150 \text{ nm}$ (好ましくは $30 \sim 80 \text{ nm}$) の厚さで非晶質構造を有する半導体膜6003aを、プラズマ C V D 法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマ C V D 法で非晶質シリコン膜を 55 nm の厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜6002と非晶質シリコン膜6003aとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気中に晒さないことでその表面の汚染を防ぐことが可能となり、作製する T F T の特性バラツキやしきい値電圧の変動を低減させることができる。(図8 (A))

30

【0113】

そして、公知の結晶化技術を使用して非晶質シリコン膜6003aから結晶質シリコン膜6003bを形成する。例えば、レーザー結晶化法や熱結晶化法 (固相成長法) を適用すれば良い。レーザー結晶化の際に、連続発光エキシマレーザーを用いても良い。ここでは、特開平7 - 130652号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜6003bを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、 $400 \sim 500$ で1時間程度の熱処理を行い、含有水素量を $5 \text{ atom\%}$ 以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ (本実施例では 55 nm) よりも $1 \sim 15 \%$ 程度減少した。(図8 (B))

40

【0114】

そして、結晶質シリコン膜6003bを島状に分割して、島状半導体層6004 ~ 6007を形成する。その後、プラズマ C V D 法またはスパッタ法により $50 \sim 100 \text{ nm}$ の厚さの酸化シリコン膜によるマスク層6008を形成する。(図8 (C))

【0115】

そしてレジストマスク6009を設け、nチャネル型 T F T を形成する島状半導体層6005 ~ 6007の全面にしきい値電圧を制御する目的で $1 \times 10^{16} \sim 5 \times 10^{17} \text{ atoms}$

50

/ cm^3 程度の濃度で p 型を付与する不純物元素としてボロン (B) を添加した。ボロン (B) の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときと同時に添加しておくこともできる。ここでのボロン (B) 添加は必ずしも必要でないが、ボロン (B) を添加した半導体層 6010 ~ 6012 は n チャネル型 TFT のしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。(図 8 (D))

【0116】

駆動回路の n チャネル型 TFT の LDD 領域を形成するために、n 型を付与する不純物元素を島状半導体層 6010、6011 に選択的に添加する。そのため、あらかじめレジストマスク 6013 ~ 6016 を形成した。n 型を付与する不純物元素としては、リン (P) や砒素 (As) を用いれば良く、ここではリン (P) を添加すべく、フォスフィン (PH₃) を用いたイオンドープ法を適用した。形成された不純物領域 6017、6018 のリン (P) 濃度は $2 \times 10^{16} \sim 5 \times 10^{19} \text{ atoms/cm}^3$ の範囲とすれば良い。本明細書中では、ここで形成された不純物領域 6017 ~ 6019 に含まれる n 型を付与する不純物元素の濃度を (n^-) と表す。また、不純物領域 6019 は、画素マトリクス回路の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン (P) を添加した。(図 9 (A))

【0117】

次に、マスク層 6008 をフッ酸などにより除去して、図 8 (D) と図 9 (A) で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で 500 ~ 600 で 1 ~ 4 時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、KrF エキシマレーザー光 (波長 248 nm) を用い、線状ビームを形成して、発振周波数 5 ~ 50 Hz、エネルギー密度 100 ~ 500 mJ/cm^2 として線状ビームのオーバーラップ割合を 80 ~ 98 % として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宜決定すれば良い。また連続発光エキシマレーザーを用いて活性化を行っても良い。

【0118】

そして、ゲート絶縁膜 6020 をプラズマ CVD 法またはスパッタ法を用いて 10 ~ 150 nm の厚さでシリコンを含む絶縁膜で形成する。例えば、120 nm の厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。(図 9 (B))

【0119】

次に、ゲート電極を形成するために第 1 の導電層を成膜する。この第 1 の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層 (A) 6021 と金属膜から成る導電層 (B) 6022 とを積層させた。導電層 (B) 6022 はタンタル (Ta)、チタン (Ti)、モリブデン (Mo)、タングステン (W) から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜 (代表的には Mo - W 合金膜、Mo - Ta 合金膜) で形成すれば良く、導電層 (A) 6021 は窒化タンタル (Ta₂N₃)、窒化タングステン (WN)、窒化チタン (TiN) 膜、窒化モリブデン (MoN) で形成する。また、導電層 (A) 6021 は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層 (B) 6022 は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては 30 ppm 以下とすると良かった。例えば、タングステン (W) は酸素濃度を 30 ppm 以下とすることで 20 $\mu\Omega\text{cm}$ 以下の比抵抗値を実現することができた。

【0120】

導電層 (A) 6021 は 10 ~ 50 nm (好ましくは 20 ~ 30 nm) とし、導電層 (B) 6022 は 200 ~ 400 nm (好ましくは 250 ~ 350 nm) とすれば良い。本実施例では、導電層 (A) 6021 に 30 nm の厚さの窒化タンタル膜を、導電層 (B) 6022 には 350 nm の Ta 膜を用い、いずれもスパッタ法で形成した。このスパッタ

法による成膜では、スパッタ用のガスの Ar に適量の Xe や Kr を加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層 (A) 6021 の下に 2 ~ 20 nm 程度の厚さでリン (P) をドーブしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層 (A) 6021 または導電層 (B) 6022 が微量に含有するアルカリ金属元素がゲート絶縁膜 6020 に拡散するのを防ぐことができる。(図 9 (C))

【0121】

次に、レジストマスク 6023 ~ 6027 を形成し、導電層 (A) 6021 と導電層 (B) 6022 とを一括でエッチングしてゲート電極 6028 ~ 6031 と容量配線 6032 を形成する。ゲート電極 6028 ~ 6031 と容量配線 6032 は、導電層 (A) から成る 6028a ~ 6032a と、導電層 (B) から成る 6028b ~ 6032b とが一体に形成されている。この時、駆動回路に形成するゲート電極 6029、6030 は不純物領域 6017、6018 の一部と、ゲート絶縁膜 6020 を介して重なるように形成する。(図 9 (D))

10

【0122】

次いで、駆動回路の p チャネル型 TFT のソース領域およびドレイン領域を形成するために、p 型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極 6028 をマスクとして、自己整合的に不純物領域を形成する。このとき、n チャネル型 TFT が形成される領域はレジストマスク 6033 で被覆しておく。そして、ジボラン (B_2H_6) を用いたイオンドープ法で不純物領域 6034 を形成した。この領域のボロン (B) 濃度は $3 \times 10^{20} \sim 3 \times 10^{21} \text{ atoms/cm}^3$ となるようにする。本明細書中では、ここで形成された不純物領域 6034 に含まれる p 型を付与する不純物元素の濃度を (p^+) と表す。(図 10 (A))

20

【0123】

次に、n チャネル型 TFT において、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク 6035 ~ 6037 を形成し、n 型を付与する不純物元素が添加して不純物領域 6038 ~ 6042 を形成した。これは、フォスフィン (PH_3) を用いたイオンドープ法で行い、この領域のリン (P) 濃度を $1 \times 10^{20} \sim 1 \times 10^{21} \text{ atoms/cm}^3$ とした。本明細書中では、ここで形成された不純物領域 6038 ~ 6042 に含まれる n 型を付与する不純物元素の濃度を (n^+) と表す。(図 10 (B))

30

【0124】

不純物領域 6038 ~ 6042 には、既に前工程で添加されたリン (P) またはボロン (B) が含まれているが、それに比して十分に高い濃度でリン (P) が添加されるので、前工程で添加されたリン (P) またはボロン (B) の影響は考えなくても良い。また、不純物領域 6038 に添加されたリン (P) 濃度は図 10 (A) で添加されたボロン (B) 濃度の $1/2 \sim 1/3$ なので p 型の導電性が確保され、TFT の特性に何ら影響を与えることはなかった。

【0125】

そして、画素マトリクス回路の n チャネル型 TFT の LDD 領域を形成するための n 型を付与する不純物添加の工程を行った。ここではゲート電極 6031 をマスクとして自己整合的に n 型を付与する不純物元素をイオンドープ法で添加した。添加するリン (P) の濃度は $1 \times 10^{16} \sim 5 \times 10^{18} \text{ atoms/cm}^3$ であり、図 9 (A)、図 10 (A) 及び図 10 (B) で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域 6043、6044 のみが形成される。本明細書中では、この不純物領域 6043、6044 に含まれる n 型を付与する不純物元素の濃度を (n^+) と表す。(図 10 (C))

40

【0126】

その後、それぞれの濃度で添加された n 型または p 型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーンেসアニール法、レーザーアニール法、ま

50

たはラピッドサーマルアニール法（RTA法）で行うことができる。ここではファーンスアニール法で活性化工程を行った。熱処理は酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で400～800、代表的には500～600で行うものであり、本実施例では550で4時間の熱処理を行った。また、基板6001に石英基板のような耐熱性を有するものを使用した場合には、800で1時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができた。

【0127】

この熱処理において、ゲート電極6028～6031と容量配線6032形成する金属膜6028b～6032bは、表面から5～80nmの厚さで導電層（C）6028c～6032cが形成される。例えば、導電層（B）6028b～6032bがタングステン（W）の場合には窒化タングステン（WN）が形成され、タンタル（Ta）の場合には窒化タンタル（Ta₂N₅）を形成することができる。本発明では、シリコン（Si）膜とWN膜とW膜とを積層したもの、W膜とSiを有するW膜とを積層したもの、W膜とSiを有するW膜とSiとを積層したもの、Moを有するW膜、またはMoを有するTa膜を用いてゲート電極としても良い。また、導電層（C）6028c～6032cは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気中にゲート電極6028～6031を晒しても同様に形成することができる。さらに、3～100%の水素を含む雰囲気中で、300～450で1～12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素、プラズマ化した水素を用いる）を行っても良い。

10

20

【0128】

島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留した。勿論、そのような状態でもTFETを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（P）によるゲッターリング作用を利用する手段があった。ゲッターリングに必要なリン（P）の濃度は図10（B）で形成した不純物領域（n⁺）と同程度であり、ここで実施される活性化工程の熱処理により、nチャネル型TFETおよびpチャネル型TFETのチャネル形成領域から触媒元素をゲッターリングすることができた。（図10（D））

30

【0129】

活性化および水素化の工程が終了したら、ゲート配線となる第2の導電膜を形成する。この第2の導電膜は低抵抗材料であるアルミニウム（Al）や銅（Cu）を主成分とする導電層（D）6045と、にチタン（Ti）やタンタル（Ta）、タングステン（W）、モリブデン（Mo）から成る導電層（E）6046とで形成すると良い。本実施例では、チタン（Ti）を0.1～2重量%含むアルミニウム（Al）膜を導電層（D）6045とし、チタン（Ti）膜を導電層（E）6046として形成した。導電層（D）6045は200～400nm（好ましくは250～350nm）とすれば良く、導電層（E）6046は50～200nm（好ましくは100～150nm）で形成すれば良い。（図11（A））

40

【0130】

そして、ゲート電極に接続するゲート配線を形成するために導電層（E）6046と導電層（D）6045とをエッチング処理して、ゲート配線6047、6048と容量配線6049を形成した。エッチング処理は最初にSiCl₄とCl₂とBCl₃との混合ガスを用いたドライエッチング法で導電層（E）6046の表面から導電層（D）6045の途中まで除去し、その後リン酸系のエッチング溶液によるウェットエッチングで導電層（D）6045を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。（図11（B））

50

【 0 1 3 1 】

第 1 の層間絶縁膜 6 0 5 0 は 5 0 0 ~ 1 5 0 0 n m の厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線 6 0 5 1 ~ 6 0 5 4 と、ドレイン配線 6 0 5 5 ~ 6 0 5 8 を形成する。図示していないが、本実施例ではこの電極を、T i 膜を 1 0 0 n m、T i を含むアルミニウム膜 3 0 0 n m、T i 膜 1 5 0 n m をスパッタ法で連続して形成した 3 層構造の積層膜とした。

【 0 1 3 2 】

次に、パッシベーション膜 6 0 5 9 として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を 5 0 ~ 5 0 0 n m (代表的には 1 0 0 ~ 3 0 0 n m) の厚さで形成する。この状態で水素化処理を行うと T F T の特性向上に対して好ましい結果が得られた。例えば、3 ~ 1 0 0 % の水素を含む雰囲気中で、3 0 0 ~ 4 5 0 で 1 ~ 1 2 時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜 6 0 5 9 に開口部を形成しておいても良い。(図 1 1 (C))

10

【 0 1 3 3 】

その後、有機樹脂からなる第 2 の層間絶縁膜 6 0 6 0 を 1 . 0 ~ 1 . 5 μ m の厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、B C B (ベンゾシクロブテン) 等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、3 0 0 で焼成して形成した。そして、第 2 の層間絶縁膜 6 0 6 0 にドレイン配線 6 0 5 8 に達するコンタクトホールを形成し、画素電極 6 0 6 1、6 0 6 2 を形成する。画素電極は、透過型液晶パネルとする場合には透明導電膜を用いれば良く、反射型の液晶パネルとする場合には金属膜を用いれば良い。本実施例では透過型の液晶パネルとするために、酸化インジウム・スズ (I T O) 膜を 1 0 0 n m の厚さにスパッタ法で形成した。(図 1 2)

20

【 0 1 3 4 】

こうして同一基板上に、駆動回路の T F T と画素部の画素 T F T とを有した基板を完成させることができた。駆動回路には p チャネル型 T F T 6 1 0 1、第 1 の n チャネル型 T F T 6 1 0 2、第 2 の n チャネル型 T F T 6 1 0 3、画素部には画素 T F T 6 1 0 4、保持容量 6 1 0 5 が形成された。本明細書では便宜上このような基板を T F T 基板と呼ぶ。

30

【 0 1 3 5 】

駆動回路の p チャネル型 T F T 6 1 0 1 は、島状半導体層 6 0 0 4 にチャネル形成領域 6 1 0 6、ソース領域 6 1 0 7 a、6 1 0 7 b、ドレイン領域 6 1 0 8 a、6 1 0 8 b を有している。第 1 の n チャネル型 T F T 6 1 0 2 は、島状半導体層 6 0 0 5 にチャネル形成領域 6 1 0 9、ゲート電極 6 0 2 9 と重なる L D D 領域 6 1 1 0 (以降、このような L D D 領域を L o v と記す)、ソース領域 6 1 1 1、ドレイン領域 6 1 1 2 を有している。この L o v 領域のチャネル長方向の長さは 0 . 5 ~ 3 . 0 μ m、好ましくは 1 . 0 ~ 1 . 5 μ m とした。第 2 の n チャネル型 T F T 6 1 0 3 には、島状半導体層 6 0 0 6 にチャネル形成領域 6 1 1 3、L D D 領域 6 1 1 4、6 1 1 5、ソース領域 6 1 1 6、ドレイン領域 6 1 1 7 を有している。この L D D 領域は L o v 領域とゲート電極 6 0 3 0 と重ならない L D D 領域 (以降、このような L D D 領域を L o f f と記す) とが形成され、この L o f f 領域のチャネル長方向の長さは 0 . 3 ~ 2 . 0 μ m、好ましくは 0 . 5 ~ 1 . 5 μ m である。画素 T F T 6 1 0 4 には、島状半導体層 6 0 0 7 にチャネル形成領域 6 1 1 8、6 1 1 9、L o f f 領域 6 1 2 0 ~ 6 1 2 3、ソースまたはドレイン領域 6 1 2 4 ~ 6 1 2 6 を有している。L o f f 領域のチャネル長方向の長さは 0 . 5 ~ 3 . 0 μ m、好ましくは 1 . 5 ~ 2 . 5 μ m である。さらに、容量配線 6 0 3 2、6 0 4 9 と、ゲート絶縁膜 6 0 2 0 と同じ材料から成る絶縁膜と、画素 T F T 6 1 0 4 のドレイン領域 6 1 2 6 に接続し、n 型を付与する不純物元素が添加された半導体層 6 1 2 7 とから保持容量 6 1 0 5 が形成されている。図 1 2 では画素 T F T 6 1 0 4 をダブルゲート構造としたが、シングルゲート構造でも

40

50

良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。

【0136】

こうして同一基板上に、駆動回路TFTと画素部の画素TFTとを有した基板を完成させることができる。駆動回路にはpチャネル型TFT6101、第1のnチャネル型TFT6102、第2のnチャネル型TFT6103、画素部には画素TFT6104、保持容量6105が形成されている(図12)。本明細書では便宜上このような基板をTFT基板と呼んでいる。

【0137】

次に、上記の工程によって作製されたTFT基板をもとに、液晶パネルを作製する工程を説明する。

【0138】

図12の状態のTFT基板に配向膜6070を形成する。本実施例では、配向膜6070にはポリイミドを用いた(図13(A))。次に、対向基板を用意する。対向基板は、ガラス基板6075、カラーフィルター6074、透明導電膜からなる対向電極6073、配向膜6072とで構成される。なおカラーフィルター6074の有する色は、それぞれ画素部の画素1つ1つに対応していることを特徴としている。

【0139】

なお、本実施例では、配向膜6070には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。

【0140】

次に、上記の工程を経たTFT基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ(共に図示せず)などを介して貼り合わせる。その後、両基板の間に液晶6071を注入し、封止剤(図示せず)によって完全に封止する。よって、図14に示すような反射型液晶パネルが完成する。(図13(B))

【0141】

以上の様に本実施例では、画素TFTおよび駆動回路が要求する仕様に応じて各回路を構成するTFTの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができる。さらにゲート電極を、耐熱性を有する導電性材料で形成することによりLDD領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、画素部(画面サイズ)が4インチクラス以上の表示装置にも適用することができる。

【実施例5】

【0142】

本実施例では、本発明の液晶パネルを逆スタガ型のTFTを用いた構成した例を示す。

【0143】

図14を参照する。図14には、本実施例の液晶パネルを構成する逆スタガ型のNチャネル型TFTの断面図が示されている。なお、図14には、1つのNチャネル型TFTしか図示しないが、Pチャネル型TFTとNチャネル型TFTとによってCMOS回路を構成することもできるのは言うまでもない。また、同様の構成により画素TFTを構成することも言うまでもない。

【0144】

3001は基板であり、実施例4で説明したようなものが用いられる。3002は酸化シリコン膜である。3003はゲート電極である。3004はゲート絶縁膜である。3005、3006、3007および3008は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例4で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。またレーザー光(好ましくは線状レーザー光または面状レーザー光)によって、非晶質シリコン膜を結晶化させる方法をとっても良い。なお、3005はソース領域、3006はドレイン領域、3007は低濃度不純物領域(LDD領域)、30

10

20

30

40

50

08はチャンネル形成領域である。3009はチャンネル保護膜であり、3010は層間絶縁膜である。3011および3012はそれぞれ、ソース配線、ドレイン配線である。

【0145】

次に、図15を参照する。図15には、図14で示したものとは構成が異なる逆スタガ型のTFTによって液晶パネルが構成された場合について説明する。

【0146】

図15においても、1つのNチャンネル型TFTしか図示しないが、上述のようにPチャンネル型TFTとNチャンネル型TFTとによってCMOS回路を構成することもできるのは言うまでもない。また、同様の構成により画素TFTを構成することも言うまでもない。

10

【0147】

3101は基板である。3102は酸化シリコン膜である。3103はゲート電極である。3104はベンゾジクロブテン(BCB)膜であり、その上面が平坦化される。3105は窒化シリコン膜である。BCB膜と窒化シリコン膜とでゲート絶縁膜を構成する。3106、3107、3108および3109は、多結晶シリコン膜から成る活性層である。この活性層の作製にあたっては、実施例4で説明した非晶質シリコン膜の多結晶化と同様の方法が用いられた。またレーザー光(好ましくは線状レーザー光または面状レーザー光)によって、非晶質シリコン膜を結晶化させる方法をとっても良い。なお、3106はソース領域、3107はドレイン領域、3108は低濃度不純物領域(LDD領域)、3109はチャンネル形成領域である。3110はチャンネル保護膜であり、3111は層間絶縁膜である。3112および3113はそれぞれ、ソース配線、ドレイン配線である。

20

【0148】

本実施例によると、BCB膜と窒化シリコン膜とで構成されるゲート絶縁膜が平坦化されているので、その上に成膜される非晶質シリコン膜も平坦なものになる。よって、非晶質シリコン膜を多結晶化する際に、従来の逆スタガ型のTFTよりも均一な多結晶シリコン膜を得ることができる。

【実施例6】

【0149】

本発明の液晶パネルには、TN液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLC Display Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569号に開示された液晶を用いることが可能である。

30

【0150】

ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、V字型の電気光学応答特性を示すものがあり、その駆動電圧が約 ± 2.5 V程度(セル厚約 $1\mu\text{m} \sim 2\mu\text{m}$)のものも見出されている。

40

【0151】

ここで、V字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図16に示す。図16に示すグラフの縦軸は透過率(任意単位)、横軸は印加電圧である。なお、液晶パネルの入射側の偏光板の透過軸は、液晶パネルのラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角(クロスニコル)に設定されている。

【0152】

50

図 16 に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。

【0153】

このような低電圧駆動の無しきい値反強誘電性混合液晶を、アナログ駆動回路を有する液晶パネルに用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、5V ~ 8V 程度に抑えることが可能となる。よって、駆動回路の動作電源電圧を下げることができ、液晶パネルの低消費電力化および高信頼性が実現できる。

【0154】

また、このような低電圧駆動の無しきい値反強誘電性混合液晶を、デジタル駆動回路を有する液晶パネルに用いた場合にも、D/A 変換回路の出力電圧を下げるができるので、D/A 変換回路の動作電源電圧を下げることができ、駆動回路の動作電源電圧を低くすることができる。よって、液晶パネルの低消費電力化および高信頼性が実現できる。

10

【0155】

よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的 LDD 領域（低濃度不純物領域）の幅が小さな TFT（例えば、0nm ~ 500nm または 0nm ~ 200nm）を用いる場合においても有効である。

【0156】

また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶パネルに用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、液晶パネルの駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィールドピリオド）を長くし、保持容量が小さくてもそれを補うようにしてもよい。

20

【0157】

なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶パネルの低消費電力が実現される。

【0158】

なお、図 16 に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の液晶パネルの表示媒体として用いることができる。

【実施例 7】

30

【0159】

実施例 1 ~ 5 に示した構造を有する TFT 基板を用い、液晶パネルを構成した例を図 17 に示す。図 17 は液晶パネルの本体に相当する部位であり、液晶パネルとも呼ばれる。

【0160】

図 17 において、8001 は TFT 基板であり、TFT 基板 8001 上に複数の TFT が形成されている。これらの TFT は基板上に画素部 8002、ゲート信号線駆動回路 8003、ソース信号線駆動回路 8004、ロジック回路 8005 を構成する。その様な TFT 基板に対して対向基板 8006 が貼り合わされる。TFT 基板と対向基板 8006 との間には液晶層（図示せず）が挟持される。

40

【0161】

また、図 17 に示す構成では、TFT 基板 8001 の側面と対向基板 8006 の側面とをある 1 辺を除いて全てそろえることが望ましい。こうすることで大版基板からの多面取り数を効率良く増やすことができる。また、前述の一边では、対向基板 8006 の一部を除去して TFT 基板 8001 の一部を露出させ、そこに FPC（フレキシブル・プリント・サーキット）8007 を取り付ける。ここには必要に応じて IC チップ（単結晶シリコン上に形成された MOSFET で構成される半導体回路）を搭載しても構わない。

【0162】

実施例 4 または実施例 5 で示した作製工程によって形成された TFT は極めて高い動作速度を有しているため、数百 MHz ~ 数 GHz の高周波数で駆動する信号処理回路を画素部と同一の基板上に一体形成することが可能である。即ち、図 17 に示す液晶パネルはシ

50

ステム・オン・パネルを具現化したものである。

【実施例 8】

【0163】

本発明を実施して形成された CMOS 回路や画素マトリクス回路は様々な電気光学装置（アクティブマトリクス型液晶パネル）に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。

【0164】

その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。

それらの一例を図 18 に示す。

【0165】

図 18（A）はパーソナルコンピュータであり、本体 7001、映像入力部 7002、表示装置 7003、キーボード 7004 で構成される。本発明を映像入力部 7002、表示装置 7003 に適用することができる。

【0166】

図 18（B）はビデオカメラであり、本体 7101、表示装置 7102、音声入力部 7103、操作スイッチ 7104、バッテリー 7105、受像部 7106 で構成される。本発明を表示装置 7102、音声入力部 7103 に適用することができる。

【0167】

図 18（C）はモバイルコンピュータ（モービルコンピュータ）であり、本体 7201、カメラ部 7202、受像部 7203、操作スイッチ 7204、表示装置 7205 で構成される。本発明は表示装置 7205 に適用できる。

【0168】

図 18（D）はゴーグル型ディスプレイであり、本体 7301、表示装置 7302、アーム部 7303 で構成される。本発明は表示装置 7302 に適用することができる。

【0169】

図 18（E）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体 7401、表示装置 7402、スピーカ部 7403、記録媒体 7404、操作スイッチ 7405 で構成される。なお、この装置は記録媒体として DVD（Digital Versatile Disc）、CD 等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置 7402 に適用することができる。

【0170】

図 18（F）はゲーム機であり、本体 7501、本体用表示装置 7502、表示装置 7503、記録媒体 7504、コントローラ 7505、本体用センサ部 7506、センサ部 7507、CPU 部 7508 で構成される。本体用センサ部 7506、センサ部 7507 はそれぞれコントローラ 7505、本体 7501 から出される赤外線を検知することが可能である。本発明を本体用表示装置 7502、表示装置 7503 に適用することができる。

【0171】

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例 1～7 のどのような組み合わせからなる構成を用いても実現することができる。

【符号の説明】

【0172】

- 1801 ソース信号線駆動回路
- 1802 ゲート信号線駆動回路
- 1803 ソース信号線

10



20

30


40

50


- 【圖 1】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【 図 1 1 】




【 図 1 3 】



【 図 1 2 】




【 図 1 4 】




- | | | | |
|------|---------|------|-----------------|
| 3001 | 基板 | 3007 | 低温度不純物領域(LDD領域) |
| 3002 | 酸化シリコン膜 | 3008 | チャネル形成領域 |
| 3003 | ゲート電極 | 3009 | チャネル保護膜 |
| 3004 | ゲート絶縁膜 | 3010 | 層間絶縁膜 |
| 3005 | ソース領域 | 3011 | ソース配線 |
| 3006 | ドレイン領域 | 3012 | ドレイン配線 |

【図 15】




- | | |
|---------------------|----------------------|
| 3101 基板 | 3108 低濃度不純物領域(LDD領域) |
| 3102 酸化シリコン膜 | 3109 チャンネル形成領域 |
| 3103 ゲート電極 | 3110 チャンネル保護膜 |
| 3104 ベンゾシクロブテン(BCB) | 3111 層間絶縁膜 |
| 3105 窒化シリコン | 3112 ソース配線 |
| 3106 ソース領域 | 3113 ドレイン配線 |
| 3107 ドレイン領域 | |

【図 16】




【図 17】




- | |
|-------------------|
| 8001 アクティブマトリクス基板 |
| 8002 画素部 |
| 8003 ゲート信号線側駆動回路 |
| 8004 ソース信号線側駆動回路 |
| 8005 ロジック回路 |
| 8006 対向基板 |
| 8007 FPC |

【図 18】



【図 19】





(A) 画素部の簡略構造図


(1, 1)	(1, 2)	(1, 3)	(1, 4)	(1, 5)	(1, 6)
(2, 1)	(2, 2)	(2, 3)	(2, 4)	(2, 5)	(2, 6)
(3, 1)	(3, 2)	(3, 3)	(3, 4)	(3, 5)	(3, 6)
(4, 1)	(4, 2)	(4, 3)	(4, 4)	(4, 5)	(4, 6)

(B) 表示パターン


【図 20】

(A) ソースライン(ライン)反転駆動
における各画素の極性パターン(B) ゲートライン(ライン)反転駆動
における各画素の極性パターン


【図 21】




【図 22】



(A) 画素間に発生する電気力線の状態図 (上面図)



(B) (電圧印加直後の状態時での(液晶分子が反応する前)画素間に発生する電気力線の状態モデル図(断面図))



(C) ディスクリネーションパターン

【図 23】

+	+	+	+	+	+
+	+	+	+	+	+
+	+	+	+	+	+
+	+	+	+	+	+

極性パターン⑤




-	-	-	-	-	-
-	-	-	-	-	-
-	-	-	-	-	-
-	-	-	-	-	-

極性パターン⑥

フルーム反転駆動における
各画素の極性パターン

【図 24】



フロントページの続き

(51)Int.Cl.	F I	テーマコード (参考)
	G 0 9 G 3/20 6 5 0 J	
	G 0 2 F 1/133 5 2 5	
	G 0 2 F 1/133 5 5 0	

F ターム(参考)	5C006	AA16	AA22	AC26	AC27	AC28	BB16	BF03	BF27	BF34
	5C080	AA10	BB05	CC03	DD06	DD07	EE29	EE30	FF11	FF12 JJ02
		JJ03	JJ04	JJ05	JJ06					

专利名称(译)	液晶表示装置及び電子機器		
公开(公告)号	JP2012073634A	公开(公告)日	2012-04-12
申请号	JP2011253993	申请日	2011-11-21
[标]申请(专利权)人(译)	株式会社半導体能源研究所		
申请(专利权)人(译)	半導体能源研究所有限公司		
[标]发明人	山崎舜平 小山潤 山形裕和		
发明人	山崎 舜平 小山 潤 山形 裕和		
IPC分类号	G09G3/36 G09G3/20 G02F1/133 G02F1/1362		
CPC分类号	H01L29/78672 G02F1/13454 G02F2001/136222 G09G3/3614 G09G3/3648 G09G3/3666 G09G3/3677 G09G3/3688 G09G2300/0408 G09G2310/027 G09G2310/0289 G09G2320/0209 G09G2320/0219 G09G2320/0233 G09G2320/0247 G09G2340/0435 H01L27/1214 H01L27/124 H01L27/127		
FI分类号	G09G3/36 G09G3/20.641.C G09G3/20.623.Y G09G3/20.621.B G09G3/20.611.E G09G3/20.650.J G02F1/133.525 G02F1/133.550		
F-TERM分类号	2H193/ZA04 2H193/ZC16 2H193/ZC24 2H193/ZD13 2H193/ZD14 2H193/ZD23 2H193/ZD34 2H193/ZF21 2H193/ZF32 2H193/ZF33 2H193/ZF34 5C006/AA16 5C006/AA22 5C006/AC26 5C006/AC27 5C006/AC28 5C006/BB16 5C006/BF03 5C006/BF27 5C006/BF34 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD06 5C080/DD07 5C080/EE29 5C080/EE30 5C080/FF11 5C080/FF12 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ06		
优先权	1999206378 1999-07-21 JP		

摘要(译)

提供了具有高图像质量的液晶显示装置。在第一帧周期期间将第一视频信号提供给第一像素电极，并且在第二帧周期期间将提供与第一视频信号具有相反极性的第二视频信号。将该信号提供给第一像素，并且在第一帧周期期间，将与第一视频信号具有相同极性的第三视频信号提供给第二像素电极，以及第二帧周期。另外，具有与第一视频信号的极性相反的极性的第四视频信号在第一帧周期期间被提供给第二像素电极，并且与第一视频信号相同。在第二帧周期期间，将具有相同极性的第五视频信号提供给第三像素电极，并将具有与第一视频信号相反极性的第六视频信号提供给第三像素。然后，在第一帧周期中，将具有与第一视频信号相同极性的第七视频信号提供给第四像素电极，并且在第二帧周期中，将其与第一视频信号反相。极性为的第八视频信号被提供给第四像素电极并以120Hz被驱动。[选型图]图1

