

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2011-107497

(P2011-107497A)

(43) 公開日 平成23年6月2日(2011.6.2)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H193
G09G 3/20 (2006.01)	G09G 3/20 621A	5C006
G02F 1/133 (2006.01)	G09G 3/20 612U	5C080
	G09G 3/20 621K	
	G09G 3/20 624B	

審査請求 未請求 請求項の数 9 O L (全 19 頁) 最終頁に続く

(21) 出願番号	特願2009-263662 (P2009-263662)	(71) 出願人	000002369
(22) 出願日	平成21年11月19日 (2009.11.19)		セイコーエプソン株式会社
			東京都新宿区西新宿 2 丁目 4 番 1 号
		(74) 代理人	100095728
			弁理士 上柳 雅誉
		(74) 代理人	100107261
			弁理士 須澤 修
		(74) 代理人	100127661
			弁理士 宮坂 一彦
		(72) 発明者	保坂 宏行
			長野県諏訪市大和 3 丁目 3 番 5 号 セイコーエプソン株式会社内
		(72) 発明者	飯坂 英仁
			長野県諏訪市大和 3 丁目 3 番 5 号 セイコーエプソン株式会社内

最終頁に続く

(54) 【発明の名称】 映像処理回路、その処理方法、液晶表示装置および電子機器

(57) 【要約】

【課題】横電界の影響による表示品位の低下を抑える。

【解決手段】液晶パネル 100 は、素子基板 100a に設けられた画素電極 118 と対向

基板 100b に設けられたコモン電極 108 とにより液晶 105 が挟持された液晶素子を

有する。映像処理回路 30 は、一の画素に対して映像信号 Vid-in で指定される印加電圧


が閾値 Vth1 以上閾値 Vth2 未満の電圧範囲であるか否かを判別し、電圧範囲であると判別

した場合、当該一の画素に対応する液晶素子への印加電圧を、第 1 フィールドにあっては

電圧範囲よりも低い電圧とし、第 2 フィールドにあっては電圧範囲よりも高い電圧に、そ

れぞれ置き換える。

【選択図】 図 1



【特許請求の範囲】

【請求項 1】

複数の画素の各々に対応して画素電極が設けられた第 1 基板と、コモン電極が設けられた第 2 基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、

前記画素毎に液晶素子の印加電圧で指定する入力映像信号を処理するとともに、処理した出力映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、

一の画素に対して前記入力映像信号で指定される印加電圧が第 1 電圧以上第 2 電圧未満の電圧範囲であるか否かを判別する判別部と、

前記入力映像信号で指定される印加電圧が前記電圧範囲であると判別された場合、当該一の画素に対応する液晶素子への電圧の印加を 2 回以上に分けたうち、当該液晶素子に対し、時間的に前方では前記電圧範囲よりも低い電圧に置き換え、時間的に後方では電圧を前記電圧範囲よりも高い電圧に置き換える置換部と、

を備えることを特徴とする映像処理回路。

【請求項 2】

前記置換部は、

前記入力映像信号で指定される印加電圧が前記電圧範囲でないと判別された場合、当該一の画素に対応する液晶素子への印加電圧を、前記入力映像信号で指定される印加電圧とする

ことを特徴とする請求項 1 に記載の映像処理回路。

【請求項 3】

前記電圧範囲は、

当該電圧範囲に含まれる電圧を前記液晶素子に印加したときに、その印加電圧による縦電界の応答時間が前記画素電極の間の横電界による応答時間よりも長くなる範囲である

ことを特徴とする請求項 2 に記載の映像処理回路。

【請求項 4】

前記液晶パネルの表示を更新する時間間隔を S とし、

前記液晶素子の応答時間を T とした場合に、

前記電圧範囲は、

$S < T$

を満たす範囲である

ことを特徴とする請求項 3 に記載の映像処理回路。

【請求項 5】

前記電圧範囲よりも低い電圧、および、前記電圧範囲よりも高い電圧は、いずれも

当該電圧を前記液晶素子に印加したときに、その印加電圧による縦電界の応答時間が前記画素電極の間の横電界による応答時間以下である

ことを特徴とする請求項 2 に記載の映像処理回路。

【請求項 6】

前記液晶パネルの表示を更新する時間間隔を S とし、

前記液晶素子の応答時間を T とした場合に、

前記電圧範囲よりも低い電圧、および、前記電圧範囲よりも高い電圧は、いずれも

$S \leq T$

を満たすことを特徴とする請求項 5 に記載の映像処理回路。

【請求項 7】

複数の画素の各々に対応して画素電極が設けられた第 1 基板と、コモン電極が設けられた第 2 基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、

前記画素毎に液晶素子の印加電圧を指定する入力映像信号を処理するとともに、処理した出力映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であ

10

20

30

40

50

って、

一の画素に対して前記入力映像信号で指定される印加電圧が第 1 電圧以上第 2 電圧未満の電圧範囲であるか否かを判別し、

前記入力映像信号で指定される印加電圧が前記電圧範囲であると判別した場合、当該一の画素に対応する液晶素子への電圧の印加を 2 回以上に分けたうち、当該液晶素子に対し、時間的に前方では前記電圧範囲よりも低い電圧に置き換え、時間的に後方では電圧を前記電圧範囲よりも高い電圧に置き換える

ことを特徴とする映像処理方法。

【請求項 8】

複数の画素の各々に対応して画素電極が設けられた第 1 基板と、コモン電極が設けられた第 2 基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルと、

前記画素毎に液晶素子の印加電圧を指定する入力映像信号を処理するとともに、処理した出力映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路と、を有し、

前記映像処理回路は、

一の画素に対して前記入力映像信号で指定される印加電圧が第 1 電圧以上第 2 電圧未満の電圧範囲であるか否かを判別する判別部と、

前記入力映像信号で指定される印加電圧が前記電圧範囲であると判別された場合、当該一の画素に対応する液晶素子への電圧の印加を 2 回以上に分けたうち、当該液晶素子に対し、時間的に前方では前記電圧範囲よりも低い電圧に置き換え、時間的に後方では電圧を前記電圧範囲よりも高い電圧に置き換える置換部と、

を備えることを特徴とする液晶表示装置。

【請求項 9】

請求項 8 に記載された液晶表示装置を有することを特徴とする電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。

【背景技術】

【0002】

液晶パネルは、一定の間隙に保たれた一对の基板によって液晶を挟持した構成である。詳細には、液晶パネルでは、画素毎に画素電極がマトリクス状に配列した第 1 基板と、コモン電極が各画素にわたって共通となるように設けられた第 2 基板とで液晶が挟持されて、画素電極と液晶とコモン電極とによって液晶素子が構成される。液晶素子において、画素電極とコモン電極との間で階調レベルに応じた電圧を印加・保持させると、液晶の配向状態が画素毎に規定され、これにより、透過率または反射率が制御される。したがって、上記構成では、液晶分子に作用する電界のうち、画素電極からコモン電極に向かう方向（またはその反対方向）、すなわち、基板面に対して垂直方向（縦方向）の成分だけが、表示制御に寄与する、ということができる。

【0003】

ところで、近年のように小型化、高精細化のために画素ピッチが狭くなると、互いに隣接する画素電極同士で生じる電界、すなわち基板面に対して平行方向の横電界が生じて、その影響が無視できなくなりつつある。例えば V A (Vertical Alignment) 方式や、T N (Twisted Nematic) 方式などのように縦方向の電界により駆動されるべき液晶に対して、横電界が加わると、液晶の配向不良（リバーチルト）が発生し、表示上の不具合が発生する場合が生じた。

このため、例えば映像信号を画像解析して、リバーチルトが発生しやすい画像を識別するとともに、当該画像が識別されたときには、設定値以上の映像信号を一律にクリップして液晶素子の印加電圧を調整する技術（例えば特許文献 1 参照）が提案されている。

10

20

30

40

50

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開2009-69608号公報(図2)

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、上記技術では、映像信号をフレーム毎に解析する必要があるので、映像処理回路の大規模化や複雑化を招きやすい。

本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、映像処理回路の大規模化や複雑化などを抑えつつ、リバースチルトドメインに起因する表示上の不具合の発生を低減させる技術を提供することにある。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本発明に係る映像処理回路にあっては、複数の画素の各々に対応して画素電極が設けられた第1基板と、コモン電極が設けられた第2基板とで液晶を挟持し、前記画素電極、前記液晶および前記コモン電極とで液晶素子が構成された液晶パネルに対し、前記画素毎に液晶素子の印加電圧で指定する入力映像信号を処理するとともに、処理した出力映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、一の画素に対して前記入力映像信号で指定される印加電圧が第1電圧以上第2電圧未満の電圧範囲であるか否かを判別する判別部と、前記入力映像信号で指定される印加電圧が前記電圧範囲であると判別された場合、当該一の画素に対応する液晶素子への電圧の印加を2回以上に分けたうち、当該液晶素子に対し、時間的に前方では前記電圧範囲よりも低い電圧に置き換え、時間的に後方では電圧を前記電圧範囲よりも高い電圧に置き換える置換部と、を備えることを特徴とする。本発明によれば、画素に対して入力映像信号で指定される印加電圧が第1電圧以上第2電圧未満の電圧範囲であるか否かを判別して、置き換えるだけの処理で済み、画像解析が必要でなくなるので、映像処理回路の大規模化や複雑化などを抑えることが可能となる。

【0007】

本発明において、前記置換部は、前記入力映像信号で指定される印加電圧が前記電圧範囲でないと判別された場合、当該一の画素に対応する液晶素子への印加電圧を、前記入力映像信号で指定される印加電圧とする構成としても良い。この構成によれば、入力映像信号で指定される印加電圧が前記電圧範囲でなければ、置き換わることなく、指定される電圧が液晶素子に印加される。

このとき、前記電圧範囲は、当該電圧範囲に含まれる電圧を前記液晶素子に印加したときに、その印加電圧による縦電界の応答時間が前記画素電極の間の横電界による応答時間よりも長くなる範囲であることが好ましい。詳細には、前記液晶パネルの表示を更新する時間間隔を S とし、前記液晶素子の応答時間を T とした場合に、前記電圧範囲は、 $S < T$ を満たす範囲であることが好ましい。

一方、前記電圧範囲よりも低い電圧、および、前記電圧範囲よりも高い電圧は、いずれも当該電圧を前記液晶素子に印加したときに、その印加電圧による縦電界の応答時間が前記画素電極の間の横電界による応答時間以下であることが好ましい。詳細には、前記液晶パネルの表示を更新する時間間隔を S とし、前記液晶素子の応答時間を T とした場合に、前記電圧範囲よりも低い電圧、および、前記電圧範囲よりも高い電圧は、いずれも $S > T$ を満たすことが好ましい。

なお、本発明は、映像処理回路のほか、映像処理方法、液晶表示装置および当該液晶表示装置を含む電子機器としても概念することが可能である。

【図面の簡単な説明】

【0008】

【図1】実施形態に係る映像処理回路を適用した液晶表示装置を示す図である。

10

20

30

40

50

【図 2】同液晶表示装置における液晶素子の等価回路を示す図である。

【図 3】同映像処理回路の構成を示す図である。

【図 4】同映像処理回路における LUT の記憶内容を示す一例である。

【図 5】同映像処理回路の動作を示すフローチャートである。

【図 6】同液晶パネルの表示動作を示す図である。

【図 7】同液晶パネルの V - T 特性を示す図である。

【図 8】同映像処理回路における問題点の解決を示す図である。

【図 9】液晶表示装置を適用したプロジェクターを示す図である。

【図 10】チルト角（小）において発生するリバースチルトを示す図である。

【図 11】リバースチルトの発生に起因する表示品位低下を示す図である。

【図 12】チルト角（大）におけるリバースチルトの低減を説明するための図である。

【図 13】チルト角（大）における問題点の説明図である。

【発明を実施するための形態】

【0009】

< 実施形態 >

以下、本発明の実施形態について図面を参照して説明する。

図 1 は、本実施形態に係る映像処理回路を適用した液晶表示装置の全体構成を示すブロック図である。

この図に示されるように、液晶表示装置 1 は、制御回路 10 と、液晶パネル 100 と、走査線駆動回路 130 と、データ線駆動回路 140 とを有する。

このうち、制御回路 10 には、上位装置から映像信号 Vid-in（入力映像信号）が同期信号 Sync に同期して供給される。映像信号 Vid-in は、液晶パネル 100 における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号 Sync に含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）にしたがった走査の順番で供給される。なお、映像信号 Vid-in は、階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号 Vid-in は、液晶素子の印加電圧を指定するものといって差し支えない。

【0010】

制御回路 10 は、走査制御回路 20 と映像処理回路 30 とにより構成される。このうち、走査制御回路 20 は、各種の制御信号を生成するとともに、同期信号 Sync に同期して各部を制御する。映像処理回路 30 は、詳細については後述するが、デジタルの映像信号 Vid-in を処理して、アナログのデータ信号 Vx を出力するものである。

【0011】

液晶パネル 100 は、素子基板（第 1 基板）100a と対向基板（第 2 基板）100b とが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶 105 が挟持された構成となっている。

素子基板 100a のうち、対向基板 100b との対向面には、複数 m 行の走査線 112 が図において水平（X）方向に沿って設けられる一方、複数 n 列のデータ線 114 が、垂直（Y）方向に沿って、かつ、各走査線 112 と互いに電氣的に絶縁を保つように設けられている。

なお、本実施形態では、走査線 112 を区別するために、図において上から順に 1、2、3、...、(m - 1)、m 行目という呼び方をする場合がある。同様に、データ線 114 を区別するために、図において左から順に 1、2、3、...、(n - 1)、n 列目という呼び方をする場合がある。

【0012】

素子基板 100a では、さらに、走査線 112 とデータ線 114 との交差のそれぞれに対応して、n チャネル型の TFT 116 と矩形形状で透明性を有する画素電極 118 との組が設けられている。TFT 116 のゲート電極は走査線 112 に接続され、ソース電極がデータ線 114 に接続され、ドレイン電極が画素電極 118 に接続されている。

一方、対向基板 100b のうち、素子基板 100a との対向面には、透明性を有するコ

10

20

30

40

50

モン電極 108 が全面にわたって設けられる。そして、コモン電極 108 には、図示省略した回路によって電圧 LC com が印加される。

なお、図 1 において、素子基板 100 a の対向面は紙面裏側であるので、当該対向面に設けられる走査線 112、データ線 114、TFT 116 および画素電極 118 については、破線で示すべきであるが、見難くなるので、それぞれ実線で示している。

【0013】

図 2 は、液晶パネル 100 の等価回路を示す図である。この図に示されるように、走査線 112 とデータ線 114 との交差に対応して、画素電極 118 とコモン電極 108 とで液晶 105 を挟持した液晶素子 120 が配列した構成である。

また、図 1 では省略したが、液晶パネル 100 における等価回路では、実際には図 2 に示されるように、液晶素子 120 に対して並列に補助容量（蓄積容量）125 が設けられる。この補助容量 125 は、一端が画素電極 118 に接続され、他端が容量線 115 に共通接続されている。容量線 115 は時間的に一定の電圧に保たれている。

このような構成において、走査線 112 が H レベルになると、当該走査線にゲート電極が接続された TFT 116 がオン状態になり、画素電極 118 が当該オン状態にある TFT 116 を介してデータ線 114 に接続される。このため、走査線 112 が H レベルであるときに、データ線 114 に対し、階調に応じた電圧のデータ信号を供給すると、当該データ信号は、オン状態にある TFT 116 を介して画素電極 118 に印加される。走査線 112 が L レベルになると、TFT 116 はオフ状態になるが、画素電極に印加された電圧は、液晶素子 120 の容量性および補助容量 125 によって保持される。

周知のように、液晶素子 120 では、画素電極 118 およびコモン電極 108 によって生じる電界に応じて液晶 105 の配向状態が変化するので、液晶素子 120 は、透過型であれば、印加・保持電圧に応じた透過率となる。

液晶パネル 100 では、液晶素子 120 毎に透過率が変化するので、液晶素子 120 が画素に相当する。そして、この画素の配列領域が表示領域 101 となる。なお、本実施形態において、液晶 105 を VA 方式として、液晶素子 120 の透過率が電圧無印加時において最低の黒状態となるノーマリーブラックモードとする。

【0014】

本実施形態では、同期信号 Sync に含まれる垂直走査信号にしたがって供給される映像信号 Vid-in に対し、液晶パネル 100 を、映像信号 Vid-in の供給速度の 2 倍であって 2 回に分けて駆動する、いわゆる 2 倍速駆動としている。このため、走査線駆動回路 130 は、走査制御回路 20 による制御信号 Yctr にしたがって、図 6 (a) に示されるように、フレームを 2 つにわけた第 1 フィールドと第 2 フィールドとの各々において、それぞれ 1、2、3、...、m 行目の走査線 112 に、走査信号 Y1、Y2、Y3、...、Ym を供給する。詳細には、走査線駆動回路 130 は、各フィールドにおいて走査線 112 を 1、2、3、...、m 行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧 V_H (H レベル) とし、それ以外の走査線への走査信号を非選択電圧 V_L (L レベル) とする。

なお、本実施形態では、垂直走査信号の周波数を 60 Hz とする。このため、映像信号 Vid-in に基づく画像が 1 コマ分供給されるフレームは、本実施形態では、垂直走査信号の周波数の逆数である 16.7 ミリ秒となり、フィールドは、その半分の 8.35 ミリ秒となる。

【0015】

データ線駆動回路 140 は、映像処理回路 30 から供給されるデータ信号 Vx を、走査制御回路 20 による制御信号 Xctr にしたがって 1 ~ n 列目のデータ線 114 にデータ信号 X1 ~ Xn としてサンプリングする。

本説明では、電圧について、液晶素子 120 の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子 120 の印加電圧は、コモン電極 108 の電圧 LC com と画素電極 118 との電位差であり、他の電圧と区別するためである。また、直流成分の印加による液晶 105 の劣化を防止するために、液晶素子 120 に

10

20

30

40

50

については交流駆動が実行される。

詳細には、画素電極 118 には、振幅中心である電圧 V_{cnt} に対して高位側の正極性電圧と低位側の負極性電圧とに例えばフィールド毎に交互に切り替えられて印加される。このような交流駆動において、本実施形態では、同一フィールド内において各液晶素子 120 の書き込み極性をすべての同一とする面反転方式としている。

【0016】

図 6 (b) は、映像処理回路 30 から出力されるデータ信号 V_x の一例を示す電圧波形図であり、第 1 フィールドおよび第 2 フィールドの各々において、1 行 1 列 ~ 1 行 n 列のデータ信号 V_x を示している。本実施形態では、ノーマリーブラックモードとしているので、データ信号 V_x は、第 1 フィールドにおいて正極性が指定されるのであれば、基準電圧 V_{cnt} に対し、映像処理回路 30 によって処理された階調レベルが高くなるにつれて（明るくなるにつれて）高位側の電圧（図において↑で示す）になり、第 2 フィールドにおいて負極性が指定されるのであれば、基準電圧 V_{cnt} に対し、階調レベルに応じた分だけ低位側の電圧（図において↓で示す）になる。

10

詳細には、データ信号 V_x の電圧は、正極性であれば、黒に相当する電圧 V_{cnt} から白に相当する電圧 $V_w(+)$ までの範囲で、一方、負極性であれば、電圧 V_{cnt} から白に相当する電圧 $V_w(-)$ までの範囲で、それぞれ電圧 V_{cnt} から階調レベルに応じた分だけ偏位させた電圧となる。また、電圧 $V_w(+)$ および $V_w(-)$ については、電圧 V_{cnt} を中心に互いに対称の関係にある。

なお、コモン電極 108 に印加される電圧 L_{com} は、電圧 V_{cnt} とほぼ同電圧と考えてよい。ただし、 n チャネル型の TFT 116 のオフリークや、いわゆるプッシュダウンなどを考慮して、電圧 V_{cnt} よりも低位となるように調整されることがある。また、ノーマリーブラックモードの黒に相当する電圧については、正極性では、電圧 V_{cnt} よりも若干高位側の電圧とし、負極性では、電圧 V_{cnt} よりも若干低位側の電圧に設定されることもある。

20

図 6 (b) は、データ信号 V_x の電圧波形を示すものであって、液晶素子 120 に印加される電圧（画素電極 118 とコモン電極 108 との電位差）とは異なる。また、図 6 (b) におけるデータ信号の電圧の縦スケールは、(a) における走査信号等の電圧波形と比較して拡大してある。

【0017】

30

さて、本実施形態はノーマリーブラックモードであるから、液晶素子 120 の印加電圧と透過率との関係は、図 7 (a) に示されるような V (電圧) - T (透過率) 特性で表される。なお、図 7 (a) では、最低透過率を 0 % に、最高透過率を 100 % に、それぞれ正規化している。

ここで、液晶素子 120 を、映像信号 V_{id-in} で指定された階調レベルに応じた透過率とさせるには、当該階調レベルに応じた電圧を、当該液晶素子に印加すれば良いはずである。しかしながら、液晶素子 120 の印加電圧を、映像信号 V_{id-in} で指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生してしまう場合がある。

【0018】

40

そこで次に、リバースチルトドメインがどのようにして発生するかについて、印加電圧がゼロである場合に、 VA 方式の液晶分子のチルト角が小（ほぼゼロ）である例にとって説明する。

まず、この初期配向状態となる液晶パネルにおいて、図 10 (a) に示されるように、 $(n-1)$ フレームにおいて互いに隣接する 2 画素がいずれも黒レベルの画素（黒画素）の状態から、次の n フレームにおいて、例えば左の画素だけが白レベルの画素（白画素）に変化するときを想定する。

なお、この想定においては、便宜上、2 倍速駆動ではなく、同期信号 $Sync$ に含まれる垂直走査信号にしたがって供給される等速駆動で説明する。

【0019】

50

図 10 (b) は、液晶パネル 100 を、図 10 (a) における p - q 線を含む基板垂直面で破断したときの簡易断面図であり、左の画素電極 118 (Wt) に、白レベルの電圧が印加された直後を示す図である。

コモン電極 108 に 7 V (ボルト) の電圧が印加されているものとする、n フレームにおいて、右側の黒画素の画素電極 118 (Bk) にも例えば 7 V が印加される。これは、液晶素子の印加電圧でみたときに (n - 1) フレームの 0 V から変化していない。液晶素子の印加電圧が 0 V であるので、液晶分子は、その長軸方向が基板垂直方向に沿った方向となるように配向する。

一方、n フレームにおいて、左側の白画素となる画素電極 118 (Wt) には例えば白レベルの 12 V が印加される。これは、液晶素子の印加電圧でみたときに、(n - 1) フレームの 0 V から 5 V に変化することを意味する。このため、液晶分子は、実線で示される状態から破線で示される状態に、詳細には、画素電極 118 とコモン電極 108 との間の電界 (縦電界) がゼロのときの初期配向状態から、当該電界の垂直方向 (基板面の水平方向) に、傾斜しようとする。しかしながら、液晶分子は、直前の配向状態がほぼ基板垂直方向であるため、縦電界に応じて傾斜すべき方向が瞬時には規定されない。このため、黒から白に変化すべき画素において、縦電界の強度に応じた傾斜角度となるまでに時間がかかりやすい。

それにもまして、画素電極 118 (Wt、Bk) の間隙で生じる電位差は、白画素の画素電極 118 (Wt) とコモン電極 108 との間で生じる電位差と同程度である上に、画素電極同士の間隙が画素電極 118 とコモン電極 108 との間隙よりも狭いので、電界の強度で比較したときに、画素電極 118 (Wt) と画素電極 118 (Bk) との間隙で生じる横電界は、画素電極 118 (Wt) とコモン電極 108 との間隙で生じる縦電界よりも強い。

したがって、n フレームにおいて白になろうとしている画素では、黒画素に隣接する側の液晶分子 Rv が、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。先にリバースチルト状態となった液晶分子 Rv は、縦電界の強度にしたがって破線のように基板水平方向に傾斜しようとする他の多くの液晶分子の動きに悪影響を与える結果、白となるべき画素が白くならない、という事態を招くことになる。これが、リバースチルトドメインに起因する表示上の不具合である。

【 0020 】

このような表示上の不具合の例について説明すると、映像信号 Vid-in で示される画像が例えば図 11 に示されるように、白画素を背景として黒画素が連続する黒パターンがフレーム毎に 1 画素ずつ右方向に移動する場合に、その黒パターンの左端縁部 (動きの後縁部) において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、という一種の尾引き現象として顕在化する。

なお、図 11 について見方を変えると、黒画素を背景として白画素が連続する白パターンがフレーム毎に 1 画素ずつ右方向に移動する場合に、その白パターンの右端縁部 (動きの先端部) において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、ということもできる。また、同図においては、説明の便宜上、画像のうち、1 ラインの境界付近を抜き出している。

【 0021 】

ところで、縦電界の強度にしたがって傾斜しようとする液晶分子の多くが、横電界の影響を受けるのは、その応答が遅いためである。このため、液晶分子の応答を改善するために、液晶分子にプレチルト角を与える対策が考えられた。詳細には、配向膜の改質やラビング処理の改善などによって、図 10 (c) に示されるように、液晶素子の印加電圧が 0 V であっても、液晶分子の長軸方向が基板垂直方向から傾いた状態とさせる。これによって、液晶分子にとってみれば、縦電界の強度に応じて傾斜すべき方向が規定されているので、応答が改善される。したがって、黒から白になろうとしている画素において、多くの液晶分子が縦電界の強度に応じて速やかに傾斜するので、強い横電界が発生しても、リバースチルトの発生を少ない領域に抑えることができる。

10

20

30

40

50

【 0 0 2 2 】

しかしながら、液晶分子にプレチルト角を与える対策を施した場合に、図 1 2 (a) に示されるように、白から黒へと直接的に変化するのではなく、一旦、白から黒へ特定の間階調を経由して変化するとき、リバースチルトドメインが発生してしまうことがあった。詳細には、($n - 1$) フレームにおいて互いに隣接する 2 画素がいずれも黒画素であり、次の n フレームにおいて、例えば左の画素だけが中間階調の画素 (灰画素) に変化した後に、($n + 1$) フレームにおいて白画素となるときである。このとき、 n フレームにおいて灰画素の画素電極 1 1 8 (Gry) には例えば 9 V が印加される。これにより、液晶素子の印加電圧でみたときに、($n - 1$) フレームの 0 V から 2 V に変化する。

ここで、0 V から 2 V への印加電圧の変化は、0 V から 5 V への変化と比較して、電界がかかっていない状態から、わずかに電界がかかった状態への変化に過ぎず、変化後においても縦電界が弱い。このため、印加電圧が 0 V から 2 V への変化しても、液晶分子の応答は遅い。

一方、画素電極 1 1 8 (Gry、Bk) の間隙で生じる電位差は、灰画素の画素電極 1 1 8 (Gry) とコモン電極 1 0 8 との間で生じる電位差と同程度であるが、画素電極同士の間隙が狭い。

したがって、図 1 2 (b) に示されるように、 n フレームにおいて灰となるべき画素では、隣接する黒画素からの横電界が縦電界よりも強くなる。このため、灰となるべき画素において黒画素に隣接する側の液晶分子 Rv は、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となってしまう。

なお、この灰となるべき画素は、次の ($n + 1$) フレームにおいて、印加電圧が 5 V に変化して白画素になろうとする。しかしながら、 n フレームにおいて一部がすでにリバースチルトドメインとなっているので、引き続き ($n + 1$) フレームにおいて、印加電圧が 5 V に変化したときの縦電界に応じて液晶分子が傾斜しようとする動きを妨害する結果、リバースチルトドメインが残存することになる。

また、 n フレームにおいて左側の画素において、画素電極 (Gry) には、コモン電極 1 0 8 の 7 V よりも高位の 9 V が印加されているので、($n + 1$) フレームでは、極性反転によって負側の 2 V の電圧が印加される。なお、説明の簡略化のために極性反転を考慮しなければ、1 2 V の電圧が印加されるとしても良い。

【 0 0 2 3 】

このようなリバースチルト状態による表示上の不具合は、図 1 3 に示されるような現象として顕在化する。すなわち、この図に示されるように、白画素を背景として黒画素が連続する黒パターンが、その白と黒画素との間において特定の間階調を 1 画素として挟みながら、フレーム毎に 1 画素ずつ右方向に移動する場合に、その中間階調および白の画素がリバースチルトドメインの発生によって目的とする階調にならない、という一種の尾引き現象として顕在化する。なお、図 1 3 について見方を変えた場合については、図 1 1 の場合と同様である。

【 0 0 2 4 】

ここでいう特定の間階調とは、その液晶素子の印加電圧が、図 7 (a) に示されるように、閾値 V_{th1} (第 1 電圧) 以上であって閾値 V_{th2} (第 2 電圧) 未満となるような電圧範囲 A に相当する階調範囲 a である。電圧範囲 A (階調範囲 a) は、液晶パネル 1 0 0 の様々なパラメータによって異なり、一概にはいえないが、ノーマリーブラックモードにおける黒レベルの印加電圧を V_{bk} とし、白レベルの印加電圧を V_{wt} としたときに、 $0 < V_{bk} < V_{th1} < V_{th2} < V_{wt}$ を満たすものである。

なお、この階調範囲 a (電圧範囲 A) の意義については後述する。

【 0 0 2 5 】

したがって、ある画素について、映像信号 V_{id-in} で指定される階調レベルが階調範囲 a であって、当該画素に相当する液晶素子の印加電圧が電圧範囲 A となってしまう場合に、当該液晶素子の印加電圧が電圧範囲 A とはならないように、別の電圧に置き換える構成 (検討案の構成) を採用すれば、リバースチルトドメインの発生を事前に抑えることが可

10

20

30

40

50

能と考えられる。

しかしながら、検討案の構成では、リバースチルトドメインの発生を抑えることが可能にはなるが、映像信号 Vid-in で指定される階調レベルが階調範囲 a に含まれる場合に、当該階調レベルを液晶パネル 100 で表現することができないことになる。

そこで、本実施形態では、フレームを第 1 フィールドと第 2 フィールドとの 2 つに分けて 2 倍速駆動とするとともに、映像信号 Vid-in で指定される階調レベルが階調範囲 a に含まれる場合に当該階調レベルを、第 1 フィールドでは当該階調範囲 a よりも暗い階調範囲 b に含まれる階調レベルに置き換え、第 2 フィールドでは当該階調範囲 a よりも明るい階調範囲 c に含まれる階調レベルに置き換えて、第 1 フィールドおよび第 2 フィールドにわたった時間平均で見たときに、階調範囲 a に含まれる階調レベルとなるような構成とした。これによって本実施形態では、リバースチルトドメインの発生を抑えるとともに、映像信号 Vid-in で指定される階調レベルが階調範囲 a に含まれる場合であっても、当該階調レベルを液晶パネル 100 で表現すること可能になる。

このための構成が図 1 における映像処理回路 30 である。そこで次に、映像処理回路 30 について詳細に説明する。

【0026】

図 3 は、映像処理回路 30 の構成を示すブロック図である。この図に示されるように、映像処理回路 30 は、バッファ 302、判別部 304、LUT (ルックアップテーブル) 306、選択部 308 および D/A 変換器 310 を有する。

このうち、バッファ 302 は、上位装置から同期信号 Sync にしたがった速度で供給される映像信号 Vid-in を一旦蓄積した後に、供給速度の 2 倍で読み出す動作を、第 1 フィールドおよび第 2 フィールドでそれぞれ実行して、映像信号 Vid として出力するものである。なお、バッファ 302 における蓄積および読出は、走査制御回路 20 によって制御される。

【0027】

判別部 304 は、映像信号 Vid で指定される階調レベルが階調範囲 a に含まれているか否かを判別して、その判別結果に応じて選択部 308 における入力端の選択を制御する。また、判別部 304 は、映像信号 Vid で指定される階調レベルが階調範囲 a に含まれていれば、当該映像信号 Vid を LUT 306 に転送する。

さらに、判別部 304 は、当該映像信号 Vid を LUT 306 に転送するときに、当該映像信号 Vid が第 1 フィールドまたは第 2 フィールドのいずれかに対応してバッファ 302 から読み出されたものであるかについて、情報 fn から特定して、LUT 306 に通知する。

なお、バッファ 302 における蓄積および読出は、走査制御回路 20 によって制御されるので、情報 fn は、当該走査制御回路 20 から取得可能である。

また、バッファ 302 では、等速度での蓄積に対して 2 倍速の読み出しが追いついてしまわないように、おおよそ半フレーム分の映像信号 Vid-in を蓄積した後に、読み出しが開始する構成となっている。このため、バッファ 302 から読み出される映像信号 Vid で規定されるフレームは、上位装置から供給される映像信号 Vid-in で規定されるフレームに対して遅延した関係となり、厳密に言えば、両者のフレームは一致しないことになるが、以降については特に区別しないで説明する。

【0028】

LUT 306 は、図 4 に示されるように、階調範囲 a に含まれる階調レベル a1、a2、a3、...、amax の各々に対して、第 1 フィールドで置き換えるべき階調レベルと第 2 フィールドで置き換えるべき階調レベルとのセットを予め記憶するものである。LUT 306 では、判別部 304 から当該映像信号 Vid が転送されたときに、当該映像信号 Vid で指定される階調レベルに対応した値のうち、通知されたフィールドに対応する値が読み出される構成となっている。

また、LUT 306 において、第 1 フィールドで置き換えるべき階調レベルは階調範囲 b に含まれ、第 2 フィールドで置き換えるべき階調レベルは階調範囲 c に含まれて、いず

10

20

30

40

50

れも、時間的な平均でみたときに、映像信号 V_{id} で指定された階調レベルとなるような値であり、予め実験等によって求められたものが用いられる。

図 4 において、 $LUT306$ に記憶された階調レベル b_1 、 c_{12} 、 c_{14} 、 c_{16} 、...、 c_j 、...、 c_k は、このようにして求められた値の一例であり、明るさ（透過率）でみたときの大小関係は、ノーマリーブラックモードであることを考慮すると、 $(b_1) < c_{12} < c_{14} < c_{16} < c_j < c_k$ である。

【0029】

選択部 308 は、入力端 a または入力端 b のいずれかを、判別部 304 の判別結果に応じて選択して出力するものである。詳細には、選択部 308 は、入力端 a に $LUT306$ から読み出された値が供給され、入力端 b に映像信号 V_{id} が供給されるとともに、映像信号 V_{id} で指定される階調レベルが階調範囲 a に含まれている旨が判別部 304 によって判別された場合に入力端 a を選択し、それ以外の場合では入力端 b を選択して、映像信号 V_{id-out} （出力映像信号）として出力するものである。

10

【0030】

D/A 変換器 310 は、デジタルデータである映像信号 V_{id-out} を、アナログのデータ信号 V_x に変換する。上述したように、本実施形態では、面反転方式としているので、データ信号 V_x は、例えば情報 f_n によって第 1 フィールドが指定されていれば正極性に変換され、第 2 フィールドが指定されていれば負極性に変換されて、フィールド毎に極性が切り替えられる構成となっている。

20

【0031】

次に、映像処理回路 30 の動作について判別部 304 を中心にしつつ、図 5 を参照して説明する。

まず、ステップ S_1 において、判別部 304 は、バッファ 302 から映像信号 V_{id} の 1 画素分が供給されたか否かを判別し、この判別結果が「No」であれば、手順を戻して待機する。バッファ 302 から映像信号 V_{id} の 1 画素分が供給されると、ステップ S_1 の判別結果が「Yes」となるので、ステップ S_2 において、判別部 304 は、供給された映像信号 V_{id} で指定された階調レベルが階調範囲 a に含まれているか否か、換言すれば、液晶素子の印加電圧でみたときに、映像信号 V_{id} で指定された階調レベルの印加電圧 V が閾値 V_{th1} 以上であって閾値 V_{th2} 未満の電圧範囲 A に含まれているか否か、を判別する。

30

この判別結果が「Yes」であれば、判別部 304 は、ステップ S_3 において選択部 308 に対し入力端 a を選択させた後に、ステップ S_4 において情報 f_n から第 1 フィールドが指定されているか否かを判別する。この判別結果が「Yes」であれば、判別部 304 は、ステップ S_5 において $LUT306$ に対し、映像信号 V_{id} を転送するとともに、第 1 フィールドであること通知する。これにより、当該映像信号 V_{id} で指定された階調レベルに対応する値であって、第 1 フィールドに対応した値が $LUT306$ から読み出される。

一方、ステップ S_4 の判別結果が「No」であれば、それは、当該映像信号 V_{id} が第 2 フィールドに対応してバッファ 302 から読み出されたものであることを意味する。このため、判別部 304 は、ステップ S_6 において $LUT306$ に対し、映像信号 V_{id} を転送するとともに、第 2 フィールドであること通知する。これにより、当該映像信号 V_{id} で指定された階調レベルに対応する値であって、第 2 フィールドに対応した値が $LUT306$ から読み出される。

40

いずれにしても、映像信号 V_{id} で指定される階調レベルが階調範囲 a に含まれる場合、ステップ S_3 において入力端 a がすでに選択されているので、 $LUT306$ から読み出された値が D/A 変換器 310 に供給されて、データ信号 D_x に変換されることになる。

一方、ステップ S_2 における判別結果が「No」であれば、判別部 304 は、ステップ S_7 において選択部 308 に対し入力端 b を選択させる。このため、階調範囲 a に含まれない映像信号 V_{id-in} は、階調レベルが置き換わることなく、 D/A 変換器 310 に供給されて、データ信号 D_x に変換されることになる。

50

したがって、LUT306、選択部308およびD/A変換器310によって置換部が構成されることになる。

【0032】

このように、映像処理回路30は、映像信号Vidで指定される階調レベルが階調範囲aに含まれる場合、当該階調レベルを、第1フィールドでは階調範囲bに含まれる階調レベルに置き換え、第2フィールドでは階調範囲cに含まれる階調レベルに置き換えて、置き換えた階調レベルに応じたデータ信号Vxに変換にする一方、映像信号Vidで指定される階調レベルが階調範囲aに含まれない場合、当該階調レベルを置き換えることなく、当該階調レベルに応じたデータ信号Vxに変換にする。

【0033】

このため、本実施形態によれば、映像信号Vidによって、例えば図8(a)に示されるように、(n-1)フレームにおいて互いに隣接する2画素の双方に対して階調範囲bの階調レベルb1(T:透過率0%)が指定され、次のnフレームにおいて、例えば左の画素だけに対して階調範囲aの階調レベルai(透過率30%)が指定された後に、(n+1)フレームにおいて左の画素だけに対して階調範囲cの階調レベルcmax(透過率100%)が指定されたとき、左側の画素に対しては、各フレームの第1フィールドおよび第2フィールドでは、映像信号Vid-outは、それぞれ次のような階調レベルに置き換わる。

すなわち、図8(b)に示されるように、当該左側の画素に対する映像データVid-outは、(n-1)フレームでは、映像信号Vidで指定される階調レベルが階調範囲bにあるので、第1フィールドおよび第2フィールドでは置き換えられず、nフレームでは、映像信号Vidで指定される階調レベルが階調範囲aにあるので、第1フィールドでは階調レベルb1に、第2フィールドでは階調レベルcjに、それぞれ図4を参照して置き換えられ、(n+1)フレームでは、映像信号Vidで指定される階調レベルが階調範囲cにあるので、第1フィールドおよび第2フィールドでは置き換えられない。

【0034】

この例では、当該左側の画素に着目すると、(n-1)フレームの第2フィールドからnフレームの第1フィールドにかけて、液晶素子の印加電圧が変化せず、横電界の影響も受けないので、リバースチルトドメインの発生は抑えられる。次に、nフレームの第1フィールドから第2フィールドにかけて、液晶素子の印加電圧が電圧範囲Bの電圧(階調レベルb1に対応する電圧)から電圧範囲C(階調レベルcjに対応する電圧)に変化する。このときに横電界も発生するが、初期状態におけるプレチルト角によって応答が改善されているので、電圧範囲Cに含まれる電圧の印加によって多くの液晶分子が縦電界の強度に応じて速やかに傾斜する。このため、リバースチルトの発生を少ない領域に抑えることができる。なお、nフレームの第2フィールドから(n+1)フレームの第1フィールドにかけて、液晶素子の印加電圧は、階調レベルcjに対応する電圧から階調レベルcmaxに対応する電圧に変化するが、すでに液晶分子は、横電界よりも縦電界が支配的になっているので、リバースチルトドメインの発生が抑えられる。

【0035】

さらにこの例では、当該左側の画素に対し、映像信号Vid-outにおいて置き換えられる階調レベルは、nフレームの第1フィールドでは階調レベルb1であり、第2フィールドでは階調レベルcjであるので、液晶素子の透過率は、第1フィールドでは0%となり、第2フィールドでは60%となる。このため、nフレームにおいて第1フィールドおよび第2フィールドを通して見たときの平均的な透過率は、30%となり、映像信号Vid(Vid-in)で指定された値に一致する。したがって、本実施形態によれば、映像信号Vid-inで指定される階調レベルが階調範囲aに含まれる場合にも、当該階調レベルを液晶パネル100で表現することが可能となる。

【0036】

< 階調範囲aの意義 >

次に、上述した階調範囲aの意義について説明する。

まず、液晶パネル100の表示内容が更新される時間間隔をS(ミリ秒)とし、液晶素

10

20

30

40

50

子 1 2 0 において、液晶分子が初期配向状態（印加電圧がゼロ、透過率が 0 % の状態）から、ある電圧を印加して当該電圧に応じた配向状態（当該電圧に応じた透過率の状態）となるまでの応答時間を T （ミリ秒）であるとする。実施形態では、上述したように 2 倍速で駆動されるので、時間間隔 S は、フレームの半分であるフィールドの 8 . 3 5 ミリ秒である。このとき、応答時間 T が時間間隔 S を越える電圧（階調）領域が、電圧範囲 A （階調範囲 a ）とすべき領域となる。この電圧領域に含まれる電圧を、初期配向状態にある液晶素子に印加しても、その印加電圧による縦電界の応答時間が画素電極の間の横電界による応答時間よりも長くなるため、液晶分子は、縦電界よりも時間的に先に横電界の影響を受けてしまうからである、

したがって、実際に液晶素子の応答時間 T を計測することによって、上記電圧範囲 a を規定することができる。例えば第 1 に、初期配向状態から目的とする透過率に変化するまでの応答時間 T を、想定する透過率毎に測定する。第 2 に、測定した応答時間 T が、時間間隔 S （8 . 3 5 ミリ秒）を越える透過率範囲を特定する。このとき、特定した透過率範囲が例えば 1 0 % 以上 5 0 % 未満の領域であれば、その透過率範囲に相当する範囲が階調範囲 a であり、当該階調範囲 a に対応する電圧範囲が電圧範囲 A となる。この電圧範囲 A の下限および上限を律する値をそれぞれ閾値 V_{th1} 、 V_{th2} とすれば良い。

換言すれば、電圧範囲 A よりも低い方の電圧範囲 B に含まれる電圧、および、電圧範囲 A よりも高い方の電圧範囲 C に含まれる電圧を、初期配向状態にある液晶素子に印加したとき、その印加電圧による縦電界の応答時間は、画素電極の間の横電界による応答時間以下となるので、液晶分子は、横電界よりも時間的に先に縦電界に応じて傾斜する。このため、リバースチルト状態になりにくい。

【 0 0 3 7 】

< 実施形態の応用・変形 >

上述した説明において、1 フレームを 2 つのフィールドに分割した 2 倍速駆動としたが、フィールドに分割しない等速駆動としても良い。等速駆動であれば、 n フレームにおいて映像信号 V_{id-in} で指定される階調レベルが階調範囲 a に含まれる場合、 n フレームにおいて階調範囲 b の階調レベルに置き換え、次の $(n + 1)$ フレームにおいて階調範囲 c の階調レベルに置き換える構成すれば良い。この構成では、 $(n + 1)$ フレームにおける映像信号 V_{id-in} が基づく情報が液晶パネル 1 0 0 に反映されないことになるが、リバースチルトドメインの発生を抑えることが可能である。また、時間間隔 S をフレームに相当する 1 6 . 7 ミリ秒に緩和される。

【 0 0 3 8 】

また、上述した説明において、1 フレームを 2 つのフィールドに分割したが、3 以上のフィールドに分けても良い。特に階調範囲 a （電圧範囲 A ）の幅によっては、2 フィールドだけでは、階調範囲 a の階調を再現できない場合も生じ得るが、分割するフィールド数をより多くすることで、階調範囲 a に含まれる階調をより確かに再現できることになる。例えば階調範囲 a が透過率で見たときに 1 0 % 以上 3 0 % 未満である場合、2 フィールドでは、1 2 % の透過率を再現できない。しかし、例えば 3 つのフィールドに分割するとともに、第 1 フィールドで 0 % とし、第 2 フィールドで 0 % とし、第 3 フィールドで 3 6 % とすることによって、1 フレームの平均を 1 2 % とすることが可能になる。

1 フレームを 3 以上にフィールドに分割する場合、映像信号 V_{in-in} で指定される階調レベルが階調範囲 a に含まれるのであれば、時間的に前方のフィールドにおいて階調範囲 b とし、その後のフィールドにおいて階調範囲 c に切り替えて、平均でみて、当該映像信号 V_{in-in} で指定される階調レベルが再現されれば良い。

一方で、1 フレームを、より多くの数のフィールドに分割すると、上記時間間隔 S が短くなるので、液晶応答が時間間隔 S を越える領域の幅が広くなる点に留意する必要がある。

なお、等速駆動であっても、 n フレームにおいて映像信号 V_{id-in} で指定される階調レベルが階調範囲 a に含まれる場合、 n フレームにおいて階調範囲 b の階調レベルに置き換え、次の $(n + 1)$ フレームにおいて、指定された階調レベルに応じて階調範囲 b または

10

20

30

40

50

c の階調レベルに置き換え、次の (n + 2) フレームにおいて階調範囲 c の階調レベルに置き換える構成とすれば良い。

【 0 0 3 9 】

実施形態において、映像信号 Vid で指定される階調レベルが階調範囲 a に含まれる場合に、LUT306 を用いて各フィールドの階調レベルに置き換える構成としたが、例えば演算回路に、指定される階調レベル (印加電圧) から、置き換える階調レベルを算出するアルゴリズムを適用し、演算等によって求める構成としても良い。

【 0 0 4 0 】

映像信号 Vid-in は、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしても良い。映像信号 Vid-in が液晶素子の印加電圧を指定する場合、指定される印加電圧で電圧範囲を判別して、電圧に置き換える構成とすれば良い。

10

また、液晶素子 120 は、透過型に限られず、反射型であっても良い。さらに、液晶素子 120 は、ノーマリーブラックモードに限られず、例えば TN 方式として、電圧無印加時において液晶素子 120 が白状態となるノーマリーホワイトモードとしても良い。ノーマリーホワイトモードとしたとき、液晶素子 120 の印加電圧と透過率との関係は、図 7 (b) に示されるような V - T 特性で表され、印加電圧が高くなるにつれて透過率が減少する。このため、ノーマリーホワイトモードでは、階調レベルの明暗と印加電圧の高低との関係が、ノーマリーブラックモードと逆転するが、影響を受ける電圧範囲に変わりはない。

20

【 0 0 4 1 】

< 電子機器 >

次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル 100 をライトバルブとして用いた投射型表示装置 (プロジェクター) について説明する。図 9 は、このプロジェクターの構成を示す平面図である。

この図に示されるように、プロジェクター 2100 の内部には、ハロゲンランプ等の白色光源からなるランプユニット 2102 が設けられている。このランプユニット 2102 から射出された投射光は、内部に配置された 3 枚のミラー 2106 および 2 枚のダイクロイックミラー 2108 によって R (赤) 色、G (緑) 色、B (青) 色の 3 原色に分離されて、各原色に対応するライトバルブ 100R、100G および 100B にそれぞれ導かれる。なお、B 色の光は、他の R 色や G 色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ 2122、リレーレンズ 2123 および出射レンズ 2124 からなるリレーレンズ系 2121 を介して導かれる。

30

【 0 0 4 2 】

このプロジェクター 2100 では、液晶パネル 100 を含む液晶表示装置が、R 色、G 色、B 色のそれぞれに対応して 3 組設けられる。ライトバルブ 100R、100G および 100B の構成は、上述した液晶パネル 100 と同様である。R 色、G 色、B 色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ 100R、100G および 100B がそれぞれ駆動される構成となっている。ライトバルブ 100R、100G、100B によってそれぞれ変調された光は、ダイクロイックプリズム 2112 に 3 方向から入射する。そして、このダイクロイックプリズム 2112 において、R 色および B 色の光は 90 度に屈折する一方、G 色の光は直進する。したがって、各原色の画像が合成された後、スクリーン 2120 には、投射レンズ群 2114 によってカラー画像が投射されることとなる。

40

【 0 0 4 3 】

なお、ライトバルブ 100R、100G および 100B には、ダイクロイックミラー 2108 によって、R 色、G 色、B 色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ 100R、100B の透過像は、ダイクロイックプリズム 2112 により反射した後に投射されるのに対し、ライトバルブ 100G の透過像はそのまま投射されるので、ライトバルブ 100R、100B による水平走査方

50

向は、ライトバルブ 100G による水平走査方向と逆向きにして、水平方向の左右を反転させた像を表示する構成となっている。

【0044】

液晶パネル 100 をライトバルブに用いる例としては、図 9 を参照して説明したプロジェクターの他にも、リャプロジェクション型のテレビジョンが挙げられる。また、液晶パネル 100 については、ミラーレスのレンズ交換式のデジタルカメラや、ビデオカメラなどにおける電子ビューファインダー（EVF）にも適用可能である。


このほかにも、適用可能な電子機器として、ヘッドマウントディスプレイや、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS 端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用可能なのは言うまでもない。

【符号の説明】


【0045】

1 ... 液晶表示装置、30 ... 映像処理回路、100 ... 液晶パネル、100a ... 素子基板、100b ... 対向基板、105 ... 液晶、108 ... コモン電極、118 ... 画素電極、120 ... 液晶素子、302 ... バッファ、304 ... 判別部、306 ... LUT、308 ... 選択部、310 ... D/A 変換器、2100 ... プロジェクター


【図 1】




【図 2】




【図 3】



【図 4】




【図 5】




【図 6】

(a) 走査線駆動回路




(b) 映像処理回路




【図 7】


(a)




(b)




【図 8】




【図 9】




【図 10】



【図 11】



【 図 1 3 】



专利名称(译)	图像处理电路，其处理方法，液晶显示装置和电子设备		
公开(公告)号	JP2011107497A	公开(公告)日	2011-06-02
申请号	JP2009263662	申请日	2009-11-19
[标]申请(专利权)人(译)	精工爱普生株式会社		
申请(专利权)人(译)	精工爱普生公司		
[标]发明人	保坂宏行 飯坂英仁		
发明人	保坂 宏行 飯坂 英仁		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
FI分类号	G09G3/36 G09G3/20.621.A G09G3/20.612.U G09G3/20.621.K G09G3/20.624.B G09G3/20.631.V G09G3/20.641.C G09G3/20.641.E G09G3/20.670.E G02F1/133.550 G02F1/133.505		
F-TERM分类号	2H193/ZA04 2H193/ZD25 2H193/ZF05 2H193/ZF11 2H193/ZF21 2H193/ZF31 2H193/ZF35 2H193/ZR04 5C006/AA14 5C006/AA16 5C006/AA17 5C006/AA22 5C006/AB03 5C006/AC28 5C006/AF44 5C006/AF45 5C006/AF51 5C006/AF52 5C006/AF53 5C006/AF54 5C006/AF64 5C006/AF71 5C006/BB16 5C006/BC06 5C006/BF01 5C006/BF08 5C006/BF14 5C006/BF38 5C006/EC11 5C006/FA04 5C006/FA41 5C006/FA51 5C006/GA02 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD01 5C080/DD09 5C080/DD22 5C080/DD27 5C080/EE30 5C080/FF11 5C080/JJ01 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 5C080/JJ06 5C080/JJ07 5C080/KK02 5C080/KK07 5C080/KK23 5C080/KK43 5C080/KK47		
代理人(译)	须泽 修 宫坂和彦		
外部链接	Espacenet		

摘要(译)

要解决的问题：抑制由于横向电场的影响导致的显示质量下降。解决方案：液晶面板100具有液晶元件，液晶元件105保持在设置在元件基板100a上的像素电极118和设置在对向基板100b上的公共电极108之间。图像处理电路30确定由图像信号Vid-in为一个像素指定的施加电压是否在等于或高于阈值Vth1且低于阈值Vth2的电压范围内，并且当确定其在电压内时在第一场的情况下，将施加电压替换为对应于一个像素的液晶元件，其电压低于电压范围，并且在第二场的情况下用高于电压范围的电压替换它。

