

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-72663

(P2010-72663A)

(43) 公開日 平成22年4月2日(2010.4.2)

(51) Int.Cl.

G02F 1/1339 (2006.01)

F I

G02F 1/1339 500

テーマコード (参考)

2H189

審査請求 有 請求項の数 1 O L (全 19 頁)

(21) 出願番号 特願2009-296823 (P2009-296823)
 (22) 出願日 平成21年12月28日 (2009.12.28)
 (62) 分割の表示 特願2008-289356 (P2008-289356)
 の分割
 原出願日 平成9年5月26日 (1997.5.26)

(71) 出願人 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷398番地
 (72) 発明者 平形 吉晴
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 西 毅
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 山崎 舜平
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内

最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】球状のスペーサを用いずに、セルギャップを保持する。

【解決手段】第1の基板と、第1の基板に対向する第2の基板とを有し、第1の基板は、画素電極と、薄膜トランジスタと、画素電極の上方に設けられた第1の配向膜と、を有し、第2の基板は、選択的に設けられたカラーフィルタと、複数のギャップ保持部材と、複数のギャップ保持部材を覆って設けられた第2の配向膜と、を有し、ギャップ保持部材の材料は感光性樹脂であり、ギャップ保持部材は、カラーフィルタが設けられた領域及びカラーフィルタが設けられていない領域にそれぞれ設けられ、かつカラーフィルタが設けられていない領域に設けられたギャップ保持部材は、カラーフィルタが設けられた領域に設けられたギャップ保持部材よりも高い。

【選択図】 図5



【特許請求の範囲】**【請求項 1】**

第 1 の基板と、前記第 1 の基板に対向する第 2 の基板とを有し、

前記第 1 の基板は、画素電極と、薄膜トランジスタと、前記画素電極の上方に設けられた第 1 の配向膜と、を有し、

前記第 2 の基板は、選択的に設けられたカラーフィルタと、複数のギャップ保持部材と、前記複数のギャップ保持部材を覆って設けられた第 2 の配向膜と、を有し、

前記ギャップ保持部材の材料は感光性樹脂であり、

前記ギャップ保持部材は、前記カラーフィルタが設けられた領域及び前記カラーフィルタが設けられていない領域にそれぞれ設けられ、かつ前記カラーフィルタが設けられていない領域に設けられた前記ギャップ保持部材は、前記カラーフィルタが設けられた領域に設けられた前記ギャップ保持部材よりも高いことを特徴とする液晶表示装置。

10

【発明の詳細な説明】**【技術分野】****【0001】**

本明細書で開示する発明は、一対の対向する基板を有する表示装置に関するものであり、対向する基板間隔の維持手段に関するものである。

【背景技術】**【0002】**

最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（TFT）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置の需要が高まってきたことによる。

20

【0003】

アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十～数百万個もの画素領域にそれぞれ TFT が配置され、各画素電極に出入りする電荷を TFT のスイッチング機能により制御するものである。

【0004】

アクティブマトリクス型液晶表示装置の基本的な構成は、2つの対向する基板からなり、一方は画素領域を有する TFT 基板と呼ばれ、他方は対向基板と呼ばれている。TFT 基板は数十～数百万個の画素スイッチング TFT（画素 TFT と呼ぶ）を含む画素領域と、それらを駆動する複数の TFT を含む周辺駆動回路領域とによって構成される。

30

【0005】

他方、対向基板は TFT 基板の画素領域と対向する透明導電性膜から成る対向電極と、配向膜とが形成された透明基板で構成されている。

【0006】

TFT 基板および対向基板には、液晶材料の配向性を整えるためのラビングなどの配向処理が行われる。その後、TFT 基板と対向基板との基板間隔（セルギャップ）を維持するために、TFT 基板又は対向基板のいずれか一方に粒形のスペーサが均一に散布される。次に、シール剤によって2つの基板が貼り合され、TFT 基板と対向基板との間に液晶材料が充填され、液晶注入口が封止材で封止される。こうしてアクティブマトリクス型液晶表示装置が作製される。

40

【0007】

しかし、上記のような構成を有する液晶表示装置や反強誘電性液晶表示には以下のような問題点がある。

【0008】

最近注目されてきている強誘電性液晶を用いた液晶表示装置や、反射型液晶表示装置には、その特性上、小さいセルギャップが求められている。しかし、従来のような粒形のスペーサを用いて小さく均一なセルギャップを有するセルを作製することは、一般的に困難である。

【0009】

50

更に、従来の粒形のスペーサは、液晶材料注入時に、液晶材料の流動によって粒状のスペーサ自体も流れてしまい、結果として均一なスペーサ散布密度を得ることができず、セル厚ムラの原因となっている。また、粒状のスペーサは流動して複数個凝集すると、スペーサが点欠陥として視認されてしまう。

【0010】

また、一般的に製造または試作されている液晶表示装置は画素ピッチに関係なく、透過型であれば4～6μm程度、反射型であれば2～3μmのセルギャップを確保しているようであるが、今後は、液晶パネルの高精細化が求められ、画素ピッチを更に微細化する傾向が強まってきている。

【0011】

例えば、投射型液晶表示装置（プロジェクション）は、画像をスクリーンに拡大投射することを考えて可能な限り高精細な画像を表示できることが望ましい。またコストの面からも光学系を小型化する必要があり、パネルサイズを小さくすることが必要である。このため、今後は画素ピッチが40μm以下、好ましくは30μm以下の液晶表示装置を作製する必要がある。

【0012】

画素ピッチが微細化するに従って、1つの画素面積に対してスペーサの占有面積との相対比が大きくなるため、スペーサが点欠陥となってしまうおそれが生ずる。

【0013】

更に、高精細な画像を必要とする液晶表示装置において、粒形のスペーサが画素領域に存在する場合、スペーサの近傍は液晶材料の配向性が乱れるため、画像表示の乱れ（ディスクリネーション）が観測される場合がある。

【発明の概要】

【発明が解決しようとする課題】

【0014】

上述したように、従来の粒形のスペーサを用いてセルギャップを制御する場合は、さまざまな要因により良好な表示を得ることができないことがある。

【0015】

本発明は、従来使用された粒状のスペーサを用いなくて、セルギャップが保持された表示装置を提供することを課題とする。

【0016】

更に、本発明は、TFT基板のTFTにダメージを与えないように、セルギャップを保持する手段を提供することを課題とする。

【課題を解決するための手段】

【0017】

上記の課題を解決するために、本発明に係る液晶表示装置の作製方法の第1の構成は、第1の基板と、前記第1の基板に対向する第2の基板とを有し、前記第1の基板には、薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とが設けられた液晶表示装置の作製方法であって、前記第1の基板上に第1の配向膜を形成し、前記第2の基板に感光性樹脂膜を形成し、光を照射することにより前記感光性樹脂膜を感光させ、前記感光性樹脂膜から複数のギャップ保持部材を形成し、前記複数のギャップ保持部材を形成した後、前記第2の基板上に第2の配向膜を形成し、前記第1の配向膜と前記第2の配向膜にはラビング処理を行わないことを特徴とする。

【0018】

また、本発明に係る液晶表示装置の作製方法の第2の構成は、第1の基板と、前記第1の基板に対向する第2の基板とを有し、前記第1の基板には、薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極とが設けられた液晶表示装置の作製方法であって、前記第1の基板上に第1の垂直配向膜を形成し、前記第2の基板に感光性樹脂膜を形成し、光を照射することにより前記感光性樹脂膜を感光させ、前記感光性樹脂膜から複数のギャップ保持部材を形成し、前記複数のギャップ保持部材を形成した後、前記第2の基板

10

20

30

40

50

上に第２の垂直配向膜を形成し、前記第１の垂直配向膜と前記第２の垂直配向膜にはラビング処理を行わないことを特徴とする。

【００１９】

上記の第１又は第２の構成において、ギャップ保持部材を設けたため、第１に、スペーサが不要になる。第２に、ギャップ保持部材の高さを任意に設定できるので、基板間距離を任意に決定することができる。第３に、ギャップ保持部材が固定されているので、従来のスペーサのようにダマ状に凝集することが無く、点欠陥となることがない。

【００２０】

また、上記第１の発明および第２の発明では、ギャップ保持部材の位置を適宜に設定できる。例えば、ギャップ保持部材が、前記画素領域と概略対向する領域に設けることができる。この場合には、ギャップ保持部材をカラーフィルタのブラックマトリクス上や、画素領域のバスライン上等の表示に使用されない箇所に設けると良い。あるいは、ギャップ保持部材を画素領域と対向しない領域に設けることによって、表示に影響を与えないで基板間隔を保持することができる。

【００２１】

また、本発明を、第１の基板（ＴＦＴ基板）に、画素領域と、画素領域に配置されたスイッチング素子を駆動する駆動回路が配置された駆動回路領域と、を設けた表示装置に適用した場合、ギャップ保持部材を第２の基板（対向基板）のうち、第１の基板に設けられた駆動回路領域と対向しない領域に設けるとよい。この場合、ギャップ保持部材による応力によって、駆動回路を損傷・破壊することを回避できる。

【００２２】

更に本発明では、ギャップ保持部材を第２の基板に設けたため、ギャップ保持部材の形成工程によって生ずる影響（溶剤やエッチェントによる影響、機械的な衝撃等）を第１の基板に与えずに済む。第１の基板には画素領域や駆動回路が配置されるため、第２の基板と比較して非常に集積度が高い。そのため、本発明では、第１の基板に対する処理をできるだけ少なくするために、第２の基板にギャップ保持部材を設けるようにしたものである。

【００２３】

更に、本発明のギャップ保持部材は第２の基板に設けることによって、材料を選択する際の条件が、第１の基板に設けた場合よりも緩やかになる。例えば、本発明を、ＴＦＴを有する液晶表示装置に用いた場合、第１の基板（ＴＦＴ基板）には画素ＴＦＴや駆動回路ＴＦＴが形成されているため、ギャップ保持部材の材料としては、これらＴＦＴを構成する材料に対して、エッチング選択比をとれるような材料を選択しなければならない。

【００２４】

他方、第２の基板（対向基板）には、対向電極、カラーフィルタが形成される程度であり、ＴＦＴ基板と比較して使用される材料は少ないので、対向基板にギャップ保持部材を形成する場合には、材料を選択する条件が少なくなる。更に、ギャップ保持部材の作製に必要なエッチング液やエッチングガス等の材料や、作製手段の選択幅も広がる。

【００２５】

また、基板の隙間を均一に維持できるようにするため、本発明のギャップ保持部材は下地の凹凸を相殺できる平坦化材料で形成するのが好ましい。例えば、ポリイミド、アクリル、ポリアミド、またはポリイミドアミドから選ばれた樹脂材料や、紫外線硬化性樹脂、エポキシ樹脂を代表とする熱硬化性樹脂を用いることができる。

【００２６】

上記の樹脂材料はＴＦＴ基板（第１の基板）の層間絶縁膜として使用されることが多く、このような場合、ＴＦＴ基板に、樹脂材料でなるギャップ保持部材を設けると、エッチングの選択比をとることが困難である。そこで、本発明では、ギャップ保持部材を対向基板（第２の基板）に形成するようにしたものである。

【発明の効果】

【００２７】

本発明では、ギャップ保持部材を設けたため、スペーサが不要になる。また、ギャップ保持部材の高さを任意に設定できるので、基板間距離を任意に決定することができる。そのため、特に、基板間隔が $2 \sim 3 \mu\text{m}$ 程度の反射型の液晶表示装置や、 $2 \mu\text{m}$ 以下とする強誘電性液晶表示装置のような、狭い基板間隔を保持する表示装置に本発明は特に好適である。また、微細な画素配置を有する投射型液晶パネルにも好適である。

【0028】

また、ギャップ保持部材は第2の基板（対向基板）に固定されており、ギャップ保持部材が凝集することによる点欠陥の発生を防止することができる。

【0029】

また、ギャップ保持部材の形成位置を制御できるため、その形成位置を画素領域外部や、バスライン上やブラックマトリクス上等の表示に寄与しない箇所に設けることで、表示不良の原因を減らすことができる。

【0030】

また、本発明では、ギャップ保持部材を第2の基板に設けたため、ギャップ保持部材の形成工程によって生ずる影響（エッチェントによる影響、機械的な衝撃等）を第1の基板に形成された素子に与えずに済むため、歩留まりを向上させることができる。

【0031】

また、ギャップ保持部材を第2の基板に設けたことにより、TFT等のスイッチング素子が設けられた第1の基板（TFT基板）に設けるよりも、ギャップ保持部材に使用できる材料の選択が容易になる。また、ギャップ保持部材の作製に必要なエッチング材等の材料や、手段の選択幅も広い。

【図面の簡単な説明】

【0032】

【図1】実施例1の液晶表示装置の断面構成の概略図である。

【図2】実施例1のTFT基板、対向基板の正面図である。

【図3】実施例1のTFT基板の作製工程を示す図である。

【図4】実施例1のTFT基板の作製工程を示す図である。

【図5】実施例1の対向基板の作製工程を示す図である。

【図6】実施例1の対向基板の正面図および斜視図である。

【図7】実施例5の対向基板の正面図である。

【図8】実施例4の対向基板の正面図である。

【図9】実施例6の対向基板の正面図である。

【図10】実施例7の対向基板の正面図である。

【図11】実施例7の対向基板の正面図である。

【図12】実施例8の対向基板の正面図である。

【実施例1】

【0033】

図1～図6を用いて本実施例を説明する。本実施例は、本発明をアクティブマトリクス型液晶表示装置へ応用した例を説明する。図1は液晶表示装置の断面構成の概略図であり、図2（A）はTFT基板の正面図であり、図2（B）は対向基板の正面図である。

【0034】

図2（A）に示すように、TFT基板100は、基板101上に、画素電極や画素電極に接続されたTFT等が配置された画素領域102と、画素領域102のTFTを駆動するための駆動回路が配置された駆動回路領域103、104からなる。

【0035】

また、図2（B）に示すように、対向基板200は、基板201と、202で示されるTFT基板100の画素領域102と対向する領域と、203、204で示される駆動回路領域103、104と対向する領域とでなる。図1に示すように、基板201周辺に設けられたシール材205により、TFT基板100と対向基板200が貼り合わされる。

【0036】

10

20

30

40

50

更に、図 1 に示すように、対向基板 200 には、画素領域 102 に対向する対向電極 210 と、TFT 基板 100 と対向基板 200 との隙間を保持するためのギャップ保持部材 220 が設けられている。

【0037】

TFT 基板 100 と対向基板 200 の隙間には、液晶注入口 206 から液晶 300 が注入され、シール材 205 により液晶 300 が封止される。また、TFT 基板 100、対向基板 200 には、それぞれ液晶 300 を配向するための配向膜 110、230 を有する。

【0038】

次に、図 3、4 を用いて TFT 基板 100 の作製方法について説明する。図 3、4 の右側に画素領域 102 に配置される TFT の作製工程を示し、左側に駆動回路領域 103、104 に配置される TFT の作製工程を示す。

10

【0039】

まず、図 3 (A) を参照する。ガラス基板 101 上に、ガラス基板からの不純物拡散防止用の下地絶縁膜 121 として酸化珪素膜を 100 ~ 300 nm の厚さに形成する。この酸化珪素膜の形成方法としては、酸素雰囲気中でのスパッタ法やプラズマ CVD 法を用いればよい。本実施例では、TEOS ガスを原料にしてプラズマ CVD 法によって、酸化珪素膜を 200 nm の厚さに形成した。なお、基板 101 に石英基板を用いた場合には、下地絶縁膜 121 は不要である。

【0040】

次に、プラズマ CVD 法や LPCVD 法によってアモルファスもしくは多結晶のシリコン膜を 30 ~ 150 nm、好ましくは 50 ~ 100 nm の厚さに形成する。そして、熱アニールを行い、シリコン膜を結晶化させる。熱アニールは 500 以上、好ましくは 800 ~ 900 の温度で行う。熱アニールによってシリコン膜を結晶化させた後、光アニールを行うことによって更に結晶性を高めてもよい。また、熱アニールによってシリコン膜を結晶化させる際に、特開平 6 - 244104 号公報に開示されているように、ニッケル等の元素（触媒元素）を添加することによって、シリコンの結晶化を促進させてもよい。

20

【0041】

本実施例では、プラズマ CVD 法によって、アモルファスシリコン膜を 50 nm の厚さに形成した後、450 で 1 時間加熱して水素出しを行い、エキシマレーザ光を照射し多結晶化した。そして、多結晶化したシリコン膜をパターニングして、島状の周辺駆動回路 TFT の活性層（P チャネル型 TFT 活性層 122、N チャネル型 TFT 活性層 123）、および画素 TFT の活性層 124 を形成する。図 3 では便宜上、3 つの TFT だけを图示したが、実際は、数百万個の TFT を同時に形成する。

30

【0042】

次にゲイト絶縁膜 125 を形成する。本実施例では、プラズマ CVD 法によって、一酸化二窒素（ N_2O ）とモノシラン（ SiH_4 ）との混合ガスを原料ガスにして、厚さ 120 nm の絶縁膜を形成した。

【0043】

その後、スパッタ法でアルミニウム膜を 300 nm の厚さに形成し、パターニングして、ゲイト電極 126、127、128 をそれぞれ形成する。

40

【0044】

次に、図 3 (B) に示すように、イオンドーピング法によって全ての島状活性層 122 ~ 124 にゲイト電極 126 ~ 128 をマスクにして、リンイオンを自己整合的にドーピングをする。ドーピングガスはフォスフィン（ PH_3 ）を用いる。この時の、ドーピング量は $1 \times 10^{12} \sim 5 \times 10^{13}$ 原子 / cm^2 とする。この結果、弱い N 型領域（ N^- 領域）129、130、131 が形成される。

【0045】

次に、図 3 (C) に示すように、P チャネル型 TFT の活性層 122 全てを覆うフォトレジストのマスク 132 と、画素 TFT の活性層 124 の一部を覆うフォトレジストのマスク 134 を形成する。マスク 134 は、ゲイト電極 128 と平行に、ゲイト電極 128

50

の端から $3\ \mu\text{m}$ 離れた部分までを覆う。

【0046】

そして、再びイオンドーピング法によって燐イオンを注入する。ドーピングガスは、フオスフィンを用いる。ドーズ量は $1 \times 10^{14} \sim 5 \times 10^{15}$ 原子 / cm^2 とする。この結果、強いN型領域 (N⁺領域) のソース / ドレイン135、136が形成される。画素TF Tの活性層124の弱いN型領域 (N⁻領域) 131のうちマスク134で覆われていた領域137は、今回のドーピングでは燐イオンは注入されない。したがって、領域137は弱いN型領域のままである。なお、低濃度不純物領域137の幅xは約 $3\ \mu\text{m}$ とした。

【0047】

次に、図3 (D) に示すように、Nチャネル型TF Tの活性層123、124をフォトレジストのマスク138で覆う。そして、ジボラン (B_2H_6) をドーピングガスとしてイオンドーピングを行い、島状領域122に硼素を注入する。ドーズ量は $5 \times 10^{14} \sim 8 \times 10^{15}$ 原子 / cm^2 とする。今回のドーピングでは、硼素のドーズ量が前述の図3 (C) で示される工程においてドーピングされた燐のドーズ量を上回るため、先に形成されていた弱いN型領域129は、強いP型領域139に反転する。

【0048】

その後、450 ~ 850 で、0.5 ~ 3時間熱アニールを施すことにより、ドーピング不純物を活性化させ、かつシリコンの結晶性を回復させる。この熱アニール処理により、ドーピングによるシリコン膜のダメージを回復する。

【0049】

以上のドーピングにより、駆動回路領域103 (104) には、強いN型領域135でなるソース / ドレインを有するN型TF Tと、強いP型領域139でなるソース / ドレインを有するP型TF Tが形成される。また、画素領域102には、強いN型領域136でなるソース / ドレインと、弱いN型領域でなる低濃度不純物領域137を有するN型TF Tが形成される (図3 (D))。

【0050】

次に、図3 (E) 示すように第1層間絶縁膜140を形成する。本実施例では、プラズマCVD法によって窒化珪素膜を500nmの厚さに形成した。第1層間絶縁膜140は酸化珪素膜や酸化窒化珪素膜の単層膜、あるいは窒化珪素膜と酸化珪素膜との多層膜や、窒化珪素膜と酸化窒化珪素膜の多層膜であってもよい。次に、第1層間絶縁膜140をエッチングしてコンタクトホールを形成する。

【0051】

その後、スパッタ法によって、チタン / アルミニウム / チタンでなる多層膜を形成し、これをエッチングして駆動回路の電極・配線141、142、143、および画素TF Tの電極・配線144、145を形成する。本実施例では、チタンの膜厚をそれぞれ100nmとし、アルミニウムの膜厚を300nmとした。

【0052】

次に、図4 (A) に示すように、厚さ1.0 ~ 2.0 μm の厚さに有機樹脂膜でなる第2層間絶縁膜146を形成する。有機樹脂膜として、ポリイミド、ポリアミド、ポリイミドアミド、ポリアクリル等を用いることができる。本実施例では、第2層間絶縁膜146としてポリイミド膜を1.5 μm の厚さに形成した。

【0053】

そして、フォトリソグラフィー法によって画素TF Tの電極145に達するコンタクトホールを形成する。そして、1wt%のチタンを添加したアルミニウム膜を300nmの厚さに形成しパターンニングして、図4 (B) に示すように、画素電極147を形成した。

【0054】

図1 (A) に示すTF T基板100の画素領域102においては、それぞれの画素電極に少なくとも1つ以上のTF Tが配置され、電氣的に接続されている。駆動回路領域103、104には駆動回路としては、シフトレジスタやアドレスデコーダなどが用いられる

10

20

30

40

50

。また、その他の回路が必要に応じて構成される。

【0055】

このようにして、複数の駆動回路TF T（駆動回路領域103、104）と複数の画素TF T（画素領域102）とが同一基板101上に一体形成されたTF T基板100が作製される。なお本実施例では、画素数は、縦1024×横768とした。なお、本明細書では、最端部の画素TF Tを含む画素TF Tが存在する領域を画素領域と呼び、最端部の駆動回路TF Tを含む駆動回路TF Tが存在する領域を駆動回路領域と呼ぶことにする。

【0056】

そして、図4（C）に示すように、TF T基板100を良く洗浄し、TF T形成時の表面処理に用いられたエッチング液、レジスト剥離液等の各種薬品を十分に洗浄した後、配向膜110をTF T基板100上に形成する。配向膜110の形成方法は後述する。

【0057】

次に、対向基板200の作製工程を、図5を用いて説明する。先ず図5（A）を参照する。基板201として、透光性を有するガラス基板や石英基板を用いる。本実施例では、ガラス基板を用いた。ガラス基板201上に、透明導電膜を形成しパターンニングして、画素領域102に対向する領域202に対向電極210を形成した。本実施例では、透明導電膜として、ITO膜を150nmの厚さに形成した（図5（A））。

【0058】

なお、必要であれば、対向電極210を形成する前に、カラーフィルタ、ブラックマトリクスを、染色法や印刷法等の公知の方法で作製する。カラーフィルタには、厚さが均一で平坦であること、耐熱性および耐薬品性に優れていること等が要求される。

【0059】

次に、ギャップ保持部材220の形成工程を説明する。本実施例では、ギャップ保持部材220を感光性の樹脂材料の1つであるポリイミドで形成する。

【0060】

まず、図5（B）に示すように、スピンコート法によって感光性ポリイミド膜211を厚さ3.2μmに形成した。その後、感光性ポリイミド膜211の表面を対向基板200全面に渡って平坦にするために、30分間、常温で放置した（レベリング）。そして、上面に感光性ポリイミド膜211が形成された対向基板200を120℃で3分間プリベークした。

【0061】

なお、感光性ポリイミド膜211の膜厚で、セルギャップ（基板間隔）が決定されるので、セルギャップに合わせて感光性ポリイミド膜211の膜厚を適宜に設定すればよい。例えば、透過型液晶表示装置であればセルギャップが4～6μm程度、反射型液晶表示装置であればセルギャップが2～3μm程度、強誘電性液晶表示装置であれば2μm以下となるように、感光性ポリイミド膜211の膜厚を決めればよい。本実施例の液晶表示装置は反射型であるので、感光性ポリイミド膜211の膜厚を3.2μmとなるように形成した。

【0062】

次に、感光性ポリイミド膜211をパターンニングする。図5（C）に示すように、感光性ポリイミド膜211をフォトマスク212で覆い、マスク212側から紫外線を照射した。その後、現像処理を行い、280℃で1時間ポストベークを施した。こうして、図5（D）に示すように、パターンニングされたセルギャップ保持部材220が形成された。

【0063】

図6（A）は、図5（D）に示す状態の対向基板200の正面図であり、図6（B）は対向基板200の斜視図を示す。図6（A）および（B）に示されるようにギャップ保持部材220は円柱形状であり、従来用いられた球状のスペーサに代わるものである。そのため、ギャップ保持部材220の円柱の直径は1.5～2.5μm、高さは2.0～5.0μmとすればよい。本実施例では、円柱の直径を3.0μmとし、セルギャップを3.0μmとするため、画素対向領域202においてその高さを3.2μmとした。駆動回路

10

20

30

40

50

対向領域 203、204でのギャップ保持部材 220の高さは対向電極 210、カラーフィルタ等の厚さ分高くなっている。

【0064】

また、本実施例では、複数のギャップ保持部材 220をランダムに配置して、従来の球状スペーサと同様の機能を奏するようにした。このため、ギャップ保持部材 220の密度は、従来の球状スペーサと同程度の $40 \sim 160$ 個 / mm^2 程度の密度に形成すればよい。本実施例では、 50 個 / mm^2 の密度で、ギャップ保持部材 220をランダムに形成した。ギャップ保持部材 220を対向基板 200全体にランダムに配置するため、ギャップ保持部材 220の位置の精度はそれほど重要ではない。よって、製造マージンを大きくすることができる。

10

【0065】

その次に、配向膜 110、230を TFT 基板 100上および対向基板 200上に形成する(図 4(C)、図 5(E)参照)。配向膜 110、230の材料には、垂直配向型のポリイミド膜を用いた。配向膜 110、230の膜厚は、 $60 \text{ nm} \sim 100 \text{ nm}$ 程度とすればよい。

【0066】

まず、TFT 基板 100、対向基板 200をそれぞれ洗浄した後、ポリイミド系の垂直配向膜をスピンコート法、フレキソ印刷法、あるいはスクリーン印刷法のいずれかによって TFT 基板 100上および対向基板 200上にコートする。本実施例では、スピンコート法によってポリイミド膜を塗布した。その後、 80°C で 5 分間仮焼成し、 180°C の熱風を送り込むことによって加熱(本焼成)し、ポリイミドを硬化させて、配向膜 110、230をそれぞれ形成した。配向膜 110、230の厚さは 80 nm とした。

20

【0067】

なお、図 5(E)では、配向膜 230は、ギャップ保持部材 220の側面や表面を覆っていないが、本実施例では、ポリイミド被膜をスピンコート法で形成したため、ギャップ保持部材 220の側面や表面をこのポリイミド被膜が若干覆っている場合もあるが、ギャップ保持部材 220の高さが数 μm であるのに対し、ポリイミド被膜の厚さは数十～百 nm と極薄いため、また側面のような直立した部分では完全な膜を成していない場合もあるので、図 5(E)では、基板 201の水平面に形成された配向膜 230のみを図示した。

30

【0068】

配向膜 110、230にはポリイミドを用いたが、アクリル、ポリアミド、またはポリイミドアミド等の樹脂を用いてもよい。また、ギャップ保持部材に熱硬化樹脂を用いてもよい。

【0069】

次に、TFT 基板 100の配向膜 110の表面、と対向基板 200の配向膜 230の表面双方を、毛足の長さ $2 \sim 3 \text{ mm}$ のパフ布(レイヨン、ナイロン等の繊維)で一定方向に擦るラビング処理を行った。なお、TFT 基板 100と対向基板 200のラビング向きは互いに直交するように行って、TNモード型の配向処理を行った。

【0070】

TFT 基板 100をラビング処理する際は、イオンブロー装置や加湿装置を用いて静電気防止処置を施して、TFT 基板 100上に形成された TFT の静電気破壊を防止した。

40

【0071】

他方、対向基板 200をラビング処理する際は、ギャップ保持部材 220を破壊しないように、パフ布の種類、植毛密度あるいは、ローラーの回転数等のラビング条件を設定した。

【0072】

次に、対向基板 200の周辺部に、液晶注入口 206を残して、紫外線硬化型樹脂でなるシール材 205を塗布した(図 2(B)参照)。そして、TFT 基板 100と対向基板 200とを対向し、画素領域 102のセルギャップがギャップ保持部材 220の高さとなるようにプレスし、この状態でシール材 205を硬化させた。なおシール材は TFT 基板

50

１００に塗布しても良い。

【００７３】

次に、表示媒体としての液晶材料を液晶注入口より注入し、ＴＦＴ基板１００と対向基板２００との間に液晶３００が挟持された状態となる。液晶材料注入口２０６に封止剤を塗布し、紫外線を照射することによって封止剤を硬化させ、液晶３００をセル内に完全に封止した。以上の工程を経て、図１に示す構成を得る。

【００７４】

本実施例では、ギャップ保持部材の形状は、円柱状としたが、ギャップ保持部材の形状は、楕円形、流線形、あるいは、三角形、四角形などの多角形状であってもよく、ＴＦＴ基板（第１の基板）と対向基板（第２の基板）とのギャップを制御できる形状であれば、

10

【００７５】

本実施例では、画素電極を金属材料で形成し、反射型の液晶表示装置としたが、ＴＮモード型の配向処理を行えるため、透過型の液晶表示装置としてもよい。この場合、画素電極を、ＩＴＯや、ＳｎＯ₂等の透明導電膜で形成すればよい。また、本実施例ではＴＮモード型としたが、他のモードでも良く、モードに合わせてラビング処理を行えばよい。

【００７６】

実施例１ではプレーナ型ＴＦＴを例にとって説明してきたが、本発明は当然の如くＴＦＴの構造には何ら影響されない、したがって、画素領域および駆動回路領域の個々のＴＦＴが逆スタガ型ＴＦＴであっても、あるいはマルチゲイト型ＴＦＴであってもよい。また、

20

【００７７】

本実施例では、ギャップ保持部材を感光性樹脂材料で形成したため、その高さを任意に設定することが可能であり、例えば２μｍ以下とすることも可能であるため、液晶表示装置のセルギャップを２μｍ以下とすることも可能である。よって、本実施例のギャップ保持部材は強誘電性液晶表示装置の液晶パネルや、投射型液晶表示装置の液晶パネルに好適である。

【００７８】

また、本実施例では、対向基板２００にギャップ保持部材が固定したため、従来のスペーサのように液晶の流入によって、凝集されることがないので、スペーサの凝集による点欠陥をなくすることができる。

30

【実施例２】

【００７９】

実施例１では、ＴＦＴ基板１００、対向基板２００双方にラビング処理を施したが、本実施例では、ＴＦＴ基板１００の配向膜１１０のみにラビング処理を施す。ラビング処理以外の作製工程は実施例１と同様である。

【００８０】

ラビング工程で使用されるパフ布は静電気や塵の発生源であるので、ラビング処理は液晶表示装置の歩留まりを大きく左右する。本実施例では、できるだけラビング処理を少なくするため、ＴＦＴ基板１００一方にラビング処理を施す。

40

【００８１】

対向基板２００には、ギャップ保持部材２２０の高さは数μｍ程度であり、配向膜２３０の厚さは数十～百ｎｍ程度であり、ギャップ保持部材２２０は液晶側に突出して形成されているので、パフ布によってギャップ保持部材２２０が損傷したり、剥離するおそれがある。このため、ギャップ保持部材２２０の高さがばらついて、セルギャップを基板全体、あるいは基板毎で均一に保つことが困難となる。また、ギャップ保持部材２２０の損傷・剥離は新たな塵の発生源となってしまう。

【００８２】

また、ギャップ保持部材２２０が液晶側に突出していることで、配向膜２３０に十分に溝を形成することが困難であり、液晶を配向させることができないおそれが生ずる。液晶

50

を配向できないと表示できないため、液晶を配向させることは製造歩留まりを上げるための重要な要素である。

【0083】

このような問題点を回避するため、本実施例では、TF T基板100の配向膜110のみにラビング処理を施すようにする。

【0084】

本実施例でも、実施例1と同様に、配向膜110、230を垂直配向性を有するポリイミド膜で形成する。そして、TF T基板100の配向膜110の表面を、毛足の長さ2～3mmのパフ布（レイヨン、ナイロン等の繊維）で所定方向に擦るラビング処理を行う。この場合、TF T基板100の製造歩留まりを下げないようにするため、TF T基板100のラビング処理では静電気防止対策を行うことが重要である。

10

【実施例3】

【0085】

実施例2ではTF T基板100に一方にラビング処理を施したが、本実施例では、対向基板200の配向膜230のみにラビング処理を施す。ラビング処理以外の作製工程は実施例1と同様である（図1～6参照）。

【0086】

ラビング工程で使用されるパフ布は、静電気や塵の発生源となっており、ラビング処理は液晶表示装置の歩留まりを左右する。このため、できるだけラビング処理を少なくするため、本実施例では、対向基板200一方にラビング処理を施す。

20

【0087】

ラビング工程で使用されるパフ布は、静電気や塵の発生源となるものであり、これらはすべてTF T基板100に形成されるTF Tの破壊の原因となるものである。そして、TF T基板100は対向基板200に比べて多くの工程が必要である。TF T基板100の不良は液晶表示装置の製造コストを上げてしまう。そこで本実施例では、TF T基板100にラビング処理を施さないようにすることで、TF T基板の製造歩留まりを向上させることを目的とする。

【0088】

本実施例でも、実施例1と同様に、配向膜110、230を垂直配向性を有するポリイミド膜で形成する。そして、対向基板200の配向膜230の表面を、毛足の長さ2～3mmのパフ布（レイヨン、ナイロン等の繊維）で一定方向に擦るラビング処理を行う。この際に、対向基板200に形成されたギャップ保持部材220を損傷・剥離しないように、ラビング条件を設定した。

30

【0089】

実施例2、3では、ラビング処理を一方の基板に施すことを説明したが、それぞれ異なる効果を奏する実施例であり、ラビング処理を施す基板の選択は、製造コスト、歩留まり等を考慮して実施者が適宜に選択すればよい。

【0090】

また、本実施例2、3のように、片方の配向膜をラビング処理する場合には、液晶の駆動モードは限定されてしまうが、複屈折（ECB）モードが使用できることを確認している。

40

【0091】

他方、実施例1のように両方の配向膜をラビング処理する場合は、ラビング処理が1回多いが、液晶の駆動モードが限定されない、また液晶を確実に配向できるという効果を奏する。また、本発明を高分子分散型の液晶表示装置に用いた場合には、配向膜のラビング工程は不要である。

【実施例4】

【0092】

本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例1と同じである。本実施例の対向基板の正面図を図8に示す。なお、図8において図6と同じ符号は

50

同じ部材を示す。

【0093】

図6に示すように実施例1ではギャップ保持部材220を対向基板200全体にランダムに配置したが、本実施例では、図8に示すようにギャップ保持部材410をマトリクス状規則的に配置した。ギャップ保持部材410の形状は実施例1と同様とし、直径 $2.0\mu\text{m}$ 、高さ $3.2\mu\text{m}$ の円柱形とした。また、ギャップ保持部材410は、実施例1と同じく $50\text{個}/\text{mm}^2$ の密度に形成した。

【0094】

本実施例のギャップ保持部材410も、実施例1のギャップ保持部材220と同様の効果を得ることができる。

10

【実施例5】

【0095】

本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例1と同じである。本実施例の対向基板の正面図を図7に示す。なお、図7において、図6と同じ符号は、同じ部材を示す。

【0096】

図6に示すように実施例1ではギャップ保持部材220を対向基板200全体にランダムに配置したが、本実施例では、図7に示すようにギャップ保持部材400を駆動回路対向領域203、204に形成しないようにし、画素対向領域202内にランダムに設けた。ギャップ保持部材400の形状は実施例1と同様とし、直径 $2.0\mu\text{m}$ 、高さ $3.2\mu\text{m}$ の円柱形とした。また、ギャップ保持部材400は $60\text{個}/\text{mm}^2$ の密度に形成した。

20

【0097】

駆動回路のTFTの集積度は、画素領域の集積度よりも大きいので、スペーサによる応力によって破壊されやすい。そこで、本実施例では、駆動回路対向領域203、204に形成しないようにすることにより、基板を貼り合わせた際に、ギャップ保持部材400がTFT基板100に形成された駆動回路に応力を与えないため、駆動回路の歩留まりを向上できる。

【0098】

なお、図7では、ギャップ保持部材400は画素対向領域202の外側にはみ出ているが、本実施例ではギャップ保持部材400によって、画素領域でセルギャップを保持できれば良く、かつギャップ保持部材400が駆動回路対向領域203、204に形成されていなければ良い。

30

【0099】

上記の実施例1、4では、画素対向領域202にギャップ保持部材220、410を形成しているが、ギャップ保持部材220、410の周囲はディスクリネーションが発生しやすい。そこで、画素対向領域202にギャップ保持部材220、410を形成する場合には、表示不良を防止するために、ギャップ保持部材220、410をブラックマトリクスや、TFT基板100のバス配線等の表示に寄与しない箇所に重なるように設けるとよい。

40

【実施例6】

【0100】

本実施例では、セルギャップ保持部材の配置の変形例であり、他は、実施例1と同じである。本実施例の対向基板の正面図を図9に示す。なお、図9において図6と同じ符号は同じ部材を示す。

【0101】

実施例5では、セルギャップ保持部材を駆動回路対向領域203、204に形成しないようにしたが、本実施例ではセルギャップ保持部材を駆動回路対向領域203、204および画素対向領域202双方に形成しないようにしたものである。

【0102】

TFT基板100の画素領域102と駆動回路領域103、104には、高低差があり

50

、一般に、画素領域 102の方が高くなる。しかしながら、実施例1のギャップ保持部材 220は、基板201からギャップ保持部材220の上底までの高さは、基板全体で均一としたため、画素領域102と駆動回路領域103、104の高低差が大きくなると、この高低差を補償することが困難となり、基板を貼り合わせた際に、セルギャップのムラが生ずるおそれがある。

【0103】

また、実施例1、実施例4では、対向基板200全体にギャップ保持部材を形成したため、このギャップ保持部材によって、画素領域102や、駆動回路領域103、104に配置されたTFTにダメージを与えるおそれがある。

【0104】

本実施例は、上記の問題点を解消し、セルギャップを無くし、かつTFT基板に形成されるTFTに損傷を与えないような、ギャップ保持部材の配置方法に関する。

【0105】

本実施例の対向基板の正面図を図9に示す。なお、図9において、図6と同じ符号は、同じ部材を示す。また、対向基板200の作製方法は、実施例1と同じである。

【0106】

本実施例では、図9(A)に示すように、円柱状のギャップ保持部材420を画素対向領域202を取り囲むように配置した。ギャップ保持部材420のサイズは、直径10 μ m、高さ3.2 μ mの円柱状とした。また、ギャップ保持部材420の位置は、基板を貼り合わせた状態で、TFT基板100の画素領域102の端部から70 μ m離れるように形成し、ギャップ保持部材420の間隔は30 μ mとした。なお、液晶注入口206付近のギャップ保持部材420の密度は他の部分より小さくし、液晶を流動しやすくする。

【0107】

画素対向領域202と駆動回路対向領域203、204との間隔は数百 μ m程度あり、ギャップ保持部材420の直径と比較して十分大きいので、ギャップ保持部材420の位置に対する製造マージンは $\pm 10\mu$ m程度と大きなものとなる。他方、ギャップ保持部材420の高さの精度は、セルギャップを決定するため重要であり、本実施例では、 $\pm 0.1\mu$ m程度とした。

【0108】

また、図9(A)では、画素対向領域202の周囲にのみ、ギャップ保持部材420を形成したが、図9(B)に示すように、駆動回路対向領域203、204の周囲にも、ギャップ保持部材420と同様に、ギャップ保持部材421、422を形成してもよい。

【0109】

本実施例では、ギャップ保持部材420は、基板を貼り合わせた際に、画素領域102、駆動回路領域103、104に重ならない場所に形成した。このため、セルギャップはギャップ保持部材420、および421、422の高さだけで決定することができるため、画素領域102、駆動回路領域103、104の高さに差が生じても、そのセルギャップを基板全体、あるいは他の基板同士でも均一にすることができる。

【0110】

さらに、ギャップ保持部材420によって、TFT基板100に形成された画素TFTや駆動回路TFTを押圧することが無いため、歩留まりを向上させることができる。

【0111】

本実施例では、ギャップ保持部材を、画素対向領域202、駆動回路対向領域203、204の周囲に形成したが、ギャップ保持部材に位置は、図9に限定されるものではなく、セルギャップを維持でき、かつ画素対向領域202、駆動回路対向領域203、204以外なら任意に設定できる。

【実施例7】

【0112】

本実施例は実施例6の変形例であり、図10(A)は対向基板の正面図であり、図10(B)は対向基板の斜視図である。対向基板の作製方法は、実施例1と同様であり、図1

10

20

30

40

50

0 において図 6 と同じ符号は同じ部材を示す。

【0113】

本実施例では、ギャップ保持部材 430 を基板 201 に対して概略直立した壁状に形成した。ギャップ保持部材 430 は、画素対向領域 202 を取り囲んで形成し、かつ液晶注入口 206 に連結される。ギャップ保持部材 430 は幅 $20\mu\text{m}$ とし、その高さを $3.2\mu\text{m}$ とし、画素対向領域 202 の端部から $50\mu\text{m}$ 離間した。

【0114】

本実施例では、ギャップ保持部材 430 は、基板を貼り合わせた際に、画素領域 102、駆動回路領域 103、104 に重ならない場所に形成した。このため、セルギャップはギャップ保持部材 430 の高さだけで決定することができるため、画素領域 102、駆動回路領域 103、104 の高さに差が生じて、そのセルギャップを基板全体、あるいは他の基板同士でも均一にすることができる。

【0115】

さらに、ギャップ保持部材 430 によって、TFT 基板 100 に形成された TFT を押圧することが無いため、歩留まりを向上させることができる。

【0116】

さらに図 10 (A) に示すように、本実施例のギャップ保持部材 430 は画素領域に液晶を封止できる構造であることを特徴する。ギャップ保持部材 430 によって、液晶は画素領域のみに注入され、駆動回路領域 103、104 には、液晶 300 が注入されないため、駆動回路の負荷容量を小さくすることができ、クロストークの発生を抑制することができる。

【0117】

なお、図 10 (A) では、画素対向領域 202 の周囲にのみギャップ保持部材 430 を形成したが、図 11 に示すように、駆動回路対向領域 203、204 の周囲にも、ギャップ保持部材 430 と同様な、壁状のギャップ保持部材 431、432 をそれぞれ形成してもよい。

【0118】

また、本実施例ではギャップ保持部材 430 によって画素領域に液晶を封止できる構造であればよく、他のギャップ保持部材 431、432 の形状は、壁状に限定されず、円柱状、楕円柱状、矩形柱状、多角柱状としてもよい。また形成される位置は、駆動回路対向領域 203、204 の周囲に限定されるものではなく、セルギャップを維持でき、かつ画素対向領域 202、駆動回路対向領域 203、204 以外なら任意に設定できる。

【実施例 8】

【0119】

本実施例は実施例 7 の変形例であり、ギャップ保持部材 440 によって、液晶は画素領域のみに注入され、駆動回路領域 103、104 には、液晶 300 が注入されないことを特徴とする。図 12 に本実施例の対向基板の正面図を示す。図 12 において、図 6 を同じ符号は同じ部材を示し、また TFT 基板の作製工程は、実施例 1 と同様である。

【0120】

図 12 に示すように、本実施例では、駆動回路対向領域 203 と 204 を壁状のギャップ保持部材 441 で取り囲み、基板を貼り合わせた状態で駆動回路領域 103、104 に液晶 300 が侵入しないようにした。

【0121】

本実施例では、ギャップ保持部材 441 を基板 201 に対して概略直立した壁状に形成した。その幅 $20\mu\text{m}$ とし、その高さを $3.2\mu\text{m}$ とし、駆動回路対向領域 203 と 204 の端部から $50\mu\text{m}$ 離間した。

【0122】

他方、画素対向領域の周囲には、矩形柱状のギャップ保持部材 440 を画素対向領域 202 を取り囲むように配置し、液晶が画素領域に流入するようにした。ギャップ保持部材 440 のサイズは長辺 $30\mu\text{m}$ 、短辺 $15\mu\text{m}$ 、高さ、 $3.2\mu\text{m}$ の矩形柱とした。また

、ギャップ保持部材 4 4 0 の位置は、画素対向領域 2 0 2 の端部から 7 0 μm 離れるように形成し、ギャップ保持部材 4 4 0 の間隔は 3 0 μm とした。なお、液晶注入口 2 0 6 付近のギャップ保持部材 4 4 0 の密度は他の部分より小さくし、液晶を注入しやすくした。

【 0 1 2 3 】

なお、上記実施例 1 ~ 8 では、表示媒体として液晶材料を用いる場合について説明してきたが、本発明は、液晶材料と高分子との混合層、いわゆる高分子分散型液晶表示装置にも用いることができる。

【 0 1 2 4 】

また、本発明の表示装置の表示媒体は、対向する基板を有する表示装置に応用可能である。例えば、エレクトロルミネッセンス表示装置に適用することができる。

10


【符号の説明】

【 0 1 2 5 】


- 1 0 0 T F T 基板
- 1 0 1 基板
- 1 0 2 画素領域
- 1 0 3、1 0 4 駆動回路領域
- 1 1 0 配向膜
- 2 0 0 対向基板
- 2 0 1 基板
- 2 0 2 画素対向領域
- 2 0 3、2 0 4 駆動回路対向領域
- 2 0 5 シール材
- 2 0 6 液晶注入口
- 2 1 0 対向電極
- 2 2 0 ギャップ保持部材
- 2 3 0 配向膜

20


【図 5】




【図 6】




【図 7】





【図 8】




【図 9】




【図 10】



【図 11】



【図 12】



フロントページの続き

F ターム(参考) 2H189 BA11 DA07 DA08 DA18 DA19 DA32 DA33 DA37 DA43 DA45
DA48 DA49 DA53 EA04X FA05 FA16 FA25 FA52 FA70 GA10
HA02 HA14 JA07 JA14 KA01 LA10 LA14 LA15

专利名称(译)	<无法获取翻译>		
公开(公告)号	JP2010072663A5	公开(公告)日	2010-06-17
申请号	JP2009296823	申请日	2009-12-28
[标]申请(专利权)人(译)	株式会社半导体能源研究所		
申请(专利权)人(译)	半导体能源研究所有限公司		
[标]发明人	平形吉晴 西毅 山崎舜平		
发明人	平形 吉晴 西 毅 山崎 舜平		
IPC分类号	G02F1/1339		
FI分类号	G02F1/1339.500		
F-TERM分类号	2H189/BA11 2H189/DA07 2H189/DA08 2H189/DA18 2H189/DA19 2H189/DA32 2H189/DA33 2H189/DA37 2H189/DA43 2H189/DA45 2H189/DA48 2H189/DA49 2H189/DA53 2H189/EA04X 2H189/FA05 2H189/FA16 2H189/FA25 2H189/FA52 2H189/FA70 2H189/GA10 2H189/HA02 2H189/HA14 2H189/JA07 2H189/JA14 2H189/KA01 2H189/LA10 2H189/LA14 2H189/LA15		
其他公开文献	JP2010072663A		

摘要(译)

要解决的问题：在不使用球形垫片的情况下保持单元间隙。

ŽSOLUTION：该装置包括第一基板和与第一基板相对的第二基板，第一基板包括像素电极，以及设置在像素电极上方的第一取向膜，第二基板包括选择性地设置的滤色器，多个间隙保持构件和设置用于覆盖多个间隙保持构件的第二取向膜。间隙保持构件由光敏树脂形成，间隙保持构件分别设置在设置有滤色器的区域和没有滤色器的区域中，并且设置在没有滤色器的区域中的间隙构件更高高度比设置有滤色器的区域中设置的间隙保持构件高。Ž