

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5311517号
(P5311517)

(45) 発行日 平成25年10月9日 (2013. 10. 9)

(24) 登録日 平成25年7月12日 (2013. 7. 12)

(51) Int. Cl.

F I

G 0 9 G 3/36 (2006. 01)

G 0 9 G 3/20 (2006. 01)

G 0 2 F 1/133 (2006. 01)

G 0 9 G 3/36

G 0 9 G 3/20 6 1 1 C

G 0 9 G 3/20 6 2 3 D

G 0 9 G 3/20 6 4 1 C

G 0 9 G 3/20 6 2 3 R

請求項の数 14 (全 19 頁) 最終頁に続く

(21) 出願番号 特願2011-233632 (P2011-233632)
 (22) 出願日 平成23年10月25日 (2011. 10. 25)
 (62) 分割の表示 特願2004-157005 (P2004-157005)
 の分割
 原出願日 平成16年5月27日 (2004. 5. 27)
 (65) 公開番号 特開2012-53478 (P2012-53478A)
 (43) 公開日 平成24年3月15日 (2012. 3. 15)
 審査請求日 平成23年10月25日 (2011. 10. 25)

(73) 特許権者 302062931
 ルネサスエレクトロニクス株式会社
 神奈川県川崎市中原区下沼部 1 7 5 3 番地
 (74) 代理人 100089071
 弁理士 玉村 静世
 (72) 発明者 岡村 和浩
 東京都千代田区丸の内二丁目4番1号 株
 式会社ルネサステクノロジ内
 (72) 発明者 吉岡 明彦
 北海道千歳市泉沢 1 0 0 7 番地 3 9 株
 式会社ルネサス北日本セミコンダクタ内

審査官 中村 直行

最終頁に続く

(54) 【発明の名称】 液晶表示駆動装置

(57) 【特許請求の範囲】

【請求項 1】

複数の走査線と該走査線と交差するように配置された複数の信号線とを含む表示パネル
 の前記信号線に印加されるべき電圧を出力する複数の出力回路と、

タイミング制御部と、

複数の入力部と複数の出力部を有する信号経路切換え回路と、を有し、

前記タイミング制御部は、第1のライン出力信号と第2のライン出力信号と、を出力し、
 、前記第1のライン出力信号と前記第2のライン出力信号は各々異なるタイミングとされ、

前記信号経路切換え回路は切換え制御信号により、第1の入力部および第2の入力部と
 第1の出力部および第2の出力部との組み合わせを切替え、

前記第1のライン出力信号と前記第2のライン出力信号は夫々前記信号経路切換え回路
 の前記第1の入力部と前記第2の入力部に入力され、

前記複数の出力回路は第1のグループと第2のグループに分割され、

各グループの出力回路は、夫々前記信号経路切換え回路の前記第1の出力部と前記第2
 の出力部から出力される前記第1のライン出力信号と前記第2のライン出力信号により駆
 動され、互いに異なるタイミングで前記信号線に印加されるべき電圧を出力するようにな
 られ、

前記信号切換え回路により、前記第1のグループと前記第2のグループの出力回路を駆
 動するタイミングが周期的に変化するように構成され、

10

20

前記切換え制御信号を第 1 の状態と第 2 の状態で周期的に切り換えることにより、前記第 1 のグループの出力回路と前記第 2 のグループの出力回路とから出力される前記信号線に印加されるべき電圧の出力タイミングが周期的に変更可能とされ、

前記切換え制御信号が前記第 1 の状態のときには前記第 1 のグループの出力回路は前記第 1 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力し、前記第 2 のグループの出力回路は前記第 2 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力し、

前記切換え制御信号が前記第 2 の状態のときには前記第 2 のグループの出力回路は前記第 1 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力し、前記第 1 のグループの出力回路は前記第 2 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力することを特徴とする液晶表示駆動装置。

10

【請求項 2】

前記第 1 のグループと前記第 2 のグループのうちひとつは前記複数の出力回路が配置された領域を空間的に 2 分する 1 本の仮想境界線の一方の側に存在する半数の出力回路であり、前記第 1 のグループと前記第 2 のグループのうち他のひとつは前記仮想境界線の他方の側に存在する半数の出力回路であることを特徴とする請求項 1 に記載の液晶表示駆動装置。

【請求項 3】

前記複数の出力回路は 1 列に配置されているとともに、前記第 1 のグループと前記第 2 のグループのうちひとつは 1 列に配置されている前記複数の出力回路のうち奇数番目の出力回路であり、前記第 1 のグループと前記第 2 のグループのうち他のひとつは偶数番目の出力回路であることを特徴とする請求項 1 に記載の液晶表示駆動装置。

20

【請求項 4】

前記表示パネルは液晶パネルであり、

前記タイミング制御部は信号生成回路を有し、

前記信号生成回路に、前記液晶パネルの画素を交流駆動するための周期を与える交流化信号が入力され、前記交流化信号に応じて前記切換え制御信号が出力されることを特徴とする請求項 1 乃至 3 の何れか 1 項に記載の表示駆動装置。

【請求項 5】

前記表示パネルの 1 画面の表示期間を示す信号に応じて前記出力順序が周期的に変化するように構成されていることを特徴とする請求項 1 乃至 3 の何れか 1 項に記載の表示駆動装置。

30

【請求項 6】

前記表示駆動装置は、更にモード切替え回路と、

モード設定端子と、を有し、

モード切替え回路は、前記各グループの出力回路が互いに異なるタイミングで出力する第 1 の動作モードあるいは前記各グループの出力回路が同一のタイミングで出力する第 2 の動作モードに切替えるものであり、

前記モード設定端子により、前記モード切替え回路を前記第 1 の動作モードあるいは前記第 2 の動作モードのいずれかに切替えることを特徴とする請求項 1 乃至 3 の何れか 1 項に記載の液晶表示駆動装置。

40

【請求項 7】

前記タイミング制御回路は前記複数の出力回路の近傍に配置されていることを特徴とする請求項 1 乃至 3 の何れか 1 項に記載の液晶表示駆動装置。

【請求項 8】

複数の走査線と該走査線と交差するように配置された複数の信号線とを含む表示パネルの前記信号線に印加されるべき電圧を出力する複数の出力回路と、

タイミング制御部と、

複数の入力部と複数の出力部を有する信号経路切換え回路と、を有し、

前記タイミング制御部は、第 1 のライン出力信号と第 2 のライン出力信号と、を出力し

50

、前記第 2 のライン出力信号は前記第 1 のライン出力信号より遅延されるタイミングとされ、

前記信号経路切換え回路は切換え制御信号により、第 1 の入力部および第 2 の入力部と第 1 の出力部および第 2 の出力部との組み合わせを切替え、

前記第 1 のライン出力信号と前記第 2 のライン出力信号は夫々前記信号経路切換え回路の前記第 1 の入力部と前記第 2 の入力部に入力され、

前記複数の出力回路は第 1 のグループと第 2 のグループに分割され、

各グループの出力回路は、夫々前記信号経路切換え回路の前記第 1 の出力部と前記第 2 の出力部から出力される前記第 1 のライン出力信号と前記第 2 のライン出力信号により駆動され、互いに異なるタイミングで前記信号線に印加されるべき電圧を出力するようにされ、

10

前記信号切換え回路により、前記第 1 のグループと前記第 2 のグループの出力回路を駆動するタイミングが周期的に変化するように構成され、

前記切換え制御信号を第 1 の状態と第 2 の状態で周期的に切り換えることにより、前記第 1 のグループの出力回路と前記第 2 のグループの出力回路とから出力される前記信号線に印加されるべき電圧の出力タイミングが周期的に変更可能とされ、

所定のフレーム期間において、前記切換え制御信号が前記第 1 の状態のときには前記第 1 のグループの出力回路は前記第 1 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力し、前記第 2 のグループの出力回路は前記第 2 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力し、

20

前記切換え制御信号が前記第 2 の状態のときには前記第 2 のグループの出力回路は前記第 1 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力し、前記第 1 のグループの出力回路は前記第 2 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力し、

次のフレーム期間において、前記切換え制御信号が前記第 1 の状態のときには前記第 2 のグループの出力回路は前記第 1 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力し、前記第 1 のグループの出力回路は前記第 2 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力し、

前記切換え制御信号が前記第 2 の状態のときには前記第 1 のグループの出力回路は前記第 1 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力し、前記第 2 のグループの出力回路は前記第 2 のライン出力信号に応じて前記信号線に印加されるべき電圧を出力しることを特徴とする液晶表示駆動装置。

30

【請求項 9】

前記第 1 のグループと前記第 2 のグループのうちひとつは前記複数の出力回路が配置された領域を空間的に 2 分する 1 本の仮想境界線の一方の側に存在する半数の出力回路であり、前記第 1 のグループと前記第 2 のグループのうち他のひとつは前記仮想境界線の他方の側に存在する半数の出力回路であることを特徴とする請求項 8 に記載の液晶表示駆動装置。

【請求項 10】

前記複数の出力回路は 1 列に配置されているとともに、前記第 1 のグループと前記第 2 のグループのうちひとつは 1 列に配置されている前記複数の出力回路のうち奇数番目の出力回路であり、前記第 1 のグループと前記第 2 のグループのうち他のひとつは偶数番目の出力回路であることを特徴とする請求項 8 に記載の液晶表示駆動装置。

40

【請求項 11】

前記表示パネルは液晶パネルであり、

前記タイミング制御部は信号生成回路を有し、

前記信号生成回路に、前記液晶パネルの画素を交流駆動するための周期を与える交流化信号が入力され、前記交流化信号に応じて前記切換え制御信号が出力されることを特徴とする請求項 8 乃至 10 の何れか 1 項に記載の液晶表示駆動装置。

【請求項 12】

50

前記表示パネルの１画面の表示期間を示す信号に応じて前記出力順序が周期的に変化するように構成されていることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示駆動装置。

【請求項１３】

前記表示駆動装置は、更にモード切替え回路と、

モード設定端子と、を有し、

モード切替え回路は、前記各グループの出力回路が互いに異なるタイミングで出力する第１の動作モードあるいは前記各グループの出力回路が同一のタイミングで出力する第２の動作モードに切替えるものであり、

前記モード設定端子により、前記モード切替え回路を前記第１の動作モードあるいは前記第２の動作モードのいずれかに切替えることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示駆動装置。

10

【請求項１４】

前記タイミング制御回路は前記複数の出力回路の近傍に配置されていることを特徴とする請求項８乃至１０の何れか１項に記載の液晶表示駆動装置。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、表示パネルを駆動する表示駆動装置さらには液晶パネルを駆動する液晶表示駆動装置に適用して有効な技術に関し、例えばＴＦＴカラー液晶パネルのソース線を駆動する液晶ドライバ（液晶駆動用半導体集積回路）に利用して有効な技術に関する。

20

【背景技術】

【０００２】

表示装置の１つとしての液晶表示装置は、表示パネルとしての液晶表示パネル（以下、液晶パネルとも言う）と表示制御装置としての液晶表示制御装置（液晶コントローラ）や該制御装置の制御下で液晶表示パネルを駆動する表示駆動装置としての液晶表示駆動装置（液晶表示ドライバ）などにより構成されている。従来より、液晶パネルとしてはパッシブ型やアクティブマトリックス型など種々の形態のものが提案されている。

【０００３】

このうち、アクティブマトリックス型のひとつであるＴＦＴ液晶パネルは、複数のゲート線（走査線）と複数のソース線（信号線）とが交差するように配置され、各交点に画素となる電極と該電極に信号線上の電圧を印加するトランジスタが配置され、共通の対向電極との間に液晶が挟持された構造を有する。ソースドライバは、かかる構造の液晶パネルのソース線にゲート線の選択動作に同期して時分割で画素信号を１ライン分ずつ順次印加するようにされる。

30

【０００４】

大画面ＴＦＴ液晶パネルを駆動させるためのソースドライバとしては、複数の出力端子を有する多出力液晶ドライバが用いられる。多出力液晶ドライバは、ソース線への印加タイミングを与えるべく入力されたライン出力信号に同期して液晶パネルの駆動信号を出力する。従来の多出力液晶ドライバにおいては、全ての出力端子から同一のタイミングで駆動信号が出力されるため、液晶パネルを駆動するための電流が集中し、瞬間的に大電流が流れ、この大電流によって電源ラインや信号ラインにスパイク状のノイズが発生したり、電源電圧が低下するという課題がある。

40

【０００５】

一般に、電子機器は、電波環境が複雑化するにつれ、機器単体だけでなく、構成されるシステムでのＥＭＩ（電気磁気障害）を考慮する必要があるが、上記従来の多出力液晶ドライバを用いた液晶ディスプレイ装置においては、液晶パネルのソース線を同時に駆動するため、瞬間的に大電流が流れて電源ラインや信号ラインにスパイク状のノイズが発生することによって、ＥＭＩが生じるおそれがある。このＥＭＩの低減を図るためにも、液晶パネルを駆動するための電流が集中するのを防止する必要がある。

50

【 0 0 0 6 】

そこで、本発明者らは、複数のソース出力を例えば右半分と左半分のように2のグループに分割して、図1に示すように、それぞれ出力タイミングをずらすことによって電流の集中を回避して、EMIの発生を抑制するようにしたソースドライバに関する発明をなし、先に出願をした(特許文献1)。

【先行技術文献】

【特許文献】

【 0 0 0 7 】

【特許文献1】特開2003-233358号公報

【発明の概要】

10

【発明が解決しようとする課題】

【 0 0 0 8 】

しかしながら、上記先願発明においては、グループ化した単位でソース線を駆動する場合、例えば右半分のソース線を駆動したのち左半分のソース線を駆動するというように、タイミングはずれるものの分割したソース線間の駆動順序は固定されたままであった。

【 0 0 0 9 】

本発明者らは、その後、上記ソース線の駆動方式について再検討を行なった結果、EMI対策としては十分な効果が得られるものの、グループ化したソース線間の駆動順序が同じままであると、ソース線に印加された電圧はゲート線の信号によってオン、オフされるTFT(薄膜トランジスタ)を介して画素電極に印加されるため、ゲート線の電圧VGが立ち下がることによってソース線の電圧が画素電極に印加されなくなる。

20

【 0 0 1 0 】

その結果、左右のソース線で実効電圧が僅かではあるがずれてしまう、つまり図15に示すように、画素電極の充電電荷量に相当するハッチングの部分の面積が、左半分のソース線Y1~Yn/2と右半分のソース線Yn/2+1~Ynとで異なってしまう、それによって液晶パネルの表示画質が低下するおそれがあることを見出した。

【 0 0 1 1 】

この発明の目的は、表示画質の良好な表示駆動装置(液晶ドライバ、液晶駆動用半導体集積回路)を提供することにある。

【 0 0 1 2 】

30

この発明の他の目的は、EMIの発生を抑制しつつ高画質の表示駆動を行なうことができる表示駆動装置(液晶ドライバ、液晶駆動用半導体集積回路)を提供することにある。

【 0 0 1 3 】

この発明のさらに他の目的は、使い勝手の良い表示駆動装置(液晶ドライバ、液晶駆動用半導体集積回路)を提供することにある。

【 0 0 1 4 】

この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【 0 0 1 5 】

40

本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。

【 0 0 1 6 】

すなわち、表示画像データを受けて表示パネルの信号線に印加されるべき画像信号を生成し、外部より入力される出力タイミング信号に従って1ライン分ずつまとめて出力する液晶ドライバにおいて、画像信号を出力する最終段の出力アンプを複数のグループに分け、画像信号の出力タイミングを上記グループごとに僅かずつずらすとともに、各グループの出力アンプの出力順序を周期的に変化させるようにしたものである。

【 0 0 1 7 】

上記した手段によれば、画像信号の出力タイミングが各グループの出力アンプごとに僅

50

かずつずれているため、電流が集中して表示パネルに流れるのを防止することができ、それによってEMIを低減させることができる。また、各グループの出力アンプの出力順序が周期的に変化されることによって、平均すると各画素電極に画像信号が印加される時間が同じになり、それによって実効電圧が均一になり表示画質の低下を回避することができるようになる。これにより、EMI対策のため表示パネルの複数の信号線（ソース線）を複数のグループに分けてグループ間で時間差をおいて駆動するようにした場合においても表示画質を低下させることのない表示駆動装置（液晶ドライバ）を得ることができる。

【0018】

ここで、望ましくは、各グループの出力アンプの出力順序を周期的に変化させる切替え回路を設け、該切替え回路の制御信号は液晶パネルの画素を交流駆動するための周期を与える交流化信号に基づいて生成し、該交流化信号の周期に応じて各グループの出力アンプの出力順序を変化させるようにする。交流化信号は液晶ドライバに必ず必要とされる信号であるため、切替え回路の制御信号を交流化信号に基づいて生成することによって、入力信号数や端子数を増加させたりシステム構成を大きく変更することなく液晶パネルに流れる電流の集中を回避してEMIの発生を抑制することができ、かつ高画質の表示駆動を行なうことができる液晶ドライバを得ることができる。

10

【0019】

また、本願の他の発明は、表示画像データを受けてアナログ階調電圧に変換された複数の画像信号を生成して出力する液晶表示駆動装置（液晶ドライバ）において、出力タイミング信号に従って画像信号を出力する最終段の出力アンプを複数のグループに分け、画像信号の出力タイミングを各グループの出力アンプごとに僅かずつずらすとともに、各グループの出力アンプの出力順序を周期的に変化させ、さらにこのような時間差出力制御の機能を、外部から有効にしたり無効にしたり設定するための端子を設けるようにしたものである。

20

【0020】

液晶パネルによってはライン出力タイミングの周期が短く画素電極の充電時間が十分に取れないものがあり、そのような液晶パネルは時間差出力制御の機能を有効にすると却って表示画質が低下するおそれがあるが、上記した手段によれば、使用する液晶パネルの特性に応じて時間差出力制御の機能を発現させたりその機能が発現しないようにすることができる使い勝手の良い液晶表示駆動装置（液晶ドライバ）を得ることができる。

30

【0021】

ここで、最終段の出力アンプを左右2つのグループに分ける場合には、最終段の出力アンプ部のほぼ中央部の近傍に各グループの出力アンプの出力順序を周期的に変化させる切替え回路を設け、該切替え回路から各出力アンプに供給されるべき出力タイミング信号を伝達する配線を出力アンプの配列方向に沿って配設するようにするのが望ましい。

【0022】

出力アンプを2つのグループに分ける方法としては左右に2分してグループ化する方法と、奇数番目の出力アンプと偶数番目の出力アンプをそれぞれグループ化する方法とが考えられるがと、後者の方法にあってはライン出力信号を伝達する配線を出力アンプ部全体にわたって2本配設しなければならないが、上記のようなレイアウトを行なうことにより、配線を出力アンプ部の左右にそれぞれ1本ずつ配設すればよく、それによって配線領域を減らすことができるようになり、半導体集積回路化される液晶ドライバではチップサイズを小さくすることができる。

40

【発明の効果】

【0023】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

【0024】

すなわち、本出願の発明に従うと、表示画質の良好な表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。

50

【 0 0 2 5 】

また、本出願の発明に従うと、E M I の発生を抑制しつつ高画質の表示駆動を行なうことができる表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。

【 0 0 2 6 】

さらに本出願の発明に従うと、使用システムに応じて機能を変更可能な使い勝手の良い表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。

【 0 0 2 7 】

また、チップサイズの増大を抑えつつ高画質の表示駆動を行なうことができる表示駆動装置（液晶ドライバ、液晶駆動用半導体集積回路）を実現することができる。

10

【図面の簡単な説明】

【 0 0 2 8 】

【図 1】本発明を適用した液晶ドライバの概略構成を示すブロック図である。

【図 2】階調電圧生成回路の構成を概念として示した説明図である。

【図 3】図 1 に示されている液晶ドライバのうち出力アンプ部とタイミング制御部の一部を取り出して本発明の第 1 の実施例の特徴とする構成を示したブロック図である。

【図 4】信号経路切替え回路の切替え制御信号 P C S を生成する信号生成回路の概略構成を示すブロック図である。

【図 5】デコーダ部と出力アンプ部の構成例を示すブロック図である。

【図 6】実施例の液晶ドライバにおいて、1 ラインごとにドットが反転するドット反転駆動の場合の出力画像信号 Y 1 ~ Y n のタイミングを示すタイミングチャートである。

20

【図 7】実施例の液晶ドライバにおいて、フレーム同期信号（F R M）に基づいて信号経路切替え回路の切替え制御信号 P C S を生成するようにした場合の出力画像信号 Y 1 ~ Y n のタイミングを示すタイミングチャートである。

【図 8】ライン出力信号を遅延する遅延回路の構成例を示すブロック図である。

【図 9】本発明の第 2 の実施例の構成を示したブロック図である。

【図 1 0】本発明の第 3 の実施例を示すレイアウト説明図である。

【図 1 1】本発明の実施例の液晶ドライバを複数個使用した液晶表示システムの構成例を示すブロック図である。

【図 1 2】本発明を適用可能な液晶表示システムにおける液晶パネルの交流駆動例を示す説明図である。

30

【図 1 3】本発明を適用可能な液晶表示システムにおける液晶パネルの他の交流駆動例を示す説明図である。

【図 1 4】本発明を適用可能な液晶表示システムにおける液晶パネルのさらに他の交流駆動例を示す説明図である。

【図 1 5】本発明に先立って検討した時間差制御による出力画像信号 Y 1 ~ Y n のタイミングを示すタイミングチャートである。

【発明を実施するための形態】

【 0 0 2 9 】

以下、本発明の好適な実施例を図面に基づいて説明する。

40

【 0 0 3 0 】

図 1 は、本発明を適用した液晶ドライバの概略構成を示す。特に制限されるものでないが、図 1 に示されている各回路ブロックは、公知の半導体製造技術により単結晶シリコンのような 1 個の半導体チップ上に半導体集積回路として構成される。本実施例の液晶ドライバは、複数の走査線（ゲート線）と複数の信号線（ソース線）とが格子状に配設され各交点に画素が設けられているドットマトリックス型のカラー液晶パネルの信号線に印加される画像信号 Y 1 ~ Y n を出力する回路である。

【 0 0 3 1 】

本発明において、特に制限されないが、1 画素の画素データは、赤色（R）／緑色（G）／青色（B）の各色データがそれぞれ 8 ビットとされた 2 4 ビットで構成されるものと

50

して、以下実施例が説明される。

【0032】

本実施例の液晶ドライバは、8ビットの入力画像データ(R/G/Bの3つ色データのうち、1つの色データの8ビットを示す)を順次取り込む第1ラッチ部110と、該第1ラッチ部110に取り込まれた画像データを一括して転送する第2ラッチ部120と、入力制御信号POL1, POL2に応じて入力画像データを反転させるデータ反転回路130と、上記第1ラッチ部110のどこに入力画像データを取り込ませるか指定するラッチ位置指定回路140と、外部から供給される階調電圧V0~V8, V9~V17を例えば図2に示すようなラダー抵抗R0~R15で分圧して正極性および負極性それぞれ256階調の電圧を生成する階調電圧生成回路150と、生成された電圧の中から前記第2ラッチ部120に保持されている画像データに応じた電圧を選択することでデジタル信号をアナログ階調電圧に変換するデコーダ(セレクトラ)部160と、変換されたアナログ電圧に応じた画像信号Y1~Ynを生成して出力する出力アンプ部180と、外部から入力されるクロック信号や制御信号に基づいて半導体チップ内部の回路を所定の順序に従って動作させる内部制御信号を生成するタイミング制御部190などから構成される。

10

【0033】

上記第1ラッチ部110および第2ラッチ部120は、それぞれn(例えばn=480)本の信号線に対応する数のデータラッチを8プレーン備える。8プレーン備えるのは、各ソース線駆動端子から例えば256階調の電圧を出力するために、1端子当たり8ビットの画像データが入力され、それを端子ごとに保持する必要があるからである。

20

【0034】

本実施例の液晶ドライバには、データ反転回路130が設けられているため、ユーザは入力画像データを变化させずに例えば黒と白の反転のような表示をさせることができ、それによって入力画像データの頻繁な変化に伴うノイズの発生や消費電流の増加を抑えることができる。この機能は、パーソナルコンピュータやノートパソコンの液晶モニタを駆動するシステムに有効な機能である。なお、本実施例の液晶ドライバにおいては、特に制限されるものでないが、各々8ビットで構成される6画素分の画像データD57~D50...D07~D00が同時に取り込み可能に構成されている。

【0035】

タイミング制御部190は、外部より入力される液晶を交流駆動するための交流化信号Mや水平同期信号CL1, データ転送用クロックCL2, シフト方向指示信号SHLなどに基づいて、上記第1ラッチ部110や第2ラッチ部120、ラッチ位置指定回路140、デコーダ部160、出力アンプ部180に対して動作タイミングを指示するタイミング制御信号を生成して出力する機能を有する。また、タイミング制御部190は、交流化信号Mの論理レベルに応じてデコーダ部160が階調電圧生成回路150により生成された正極性および負極性の階調電圧のいずれを選択してデコードするか指定する制御信号を供給する。これにより、液晶パネルのソース線に印加される画像信号Y1~Ynが、交流化信号Mの周期に応じて変化する交流電圧とされ、直流電圧の印加により液晶が劣化するのを防止することができる。

30

【0036】

また、タイミング制御部190には、本実施例の液晶ドライバを複数個シリーズに接続して当該ドライバの出力数(n本)よりも多い信号線を有する液晶パネルを駆動するシステムを構成する場合に、所定の端子EIO1の状態に応じて画像データの取り込みを開始しても良いか否かを判定するとともに、当該ドライバが1ラインすべての画像信号Y1~Ynを出力したことを示す信号を所定の端子EIO2より出力する機能が設けられている。具体的には、先頭の液晶ドライバの端子EIO1にコントローラから転送開始信号を入力させるとともに、前段のドライバの端子EIO2を次段のドライバの端子EIO1に接続することにより、複数の液晶ドライバを順次画像データ取込み状態にさせることができる。

40

【0037】

50

さらに、本実施例の液晶ドライバには、特に制限されるものでないが、外部から動作モードを設定することができるモード設定端子MODEが設けられており、タイミング制御部190はこのモード設定端子MODEの状態に応じて後述のライン出力信号LOC1とそれを遅延した信号LOC2の生成を行ったり行なわないようにしたりする制御が可能に構成されている。

【0038】

上記ライン出力信号LOC1は、出力アンプ部180へ画像信号の出力のタイミングを知らせる信号であり、外部より入力される水平同期信号（クロック）CL1に基づいて生成される。SHLは表示データのシフト方向を指示する信号とされ、ラッチ位置指定回路140を介して第1ラッチ回路110に書き込まれる表示データの書き込み方向が制御される。

10

【0039】

図3は、図1に示されている液晶ドライバのうち出力アンプ部180とタイミング制御部190の一部を取り出して本発明の第1の実施例の特徴とする構成を示したものである。

【0040】

図3に示されているように、本実施例においては、ライン出力信号LOC1を所定時間Tdだけ遅延させる遅延回路191と、遅延されたライン出力信号LOC2と遅延前のライン出力信号LOC1をスルーさせたり交差させたり切り替えることが可能な信号経路切替回路193と、前記交流化信号Mに基づいて該信号経路切替回路193の切替制御信号PCSを生成するD型フリップフロップFF1からなる信号生成回路192とが設けられている。遅延回路191における遅延量Tdの最適な値は0.1μs（マイクロ秒）程度すなわち1水平期間（15μs）の0.1%～数%程度が妥当である。

20

【0041】

信号生成回路192は、図4に示すように、D型フリップフロップFF1の前段に交流化信号MをラッチするD型フリップフロップFF0を設けて、交流化信号Mを水平同期信号CL1の立下りでラッチしてFF0の出力を後段のD型フリップフロップFF1のクロック端子に入力して動作させ、制御信号PCSを生成するように構成しても良い。このように構成することによって、交流化信号Mのパルス幅が狭くなった場合にも安定した動作が保証されるようになる。

30

【0042】

また、本実施例においては、出力アンプ部180のn個の出力アンプ（出力回路）は、例えば半数ずつ2つのグループG1、G2に分割されている。ここで、出力アンプ部180のn個の出力アンプのグループ化は、左右半分ずつつまり出力Y1～Yn/2に対応するアンプと出力Yn/2+1～Ynに対応するアンプとに分けても良いし、奇数番目の出力Y1、Y3... Yn-1に対応するアンプと偶数番目の出力Y2、Y4... Ynに対応するアンプとに分けても良い。あるいは、後述される図5に示されるように、出力Y1及びY2に対応する一対のアンプを第1番目ペア、出力Y3及びY4に対応する一対のアンプを第2番目ペアの様に考えた場合に、奇数番目ペアと奇数番目ペアとにグループ化してもよい。

【0043】

ライン出力信号LOC1またはLOC2によって出力タイミングが与えられる出力アンプ部180の各出力アンプは、具体的には、例えば後段に設けられた伝送ゲートがライン出力信号LOC1またはLOC2によってオン/オフされることにより、あるいはライン出力信号LOC1またはLOC2を活性化信号としてアンプの電流源がオンされることにより増幅動作を行なうことで、画像信号の出力を行なうように構成される。

40

【0044】

図5には、出力アンプ部180の各出力アンプの後段に設けられる伝送ゲートを、交流駆動のための極性反転用のゲートと共用させるようにした実施例が示されている。

【0045】

図5においては、出力アンプ部180の各出力アンプAMP1～AMPnとして、低出

50

カインピーダンスのボルテージフォロワが用いられている。また、入力画像データに応じた階調電圧を生成するデコーダ部 160 には、正極性電圧出力用 D A 変換回路 D A C 1 , D A C 3 ... D A C n -1 と負極性電圧出力用 D A 変換回路 D A C 2 , D A C 4 ... D A C n が交互に配置されている。これとともに、各 D A 変換回路の前段には隣接するもの同士の間で入力データを入れ替えるマルチプレクサ M P X 1 が設けられ、出力アンプ A M P 1 ~ A M P n の後段には出力信号を入れ替えるマルチプレクサ M P X 2 が設けられている。

【 0 0 4 6 】

マルチプレクサ M P X 1 と M P X 2 は交流化信号 M に基づいてタイミング制御回路 190 により生成された制御信号 C X 1 , C X 2 により切り替え動作され、あるソース線の画像データはマルチプレクサ M P X 1 により、正電圧出力用 D A 変換回路 D A C i と負電圧出力用 D A 変換回路 D A C i +1 に交互に入力されてアナログ電圧に変換されマルチプレクサ M P X 2 を介してソース線に印加される。

10

【 0 0 4 7 】

このとき、マルチプレクサ M P X 1 と M P X 2 は同じように動作される。すなわち、マルチプレクサ M P X 1 が画像データをスルーさせている時はマルチプレクサ M P X 2 も画像信号をスルーさせ、マルチプレクサ M P X 1 が画像データを交差させている時はマルチプレクサ M P X 2 も画像信号を交差させるように信号経路を切り替える。

【 0 0 4 8 】

これによって、液晶パネルの各画素電極は正極性の電圧と負極性の電圧が交互に印加されて交流駆動され、液晶の劣化が防止される。そして、本実施例では、マルチプレクサ M P X 2 が制御信号 C X 2 により切り替え動作されるとともに、出力アンプ A M P 1 ~ A M P n /2 に対応するマルチプレクサ M P X 2 はライン出力信号 L O C 1 によって、また出力アンプ A M P n /2 +1 ~ A M P n に対応するマルチプレクサ M P X 2 は L O C 1 を遅延した L O C 2 によって出力タイミングが与えられるようになっている。

20

【 0 0 4 9 】

次に、本実施例の信号経路切替え回路 193 によるライン出力信号 L O C 1 と L O C 2 の切替えに伴う出力アンプ部 180 からの出力 (Y 1 ~ Y n) の変化のタイミングを、図 6 を用いて説明する。なお、図 6 には、交流化信号 M の周期がライン出力信号 L O C の周期の 2 倍である場合、つまり 1 ラインごとにドットが反転するドット反転駆動の場合のタイミングが示されている。

30

【 0 0 5 0 】

図 6 に示されているように、実施例の液晶ドライバにおいては、交流化信号 M の 1 周期ごとに信号経路切替え回路 193 の切替え制御信号 P C S がハイレベルとロウレベルに変化するため、P C S がハイレベルである期間は、出力 Y 1 ~ Y n /2 に対応するアンプがライン出力信号 L O C 1 の立下りに同期して出力を開始し、T d だけ遅れて出力 Y n /2 +1 ~ Y n に対応するアンプがライン出力信号 L O C 2 の立下りに同期して出力を開始する。また、P C S がロウレベルである期間は、出力 Y n /2 +1 ~ Y n に対応するアンプがライン出力信号 L O C 1 の立下りに同期して出力を開始し、T d だけ遅れて出力 Y 1 ~ Y n /2 に対応するアンプがライン出力信号 L O C 2 の立下りに同期して出力を開始する。

【 0 0 5 1 】

40

そして、次のフレーム期間では、上記とは逆に、P C S がハイレベルである期間は、出力 Y n /2 +1 ~ Y n に対応するアンプがライン出力信号 L O C 1 の立下りに同期して出力を開始し、T d だけ遅れて出力 Y 1 ~ Y n /2 に対応するアンプがライン出力信号 L O C 2 の立下りに同期して出力を開始する。続いて、P C S がロウレベルである期間は、出力 Y 1 ~ Y n /2 に対応するアンプがライン出力信号 L O C 1 の立下りに同期して出力を開始し、T d だけ遅れて出力 Y n /2 +1 ~ Y n に対応するアンプがライン出力信号 L O C 2 の立下りに同期して出力を開始する。

【 0 0 5 2 】

このように、全出力のうち半分の出力のタイミングを残りの半分の出力のタイミングよりも少し遅らせる時間差出力制御を行なうことにより、液晶パネルのソース線に流れる電

50

流のピークを下げることもできるとともに、交流化信号Mの1周期ごとに遅らせるグループを切り替えることにより、画像データが同じであれば長い期間ではいずれの出力信号による画素電極の充電期間も等しくなり、遅らせるグループを固定した時間差出力制御の場合に比べて実効電圧を安定させることができる。

【0053】

上記実施例においては、交流化信号Mに基づいて信号経路切替え回路193の切替え制御信号PCSを生成しているが、図3の信号生成回路(フリップフロップ)192に、交流化信号Mの代わりにフレーム同期信号(FRM)を入れて、フレーム同期信号(FRM)に基づいて信号経路切替え回路193の切替え制御信号PCSを生成するようにしても良い。

10

【0054】

図7には、そのようにした場合における出力アンプ部180の出力($Y_1 \sim Y_n$)の変化のタイミングを示す。図7から明らかなように、本実施例の液晶ドライバにおいては、フレーム同期信号(FRM)の1周期ごとに信号経路切替え回路193の切替え制御信号PCSがハイレベルとロウレベルに変化するため、第1のフレーム期間T1においては、出力 $Y_1 \sim Y_{n/2}$ に対応するアンプがライン出力信号LOC1の立下りに同期して出力を開始し、Tdだけ遅れて出力 $Y_{n/2+1} \sim Y_n$ に対応するアンプがライン出力信号LOC2の立下りに同期して出力を開始する。

【0055】

そして、次のフレーム期間T2では、上記とは逆に、先ず出力 $Y_{n/2+1} \sim Y_n$ に対応するアンプがライン出力信号LOC1の立下りに同期して出力を開始し、Tdだけ遅れて出力 $Y_1 \sim Y_{n/2}$ に対応するアンプがライン出力信号LOC2の立下りに同期して出力を開始する。なお、図7においても、交流化信号Mの周期がライン出力信号LOCの周期の2倍である場合、つまり1ラインごとにドットが反転するドット反転駆動の場合のタイミングが示されている。

20

【0056】

このように、フレーム同期信号(FRM)に基づいて信号経路切替え回路193の切替え制御信号PCSを生成するようにしているので、同じ画像データに対する画素の実効電圧は同一になり表示画質は向上するが、フレーム同期信号(FRM)よりも交流化信号Mの方が周期が短いため、第1の実施例のように交流化信号Mに基づいて切替え制御信号PCSを生成する方が、高画質が得られ易い。また、現在市場に提供されている液晶ドライバは交流化信号Mを外部からもらうものが一般的であり、フレーム同期信号(FRM)に関してはこれを外部からもらうものともならないものがあるので、交流化信号Mを用いる方が入力信号数や外部端子数を少なくすることができるという利点もある。

30

【0057】

以上、出力アンプ部180のn個の出力アンプを、左右半分ずつつまり出力 $Y_1 \sim Y_{n/2}$ に対応するアンプと出力 $Y_{n/2+1} \sim Y_n$ に対応するアンプとに分けて時間差出力制御を行なうようにした場合について説明したが、奇数番目の出力 $Y_1, Y_3, \dots, Y_{n-1}$ に対応するアンプと偶数番目の出力 $Y_2, Y_4, \dots, Y_n$ に対応するアンプとにグループを分けて時間差出力制御を行なうようにしても良い。その場合の出力タイミングは、図6および図7と同様であり、 $Y_1 \sim Y_{n/2}$ を $Y_1, Y_3, \dots, Y_{n-1}$ に置き換えて、また $Y_{n/2+1} \sim Y_n$ を $Y_2, Y_4, \dots, Y_n$ に置き換えて考えればよい。

40

【0058】

なお、特に限定されるものでないが、本実施例においては、信号生成回路192と遅延回路191はタイミング制御部190内に設けられ、信号経路切替え回路193は出力アンプ部180に近い側に設けられているが、遅延回路191も出力アンプ部180に近い側に設けるようにしても良い。

【0059】

また、遅延回路191は、図8に示すように、遅延用インバータ列DLYとそれを迂回するバイパス経路BPSと切替えスイッチSWとを備え、例えば前記モード信号MODE

50

に応じてスイッチSWを切り替えることで、ライン出力信号LOC1を遅延させたり遅延させないようにしたりすることが可能に構成することができる。そして、スイッチSWを切り替えてライン出力信号LOC1を遅延させないようにした状態では、フリップフロップ192をリセットして切替え制御信号PCSをロウレベルもしくはハイレベルに固定し、信号経路切替え回路193の切替えがなされないように構成しても良い。

【0060】

ライン出力信号LOC1の遅延を行なわないようにすることにより、例えば、ライン出力の周期すなわちコモンラインのシフト周期が短く画素電極の充電時間が十分に取れない表示システムにおいて、実施例の左右2つの出力アンプの時間差出力制御により実効電圧が下がるのを回避することができる。なお、図8の構成において、段数すなわち遅延量が異なる複数の遅延用インバータ列を設けてレジスタ等への設定により、使用する液晶パネルやシステムに応じて遅延量を調整できるように構成することも可能である。

10

【0061】

図9は、本発明の第2の実施例を示す。この実施例は、ライン出力信号LOC0を遅延させる互いに遅延量が異なる複数の遅延回路DLY1, DLY2...DLYmを設けて、それぞれタイミングの異なるライン出力信号LOC0, LOC1~LOCmを生成するとともに、出力アンプ部180のn個の出力アンプをm+1個のグループに分け、信号経路切替え回路193でライン出力信号LOC0~LOCmを適当な周期（例えば交流化信号Mの周期のm倍）で切り替えて各グループの出力アンプに順繰りに供給して、異なるタイミングで動作させるようにしたものである。この実施例によれば、液晶パネルのソース線に流れる電流のピークをさらに下げることができるという利点がある。

20

【0062】

なお、図9においては、出力アンプ部180のn個の出力アンプをm+1個のグループに分け、それぞれのグループを、それぞれタイミングの異なるm+1個のライン出力信号LOC0~LOCmによって制御する実施例に關しているが、これに限定されるものではなく、遅延回路をm個以上設け、それらの出力信号を適切なタイミングで信号経路切替え回路193によって切り換えて、出力アンプ部180のn個の出力アンプをm+1個のグループに供給することによって、出力アンプ部180のn個の出力アンプをm+1個のグループを制御しても良い。

【0063】

30

図10は、本発明の第3の実施例を示す。この実施例は、出力アンプ部180のn個の出力アンプを左右2つのグループに分けて2つのライン出力信号LOC1またはLOC2で時間差出力制御を行なうようにした図3の実施例において、出力アンプ部180のほぼ中央部に隣接して信号経路切替え回路193を配置してその両側にアンプの列方向に沿って延設された配線LL1, LL2を設けて、各出力アンプにライン出力信号LOC1またはLOC2を供給して周期的に切替えながら時間差出力動作をさせるように構成したものである。

【0064】

奇数番目の出力アンプと偶数番目の出力アンプをそれぞれグループ化すると、ライン出力信号LOC1とLOC2を伝達する配線LL1, LL2を出力アンプ部180全体にわたって2本配設しなければならないが、図10のようなレイアウトを行なうことにより、配線LL1, LL2を出力アンプ部180の左右にそれぞれ1本ずつ配設すればよく、それによって配線領域を減らすことができるという利点がある。

40

【0065】

図11には、本実施例の液晶ドライバ100を複数個使用して1600×1200ドットのカラー液晶パネル200を駆動するシステムを構成した場合のブロック図が示されている。カラー液晶パネル200のライン方向には、10個のソースドライバDRV1~DRV10が配置され、これらのソースドライバDRV1~DRV10のうちソースドライバDRV2~DRV10の端子EIO1には、前段のソースドライバの端子EIO2が電気的に結合されることにより、直列形態に接続されている。

50

【 0 0 6 6 】

先頭のソースドライバDRV1の端子EIO1には液晶表示コントローラ400からデータ取込みイネーブル信号EIOが入力され、先頭の液晶ドライバDRV1のデータ取り込みが終了すると端子EIO2がハイレベルに変化され、次のソースドライバDRV2の端子EIO1にデータ取込みイネーブル信号として入力され、データの取り込みを開始するようになっている。これにより、次段の液晶ドライバがこの信号をEIO1端子に受けるように接続をしておくことによって、複数の液晶ドライバを使用した表示システムにおいて、液晶表示コントローラは各ドライバに対して独自の開始信号を送ることなく、連続した画像データの伝送が可能となる。そのため、表示システムの設計者の負担を軽減することができる。

10

【 0 0 6 7 】

図11の駆動システムは、上記ソースドライバDRV1～DRV10と、カラー液晶パネル200のコモン線(TFTパネルではゲート線と呼ばれる)を順番に選択レベルにするゲートドライバ(走査線駆動回路)300と、システム全体を制御する液晶表示コントローラ400と、液晶駆動電圧を生成する液晶駆動電源回路500とを備える。液晶表示コントローラ400はゲートドライバ300に対する制御信号としてのフレーム同期信号FRMやシフトタイミングを与えるクロックCL3を生成したり、上記ソースドライバDRV1～DRV10に供給する画像データD57～D50...D07～D00やソースドライバを制御するイネーブル信号EIO、動作クロックCL1, CL2、交流化信号Mを生成する。

20

【 0 0 6 8 】

液晶駆動電源回路500は、ソースドライバDRV1～DRV10に対して供給する階調電圧の元になる前記18段階の駆動電圧V0～V18(図1, 図2参照)と、液晶パネル200の対向電極に液晶中心電位として印加する電圧VCOM、ゲートドライバ300に対して供給するゲート線を選択レベルとなる電圧VGONおよびゲート線の非選択レベルとなる電圧VGOFFを生成する。

【 0 0 6 9 】

図12～図14には、液晶パネルの交流駆動例が示される。これらの図において、符号「+」, 「-」はそれぞれのドット(画素)の極性を表わしており、(A), (B)はドットがどのように反転するのかを示している。図より明らかなように、図12～図14の交流駆動例には、液晶パネルを左右2つのグループに分割して出力タイミングをずらす方式ではなく、奇数列(奇数のソース線)と偶数列のグループを分けて出力タイミングをずらす方式が適用される。

30

【 0 0 7 0 】

図12～図14は、液晶パネルを奇数列と偶数列のグループを分けて出力タイミングをずらす方式を適用する場合であっても、走査線方向の極性の反転方式が異なる場合があることを示している。これらの駆動方式は、交流化信号Mに応じてタイミング制御部190からデコーダ部160へ供給される正極性および負極性の階調電圧のいずれを選択して出力するか指定する制御信号に従って決定される。

【 0 0 7 1 】

40

図12～図14のうち図12の交流駆動方式は、上下および左右に隣接するドット同士で極性が逆となり、かつフレームごとつまり奇数フレームと偶数フレームとで各ドットが反転するように駆動する方式である。また、図13の交流駆動方式は、m本の走査線ごとにドットが反転するようにつまり同一列のm個のドットは同じ極性で隣接する列のドットの極性と逆になるように駆動する方式である。図14の交流駆動方式は、フレームごとにドットが反転するようにつまり同一列のドットはすべて同じ極性で隣接する列のドットの極性は逆になるように駆動する方式である。

【 0 0 7 2 】

同様にして、液晶パネルを左右2つのグループに分割して出力タイミングをずらす方式においても、それぞれ図12～図14と対応する交流駆動が考えられる。さらに、複数の

50

ソースドライバを使用するシステムにおいては、隣接するドライバごとに極性を変えるとともに全ドライバを2つのグループに分けて、グループ単位で時間差出力制御を行なうようにすることも可能である。

【0073】

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、画像データが8ビットで階調電圧が負極性、正極性それぞれ256段階である場合について説明したが、それに限定されるものではなく、画像データが9ビットで階調電圧が512段階の場合や、画像データが10ビットで階調電圧が1024段階の場合にも適用することができる。また、前記実施例では、1つの液晶ドライバに480個の出力アンプを設けているが、420個などであっても良い。また、前記実施例では、出力アンプとしてボルテージフォロワを用いているが、差動アンプ等であっても良い。また、前期実施例では、6画素(1ライン分)の画素データを同時に取り込む場合について説明されたが、それに限定される物ではなく、3画素や4画素などを1ライン分として同時に取り込む場合であっても良い。また、外部から入力される画素データの信号レベルは、TTLレベル、LVDS(Low Voltage Differential Signaling)レベル、あるいは、mini-LVDSであっても良い。

10

【0074】

また、出力アンプの形式は、図5に示されるような、ペア方式のアンプに限定される物ではなく、図5において、マルチプレクサMPX2を設けないような方式(双方向アンプ方式)にも適用可能である。

20

【0075】

さらに、前記実施例では、画像データの取り込みが終了したときに画像データの取り込み終了を示す信号EIO2を出力する端子を設け、複数のドライバICを用いてシステムを構成する場合に該端子の信号を次段のドライバICにデータ取込みイネーブル信号EIO1として入力しているが、信号EIO2を出力する端子を省略し、すべてのドライバICに対してデータ取込みイネーブル信号EIO1を液晶表示コントローラ400から順に与えるように構成することも可能である。

【0076】

また、前記実施例では、カラー液晶表示パネルの駆動方法について述べられたが、有機EL表示パネルの駆動方法として適用可能である。

30

【産業上の利用可能性】

【0077】

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるTFTカラー液晶パネルを駆動する液晶ドライバに適用したものについて説明したが、本発明はそれに限定されるものでなく、TFT以外のカラー液晶パネルのほか、白黒表示の液晶パネルを駆動する液晶ドライバにも適用することができる。また、本発明の液晶ドライバは、テレビジョン用液晶ディスプレイを駆動する場合は勿論のこと、パーソナルコンピュータやノートパソコンの液晶モニタを駆動する液晶ドライバにも適用することができる。

40


【符号の説明】

【0078】


- 100 液晶表示駆動装置(液晶ドライバIC)
- 110 第1ラッチ部
- 120 第2ラッチ部
- 130 データ反転回路
- 140 ラッチ位置指定回路
- 150 階調電圧生成回路
- 160 デコーダ(セレクタ)部
- 180 出力アンプ部

50


【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【圖 7】




【図 8】




【図 9】




【図 11】




【図 10】




【図 12】




【図 13】



【図 14】



【図 15】



フロントページの続き

(51)Int.Cl. F I
G 0 9 G 3/20 6 2 3 V
G 0 9 G 3/20 6 2 3 Y
G 0 2 F 1/133 5 0 5
G 0 9 G 3/20 6 4 2 B

(56)参考文献 特開 2 0 0 1 - 2 4 2 8 3 9 (J P , A)
特開 2 0 0 3 - 0 7 6 3 3 8 (J P , A)
特開平 1 0 - 1 5 3 9 8 6 (J P , A)
特開 2 0 0 3 - 2 8 0 6 1 3 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)
G 0 9 G 3 / 0 0 - 3 / 3 8
G 0 2 F 1 / 1 3 3

专利名称(译)	液晶表示驱动装置		
公开(公告)号	JP5311517B2	公开(公告)日	2013-10-09
申请号	JP2011233632	申请日	2011-10-25
[标]申请(专利权)人(译)	瑞萨电子株式会社		
申请(专利权)人(译)	瑞萨电子公司		
当前申请(专利权)人(译)	瑞萨电子公司		
[标]发明人	岡村和浩 吉岡明彦		
发明人	岡村 和浩 吉岡 明彦		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
FI分类号	G09G3/36 G09G3/20.611.C G09G3/20.623.D G09G3/20.641.C G09G3/20.623.R G09G3/20.623.V G09G3/20.623.Y G02F1/133.505 G09G3/20.642.B		
F-TERM分类号	2H193/ZA04 2H193/ZC07 2H193/ZC13 2H193/ZC14 2H193/ZC16 2H193/ZD23 2H193/ZF35 2H193/ZH44 2H193/ZH52 5C006/AA16 5C006/AA22 5C006/AC11 5C006/AC27 5C006/AF43 5C006/AF71 5C006/BB16 5C006/BC13 5C006/BF07 5C006/FA32 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD12 5C080/EE29 5C080/EE30 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05		
审查员(译)	中村直之		
其他公开文献	JP2012053478A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种液晶显示器，即使当显示板的多个信号线（源极线）被分成多个组并且以组之间的时间差驱动时，该液晶显示器也不会恶化显示图像质量提供一种驱动装置（液晶驱动器）。一种显示驱动装置（液晶驱动器），用于响应于显示图像数据产生要施加到显示面板的信号线的图像信号，并根据从外部输入的输出定时信号共同输出每行的图像信号，用于输出图像信号的末级输出放大器被分成多个组，使得图像信号的输出定时从一组到另一组略有偏移，并且每组输出放大器的输出顺序周期性地改变我做到了。点域

【 図 1 】

