

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2011-128631

(P2011-128631A)

(43) 公開日 平成23年6月30日(2011.6.30)

(51) Int.Cl.	F I	テーマコード (参考)
GO2F 1/1368 (2006.01)	GO2F 1/1368	2H092
GO2F 1/1335 (2006.01)	GO2F 1/1335 520	2H191
GO2F 1/1345 (2006.01)	GO2F 1/1345	5F110
HO1L 21/336 (2006.01)	HO1L 29/78 612D	
HO1L 29/786 (2006.01)	HO1L 29/78 612C	

審査請求 有 請求項の数 16 OL (全 22 頁)

(21) 出願番号 特願2011-4651 (P2011-4651)
 (22) 出願日 平成23年1月13日 (2011.1.13)
 (62) 分割の表示 特願2005-238383 (P2005-238383)
 の分割
 原出願日 平成17年8月19日 (2005.8.19)
 (31) 優先権主張番号 2004-101554
 (32) 優先日 平成16年12月4日 (2004.12.4)
 (33) 優先権主張国 韓国 (KR)

(71) 出願人 501426046
 エルジー ディスプレイ カンパニー リ
 ミテッド
 大韓民国 ソウル, ヨンドゥンポーク, ヨ
 イドードン 20
 (74) 代理人 100094112
 弁理士 岡部 譲
 (74) 代理人 100064447
 弁理士 岡部 正夫
 (74) 代理人 100104352
 弁理士 朝日 伸光
 (72) 発明者 林 周 洙
 大韓民国 慶尚北道 龜尾市 九坪洞 テ
 ウ プルジオ アパート 101-110
 3号

最終頁に続く


(54) 【発明の名称】 液晶表示装置及びその製造方法

(57) 【要約】

【課題】工程を単純化することのできる半透過型薄膜トランジスタの製造方法を提供する。

【解決手段】第1及び第2基板を提供し、第1マスク工程で第1基板上にゲートラインを形成し、第2マスク工程で第1基板上のゲート絶縁膜とゲート絶縁膜上の半導体パターンと半導体パターン上の画素領域を定義するようにゲートラインと交差するデータラインとソース電極及びドレイン電極を形成し、第3マスク工程でデータライン上の有機絶縁膜とソース電極及びドレイン電極を形成し有機絶縁膜を貫通する透過ホールを形成し、第4マスク工程で有機絶縁膜を貫通してドレイン電極と接続された画素電極及び透過ホールを形成し、透過ホールの画素電極を露出させる反射電極を画素電極上に形成する液晶表示装置の製造方法を提供する。

【選択図】図3B



【特許請求の範囲】**【請求項 1】**

第 1 及び第 2 基板を提供する段階と、

第 1 マスク工程を利用して、前記第 1 基板上にゲートラインを形成する段階と、

第 2 マスク工程を利用して、前記第 1 基板上のゲート絶縁膜と、前記ゲート絶縁膜上の半導体パターンと、前記半導体パターン上の画素領域を定義するように前記ゲートラインと交差するデータラインと、ソース電極と、ドレイン電極とを形成する段階と、

第 3 マスク工程を利用して、前記データライン上の有機絶縁膜と、ソース電極と、ドレイン電極とを形成し、前記有機絶縁膜を貫通する透過ホールを形成する段階と、

第 4 マスク工程を利用して、前記有機絶縁膜を貫通して前記ドレイン電極と接続された画素電極及び透過ホールを形成し、前記透過ホールの前記画素電極を露出させる反射電極を前記画素電極上に形成する段階とを含み、

前記ソース電極は、前記データラインと接続され、前記ドレイン電極は、前記画素電極と接続され、そして、前記有機絶縁膜は、単一層であり、前記ソース電極、ドレイン電極及び画素電極と接続されることを特徴とする液晶表示装置の製造方法。

10

【請求項 2】

前記第 1 マスク工程が、前記基板上に前記ゲートラインと実際に並立するストレージラインを形成する段階をさらに含み、

前記第 2 マスク工程は、前記ゲート絶縁膜を介して前記ストレージラインと重畳されるように前記ドレイン電極及び半導体パターンを伸張させてストレージキャパシタを形成する段階をさらに含むことを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

20

【請求項 3】

前記第 1 マスク工程が、前記ゲートラインとデータラインの中、少なくとも一つのラインと接続されたパッド下部電極を形成する段階をさらに含み、

前記第 3 マスク工程が、前記パッド下部電極を露出させるコンタクトホールを形成する段階をさらに含み、

前記第 4 マスク工程が、前記コンタクトホールを通じて前記パッド下部電極と接続されたパッド上部電極を形成する段階をさらに含むことを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

30

【請求項 4】

前記第 1 マスク工程が、前記パッド下部電極から伸張され、前記データラインと接続されたデータリンクを形成する段階をさらに含み、

前記第 3 マスク工程が、前記データリンク及びデータラインを露出させる複数のコンタクトホールを形成する段階をさらに含み、

前記第 4 マスク工程が、前記コンタクトホールを通じて前記データリンク及びデータラインと接続されたコンタクト電極を形成する段階をさらに含むことを特徴とする請求項 3 に記載の液晶表示装置の製造方法。

【請求項 5】

前記コンタクト電極が前記画素電極と同一の透明導電膜及び前記反射電極と同一の反射金属層の中、少なくとも一つを含むことを特徴とする請求項 4 に記載の液晶表示装置の製造方法。

40

【請求項 6】

前記コンタクト電極をシーラントによって密封される領域に位置させることを特徴とする請求項 4 に記載の液晶表示装置の製造方法。

【請求項 7】

前記反射電極が、前記画素電極と接続され、前記透過ホールの側面を包むように形成されることを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

【請求項 8】

前記第 4 マスク工程が、

前記有機絶縁膜上に透明導電膜及び反射金属層を形成する段階と、

50

前記反射金属層上に、互いに異なる厚さを有する第 1 及び第 2 フォトリソグロフィパターンを形成する段階と、

前記第 1 及び第 2 フォトリソグロフィパターンをマスクとして利用したエッチング工程によって、前記透明導電膜及び反射金属層をパターンニングして、前記画素電極、パッド上部電極、及びコンタクト電極を備えた透明導電パターンと、前記透明導電パターンと同一の端部を有する反射電極とを形成する段階と、

前記第 1 フォトリソグロフィパターンをマスクとして利用したエッチング工程によって、前記透過ホール内の画素電極及び前記パッド上部電極上の反射電極を除去する段階と、

前記第 1 フォトリソグロフィパターンを除去する段階とをさらに含むことを特徴とする請求項 4 に記載の液晶表示装置の製造方法。

10

【請求項 9】

前記第 1 及び第 2 フォトリソグロフィパターンが、回折露光マスク、ハフトーンマスク、及び部分露光マスクの中の一つを利用したフォトリソグロフィ工程によって形成されることを特徴とする請求項 8 に記載の液晶表示装置の製造方法。

【請求項 10】

前記フォトリソグロフィ工程が前記部分露光マスクを利用する場合、第 1 及び第 2 部分露光マスクを利用した 2 回の露光工程を含むことを特徴とする請求項 9 に記載の液晶表示装置の製造方法。

【請求項 11】

前記第 1 フォトリソグロフィパターンが前記第 1 及び第 2 部分露光マスクでの遮断層に対応し、前記第 2 フォトリソグロフィパターンが前記第 1 部分露光マスクでの遮断層に対応することを特徴とする請求項 9 に記載の液晶表示装置の製造方法。

20

【請求項 12】

前記透過ホールが、前記ゲート絶縁膜まで前記有機絶縁膜を貫通することを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

【請求項 13】

前記透過ホールが、前記ゲート絶縁膜まで前記有機絶縁膜を貫通することを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

【請求項 14】

前記第 3 マスク工程が、前記有機絶縁膜を貫通して前記ドレイン電極を露出させるドレインコンタクトホールを形成する段階をさらに含み、前記画素電極が、前記ドレインコンタクトホールを通じて前記ドレイン電極と接続されることを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

30

【請求項 15】

前記反射電極及び画素電極が、前記ゲートラインとデータラインの中、少なくとも一つのラインと重畳されることを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

【請求項 16】

前記反射電極が、前記画素電極の端部より内側に位置する端部を有するように形成されることを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

【発明の詳細な説明】

40

【技術分野】

【0001】

本発明は、液晶表示装置の半透過型薄膜トランジスタ基板に係り、特に、工程を単純化することのできる半透過型薄膜トランジスタ基板及びその製造方法に関する。

【背景技術】

【0002】

液晶表示装置は、電界を利用して誘電異方性を有する液晶の光透過率を調節することによって画像を表示する。このため、液晶表示装置は、液晶セルマトリクスを通じて画像を表示する液晶表示パネル（以下、「液晶パネル」という。）と、その液晶パネルを駆動する駆動回路とを備える。

50

【 0 0 0 3 】

図 1 を参照すると、従来の液晶パネルは、液晶 2 4 を介して接合されたカラーフィルター基板 1 0 と薄膜トランジスタ基板 2 0 とで構成される。

【 0 0 0 4 】

カラーフィルター基板 1 0 は、上部ガラス基板 2 上に順次形成されたブラックマトリクス 4、カラーフィルター 6、及び共通電極 8 を備える。ブラックマトリクス 4 は上部ガラス基板 2 にマトリクス形態に形成される。このようなブラックマトリクス 4 は、上部ガラス基板 2 の領域をカラーフィルター 6 が形成される複数のセル領域に割り、隣接したセル間の光干渉及び外部光の反射を防止する。カラーフィルター 6 は、ブラックマトリクス 4 によって区分されたセル領域に赤 (R)、緑 (G)、青 (B) で区分され形成されて、赤、緑、青色の光を各々透過させる。共通電極 8 は、カラーフィルター 6 の上に全面塗布された透明導電層に液晶 2 4 の駆動の際に基準になる共通電圧 (V com) を供給する。そして、カラーフィルター 6 の平坦化のためにカラーフィルター 6 と共通電極 8 との間にはオーバーコート層 (図示せず) がさらに形成されることもある。

【 0 0 0 5 】

薄膜トランジスタ基板 2 0 は、下部ガラス基板 1 2 においてゲートライン 1 4 とデータライン 1 6 との交差で定義されたセル領域ごとに形成された薄膜トランジスタ 1 8 と画素電極 2 2 とを備える。薄膜トランジスタ 1 8 は、ゲートライン 1 4 からのゲート信号に応じて、データライン 1 6 からのデータ信号を画素電極 2 2 に供給する。透明導電層で形成された画素電極 2 2 は、薄膜トランジスタ 1 8 からのデータ信号を供給して液晶 2 4 を駆動させる。

【 0 0 0 6 】

誘電異方性を有する液晶 2 4 は、画素電極 2 2 のデータ信号と共通電極 8 の共通電圧 (V com) とによって形成された電界にしたがって回転して、光透過率を調節することによって階調を具現させる。

【 0 0 0 7 】

そして、液晶パネルは、カラーフィルター基板 1 0 と薄膜トランジスタ基板 2 0 とのセルギャップを一定に維持させるためのスペーサー (図示せず) をさらに備える。

【 0 0 0 8 】

このような液晶パネルのカラーフィルター基板 1 0 及び薄膜トランジスタ基板 2 0 は、複数のマスク工程を利用して形成される。一つのマスク工程は、薄膜蒸着 (コーティング) 工程、洗浄工程、フォトリソグラフィ工程、エッチング工程、フォトレジスト剥離工程、検査工程等の複数の工程を含む。特に、薄膜トランジスタ基板は、半導体工程を含むと共に複数のマスク工程を必要とすることによって製造工程が複雑であるため、液晶パネルの製造単価の上昇の主な原因となっている。

【 0 0 0 9 】

加えて、液晶パネルは、バックライトユニットから入射された光を利用して画像を表示する透過型と、自然光のような外部光を反射させて画像を表示する反射型と、透過型及び反射型の利点を利用した半透過型とに大別される。

【 0 0 1 0 】

透過型はバックライトユニットの電力の消耗が大きいという問題点を、反射型は外部光に依存することによって暗い環境下には画像を示すことができないという問題点を、それぞれ有している。一方、半透過型は、外部光が十分であれば反射モードで、不十分であればバックライトユニットを利用した透過モードで動作されるので、透過型より消費電力の低減ができると共に、反射型と違って外部光からの制約を受けることはない。

【 0 0 1 1 】

このため、半透過型液晶パネルは各画素が反射領域及び透過領域で区分される。従って、半透過型薄膜トランジスタ基板は、図 1 に示した薄膜トランジスタ基板 2 0 と比べた場合、反射領域に形成された反射電極と、反射領域と透過領域の光経路を同一化するための絶縁膜等が追加された構造となる。その結果、マスク工程数が増加するため、従来の半透

10

20

30

40

50

過型薄膜トランジスタ基板は製造工程が複雑であるという問題点を有する。

【先行技術文献】

【特許文献】

【0012】

【特許文献1】特開2003-248232号公報

【特許文献2】特開2004-294807号公報

【特許文献3】特開2004-318073号公報

【特許文献4】特開2003-131246号公報

【発明の概要】

【発明が解決しようとする課題】

10

【0013】

従って、本発明の目的は、工程を単純化することのできる半透過型薄膜トランジスタ基板及びその製造方法を提供することである。

【課題を解決するための手段】

【0014】

本発明の上記目的を達成するため、本発明による液晶表示装置は、第1及び第2基板と、第1基板上のゲートラインと、第1基板上のゲート絶縁膜と、ゲートラインと交差して画素領域を限定するデータラインと、ゲートライン及びデータラインと接続された薄膜トランジスタと、ゲートラインとデータライン及び薄膜トランジスタ上に形成され、画素領域内で透過ホールを有する有機絶縁膜と、透過ホールを通じて画素領域の有機絶縁膜上に形成され、薄膜トランジスタと接続された画素電極及び画素電極上に形成され、画素電極と同一のエッジ部を備え、または画素電極のエッジ部より内側に位置したエッジ部を備え、透過ホールの画素電極を露出させる反射電極を含む。

20

【0015】

本発明の他の態様として、本発明による液晶表示装置の製造方法は、第1及び第2基板を提供する段階と、第1マスク工程を利用して第1基板上にゲートラインを形成する段階と、第2マスク工程を利用して第1基板上のゲート絶縁膜と、ゲート絶縁膜上の半導体パターンと、半導体パターン上の画素領域を限定するようにゲートラインと交差するデータラインと、ソース電極及びドレイン電極を形成する段階と、第3マスク工程を利用してデータライン上の有機絶縁膜と、ソース電極及びドレイン電極を形成し、有機絶縁膜を貫通する透過ホールを形成する段階と、第4マスク工程を利用して有機絶縁膜を貫通してドレイン電極と接続された画素電極及び透過ホールを形成し、透過ホールの画素電極を露出させる反射電極を画素電極上に形成する段階とを含む。

30

【発明の効果】

【0016】

前述のように、本発明による半透過型薄膜トランジスタ基板及びその製造方法において、一つのマスク工程によって有機絶縁膜がパターン化され、複数のコンタクトホールが形成される。また、他の一つのマスク工程によって、画素電極及び反射電極を有する透明導電パターンが形成される。これに従って、本発明の半透過型薄膜トランジスタ基板の製造方法は4マスク工程により工程の単純化が可能になる。

40

【0017】

また、本発明による半透過型薄膜トランジスタ基板及びその製造方法において、各々異なる層上に形成されたデータリンクとデータラインとが、透明導電膜及び反射金属層の中、少なくとも一つを含むコンタクト電極によって共に接続される。この際、コンタクト電極が、シーラントによって密封される領域内に形成される。従って、反射金属層で形成されたコンタクト電極の露出による腐食の問題を防ぐことが可能になる。

【図面の簡単な説明】

【0018】

【図1】従来の液晶パネル構造を概略的に示した斜視図である。

【図2】本発明の実施形態の半透過型薄膜トランジスタ基板の一部を示した平面図で

50

ある。

【図 3 A】図 2 に示した半透過型薄膜トランジスタ基板を I I - I I '、I I I - I I I '、I V - I V ' 線に沿って切断した断面図である。

【図 3 B】図 2 に示した半透過型薄膜トランジスタ基板を I I - I I '、I I I - I I I '、I V - I V ' 線に沿って切断した断面図である。

【図 4 A】本発明の実施形態の薄膜トランジスタ基板の第 1 マスク工程を説明するための平面図である。

【図 4 B】本発明の実施形態の薄膜トランジスタ基板の第 1 マスク工程を説明するための断面図である。

【図 5 A】本発明の実施形態の薄膜トランジスタ基板の第 2 マスク工程を説明するための平面図である。

10

【図 5 B】本発明の実施形態の薄膜トランジスタ基板の第 2 マスク工程を説明するための断面図である。

【図 6 A】本発明の実施形態の半透過型薄膜トランジスタ基板の第 3 マスク工程を説明するための平面図である。

【図 6 B】本発明の実施形態の半透過型薄膜トランジスタ基板の第 3 マスク工程を説明するための断面図である。

【図 7 A】本発明の実施形態の半透過型薄膜トランジスタ基板の第 4 マスク工程を説明するための平面図である。

【図 7 B】本発明の実施形態の半透過型薄膜トランジスタ基板の第 4 マスク工程を説明するための断面図である。

20

【図 8 A】ハフトーンマスクを利用した本発明の第 4 マスク工程を具体的に説明するための断面図である。

【図 8 B】ハフトーンマスクを利用した本発明の第 4 マスク工程を具体的に説明するための断面図である。

【図 8 C】ハフトーンマスクを利用した本発明の第 4 マスク工程を具体的に説明するための断面図である。

【図 8 D】ハフトーンマスクを利用した本発明の第 4 マスク工程を具体的に説明するための断面図である。

【図 8 E】ハフトーンマスクを利用した本発明の第 4 マスク工程を具体的に説明するための断面図である。

30

【図 8 F】ハフトーンマスクを利用した本発明の第 4 マスク工程を具体的に説明するための断面図である。

【図 9】本発明の第 4 マスク工程で部分露光マスクを利用した場合を説明するための断面図である。

【図 1 0】本発明の実施形態の半透過型薄膜トランジスタ基板を周辺部を主として概略的に示した平面図である。

【図 1 1 A】図 1 0 に示したデータライン及びデータリンクのコンタクト領域を具体的に示した平面図である。

【図 1 1 B】図 1 0 に示したデータライン及びデータリンクのコンタクト領域を具体的に示した断面図である。

40

【図 1 1 C】図 1 0 に示したデータライン及びデータリンクのコンタクト領域を具体的に示した断面図である。

【図 1 2 A】図 1 1 A 及び図 1 1 B に示した半透過型薄膜トランジスタ基板の第 1 マスク工程を説明するための平面図である。

【図 1 2 B】図 1 1 A 及び図 1 1 B に示した半透過型薄膜トランジスタ基板の第 1 マスク工程を説明するための断面図である。

【図 1 3 A】図 1 1 A 及び図 1 1 B に示した半透過型薄膜トランジスタ基板の第 2 マスク工程を説明するための平面図である。

【図 1 3 B】図 1 1 A 及び図 1 1 B に示した半透過型薄膜トランジスタ基板の第 2 マスク

50

工程を説明するための断面図である。

【図 1 4 A】図 1 1 A 及び図 1 1 B に示した半透過型薄膜トランジスタ基板の第 3 マスク工程を説明するための平面図である。

【図 1 4 B】図 1 1 A 及び図 1 1 B に示した半透過型薄膜トランジスタ基板の第 3 マスク工程を説明するための断面図である。

【図 1 5 A】図 1 1 A 及び図 1 1 B に示した半透過型薄膜トランジスタ基板の第 4 マスク工程を説明するための平面図である。

【図 1 5 B】図 1 1 A 及び図 1 1 B に示した半透過型薄膜トランジスタ基板の第 4 マスク工程を説明するための断面図である。

【発明を実施するための形態】

10

【0019】

以下、図 2 ~ 図 1 5 B を参照しながら、本発明の好ましい実施形態を詳しく説明する。

【0020】

図 2 は、本発明の第 1 実施形態の半透過型薄膜トランジスタ基板を示した平面図であり、図 3 は、図 2 に示した半透過型薄膜トランジスタ基板を I I - I I '、I I I - I I I '、I V - I V ' 線に沿って切断した断面図である。

【0021】

図 2 及び図 3 に示した薄膜トランジスタ基板は、下部基板 1 4 2 の上にゲート絶縁膜 1 4 4 を介し交差して画素領域を定義するゲートライン 1 0 2 及びデータライン 1 0 4、ゲートライン 1 0 2 及びデータライン 1 0 4 と接続された薄膜トランジスタ 1 0 6、各画素領域に形成され薄膜トランジスタ 1 0 6 と接続された画素電極 1 1 8、各画素の反射領域に画素電極 1 1 8 と重畳され形成された反射電極 1 5 6 とを備える。これに従って、各画素領域は、反射電極 1 5 6 及び画素電極 1 1 8 が形成された反射領域と、反射電極 1 5 6 の開口部を通じて画素電極 1 1 8 が露出された透過領域とに区分される。

20

【0022】

薄膜トランジスタ 1 0 6 は、ゲートライン 1 0 2 に供給されるスキャン信号に応じて、データライン 1 0 4 に供給される画素信号が画素電極 1 1 8 に充電され維持されるようにする。このために、薄膜トランジスタ 1 0 6 は、ゲートライン 1 0 2、データライン 1 0 4 と接続されたソース電極 1 1 0、ソース電極 1 1 0 と対向して画素電極 1 1 8 と接続されたドレイン電極 1 1 2、ゲート絶縁膜 1 4 4 を介してゲートライン 1 0 2 と重畳されソース電極 1 1 0 とドレイン電極 1 1 2 との間にチャネルを形成する活性層 1 1 6、活性層 1 1 6 とソース電極 1 1 0 及びドレイン電極 1 1 2 とのオーミック接触のためにチャネル部を除いた活性層 1 1 6 の上に形成されたオーミック接触層 1 4 6 とを備える。

30

【0023】

そして、活性層 1 1 6 及びオーミック接触層 1 4 6 を含む半導体パターン 1 4 8 は、工程上データライン 1 0 4 と重畳され形成される。

【0024】

画素電極 1 1 8 は、ゲートライン 1 0 2 とデータライン 1 0 4 との交差で定義された画素領域に形成される。具体的に言うと、画素電極 1 1 8 は、画素領域から有機絶縁膜 1 5 4 及び保護膜 1 5 0 を貫通するドレインコンタクトホール 1 1 4 と、有機絶縁膜 1 5 4 からゲート絶縁膜 1 4 4 まで貫通する透過ホール 1 7 0 とを経由しながら有機絶縁膜 1 5 4 の上に形成される。これに従って、画素電極 1 1 8 は、ドレインコンタクトホール 1 1 4 を通じてドレイン電極 1 1 2 と接続され、透過ホール 1 7 0 を通じて基板 1 4 2 ととも接触する。また、画素電極 1 1 8 は、反射領域においてはその上に形成される反射電極 1 5 6 と重畳され、透過領域においては反射電極 1 5 6 の開口部を通じて露出され光を透過させる。このような画素電極 1 1 8 は、薄膜トランジスタ 1 0 6 を通じて供給された画素信号によってカラーフィルター基板（図示せず）の共通電極と電位差を発生させる。この電位差によって誘電異方性を有する液晶が回転して反射領域と透過領域との各々の液晶層を経由する光の透過率を調節するため、ビデオ信号に応じて輝度が変わる。

40

【0025】

50

反射電極 156 は、外部光を反射させるために各画素の反射領域に形成される。具体的に言うと、反射電極 156 は、透過ホール 170 に形成された画素電極 118 を露出させて透過領域を定義し、その透過領域を包む画素電極 118 の残部と重畳され反射領域を定義する。そして、反射電極 156 は、画素電極 118 と共にデータライン 104 及びゲートライン 102 のような信号ライン上で、隣接画素の反射電極 156 及び画素電極 118 と分離され形成される。この際、反射電極 156 は、画素電極 118 と同一のエッジ部を有したり、反射電極 156 のエッジ部が画素電極 118 のエッジ部より多少内側に位置されたりする。このような反射電極 156 は、画素電極 118 と共に有機絶縁膜 154 の表面に沿ったエンボッシング形状を有することによって、散乱効果で反射効率を増大させる。

10

【0026】

ここで、透過ホール 170 は、相対的に厚い有機絶縁膜 154 と、その下側の保護膜 150 及びゲート絶縁膜 144 まで貫通して形成されることによって、反射領域と透過領域から液晶層を経由する光経路の長さが同一になる。従って、反射モードと透過モードとの透過効率が同様になる。

【0027】

そして、本発明の薄膜トランジスタ基板は、画素電極 118 に供給されたビデオ信号を安定的に維持させるために、ドレイン電極 112 と接続されたストレージキャパシタ 120 をさらに備える。ストレージキャパシタ 120 のためにゲートライン 102 と並立するストレージライン 122 が形成され、ドレイン電極 112 が延長され、そのストレージライン 122 とゲート絶縁膜 144 とを介して重畳されることによって形成される。この際、ストレージライン 122 と重畳されたドレイン電極 112 の下には工程上半導体パターン 148 がさらに重畳される。そして、画素電極 118 は、ストレージライン 122 上からコンタクトホール 114 を通じてドレイン電極 112 と接続される。

20

【0028】

ゲートライン 102 は、ゲートパッド 126 を通じてゲートドライバー（図示せず）と接続される。ゲートパッド 126 は、ゲートライン 102 から延長されたゲートパッド下部電極 128 と、有機絶縁膜 154 からゲート絶縁膜 144 まで貫通する第 1 コンタクトホール 130 を通じてゲートパッド下部電極 128 と接続されたゲートパッド上部電極 132 とを備える。

30

【0029】

データライン 104 は、データパッド 134 を通じてデータドライバー（図示せず）と接続される。データパッド 134 は、前述したゲートパッド 126 と同様の構造で形成される。具体的に言うと、データパッド 134 は基板 142 上に形成されたデータパッド下部電極 136 と、有機絶縁膜 154 からゲート絶縁膜 144 まで貫通する第 2 コンタクトホール 138 を通じてデータパッド下部電極 136 と接続されたデータパッド上部電極 140 とを備える。このようなデータパッド 134 のデータパッド下部電極 136 は、別のコンタクト電極（図示せず）を通じてゲート絶縁膜 144 の上に半導体パターン 148 と共に形成されたデータライン 104 と接続される。

40

【0030】

ここで、図 3A に示した保護膜 150 は、図 3B に示したように削除されることもある。

【0031】

このような構成を有する本発明の実施形態の薄膜トランジスタ基板は、次のように 4 マスク工程で形成される。

【0032】

図 4A 及び図 4B は、本発明の実施形態の薄膜トランジスタ基板の製造方法の中、第 1 マスク工程を説明するための平面図及び断面図をそれぞれ示している。

【0033】

第 1 マスク工程において、下部基板 142 上に、ゲートライン 102 及びストレージラ

50

イン 1 2 2、ゲートライン 1 0 2 と接続されたゲートパッド下部電極 1 2 8、データパッド下部電極 1 3 6 を含むゲート金属パターンが形成される。

【 0 0 3 4 】

具体的に言うと、下部基板 1 4 2 上にスパッタリング方法等の蒸着方法を通じてゲート金属層が形成される。ゲート金属層としては、Mo、Cu、Al、Ti、Cr、Mo合金、AlNd等のAl合金、Cu合金を単一層構造として利用するか、又は、Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金等を二重層以上の複層構造として利用する。続いて、第 1 マスクを利用したフォトリソグラフィ工程及びエッチング工程でゲート金属層がパターニングされることによって、ゲートライン 1 0 2、ストレージライン 1 2 2、ゲートパッド下部電極 1 2 8、及びデータパッド下部電極 1 3 6 を含むゲート金属パターンが形成される。

10

【 0 0 3 5 】

図 5 A 及び図 5 B は、本発明の実施形態の薄膜トランジスタ基板の製造方法の中、第 2 マスク工程を説明するための平面図及び断面図を示している。

【 0 0 3 6 】

ゲート金属パターンが形成された下部基板 1 4 2 上にゲート絶縁膜 1 4 4 が形成され、その上に第 2 マスク工程において、データライン 1 0 4、ソース電極 1 1 0、及びドレイン電極 1 1 2 を含むソース・ドレイン金属パターンと、ソース・ドレイン金属パターンに沿ってその下に重畳された活性層 1 1 6 及びオーミック接触層 1 4 6 を含む半導体パターン 1 4 8 とが形成される。このような半導体パターン 1 4 8 及びソース・ドレインパターンは、回折露光マスクまたはハフトーン (Half Tone) を利用した一つのマスク工程で形成される。以下、回折露光マスクを利用した場合だけを例に取って説明する。

20

【 0 0 3 7 】

具体的に言うと、ゲートパターンが形成された下部基板 1 4 2 上に、ゲート絶縁膜 1 4 4、非晶質シリコン層、不純物 (n + または p +) ドーピングされた非晶質シリコン層、及びソース・ドレイン金属層が順次形成される。例えば、ゲート絶縁膜 1 4 4、非晶質シリコン層、及び不純物ドーピングされた非晶質シリコン層はPECVD方法で、ソース・ドレイン金属層はスパッタリング方法で形成される。ゲート絶縁膜 1 1 4 としては、シリコン酸化物 (SiO_x) 及びシリコン窒化物 (SiN_x) 等の無機絶縁物質を利用し、ソース・ドレイン金属層としては、Mo、Cu、Al、Ti、Cr、Mo合金、AlNd等のAl合金、Cu合金を単一層構造として利用するか、又は、Al/Cr、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo、Ti/Al(Nd)/Ti、Mo/Al、Mo/Ti/Al(Nd)、Cu合金/Mo、Cu合金/Al、Cu合金/Mo合金、Cu合金/Al合金、Al/Mo合金、Mo合金/Al、Al合金/Mo合金、Mo合金/Al合金等を二重以上の複層構造として利用する。

30

【 0 0 3 8 】

そして、ソース・ドレイン金属層の上に回折露光マスクを利用したフォトリソグラフィ工程で段差を有するフォトレジストパターンが形成される。フォトレジストパターンは、半導体パターン及びソース・ドレインパターンが形成されるべきである領域には相対的に厚く形成され、薄膜トランジスタのチャネルが形成される領域には相対的に薄く形成される。

40

【 0 0 3 9 】

このような段差を有するフォトレジストパターンを利用したエッチング工程において、データライン 1 0 4、ソース電極 1 1 0 と一体化されたドレイン電極 1 2 2 を含むソース・ドレイン金属パターンと、その下の半導体パターン 1 4 8 とが形成される。

【 0 0 4 0 】

次いで、アッシング工程でフォトレジストパターンの薄い部分は除去させ、厚い部分は薄く、アッシングされたフォトレジストパターンを利用したエッチング工程でソース電極 1 1 0 とドレイン電極 1 1 2 は分離させて、その下のオーミック接触層 1 4 6 は除去させる。続いて、ストリップ工程でソース・ドレイン金属パターン上に残存するフォトレジス

50

トパターンを除去させる。

【0041】

図6A及び図6Bは、本発明の実施形態の薄膜トランジスタ基板の製造方法の中、第3マスク工程を説明するための平面図及び断面図を示している。

【0042】

第3マスク工程において、ソース・ドレイン金属パターンを覆う保護膜150及び有機絶縁膜154が形成され、それを貫通する透過ホール170、ドレインコンタクトホール114、第1及び第2コンタクトホール130、138が形成される。ここで、保護膜150は削除されることもある。

【0043】

具体的に言うと、ソース・ドレイン金属パターンが形成されたゲート絶縁膜114上にPECVD等の蒸着方法で保護膜150が形成される。保護膜150としては、ゲート絶縁膜114のような無機絶縁物質が利用される。

【0044】

続いて、保護膜150上に反射領域でエンボッシング表面を有して、透過ホール170、ドレインコンタクトホール114、第1及び第2コンタクトホール130、138を有する有機膜154が形成される。有機絶縁膜154はフォトアクリル等の感光性有機物質をスピンコーティング方法等で保護膜150上にコーティングすることによって形成される。次いで、第3マスクを利用したフォトリソグラフィ工程で有機膜154をパターンニングすることによって、第3マスクの透過部に対応して、有機絶縁膜154を貫通する透過ホール170、ドレインコンタクトホール114、第1及び第2コンタクトホール130、138が形成される。また、第3マスクで透過部を除いた残部が遮断部と回折露光部（または半透過部）を繰り返す構造を有し、これに対応して、有機絶縁膜154は反射領域から段差を有する遮断領域（突出部）及び回折露光領域（溝部）を繰り返す構造でパターンニングされる。続いて、突出部及び溝部が繰り返された有機膜154を焼成することによって、反射領域で有機膜154の表面はエンボッシング形状を有する。

【0045】

このような有機膜154をマスクとして利用して、その下の保護膜150及びゲート絶縁膜144をパターンニングすることによって、透過ホール170と第1及び第2コンタクトホール130、138はゲート絶縁膜144まで貫通するように、ドレインコンタクトホール114は保護膜150まで貫通するように延長される。

【0046】

図7A及び図7Bは、本発明の実施形態の薄膜トランジスタ基板の製造方法の中、第4マスク工程を説明するための平面図及び断面図を示しており、図8A～図8Fは、本発明の第4マスク工程を具体的に説明するための断面図を示している。

【0047】

エンボッシング形状を有する有機絶縁膜154上に、第4マスク工程において、画素電極118、ゲートパッド上部電極132、及びデータパッド上部電極140を含む透明導電パターンと、反射電極156とが形成される。このような透明導電パターンと反射電極156は、回折露光マスク、ハフトーンマスク、部分透過マスクを利用して形成される。

【0048】

図8Aを参照すると、スパッタリング等のような蒸着方法で有機絶縁膜154を覆うように透明導電膜117及び反射金属層155が積層される。透明導電膜117としては、ITO、TO、IZO、ITZO等が利用され、反射金属層155としては、Al、AlNd等のように反射率の高い金属が利用されたり、AlNd/Mo等のように二重層構造で利用されたりする。続いて、反射金属層155の上にフォトレジスト239が塗布された後、ハフトーンマスク230を利用したフォトリソグラフィ工程で露光及び現像されることによって、図8Bに示したように、段差を有するフォトレジストパターン240が形成される。

【0049】

具体的に言うと、図8Aに示したように、ハフトーンマスク230は、透明な石英基板

10

20

30

40

50

2 3 2 と、その上に形成されたハフトーン透過層 2 3 6 及び遮断層 2 3 4 を備える。遮断層 2 3 4 はCrやCrOx等のような金属で、ハフトーン透過層 2 3 6 はMoSix等で形成される。ここで、ハフトーン透過層 2 3 6 及びそれと重畳された遮断層 2 3 4 が位置する遮断部 P 1 は、紫外線 (UV) を遮断することによって、反射金属層 1 5 5 及び透明導電膜 1 1 7 が両方存在すべきである領域に、図 8 B に示したように第 1 フォトリジストパターン 2 4 0 A を残す。ハフトーン透過層 2 3 6 が位置する部分透過部 P 2 は、紫外線 (UV) を部分的に透過させることによって、透明導電膜 1 1 7 が存在すべきである領域に、図 8 B に示したように第 1 フォトリジストパターン 2 4 0 A より薄い第 2 フォトリジストパターン 2 4 0 B を残す。そして、石英基板 2 3 2 が露出されたフル透過部 P 3 は紫外線 (UV) を全て透過させることによって、反射金属層 1 5 5 及び透明導電膜 1 1 7 が両方除去されるべきである領域に、図 8 B に示したようにフォトリジストパターン 2 4 0 を残さない。

【0050】

図 8 C を参照すると、フォトリジストパターン 2 4 0 をマスクとして利用したエッチング工程、例えば、ウェットエッチング工程で反射金属層 1 5 5 及び透明導電膜 1 1 7 がパターンニングされることによって、画素電極 1 1 8、ゲートパッド上部電極 1 3 2、及びデータパッド上部電極 1 4 0 を含む透明導電パターンと、その透明導電パターンと重畳された反射電極 1 5 6 とが同じエッジ部を有するように形成される。画素電極 1 1 8 及び反射電極 1 5 6 は、画素領域から透過ホール 1 7 0 を経由しながら有機絶縁膜 1 5 4 と重畳されて形成され、ドレインコンタクトホール 1 1 4 を通じてドレイン電極 1 1 2 と接続される。この際、有機絶縁膜 1 5 4 の表面がエンボッシング形状を有するため、その上に形成された画素電極 1 1 8 及び反射電極 1 5 6 もエンボッシング形状を有する。ゲートパッド上部電極 1 3 2 及びデータパッド上部電極 1 4 0 は、第 1 及び第 2 コンタクトホール 1 3 0、1 3 8 の各々を通じてゲートパッド下部電極 1 2 8 及びデータパッド下部電極 1 3 6 と各々接続される。

【0051】

図 8 D を参照すると、アッシング工程において、第 1 フォトリジストパターン 2 4 0 A は厚さが薄くなり、第 2 フォトリジストパターン 2 4 0 B は除去される。

【0052】

図 8 E を参照すると、アッシングされた第 1 フォトリジストパターン 2 4 0 A をマスクとして利用したウェットエッチング工程で露出された反射電極 1 5 6 がエッチングされることによって、透過ホール 1 7 0 内の画素電極 1 1 8 と、ゲートパッド上部電極 1 3 2 と、データパッド上部電極 1 4 0 とが露出される。この際、アッシングされた第 1 フォトリジストパターン 2 4 0 A のエッジ部に従って画素電極 1 1 8 の上の反射電極 1 5 6 のエッジ部が露出されエッチングされることもある。従って、反射電極 1 5 6 のエッジ部が画素電極 1 1 8 のエッジ部より内側に位置することもある。

【0053】

図 8 F を参照すると、図 8 E で示した反射電極 1 5 6 の上に残存していた第 1 フォトリジストパターン 2 4 0 A がストリップ工程で除去される。

【0054】

一方、図 8 B に示したように、互いに厚さの異なる第 1 及び第 2 フォトリジストパターン 2 4 0 A、2 4 0 B を含むフォトリジストパターン 2 4 0 は、図 9 に示した 2 枚の露光不足を利用したマスク (以下、「部分露光マスク」という。) を連続的に利用した 2 回露光方法で形成されることもある。

【0055】

図 9 を参照すると、第 1 部分露光マスク 2 5 0 は、石英基板 2 5 2 と、その上に部分的に形成された遮断層 2 5 4 とを備える。第 2 部分露光マスク 2 6 0 は、石英基板 2 6 2 と、その上に部分的に形成された遮断層 2 6 4 とを備える。このような第 1 及び第 2 部分露光マスク 2 5 0、2 6 0 を順次利用してフォトリジスト 2 3 9 を 2 回連続して露光する。従って、2 回の露光量の合計に応じてフォトリジスト 2 3 9 の現像液の反応量が変わることによって、図 8 B に示したように、互いに厚さの異なる第 1 及び第 2 フォトリジストパ

10

20

30

40

50

ターン 240A、240B が形成される。

【0056】

具体的に言うと、第1及び第2部分露光マスク250、260の遮断層254、264が位置する遮断部P1は、2回の露光で紫外線(UV)を全て遮断することによって、反射金属層155及び透明導電膜117が両方存在すべきである領域に、図8Bに示したように第1フォトリジストパターン240Aを残す。第1部分露光マスク250の遮断層254だけが位置する部分透過部P2は、2回の露光の中、2番目の紫外線(UV)だけを透過させることによって、透明導電膜117が存在すべきである領域に、図8Bに示したように第1フォトリジストパターン240Aより薄い第2フォトリジストパターン240Bを残す。そして、第1及び第2部分露光マスク250、260の石英基板252、262が位置するフル透過部P3は、2回の露光で紫外線(UV)を全て透過させることによって、反射金属層155及び透明導電膜117が両方除去されるべきである領域に、図8Bに示したようにフォトリジストパターン240を残さない。

10

【0057】

このように、本発明の実施形態の半透過型薄膜トランジスタ基板の製造方法は、4マスク工程で形成されるため、工程の単純化が可能になる。

【0058】

図10は、本発明の実施形態の半透過型薄膜トランジスタ基板の周辺部を概略的に示した図面である。

【0059】

図10に示した半透過型薄膜トランジスタ基板100は、ゲートパッド126と同一層に形成されたデータパッド134とデータライン104とを接続させるためのコンタクト電極160を備える。換言すると、コンタクト電極160は、データパッド134から伸張されたデータリンク135とデータライン104とを接続させる。ここで、コンタクト電極160は、アクティブ領域182に形成される画素電極118と同一の透明導電膜で形成されたり、反射電極156と同一の反射金属層で形成されたり、または透明導電膜及び反射金属層が積層された2重構造で形成されたりする。ここで、コンタクト電極160が反射金属層で形成されて外部に露出された場合には腐食問題が発生するため、シーラント180によって密封される領域、即ち、シーラント180とアクティブ領域182との間に位置して腐蝕を防ぐことが可能になる。

20

30

【0060】

図11Aは、図10に示したデータライン104とデータリンク135のコンタクト部を拡大して示した平面図であり、図11B及び図11Cは、図11Aに示したコンタクト部をV-V'線に沿って切断した断面図である。

【0061】

図11A及び図11Bに示したデータリンク135は、データパッド134、即ち、データパッド下部電極136から伸張されてシーラント180に密封される領域に位置するデータライン104に、隣接するか又は重畳される。

【0062】

第3コンタクトホール162は、有機絶縁膜154からゲート絶縁膜144まで貫通してデータリンク135を露出させ、第4コンタクトホール164は有機絶縁膜154及び保護膜150を貫通してデータライン104を露出させる。

40

【0063】

コンタクト電極160は、データパッド上部電極140のように透明導電層で形成された第1コンタクト電極166と、反射金属層で形成され第1コンタクト電極166を被覆する第2コンタクト電極168とで構成される。これとは異なり、コンタクト電極160は、第1コンタクト電極166だけで形成されるか、または第2コンタクト電極168だけで形成される。このようなコンタクト電極160は、第3及び第4コンタクトホール162、164を通じてデータリンク135とデータライン104とを接続させる。

【0064】

50

ここで、図 1 1 B に示した保護膜 1 5 0 は、図 1 1 C に示したように削除されることもある。

【 0 0 6 5 】

このような半透過型薄膜トランジスタ基板の周辺部、即ち、データライン 1 0 4 とデータリンク 1 3 5 とのコンタクト部は、前述したように第 4 マスク工程で形成する。これを図 1 2 A ~ 図 1 5 B を参照しながら説明する。

【 0 0 6 6 】

図 1 2 A 及び図 1 2 B を参照すると、第 1 マスク工程で下部基板 1 4 2 上にデータパッド下部電極 1 3 6 と共にデータリンク 1 3 5 を含むゲート金属パターンが形成される。このような第 1 マスク工程は、図 4 A 及び図 4 B で前述した通りである。

10

【 0 0 6 7 】

図 1 3 A 及び図 1 3 B を参照すると、第 2 マスク工程でゲート絶縁膜 1 4 4 が形成され、その上に活性層 1 1 6 及びオーミック接触層 1 4 6 を含む半導体パターン 1 4 8 とデータライン 1 0 4 とが積層される。このような第 2 マスク工程は、図 5 A 乃至図 5 B で前述した通りである。

【 0 0 6 8 】

図 1 4 A 及び図 1 4 B を参照すると、第 3 マスク工程で保護膜 1 5 0 及び有機絶縁膜 1 5 4 が形成され、それを貫通する第 3 及び第 4 コンタクトホール 1 6 2、1 6 4 が形成される。第 3 コンタクトホール 1 6 2 は有機絶縁膜 1 5 4 からゲート絶縁膜 1 4 4 まで貫通してデータリンク 1 3 5 を露出させ、第 4 コンタクトホール 1 6 4 は有機絶縁膜 1 5 4 及び保護膜 1 5 0 を貫通してデータライン 1 0 4 を露出させる。ここで、保護膜 1 5 0 は削除されることもある。このような第 3 マスク工程は、図 6 A 及び図 6 B で前述した通りである。

20

【 0 0 6 9 】

図 1 5 A 及び図 1 5 B を参照すると、第 4 マスク工程でデータパッド上部電極 1 4 0 と共に第 1 及び第 2 コンタクト電極 1 6 6、1 6 8 を含むコンタクト電極 1 6 0 が形成される。コンタクト電極 1 6 0 は、第 1 及び第 2 コンタクトホール 1 6 2、1 6 4 を通じてデータリンク 1 3 5 及びデータライン 1 0 4 を接続させる。第 1 コンタクト電極 1 6 6 はデータパッド上部電極 1 4 0 と同一の透明導電膜で、第 2 コンタクト電極 1 6 8 は前述した反射電極 1 5 6 と同一の反射金属層で形成される。このようなコンタクト電極 1 6 0 は、図 8 B に示した遮断部 P 1 の第 1 フォトレジストパターン 2 4 0 A に対応して形成される。この際、第 2 コンタクト電極 1 6 8 は、第 1 コンタクト電極 1 6 6 と同一形状のエッジ部を有するか、または内側に位置するエッジ部を有する。

30

【 0 0 7 0 】

これとは違って、コンタクト電極 1 6 0 は、透明導電膜である第 1 コンタクト電極 1 6 6 だけで形成されることもある。この場合、コンタクト電極 1 6 0 は、図 8 B に示した部分透過部 P 2 の第 2 フォトレジストパターン 2 4 0 B に対応して形成される。

【 0 0 7 1 】

前述のように、本発明による半透過型薄膜トランジスタ基板及びその製造方法において、一つのマスク工程によって有機絶縁膜がパターン化され、複数のコンタクトホールが形成される。また、他の一つのマスク工程によって前記画素電極及び反射電極を有する透明導電パターンが形成される。従って、本発明の半透過型薄膜トランジスタ基板の製造方法は 4 マスク工程で行うことにより工程の単純化が可能になる。

40

【 0 0 7 2 】

また、本発明による半透過型薄膜トランジスタ基板及びその製造方法において、各々異なる層上に形成されたデータリンクとデータラインが、透明導電膜及び反射金属層の中、少なくとも一つを含むコンタクト電極によって共に接続される。この際、コンタクト電極がシーラントによって密封される領域内に形成される。従って、反射金属層で形成されたコンタクト電極の露出による腐食問題を防ぐことが可能になる。

【 0 0 7 3 】

50


以上、説明した内容を通じて、当業者なら本発明の技術思想を逸脱しない範囲内で、多様な変更及び修正が可能であることが分かる。従って、本発明の技術的範囲は明細書の詳しい説明に記載された内容に限られるのではなく、特許請求の範囲によって決められるべきである。

【符号の説明】


【 0 0 7 4 】

2 : 上部ガラス基板	
4 : ブラックマトリクス	
6 : カラーフィルター (R 、 G 、 B)	
8 : 共通電極	10
1 0 : カラーフィルター基板	
1 2 : 下部ガラス基板	
1 4 , 1 0 2 : ゲートライン	
1 6 , 1 0 4 : データライン	
1 8 , 1 0 6 : 薄膜トランジスタ (T F T)	
2 0 : 薄膜トランジスタ基板	
2 2 , 1 1 8 : 画素電極	
2 4 : 液晶	
1 0 8 : ゲート電極	
1 1 0 : ソース電極	20
1 1 2 : ドレイン電極	
1 1 4 : ドレインコンタクトホール	
1 1 6 : 活性層	
1 3 0 、 1 3 8 : コンタクトホール	
1 2 0 : ストレージキャパシタ	
1 2 6 : ゲートパッド	
1 2 8 : ゲートパッド下部電極	
1 3 2 : ゲートパッド上部電極	
1 3 4 : データパッド	
1 3 6 : データパッド下部電極	30
1 4 0 : データパッド上部電極	
1 4 2 : 基板	
1 4 4 : ゲート絶縁膜	
1 4 6 : オーミック接触層	
1 5 0 : 保護膜	
1 5 6 : 反射電極	
1 6 0 、 1 6 6 、 1 6 8 : コンタクト電極	
1 7 0 : 透過ホール	
2 3 0 、 2 5 0 、 2 6 0 : マスク	
2 3 2 、 2 5 2 、 2 6 2 : 石英基板	40
2 3 6 : ハフトーン透過層	
2 3 4 、 2 5 4 、 2 6 4 : 遮断層	
2 3 9 : フォトレジスト	
2 4 0 、 2 4 0 A 、 2 4 0 B : フォトレジストパターン	


【図 1】




【図 2】




【図 3 A】




【図 3 B】




【図 6 A】




【図 6 B】




【図 7 A】




【図 7 B】




【 図 8 A 】




【 図 8 B 】




【 図 8 C 】




【 図 8 D 】




【 図 8 E 】




【 図 8 F 】




【 図 9 】




【 図 1 0 】




【図 1 1 A】




【図 1 1 B】




【図 1 1 C】



【図 1 2 A】




【図 1 3 A】




【図 1 2 B】




【図 1 3 B】




【図 14 A】




【図 15 A】



【図 14 B】



【図 15 B】



フロントページの続き

(72)発明者 金 雄 植

大韓民国 京畿道 城南市 盆唐區 野塔洞 メファメウル チュゴン 3 - ダンジ アパート
3 1 3 - 2 0 2 号

F ターム(参考) 2H092 GA13 GA17 GA19 GA29 JA24 JA28 JA34 JA37 JA41 JA46
JB05 JB08 JB22 JB31 JB57 JB64 JB69 KA05 KA18 MA01
MA05 MA08 MA10 MA14 MA15 MA16 MA17 MA18 MA27 NA27
2H191 FA02Y FA14Y FA34Y FC01 FC02 FC10 FC33 FC36 FD22 FD26
GA04 GA19 LA13 NA13 NA17 NA25 NA34 NA37
5F110 AA16 AA26 BB01 CC07 EE02 EE03 EE04 EE06 EE14 EE15
EE44 FF02 FF03 FF30 GG02 GG15 GG45 HK02 HK03 HK04
HK06 HK09 HK16 HK21 HK22 HK33 HK35 HL03 HL04 HL06
HL07 HL11 HL12 HL14 HL23 HM19 NN03 NN27 NN35 NN36
NN72 NN73 QQ02

专利名称(译)	液晶显示装置及其制造方法		
公开(公告)号	JP2011128631A	公开(公告)日	2011-06-30
申请号	JP2011004651	申请日	2011-01-13
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji显示有限公司		
[标]发明人	林周洙 金雄植		
发明人	林 周 洙 金 雄 植		
IPC分类号	G02F1/1368 G02F1/1335 G02F1/1345 H01L21/336 H01L29/786		
CPC分类号	G02F1/133555 G02F1/13458 G02F1/136227		
FI分类号	G02F1/1368 G02F1/1335.520 G02F1/1345 H01L29/78.612.D H01L29/78.612.C G02F1/1343		
F-TERM分类号	2H092/GA13 2H092/GA17 2H092/GA19 2H092/GA29 2H092/JA24 2H092/JA28 2H092/JA34 2H092/JA37 2H092/JA41 2H092/JA46 2H092/JB05 2H092/JB08 2H092/JB22 2H092/JB31 2H092/JB57 2H092/JB64 2H092/JB69 2H092/KA05 2H092/KA18 2H092/MA01 2H092/MA05 2H092/MA08 2H092/MA10 2H092/MA14 2H092/MA15 2H092/MA16 2H092/MA17 2H092/MA18 2H092/MA27 2H092/NA27 2H191/FA02Y 2H191/FA14Y 2H191/FA34Y 2H191/FC01 2H191/FC02 2H191/FC10 2H191/FC33 2H191/FC36 2H191/FD22 2H191/FD26 2H191/GA04 2H191/GA19 2H191/LA13 2H191/NA13 2H191/NA17 2H191/NA25 2H191/NA34 2H191/NA37 5F110/AA16 5F110/AA26 5F110/BB01 5F110/CC07 5F110/EE02 5F110/EE03 5F110/EE04 5F110/EE06 5F110/EE14 5F110/EE15 5F110/EE44 5F110/FF02 5F110/FF03 5F110/FF30 5F110/GG02 5F110/GG15 5F110/GG45 5F110/HK02 5F110/HK03 5F110/HK04 5F110/HK06 5F110/HK09 5F110/HK16 5F110/HK21 5F110/HK22 5F110/HK33 5F110/HK35 5F110/HL03 5F110/HL04 5F110/HL06 5F110/HL07 5F110/HL11 5F110/HL12 5F110/HL14 5F110/HL23 5F110/HM19 5F110/NN03 5F110/NN27 5F110/NN35 5F110/NN36 5F110/NN72 5F110/NN73 5F110/QQ02 2H192/AA24 2H192/BC31 2H192/BC64 2H192/BC72 2H192/BC82 2H192/CB05 2H192/DA12 2H192/DA43 2H192/FA35 2H192/FA65 2H192/GD25 2H192/HA44 2H291/FA02Y 2H291/FA14Y 2H291/FA34Y 2H291/FC01 2H291/FC02 2H291/FC10 2H291/FC33 2H291/FC36 2H291/FD22 2H291/FD26 2H291/GA04 2H291/GA19 2H291/LA13 2H291/NA13 2H291/NA17 2H291/NA25 2H291/NA34 2H291/NA37		
代理人(译)	朝日 伸光		
优先权	1020040101554 2004-12-04 KR		
其他公开文献	JP5124657B2		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种薄半透射薄膜晶体管的制造方法，其可以简化制造工艺。解决方案：这种液晶显示器的制造方法制备第一和第二基板；在第一掩模步骤中形成第一衬底上的栅极线；形成与栅极线，源电极和漏电极交叉的数据线，以在第一基板上限定栅极绝缘膜，在第二掩模步骤上限定栅极绝缘膜上的半导体图案和半导体图案上的像素区域；在第三掩模步骤中，在数据线上形成有机绝缘膜，源电极，漏电极和有机绝缘膜中的通孔；通过有机绝缘膜和通孔形成与漏电极连接的像素电极，以及在第四掩模步骤中在像素电极上暴露透射孔的像素电极的反射电极。

