

(19) 日本国特許庁 (JP)

(12) 公 開 特 許 公 報 (A)

(11) 特許出願公開番号

特開2014-41348

(P2014-41348A)

(43) 公開日 平成26年3月6日 (2014. 3. 6)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H193
G09G 3/20 (2006.01)	G09G 3/20 621B	5C006
G09G 3/34 (2006.01)	G09G 3/20 660V	5C080
G02F 1/133 (2006.01)	G09G 3/20 670J	
	G09G 3/20 670K	
審査請求 未請求 請求項の数 8 O L (全 31 頁) 最終頁に続く		

(21) 出願番号	特願2013-155166 (P2013-155166)	(71) 出願人	000153878
(22) 出願日	平成25年7月26日 (2013. 7. 26)		株式会社半導体エネルギー研究所
(31) 優先権主張番号	特願2012-165630 (P2012-165630)		神奈川県厚木市長谷398番地
(32) 優先日	平成24年7月26日 (2012. 7. 26)	(72) 発明者	山崎 舜平
(33) 優先権主張国	日本国 (JP)		神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		(72) 発明者	小山 潤
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		(72) 発明者	平形 吉晴
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
		(72) 発明者	三宅 博之
			神奈川県厚木市長谷398番地 株式会社
			半導体エネルギー研究所内
			最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】動画表示においても消費電力の低減が図られた液晶表示装置を提供する。特に、動画表示においても消費電力の低減が図られた上で、液晶素子の劣化を抑制することができる液晶表示装置を提供する。

【解決手段】トランジスタおよび液晶素子を含む複数の画素と、複数の画素に少なくともビデオ信号とリセット信号を入力する駆動回路と、を有し、駆動回路は、ビデオ信号の極性を、mフレーム（mは2以上の自然数）ごとに反転させて画素に入力し、ビデオ信号の非入力期間にリセット信号を画素に入力する。

【選択図】 図 1



【特許請求の範囲】**【請求項 1】**

トランジスタおよび前記トランジスタと電氣的に接続された液晶素子を含む複数の画素と、

前記複数の画素に少なくともビデオ信号とリセット信号を入力する駆動回路と、を有し

、

前記駆動回路は、

前記ビデオ信号の極性を、 m フレーム (m は2以上の自然数)ごとに反転させて前記画素に入力し、

前記ビデオ信号の非入力期間に前記リセット信号を前記画素に入力する液晶表示装置。

10

【請求項 2】

請求項 1 において、前記駆動回路は、

電位がコモン電位より高い期間と、電位がコモン電位より低い期間と、を少なくとも一回以上繰り返した後で、電位がコモン電位と概略等電位になる前記リセット信号を、前記画素に入力する液晶表示装置。

【請求項 3】

請求項 1 または 2 において、前記液晶素子是一对の電極を有し、

前記リセット信号を入力して、前記画素の前記液晶素子的一对の電極間の電位差を概略 0 V とした後、当該画素の前記トランジスタをオフ状態とする液晶表示装置。

【請求項 4】

20

請求項 1 乃至 3 のいずれかーにおいて、前記駆動回路が前記複数の画素の全てに前記リセット信号を入力した後に電源の供給が遮断される液晶表示装置。

【請求項 5】

請求項 1 乃至 4 のいずれかーにおいて、さらに、前記複数の画素に光を照射するバックライトが設けられ、

前記バックライトが非点灯状態のとき、前記駆動回路が前記リセット信号を前記画素に入力する液晶表示装置。

【請求項 6】

請求項 1 乃至 5 のいずれかーにおいて、前記駆動回路は、前記画素全体が書き換えられるタイミングで、前記リセット信号を前記画素に入力する液晶表示装置。

30

【請求項 7】

請求項 1 乃至 6 のいずれかーにおいて、さらに、設定した時間に前記液晶表示装置を起動させるタイマーが設けられ、

前記液晶表示装置が電源オフ状態から前記タイマーによって起動したとき、前記駆動回路が前記リセット信号を前記画素に入力する液晶表示装置。

【請求項 8】

請求項 1 乃至 7 のいずれかーにおいて、前記トランジスタが酸化物半導体を含む液晶表示装置。

【発明の詳細な説明】**【技術分野】**

40

【0001】

液晶表示装置、及び液晶表示装置の駆動方法に関する。

【背景技術】**【0002】**

絶縁表面を有する基板上に形成された半導体薄膜を用いて薄膜トランジスタ (TFT) を構成する技術が注目されている。薄膜トランジスタは集積回路 (IC) や画像表示装置 (表示装置) のような電子デバイスに広く応用されている。

【0003】

薄膜トランジスタを用いた表示装置としては、各画素にスイッチング素子として薄膜トランジスタを設けたアクティブマトリクス型の液晶表示装置が挙げられる。液晶表示装置

50

は、携帯電話やノート型パーソナルコンピュータなどの携帯機器からテレビジョンなどの大型の機器まで幅広く用いられている。このような液晶表示装置を用いた電子機器では消費電力の低減が大きな課題とされている。例えば、携帯機器では消費電力を削減することが連続動作時間の長さにつながっており、大型のテレビジョンなどでは消費電力を削減することが電気代の削減につながる。

【0004】

ここで、液晶表示装置においては、静止画を表示している際も常にビデオ信号の書き換えが行われており、書き換えに伴って電力が消費されることになる。このような消費電力を削減するための方法として、例えば、静止画表示において、画面を一回走査しビデオ信号を書き込んだ後は、非走査期間として走査期間よりも長い休止期間を設ける技術が報告されている（例えば、特許文献1および非特許文献1参照）。

10

【先行技術文献】

【特許文献】

【0005】

【特許文献1】米国特許第7321353号明細書

【非特許文献】

【0006】

【非特許文献1】K. Tsudaら, IDW'02 Proc., pp. 295 - 298

【発明の概要】

【発明が解決しようとする課題】

20

【0007】

しかしながら、上記の液晶表示装置は、静止画の表示において機能するものであり、動画を表示する際には休止期間を設けることができないので消費電力を低減することができなかった。

【0008】

上述の問題に鑑み、開示する発明の一態様では、動画表示においても消費電力の低減が図られた液晶表示装置を提供することを目的の一とする。特に、動画表示においても消費電力の低減が図られた上で、液晶素子の劣化を抑制することができる液晶表示装置を提供することを目的の一とする。

【課題を解決するための手段】

30

【0009】

開示する発明の一態様は、トランジスタおよびトランジスタと電気的に接続された液晶素子を含む複数の画素と、複数の画素に少なくともビデオ信号とリセット信号を入力する駆動回路と、を有し、駆動回路は、ビデオ信号の極性を、mフレーム（mは2以上の自然数）ごとに反転させて画素に入力し、ビデオ信号の非入力期間にリセット信号を画素に入力する液晶表示装置である。

【0010】

上記において、駆動回路は、電位がコモン電位より高い期間と、電位がコモン電位より低い期間と、を少なくとも一回以上繰り返した後で、電位がコモン電位と概略等電位になるリセット信号を、画素に入力することが好ましい。また、液晶素子是一对の電極を有し、リセット信号を入力して、画素の液晶素子的一对の電極間の電位差を概略0Vとした後、当該画素のトランジスタをオフ状態とすることが好ましい。また、駆動回路が複数の画素の全てにリセット信号を入力した後に電源の供給が遮断されることが好ましい。

40

【0011】

また上記において、さらに、複数の画素に光を照射するバックライトが設けられ、バックライトが非点灯状態のとき、駆動回路がリセット信号を画素に入力することが好ましい。また、駆動回路は、画素全体が書き換えられるタイミングで、リセット信号を画素に入力することが好ましい。また、さらに、設定した時間に液晶表示装置を起動させるタイマーが設けられ、液晶表示装置が電源オフ状態からタイマーによって起動したとき、駆動回路がリセット信号を画素に入力してもよい。

50

【 0 0 1 2 】

また、トランジスタとして酸化物半導体を含むトランジスタを用いることが好ましい。

【 0 0 1 3 】

なお、本明細書等において、概略等電位と記載した場合、厳密に等電位の場合だけでなく、十分無視できる程度に電位が違っている場合も含むものとする。また、本明細書等において、電位差を概略 0 V とすると記載した場合、厳密に電位差を 0 V とする場合だけでなく、十分無視できる程度の電位差が掛かっている場合も含むものとする。

【 0 0 1 4 】

なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外しない。

10

【 0 0 1 5 】

また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。

【 0 0 1 6 】

また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

20

【 0 0 1 7 】

なお、本明細書等において、「電氣的に接続」には、「何らかの電氣的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電氣的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。

【 0 0 1 8 】

例えば、「何らかの電氣的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

30

【 発明の効果 】

【 0 0 1 9 】

開示する発明の一態様は、動画表示においても消費電力の低減が図られた液晶表示装置を提供することができる。特に、動画表示においても消費電力の低減が図られた上で、液晶の劣化を抑制することができる液晶表示装置を提供することができる。

【 図面の簡単な説明 】

【 0 0 2 0 】

【 図 1 】 開示する発明の一態様に係る液晶表示装置の動作を説明するフローチャート。

【 図 2 】 開示する発明の一態様に係る液晶表示装置を説明するブロック図。

40

【 図 3 】 開示する発明の一態様に係る液晶表示装置の動作を説明するタイミングチャート。

【 図 4 】 開示する発明の一態様に係る液晶表示装置を説明するブロック図。

【 図 5 】 開示する発明の一態様に係る液晶表示装置の動作を説明する模式図。

【 図 6 】 開示する発明の一態様に係る液晶表示装置の動作を説明するタイミングチャート。

【 図 7 】 開示する発明の一態様に係る液晶表示装置の動作を説明するタイミングチャート。

【 図 8 】 開示する発明の一態様に係る液晶表示装置の動作を説明するタイミングチャート。

50

【図 9】開示する発明の一態様に係る液晶表示装置の上面図及び断面図。

【図 10】開示する発明の一態様に係る液晶表示装置の液晶素子を説明するための断面図

。

【図 11】開示する発明の一態様に係る液晶表示装置の液晶素子を説明するための断面図

。

【図 12】開示する発明の一態様に係る液晶表示装置の液晶素子を説明するための断面図

。

【図 13】開示する発明の一態様に係る液晶表示装置を用いた電子機器を示す図。

【図 14】開示する発明の一態様に係る液晶表示装置を用いた電子機器を示す図。

【図 15】開示する発明の一態様に係る液晶表示装置を用いた電子機器を示す図。

10

【発明を実施するための形態】

【0021】

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

【0022】

なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。

20

【0023】

なお本明細書にて用いる第 1、第 2、第 3、乃至第 N（N は自然数）という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

【0024】

（実施の形態 1）

本実施の形態では、開示する発明の一態様に係る液晶表示装置および液晶表示装置の駆動方法について図 1 乃至図 8 を用いて説明する。

【0025】

まず、本実施の形態に示す液晶表示装置の駆動方法について、図 1 に示すフローチャートを参照して説明する。

30

【0026】

図 1 に示すように、本実施の形態に示す液晶表示装置は、電源の供給が開始されると、駆動回路から各画素へビデオ信号を入力していく。入力されるビデオ信号の極性は、m フレーム（m は 2 以上の自然数）の間保持されている。言い換えると、本実施の形態に示す液晶表示装置では、m フレームごとにビデオ信号の極性が反転される。ここで、m フレーム期間としては、液晶の劣化を抑制するために、例えば 1 秒程度以下とすることが好ましい。ただし、m フレーム期間はこれに限定されるものではなく、液晶素子に印加する電圧や液晶材料などに合わせて適宜設定すればよい。なお、ビデオ信号の極性は、例えば、対向電極の電位（以下、コモン電位ともよぶ）を基準に決定することができる。

40

【0027】

次いで、駆動回路から極性の反転されたビデオ信号が各画素へ入力され、m フレーム期間の後に再びビデオ信号の極性が反転されることになる。以下、m フレームごとに極性の反転を行いながら、駆動回路から各画素へ繰り返しビデオ信号が入力されて画像表示が行われる。

【0028】

従来行われていた 1 フレーム毎の反転駆動では、画素に印加する電圧レベルが大きい場合に、フレーム間の電圧レベルの大きさが変わらなくても、信号の反転によりビデオ信号の変化量が大きくなり、消費電力が大きくなっていた。これに対して本実施の形態に示す液晶表示装置の駆動方法では、m フレーム期間以上連続して同じ極性のビデオ信号を書き

50

込むことができるので、ビデオ信号の変化量を低減し、低消費電力化を図ることができる。さらに、当該液晶表示装置の駆動方法は、表示する画像が静止画でも動画でも行うことができるので、動画表示時においても消費電力の低減を図ることができる。

【0029】

上記のように駆動回路が各画素へビデオ信号を入力することにより、本実施の形態に示す液晶表示装置は、画像を表示することができる。これに対して、液晶表示装置を非表示状態とする際には、駆動回路に停止信号が入力され、上記のビデオ信号の入力サイクルが終了する。図1に示すように、停止信号が駆動回路に入力されると、駆動回路から各画素へビデオ信号ではなくリセット信号が入力される。全画素にリセット信号が入力されると、液晶表示装置への電源の供給が遮断される。

10

【0030】

ここで、停止信号とは、液晶表示装置の画像表示状態を終了させ、画像非表示状態へ移行させる信号である。例えば、リモートコントローラやボタン操作などで直接制御して発信できる信号としても良いし、ビデオ信号の元となるデータ信号などを測定して発信できる信号としても良いし、液晶表示装置に設けられるバックライトの光量などを測定して発信できる信号としても良い。

【0031】

また、リセット信号とは、各画素に入力して液晶の劣化を抑制するための信号である。ここで、液晶素子に正または負のいずれかの極性に保持された電界を長時間にわたって印加し続けると、液晶が劣化し、当該液晶素子の電気特性に異常が生じてしまう。上記のように本実施の形態に示す液晶表示装置の駆動方法では、mフレーム期間以上連続して同じ極性のビデオ信号を書き込むため、従来の1フレームごとにビデオ信号の極性を反転させる駆動方法と比較すると、長時間同じ極性に保持された電界が液晶素子に印加されることになる。

20

【0032】

そこで、本実施の形態に示す駆動方法では、停止信号の入力後画素にリセット信号を入力することにより、液晶の劣化の抑制を図っている。リセット信号としては、例えば、正の極性と負の極性で少なくとも1回以上反転させた電位を入力することが好ましい。このとき、正の極性の電位および負の極性の電位の絶対値はできるだけ大きいものとするのが好ましい。なお、リセット信号の極性も、ビデオ信号の極性と同様に、例えば、コモン電位を基準に決定することができる。つまり、リセット信号は、電位がコモン電位より高い期間と、電位がコモン電位より低い期間を少なくとも一回以上繰り返すことになる。

30

【0033】

また、このようにリセット信号として少なくとも1回以上極性を反転させて電位を入力した後、リセット信号の電位をコモン電位と概略等電位とすることが好ましい。さらに、このようにして液晶素子の電極間の電位差を概略0Vとした後、画素に設けられた液晶素子と電氣的に接続されたトランジスタをオフ状態とすることが好ましい。

【0034】

また、リセット信号の入力時は、バックライトを非点灯状態としておくことが好ましい。バックライトを非点灯状態としてリセット信号を入力することにより、リセット信号入力に伴う画像の乱れが表示されるのを防ぐことができる。上述のように停止信号をバックライトの点灯と連動させると、バックライト非点灯時にリセット信号の入力を容易に行うことができる。

40

【0035】

また、図1では液晶表示装置の電源供給の遮断の前にリセット信号を入力しているが、本発明はこれに限られるものではない。液晶表示装置の画素全体が書き換えられるタイミング、例えば、液晶表示装置の画面を暗転させる時などに上記リセット信号を入力することもできる。また、例えば当該液晶表示装置がテレビ受像器として用いられる場合、チャンネルや入力装置の切り替え時、番組がコマーシャルに切り替わる時などに上記リセット信号を入力することもできる。

50

【0036】

また、液晶表示装置が画像非表示状態の時に、タイマーで設定した時間に上記リセット信号を入力して液晶の劣化を抑制する構成とすることもできる。液晶表示装置が使用されていない特定の時間（例えば、深夜などのユーザーが通常液晶表示装置を使用しない時間など）に設定してタイマーで液晶表示装置を起動させ、上記リセット信号を入力させればよい。このとき、画像の乱れが表示されるのを防ぐため、バックライトを非点灯状態としておくことが好ましい。

【0037】

このように、リセット信号の入力を行うことにより、短い時間で極性の反転された電界が液晶素子に少なくとも1回以上印加されるので、上記のようにmフレーム期間以上連続して同じ極性のビデオ信号を書き込んでも、液晶の劣化を抑制することができる。

10

【0038】

以上のようにして、動画表示においても消費電力の低減が図られた液晶表示装置を提供することができる。特に、動画表示においても消費電力の低減が図られた上で、液晶の劣化を抑制することができる液晶表示装置を提供することができる。

【0039】

以下に本実施の形態に示す液晶表示装置の構成と駆動方法の一例について、図2乃至図8を用いて示す。

【0040】

図2に開示する発明の一態様に係る液晶表示装置100のブロック図を示す。液晶表示装置100は、表示制御信号生成回路101と、選択回路102と、表示パネル103と、を有する。

20

【0041】

表示パネル103は、ゲート線駆動回路104、ソース線駆動回路105および画素部106を有する。画素部106は、複数の画素108を有し、画素108には、少なくとも一対の電極を有する液晶素子が設けられている。ゲート線駆動回路104からゲート線109に供給される走査線信号により、ソース線110に供給されるビデオ信号の画素108への書き込みが制御される。また、ソース線駆動回路105は、デジタル/アナログ変換回路107を有することが好ましい。また、本明細書等において、駆動回路と記載する場合、ゲート線駆動回路104とソース線駆動回路105を含むものとし、さらに、表示制御信号生成回路101、選択回路102なども含める場合がある。

30

【0042】

表示パネル103には、高電源電位VDDおよび低電源電位VSSによる電源電圧、共通電位Vcom（共通電位ともいう）が供給される。

【0043】

表示制御信号生成回路101は、外部より入力される同期信号をもとに、ゲート線駆動回路104およびソース線駆動回路105を動作させるための信号を出力する回路である。

【0044】

同期信号の一例としては、水平同期信号（Hsync.）、垂直同期信号（Vsync.）、基準クロック信号（CLK）がある。

40

【0045】

ゲート線駆動回路104を動作させるための信号としては、ゲート線側スタートパルスGSP、ゲート線側クロック信号GCLK、等がある。なおゲート線側クロック信号GCLKは、位相をシフトすることで複数のゲート線側クロック信号となったものを含む。

【0046】

ソース線駆動回路105を動作させるための信号としては、ソース線側スタートパルスSSP、ソース線側クロック信号SCLK、等がある。なおソース線側クロック信号SCLKは、位相をシフトすることで複数のソース線側クロック信号となったものを含む。

【0047】

50

またソース線駆動回路105が有するデジタル/アナログ変換回路107は、外部より入力されるデータ信号data、および表示制御信号生成回路101より入力される極性反転信号POLが供給される。デジタル/アナログ変換回路107は、データ信号dataを極性反転信号POLに基づいて、アナログ値のビデオ信号に変換する。このデータ信号のアナログ値へのビデオ信号の変換は、ラダー抵抗とスイッチを組み合わせた回路で行えばよく、同時にγ補正等を行う構成とすればよい。

【0048】

なおソース線駆動回路105が有するデジタル/アナログ変換回路107は、入力される極性反転信号POLに従って、画素に出力するビデオ信号の極性が切り替え可能な回路であればよく、他の回路とすることも可能である。例えば極性反転信号POLに従って、画素に出力するビデオ信号の極性を切り替える反転アンプを用いてもよい。

10

【0049】

外部より入力されるデータ信号dataは、デジタルデータである。データ信号dataがアナログデータの場合は、デジタルデータに変換する。

【0050】

極性反転信号POLは、データ信号dataをアナログ信号であるビデオ信号(Vdataともいう)に変換する際、当該ビデオ信号をコモン電位に対して高い電位(正の極性)または低い電位(負の極性)のいずれかに切り替える信号である。

【0051】

ビデオ信号Vdataは、データ信号dataに基づいた電圧である。ビデオ信号Vdataは、ソース線110を介して各画素108の液晶素子の一方の電極に印加される電圧である。液晶素子へのビデオ信号の印加は、画素108へのビデオ信号の書き込みともいう。極性の異なるビデオ信号Vdataであっても、ビデオ信号の電位とコモン電位との差の絶対値が同じであれば、液晶表示装置に入力されるデータ信号dataは同じ値となる。なお、ビデオ信号は、ビデオ信号の電位がコモン電位よりも高い場合、液晶素子に正の極性の電圧が印加されるという。逆に、ビデオ信号の電位がコモン電位よりも低い場合、液晶素子に負の極性の電圧が印加されるという。

20

【0052】

なお画素に書き込むビデオ信号は、書き込むビデオ信号の電圧レベルから、さらに補正した電圧レベルに変更することで液晶素子の応答を速くすることができる。例えば、ビデオ信号の電圧レベルを、より大きな電圧レベルのビデオ信号に補正しておくことで、液晶素子の応答時間を短くし、素早い画像表示を行うことができる。このような補正信号を加える駆動方法は、オーバードライブ駆動とも呼ばれる。

30

【0053】

なお、表示制御信号生成回路101において、出力される極性反転信号POLの信号の反転をmフレーム期間毎に行うには、例えば、同期信号である垂直同期信号(Vsync)の周期をm周期カウントして、極性反転信号POLの信号の反転を行う構成とすればよい。具体的には、垂直同期信号の周期をカウントして得られるカウント値を表示制御信号生成回路101に出力するカウンタ回路を設ければよい。カウンタ回路が垂直同期信号のカウント値をm周期でリセットし、表示制御信号生成回路101が当該リセットに従って、極性反転信号POLの電位のHレベルとLレベルの切り替えを行う構成とすればよい。

40

【0054】

また、表示制御信号生成回路101は、液晶表示装置100を非表示状態とする際には、外部より入力される停止信号(STP)に従って、極性反転信号RPOLを出力する。ここで、停止信号STPが表示制御信号生成回路101に入力されると、極性反転信号POLの出力は停止され、その代わりに極性反転信号RPOLが出力される。

【0055】

また、選択回路102は、停止信号STPに従って、データ信号dataまたはリセットデータ信号Rdataを選択して、デジタル/アナログ変換回路107に出力する。停

50

止信号 S T P が入力されていないときは、選択回路 1 0 2 はデータ信号 d a t a を出力し、停止信号 S T P が入力されると、選択回路 1 0 2 はリセットデータ信号 R d a t a を出力する。ここで、リセットデータ信号 R d a t a は、データ信号 d a t a と同様にデジタルデータである。

【 0 0 5 6 】

デジタル / アナログ変換回路 1 0 7 に出力されたリセットデータ信号 R d a t a は、極性反転信号 R P O L に従って、アナログ値のリセット信号 (V r e s と呼ぶ) に変換される。つまり、極性反転信号 R P O L は、リセットデータ信号 R d a t a をアナログ信号であるリセット信号 V r e s に変換する際、当該リセット信号をコモン電位に対して高い電位 (正の極性) または低い電位 (負の極性) のいずれかに切り替える信号である。

10

【 0 0 5 7 】

画像表示時には、垂直同期信号 (V s y n c .) に応じて表示制御信号生成回路 1 0 1 から極性反転信号 P O L が出力され、選択回路 1 0 2 から出力されたデータ信号 d a t a をデジタル / アナログ変換回路 1 0 7 で極性反転信号 P O L に応じてビデオ信号 V d a t a に変化する。これに対して、画像を非表示とする際には、停止信号 S T P に応じて表示制御信号生成回路 1 0 1 から極性反転信号 R P O L が出力され、選択回路 1 0 2 から出力されたリセットデータ信号 R d a t a をデジタル / アナログ変換回路 1 0 7 で極性反転信号 R P O L に応じてリセット信号 V r e s に変化する。

【 0 0 5 8 】

図 3 (A) は、液晶表示装置 1 0 0 の画像表示時における、表示制御信号生成回路 1 0 1、選択回路 1 0 2、および表示パネル 1 0 3 に入出力される信号を模式的に示したタイミングチャート図である。

20

【 0 0 5 9 】

図 3 (A) に示すタイミングチャート図では、垂直同期信号 (V s y n c .)、データ信号 (d a t a)、極性反転信号 P O L の波形を模式的に示している。また、図 3 (A) に示すタイミングチャート図では、横軸を時間、縦軸を画素の液晶素子に印加するビデオ信号 V d a t a の電圧レベルとして示している。

【 0 0 6 0 】

図 3 (A) に示すタイミングチャート図では、垂直同期信号の H レベルの周期に同期して、データ信号が 1 フレーム目乃至 m (m は 2 以上の自然数) フレーム目で連続して供給されている。極性反転信号 P O L は、垂直同期信号の H レベルをカウントして m 回ごとに信号の反転を行う。そして極性反転信号 P O L を m フレーム毎に反転した信号とすることができる。

30

【 0 0 6 1 】

極性反転信号 P O L の反転に従って正の極性または負の極性に反転されたビデオ信号は、コモン電位に対する電圧レベルとして、各画素に書き込まれる。図 3 (A) に示すように、本実施の形態の構成では、m フレーム期間連続して、同じ極性の反転状態を保持して動作をさせることができる。

【 0 0 6 2 】

通常、表示素子に液晶素子を用いる表示装置では、ゲートライン反転駆動、ソースライン反転駆動、フレーム反転駆動、ドット反転駆動といった、1 フレーム期間毎に正負の極性を交互に表示素子に与える反転駆動を行っている。しかしながら、液晶素子に印加するビデオ信号の電圧レベルが大きい場合に反転駆動を行うと、表示素子に印加する電圧レベルの大きさが変わらなくても、信号の反転によりビデオ信号の変化量が大きくなり、消費電力が大きくなる。消費電力の増大は、駆動周波数の大きい駆動の場合に特に顕著になる。

40

【 0 0 6 3 】

一方で図 3 (A) に示す例では、m フレーム期間以上連続して、同じ極性のビデオ信号の印加により書き込みをすることができる。そのため、1 フレーム期間毎に反転駆動を行っていた場合に、反転駆動に伴うビデオ信号の変化量が大きくなっていた問題を低減する

50

ことができ、低消費電力化を図ることができる。

【0064】

なお、図3(A)に示したように本実施の形態で示す構成では、mフレーム期間毎に反転駆動している。そのためmフレーム目から(m+1)フレーム目、および2mフレーム目から(2m+1)フレーム目では、ビデオ信号の変化が大きくなってしまふ。これに対して、mフレーム目から(m+1)フレーム目、および2mフレーム目から(2m+1)フレーム目では、ビデオ信号をコモン電位Vcomと概略等電位とするブランク期間を設ける構成とすることにより、ビデオ信号の変化を小さくすることができる。これによりさらなる消費電力の低減を図ることができる。

【0065】

また、図3(B)は、液晶表示装置100の画像を非表示にする際の、表示制御信号生成回路101、選択回路102、および表示パネル103に入出力される信号を模式的に示したタイミングチャート図である。

【0066】

図3(B)に示すタイミングチャート図では、停止信号(STP)、リセットデータ信号(Rdata)、極性反転信号RPOLの波形を模式的に示している。また、図3(B)に示すタイミングチャート図では、横軸を時間、縦軸を画素の液晶素子に印加するリセット信号Vresの電圧レベルとして示している。

【0067】

図3(B)に示すタイミングチャート図では、停止信号STPのHレベルが入力されると、リセットデータ信号がR1フレーム目およびR2フレーム目に入力される。ここでR1フレーム目は停止信号STPが入力されてから1フレーム目を指し、R2フレーム目は停止信号STPが入力されてから2フレーム目を指す。極性反転信号RPOLは、R1フレーム目とR2フレーム目で反転しており、図3(B)では、極性反転信号RPOLは、R1フレーム目で正の極性、R2フレーム目で負の極性となる。

【0068】

極性反転信号RPOLに従って正の極性または負の極性に反転されたりリセット信号Vresは、コモン電位Vcomに対する電圧レベルとして、各画素に書き込まれる。図3(B)では、リセット信号Vresは、R1フレーム目で正の極性、R2フレーム目で負の極性となる。このとき、電圧レベルの絶対値はできるだけ大きく、例えば、ビデオ信号の電圧レベルの絶対値の最大値と同程度にすることが好ましい。また、R1フレーム目のリセット信号Vresの極性は、停止信号STPが入力されたときのビデオ信号Vdataの極性に対して、反転させた極性としてすることが好ましい。このようにリセット信号Vresをすべての画素に入力した後、高電源電位VDDの供給を遮断すればよい。

【0069】

このように、リセット信号Vresの入力を行うことにより、上記のようにmフレーム期間以上連続して同じ極性のビデオ信号を書き込んでも、液晶の劣化を抑制することができる。従って、動画表示においても消費電力の低減が図られた上で、液晶の劣化を抑制することができる液晶表示装置を提供することができる。

【0070】

なお、図3(B)では、リセット信号を、R1フレーム目とR2フレーム目の2フレームで正の極性と負の極性の電位をそれぞれ印加しているが、これに限られることなく、3フレーム以上、電位の極性を反転させながら、リセット信号を入力させる構成としても良い。また、停止信号STPが入力されたときのビデオ信号Vdataの電位の極性と反転させた極性の電位のリセット信号を1フレーム分だけ入力させる構成とすることも可能である。

【0071】

また、図3(B)において、R1フレーム目、R2フレーム目の長さは、図3(A)に示す1フレーム期間と同等であるが、本実施の形態に示す液晶表示装置はこれに限られるものではなく、R1フレーム目、R2フレーム目またはR3フレーム目以降の長さを1フ

10

20

30

40

50

レーン期間以上としてもよい。

【0072】

また、このようにリセット信号 V_{res} として少なくとも1回以上極性を反転させて電位を入力した後、リセット信号 V_{res} の電位をコモン電位 V_{com} と概略等電位とすることが好ましい。例えば、図3(B)において、R2フレーム目の次にリセット信号の電圧レベルがコモン電位 V_{com} となるR3フレーム目を設ける構成とすればよい。さらに、このようにして液晶素子の電極間の電位差を概略0Vとした後、画素に設けられた液晶素子と電氣的に接続されたトランジスタをオフ状態とすることが好ましい。

【0073】

次いで、図2で示した表示パネル103の構成について、具体的な構成例を示し、本実施の形態の効果について詳述する。

10

【0074】

図4は、図2で示した表示パネル103が有するゲート線駆動回路104、ソース線駆動回路105および画素部106の構成を具体的に示したものである。

【0075】

ゲート線駆動回路104は、シフトレジスタ回路201を有する。ソース線駆動回路105は、シフトレジスタ回路202、デジタル/アナログ変換回路107およびアナログスイッチ203を有する。

【0076】

図4で画素部106は、3行3列の画素108を有する構成を一例として示している。画素108は、それぞれトランジスタ204、容量素子205、および液晶素子206を有する。トランジスタ204は、ゲートがゲート線109に接続され、ソースまたはドレインの一方がソース線110に接続されている。

20

【0077】

トランジスタ204としては、オフ状態における電流（オフ電流）が低いトランジスタを用いることが好ましく、例えば、酸化物半導体を用いたトランジスタを用いることが好ましい。このようなトランジスタをトランジスタ204として用いることにより、容量素子205および液晶素子206からトランジスタ204を介して電荷が漏れにくくなるので、液晶素子206に加える電圧を長時間保持することができる。これにより、液晶表示装置100の表示画像の保持特性を高くすることができる。

30

【0078】

一方、このようにトランジスタ204としてオフ電流の低いトランジスタを用いると、液晶表示装置100の電源をオフ状態とした後も、トランジスタ204と接続される液晶素子206の電圧が保持されてしまい、極性が保持された電界が液晶に長時間印加されて液晶が劣化するおそれがある。これに対して上述のように、リセット信号の入力の際に、少なくとも1回以上極性を反転させて電位を入力した後、リセット信号 V_{res} の電位をコモン電位 V_{com} と概略等電位にしてトランジスタ204をオフ状態とすることにより、極性が保持された電界が液晶に長時間印加されるのを抑制することができる。

【0079】

また、上述のように液晶表示装置100の電源がオフ状態の時に、タイマーで設定した時間に液晶表示装置100を起動させて、上記リセット信号を入力する構成とすることが好ましい。これにより、液晶表示装置100の電源をオフ状態としたときに液晶素子206の電圧が保持されていてもタイマーで設定した時刻に液晶の状態を電界がかかっていない状態にすることができる。

40

【0080】

図4において、ゲート線駆動回路104が有するシフトレジスタ回路201は、ゲート線側スタートパルス GSP 、ゲート線側クロック信号 $GCLK$ が入力される。シフトレジスタ回路201は、1～3行目にあるゲート線109に対して選択信号 $Gout1 \sim Gout3$ により順番にHレベルの信号を出力して、トランジスタ204の導通状態を制御することができる。

50

【 0 0 8 1 】

図 4 において、ソース線駆動回路 1 0 5 が有するデジタル / アナログ変換回路 1 0 7 は、画像表示時には、データ信号 $d a t a$ 、および極性反転信号 $P O L$ に応じて生成されるビデオ信号 $V d a t a$ を出力する。また、画像を非表示状態にする際には、リセットデータ信号 $R d a t a$ 、および極性反転信号 $R P O L$ に応じて生成されるリセット信号 $V r e s$ を出力する。ビデオ信号 $V d a t a$ およびリセット信号 $V r e s$ は、アナログスイッチ 2 0 3 が導通状態となることで、ソース線 1 1 0 を介して画素 1 0 8 の容量素子 2 0 5 および液晶素子 2 0 6 に書き込まれる。

【 0 0 8 2 】

図 4 において、ソース線駆動回路 1 0 5 が有するシフトレジスタ回路 2 0 2 は、ソース線側スタートパルス $S S P$ 、ソース線側クロック信号 $S C L K$ が入力される。シフトレジスタ回路 2 0 2 は、1 ~ 3 列目にあるアナログスイッチ 2 0 3 に対して選択信号 $S o u t 1 \sim S o u t 3$ により順番に H レベルの信号を出力し、アナログスイッチ 2 0 3 の導通状態を制御することができる。

10

【 0 0 8 3 】

次いで図 5 (A) に示した画素部の模式図および図 5 (B) に示したデータ信号に基づく正または負の極性によるビデオ信号をもとにして、複数のフレーム期間にわたる本発明の駆動方法の具体的な動作の一例について説明する。

【 0 0 8 4 】

図 5 (A) に示す図は、画像表示時の 1 フレーム目、2 フレーム目、 m フレーム目および $(m + 1)$ フレーム目、画像を非表示にする時の $R 1$ フレーム目、 $R 2$ フレーム目および $R 3$ フレーム目に、3 行 3 列の画素部に入力されるデータ信号の模式図である。ここで、 $R 1$ フレーム目は停止信号 $S T P$ が入力されてから 1 フレーム目を指し、 $R 2$ フレーム目は 2 フレーム目を、 $R 3$ フレーム目は 3 フレーム目を指す。

20

【 0 0 8 5 】

図 5 (A) の 1 フレーム目では、1 行 1 列目の画素 2 1 1、2 行 1 列目の画素 2 2 1 および 3 行 1 列目の画素 2 3 1 にはデータ信号として " V_A " を、1 行 2 列目の画素 2 1 2、2 行 2 列目の画素 2 2 2 および 3 行 2 列目の画素 2 3 2 にはデータ信号として " V_B " を、1 行 3 列目の画素 2 1 3、2 行 3 列目の画素 2 2 3 および 3 行 3 列目の画素 2 3 3 にはデータ信号として " V_C " を入力する例を示している。

30

【 0 0 8 6 】

また図 5 (A) で示したデータ信号 " V_A "、" V_B " および " V_C " を、ビデオ信号の電圧レベルの大きさとする、 $| V_A |$ 、 $| V_B |$ 、 $| V_C |$ と表すことができる。また説明のため、 $| V_A |$ 、 $| V_B |$ 、 $| V_C |$ の大小関係を一例として表すと、 $| V_C | < | V_B | < | V_A |$ となる。極性反転信号 $P O L$ が H レベル ($P O L_H$) の場合、図 5 (B) に示すようにビデオ信号は、" V_A "、" V_B " および " V_C " として表記でき、正の極性のビデオ信号を書き込むとして説明をすることができる。また、極性反転信号 $P O L$ が L レベル ($P O L_L$) の場合、図 5 (B) に示すようにビデオ信号は、" $- V_A$ "、" $- V_B$ " および " $- V_C$ " として表記でき、負の極性のビデオ信号を書き込むとして説明をすることができる。なお図 5 (B) に示すように、" V_A "、" V_B " および " V_C " と、" $- V_A$ "、" $- V_B$ " および " $- V_C$ " とのビデオ信号は、コモン電位 V_{com} を挟んで対称となる同じ大きさである。

40

【 0 0 8 7 】

また、図 5 (A) において、2 フレーム目では、画素 2 1 1、画素 2 2 1 および画素 2 3 1 に " V_B " を、画素 2 1 2、画素 2 2 2 および画素 2 3 2 に " V_C " を、画素 2 1 3、画素 2 2 3 および画素 2 3 3 に " V_A " をデータ信号として入力している。

【 0 0 8 8 】

また、図 5 (A) において、 m フレーム目では、画素 2 1 1、画素 2 2 1 および画素 2 3 1 に " V_C " を、画素 2 1 2、画素 2 2 2 および画素 2 3 2 に " V_A " を、画素 2 1 3、画素 2 2 3 および画素 2 3 3 に " V_B " をデータ信号として入力している。

50

【 0 0 8 9 】

また、図 5 (A) において、(m + 1) フレーム目では、画素 2 1 1、画素 2 2 1 および画素 2 3 1 に " V_B " を、画素 2 1 2、画素 2 2 2 および画素 2 3 2 に " V_C " を、画素 2 1 3、画素 2 2 3 および画素 2 3 3 に " V_A " をデータ信号として入力している。

【 0 0 9 0 】

また、図 5 (A) において、R 1 フレーム目では、すべての画素に " V_A " をデータ信号として入力しており、R 2 フレーム目でも同様に、すべての画素に " V_A " をデータ信号として入力している。また、図 5 (A) において、R 3 フレーム目では、すべての画素にコモン電位 V_{com} に対応する " V_{c.o.m} " をデータ信号として入力している。

【 0 0 9 1 】

図 6 は、図 5 (A) で示した画像表示時の画素部へのデータ信号の入力をもとにしたタイミングチャート図である。図 6 に示すタイミングチャート図では、1 フレーム目、2 フレーム目、m フレーム目および (m + 1) フレーム目における、選択信号 G o u t 1 ~ G o u t 3、選択信号 S o u t 1 ~ S o u t 3、データ信号 d a t a、極性反転信号 P O L、およびビデオ信号 V d a t a を示している。なお図 6 に示すタイミングチャート図では、点順次駆動として説明を行うが、線順次駆動とする構成であってもよい。

【 0 0 9 2 】

図 6 に示すタイミングチャート図では、図 3 (A) で説明したように、極性反転信号 P O L の信号の反転を m フレーム期間毎に行う構成とすることができる。そのため、本実施の形態におけるビデオ信号 V d a t a を、m フレーム期間連続して、同じ極性のビデオ信号として動作させることができる。そのため、1 フレーム期間毎に反転駆動を行っていた場合に、反転駆動に伴うビデオ信号の変化量が大きくなっていた問題を低減することができる、低消費電力化を図ることができる。

【 0 0 9 3 】

次いで図 7 では、図 6 で示したタイミングチャート図において、画素部における 1 列目のビデオ信号の変化について抜き出して説明する。

【 0 0 9 4 】

図 7 (A) に示す図は、図 6 における期間 T 1 および T 2 でのビデオ信号の変化について抜き出して示した模式図である。また図 7 (B) に示す図は、図 6 に示すタイミングチャートに対して 1 フレーム毎に極性反転信号 P O L を反転させる構成とした場合の、図 6 における期間 T 1 および T 2 に対応する期間 T 1 R および T 2 R でのビデオ信号の変化について抜き出して示した模式図である。つまり、図 7 (B) においては、期間 T 1 R と期間 T 2 R でビデオ信号の極性が反転されている。

【 0 0 9 5 】

図 7 (A) に示す期間 T 1 は、1 フレーム目の 1 行目の各列におけるビデオ信号を表すものである。また図 7 (A) に示す期間 T 2 は、2 フレーム目の 1 行目の各列におけるビデオ信号を表すものである。また図 7 (B) に示す期間 T 1 R は、1 フレーム目の 1 行目の各列におけるビデオ信号を表すものである。また図 7 (B) に示す期間 T 2 R は、2 フレーム目の 1 行目の各列におけるビデオ信号を表すものである。なお図 7 (A) および図 7 (B) では、期間 T 1 と期間 T 2 と、期間 T 1 R と期間 T 2 R との、同じ列でのビデオ信号に着目し、両者の変化について矢印で指し示している。

【 0 0 9 6 】

図 7 (A) における、1 行の各列の 1 フレーム目と 2 フレーム目との間におけるビデオ信号の差を列挙すると、1 列目では $|V_A - V_B|$ であり、2 列目では $|V_B - V_C|$ であり、3 列目では $|V_C - V_A|$ である。また、図 7 (B) における、1 行の各列の 1 フレーム目と 2 フレーム目との間におけるビデオ信号の差を列挙すると、1 列目では $|V_A + V_B|$ であり、2 列目では $|V_B + V_C|$ であり、3 列目では $|V_C + V_A|$ である。

【 0 0 9 7 】

図 7 (A) と図 7 (B) とで、同じ列でのビデオ信号に着目すると、電圧の変化が大きいのは、図 7 (B) に示した 1 フレーム毎に極性反転信号 P O L を反転させて、フレーム

10

20

30

40

50

反転駆動とした場合である。一方で図7(A)に示した極性反転信号POLの信号の反転をmフレーム期間毎に行う構成とした場合は、同じ列でのビデオ信号の変化が小さい。従って図7(A)の場合、画素に書き込むビデオ信号の充放電に要する消費電力を小さくすることができる。

【0098】

従って、動画表示においても消費電力の低減が図られた液晶表示装置を提供することができる。

【0099】

図8は、図5(A)で示した画像を非表示にする際の画素部へのデータ信号の入力をもとにしたタイミングチャート図である。図8に示すタイミングチャート図では、R1フレーム目、R2フレーム目およびR3フレーム目における、選択信号Gout1~Gout3、選択信号Sout1~Sout3、リセットデータ信号Rdata、極性反転信号R POL、およびリセット信号Vresを示している。なお図8に示すタイミングチャート図においても、点順次駆動として説明を行うが、線順次駆動とする構成であってもよい。

10

【0100】

図8に示すタイミングチャート図では、図3(B)で説明したように、極性反転信号R POLの電位の反転をR1フレーム目とR2フレーム目の間で行う。これにより、R1フレーム目では、リセット信号Vresとして電位 V_A が入力され、R2フレーム目ではリセット信号Vresとして電位 $-V_A$ が入力される。このように、リセット信号Vresの入力を行うことにより、図6に示すようにmフレーム期間以上連続して同じ極性のビデオ信号を書き込んでも、液晶の劣化を抑制することができる。また、リセット信号Vresの電位を、このようにビデオ信号Vdataの電圧レベルの絶対値の最大値と同程度にすることにより、強い電界を反転して液晶素子に印加することができるので、より液晶素子の劣化を抑制することができる。

20

【0101】

また、R3フレーム目でリセット信号Vresとして、“Vcom”のデータ信号に対応するコモン電位Vcomを入力する。このようにして液晶素子の電極間の電位差を概略0Vとした後、画素に設けられた液晶素子206と電気的に接続されたトランジスタ204をオフ状態とすることにより、極性が保持された電界が液晶に長時間印加されるのを抑制することができる。

30

【0102】

以上のようにして、動画表示においても消費電力の低減が図られた上で、液晶の劣化を抑制することができる液晶表示装置を提供することができる。

【0103】

また本実施の形態では、フレーム反転駆動を行う液晶表示装置を例に挙げて説明したが、他の構成としてもよい。例えば、ゲートライン反転駆動、ソースライン反転駆動またはドット反転駆動などを行う液晶表示装置としてもよい。

【0104】

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせる用いることができる。

40

【0105】

(実施の形態2)

本実施の形態では、表示装置の外観及び断面等を示し、その構成について説明する。本実施の形態では、表示素子として液晶素子を用いた例をあげて説明する。

【0106】

なお液晶表示装置とは、コネクタ、例えばFPC(Flexible printed circuit)もしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TCPの先にプリント配線板が設けられたモジュール、または表示素子にCOG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジュールも全て液晶表示装置に含むものとする。

50

【 0 1 0 7 】

液晶表示装置の外観及び断面について、図 9 (A 1) (A 2) (B) を用いて説明する。図 9 (A 1) (A 2) は、トランジスタ 4 0 1 0、4 0 1 1、及び液晶素子 4 0 1 3 を、第 1 の基板 4 0 0 1 と第 2 の基板 4 0 0 6 との間にシール材 4 0 0 5 によって封止した、パネルの平面図であり、図 9 (B) は、図 9 (A 1) (A 2) の M - N における断面図に相当する。

【 0 1 0 8 】

第 1 の基板 4 0 0 1 上に設けられた画素部 4 0 0 2 と、ゲート線駆動回路 4 0 0 4 とを囲むようにして、シール材 4 0 0 5 が設けられている。また画素部 4 0 0 2 と、ゲート線駆動回路 4 0 0 4 の上に第 2 の基板 4 0 0 6 が設けられている。よって画素部 4 0 0 2 と、ゲート線駆動回路 4 0 0 4 とは、第 1 の基板 4 0 0 1 とシール材 4 0 0 5 と第 2 の基板 4 0 0 6 とによって、液晶層 4 0 0 8 と共に封止されている。また第 1 の基板 4 0 0 1 上のシール材 4 0 0 5 によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成されたソース線駆動回路 4 0 0 3 が実装されている。

10

【 0 1 0 9 】

また、図 9 では図示しないが、光源として画素に光を照射するバックライトを適宜設けることができる。ここで、バックライトは、上記リセット信号の入力時に非点灯状態とすることが好ましい。これにより、リセット信号入力に伴う画像の乱れが表示されるのを防ぐことができる。また、図 9 では図示しないが、設定した時間に前記液晶表示装置を起動させるタイマーを適宜設けることができる。ここで、当該タイマーは、液晶表示装置が使用されていない特定の時間（例えば、深夜などのユーザーが通常液晶表示装置を使用しない時間など）に設定して液晶表示装置を起動させ、上記リセット信号を入力させればよい。また、位相差板、反射防止膜などの光学フィルムなどは適宜設けることができる。また、カラーフィルタ層として機能する着色層を設けることができる。

20

【 0 1 1 0 】

なお、別途形成した駆動回路の接続方式は、特に限定されるものではなく、COG方式、ワイヤボンディング方式、或いはTAB方式などを用いることができる。図 9 (A 1) は、COG方式によりソース線駆動回路 4 0 0 3 を実装する例であり、図 9 (A 2) は、TAB方式によりソース線駆動回路 4 0 0 3 を実装する例である。

30

【 0 1 1 1 】

また第 1 の基板 4 0 0 1 上に設けられた画素部 4 0 0 2 と、ゲート線駆動回路 4 0 0 4 は、トランジスタを複数有しており、図 9 (B) では、画素部 4 0 0 2 に含まれるトランジスタ 4 0 1 0 と、ゲート線駆動回路 4 0 0 4 に含まれるトランジスタ 4 0 1 1 とを例示している。トランジスタ 4 0 1 0、4 0 1 1 上には絶縁層 4 0 2 0、4 0 2 1 が設けられている。

【 0 1 1 2 】

トランジスタ 4 0 1 0、4 0 1 1 は、非晶質、微結晶、多結晶または単結晶である、シリコン又はゲルマニウムなどの薄膜の半導体を半導体層に適用することができる。或いは、トランジスタ 4 0 1 0、4 0 1 1 は、酸化物半導体を半導体層に適用することができる。本実施の形態において、トランジスタ 4 0 1 0、4 0 1 1 は n チャネル型トランジスタである。酸化物半導体を半導体層に適用することで、オフ電流の極めて低いトランジスタを画素のスイッチング素子に用いることができる。この場合、一度画素に書き込んだビデオ電圧の変動が小さいため、表示品位の向上を図ることができる。

40

【 0 1 1 3 】

ここで、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体（purified OS）は、i 型（真性半導体）又は i 型に限りなく近い。そのため、高純度化された酸化物半導体を半導体層に有するトランジスタは、オフ電流が極めて小さく、信頼性が高い。

【 0 1 1 4 】

50

具体的に、高純度化された酸化物半導体膜にチャネル形成領域を有するトランジスタのオフ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が $1 \times 10^6 \mu\text{m}$ でチャネル長が $10 \mu\text{m}$ の素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が 1V から 10V の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち $1 \times 10^{-13}\text{A}$ 以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で規格化したオフ電流は、 $100\text{zA}/\mu\text{m}$ 以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が 3V の場合に、数十 $\text{yA}/\mu\text{m}$ という、さらに小さいオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。

10

20

30

40

50

【0115】

なお、トランジスタ 4010、4011 の半導体層として酸化物半導体膜を用いる場合、酸化物半導体としては、少なくともインジウム（ In ）あるいは亜鉛（ Zn ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（ Ga ）を有することが好ましい。また、スタビライザーとしてスズ（ Sn ）を有することが好ましい。また、スタビライザーとしてハフニウム（ Hf ）を有することが好ましい。また、スタビライザーとしてアルミニウム（ Al ）を有することが好ましい。また、スタビライザーとしてジルコニウム（ Zr ）を含むことが好ましい。

【0116】

酸化物半導体の中でも $\text{In}-\text{Ga}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Sn}-\text{Zn}$ 系酸化物などは、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、上記 $\text{In}-\text{Ga}-\text{Zn}$ 系酸化物は、ガラス基板上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。

【0117】

また、他のスタビライザーとして、ランタノイドである、ランタン（ La ）、セリウム（ Ce ）、プラセオジウム（ Pr ）、ネオジウム（ Nd ）、サマリウム（ Sm ）、ユウロピウム（ Eu ）、ガドリニウム（ Gd ）、テルビウム（ Tb ）、ジスプロシウム（ Dy ）、ホルミウム（ Ho ）、エルビウム（ Er ）、ツリウム（ Tm ）、イッテルビウム（ Yb ）、ルテチウム（ Lu ）のいずれか一種または複数種を含んでいてもよい。

【0118】

例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、二元系金属の酸化物である $\text{In}-\text{Zn}$ 系酸化物、 $\text{Sn}-\text{Zn}$ 系酸化物、 $\text{Al}-\text{Zn}$ 系酸化物、 $\text{Zn}-\text{Mg}$ 系酸化物、 $\text{Sn}-\text{Mg}$ 系酸化物、 $\text{In}-\text{Mg}$ 系酸化物、 $\text{In}-\text{Ga}$ 系酸化物、三元系金属の酸化物である $\text{In}-\text{Ga}-\text{Zn}$ 系酸化物（ IGZO とも表記する）、 $\text{In}-\text{Al}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Sn}-\text{Zn}$ 系酸化物、 $\text{Sn}-\text{Ga}-\text{Zn}$ 系酸化物、 $\text{Al}-\text{Ga}-\text{Zn}$ 系酸化物、 $\text{Sn}-\text{Al}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Hf}-\text{Zn}$ 系酸化物、 $\text{In}-\text{La}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Pr}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Nd}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Sm}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Eu}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Gd}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Tb}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Dy}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Ho}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Er}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Tm}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Yb}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Lu}-\text{Zn}$ 系酸化物、四元系金属の酸化物である $\text{In}-\text{Sn}-\text{Ga}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Hf}-\text{Ga}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Al}-\text{Ga}-\text{Zn}$ 系酸化物、 $\text{In}-\text{Sn}-\text{Al}-\text{Zn}$ 系酸化

物、In - Sn - Hf - Zn系酸化物、In - Hf - Al - Zn系酸化物を用いることができる。

【0119】

なお、例えば、In - Ga - Zn系酸化物とは、InとGaとZnを含む酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素を含んでいてもよい。In - Ga - Zn系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。

【0120】

例えば、In : Ga : Zn = 1 : 1 : 1 (= 1 / 3 : 1 / 3 : 1 / 3)あるいはIn : Ga : Zn = 2 : 2 : 1 (= 2 / 5 : 2 / 5 : 1 / 5)の原子比のIn - Ga - Zn系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、In : Sn : Zn = 1 : 1 : 1 (= 1 / 3 : 1 / 3 : 1 / 3)、In : Sn : Zn = 2 : 1 : 3 (= 1 / 3 : 1 / 6 : 1 / 2)あるいはIn : Sn : Zn = 2 : 1 : 5 (= 1 / 4 : 1 / 8 : 5 / 8)の原子比のIn - Sn - Zn系酸化物やその組成の近傍の酸化物を用いるとよい。

10

【0121】

例えば、In - Sn - Zn系酸化物では比較的容易に高い移動度が得られる。しかしながら、In - Ga - Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。

【0122】

なお、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態を有する酸化物半導体膜を、トランジスタに用いることができる。好ましくは、酸化物半導体膜は、CAAC - OS (C Axis Aligned Crystalline Oxide Semiconductor) 膜とする。

20

【0123】

以下では、酸化物半導体膜の構造について説明する。

【0124】

酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、CAAC - OS (C Axis Aligned Crystalline Oxide Semiconductor) 膜などをいう。

30

【0125】

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。

【0126】

微結晶酸化物半導体膜は、例えば、1 nm以上10 nm未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。

【0127】

CAAC - OS膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が100 nm未満の立方体内に収まる大きさである。従って、CAAC - OS膜に含まれる結晶部は、一辺が10 nm未満、5 nm未満または3 nm未満の立方体内に収まる大きさの場合も含まれる。CAAC - OS膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、CAAC - OS膜について詳細な説明を行う。

40

【0128】

CAAC - OS膜を透過型電子顕微鏡（TEM : Transmission Electron Microscope）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、C

50

A A C - O S 膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

【 0 1 2 9 】

C A A C - O S 膜を、試料面と概略平行な方向から T E M によって観察（断面 T E M 観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、C A A C - O S 膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、C A A C - O S 膜の被形成面または上面と平行に配列する。

【 0 1 3 0 】

一方、C A A C - O S 膜を、試料面と概略垂直な方向から T E M によって観察（平面 T E M 観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

10

【 0 1 3 1 】

本明細書において、「平行」とは、二つの直線が -10° 以上 10° 以下の角度で配置されている状態をいう。従って、 -5° 以上 5° 以下の場合も含まれる。また、「垂直」とは、二つの直線が 80° 以上 100° 以下の角度で配置されている状態をいう。従って、 85° 以上 95° 以下の場合も含まれる。

【 0 1 3 2 】

断面 T E M 観察および平面 T E M 観察より、C A A C - O S 膜の結晶部は配向性を有していることがわかる。

【 0 1 3 3 】

C A A C - O S 膜に対し、X 線回折（X R D : X - R a y D i f f r a c t i o n ）装置を用いて構造解析を行うと、例えば InGaZnO_4 の結晶を有する C A A C - O S 膜の out - o f - p l a n e 法による解析では、回折角（ 2θ ）が 31° 近傍にピークが現れる場合がある。このピークは、 InGaZnO_4 の結晶の（0 0 9）面に帰属されることから、C A A C - O S 膜の結晶が c 軸配向性を有し、c 軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

20

【 0 1 3 4 】

一方、C A A C - O S 膜に対し、c 軸に概略垂直な方向から X 線を入射させる in - p l a n e 法による解析では、 2θ が 56° 近傍にピークが現れる場合がある。このピークは、 InGaZnO_4 の結晶の（1 1 0）面に帰属される。 InGaZnO_4 の単結晶酸化物半導体膜であれば、 2θ を 56° 近傍に固定し、試料面の法線ベクトルを軸（ ϕ 軸）として試料を回転させながら分析（ ϕ スキャン）を行うと、（1 1 0）面と等価な結晶面に帰属されるピークが 6 本観察される。これに対し、C A A C - O S 膜の場合は、 2θ を 56° 近傍に固定して ϕ スキャンした場合でも、明瞭なピークが現れない。

30

【 0 1 3 5 】

以上のことから、C A A C - O S 膜では、異なる結晶部間では a 軸および b 軸の配向は不規則であるが、c 軸配向性を有し、かつ c 軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面 T E M 観察で確認された層状に配列した金属原子の各層は、結晶の a b 面に平行な面である。

【 0 1 3 6 】

なお、結晶部は、C A A C - O S 膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶の c 軸は、C A A C - O S 膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、C A A C - O S 膜の形状をエッチングなどによって変化させた場合、結晶の c 軸が C A A C - O S 膜の被形成面または上面の法線ベクトルと平行にならないこともある。

40

【 0 1 3 7 】

また、C A A C - O S 膜中の結晶化度が均一でなくてもよい。例えば、C A A C - O S 膜の結晶部が、C A A C - O S 膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、C A A C - O S 膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部

50

分的に結晶化度の異なる領域が形成されることもある。

【0138】

なお、 InGaZnO_4 の結晶を有するCAAC-OS膜のout-of-plane法による解析では、 2θ が 31° 近傍のピークの他に、 2θ が 36° 近傍にもピークが現れる場合がある。 2θ が 36° 近傍のピークは、CAAC-OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC-OS膜は、 2θ が 31° 近傍にピークを示し、 2θ が 36° 近傍にピークを示さないことが好ましい。

【0139】

CAAC-OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

10

【0140】

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、CAAC-OS膜のうち、二種以上を有する積層膜であってもよい。

【0141】

また、液晶素子4013が有する画素電極層4030は、トランジスタ4010と接続されている。そして液晶素子4013の対向電極層4031は第2の基板4006上に形成されている。画素電極層4030と対向電極層4031と液晶層4008とが重なっている部分が、液晶素子4013に相当する。なお、画素電極層4030、対向電極層4031はそれぞれ配向膜として機能する絶縁層4032、4033が設けられ、絶縁層4032、4033を介して液晶層4008を挟持している。

20

【0142】

なお、第1の基板4001、第2の基板4006としては、透光性基板を用いることができ、ガラス、セラミックス、プラスチックを用いることができる。プラスチックとしては、FRP(Fiber glass-Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。

【0143】

また構造体4035は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層4030と対向電極層4031との間の距離(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いても良い。また、対向電極層4031は、トランジスタ4010と同一基板上に設けられるコモン電位線と接続される。コモンコンタクト部を用いて、一对の基板間に配置される導電性粒子を介して対向電極層4031とコモン電位線とを接続することができる。なお、導電性粒子はシール材4005に含有させることができる。

30

【0144】

なお液晶素子の電極の構造は、液晶素子の表示モードによって、適宜変更可能である。

【0145】

また、液晶表示装置では、基板の外側(視認側)に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。

40

【0146】

トランジスタ4010及びトランジスタ4011は、半導体層の他、ゲート絶縁層、ゲート電極層、及び配線層(ソース配線層や容量配線層など)で構成される。

【0147】

また、トランジスタ4010及びトランジスタ4011上には、絶縁層4020が形成されている。絶縁層4020は、一例としてRFスパッタ法により窒化珪素膜を形成する。

【0148】

50

また、平坦化絶縁膜として絶縁層 4021 を形成する。絶縁層 4021 としては、ポリイミド、アクリル、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料 (low-k 材料)、シロキサン系樹脂、PSG (リンガラス)、BPSG (リンボロンガラス) 等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層 4021 を形成してもよい。

【0149】

画素電極層 4030、対向電極層 4031 は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウムスズ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性の導電性材料を用いることができる。

10

【0150】

導電性高分子としては、いわゆる π 電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの 2 種以上からなる共重合体またはその誘導体などがあげられる。

【0151】

また別途形成されたソース線駆動回路 4003 と、ゲート線駆動回路 4004 または画素部 4002 に与えられる各種信号及び電位は、FPC 4018 から供給されている。

20

【0152】

接続端子電極 4015 が、液晶素子 4013 が有する画素電極層 4030 と同じ導電膜から形成され、端子電極 4016 は、トランジスタ 4010、4011 のソース電極層及びドレイン電極層と同じ導電膜で形成されている。

【0153】

接続端子電極 4015 は、FPC 4018 が有する端子と、異方性導電膜 4019 を介して電氣的に接続されている。

【0154】

また図 9 においては、ソース線駆動回路 4003 を別途形成し、第 1 の基板 4001 に実装している例を示しているがこの構成に限定されない。ゲート線駆動回路を別途形成して実装しても良いし、ソース線駆動回路の一部またはゲート線駆動回路の一部のみを別途形成して実装しても良い。

30

【0155】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせることで実施することが可能である。

【0156】

(実施の形態 3)

本実施の形態においては、実施の形態 2 で説明した液晶素子の表示モードについて説明する。なお実施の形態 2 では、TN (Twisted Nematic) モードの断面となる液晶素子の一例を示したが、他の表示モードとすることもできる。以下では、各表示モードにおける液晶を動作させる電極及び基板について模式図を示して説明を行う。

40

【0157】

図 10 は、TN モードの断面となる液晶素子の模式図を示す。

【0158】

互いに対向するように配置された第 1 の基板 5801 及び第 2 の基板 5802 に、液晶層 5800 が挟持されている。第 1 の基板 5801 には、第 1 の電極 5805 が形成されている。第 2 の基板 5802 には、第 2 の電極 5806 が形成されている。

【0159】

図 11 (A) は、VA (Vertical Alignment) モードの断面の模式図を示す。VA モードは、無電界の時に液晶分子が基板に垂直となるように配向されてい

50

るモードである。

【0160】

互いに対向するように配置された第1の基板5811及び第2の基板5812に、液晶層5810が挟持されている。第1の基板5811には、第1の電極5815が形成されている。第2の基板5812には、第2の電極5816が形成されている。

【0161】

図11(B)は、MVA(Multi-domain Vertical Alignment)モードの断面の模式図を示す。MVAモードは、突起物を設けることで、液晶分子の配向制御が複数方向となるようにして視野角依存性を補償する方法である。

【0162】

互いに対向するように配置された第1の基板5821及び第2の基板5822に、液晶層5820が挟持されている。第1の基板5821には、第1の電極5825が形成されている。第2の基板5822には、第2の電極5826が形成されている。第1の電極5825上には、配向制御用に第1の突起物5827が形成されている。第2の電極5826上には、配向制御用に第2の突起物5828が形成されている。

【0163】

図12(A)は、IPS(In-Plane-Switching)モードの断面の模式図を示す。IPSモードは、液晶分子を基板に対して常に平面内で回転させるモードであり、画面を見る角度による液晶層の屈折率の違いが小さいため、視野角依存が少ない。IPSモードは、電極を一方の基板側のみに設けた横電界方式をとる。

【0164】

互いに対向するように配置された第1の基板5851及び第2の基板5852に、液晶層5850が挟持されている。第2の基板5852には、第1の電極5855及び第2の電極5856が形成されている。

【0165】

また、IPSモードなどの横電界方式の電極構造では、配向膜を用いないブルー相を示す液晶を用いてもよい。

【0166】

図12(B)は、FFS(Fringe Field Switching)モードの断面の模式図を示す。FFSモードは、液晶分子を基板に対して常に平面内で回転させるモードであり、画面を見る角度による液晶層の屈折率の違いが小さいため、視野角依存が少ない。FFSモードは、電極を一方の基板側のみに設けた横電界方式をとる。

【0167】

互いに対向するように配置された第1の基板5861及び第2の基板5862に、液晶層5860が挟持されている。第2の基板5862には、第2の電極5866が形成されている。第2の電極5866には、絶縁膜5867が形成されている。絶縁膜5867上には、第1の電極5865が形成されている。

【0168】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせることで実施することが可能である。

【0169】

(実施の形態4)

本実施の形態においては、上記実施の形態で説明した液晶表示装置を具備する電子機器について説明する。電子機器としては、テレビ受像器、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンボ等)、コンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、スマートフォン、携帯型遊技機、電子書籍、またはタブレット型端末等)、記録媒体を備えた画像再生装置(具体的には、Digital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示する表示装置を備えた装置)などが挙げられる。これらの電子機器の具体例について、図13乃至15を用

10

20

30

40

50

いて説明する。

【0170】

図13(A)は携帯型遊技機であり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、記録媒体読込部9672、等を有することができる。図13(A)に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を共有する機能、等を有することができる。なお、図13(A)に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。

【0171】

図13(B)はデジタルカメラであり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、シャッターボタン9676、受像部9677、等を有することができる。図13(B)に示すデジタルカメラは、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像等の情報を保存する機能、撮影した画像等の情報を表示部に表示する機能、等を有することができる。なお、図13(B)に示すデジタルカメラが有する機能はこれに限定されず、様々な機能を有することができる。

10

【0172】

図13(C)はテレビ受像器であり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、等を有することができる。図13(C)に示すテレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有することができる。なお、図13(C)に示すテレビ受像機が有する機能はこれに限定されず、様々な機能を有することができる。

20

【0173】

また、先の実施の形態で示したように、表示部9631の画面全体が書き換えられるタイミングでリセット信号の入力を行う構成とする場合、チャンネルや入力装置の切り替え時、番組がコマーシャルに切り替わる時などにリセット信号の入力を行えばよい。

【0174】

図14(A)はコンピュータであり、筐体9630、表示部9631、スピーカ9633、操作キー9635、接続端子9636、ポインティングデバイス9681、外部接続ポート9680等を有することができる。図14(A)に示すコンピュータは、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信機能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々なデータの送信又は受信を行う機能、等を有することができる。なお、図14(A)に示すコンピュータが有する機能はこれに限定されず、様々な機能を有することができる。

30

【0175】

次に、図14(B)は携帯電話であり、筐体9630、表示部9631、スピーカ9633、操作キー9635、マイクロフォン9638、外部接続ポート9680等を有することができる。図14(B)に示した携帯電話は、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。なお、図14(B)に示した携帯電話が有する機能はこれに限定されず、様々な機能を有することができる。

40

【0176】

次に、図14(C)は電子ペーパー(E-bookともいう)であり、筐体9630、表示部9631、操作キー9635等を有することができる。図14(C)に示した電子ペーパーは、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を

50

有することができる。なお、図 1 4 (C) に示した電子ペーパーが有する機能はこれに限定されず、様々な機能を有することができる。

【 0 1 7 7 】

図 1 5 (A) 及び図 1 5 (B) は 2 つ折り可能なタブレット型端末である。図 1 5 (A) は、開いた状態であり、タブレット型端末は、筐体 9 6 3 0、表示部 9 6 3 1 a、表示部 9 6 3 1 b、表示モード切り替えスイッチ 9 6 2 4、電源スイッチ 9 6 2 5、省電力モード切り替えスイッチ 9 6 2 6、留め具 9 6 2 3、操作スイッチ 9 6 2 8、を有する。

【 0 1 7 8 】

表示部 9 6 3 1 a は、一部をタッチパネルの領域 9 6 4 2 a とすることができ、表示された操作キー 9 6 4 8 にふれることでデータ入力を行うことができる。なお、表示部 9 6 3 1 a においては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部 9 6 3 1 a の全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部 9 6 3 1 a の全面をキーボードボタン表示させてタッチパネルとし、表示部 9 6 3 1 b を表示画面として用いることができる。

【 0 1 7 9 】

また、表示部 9 6 3 1 b においても表示部 9 6 3 1 a と同様に、表示部 9 6 3 1 b の一部をタッチパネルの領域 9 6 4 2 b とすることができ、また、タッチパネルのキーボード表示切り替えボタン 9 6 4 9 が表示されている位置に指やスタイラスなどでふれることで表示部 9 6 3 1 b にキーボードボタン表示することができる。

【 0 1 8 0 】

また、タッチパネルの領域 9 6 4 2 a とタッチパネルの領域 9 6 4 2 b に対して同時にタッチ入力することもできる。

【 0 1 8 1 】

また、表示モード切り替えスイッチ 9 6 2 4 は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ 9 6 2 6 は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。

【 0 1 8 2 】

また、図 1 5 (A) では表示部 9 6 3 1 b と表示部 9 6 3 1 a の表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なってもよく、表示の品質も異なってもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。

【 0 1 8 3 】

図 1 5 (B) は、閉じた状態であり、タブレット型端末は、筐体 9 6 3 0、太陽電池 9 6 4 3、充放電制御回路 9 6 4 4、バッテリー 9 6 4 5、D C D C コンバータ 9 6 4 6 を有する。なお、図 1 5 (B) では充放電制御回路 9 6 4 4 の一例としてバッテリー 9 6 4 5、D C D C コンバータ 9 6 4 6 を有する構成について示している。

【 0 1 8 4 】

なお、タブレット型端末は 2 つ折り可能なため、未使用時に筐体 9 6 3 0 を閉じた状態にすることができる。従って、表示部 9 6 3 1 a、表示部 9 6 3 1 b を保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。

【 0 1 8 5 】

また、この他にも図 1 5 (A) 及び図 1 5 (B) に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。

10

20

30

40

50

【 0 1 8 6 】

タブレット型端末の表面に装着された太陽電池 9 6 4 3 によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池 9 6 4 3 は、筐体 9 6 3 0 の片面又は両面に設けることができ、バッテリー 9 6 4 5 の充電を効率的に行う構成とすることができる。なおバッテリー 9 6 4 5 としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。

【 0 1 8 7 】

また、図 1 5 (B) に示す充放電制御回路 9 6 4 4 の構成、及び動作について図 1 5 (C) にブロック図を示し説明する。図 1 5 (C) には、太陽電池 9 6 4 3、バッテリー 9 6 4 5、D C D C コンバータ 9 6 4 6、コンバータ 9 6 4 7、スイッチ S W 1 乃至 S W 3、表示部 9 6 3 1 について示しており、バッテリー 9 6 4 5、D C D C コンバータ 9 6 4 6、コンバータ 9 6 4 7、スイッチ S W 1 乃至 S W 3 が、図 1 5 (B) に示す充放電制御回路 9 6 4 4 に対応する箇所となる。

10

【 0 1 8 8 】

まず外光により太陽電池 9 6 4 3 により発電がされる場合の動作の例について説明する。太陽電池 9 6 4 3 で発電した電力は、バッテリー 9 6 4 5 を充電するための電圧となるよう D C D C コンバータ 9 6 4 6 で昇圧又は降圧がなされる。そして、表示部 9 6 3 1 の動作に太陽電池 9 6 4 3 からの電力が用いられる際にはスイッチ S W 1 をオンにし、コンバータ 9 6 4 7 で表示部 9 6 3 1 に必要な電圧に昇圧又は降圧をすることとなる。また、表示部 9 6 3 1 での表示を行わない際には、S W 1 をオフにし、S W 2 をオンにしてバッテリー 9 6 4 5 の充電を行う構成とすればよい。

20

【 0 1 8 9 】

なお太陽電池 9 6 4 3 については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー 9 6 4 5 の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせる構成としてもよい。

【 0 1 9 0 】

本実施の形態において述べた電子機器は、上記実施の形態で説明した液晶表示装置を具備することで、低消費電力化を図ることができる。

30

【 0 1 9 1 】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせる実施することが可能である。

【 符号の説明 】

【 0 1 9 2 】

G o u t 1	選択信号
G o u t 3	選択信号
S o u t 1	選択信号
S o u t 3	選択信号
T 1	期間
T 1 R	期間
T 2	期間
T 2 R	期間
1 0 0	液晶表示装置
1 0 1	表示制御信号生成回路
1 0 2	選択回路
1 0 3	表示パネル
1 0 4	ゲート線駆動回路
1 0 5	ソース線駆動回路
1 0 6	画素部


40

50


1 0 7	デジタル / アナログ変換回路	
1 0 8	画素	
1 0 9	ゲート線	
1 1 0	ソース線	
2 0 1	シフトレジスタ回路	
2 0 2	シフトレジスタ回路	
2 0 3	アナログスイッチ	
2 0 4	トランジスタ	
2 0 5	容量素子	
2 0 6	液晶素子	10
2 1 1	画素	
2 1 2	画素	
2 1 3	画素	
2 2 1	画素	
2 2 2	画素	
2 2 3	画素	
2 3 1	画素	
2 3 2	画素	
2 3 3	画素	
4 0 0 1	基板	20
4 0 0 2	画素部	
4 0 0 3	ソース線駆動回路	
4 0 0 4	ゲート線駆動回路	
4 0 0 5	シール材	
4 0 0 6	基板	
4 0 0 8	液晶層	
4 0 1 0	トランジスタ	
4 0 1 1	トランジスタ	
4 0 1 3	液晶素子	
4 0 1 5	接続端子電極	30
4 0 1 6	端子電極	
4 0 1 8	F P C	
4 0 1 9	異方性導電膜	
4 0 2 0	絶縁層	
4 0 2 1	絶縁層	
4 0 3 0	画素電極層	
4 0 3 1	対向電極層	
4 0 3 2	絶縁層	
4 0 3 3	絶縁層	
4 0 3 5	構造体	40
5 8 0 0	液晶層	
5 8 0 1	基板	
5 8 0 2	基板	
5 8 0 5	電極	
5 8 0 6	電極	
5 8 1 0	液晶層	
5 8 1 1	基板	
5 8 1 2	基板	
5 8 1 5	電極	
5 8 1 6	電極	50

5 8 2 0	液 晶 層	
5 8 2 1	基 板	
5 8 2 2	基 板	
5 8 2 5	電 極	
5 8 2 6	電 極	
5 8 2 7	突 起 物	
5 8 2 8	突 起 物	
5 8 5 0	液 晶 層	
5 8 5 1	基 板	
5 8 5 2	基 板	10
5 8 5 5	電 極	
5 8 5 6	電 極	
5 8 6 0	液 晶 層	
5 8 6 1	基 板	
5 8 6 2	基 板	
5 8 6 5	電 極	
5 8 6 6	電 極	
5 8 6 7	絶 縁 膜	
9 6 2 3	留 め 具	
9 6 2 4	ス イ ッ チ	20
9 6 2 5	電 源 ス イ ッ チ	
9 6 2 6	ス イ ッ チ	
9 6 2 8	操 作 ス イ ッ チ	
9 6 3 0	筐 体	
9 6 3 1	表 示 部	
9 6 3 1 a	表 示 部	
9 6 3 1 b	表 示 部	
9 6 3 3	ス ピ ー カ	
9 6 3 5	操 作 キ ー	
9 6 3 6	接 続 端 子	30
9 6 3 8	マ イ ク ロ フ ォ ン	
9 6 4 2 a	領 域	
9 6 4 2 b	領 域	
9 6 4 3	太 陽 電 池	
9 6 4 4	充 放 電 制 御 回 路	
9 6 4 5	バ ッ テ リ ー	
9 6 4 6	D C D C コ ン バ ー タ	
9 6 4 7	コ ン バ ー タ	
9 6 4 8	操 作 キ ー	
9 6 4 9	ボ タ ン	40
9 6 7 2	記 録 媒 体 読 込 部	
9 6 7 6	シャ ッ タ ー ボ タ ン	
9 6 7 7	受 像 部	
9 6 8 0	外 部 接 続 ポ ー ト	
9 6 8 1	ポ イ ン テ ィ ン グ デ バ イ ス	


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】






【図 12】





【図 13】



【図 14】



【図 15】



 フロントページの続き

(51) Int.Cl.

F I

テーマコード (参考)

G 0 9 G	3/20	6 1 2 T
G 0 9 G	3/20	6 1 2 G
G 0 9 G	3/20	6 7 0 D
G 0 9 G	3/34	J
G 0 9 G	3/20	6 1 1 A
G 0 2 F	1/133	5 5 0
G 0 2 F	1/133	5 3 5

F ターム(参考) 2H193 ZA04 ZA05 ZC17 ZF11 ZF13 ZF21 ZF31 ZF34 ZF44 ZG02
 ZG48 ZG58 ZQ06 ZQ11 ZQ16 ZQ45 ZQ47 ZR07 ZR12
 5C006 AC26 AF33 AF67 AF73 BB16 BB29 BF29 EA01 FA33 FA47
 5C080 AA10 BB05 DD26 DD29 EE19 FF11 JJ02 JJ03 JJ04 JJ06
 KK02 KK08 KK43 KK47 KK50

专利名称(译)	液晶表示装置		
公开(公告)号	JP2014041348A	公开(公告)日	2014-03-06
申请号	JP2013155166	申请日	2013-07-26
[标]申请(专利权)人(译)	株式会社半导体能源研究所		
申请(专利权)人(译)	半导体能源研究所有限公司		
[标]发明人	山崎舜平 小山潤 平形吉晴 三宅博之		
发明人	山崎 舜平 小山 潤 平形 吉晴 三宅 博之		
IPC分类号	G09G3/36 G09G3/20 G09G3/34 G02F1/133		
CPC分类号	G09G3/3406 G09G3/36 G09G3/3614 G09G2310/0245 G09G2320/0261 G09G2320/046 G09G2320/0626 G09G2330/021 G09G2330/027		
FI分类号	G09G3/36 G09G3/20.621.B G09G3/20.660.V G09G3/20.670.J G09G3/20.670.K G09G3/20.612.T G09G3/20.612.G G09G3/20.670.D G09G3/34.J G09G3/20.611.A G02F1/133.550 G02F1/133.535		
F-TERM分类号	2H193/ZA04 2H193/ZA05 2H193/ZC17 2H193/ZF11 2H193/ZF13 2H193/ZF21 2H193/ZF31 2H193/ZF34 2H193/ZF44 2H193/ZG02 2H193/ZG48 2H193/ZG58 2H193/ZQ06 2H193/ZQ11 2H193/ZQ16 2H193/ZQ45 2H193/ZQ47 2H193/ZR07 2H193/ZR12 5C006/AC26 5C006/AF33 5C006/AF67 5C006/AF73 5C006/BB16 5C006/BB29 5C006/BF29 5C006/EA01 5C006/FA33 5C006/FA47 5C080/AA10 5C080/BB05 5C080/DD26 5C080/DD29 5C080/EE19 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C080/KK02 5C080/KK08 5C080/KK43 5C080/KK47 5C080/KK50		
优先权	2012165630 2012-07-26 JP		
其他公开文献	JP2014041348A5		
外部链接	Espacenet		

摘要(译)

一种液晶显示装置，包括：多个像素，每个像素包括晶体管 and 液晶元件；以及驱动电路，至少将视频信号和复位信号输入到所述多个像素。驱动电路使视频信号的极性每m帧反转（m是2或更大的自然数），并将反转的视频信号输入到像素，并在不输入视频信号的同时将复位信号输入到像素。

