

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-256466

(P2010-256466A)

(43) 公開日 平成22年11月11日(2010.11.11)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H193
G09G 3/20 (2006.01)	G09G 3/20 624C	5C006
G02F 1/133 (2006.01)	G09G 3/20 624D	5C080
	G02F 1/133 550	
	G02F 1/133 525	
審査請求 未請求 請求項の数 13 O L (全 19 頁) 最終頁に続く		

(21) 出願番号	特願2009-103933 (P2009-103933)	(71) 出願人	000002185
(22) 出願日	平成21年4月22日 (2009. 4. 22)		ソニー株式会社
			東京都港区港南1丁目7番1号
		(74) 代理人	100098785
			弁理士 藤島 洋一郎
		(74) 代理人	100109656
			弁理士 三反崎 泰司
		(74) 代理人	100130915
			弁理士 長谷部 政男
		(74) 代理人	100155376
			弁理士 田名網 孝昭
		(72) 発明者	竹内 剛也
			東京都港区港南1丁目7番1号 ソニー株式会社内
		最終頁に続く	


(54) 【発明の名称】 液晶表示装置およびその駆動方法

(57) 【要約】

【課題】消費電力および光り抜けの双方を低く抑えつつ、共通接続線の充放電を高速で行うことの可能な液晶表示装置およびその駆動方法を提供する。

【解決手段】 列ごとのサブピクセル11R, 11G, 11Bに対応して1つずつ共通接続線COMが設けられている。選択対象のサブピクセル11R, 11G, 11Bに対応して配置された2つの共通接続線COM(i)、COM(i-1)と、非選択対象のサブピクセル11R, 11G, 11Bのうち選択対象のサブピクセル11R, 11G, 11Bを含む行とは異なる全ての行のサブピクセル11R, 11G, 11Bに対応して配置された複数の共通接続線COM(1)~COM(i-1)、COM(i+1)~COM(Y)とが互いに電氣的に分離されている。さらに、複数の第2共通接続線が互いに電氣的に接続されている。

【選択図】 図4



【特許請求の範囲】**【請求項 1】**

行状に配置された複数の走査線、列状に配置された複数の信号線、各走査線と各信号線との交差部に対応して行列状に配置された複数の液晶素子、および行ごとの液晶素子に対応して１つずつ配置された複数の共通接続線を含む画素アレイ部と、

前記複数の走査線に選択パルスを順次印加して、前記複数の液晶素子を走査線単位で順次選択する走査線駆動回路と、

映像信号に対応する信号電位を各信号線に印加して、選択対象の液晶素子に書き込む信号線駆動回路と、

選択対象の液晶素子に対応して配置された１または複数の共通接続線（第１共通接続線）と、非選択対象の液晶素子のうち選択対象の液晶素子を含む行とは異なる行であって、かつ少なくとも互いに隣接する２つの行の液晶素子に対応して配置された複数の共通接続線（第２共通接続線）とを互いに電氣的に分離すると共に、前記複数の第２共通接続線を互いに電氣的に接続して、前記第１共通接続線と前記第２共通接続線とを互いに独立に駆動する共通接続線駆動回路と

を備えた液晶表示装置。

【請求項 2】

前記共通接続線駆動回路は、前記第１共通接続線と、非選択対象の液晶素子のうち選択対象の液晶素子を含む行とは異なる全ての行に属する液晶素子に対応して配置された共通接続線（第３共通接続線）とを互いに電氣的に分離する

請求項 1 に記載の液晶表示装置。

【請求項 3】

前記共通接続線駆動回路は、前記第２共通接続線を所定の間、フローティングにする

請求項 1 に記載の液晶表示装置。

【請求項 4】

前記共通接続線駆動回路は、前記第３共通接続線を所定の間、フローティングにする

請求項 2 に記載の液晶表示装置。

【請求項 5】

前記共通接続線駆動回路は、前記第２共通接続線に対して、所定の間、所定の電位を印加する

請求項 1 に記載の液晶表示装置。

【請求項 6】

前記共通接続線駆動回路は、前記第３共通接続線に対して、所定の間、所定の電位を印加する

請求項 2 に記載の液晶表示装置。

【請求項 7】

前記共通接続線駆動回路は、前記第２共通接続線を、所定の間、フローティングし、それ以外の期間に、前記第２共通接続線に対して、所定の間、所定の電位を印加する

請求項 1 に記載の液晶表示装置。

【請求項 8】

前記共通接続線駆動回路は、前記第３共通接続線を、所定の間、フローティングし、それ以外の期間に、前記第３共通接続線に対して、所定の間、所定の電位を印加する

請求項 2 に記載の液晶表示装置。

【請求項 9】

前記複数の液晶素子のうちの走査線によって選択される液晶素子が行状に配置されている

請求項 1 または請求項 2 に記載の液晶表示装置。

【請求項 10】

前記複数の液晶素子のうちの走査線によって選択される液晶素子が互い違いに配置されている

10

20

30

40

50

請求項 1 または請求項 2 に記載の液晶表示装置。

【請求項 1 1】

前記信号線駆動回路は、電位が基準電位に対して 1 フレーム期間ごとに反転する信号電位を各信号線に印加して、選択対象の液晶素子に書き込む

請求項 1 または請求項 2 に記載の液晶表示装置。

【請求項 1 2】

前記共通接続線駆動回路は、基準電位に対する極性が前記信号線の、前記基準電位に対する極性と逆になる電位を選択対象の液晶素子に対応する共通接続線に印加する

請求項 1 1 に記載の液晶表示装置。

【請求項 1 3】

行状に配置された複数の走査線、列状に配置された複数の信号線、各走査線と各信号線との交差部に対応して行列状に配置された複数の液晶素子、および行ごとの液晶素子に対応して 1 つずつ配置された複数の共通接続線を含む画素アレイ部と、

前記複数の走査線に選択パルスを順次印加して、前記複数の液晶素子を走査線単位で順次選択する走査線駆動回路と、

映像信号に対応する信号電位を各信号線に印加して、選択対象の液晶素子に書き込む信号線駆動回路と

を備えた液晶表示装置において、選択対象の液晶素子に対応して配置された 1 または複数の共通接続線（第 1 共通接続線）と、非選択対象の液晶素子のうち選択対象の液晶素子を含む行とは異なる行であって、かつ少なくとも互いに隣接する 2 つの行の液晶素子に対応して配置された複数の共通接続線（第 2 共通接続線）とを互いに電氣的に分離すると共に、前記複数の第 2 共通接続線を互いに電氣的に接続して、前記第 1 共通接続線と前記第 2 共通接続線とを互いに独立に駆動する工程を含む

液晶表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、アクティブマトリクス型の液晶表示装置およびその駆動方法に関する。

【背景技術】

【0002】

近年、液晶を用いた表示素子（液晶素子）を駆動することによって映像表示を行う液晶表示装置が広く活用されている。このような液晶表示装置では、ガラス等の基板間に封止した液晶層において、液晶分子の配列を変化させることにより光源からの光を透過、変調させて表示を行っている。

【0003】

液晶表示装置では、アクティブマトリクス駆動が一般に用いられているが、この駆動方式では、液晶の劣化を抑制するために、1 フレーム期間毎に液晶に印加する電圧の極性を反転させるフレーム反転駆動が行われる。また、液晶に印加する電圧の極性を反転させることに起因して、フレーム毎にフリッカが発生するのを抑制するために、1 水平期間（1 H）毎に液晶に印加する電圧の極性を反転させるライン反転駆動が行われる。さらに、画素電極に印加する信号電圧の振幅を小さくするために、共通電極に印加する電圧の極性を反転させるコモン反転駆動が行われる。

【先行技術文献】

【特許文献】

【0004】

上述した従来の駆動方法は、例えば以下の特許文献 1 や特許文献 2 に記載されている。

【特許文献 1】特開平 1 1 - 2 7 1 7 8 7 号公報

【特許文献 2】特開 2 0 0 1 - 1 5 9 8 7 7 号公報

【発明の概要】

【発明が解決しようとする課題】

10

20

30

40

50

【 0 0 0 5 】

しかし、コモン反転駆動では、全ての画素に対して共通に設けられた共通電極の電圧を 1 H 周期で正負に変動させることとなる。そのため、非常に多くの電荷が必要となり、実際には、共通電極を高速で充放電することは困難である。共通電極の充放電が不十分な場合には、クロストークやシェーディングなどの画質劣化が生じてしまう。また、仮に、共通電極を高速で充放電することができた場合であっても、消費電力が大きくなってしまう。また、全ての画素に対して共通に設けられた共通電極の電圧を 1 H 周期で正負に変動させるので、いわゆる COM ノイズ（オーディオノイズ）が生じてしまう。表示装置に、ノイズに敏感なデバイス（例えば、容量式タッチパネル）を接続した際には、誤動作が生じてしまう。そこで、共通電極を 1 水平ラインごとに 1 つずつ設け、各共通電極（共通接続線）に印加する電圧の極性についても、1 水平期間（1 H）毎に反転させることが考えられる。これにより、選択された画素の共通接続線と、これに電氣的に接続された他の画素の共通接続線とによって生じる容量の大きさが、全ての画素に対して共通に設けられた共通電極によって生じる容量の半分になる。その結果、消費電力を低く抑えつつ、共通接続線の充放電を高速で行うことができる。

10

【 0 0 0 6 】

ところが、各共通接続線に印加する電圧の極性を 1 水平期間（1 H）毎に反転させた場合には、垂直方向において隣り合う画素間に大きな横方向電界が生じる。そのため、その横方向電界によって液晶分子の配列が乱れ、光り抜けが生じてしまうという問題があった。

20

【 0 0 0 7 】

本発明はかかる問題点に鑑みてなされたもので、その目的は、消費電力および光り抜けの双方を低く抑えつつ、共通接続線の充放電を高速で行うことの可能な液晶表示装置およびその駆動方法を提供することにある。

【課題を解決するための手段】

【 0 0 0 8 】

本発明の液晶表示装置は、画素アレイ部と、走査線駆動回路と、信号線駆動回路と、共通接続線駆動回路とを備えたものである。画素アレイ部は、行状に配置された複数の走査線、列状に配置された複数の信号線、各走査線と各信号線との交差部に対応して行列状に配置された複数の液晶素子、および行ごとの液晶素子に対応して 1 つずつ配置された複数の共通接続線を含んでいる。走査線駆動回路は、複数の走査線に選択パルスを順次印加して、複数の液晶素子を走査線単位で順次選択するようになっている。信号線駆動回路は、映像信号に対応する信号電位を各信号線に印加して、選択対象の液晶素子に書き込むようになっている。共通接続線駆動回路は、選択対象の液晶素子に対応して配置された 1 または複数の共通接続線（第 1 共通接続線）と、非選択対象の液晶素子のうち選択対象の液晶素子を含む行とは異なる行であって、かつ少なくとも互いに隣接する 2 つの行の液晶素子に対応して配置された複数の共通接続線（第 2 共通接続線）とを互いに電氣的に分離すると共に、複数の第 2 共通接続線を互いに電氣的に接続して、第 1 共通接続線と第 2 共通接続線とを互いに独立に駆動するようになっている。

30

【 0 0 0 9 】

本発明の液晶表示装置の駆動方法は、上記画素アレイ部と、上記走査線駆動回路と、上記信号線駆動回路を備えた液晶表示装置において、選択対象の液晶素子に対応して配置された 1 または複数の共通接続線（第 1 共通接続線）と、非選択対象の液晶素子のうち選択対象の液晶素子を含む行とは異なる行であって、かつ少なくとも互いに隣接する 2 つの行の液晶素子に対応して配置された複数の共通接続線（第 2 共通接続線）とを互いに電氣的に分離すると共に、複数の第 2 共通接続線を互いに電氣的に接続して、第 1 共通接続線と第 2 共通接続線とを互いに独立に駆動する工程を含むものである。

40

【 0 0 1 0 】

本発明の液晶表示装置およびその駆動方法では、全ての液晶素子に対して共通の電極を設けずに、行ごとの液晶素子に対応して 1 つずつ共通接続線が設けられている。これによ

50

り、全ての液晶素子に対して共通の電極を設けた場合と比べて、駆動時の容量を小さくすることができる。また、1または複数の第1共通接続線と複数の第2共通接続線とが互いに電氣的に分離されると共に、複数の第2共通接続線が互いに電氣的に接続されている。これにより、非選択対象の液晶素子において、当該液晶素子に印加された電圧を保持する期間中の第2共通接続線同士の間、電位差が発生しなくなる。さらに、第1共通接続線と第2共通接続線とが互いに独立しているので、他配線（例えば、走査線、信号線、CS配線、COM配線）からの影響が少なく、高画質化を実現できる。

【0011】

ここで、本発明の液晶表示装置およびその駆動方法において、以下に示した種々の方策を採ることが可能である。例えば、共通接続線駆動回路が、第1共通接続線と、非選択対象の液晶素子のうち選択対象の液晶素子を含む行とは異なる全ての行に属する液晶素子に対応して配置された共通接続線（第2共通接続線）とを互いに電氣的に分離することが可能である。これにより、選択対象の液晶素子に対して、非選択対象の液晶素子からの影響がほとんど伝播しなくなる。また、非選択対象の液晶素子のほとんどまたは全てにおいて、当該液晶素子に印加された電圧を保持する期間中の第2共通接続線同士の間、電位差が発生しなくなる。

【0012】

また、共通接続線駆動回路が、第2共通接続線を所定の間、フローティングにしたり、第2共通接続線に対して、所定の間、所定の電位を印加したりすることも可能である。複数の液晶素子のうちの走査線によって選択される液晶素子が行状に配置されていてもよいし、互い違いに配置されていてもよい。

【発明の効果】

【0013】

本発明の液晶表示装置およびその駆動方法によれば、駆動時の容量を小さくすると共に、非選択対象の液晶素子に印加された電圧を保持する期間中の第2共通接続線同士の間、電位差が発生しないようにした。これにより、消費電力および光り抜けの双方を低く抑えつつ、共通接続線の充放電を高速で行うことが可能となる。

【0014】

特に、第1共通接続線と、非選択対象の液晶素子のうち選択対象の液晶素子を含む行とは異なる全ての行に属する液晶素子に対応して配置された第2共通接続線とを互いに電氣的に分離し、第2共通接続線同士を互いに電氣的に接続した場合には、駆動時の容量を極めて小さくすることができる。これにより、消費電力をより一層低減することができるだけでなく、光り抜けをほとんどなくすることができる。さらに、書込みラインの共通接続線が独立しているので、他配線（例えば、走査線、信号線、CS配線、COM配線）からの影響が少なく、高画質化を実現できる。また、共通接続線の充放電をより一層、高速で行うことができるので、共通接続線の充放電に起因する画質の劣化が生じる虞をなくすることができる。

【0015】

また、第2共通接続線を所定の間、フローティングにしたり、第2共通接続線に対して、所定の間、所定の電位を印加したりした場合には、列状に配置された複数の信号線と第2共通接続線との寄生容量を低減することができる。これにより、信号線が充放電する電荷が少なくなり、消費電力をさらに低く抑えることができる。また、複数の液晶素子のうちの走査線によって選択される液晶素子を互い違いに配置し、ドット反転構造とした場合には、フリッカの視認性を抑制することができる。さらに、選択対象の液晶素子に対応して配置された1または複数の共通接続線に対応する1行では、1行中の1/2の液晶素子がアクティブな状態となっているので、駆動時の容量が1/2となる。その結果、共通接続線の充放電をさらに高速で行うことができるので、本発明を大型液晶ディスプレイやランドスケープ型液晶ディスプレイへも適用することができる。つまり、これらの方策を採ることにより、画質を向上させることができる。

【図面の簡単な説明】

【 0 0 1 6 】

【図 1】本発明の第 1 の実施の形態に係る液晶表示装置の概略構成図である。

【図 2】図 1 の画素アレイ部の構成図である。

【図 3】図 1 の液晶表示装置の動作の一例を表す波形図である。

【図 4】図 1 の液晶表示装置の動作の一例を模式的に表す模式図である。

【図 5】図 4 に続く動作を模式的に表す模式図である。

【図 6】図 5 に続く動作を模式的に表す模式図である。

【図 7】図 1 の液晶表示装置の動作の他の例を模式的に表す模式図である。

【図 8】図 1 の共通接続線駆動回路の第 1 変形例を表す構成図である。

【図 9】図 1 の共通接続線駆動回路の第 2 変形例を表す構成図である。

10

【図 10】図 1 の共通接続線駆動回路の第 3 変形例を表す構成図である。

【図 11】図 1 の共通接続線駆動回路の第 4 変形例を表す構成図である。

【図 12】本発明の第 2 の実施の形態に係る液晶表示装置の概略構成図である。

【図 13】図 12 の画素アレイ部の構成図である。

【図 14】図 12 の液晶表示装置の動作の一例を表す波形図である。

【図 15】図 12 の液晶表示装置の動作の一例を模式的に表す模式図である。

【図 16】図 15 に続く動作を模式的に表す模式図である。

【図 17】図 16 に続く動作を模式的に表す模式図である。

【図 18】図 12 の液晶表示装置の動作の他の例を模式的に表す模式図である。

【発明を実施するための形態】

20

【 0 0 1 7 】

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1. 第 1 の実施の形態(図 1 ~ 図 7)

- ・一の走査線に接続された画素が互い違いに配置されているケース

2. 第 1 の実施の形態の変形例(図 8 ~ 図 11)

- ・共通接続線駆動回路のバリエーション

3. 第 2 の実施の形態(図 12 ~ 図 18)

- ・一の走査線に接続された画素が一行に配置されているケース

30

【 0 0 1 8 】

< 第 1 の実施の形態 >

(概略構成)

図 1 は、本発明の第 1 の実施の形態に係る液晶表示装置 1 の概略構成を表したものである。この液晶表示装置 1 は、液晶表示パネル 10 と、液晶表示パネル 10 の背後に配置されたバックライト 20 と、液晶表示パネル 10 を駆動する駆動回路 30 とを備えている。液晶表示パネル 10 は、例えば、複数のサブピクセル 11R, 11G, 11B がマトリクス状に配置された画素アレイ部 13 を有している。本実施の形態では、例えば、互いに隣り合うサブピクセル 11R, 11G, 11B が 1 つの画素 12 を構成している。なお、以下では、サブピクセル 11R, 11G, 11B の総称としてサブピクセル 11 を適宜、用いるものとする。駆動回路 30 は、例えば、映像信号処理回路 31、タイミング生成回路 32、信号線駆動回路 33、走査線駆動回路 34 および共通接続線駆動回路 35 を有している。

40

【 0 0 1 9 】

(画素アレイ部 13)

図 2 は、画素アレイ部 13 内の回路構成の一例を表したものである。画素アレイ部 13 は、例えば、図 1、図 2 に示したように、行状に配置された複数の走査線 WSL と、列状に配置された複数の信号線 DTL とを有している。各走査線 WSL と各信号線 DTL との交差部に対応して、複数のサブピクセル 11R, 11G, 11B が行列状に配置されている。画素アレイ部 13 は、さらに、列ごとのサブピクセル 11R, 11G, 11B に対応

50

して、複数の共通接続線COMが1つずつ配置されている。

【0020】

なお、図2では、個々の走査線WSLおよび共通接続線COMを区別するために、末尾に(i)(1 i Y)が付されている。同様に、個々の信号線DTLを区別するために、末尾に(j)(1 j X)が付されている。また、個々のサブピクセル11R, 11G, 11Bを区別するために、末尾に座標(j, i)が付されている。

【0021】

各サブピクセル11は、例えば、図2に示したように、液晶素子14と、トランジスタ15とを有している。液晶素子14は、例えば、駆動基板上に、共通電極、絶縁膜、画素電極、配向膜、液晶層、配向膜および透明基板を駆動基板側から順に有している。駆動基板は、例えば、ガラス基板上に、上記のトランジスタ15などが形成されたものである。共通電極は、1水平ライン(一の行)ごとに設けられた帯状の電極であり、1水平ラインに属する複数のサブピクセル11に含まれる液晶素子14に共通に用いられている。この共通電極が、例えば、上記の共通接続線COMの一部を構成しており、共通接続線COMと電氣的に接続されている。絶縁膜は、共通電極と画素電極とを互いに絶縁分離するものであり、共通電極と画素電極との間に高さ方向の間隙を付与している。液晶層は、例えば、IPS(In-Plane Switching)モードの液晶からなり、印加電圧により、バックライト20からの射出光を透過または遮断する機能を有する。画素電極は、サブピクセル11ごとの電極として機能するものであり、例えば、共通電極との非対向領域に配置されている。これにより、画素電極と共通電極との間に電圧が印加されると、液晶層内に横方向の電界が生じるようになっている。トランジスタ15は、例えば、電界効果型のTFT(Thin Film Transistor; 薄膜トランジスタ)であり、チャンネルを制御するゲートと、チャンネル両端に設けられたソースおよびドレインとによって構成されている。

【0022】

液晶素子14の一端がトランジスタ15のソースまたはドレインに接続されており、液晶素子14の他端が共通接続線COMに接続されている。トランジスタ15のゲートが走査線WSLに接続されており、トランジスタ15のソースおよびドレインのうち液晶素子14に未接続の方が信号線DTLに接続されている。ここで、1水平ラインに属する複数のサブピクセル11は、トランジスタ15のゲートが共通の走査線WSLに接続されておらず、各サブピクセル11の両脇に設けられた2つの走査線WSLに交互に接続されている。つまり、一の走査線WSLに接続された複数のサブピクセル11は、一の走査線WSLを挟んで互い違いに(ジグザグに)配置されている。従って、複数の液晶素子14のうち一の走査線WSLによって選択される液晶素子14は一の走査線WSLを挟んで互い違いに配置されていることになる。

【0023】

(バックライト20)

バックライト20は、液晶表示パネル10を背後から照明するものであり、例えば、導光板と、導光板の側面に配置された光源と、導光板の上面(光射出面)に配置された光学素子とを備えている。導光板は、光源からの光を導光板の上面に導くものであり、例えば、上面および下面の少なくとも一方の面に、所定のパターン化された形状を有しており、側面から入射した光を散乱し、均一化する機能を有している。光源は、線状光源であり、例えば、熱陰極管(HCL; Hot Cathode Fluorescent Lamp)、CCFL、または複数のLEDを一行に配置したものなどからなる。光学素子は、例えば、拡散板、拡散シート、レンズフィルム、偏光分離シートなどを積層して構成されたものである。

【0024】

(駆動回路30)

次に、画素アレイ部13の周辺に設けられた駆動回路30内の各回路について、図1を参照して説明する。

【0025】

映像信号処理回路31は、外部から入力されたデジタルの映像信号30Aを補正すると

共に、補正した後の映像信号をアナログに変換して信号線駆動回路 33 に出力するものである。タイミング生成回路 32 は、信号線駆動回路 33、走査線駆動回路 34 および共通接続線駆動回路 35 が連動して動作するように制御するものである。タイミング生成回路 32 は、例えば、外部から入力された同期信号 30B に応じて（同期して）、これらの回路に対して制御信号 32A を出力するようになっている。

【0026】

信号線駆動回路 33 は、映像信号処理回路 31 から入力されたアナログの映像信号（映像信号 30A に対応する信号電位）を、各信号線 DTL に印加して、選択対象のサブピクセル 11 に書き込むものである。信号線駆動回路 33 は、例えば、映像信号 20A に対応する信号電圧 V_{sig} を出力することが可能となっている。信号線駆動回路 33 は、例えば、後述の図 3、図 6、図 7 に示したように、電位が基準電位 V_{ref} に対して 1 フレーム期間ごとに反転する信号電位 V_{sig} を各信号線 DTL に印加して、選択対象のサブピクセル 11 に書き込むフレーム反転駆動を行うことが可能となっている。フレーム反転駆動は、液晶素子 14 の劣化を抑制するためのものであり、必要に応じて用いられる。さらに、信号線駆動回路 33 は、例えば、後述の図 3 ~ 図 6 に示したように、電位が基準電位 V_{ref} に対して 1 H 期間ごとに反転する信号電位 V_{sig} を各信号線 DTL に印加して、選択対象のサブピクセル 11 に書き込む 1 H 反転駆動を行うことも可能となっている。1 H 反転駆動は、液晶素子 14 に印加する電圧の極性を反転させることに起因して、フレーム毎にフリッカが発生するのを抑制するためのものであり、必要に応じて用いられる。ここで、基準電位 V_{ref} は、例えば、0（ゼロ）ボルト、または共通接続線 COM の電位 V_{com} となっている。

【0027】

走査線駆動回路 34 は、制御信号 32A の入力に応じて（同期して）、複数の走査線に選択パルスを順次印加して、複数のサブピクセル 11 を走査線 WSL 単位で順次選択するものである。走査線駆動回路 34 は、例えば、トランジスタ 15 をオンさせるときに印加する電圧 V_{on} と、トランジスタ 15 をオフさせるときに印加する電圧 V_{off} とを出力することが可能となっている。ここで、電圧 V_{on} は、トランジスタ 15 のオン電圧以上の値（一定値）となっている。電圧 V_{off} は、トランジスタ 15 のオン電圧よりも低い値（一定値）となっている。

【0028】

次に、共通接続線駆動回路 35 について説明する。図 3 は、表示装置 1 の動作の一例を表すタイミングチャートである。図 3 には、 $n - 1$ フレーム期間、 n フレーム期間および $n + 1$ フレーム期間における波形が示されている。図 4 は、図 3 の $n - 1$ フレーム期間において、走査線 WSL (i) に V_{on} を印加するタイミングでのサブピクセル 11 の極性を模式的に表したものである。図 5 は、図 3 の $n - 1$ フレーム期間において、走査線 WSL ($i + 1$) に V_{on} を印加するタイミングでのサブピクセル 11 の極性を模式的に表したものである。図 6 は、図 3 の $n - 1$ フレーム期間を経過した時のサブピクセル 11 の極性を模式的に表したものである。図 7 は、図 3 の n フレーム期間を経過した時のサブピクセル 11 の極性を模式的に表したものである。なお、図 4 ~ 図 7 には、信号線駆動回路 33 が 1 H 反転駆動を行うと共に、フレーム反転駆動を行っている場合のサブピクセル 11 の極性が示されている。なお、図 4、図 5 において、太枠で囲まれたサブピクセル 11 は、走査線 WSL (i) または走査線 WSL ($i + 1$) によって選択されていることを意味している。また、図 4 ~ 図 7 において、細枠で囲まれたサブピクセル 11 は、既に走査線による選択が終わり、保持期間中であることを意味している。また、図 4、図 5 において、点線枠で囲まれたサブピクセル 11 は、まだ既に走査線による選択がなされていないことを意味している。

【0029】

ここで、上記の「サブピクセル 11 の極性」とは、サブピクセル 11 の電位 V_{11} （図 3 参照）が、共通接続線 COM の電位 V_{com} との関係で、正であるか負であるかを意味するものである。例えば、図 3 に示したように、走査線 WSL (i) に V_{on} が印加された時に

、例えばサブピクセル 1 1 R (1 , i) の電位 V_{11} が電位 V_{com} との関係で正の電位となっている。従って、この場合には、サブピクセル 1 1 R (1 , i) が正の極性であると言う。一方、例えば、走査線 W S L (i + 1) に V_{on} が印加された時に、サブピクセル 1 1 G (2 , i) に印加されている電位 V_{11} は電位 V_{com} との関係で負の電位となっている。従って、この場合には、サブピクセル 1 1 G (2 , i) が負の極性であると言う。

【 0 0 3 0 】

共通接続線駆動回路 3 5 は、図 3 ~ 図 6 に示したように、信号線駆動回路 3 3 が 1 H 反転駆動を行っている際に、共通電極 (共通接続線 C O M) に供給する電圧の極性を所定の水平ラインごとに反転させるコモン反転駆動を行うものである。具体的には、共通接続線駆動回路 3 5 は、基準電位 V_{ref} に対する極性が信号線 D T L の、基準電位 V_{ref} に対する極性と逆になる電位を選択対象のサブピクセル 1 1 に対応する共通接続線 C O M に印加することが可能となっている。共通接続線駆動回路 3 5 は、例えば、図 4 に示したように、共通接続線 C O M に電氣的に接続されたスイッチング素子 3 6 を有している。スイッチング素子 3 6 は、共通接続線 C O M ごとに一つずつ設けられており、例えば、2 つの出力端子を有している。スイッチング素子 3 6 の一の出力端子は、配線 3 6 A に接続されており、配線 3 6 A を介して補助パルス発生装置 3 7 の出力端子に接続されている。スイッチング素子 3 6 の他の出力端子は、配線 3 6 B に接続されている。配線 3 6 B は、例えば、図 4 に示したように、ロジック回路 4 1 の出力端子に接続されている。ロジック回路 4 1 は、配線 3 6 B に、例えば、0 V よりも大きな 2 . 5 V の信号を出力するようになっている。

10

20

【 0 0 3 1 】

共通接続線駆動回路 3 5 は、走査線 W S L に V_{on} が印加され、オンしている (選択対象の) サブピクセル 1 1 を含む水平ラインに対応して配置された共通接続線 C O M (第 1 共通接続線) を補助パルス発生装置 3 7 の出力端子に接続する。例えば、図 4 に示したように、共通接続線駆動回路 3 5 は、選択対象のサブピクセル 1 1 R (1 , i) , 1 1 G (2 , i - 1) , 1 1 B (3 , i) ... , 1 1 B (X , i - 1) を含む 2 つの行に対応して配置された共通接続線 C O M (i - 1) , C O M (i) を、スイッチング素子 3 6 および配線 3 6 A を介して補助パルス発生装置 3 7 の出力に接続する。

【 0 0 3 2 】

また、共通接続線駆動回路 3 5 は、走査線 W S L に電圧 V_{off} が印加され、オフしている (非選択対象の) サブピクセル 1 1 だけを含む複数の水平ラインのうち、少なくとも互いに隣接する 2 つの水平ラインに対応して配置された共通接続線 C O M (第 2 共通接続線) を、所定の間、配線 3 6 B に接続する。例えば、図 4 に示したように、共通接続線駆動回路 3 5 は、非選択対象のサブピクセル 1 1 R (1 , i - 2) や 1 1 R (1 , i - 3) などを含む 2 つの行に対応して配置された共通接続線 C O M (i - 2) , C O M (i - 3) を、スイッチング素子 3 6 を介して配線 3 6 B に接続する。

30

【 0 0 3 3 】

ここで、サブピクセル 1 1 の電位 V_{11} は、図 3 の α に示したように、非選択時に、選択時にサブピクセル 1 1 に印加された電位を維持している。つまり、共通接続線 C O M (i) を配線 3 6 A および配線 3 6 B のいずれに接続した場合であっても、サブピクセル 1 1 の電位 V_{11} は変化せず、共通接続線 C O M (i) の電位だけが変化する。従って、サブピクセル 1 1 の表示輝度は、非選択時に、常に一定となっている。

40

【 0 0 3 4 】

なお、例えば、図 3 の A で示した期間の最初だけ (例えば図 3 の B 1 の期間だけ) 、第 2 共通接続線を配線 3 6 A に接続し、図 3 の A で示した期間の残り (例えば図 3 の B 2 の期間) において、第 2 共通接続線を配線 3 6 B に接続することも可能である。また、例えば、図 3 の A で示した期間の最後だけ (例えば図 3 の C 1 の期間だけ) 、第 2 共通接続線を配線 3 6 A に接続し、図 3 の A で示した期間の残り (例えば図 3 の C 2 の期間) において、第 2 共通接続線を配線 3 6 B に接続することも可能である。また、例えば、補助パルス発生装置 3 7 から第 2 共通接続線に補助パルスが出力されている期間 (例えば図 3 の D

50

3の期間)を挟む1フレーム期間に相当する期間から、第2共通接続線に補助パルスが出力されている期間を除いた期間(例えば図3のD2の期間)だけ、第2共通接続線を配線36Aに接続し、その期間の前後の期間(例えば図3のD1の期間)に、第2共通接続線を配線36Bに接続することも可能である。

【0035】

ところで、本実施の形態では、共通接続線駆動回路35は、選択対象のサブピクセル11に対応して配置された2つの共通接続線COM(第1共通接続線)と、非選択対象のサブピクセル11のうち選択対象のサブピクセル11を含む水平ラインとは異なる水平ラインであって、かつ少なくとも互いに隣接する2つの水平ラインのサブピクセル11に対応して配置された複数の共通接続線COM(第2共通接続線)とを互いに電氣的に分離する。例えば、図5に示したように、共通接続線駆動回路35は、選択対象のサブピクセル11R(1, i+1), 11G(2, i), 11B(3, i+1), 11B(X, i)に対応して配置された2つの共通接続線COM(i), COM(i+1)と、非選択対象のサブピクセル11R(1, i-2), 11R(1, i-1)を含む2つの水平ラインに対応して配置された2つの共通接続線COM(i-2), COM(i-1)とを互いに電氣的に分離する。

10

【0036】

さらに、本実施の形態では、共通接続線駆動回路35は、複数の第2共通接続線を互いに電氣的に接続して、第1共通接続線と第2共通接続線とを互いに独立に駆動する。例えば、図5に示したように、共通接続線駆動回路35は、2つの共通接続線COM(i-2), COM(i-1)を互いに電氣的に接続して、2つの共通接続線COM(i), COM(i+1)と、2つの共通接続線COM(i-2), COM(i-1)とを互いに独立に駆動する。

20

【0037】

これにより、全てのサブピクセル11に対して共通の電極を設けた場合と比べて、駆動時の容量を小さくすることができる。また、非選択対象のサブピクセル11において、当該サブピクセル11に印加された電位を保持する期間中の第2共通接続線同士の間、電位差が発生しなくなる。これにより、消費電力および光り抜けの双方を低く抑えつつ、共通接続線COMの充放電を高速で行うことが可能となる。

【0038】

なお、第1共通接続線の電位と、第2共通接続線の電位とが大きく変わらないことが好ましい。例えば、第1共通接続線の電位を5Vとし、第2共通接続線の電位を0Vよりも大きな2.5Vとすることが可能である。このようにした場合には、第1共通接続線と第2共通接続線との間に大きな横方向電界が生じなくなるので、この部分での光り抜けを低減することができる。

30

【0039】

本実施の形態において、共通接続線駆動回路35が、第1共通接続線と、非選択対象のサブピクセル11のうち選択対象のサブピクセル11を含む水平ラインとは異なる全ての水平ラインに属するサブピクセル11に対応して配置された共通接続線COM(第3共通接続線)とを互いに電氣的に分離することが好ましい。例えば、図示しないが、選択対象のサブピクセル11R(1, i+1), 11G(2, i), 11B(3, i+1), 11B(X, i)に対応して配置された2つの共通接続線COM(i), COM(i+1)と、非選択対象のサブピクセル11R(1, i-2), 11R(1, i-1)などを含む残りの全ての水平ラインに対応して配置された共通接続線COM(1)~COM(i-1), COM(i+2)~COM(Y)とを互いに電氣的に分離する。このとき、共通接続線駆動回路35は、第3共通接続線を、所定の間、配線36Bに接続する。

40

【0040】

これにより、選択対象のサブピクセル11に対して、非選択対象のサブピクセル11からの影響がほとんど伝播しなくなる。また、非選択対象のサブピクセル11のほとんどまたは全てにおいて、当該サブピクセル11に印加された電圧を保持する期間中の第3共通

50

接続線同士の間に、電位差が発生しなくなる。その結果、消費電力をより一層低減することができるだけでなく、光り抜けをほとんどなくすることができる。また、共通接続線COMの充放電をより一層、高速で行うことができるので、共通接続線COMの充放電に起因する画質の劣化が生じる虞をなくすることができる。

【0041】

さらに、本実施の形態では、共通接続線駆動回路35は、図6、図7に示したように、信号線駆動回路33がフレーム反転駆動を行っている際に、共通電極（共通接続線COM）に供給する電圧の極性を1フレーム期間毎に反転させるコモン反転駆動を行うものである。例えば、図6、図7に示したように、共通接続線駆動回路35は、 $n-1$ フレーム期間が経過した時のサブピクセル11の極性と、 n フレーム期間が経過した時のサブピクセル11の極性とが互いに逆になるように、1フレーム期間毎にごとに、サブピクセル11に印加する電圧の極性を反転させている。これにより、サブピクセル11に印加する信号電圧の振幅を小さくすることができるので、消費電力をより一層、低く抑えることができる。

10

【0042】

また、本実施の形態において、共通接続線駆動回路35が、第2共通接続線または第3共通接続線を所定の間、フローティングにした場合には、信号線DTLと共通接続線COMとの配線容量が劇的に小さくなるので、消費電力をより一層、低く抑えることができる。また、本実施の形態において、共通接続線駆動回路35が、第2共通接続線または第3共通接続線を所定の間、所定の電位（例えば、0Vよりも大きな2.5V）にした場合には、信号線DTLが共通接続線COMからカップリングの影響をほとんど受けないので、消費電力をより一層、低く抑えることができる。

20

【0043】

また、本実施の形態では、また、複数のサブピクセル11のうちの走査線によって選択されるサブピクセル11を互い違いに配置し、ドット反転構造とした場合には、フリッカの視認性を抑制することができる。さらに、選択対象のサブピクセル11に対応して配置された1または複数の共通接続線に対応する1行では、1行中の1/2のサブピクセル11がアクティブな状態となっているので、駆動時の容量が1/2となる。その結果、共通接続線の充放電をさらに高速で行うことができるので、本実施の形態の液晶表示装置1を大型液晶ディスプレイやランドスケープ型液晶ディスプレイへも適用することができる。

30

【0044】

<変形例>

上記実施の形態において、例えば、図8に示したように、配線36Bの端部に抵抗38が接続されていてもよい。このような場合であっても、抵抗38が極めて高抵抗であるときには、配線36Bを実質的にフローティングとみなすことが可能である。

【0045】

また、例えば、図9に示したように、配線36Bの端部にスイッチング素子40を介して定電圧源39の出力端が接続されていてもよい。この場合には、配線36Bの電位が安定化するので、本変形例の液晶表示装置1を、ノイズに敏感なデバイス（例えばタッチパネル）などに用いた際に、誤動作を低減することができる。

40

【0046】

また、例えば、図10、図11に示したように、スイッチング素子36の出力端子を3つにしてもよい。このようにした場合には、非選択時に、ロジック回路41の出力や定電圧源39の出力を用いることができるので、設計に柔軟性を持たせることができる。

【0047】

<第2の実施の形態>

図12は、本発明の第2の実施の形態に係る液晶表示装置2の概略構成を表したものである。図13は、図12の液晶表示装置2の画素アレイ部13の内部構成の一例を表したものである。この液晶表示装置2は、一の走査線WSLに接続された複数のサブピクセル

50

ル 1 1 が一列に（行状に）配置されている点で、上記実施の形態の液晶表示装置 1 の構成と相違する。そこで、以下では、上記実施の形態と共通の内容についての説明を省略し、上記実施の形態との相違点についての説明を主に行うものとする。

【0048】

図 1 4 は、液晶表示装置 2 の動作の一例を表すタイミングチャートである。図 1 4 には、 $n - 1$ フレーム期間、 n フレーム期間および $n + 1$ フレーム期間における波形が示されている。図 1 5 は、図 1 4 の $n - 1$ フレーム期間において、走査線 $W S L (i)$ に V_{on} を印加するタイミングでのサブピクセル 1 1 の極性を模式的に表したものである。図 1 6 は、図 1 4 の $n - 1$ フレーム期間において、走査線 $W S L (i + 1)$ に V_{on} を印加するタイミングでのサブピクセル 1 1 の極性を模式的に表したものである。図 1 7 は、図 1 4 の $n - 1$ フレーム期間を経過した時のサブピクセル 1 1 の極性を模式的に表したものである。図 1 8 は、図 1 4 の n フレーム期間を経過した時のサブピクセル 1 1 の極性を模式的に表したものである。なお、図 1 4 ~ 図 1 8 には、信号線駆動回路 3 3 が 1 H 反転駆動を行うと共に、フレーム反転駆動を行っている場合のサブピクセル 1 1 の極性が示されている。なお、図 1 5、図 1 6 において、太枠で囲まれたサブピクセル 1 1 は、走査線 $W S L (i)$ または走査線 $W S L (i + 1)$ によって選択されていることを意味している。また、図 1 5 ~ 図 1 8 において、細枠で囲まれたサブピクセル 1 1 は、既に走査線による選択が終わり、保持期間中であることを意味している。また、図 1 5 において、点線枠で囲まれたサブピクセル 1 1 は、まだ既に走査線による選択がなされていないことを意味している。

【0049】

本実施の形態の共通接続線駆動回路 3 5 は、図 1 4 ~ 図 1 7 したように、信号線駆動回路 3 3 が 1 H 反転駆動を行っている際に、共通電極（共通接続線 $C O M$ ）に供給する電圧の極性を 1 H ごとに反転させるコモン反転駆動を行うものである。

【0050】

共通接続線駆動回路 3 5 は、走査線 $W S L$ に V_{on} が印加され、オンしている（選択対象の）サブピクセル 1 1 を含む 1 水平ラインに対応して配置された共通接続線 $C O M$ （第 1 共通接続線）を補助パルス発生装置 3 7 の出力に接続する。例えば、図 1 5 に示したように、共通接続線駆動回路 3 5 は、選択対象のサブピクセル 1 1 $R (1 , i)$ 、1 1 $G (2 , i)$ 、1 1 $B (3 , i) \dots$ 、1 1 $B (X , i)$ を含む 1 つの行に対応して配置された共通接続線 $C O M (i)$ を、スイッチング素子 3 6 および配線 3 6 A を介して補助パルス発生装置 3 7 の出力に接続する。

【0051】

また、共通接続線駆動回路 3 5 は、走査線 $W S L$ に電圧 V_{off} が印加され、オフしている（非選択対象の）サブピクセル 1 1 だけを含む複数の水平ラインのうち、少なくとも互いに隣接する 2 つの水平ラインに対応して配置された共通接続線 $C O M$ （第 2 共通接続線）を、所定の間、配線 3 6 B に接続する。例えば、図 1 6 に示したように、共通接続線駆動回路 3 5 は、非選択対象のサブピクセル 1 1 $R (1 , i)$ や 1 1 $R (1 , i - 1)$ などを含む 2 つの行に対応して配置された共通接続線 $C O M (i)$ 、 $C O M (i - 1)$ を、スイッチング素子 3 6 を介して配線 3 6 B に接続する。

【0052】

ここで、サブピクセル 1 1 の電位 V_{11} は、図 1 4 の β に示したように、非選択時に、選択時にサブピクセル 1 1 に印加された電位を維持している。つまり、共通接続線 $C O M (i)$ を配線 3 6 A および配線 3 6 B のいずれに接続した場合であっても、サブピクセル 1 1 の電位 V_{11} は変化せず、共通接続線 $C O M (i)$ の電位だけが変化する。従って、サブピクセル 1 1 の表示輝度は、非選択時に、常に一定となっている。

【0053】

なお、上記実施の形態の場合と同様、例えば、図 1 4 の A で示した期間の最初だけ（例えば図 1 4 の B 1 の期間だけ）、第 2 共通接続線を配線 3 6 A に接続し、図 1 4 の A で示した期間の残り（例えば図 1 4 の B 2 の期間）において、第 2 共通接続線を配線 3 6 B に

接続することも可能である。また、例えば、図 14 の A で示した期間の最後だけ（例えば図 14 の C 1 の期間だけ）、第 2 共通接続線を配線 36 A に接続し、図 14 の A で示した期間の残り（例えば図 14 の C 2 の期間）において、第 2 共通接続線を配線 36 B に接続することも可能である。また、例えば、補助パルス発生装置 37 から第 2 共通接続線に補助パルスが出力されている期間（例えば図 14 の D 3 の期間）を挟む 1 フレーム期間に相当する期間から、第 2 共通接続線に補助パルスが出力されている期間を除いた期間（例えば図 14 の D 2 の期間）だけ、第 2 共通接続線を配線 36 A に接続し、その期間の前後の期間（例えば図 14 の D 1 の期間）に、第 2 共通接続線を配線 36 B に接続することも可能である。

【0054】

ところで、本実施の形態でも、共通接続線駆動回路 35 は、選択対象のサブピクセル 11 に対応して配置された 2 つの共通接続線 COM（第 1 共通接続線）と、非選択対象のサブピクセル 11 のうち選択対象のサブピクセル 11 を含む水平ラインとは異なる水平ラインであって、かつ少なくとも互いに隣接する 2 つの水平ラインのサブピクセル 11 に対応して配置された複数の共通接続線 COM（第 2 共通接続線）とを互いに電氣的に分離する。例えば、図 16 に示したように、共通接続線駆動回路 35 は、選択対象のサブピクセル 11 R（1， $i+1$ ），11 G（2， $i+1$ ），11 B（3， $i+1$ ），11 B（X， $i+1$ ）に対応して配置された 1 つの共通接続線 COM（ $i+1$ ）と、非選択対象のサブピクセル 11 R（1， $i-2$ ），11 R（1， $i-1$ ），11 R（1， i ）を含む 3 つの水平ラインに対応して配置された 3 つの共通接続線 COM（ $i-2$ ），COM（ $i-1$ ），COM（ i ）とを互いに電氣的に分離する。

【0055】

さらに、本実施の形態では、共通接続線駆動回路 35 は、複数の第 2 共通接続線を互いに電氣的に接続して、第 1 共通接続線と第 2 共通接続線とを互いに独立に駆動する。例えば、図 16 に示したように、共通接続線駆動回路 35 は、3 つの共通接続線 COM（ $i-2$ ），COM（ $i-1$ ）を互いに電氣的に接続して、2 つの共通接続線 COM（ $i-2$ ），COM（ $i-1$ ），COM（ i ）と、1 つの共通接続線 COM（ $i+1$ ）とを互いに独立に駆動する。

【0056】

これにより、全てのサブピクセル 11 に対して共通の電極を設けた場合と比べて、駆動時の容量を小さくすることができる。また、非選択対象のサブピクセル 11 において、当該サブピクセル 11 に印加された電位を保持する期間中の第 2 共通接続線同士の間、電位差が発生しなくなる。これにより、消費電力および光り抜けの双方を低く抑えつつ、共通接続線 COM の充放電を高速で行うことが可能となる。

【0057】

なお、第 1 共通接続線の電位と、第 2 共通接続線の電位とが大きく変わらないことが好ましい。例えば、第 1 共通接続線の電位を 5 V とし、第 2 共通接続線の電位を 0 V よりも大きな 2.5 V とすることが可能である。このようにした場合には、第 1 共通接続線と第 2 共通接続線との間に大きな横方向電界が生じなくなるので、この部分での光り抜けを低減することができる。

【0058】

本実施の形態において、共通接続線駆動回路 35 が、第 1 共通接続線と、非選択対象のサブピクセル 11 のうち選択対象のサブピクセル 11 を含む水平ラインとは異なる全ての水平ラインに属するサブピクセル 11 に対応して配置された共通接続線 COM（第 3 共通接続線）とを互いに電氣的に分離することが好ましい。例えば、図 16 に示したように、共通接続線駆動回路 35 は、選択対象のサブピクセル 11 R（1， $i+1$ ），11 G（2， $i+1$ ），11 B（3， $i+1$ ），11 B（X， $i+1$ ）に対応して配置された 1 つの共通接続線 COM（ $i+1$ ）と、非選択対象のサブピクセル 11 R（1， $i-2$ ），11 R（1， $i-1$ ），11 R（1， i ）を含む 3 つの水平ラインに対応して配置された 3 つの共通接続線 COM（ $i-2$ ），COM（ $i-1$ ），COM（ i ）とを互いに電氣的に分

10

20

30

40

50

離する。

【 0 0 5 9 】

これにより、選択対象のサブピクセル 1 1 に対して、非選択対象のサブピクセル 1 1 からの影響がほとんど伝播しなくなる。また、非選択対象のサブピクセル 1 1 のほとんどまたは全てにおいて、当該サブピクセル 1 1 に印加された電圧を保持する期間中の第 3 共通接続線同士の間、電位差が発生しなくなる。その結果、消費電力をより一層低減することができるだけでなく、光り抜けをほとんどなくすることができる。また、共通接続線 COM の充放電をより一層、高速で行うことができるので、共通接続線 COM の充放電に起因する画質の劣化が生じる虞をなくすることができる。

【 0 0 6 0 】

さらに、本実施の形態では、共通接続線駆動回路 3 5 は、図 1 7、図 1 8 に示したように、信号線駆動回路 3 3 がフレーム反転駆動を行っている際に、共通電極（共通接続線 COM）に供給する電圧の極性を 1 フレーム期間毎に反転させるコモン反転駆動を行うものでもある。例えば、図 1 7、図 1 8 に示したように、共通接続線駆動回路 3 5 は、 $n - 1$ フレーム期間が経過した時のサブピクセル 1 1 の極性と、 n フレーム期間が経過した時のサブピクセル 1 1 の極性とが互いに逆になるように、1 フレーム期間毎にごとに、サブピクセル 1 1 に印加する電圧の極性を反転させている。これにより、サブピクセル 1 1 に印加する信号電圧の振幅を小さくすることができるので、消費電力をより一層、低く抑えることができる。

【 0 0 6 1 】

また、本実施の形態において、共通接続線駆動回路 3 5 が、第 2 共通接続線または第 3 共通接続線を所定の間、フローティングにした場合には、信号線 DTL と共通接続線 COM との配線容量が劇的に小さくなるので、消費電力をより一層、低く抑えることができる。

【 0 0 6 2 】

なお、本実施の形態においても、上記の図 8 ~ 図 1 1 に記載の種々の変形を行うことが可能である。

【 符号の説明 】

【 0 0 6 3 】


1, 2 ... 液晶表示装置、1 0 ... 液晶表示パネル、1 1 R, 1 1 G, 1 1 B ... サブピクセル、1 2 ... 画素、1 3 ... 画素アレイ部、2 0 ... バックライト、3 0 ... 駆動回路、3 1 ... 映像信号処理回路、3 2 ... タイミング生成回路、3 2 A ... 制御信号、3 3 ... 信号線駆動回路、3 4 ... 走査線駆動回路、3 5 ... 共通接続線駆動回路、3 6, 4 0 ... スイッチング素子、3 6 A, 3 6 B ... 配線、3 7 ... 補助パルス発生装置、3 8 ... 抵抗、3 9 ... 定電圧源、4 1 ... ロジック回路。

10


20

30


【 図 2 】




【 図 4 】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【 図 1 2 】




【 図 1 1 】




【 ㊦ 1 3 】




【 図 1 4 】




【図 15】




【図 16】



【図 17】



【図 18】



フロントページの続き

(51)Int.Cl. F I テーマコード(参考)
G 0 9 G 3/20 6 8 0 G

(72)発明者 ジャルブーンボン ウィーラボン
東京都港区港南1丁目7番1号 ソニー株式会社内

(72)発明者 佐藤 友彦
東京都港区港南1丁目7番1号 ソニー株式会社内

(72)発明者 木田 芳利
イギリス国、K T 1 3 0 X W サリー、ウェイブリッジ、ブルックランズ ザ ハイツ ソニー
ユナイテッド キングダム リミテッド内

F ターム(参考) 2H193 ZA04 ZB03 ZB08 ZB09 ZC04 ZC07 ZC13 ZC25 ZF22 ZG02
ZG12 ZG14 ZP15 ZP17 ZQ16
5C006 AA22 AC09 AC25 BB16 FA47
5C080 AA10 BB05 CC03 DD01 DD26 JJ02 JJ03 JJ04

专利名称(译)	液晶显示装置及其驱动方法		
公开(公告)号	JP2010256466A	公开(公告)日	2010-11-11
申请号	JP2009103933	申请日	2009-04-22
[标]申请(专利权)人(译)	索尼公司		
申请(专利权)人(译)	索尼公司		
[标]发明人	竹内剛也 ジャルプーンボンウィーラボン 佐藤友彦 木田芳利		
发明人	竹内 剛也 ジャルプーンボン ウィーラボン 佐藤 友彦 木田 芳利		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
CPC分类号	G09G3/3655 G09G3/3614 G09G2300/0426 G09G2320/0209 G09G2330/021		
FI分类号	G09G3/36 G09G3/20.624.C G09G3/20.624.D G02F1/133.550 G02F1/133.525 G09G3/20.680.G		
F-TERM分类号	2H193/ZA04 2H193/ZB03 2H193/ZB08 2H193/ZB09 2H193/ZC04 2H193/ZC07 2H193/ZC13 2H193/ZC25 2H193/ZF22 2H193/ZG02 2H193/ZG12 2H193/ZG14 2H193/ZP15 2H193/ZP17 2H193/ZQ16 5C006/AA22 5C006/AC09 5C006/AC25 5C006/BB16 5C006/FA47 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD01 5C080/DD26 5C080/JJ02 5C080/JJ03 5C080/JJ04 2H193/ZA09		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种能够快速充电和放电公共连接线同时抑制功耗和漏光至低电平的液晶显示装置，并提供一种驱动液晶显示装置的方法。解决方案：普通连接线COM一个接一个地排列，对应于设置在每列中的子像素11R，11G，11B。对应于要选择的子像素11R，11G，11B设置的两条公共连接线COM (i)，COM (i-1) 与多条公共连接线COM (1) 至COM (i-1) 电断开。，COM (i+1) 至COM (Y) 对应于与包括子像素11R，11G，11B的行不同的所有行的子像素11R，11G，11B设置，以从子像素11R，11G中选择，11B不被选中。此外，多个第二公共连接线彼此电连接。

