

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2014-32420

(P2014-32420A)

(43) 公開日 平成26年2月20日(2014.2.20)

(51) Int.Cl.

G02F 1/1343 (2006.01)

F I

G02F 1/1343

テーマコード (参考)

2H092

審査請求 有 請求項の数 6 O L (全 16 頁)

(21) 出願番号 特願2013-215962 (P2013-215962)
 (22) 出願日 平成25年10月17日 (2013.10.17)
 (62) 分割の表示 特願2008-116981 (P2008-116981)
 の分割
 原出願日 平成20年4月28日 (2008.4.28)

(71) 出願人 502356528
 株式会社ジャパンディスプレイ
 東京都港区西新橋三丁目7番1号
 (71) 出願人 506087819
 パナソニック液晶ディスプレイ株式会社
 兵庫県姫路市飾磨区妻鹿日田町1-6
 (74) 代理人 110000350
 ポレール特許業務法人
 (72) 発明者 安生 健二
 千葉県茂原市早野3300番地 株式会社
 日立ディスプレイズ内
 (72) 発明者 長三 幸弘
 千葉県茂原市早野3300番地 株式会社
 日立ディスプレイズ内

最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】IPSタイプの液晶表示装置において、走査線引出し線に印加されるゲート電圧の影響によって対向基板の内側が帯電し、画面周辺に白抜けが生ずる現象を防止する。

【解決手段】表示領域を構成する画素部Aにおいて、平面状に形成された対向電極108の上に絶縁膜109を介して画素電極110が配置されている。走査線引出し部Cにおいて、領域Cの幅を小さくするため、走査線引出し線は、別層に形成された、第1走査線引出し線311と第2走査線引出し線312で構成されている。走査線引出し線は、対向電極108と同層で形成されたシールド電極107によって覆われている。シールド電極107はシールド材20の下まで延在しているので、シールド効果は高い。また、シールド材20とシールド電極107の間に絶縁膜109が存在しているので、シールド効果を損なうことは無い。

【選択図】図2



【特許請求の範囲】**【請求項 1】**

第 1 の電極と、第 2 の電極と、ＴＦＴと、前記ＴＦＴに接続された走査線と映像信号線とが形成された表示領域を有するＴＦＴ基板と、

対向基板と、

前記ＴＦＴ基板と前記対向基板とはシール材によって封止され、前記ＴＦＴ基板と前記対向基板との間に挟持された液晶層とを有する液晶表示装置であって、

前記第 2 の電極は、前記ＴＦＴを介して前記映像信号線に接続され、

前記液晶層は、前記第 1 の電極と前記第 2 の電極との間に生じる電界によって駆動され、

10

前記走査線は、前記表示領域の外側の周辺領域に設けられた走査線引き出し線に接続され、

前記走査線引き出し線は、前記ＴＦＴ基板上に形成されたシールド電極によって覆われており、

前記シールド電極は、前記第 1 の電極に電氣的に接続されており、前記走査線引き出し線と前記シール材との間に設けられており、

前記第 1 の電極と前記第 2 の電極の間には絶縁層が設けられており、

前記絶縁層は、前記シールド電極と前記シール材との間にまで延在していることを特徴とする液晶表示装置。

20

【請求項 2】

前記第 1 の電極は平面形状の電極であり、前記第 2 の電極はスリットを有する形状の電極であることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 3】

前記第 2 の電極は平面形状の電極であり、前記第 1 の電極はスリットを有する形状の電極であることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 4】

前記シール材は、平面的に見て前記シールド電極とオーバーラップしている部分とオーバーラップしていない部分が存在し、前記オーバーラップしている部分の幅が前記オーバーラップしていない部分の幅より狭いことを特徴とする請求項 1 乃至 3 の何れか 1 項に記載の液晶表示装置。

30

【請求項 5】

前記対向基板には遮光層が形成されており、

前記遮光層は、前記シール材と重畳していることを特徴とする請求項 1 乃至 4 の何れか 1 項に記載の液晶表示装置。

【請求項 6】

前記走査線引き出し線は、ゲート絶縁膜と前記ＴＦＴ基板との間に設けられた第 1 の金属配線と、前記ゲート絶縁膜と前記液晶層との間に設けられた第 2 の金属配線とから構成されていることを特徴とする請求項 1 乃至 5 の何れか 1 項に記載の液晶表示装置。

【発明の詳細な説明】**【技術分野】**

40

【0001】

本発明は表示装置に係り、特に視野角特性の優れた横電界方式であって、表示領域の周辺においても画面のムラの無い液晶表示装置に関する。

【背景技術】**【0002】**

液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が設置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。

50

【 0 0 0 3 】

液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話や D S C (Digital Still Camera) 等には、小型の液晶表示装置が広く使用されている。携帯電話や D S C 等では、液晶表示装置の外形を小さく保ちながら、表示画面は大きくしたいという要求がある。そうすると、表示領域の周辺のいわゆる額縁が小さくなる。このような構成の場合、表示領域の周辺において、額縁部の電位変動等の影響を受け易くなる。

【 0 0 0 4 】

一方、液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させる I P S (In Plane Switching) 方式が優れた特性を有している。

10

【 0 0 0 5 】

「特許文献 1」には、I P S 方式の液晶表示装置において、走査線の引出し線からのノイズによって、表示領域の周辺に白抜けが生じないように、走査線の引出し線のテーパ部を絶縁膜を介して導電膜で覆う構成が記載されている。つまり、表示領域に形成された走査線のピッチよりも、走査線と外部回路を接続する端子部のピッチの方が小さい。そして、端子部と表示領域の走査線とを結ぶ、走査線引き出し線は、表示領域と端子部のピッチを調整するために、斜め配線(テーパ)となる。この斜め配線部は、表示領域よりも配線密度が大きくなり、走査信号によるノイズが生じやすいので、「特許文献 1」では、この部分を導電膜で覆って、テーパ部からのノイズの影響を低減しようとするものである。導電膜には、画素電極と同じ I T O (Indium Tin Oxide) が使用される。

20

【 先行技術文献 】

【 特許文献 】

【 0 0 0 6 】

【 特許文献 1 】 特開 2 0 0 5 - 2 7 5 0 5 4 号 公 報

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 0 7 】

「特許文献 1」に記載の構成は、走査線引出し線を画素電極と同じ I T O で被覆している。走査線引出し線を I T O で覆う場合、I T O とシール材との密着性が問題となる。シール材には、一般にはエポキシ樹脂が使用される。シール材は、S i N 等の絶縁膜とは接着性が良く、良好なシール性を保つことが出来る。しかし、I T O 等の導電膜と直接接した場合のシールの信頼性は不明な点がある。

30

【 0 0 0 8 】

「特許文献 1」に記載の構成のように、画素電極と同時に形成される I T O によって走査線引出し線を覆う場合は、シール材との関係をどのようにするかによって、信頼性に問題を生ずる。また、周辺 I T O をどの領域まで被覆するかは走査線引出し線に対するシールド効果に対して重要な影響を与えるが、「特許文献 1」にはこのような問題に対する記載は無い。

40

【 0 0 0 9 】

また、「特許文献 1」の構成では、走査線引出し線のシールドに用いる I T O は画素電極と同じ I T O を用いるために、表示領域から連続して形成することは出来ず、走査線と走査線引出し部の境界において、走査線引出し線が I T O によって覆われていない部分が生ずる。そうすると、この I T O に覆われていない部分から走査信号の影響が生ずる。

【 0 0 1 0 】

本発明の課題は、I P S 方式の液晶表示装置において、シール材による封止の信頼性を維持したまま、走査信号の影響による表示領域の白抜けを除去することである。

【 課題を解決するための手段 】

【 0 0 1 1 】

50

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。

【 0 0 1 2 】

(1) 平面状に形成された第 1 の電極と、前記第 1 の電極の上に絶縁膜を介して配置された第 2 の電極と、 T F T が形成された画素がマトリクス状に配置された表示領域を有する T F T 基板と、前記 T F T 基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記 T F T 基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、前記 T F T の前記表示領域には、走査線が第 1 の方向に延在して第 2 の方向に配列し、映像信号線が前記第 2 の方向に延在して前記第 1 の方向に配列しており、前記表示領域の外側には走査線と走査線駆動回路を接続する走査線引出し線が形成され、前記走査線引出し線を覆って、前記第 1 の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材の間には前記絶縁膜が存在しており、前記シールド電極には、前記第 1 の電極と同じ電位が印加されることを特徴とする液晶表示装置。

10

【 0 0 1 3 】

(2) 前記第 2 の電極は櫛歯状の電極であることを特徴とする (1) に記載の液晶表示装置。

【 0 0 1 4 】

(3) 前記シールド電極は前記シール材と平面的に見てオーバーラップしている部分とオーバーラップしていない部分が存在し、前記オーバーラップしている部分の幅を L_1 とし、前記オーバーラップしていない部分の幅を L_2 としたとき、 $L_2 > L_1$ であることを特徴とする (1) に記載の液晶表示装置。

20

【 0 0 1 5 】

(4) 前記表示領域の外側には、前記映像信号線と映像信号駆動回路とを接続する映像信号線引出し線が形成され、前記シールド電極は、前記映像信号線引出し線を被覆していないことを特徴とする (1) に記載の液晶表示装置。

【 0 0 1 6 】

(5) 前記第 1 の電極と、前記シールド電極とは連続した膜であることを特徴とする (1) に記載の液晶表示装置。

【 0 0 1 7 】

(6) 平面状に形成された第 1 の電極と、前記第 1 の電極の上に絶縁膜を介して配置された第 2 の電極と、 T F T が形成された画素がマトリクス状に配置された表示領域を有する T F T 基板と、前記 T F T 基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記 T F T 基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、前記 T F T の前記表示領域には、走査線が第 1 の方向に延在して第 2 の方向に配列し、映像信号線が前記第 2 の方向に延在して前記第 1 の方向に配列しており、前記表示領域の外側には走査線と走査線駆動回路を接続する走査線引出し線が形成され、前記走査線引出し線を覆って、前記第 1 の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材の間には前記絶縁膜が存在しており、前記シールド電極には、前記第 2 の電極と同じ電位が印加されることを特徴とする液晶表示装置。

30

40

【 0 0 1 8 】

(7) 前記第 2 の電極は櫛歯状の電極であることを特徴とする (6) に記載の液晶表示装置。

【 0 0 1 9 】

(8) 前記シールド電極は前記シール材と平面的に見てオーバーラップしている部分とオーバーラップしていない部分が存在し、前記オーバーラップしている部分の幅を L_1 とし、前記オーバーラップしていない部分の幅を L_2 としたとき、 $L_2 > L_1$ であることを特徴とする (6) に記載の液晶表示装置。

【 0 0 2 0 】

(9) 平面状に形成された第 1 の電極と、前記第 1 の電極の上に絶縁膜を介して配置さ

50

れた第2の電極と、TFTが形成された画素がマトリクス状に配置された表示領域を有するTFT基板と、前記TFT基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記TFT基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、前記TFTの前記表示領域には、走査線が第1の方向に延在して第2の方向に配列し、映像信号線が前記第2の方向に延在して前記第1の方向に配列しており、走査線駆動回路が前記第2の方向で、前記シール材の外側に設置され、前記表示領域の外側には前記走査線と前記走査線駆動回路を接続するための走査線引出し線が前記第2の方向に延在し、前記走査線引出し線を覆って、前記第1の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材の間には前記絶縁膜が存在しており、前記シールド電極には、前記第1の電極と同じ電位が印加されることを特徴とする液晶表示装置。

10

【0021】

(10) 前記第2の方向に延在する走査線引出し線は前記シール材の下に形成されており、前記シール材と前記走査線引出し線との間には絶縁膜が存在していることを特徴とする(9)に記載の液晶表示装置。

【0022】

(11) 前記走査線引出し線は第1の走査線引出し線と、前記第1の走査線引出し線とは絶縁膜を介して別層に形成された第2の走査線引出し線とから構成され、前記第1の走査線引出し線と前記第2の走査線引出し線と、前記シール材の間には、絶縁膜が存在していることを特徴とする(9)に記載の液晶表示装置。

20

【0023】

(12) 平面状に形成された第1の電極と、前記第1の電極の上に絶縁膜を介して配置された第2の電極と、TFTが形成された画素がマトリクス状に配置された表示領域を有するTFT基板と、前記TFT基板に対向し、カラーフィルタが形成された対向基板との間に液晶層が挟持され、前記液晶層は前記TFT基板と前記対向基板の周辺に形成されたシール材によって封止された液晶表示装置であって、前記TFTの前記表示領域には、走査線が第1の方向に延在して第2の方向に配列し、映像信号線が前記第2の方向に延在して前記第1の方向に配列しており、走査線駆動回路が前記第2の方向で、前記シール材の外側に設置され、前記表示領域の外側には前記走査線と前記走査線駆動回路を接続するために、走査線引出し線が前記第2の方向に延在し、前記走査線引出し線を覆って、前記第1の電極と同層で形成されたシールド電極が前記シール材の下まで延在し、かつ、前記シールド電極と前記シール材の間には前記絶縁膜が存在しており、前記シールド電極には、前記第2の電極と同じ電位が印加されることを特徴とする液晶表示装置。

30

【0024】

(13) 前記第2の方向に延在する走査線引出し線は前記シール材の下に形成されており、前記シール材と前記走査線引出し線との間には絶縁膜が存在していることを特徴とする(12)に記載の液晶表示装置。

【0025】

(14) 前記走査線引出し線は第1の走査線引出し線と、前記第1の走査線引出し線とは絶縁膜を介して別層に形成された第2の走査線引出し線とから構成され、前記第1の走査線引出し線と前記第2の走査線引出し線と、前記シール材の間には、絶縁膜が存在していることを特徴とする(12)に記載の液晶表示装置。

40

【発明の効果】

【0026】

本発明によれば、ゲート電圧を走査線に供給する走査線引出し線を、コモン電圧が印加されたシールド電極で被覆するので、ゲート電圧による対向基板の帯電を防止することが出来、対向基板の帯電に起因して、表示領域周辺に発生する白抜き現象を防止することが出来る。

【0027】

また、本発明では、シールド電極をシール材の下まで延在させるので、走査線引出し線

50

に印加されるゲート電圧の影響をより確実に防止することが出来る。さらに、本発明では、シールド電極とシール材との間に絶縁膜を設置するので、シール材部分のシール効果の低下を防止することが出来る。

【図面の簡単な説明】

【0028】

【図1】本発明が適用される液晶表示装置の平面図である。

【図2】本発明による液晶表示装置の断面図である。

【図3】図2の画素電極の平面図である。

【図4】本発明による液晶表示装置のTFT基板の平面図である。

【図5】比較例の液晶表示装置の断面図である。

10

【図6】比較例の液晶表示装置のTFT基板の平面図である。

【図7】第2の実施例の液晶表示装置の断面図である。

【発明を実施するための形態】

【0029】

以下の実施例により本発明の内容を詳細に説明する。

【実施例1】

【0030】

図1は本発明を用いた、携帯電話等に使用される液晶表示装置の平面図である。図1において、TFT基板100上に対向基板200が設置されている。TFT基板100と対向基板200の間に液晶層が挟持されている。TFT基板100と対向基板200とは額縁部に形成されたシール材20によって接着している。TFT基板100は対向基板200よりも大きく形成されており、TFT基板100が対向基板200よりも大きくなっている部分には、TFT基板100に電源、映像信号、走査信号等を供給するための端子部150が形成されている。

20

【0031】

また、端子部150には、走査線、映像信号線等を駆動するためのICドライバ50が設置されている。ICドライバ50は3つの領域に分かれており、中央には映像信号駆動回路52が設置され、両脇には走査信号駆動回路51が設置されている。

【0032】

図1の表示領域10において、横方向には図示しない走査線が延在し、縦方向に配列している。また、縦方向には図示しない映像信号線が延在し、横方向に配列している。走査線は走査線引出し線31によって、ICドライバ50の走査信号駆動回路51と接続している。図1において、表示領域10を液晶表示装置の中央に配置するために、走査線引出し線31は表示領域10の両側に配置され、このために、ICドライバ50には、走査信号駆動回路51が両脇に設置されている。一方映像信号線とICドライバ50を接続する映像信号線引出し線41は画面下側に集められている。映像信号線引出し線41はICドライバ50の中央部に配置されている映像信号駆動回路52と接続する。

30

【0033】

走査信号はTFTをONあるいはOFFするためのゲート電圧を供給するので、電圧が高い。したがって、走査信号は、映像信号等に比べて、液晶表示装置の内部でのノイズの原因になりやすい。特に、走査線引出し線31が存在する画面周辺は、後で説明するように、走査信号の影響を受けやすい。その結果、画面周辺において、図1の点線で示すような領域に白抜け11が生ずる。白抜け11の部分はコントラストが劣化した状態である。

40

【0034】

図2はこのような白抜けが生じないようにした本発明の構成を示す断面図である。図2に示す液晶表示装置は、IPS方式の液晶表示装置である。図4は同様な液晶表示装置のTFT基板の平面図である。図2は右側から表示領域10の一部を構成する画素部Aと、コモン配線60とシールド電極107あるいは対向電極108を接続するコモン配線接続部Bと、走査線引出し線部Cに分かれている。なお、図4に示すように、対向電極108とシールド電極107は連続膜として形成されるので、シールド電極107にコモン電圧

50

を供給すると、対向電極 108 にも同時にコモン電圧が供給される。

【0035】

まず、図2の画素部の構成について説明する。図2において、ガラスで形成されるTFT基板100の上に、ゲート電極101が形成されている。ゲート電極101は走査線30と同層で形成されている。ゲート電極101はAl合金の上にMo合金が積層されている。

【0036】

ゲート電極101を覆ってゲート絶縁膜102がSiNによって形成されている。ゲート絶縁膜102の上に、ゲート電極101と対向する位置に半導体層103がa-Si膜によって形成されている。a-Si膜はプラズマCVDによって形成される。a-Si膜はTFTのチャンネル部を形成するが、チャンネル部を挟んでa-Si膜上にソース電極104とドレイン電極105が形成される。なお、a-Si膜とソース電極104あるいはドレイン電極105との間には図示しないn+Si層が形成される。半導体層103とソース電極104あるいはドレイン電極105とのオーミックコンタクトを取るためである。

【0037】

ソース電極104は映像信号線40が兼用し、ドレイン電極105は画素電極110と接続される。ソース電極104もドレイン電極105も同層で同時に形成される。本実施例では、ソース電極104あるいはドレイン電極105はMo合金で形成される。ソース電極104あるいはドレイン電極105の電気抵抗を下げたい場合は、例えば、Al合金をMo合金でサンドイッチした電極構造が用いられる。

【0038】

TFTを覆って無機パッシベーション膜106がSiNによって形成される。無機パッシベーション膜106はTFTの、特にチャンネル部を不純物から保護する。無機パッシベーション膜106の上には有機パッシベーション膜が形成される場合もあるが、本実施例では無機パッシベーション膜106のみである。

【0039】

無機パッシベーション膜106の上には対向電極108が形成される。対向電極108は透明導電膜であるITO(Indium Tin Oxide)を表示領域10全体にスパッタリングすることによって形成される。すなわち、対向電極108は面状に形成される。対向電極108を全面にスパッタリングによって形成した後、画素電極110とドレイン電極105を導通するためのスルーホール部だけは対向電極108をエッチングによって除去する。なお、このとき、後で述べるシールド電極107を同時に形成する。

【0040】

対向電極108を覆って上部絶縁膜109がSiNによって形成される。上部絶縁膜109が形成された後、エッチングによってスルーホールを形成する。この上部絶縁膜109をレジストにして無機パッシベーション膜106をエッチングして第1スルーホールTH1を形成する。その後、上部絶縁膜109および第1スルーホールTH1を覆って画素電極110となるITOをスパッタリングによって形成する。スパッタリングしたITOをパターニングして画素電極110を形成する。画素電極110となるITOは第1スルーホールTH1、第2スルーホールTH2、第3スルーホールTH3にも同時に被着され、同時にパターニングされ、第2スルーホールTH2および第2スルーホールTH3においては、接続電極111となる。第1スルーホールTH1において、TFTから延在してきたドレイン電極105と画素電極110が導通し、映像信号が画素電極110に供給されることになる。

【0041】

図3に画素電極110の1例を示す。画素電極110は、両端が閉じた櫛歯状の電極である。櫛歯と櫛歯の間にスリット112が形成されている。画素電極110の下方には、図示しない平面状の対向電極108が形成されている。画素電極110に映像信号が印加されると、スリット112を通して対向電極108との間に生ずる電気力線によって液晶分子301が回転する。これによって液晶層300を通過する光を制御して画像を形成す

10

20

30

40

50

る。

【 0 0 4 2 】

図 2 の画素部はこの様子を断面図として説明したものである。櫛歯状の電極と櫛歯状の電極の間はスリット 1 1 2 となっている。対向電極 1 0 8 にはコモン電圧が印加され、画素電極 1 1 0 には映像信号による電圧が印加される。画素電極 1 1 0 に電圧が印加されると図 2 に示すように、電気力線が発生して液晶分子 3 0 1 を電気力線の方向に回転させてバックライトからの光の透過を制御する。画素毎にバックライトからの透過が制御されるので、画像が形成されることになる。なお、画素電極 1 1 0 の上には液晶分子 3 0 1 を配向させるための配向膜 1 1 3 が形成されている。

【 0 0 4 3 】

図 2 において、液晶層 3 0 0 を挟んで対向基板 2 0 0 が設置されている。対向基板 2 0 0 の内側には、カラーフィルタ 2 0 1 が形成されている。カラーフィルタ 2 0 1 は画素毎に、赤、緑、青のカラーフィルタ 2 0 1 が形成されており、カラー画像が形成される。カラーフィルタ 2 0 1 とカラーフィルタ 2 0 1 の間にはブラックマトリクス 2 0 2 が形成され、画像のコントラストを向上させている。ただし、図 2 は表示領域 1 0 周辺の断面図なので、カラーフィルタ 2 0 1 は 1 色分のみ記載され、大部分は、遮光膜としてのブラックマトリクス 2 0 2 によって覆われている。

【 0 0 4 4 】

カラーフィルタ 2 0 1 およびブラックマトリクス 2 0 2 を覆ってオーバーコート膜 2 0 3 が形成されている。カラーフィルタ 2 0 1 およびブラックマトリクス 2 0 2 の表面は凹凸となっているために、オーバーコート膜 2 0 3 によって表面を平らにしている。オーバーコート膜 2 0 3 の上には、液晶分子 3 0 1 を配向させるための配向膜 1 1 3 が形成されている。なお、図 2 は IPS であるから、対向電極 1 0 8 は TFT 基板 1 0 0 側に形成されており、対向基板 2 0 0 側には形成されていない。

【 0 0 4 5 】

図 2 に示すように、IPS では、対向基板 2 0 0 の内側には導電膜が形成されていない。そうすると、対向基板 2 0 0 の電位が不安定になる。また、外部からの電磁ノイズが液晶層 3 0 0 に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板 2 0 0 の外側に表面導電膜 2 1 0 が形成される。表面導電膜 2 1 0 は、透明導電膜である ITO をスパッタリングすることによって形成される。

【 0 0 4 6 】

このように、液晶表示装置の外部からの電磁ノイズ等に対しては表面導電膜 2 1 0 によってシールドすることが出来るが、液晶表示装置の内部で発生する、ゲート電圧等の影響による液晶表示装置内部の帯電については、表面導電膜 2 1 0 によっては対策することは出来ない。このような問題は以下に説明する本発明の構成によって対策する。

【 0 0 4 7 】

対向電極 1 0 8 にはコモン配線 6 0 からコモン電圧が印加される。コモン配線 6 0 は走査線 3 0 あるいはゲート電極 1 0 1 と同層で形成される。図 2 における対向電極 1 0 8 と走査線引出し線 3 1 を覆うシールド電極 1 0 7 とは図 4 に示すように、連続膜として形成されている。したがって、図 2 に示すように、コモン配線 6 0 とシールド電極 1 0 7 を接続すると、同時に、コモン配線 6 0 と対向電極 1 0 8 を接続することになる。

【 0 0 4 8 】

コモン配線 6 0 とシールド電極 1 0 7 との接続は、次のとおりである。上部絶縁膜 1 0 9、無機パッシベーション膜 1 0 6、ゲート絶縁膜 1 0 2 にスルーホールを形成してコモン配線 6 0 の一部を露出させる。一方、上部絶縁膜 1 0 9 にスルーホールを形成してシールド電極 1 0 7 の一部を露出させる。そして、画素電極 1 1 0 を形成するための ITO 膜をスパッタリングするときに同時に ITO を被着し、この ITO 膜を画素電極 1 1 0 と同時にパターンングすることによって接続電極 1 1 1 を形成し、シールド電極 1 0 7 と対向電極 1 0 8 を接続する。

【 0 0 4 9 】

図 2 において、走査線引出し線部 C は、本発明の特徴を示す部分である。図 2 の走査線引出し線 3 1 は 2 層構造となっている。特に小型の液晶表示装置では、表示領域 1 0 周辺の額縁部を狭くしたいという要求が強い。走査線引出し線 3 1 は表示領域 1 0 の外側の額縁部に配置される。走査線引出し線 3 1 を同一層に配置する場合は、各走査線引出し線 3 1 の間隔を取る必要があり、額縁部を小さくするには限界がある。

【 0 0 5 0 】

図 2 の走査線引出し線部 C では、走査線引出し線 3 1 を第 1 走査線引出し線 3 1 1 と第 2 走査線引出し線 3 1 2 の 2 層に分けて配置することによって走査線引出し線 3 1 の占めるスペースを小さくしている。図 2 において、第 1 走査線引出し線 3 1 1 は走査線 3 0 あるいはゲート電極 1 0 1 と同層で形成され、第 2 走査線引出し線 3 1 2 は映像信号線 4 0 あるいはドレイン電極 1 0 5 と同層で形成される。なお、走査線 3 0 と第 2 走査線引出し線 3 1 2 とは、図 2 には図示されていないスルーホールによって接続される。

10

【 0 0 5 1 】

第 1 走査線引出し線 3 1 1 と第 2 走査線引出し線 3 1 2 との間にはゲート絶縁膜 1 0 2 が存在しているので、平面的には、第 1 走査線引出し線 3 1 1 と第 2 走査線引出し線 3 1 2 とは隙間無く配置することも出来、重ねて配置することも出来る。したがって、額縁領域を狭くすることが出来る。

【 0 0 5 2 】

走査線 3 0 および走査線引出し線 3 1 には、T F T を O N 、 O F F させる比較的電圧の高い、ゲート電圧が印加される。特に、走査線引出し線 3 1 がシールド電極 1 0 7 等で覆われていない場合は、ゲート電圧の影響によって対向電極 1 0 8 の一部が帯電する。特に、対向基板 2 0 0 に形成されているブラックマトリクス 2 0 2 が絶縁物である樹脂等で形成されていると、このブラックマトリクス 2 0 2 が帯電し易い。対向基板 2 0 0 が帯電すると、この影響が液晶層 3 0 0 に及び、映像信号に対するノイズとなって、画面周辺に白抜けが生ずる。

20

【 0 0 5 3 】

本発明は、対向電極 1 0 8 と同時に形成されたシールド電極 1 0 7 をシール材 2 0 の下まで延在させ、走査線引出し線 3 1 を完全に被覆することによって、ゲート電圧の影響が対向基板 2 0 0 に及ぶことを防止している。なお、シールド電極 1 0 7 は対抗電極 1 0 8 と同じ I T O 膜によって形成されている。また、第 2 走査線引出し線 3 1 2 とシールド電極 1 0 7 との間には S i N で形成された無機パッシベーション膜 1 0 6 が存在している。

30

【 0 0 5 4 】

シールド電極 1 0 7 は上部絶縁膜 1 0 9 によって被覆されている。したがって、シール材 2 0 とシールド電極 1 0 7 を構成する I T O とは直接接触していない。したがって、シール材 2 0 は、絶縁物である上部絶縁膜 1 0 9 と接触することになり、シール部の信頼性は高い。

【 0 0 5 5 】

シールド電極 1 0 7 は、シール材 2 0 の下まで延在することによって走査線引出し線 3 1 のシールド効果を高くしている。しかし、シールド線は、シール材 2 0 を越えて外側までは延在していない。シールド電極 1 0 7 を構成する I T O 膜と、上部絶縁膜 1 0 9 あるいは、無機パッシベーション膜 1 0 6 との界面における接着強度の問題が、封止の信頼性に影響を及ぼすことを避けるためである。

40

【 0 0 5 6 】

したがって、シールド電極 1 0 7 は、図 2 に示すように、シール材 2 0 の下部において、シール材 2 0 とオーバーラップした領域 L 1 とオーバーラップしていない領域 L 2 とが存在している。シール部の信頼性を高く保つためには、 $L 2 > L 1$ であることが望ましい。

【 0 0 5 7 】

図 4 は本発明による液晶表示装置の T F T 基板 1 0 0 の平面図である。図 4 において、T F T 基板 1 0 0 は、シール材 2 0 まで記載されている。シール材 2 0 は一点鎖線によ

50

て示されている。図4において、表示領域10には、走査線30が横方向に延在し、縦方向に配列している。また、映像信号線40が縦方向に延在し、横方向に配列している。走査線30は表示領域10の両側に存在する走査線引出し線31と接続する。また、映像信号線40は、表示領域10の下側に存在する映像信号線引出し線41と接続している。

【0058】

表示領域10の両側に存在する走査線引出し線31は表示領域10の下方に延在して、ICドライバ50の走査信号駆動回路51に接続する。表示領域10の下側に存在する映像信号線引出し線41は表示領域10のさらに下側に存在する映像信号駆動回路52と接続する。図4において、走査線引出し線31は、平面的には互いに隙間なく存在している。図2で説明したように、走査線引出し線31は2層構造となっており、絶縁膜によって相互に絶縁されているので、このような配置が可能になる。

10

【0059】

図4において、表示領域10の左側には、コモン配線60が延在し、コモン配線60は第2スルーホールTH2および第3スルーホールTH3を介してシールド電極107、および、シールド電極107と連続膜として形成されている対向電極108と接続している。表示領域10全体は対向電極108によって覆われており、表示領域10の両側に存在する走査線引出し線31はシールド電極107によって覆われている。対向電極108とシールド電極107は連続膜で形成されており、この様子をハッチングによって示している。したがって、シール材20の内側においては、走査線30および走査線引出し線31は全てITOで形成された対向電極108あるいはシールド電極107によって覆われている。シールド電極107は走査線引出し線31を覆っているが、映像信号線引出し線41は覆っていない。映像信号は電圧が低く、対向基板200を帯電させる可能性は小さいからである。場合によっては、シールド電極107が映像信号線引出し線41を覆うと、映像信号線引出し線41間の容量が増加して映像信号の処理速度に悪影響を及ぼす可能性がある。

20

【0060】

シールド電極107はシール材20と平面的にはオーバーラップしている。シール材20がシールド電極107とオーバーラップしている量はL1であり、オーバーラップしていない量はL2である。本実施例では図2で説明したように $L2 > L1$ となっている。また、シールド電極107とシール材20との間には、SiNで形成された上部絶縁膜109が存在しており、シールの信頼性を確保している。

30

【0061】

走査線引出し線31はシール材20の下にも存在している。額縁の幅を小さくするためである。ただし、シール材20の間には、ゲート電極101と同層で形成された第1走査線引出し線311の場合はゲート絶縁膜102、無機パッシベーション膜106、上部絶縁膜109の3層の絶縁膜が存在し、ドレイン電極105と同層で形成された第2走査線引出し線312の場合は、無機パッシベーション膜106、上部絶縁膜109の2層の絶縁膜が存在しているので、シール材は絶縁物と接することになり、シール不良の問題は生じない。

【0062】

以上のように、本実施例によれば、シール材20の内側において、走査線引出し線31は全てシールド電極107によって覆われているので、ゲート電圧によって対向電極108が帯電するという問題は回避することが出来る。また、平面で形成された対向電極108と連続してシールド電極107を形成するので、シールド電極107と表示領域10に形成された対向電極108とを切れ目無く接続することが出来るので、シールド効果が優れている。

40

【0063】

さらに本実施例によれば、ITOで形成されるシールド電極107とシール材20が直接接することはなく、シール材20は、絶縁膜とのみ接触するので、シール部の信頼性を低下させることが無い。

50

【 0 0 6 4 】

図 5 は本発明に対する比較例である。図 5 は図 2 と同様、図 1 に示す液晶表示装置の周辺の断面図である。図 5 の構成は、図 2 の構成と、シールド電極 1 0 7 を除いて同一である。図 5 において、シールド電極 1 0 7 はシール材 2 0 とオーバーラップしておらず、シール材 2 0 の内側とシールド電極の端部との間は、走査線引出し線 3 1 が無機バッシベーション膜 1 0 6 および上部絶縁膜 1 0 9 を介して対向基板 2 0 0 に向かい合っている領域 d が存在する。したがって、この領域 d におけるゲート電位の影響によって対向基板 2 0 0 の内側が帯電する。そうすると、対向基板 2 0 0 内側の帯電の影響が液晶層 3 0 0 に及び、画面周辺に図 1 に示すような白抜けが生ずる。

【 0 0 6 5 】

図 6 は、比較例における T F T 基板 1 0 0 の平面図である。図 6 は、シールド電極 1 0 7 の範囲を除いて図 4 と同一である。図 6 において、T F T 基板 1 0 0 の周辺にはシール材 2 0 が形成されている。シール材は一点鎖線で示されている。表示領域 1 0 の両側には走査線引出し線 3 1 が設置されている。シールド電極 1 0 7 は、シール材 2 0 の内側と表示領域 1 0 の端部を全て覆うのではなく、一部のみ覆っている。すなわち、シール材 2 0 の内側において、走査線引出し線 3 1 が覆われていない領域 d が存在する。そうするとこの領域 d における走査線引出し線 3 1 に印加されるゲート電圧によって対向基板 2 0 0 の内側が帯電し、図 5 の説明で述べたように、表示領域 1 0 周辺に白抜けが生ずる。このように、対向電極 1 0 8 と同層で、走査線引出し線 3 1 上にシールド電極 1 0 7 を設置しても、シールド電極 1 0 7 をシール材 2 0 とオーバーラップさせる範囲までに延在させないと白抜けに対して十分な効果を上げることが出来ない。

【 実施例 2 】

【 0 0 6 6 】

実施例 1 における I P S 方式の液晶表示装置では、無機バッシベーション膜 1 0 6 上に平面状の対向電極 1 0 8 を形成し、その上に上部絶縁膜 1 0 9 を形成し、その上に櫛歯状の画素電極 1 1 0 を形成している。実施例 1 の液晶表示装置の電極配置とは逆に、無機バッシベーション膜 1 0 6 上に平面状の画素電極 1 1 0 を形成し、上部絶縁膜 1 0 9 を挟んで櫛歯状の対向電極 1 0 8 を形成してもよい。この場合の対向電極 1 0 8 の形状は、図 3 の櫛歯電極と同様の形状でよい。

【 0 0 6 7 】

図 7 において、画素部においては、無機バッシベーション膜 1 0 6 の上に平面状の画素電極 1 1 0 が形成される。平面状の画素電極 1 1 0 の上には上部絶縁膜 1 0 9 が形成され、上部絶縁膜 1 0 9 の上に櫛歯状の対向電極 1 0 8 が形成される。走査線引出し線 3 1 を覆うシールド電極 1 0 7 は、画素電極 1 1 0 の形成と同時に I T O 膜によって形成される。シールド電極 1 0 7 は、画素電極 1 1 0 と同時に形成されるが、シールド電極 1 0 7 には、コモン配線 6 0 から第 2 スルーホール T H 2 および第 3 スルーホール T H 3 を通してコモン電位が供給される。したがって、実施例 2 においては、画素電極 1 1 0 を構成する I T O 膜とシールド電極 1 0 7 を構成する I T O 膜とは連続膜とはなっていない。

【 0 0 6 8 】

図 7 のような構成は次のようなプロセスによって形成することが出来る。無機バッシベーション膜 1 0 6 までの形成は図 2 に示す実施例 1 と同様である。無機バッシベーション膜 1 0 6 を形成したあと、画素電極 1 1 0 と T F T のドレイン電極 1 0 5 を接続するための第 1 スルーホール T H 1 を形成する。その後、I T O をスパッタリングする。被着された I T O 膜をパターニングすることによって、画素電極 1 1 0、スルーホール部のコンタクトおよびシールド電極 1 0 7 を形成する。この場合画素電極 1 1 0 とシールド電極 1 0 7 とは連続膜とはなっていない。

【 0 0 6 9 】

その後、上部絶縁膜 1 0 9 を S i N によって形成する。次に、実施例 1 と同様に、第 2 スルーホール T H 2 および第 3 スルーホール T H 3 を形成する。その後、対向電極 1 0 8 となる I T O をスパッタリングによって被着する。この I T O をパターニングすることに

よって、櫛歯状の対向電極 108 およびスルーホール of コンタクトを形成する。スルーホール of のうち、TFT of のドレイン電極 105 と画素電極 110 を接続する第 1 スルーホール TH1 of のみが実施例 1 of の図 2 と異なる。

【0070】

シールド電極 107 of が平面的に見て、シール材 20 of の下にまで形成されていることは実施例 1 と同様である。また、シールド電極 107 of にコモン電圧が印加されることも実施例 1 と同様である。したがって、平面状 of の画素電極 110 of が下側に配置され、その上に絶縁膜を介して対向電極 108 of が櫛歯状に形成されたタイプの IPS 方式 of の液晶表示装置においても、実施例 1 と同様の効果を得ることが出来る。

【0071】

以上で説明した、ゲート電極、及びそれと同層 of のコモン配線、第 2 走査線引出し線を形成する Al 合金を AlNd 合金、Mo 合金を MoCr 合金としてもよい。同様にソース電極あるいはドレイン電極 of の Mo 合金を MoCr 合金、或いは AlNd 合金を MoCr 合金でサンドイッチした構造としてもよい。勿論、それら合金に限定されるものでなく、他の純金属或いは合金を積層するような構造であってもよい。

【0072】

また、図 4、図 6 等では、表示領域外 of のコモン配線接続部において、シールド電極 107 of あるいは対向電極 108 of に対してコモン配線から対向電圧を供給しているが、特に制限される訳ではなく、表示領域内において走査線 30 と平行にコモン配線 60 を配置し、表示領域内 of シールド電極 107 of あるいは対向電極 108 of に対して対向電圧を供給するコモン配線接続部を設けてもよい。これにより、表示領域内 of の対向電極 108 of の電位を安定させることが可能となる。また、図で示している表示領域外 of のコモン配線接続部を設けず、上述した表示領域内 of のコモン配線接続部だけでシールド電極 107 of 及び対向電極 108 of に対してコモン配線 60 から対向電圧を供給するような構成としてもよい。これにより、表示領域外 of の面積を少なくすることが可能となる。

【0073】

また、コモン配線接続部における第 2 スルーホール TH2 と第 3 スルーホール TH3 とを第 1 の方向に併設しているが、第 2 の方向に併設する構成であってもよい。これにより、表示領域外 of の面積を減少させることが可能となる。

【0074】

本実施例では、図 4 に示されているように、TFT 基板 of の右側に設けられる走査線引出し線 31 を介して、表示領域 of の端子部に近い側の走査線 30 を駆動し、TFT 基板 of の左側に設けられる走査線引出し線 31 を介して、表示領域 of の端子部から遠い側の走査線 30 を駆動し、TFT 基板 of の左側において、表示領域と走査線引出し線 31 との間にコモン配線する構成とすることで走査線 30 とコモン配線 60 との交差を防いでいる。しかし、コモン配線 60 を表示領域 of の左右両側に設け、それぞれにコモン配線接続部を設ける構成であってもよい。

【0075】

本実施例においては、図 4、図 6 等に示すように、端子部において、走査線引出し線 31 と映像線引出し線 41 との間にコモン配線 60 が設けられ、シールド電極 107 of は走査線引出し線 41 を覆っているが、コモン配線 60 は覆っていない。

【符号の説明】

【0076】

10 ... 表示領域、 11 ... 白抜け、 20 ... シール材、 30 ... 走査線、 31 ... 走査線引出し線、 40 ... 映像信号線、 41 ... 映像信号線引出し線、 50 ... IC ドライバ、 51 ... 走査信号駆動回路、 52 ... 映像信号駆動回路、 60 ... コモン配線、 100 ... TFT 基板、 101 ... ゲート電極、 102 ... ゲート電絶縁膜、 103 ... 半導体層、 104 ... ソース電極、 105 ... ドレイン電極、 106 ... 無機パッシベーション膜、 107 ... シールド電極、 108 ... 対向電極、 109 ... 上部絶縁膜、 110 ... 画素電極、 111 ... 接続電極、 112 ... スリット、 113 ... 配向膜、 200 ... 対向基

10

20

30


40

50

板、 201 ... カラーフィルタ、 202 ... ブラックマトリクス、 203 ... オーバーコート膜、 210 ... 表面導電膜、 300 ... 液晶層、 301 ... 液晶分子、 311 ... 第1走査線引出し線、 312 ... 第2走査線引出し線、 TH1 ... 第1スルーホール、 TH2 ... 第2スルーホール、 TH3 ... 第3スルーホール


【図1】

図1




【図2】

図2




【図 3】

図 3




【図 5】

図 5



【図 4】

図 4



【図 6】

図 6





図 7

【 図 7 】



フロントページの続き

(72)発明者 畠山 研一

千葉県茂原市早野 3 3 0 0 番地 株式会社日立ディスプレイズ内

Fターム(参考) 2H092 GA14 GA35 GA64 JA24 JB16 JB24 JB56 PA04 PA09

