

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2013-7766

(P2013-7766A)

(43) 公開日 平成25年1月10日(2013.1.10)

(51) Int. Cl.	F I	テーマコード (参考)
<b>GO2F 1/1345 (2006.01)</b>	GO2F 1/1345	2H092
<b>GO2F 1/1343 (2006.01)</b>	GO2F 1/1343	2H191
<b>GO2F 1/13363 (2006.01)</b>	GO2F 1/13363	
<b>GO2F 1/1335 (2006.01)</b>	GO2F 1/1335 510	

審査請求 未請求 請求項の数 10 O L (全 14 頁)

(21) 出願番号 特願2011-138369 (P2011-138369)  
 (22) 出願日 平成23年6月22日 (2011. 6. 22)

(71) 出願人 302020207  
 株式会社ジャパンディスプレイセントラル  
 埼玉県深谷市幡羅町一丁目9番地2  
 (74) 代理人 100108855  
 弁理士 蔵田 昌俊  
 (74) 代理人 100159651  
 弁理士 高倉 成男  
 (74) 代理人 100091351  
 弁理士 河野 哲  
 (74) 代理人 100088683  
 弁理士 中村 誠  
 (74) 代理人 100109830  
 弁理士 福原 淑弘  
 (74) 代理人 100075672  
 弁理士 峰 隆司

最終頁に続く

(54) 【発明の名称】 液晶表示装置


(57) 【要約】

【課題】 歩留まりの低下を抑制する。

【解決手段】 画像を表示するアクティブエリアに形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、を備えた第1基板と、前記第1基板に対向配置された第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記第2基板の外面上において前記アクティブエリアに対応して配置され、その表面に導電層を備えた第1線膨張係数の光学素子と、前記第2基板の端部よりも外方に延在した前記第1基板の延在部に形成された電極パッドと、前記光学素子の前記導電層と前記電極パッドとを電気的に接続するとともに、前記第1線膨張係数の絶対値よりも大きな絶対値の第2線膨張係数の接続部材と、を備えたことを特徴とする液晶表示装置。

【選択図】 図3

図3



## 【特許請求の範囲】

## 【請求項 1】

画像を表示するアクティブエリアに形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、を備えた第 1 基板と、

前記第 1 基板に対向配置された第 2 基板と、

前記第 1 基板と前記第 2 基板との間に保持された液晶層と、

前記第 2 基板の外面上において前記アクティブエリアに対応して配置され、その表面に導電層を備えた第 1 線膨張係数の光学素子と、

前記第 2 基板の端部よりも外方に延在した前記第 1 基板の延在部に形成された電極パッドと、

前記光学素子の前記導電層と前記電極パッドとを電氣的に接続するとともに、前記第 1 線膨張係数の絶対値よりも大きな絶対値の第 2 線膨張係数の接続部材と、

を備えたことを特徴とする液晶表示装置。

10

## 【請求項 2】

前記接続部材がエラストマーであることを特徴とする請求項 1 に記載の液晶表示装置。

## 【請求項 3】

前記接続部材は熱硬化性樹脂によって形成されたことを特徴とする請求項 1 または 2 に記載の液晶表示装置。

## 【請求項 4】

前記光学素子の表面抵抗値が  $1 \text{ G} / \text{以下}$  であることを特徴とする請求項 1 乃至 3 のいずれか 1 項に記載の液晶表示装置。

20

## 【請求項 5】

前記光学素子は、前記第 2 基板の屈折率と略同等の屈折率の接着剤により前記第 2 基板の外面上に接着されたことを特徴とする請求項 1 乃至 4 のいずれか 1 項に記載の液晶表示装置。

## 【請求項 6】

前記光学素子は、前記第 2 基板の外面上に配置された第 1 位相差板と、前記第 1 位相差板に積層された第 2 位相差板と、前記第 2 位相差板に積層された偏光板と、前記偏光板に積層された第 3 位相差板と、前記第 3 位相差板に積層された前記導電層と、を備えたことを特徴とする請求項 1 乃至 5 のいずれか 1 項に記載の液晶表示装置。

30

## 【請求項 7】

前記第 1 位相差板及び前記第 2 位相差板は、a) その一方が  $n_x = n_y < n_z$  の屈折率異方性を有し、且つ、他方が  $n_x > n_y > n_z$  の屈折率異方性を有する組み合わせ、あるいは、b) その一方が  $n_x > n_y > n_z$  の屈折率異方性を有し、且つ、他方が  $n_z > n_x > n_y$  の屈折率異方性を有する組み合わせのいずれかであることを特徴とする請求項 6 に記載の液晶表示装置。

## 【請求項 8】

前記第 3 位相差板は、二軸位相差板であることを特徴とする請求項 6 または 7 に記載の液晶表示装置。

40

## 【請求項 9】

前記第 1 基板は、さらに、静電容量タッチセンシング用配線を備えたことを特徴とする請求項 1 乃至 8 のいずれか 1 項に記載の液晶表示装置。

## 【請求項 10】

前記電極パッドは、接地電位であることを特徴とする請求項 1 乃至 9 のいずれか 1 項に記載の液晶表示装置。

## 【発明の詳細な説明】

## 【技術分野】

## 【0001】

本発明の実施形態は、液晶表示装置に関する。

50

## 【背景技術】

## 【0002】

液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのOA機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。

## 【0003】

近年では、Fringe Field Switching (FFS) モードや In-Plane Switching (IPS) モードの液晶表示パネルが実用化されている。このような FFS モードや IPS モードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成である。対向基板には、導電膜がほとんど配置されていないため、外部からの電界をシールドするための構成が提案されている。

10

## 【先行技術文献】

## 【特許文献】

## 【0004】

【特許文献1】特開2009-116309号公報

## 【発明の概要】

## 【発明が解決しようとする課題】

## 【0005】

本実施形態の目的は、歩留まりの低下を抑制することが可能な液晶表示装置を提供することにある。

20

## 【課題を解決するための手段】

## 【0006】

本実施形態によれば、

画像を表示するアクティブエリアに形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、を備えた第1基板と、前記第1基板に対向配置された第2基板と、前記第1基板と前記第2基板との間に保持された液晶層と、前記第2基板の外面上において前記アクティブエリアに対応して配置され、その表面に導電層を備えた第1線膨張係数の光学素子と、前記第2基板の端部よりも外方に延在した前記第1基板の延在部に形成された電極パッドと、前記光学素子の前記導電層と前記電極パッドとを電氣的に接続するとともに、前記第1線膨張係数の絶対値よりも大きな絶対値の第2線膨張係数の接続部材と、を備えたことを特徴とする液晶表示装置が提供される。

30

## 【図面の簡単な説明】

## 【0007】

【図1】図1は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。

【図2】図2は、図1に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。

40

【図3】図3は、図1に示した液晶表示パネルの断面構造を概略的に示す断面図である。

【図4】図4は、図1に示した液晶表示パネルの構成を概略的に示す平面図である。

【図5】図5は、第2光学素子を高温環境下に放置したときの寸法変化を測定した結果を示す図である。

【図6】図6は、図5に示した寸法変化の一例を基に第2光学素子の第1線膨張係数  $\alpha_1$  を計算した結果を示す図である。

【図7】図7は、第1導電材料及び第2導電材料のそれぞれの第2線膨張係数  $\alpha_2$  を示す図である。

## 【発明を実施するための形態】

## 【0008】

50

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

【0009】

図1は、本実施形態の液晶表示装置を構成する液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。

【0010】

すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルLPNを備えている。液晶表示パネルLPNは、アレイ基板(第1基板)ARと、アレイ基板ARに対向配置された対向基板(第2基板)CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えて構成されている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、 $m \times n$ 個のマトリクス状に配置された複数の画素PXによって構成されている(但し、 $m$ 及び $n$ は正の整数)。

10

【0011】

アレイ基板ARは、アクティブエリアACTにおいて、第1方向Xに沿ってそれぞれ延出した $n$ 本のゲート配線G( $G_1 \sim G_n$ )及び $n$ 本の容量線C( $C_1 \sim C_n$ )、第1方向Xに交差する第2方向Yに沿ってそれぞれ延出した $m$ 本のソース配線S( $S_1 \sim S_m$ )、各画素PXにおいてゲート配線G及びソース配線Sと電気的に接続された $m \times n$ 個のスイッチング素子SW、各画素PXにおいてスイッチング素子SWに各々電気的に接続された $m \times n$ 個の画素電極PE、容量線Cの一部であり画素電極PEと向かい合う共通電極CEなどを備えている。保持容量CSは、容量線Cと画素電極PEとの間に形成される。

20

【0012】

各ゲート配線Gは、アクティブエリアACTの外側に引き出され、第1駆動回路GDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、第2駆動回路SDに接続されている。各容量線Cは、アクティブエリアACTの外側に引き出され、第3駆動回路CDに接続されている。これらの第1駆動回路GD、第2駆動回路SD、及び、第3駆動回路CDは、アレイ基板ARに形成され、駆動ICチップ2と接続されている。図示した例では、液晶表示パネルLPNを駆動するのに必要な信号源として、駆動ICチップ2は、液晶表示パネルLPNのアクティブエリアACTの外側において、アレイ基板ARに実装されている。

30

【0013】

本実施形態において、駆動ICチップ2は、アクティブエリアACTに画像を表示する画像表示モードにおいて各画素PXの画素電極PEに画像信号を書き込むのに必要な制御を行う画像信号書込回路2Aを備えている。なお、この駆動ICチップ2は、画像信号書込回路2Aの他に、検出面において物体の接触を検出するタッチセンシングモードにおいて静電容量タッチセンシング用配線の静電容量(例えば、静電容量タッチセンシング用配線として容量線Cとソース配線Sとの間の静電容量)の変化を検出する検出回路2Bを備えていても良い。

40

【0014】

また、図示した例の液晶表示パネルLPNは、FFSモードあるいはIPSモードに適用可能な構成であり、アレイ基板ARに画素電極PE及び共通電極CEを備えている。本実施形態の液晶表示パネルLPNでは、画素電極PE及び共通電極CEの間に形成される横電界(例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界)を主に利用して液晶層LQを構成する液晶分子をスイッチングする。

【0015】

図2は、図1に示したアレイ基板ARにおける画素PXの構造を対向基板CTの側から見た概略平面図である。

【0016】

ゲート配線Gは、第1方向Xに沿って延出している。ソース配線Sは、第1方向Xに直

50

交する第2方向Yに沿って延出している。スイッチング素子SWは、ゲート配線Gとソース配線Sとの交差部近傍に配置され、例えば、薄膜トランジスタ(TFT)によって構成されている。このスイッチング素子SWは、半導体層SCを備えている。この半導体層SCは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能であり、ここではポリシリコンによって形成されている。

【0017】

スイッチング素子SWのゲート電極WGは、半導体層SCの直上に位置し、ゲート配線Gに電氣的に接続されている(図示した例では、ゲート電極WGは、ゲート配線Gと一体的に形成されている)。スイッチング素子SWのソース電極WSは、ソース配線Sに電氣的に接続されている(図示した例では、ソース電極WSは、ソース配線Sと一体的に形成されている)。スイッチング素子SWのドレイン電極WDは、画素電極PEに電氣的に接続されている。

10

【0018】

容量線Cは、第1方向Xに沿って延在している。すなわち、容量線Cは、各画素PXに配置されるとともにソース配線Sの上方に延在しており、第1方向Xに隣接する複数の画素PXに亘って共通に形成されている。この容量線Cは、各画素PXに対応して形成された共通電極CEを含んでいる。

【0019】

各画素PXの画素電極PEは、共通電極CEの上方に配置されている。各画素電極PEは、各画素PXにおいて画素形状に対応した島状、例えば、略四角形に形成されている。このような各画素電極PEには、共通電極CEと向かい合う複数のスリットPSLが形成されている。図示した例では、スリットPSLのそれぞれは、第2方向Yに沿って延出している。

20

【0020】

図3は、図1に示した液晶表示パネルLPNの断面構造を概略的に示す図である。

【0021】

すなわち、アレイ基板ARは、ガラス基板などの光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の内面(すなわち対向基板CTに対向する面)10Aにスイッチング素子SW、共通電極CE、画素電極PEなどを備えている。

30

【0022】

ここでは、スイッチング素子SWは簡略化して図示している。このスイッチング素子SWは、第1絶縁膜11によって覆われている。共通電極CEは、第1絶縁膜11の上に形成されている。この共通電極CEは、第2絶縁膜12によって覆われている。また、この第2絶縁膜22は、第1絶縁膜21の上にも配置されている。画素電極PEは、第2絶縁膜22の上に形成されている。つまり、第2絶縁膜12は、共通電極CEと画素電極PEとの間に介在する層間絶縁膜に相当する。

【0023】

画素電極PEは、第1絶縁膜21及び第2絶縁膜22を貫通するコンタクトホールを介してスイッチング素子SWと電氣的に接続されている。また、この画素電極PEのスリットPSLは、共通電極CEの直上に形成されている。これらの共通電極CE及び画素電極PEは、ともに透明な導電材料、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジंक・オキサイド(IZO)などによって形成されている。画素電極PEは、第1配向膜AL1によって覆われている。この第1配向膜AL1は、アレイ基板ARの液晶層LQに接する面に配置されている。

40

【0024】

一方、対向基板CTは、ガラス基板などの光透過性を有する第2絶縁基板30を用いて形成されている。この対向基板CTは、第2絶縁基板30の内面(すなわちアレイ基板ARに対向する面)30Aに、誘電体薄膜として、各画素PXを区画するブラックマトリクス31、カラーフィルタ32、オーバーコート層33などを備えている。

50

## 【 0 0 2 5 】

ブラックマトリクス 3 1 は、第 2 絶縁基板 3 0 の内面 3 0 A において、アレイ基板 A R に設けられたゲート配線 G やソース配線 S、さらにはスイッチング素子 S W などの配線部に対向するように形成されている。カラーフィルタ 3 2 は、第 2 絶縁基板 3 0 の内面 3 0 A に形成され、互いに異なる複数の色、例えば赤色、青色、緑色といった 3 原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。

## 【 0 0 2 6 】

オーバーコート層 3 3 は、ブラックマトリクス 3 1 及びカラーフィルタ 3 2 を覆っている。このオーバーコート層 3 3 は、ブラックマトリクス 3 1 及びカラーフィルタ 3 2 の表面の凹凸を平坦化する。このようなオーバーコート層 3 3 は、第 2 配向膜 A L 2 によって覆われている。この第 2 配向膜 A L 2 は、対向基板 C T の液晶層 L Q に接する面に配置されている。

10

## 【 0 0 2 7 】

上述したようなアレイ基板 A R と対向基板 C T とは、第 1 配向膜 A L 1 及び第 2 配向膜 A L 2 が向かい合うように配置されている。このとき、アレイ基板 A R と対向基板 C T との間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ）が配置され、これにより、所定のギャップが形成される。アレイ基板 A R と対向基板 C T とは、所定のギャップが形成された状態でシール材 S E によって貼り合わせられている。液晶層 L Q は、これらのアレイ基板 A R の第 1 配向膜 A L 1 と対向基板 C T の第 2 配向膜 A L 2 との間に形成されたギャップに封入された液晶分子を含む液晶組成物によって構成されている。

20

## 【 0 0 2 8 】

第 1 配向膜 A L 1 及び第 2 配向膜 A L 2 は、基板主面と平行な X - Y 平面内において、互いに平行な方位に配向処理されている（ここでは、第 1 配向膜 A L 1 及び第 2 配向膜 A L 2 のそれぞれの配向処理方向は互いに逆向きの方位である）。画素電極 P E と共通電極 C E との間に電界が形成されていない状態では、液晶層 L Q に含まれる液晶分子は、X - Y 平面内において、第 1 配向膜 A L 1 及び第 2 配向膜 A L 2 の配向処理方向と平行な方位に初期配向する。画素電極 P E と共通電極 C E との間にフリンジ電界が形成された状態では、液晶分子は、面内において、初期配向方向とは異なる方位に配向する。

30

## 【 0 0 2 9 】

このような構成の液晶表示パネル L P N に対して、その背面側には図示しないバックライトが配置される。アレイ基板 A R の外面、すなわち第 1 絶縁基板 1 0 の外面 1 0 B には、第 1 偏光板 P L 1 を含む第 1 光学素子 O D 1 が配置されている。また、対向基板 C T の外面、すなわち第 2 絶縁基板 3 0 の外面 3 0 B には、第 2 偏光板 P L 2 を含む第 2 光学素子 O D 2 が配置されている。

## 【 0 0 3 0 】

第 1 偏光板 P L 1 の第 1 偏光軸（あるいは第 1 吸収軸）、及び、第 2 偏光板 P L 2 の第 2 偏光軸（あるいは第 2 吸収軸）は、例えば、直交する位置関係（クロスニコル）にある。第 1 偏光軸は、例えば、第 1 配向膜 A L 1 の配向処理方向と平行な方位に設定されている。

40

## 【 0 0 3 1 】

第 2 光学素子 O D 2 は、その表面に導電層 C D F を備えている。より具体的には、第 2 光学素子 O D 2 は、第 2 絶縁基板 3 0 の外面 3 0 B に配置された第 1 位相差板 R 1 と、第 1 位相差板 R 1 に積層された第 2 位相差板 R 2 と、第 2 位相差板 R 2 に積層された第 2 偏光板 P L 2 と、第 2 偏光板 P L 2 に積層された第 3 位相差板 R 3 と、第 3 位相差板 R 3 に積層された導電層 C D F と、を備えている。これらの第 1 位相差板 R 1、第 2 位相差板 R 2、第 2 偏光板 P L 2、及び、第 3 位相差板 R 3 は、例えば糊を用いて互いに接着されるなどして一体化されている。また、導電層 C D F は、第 3 位相差板 R 3 の上にコーティン

50

グされるなどして形成されている。

【0032】

第1位相差板R1及び第2位相差板R2は、a)その一方が $n_x = n_y < n_z$ の屈折率異方性を有し、且つ、他方が $n_x > n_y > n_z$ の屈折率異方性を有する組み合わせ、あるいは、b)その一方が $n_x > n_y > n_z$ の屈折率異方性を有し、且つ、他方が $n_z > n_x > n_y$ の屈折率異方性を有する組み合わせのいずれかである。

【0033】

つまり、第1位相差板R1及び第2位相差板R2の組み合わせには、 $n_x > n_y > n_z$ の屈折率異方性を有する位相差板が含まれる。このような屈折率異方性を有する位相差板は、主として、第1偏光板PL1の第1偏光軸及び第2偏光板PL2の第2偏光軸の視野角依存性を光学補償するものである。

10

【0034】

他方、第1位相差板R1及び第2位相差板R2の組み合わせには、 $n_x = n_y < n_z$ または $n_z > n_x > n_y$ の屈折率異方性を有する位相差板が含まれる。このような屈折率異方性を有する位相差板は、主として、液晶層LQのリタレーション  $n \cdot d$  ( $n$ は屈折率異方性であり、 $d$ はアレイ基板ARと対向基板CTとのギャップである)を光学補償するものである。

【0035】

また、第3位相差板R3は、二軸位相差板である。導電層CDFは、透明な導電層であり、外部からの不所望な電荷の液晶表示パネルLPNへの侵入を防止する帯電防止層(あるいは、シールド電極)として機能する。

20

【0036】

このような構成の第2光学素子OD2は、接着剤ADにより、第2絶縁基板30の外面30Bに接着されている。この接着剤ADは、第2絶縁基板30の材質(例えば、ガラス)の屈折率と略同等の屈折率を有している。このため、第3絶縁基板30の外面30Bに微小なピット傷が形成されていたとしても、このピット傷は、第2光学素子OD2を接着する接着剤ADによって埋められる。したがって、ピット傷に起因した輝点等の不具合を改善することが可能となる。

【0037】

なお、第1光学素子OD1についても、同様の接着剤により第1絶縁基板10の外面10Bに接着されている。

30

【0038】

アレイ基板ARは、対向基板CTの端部CTEよりも外方に延在した延在部AREを有している。この延在部AREには、電極パッドPDが形成されている。第2光学素子OD2の導電層CDFは、接続部材PSTにより電極パッドPDと電氣的に接続されている。

【0039】

このような構成により、外部から侵入した不所望な電荷は、導電層CDFにおいて面内に拡散し、接続部材PSTを介してパッドPDに流れ込む。このため、液晶表示パネルLPNへの電荷の侵入を抑制することが可能となる。

【0040】

図4は、図1に示した液晶表示パネルLPNの構成を概略的に示す平面図である。

40

【0041】

アレイ基板ARの延在部AREには、電極パッドPDの他に、信号源として、駆動ICチップ2やフレキシブル・プリントド・サーキット(FPC)基板3などが実装されている。電極パッドPDは、例えば、接地電位であり、詳述しないが、駆動ICチップ2やFPC基板3などを介して接地されている。

【0042】

第2光学素子OD2は、対向基板CTの外面においてアクティブエリアACTに対応して配置されている。つまり、第2光学素子OD2は、アクティブエリアACTの全体に亘って配置されている。図示した例では、第2光学素子OD2は、X-Y平面において、四

50

角形状のアクティブエリア A C T に対応して、四角形状の外形を有しており、アクティブエリア A C T よりも大きなサイズに形成されている。

【 0 0 4 3 】

導電層 C D F は、第 2 光学素子 O D 2 の上においてアクティブエリア A C T の全体に亘って形成されている。図示した例では、導電層 C D F は、第 2 光学素子 O D 2 の表面の略全面に亘って形成されている。このため、導電層 C D F の端部は、第 2 光学素子 O D 2 の端部と一致している。なお、導電層 C D F の X - Y 平面内のサイズが第 2 光学素子 O D 2 の X - Y 平面内のサイズよりも小さい場合もあり得る。このような導電層 C D F は、例えば、I T O や I Z O などの酸化物導電材料によって形成しても良いが、このような酸化物導電材料よりも安価に形成可能な有機導電材料によって形成しても良い。

10

【 0 0 4 4 】

このような第 2 光学素子 O D 2 の表面抵抗値、すなわち、導電層 C D F の表面抵抗値は、 $1 \text{ G} /$  以下であることが望ましい。

【 0 0 4 5 】

すなわち、本実施形態で説明した F F S モードなど対向基板 C T 側に電極などの導電膜が形成されていない構成では、不所望な電荷が液晶表示パネル L P N に入り込みやすい。電荷の侵入により液晶層 L Q に不所望な電圧が印加されると、表示ムラとして視認されるおそれがある。

【 0 0 4 6 】

本実施形態によれば、液晶表示パネル L P N の前面側に配置される第 2 光学素子 O D 2 の表面に導電層 C D F が形成されているため、外部から液晶表示パネル L P N に向かって侵入してきた電荷が導電層 C D F によってある程度シールドされる、あるいは、たとえ液晶表示パネル L P N の内部に電荷が侵入したとしても導電層 C D F を介して拡散されるため、視認される表示ムラを短時間で解消することが可能となる。しかしながら、導電層 C D F の表面抵抗値が高くなるほど、電荷に対するシールド性能あるいは拡散性能が低下するため、表示ムラを解消するのに要する時間が長くなる傾向にある。

20

【 0 0 4 7 】

そこで、この点について、発明者は以下の実験を行った。すなわち、表面抵抗値の異なる複数の導電材料を用いて導電層 C D F を形成したサンプルを用意し、それぞれのサンプルについて、表面で放電を生じさせ、表示ムラが解消するまでの時間を測定した。表面抵抗値が  $1 \text{ G} /$  以下の材料を用いて導電層 C D F を形成したサンプルについては、表示ムラ解消時間が 1 秒以内であることを要求される仕様に対応できることが確認された。

30

【 0 0 4 8 】

このような知見から、本実施形態によれば、導電層 C D F の表面抵抗値は、外部電界に対するシールド機能を確保する上で、その上限値を  $1 \text{ G} /$  とした。

【 0 0 4 9 】

接続部材 P S T は、アクティブエリア A C T の外側において、導電層 C D F と電極パッド P D とに跨って配置されている。このような接続部材 P S T は、第 2 光学素子 O D 2 の第 1 線膨張係数  $\alpha_1$  の絶対値よりも大きな絶対値の第 2 線膨張係数  $\alpha_2$  を有する材料によって形成されている。

40

【 0 0 5 0 】

本実施形態において、線膨張係数  $(\alpha)$  が正の場合 ( $\alpha > 0$ ) は温度上昇に伴って部材が膨張する場合に相当し、線膨張係数  $(\alpha)$  が負の場合 ( $\alpha < 0$ ) は温度上昇に伴って部材が収縮する場合に相当する。

【 0 0 5 1 】

第 2 光学素子 O D 2 は、温度上昇に伴って収縮するため、負の第 1 線膨張係数  $\alpha_1$  を有する。接続部材 P S T は、温度上昇に伴って、第 2 光学素子 O D 2 の収縮に伴って膨張する材料が選択され、正の第 2 線膨張係数  $\alpha_2$  を有する。この接続部材 P S T は、第 2 光学素子 O D 2 (あるいは、導電層 C D F) に接触しているため、第 2 光学素子 O D 2 の収縮に伴って引っ張られる方向に膨張する。

50

## 【0052】

ここで、第1線膨張係数 1の絶対値よりも小さい絶対値の第2線膨張係数 2を有する材料を選択して接続部材PSTを形成した場合について検討する。同一条件の温度上昇に伴い、第2光学素子OD2が収縮する一方で、接続部材PSTは膨張する。このとき、第2光学素子OD2の収縮量は、接続部材PSTの膨張量よりも大きい。このため、第2光学素子OD2に接触している接続部材PSTには、局所的（特に、第2光学素子OD2と接触している部分）に応力が集中し、破断するおそれがある（クラックの発生）。接続部材PSTの破断が生じた場合には、第2光学素子OD2の導電層CDFと電極パッドPDとが電氣的に絶縁されてしまい、導電層CDFの電荷を電極パッドPDに逃がすことができなくなってしまう。

10

## 【0053】

つぎに、第1線膨張係数 1の絶対値よりも大きい絶対値の第2線膨張係数 2を有する材料を選択して接続部材PSTを形成した場合について検討する。同一条件の温度上昇に伴って接続部材PSTが膨張する膨張量は、第2光学素子OD2が収縮する収縮量よりも大きい。このため、接続部材PSTは、第2光学素子OD2の熱変形（収縮）に追随して変形することが可能となり、応力集中を緩和することが可能となる。したがって、接続部材PSTの破断を防止することが可能となる。これにより、液晶表示装置を製造する過程での歩留まりの低下を抑制することが可能となるとともに、信頼性の高い液晶表示装置を提供することが可能となる。

20

## 【0054】

つまり、接続部材PSTは、同一条件の温度上昇に伴い、第2光学素子OD2が収縮する収縮量よりも大きな膨張を許容できる材料を選択して形成される。

## 【0055】

このような接続部材PSTは、カーボンなどの導電性物質を含有し、且つ、ゴム弾性を示すエラストマーである。

## 【0056】

また、この接続部材PSTは、熱硬化性樹脂によって形成されていても良い。この場合、硬化のための熱処理条件で、接続部材PSTは、第1線膨張係数 1の絶対値よりも大きな絶対値の第2線膨張係数 2を有する材料を選択して形成される。これにより、接続部材PSTを形成する過程での破断を防止することが可能となり、歩留まりの低下を抑制

30

## 【0057】

ここで、第2光学素子OD2の熱収縮について検討する。

## 【0058】

図5は、第2光学素子OD2を高温環境下に放置したときの寸法変化を測定した結果を示す図である。

## 【0059】

ここでは、一例として、第2光学素子OD2を85℃の環境下に放置した。図の横軸は高温環境下での放置時間（hrs）であり、縦軸は第2光学素子OD2の初期寸法を100としたときの相対値（%）である。初期寸法（放置時間がゼロ時間のときの寸法）は、室温（25℃）の環境下での寸法である。

40

## 【0060】

測定開始から20時間程度が経過するまでの間に、第2光学素子OD2は急激に収縮し、その後、寸法変化は小さくなるが、100時間を越えても依然として収縮することが確認された。なお、高温環境下から取り出した第2偏光板OD2を室温で放置しても、寸法がほとんど復元しないことも確認された。

## 【0061】

接続部材PSTを熱硬化性樹脂で形成する場合、ペースト状の材料を塗布した後に、硬化のための熱処理に際して例えば80℃の高温環境下で約30分程度放置する必要があるが、このような比較的短時間の熱処理であっても、上記の実験によれば、第2光学素子O

50

D 2 が急激に収縮することが分かる。

【0062】

次に、接続部材 P S T を形成するための材料選択の一手法について説明する。

【0063】

図 6 は、図 5 に示した寸法変化の一例を基に第 2 光学素子 O D 2 の第 1 線膨張係数  $\alpha_1$  を計算した結果を示す図である。

【0064】

図の横軸は高温環境下での放置時間 ( h r s ) であり、縦軸は計算した第 1 線膨張係数  $\alpha_1$  の絶対値 ( / ) である。

【0065】

ここで、第 1 線膨張係数  $\alpha_1$  は、以下の式によって計算した。

【0066】

$$L = \alpha_1 L_0 \times T$$

但し、 $L$  は第 2 光学素子 O D 2 の初期寸法 ( m m ) であり、 $\Delta L$  は各放置時間での寸法変化量 ( m m ) であり、 $T$  は温度上昇量 ( ) である。第 2 光学素子 O D 2 は温度上昇に伴って収縮するため、寸法変化量  $L$  は負 (  $L < 0$  ) である。また、上記の寸法変化の測定は、85 の高温環境下で行っており、初期の室温 ( 25 ) 環境下からの温度上昇量  $T$  は 60 である。

【0067】

このような計算結果によれば、プロットした第 1 線膨張係数の絶対値  $|\alpha_1|$  は、放置時間  $t$  に対して、以下の式で近似される。

【0068】

$$|\alpha_1| = 2 E - 05 \ln ( t ) + 3 E - 05$$

第 2 光学素子 O D 2 の 85 における寸法収縮は、上記の通り、放置時間に依存する。このため、第 2 光学素子 O D 2 の 25 から 85 への温度上昇時における第 1 線膨張係数  $\alpha_1$  を、第 2 光学素子 O D 2 の品質保証条件である 1000 時間放置後の値として定義すると、本実施形態で適用した第 2 光学素子 O D 2 における第 1 線膨張係数の絶対値  $|\alpha_1|$  は、約  $2.0 E - 4$  ( / ) と算出される。

【0069】

このような第 1 線膨張係数  $\alpha_1$  の第 2 光学素子 O D 2 に対して適用可能な接続部材 P S T は、 $2.0 E - 4$  ( / ) よりも大きな絶対値の第 2 線膨張係数  $\alpha_2$  の材料を選択して形成する。このとき、第 2 線膨張係数  $\alpha_2$  の極性は第 1 線膨張係数  $\alpha_1$  の極性とは逆である。上記の例では、第 1 線膨張係数  $\alpha_1$  は負であるため、第 2 線膨張係数  $\alpha_2$  は正である。

【0070】

次に、第 2 線膨張係数  $\alpha_2$  の異なる 2 種類の導電材料を用意し、それぞれの導電材料を用いて形成した接続部材 P S T の信頼性試験を行った。

【0071】

図 7 は、第 1 導電材料 A 及び第 2 導電材料 B のそれぞれの第 2 線膨張係数  $\alpha_2$  を示す図である。

【0072】

図の横軸は各導電材料を放置した高温環境の温度 ( ) であり、縦軸は室温 ( 25 ) 環境から高温環境下に放置されたときの各導電材料の第 2 線膨張係数  $\alpha_2$  ( / ) である。ここで用意した第 1 導電材料 A はスリーボンド社製の製品名 T B 3 3 1 5 E であり、第 2 導電材料 B はヘンケル社製の製品名 3 3 A - 7 9 7 である。

【0073】

第 1 導電材料 A は 85 での第 2 線膨張係数  $\alpha_2$  が  $4.5 E - 4$  ( / ) であり、第 2 導電材料 B は 85 での第 2 線膨張係数  $\alpha_2$  が  $1.6 E - 4$  ( / ) である。

【0074】

接続部材 P S T を形成する材料としては、上記の計算結果から、85 での第 2 線膨張

10

20

30

40

50

係数 2 が  $2.0 \times 10^{-4}$  ( / ) よりも大きい導電材料が好適であり、第 1 導電材料 A は好適な材料である。

【0075】

これらの第 1 導電材料 A 及び第 2 導電材料 B をそれぞれ用いて、図 3 などで示したように、第 2 光学素子 OD 2 の導電層 C D F と電極パッド P D とを接続する接続部材 P S T を形成した。そして、これらをヒートサイクルに導入した。ここでのヒートサイクルとは、  
- 30 の低温環境下に 30 分間放置した後、80 の高温環境下に 30 分間放置するサイクルを 100 回繰り返したものである。この結果、第 1 導電材料 A を用いて形成した接続部材 P S T にはクラックは発生しなかったが、第 2 導電材料 B を用いて形成した接続部材 P S T についてはクラックが発生した。

10

【0076】

このような信頼性試験の結果、第 1 導電材料 A は接続部材 P S T を形成する材料として好適であり、第 2 導電材料 B は接続部材 P S T を形成する材料としては不適であることが確認された。

【0077】

一般的な樹脂であるエポキシ樹脂やフェノール樹脂などは、比較的線膨張係数が小さく ( $< 1 \times 10^{-4}$  ( / ) )、このような樹脂を用いた導電材料で接続部材 P S T を形成した場合、ヒートサイクルでクラックが発生する可能性が極めて高い。これに比べて、エラストマーは、比較的線膨張係数が大きいため、このような導電材料で接続部材 P S T を形成した場合には、ヒートサイクルでクラックが発生しにくく、高い信頼性を得ることが可能となる。

20

【0078】

なお、ここで説明した材料や数値は一例である。第 2 光学素子 OD 2 の第 1 線膨張係数 1 はその種類やサイズに依存するが、実際に使用する第 2 光学素子 OD 2 の第 1 線膨張係数 1 と、接続部材 P S T の第 2 線膨張係数 2 とを上記の通り説明した関係を保持するように設計することで、接続部材 P S T の破断を防止することが可能となる。

【0079】

以上説明したように、本実施形態によれば、歩留まりの低下を抑制することが可能な液晶表示装置を提供することができる。

【0080】

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

30


【符号の説明】

【0081】


L P N ... 液晶表示パネル    A R ... アレイ基板    C T ... 対向基板  
A C T ... アクティブエリア    P X ... 画素  
S W ... スイッチング素子  
P E ... 画素電極    P S L ... スリット  
C E ... 共通電極  
L Q ... 液晶層  
O D 1 ... 第 1 光学素子  
O D 2 ... 第 2 光学素子    C D F ... 導電層

40


【 図 1 】




【 図 2 】



【 図 3 】




【 図 4 】




【 図 5 】

図 5




【 図 6 】

図 6



【 図 7 】

図 7



## フロントページの続き

- (74)代理人 100095441  
弁理士 白根 俊郎
- (74)代理人 100084618  
弁理士 村松 貞男
- (74)代理人 100103034  
弁理士 野河 信久
- (74)代理人 100119976  
弁理士 幸長 保次郎
- (74)代理人 100153051  
弁理士 河野 直樹
- (74)代理人 100140176  
弁理士 砂川 克
- (74)代理人 100158805  
弁理士 井関 守三
- (74)代理人 100124394  
弁理士 佐藤 立志
- (74)代理人 100112807  
弁理士 岡田 貴志
- (74)代理人 100111073  
弁理士 堀内 美保子
- (74)代理人 100134290  
弁理士 竹内 将訓
- (72)発明者 上天 一浩  
埼玉県深谷市幡羅町一丁目9番地2 東芝モバイルディスプレイ株式会社内
- (72)発明者 三本 高志  
埼玉県深谷市幡羅町一丁目9番地2 東芝モバイルディスプレイ株式会社内
- Fターム(参考) 2H092 GA14 GA40 GA48 GA50 GA55 GA60 GA62 GA64 JA24 JB69  
NA15 PA06 PA10 PA11 QA09  
2H191 FA02Y FA14Y FA30X FA94Y FA95X FD09 FD34 GA08 GA19 GA22  
GA23 HA15 LA04 PA07 PA22 PA24 PA26 PA64

专利名称(译)	液晶表示装置		
公开(公告)号	<a href="#">JP2013007766A</a>	公开(公告)日	2013-01-10
申请号	JP2011138369	申请日	2011-06-22
申请(专利权)人(译)	有限公司日本展示中心		
[标]发明人	上天一浩 三本高志		
发明人	上天 一浩 三本 高志		
IPC分类号	G02F1/1345 G02F1/1343 G02F1/13363 G02F1/1335		
FI分类号	G02F1/1345 G02F1/1343 G02F1/13363 G02F1/1335.510		
F-TERM分类号	2H092/GA14 2H092/GA40 2H092/GA48 2H092/GA50 2H092/GA55 2H092/GA60 2H092/GA62 2H092/GA64 2H092/JA24 2H092/JB69 2H092/NA15 2H092/PA06 2H092/PA10 2H092/PA11 2H092/QA09 2H191/FA02Y 2H191/FA14Y 2H191/FA30X 2H191/FA94Y 2H191/FA95X 2H191/FD09 2H191/FD34 2H191/GA08 2H191/GA19 2H191/GA22 2H191/GA23 2H191/HA15 2H191/LA04 2H191/PA07 2H191/PA22 2H191/PA24 2H191/PA26 2H191/PA64 2H291/FA02Y 2H291/FA14Y 2H291/FA30X 2H291/FA94Y 2H291/FA95X 2H291/FD09 2H291/FD34 2H291/GA08 2H291/GA19 2H291/GA22 2H291/GA23 2H291/HA15 2H291/LA04 2H291/PA07 2H291/PA22 2H291/PA24 2H291/PA26 2H291/PA64		
代理人(译)	河野 哲 中村 诚 河野直树 冈田 隆		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

要解决的问题：抑制产量下降。 在用于显示图像的有效区域中形成的公共电极，覆盖该公共电极的绝缘膜，在该绝缘膜上形成的，面对该公共电极并在其中形成有缝隙的像素电极，第一基板，其具有：第二基板，被布置为面对第一基板；液晶层，其被保持在第一基板和第二基板之间；第二基板的外表面一种光学元件，其具有与活性区域相对应地布置的第一线性膨胀系数，并且在其表面上具有导电层，并且第一基板的延伸部分从第二基板的端部向外延伸。 电极垫形成在电连接光学元件的导电层和电极垫的过程中，第二绝对值的绝对值大于第一绝对值的绝对值一种液晶显示装置，包括：构件。 [选择图]图3

图 3

