

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2013-254142

(P2013-254142A)

(43) 公開日 平成25年12月19日(2013.12.19)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H092
G09G 3/20 (2006.01)	G09G 3/20 624C	2H193
G09F 9/00 (2006.01)	G09G 3/20 624E	5C006
G09F 9/30 (2006.01)	G09G 3/20 624B	5C080
G02F 1/1343 (2006.01)	G09G 3/20 624D	5C094
審査請求 未請求 請求項の数 15 O L (全 19 頁) 最終頁に続く		

(21) 出願番号 特願2012-130681 (P2012-130681)
 (22) 出願日 平成24年6月8日 (2012.6.8)

(71) 出願人 502356528
 株式会社ジャパンディスプレイ
 東京都港区西新橋三丁目7番1号
 (74) 代理人 100083552
 弁理士 秋田 収喜
 (74) 代理人 100103746
 弁理士 近野 恵一
 (72) 発明者 松元 秀一郎
 千葉県茂原市早野3300番地 株式会社
 ジャパンディスプレイイースト内
 (72) 発明者 青木 義典
 千葉県茂原市早野3300番地 株式会社
 ジャパンディスプレイイースト内
 Fターム(参考) 2H092 GA59 GA62 JA24 JB14 JB22
 JB31 KA05

最終頁に続く

(54) 【発明の名称】 液晶表示装置


(57) 【要約】

【課題】タッチパネル機能を内蔵した液晶表示装置において、ゲートスキャンのノイズにより、検出感度が低下するのを防止する。

【解決手段】第2基板は、タッチパネルの検出電極を有し、各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記分割された各ブロックの対向電極に対して供給する前記タッチパネル走査電圧の供給開始タイミングが調整可能である。

【選択図】 図16

図16



【特許請求の範囲】

【請求項 1】

第 1 基板と、

第 2 基板と、

前記第 1 基板と前記第 2 基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、

前記第 2 基板は、タッチパネルの検出電極を有し、

前記各画素は、画素電極と対向電極とを有し、

前記対向電極は、複数のブロックに分割されており、

前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して 10
共通に設けられており、

前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、

前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、

前記駆動回路は、前記分割された各ブロックの対向電極に対して供給する前記タッチパネル走査電圧の供給開始タイミングが調整可能であることを特徴とする液晶表示装置。

【請求項 2】

第 1 基板と、

第 2 基板と、

前記第 1 基板と前記第 2 基板との間に挟持される液晶とを有する液晶表示パネルを備え 20
、マトリクス状に配置された複数の画素を有する液晶表示装置であって、

前記第 2 基板は、タッチパネルの検出電極を有し、

前記各画素は、画素電極と対向電極とを有し、

前記対向電極は、複数のブロックに分割されており、

前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して 30
共通に設けられており、

前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、

前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、

前記駆動回路は、前記分割された各ブロックの対向電極に対して供給する前記タッチパ 30
ネル走査電圧のパルス幅が調整可能であることを特徴とする液晶表示装置。

【請求項 3】

第 1 基板と、

第 2 基板と、

前記第 1 基板と前記第 2 基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、

前記第 2 基板は、タッチパネルの検出電極を有し、

前記各画素は、画素電極と対向電極とを有し、

前記対向電極は、複数のブロックに分割されており、

前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して 40
共通に設けられており、

前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、

前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、

前記駆動回路は、前記分割された各ブロックの対向電極に対して供給する前記タッチパネル走査電圧の供給開始タイミングが調整可能であるとともに、前記分割された各ブロックの対向電極に対して供給する前記タッチパネル走査電圧のパルス幅が調整可能であることを特徴とする液晶表示装置。

【請求項 4】

前記第 1 基板は、前記各画素に映像電圧を入力する複数の映像線を有し、 50

前記駆動回路は、前記映像線上の映像電圧の電圧遷移タイミング時点から所定時間遅延させて、前記分割された各ブロックの対向電極に対して前記タッチパネル走査電圧を供給することを特徴とする請求項 1 または請求項 3 に記載の液晶表示装置。

【請求項 5】

前記第 1 基板は、前記各画素に走査電圧を入力する複数の走査線を有し、

前記駆動回路は、前記走査電圧の立ち上がり時点、あるいは、前記走査電圧の立ち下がり時点から所定時間遅延させて、前記分割された各ブロックの対向電極に対して前記タッチパネル走査電圧を供給することを特徴とする請求項 1 または請求項 3 に記載の液晶表示装置。

【請求項 6】

前記駆動回路は、タイミング設定レジスタを有し、

前記駆動回路は、前記タイミング設定レジスタに設定されたデータに基づき所定時間遅延させて、前記分割された各ブロックの対向電極に対して前記タッチパネル走査電圧を供給することを特徴とする請求項 1 または請求項 3 に記載の液晶表示装置。

【請求項 7】

前記駆動回路は、走査パルス幅レジスタを有し、

前記駆動回路は、前記走査パルス幅レジスタに設定されたデータに基づき、前記分割された各ブロックの対向電極に対して供給するタッチパネル走査電圧のパルス幅を決定することを特徴とする請求項 2 または請求項 3 に記載の液晶表示装置。

【請求項 8】

第 1 基板と、

第 2 基板と、

前記第 1 基板と前記第 2 基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、

前記第 2 基板は、タッチパネルの検出電極を有し、

前記各画素は、画素電極と対向電極とを有し、

前記対向電極は、複数のブロックに分割されており、

前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、

前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、

前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、

前記駆動回路は、前記対向電圧に、所望の振幅値を有するパルス電圧をデジタル的に加算し、前記分割された各ブロックの対向電極に対して供給する前記タッチパネル走査電圧を生成することを特徴とする液晶表示装置。

【請求項 9】

前記駆動回路は、前記走査電圧パルス振幅設定レジスタと、

対向電圧レジスタと、

前記走査電圧パルス振幅設定レジスタに設定されたデータと、前記対向電圧レジスタに設定されたデータとが入力される論理演算回路と、

前記論理演算回路から出力されるデータが設定される走査電圧設定レジスタと、

前記対向電圧レジスタに設定されたデータに基づき前記対向電圧を生成する対向電圧生成回路と、

前記走査電圧設定レジスタに設定されたデータに基づき前記タッチパネル走査電圧を生成するタッチパネル走査電圧生成回路とを有することを特徴とする請求項 8 に記載の液晶表示装置。

【請求項 10】

前記対向電極は、前記第 1 基板上で 1 表示ラインの各画素に対して共通に設けられており、

連続する複数の表示ラインの前記各対向電極は、前記第 1 基板上で電氣的に接続されて

10

20

30

40

50

前記ブロック単位に分割された対向電極を構成することを特徴とする請求項 1、請求項 2、請求項 3、または、請求項 8 に記載の液晶表示装置。

【請求項 1 1】

前記分割された各ブロックの対向電極を選択する対向電極選択回路を有し、

前記対向電極選択回路は、前記各ブロックの対向電極を所定期間選択するアドレスデコーダ回路と、

前記アドレスデコーダ回路で選択されたブロックの対向電極に前記タッチパネル走査電圧を供給し、前記アドレスデコーダ回路で選択されないブロックの対向電極に前記対向電圧を供給する選択回路とを有することを特徴とする請求項 1、請求項 2、請求項 3、または、請求項 8 に記載の液晶表示装置。

10

【請求項 1 2】

前記対向電極選択回路は、前記第 1 基板上に形成され、前記液晶表示パネルの内部に内蔵される回路であることを特徴とする請求項 1 1 に記載の液晶表示装置。

【請求項 1 3】

前記第 1 基板は、前記各画素に走査電圧を入力する複数の走査線と、

前記複数の走査線に前記走査電圧を供給する走査線駆動回路とを有し、

前記マトリクス状に配置された複数の画素は、表示領域を構成し、

前記対向電極選択回路は、前記走査線駆動回路と前記表示領域との間に配置されることを特徴とする請求項 1 2 に記載の液晶表示装置。

20

【請求項 1 4】

前記走査線駆動回路は、前記第 1 基板上に形成され、前記液晶表示パネルの内部に内蔵される回路であることを特徴とする請求項 1 3 に記載の液晶表示装置。

【請求項 1 5】

前記駆動回路は、前記複数の映像線に前記映像電圧を供給することを特徴とする請求項 1、請求項 2、請求項 3、または、請求項 8 に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置に係わり、特に、タッチパネルを内蔵したインセル方式の液晶表示装置に適用して有効な技術に関する。

30

【背景技術】

【0002】

表示画面に使用者の指またはペンなどを用いてタッチ操作（接触押圧操作、以下、単にタッチと称する）して情報を入力する装置（以下、タッチセンサ又はタッチパネルとも称する）を備えた表示装置は、PDA や携帯端末などのモバイル用電子機器、各種の家電製品、現金自動預け払い機（Automated Teller Machine）等に用いられている。

このようなタッチパネルとして、タッチされた部分の容量変化を検出する静電容量方式が知られている。

この静電容量方式タッチパネルとして、下記特許文献 1 に示すように、タッチパネル機能を液晶表示パネルに内蔵した、所謂、インセル方式のタッチパネルを有する液晶表示装置が知られている。

40

インセル方式のタッチパネルでは、タッチパネルの走査電極を、液晶表示パネルを構成第 1 基板（所謂、TF T 基板）上に形成される対向電極（コモン電極ともいう）を分割して使用している。

【先行技術文献】

【特許文献】

【0003】

【特許文献 1】特開 2009-258182 号公報

【発明の概要】

【発明が解決しようとする課題】

50

【0004】

インセル方式のタッチパネルでは、ゲートスキャンのノイズが、走査電極（所謂、対向電極）との間の寄生容量により、走査信号（所謂、パルス電圧）に干渉し、検出感度が低下する。

また、タッチパネル走査電圧のHigh側の電圧は走査電圧であり、Low側の電圧はコモン電圧であり、コモン電圧は液晶表示パネル毎に異なるため、タッチパネル走査電圧の振幅は、液晶表示パネル毎に異なり、液晶表示パネル毎のタッチ検出感度が不均一になる。

本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、タッチパネル機能を内蔵した液晶表示装置において、ゲートスキャンのノイズにより、検出感度が低下するのを防止することが可能となる技術を提供することにある。

また、本発明の他の目的は、タッチパネル機能を内蔵した液晶表示装置において、それぞれの液晶表示装置毎のタッチ検出感度のバラツキを低減することが可能となる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

【課題を解決するための手段】

【0005】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。

（１）第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、前記第２基板は、タッチパネルの検出電極を有し、前記各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記分割された各ブロックの対向電極に対して供給するタッチパネル走査電圧の供給開始タイミング、および／または、前記分割された各ブロックの対向電極に対して供給するタッチパネル走査電圧のパルス幅が調整可能である。

【0006】

（２）第１基板と、第２基板と、前記第１基板と前記第２基板との間に挟持される液晶とを有する液晶表示パネルを備え、マトリクス状に配置された複数の画素を有する液晶表示装置であって、前記第２基板は、タッチパネルの検出電極を有し、前記各画素は、画素電極と対向電極とを有し、前記対向電極は、複数のブロックに分割されており、前記分割された各ブロックの対向電極は、連続する複数の表示ラインの各画素に対して共通に設けられており、前記分割された各ブロックの対向電極は、前記タッチパネルの走査電極を兼用し、前記分割された各ブロックの対向電極に対して、対向電圧とタッチパネル走査電圧を供給する駆動回路を有し、前記駆動回路は、前記対向電圧に、所望の振幅値を有するパルス電圧をデジタル的に加算し、前記分割された各ブロックの対向電極に対して供給する前記タッチパネル走査電圧を生成する。

【発明の効果】

【0007】

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。

（１）本発明のタッチパネル機能を内蔵した液晶表示装置によれば、ゲートスキャンのノイズにより、検出感度が低下するのを防止することが可能となる。

（２）本発明のタッチパネル機能を内蔵した液晶表示装置によれば、それぞれの液晶表示装置毎のタッチ検出感度のバラツキを低減することが可能となる。

【図面の簡単な説明】

【0008】

【図1】従来例1のタッチパネル付き液晶表示装置の概略構成を示す分解斜視図である。

【図2】図1に示すタッチパネルの電極構成を示す平面図である。

【図3】図1に示すタッチパネルの断面構造を示す断面図である。

【図4】タッチパネル内蔵液晶表示装置の概略構成を示す分解斜視図である。

【図5】図4に示すタッチパネル内蔵液晶表示装置における、対向電極と検出電極を説明する図である。

【図6】図4に示すタッチパネル内蔵液晶表示装置の表示部の断面の一部を拡大して示す概略断面図である。

10

【図7】本発明が適用される液晶表示装置の一例の、複数のブロックに分割した対向電極の一例を示す平面図である。

【図8】本発明が適用される液晶表示装置の他の例の、複数のブロックに分割した対向電極の駆動方法を説明するための平面図である。

【図9】図8に示す対向電極選択回路の構成例を示すブロック図である。

【図10】図9に示す選択回路の一例の回路構成を示す回路図である。

【図11】図9に示すアドレスデコーダ回路の一例の回路構成を示す回路図である。

【図12】タッチパネル内蔵液晶表示装置における、タッチパネル検出時と、画素書込み時の駆動波形を説明するための図である。

【図13】タッチパネル内蔵液晶表示装置における、タッチパネル検出時と、画素書込み時のタイミングを説明するための図である。

20

【図14】タッチパネル内蔵液晶表示装置における、1水平走査期間の映像電圧と、走査電圧と、タッチパネル走査タイミングを示す図である。

【図15】本発明の実施例の液晶表示装置における、タイミング設定レジスタと走査パルス幅レジスタの一例の仕様を示す図である。

【図16】本発明の実施例の液晶表示装置における、1水平走査期間の映像電圧と、走査電圧と、タッチパネル走査タイミングの一例を示す図である。

【図17】従来の、液晶表示パネル毎の対向電圧に対して、設定振幅電圧を加算したタッチパネル走査電圧を出力する回路構成を示す図である。

【図18】本発明の実施例の液晶表示装置における、液晶表示パネル毎の対向電圧に対して、設定振幅電圧を加算したタッチパネル走査電圧を出力する回路構成を示す図である。

30

【図19】本発明の実施例の液晶表示装置における、走査電圧設定レジスタと走査電圧パルス幅設定レジスタの一例の仕様を示す図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して本発明の実施例を詳細に説明する。

なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。また、以下の実施例は、本発明の特許請求の範囲の解釈を限定するためのものではない。

〔従来例1〕

40

図1は、従来例1のタッチパネル付き液晶表示装置の概略構成を示す分解斜視図である。

図2は、図1に示すタッチパネルの電極構成を示す平面図である。

図3は、図1に示すタッチパネルの断面構造を示す断面図である。

一般的に、タッチパネルは、図2に示すように、容量検出用の走査電極（TX）と、検出電極（RX）を有する。ここでは、例えば、走査電極（TX）を3本（TX1～TX3）、検出電極（RX）を2本（RX1，RX2）で図示しているが、電極数はこれに限らない。

また、タッチパネルは、図1、図3に示すように、タッチパネル基板41と、タッチパネル基板41上に形成される走査電極（TX）および検出電極（RX）と、走査電極（T

50

X) および検出電極 (R X) 上に形成される層間絶縁膜 4 2 と、層間絶縁膜 4 2 上に形成され、走査電極 (T X) 同士を電氣的に接続する接続部 (S T X) と、前記接続部 (S T X) 上に形成される保護膜 4 3 と、前記保護膜 4 3 上に配置されるフロントウィンドウ (又は、保護フィルム) 4 4 と、前記タッチパネル基板 4 1 の液晶表示パネル側に形成されるシールド用の透明電極 (例えば、I T O (Indium Tin Oxide) 膜で形成される電極) 4 5 とで構成される。

従来のタッチパネルでは、タッチパネル制御 I C (D R T) により、各走査電極 (T X) を 5 V ~ 1 0 V 程度の電圧でパルス駆動を行い、タッチパネル制御 I C (D R T) において、検出電極 (R X) での電圧変化を検出し、タッチ位置の検出を行う。即ち、指等により走査電極 (T X) と検出電極 (R X) との間の容量値が変化し、走査電極 (T X) をパルス駆動した際に、検出電極 (R X) で検出される電圧変動が変化することから、検出電極 (R X) の電圧を測定することによりタッチ位置を検出することができる。

【0010】

タッチパネルは、液晶表示パネルの前面に設置される。従って、液晶表示パネルに表示された画像を使用者が見る場合には、表示画像がタッチパネルを透過する必要があるため、タッチパネルは光透過率が高いことが望ましい。

液晶表示パネルは、図 1 に示すように、第 1 基板 (S U B 1 ; 以下、T F T 基板という)、第 2 基板 (S U B 2 ; 以下、C F 基板という) と、T F T 基板 (S U B 1) と C F 基板 (S U B 2) との間に挟持される液晶 (図示せず) とを有する。

また、T F T 基板 (S U B 1) は、C F 基板 (S U B 2) よりも大きな面積を有し、T F T 基板 (S U B 1) の、C F 基板 (S U B 2) と対向しない領域には、液晶ドライバ I C (D R V) が実装され、さらに、当該領域の一边の周辺部には、メインフレキシブル配線基板 (M F P C) が実装される。

なお、図 1 において、C T は対向電極 (共通電極ともいう)、T F P C はタッチパネル用フレキシブル配線基板、C D は裏面側透明導電膜、5 2 は接続部材、5 3 は接続用フレキシブル配線基板である。

I P S 方式の液晶表示パネルは、T N 方式の液晶表示パネルや V A 方式の液晶表示パネルのように、カラーフィルタが設けられる基板上に対向電極 (C T) が存在しない。そのため、表示ノイズを低減する等の理由により、カラーフィルタが設けられる基板上に、例えば I T O などの透明導電膜で構成される裏面側透明導電膜 (C D) が形成されている。

【0011】

図 4 は、液晶表示パネルの内部にタッチパネルを内蔵したタッチパネル内蔵液晶表示装置の概略構成を示す分解斜視図である。

図 4 において、2 は T F T 基板、3 は C F 基板と、2 1 は対向電極 (共通電極ともいう)、5 は液晶ドライバ I C、M F P C はメインフレキシブル配線基板、4 0 はフロントウィンドウ、5 3 は接続用フレキシブル配線基板である。

図 4 に示す液晶表示装置では、C F 基板 3 上の裏面側透明導電膜 (C D) を、帯状のパターンに分割して、タッチパネルの検出電極 3 1 となし、T F T 基板 2 の内部に形成される対向電極 2 1 を帯状のパターンに分割、即ち、複数のブロックに分割して、タッチパネルの走査電極として兼用することにより、タッチパネル基板 (図 1 の 4 1) を削減している。そのため、図 4 に示す液晶表示装置では、図 1 に示すタッチパネル制御 I C (D R T) の機能が、液晶ドライバ I C 5 の内部に設けられる。

【0012】

次に、図 5 を用いて、図 4 に示す液晶表示装置の対向電極 2 1 と検出電極 3 1 について説明する。

前述したように、対向電極 2 1 は T F T 基板 2 上に設けられているが、複数本の (例えば 2 0 本程度) 対向電極 2 1 が両端で共通に接続され、対向電極信号線 2 2 と接続されている。

図 5 に示す液晶表示装置では、束状の対向電極 2 1 が走査電極 (T X) を兼用し、また、検出電極 3 1 が検出電極 (R X) を構成する。

したがって、対向電極信号には、画像表示に用いられる対向電圧と、タッチ位置の検出に用いられるタッチパネル走査電圧とが含まれる。タッチパネル走査電圧が対向電極 2 1 に印加されると、対向電極 2 1 と一定の間隔を持って配置され容量を構成する検出電極 3 1 に検出信号が生じる。この検出信号は検出電極用端子 3 6 を介して外部に取り出される。

なお、検出電極 3 1 の両側にはダミー電極 3 3 が形成されている。検出電極 3 1 は一方の端部でダミー電極 3 3 側に向かい広がり T 字状の検出電極用端子 3 6 を形成している。

また、T F T 基板 2 には対向電極信号線 2 2 以外にも駆動回路用入力端子 2 5 のような様々な配線、端子等が形成される。

【0013】

図 4 に示す液晶表示装置における、表示部の断面の一部を拡大した概略断面図を図 6 に示す。

図 6 に示すように T F T 基板 2 には画素部 2 0 0 が設けられており、対向電極 2 1 は画素の一部として画像表示に用いられる。また、T F T 基板 2 と C F 基板 3 との間には液晶組成物 4 が挟持されている。C F 基板 3 に設けられた検出電極 3 1 と T F T 基板に設けられた対向電極 2 1 とは容量を形成しており、対向電極 2 1 に駆動信号が印加されると検出電極 3 1 の電圧が変化する。

この時、図 6 に示すように、フロントウィンドウ 4 0 を介して指 5 0 2 等の導電体が近接または接触すると、容量に変化が生じ検出電極 3 1 に生じる電圧に、近接・接触が無い場合に比較して変化が生じる。

このように、液晶表示パネルに形成した対向電極 2 1 と検出電極 3 1 との間に生じる容量の変化を検出することで、液晶表示パネルにタッチパネルの機能を備えることが可能となる。

【0014】

図 7 は、本発明が適用される液晶表示装置の一例の、複数のブロックに分割した対向電極の一例を示す平面図である。図 7 において、S U B 1 は T F T 基板、D R V は液晶ドライバ I C、C T 1 ~ C T 2 0 は帯状のパターンに分割された各ブロックの対向電極、G E S は液晶表示パネルに内蔵された走査線駆動回路、C T L は対向電極配線、T A M はメインフレキシブル配線基板 (M F P C) と接続される端子部、A R はマトリクス状に配置された複数の画素で構成される表示部である。

静電容量方式のタッチパネルでは、指等による静電容量の変化を検出するため、交流駆動を行うタッチパネル用の走査電極 (T X) の幅は約 4 ~ 5 m m 程度の幅があることが望ましい。そのため、液晶表示パネルの大型化により走査電極 (T X) の本数は増加する。

図 7 に示す例では、1 2 8 0 表示ラインの対向電極 (C T) を、C T 1 ~ C T 2 0 の 2 0 ブロック (1 ブロックは 6 4 表示ラインの対向電極で構成される) に分割しており、対向電極配線 (C T L) は左右に各 2 0 本必要となる。

各ブロックの対向電極 (C T 1 ~ C T 2 0) は、表示動作において寄生容量により電圧変動した場合は画質悪化を引き起こす。そのため、各々のブロックの対向電極 (C T 1 ~ C T 2 0) と、液晶ドライバ I C (D R V) とを接続する対向電極配線 (C T L) の抵抗値を下げる必要があるため、液晶表示パネルの大型化に伴い、対向電極 (C T) の分割数が増加すると、対向電極配線 (C T L) の配線領域が増加し、結果として、液晶表示パネルに左右の額縁の幅が増加することになる。

【0015】

図 8 は、本発明が適用される液晶表示装置の他の例の、複数のブロックに分割した対向電極の駆動方法を説明するための平面図である。

図 8 に示す液晶表示装置は、2 0 ブロックに分割した各々の対向電極 (C T 1 ~ C T 2 0) を、アドレスデコード方式により選択する対向電極選択回路 (C T S C) を、液晶表示パネルの内部に内蔵した点で、図 7 に示す液晶表示装置と相違する。

2 0 ブロックに分割した対向電極 (C T 1 ~ C T 2 0) の選択方法をアドレスデコード方式とすることにより、低抵抗が必要となる配線は、対向電極 (C T 1 ~ C T 2 0) に供

10

20

30

40

50

給する対向電圧（ V_{com} ）と、タッチパネル走査電圧（ V_{stc} ）の2本となる。

本実施例では、タッチパネル走査電圧（ V_{stc} ）は、対向電圧（ V_{com} ）に対して、5～10V高い電圧を直流で供給し、アドレス信号線（ $S_{address}$ ）を介して供給されるアドレス信号（ $address$ ）により走査箇所の選択を行い、タッチパネル走査信号（ STC ）に従い、走査電極（ TX ）を兼ねる、選択されたブロックの対向電極（ CT ）に対して、対向電圧（ V_{com} ）、あるいは、タッチパネル走査電圧（ V_{stc} ）を切り替えて出力する。

対向電極（ CT ）の分割数が増加した場合でも、増加する配線は、アドレス信号線（ $S_{address}$ ）のみであり、液晶表示パネルの左右の額縁の増加を抑制したまま、タッチパネル走査電極として使用する対向電極の分割数を増加させることが可能となる。

10

【0016】

図9は、図8に示す対向電極選択回路（ $CTSC$ ）の構成例を示すブロック図である。図9に示すように、対向電極選択回路（ $CTSC$ ）は、 $DEC1 \sim DEC20$ のアドレスデコーダ回路と、 $SCH1 \sim SCH20$ の選択回路で構成されている。

図8に示す液晶表示装置では、タッチパネルの走査電極（ TX ）が5mmピッチとなるように、64表示ライン分の対向電極（ CT ）を、液晶表示パネルの内部で電氣的に接続して1つのブロックとし、1280の表示ラインを20分割する。そして、当該20分割された対向電極（ $CT1 \sim CT20$ ）と、アドレスデコーダ回路（ $DEC1 \sim DEC20$ ）とを、1対1で割りつけている。分割数が、20ブロックであるため、アドレス信号線（ S_{add} ）は5bitの5本が必要となる。

20

アドレス信号（ $address$ ）により選択された、1ブロックの対向電極、即ち、64表示ライン分の対向電極（ CT ）が、タッチパネル走査信号（ STC ）により交流駆動を行い、その他の対向電極（ CT ）は対向電圧を出力する。

【0017】

図10は、図9に示す選択回路（ $SCH1 \sim SCH20$ ）の一例の回路構成を示す回路図である。

図10に示す選択回路は、アドレスデコーダ回路（ $DEC1 \sim DEC20$ ）の出力（ $DECO$ ）と、インバータ（ $INV1$ ）で反転されたタッチパネル走査信号（ STC ）の反転信号とを、ノア回路（ $NOR1$ ）に入力し、当該ノア回路（ $NOR1$ ）の出力をインバータ（ $INV2$ ）で反転して、スイッチ回路（ SW ）に入力することにより、タッチパネル走査電圧（ V_{stc} ）、あるいは、対向電圧（ V_{com} ）を選択して各ブロックの対向電極（ $CT1 \sim CT20$ ）に出力する。

30

これにより、アドレスデコーダ回路（ $DEC1 \sim DEC20$ ）の一つが選択された場合、タッチパネル走査信号（ STC ）に従い、各ブロックの対向電極に、タッチパネル走査電圧（ V_{stc} ）と、対向電圧（ V_{com} ）とを切り替えて出力する。

即ち、図8に示す選択回路では、アドレスデコーダ回路（ $DEC1 \sim DEC20$ ）の出力（ $DECO$ ）が、Lowレベル（以下、Lレベル）、および、タッチパネル走査信号（ STC ）がHighレベル（以下、Hレベル）のときに、ノア回路（ $NOR1$ ）の出力がHレベルとなるので、スイッチ回路（ SW ）は、タッチパネル走査電圧（ V_{stc} ）を選択し、タッチパネル走査信号（ STC ）がLレベル、あるいは、アドレスデコーダ回路（ $DEC1 \sim DEC20$ ）の出力（ $DECO$ ）が、Hレベルのときに、ノア回路（ $NOR1$ ）の出力がLレベルとなるので、スイッチ回路（ SW ）は、対向電圧（ V_{com} ）を選択する。

40

【0018】

図11は、図7に示すアドレスデコーダ回路（ $DEC1 \sim DEC20$ ）の一例の回路構成を示す回路図である。

図11に示すように、アドレスデコーダ回路（ $DEC1 \sim DEC20$ ）には、5個のアドレス信号（ $address$ ）の各々について、アドレス信号、あるいは、アドレス信号をインバータ（ INV ）で反転した反転信号が入力され、5個のアドレス信号（ $address$ ）と5個のアドレス信号（ $address$ ）の反転信号の組み合わせに基づきデコードす

50

る。

図11に示すアドレスデコーダ回路では、アドレスデコーダ回路に入力された5個のアドレス信号 (a d d r e s) と5個のアドレス信号 (a d d r e s) の反転信号の中の所定の組み合わせのアドレス信号 (a d d) をナンド回路 (N A N D 1 , N A N D 2) に入力し、当該ナンド回路 (N A N D 1 , N A N D 2) の出力を、ノア回路 (N O R 2) に入力し、当該ノア回路 (N O R 2) の出力をインバータ (I N V 3) で反転して、アドレスデコーダ回路の出力 (D E C O) としている。したがって、図11に示すアドレスデコーダ回路では、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致するときに、Lレベルの電圧が、アドレスデコーダ回路の出力 (D E C O) として出力され、アドレス信号の組み合わせが、自アドレスデコーダ回路に設定されたアドレス信号の組み合わせと一致しないときに、Hレベルの電圧が、アドレスデコーダ回路の出力 (D E C O) として出力される。

10

【0019】

図12は、タッチパネル内蔵液晶表示装置における、タッチパネル検出時と、画素書込み時の駆動波形を説明するための図である。

図12のAは、20ブロックに分割された対向電極のうち、11番目のブロックとなる641～704表示ラインの対向電極 (C T 1 1) に供給されるタッチパネル走査電圧 (V s t c) の電圧波形を示している。また、図12のBは、奇数列の映像線 (D L) に供給される映像電圧の波形を、図12のCは、偶数列の映像線 (D L) に供給される映像電圧の波形を、図12のDは、641番目の走査線 (G L) を介して、641表示ラインの薄膜トランジスタのゲート電極に供給されるゲート信号を示している。さらに、T1は、タッチ位置検出期間、T2は画素書込み期間を示している。

20

タッチ位置検出期間 (T 1) は、表示への影響を防止するため、画素書込み期間 (T 2) 以外の期間に設定される。また、タッチ位置検出期間 (T 1) において、検出感度を増加させるために、同一箇所の走査電極 (T X) で複数回のスキャン、即ち、図12では、11番目のブロックの対向電極 (C T 1 1) に、複数回タッチパネル走査電圧 (V s t c) が供給される。また、画素書き込み期間 (T 2) 内には、11番目のブロックの対向電極 (C T 1 1) には、タッチパネル走査電圧 (V s t c) が供給されず、対向電圧 (V c o m) が供給される。

【0020】

図13は、タッチパネル内蔵液晶表示装置における、タッチパネル検出時と、画素書込み時のタイミングを説明するための図である。

30

図13のAは、1フレームの画素書込み期間 (T 4) に、1番目の表示ラインから1280表示ラインまでの画素書込みタイミングを示し、図13のBが、20ブロックに分割された各ブロックの対向電極 (C T 1 ~ C T 2 0) におけるタッチパネル検出タイミングを示す。

図13に示すように、任意の表示ラインの対向電極を走査電極 (T X) として機能させ、タッチパネル検出時のスキャン動作は、画素書き込みを行うゲートスキャンとは異なる箇所で行う。なお、図13において、T3は帰線期間、V S Y N Cは垂直同期信号、H S Y N Cは水平同期信号を示す。

40

【0021】

図14は、タッチパネル内蔵液晶表示装置における、1水平走査期間の映像電圧と、走査電圧と、タッチパネル走査タイミングを示す図である。

図13で説明したように、ゲートスキャン (図14のA) と、タッチパネル走査 (図14のB) は異なる表示ラインで実施しているが、映像線と、対向電極 (C T) との間には寄生容量があるため、映像線上の電圧 (V D L) が変動することに生じるノイズ (図14のN z 1と、N z 3) により、タッチパネル走査電圧 (V s t c) の立ち上がり波形に歪みが生じると、検出電極 (図4の31) への検出電流が少なくなり検出感度が低下する。

同様に、走査線と、対向電極 (C T) との間には寄生容量があるため、選択走査電圧 (V G L) の立ち上がり、あるいは、立ち下り時に生じるノイズ (図14のN z 2と、N z

50

4)により、タッチパネル走査電圧 (V_{stc}) の立ち上がり波形に歪みが生じると、検出電極 (図4の31) への検出電流が少なくなり検出感度が低下する。

また、対向電極配線 (CTL) の抵抗により、対向電極配線 (CTL) の遠端で、タッチパネル走査電圧 (V_{stc}) のパルス幅の縮小が生じた場合にも検出感度が低下する。

そこで、本実施例では、液晶ドライバIC (DRV) が、タッチパネル走査電圧 (V_{stc}) の立ち上がりタイミングと、パルス幅を調整する機能を内蔵している。

タッチパネル走査電圧 (V_{stc}) の立ち上がりタイミングと、パルス幅の調整は、液晶ドライバIC (DRV) の内部に設けられるタイミング設定レジスタと走査パルス幅レジスタを使用して実行される。

【0022】

10

図15は、本発明の実施例のタイミング設定レジスタと走査パルス幅レジスタの一例の仕様を示す図である。

図16は、本発明の実施例の液晶表示装置における、1水平走査期間の映像電圧と、走査電圧と、タッチパネル走査タイミングの一例を示す図である。

図15(a)に示すように、タイミング設定レジスタに設定されたデータにより、1水平走査期間の基準時点からタッチパネル走査電圧 (V_{stc}) の立ち上がりタイミング (図16のDELAY) が、0.5 μs 刻みで自由に調節可能である。

これにより、図16に示すように、液晶表示パネル毎に、1水平走査期間内における、タッチパネル走査電圧 (V_{stc}) の立ち上がりタイミングを、映像線上の映像電圧 (V_{DL}) の電圧遷移タイミングと、選択走査電圧 (V_{GL}) の立ち上がり、あるいは、立ち下り時から自由にずらすことができる。

20

なお、基準位置は、映像線上の映像電圧 (V_{DL}) の電圧変動タイミング、あるいは、選択走査電圧 (V_{GL}) の立ち上がり、あるいは、立ち下り時点とされる。

さらに、図15(a)に示す走査パルス幅レジスタに設定されたデータにより、タッチパネル走査電圧 (V_{stc}) のパルス幅 (図16のWIDTH) を、0.5 μs 刻みで自由に調節可能である。

これにより、液晶表示パネル毎に、1水平走査期間内における、タッチパネル走査電圧 (V_{stc}) のパルス幅を自由に設定できるため、走査線駆動回路 (GES) が、半導体層がアモルファスシリコン (a-Si) で構成される薄膜トランジスタ (a-Si TFT) や、あるいは、半導体層がポリシリコン (p-Si) で構成される薄膜トランジスタ (p-Si TFT) 等の、対向電極 (CT) に対向電圧 (V_{com}) を供給する対向電極配線 (CTL) の配線負荷が異なる液晶表示パネルでも、検出感度について、それぞれの配線負荷に応じた最適な設定をすることができる。

30

【0023】

このように、タイミング設定レジスタと走査パルス幅レジスタに、最適な遅延量となるデータを書き込みことにより、ゲートスキャンからのタッチパネル走査へのノイズの干渉を防止し、対向電極配線 (CTL) の配線負荷の異なる液晶表示パネルの検出感度を最適に設定できるようにした。

タッチパネル内蔵液晶表示装置では、タッチパネル用の走査電極 (TX) を、TFT基板 (SUB1; TFT基板) 上の対向電極 (CT) を分割し、タッチパネル用の走査電極として兼用して使用している。

40

本実施例のように、液晶ドライバIC (DRV) が、タッチパネル走査電圧 (V_{stc}) の立ち上がりタイミングを調整する機能を内蔵することにより、表示動作によるノイズ発生タイミングから、タッチパネル走査電圧 (V_{stc}) の立ち上がりタイミングをずらすことができ、ノイズの干渉を防止することができる。

また、本実施例のように、液晶ドライバIC (DRV) が、タッチパネル走査電圧 (V_{stc}) のパルス幅調整機能を内蔵することにより、対向電極配線 (CTL) の配線負荷が異なる液晶表示パネルでも、検出感度についてそれぞれの配線負荷に応じた最適な設定をすることができる。これらのタイミング調整機能によりタッチ検出感度の向上が可能となる。

50

【0024】

タッチパネル走査電圧 (V_{stc}) は、電圧振幅が大きい程、タッチパネル用の検出電極 (R_x) に電流が多く流れるため検出感度が向上する。

検出感度の向上が必要な場合は、タッチパネル走査電圧 (V_{stc}) を高く設定するが、液晶ドライバ IC (DRV) のタッチパネル走査電圧 (V_{stc}) の出力端子と、対向電圧 (V_{com}) の出力端子の耐圧が 6 V のため、タッチパネル走査電圧 (V_{stc}) と対向電圧 (V_{com}) との間の電位差は 6 V 以下で使用しなければならない。

しかし、タッチパネル内蔵液晶表示装置では、対向電極 (CT) が、タッチパネル用の走査電極 (TX) を兼用しているため、タッチパネル走査電圧 (V_{stc}) の L レベルの電圧は対向電圧 (V_{com}) であり、液晶表示パネル毎に電圧値が異なる。

特に、半導体層がポリシリコン ($p-Si$) で構成される薄膜トランジスタ ($p-Si TFT$) に比べて安価で作製できる、半導体層がアモルファスシリコン ($a-Si$) で構成される薄膜トランジスタ ($a-Si TFT$) を使用する液晶表示パネルは、液晶表示パネル毎のコモン電圧ばらつきが大きいいため、タッチパネル走査電圧 (V_{stc}) を固定値としていると 6 V の耐圧を越えてしまう場合がある。

そこで、本実施例では、液晶ドライバ IC (DRV) が、走査電圧パルス振幅設定レジスタを内蔵し、液晶表示パネル毎の対向電圧 (V_{com}) に対して、設定振幅電圧を加算したタッチパネル走査電圧 (V_{stc}) を選択し、出力する機能を内蔵している。

【0025】

図 17 に、従来の、液晶表示パネル毎の対向電圧 (V_{com}) に対して、設定振幅電圧を加算したタッチパネル走査電圧 (V_{stc}) を出力する回路構成を示す。

図 17 に示す回路構成では、対向電圧生成回路 113 により生成した対向電圧 (V_{com}) と、走査電圧パルス幅生成回路 111 により生成したタッチパネル走査電圧振幅値 (図 16 の AMP) を、オペアンプによる加算器 112 で加算して、タッチパネル走査電圧 (V_{stc}) を生成している。

ここで、対向電圧生成回路 113 は、対向電圧レジスタ 102 に基づき対向電圧 (V_{com}) を生成し、走査電圧パルス幅生成回路 111 は、走査電圧パルス振幅設定レジスタ 101 に基づきタッチパネル走査電圧振幅値を生成する。

また、対向電圧レジスタ 102 には、外部から対向電圧 (V_{com}) を設定するためのデータ ($V_{COM}[7:0]$) が設定され、対向電圧レジスタ 102 に設定された値に基づき、電子可変抵抗回路 ($DBR1$) を制御し、対向電圧 (V_{com}) を、例えば、0.025 V 単位で調整可能となっている。

同様に、走査電圧パルス振幅設定レジスタ 101 には、外部からタッチパネル走査電圧振幅値 (図 16 の AMP) を設定するためのデータ ($AMP[3:0]$) が設定され、走査電圧パルス振幅設定レジスタ 101 に設定された値に基づき、電子可変抵抗回路 ($DBR2$) を制御し、タッチパネル走査電圧振幅値 (図 16 の AMP) を、例えば、0.2 V 単位で調整可能となっている。

また、図 17 において、アンプ回路 ($AMP1$, $AMP2$, $AMP4$) はバッファ回路として動作し、アンプ回路 ($AMP3$) は、利得 1 の電圧反転回路として動作する。さらに、図 17 において、 Cvs は走査電圧安定化容量素子、 CVm は対向電圧安定化容量素子、 TAP は液晶ドライバ IC (DRV) の出力端子である。

しかしながら、図 17 に示すアナログ回路を使用した方式では回路面積が大きいいため、液晶ドライバ IC (DRV) のチップサイズ増加になる。

【0026】

図 18 は、本発明の実施例の、液晶表示パネル毎の対向電圧 (V_{com}) に対して、設定振幅電圧を加算したタッチパネル走査電圧 (V_{stc}) を出力する回路構成を示す図である。

図 19 は、本発明の実施例の対向電圧設定レジスタ 102 と走査電圧パルス幅設定レジスタ 101 の一例の仕様を示す図である。

本実施例では、外部から入力され対向電圧設定レジスタ 102 に設定されたデータ (V

10

20

30

40

50

COM[7:0])と、外部から入力され走査電圧パルス幅設定レジスタ101に設定されたデータ(AMP[3:0])とを、論理演算回路103で論理演算し、当該論理演算回路103から出力されるデータ(SCAN[3:0])を、走査電圧設定レジスタ104に設定し、走査電圧設定レジスタ104に設定された値に基づき、電子可変抵抗回路(DBR2)を制御し、タッチパネル走査電圧(Vstc)を生成する。

なお、本実施例では、図19(c)に示すように、走査電圧設定レジスタ104に設定された値に基づき、タッチパネル走査電圧(Vstc)を、例えば、0.2V単位で調整可能となっている。

また、図19(b)に示すように、走査電圧パルス振幅設定レジスタ101に設定された値に基づき、タッチパネル走査電圧振幅値(図16のAMP)を、例えば、0.2V単位で調整可能となっている。

さらに、図19(a)に示すように、走査電圧設定レジスタ104に設定された値に基づき、タッチパネル走査電圧(Vstc)を、例えば、0.2V単位で調整可能となっている。

【0027】

本実施例では、図17に示すアナログ回路を使用した方式に代えて、デジタル回路を使用するようしたので、回路面積を縮小することができる。

図19(c)に示すように、走査電圧パルス幅設定レジスタ101により、タッチパネル走査電圧振幅値(図16のAMP)が6Vと設定した場合、対向電圧(Vcom)が0V〜−1Vの液晶表示パネルはタッチパネル走査電圧(Vstc)として5Vを選択し、対向電圧(Vcom)が−1.025〜−1.2Vの液晶表示パネルはタッチパネル走査電圧(Vstc)として4.8Vを選択する。

このようにして、液晶表示パネル毎に異なる対向電圧(Vcom)に対して、一定の振幅値のタッチパネル走査電圧(Vstc)を得ることができる。

このように、本実施例では、液晶ドライバIC(DRV)に、対向電圧(Vcom)に対して、タッチパネル走査電圧振幅値分、高いタッチパネル走査電圧(Vstc)を生成して、出力する機能を内蔵している。

液晶表示パネル毎に異なる対向電圧(Vcom)に対して、液晶表示パネル毎のタッチパネル走査電圧(Vstc)の振幅値を一定にすることができるため、液晶表示パネル毎のタッチの検出感度を均一にすることができる。さらに、タッチパネル走査電圧(Vstc)の振幅は小さく設定することもできるため低消費電力にすることもできる。

その上、この機能を、液晶ドライバIC(DRV)内部のロジック回路で実施することにより、アナログ回路で実施するよりも回路面積を縮小し、チップサイズ縮小による原価低減を図ることが可能である。

以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

【符号の説明】

【0028】

- 2, SUB1 第1基板
- 3, SUB2 第2基板
- 4 液晶組成物
- 5, DRV 液晶ドライバIC
- 21, CT, CT1〜CT20 対向電極
- 22 対向電極信号線
- 25 駆動回路用入力端子
- 31 検出電極
- 33 ダミー電極
- 36 検出電極用端子
- 40, 44 フロントウィンドウ(又は、保護フィルム)

10

20


30

40


50

4 1	タッチパネル基板	
4 2	, P A S 1 , P A S 2 層間絶縁膜	
4 3	保護膜	
4 5	シールド用の透明電極	
5 2	接続部材	
5 3	接続用フレキシブル配線基板	
1 0 1	走査電圧パルス振幅設定レジスタ	
1 0 2	対向電圧レジスタ	
1 0 3	論理演算回路	
1 0 4	走査電圧設定レジスタ	10
1 1 1	走査電圧パルス幅生成回路	
1 1 2	加算器	
1 1 3	対向電圧生成回路	
2 0 0	画素部	
5 0 2	指	
T X	タッチパネルの走査電極	
R E	タッチパネルの検出電極	
A R	表示領域	
D R T	タッチパネル制御 I C	
M F P C	メインフレキシブル配線基板	20
T F P C	タッチパネル用フレキシブル配線基板	
G E S	走査線駆動回路	
C T S C	対向電極選択回路	
C T L	対向電極配線	
C D	裏面側透明導電膜	
D E C 1 ~ D E C 2 0	アドレスデコーダ回路	
S C H 1 ~ S C H 2 0	選択回路	
I N V 1 ~ I N V 3	インバータ	
N O R 1 , N O R 2	ノア回路	
N A N D 1 , N A N D 2	ナンド回路	30
S W	スイッチ回路	
S T X	接続部	
A M P 1 ~ A M P 4	アンプ回路	
D B R 1 , D B R 2	電子可変抵抗回路	
C v s	走査電圧安定化容量素子	
C V m	対向電圧安定化容量素子	
T A M	メインフレキシブル配線基板 (M F P C) と接続される端子部、	
T A P	液晶ドライバ I C (D R V) の出力端子	


【図 1】




【図 2】




【図 4】




【図 5】




【図 3】



【図 6】



【图 8】



【 図 1 0 】







図 11




【図 1 2】



【図 1 3】



【図 1 4】




【図 1 5】

図15


(a)		(b)	
DLAY[5:0]	単位[us]	WIDTH[5:0]	単位[us]
6h00	0.0	6h00	0.0
6h01	0.5	6h01	0.5
6h02	1.0	6h02	1.0
6h03	1.5	6h03	1.5
6h04	2.0	6h04	2.0
6h05	2.5	6h05	2.5
6h06	3.0	6h06	3.0
6h07	3.5	6h07	3.5
6h08	4.0	6h08	4.0
6h09	4.5	6h09	4.5
6h0A	5.0	6h0A	5.0
6h0B	5.5	6h0B	5.5
6h0C	6.0	6h0C	6.0
6h0D	6.5	6h0D	6.5
6h0E	7.0	6h0E	7.0
6h0F	7.5	6h0F	7.5

DLAY[5:0]	単位[us]	WIDTH[5:0]	単位[us]
6h10	8.0	6h10	8.0
6h11	8.5	6h11	8.5
6h12	9.0	6h12	9.0
6h13	9.5	6h13	9.5
6h14	10.0	6h14	10.0
6h15	10.5	6h15	10.5
6h16	11.0	6h16	11.0
6h17	11.5	6h17	11.5
6h18	12.0	6h18	12.0
...	...	...	...
6h3A	29.0	6h3A	29.0
6h3B	29.5	6h3B	29.5
6h3C	30.0	6h3C	30.0
6h3D	30.5	6h3D	30.5
6h3E	31.0	6h3E	31.0
6h3F	31.5	6h3F	31.5


【図 16】



【図 17】



【図 18】



【図 19】

Figure 19 provides data for the system, organized into three parts: (a), (b), and (c).

(a) SCANH[3:0] and TAPCH[3:0] data:

SCANH[3:0]	TAPCH[3:0]	差分電圧 (V)
41h00	41h00	5.0
41h01	41h01	4.8
41h02	41h02	4.6
41h03	41h03	4.4
41h04	41h04	4.2
41h05	41h05	4.0
41h06	41h06	3.8
41h07	41h07	3.6
41h08	41h08	3.4
41h09	41h09	3.2
41h0A	41h0A	3.0
41h0B	41h0B	2.8
41h0C	41h0C	2.6
41h0D	41h0D	2.4
41h0E	41h0E	2.2
41h0F	41h0F	2.0

(b) AMP[3:0] and Vstc data:

AMP[3:0]	Vstc (V)	電圧振幅 (V)
41h00	41h00	6.0
41h01	41h01	5.8
41h02	41h02	5.6
41h03	41h03	5.4
41h04	41h04	5.2
41h05	41h05	5.0
41h06	41h06	4.8
41h07	41h07	4.6
41h08	41h08	4.4
41h09	41h09	4.2
41h0A	41h0A	4.0
41h0B	41h0B	3.8
41h0C	41h0C	3.6
41h0D	41h0D	3.4
41h0E	41h0E	3.2
41h0F	41h0F	3.0

(c) VCOM[7:0] and TAPCH[3:0] data:

VCOM[7:0]	TAPCH[3:0]	差分電圧 (V)
81h00	0	-0.025
81h01	0	-0.050
81h02	0	-0.075
81h03	0	-0.100
81h04	0	-0.125
81h05	0	-0.150
81h06	0	-0.175
81h07	0	-0.200
81h08	0	-0.225
81h09	0	-0.250
81h0A	0	-0.275
81h0B	0	-0.300
81h0C	0	-0.325
81h0D	0	-0.350
81h0E	0	-0.375
81h0F	0	-0.400
81h10	0	-0.425
81h11	0	-0.450
81h12	0	-0.475
81h13	0	-0.500
81h14	0	-0.525
81h15	0	-0.550
81h16	0	-0.575
81h17	0	-0.600
81h18	0	-0.625
81h19	0	-0.650
81h1A	0	-0.675
81h1B	0	-0.700
81h1C	0	-0.725
81h1D	0	-0.750
81h1E	0	-0.775
81h1F	0	-0.800
81h20	0	-0.825
81h21	0	-0.850
81h22	0	-0.875
81h23	0	-0.900
81h24	0	-0.925
81h25	0	-0.950
81h26	0	-0.975
81h27	0	-1.000
81h28	0	-1.025
81h29	0	-1.050
81h2A	0	-1.075
81h2B	0	-1.100
81h2C	0	-1.125
81h2D	0	-1.150
81h2E	0	-1.175
81h2F	0	-1.200
81h30	0	-1.225
81h31	0	-1.250
81h32	0	-1.275
81h33	0	-1.300
81h34	0	-1.325
81h35	0	-1.350
81h36	0	-1.375
81h37	0	-1.400
81h38	0	-1.425
81h39	0	-1.450
81h3A	0	-1.475
81h3B	0	-1.500
81h3C	0	-1.525
81h3D	0	-1.550
81h3E	0	-1.575
81h3F	0	-1.600
81h40	0	-1.625

以下省略 (Omitted below)

フロントページの続き

(51)Int.Cl.			F I			テーマコード (参考)		
G 0 2 F	1/133	(2006.01)	G 0 9 G	3/20	6 3 1 V	5 G 4 3 5		
			G 0 9 G	3/20	6 9 1 D			
			G 0 9 G	3/20	6 1 1 F			
			G 0 9 G	3/20	6 8 0 H			
			G 0 9 F	9/00	3 6 6 A			
			G 0 9 F	9/30	3 4 9 Z			
			G 0 9 F	9/30	3 3 8			
			G 0 9 F	9/00	3 1 3			
			G 0 2 F	1/1343				
			G 0 2 F	1/133	5 3 0			

F ターム(参考)	2H193	ZA04	ZF21	ZF31	ZJ02						
	5C006	AC25	AF51	AF52	AF71	BF25	BF26	BF27	BF28	BF31	BF37
		BF38	BF43	EC05	FA26	FA41	FA42	FA47	FA51		
	5C080	AA10	BB06	DD12	DD13	DD22	DD23	DD26	DD27	FF11	GG06
		GG11	JJ02	JJ03	JJ04	JJ06	KK07	KK29	KK42		
	5C094	AA21	BA43	CA19	DA09	EA04	EA07	EA10	EB02		
	5G435	AA16	BB12	EE49							

专利名称(译)	<无法获取翻译>		
公开(公告)号	JP2013254142A5	公开(公告)日	2015-07-23
申请号	JP2012130681	申请日	2012-06-08
[标]申请(专利权)人(译)	株式会社日本显示器		
申请(专利权)人(译)	有限公司日本显示器		
[标]发明人	松元秀一郎 青木義典		
发明人	松元 秀一郎 青木 義典		
IPC分类号	G09G3/36 G09G3/20 G09F9/00 G09F9/30 G02F1/1343 G02F1/133		
FI分类号	G09G3/36 G09G3/20.624.C G09G3/20.624.E G09G3/20.624.B G09G3/20.624.D G09G3/20.631.V G09G3/20.691.D G09G3/20.611.F G09G3/20.680.H G09F9/00.366.A G09F9/30.349.Z G09F9/30.338 G09F9/00.313 G02F1/1343 G02F1/133.530		
F-TERM分类号	2H092/GA59 2H092/GA62 2H092/JA24 2H092/JB14 2H092/JB22 2H092/JB31 2H092/KA05 2H193 /ZA04 2H193/ZF21 2H193/ZF31 2H193/ZJ02 5C006/AC25 5C006/AF51 5C006/AF52 5C006/AF71 5C006/BF25 5C006/BF26 5C006/BF27 5C006/BF28 5C006/BF31 5C006/BF37 5C006/BF38 5C006 /BF43 5C006/EC05 5C006/FA26 5C006/FA41 5C006/FA42 5C006/FA47 5C006/FA51 5C080/AA10 5C080/BB06 5C080/DD12 5C080/DD13 5C080/DD22 5C080/DD23 5C080/DD26 5C080/DD27 5C080 /FF11 5C080/GG06 5C080/GG11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C080/KK07 5C080/KK29 5C080/KK42 5C094/AA21 5C094/BA43 5C094/CA19 5C094/DA09 5C094/EA04 5C094 /EA07 5C094/EA10 5C094/EB02 5G435/AA16 5G435/BB12 5G435/EE49		
其他公开文献	JP6055206B2 JP2013254142A		

摘要(译)

要解决的问题：为了防止由于具有触摸板功能的液晶显示装置中的栅极扫描的噪声导致的检测灵敏度的降低。 解决方案：第二基板具有触摸板的检测电极，每个像素具有像素电极和对电极，对电极被分成多个块，每个分块该块的反电极被共同设置的多条显示线的划分的块的连续计数器电极的每个像素中，也用作触摸面板的扫描电极，被分割相对于一个块，用于提供一个反电压和触摸面板扫描电压的驱动电路中，对置电极，其中该驱动电路，供给到相应的划分的块的对置电极的触摸面板扫描电压的供给开始定时可以调整。 .The 16