

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2010-20289

(P2010-20289A)

(43) 公開日 平成22年1月28日(2010.1.28)

(51) Int.Cl.	F I	テーマコード (参考)
<b>GO2F 1/1368 (2006.01)</b>	GO2F 1/1368	2H092
<b>GO9F 9/30 (2006.01)</b>	GO9F 9/30 338	5C094

審査請求 未請求 請求項の数 9 O L (全 18 頁)

(21) 出願番号 特願2009-120835 (P2009-120835)  
 (22) 出願日 平成21年5月19日 (2009.5.19)  
 (31) 優先権主張番号 10-2008-0065978  
 (32) 優先日 平成20年7月8日 (2008.7.8)  
 (33) 優先権主張国 韓国 (KR)

(71) 出願人 390019839  
 三星電子株式会社  
 SAMSUNG ELECTRONICS  
 CO., LTD.  
 大韓民国京畿道水原市靈通区梅灘洞416  
 416, Maetan-dong, Yeongtong-gu, Suwon-si,  
 Gyeonggi-do 442-742  
 (KR)  
 (74) 代理人 100094145  
 弁理士 小野 由己男  
 (74) 代理人 100106367  
 弁理士 稲積 朋子

最終頁に続く


(54) 【発明の名称】 アレイ基板及びこれを有する液晶表示装置

(57) 【要約】

【課題】アレイ基板及びこれを有する液晶表示装置を提供する。

【解決手段】アレイ基板は、ゲート線と、ゲート線と電氣的に絶縁状態で交差するように延長されたデータ線とが形成された基板と、ゲート線及びデータ線に接続されたスイッチング素子と、基板上に定義された画素領域に形成され、スイッチング素子の出力電極に接続された画素電極と、画素領域及び画素領域の間に対応して、データ線が形成された基板上に画素電極と絶縁されるように形成され、データ線の上部に対応する位置に1つ以上の第1スリットが形成された共通電極とを備える。

【選択図】 図2



**【特許請求の範囲】****【請求項 1】**

ゲート線と、前記ゲート線と電氣的に絶縁状態で交差するように延長されたデータ線とが形成された基板と、

前記ゲート線及び前記データ線に接続されたスイッチング素子と、

前記基板上に定義された画素領域に形成され、前記スイッチング素子の出力電極に接続された画素電極と、

前記画素領域及び前記画素領域の間に対応して、前記データ線が形成された基板上に前記画素電極と絶縁されるように形成され、前記データ線の上部に対応する位置に1つ以上の第1スリットが形成された共通電極と、

を含むアレイ基板。

10

**【請求項 2】**

前記第1スリットは、互いに隣り合う前記画素電極のエッジ間に形成され、複数の前記第1スリットが前記データ線の延長方向に配列されたことを特徴とする請求項1記載のアレイ基板。

**【請求項 3】**

前記画素電極は前記共通電極の上部に形成され、前記画素電極には前記画素領域に配置された前記共通電極を部分的に露出させる複数の第2スリットが形成されることを特徴とする請求項2記載のアレイ基板。

**【請求項 4】**

前記データ線及び前記共通電極の間に形成され、前記画素電極と接続される前記出力電極の一部を露出させる第1コンタクトホールが形成された第1絶縁層と、

前記共通電極と前記画素電極との間に形成され、前記第1コンタクトホールに接続される第2コンタクトホールが形成された第2絶縁層と、

を更に含むことを特徴とする請求項3記載のアレイ基板。

20

**【請求項 5】**

前記第1絶縁層及び前記第2絶縁層は、無機物膜を含むことを特徴とする請求項4記載のアレイ基板。

**【請求項 6】**

前記共通電極は前記画素電極の上部に配置され、前記画素領域に配置された前記共通電極には前記画素電極を部分的に露出させる複数の第2スリットが更に形成されることを特徴とする請求項2記載のアレイ基板。

30

**【請求項 7】**

前記データ線及び前記画素電極の間に形成され、前記画素電極と接続される前記出力電極の一部を露出させるコンタクトホールが形成された第1絶縁層と、

前記画素電極と前記共通電極との間に形成された第2絶縁層と、

を更に含むことを特徴とする請求項6記載のアレイ基板。

**【請求項 8】**

前記第1スリットは、互いに隣り合う前記画素電極のエッジ間に1つが形成され、前記第1スリットが前記データ線の延長方向に周期的に形成されることを特徴とする請求項1記載のアレイ基板。

40

**【請求項 9】**

各前記画素領域に形成された共通電極は、互いに電氣的に接続されたことを特徴とする請求項1記載のアレイ基板。

**【発明の詳細な説明】****【技術分野】****【0001】**

本発明は、アレイ基板及びこれを有する液晶表示装置に関する。より詳細には、液晶表示パネルの1基板として使用されるアレイ基板及びこれを有する液晶表示装置に関する。

**【背景技術】**

50

## 【0002】

一般に、液晶表示装置は、現在一番広く使用されている平板表示装置のうち1つであって、画素電極と共通電極などで構成される電界生成電極が形成されている2枚の表示板と、その間に挿入されている液晶層とで構成される。電界生成電極に電圧を印加して液晶層に電界を生成し、液晶層の液晶分子の配向を決定して入射光の偏光を制御することにより画像を表示する。

## 【0003】

このような液晶表示装置のうち、電界が印加されない状態で液晶分子の長軸を上下表示板に対して垂直をなすように配列した垂直配向(VA)モード液晶表示装置は、コントラスト比が大きくことで脚光を浴びている。

10

## 【0004】

しかし、このような垂直配向モード液晶表示装置では、広視野角を得ることが難しいという問題があり、広視野角を得るために、電界生成電極に切開部を形成したPVA(patterned vertically aligned)モードの液晶表示装置、IPS(in-plane switching)モードの液晶表示装置及びPLS(plane to line switching)、又はFFS(fringe field switching)モードの液晶表示装置が開発されている。

## 【0005】

このような液晶表示装置は画素の開口率を極大化し、低電圧駆動が可能で、信号線と電界生成電極との間の寄生容量を極小化できることが好ましい。

20

## 【発明の概要】

## 【発明が解決しようとする課題】

## 【0006】

本発明の技術的課題はこのような点を解決するためのもので、本発明は、信号歪曲を減少し、画質の向上が可能なアレイ基板を提供する。

## 【0007】

また、本発明は前述したようなアレイ基板を有する液晶表示装置を提供する。

## 【課題を解決するための手段】

## 【0008】

前述した本発明の技術的課題を解決するために、本発明の実施例によるアレイ基板は、基板、スイッチング素子、画素電極、及び共通電極を含む。

30

## 【0009】

前記基板には、ゲート線及び前記ゲート線と電気的に絶縁状態で交差するように延長されたデータ線が形成されている。前記スイッチング素子は、前記ゲート線及び前記データ線に接続される。前記画素電極は、前記基板上に定義された画素領域に形成され、前記スイッチング素子の出力電極に接続される。前記共通電極は、前記画素領域及び前記画素領域の間に対応して前記データ線が形成された基板上に前記画素電極と電気的に絶縁されるように形成される。前記共通電極には、前記データ線の上部に対応する位置に1つ以上の第1スリットが形成されている。

## 【0010】

一実施例において、前記第1スリットを、互いに隣り合う前記画素電極のエッジ間に形成し、複数の前記第1スリットを前記データ線の延長方向に配列することができる。

40

## 【0011】

前記画素電極は、前記共通電極の上部に形成することができる。この場合、前記画素電極には、前記画素領域に配置された前記共通電極を部分的に露出させる複数の第2スリットを形成することができる。

## 【0012】

前記アレイ基板は、第1絶縁層及び第2絶縁層を更に含むことができる。前記第1絶縁層は、前記データ線及び前記共通電極の間に形成され、前記第1絶縁層には前記画素電極と接続される前記出力電極の一部を露出させる第1コンタクトホールが形成されている。

50

前記第2絶縁層を、前記共通電極と前記画素電極との間に形成し、前記第2絶縁層には前記第1コンタクトホールに接続される第2コンタクトホールを形成することができる。前記第1絶縁層及び前記第2絶縁層は無機物膜を含むように構成できる。

【0013】

他の実施例において、前記共通電極は、前記画素電極の上部に配置することができる。前記画素領域に配置された前記共通電極には、前記画素電極を部分的に露出させる第2スリットを更に形成することができる。

【0014】

前記アレイ基板は、第1絶縁層及び第2絶縁層を更に含むことができる。前記第1絶縁層は、前記データ線及び前記画素電極の間に形成され、前記第1絶縁層には前記画素電極と接続される前記出力電極の一部を露出させる第1コンタクトホールを形成することができる。前記第2絶縁層は、前記画素電極と前記共通電極との間に形成される。

10

【0015】

更に他の実施例において、前記第1スリットは互いに隣り合う前記画素電極のエッジ間に1つを形成することができる。前記第1スリットは、前記データ線の延長方向に周期的に形成することができる。各前記画素領域に形成された共通電極を互いに電氣的に接続することができる。

【0016】

前記した本発明の技術的課題を解決するために、本発明の実施例による液晶表示装置は、アレイ基板、対向基板、及び液晶層を含む。

20

【0017】

前記アレイ基板は、下部基板、スイッチング素子、画素電極、及び共通電極を含む。

【0018】

前記下部基板には、ゲート線及び前記ゲート線と電氣的に絶縁状態で交差するように延長されるデータ線が形成されている。前記スイッチング素子は、前記ゲート線及び前記データ線に接続される。前記画素電極は、前記下部基板上に定義された画素領域に前記スイッチング素子の出力電極に接続されるように形成される。前記共通電極は、前記画素領域及び前記画素領域の間に対応して前記データ線が形成された基板上に形成される。前記共通電極には、前記データ線の上部で前記データ線の延長方向に配列される1つ以上の第1スリットが形成されている。

30

【0019】

前記対向基板は前記アレイ基板と対向し、前記液晶層は前記アレイ基板と前記対向基板との間に介在される。

【0020】

前記データ線は、互いに隣り合う前記画素電極のエッジの間に配置され、前記第1スリットを前記エッジの間隔より小さい幅で形成することができる。

【0021】

一実施例において、前記画素電極は前記共通電極の上部に形成され、前記画素電極には前記画素領域に配置された前記共通電極を部分的に露出させる複数の第2スリットを形成することができる。

40

【0022】

前記アレイ基板は、第1絶縁層、第2絶縁層、及び第1配向膜を更に含むことができる。前記第1絶縁層は、前記データ線及び前記共通電極の間に形成される。前記第1絶縁層には、前記画素電極と接続される前記出力電極の一部を露出させる第1コンタクトホールを形成することができる。前記第2絶縁層は前記共通電極と前記画素電極との間に形成され、前記第2絶縁層には前記第1コンタクトホールに接続される第2コンタクトホールを形成することができる。前記第1配向膜は、前記画素電極及び前記第2絶縁層上に形成され前記液晶層を配向する。前記第1絶縁層及び第2絶縁層はそれぞれ無機物で2000~4000の厚みで形成することができる。

【0023】

50

前記対向基板は、上部基板、光遮断パターン、カラーフィルタ、及び第2配向膜を含むことができる。前記上部基板は、前記下部基板と向き合うように配置される。前記光遮断パターンは、前記スイッチング素子、ゲート線、及びデータ線に対応して前記上部基板に形成される。前記カラーフィルタは、前記光遮断パターンによって区画され前記画素領域に対応する上部基板に形成される。前記第2配向膜は、前記カラーフィルタ及び前記光遮断パターン上に形成される。

【0024】

他の実施例において、前記共通電極は前記画素電極の上部に形成され、前記画素領域に配置された前記共通電極には前記画素電極を部分的に露出させる複数の第2スリットを更に形成することができる。

10

【0025】

前記液晶表示装置は、駆動部を更に含むことができる。

【0026】

前述したように、前記画素領域に対応する前記画素電極又は前記共通電極には複数の第2スリットを形成することができる。前記駆動部は、前記第2スリットを通じて前記画素電極と前記共通電極との間に形成された電場によってFFS方式で前記液晶層を制御することができる。

【0027】

前記第2スリットは、前記共通電極及び前記画素電極のうち前記下部基板を基準としてより上部に配置して形成することができる。

20

【0028】

この場合、前記第1絶縁層は、前記共通電極及び前記画素電極のうち下側に配置される、また前記データ線との間に形成される。前記第2絶縁層は、前記共通電極と前記画素電極との間に形成される。前記アレイ基板は、前記第2絶縁層上に形成され前記液晶層を配向する第1配向膜を更に含むことができる。

【0029】

前記第1スリットは、前記データ線の延長方向に周期的に形成され、前記第2スリットは前記データ線と平行に形成することができる。

【0030】

前記駆動部は、前記対向基板の外側の前記アレイ基板に配置することができる。前記駆動部は、外部から前記画素電圧の生成のためのデータ信号及び前記データ信号を制御する制御信号の基礎となるパネル駆動信号の印加を受けることができる。

30

【発明の効果】

【0031】

前述したアレイ基板及びこれを有する液晶表示装置によると、データ線の上部に1つ以上の第1スリットを形成することにより、データ線と共通電極との間に生成される寄生容量を減少させることができる。従って、表示パネルのクロストークの発生を抑制し、消費電流を減少しつつ開口率が向上される。

【図面の簡単な説明】

【0032】

40

【図1】実施例1による表示装置の構成を模式的に示す平面図である。

【図2】図1に図示された画素の構成の一例を示す部分拡大平面図である。

【図3】図2に図示された表示装置をI-I'に沿って切断した断面図である。

【図4】図1～図3に図示されたアレイ基板の製造方法を示す工程図である。

【図5】図1～図3に図示されたアレイ基板の製造方法を示す工程図である。

【図6】図1～図3に図示されたアレイ基板の製造方法を示す工程図である。

【図7】図2に図示された共通電極の第1スリットを示す部分拡大平面図である。

【図8】図7に図示された表示装置をII-II'に沿って切断した断面図である。

【図9】共通電極にスリットを形成しない表示装置の側面の光漏れをシミュレーションした視野角-輝度グラフである。

50

【図 1 0】実施例 1 による表示装置の側面の光漏れをシミュレーションした視野角 - 輝度グラフである。

【図 1 1】実施例 2 による表示装置のスイッチング素子の構造の一例を示す断面図である。

【図 1 2】図 1 1 に図示された表示装置のデータ線の上部の共通電極に形成されたスリットを示す断面図である。

【図 1 3】実施例 3 による表示装置の部分拡大平面図である。

【発明を実施するための形態】

【0033】

以下に添付図面を参照して本発明の好適な実施形態について詳細に説明する。

10

【0034】

本発明は多様に変更することができ、多様な形態を有することができること、特定の実施形態を図面に例示して本文に詳細に説明する。しかし、これは、本発明を特定の開示形態に限定するのではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物、乃至代替物を含むものであると理解すべきである。

【0035】

各図面を説明しながら類似の参照符号を類似の構成要素に対して付与した。図面において、構造物の寸法は本発明の明確性のために実際より拡大して示した。

【0036】

第 1、第 2 等の用語は、多様な構成要素を説明するために使用するものであって、この用語によって構成要素を限定するものではない。各用語は 1 つの構成要素を他の構成要素から区別することを目的として使用するものである。例えば、本発明の権利範囲から逸脱することなしに、第 1 構成要素と第 2 構成要素とを置き換えて表現することも可能である。単数の表現は、文脈上、明白に相違が示されない限り、複数の表現を含む。

20

【0037】

本出願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、又はこれらを組み合わせたものが存在することを意図するものであって、1 つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、又はこれらを組み合わせたもの等の存在または付加の可能性を予め排除しないことを理解しなければならない。

30

【0038】

なお、異なるものとして定義しない限り、技術的であるか科学的な用語を含めてここで用いられる全ての用語は、本発明が属する技術分野において通常の知識を有する者によって一般的に理解されるものと同じの意味を有している。一般的に用いられる辞典に定義されているもののような用語は、関連技術の文脈上で有する意味と一致する意味を有することと解釈すべきであり、明細書中で明確に定義していない場合には、一般的でない特殊な意味や過度に形式的な意味を表すものではない。

【0039】

実施例 1

図 1 は、実施例 1 による液晶表示装置 100 の構成を模式的に示す平面図である。

40

【0040】

図 1 に示すように、本実施例による液晶表示装置 100 は、表示パネル 5 及び駆動部 10 を含む。

【0041】

表示パネル 5 は、アレイ基板 101、対向基板 201、及び液晶層を含む。互いに対向するアレイ基板 101 及び対向基板 201 がフレーム形状の密封材 102 によって接合されており、アレイ基板 101、対向基板 201、及び密封材 102 の内側に液晶が封入され液晶層が形成される。

【0042】

図 1 において、地面から前方（観察者側）に前記対向基板 201 が配置されており、地

50

面に入る方向に前記アレイ基板 101 が配置されている。

【0043】

対向基板 201 は、R、G、B カラーフィルタを有するカラーフィルタ基板とすることができる。アレイ基板 101 は、薄膜トランジスタ (TFT 素子) を用いたアクティブマトリクス駆動方式で駆動される素子基板である。

【0044】

また、液晶表示装置 100 は、画素電極及び共通電極が全部アレイ基板 101 に形成され、アレイ基板 101 の主面にほぼ平行な方向及びほぼ垂直な方向 (観察者側) にフリンジフィールド E を発生させて液晶分子の配向を制御する、いわゆる FFS (fringe field switching) 方式の液晶表示装置である。従って、液晶表示装置 100 は広帯域の視野角を有する。

10

【0045】

アレイ基板 101 はほぼ長方形形状を有しており、図 1 における横方向を x 方向、図 1 における縦方向を y 方向と定義する。

【0046】

図 2 は、図 1 に図示された画素の構成の一例を示す部分拡大平面図である。図 3 は、図 2 に図示された液晶表示装置 100 を I - I' 線に沿って切断した断面図である。

【0047】

図 1 ~ 図 3 に示すように、本実施例によるアレイ基板 101 は、下部基板 110、スイッチング素子 120、共通電極 130、及び画素電極 150 を含む。

20

【0048】

下部基板 110 には、複数のゲート線 111 及びゲート線 111 と電気絶縁状態で交差するように延長された複数のデータ線 115 が形成されている。

【0049】

対向基板 201 によってカバーされない下部基板 110 の周辺領域 51 には、図 1 に示すように、駆動部 10 がドライバー IC の形態に実装されている。以下、ドライバー IC 10 に駆動部 10 と同じ参照番号を使用する。周辺領域 51 のエッジには FPC (Flexible Printed Circuit) 30 が電氣的に接続されている。

【0050】

ドライバー IC 10 の入力側端子は、外部接続用配線 35 によって FPC 30 と接続されている。

30

【0051】

図 4 ~ 図 6 は、図 1 ~ 図 3 に図示されたアレイ基板 101 の製造方法を示す工程図である。

【0052】

図 1 ~ 図 6 に示すように、アレイ基板 101 の製造のために、まず、ガラスまたはプラスチックからなる下部基板 110 上に、導電膜をスパッタリング等の方法で蒸着した後、マスクを用いた写真エッチング工程でパターンニングして、図 4 に示すように、x 方向に延長された複数のゲート線 111、ゲート電極 121、ゲートパッド 112、及び共通信号線 137 を形成する。

40

【0053】

各ゲート線 111 は、例えば、チタン (Ti)、アルミニウム (Al)、及びチタン (Ti) からなる 3 層構造を有し、一側端部がドライバー IC 10 の出力側端子に電氣的に接続されている。ゲート電極 121 は、ゲート線 111 から線幅方向に突出して形成される。

【0054】

ゲート線 111 は、画像が表示される表示領域 DA の外側から y 方向に延長される第 1 配線 113 と第 1 配線 113 から x 方向に延長され表示領域 DA に配置される第 2 配線 114 を含むように構成できる。

【0055】

50

表示領域 D A は画像が表示される領域であって、液晶層 1 0 5 を制御する単位セルである画像領域 P A を含み、対向基板 2 0 1 より小さい面積で構成される。画素領域 P A は、後述する画素電極 1 5 0 が配置される領域であって、液晶層 1 0 5 が独立して制御される個別領域単位として定義される。

【 0 0 5 6 】

アレイ基板 1 0 1 は、ゲート絶縁膜 1 4 1、第 1 絶縁層 1 4 3、第 2 絶縁層 1 4 5、及び第 1 配向膜 1 7 0 を更に含む。

【 0 0 5 7 】

ゲート線 1 1 1 を形成した後、約 1 5 0 0 ~ 5 0 0 0 厚みのゲート絶縁膜 1 4 1、約 5 0 0 ~ 2 0 0 0 厚みの真性非晶質珪素層 ( i n t r i n s i c a m o r p h o u s s i l i c o n ) 及び約 3 0 0 ~ 6 0 0 厚みの不純物非晶質珪素層 ( e x t r i n s i c a m o r p h o u s s i l i c o n ) の三層膜を連続して積層するように形成する。

10

【 0 0 5 8 】

ゲート絶縁膜 1 4 1 は、窒化珪素又は酸化珪素などの絶縁物で構成することができる。ゲート絶縁膜 1 4 1 は、ゲート線 1 1 1 が形成された下部基板 1 1 0 の表示領域 D A に形成され、ゲート線 1 1 1 と後述するデータ線 1 1 5 を電氣的に絶縁させる。

【 0 0 5 9 】

不純物非晶質珪素層及び真性非晶質珪素層を写真エッチング工程によってパターニングして、図 5 に示すように、ゲート絶縁膜 1 4 1 上に島形態にパターニングされた不純物非晶質珪素層及び真性非晶質珪素層を有するチャンネル層 1 2 2 を形成する。

20

【 0 0 6 0 】

次に、ゲート絶縁膜 1 4 1 上に導電膜をスパッタリングなどの方法で約 1 5 0 0 ~ 5 0 0 0 厚みに蒸着した後、ドライまたはウェットエッチング工程でパターニングして、図 6 に示すように、y 方向に延長された複数のデータ線 1 1 5、ソース電極 1 2 3、ドレイン電極 1 2 5、及びデータパッド 1 1 6 を形成する。

【 0 0 6 1 】

各データ線 1 1 5 はゲート線 1 1 1 と電氣的に絶縁されており、y 方向に延長されてゲート線 1 1 1 の第 2 配線 1 1 4 と交差する。各データ線 1 1 5 は x 方向に適切な間隔で離間している。データ線 1 1 5 の一側端部は、ドライバー I C 1 0 の出力側端子に電氣的に接続されている。

30

【 0 0 6 2 】

ソース電極 1 2 3 は、データ線 1 1 5 からほぼ x 方向に突出されチャンネル層 1 2 2 上に配置される。ドレイン電極 1 2 5 は、データ線 1 1 5 及びソース電極 1 2 3 の形成時に共にゲート絶縁膜 1 4 1 上に形成され、一側端部がチャンネル層 1 2 2 上にソース電極 1 2 3 と向き合うように配置される。

【 0 0 6 3 】

続いて、データ線 1 1 5 及びドレイン電極 1 2 5 で覆われずに露出した不純物非晶質珪素層の一部を除去して、その下の真性非晶質珪素層を露出させる。露出された真性非晶質珪素層の表面を安定化させるために酸素プラズマ工程を連続して実施することが好ましい。

40

【 0 0 6 4 】

前述した工程によってスイッチング素子 1 2 0 が形成される。スイッチング素子 1 2 0 は、ゲート電極 1 2 1、チャンネル層 1 2 2、ソース電極 1 2 3、及びドレイン電極 1 2 5 を含むように構成できる。従って、スイッチング素子 1 2 0 は、ゲート線 1 1 1 とデータ線 1 1 5 が交差する領域の近傍に形成されている。

【 0 0 6 5 】

ゲート線 1 1 1 を通じてゲート電極 1 2 1 にゲート制御信号が印加されると、データ線 1 1 5 を通じてソース電極 1 2 3 に印加されたデータ信号がドレイン電極 1 2 5 に印加される。

50

## 【0066】

この後、図2及び図3に示すように、データ線115が形成された表示領域DAの全面に第1絶縁層143を蒸着する。第1絶縁層143は、ゲート絶縁膜141のように無機物からなり、約2000～4000の厚さで形成することができる。第1絶縁層143には、ドレイン電極125の一部を露出させるコンタクトホール144が形成されている。

## 【0067】

この際、ゲートパッド112上の第1絶縁層143及びゲート絶縁膜141にコンタクトホールを共に形成し、データパッド116上の第1絶縁層143にコンタクトホールを共に形成する。

10

## 【0068】

図7は、図2に図示された共通電極130の第1スリット131を示す部分拡大平面図である。図8は、図7に図示された液晶表示装置100をII-II'線に沿って切断した断面図である。

## 【0069】

以後、図6及び図7に示すように、第1絶縁層143上にITO又はIZOなどの透明な導電物質を蒸着して、マスクを用いた写真エッチング工程でエッチングして共通電極130を形成する。共通電極130は、データ線115が形成された下部基板110上の表示領域DAに全面的に形成することができる。

## 【0070】

共通電極130のデータ線115の上部に対応する位置には、複数の第1スリット131を形成することができ、共通電極130のゲート線111の上部に対応する位置にもスリットが形成することができる。

20

## 【0071】

データ線115は、その線幅を約4.5 $\mu\text{m}$ ～6.0 $\mu\text{m}$ とすることができ、第1スリット131は、図8に示すように、データ線115の線幅より若干大きく形成することができ、またはほぼ同一の幅で構成することもでき、若干小さく幅で形成することも可能である。複数の第1スリット131はデータ線115の延長方向に配列することができる。

## 【0072】

第1スリット131を形成するための写真-エッチング工程で使用されるマスクは、第1スリット131に対応する位置に光透過部又は光遮断部を有するものを用いることができる。これと異なり、マスクを用いた工程より解像度がより高い工程、例えば、レーザー露光法等を使用することもできる。

30

## 【0073】

共通電極130は、共通信号線137の端部の上部に形成されたコンタクトホールを通じて延長され共通信号137に電氣的に接続される。共通信号線137は、ドライバーIC10のCOM端子と電氣的に接続されている。データ線115は、データパッド116に形成されたコンタクトホールを通じてデータパッド116に接続される。

## 【0074】

データ線115とデータ線115の上部に配置された共通電極130とによって寄生容量が構成される場合、データ線115に印加されるデータ信号がこのような寄生容量によって歪曲され、ドライバーIC10の消費電力を増加させる。

40

## 【0075】

本発明による液晶表示装置100では、データ線115の上部の共通電極130には、前述したように、複数の第1スリット131が形成されている。従って、本発明では、導電性を有する共通電極130がデータ線115の上部に位置して除去されており、前述したような寄生容量を大幅に減少させることができる。

## 【0076】

第1スリット131は、図2に示すように、y方向に周期的に形成され、第1スリット131の間の共通電極130は、画素領域PAに配置された共通電極130を接続する連

50

結橋 132 となる。

【0077】

連結橋 132 は、後述する画素電極 150 とデータ線 115 との間に電気力線が形成されることを遮断し、データ信号が歪曲することを抑制する。

【0078】

第 1 スリット 131 の個数及びデータ線 115 の延長方向への長さを調節して、データ線 115 の上部における共通電極 130 の開口程度を選択できる。

【0079】

以後、図 3 及び図 8 に示すように、共通電極 130 が形成された下部基板 110 上に第 1 絶縁層 143 と同じ材料で第 2 絶縁層 145 を形成し、第 2 絶縁層 145 及び第 1 絶縁層 143 にドレイン電極 125 の一部を露出させるコンタクトホール 144 を形成する。第 2 絶縁層 145 は、共通電極 130 が形成された表示領域 DA に全面的に形成することができる。

10

【0080】

本実施例において、第 1 絶縁層 143 及び第 2 絶縁層 145 は、ほぼ 2000 ~ 4000 程度の厚みを有する無機物膜であって、ほぼ 3 μm ~ 4 μm 程度の厚みを有する有機膜に対して厚みが小さく、別途に有機膜を形成する必要がなくて、製造工程がより簡単である。

【0081】

次に、図 3 及び図 8 に示すように、第 2 絶縁層 145 上に共通電極 130 と同様に酸化インジウムスズ (ITO) または酸化インジウム亜鉛 (IZO) 等の透明な導電物質を蒸着して、マスクを用いた写真エッチング工程でエッチングして、画素領域 PA に画素電極 150 を形成する。画素電極 150 は、第 1 絶縁層 143 及び第 2 絶縁層 145 に形成されたコンタクトホール 144 を通じてドレイン電極 125 に接続される。

20

【0082】

共通電極 130 は、図 2、図 7、及び図 8 に示すように、データ線 115 及びゲート線 111 とオーバーラップされないように形成されている。

【0083】

画素電極 150 には、図 2、図 3、及び図 8 に示すように、複数の第 2 スリット 151 が形成されている。第 2 スリット 151 は、データ線 115 の延長方向と実質的に平行に延長されている。第 2 スリット 151 は、ゲート線 111 及びデータ線 115 と交差する方向に延長することもできる。

30

【0084】

第 2 スリット 151 によって、画素電極 150 と共通電極 130 との間にフリンジフィールド E と呼ばれる電場が図 3 に示すような形態に形成される。即ち、画素電極 150 と共通電極 130 に互いに異なる極性の電圧が印加されると、第 2 スリット 151 を通じて画素電極 150 から共通電極 130 に電気力線が形成される。電気力線は、アレイ基板 101 と実質的に平行な水平成分及びアレイ基板 101 に実質的に垂直な垂直成分を有する。

【0085】

この後、画素電極 150 が形成された基板上に、図 3 及び図 8 に示すように、ポリイミドなどからなる第 1 配向膜 170 を形成する。第 1 配向膜 170 は、画素電極 150 が形成された表示領域 DA に全面的に形成される。第 1 配向膜 170 は、液晶層 105 を初期配向させる。

40

【0086】

対向基板 201 は、上部基板 210、光遮断パターン 230、カラーフィルタ 250、オーバーコーティング層 260、及び第 2 配向膜 270 を含む構成とすることができる。

【0087】

上部基板 210 は下部基板 110 と対向し、下部基板 110 と同じ材質、例えば、ガラスまたはプラスチックで形成することができる。

50

## 【 0 0 8 8 】

光遮断パターン 230 は、スイッチング素子 120、ゲート線 111、及びデータ線 115 に対応するように上部基板 210 に形成される。光遮断パターン 230 は有機物またはクロムを含む金属性物質で構成することができる。

## 【 0 0 8 9 】

カラーフィルタ 250 は、光遮断パターン 230 によって区画され画素領域 PA に対応する上部基板 210 に配置される。カラーフィルタ 250 は、前述したように、赤色 R、緑色 G、及び青色 B カラーフィルタ 250 のうちいずれか 1 つとすることができる。

## 【 0 0 9 0 】

オーバーコーティング層 260 は、カラーフィルタ 250 及び光遮断パターン 230 を覆って平坦化する。

10

## 【 0 0 9 1 】

第 2 配向膜 270 は、オーバーコーティング層 260 上に形成される。

## 【 0 0 9 2 】

本発明は、FFS モードのアレイ基板 101 において、共通電極 130 にデータ線 115 の上部に第 1 スリット 131 が形成されたことを 1 つの技術的特徴として有する。従って、本発明でアレイ基板 101 の製造方法を中心として前述のように説明し、その他の部分については省略する。

## 【 0 0 9 3 】

一般的に画素領域 PA の開口率が増加されることが好ましい。開口率は、液晶に対する制御が可能な領域が増加するほど増加する。画素領域 PA の開口率を増加するためには、画素領域 PA のエッジでも画素電極 150 と共通電極 130 との間に正常なフリンジフィールドが形成されることが好ましい。従って、開口率を向上させるためには、データ線 115 の上部にも共通電極 130 を形成することが好ましい。

20

## 【 0 0 9 4 】

しかし、前述したように、データ線 115 の上部の共通電極 130 は、寄生容量を増加させてクロストーク及び消費電流が増加する要因となる。

## 【 0 0 9 5 】

本発明では、データ線 115 の上部の共通電極 130 に複数の第 1 スリット 131 を形成している。従って、データ線 115 の上部の共通電極 130 が完全に開口されておらず、また完全にオーバーラップされた状態でもない中間状態を形成する。これにより、データ線 115 と共通電極 130 との間に発生する寄生容量を減少させてクロストークの発生を抑制し、消費電流を減少させながらも開口率を向上させるという効果がある。

30

## 【 0 0 9 6 】

第 1 スリット 131 の個数及び線幅を調節して、開口率向上と寄生容量の減少という目標間にトレードオフ関係で適切な妥協点を探ることができる。

## 【 0 0 9 7 】

一方、第 1 スリット 131 によって形成された共通電極 130 のエッジとデータ線 115 との間に、フリンジフィールドが形成されるが、これによる側面の光漏れの増加及び透過率の減少は殆どないことがわかる。具体的に、以下、図 9 及び図 10 を参照して光漏れの増加及び透過率減少が殆どないことを説明する。

40

## 【 0 0 9 8 】

図 9 は、共通電極 130 にスリットを形成しない液晶表示装置の側面の光漏れをシミュレーションした視野角 - 輝度グラフである。図 10 は、実施例 1 による液晶表示装置 100 の側面の光漏れをシミュレーションした視野角 - 輝度グラフである。

## 【 0 0 9 9 】

図 9 及び図 10 において、円形のグラフで円周に沿って表示パネルの観察方向が角度で表示されている。円の中心から半径方向に沿って離れるほど、表示パネルの法線方向となす視野角が増加するように表示されている。また、図 9 及び図 10 で等高線は同じ輝度を有する位置を連結した線であり、円の中心から離れるほど輝度が減少するように示してい

50

る。

【0100】

表示パネルをブラック状態に維持し、視野角を増加させ、表示パネルのブラック状態をシミュレーションし、図9及び図10のシミュレーション結果を得ることができる。

【0101】

FFS方式で駆動される表示パネルにおいて、図9に示すように、データ線115の上部の共通電極130にスリットを形成しない場合と、図10に図示されたようにデータ線115の上部の共通電極130にスリットを形成した場合を比較すると、視野角が増加するほどブラック状態の輝度が増加するが、2つの場合の視野角特性が殆ど類似なことがわかる。

10

【0102】

また、同じ位置で輝度特性が殆ど同じであることがわかる。

【0103】

即ち、本発明のように共通電極130に第1スリット131を形成しても、光漏れが増加するか、透過率が減少されないことがわかる。

【0104】

実施例2

図11は、実施例2による液晶表示装置400のスイッチング素子420の構造の一例を示す断面図である、図12は、図11に図示された液晶表示装置400のデータ線415の上部の共通電極430に形成されたスリットを示す断面図である。

20

【0105】

図11及び図12に示すように、本実施例によるアレイ基板401は、共通電極430が画素電極450の上部に配置されており、第1実施例において画素電極に形成されていた第2スリットが省略され、共通電極430に第2スリット435が形成されたことを除いては、図1～図7で説明されたアレイ基板101と実質的に同じである。従って、対応する要素については対応する参照符号を付与し、重複する説明は省略する。

【0106】

また、本実施例によるアレイ基板の製造方法は、画素電極450が共通電極430より先に形成されることを除いては、図4～図6で説明したアレイ基板の製造方法と実質的に同じである。従って、重複する説明は省略する。

30

【0107】

本実施例によるアレイ基板及びその製造方法において、スイッチング素子420のドレイン電極425の一部を露出させるコンタクトホールが形成された第1絶縁層443を形成した後、第1絶縁層443上の画素領域PAに透明な導電物質を蒸着し、写真-エッチング工程を通じて画素電極450を形成する。画素電極450は、コンタクトホールを通じてドレイン電極425に接続される。画素電極450にはスリットが形成されず、面形態に形成される。

【0108】

この後、画素電極450上に無機物材料で第2絶縁層445を形成する。

【0109】

第2絶縁層445上に表示領域DAに対応して画素電極450と同じ材料で共通電極430を形成する。

40

【0110】

共通電極430にはデータ線の上部に位置して第1スリット431が形成される。第1スリット431は、データ線の延長方向に複数個を周期的に形成することができる。第1スリット431は、互いに隣り合う画素電極450のエッジ間に形成される。画素領域PAに配置された共通電極430には、データ線と平行な方向に複数の第2スリット435が形成されている。第2スリット435の形状は、実施例1で説明された第2スリット151と実質的に同じである。従って、これ以上の説明は省略する。

【0111】

50

共通電極 430 上に第 1 配向膜 470 が形成される。

【0112】

本実施例による液晶表示装置 400 は、表示パネル及び駆動部を含む。

【0113】

液晶表示装置 400 は、図 11 及び図 12 で説明されたアレイ基板 401 を含むことを除いては、図 1 ~ 図 7 で説明された液晶表示装置 100 と実質的に同じである。従って、対応する要素に対しては対応する参照番号を付与し、重複された説明は省略する。

【0114】

本実施例によると、共通電極 430 とデータ線 415 との間隔が実施例 1 より増加する。従って、共通電極 430 とデータ線 415 との間の垂直方向の寄生容量がより減少することができる。

10

【0115】

実施例 3

図 13 は、実施例 3 によるアレイ基板 701 の平面図である。

【0116】

図 13 に示すように、本実施例によるアレイ基板 701 及びその製造方法は、共通電極 730 に形成された第 1 スリット 731 が、1 つの画素領域に対応してデータ線 715 の線幅とほぼ同一の幅で 1 つを形成していることを除いては、図 1 ~ 図 7 で説明したアレイ基板 101 及び図 4 ~ 図 6 で説明したアレイ基板の製造方法と実質的に同じである。従って、対応する要素に対しては対応する参照番号を付与し、重複する説明は省略する。

20

【0117】

本実施例のアレイ基板 701 及びその製造方法において、共通電極 730 には、データ線 715 の上部に対応する位置に第 1 スリット 731 が形成される。第 1 スリット 731 はデータ線 715 の長手方向に延長され、周期的に形成されている。第 1 スリット 731 は、画素領域に対応するデータ線 715 の上部に 1 つが形成されており、データ線 715 の線幅とほぼ同一であるか、または若干大きい小さい線幅で形成することができる。

【0118】

本実施例による液晶表示装置は、表示パネル及び駆動部を含む。

【0119】

この実施例の液晶表示装置は、図 13 で説明されたアレイ基板 701 を有することを除いては図 1 ~ 図 7 で説明された液晶表示装置 100 と実質的に同じである。従って、対応する要素については対応する参照番号を付与して、重複する説明は省略する。

30

【0120】

本実施例によると、共通電極 730 がデータ線 715 と近接するように配置されているが、データ線 715 の上部に位置する共通電極 730 を完全に開口させて垂直方向寄生容量を実施例 1 より減少させることができる。

【産業上の利用可能性】

【0121】

本発明の実施例によるアレイ基板及びこれを有する液晶表示装置によると、クロストークのような画質不良を減少させ、消費電力を減少させ、開口率減少を防止することができる。従って、本発明は、液晶表示装置の画質を向上させる技術分野に適用することができる。

40

【0122】

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特徴請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。


【符号の説明】

【0123】


50

1 0	ドライブ I C	
3 0	F P C	
1 0 0	表示装置	
1 0 1	アレイ基板	
1 0 5	液晶層	
1 1 0	下部基板	
1 1 1	ゲート線	
1 1 5	データ線	
1 2 0	スイッチング素子	
1 2 1	ゲート電極	10
1 2 3	ソース電極	
1 2 5	ドレイン電極	
1 3 0	共通電極	
1 3 1	第 1 スリット	
1 4 1	ゲート絶縁膜	
1 4 3	第 1 絶縁層	
1 4 4	コンタクトホール	
1 4 5	第 2 絶縁層	
1 5 0	画素電極	
1 5 1	第 2 スリット	20
1 7 0	第 1 配向膜	
2 0 1	対向基板	
2 1 0	上部基板	
2 3 0	光遮断パターン	
2 5 0	カラーフィルタ	
2 6 0	オーバーコーティング層	
2 7 0	第 2 配向膜	
P A	画素領域	


【 図 1 】




【 図 2 】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 1 0 】




【 図 1 1 】



【 図 1 2 】



【 図 1 3 】



---

フロントページの続き

(72)発明者 咸 然 植

大韓民国京畿道水原市靈通区靈通洞ファンゴルマウルシンミョンアパート 2 0 1 棟 1 5 0 5 号

(72)発明者 全 淵 文

大韓民国全羅北道益山市新洞 7 7 7 - 5 番地エデンヨンリップ A 棟 2 0 1 号

(72)発明者 許 龍 九

大韓民国京畿道水原市靈通区靈通洞 1 0 4 8 - 2 チョンミョン住公アパート 4 1 0 棟 6 0 2 号

F ターム(参考) 2H092 GA14 GA33 GA41 GA50 HA04 JA26 JA35 JA46 JB05 JB14

KA12 KB25 NA07 NA23 QA06

5C094 AA06 AA09 AA22 BA03 BA43 CA19 CA24 DA13 EA07 ED03

FA04

专利名称(译)	阵列基板和具有该阵列基板的液晶显示装置		
公开(公告)号	<a href="#">JP2010020289A</a>	公开(公告)日	2010-01-28
申请号	JP2009120835	申请日	2009-05-19
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子株式会社		
[标]发明人	咸然植 全渊文 許龍九		
发明人	咸然植 全渊文 許龍九		
IPC分类号	G02F1/1368 G09F9/30		
CPC分类号	H01L27/124 G02F1/133707 G02F1/134309 G02F2001/134318 G02F2001/134372 G02F2001/134381 G02F2001/13606 G02F2201/40		
FI分类号	G02F1/1368 G09F9/30.338		
F-TERM分类号	2H092/GA14 2H092/GA33 2H092/GA41 2H092/GA50 2H092/HA04 2H092/JA26 2H092/JA35 2H092/JA46 2H092/JB05 2H092/JB14 2H092/KA12 2H092/KB25 2H092/NA07 2H092/NA23 2H092/QA06 5C094/AA06 5C094/AA09 5C094/AA22 5C094/BA03 5C094/BA43 5C094/CA19 5C094/CA24 5C094/DA13 5C094/EA07 5C094/ED03 5C094/FA04 2H192/AA24 2H192/BB12 2H192/BB13 2H192/BB52 2H192/BB66 2H192/BC31 2H192/CB05 2H192/CC04 2H192/CC32 2H192/DA74 2H192/EA22 2H192/EA43 2H192/FA44 2H192/FA65 2H192/FB22 2H192/FB34 2H192/JA32		
优先权	1020080065978 2008-07-08 KR		
其他公开文献	JP5788131B2		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

提供一种阵列基板和具有该阵列基板的液晶显示装置。阵列基板包括：基板，其上形成有栅极线和以在电绝缘状态下与栅极线相交的方式延伸的数据线；以及开关元件，其连接至栅极线和数据线。像素电极形成在基板上限定的像素区域中并连接到开关元件的输出电极，并且像素电极形成在基板上，该像素电极具有在像素区域和像素区域之间形成的数据线。公共电极形成成为绝缘的，并且具有一个或多个第一狭缝，该第一狭缝形成在与数据线的上部相对应的位置处。 [选择图]图2

