

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第6369925号
(P6369925)

(45) 発行日 平成30年8月8日(2018.8.8)

(24) 登録日 平成30年7月20日(2018.7.20)

(51) Int.Cl.

F I

G02F 1/1368 (2006.01)

G02F 1/1368

G09G 3/36 (2006.01)

G09G 3/36

G09G 3/20 (2006.01)

G09G 3/20 642A

G09G 3/20 624B

G09G 3/20 621B

請求項の数 15 (全 17 頁)

(21) 出願番号 特願2017-525020 (P2017-525020)
 (86) (22) 出願日 平成26年11月12日 (2014.11.12)
 (65) 公表番号 特表2017-534925 (P2017-534925A)
 (43) 公表日 平成29年11月24日 (2017.11.24)
 (86) 国際出願番号 PCT/CN2014/090950
 (87) 国際公開番号 WO2016/074181
 (87) 国際公開日 平成28年5月19日 (2016.5.19)
 審査請求日 平成29年6月23日 (2017.6.23)
 (31) 優先権主張番号 201410627510.1
 (32) 優先日 平成26年11月10日 (2014.11.10)
 (33) 優先権主張国 中国 (CN)

(73) 特許権者 515203228
 深▲せん▼市華星光電技術有限公司
 中華人民共和國廣東省深▲せん▼市光明新
 區塘明大道9-2號518132
 (74) 代理人 100143720
 弁理士 米田 耕一郎
 (74) 代理人 100080252
 弁理士 鈴木 征四郎
 (72) 発明者 李▲倩▼▲倩▼
 中華人民共和國廣東省深▲せん▼市光明新
 區塘明大道9-2號518132
 (72) 発明者 許哲豪
 中華人民共和國廣東省深▲せん▼市光明新
 區塘明大道9-2號518132

最終頁に続く

(54) 【発明の名称】 配列基板及び液晶パネル及び液晶ディスプレイ

(57) 【特許請求の範囲】

【請求項1】

サブ画素配列と、多数本のデータ線と、多数本の走査線と、からなる配列基板であって、

前記多数本のデータ線は、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させ、

その内、奇数列グループの各サブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、

また、偶数列グループ且つ奇数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、

さらに、偶数列グループ且つ偶数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から遠い方のデータ線に接続させ、

前記多数本の走査線は、各行サブ画素の上下に、いずれも前記行サブ画素を駆動させるだけに用いる走査線をそれぞれ設け、

それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分け、

その内、n行目及びn+6行目のグループの内、各行且つ偶数列グループに属するサブ画素を、前記行サブ画素上方の走査線に接続させ、

n行目及びn+6行目のグループの内、各行且つ奇数列グループに属するサブ画素を、前記行サブ画素下方の走査線に接続させ、

また、 $n + 1$ 行目及び $n + 5$ 行目のグループの内、各行の i 個目及び $i + 1$ 個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、

$n + 1$ 行目及び $n + 5$ 行目のグループの内、各行の j 個目及び $j + 3$ 個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、

また、 $n + 2$ 行目及び $n + 4$ 行目のグループの内、各行奇数列グループのサブ画素を前記行サブ画素上方の走査線に接続させ、

$n + 2$ 行目及び $n + 4$ 行目のグループの内、各行偶数列グループのサブ画素を、前記行サブ画素下方の走査線に接続させ、

$n + 3$ 行目のグループの内、各行の j 個目及び $j + 3$ 個目のサブ画素を、さらに、前記行サブ画素上方の走査線に接続させ、

$n + 3$ 行目のグループの内、各行の i 個目及び $i + 1$ 個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、

その内、 $n = 1, 5, 9, \dots, n - 4, n$ であり、 $i = 2, 6, 10, \dots, i - 4, i$ であり、 $j = 1, 5, 9, \dots, j - 4, j$ である

ことを特徴とする配列基板。

【請求項 2】

請求項 1 に記載の配列基板において、

前記各サブ画素は、一つのスイッチ装置によって対応するデータ線及び対応する走査線に接続される

ことを特徴とする配列基板。

【請求項 3】

請求項 2 に記載の配列基板において、

前記スイッチ装置は、薄膜トランジスタであり、

前記薄膜トランジスタのゲート電極と対応する前記走査線とは電氣的に接続され、ソース電極と対応する前記データ線とは電氣的に接続され、ドレイン電極と対応する前記サブ画素とは電氣的に接続される

ことを特徴とする配列基板。

【請求項 4】

表示ユニットからなる液晶パネルであって、

前記表示ユニットは、向かい合わせて設けられる配列基板と、カラーフィルタ基板と、配列基板及びカラーフィルタ基板の間に位置する液晶層と、からなり、

その内、前記配列基板は、サブ画素配列と、多数本のデータ線と、多数本の走査線と、からなり、

前記多数本のデータ線は、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させ、

その内、奇数列グループの各サブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、

また、偶数列グループ且つ奇数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、

さらに、偶数列グループ且つ偶数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から遠い方のデータ線に接続させ、

前記多数本の走査線は、各行サブ画素の上下に、いずれも前記行サブ画素を駆動させるだけに用いる走査線をそれぞれ設け、

それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分け、

その内、 n 行目及び $n + 6$ 行目のグループの内、各行且つ偶数列グループに属するサブ画素を、前記行サブ画素上方の走査線に接続させ、

n 行目及び $n + 6$ 行目のグループの内、各行且つ奇数列グループに属するサブ画素を、前記行サブ画素下方の走査線に接続させ、

また、 $n + 1$ 行目及び $n + 5$ 行目のグループの内、各行の i 個目及び $i + 1$ 個目のサブ

10

20

30

40

50

画素を、前記行サブ画素上方の走査線に接続させ、

$n + 1$ 行目及び $n + 5$ 行目のグループの内、各行の j 個目及び $j + 3$ 個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、

また、 $n + 2$ 行目及び $n + 4$ 行目のグループの内、各行奇数列グループのサブ画素を前記行サブ画素上方の走査線に接続させ、

$n + 2$ 行目及び $n + 4$ 行目のグループの内、各行偶数列グループのサブ画素を、前記行サブ画素下方の走査線に接続させ、

さらに、 $n + 3$ 行目のグループの内、各行の j 個目及び $j + 3$ 個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、

$n + 3$ 行目のグループの内、各行の i 個目及び $i + 1$ 個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、

その内、 $n = 1、5、9、\dots、n - 4、n$ であり、 $i = 2、6、10、\dots、i - 4、i$ であり、 $j = 1、5、9、\dots、j - 4、j$ である

ことを特徴とする液晶パネル。

【請求項 5】

請求項 4 に記載の液晶パネルにおいて、

前記各サブ画素は、一つのスイッチ装置によって対応するデータ線及び対応する走査線に接続される

ことを特徴とする液晶パネル。

【請求項 6】

請求項 5 に記載の液晶パネルにおいて、

前記スイッチ装置は、薄膜トランジスタであり、

前記薄膜トランジスタのゲート電極と対応する前記走査線とは電氣的に接続され、ソース電極と対応する前記データ線とは電氣的に接続され、ドレイン電極と対応する前記サブ画素とは電氣的に接続される

ことを特徴とする液晶パネル。

【請求項 7】

請求項 4 に記載の液晶パネルにおいて、

さらに、ゲート駆動装置及びソース駆動装置を備え、

前記ゲート駆動装置は、走査線によって前記サブ画素配列に走査信号を提供し、

前記ソース駆動装置は、データ線によって前記サブ画素配列にデータ信号を提供する

ことを特徴とする液晶パネル。

【請求項 8】

請求項 4 に記載の液晶パネルにおいて、

前記サブ画素は、赤色サブ画素と、緑色サブ画素と、青色サブ画素と、からなる

ことを特徴とする液晶パネル。

【請求項 9】

請求項 4 に記載の液晶パネルにおいて、

当該液晶パネルは、ドット反転方式によって駆動される

ことを特徴とする液晶パネル。

【請求項 10】

液晶パネルと、バックライトモジュールと、からなる液晶ディスプレイであって、

前記液晶パネル及び前記バックライトモジュールは、向かい合わせて設けられ、前記バックライトモジュールは、前記液晶パネルに表示ライトを提供し、前記液晶パネルに映像を表示させ、

その内、前記液晶パネルは、表示ユニットからなり、前記表示ユニットは、向かい合わせて設けられる配列基板と、カラーフィルタ基板と、配列基板及びカラーフィルタ基板の間に位置する液晶層と、からなり、

その内、前記配列基板は、サブ画素配列と、多数本のデータ線と、多数本の走査線と、からなり、

10

20

30

40

50

前記多数本のデータ線は、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させ、

その内、奇数列グループの各サブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、

また、偶数列グループ且つ奇数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させ、

さらに、偶数列グループ且つ偶数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から遠い方のデータ線に接続させ、

前記多数本の走査線は、各行サブ画素の上下に、いずれも前記行サブ画素を駆動させるだけに用いる走査線をそれぞれ設け、

それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分け、

その内、 n 行目及び $n+6$ 行目のグループの内、各行且つ偶数列グループに属するサブ画素を、前記行サブ画素上方の走査線に接続させ、

n 行目及び $n+6$ 行目のグループの内、各行且つ奇数列グループに属するサブ画素を、前記行サブ画素下方の走査線に接続させ、

また、 $n+1$ 行目及び $n+5$ 行目のグループの内、各行の i 個目及び $i+1$ 個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、

$n+1$ 行目及び $n+5$ 行目のグループの内、各行の j 個目及び $j+3$ 個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、

また、 $n+2$ 行目及び $n+4$ 行目のグループの内、各行奇数列グループのサブ画素を前記行サブ画素上方の走査線に接続させ、

$n+2$ 行目及び $n+4$ 行目のグループの内、各行偶数列グループのサブ画素を、前記行サブ画素下方の走査線に接続させ、

さらに、 $n+3$ 行目のグループの内、各行の j 個目及び $j+3$ 個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、

$n+3$ 行目のグループの内、各行の i 個目及び $i+1$ 個目のサブ画素を、前記行サブ画素下方の走査線に接続させ、

その内、 $n=1、5、9、\dots、n-4、n$ であり、 $i=2、6、10、\dots、i-4、i$ であり、 $j=1、5、9、\dots、j-4、j$ である

ことを特徴とする液晶ディスプレイ。

【請求項11】

請求項10に記載の液晶ディスプレイにおいて、

前記各サブ画素は、一つのスイッチ装置によって対応するデータ線及び対応する走査線に接続される

ことを特徴とする液晶ディスプレイ。

【請求項12】

請求項11に記載の液晶ディスプレイにおいて、

前記スイッチ装置は薄膜トランジスタであり、

前記薄膜トランジスタのゲート電極と対応する前記走査線とは電氣的に接続され、ソース電極と対応する前記データ線とは電氣的に接続され、ドレイン電極と対応する前記サブ画素とは電氣的に接続される

ことを特徴とする液晶ディスプレイ。

【請求項13】

請求項10に記載の液晶ディスプレイにおいて、

さらに、ゲート駆動装置及びソース駆動装置を備え、

前記ゲート駆動装置は、走査線によって前記サブ画素配列に走査信号を提供し、

前記ソース駆動装置は、データ線によって前記サブ画素配列にデータ信号を提供する

ことを特徴とする液晶ディスプレイ。

【請求項14】

請求項１０に記載の液晶ディスプレイにおいて、
前記サブ画素は、赤色サブ画素と、緑色サブ画素と、青色サブ画素と、からなる
ことを特徴とする液晶ディスプレイ。

【請求項１５】

請求項１０に記載の液晶ディスプレイにおいて、
前記液晶パネルは、ドット反転方式によって駆動される
ことを特徴とする液晶ディスプレイ。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、液晶表示技術に関し、特に配列基板と、液晶パネルと、液晶ディスプレイに関する。

【背景技術】

【０００２】

液晶ディスプレイ（Liquid Crystal Display、LCD）は、平面かつ超薄型の表示装置であり、液晶パネルは液晶ディスプレイの重要な構成部品である。液晶パネルは少なくとも、向かい合わせて設けられた配列基板（array substrate）と、カラーフィルタ基板（color filter substrate）と、配列基板及びカラーフィルタ基板の間に位置する液晶層と、配列基板内に設けられた画素配列と、相互に交差するデータ線及び走査線と、画素配列にデータ信号を送信するデータ線と、画素単位に走査信号を送信する走査線と、からなる。従来の配列基板においては、同一列の画素を同一本のデータ線内に接続させ、前記データ線によって、前記各列のすべての画素にデータ信号を送信し、同一行の画素を同一の走査線に接続させ、前記走査線によって、前記各行のすべての画素に走査信号を送信させる。配列基板において、データ線及び走査線の配列の方法は他にもたくさんあり、その内の一つである共有データ線（Data Line Share、DLS）方式は、データ線の数量を本来の半分の数に減らして配列することができる。

【０００３】

図１に示すのは、従来のDLS配列基板の一部の構造概略図である。前記配列基板内に、画素配列P11、P12、P13、P22、P23と、相互に交差したデータ線D1～D5と、走査線G1～G6と、画素配列の左右に隣接するサブ画素は一本のデータ線を共有することにより（図においてP12及びP13はデータ線D2を共有し、P22及びP23はデータ線D2を共有する）、データ線の数を、従来の液晶駆動画素配列のデータ線の数の半分に減らすことができる。同一行の隣接するサブ画素を異なる走査線に接続させ（図において、P12及びP13をそれぞれ走査線G1及びG2に接続させる）、同一行の一つのサブ画素を隔てたサブ画素に同じ走査線を接続させ（図においてP11及びP13をいずれも走査線G2にさせる）、上下に隣接するサブ画素を異なる走査線にさせる（図において、P12及びP22をそれぞれ走査線G2及びG3に接続させる）。このようにして、走査線の数を、従来の画素配列を駆動させる走査線の数の二倍にする。

【０００４】

走査線数が二倍になると、走査線の走査にかかる時間が短くでき、それによりサブ画素の充電時間も短くすることができる。現在液晶パネルは、通常ドット反転（Dot inversion）駆動方式を採用している。つまり、隣接する二本のデータ線の信号極性が異なり、同一データ線が行に隣接する時の信号極性も異なる。データ線には一定の抵抗が生じるので、データ信号を送信する過程において、波形の遅延歪みが生じ、しいてはデータ線に隣接する列のサブ画素の充電率に影響を与える。図２は駆動信号の波形図である。D（odd）は奇数データ線の信号波形であり、D（even）は偶数データ線の信号波形であり、D（odd）及びD（even）の信号極性は反対であり、前記信号波形図の内、点線は理論上の信号波形図であり、実線部分は、遅延歪みが形成する実際の波形図である。D（even）がD2である時を例とすると、図１に基づき、G1～G4を順次

10

20

30

40

50

オンにした時、D 2 は順次サブ画素 P 1 2、P 1 3、P 2 2、P 2 3 を充電し、D 2 が一つの信号極性の周期内で、それぞれ二つのサブ画素 P 1 2、P 1 3 及び P 2 2、P 2 3 を充電する。一つの信号極性の周期内で、信号が歪むため、先に充電したサブ画素 P 1 2 及び P 2 2 は充電不足になり、輝度が低下し、後から充電したサブ画素 P 1 3 及び P 2 3 は充電が十分で、輝度が高くなる。列全体としてみると、明らかな明暗線が生じ、同じように、液晶パネル内全体に相互に間隔を開けて多数本の垂直方向の明暗線が生じ、表示品質に影響を与える。

【0005】

上記の現状に基づき、液晶パネルの明暗線の表示欠陥を改善できる方法が必要とされる。

10

【発明の概要】**【発明が解決しようとする課題】****【0006】**

現在の技術不足に鑑みて、本発明は、配列基板内のサブ画素とデータ線及び走査線を接続させる配列方式を調整することによって、前記配列基板の液晶パネル内の垂直方向に見られる明暗線を改善できる配列基板を提供することを目的とする

【課題を解決するための手段】**【0007】**

上記の目的を達成するため、本発明は以下の技術考案を採用する。

【0008】

20

配列基板は、サブ画素配列と、多数本のデータ線と、多数本の走査線と、からなる。

【0009】

前記多数本のデータ線は、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させる。その内、奇数列グループの各サブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させる。また、偶数列グループ且つ奇数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させる。さらに、偶数列グループ且つ偶数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から遠い方のデータ線に接続させる。

【0010】

30

前記多数本の走査線は、各行サブ画素の上下に、いずれも前記行サブ画素を駆動させるだけに用いる走査線をそれぞれ設ける。それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分ける。その内、 n 行目及び $n+6$ 行目のグループの内、各行且つ偶数列グループに属するサブ画素を、前記行サブ画素上方の走査線に接続させ、 n 行目及び $n+6$ 行目のグループの内、各行且つ奇数列グループに属するサブ画素を、前記行サブ画素下方の走査線に接続させる。 $n+1$ 行目及び $n+5$ 行目のグループの内、各行の i 個目及び $i+1$ 個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、 $n+1$ 行目及び $n+5$ 行目のグループの内、各行の j 個目及び $j+3$ 個目のサブ画素を、前記行サブ画素下方の走査線に接続させる。 $n+2$ 行目及び $n+4$ 行目のグループの内、各行奇数列グループのサブ画素を前記行サブ画素上方の走査線に接続させ、 $n+2$ 行目及び $n+4$ 行目のグループの内、各行偶数列グループのサブ画素を、前記行サブ画素下方の走査線に接続させる。 $n+3$ 行目のグループの内、各行の j 個目及び $j+3$ 個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、 $n+3$ 行目のグループの内、各行の i 個目及び $i+1$ 個目のサブ画素を、前記行サブ画素下方の走査線に接続させる。

40

【0011】

その内、 $n=1、5、9、\dots、n-4、n$ であり、 $i=2、6、10、\dots、i-4、i$ であり、 $j=1、5、9、\dots、j-4、j$ である。

【0012】

その内、各サブ画素は、一つのスイッチ装置によって、対応するデータ線及び対応する走査線に接続される。

50

【0013】

その内、前記スイッチ装置は薄膜トランジスタであり、前記薄膜トランジスタのゲート電極と対応する前記走査線とは電氣的に接続され、ソース電極と対応するデータ線とは電氣的に接続され、ドレイン電極と対応する前記サブ画素とは、電氣的に接続される。

【0014】

本発明は、さらに、表示ユニットからなる液晶パネルを提供する。前記表示ユニットは、向かい合わせて設けられる配列基板と、カラーフィルタ基板と、配列基板及びカラーフィルタ基板の間に位置する液晶層と、からなる。

【0015】

その内、前記配列基板は、サブ画素配列と、多数本のデータ線と、多数本の走査線と、からなる。

10

【0016】

前記多数本のデータ線は、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させる。その内、奇数列グループの各サブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させる。また、偶数列グループ且つ奇数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から近い方のデータ線に接続させる。さらに、偶数列グループ且つ偶数行に属するサブ画素を、前記列グループ両側にあるデータ線の内、それぞれの前記サブ画素から遠い方のデータ線に接続させる。

【0017】

20

前記多数本の走査線は、各行サブ画素の上下に、いずれも前記行サブ画素を駆動させるだけに用いる走査線をそれぞれ設ける。それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分ける。その内、 n 行目及び $n+6$ 行目のグループの内、各行且つ偶数列グループに属するサブ画素を、前記行サブ画素上方の走査線に接続させ、 n 行目及び $n+6$ 行目のグループの内、各行且つ奇数列グループに属するサブ画素を、前記行サブ画素下方の走査線に接続させる。 $n+1$ 行目及び $n+5$ 行目のグループの内、各行の i 個目及び $i+1$ 個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、 $n+1$ 行目及び $n+5$ 行目のグループの内、各行の j 個目及び $j+3$ 個目のサブ画素を、前記行サブ画素下方の走査線に接続させる。 $n+2$ 行目及び $n+4$ 行目のグループの内、各行奇数列グループのサブ画素を前記行サブ画素上方の走査線に接続させ、 $n+2$ 行目及び $n+4$ 行目のグループの内、各行偶数列グループのサブ画素を、前記行サブ画素下方の走査線に接続させる。 $n+3$ 行目のグループの内、各行の j 個目及び $j+3$ 個目のサブ画素を、前記行サブ画素上方の走査線に接続させ、 $n+3$ 行目のグループの内、各行の i 個目及び $i+1$ 個目のサブ画素を、前記行サブ画素下方の走査線に接続させる。

30

【0018】

その内、 $n=1、5、9、\dots、n-4、n$ であり $i=2、6、10、\dots、i-4、i$ であり、 $j=1、5、9、\dots、j-4、j$ である。

【0019】

その内、各サブ画素は、一つのスイッチ装置によって、対応するデータ線及び対応する走査線に接続される。

40

【0020】

その内、前記スイッチ装置は薄膜トランジスタであり、前記薄膜トランジスタのゲート電極と対応する前記走査線とは電氣的に接続され、ソース電極と対応する前記データ線とは電氣的に接続され、ドレイン電極と対応する前記サブ画素は電氣的に接続される。

【0021】

その内、前記液晶パネルは、さらに、ゲート駆動装置及びソース駆動装置を備え、前記ゲート駆動装置は、走査線によって前記サブ画素配に列走査信号を提供し、前記ソース駆動装置は、データ線によって前記サブ画素配列にデータ信号を提供する。

【0022】

その内、前記サブ画素は、赤色サブ画素と、緑色サブ画素と、青色サブ画素と、からな

50

る。

【0023】

その内、前記液晶パネルは、ドット反転方式によって駆動させる。

【0024】

本発明は、さらに、液晶パネルと、バックライトモジュールと、からなる液晶ディスプレイを提供する。前記液晶パネル及び前記バックライトモジュールは、向かい合わせて設けられ、前記バックライトモジュールは、前記液晶パネルに表示ライトを提供し、前記液晶パネルに映像を表示させる。その内、前記液晶パネルは、前述した液晶パネルである。

【発明の効果】

【0025】

10

既存の技術に比べて、本発明実施例中で提供する配列基板は、配列基板内のサブ画素とデータ線及び走査線を接続させる配列方式を調整することによって、ドット反転方式で駆動させる時、各列のサブ画素中に充電が十分なサブ画素と充電が不十分なサブ画素が相互に間隔を空けて存在するようにして（ここでの、充電十分な及び充電が不十分というのは相対的にである）、前記配列基板の液晶パネル内において、全体として各部分の輝度が均一になるようにして、垂直方向に存在する明暗線の欠陥が改善できる。

【図面の簡単な説明】

【0026】

【図1】従来の共有データ線配列基板の一部の構造概略図である。

【図2】ドット反転駆動方式の信号波形図である。

20

【図3】本発明実施例1が提供する共有データ線配列基板の一部の構造概略図である。

【図4】本発明実施例内のサブ画素及びデータ線及び走査線を薄膜トランジスタによって接続した構造概略図である。

【図5】本発明実施例1が提供する配列基板の充電後の概略図である。

【図6】本発明実施例2が提供する共有データ線配列基板の一部の構造概略図である。

【図7】本発明実施例2が提供する配列基板の充電後の概略図である。

【図8】本発明実施例3が提供する液晶ディスプレイの構造概略図である。

【図9】本発明実施例3が提供する液晶パネルの構造概略図である。

【図10】本発明実施例3が提供する表示ユニットの構造概略図である。

【発明を実施するための形態】

30

【0027】

上記のように、本発明は、共有データ線（Data Line Share、DLS）方式の液晶パネルにおいて垂直方向に存在する明暗線の欠陥を改善するための配列基板を提供する。前記配列基板は、サブ画素配列と、相互に交差する多数本のデータ線と、多数本の走査線と、からなり、配列基板内のサブ画素とデータ線及び走査線を接続させる配列方式を調整することによって、ドット反転方式で駆動させる時、各列のサブ画素中に充電が十分なサブ画素と充電が不十分なサブ画素が相互に間隔を空けて存在するようにする。

【0028】

サブ画素及びデータ線の接続方式については、多数本のデータ線の内、各二本のデータ線の間に、二列のサブ画素からなる一つの列グループを形成させる。

40

【0029】

その内、奇数列グループのサブ画素については、各サブ画素を、前記列グループ両側にあるデータ線のうち、それぞれの前記サブ画素から近い方のデータ線に接続させる。偶数列グループ且つ奇数行に属するサブ画素については、各サブ画素を、前記列グループ両側にあるデータ線のうち、それぞれの前記サブ画素から近い方のデータ線に接続させる。偶数列グループ且つ偶数行に属するサブ画素については、各サブ画素を前記列グループ両側にあるデータ線のうち、前記サブ画素から遠い方のデータ線に接続する。ここでの、近いまたは遠いというのは相対的な距離である。

【0030】

50

サブ画素及び走査線の接続方式については、まず、多数本の走査線の内、各行サブ画素の上下に、前記行サブ画素を駆動させるためだけに用いる走査線をそれぞれ設ける。それから、前記サブ画素配列を、一行または二行のサブ画素からなる複数の行グループに分ける。

【0031】

具体地に、 n 行目及び $n+6$ 行目のグループの内、各行且つ偶数列グループに属するサブ画素については、各サブ画素を前記行サブ画素上方の走査線に接続させ、 n 行目及び $n+6$ 行目のグループの内、各行且つ奇数列グループに属するサブ画素については、各サブ画素を前記行サブ画素下方の走査線に接続させる。

【0032】

$n+1$ 行目及び $n+5$ 行目のグループの内、各行の i 個目及び $i+1$ 個目のサブ画素については、各サブ画素を前記行サブ画素上方の走査線に接続させ、 $n+1$ 行目及び $n+5$ 行目のグループの内、各行の j 個目及び $j+3$ 個目のサブ画素については、各サブ画素を前記行サブ画素下方の走査線に接続させる。

【0033】

$n+2$ 行目及び $n+4$ 行目のグループの内、各行奇数列グループのサブ画素については、各サブ画素を前記行サブ画素上方の走査線に接続させ、 $n+2$ 行目及び $n+4$ 行目のグループの内、各行偶数列グループのサブ画素については、各サブ画素を前記行サブ画素下方の走査線に接続させる。

【0034】

$n+3$ 行目のグループの内、各行の j 個目及び $j+3$ 個目のサブ画素については、各サブ画素を前記行サブ画素上方の走査線に接続させ、 $n+3$ 行目のグループの内、各行の i 個目及び $i+1$ 個目のサブ画素については、各サブ画素を前記行サブ画素下方の走査線に接続させる。

【0035】

その内、 $n=1, 5, 9, \dots, n-4, n$ であり、 $i=2, 6, 10, \dots, i-4, i$ であり $j=1, 5, 9, \dots, j-4, j$ である。

【0036】

以上は、サブ画素及び走査線の接続方式に関するもので、各行グループが二行のサブ画素からなる時、一つの行グループ内の一行のサブ画素とデータ線及び走査線の接続方式と、もう一行のサブ画素とデータ線及び走査線の接続方式は同様である。すなわち、二行のサブ画素は、一つの重複する単位である。

【0037】

本発明の目的、技術考案及び長所について更に明らかにさせるために、以下では、図を用いて実施例本発明についてさらに説明する。

【0038】

(実施例1)

図3は、本実施例が提供する配列基板の一部の構造の概略図である。以下に示す $P \times y$ は、具体的なサブ画素を表す。その内、 $x=1 \sim 7$ であり、 $y=1 \sim 8$ であり、図3に示すように、 $P11$ は左上の一つ目のサブ画素であり、 $P78$ は右下の最後のサブ画素である。

【0039】

図3が示すように、データ線 $D1 \sim D5$ の内、各二本のデータ線の間に一つの列グループ $11, 12, 13, 14$ を形成させる。各列グループは、二列のサブ画素からなる（図において、列グループ 11 は1列目のサブ画素及び2列目のサブ画素からなる）。

【0040】

その内、奇数列グループ 11 及び 13 のサブ画素については、各サブ画素を、前記列グループ両側にあるデータ線のうち、それぞれの前記サブ画素から近い方のデータ線に接続させる（図中の列グループ 11 のサブ画素の場合、サブ画素 $P1y$ はデータ線 $D1$ に接続させ、サブ画素 $P2y$ はデータ線 $D2$ に接続させる）。偶数列グループ 12 及び 14 、且

つ奇数行に属するサブ画素については、各サブ画素を前記列グループ両側のデータ線のうち、それぞれの前記サブ画素から近い方のデータ線に接続させる（図中の列グループ12内の1行目のサブ画素P13及びP14の場合、サブ画素P13はデータ線D2に接続させ、サブ画素P14はデータ線D3に接続させる）。偶数列グループ12及び14、且つ偶数行に属するサブ画素については、各サブ画素を前記列グループの両側のデータ線のうち、それぞれの前記サブ画素から遠い方のデータ線に接続させる。（図中の列グループ12内の2行目のサブ画素P23及びP24の場合、サブ画素P23はデータ線D3に接続させ、サブ画素P24はデータ線D2に接続させる）。ここで、近いまたは遠いというのは相対的な距離である。

【0041】

10

走査線G11～G17及びG21～G27の内、各行のサブ画素の上下にそれぞれ前記行内のサブ画素を駆動させるためだけに用いる走査線を設ける。（図中において、1行目のサブ画素の上下の走査線はそれぞれG11及びG21であり、走査線G11及びG21は1行目のサブ画素を駆動させるためだけに用いる）。それから、サブ画素配列を、行グループ21、22、23、24、25、26、27に分ける。本実施例において、各行グループは、一行のサブ画素からなる。すなわち、行グループ21は、1行目のサブ画素からなり、行グループ22は、2行目のサブ画素からなり、……以下同様である。

【0042】

サブ画素及び走査線の接続方式は以下の通りである。

【0043】

20

行グループ21及び27且つ偶数列グループ12及び14に属するサブ画素については、各サブ画素を、前記行サブ画素上方の走査線に接続させる（図において、行グループ21且つ偶数列グループ12に属するサブ画素P13及びP14については、サブ画素P13及びP14を、いずれも走査線G11に接続させ、行グループ27且つ偶数列グループ12に属するサブ画素P73及びP74については、サブ画素P73及びP74を、いずれも走査線G17に接続させる）。行グループ21及び27且つ奇数列グループ11及び13に属するサブ画素については、各サブ画素を、前記行サブ画素下方の走査線に接続させる。（図において行グループ21且つ奇数列グループ11に属するサブ画素P11及びP12については、サブ画素P11及びP12を、いずれも走査線G21に接続させ、行グループ27且つ奇数列グループ11に属するサブ画素P71及びP72については、サブ画素P71及びP72を、いずれも走査線G27に接続する）。

30

【0044】

行グループ22及び26の内、各行の*i*個目及び*i*+1個目のサブ画素については、各サブ画素を、前記行サブ画素上方の走査線に接続させる（図において、行グループ22内の2個目及び3個目のサブ画素P22及びP23については、サブ画素P22及びP23を走査線G12に接続させ、行グループ26内の2個目及び3個目のサブ画素P62及びP63については、サブ画素P62及びP63を走査線G16に接続させる）。行グループ22及び26の内、各行の*j*個目及び*j*+3個目のサブ画素については、各サブ画素を、前記行サブ画素下方の走査線に接続させる（図において、行グループ22内の1個目及び4個目のサブ画素P21及びP24については、サブ画素P21及びP24を走査線G22に接続させ、行グループ26の1個目及び4個目のサブ画素P61及びP64については、サブ画素P61及びP64を走査線G26に接続させる）。その内、*i*=2及び6であり、*j*=1及び5である。

40

【0045】

行グループ23及び25の各行、且つ奇数列グループ11及び13に属するサブ画素については、各サブ画素を、前記行サブ画素上方の走査線に接続させる（図において行グループ23且つ奇数列グループ11に属するサブ画素P31及びP32については、サブ画素P31及びP32を、いずれも走査線G13に接続させ、行グループ25且つ奇数列グループ11に属するサブ画素P51及びP52については、サブ画素P51及びP52を、いずれも走査線G15に接続させる）。行グループ23及び25の各行、且つ偶数列グ

50

ループ 1 2 及び 1 4 に属するサブ画素については、各サブ画素を、前記行サブ画素下方の走査線に接続させる（図において、行グループ 2 3 且つ偶数列グループ 1 2 に属するサブ画素 P 3 3 及び P 3 4 については、サブ画素 P 3 3 及び P 3 4 を、いずれも走査線 G 2 3 に接続させ、行グループ 2 5 且つ偶数列グループ 1 2 に属するサブ画素 P 5 3 及び P 5 4 については、サブ画素 P 5 3 及び P 5 4 を、いずれも走査線 G 2 5 に接続させる）。

【0046】

行グループ 2 4 の各行の j 個目及び $j + 3$ 個目のサブ画素については、各サブ画素を、前記行サブ画素上方の走査線に接続させ（図において、行グループ 2 4 の 1 個目及び 4 個目のサブ画素 P 4 1 及び P 4 4 については、サブ画素 P 4 1 及び P 4 4 を走査線 G 1 4 に接続させる）、行グループ 2 4 の各行の i 個目及び $i + 1$ 個目のサブ画素については、各サブ画素を、前記行サブ画素下方の走査線に接続させる（図において、行グループ 2 4 の 2 個目及び 3 個目のサブ画素 P 4 2 及び P 4 3 については、サブ画素 P 4 2 及び P 4 3 を走査線 G 2 4 に接続させる）。その内、 $i = 2$ 及び 6 であり、 $j = 1$ 及び 5 である。

【0047】

その内、各サブ画素 P x y は、一つのスイッチ装置 1 0 によって、対応するデータ線及び対応する走査線に接続される。具体的に、サブ画素 P 1 3 を例とすると、図 4 が示す通り、本実施例内のスイッチ装置 1 0 は、薄膜トランジスタ（Thin Film Transistor、TFT）であり、薄膜トランジスタのゲート電極 1 0 a を対応する走査線 G 1 1 に電氣的に接続させ、ソース電極 1 0 b を対応するデータ線 D 2 を電氣的に接続させ、ドレイン電極 1 0 c をサブ画素 P 1 3 に電氣的に接続させる。

【0048】

ドット反転（Dot inversion）駆動方式を採用した時、データ線 D 2 の両側に対応するサブ画素 P 1 2、P 1 3、P 2 2、P 2 3、P 3 2、P 3 3、P 4 2、P 4 3、P 5 2、P 5 3、P 6 2、P 6 3、P 7 2、P 7 3 の充電を例とすると、図 3 に照らして、G 1 1、G 2 1、…、G 1 7、G 2 7 と順次オンにした時、サブ画素 P 1 2、P 1 3、P 2 2、P 3 2、P 3 3、P 4 2、P 5 2、P 5 3、P 6 2、P 7 2、P 7 3 は、データ線 D 2 によって充電され、サブ画素 P 2 3、P 4 3 及び P 6 3 は、データ線 D 3 によって充電される。その内、P x 2 列のサブ画素の内、P 1 2、P 4 2 及び P 7 2 は充電が十分なサブ画素であり、P 2 2、P 3 2、P 5 2 及び P 6 2 は、充電が不十分なサブ画素である。P x 3 列のサブ画素の内、P 3 3、P 4 3 及び P 5 3 は、充電が十分なサブ画素であり、P 1 3、P 2 3、P 6 3 及び P 7 3 は充電が不十分なサブ画素である。

【0049】

図 5 は、以上の構造からなる配列基板の一枚の画面内において、充電が十分なサブ画素と、充電が不十分なサブ画素の分布図である。その内、白い部分は、充電が十分なサブ画素を表し、灰色の部分は、充電が不十分なサブ画素を表す。それから分かるように、同一列のサブ画素内において、充電が十分なサブ画素と充電が不十分なサブ画素が相互に間隔を開けて存在しており、同一行のサブ画素内においても、充電が十分なサブ画素と充電が不十分なサブ画素が相互に間隔を開けて存在している。それゆえ、前記配列基板の液晶パネルにおいて、全体として各部分の輝度を均一にさせることで、垂直方向に存在する明暗線の欠陥を改善することができる。

【0050】

本実施例が提供する配列基板は、図 3 が示す一部の構造を、横方向及び縦方向に沿って何度も繰り返し形成させて得られたものとみなすことができる。

【0051】

（実施例 2）

図 6 は、本実施例が提供する配列基板の一部構造概略図である。実施例 1 と異なるのは、本実施例において、走査線に沿って配列された方向に、サブ画素の配列を、それぞれが二行のサブ画素からなる行グループ 2 1 a、2 2 a、2 3 a、2 4 a、2 5 a、2 6 a、2 7 a に分ける点である。図 6 において、行グループ 2 1 a は、1 行目及び 2 行目のサブ画素からなり、行グループ 2 2 a は、3 行目及び 4 行目のサブ画素からなり、行グループ

2 3 a は、5 行目及び 6 行目のサブ画素からなり、行グループ 2 4 a は、7 行目及び 8 行目のサブ画素からなり、行グループ 2 5 a は、9 行目及び 1 0 行目のサブ画素からなり、行グループ 2 6 a は、1 1 行目及び 1 2 行目のサブ画素からなり、行グループ 2 7 a は、1 3 行目及び 1 4 行目のサブ画素からなる。

【0 0 5 2】

一つの行グループ内の一行のサブ画素とデータ線及び走査線の接続方式と、もう一行のサブ画素及びデータ線及び走査線の接続方式は同様であり、二行のサブ画素を一つの重複する単位とする。例えば、行グループ 2 1 a の内、1 行目及び 2 行目のすべてのサブ画素の内、上下に隣接する二つのサブ画素（例えば P 1 1 及び P 2 1）の接続方式は同様であり、その内 1 行目及び 2 行目のすべてのサブ画素及びデータ線及び走査線の接続方式と、実施例 1 内の行グループ 2 1 の接続方式は同様であり、以下ここでは記載を省略する。同様に、行グループ 2 2 a は実施例 1 内の行グループ 2 1 に対応し、行グループ 2 3 a は実施例 1 内の行グループ 2 3 に対応し、行グループ 2 4 a は実施例 1 内の行グループ 2 4 に対応し、行グループ 2 5 a は実施例 1 内の行グループ 2 5 に対応し、行グループ 2 6 a は実施例 1 内の行グループ 2 6 に対応し、行グループ 2 7 a は実施例 1 内の行グループ 2 7 に対応する。

10

【0 0 5 3】

図 7 は、以上の構造からなる配列基板の一枚の画面において、充電が十分なサブ画素と、充電が不十分なサブ画素の分布図である。その内、白い部分は、充電が十分なサブ画素を表し、灰色の部分は、充電が不十分なサブ画素を表す。

20

【0 0 5 4】

本実施例が提供する配列基板は、図 6 に示す一部の構造を、横方向及び縦方向に沿って何度も繰り返し形成させて得られたものとみなすことができる。

【0 0 5 5】

（実施例 3）

図 8 及び図 9 を参照する。本実施例は、液晶パネルと、前記液晶パネルを含む液晶ディスプレイとを提供する。図 8 に示す通り、前記液晶ディスプレイは、液晶パネル 1 0 0 と、バックライトモジュール 2 0 0 と、からなり、液晶パネル 1 0 0 及びバックライトモジュール 2 0 0 は向かい合わせて設けられ、バックライトモジュール 2 0 0 表示ライトを液晶パネル 1 0 0 に提供し、それにより、液晶パネル 1 0 0 に映像を表示させる。

30

【0 0 5 6】

その内、図 9 が示すように、液晶パネル 1 0 0 は、サブ画素の配列に設けられた表示ユニット 1 と、ゲート駆動装置 2 と、ソース駆動装置 3 と、からなる。ゲート駆動装置 2 は、走査線によってサブ画素配列に走査信号 G a t e を提供し、ソース駆動装置 3 は、データ線によってサブ画素配列にデータ信号 D a t a を提供する。

【0 0 5 7】

その内、図 1 0 は表示ユニット 1 の構造概略図である。前記表示ユニット 1 は、向かい合わせて設けられた配列基板（array substrate）1 a と、カラーフィルタ基板（color filter substrate）1 b と、配列基板 1 a 及びカラーフィルタ基板 1 b の間に設けられた液晶層 1 c と、からなる。その内、配列基板 1 a は、実施例 1 または実施例 2 で提供した配列基板を採用し、その内、サブ画素 P x y は、赤色サブ画素と、緑色サブ画素と、青色サブ画素からなる。

40

【0 0 5 8】

上記をまとめると、本発明の実施例で提供する配列基板は、配列基板内のサブ画素とデータ線及び走査線を接続させる配列方式を調整することによって、ドット反転方式を用いて駆動させる時、各列のサブ画素内で相互に間隔を開けて、充電が十分なサブ画素と充電が不十分なサブ画素が存在し（ここで、充電が十分また充電が不十分というのは相対的な距離である）、前記配列基板の液晶パネル内で、全体として各部分の輝度を均一にさせることで、在垂直方向に存在する明暗線の欠陥が改善できる。

【0 0 5 9】

50

上記は、本請求の具体的な実施方式に過ぎず、本技術領域の一般的な技術者にとって、本請求の原理の前提を逸脱しない範囲において、若干の改良及び修正をすることができ、これらの改良及び修正も本申請の保護範囲内に含まれるものとみなす。

【符号の説明】


【0060】

P	サブ画素	
P 1 1	サブ画素	
P 1 2	サブ画素	
P 1 3	サブ画素	
P 2 1	サブ画素	10
P 2 2	サブ画素	
P 2 3	サブ画素	
D 1	データ線	
D 2	データ線	
D 3	データ線	
D 4	データ線	
D 5	データ線	
G 1 1	走査線	
G 1 2	走査線	
G 1 3	走査線	20
G 1 4	走査線	
G 1 5	走査線	
G 1 6	走査線	
G 1 7	走査線	
G 2 1	走査線	
G 2 2	走査線	
G 2 3	走査線	
G 2 4	走査線	
G 2 5	走査線	
G 2 6	走査線	30
G 2 7	走査線	
D (o d d)	奇数データ線の信号波形	
D (e v e n)	偶数データ線の信号波形	
G	走査線	
1 1	列グループ	
1 2	列グループ	
1 3	列グループ	
1 4	列グループ	
2 1	行グループ	
2 2	行グループ	40
2 3	行グループ	
2 4	行グループ	
2 5	行グループ	
2 6	行グループ	
2 7	行グループ	
2 1 a	行グループ	
2 2 a	行グループ	
2 3 a	行グループ	
2 4 a	行グループ	
2 5 a	行グループ	50

- 2 6 a 行グループ
- 2 7 a 行グループ
- 1 0 0 液晶パネル
- 2 0 0 バックライトモジュール
- 1 表示ユニット
- 2 ゲート駆動装置
- 3 ソース駆動装置
- 1 a 配列基板
- 1 b カラーフィルタ基板
- 1 c 液晶層


【図 1】

【図 1】




【図 2】

【図 2】




【図 3】

【図 3】




【図 4】

【図 4】




【図 5】

【図 5】




【図 6】

【図 6】




【図 7】

【図 7】




【図 8】

【図 8】




【図 9】

【図 9】



【図 10】

【図 10】



フロントページの続き

(72)発明者 陳彩琴

中華人民共和国廣東省深▲せん▼市光明新區塘明大道9-2號518132

審査官 廣田 かおり

(56)参考文献 中国特許出願公開第101477284 (CN, A)

中国特許出願公開第103149759 (CN, A)

米国特許出願公開第2014/0125647 (US, A1)

(58)調査した分野(Int.Cl., DB名)

G02F 1/1368

G02F 1/1343

G09G 3/20

G09G 3/36

专利名称(译)	阵列基板和液晶面板以及液晶显示器		
公开(公告)号	JP6369925B2	公开(公告)日	2018-08-08
申请号	JP2017525020	申请日	2014-11-12
[标]申请(专利权)人(译)	深圳市华星光电技术有限公司		
申请(专利权)人(译)	深▲せん▼市华星光电技术有限公司		
当前申请(专利权)人(译)	深▲せん▼市华星光电技术有限公司		
[标]发明人	許哲豪 陳彩琴		
发明人	李▲倩▼▲倩▼ 許哲豪 陳彩琴		
IPC分类号	G02F1/1368 G09G3/36 G09G3/20		
CPC分类号	G09G3/3648 G02F1/136286 G09G3/36 G09G2300/0426		
FI分类号	G02F1/1368 G09G3/36 G09G3/20.642.A G09G3/20.624.B G09G3/20.621.B		
代理人(译)	鈴木 征四郎		
优先权	201410627510.1 2014-11-10 CN		
其他公开文献	JP2017534925A		
外部链接	Espacenet		

摘要(译)

提供一种阵列基板，液晶面板和液晶显示器，其能够改善液晶面板中在垂直方向上看到的明暗线。本发明提供一种阵列基板，包括子像素阵列，多条数据线和多条扫描线。沿数据线的排列方向中，通过将子像素阵列分成多个列组，设置在沿着所述扫描线的排列方向上的多个行组的划分的子像素，所述子像素和在阵列基板的数据线和通过调整连接扫描线的布置方法，当通过点反转方法驱动时，在每个列子像素中存在充分充电且充电不足并且彼此间隔开的子像素，在阵列基板的液晶面板中，使每个部分的亮度整体均匀，从而可以改善垂直方向上存在的亮线和暗线的缺陷。本发明还提供了一种阵列基板的液晶面板和与其对应的液晶显示器。点域

(19) 日本国特許庁 (JP)	(12) 特 許 公 報 (B2)	(11) 特許番号 特許第6369925号 (P6369925)
(45) 発行日 平成30年8月8日 (2018. 8. 8)	(24) 登録日 平成30年7月20日 (2018. 7. 20)	
(51) Int. Cl. F I G02F 1/1368 (2006.01) G09G 3/36 (2006.01) G09G 3/20 (2006.01)		
(73) 特許権者 515203228 深▲せん▼市華星光電技術有限公司 中華人民共和國廣東省深▲せん▼市光明新 區塘明大道9-2號518132		
(74) 代理人 100143720 弁理士 米田 耕一郎 (74) 代理人 100080252 弁理士 鈴木 征四郎 (72) 発明者 李▲倩▼▲倩▼ 中華人民共和國廣東省深▲せん▼市光明新 區塘明大道9-2號518132 (72) 発明者 許哲豪 中華人民共和國廣東省深▲せん▼市光明新 區塘明大道9-2號518132		
(21) 出願番号 特願2017-525020 (P2017-525020) (98) (22) 出願日 平成26年11月12日 (2014.11.12) (68) 公表番号 特表2017-534925 (P2017-534925A) (43) 公表日 平成29年11月24日 (2017.11.24) (86) 国際出願番号 PCT/CN2014/090950 (87) 国際公開番号 W02016/074181 (87) 国際公開日 平成28年5月19日 (2016.5.19) (87) 審査請求日 平成29年6月23日 (2017.6.23) (31) 優先権主張番号 201410627510.1 (32) 優先日 平成26年11月10日 (2014.11.10) (33) 優先権主張国 中国 (CN)		
請求項の数 15 (全 17 頁)		
最終頁に続く		

(54) 【発明の名称】 配列基板及び液晶パネル及び液晶ディスプレイ