

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6117197号

(P6117197)

(45) 発行日 平成29年4月19日 (2017. 4. 19)

(24) 登録日 平成29年3月31日 (2017. 3. 31)

(51) Int. Cl.

F I

G09G 3/36 (2006.01)

G09G 3/36

G02F 1/1368 (2006.01)

G02F 1/1368

G02F 1/133 (2006.01)

G02F 1/133 550

G09G 3/20 (2006.01)

G09G 3/20 621M

G09G 3/20 680G

請求項の数 18 (全 27 頁) 最終頁に続く

(21) 出願番号 特願2014-518233 (P2014-518233)
 (86) (22) 出願日 平成25年3月14日 (2013. 3. 14)
 (86) 国際出願番号 PCT/JP2013/001727
 (87) 国際公開番号 W02013/179537
 (87) 国際公開日 平成25年12月5日 (2013. 12. 5)
 審査請求日 平成27年12月15日 (2015. 12. 15)
 (31) 優先権主張番号 特願2012-121406 (P2012-121406)
 (32) 優先日 平成24年5月28日 (2012. 5. 28)
 (33) 優先権主張国 日本国 (JP)

(73) 特許権者 506087819
 パナソニック液晶ディスプレイ株式会社
 兵庫県姫路市飾磨区妻鹿日田町 1-6
 (74) 代理人 110000154
 特許業務法人はるか国際特許事務所
 (72) 発明者 河内 玄士朗
 兵庫県姫路市飾磨区妻鹿日田町 1-6 パ
 ナソニック液晶ディスプレイ株式会社内
 (72) 発明者 喜田 和夫
 兵庫県姫路市飾磨区妻鹿日田町 1-6 パ
 ナソニック液晶ディスプレイ株式会社内

審査官 斎藤 厚志

最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57) 【特許請求の範囲】

【請求項 1】

複数の走査信号線と、複数の映像信号線により区画される複数の画素を有する画像表示領域と、

前記画像表示領域の前記走査信号線と平行な辺の少なくとも一方の側に設けられた走査信号駆動回路と、

前記画像表示領域の前記映像信号線と平行な辺の少なくとも一方の側に設けられ、前記走査信号駆動回路と前記走査信号線を接続する複数の走査接続線と、

前記走査接続線と前記走査信号線の間に介在するよう設けられ、選択信号に応じて、一の前記走査接続線に対し、複数の前記走査信号線の中の一つを選択的に短絡する選択回路と、

前記選択回路に接続され、前記選択回路に前記選択信号を伝達する選択信号線と、
前記画像表示領域の前記映像信号線と平行な辺の他方の側に設けられ、前記選択信号に応じて、前記走査信号線を選択解除信号線を選択的に短絡する選択解除回路と、

を備えた液晶表示装置。

【請求項 2】

前記選択解除回路は、前記選択解除信号線と複数の前記走査信号線を TFT (Thin Film Transistor) を介して接続するものであり、前記 TFT は前記走査信号線のそれぞれに対し設けられ、前記選択信号線は、前記 TFT のゲート電極に接続される請求項 1 記載の液晶表示装置。

【請求項 3】

前記画像表示領域の前記映像信号線と平行な辺の一方の側に、前記選択回路と前記選択解除回路が設けられ、

前記画像表示領域の前記映像信号線と平行な辺の他方の側であって、前記一方の側に配置された前記選択回路と対向する位置に前記選択解除回路が設けられ、前記一方の側に配置された前記選択解除回路と対向する位置に前記選択回路が設けられた

請求項 1 又は 2 記載の液晶表示装置。

【請求項 4】

前記画像表示領域の前記映像信号線と平行な辺の一方の側に、複数の前記選択回路と複数の前記選択解除回路とが交互に設けられ、

前記画像表示領域の前記映像信号線と平行な辺の他方の側であって、前記一方の側に配置された前記選択回路と対向する位置に前記選択解除回路が設けられ、前記一方の側に配置された前記選択解除回路と対向する位置に前記選択回路が設けられた

請求項 3 記載の液晶表示装置。

【請求項 5】

前記走査信号線は n 個 (n は 2 以上の自然数) の群に分割され、

前記走査接続線の本数は前記走査信号線の本数の $1/n$ であり、

前記選択信号は、前記 n 個の群のうち、 m 番目の群を選択する信号であり、

前記選択回路は前記走査接続線を m 番目の群に属する前記走査信号線に短絡し、

前記選択解除回路は前記選択解除信号線を $m-1$ 番目の群に属する前記走査信号線に短絡する請求項 1 乃至 4 のいずれかに記載の液晶表示装置。

ただし、 $m-1$ が 0 である場合には、前記選択解除回路は前記選択解除信号線を n 番目の群に属する前記走査信号線に短絡するものとする。

【請求項 6】

各々の前記選択信号線に前記選択信号を供給する供給開始タイミングが、各々の前記選択信号線に対応する前記画素に前記映像信号線を介して画素値に対応する信号電圧を供給する供給開始タイミングよりも早い、請求項 1 乃至 5 のいずれかに記載の液晶表示装置。

【請求項 7】

複数の走査信号線と、複数の映像信号線により区画される複数の画素を有する画像表示領域と、

前記画像表示領域の前記走査信号線と平行な辺の少なくとも一方の側に設けられた走査信号駆動回路と、

前記画像表示領域の前記映像信号線と平行な辺の少なくとも一方の側に設けられ、前記走査信号駆動回路と前記走査信号線を接続する複数の走査接続線と、

前記走査接続線と前記走査信号線の間に介在するよう設けられ、選択信号に応じて、一の前記走査接続線に対し、複数の前記走査信号線の中の一つを選択的に短絡する選択回路と、

前記選択回路に接続され、前記選択回路に前記選択信号を伝達する選択信号線と、
を備え、

各々の前記選択信号線に前記選択信号を供給する供給開始タイミングが、各々の前記選択信号線に対応する前記画素に前記映像信号線を介して画素値に対応する信号電圧を供給する供給開始タイミングよりも早い、液晶表示装置。

【請求項 8】

前記選択回路は、一の前記走査接続線と複数の前記走査信号線を TFT (Thin Film Transistor) を介して接続するものであり、前記 TFT は複数の前記走査信号線のそれぞれに対し設けられ、前記選択信号線は、前記 TFT のゲート電極に接続される請求項 1 乃至 7 のいずれかに記載の液晶表示装置。

【請求項 9】

前記選択回路は、前記走査接続線と前記画像表示領域の間に、前記映像信号線と平行に設けられる請求項 1 乃至 8 のいずれかに記載の液晶表示装置。

【請求項 1 0】

平面視において、前記走査接続線及び前記選択回路と重畳する位置に、アレイ基板とカラーフィルタ基板を貼り合わせるシール材が設けられる請求項 1 乃至 9 のいずれかに記載の液晶表示装置。

【請求項 1 1】

前記選択回路と前記選択信号線との間に介在する絶縁膜を備え、

前記選択回路と前記選択信号線とが平面視において重複し、前記絶縁膜に形成されたホールを通じて互いに接続される、

請求項 1 乃至 1 0 のいずれかに記載の液晶表示装置。

【請求項 1 2】

前記走査信号駆動回路から相対的に遠い前記走査信号線に接続される前記走査接続線の幅は、前記走査信号駆動回路に相対的に近い前記走査信号線に接続される前記走査接続線の幅よりも大きい、

請求項 1 乃至 1 1 のいずれかに記載の液晶表示装置。

【請求項 1 3】

前記画像表示領域に画像を表示しない非表示期間中に、前記選択回路に対し、前記選択信号とは逆の極性の電圧を印加する逆電圧印加回路を備える、

請求項 1 乃至 1 2 のいずれかに記載の液晶表示装置。

【請求項 1 4】

前記選択回路は、前記選択信号により複数の前記選択信号線の中の一つが選択される選択期間中に、各々の前記走査接続線に対し、複数の前記走査信号線の中の一つを選択的に短絡する、

請求項 1 乃至 1 3 のいずれかに記載の液晶表示装置。

【請求項 1 5】

前記走査信号駆動回路は、前記選択信号により複数の前記選択信号線の中の一つが選択される選択期間中に、複数の前記走査接続線に対し、パルス信号を順番に出力する、

請求項 1 4 記載の液晶表示装置。

【請求項 1 6】

前記画像表示領域の前記映像信号線と平行の辺の両方の側に、前記走査接続線、前記選択回路及び前記選択信号線がそれぞれ配置され、

前記走査信号線の両方の端部に前記走査接続線が接続される、

請求項 1 5 記載の液晶表示装置。

【請求項 1 7】

前記画像表示領域の前記映像信号線と平行の辺の両方の側にそれぞれ配置される前記選択回路に対し、前記選択信号が択一的に供給される、

請求項 1 6 記載の液晶表示装置。

【請求項 1 8】

前記画像表示領域の前記映像信号線と平行の辺の両方の側にそれぞれ配置される前記選択回路のうち、前記選択信号が供給されない前記選択回路に対し、前記選択信号とは逆の極性の電圧を印加する逆電圧印加回路を備える、

請求項 1 7 記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

本発明は液晶表示装置に関する。

【背景技術】

【0 0 0 2】

一般的な液晶表示装置においては、多数の画素が配置され、画像を形成し表示する領域である画像表示領域の外側に、各画素に対応して形成される T F T (T h i n F i l m T r a n s i s t o r) のゲートに接続される走査信号線に、T F T のオン／オフを制

10

20

30

40

50

御するための信号を印加する駆動回路が設けられる。例えば、特許文献1には、表示領域の左右両側にT F Tによって構成された駆動回路を配置した液晶表示装置が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開2012-32608号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

10

液晶表示装置では、画像表示領域の画素数を増大することを求める高解像度化の要求と、画像表示領域の外側の領域をより小さくすることを求める狭額縁化の要求がある。

【0005】

ここで、前述の特許文献1の液晶表示装置のように表示装置の外側に走査信号線の駆動回路を設けた場合、駆動回路を構成する材料の制限により、かかる駆動回路をある限度を超えて小型化することはできない。このことは、駆動回路を構成する材料がアモルファスシリコン等電子移動度の比較的小さい材料である場合に顕著である。そのため、表示装置の外側に走査信号線の駆動回路を設ける構成では狭額縁化に限界があり、既存の技術における額縁幅をさらに縮小することは難しい。

【0006】

20

さりとて、走査信号線を個別に電気伝導度の大きい材料、例えば金属による配線により集積回路と接続しようすると、画像表示領域の高解像度化のため、接続すべき走査信号線の数が非常に多数となり、かかる配線を配置する領域が大きくなってしまうため、やはり既存の技術における額縁幅を縮小することは困難である。

【0007】

本発明はかかる事情に鑑みてなされたものであって、その目的は、液晶表示装置において、解像度を維持しつつ狭額縁化を実現することである。

【課題を解決するための手段】

【0008】

本出願において開示される発明は種々の側面を有しており、それら側面の代表的なものの概要は以下のとおりである。

30

【0009】

(1) 複数の走査信号線と、複数の映像信号線により区画される複数の画素を有する画像表示領域と、前記画像表示領域の前記走査信号線と平行な辺の少なくとも一方の側に設けられた走査信号駆動回路と、前記画像表示領域の前記映像信号線と平行な辺の少なくとも一方の側に設けられ、前記走査信号駆動回路と前記走査信号線を接続する複数の走査接続線と、前記走査接続線と前記走査信号線の間に介在するよう設けられ、選択信号に応じて、一の前記走査接続線に対し、複数の前記走査信号線の中の一つを選択的に短絡する選択回路と、前記選択回路に接続され、前記接続回路に前記選択信号を伝達する選択信号線と、を備えた液晶表示装置。

40

【0010】

(2) (1)において、前記選択回路は、一の前記走査接続線と複数の前記走査信号線をT F Tを介して接続するものであり、前記T F Tは複数の前記走査信号線のそれぞれに対し設けられ、前記選択信号線は、前記T F Tのゲート電極に接続される液晶表示装置。

【0011】

(3) (1)又は(2)において、前記選択回路は、前記走査接続線と前記画像表示領域の間に、前記映像信号線と平行に設けられる液晶表示装置。

【0012】

(4) (1)乃至(3)のいずれかにおいて、前記画像表示領域の前記映像信号線と平行な辺の他方の側に設けられ、前記選択信号に応じて、前記走査信号線を選択解除信号線

50

に選択的に短絡する選択解除回路を備えた液晶表示装置。

【0013】

(5) (4)において、前記選択解除回路は、前記選択解除信号線と複数の前記走査信号線をTFTを介して接続するものであり、前記TFTは前記走査信号線のそれぞれに対し設けられ、前記選択信号線は、前記TFTのゲート電極に接続される液晶表示装置。

【0014】

(6) (4)又は(5)において、前記画像表示領域の前記映像信号線と平行な辺の一方の側に、前記選択回路と前記選択解除回路が設けられ、前記画像表示領域の前記映像信号線と平行な辺の他方の側であって、前記一方の側に配置された前記選択回路と対向する位置に前記選択解除回路が設けられ、前記一方の側に配置された前記選択解除回路と対向する位置に前記選択回路が設けられた液晶表示装置。

10

【0015】

(7) (6)において、前記画像表示領域の前記映像信号線と平行な辺の一方の側に、複数の前記選択回路と複数の前記選択解除回路とが交互に設けられ、前記画像表示領域の前記映像信号線と平行な辺の他方の側であって、前記一方の側に配置された前記選択回路と対向する位置に前記選択解除回路が設けられ、前記一方の側に配置された前記選択解除回路と対向する位置に前記選択回路が設けられた液晶表示装置。

【0016】

(8) (4)乃至(7)のいずれかにおいて、前記走査信号線は n 個(n は2以上の自然数)の群に分割され、前記走査接続線の本数は前記走査信号線の本数の $1/n$ であり、前記選択信号は、前記 n 個の群のうち、 m 番目の群を選択する信号であり、前記選択回路は前記走査接続線を m 番目の群に属する前記走査信号線に短絡し、前記選択解除回路は前記選択解除信号線を $m-1$ 番目の群に属する前記走査信号線に短絡する液晶表示装置。ただし、 $m-1$ が0である場合には、前記選択解除回路は前記選択解除信号線を n 番目の群に属する前記走査信号線に短絡するものとする。

20

【0017】

(9) (1)乃至(8)のいずれかにおいて、平面視において、前記走査接続線及び前記選択回路と重畳する位置に、アレイ基板とカラーフィルタ基板を貼り合わせるシール材が設けられる液晶表示装置。

【0018】

30

(10) (1)乃至(9)のいずれかにおいて、各々の前記選択信号線に前記選択信号を供給する供給開始タイミングが、各々の前記選択信号線に対応する前記画素に前記映像信号線を介して画素値に対応する信号電圧を供給する供給開始タイミングよりも早い液晶表示装置。

【0019】

(11) (1)乃至(10)のいずれかにおいて、前記選択回路と前記選択信号線との間に介在する絶縁膜を備え、前記選択回路と前記選択信号線とが平面視において重複し、前記絶縁膜に形成されたホールを通じて互いに接続される液晶表示装置。

【0020】

(12) (1)乃至(11)のいずれかにおいて、前記走査信号駆動回路から相対的に遠い前記走査信号線に接続される前記走査接続線の幅は、前記走査信号駆動回路に相対的に近い前記走査信号線に接続される前記走査接続線の幅よりも大きい液晶表示装置。

40

【0021】

(13) (1)乃至(12)のいずれかにおいて、前記画像表示領域に画像を表示しない非表示期間中に、前記選択回路に対し、前記選択信号とは逆の極性の電圧を印加する逆電圧印加回路を備える液晶表示装置。

【0022】

(14) (1)乃至(13)のいずれかにおいて、前記選択回路は、前記選択信号により複数の前記選択信号線の中の一つが選択される選択期間中に、各々の前記走査接続線に対し、複数の前記走査信号線の中の一つを選択的に短絡する液晶表示装置。

50

【0023】

(15)(14)において、前記走査信号駆動回路は、前記選択信号により複数の前記選択信号線の中の一つが選択される選択期間中に、複数の前記走査接続線に対し、パルス信号を順番に出力する液晶表示装置。

【0024】

(16)(15)において、前記画像表示領域の前記映像信号線と平行の辺の両方の側に、前記走査接続線、前記選択回路及び前記選択信号線がそれぞれ配置され、前記走査信号線の両方の端部に前記走査接続線が接続される液晶表示装置。

【0025】

(17)(16)において、前記画像表示領域の前記映像信号線と平行の辺の両方の側にそれぞれ配置される前記選択回路に対し、前記選択信号が択一的に供給される液晶表示装置。

10

【0026】

(18)(17)において、前記画像表示領域の前記映像信号線と平行の辺の両方の側にそれぞれ配置される前記選択回路のうち、前記選択信号が供給されない前記選択回路に対し、前記選択信号とは逆の極性の電圧を印加する逆電圧印加回路を備える液晶表示装置。

【発明の効果】

【0027】

上記本発明の各々の側面によれば、解像度を維持しつつ、狭額縁化を実現することができる。

20

【図面の簡単な説明】

【0028】

【図1A】本発明の実施形態に係る液晶表示装置の外観斜視図である。

【図1B】本発明の別の実施形態に係る液晶表示装置の外観斜視図である。

【図2】本発明の実施形態に係る液晶表示装置のアレイ基板上に形成された回路の構成を示す図である。

【図3】画像形成領域に形成される画素の一つを回路図により示した図である。

【図4】図2の選択回路と選択解除回路の回路図である。

【図5】図4に示した走査接続線及び選択信号線に印加される信号を示すタイムチャートである。

30

【図6】アレイ基板上に形成された選択回路の一部分及びその周辺部の拡大平面図である。

【図7】図6のV1I1-V1I1線による液晶表示装置の部分断面図である。

【図8】図6のV1I1I1-V1I1I1線による液晶表示装置の部分断面図である。

【図9】走査接続線をより密に配置した変形例を示す液晶表示装置の部分断面図である。

【図10】走査接続線をより密に配置した別の変形例を示す液晶表示装置の部分断面図である。

【図11】本発明の別の実施形態に係る液晶表示装置のアレイ基板上に形成された回路の構成を示す図である。

40

【図12】図11の選択回路と選択解除回路の回路図である。

【図13】図12に示した走査接続線及び選択信号線に印加される信号を示すタイムチャートである。

【図14】アレイ基板上に形成された選択回路の一部分及びその周辺部を概略的に表す平面図である。

【図15】図14の要部拡大図である。

【図16】図15のXV1-XV1線による液晶表示装置の部分断面図である。

【図17】走査接続線の変形例を概略的に示す図である。

【図18】逆電圧を印加する時期を説明するための図である。

【図19】本発明の別の実施形態に係る液晶表示装置のアレイ基板上に形成された回路の

50

構成を示す図である。

【図 20】図 19 に示した選択回路の回路図である。

【図 21】図 19 及び図 20 に示した走査接続線及び選択信号線に印加される信号を示すタイムチャートである。

【図 22】図 19 及び図 20 に示した選択回路の動作時期を説明するタイムチャートである。

【図 23】アレイ基板上に形成された選択回路の一部分及びその周辺部を概略的に表す平面図である。

【図 24】図 23 の XXIV-XXIV 線による液晶表示装置の部分断面図である。

【図 25】図 23 の XXV-XXV 線による液晶表示装置の部分断面図である。

【発明を実施するための形態】

【0029】

以下、本発明の実施形態を図面を参照しつつ説明する。

【0030】

図 1A は、本発明の実施形態に係る液晶表示装置 1 の外観斜視図である。液晶表示装置 1 は、アレイ基板 2 とカラーフィルタ基板 3 の間に数マイクロメートル程度の厚みの液晶材料を挟み込んだ構造であり、カラーフィルタ基板 3 の外周に沿って設けられるシール材により、アレイ基板 2 とカラーフィルタ基板 3 が接着されるとともに、液晶材料が漏れ出ることが無いよう封止される。

【0031】

アレイ基板 2 は、その前面に多数のスイッチング素子や画素電極を格子状に形成したガラス基板であり、スイッチング素子として TFT を用いている場合には、TFT 基板とも呼ばれる。アレイ基板 2 は、図示のようにカラーフィルタ基板 3 より外形が大きく、その少なくとも一辺がカラーフィルタ基板 3 から飛び出していることにより、前面が露出している。アレイ基板 2 の前面の露出部分には、多数のスイッチング素子のオン／オフや、各画素電極に印加される映像信号の制御を行う制御回路であるドライバ IC 21 が実装されているとともに、液晶表示装置 1 を例えば FPC (Flexible Printed Circuits) 等により外部の機器と電気的に接続するための接続端子 22 が形成されている。

【0032】

カラーフィルタ基板 3 は、液晶表示装置 1 が画像を形成する際の単位となる画素毎に赤、緑、青に塗り分けられた色付き薄膜が形成されたガラス基板であり、かかる色付き薄膜はアレイ基板 2 に形成された画素電極に対応する位置に設けられる。

【0033】

また、アレイ基板 2 の背面及びカラーフィルタ基板 3 の前面には、偏光フィルム 4 が貼り付けられる。

【0034】

また、図 1B に示されるように、アレイ基板 2 の前面の露出部分、図示の例ではアレイ基板 2 の短辺が張り出した部分に、走査信号駆動回路 211 を含むドライバ IC と、映像信号駆動回路 212 を含むドライバ IC と、が個別に設けられてもよい。図示の例では、アレイ基板 2 の短辺が張り出した部分のうち、短辺に平行な方向の中央部に映像信号駆動回路 212 が設けられており、短辺に平行な方向の両端部に走査信号駆動回路 211 がそれぞれ設けられている。走査信号駆動回路 211 と映像信号駆動回路 212 とがアレイ基板 2 の短辺が張り出した部分に集められることで、アレイ基板 2 の長辺の額縁幅を狭小化することが可能である。

【0035】

なお、以上示した実施形態では、液晶表示装置 1 は、いわゆる透過型であり、アレイ基板 2 及びカラーフィルタ基板 3 はガラス等の透明基板であるが、反射型とする場合には、必ずしも透明である必要はなく、その材質もガラスに限定されない。また、ここで示した実施形態では、液晶表示装置 1 はフルカラー表示が可能なものであるため、カラーフィル

10

20

30

40

50

タ基板 3 には赤、緑及び青の色付き薄膜が設けられているが、この色の組み合わせは異なるものとしてもよく、また、液晶表示装置 1 をモノクロ表示のものとして色付き薄膜を単色のものとし、あるいは省略してもよい。

【0036】

図 2 は、本発明の実施形態に係る液晶表示装置 1 のアレイ基板 2 上に形成された回路の構成を示す図である。

【0037】

アレイ基板 2 上には、多数の画素が格子状に配置された矩形の画像表示領域 5 が形成されている。なお、画像表示領域 5 の解像度や、左右方向及び上下方向の長さは、液晶表示装置 1 の用途に応じて定められる。本実施形態で例示する液晶表示装置 1 は縦長形状（左右方向の長さが上下方向の長さより短い）であるが、これは、液晶表示装置 1 がいわゆるスマートフォン等の携帯情報端末向けの表示装置としての用途を想定しているためであり、用途によっては、画像表示領域 5 が横長形状（左右方向の長さが上下方向の長さより長い）であっても、左右方向と上下方向の長さが等しくともよい。

【0038】

アレイ基板 2 上には、画像表示領域 5 を貫くように複数の走査信号線 X と複数の映像信号線 Y が形成されている。走査信号線 X と映像信号線 Y は互いに直交しており、画像表示領域 5 を格子状に区画する。そして隣接する 2 つの走査信号線 X と隣接する 2 つの映像信号線 Y によって囲まれた領域が 1 つの画素となっている。

【0039】

図 3 は、画像表示領域 5 に形成される画素の一つを回路図により示した図である。図中に示した、走査信号線 X_n 及び X_{n+1} 並びに映像信号線 Y_n 及び Y_{n+1} に囲まれた領域が一つの画素となっている。ここで注目する画素は、映像信号線 Y_n 及び走査信号線 X_n により駆動されるものとする。各画素には、TFT51 が設けられている。TFT51 は走査信号線 X_n から入力される走査信号によってオン状態となる。映像信号線 Y_n は当該画素の画素電極 52 に、オン状態の TFT51 を介して電圧（各画素の階調値を表す信号）を加える。

【0040】

また、画素電極 52 に対応して、アレイ基板 2 とカラーフィルタ基板 3 間に挟まれて封入されている液晶層を介して容量を形成するように共通電極 53 が形成されている。共通電極 53 は、共通電位に電氣的に接続される。そのため、画素電極 52 に印加された電圧に応じて、画素電極 52 と共通電極 53 の間の電界が変化し、それにより液晶層中の液晶の配向状態が変化し、画像表示領域 5 を透過する光線の偏光状態を制御する。この液晶層により制御される偏光方向と、アレイ基板 2 とカラーフィルタ基板 3 に貼り付けられた偏光フィルム 4 の偏光方向との関係により、液晶表示装置 1 を透過する光線の透過率が決まり、各画素は光の透過率を制御する素子として機能する。そして、各画素の光の透過率を入力された画像データに応じて制御することにより画像が表示される。従って、液晶表示装置 1 において、画素が形成されている領域が、画像が表示される画像表示領域 5 となる。

【0041】

なお、共通電極 53 が形成される基板は、液晶の駆動方式により異なっており、例えば IPS (In Plane Switching) と呼ばれる方式であればアレイ基板 2 に、また、例えば VA (Vertical alignment)、TN (Twisted Nematic) と呼ばれる方式であればカラーフィルタ基板 3 に共通電極が形成される。本発明において、液晶の駆動方式は特段限定されないが、本実施形態においては、IPS 方式を用いるものとする。

【0042】

図 2 に戻り、画像表示領域 5 の走査信号線 X と平行な辺の少なくとも一方の側、図示の例では画像表示領域の上側に走査信号駆動回路 211 と映像信号駆動回路 212 を含むドライバ IC 21 が設けられる。ドライバ IC 21 には、外部機器より電源電圧、接地電圧

、タイミング信号や映像信号等の各種信号が入力される。なお、本実施形態では、共通電位は接地電位であるが、必ずしもこれに限定するものではない。

【0043】

走査信号駆動回路211は複数の走査接続線61により、選択回路6を介在して走査信号線Xと接続される。また、走査信号駆動回路211からは、適宜の本数の選択信号線62が伸びており、選択回路6に接続される。走査信号駆動回路211は外部機器から入力されるタイミング信号に応じたタイミングにより走査接続線61を順番に選択し、選択した走査接続線61にTFT51（図3参照）をオンとする電圧（以降、オン電圧という。）を印加する。また、選択信号線62についても同様であり、外部機器から入力されるタイミング信号に応じたタイミングにより選択信号を順番に選択し、選択した選択信号線62にオン電圧を印加する。この選択信号線62に印加されるオン電圧は、後述する選択信号である。選択回路6は、これら走査接続線61及び選択信号線62に印加されるオン電圧に基いて、走査信号線Xに順番にオン電圧を印加するものであり、走査信号線Xに電圧が印加されると、当該走査信号線Xに接続されたTFT14がオン状態となる。

10

【0044】

また、選択解除回路7は、選択回路6と同様に走査信号線X及び選択信号線62に接続され、且つ選択解除信号線71に接続される。選択解除信号線71には、TFT51（図3参照）をオフとする電圧（以降、オフ電圧という。）が印加されており、選択解除回路7は、選択信号線62から入力される選択信号に応じたタイミングにより走査信号線Xにオフ電圧を印加することにより、当該走査信号線Xに接続されたTFT14をオフ状態とする。なお、本実施形態では、オフ電圧の電位は、共通電位（すなわち、接地電位）である。

20

【0045】

また、走査接続線61は、画像表示領域5の映像信号線Yと平行な辺（図示の例では、左右の辺）の少なくとも一方、本実施形態では両方の側に設けられる。ここでは、走査接続線61は、走査信号駆動回路211から画像表示領域5の左右方向外側の領域に一端延び出し、それから映像信号線Yと平行に画像表示領域5の左右の辺の外側を通り、選択回路6に接続されるように配置される。選択回路6及び選択解除回路7は、走査接続線61と画像表示領域5の間に、映像信号線Yと平行に長細く延びるように配置される。

30

【0046】

また、映像信号駆動回路212は映像信号線Yに接続されている。映像信号駆動回路212は走査信号駆動回路211及び選択回路6による走査信号線Xの選択に合わせて、当該選択された走査信号線Xに接続されるTFT51のそれぞれに、各画素の階調値を表す映像信号に応じた電圧を印加する。

【0047】

以上の構成において、走査信号線X、映像信号線Yの本数は、画像表示領域5の解像度に依存し、本実施形態において、画像表示領域の解像度がいわゆるHD720pであるとすると、走査信号線Xは1280本、映像信号線Yは $720 \times 3 = 2160$ 本存在することになる。これに対し、走査接続線61の本数は走査信号線Xの本数より少なく、本実施形態では走査信号線Xの $1/4$ である320本である。また、選択信号線62は左右4本ずつの合計8本が設けられ、選択解除信号線71は左右1本ずつの合計2本が設けられている。

40

【0048】

選択回路6の回路の詳細は後述するが、ここで、選択回路6の意義を簡単に説明する。選択回路6は、走査接続線61と走査信号線Xとの間に介在し、1本の走査接続線61に対し複数の走査信号線Xを選択信号に応じて選択的に短絡するものである。本実施形態の場合、一本の走査接続線61に対し、4本の走査信号線Xが対応付けられており、それら4本の走査信号線Xのいずれを選択するかは、4本の実選択信号線62のいずれにオン電圧が印加されるかにより決定されるようになっている。このことは、換言するならば、選択回路6は、走査信号線Xをどの選択信号線62に関連付けるかにより4個の群に分割し、

50

これら群のいずれかを選択する選択信号により、走査接続線 6 1 を当該群に属する走査信号線 X に短絡する回路であるということでもある。これにより、走査接続線 6 1 の本数は走査信号線 X を 4 つの群に分割した結果、 $1/4$ の本数でよいことになる。

【0049】

なお、走査信号線 X の分割数は 4 に限定されず、任意のものであってよい。より一般的に述べると、走査信号線 X を n 個 (n は 2 以上の自然数) の群に分割した場合に最も合理的に構成すれば、走査接続線 6 1 の本数は走査信号線 X の本数の $1/n$ となる。そして、選択信号線 6 2 及び選択解除信号線 7 1 の本数は少ないため、画像表示領域 5 の左右方向外側の領域に配置すべき信号線、すなわち、走査接続線 6 1、選択信号線 6 2 及び選択解除信号線 7 1 の合計の本数は大幅に減少する。このことにより、特に画像表示領域 5 の左右方向外側の領域に必要な幅が小さなものとなるから、液晶表示装置 1 の狭額縁化が達成される。

【0050】

また、図 2 に示した例では、選択回路 6 と選択解除回路 7 は、それぞれ画像表示領域 5 の左右両側に設けられている（すなわち、画像表示領域 5 の図中上半分の領域では、画像表示領域 5 の左側に選択回路 6 が設けられ、右側に選択解除回路 7 が設けられており、画像表示領域 5 の図中下半分の領域では、画像表示領域 5 の右側に選択回路 6 が設けられ、左側に選択解除回路 7 が設けられている）が、これは選択回路 6 に接続される走査接続線 6 1 の本数を左右で均等にするためであり、この例では、左右それぞれに設けられる走査接続線の本数は 160 本ずつとなっている。この構成は、画像表示領域 5 の左右の額縁の幅を均等にするためのものであり、左右の額縁の幅が不均等でよければ、選択回路 6 を画像表示領域 5 の左側のみ（又は右側のみ）に設け、選択解除回路 7 をその反対側のみに設けるようにしても差し支えない。

【0051】

図 4 は、図 2 の選択回路 6 と選択解除回路 7 の回路図である。図 4 では、図 2 の画像表示領域 5 の上半分に相当する領域を示している。画像表示領域 5 の下半分に相当する領域は、選択回路 6 と選択解除回路 7 の配置が左右で反転するのみであり、他の構成は上半分のものと同様であるから、その図示及び説明は省略する。

【0052】

図 4 の中央部には、走査信号線 X のうち、画像表示領域 5 の上半分にあたるものが示されている。本実施形態では、走査信号線 X の本数は 1280 本であるから、上半分には 640 本の走査信号線 X が含まれることになる。同図では、この走査信号線 X を走査される順に X1～X640 と番号を付けて示している。また、選択回路 6 及び選択解除回路 7 には、それぞれ 4 本の選択信号線 6 2 が接続されている。各々の選択信号線 6 2 には、62-1～62-4 と番号を付けて示した。さらに、選択回路 6 には、走査接続線 6 1 が接続されている。走査接続線 6 1 の本数はここでは走査信号線 X の $1/4$ となるので、図中示される走査接続線は 160 本となり、これらを 61-1～61-160 と番号を付けて示した。最後に、選択解除回路 7 には、選択解除信号線 7 1 が接続される。

【0053】

選択回路 6 内には、走査信号線 X1 乃至 640 にそれぞれ対応して、TF T63 が設けられている。ここで、走査接続線 61-1 に注目すると、走査接続線 61-1 には、それぞれ TF T63 を介して X1 乃至 X4 の 4 本の走査信号線 X が接続されており、また、4 つの TF T63 のゲートはそれぞれ別の選択信号線 62-1 乃至 62-4 に接続されている。この構成によれば、選択信号線 62-1 乃至 62-4 のいずれか一本にオン電圧を印加することにより、走査接続線 61-1 は走査信号線 X1 乃至 4 のいずれか一本と短絡される。TF T63 と選択信号線 62 の対応関係は、走査信号線 X1 に接続される TF T63 は選択信号線 62-1 に接続され、走査信号線 X2 に接続される TF T63 は選択信号線 62-2 に接続され、走査信号線 X3 に接続される TF T63 は選択信号線 62-3 に接続され、走査信号線 X4 に接続される TF T63 は選択信号線 62-4 に接続されるようになっている。そして、次の走査信号線 X5 に接続される TF T63 はまた選択信号線

6 2 - 1 に接続され、以下同様に繰り返す。その結果、走査接続線 6 2 - 2 乃至 6 2 - 1 6 0 についても、同様の構成となっており、図示のように、走査接続線 6 2 - 1 6 0 は、4 つの T F T 6 3 を介してそれぞれ走査信号線 X 6 3 7 乃至 X 6 4 0 に接続される。

【0054】

選択解除回路 7 内にも同様に、走査信号線 X 1 乃至 X 6 4 0 にそれぞれ対応して T F T 7 2 が設けられ、全ての走査信号線 X は T F T 7 2 を介して選択解除信号線 7 1 に接続される。T F T 7 2 のゲートは選択信号線 6 2 - 1 乃至 6 2 - 4 のいずれかに接続されている。T F T 7 2 と選択信号線 6 2 の対応関係は、選択回路 6 の場合と異っており、走査信号線 X 1 に接続される T F T 7 2 は選択信号線 6 2 - 2 に接続され、走査信号線 X 2 に接続される T F T 7 2 は選択信号線 6 2 - 3 に接続され、走査信号線 X 3 に接続される T F T 7 2 は選択信号線 6 2 - 4 に接続され、走査信号線 X 4 に接続される T F T 7 2 は選択信号線 6 2 - 1 に接続され、以下同様に繰り返す。

10

【0055】

以上の構成では、走査信号線 X 1 乃至 X 6 4 0 は、T F T 6 3 を介して対応づけられる選択信号線 6 2 - 1 乃至 6 2 - 4 にそれぞれ対応する 4 つの群に区分されることとなる。そして、選択信号線 6 2 に選択信号を入力する、すなわち、選択信号線 6 2 - 1 乃至 6 2 - 4 のいずれか一本にオン電圧を印加することにより、いずれか 1 つの群が選択され、当該群に属する走査信号線 X が走査接続線 6 1 と接続されることになる。また、任意の一本の走査接続線 6 1 は、異なる群に属する走査信号線 X のうちの一本ずつとそれぞれ T F T 6 3 を介して接続されることとなる。

20

【0056】

図 5 は、図 4 に示した走査接続線 6 1 及び選択信号線 6 2 に印加される信号を示すタイムチャートである。図中では、画像表示領域 5 の上半分の走査信号線 X を走査する期間として、1 / 2 走査期間を示している。

【0057】

図 4 を参照しつつ説明すると、まず、時刻 t 0 において、走査接続線 6 1 - 1 及び選択信号線 6 2 - 1 にオン電圧が印加され、他の走査接続線 1 6 及び選択信号線 6 2 はオフ電圧とされる。この結果、選択回路 6 側では、走査信号線 X 1、X 5、…、X 6 3 3、X 6 3 7 に接続される T F T 6 3 がオンとなるが、このうち走査接続線 6 1 - 1 に接続されるものは走査信号線 X 1 のみであるから、走査信号線 X 1 にオン電圧が入力され、かかる走査信号線 X 1 に接続される画素中の T F T 5 1 (図 3 参照) がオンとなる。このとき、選択解除回路 7 側では、走査信号線 X 1 に接続される T F T 7 2 はオフとなっている。

30

【0058】

続いて時刻 t 1 では、走査接続線 6 1 - 1 に印加される電圧はオン電圧が維持され、選択信号線 6 2 - 1 にはオフ電圧が、選択信号線 6 2 - 2 にはオン電圧が印加される。この結果、走査信号線 X 2 にオン電圧が入力される。このとき、選択解除回路 7 側では、走査信号線 X 1 に接続される T F T 7 2 がオンとされるため、走査信号線 X 1 は選択解除信号線 7 1 に短絡される。選択解除信号線の電圧はオフ電圧であるから、かかる走査信号線 X 1 に接続される画素中の T F T 5 1 (図 3 参照) はオフとなる。同様に、時刻 t 2 では選択信号線 6 2 - 3 にオン電圧が、時刻 t 3 では選択信号線 6 2 - 4 にオン電圧が順に印加され、走査信号線 X 3、X 4 に順にオン電圧が印加される。同時に、走査信号線 X 2、X 3 は順にオフ電圧とされる。

40

【0059】

さらに、時刻 t 5 では、走査接続線 6 1 - 1 にオフ電圧が、走査接続線 6 1 - 2 にオン電圧が印加され、選択信号線 6 2 - 1 に再びオン電圧が印加される。これにより、走査信号線 X 5 にオン電圧が印加され、走査信号線 X 4 はオフ電圧とされる。この動作を、走査接続線 6 1 - 1 6 0 まで同様に繰り返すことにより、走査信号線 X 1 乃至 X 6 4 0 に順にオン電圧が印加され、走査がなされる。

【0060】

以上の動作は、走査信号線 X を 4 つの群に分割した時のものであるが、これを一般化し

50

、 n 個の群に分割したものについて述べると、選択信号として、 m 番目の群を選択する信号が与えられたときに、選択回路 6 は走査接続線 6 1 を m 番目の群に属する走査信号線 X に短絡し、選択解除回路 7 は選択解除信号線 7 1 を $m - 1$ 番目の群に属する走査信号線 X に短絡するものといえる。ただし、ここで m が 1 の場合には、 $m - 1$ が 0 となってしまうので、この場合は n 番目の群に属する走査信号線 X を選択する。

【0061】

図 6 は、アレイ基板 2 上に形成された選択回路 6 の一部分及びその周辺部の拡大平面図である。同図に示した各部材は、アレイ基板 2 の表面に公知の半導体製造プロセスを用いてゲート電極 6 3 3、ゲート絶縁膜 6 3 5、半導体層 6 3 4、ソース電極 6 3 1、ドレイン電極 6 3 2 等を積層することにより形成され、適宜互いに重なり合うように配置されるが、同図では、互いの位置関係を明らかとするため重なり合う部分についてもその外形を示している。

10

【0062】

図 6 に示された部分は、図 4 の選択回路 6 の上部であり、走査信号線 $X 1$ 乃至 $X 5$ が部分的に示されている。走査信号線 $X 1$ 乃至 $X 5$ の左端の部分は、櫛歯状の形状となっており、TFT 6 3 のドレイン電極 6 3 2（又はゲート電極）となっている。そして、ドレイン電極 6 3 2 と互い違いに組み合わせられるように（すなわち、インタリーブ状に）櫛歯状の形状のソース電極 6 3 1（又はドレイン電極）が配置される。ソース電極 6 3 1 とドレイン電極 6 3 2 が配置される領域の下層には、ゲート電極 6 3 3 が設けられている。なお、ソース電極 6 3 1 とドレイン電極 6 3 2 がそれぞれ櫛歯状の形状とされ、互い違いに組み合わせられるように配置されている理由は、ソース電極 6 3 1 とドレイン電極 6 3 2 が向き合う部分を長くし、両電極間の抵抗を低減するためである。

20

【0063】

また、走査信号線 $X 1$ 乃至 $X 4$ と接続される TFT 6 3 のソース電極 6 3 1 は一つにまとめられ、走査接続線 6 1 - 1 とスルーホールにより接続される。一方、走査信号線 $X 1$ と接続される TFT 6 3 のゲート電極 6 3 3 は選択信号線 6 2 - 1 にスルーホールにより接続され、走査信号線 $X 2$ 乃至 $X 4$ と接続される TFT 6 3 のゲート電極 6 3 3 はスルーホールによりそれぞれ選択信号線 6 2 - 2 乃至 6 2 - 4 と個別に接続される。走査信号線 $X 5$ 以降の構造については、TFT 6 3 のソース電極 6 3 1 が、走査接続線 6 1 - 2 以降のものに順に接続される他は同様である。

30

【0064】

図 7 は、図 6 の $V I I - V I I$ 線による液晶表示装置 1 の部分断面図である。アレイ基板 2 の前面には、選択信号線 6 2、走査接続線 6 1 及びゲート電極 6 3 3、半導体層 6 3 4、ソース電極 6 3 1 が適宜絶縁層を介して配置される。また、ゲート電極 6 3 3 と半導体層 6 3 4 間の絶縁層は、特にゲート絶縁膜 6 3 5 と呼ばれている。図示の断面図では、走査接続線 6 1 - 1 とソース電極 6 3 1 がスルーホールにより接続されている様子が示されている。さらに、アレイ基板 2 の前面には、保護絶縁膜、平坦化膜や配向膜等の適宜の機能膜 2 3 が設けられ、対向して配置されるカラーフィルタ基板 3 の背面に形成された機能膜 3 1 との間に液晶層 8 が保持される。また、液晶層 8 を封止するとともに、アレイ基板 2 とカラーフィルタ基板 3 とを接着するシール材 9 は、図示のように走査接続線 6 1 及び選択回路 6 と平面視において重なり合う位置に設けられる。この構造により、走査接続線 6 1 及び選択回路 6 を有効に活用し狭額縁化が達成される。

40

【0065】

図 8 は、図 6 の $V I I I - V I I I$ 線による液晶表示装置 1 の部分断面図である。図示の断面図では、選択信号線 6 2 - 4 とゲート電極 6 3 3 がスルーホールにより接続されている様子が示されている。

【0066】

ところで、図 7 及び図 8 に示した実施形態では、走査接続線 6 1 は同一層に形成され、隣接する走査接続線 6 1 同士はプロセスルールに従い、互いに必要な間隔をあけて配置されている。しかしながら、走査接続線 6 1 を異なる層に形成することでプロセスルールを

50

変更することなく、走査接続線 6 1 をより密に配置することが可能である。

【0067】

図 9 は、走査接続線 6 1 をより密に配置した変形例を示す液晶表示装置 1 の部分断面図である。同図は、図 7 と同じ位置の断面を示している。この変形例では、複数の走査接続線 6 1 を交互に異なる層に配置するとともに、平面視において、ある層において隣接する走査接続線 6 1（例えば、走査接続線 6 1-1 と 6 1-3）の間の隙間に他の層の走査接続線 6 1（例示の場合では、走査接続線 6 1-2）が配置されるようになされている。この構造では、限られた領域を有効に使用し、の走査接続線 6 1 を密に配置することで狭額縁化が達成される。

【0068】

図 10 は、走査接続線 6 1 をより密に配置した別の変形例を示す液晶表示装置 1 の部分断面図である。同図もまた、図 7 と同じ位置の断面を示している。この変形例では、複数の走査接続線 6 1 を交互に異なる層に配置するとともに、平面視において、ある層に配置される走査接続線 6 1（例えば、走査接続線 6 1-1）に対し、重なり合うように他の層の走査接続線 6 1（例示の場合では、走査接続線 6 1-2）が配置されるようになされている。この構造でも、限られた領域を有効に使用し、の走査接続線 6 1 を密に配置することで狭額縁化が達成される。

【0069】

なお、走査接続線 6 1、選択信号線 6 2 はその抵抗を小さいものとするため電気伝導度の大きい材質とすることが好ましく、本実施形態及びその変形例の例では銅やアルミ等の金属が用いられている。ここで、図 9 の変形例のように走査接続線 6 1 を配置すると、走査接続線 6 1 が配置されている領域において、アレイ基板 2 側からの光線は遮光性の走査接続線 6 1 により遮られ、カラーフィルタ基板 3 側に透過しない。これに対し、図 10 の変形例のように走査接続線 6 1 を配置すると、走査接続線 6 1 が配置されている領域において、隣接する走査接続線 6 1 同士の間には隙間があるため、アレイ基板 2 側からの光線の一部は遮光性の走査接続線 6 1 により遮られ、カラーフィルタ基板 3 側に透過する。このことを利用すると、例えば、シール材 9 に紫外線硬化性樹脂等の光硬化樹脂を用いることができ、アレイ基板 2 側から紫外線等の適宜の光線を照射することによりシール材 9 を硬化させることができる。

【0070】

図 11 は、本発明の別の実施形態に係る液晶表示装置 1 のアレイ基板 2 上に形成された回路の構成を示す図である。図 12 は、図 11 の選択回路 6 と選択解除回路 7 の回路図である。図 13 は、図 12 に示した走査接続線 6 1 及び選択信号線 6 2 に印加される信号を示すタイムチャートである。

【0071】

図 11 及び図 12 に示されるように、本実施形態に係る液晶表示装置 1 では、画像表示領域 5 の映像信号線 Y と平行な辺（図示の例では、左右の辺）の両方の側に、複数の選択回路 6 と複数の選択解除回路 7 とが交互に配置されている。複数の選択回路 6 と複数の選択解除回路 7 とは、相互に対向するように配置されている。

【0072】

本実施形態において、走査接続線 6 1 は左右 15 本ずつ設けられ、選択信号線 6 2 は左右 65 本ずつ設けられ、選択解除信号線 7 1 は左右 1 本ずつ設けられている。選択信号線 6 2 の CK0 ~ CK64 は、オン電圧が印加される順序を示している。また、選択回路 6 の各ブロックには 64 個の TFT63 が配置されており、1 本の走査接続線 6 1 には 64 本の走査信号線 X が対応付けられている。また、選択解除回路 7 の各ブロックには 64 個の TFT72 が配置されている。

【0073】

なお、選択信号線 6 2 の数は、以下に説明する理由により、選択回路 6 の各ブロックに含まれる TFT63 の数（すなわち、1 本の走査接続線 6 1 に対応付けられる走査信号線 X の数）及び選択解除回路 7 の各ブロックに含まれる TFT72 の数よりも 1 つ多い。

【0074】

図12に示されるように、選択回路6では、走査信号線X1に接続されるTF T63が選択信号線62のCK0に接続され、走査信号線X2に接続されるTF T63が選択信号線62のCK1に接続され、走査信号線X3に接続されるTF T63が選択信号線62のCK2に接続され、走査信号線X62に接続されるTF T63が選択信号線62のCK61に接続され、走査信号線X63に接続されるTF T63が選択信号線62のCK62に接続され、走査信号線X64に接続されるTF T63が選択信号線62のCK63に接続されている。そして、次の走査信号線X65に接続されるTF T63はまた選択信号線62のCK0に接続され、以下同様に繰り返す。すなわち、選択回路6では、選択信号線62のCK64に接続されるTF T63が存在しない。

10

【0075】

他方、選択解除回路7では、走査信号線X1に接続されるTF T72が選択信号線62のCK2に接続され、走査信号線X2に接続されるTF T72が選択信号線62のCK3に接続され、走査信号線X62に接続されるTF T72が選択信号線62のCK63に接続され、走査信号線X63に接続されるTF T72が選択信号線62のCK64に接続され、走査信号線X64に接続されるTF T72が選択信号線62のCK0に接続されている。そして、次の走査信号線X65に接続されるTF T72はまた選択信号線62のCK2に接続され、以下同様に繰り返す。すなわち、選択解除回路7では、選択信号線62のCK1に接続されるTF T72が存在しない。

20

【0076】

図13は、走査接続線61に印加される信号と、選択信号線62に印加される信号と、映像信号線Yに印加される信号との関係を示すタイムチャートである。横軸は時間を表しており、縦軸は電圧を表している。同図では、1本の走査接続線61にオン電圧が印加される期間、すなわち1本の走査接続線61に対応する全ての走査信号線Xを走査する期間を示している。

【0077】

本実施形態において、選択信号線62は65本あり、選択信号線62のCK0～CK64のそれぞれにオン電圧が順次印加される。選択信号線62のCK0～CK64のそれぞれにオン電圧が印加される期間を1Hとすると、走査接続線61にオン電圧が印加される期間は65Hである。

30

【0078】

また、走査接続線61に対応する64本の走査信号線Xに接続された各々の画素のTF T51（図3参照）には、映像信号線Yを介して階調値に対応する電圧d1～d64が順次印加される。各々の電圧d1～d64が印加される期間は1Hであり、電圧d1～d64が印加される合計の期間は64Hである。

【0079】

走査接続線61にオン電圧が印加される開始タイミング、及び選択信号線62のCK0にオン電圧が印加される開始タイミングは、映像信号線Yに電圧d1が印加される開始タイミングよりも1Hだけ早くなっている。このため、選択信号線62のCK1～CK64に印加されるオン電圧と、映像信号線Yに印加される電圧d1～d64と、は番号が揃うように配列している。

40

【0080】

図12を参照しつつ走査信号線X1について説明すると、まず、選択信号線62のCK0にオン電圧が印加されると、選択回路6において走査信号線X1に接続されたTF T63がオンとなり、その結果、走査信号線X1に接続された画素中のTF T51（図3参照）がオンとなる。次に、選択信号線62のCK1にオン電圧が印加される間、映像信号線Yを介して当該TF T51に電圧d1が印加される。その後、選択信号線62のCK2にオン電圧が印加されると、選択解除回路7において走査信号線X1に接続されたTF T72がオンとなり、その結果、走査信号線X1は選択解除信号線71に短絡される。

【0081】

50

走査信号線 X 2 以降も同様であり、走査信号線 X 2 について説明すると、まず、選択信号線 6 2 の C K 1 にオン電圧が印加されると、選択回路 6 において走査信号線 X 2 に接続された T F T 6 3 がオンとなり、その結果、走査信号線 X 2 に接続された画素中の T F T 5 1 がオンとなる。次に、選択信号線 6 2 の C K 2 にオン電圧が印加される間、映像信号線 Y を介して当該 T F T 5 1 に電圧 d 2 が印加される。その後、選択信号線 6 2 の C K 3 にオン電圧が印加されると、選択解除回路 7 において走査信号線 X 2 に接続された T F T 7 2 がオンとなり、その結果、走査信号線 X 2 は選択解除信号線 7 1 に短絡される。

【0082】

更に、走査信号線 X 6 4 について説明すると、まず、選択信号線 6 2 の C K 6 3 にオン電圧が印加されると、選択回路 6 において走査信号線 X 6 4 に接続された T F T 6 3 がオンとなり、その結果、走査信号線 X 6 4 に接続された画素中の T F T 5 1 がオンとなる。次に、選択信号線 6 2 の C K 6 4 にオン電圧が印加される間、映像信号線 Y を介して当該 T F T 5 1 に電圧 d 6 4 が印加される。その後、選択信号線 6 2 の C K 0 にオン電圧が印加されると、選択解除回路 7 において走査信号線 X 6 4 に接続された T F T 7 2 がオンとなり、その結果、走査信号線 X 6 4 は選択解除信号線 7 1 に短絡される。

【0083】

より一般的に説明すると、選択回路 6 において走査信号線 X n に接続された T F T 6 3 がオンとなって、走査信号線 X n に接続された画素中の T F T 5 1 がオンとなるタイミングは、映像信号線 Y を介して当該 T F T 5 1 に電圧 d n が印加されるタイミングよりも 1 H 前である。すなわち、当該 T F T 5 1 がオンとなる期間は、上記図 4 に示される実施形態と比較して 2 倍の 2 H となる。これによると、画像表示領域 5 の高精細化に伴い、選択信号線 6 2 のそれぞれにオン電圧が印加される期間 (1 H) が短くなったとしても、画素充電時間を十分に確保することが可能である。

【0084】

図 1 4 は、アレイ基板 2 上に形成された選択回路 6 の一部分及びその周辺部を概略的に表す平面図である。図 1 5 は、図 1 4 の要部拡大図である。図 1 6 は、図 1 5 の X V I - X V I 線による部分断面図である。図 1 4 において、W F は額縁領域を表しており、S L はシール領域を表している。

【0085】

本実施形態において、選択回路 6 と選択信号線 6 2 とは平面視において重複している。具体的には、画像表示領域 5 の映像信号線 Y と平行な方向に延びる複数の選択信号線 6 2 が、同方向に並列する複数の T F T 6 3 と平面視において重複している。選択信号線 6 2 は T F T 6 3 の上方に配置されており、選択信号線 6 2 と T F T 6 3 との間には、保護膜 6 5 2 と有機絶縁膜 6 5 4 とが介在している。また、選択信号線 6 2 は、保護膜 6 5 6 によって覆われている。

【0086】

保護膜 6 5 2, 6 5 6 は、ゲート絶縁膜 6 3 5 と同様に、シリコンナイトライド (S i N₄) 等からなる透明絶縁膜である。有機絶縁膜 6 5 4 は、アクリル樹脂等の有機材料からなる透明絶縁膜である。有機絶縁膜 6 5 4 は、保護膜 6 5 2, 6 5 6 又はゲート絶縁膜 6 3 5 よりも厚く、誘電率が低い。このため、T F T 6 3 のソース電極 6 3 1・ドレイン電極 6 3 2 と、選択信号線 6 2 との間の寄生容量を低減することが可能である。

【0087】

選択信号線 6 2 と T F T 6 3 との対応する組は、有機絶縁膜 6 5 4 等に形成されたホールを通じて互いに接続されている。具体的には、有機絶縁膜 6 5 4、保護膜 6 5 2 及びゲート絶縁膜 6 3 5 には、底に T F T 6 3 のゲート電極 6 3 3 に通じるホールが形成されており、当該ホール内に形成されたビア導体 6 2 3 を介して選択信号線 6 2 が T F T 6 3 のゲート電極 6 3 3 に接続されている。また、T F T 6 3 の半導体層 6 3 4 は、ビア導体 6 2 3 及びその近傍を避けるように配置されている。

【0088】

このように選択信号線 6 2 と T F T 6 3 とが平面視において重複することで、上記図 6

10

20

30

40

50

に示される実施形態よりも更なる狭額縁化が達成される。

【0089】

図17は、走査接続線61の変形例を概略的に示す図である。本実施形態において、走査接続線61-1~61-15は、画像表示領域5の映像信号線Yと平行な方向で互いに位置が異なる複数の選択回路6にそれぞれ接続されている。このため、走査信号駆動回路211から各々の選択回路6まで至る各々の走査接続線61-1~61-15の配線長は互いに異なっている。このように配線長が異なると、各々の走査接続線61-1~61-15の抵抗の差が過大となって、画像表示領域5の走査信号駆動回路211に相対的に近い部分と遠い部分とで表示特性が異なるおそれがある。

【0090】

そこで、本変形例では、走査信号駆動回路211から相対的に遠い走査信号線Xに接続される走査接続線61の幅を、走査信号駆動回路211に相対的に近い走査信号線Xに接続される走査接続線61の幅よりも大きくしている。これにより、走査接続線61-1~61-15の抵抗の差を低減して、表示特性の均質化を図ることが可能である。

【0091】

具体的には、走査接続線61-1~61-15の幅を、接続対象となる選択回路6が走査信号駆動回路211から離れるに従って徐々に太くしている。すなわち、走査信号駆動回路211に最も近い選択回路6に接続される走査接続線61-1から、走査信号駆動回路211から最も遠い選択回路6に接続される走査接続線61-15へ番号が増加するに従って、走査接続線61-1~61-15の幅を徐々に太くしている。これに限らず、走査接続線61-1~61-15の幅を段階的に太くしてもよい。

【0092】

図18は、逆電圧を印加する時期を説明するための図である。選択回路6に含まれるTF T63及び選択解除回路7に含まれるTF T72には、例えばアモルファスシリコンが用いられており、これらTF T63、72は、画素中のTF T51（図3参照）と比較すると使用頻度が高い。このため、液晶表示装置1の使用期間（画像表示領域5に画像を表示させる表示期間）が累積するのに伴い、TF T63、72中のアモルファスシリコンが劣化して、TF T63、72のしきい電圧が徐々に増加するおそれがある。

【0093】

そこで、本変形例における走査信号駆動回路211（逆電圧印加回路の一例）は、画像表示領域に画像を表示しない非表示期間中に、TF T63、72のゲート電極に選択信号とは逆の極性の電圧を印加する。すなわち、表示期間中にTF T63、72のゲート電極に選択信号線62を介して正のオン電圧が印加される場合、走査信号駆動回路211は、非表示期間中にTF T63、72のゲート電極に負の電圧を印加する。これにより、TF T63、72のしきい電圧の増加を抑制して、液晶表示装置1の長寿命化を図ることが可能である。

【0094】

具体的には、逆電圧の印可は、非表示期間のうち表示期間の直前又は直後に行われる。すなわち、表示期間の前後には、画像表示装置1の起動・停止のための起動シーケンスと停止シーケンスとが実行されることから、起動シーケンス及び停止シーケンスの少なくとも一方の期間を利用して逆電圧の印可が行われる。

【0095】

例えば、逆電圧の印可は、全ての選択信号線62に負の電圧（例えば-6V）を印可し、全ての走査接続線61に正の電圧（例えば18V）を印可することで、TF T63のゲート／ソース間に上記オン電圧よりも絶対値が大きい負の電圧（例えば-24V）を印可し、その状態を0.1~数秒程度継続することによって行われる。

【0096】

図19は、本発明の別の実施形態に係る液晶表示装置1のアレイ基板2上に形成された回路の構成を示す図である。図20は、図19に示した選択回路6の回路図である。

【0097】

図19及び図20に示されるように、本実施形態に係る液晶表示装置1では、画像表示領域5の映像信号線Yと平行な辺（図示の例では、左右の辺）の両方の側に、複数の選択回路6が相互に対向するように配置されている。本実施形態では、上述した実施形態とは異なり、選択回路6の各々のブロックには、複数の走査接続線61が分岐して引き込まれており、TF T 63を介して走査信号線Xに接続されている。また、これらの走査接続線61に接続されるTF T 63は、複数の選択信号線62の1つに共通して接続されている。なお、本実施形態では、選択解除回路7は設けられない。

【0098】

本実施形態では、走査接続線61は左右30本ずつ設けられ、選択信号線62は左右64本ずつ設けられている。また、選択回路6は、選択信号線62と同数で、左右64個ずつ設けられている。走査接続線61のVGL1～VGL30、VGR1～VGR30の番号は、パルス信号を送送する順序を示している。選択信号線62のCKL1～CKL64、CKR1～CKR64の番号は、選択信号を送送する順序を示している。

10

【0099】

画像表示領域5の左側の辺に設けられた選択回路6について説明すると、走査接続線61のVGL1～VGL30は、上側から1番目の選択回路6に引き込まれて、選択信号線62のCKL1に接続されたTF T 63を介して走査信号線X1～X30に接続されている。また、走査接続線61のVGL1～VGL30は、2番目の選択回路6にも引き込まれて、選択信号線62のCKL2に接続されたTF T 63を介して走査信号線X41～X60に接続されている。以下同様に、64番目の選択回路6まで繰り返す。

20

【0100】

また、画像表示領域5の右側の辺に設けられた選択回路6についても同様であり、走査接続線61のVGR1～VGR30は、上側から1番目の選択回路6に引き込まれて、選択信号線62のCKR1に接続されたTF T 63を介して走査信号線X1～X30に接続されている。また、走査接続線61のVGR1～VGR30は、2番目の選択回路6にも引き込まれて、選択信号線62のCKR2に接続されたTF T 63を介して走査信号線X41～X60に接続されている。以下同様に、64番目の選択回路6まで繰り返す。

【0101】

図21は、図19及び図20に示した走査接続線61及び選択信号線62に印加される信号を示すタイムチャートである。同図では、左側に設けられた選択信号線62（CKL1～CKL64）及び走査接続線61（VGL1～VGL30）が利用される場合について図示するが、右側に設けられた選択信号線62（CKR1～CKR64）及び走査接続線61（VGR1～VGR30）が利用される場合についても同様である。

30

【0102】

走査信号駆動回路211は、選択信号線62（CKL1～CKL64）の1つにオン電圧を印加する期間中に、走査接続線61（VGL1～VGL30）に対してパルス信号を順番に出力する。

【0103】

具体的には、走査信号駆動回路211は、上側から1番目の選択回路6に対応する選択信号線62のCKL1にオン電圧を印加する期間中に、走査接続線61のVGL1～VGL30に対してパルス信号を順番に出力する。これにより、走査信号線X1～X30にパルス信号が順番に入力される。また、走査信号駆動回路211は、2番目の選択回路6に対応する選択信号線62のCKL2にオン電圧を印加する期間中に、走査接続線61のVGL1～VGL30に対してパルス信号を順番に出力する。これにより、走査信号線X31～X60にパルス信号が順番に入力される。以下同様に、64番目の選択回路6まで繰り返す。

40

【0104】

ところで、アモルファスシリコンを含むTF Tのゲートに印加される電圧は一般に比較的高く、本実施形態の液晶表示装置1においても、TF T 63のゲートに印加される電圧（例えば28V）は、走査信号線Xに入力されるパルス信号の電圧（例えば16V）より

50

も高い。このため、本実施形態のように選択信号線 6 2 の 1 つにオン電圧を印加する期間中に走査接続線 6 1 に対してパルス信号を順番に出力することで、選択信号線 6 2 に供給する比較的高いオン電圧を伴う選択信号の周波数を、他の実施形態と比較して低減することが可能である。その結果、本実施形態の液晶表示装置 1 では、他の実施形態と比較して消費電力を抑制することが可能である。

【0105】

なお、1 本の走査信号線 X が走査される 1 走査期間を 1 H とするとき、走査接続線 6 1 の VGL 1 ~ VGL 30 に対して順番に出力されるパルス信号のパルス幅（期間）は 2 H とされており、走査接続線 6 1 にオン電圧が印加される期間は 3 1 H とされている。このように設定されている理由は、上記図 1 2 及び図 1 3 でも説明したように、走査信号線 X_n に接続された画素中の TFT 5 1 がオンとなるタイミングを、映像信号線 Y を介して当該 TFT 5 1 に電圧 d_n が印加されるタイミングよりも 1 H 前にするためである。これにより、画像表示領域 5 の高精細化に伴い、1 走査期間（1 H）が短くなったとしても、画素充電時間を十分に確保することが可能である。

10

【0106】

図 1 9 及び図 2 0 に戻り、本実施形態では、走査信号線 X の左端部には左側に設けられた走査接続線 6 1（VGL 1 ~ VGL 30）が TFT 6 3 を介して接続されており、走査信号線 X の右端部には右側に設けられた走査接続線 6 1（VGR 1 ~ VGR 30）が TFT 6 3 を介して接続されており、左右どちらの側からもパルス信号の入力が可能となっている。このため、左右両側に設けられた選択回路 6 のうち、片方をパルス信号の入力に利用して、他方を休止させるといった択一的な利用態様が可能である。

20

【0107】

図 2 2 は、そのような択一的な利用態様を説明するタイムチャートである。図中の A は駆動期間を表しており、R は休止期間を表している。本実施形態では、左右両側に設けられた選択回路 6 のパルス信号の入力に利用される側が、一定期間 T ごとに切り替えられている。休止期間 R では、休止対象の選択回路 6 に接続されている選択信号線 6 2 に選択信号が供給されない、すなわちオン電圧が印加されない。併せて、休止対象の選択回路 6 に接続されている走査接続線 6 1 にパルス信号が供給されなくてもよい。

【0108】

また、図中の CS は逆電圧印加期間を表している。逆電圧印加期間 CS は、休止期間 R に相当する箇所（すなわち、相手方が駆動期間 A である箇所）の一部に、休止期間 R の代わりに設けられる。逆電圧印加期間の発生頻度は、例えば休止期間 R が 1 0 0 0 回当たりに 1 回程度とされる。また、切り替え期間 T は、例えば 0. 1 ~ 数秒程度である。

30

【0109】

逆電圧印加期間 CS では、上記図 1 8 でも説明したように、TFT 6 3 のゲート電極に選択信号とは逆の極性の電圧が印加される。すなわち、駆動期間 A において TFT 6 3 のゲート電極に選択信号線 6 2 を介して正のオン電圧が印加される場合、走査信号駆動回路 2 1 1 は、逆電圧印加期間 CS に TFT 6 3 のゲート電極に負の電圧を印加する。これにより、TFT 6 3 のしきい電圧の増加を抑制して、液晶表示装置 1 の長寿命化を図ることが可能である。

40

【0110】

例えば、逆電圧印加期間 CS では、対象となる全ての選択信号線 6 2 に負の電圧（例えば -6 V）が印可され、全ての走査接続線 6 1 に正の電圧（例えば 18 V）が印可されることで、TFT 6 3 のゲート／ソース間に上記オン電圧よりも絶対値が大きい負の電圧（例えば -24 V）が印可される。

【0111】

以上に、左右両側に設けられた選択回路 6 の択一的な利用態様について説明したが、これに限らず、左右両側に設けられた選択回路 6 の両方をパルス信号の入力に利用してもよい。この場合、選択回路 6 に含まれる TFT 6 3 の小型化が可能であるため、液晶表示装置 1 の狭額縁化を期待できる。なお、選択回路 6 は左右片側のみに設けられてもよい。

50

【0112】

図23は、アレイ基板2上に形成された選択回路6の一部分及びその周辺部を概略的に表す平面図である。図24は、図23のXXIV-XXIV線による部分断面図である。図25は、図23のXXV-XXV線による部分断面図である。本実施形態における選択回路6の基本的な構成は、上記図6～図8に示した構成と同様である。

【0113】

本実施形態では、アレイ基板2とゲート絶縁膜635の間に配置される下層金属膜（スタート信号線62、ゲート電極633、走査信号線Xなど）と、ゲート絶縁膜635と保護膜652の間に配置される上層金属膜（クロック信号線61、ソース電極631、ドレイン電極632など）とは、保護膜652上に形成される接続導体639によって相互に接続されている。接続導体639は、保護膜652とゲート絶縁膜635を貫通するホールを通じて下層金属膜に接続されており、また、保護膜652を貫通するホールを通じて上層金属膜に接続されている。接続導体639は、例えばITO（酸化インジウムスズ）からなる。

10

【0114】

また、ゲート絶縁膜635と保護膜652の間に配置されるクロック信号線61とソース電極631とは、アレイ基板2とゲート絶縁膜635の間に配置される迂回配線638と、その両端部に設けられる接続導体639と、を経由して相互に接続されている。

【0115】

ところで、選択回路6、クロック信号線61、スタート信号線62及び選択回路6などの、画像表示領域5の外側に配置される構成は、アレイ基板2の製造工程の中で画像表示領域5の内側に配置される構成と一緒に形成される。例えば、選択回路6のTFT63は、画像表示領域5のTFT51（図3を参照）と一緒に形成される。また、接続導体639は、画像表示領域5の画素に設けられる画素電極又は共通電極と一緒に形成される。

20

【0116】

このように、画素電極又は共通電極と一緒に形成され、保護膜652上に配置される接続導体639によって下層金属膜と上層金属膜とを相互に接続することにより、アレイ基板2の製造工程に新たに工程を追加することなく、接続導体639を形成することが可能である。すなわち、ゲート絶縁膜635のみを通じて下層金属膜と上層金属膜とを相互に接続しようとする場合、ゲート絶縁膜635を形成してから保護膜652を形成するまでの間に、ゲート絶縁膜635にホールを形成する工程を追加する必要があるが、本実施形態のように接続導体639を画素電極又は共通電極と一緒に形成することで、新たに工程を追加する必要がない。

30

【0117】

なお、以上説明した各実施形態において化体された具体的な構成は、本発明を説明する上で例示されたものであり、本発明の技術的範囲をかかるとは限定するものではない。当業者は、上記各実施形態において開示された内容を適宜変形乃至最適化することができ、例えば、各部材の配置位置、数、形状等は必要に応じ任意に変更してよい。


【符号の説明】

【0118】


1 液晶表示装置、2 アレイ基板、3 カラーフィルタ基板、4 偏光フィルム、5 画像形成領域、6 選択回路、7 選択解除回路、8 液晶層、9 シール材、21 ドライバIC、22 接続端子、23 機能膜、31 機能膜、51 TFT、52 画素電極、53 共通電極、61 走査接続線、62 選択信号線、63 TFT、71 選択解除信号線、72 TFT、211 走査信号駆動回路、212 映像信号駆動回路、631 ソース電極、632 ドレイン電極、633 ゲート電極、634 半導体層、635 ゲート絶縁膜。

40


【図 1 A】




【図 1 B】





【図 2】





【図 3】




【図 5】




【图 7】




【図 8】




【図 9】




【図 10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 16】




【図 17】




【図 18】




【図 19】




【図 20】




【図 21】




【図 22】




【図 23】



【図 2 4】



【図 2 5】



フロントページの続き

(51)Int.Cl.	F I		
	G 0 9 G	3/20	6 1 2 J
	G 0 9 G	3/20	6 2 1 E
	G 0 9 G	3/20	6 7 0 K
	G 0 9 G	3/20	6 1 2 G
	G 0 9 G	3/20	6 2 2 G
	G 0 9 G	3/20	6 1 2 A

(56)参考文献 特開2010-250134 (JP, A)
特開2004-258245 (JP, A)
特開平06-347753 (JP, A)
特開2008-197643 (JP, A)
特開2007-072463 (JP, A)
特開2010-015050 (JP, A)
特開2002-169518 (JP, A)
特表2006-516049 (JP, A)
特開2002-108310 (JP, A)
特開2007-279590 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G 0 9 G	3 / 3 6
G 0 2 F	1 / 1 3 3
G 0 2 F	1 / 1 3 6 8
G 0 9 G	3 / 2 0

专利名称(译)	液晶表示装置		
公开(公告)号	JP6117197B2	公开(公告)日	2017-04-19
申请号	JP2014518233	申请日	2013-03-14
申请(专利权)人(译)	松下液晶显示器有限公司		
当前申请(专利权)人(译)	松下液晶显示器有限公司		
[标]发明人	河内玄士朗 喜田和夫		
发明人	河内 玄士朗 喜田 和夫		
IPC分类号	G09G3/36 G02F1/1368 G02F1/133 G09G3/20		
FI分类号	G09G3/36 G02F1/1368 G02F1/133.550 G09G3/20.621.M G09G3/20.680.G G09G3/20.612.J G09G3/20.621.E G09G3/20.670.K G09G3/20.612.G G09G3/20.622.G G09G3/20.612.A		
审查员(译)	齐藤敦		
优先权	2012121406 2012-05-28 JP		
其他公开文献	JPWO2013179537A1		
外部链接	Espacenet		

摘要(译)

在保持液晶显示装置的分辨率的同时实现窄边界。扫描信号线，设置在多条扫描信号线的至少一侧;图像显示区域，具有由多条视频信号线限定的多个像素;以及一侧，与图像显示区域的扫描信号线平行;多条扫描连接线设置在图像显示区域的与视频信号线平行的一侧的至少一侧，并连接扫描电路和扫描信号线，设置选择电路，使其插入连接线和扫描信号线之间，并根据选择信号选择性地将多条扫描信号线之一短路到一条扫描连接线;选择信号线连接到选择电路并将选择信号发送到连接电路。

(19) 日本国特許庁 (JP)		(12) 特 許 公 報 (B2)	(11) 特許番号 特許第6117197号 (P6117197)
(45) 発行日 平成29年4月19日 (2017. 4. 19)		(24) 登録日 平成29年3月31日 (2017. 3. 31)	
(51) Int. Cl.		F I	
G09G 3/36 (2006.01)		G09G 3/36	
G02F 1/1368 (2006.01)		G02F 1/1368	
G02F 1/133 (2006.01)		G02F 1/133 550	
G09G 3/20 (2006.01)		G09G 3/20 621M	
		G09G 3/20 680G	
		請求項の数 18 (全 27 頁) 最終頁に続く	
(21) 出願番号	特願2014-518233 (P2014-518233)	(73) 特許権者	506087819 パナソニック液晶ディスプレイ株式会社 兵庫県姫路市飾磨区委鹿日田町1-6
(86) (22) 出願日	平成25年3月14日 (2013. 3. 14)	(74) 代理人	110000154 特許業務法人はるか国際特許事務所
(86) 国際出願番号	PCT/JP2013/001727	(72) 発明者	河内 玄士朗 兵庫県姫路市飾磨区委鹿日田町1-6 パナソニック液晶ディスプレイ株式会社内
(87) 国際公開番号	W02013/179537	(72) 発明者	喜田 和夫 兵庫県姫路市飾磨区委鹿日田町1-6 パナソニック液晶ディスプレイ株式会社内
(87) 国際公開日	平成25年12月5日 (2013. 12. 5)	審査官 斎藤 厚志	
審査請求日	平成27年12月15日 (2015. 12. 15)	最終頁に続く	
(31) 優先権主張番号	特願2012-121406 (P2012-121406)		
(32) 優先日	平成24年5月28日 (2012. 5. 28)		
(33) 優先権主張国	日本国 (JP)		

(54) 【発明の名称】 液晶表示装置