

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5939790号
(P5939790)

(45) 発行日 平成28年6月22日 (2016. 6. 22)

(24) 登録日 平成28年5月27日 (2016. 5. 27)

(51) Int. Cl.

F I

GO 2 F 1/1343 (2006. 01)

GO 2 F 1/1343

GO 2 F 1/1368 (2006. 01)

GO 2 F 1/1368

請求項の数 19 (全 23 頁)

(21) 出願番号 特願2011-280408 (P2011-280408)
 (22) 出願日 平成23年12月21日 (2011. 12. 21)
 (65) 公開番号 特開2012-159831 (P2012-159831A)
 (43) 公開日 平成24年8月23日 (2012. 8. 23)
 審査請求日 平成26年12月18日 (2014. 12. 18)
 (31) 優先権主張番号 10-2011-0008627
 (32) 優先日 平成23年1月28日 (2011. 1. 28)
 (33) 優先権主張国 韓国 (KR)

(73) 特許権者 512187343
 三星ディスプレイ株式会社
 Samsung Display Co.,
 Ltd.
 大韓民国京畿道龍仁市器興区三星路 1
 (74) 代理人 100121382
 弁理士 山下 託嗣
 (72) 発明者 鄭 美 恵
 大韓民国京畿道水原市長安区亭子洞大林進
 興アパート 824 棟 1402 号
 (72) 発明者 崔 國 鉉
 大韓民国ソウル市衿川区始興4洞京南アパ
 ート 101 棟 505 号

最終頁に続く

(54) 【発明の名称】 液晶表示装置

(57) 【特許請求の範囲】

【請求項 1】

互いに対向する第 1 基板および第 2 基板と、
 前記第 1 および第 2 基板の間に介在しており、液晶分子を含む液晶層と、
 前記第 1 基板の上に形成されており、ゲート信号を伝達するゲート線と、
 前記第 1 基板の上に形成されており、データ電圧を伝達する複数のデータ線と、
 前記第 1 基板の上に形成されており、第 1 電圧を伝達する電圧伝達線と、
 前記第 1 基板の上に配置されており、互いに分離されている第 1 画素電極および第 2 画
 素電極を含む複数の画素とを含み、

前記第 1 画素電極および前記第 2 画素電極の 1 つは、前記データ線を介してデータ電圧
 が印加され、前記第 1 画素電極および前記第 2 画素電極の残りの 1 つは、前記電圧伝達線
 を介して第 1 電圧が印加され、

前記第 1 画素電極および前記第 2 画素電極は、幹部と、前記幹部から延びた複数の枝電
 極とを含み、前記第 1 画素電極の枝電極と前記第 2 画素電極の枝電極は交互に配置されて
 おり、

前記複数の画素は、第 1 画素と、第 2 画素とを含み、

前記複数のデータ線のうちの 1 つのデータ線は、前記第 1 画素と前記第 2 画素との間に
 配置され、

前記第 1 画素の前記第 1 画素電極および前記第 2 画素電極の前記幹部は、前記第 1 画素
 と前記第 2 画素との間に配置される前記データ線と重畳する第 1 部分を含み、

10

20

前記第 2 画素の前記第 1 画素電極および前記第 2 画素電極の前記幹部は、前記第 1 画素と前記第 2 画素との間に配置される前記データ線と重畳する第 2 部分を含み、

前記第 1 部分と前記第 2 部分は、前記データ電圧が印加され、前記第 1 画素と前記第 2 画素との間に配置される前記データ線を基準として互いに対向するように配置されていることを特徴とする液晶表示装置。

【請求項 2】

前記第 1 画素の前記第 1 画素電極および前記第 2 画素電極の前記幹部は、前記第 1 画素と前記第 2 画素との間に配置される前記データ線と重畳する第 3 部分を含み、

前記第 2 画素の前記第 1 画素電極および前記第 2 画素電極の前記幹部は、前記第 1 画素と前記第 2 画素との間に配置される前記データ線と重畳する第 4 部分を含み、

前記第 3 部分と前記第 4 部分は、前記第 1 電圧が印加され、前記第 1 画素と前記第 2 画素との間に配置される前記データ線を基準として互いに対向するように配置されていることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 3】

前記第 1 画素電極および前記第 2 画素電極の前記幹部は、前記電圧伝達線の少なくとも一部と重畳することを特徴とする請求項 1 または 2 に記載の液晶表示装置。

【請求項 4】

前記電圧伝達線の面積の少なくとも $2/3$ 以上を、前記第 1 画素電極および前記第 2 画素電極の前記幹部が覆っていることを特徴とする請求項 3 に記載の液晶表示装置。

【請求項 5】

前記電圧伝達線は、前記複数の画素のうち、3 つの画素ごとに 1 つずつ配置されることを特徴とする請求項 4 に記載の液晶表示装置。

【請求項 6】

前記第 1 画素電極および前記第 2 画素電極は、互いに隣接する前記第 1 画素電極の枝部と前記第 2 画素電極の枝部との間の間隔が、第 1 間隔である第 1 領域と、前記第 1 画素電極の枝部と前記第 2 画素電極の枝部との間の間隔が、第 2 間隔である第 2 領域とを有し、
前記第 1 間隔は、前記第 2 間隔より広く、

前記第 1 領域は、画素領域の周縁において、前記第 1 画素電極および前記第 2 画素電極の前記幹部が配置されていない領域を含むことを特徴とする請求項 1 または 5 に記載の液晶表示装置。

【請求項 7】

前記液晶層は、垂直配向していることを特徴とする請求項 6 に記載の液晶表示装置。

【請求項 8】

前記第 1 画素電極と前記第 2 画素電極は、互いに異なる極性の電圧が印加されることを特徴とする請求項 7 に記載の液晶表示装置。

【請求項 9】

互いに隣接する前記第 1 画素電極の枝部と前記第 2 画素電極の枝部との間の間隔が、前記第 1 間隔より広い第 3 間隔を有する拡張部をさらに含むことを特徴とする請求項 8 に記載の液晶表示装置。

【請求項 10】

前記液晶層は、垂直配向していることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 11】

前記第 1 画素電極と前記第 2 画素電極は、互いに異なる極性の電圧が印加されることを特徴とする請求項 10 に記載の液晶表示装置。

【請求項 12】

前記第 1 画素電極および前記第 2 画素電極は、

互いに隣接する前記第 1 画素電極の枝部と前記第 2 画素電極の枝部との間の間隔が、第 1 間隔である第 1 領域と、

前記第 1 画素電極の枝部と前記第 2 画素電極の枝部との間の間隔が、前記第 1 間隔より広い第 2 間隔である第 2 領域と、

10

20

30

40

50

互いに隣接する前記第 1 画素電極の枝部と前記第 2 画素電極の枝部との間の間隔が、前記第 1 間隔より広い第 3 間隔を有する拡張部とをさらに含むことを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 1 3】

前記第 1 画素電極および前記第 2 画素電極は、

互いに隣接する前記第 1 画素電極の枝部と前記第 2 画素電極の枝部との間の間隔が、第 1 間隔である第 1 領域と、

前記第 1 画素電極の枝部と前記第 2 画素電極の枝部との間の間隔が、前記第 1 間隔より広い第 2 間隔である第 2 領域と、

互いに隣接する前記第 1 画素電極の枝部と前記第 2 画素電極の枝部との間の間隔が、前記第 1 間隔より広い第 3 間隔を有する拡張部とをさらに含むことを特徴とする請求項 1 に記載の液晶表示装置。

10

【請求項 1 4】

前記第 1 電圧の極性は、フレームごとに変化することを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 1 5】

前記複数の画素は、前記第 2 画素に隣接する第 3 画素をさらに含み、

前記第 1 画素、前記第 2 画素、前記第 3 画素の各々は、第 1 薄膜トランジスタおよび第 2 薄膜トランジスタ、そして、第 1 コンタクトホールおよび第 2 コンタクトホールを有し、

20

前記第 1 画素、前記第 2 画素、前記第 3 画素の前記第 1 画素電極は、前記第 1 コンタクトホールを介して前記第 1 薄膜トランジスタに接続され、

前記第 1 画素および前記第 3 画素の前記第 1 コンタクトホールは、前記第 1 薄膜トランジスタの第 1 側面に配置され、前記第 2 画素の前記第 1 コンタクトホールは、前記第 1 薄膜トランジスタの前記第 1 側面の反対面である第 2 側面に配置されることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 1 6】

前記第 1 画素、前記第 2 画素、前記第 3 画素の前記第 2 画素電極は、前記第 2 コンタクトホールを介して前記第 2 薄膜トランジスタに接続され、

前記第 1 画素および前記第 3 画素の前記第 2 コンタクトホールは、前記第 2 薄膜トランジスタの第 1 側面に配置され、前記第 2 画素の前記第 2 コンタクトホールは、前記第 1 薄膜トランジスタの前記第 1 側面の反対面である第 2 側面に配置されることを特徴とする請求項 1 5 に記載の液晶表示装置。

30

【請求項 1 7】

前記第 1 コンタクトホールは、前記第 1 薄膜トランジスタの第 1 ドレイン電極の上に配置されることを特徴とする請求項 1 5 に記載の液晶表示装置。

【請求項 1 8】

前記第 2 コンタクトホールは、前記第 2 薄膜トランジスタの第 2 ドレイン電極の上に配置されることを特徴とする請求項 1 7 に記載の液晶表示装置。

【請求項 1 9】

前記第 1 ドレイン電極および前記第 2 ドレイン電極の少なくとも 1 つは、ストレージ電極と重畳してストレージキャパシタをなすことを特徴とする請求項 1 8 に記載の液晶表示装置。

40

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置に関する。

【背景技術】

【0002】

50

液晶表示装置は、現在最も幅広く使用されている平板表示装置の一つであって、画素電極や共通電極などの電場生成電極が形成されている２枚の表示板と、その間に挿入されている液晶層とからなり、電場生成電極に電圧を印加して液晶層に電場を生成し、これによって液晶層の液晶分子の配向を決定し、入射光の偏光を制御することによって映像を表示する。

【０００３】

液晶表示装置の表示品質を向上させるために、高いコントラスト比（*contrast ratio*）や、優れた広視野角、速い応答速度を有することができる液晶表示装置を実現することが必要である。

【０００４】

また、液晶表示装置の開口率を高めるために、画素電極を信号線と重畳するように形成する場合、信号線と画素電極との間の寄生容量（*parasitic capacitance*）が増加し、クロストークによって画面の表示品質が低下することがある。

【発明の概要】

【発明が解決しようとする課題】

【０００５】

本発明が解決しようとする技術的課題は、液晶表示装置の高いコントラスト比と広視野角を同時に確保することができ、液晶分子の応答速度を速くすることができ、高い開口率を有すると共に、信号線と画素電極との間の寄生容量の増加によって発生するクロストーク不良を防止することにより、良い表示特性を示すことができる液晶表示装置を提供することにある。

【課題を解決するための手段】

【０００６】

本発明の一実施形態にかかる液晶表示装置は、互いに対向する第１基板および第２基板と、前記第１および第２基板の間に介在しており、液晶分子を含む液晶層と、前記第１基板の上に形成されており、ゲート信号を伝達するゲート線と、前記第１基板の上に形成されており、第１電圧を印加するデータ線と、前記第１基板の上に形成されており、第２電圧を伝達する電圧伝達線と、前記第１基板の上に配置されており、互いに分離されている第１画素電極および第２画素電極とを含み、前記第１画素電極および前記第２画素電極の１つは、前記データ線を介して第１電圧が印加され、前記第１画素電極および前記第２画素電極の残りの１つは、前記電圧伝達線を介して第２電圧が印加され、前記第１画素電極および前記第２画素電極は、幹部と、前記幹部から延びた複数の枝電極とを含み、前記第１画素電極の枝電極と前記第２画素電極の枝電極は交互に配置されており、前記第１画素電極および前記第２画素電極の前記幹部は、前記電圧伝達線と少なくとも一部重畳する。

【０００７】

前記電圧伝達線の面積の少なくとも２／３以上を、前記第１画素電極および前記第２画素電極の前記幹部が覆うとよい。

【０００８】

前記第１画素電極および前記第２画素電極をそれぞれ含む複数の画素を含み、前記電圧伝達線は、前記複数の画素のうち、３つの画素ごとに１つずつ配置されるとよい。

【０００９】

前記データ線は、前記複数の画素のうち、隣接する第１画素と第２画素との間に配置され、前記第１画素の前記幹部は、前記データ線と重畳する第１部分を含み、前記第２画素の前記幹部は、前記データ線と重畳する第２部分を含み、前記第１部分と前記第２部分は、前記第１電圧が印加され、前記データ線を基準として互いに対向する位置に配置されるとよい。

【００１０】

前記第１画素の前記幹部は、前記データ線と重畳する第３部分を含み、前記第２画素の前記幹部は、前記データ線と重畳する第４部分を含み、前記第３部分と前記第４部分は、前記第２電圧が印加され、前記第１データ線を基準として互いに対向する位置に配置され

10

20

30

40

50

るとよい。

【0011】

前記第1画素電極の枝部と前記第2画素電極の枝部との間の間隔が相対的に広い第1領域と、前記第1画素電極の枝部と前記第2画素電極の枝部との間の間隔が相対的に狭い第2領域とを有し、画素領域の周縁において、前記第1画素電極および前記第2画素電極の前記幹部が配置されていない領域には、前記第1領域が配置されるとよい。

【0012】

前記液晶層は、垂直配向しているとよい。

【0013】

前記第1画素電極と前記第2画素電極は、互いに異なる極性の電圧が印加されるとよい 10

【0014】

前記第1画素電極の枝部と前記第2画素電極の枝部との間の間隔が、前記第1領域における前記第1画素電極の枝部と前記第2画素電極の枝部との間の間隔より広く拡張された拡張部をさらに含むとよい。

【0015】

本発明の他の実施形態にかかる液晶表示装置は、互いに対向する第1基板および第2基板と、前記第1および第2基板の間に介在しており、液晶分子を含む液晶層と、前記第1基板の上に形成されており、ゲート信号を伝達するゲート線と、前記第1基板の上に形成されており、第1電圧を印加するデータ線と、前記第1基板の上に形成されており、第2電圧を伝達する電圧伝達線と、前記第1基板の上に配置されており、互いに分離されている第1画素電極および第2画素電極とを含み、前記第1画素電極および前記第2画素電極の1つは、前記データ線を介して第1電圧が印加され、前記第1画素電極および前記第2画素電極の残りの1つは、前記電圧伝達線を介して第2電圧が印加され、前記第1画素電極および前記第2画素電極は、幹部と、前記幹部から延びた複数の枝電極とを含み、前記第1画素電極の枝電極と前記第2画素電極の枝電極は交互に配置されており、前記第1画素電極および前記第2画素電極をそれぞれ含む複数の画素を含み、前記データ線は、前記複数の画素のうち、隣接する第1画素と第2画素との間に配置され、前記第1画素の前記幹部は、前記データ線と重畳する第1部分を含み、前記第2画素の前記幹部は、前記データ線と重畳する第2部分を含み、前記第1部分と前記第2部分は、互いに同じ極性の電圧 20 30 が印加され、前記データ線を基準として互いに対向する位置に配置される。

【発明の効果】

【0016】

本発明の一実施形態によれば、液晶表示装置の高いコントラスト比と広視野角を同時に確保することができ、液晶分子の応答速度を速くすることができるだけでなく、高い開口率を有すると共に、信号線と画素電極との間の寄生容量の増加によるクロストーク不良を防止することにより、良い表示特性を示すことができる。

【図面の簡単な説明】

【0017】

【図1】本発明の一実施形態にかかる液晶表示装置のブロック図である。 40

【図2】本発明の一実施形態にかかる液晶表示装置の構造、及び、一画素を示す等価回路図である。

【図3】本発明の一実施形態にかかる液晶表示装置の隣接する複数の画素に関する等価回路図である。

【図4】本発明の一実施形態にかかる液晶表示装置の概略的な断面図である。

【図5】図3に示す液晶表示装置の画素に印加される信号の波形図である。

【図6】本発明の一実施形態にかかる液晶表示装置の配置図である。

【図7】図6における液晶表示板アセンブリのV I I - V I I 断面図である。

【図8A】本発明の一実施形態にかかる液晶表示装置の一部を示す図である。

【図8B】本発明の一実施形態にかかる液晶表示装置の一部を示す図である。 50

【図 8 C】本発明の一実施形態にかかる液晶表示装置の一部を示す図である。

【図 9】本発明の一実験例による液晶表示装置の表示品質の測定結果を示すグラフである。

【図 10】本発明の一実験例による液晶表示装置の表示品質の測定結果を示すグラフである。

【発明を実施するための形態】

【0018】

以下、添付した図面を参考にして、本発明の実施形態について、本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は、種々の異なる形態で実現可能であり、ここで説明する実施形態に限定されない。

10

【0019】

図面において、複数の層および領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似の部分については同一の図面符号を付した。層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「直上」にある場合に限らず、その中間にさらに他の部分がある場合をも含む。逆に、ある部分が他の部分の「直上」にあるという時には、中間にさらに他の部分がないことを意味する。

【0020】

以下、本発明の一実施形態にかかる液晶表示装置について、図面を参照して詳細に説明する。

【0021】

20

まず、図 1 ないし図 3 を参照して、本発明の実施形態にかかる液晶表示装置について説明する。図 1 は、本発明の一実施形態にかかる液晶表示装置のブロック図であり、図 2 は、本発明の一実施形態にかかる液晶表示装置の構造、及び、一画素を示す等価回路図であり、図 3 は、本発明の一実施形態にかかる液晶表示装置の隣接する複数の画素に関する等価回路図である。

【0022】

図 1 を参照すると、本発明の一実施形態にかかる液晶表示装置は、液晶表示板アセンブリ (liquid crystal panel assembly) 300 と、ゲート駆動部 (gate driver) 400 と、データ駆動部 (data driver) 500 と、階調電圧生成部 (gray voltage generator) 800 と、信号制御部 (signal controller) 600 とを含む。

30

【0023】

図 2 を参照すると、液晶表示板アセンブリ 300 は、互いに対向する下部および上部表示板 100、200 と、その間に入っている液晶層 3 とを含む。

【0024】

液晶キャパシタ (liquid crystal capacitor) C1c は、下部表示板 100 の第 1 画素電極 P E a と第 2 画素電極 P E b を 2 つの端子とし、第 1 および第 2 画素電極 P E a、P E b 間の液晶層 3 は、誘電体として機能する。第 1 画素電極 P E a は、第 1 スイッチング素子 (図示せず) に接続され、第 2 画素電極 P E b は、第 2 スイッチング素子 (図示せず) に接続されている。

40

【0025】

液晶層 3 は、誘電率異方性を有し、液晶層 3 の液晶分子は、電場 (electric field) がない状態で、その長軸が 2 枚の表示板の表面に対して垂直をなすように配向しているとよい。

【0026】

第 1 画素電極 P E a および第 2 画素電極 P E b は、互いに異なる層に形成されるか、同一層に形成されてもよい。液晶キャパシタ C1c の補助的な役割を果たす第 1 および第 2 ストレージキャパシタ (図示せず) は、下部表示板 100 に備えられた別途の電極 (図示せず) が、第 1 および第 2 画素電極 P E a、P E b の各々と絶縁体を挟んで重畳して形成される。図示していないが、本発明の他の実施形態にかかる液晶表示装置は、上部表示板

50

200に形成されており、一定の大きさの電圧が印加される追加の電極を含むこともでき、追加の電極は透明であるとよい。

【0027】

一方、色表示を実現するためには、各画素PXが基本色(primary color)の1つを固有表示する(空間分割)か、各画素PXが時間に応じて交互に基本色を表示する(時間分割)ようにすることで、これら基本色の空間的、時間的和によって所望の色が認識されるようにする。基本色の例としては、赤色、緑色、青色の3原色を挙げることができる。また、各画素は、赤色、緑色、および青色の3原色などの基本色以外に、白色(white)をさらに表示してもよい。図2は、空間分割の一例として、各画素PXが、第1および第2画素電極PEa、PEbに対応する上部表示板200の領域に、基本色の1つを示すカラーフィルタCFを備えることを示している。図2とは異なり、カラーフィルタCFは、下部表示板100の第1および第2画素電極PEa、PEbの上または下に配してもよい。

10

【0028】

図1および図3を参照すると、液晶表示板アセンブリ300は、等価回路でみると、複数の信号線(signal line)Gi、C1、C2、Dj、Dj+1、Dj+2、Dj+3、Dj+4、Dj+5と、これに接続されており、ほぼ行列状に配列された複数の画素(pixel)PXとを含む。反面、図2に示す構造でみると、液晶表示板アセンブリ300は、互いに対向する下部表示板100および上部表示板200と、その間に入っている液晶層3とを含む。

20

【0029】

信号線Gi、C1、C2、Dj、Dj+1、Dj+2は、ゲート信号(「走査信号」ともいう)を伝達する複数のゲート線Giと、データ電圧を伝達する複数のデータ線Dj、Dj+1、Dj+2、Dj+3、Dj+4、Dj+5と、第1電圧を伝達する第1電圧伝達線C1と、第2電圧を伝達する第2電圧伝達線C2とを含む。図1の液晶表示板アセンブリ300の縦方向を列方向、横方向を行方向とすると、ゲート線Giは、ほぼ行方向に伸び、互いにほぼ平行であり、データ線Dj、Dj+1、Dj+2、Dj+3、Dj+4、Dj+5と、第1電圧伝達線C1および第2電圧伝達線C2は、ほぼ列方向に伸び、互いにほぼ平行である。

【0030】

30

複数の画素PXは、行方向に互いに隣接して順次に配置されている第1画素PX1、第2画素PX2、および第3画素PX3、そして、第4画素PX4、第5画素PX5、および第6画素PX6を含む。

【0031】

互いに隣接している3つの画素PX1、PX2、PX3のうち、第1画素PX1は、信号線Gi、C1、Djに接続されている第1スイッチング素子Qaおよび第2スイッチング素子Qbと、これに接続された液晶キャパシタClcとを含み、第2画素PX2は、信号線Gi、C1、Dj+1に接続されている第1スイッチング素子Qaおよび第2スイッチング素子Qbと、これに接続された液晶キャパシタClcとを含み、第3画素PX3は、信号線Gi、C1、Dj+2に接続されている第1スイッチング素子Qaおよび第2スイッチング素子Qbと、これに接続された液晶キャパシタClcとを含む。

40

【0032】

互いに隣接している3つの画素PX1、PX2、PX3の第1スイッチング素子Qaおよび第2スイッチング素子Qbは、下部表示板100に備えられている薄膜トランジスタなどの3端子素子であって、その制御端子はゲート線Giに接続されており、入力端子は第1電圧伝達線C1またはデータ線Dj、Dj+1、Dj+2に接続されており、出力端子は液晶キャパシタClcに接続されている。

【0033】

互いに隣接している3つの画素PX4、PX5、PX6のうち、第4画素PX4は、信号線Gi、C2、Dj+3に接続されている第1スイッチング素子Qaおよび第2スイッ

50

チング素子 Q_b と、これに接続された液晶キャパシタ C_{1c} とを含み、第5画素 P_{X5} は、信号線 G_i 、 C_2 、 D_{j+4} に接続されている第1スイッチング素子 Q_a および第2スイッチング素子 Q_b と、これに接続された液晶キャパシタ C_{1c} とを含み、第6画素 P_{X6} は、信号線 G_i 、 C_2 、 D_{j+5} に接続されている第1スイッチング素子 Q_a および第2スイッチング素子 Q_b と、これに接続された液晶キャパシタ C_{1c} とを含む。

【0034】

互いに隣接している3つの画素 P_{X4} 、 P_{X5} 、 P_{X6} の第1スイッチング素子 Q_a および第2スイッチング素子 Q_b は、下部表示板100に備えられている薄膜トランジスタなどの3端子素子であって、その制御端子はゲート線 G_i に接続されており、入力端子は第2電圧伝達線 C_2 またはデータ線 D_{j+3} 、 D_{j+4} 、 D_{j+5} に接続されており、出力端子は液晶キャパシタ C_{1c} に接続されている。

10

【0035】

次に、図4とともに図2および図3を参照して、本発明の一実施形態にかかる液晶表示装置の駆動方法の一例について詳細に説明する。

【0036】

図4は、本発明の一実施形態にかかる液晶表示装置の概略的な断面図である。

【0037】

図2および図3を参照すると、第1電圧伝達線 C_1 に第1電圧が印加され、データ線 D_j 、 D_{j+1} 、 D_{j+2} にデータ電圧が印加されると、ターンオンされた第1スイッチング素子 Q_a および第2スイッチング素子 Q_b を介して、当該画素 P_{X1} 、 P_{X2} 、 P_{X3} に第1電圧とデータ電圧が印加される。具体的には、第1画素 P_{X1} の第1画素電極 PE_a には、第1スイッチング素子 Q_a を介して第1電圧伝達線 C_1 に流れる第1電圧が印加され、第2画素電極 PE_b には、第2スイッチング素子 Q_b を介して第1データ線 D_j に流れるデータ電圧が印加される。また、第2画素 P_{X2} の第1画素電極 PE_a には、第1スイッチング素子 Q_a を介して第2データ線 D_{j+1} に流れるデータ電圧が印加され、第2画素電極 PE_b には、第2スイッチング素子 Q_b を介して第1電圧伝達線 C_1 に流れる第1電圧が印加される。さらに、第3画素 P_{X3} の第1画素電極 PE_a には、第1スイッチング素子 Q_a を介して第1電圧伝達線 C_j に流れる第1電圧が印加され、第2画素電極 PE_b には、第2スイッチング素子 Q_b を介して第3データ線 D_{j+2} に流れるデータ電圧が印加される。

20

30

【0038】

また、第2電圧伝達線 C_2 に第2電圧が印加され、データ線 D_{j+3} 、 D_{j+4} 、 D_{j+5} にデータ電圧が印加されると、ターンオンされた第1スイッチング素子 Q_a および第2スイッチング素子 Q_b を介して、当該画素 P_{X4} 、 P_{X5} 、 P_{X6} に第2電圧とデータ電圧が印加される。具体的には、第4画素 P_{X4} の第1画素電極 PE_a には、第1スイッチング素子 Q_a を介して第2電圧伝達線 C_2 に流れる第2電圧が印加され、第2画素電極 PE_b には、第2スイッチング素子 Q_b を介して第4データ線 D_{j+3} に流れるデータ電圧が印加される。また、第5画素 P_{X5} の第1画素電極 PE_a には、第1スイッチング素子 Q_a を介して第5データ線 D_{j+4} に流れるデータ電圧が印加され、第2画素電極 PE_b には、第2スイッチング素子 Q_b を介して第2電圧伝達線 C_2 に流れる第2電圧が印加される。さらに、第6画素 P_{X6} の第1画素電極 PE_a には、第1スイッチング素子 Q_a を介して第2電圧伝達線 C_2 に流れる第2電圧が印加され、第2画素電極 PE_b には、第2スイッチング素子 Q_b を介して第6データ線 D_{j+5} に流れるデータ電圧が印加される。

40

【0039】

この時、各画素 P_{X1} 、 P_{X2} 、 P_{X3} 、 P_{X4} 、 P_{X5} 、 P_{X6} の第1画素電極 PE_a および第2画素電極 PE_b に印加される電圧は、画素 P_X が表示しようとする輝度に対応する電圧である。

【0040】

また、第1電圧伝達線 C_1 に流れる第1電圧および第2電圧伝達線 C_2 に流れる第2電

50

圧の極性は、基準電圧 (reference voltage) に対してそれぞれ極性が互いに反対であるとよい。例えば、液晶表示装置が利用可能な最低電圧が 0 V でかつ最高電圧が 14 V の場合、基準電圧 V_{ref} は 7 V であり、第 1 電圧線 C_1 に流れる電圧は 0 V または 14 V であり、第 2 電圧線 C_2 に流れる電圧は 14 V または 0 V であるとよい。さらに、第 1 電圧線 C_1 に流れる第 1 電圧および第 2 電圧線 C_2 に流れる第 2 電圧は、フレームごとに極性が変化するとよい。

【0041】

このように、第 1 画素電極 PE_a および第 2 画素電極 PE_b に印加された 2 つの電圧の差は、液晶キャパシタ C_{lc} の充電電圧、つまり、画素電圧として現れる。液晶キャパシタ C_{lc} の両端に電位差が生じると、図 4 に示すように、表示板 100、200 の表面に平行な電場が、第 1 画素電極 PE_a および第 2 画素電極 PE_b 間の液晶層 3 に生成される。液晶分子 31 が正の誘電率異方性を有する場合、液晶分子 31 は、その長軸が電場の方向に平行となるように傾斜し、その傾斜程度は、画素電圧の大きさによって変わる。このような液晶層 3 を、EOC (electrically-induced optical compensation) モードという。また、液晶分子 31 の傾斜した程度によって液晶層 3 を通過する光の偏光の変化程度が変わる。このような偏光の変化は、偏光子 (polarizer) による光の透過率の変化として現れ、これにより、画素 PX は所望の所定の輝度を表示する。

【0042】

次に、図 3 と共に図 5 を参照して、本発明の一実施形態にかかる液晶表示装置の駆動方法の一例について説明する。図 5 は、図 3 に示す液晶表示装置の画素に印加される信号の波形図である。

【0043】

まず、第 1 フレーム (1st Frame) 間の駆動方法について説明する。ゲート線 G_i に順次にゲートオン電圧が印加されると、ターンオンされた第 1 スイッチング素子 Q_a を介して、第 1 画素 PX_1 の第 1 画素電極 PE_a には、第 1 電圧伝達線 C_1 に流れる第 1 電圧が印加され、ターンオンされた第 2 スイッチング素子 Q_b を介して、第 1 画素 PX_1 の第 2 画素電極 PE_b には、第 1 データ線 D_j に流れるデータ電圧が印加され、第 2 画素 PX_2 の第 1 画素電極 PE_a には、ターンオンされた第 1 スイッチング素子 Q_a を介して第 2 データ線 D_{j+1} に流れるデータ電圧が印加され、第 2 画素 PX_2 の第 2 画素電極 PE_b には、ターンオンされた第 2 スイッチング素子 Q_b を介して第 1 電圧伝達線 C_1 に流れる第 1 電圧が印加される。また、第 3 画素 PX_3 の第 1 画素電極 PE_a には、ターンオンされた第 1 スイッチング素子 Q_a を介して第 1 電圧伝達線 C_j に流れる第 1 電圧が印加され、第 3 画素 PX_3 の第 2 画素電極 PE_b には、ターンオンされた第 2 スイッチング素子 Q_b を介して第 3 データ線 D_{j+2} に流れるデータ電圧が印加される。これと同様に、第 4 画素 PX_4 の第 1 画素電極 PE_a には、ターンオンされた第 1 スイッチング素子 Q_a を介して第 2 電圧伝達線 C_2 に流れる第 2 電圧が印加され、第 4 画素 PX_4 の第 2 画素電極 PE_b には、ターンオンされた第 2 スイッチング素子 Q_b を介して第 4 データ線 D_{j+3} に流れるデータ電圧が印加される。さらに、第 5 画素 PX_5 の第 1 画素電極 PE_a には、ターンオンされた第 1 スイッチング素子 Q_a を介して第 5 データ線 D_{j+4} に流れるデータ電圧が印加され、第 5 画素 PX_5 の第 2 画素電極 PE_b には、ターンオンされた第 2 スイッチング素子 Q_b を介して第 2 電圧伝達線 C_2 に流れる第 2 電圧が印加される。また、第 6 画素 PX_6 の第 1 画素電極 PE_a には、ターンオンされた第 1 スイッチング素子 Q_a を介して第 2 電圧伝達線 C_2 に流れる第 2 電圧が印加され、第 6 画素 PX_6 の第 2 画素電極 PE_b には、ターンオンされた第 2 スイッチング素子 Q_b を介して第 6 データ線 D_{j+5} に流れるデータ電圧が印加される。

【0044】

この時、第 1 電圧伝達線 C_1 に流れる第 1 電圧の極性は (+) であり、第 2 電圧伝達線 C_2 に流れる第 2 電圧の極性は (-) であり得る。したがって、第 1 フレームの間、第 1 画素 PX_1 、第 2 画素 PX_2 、および第 3 画素 PX_3 の極性は (+) であり、第 4 画素 P

10

20

30

40

50

X 4、第 5 画素 P X 5、および第 6 画素 P X 6 の極性は (-) である。

【 0 0 4 5 】

しかし、本発明の他の実施形態によれば、第 1 電圧伝達線 C 1 に印加される第 1 電圧の極性が (-) であり、第 2 電圧伝達線 C 2 に印加される第 2 電圧の極性が (+) であってもよい。

【 0 0 4 6 】

このような段階がゲート線に接続されている画素行 (同一走査線上にある画素の集まり) ごとに繰り返されることにより、第 1 フレーム (1 s t F r a m e) が完了する。第 1 フレームが完了すると、第 2 フレーム (2 n d F r a m e) が始まる。

【 0 0 4 7 】

第 2 フレームが始まると、ゲート線 G i に順次にゲートオン電圧が印加され、第 1 フレームと同様に、各画素に信号が印加される。しかし、第 2 フレームの間、第 1 電圧伝達線 C 1 に流れる第 1 電圧および第 2 電圧伝達線 C 2 に流れる第 2 電圧の極性は、第 1 フレームのそれとはそれぞれ反対になる。これにより、各画素 P X の極性は、第 1 フレームとは反対になる。具体的には、第 2 フレームの間、第 1 画素 P X、第 2 画素 P X 2、および第 3 画素 P X 3 の極性は (-) であり、第 4 画素 P X 4、第 5 画素 P X 5、および第 6 画素 P X 6 の極性は (+) である。

【 0 0 4 8 】

しかし、本発明の他の実施形態によれば、第 2 フレームの間、第 1 電圧伝達線 C 1 に印加される第 1 電圧の極性が (+) であり、第 2 電圧伝達線 C 2 に印加される第 2 電圧の極性が (-) であってもよい。

【 0 0 4 9 】

前述した第 1 フレームと第 2 フレームを繰り返すことにより、所望のフレーム間に各画素に所望の画素電圧を印加することができる。

【 0 0 5 0 】

一般的に、本発明の実施形態のように、一画素を 2 つの画素電極 P E a、P E b に分けて、互いに異なるスイッチング素子を用いて互いに異なる電圧を印加し、液晶キャパシタ C 1 c に所望の大きさの電圧を充電するために、一画素は、1 つのゲート線と互いに異なる 2 つのデータ線に接続される。つまり、各画素の第 1 および第 2 画素電極に接続されている第 1 および第 2 スwitching素子は同じゲート線に接続されているが、それぞれ互いに異なるデータ線に接続され、互いに異なるデータ線を介してデータ電圧が印加される。

【 0 0 5 1 】

しかし、本実施形態にかかる液晶表示装置の一画素は、互いに対をなす 2 つのゲート線と、1 つのデータ線、そして、2 つの第 1 電圧伝達線および第 2 電圧伝達線に接続される。したがって、データ線の数が増減し、液晶表示装置の駆動部の製造費用を低減することができる。本実施形態にかかる液晶表示装置の信号線および画素の配置によれば、一般的な信号線および画素の配置に比べて、2 つの電圧伝達線が追加されるものの、電圧伝達線の各々には、フレームごとに極性が変化し、1 フレームの間に一定の値を有する電圧が印加されるため、フレームごとに極性が変化する一定の値の電圧を印加するための簡単な駆動部のみを追加すればよく、したがって、駆動方法が簡単で製造費用が低い。

【 0 0 5 2 】

次に、図 6 および図 7 を参照して、前述した液晶表示装置の一例について詳細に説明する。図 6 は、本発明の一実施形態にかかる液晶表示装置の配置図であり、図 7 は、図 6 における液晶表示装置の V I I - V I I 断面図である。

【 0 0 5 3 】

図 6 および図 7 を参照すると、本発明の一実施形態にかかる液晶表示板アセンブリは、互いに対向する下部表示板 1 0 0 および上部表示板 2 0 0 と、これら 2 つの表示板 1 0 0、2 0 0 の間に入っている液晶層 3 とを含む。

【 0 0 5 4 】

まず、下部表示板 1 0 0 について説明する。

【0055】

絶縁基板110の上に、複数のゲート線(gate line)121と複数のストレージ電極線(storage electrode line)131、第1ないし第3接続導電体135a、135b、135cを含む複数のゲート導電体が形成されている。

【0056】

ゲート線121は、ゲート信号を伝達し、主に横方向に延びており、各ゲート線121は、上部に突出した複数対の第1ゲート電極(gate electrode)124aおよび第2ゲート電極124bを含む。

【0057】

ストレージ電極線131は、所定の電圧が印加され、主に横方向に延びている。各ストレージ電極線131は、隣接する2つのゲート線121の間に位置し、下側に位置するゲート線121にさらに近接している。各ストレージ電極線131は、上に突出している複数対の第1ストレージ電極133aおよび第2ストレージ電極133bを含む。接続導電体135a、135b、135cは、画素領域の周縁と中央部に配置されている。

【0058】

ゲート導電体は、単一膜または多重膜の構造を有することができる。

【0059】

ゲート導電体の上には、窒化ケイ素(SiNx)または酸化ケイ素(SiOx)などからなるゲート絶縁膜(gate insulating layer)140が形成されている。

【0060】

ゲート絶縁膜140の上には、水素化非晶質または多結晶シリコンなどからなる複数対の第1半導体154aおよび第2半導体154bが形成されている。第1半導体154aおよび第2半導体154bは、それぞれ第1ゲート電極124aおよび第2ゲート電極124bの上に位置する。

【0061】

各々の第1半導体154aの上には、一对の抵抗性接触部材(ohmic contact)(図示せず)が形成されており、各々の第2半導体154bの上にも、一对の島状の抵抗性接触部材163b、165bが形成されている。抵抗性接触部材163b、165bは、リンなどのn型不純物が高濃度でドーピングされているn+水素化非晶質シリコンなどの物質からなるか、シリサイド(silicide)で形成することができる。本発明の他の実施形態にかかる液晶表示装置の場合、抵抗性接触部材163b、165bは省略可能である。より具体的には、第1半導体154aおよび第2半導体154bの少なくとも1つが酸化物半導体を含む場合、抵抗性接触部材163b、165bの少なくとも1つは省略可能である。

【0062】

抵抗性接触部材163b、165bおよびゲート絶縁膜140の上には、複数のデータ線171a、171b、171cと電圧伝達線172、そして、複数対の第1ドレイン電極(drain electrode)175aおよび第2ドレイン電極175bを含むデータ導電体が形成されている。

【0063】

データ線171a、171b、171cは、データ信号を伝達し、主に縦方向に延びてゲート線121およびストレージ電極線131と交差する。電圧伝達線172は、一定の大きさの電圧を伝達し、データ線171a、171b、171cと並んで延びてゲート線121およびストレージ電極線131と交差する。電圧伝達線172は、第1ゲート電極124aに向けてU字状に屈曲した第1ソース電極(source electrode)173aを含む。

【0064】

各データ線171a、171b、171cは、第2ゲート電極124bに向けてU字状に屈曲した第2ソース電極173bを含む。

【0065】

第1電圧伝達線172が伝達する電圧は、一定の大きさを有することができ、フレームごとに極性が変化するとよい。第2画素PX2および第3画素PX3の第1ソース電極173aは、接続部材196を介して電圧伝達線172に接続されている第1画素PX1の第1ソース電極173aに接続され、同一の信号が印加される。電圧伝達線172は、3つの画素PX1、PX2、PX3に電圧を伝達する。

【0066】

第1ドレイン電極175aおよび第2ドレイン電極175bは、棒状の一方の端部分と面積の広い他方の端部分を含む。第1ドレイン電極175aおよび第2ドレイン電極175bの棒状の一方の端部分は、第1ゲート電極124aおよび第2ゲート電極124bの中心まで伸び、第1ソース電極173aおよび第2ソース電極173bに対向し、屈曲した第1ソース電極173aおよび第2ソース電極173bの一部に取り囲まれている。面積の広い他方の端部分は、後述する第1コンタクトホール(contact hole)185aまたは第2コンタクトホール185bを介して第1画素電極191aまたは第2画素電極191bと電氣的に接続されている。

10

【0067】

第1ゲート電極124a、第1ソース電極173a、および第1ドレイン電極175aは、第1半導体154aと共に第1薄膜トランジスタ(thin film transistor、TFT)をなし、第1薄膜トランジスタのチャネル(channel)は、第1ソース電極173aと第1ドレイン電極175aとの間の第1半導体154aに形成される。

20

【0068】

第2ゲート電極124b、第2ソース電極173b、および第2ドレイン電極175bは、第2半導体154bと共に第2薄膜トランジスタをなし、第2薄膜トランジスタのチャネルは、第2ソース電極173bと第2ドレイン電極175bとの間の第2半導体154bに形成される。

【0069】

データ導電体171、172、175a、175bは、単一膜または多重膜の構造を有することができる。

【0070】

抵抗性接触部材163b、165bは、その下の半導体154a、154bとその上のデータ導電体171、172、175a、175bとの間にのみ存在し、これらの間の接触抵抗を低くする。半導体154a、154bには、ソース電極173a、173bとドレイン電極175a、175bとの間をはじめとして、データ導電体171、172、175a、175bによって覆われない、露出した部分がある。

30

【0071】

データ導電体171、172、175a、175bおよび露出した半導体154a、154b部分の上には、無機絶縁物または有機絶縁物などからなる保護膜(passivation layer)180が形成されている。

【0072】

保護膜180には、第1ドレイン電極175aおよび第2ドレイン電極175bの、面積の広い一方の端部分を露出する複数のコンタクトホール185a、185bが形成されており、保護膜180およびゲート絶縁膜140には、第1ないし第3接続導電体135a、135b、135cの一部を露出する複数のコンタクトホール186a、186b、187a、187bが形成されている。

40

【0073】

保護膜180の上には、ITO(indium tin oxide)またはIZO(indium zinc oxide)などの透明な導電物質や、アルミニウム、銀、クロム、またはそれらの合金などの反射性金属からなる複数対の第1および第2画素電極(pixel electrode)191a、191bを含む複数の画素電極191が形

50

成されている。

【0074】

図6に示すように、一画素電極191の全体的な外郭形状は四角形であり、第1画素電極191aおよび第2画素電極191bは互いに噛み合っている。第1画素電極191aおよび第2画素電極191bは、全体的に仮想的な横中央線を境界として上下対称をなし、上下の2つの副領域に分けられる。

【0075】

第1画素電極191aは、下部幹部191a1および上部幹部191a3と、下部幹部191a1および上部幹部191a3からそれぞれ延びた複数の第1枝部191a2および複数の第2枝部191a4とを含み、第2画素電極191bは、下部幹部191b1および上部幹部191b3と、下部幹部191b1および上部幹部191b3からそれぞれ延びた複数の第3枝部191b2および複数の第4枝部191b4とを含む。

【0076】

第1画素電極191aの下部幹部191a1と上部幹部191a3は、一画素電極の右側と左側に配置され、第2画素電極191bの下部幹部191b1と上部幹部191b3は、一画素電極の右側と左側に配置される。

【0077】

第1画素電極191aおよび第2画素電極191bの複数の枝部191a2、191a4、191b2、191b4と横中央線とがなす角度は、ほぼ45度である。

【0078】

第1画素電極191aおよび第2画素電極191bの枝部は、一定の間隔をおいて互いに噛み合って交互に配置されて櫛状をなす。第1画素電極191aおよび第2画素電極191bの枝部191a2、191a4、191b2、191b4間の間隔は、約30μm以内であることが好ましい。

【0079】

第1画素電極191aおよび第2画素電極191bの枝部は、互いに噛み合って交互に配置されて櫛状をなす。隣接する枝部間の間隔が広い低階調領域と、隣接する枝部間の間隔が狭い高階調領域が存在し、高階調領域は、画素領域の中央部に配置されており、低階調領域に囲まれている。具体的には、互いに交互に配置されている第1画素電極191aの枝部と第2画素電極191bの枝部との間隔が広い低階調領域の場合、第1画素電極191aの枝部と第2画素電極191bの枝部との間の液晶層3に印加される電場の強度が小さくなり、隣接する枝部間の間隔が狭い高階調領域に比べて、同じ電圧が印加されても相対的に低い階調を表示するようになる。また、これと同様に、互いに交互に配置されている第1画素電極191aの枝部と第2画素電極191bの枝部との間隔が狭い高階調領域の場合、第1画素電極191aの枝部と第2画素電極191bの枝部との間の液晶層3に印加される電場の強度が大きくなり、隣接する枝部間の間隔が広い低階調領域に比べて、同じ電圧が印加されても相対的に高い階調を表示するようになる。このように、一画素において第1画素電極191aおよび第2画素電極191b間の間隔を多様化することにより、液晶層3の液晶分子31の傾斜角度を多様化することができ、1つの映像情報に対して互いに異なる輝度を表示することができる。第1画素電極191aおよび第2画素電極191bの枝部間の間隔を適切に調整すると、側面から眺める映像を、正面から眺める映像に最大限近づけることができ、側面視認性と透過性をともに向上させることができる。

【0080】

本実施形態にかかる液晶表示装置において、低階調領域と高階調領域との比は、約4:1から約30:1までをとり得る。また、低階調領域における第1画素電極191aおよび第2画素電極191bの枝部間の間隔は、約10μmから約20μmまでをとり得、特に、約10μmから約17μmまでであるとよい。高階調領域における第1画素電極191aおよび第2画素電極191bの枝部間の間隔は、約3μmから約9μmまでをとり得、特に、約3μmから約7μmであるとよい。

【0081】

本実施形態にかかる液晶表示装置の画素の外郭部のうち、第1画素電極191aおよび第2画素電極191bの幹部191a1、191a3、191b1、191b3に囲まれていない部分には、低階調領域が配置されることにより、第1画素電極191aおよび第2画素電極191b間の水平電界の大きさが相対的に小さい領域が配置される。したがって、第1画素電極191aおよび第2画素電極191b間の水平電界方向が対称をなさないために発生し得るテクスチャなどの画質不良を低減することができる。

【0082】

また、本実施形態にかかる液晶表示装置は、第1画素電極191aの枝部191a2、191a4と第2画素電極191bの枝部191b2、191b4との間の間隔が、拡張された拡張領域を有する。拡張領域における第1画素電極191aの枝部191a2、191a4と第2画素電極191bの枝部191b2、191b4との間の間隔は、約20μmないし約28μmであるとよい。拡張領域は、液晶表示装置の画素の外郭部のうち、第1画素電極191aおよび第2画素電極191bの幹部191a1、191a3、191b1、191b3に囲まれていない部分に隣接する位置、ゲート線121に隣接する位置など、画素領域において液晶分子の不規則な挙動が発生し得る位置に配置されることが好ましい。

【0083】

これにより、拡張領域に配置されている液晶分子31は、第1画素電極191aの枝部191a2、191a4と第2画素電極191bの枝部191b2、191b4との間に形成される水平電界の影響が相対的に少なくて済む。したがって、拡張領域に配置されている液晶分子31は、非対称的な水平電界の影響をあまり受けずに済むだけでなく、液晶分子31が初期配向状態の垂直配向状態を維持しようとする性質が大きいことから、外部圧力などによって液晶分子が不規則に横になる現象を防止できるようになる。したがって、画素領域の外郭部から始まって画素領域の内部に拡散する液晶分子の不規則な挙動の拡散を防止し、拡張領域に限られた特異点(singular point)を形成することにより、画素領域の外郭部から画素領域の内部につながる大面積の表示品質の低下を防止できるようになる。

【0084】

しかし、本発明の実施形態にかかる液晶表示装置の一画素の第1画素電極191aおよび第2画素電極191bの形態は、これに限定されず、第1画素電極191aおよび第2画素電極191bの少なくとも一部分が同一層に形成されて交互に配置されるすべての形態を含むことができる。

【0085】

第1画素PX1の第1画素電極191aは、コンタクトホール185aを介して第1ドレイン電極175aと物理的、電氣的に接続されており、第1ドレイン電極175aから電圧伝達線172を介して伝達される電圧が印加される。また、第1画素PX1の第2画素電極191bは、コンタクトホール185bを介して第2ドレイン電極175bと物理的、電氣的に接続されており、第1データ線171aに流れる第1データ電圧が印加される。第1副画素電極191aおよび第2副画素電極191bは、その間の液晶層3の部分と共に液晶キャパシタC1cをなし、第1薄膜トランジスタおよび第2薄膜トランジスタがターンオフされた後も印加された電圧を維持する。

【0086】

第2画素PX2の第1画素電極191aは、第1コンタクトホール185aを介して第2ドレイン電極175bに接続され、第2データ線171bに流れるデータ電圧が印加され、第2画素PX2の第2画素電極191bは、第2コンタクトホール185bを介して第1ドレイン電極175aに接続され、電圧伝達線172に流れる電圧が印加される。

【0087】

第3画素PX3の第1画素電極191aは、コンタクトホール185aを介して第1ドレイン電極175aと物理的、電氣的に接続されており、第1ドレイン電極175aから

電圧伝達線 172 に流れる電圧が印加され、第3画素 P X 3 の第2画素電極 191 b は、コンタクトホール 185 b を介して第2ドレイン電極 175 b と物理的、電氣的に接続され、第3データ線 171 c に流れる第3データ電圧が印加される。

【0088】

第1副画素電極 191 a および第2副画素電極 191 b に接続された第1ドレイン電極 175 a および第2ドレイン電極 175 b の広い端部分は、ゲート絶縁膜 140 を挟んでストレージ電極 133 a、133 b と重畳してストレージキャパシタをなし、ストレージキャパシタは、液晶キャパシタ C1 c の電圧維持能力を強化する。

【0089】

第1画素 P X 1 において、第1画素電極 191 a の第1幹部 191 a 1 は、コンタクトホール 186 a を介して第1接続線 135 b に接続され、第1画素電極 191 a の第2幹部 191 a 3 は、コンタクトホール 186 b を介して第1接続線 135 b に接続され、第1ドレイン電極 175 a から電圧が印加される。

【0090】

第1画素 P X 1 において、第2画素電極 191 b の第1幹部 191 b 1 は、コンタクトホール 187 a を介して第2接続線 135 a に接続され、第2画素電極 191 b の第2幹部 191 b 3 は、コンタクトホール 187 b を介して第2接続線 135 a に接続され、第2ドレイン電極 175 b から電圧が印加される。同様に、第2画素 P X 2 および第3画素 P X 3 の幹部 191 a 1、191 a 3、191 b 1、191 b 3 も、接続線を介して電圧が印加される。

【0091】

表示板 100 の内側面には、下部配向膜 (alignment layer) (図示せず) が塗布されており、下部配向膜は、垂直配向膜であるとよい。図示していないが、下部配向膜の上には高分子層が形成されていてもよく、高分子層は、液晶分子 31 の初期配向方向によって形成されている重合体の枝を含むことができる。高分子層は、紫外線などの光による重合反応 (polymerization) によって硬化する単量体 (monomer) などのプレポリマー (prepolymer) を光に露出して重合して形成でき、重合体枝によって液晶分子の配向力を調整することができる。

【0092】

次に、上部表示板 200 について説明する。

【0093】

透明なガラスまたはプラスチックなどからなる絶縁基板 210 の上に遮光部材 (light blocking member) 220 が形成されている。遮光部材 220 は、画素電極 191 間の光漏れを防止し、画素電極 191 に対向する開口領域を定義する。

【0094】

絶縁基板 210 および遮光部材 220 の上にはさらに、複数のカラーフィルタ 230 が形成されている。カラーフィルタ 230 は、遮光部材 220 に囲まれた領域内に大部分存在し、画素電極 191 の列に沿って長く延びることができる。各カラーフィルタ 230 は、赤色、緑色、および青色の3原色、または黄色 (yellow)、青緑色 (cyan)、赤紫色 (magenta) などの基本色の1つを表示することができ、その他に多数の色を表示することができる。また、各画素は、基本色以外に、基本色の混合色または白色 (white) をさらに表示することができる。

【0095】

カラーフィルタ 230 および遮光部材 220 の上には、蓋膜 (overcoat) 250 が形成されている。蓋膜 250 は、(有機)絶縁物で形成でき、カラーフィルタ 230 が露出することを防止し、平坦面を提供する。蓋膜 250 は省略可能である。

【0096】

表示板 200 の内側面には、上部配向膜 (図示せず) が塗布されており、上部配向膜は、垂直配向膜であるとよい。図示していないが、上部配向膜の上にも同じく、高分子層が形成できる。高分子層は、紫外線などの光による重合反応によって硬化する単量体などの

10

20

30

40

50

プレポリマーが光に露出して形成され、液晶分子の配向力を調整することができる。高分子層は、液晶分子の初期配向方向によって形成されている重合体枝を含んでもよい。

【0097】

表示板100、200の外側面には、偏光子（図示せず）が備えられていてもよい。

【0098】

下部表示板100と上部表示板200との間に入っている液晶層3は、正の誘電率異方性を有する液晶分子31を含み、液晶分子31は、電場がない状態で、その長軸が2枚の表示板100、200の表面に対して垂直をなすように配向されるとよい。

【0099】

第1画素電極191aと第2画素電極191bに大きさの異なる電圧を印加すると、表示板100、200の表面にほぼ水平な電場が生成される。すると、初期に表示板100、200の表面に対して垂直に配向していた液晶層3の液晶分子が、電場に応答して、その長軸が電場の方向に水平な方向に傾斜し、液晶分子が傾斜した程度によって液晶層3に入射する光の偏光の変化程度が変わる。このような偏光の変化は、偏光子による透過率の変化として現れ、これにより、液晶表示装置は映像を表示する。

【0100】

このように垂直配向された液晶分子31を使用すると、液晶表示装置のコントラスト比を大きくすることができ、広視野角を実現することができる。さらに、表示板100、200に対して垂直配向した液晶分子31を使用する場合、液晶表示装置のコントラスト比を大きくすることができ、広視野角を実現することができる。また、正の誘電率異方性を有する液晶分子31は、負の誘電率異方性を有する液晶分子に比べて、誘電率異方性が大きく、回転粘度が低く、速い応答速度を得ることができる。

【0101】

また、本実施形態にかかる液晶表示装置において、第1画素電極191aおよび第2画素電極191bの枝部は、互いに噛み合っており交互に配置されて櫛状をなす。隣接する枝部間の間隔が広い低階調領域と、隣接する枝部間の間隔が狭い高階調領域が存在し、高階調領域は、画素領域の中央部に配置されており、低階調領域に囲まれている。このように、一画素において第1画素電極191aおよび第2画素電極191b間の間隔を多様化することにより、液晶層3の液晶分子31の傾斜角度を多様にすることができ、1つの映像情報に対して互いに異なる輝度を表すことができる。第1画素電極191aおよび第2画素電極191bの枝部間の間隔を適切に調整すると、側面から眺める映像を、正面から眺める映像に最大限近づけることができ、側面視認性を向上させることができ、透過率を高めることができる。

【0102】

さらに、本実施形態にかかる液晶表示装置の画素の外郭部のうち、第1画素電極191aおよび第2画素電極191bの幹部191a1、191a3、191b1、191b3に囲まれていない部分には、低階調領域が配置されることにより、第1画素電極191aおよび第2画素電極191b間の水平電界の大きさが相対的に小さい領域が配置される。したがって、第1画素電極191aおよび第2画素電極191b間の水平電界方向が対称をなさないために発生し得るテクスチャなどの画質不良を低減することができる。

【0103】

また、本発明の実施形態にかかる液晶表示装置は、第1画素電極191aの枝部191a2、191a4と第2画素電極191bの枝部191b2、191b4との間の間隔が、拡張された拡張領域を有する。拡張領域における第1画素電極191aの枝部191a2、191a4と第2画素電極191bの枝部191b2、191b4との間の間隔は、約20μmないし約28μmであるとよい。拡張領域は、液晶表示装置の画素の外郭部のうち、第1画素電極191aおよび第2画素電極191bの幹部191a1、191a3、191b1、191b3に囲まれていない部分に隣接する位置、ゲート線121に隣接する位置など、画素領域において液晶分子の不規則な挙動が発生し得る位置に配置されることが好ましい。

10

20

30

40

50

【0104】

これにより、拡張領域に配置されている液晶分子31が受ける、第1画素電極191aの枝部191a2、191a4と第2画素電極191bの枝部191b2、191b4との間に形成される水平電界の影響は、相対的に少なく済む。したがって、拡張領域に配置されている液晶分子31が受ける、非対称的な水平電界の影響が少なく済むだけでなく、液晶分子31が初期配向状態の垂直配向状態を維持しようとする性質が大きいことから、外部圧力などによって液晶分子が不規則に横になる現象を防止できるようになる。したがって、画素領域の外郭部から始まって画素領域の内部に拡散する液晶分子の不規則な挙動の拡散を防止し、拡張領域に限られた特異点を形成することにより、画素領域の外郭部から画素領域の内部につながる大面積の表示品質の低下を防止できるようになる。

10

【0105】

本実施形態にかかる液晶表示装置の場合、電圧伝達線172は、画素電極の幹部によって覆われており、第1データ線171aおよび第2データ線171bを基準としてみると、データ線を介してデータ電圧が印加される画素電極の幹部が互いに対向するように配置され、電圧伝達線を介して電圧が印加される画素電極の幹部が互いに対向するように配置される。これを、図8Aないし図8Cを参照して詳細に説明する。図8Aないし図8Cは、本発明の一実施形態にかかる液晶表示装置の一部を示す図である。

【0106】

まず、図8Aを参照すると、本実施形態にかかる液晶表示装置の電圧伝達線172は、画素電極191a、191bの幹部191a1、191b3が覆っている。電圧伝達線172を覆っている画素電極191a、191bの幹部191a1、191b3は、電圧伝達線172の全体面積の約2/3以上を覆うとよい。

20

【0107】

このように一定の大きさの電圧を伝達する電圧伝達線172を画素電極191a、191bで覆うことにより、電圧伝達線172と画素電極191a、191bとの間で形成される電界を遮断し、画素電極191a、191bの電圧歪みや、電圧伝達線172が伝達する電圧の信号遅延などを防止することができる。また、画素電極191a、191bと電圧伝達線172との重畳によって形成される蓄電容量はストレージキャパシタの役割を果たし、液晶表示装置のストレージ容量を増加させることができる。これにより、電圧伝達線172と画素電極191a、191bとの間で形成される電界を遮断することができ、同時に、ストレージ容量を増加させることができる。

30

【0108】

次に、図8Bおよび図8Cを参照すると、本実施形態にかかる液晶表示装置のデータ線171a、171bの左右には、データ線を介してデータ電圧が印加される画素電極の幹部が互いに対向するように配置されている。図8Bを参照すると、第1データ線171aの左右には、データ電圧が印加される第1画素PX1の第2画素電極191bの幹部191b1と第2画素PX2の第1画素電極191aの幹部191a1が互いに対向するように配置されており、電圧伝達線172から電圧が印加される第1画素PX1の第1画素電極191aの幹部191a3と第2画素PX2の第2画素電極191bの幹部191b3が互いに対向するように配置されている。また、図8Cを参照すると、第2データ線171bの左右には、両側の2つの画素PX2、PX3において、データ線を介してデータ電圧が印加される画素電極の幹部が互いに対向するように配置されている。

40

【0109】

このように、データ線171a、171bの両側に、データ線を介してデータ電圧が印加される画素電極の幹部が互いに対向するように対称的に配置されることにより、データ線171a、171bに形成され得る寄生容量の偏差によって発生するクロストーク不良を防止することができる。

【0110】

次に、図9および図10を参照して、本発明の一実験例による液晶表示装置の表示品質について説明する。図9および図10は、本発明の一実験例による液晶表示装置の表示品

50

質の測定結果を示すグラフである。

【0111】

本実験例では、既存の液晶表示装置のように、電圧伝達線172を画素電極の幹部で覆うことなく、データ線171a、171bの両側に、データ電圧が印加される画素電極の枝部と電圧伝達線から電圧が印加される画素電極の枝部が対称的に配置されるように形成（ケース1）し、本願発明の実施形態にかかる液晶表示装置のように、電圧伝達線172を画素電極の幹部で覆い、データ線171a、171bの両側に、データ線を介してデータ電圧が印加される画素電極の幹部が互いに対向するように対称的に配置され、電圧伝達線を介して電圧が印加される画素電極の幹部が互いに対向するように対称的に形成（ケース2）した。また、ケース1において、隣接する第1画素電極191aおよび第2画素電極191bの枝部間の間隔が広い低階調領域と、隣接する枝部間の間隔が狭い高階調領域において、第1画素電極191aおよび第2画素電極191bの枝部間の間隔を約11.5 μm と約5 μm に形成した。そして、ケース2において、隣接する第1画素電極191aおよび第2画素電極191bの枝部間の間隔が広い低階調領域と、隣接する枝部間の間隔が狭い高階調領域において、第1画素電極191aおよび第2画素電極191bの枝部間の間隔を約11.5 μm と約6.5 μm に形成した。このようなケース1、ケース2に対して、2回実験を行った。それ以外の他の条件はすべて同一であった。

10

【0112】

本実験例では、前記条件によって製作した液晶表示装置に一定の大きさの圧力を加えた後、階調ごとに圧力による跡が視認されるか否かを測定して、その結果を図9にグラフで示した。また、同じ重量の器具を用いて液晶表示装置を打撃し、階調ごとに圧力による跡が視認されるか否かを測定して、その結果を図10に示した。

20

【0113】

図9において、線x1、x2は、既存のように液晶表示装置を形成した場合（ケース1）、圧力による跡が視認される階調を示すグラフであり、線x1'、x2'は、圧力による跡が消滅する階調を示すグラフである。また、線y1、y2は、本願発明の実施形態にかかる液晶表示装置を形成した場合（ケース2）、圧力による跡が視認される階調を示すグラフであり、線y1'、y2'は、圧力による跡が消滅する階調を示すグラフである。

【0114】

図9を参照すると、線x1、x2と線y1、y2を比較すると、既存のように液晶表示装置を形成した場合（ケース1）に比べて、本願発明の実施形態にかかる液晶表示装置を形成した場合（ケース2）、同じX軸の値を比較したとき、より低い階調で圧力による跡が視認されることが分かった。これにより、本願発明の実施形態にかかる液晶表示装置を形成した場合（ケース2）は、既存のように液晶表示装置を形成した場合（ケース1）に比べて、同じ圧力による跡がより低い階調で現れることから、実際にユーザは跡を認識しにくいことが分かった。

30

【0115】

また、既存のように液晶表示装置を形成した場合（ケース1）は、本願発明の実施形態にかかる液晶表示装置を形成した場合（ケース2）に比べて、より低い階調値でも継続して圧力による跡が視認されることが分かった。例えば、ケース1では、160階調以下の階調でも圧力による跡が視認されるが、ケース2では、160階調以下の階調では圧力による跡が視認されなかった。これにより、本願発明の実施形態にかかる液晶表示装置を形成した場合（ケース2）は、既存のように液晶表示装置を形成した場合（ケース1）に比べて、低階調では圧力による跡自体が発生しないことが分かった。

40

【0116】

さらに、線x1'、x2'と線y1'、y2'を比較すると、既存のように液晶表示装置を形成した場合（ケース1）に比べて、本願発明の実施形態にかかる液晶表示装置を形成した場合（ケース2）、同じX軸の値を比較したとき、より高い階調で圧力による跡が消滅していることが分かった。これにより、本願発明の実施形態にかかる液晶表示装置を形成した場合（ケース2）は、既存のように液晶表示装置を形成した場合（ケース1）に

50

比べて、より速く圧力による跡が消滅することが分かった。

【 0 1 1 7 】

図 1 0 において、線 $x \times 1$ 、 $x \times 2$ は、既存のように液晶表示装置を形成した場合（ケース 1）、打撃による跡が視認される階調を示すグラフであり、線 $y \times 1$ 、 $y \times 2$ は、本願発明の実施形態にかかる液晶表示装置を形成した場合（ケース 2）、打撃による跡が視認される階調を示すグラフである。

【 0 1 1 8 】

図 1 0 を参照すると、既存のように液晶表示装置を形成した場合（ケース 1）に比べて、本願発明の実施形態にかかる液晶表示装置を形成した場合（ケース 2）、より低い階調でも打撃による跡が現れることが分かった。これにより、本願発明の実施形態にかかる液晶表示装置を形成した場合（ケース 2）は、既存のように液晶表示装置を形成した場合（ケース 1）に比べて、低階調では打撃による跡自体が発生しないことが分かった。

【 0 1 1 9 】

このように、本発明の実施形態にかかる液晶表示装置は、既存の液晶表示装置に比べて、外部圧力などによる画質の低下がより少ないことが分かり、これにより、本発明の実施形態にかかる液晶表示装置は、表示品質が優れていることが分かった。


【 0 1 2 0 】

上述した実施形態にかかる液晶表示装置の信号線および画素の配置と駆動方法は、少なくとも一部分が同一層に形成されて互いに交互に配置される第 1 画素電極と第 2 画素電極を含むすべての形態の画素構造に適用可能である。


【 0 1 2 1 】

以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、下記の請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形および改良形態も、本発明の権利範囲に属する。


【 図 1 】




【 図 2 】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8 A】




【図 8 B】




【図 8 C】



【図 9】



【図 10】



フロントページの続き

- (72)発明者 羅 惠 錫
大韓民国京畿道水原市靈通区靈通2洞ビョクチョクゴル8団地アパート811棟606号
- (72)発明者 金 東 奎
大韓民国京畿道龍仁市水枝区豊▲徳▼川2洞三星7次アパート705棟903号
- (72)発明者 劉 永 勳
大韓民国忠▲清▼南道牙山市湯井面鳴岩里トラパレス302棟1602号
- (72)発明者 孫 宇 成
大韓民国ソウル市江南区大峙洞チョンシルアパート16棟1105号
- (72)発明者 金 性 勳
大韓民国ソウル市冠岳区成賢洞冠岳ドリームタウンアパート102棟1103号

審査官 山本 貴一

- (56)参考文献 特開2003-131636(JP,A)
特開2010-191426(JP,A)
特開2010-271701(JP,A)
特開2009-301010(JP,A)
特開2010-164939(JP,A)

- (58)調査した分野(Int.Cl., DB名)
G02F 1/1343, 1/1368

专利名称(译)	液晶表示装置		
公开(公告)号	JP5939790B2	公开(公告)日	2016-06-22
申请号	JP2011280408	申请日	2011-12-21
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子株式会社		
当前申请(专利权)人(译)	三星显示器的股票会社		
[标]发明人	鄭美惠 崔國鉉 羅惠錫 金東奎 劉永勳 孫宇成 金性勳		
发明人	鄭美惠 崔國鉉 羅惠錫 金東奎 劉永勳 孫宇成 金性勳		
IPC分类号	G02F1/1343 G02F1/1368		
CPC分类号	G02F1/134363 G02F1/13624 G02F1/1395 G02F2001/13606 G02F2201/40		
FI分类号	G02F1/1343 G02F1/1368		
F-TERM分类号	2H092/GA14 2H092/GA29 2H092/HA04 2H092/HA05 2H092/JA26 2H092/JA40 2H092/JA44 2H092/JB24 2H092/JB33 2H092/JB42 2H092/JB57 2H092/JB69 2H092/KA04 2H092/KA05 2H092/KA10 2H092/KA12 2H092/KA24 2H092/KB24 2H092/NA01 2H092/NA04 2H092/NA05 2H092/PA02 2H092/PA08 2H092/PA09 2H092/QA09 2H192/AA24 2H192/BB03 2H192/BB53 2H192/BB64 2H192/BB66 2H192/BB91 2H192/BC31 2H192/CB05 2H192/CB37 2H192/CC42 2H192/DA12 2H192/EA22 2H192/EA42 2H192/EA43 2H192/EA54 2H192/GD61 2H192/JA34		
代理人(译)	山下大沽嗣		
优先权	1020110008627 2011-01-28 KR		
其他公开文献	JP2012159831A		
外部链接	Espacenet		

摘要(译)

A可以确保在同一时间的对比度和宽的视角，能够不仅以提高液晶分子的响应速度，以提供表现出优异的显示特性的液晶显示装置。根据本发明的实施方式的液晶显示装置，包括第一基板和面对彼此，介于第一和第二基板之间的第二基板，以及包含液晶分子的液晶层，设置在第一基板上，并且第一像素电极和第二像素电极彼此分开时，第一像素电极和第二像素电极中的一个包括经由所述数据线1的第一施加电压时，第一像素电极和第二像素电极中的剩余一个，所述第二电压经由电压传输线施加，第一像素电极和第二像素电极包括杆，所述杆和多个分支电极延伸，所述分支电极与所述第一像素电极的所述第二像素电极的分支电极交替地设置，管理人员第一像素电极和第二像素电极包括一个电压传输线至少部分重叠。点域6

(21) 出願番号	特願2011-280408 (P2011-280408)	(73) 特許権者	512187343
(22) 出願日	平成23年12月21日 (2011. 12. 21)		三星ディスプレイ株式会社
(65) 公開番号	特開2012-159831 (P2012-159831A)		S a m s u n g D i s p l a y C o .
(43) 公開日	平成24年8月23日 (2012. 8. 23)		, L t d .
審査請求日	平成26年12月18日 (2014. 12. 18)		大韓民国京畿道龍仁市器興区三星路1
(31) 優先権主張番号	10-2011-0008627	(74) 代理人	100121382
(32) 優先日	平成23年1月28日 (2011. 1. 28)		弁理士 山下 託嗣
(33) 優先権主張国	韓国 (KR)	(72) 発明者	鄭 美 惠
			大韓民国京畿道水原市長安区亭子洞大林進
			興アパート824棟1402号
		(72) 発明者	崔 國 鉉
			大韓民国ソウル市衿川区始興4洞京南アパ
			ート101棟505号
最終頁に続く			