

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2016-26320

(P2016-26320A)

(43) 公開日 平成28年2月12日(2016.2.12)

(51) Int.Cl.	F I	テーマコード (参考)
G02F 1/1368 (2006.01)	G02F 1/1368	2H192
G09F 9/30 (2006.01)	G09F 9/30 338	5C094

審査請求 有 請求項の数 35 O L (全 26 頁)

(21) 出願番号	特願2015-186790 (P2015-186790)	(71) 出願人	512187343 三星ディスプレイ株式会社 Samsung Display Co., Ltd. 大韓民国京畿道龍仁市器興区三星路1
(22) 出願日	平成27年9月24日 (2015.9.24)	(74) 代理人	110000408 特許業務法人高橋・林アンドパートナーズ
(62) 分割の表示	特願2011-112245 (P2011-112245) の分割	(72) 発明者	金 壽 ▲禎▼ 大韓民国ソウル特別市龍山区葛月洞7-3 2, ナムサンネオビレッジB棟401号
原出願日	平成23年5月19日 (2011.5.19)	(72) 発明者	申 旗 ▲徹▼ 大韓民国忠▲清▼南道牙山市湯井面鳴岩里 809番地三星トラパレス304棟230 4号
(31) 優先権主張番号	10-2010-0106852		
(32) 優先日	平成22年10月29日 (2010.10.29)		
(33) 優先権主張国	韓国 (KR)		

最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】 液晶表示装置の提供する

【解決手段】 第1の基板と対向する第2の基板と、第1の基板と第2の基板との間に介在する液晶分子を含む液晶層と、第1の基板の上に位置するゲート線と、ゲート線と交差するデータ線と、ゲート線およびデータ線に接続されている第1の薄膜トランジスタおよび第2の薄膜トランジスタと、ゲート線および第2の薄膜トランジスタに接続されている第3の薄膜トランジスタと、第3の薄膜トランジスタに接続されている基準電圧線と、第1の薄膜トランジスタに接続されている第1の副画素電極と、第2の薄膜トランジスタに接続されている第2の副画素電極とを有する画素電極とを備える液晶表示装置。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

第 1 の基板と、
前記第 1 の基板と対向する第 2 の基板と、
前記第 1 の基板と前記第 2 の基板との間に介在しており、液晶分子を含む液晶層と、
前記第 1 の基板の上に配置されるゲート線と、
前記第 1 の基板の上に配置されると共に前記ゲート線と交差するデータ線と、
前記ゲート線および前記データ線に接続される第 1 の薄膜トランジスタおよび第 2 の薄膜トランジスタと、
前記ゲート線および前記第 2 の薄膜トランジスタに接続される第 3 の薄膜トランジスタと
、
前記第 3 の薄膜トランジスタに接続されている基準電圧線と、
前記第 1 の薄膜トランジスタに接続されている第 1 の副画素電極と、前記第 2 の薄膜トランジスタに接続されている第 2 の副画素電極とを有する画素電極と、
を備え、
前記第 1 の薄膜トランジスタの制御端子は前記ゲート線に接続され、前記第 1 の薄膜トランジスタの入力端子は前記データ線に接続され、前記第 1 の薄膜トランジスタの出力端子は前記第 1 の副画素電極に接続され、
前記第 2 の薄膜トランジスタの制御端子は前記ゲート線に接続され、前記第 2 の薄膜トランジスタの入力端子は前記データ線に接続され、前記第 2 の薄膜トランジスタの出力端子は前記第 2 の副画素電極に接続され、
前記第 3 の薄膜トランジスタの制御端子は前記ゲート線に接続され、前記第 3 の薄膜トランジスタの入力端子は前記第 2 の薄膜トランジスタの出力端子および前記第 2 の副画素電極に接続され、前記第 3 の薄膜トランジスタの出力端子は前記基準電圧線に接続され、
前記第 2 の薄膜トランジスタの出力端子は前記第 3 の薄膜トランジスタの入力端子に直接接続され、
前記基準電圧線は前記第 3 の薄膜トランジスタの出力端子を備えることを特徴とする液晶表示装置。

【請求項 2】

前記第 2 の薄膜トランジスタの出力端子は、前記第 2 の副画素電極および前記第 3 の薄膜トランジスタの入力端子に接続されることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 3】

前記第 2 の基板の上に位置する共通電極をさらに備え、
前記第 2 の副画素電極と前記共通電極との間の液晶に印加される電圧は、前記第 1 の副画素電極と前記共通電極との間の液晶に印加される電圧よりも低いことを特徴とする請求項 2 に記載の液晶表示装置。

【請求項 4】

前記第 2 の副画素電極の面積は、前記第 1 の副画素電極の面積と同じかまたはそれよりも大きいことを特徴とする請求項 3 に記載の液晶表示装置。

【請求項 5】

前記第 1 の副画素電極と前記第 2 の副画素電極との面積比は $1:1 \sim 1:2$ であることを特徴とする請求項 4 に記載の液晶表示装置。

【請求項 6】

前記第 2 の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第 1 のチャンネル比とし、前記第 3 の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第 2 のチャンネル比とし、チャンネル長さは同一に維持したとき、

前記第 1 のチャンネル比と前記第 2 のチャンネル比の和に対する前記第 1 のチャンネル比の割合は $70\% \sim 80\%$ であることを特徴とする請求項 5 に記載の液晶表示装置。

【請求項 7】

前記基準電圧線を介して印加される基準電圧の大きさは、前記共通電極に印加される共通

10

20

30

40

50

電圧よりもレベルが高いことを特徴とする請求項 6 に記載の液晶表示装置。

【請求項 8】

前記基準電圧は約 8 V ~ 約 11 V であり、前記共通電圧は約 7 V であることを特徴とする請求項 7 に記載の液晶表示装置。

【請求項 9】

前記基準電圧はスイングする信号を含むことを特徴とする請求項 8 に記載の液晶表示装置。

【請求項 10】

前記基準電圧は、デューティ比が 50 % ~ 80 % でスイングする信号を含むことを特徴とする請求項 9 に記載の液晶表示装置。

10

【請求項 11】

前記画素電極は前記ゲート線に平行な第 1 の辺と、前記データ線に平行な第 2 の辺とを有し、

前記第 1 の辺の長さは前記第 2 の辺の長さよりも長いことを特徴とする請求項 3 に記載の液晶表示装置。

【請求項 12】

前記第 1 の副画素電極および前記第 2 の副画素電極は、横幹部およびこれと交差する縦幹部からなる十字形状の幹部と、前記十字形状の幹部から延出する複数の微枝部と、を備えることを特徴とする請求項 11 に記載の液晶表示装置。

20

【請求項 13】

前記第 1 の副画素電極および前記第 2 の副画素電極は、前記十字状幹部から前記複数の微枝部が互いに異なる方向に延出する複数の副領域を含むことを特徴とする請求項 12 に記載の液晶表示装置。

【請求項 14】

前記基準電圧線は、前記データ線に平行な両縦部と、前記縦部を繋ぎ合う横部と、を備えることを特徴とする請求項 13 に記載の液晶表示装置。

【請求項 15】

前記基準電圧線の前記縦部は前記画素電極と前記データ線との間に配置され、前記基準電

30

圧線の前記横部は前記画素電極と前記ゲート線との間に配置されることを特徴とする請求項 14 に記載の液晶表示装置。

【請求項 16】

前記基準電圧線の前記縦部の下に配置されており、前記ゲート線と同じ層に形成された遮光部をさらに備えることを特徴とする請求項 14 に記載の液晶表示装置。

【請求項 17】

前記画素電極と同じ層に位置し、前記ゲート線と重なり合う遮蔽電極をさらに備えることを特徴とする請求項 16 に記載の液晶表示装置。

【請求項 18】

前記基準電圧線は前記縦幹部に平行な方向に沿って延出しており、前記縦幹部と重なり合うことを特徴とする請求項 13 に記載の液晶表示装置。

40

【請求項 19】

前記基準電圧線は前記第 3 の薄膜トランジスタの出力端子に接続されていることを特徴とする請求項 18 に記載の液晶表示装置。

【請求項 20】

前記基準電圧線は前記データ線と同じ層に位置することを特徴とする請求項 19 に記載の液晶表示装置。

【請求項 21】

前記第 2 の基板の上に位置する共通電極をさらに備え、

前記第 1 の副画素電極および前記第 2 の副画素電極のそれぞれは第 1 の切欠部を有し、前

50

記共通電極は第２の切欠部を有し、前記第１の切欠部は前記第２の切欠部と互い違いになるように配列されていることを特徴とする請求項３に記載の液晶表示装置。

【請求項２２】

前記画素電極は前記ゲート線に平行な第１の辺と、前記データ線に平行な第２の辺とを有し、前記第２の辺の長さは前記第１の辺の長さよりも長いことを特徴とする請求項３に記載の液晶表示装置。

【請求項２３】

前記ゲート線はゲート信号を伝達し、前記第１の薄膜トランジスタと、前記第２の薄膜トランジスタおよび前記第３の薄膜トランジスタのそれぞれの制御端子に印加されるゲート信号は同時に伝達されることを特徴とする請求項１に記載の液晶表示装置。

10

【請求項２４】

前記液晶分子は、電界が加えられていない状態で垂直配向していることを特徴とする請求項１に記載の液晶表示装置。

【請求項２５】

前記データ線が延出している方向に沿って位置する遮蔽電極線をさらに備え、前記遮蔽電極線は前記ゲート線と重なり合うように突き出た遮蔽電極を備えることを特徴とする請求項１に記載の液晶表示装置。

【請求項２６】

前記遮蔽電極は、前記第２の副画素電極と分離されていることを特徴とする請求項２５に記載の液晶表示装置。

20

【請求項２７】

前記第２の副画素電極に印加される電圧は、前記第１の副画素電極に印加される電圧よりも低いことを特徴とする請求項１に記載の液晶表示装置。

【請求項２８】

前記第２の薄膜トランジスタの出力端子は、前記第２の副画素電極および前記第３の薄膜トランジスタの入力端子に接続されることを特徴とする請求項２７に記載の液晶表示装置。

【請求項２９】

前記第２の基板の上に位置する共通電極をさらに備え、
前記基準電圧線を介して印加される基準電圧の大きさは、前記共通電極に印加される共通

30

電圧よりもレベルが高いことを特徴とする請求項２８に記載の液晶表示装置。

【請求項３０】

前記第２の副画素電極の面積は、前記第１の副画素電極の面積と同じかまたはそれよりも大きいことを特徴とする請求項２９に記載の液晶表示装置。

【請求項３１】

前記第２の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第１のチャンネル比とし、前記第３の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第２のチャンネル比としたとき、

前記第１のチャンネル比と前記第２のチャンネル比の和に対する前記第１のチャンネル比の割合は７０％～８０％であることを特徴とする請求項３０に記載の液晶表示装置。

40

【請求項３２】

前記ゲート線はゲート信号を伝達し、前記第１の薄膜トランジスタと、前記第２の薄膜トランジスタおよび前記第３の薄膜トランジスタのそれぞれの制御端子に印加されるゲート信号は同時に伝達されることを特徴とする請求項３１に記載の液晶表示装置。

【請求項３３】

前記画素電極は前記ゲート線に平行な第１の辺と、前記データ線に平行な第２の辺とを有し、

前記第１の辺の長さは前記第２の辺の長さよりも長いことを特徴とする請求項３２に記載の液晶表示装置。

50

【請求項 3 4】

前記第 2 の基板の上に位置する共通電極をさらに備え、前記第 1 の副画素電極および前記第 2 の副画素電極のそれぞれは第 1 の切欠部を有し、前記共通電極は第 2 の切欠部を有し、前記第 1 の切欠部は前記第 2 の切欠部と互い違いに配列されていることを特徴とする請求項 3 3 に記載の液晶表示装置。

【請求項 3 5】

前記画素電極は前記ゲート線に平行な第 1 の辺と、前記データ線に平行な第 2 の辺とを有し、前記第 2 の辺の長さは前記第 1 の辺の長さよりも長いことを特徴とする請求項 3 2 に記載の液晶表示装置。

【発明の詳細な説明】

10

【技術分野】**【0001】**

本発明は液晶表示装置に関する。

【背景技術】**【0002】**

液晶表示装置は、現在最も幅広く用いられているフラット表示装置の一つであり、画素電極または共通電極などの電界生成電極が形成される二枚の表示板と、これらの間に挟持される液晶層で構成されている。

液晶表示装置は、電界生成電極に電圧を印加して液晶層に電界を生成し、これを通じて液晶層の液晶分子の配向を決定し、入射光の偏光を制御することにより映像を表示する。

20

【0003】

また、液晶表示装置は、各画素電極に接続されているスイッチング素子およびスイッチング素子を制御して画素電極に電圧を印加するためのゲート線とデータ線など多数の信号線を含む。

【0004】

かような液晶表示装置の中でも、電界が印加されていない状態で液晶分子の長軸を表示板に対して垂直をなすように配列した垂直配向方式 (*vertically aligned mode*) の液晶表示装置が、コントラスト比が大きくて基準視野角が広いことから脚光を浴びている。

【0005】

30

しかしながら、垂直配向方式の液晶表示装置は、前面視認性に比べて側面視認性の方が低下することがあり、これを解決するために、一つの画素を二つの副画素に分割し、二つの副画素の電圧が異なるように調節することにより透過率を異ならせる方法が提示されている。

【発明の概要】**【発明が解決しようとする課題】****【0006】**

本発明が解決しようとする課題は、透過率を高めることができ、しかも、視認性を改善することができる液晶表示装置を提供することにある。

【課題を解決するための手段】

40

【0007】

本発明の一実施の形態にかかる液晶表示装置は、第 1 の基板と、前記第 1 の基板と相対向する第 2 の基板と、前記第 1 の基板と前記第 2 の基板との間に介在され、液晶分子を含む液晶層と、前記第 1 の基板の上に位置するゲート線と、前記第 1 の基板の上に位置すると共に前記ゲート線と交差するデータ線と、前記ゲート線および前記データ線に接続されている第 1 の薄膜トランジスタおよび第 2 の薄膜トランジスタと、前記ゲート線および前記第 2 の薄膜トランジスタに接続されている第 3 の薄膜トランジスタと、前記第 3 の薄膜トランジスタに接続されている基準電圧線と、前記第 1 の薄膜トランジスタに接続されている第 1 の副画素電極と、前記第 2 の薄膜トランジスタに接続されている第 2 の副画素電極とを有する画素電極と、を含む。

50

【 0 0 0 8 】

前記第 2 の薄膜トランジスタの出力端子は、前記第 2 の副画素電極および前記第 3 の薄膜トランジスタの入力端子に接続することができる。

【 0 0 0 9 】

前記第 2 の副画素電極に印加される電圧は、前記第 1 の副画素電極に印加される電圧よりも低くてもよい。

【 0 0 1 0 】

前記第 2 の副画素電極の面積は、前記第 1 の副画素電極の面積と同じかまたはそれよりも大きくてもよい。

【 0 0 1 1 】

前記第 1 の副画素電極と前記第 2 の副画素電極との面積比は 1 : 1 ~ 1 : 2 であり得る。

【 0 0 1 2 】

前記第 2 の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第 1 のチャンネル比とし、前記第 3 の薄膜トランジスタのチャンネル幅とチャンネル長さとの比を第 2 のチャンネル比としたとき、前記第 1 のチャンネル比と前記第 2 のチャンネル比の和に対する前記第 1 のチャンネル比の割合は 7 0 % ~ 8 0 % であってもよい。

【 0 0 1 3 】

前記第 2 の基板の上に位置する共通電極をさらに備え、前記基準電圧線を介して印加される基準電圧の大きさは、前記共通電極に印加される共通電圧よりもレベルが高くてもよい。

【 0 0 1 4 】

前記基準電圧は約 8 V ~ 約 1 1 V であり、前記共通電圧は約 7 V であり得る。

前記基準電圧はスイングする信号を含む。前記基準電圧は、デューティ比 (d u t y r a t i o) 5 0 % ~ 8 0 % でスイングする信号を含んでもよい。

【 0 0 1 5 】

前記画素電極は前記ゲート線に平行な第 1 の辺と、前記データ線に平行な第 2 の辺とを有し、前記第 1 の辺の長さは前記第 2 の辺の長さよりも長くてもよい。

【 0 0 1 6 】

前記第 1 の副画素電極および前記第 2 の副画素電極は、横幹部およびこれと交差する縦幹部からなる十字形状の幹部と、前記十字形状の幹部から延出する複数の微枝部と、を備えてもよい。

【 0 0 1 7 】

前記第 1 の副画素電極および前記第 2 の副画素電極は、前記十字形状の幹部から前記複数の微枝部が互いに異なる方向に延出する複数の副領域を含むことができる。前記基準電圧線は、前記データ線に平行な両縦部と、前記縦部を繋ぎ合う横部と、を備えてもよい。前記基準電圧線の前記縦部は前記画素電極と前記データ線との間に配置され、前記基準電圧線の前記横部は前記画素電極と前記ゲート線との間に配置されてもよい。

【 0 0 1 8 】

前記基準電圧線の前記縦部の下に配置されており、前記ゲート線と同じ層に形成された遮光部をさらに備えてもよい。

【 0 0 1 9 】

前記画素電極と同じ層に位置し、前記ゲート線と重なり合う遮蔽電極をさらに備えてもよい。

【 0 0 2 0 】

前記基準電圧線は前記縦幹部に平行な方向に沿って延出し、前記縦幹部と重なり合わせてもよい。

【 0 0 2 1 】

前記基準電圧線は前記第 3 の薄膜トランジスタの出力端子に接続されてもよい。

【 0 0 2 2 】

前記基準電圧線は前記データ線と同じ層に位置することができる。

10

20

30

40

50

前記第 2 の基板の上に位置する共通電極をさらに含み、前記第 1 の副画素電極および前記第 2 の副画素電極のそれぞれは第 1 の切欠部を含み、前記共通電極は第 2 の切欠部を有し、前記第 1 の切欠部は前記第 2 の切欠部と互い違いに配列されてもよい。

【0023】

前記画素電極は前記ゲート線に平行な第 1 の辺と、前記データ線に平行な第 2 の辺とを有し、前記第 2 の辺の長さは前記第 1 の辺の長さよりも長くてもよい。

【0024】

前記ゲート線はゲート信号を伝達し、前記第 1 の薄膜トランジスタと、前記第 2 の薄膜トランジスタおよび前記第 3 の薄膜トランジスタのそれぞれの制御端子に印加されるゲート信号は同時に伝達される。前記液晶分子は、電界が加えられていない状態で垂直配向する。前記データ線が延出している方向に沿って位置する遮蔽電極線をさらに備え、前記遮蔽電極線は前記ゲート線と重なり合うように突き出た遮蔽電極を備えてもよい。前記遮蔽電極は、前記第 2 の副画素電極と分離されてもよい。

10

【発明の効果】

【0025】

このように、本発明の一実施の形態によれば、「ハイ」副画素及び「ロー」副画素の面積、分圧スイッチング素子および分圧基準電圧の大きさを調節することにより、液晶表示装置の透過率を高めることができ、しかも、視認性を改善することができる。

【図面の簡単な説明】

【0026】

20

【図 1】本発明の一実施の形態にかかる液晶表示装置の 1 画素に対する等価回路図。

【図 2】本発明の一実施の形態にかかる液晶表示装置の画素に印加される信号の波形図。

【図 3】図 1 に示す液晶表示装置の 1 画素に対するレイアウト図。

【図 4】図 3 における I V - I V ' 線に沿った断面図。

【図 5】本発明の第 1 の実施の形態にかかる液晶表示装置の透過率および側面視認性の結果を示すグラフ。

【図 6】本発明の第 1 の実施の形態にかかる液晶表示装置の透過率および側面視認性の結果を示すグラフ。

【図 7】本発明の第 1 の実施の形態にかかる液晶表示装置における階調による透過率の変化を分圧スイッチング素子の大きさ別に示すグラフ。

30

【図 8】本発明の第 1 の実施の形態にかかる液晶表示装置における階調による透過率の変化を「ハイ」副画素と「ロー」副画素との面積比別に示すグラフ。

【図 9】本発明の実施の形態にかかる液晶表示装置における階調による透過率の変化を「ハイ」副画素と「ロー」副画素との面積比別に示すグラフ。

【図 10】本発明の第 1 の実施の形態にかかる液晶表示装置における「ハイ」副画素と「ロー」副画素との面積比による視認性指数および透過率を示すグラフ。

【図 11】本発明の第 1 の実施の形態にかかる液晶表示装置における基準電圧による透過率の変化を示すグラフ。

【図 12】本発明の第 1 の実施の形態にかかる液晶表示装置における基準電圧による視認性指数の変化を示すグラフ。

40

【図 13】本発明の第 1 の実施の形態にかかる液晶表示装置における「ハイ」副画素と「ロー」副画素との間に発生する共通電圧の歪みを示すグラフ。

【図 14】本発明の第 2 の実施の形態にかかる液晶表示装置の 1 画素に対するレイアウト図。

【図 15】図 14 における X V - X V ' 線に沿った断面図。

【図 16】本発明のまた第 3 の実施の形態にかかる液晶表示装置の 1 画素に対するレイアウト図。

【図 17】図 16 における X V I I - X V I I ' 線に沿った断面図。

【図 18】本発明の第 4 の実施の形態にかかる液晶表示装置の 1 画素に対するレイアウト図。

50

【図 19】本発明の第 5 の実施の形態にかかる液晶表示装置の 1 画素に対するレイアウト図。

【図 20】本発明の第 6 の実施の形態にかかる液晶表示装置の 1 画素に対するレイアウト図。

【図 21】本発明の第 7 の実施の形態にかかる液晶表示装置の 1 画素に対するレイアウト図。

【発明を実施するための最良の形態】

【0027】

以下、図面に基づき、本発明の好適な実施の形態について詳しく説明することとする。しかしながら、本発明はここで説明する実施の形態に何ら限定されるものではなく、異なる形態で実現することができる。むしろ、ここで紹介される実施の形態は、開示された内容を徹底して完全たるものにし、且つ、当業者に本発明の思想を十分に伝えることができるように提供されるものである。

図中、層及び領域の厚さは明確性を図るために誇張されている。また、ある層が他の層または基板の「上」にあると言及した場合、これは他の層または基板の上に直接的に形成されていてもよく、これらの間に第 3 の層が介在されていてもよい。なお、明細書全般に亘って同一又は類似の構成要素に対しては同じ図面符号を付す。以下、図 1 および図 2 に基づき、本発明の第 1 の実施の形態にかかる液晶表示装置の信号線と、画素の配置及びその駆動方法について説明する。

【0028】

図 1 は、本発明の第 1 の実施の形態にかかる液晶表示装置の 1 画素に対する等価回路図であり、図 2 は、本発明の第 1 の実施の形態にかかる液晶表示装置の画素に印加される信号の波形図である。

【0029】

図 1 を参照すると、本発明の第 1 の実施の形態にかかる液晶表示装置の 1 画素 P X は、ゲート信号を伝達するゲート線 G L、データ信号を伝達するデータ線 D L および分圧基準電圧を伝達する基準電圧線 R L を含む複数の信号線と、複数の信号線に接続される第 1 のスイッチング素子 Q a、第 2 のスイッチング素子 Q b、第 3 のスイッチング素子 Q c と、第 1 の副画素 P E a で定義される第 1 の液晶キャパシタ C 1 c H および第 2 の副画素 P E b で定義される第 2 の液晶キャパシタ C 1 c L を備える。

【0030】

第 1 のスイッチング素子 Q a および第 2 のスイッチング素子 Q b はそれぞれゲート線 G L およびデータ線 D L に接続され、第 3 のスイッチング素子 Q c は第 2 のスイッチング素子 Q b の出力端子および基準電圧線 R L に接続されている。

【0031】

第 1 のスイッチング素子 Q a および第 2 のスイッチング素子 Q b は薄膜トランジスタなどの三端子素子であり、その制御端子はゲート線 G L に接続されており、入力端子はデータ線 D L と接続されており、第 1 のスイッチング素子 Q a の出力端子は第 1 の液晶キャパシタ C 1 c a に接続されており、第 2 のスイッチング素子 Q b の出力端子は第 2 の液晶キャパシタ C 1 c b および第 3 のスイッチング素子 Q c の入力端子に接続されている。

【0032】

また、第 3 のスイッチング素子 Q c も薄膜トランジスタなどの三端子素子であり、制御端子はゲート線 G L と接続されており、入力端子は第 2 の液晶キャパシタ C 1 c b と接続されており、出力端子は基準電圧線 R L に接続されている。第 1 の実施例においては、第 1 のスイッチング素子 Q a、第 2 のスイッチング素子 Q b および第 3 のスイッチング素子 Q c のいずれも N M O S で形成される。

【0033】

図 2 を参照すると、ゲート線 G L にゲートオン V o n 信号が印加されると、ここに接続された第 1 のスイッチング素子 Q a と、第 2 のスイッチング素子 Q b 及び第 3 のスイッチング素子 Q c がターンオンされる。これにより、データ線 D L に印加されたデータ電圧はタ

10

20

30

40

50

オンされた第1のスイッチング素子Q aおよび第2のスイッチング素子Q bを介してそれぞれ第1の副画素電極P E aおよび第2の副画素電極P E bに印加される。このとき、第1の副画素電極P E aおよび第2の副画素電極P E bに印加されたデータ電圧は互いに同じ値に充電される。しかしながら、本発明の実施の形態によると、第2の副画素電極P E bに印加される電圧は第2のスイッチング素子Q bと直列接続されている第3のスイッチング素子Q cにより分圧される。このため、第2の副画素電極P E bに印加される電圧V bは第1の副画素電極P E aに印加される電圧V aよりも小さくなる。

【0034】

結果として、第1の液晶キャパシタC 1 c aに充電された電圧と、第2の液晶キャパシタC 1 c bに充電された電圧とは互いに異なることとなる。第1の液晶キャパシタC 1 c aに充電された電圧と、第2の液晶キャパシタC 1 c bに充電された電圧とが互いに異なるため、第1の副画素及び第2の副画素における液晶分子の傾斜角が異なり、これにより、二つの副画素の輝度が互いに異なる。このため、第1の液晶キャパシタC 1 c aに充電される電圧と、第2の液晶キャパシタC 1 c bに充電される電圧とを適切に調節すると、側面から眺める映像を正面から眺める映像に最大限に近づけることができ、これにより、側面視認性を改善することができる。

10

【0035】

以下、図3および図4に基づき、図1に示す第1の実施の形態にかかる液晶表示装置の構造について説明する。図3は、図1に示す液晶表示装置の1画素に対するレイアウト図であり、図4は、図3におけるI V - I V '線に沿った断面図である。

20

【0036】

図3および図4を参照すると、この第1の実施の形態にかかる液晶表示装置は、対向する下部表示板100及び上部表示板200と、これらの2枚の表示板100、200の間に介在している液晶層3と、表示板100、200の外側面に付着されている一対の偏光子（図示せず）と、を備える。

【0037】

まず、下部表示板100について詳述する。

透明ガラス製またはプラスチック製の絶縁基板110の上にゲート線121が位置する。ゲート線121は、第1のゲート電極124 aと、第2のゲート電極124 bと、第3のゲート電極124 cと、他の層または外部駆動回路との接続のための広端部（図示せず）と、を備える。ゲート線121の上にゲート絶縁膜140が位置する。ゲート絶縁膜140の上には、第1の半導体154 aと、第2の半導体154 bおよび第3の半導体154 cが位置する。

30

【0038】

第1の半導体154 aと、第2の半導体154 bおよび第3の半導体154 cの上には、複数のオーミックコンタクト部材163 a、165 a、163 b、165 b、163 c、165 cが位置する。

【0039】

オーミックコンタクト部材163 a、165 a、163 b、165 b、163 c、165 cおよびゲート絶縁膜140の上には、第1のソース電極173 aおよび第2のソース電極173 bを有する複数のデータ線171、第1のドレイン電極175 a、第2のドレイン電極175 b、第3のソース電極173 aおよび第3のドレイン電極175 c、並びに基準電圧線177を有するデータ導電体171、173 c、175 a、175 b、175 c、177が位置する。

40

【0040】

前記データ導電体と、その下に位置する半導体及びオーミックコンタクト部材は、一枚のマスクを用いて同時に形成してもよい。

【0041】

データ線171は、他の層または外部駆動回路との接続のための広端部（図示せず）を備える。基準電圧線177は、データ線171に平行な2つの縦部177 aと、2つの縦部

50

177aを繋ぎ合う横部177bと、を備える。基準電圧線177の2つの縦部177aを横部177bにより繋ぎ合うことにより、基準電圧線177に流れる信号の遅延を防ぐことができる。

【0042】

基準電圧線177の縦部177aは画素電極191とデータ線171との間に位置し、第3のドレイン電極175cと接続される。基準電圧線177の横部177bは画素電極191とゲート線121との間に位置する。これにより、基準電圧線177は画素電極191とデータ線171との間、及び画素電極191とゲート線121との間の信号干渉を低減することができる。

【0043】

第1のゲート電極124aと、第1のソース電極173aおよび第1のドレイン電極175aは第1の半導体154aとともに第1の薄膜トランジスタQaを形成し、薄膜トランジスタのチャンネル(Channel)は第1のソース電極173aと第1のドレイン電極175aとの間の半導体154aの部分に形成される。これと同様に、第2のゲート電極124bと、第2のソース電極173bおよび第2のドレイン電極175bは第2の半導体154bとともに第2の薄膜トランジスタQbを形成し、薄膜トランジスタのチャンネルは第2のソース電極173bと第2のドレイン電極175bとの間の半導体154bの部分に形成され、第3のゲート電極124cと、第3のソース電極173cおよび第3のドレイン電極175cは第3の半導体Qcとともに第3の薄膜トランジスタQcを形成し、薄膜トランジスタのチャンネルは第3のソース電極173cと第3のドレイン電極175cとの間の半導体154cの部分に形成される。

【0044】

データ導電体171、173c、175a、175b、175c、177および露出された半導体154a、154b、154c部分の上には保護膜(passivation layer)180が成膜される。保護膜180は、窒化ケイ素や酸化ケイ素などの無機絶縁物から製膜される。しかしながら、保護膜180は有機絶縁物から製膜されてもよく、フラットな表面を有することができる。有機絶縁物の場合、感光性(photosensitivity)を有することができ、その誘電率(dielectric constant)は約4.0以下である。なお、保護膜180は、有機膜の優れた絶縁特性を生かしつつも、露出された半導体154a、154b、154cの部分に損傷を与えないように下部無機膜と上部有機膜の二重膜構造を有してもよい。

【0045】

保護膜180には、第1のドレイン電極175aおよび第2のドレイン電極175bを露出させる複数のコンタクトホール(contact hole)185a、185bが形成されている。

【0046】

保護膜180の上には、第1の副画素電極191aおよび第2の副画素電極191bを有する画素電極191が形成されている。画素電極191は、ITO(Indium Tin Oxide)またはIZO(Indium Zinc oxide)などの透明な導電物質やアルミニウム、銀、クロムまたはその合金などの反射性金属から製作されてもよい。

【0047】

画素電極191は、ゲート線121に平行な第1の辺と、データ線171に平行な第2の辺と、を備える。ゲート線121に平行な第1の辺はデータ線171に平行な第2の辺の長さよりも略3倍ほど長い。このため、画素電極の水平線側の構造がその垂直側の構造よりも小さい場合に比べて、各行に配置される画素電極191の数は、少なく、その代わりに、各列に位置される画素電極191の数が多い。これにより、データ線171の総数が減るため、データ駆動部用集積回路チップの数を減らして材料費を節減することができる。もちろん、ゲート線121の数がその分増えるとはいえ、ゲート駆動部は、ゲート線121、データ線171、薄膜トランジスタなどとともに液晶表示板アセンブリに集積する

10

20

30

40

50

ことができるので、ゲート線 121 の数の増加があまり問題にならない。なお、ゲート駆動部が集積回路チップ(d i c r e t e I C C H I P t y p e)の形で取り付けられても、ゲート駆動部用集積回路チップが相対的に安価であるため、データ駆動部用集積回路チップの数を減らすことが一層有利である。

【0048】

第1の副画素電極 191a および第2の副画素電極 191b は行方向に隣り合い、全体的に四角形であり、横幹部 192 およびこれと交差する縦幹部 193 からなる十字形状の幹部を備える。また、横幹部 192 および縦幹部 193 により4つの副領域に分けられ、各副領域は複数の微枝部 194 を有する。

【0049】

第2の副画素電極 191b は第1の副画素電極 191a の一部の辺を取り囲んでいる。第1の副画素電極 191a および第2の副画素電極 191b の微枝部 194 のうちの二つ目は横幹部または縦幹部から左上に向けて斜めに延出し、二つ目の微枝部 194 は横幹部 192 または縦幹部 193 から右上に向けて斜めに延出している。さらに、三つ目の微枝部 194 は横幹部 192 または縦幹部 193 から左下に向けて延出し、残りの四つ目の微枝部 194 は横幹部 192 または縦幹部 193 から右下に向けて斜めに延出している。

【0050】

各微枝部 194 はゲート線 121 または横幹部 192 と略 $40^{\circ} \sim 45^{\circ}$ の角度をなす。特に、第1の副画素電極 191a に含まれる微枝部 194 は横幹部 192 と略 40° の角度をなすことができ、第2の副画素電極 191b に含まれる微枝部 194 は横幹部 192 と略 45° の角度をなすことができる。なお、隣り合う二つの副領域の微枝部 194 は互いに直交してもよい。

図示はしないが、微枝部 194 の幅は局所的な液晶分子の傾斜の方向に対する領域を変えるために次第に広くしてもよい。

【0051】

第1の副画素電極 191a および第2の副画素電極 191b はコンタクトホール 185a、185b を介してそれぞれ第1のドレイン電極 175a および第2のドレイン電極 175b と物理的・電氣的に接続されており、第1のドレイン電極 175a および第2のドレイン電極 175b からデータ電圧が印加される。このとき、第2のドレイン電極 175b に印加されたデータ電圧のうちの一部は第3のソース電極 173c により分圧されて、第2の副画素電極 191b に印加される電圧の大きさは第1の副画素電極 191a に印加される電圧の大きさよりも小さくなる。ここで、基準電圧およびデータ電圧の大小関係によって電流が流れる方向が決定される。

【0052】

ここで、第2の副画素電極 191b の面積は、第1の副画素電極 191a の面積に比べて、1倍以上2倍以下である。特に、本発明の第1の実施の形態において、第2の副画素電極 191b の面積は、第1の副画素電極 191a の面積に比べて、1倍以上1.5倍以下であることが好ましい。

【0053】

また、第2のスイッチング素子 Qb のチャンネル幅とチャンネル長さとの比を第1のチャンネル比とし、第3のスイッチング素子 Qc のチャンネル幅とチャンネル長さとの比を第2のチャンネル比としたとき、第1のチャンネル比および第2のチャンネル比の和に対する第1のチャンネル比の割合は約 $60\% \sim 95\%$ である。本発明の実施の形態において、透過率および視認性の両方とも考慮したとき、第2の副画素電極 191b の面積が第1の副画素電極 191a の面積に比べて1倍以上1.25倍以下である場合に、第1のチャンネル比および第2のチャンネル比の和に対する第1のチャンネル比の割合は $70\% \sim 80\%$ であることが好ましい。しかしながら、 $70\% \sim 80\%$ の範囲は変更可能である。換言すれば、第1のチャンネル比および第2のチャンネル比の和に対する第1のチャンネル比の割合は、視認性を高めるために下げることとあれば、透過率を高めるために上げることもある。

10

20

30

40

50

【 0 0 5 4 】

また、基準電圧線に印加される電圧のレベルは、共通電極に印加される共通電圧のレベルよりも高い必要があり、その絶対値の差は約 1 V ~ 約 4 V であることが好ましい。例えば、共通電圧 V_{com} が約 7 V である場合、基準電圧 V_r は約 8 V ~ 約 11 V であることが好ましい。

【 0 0 5 5 】

次いで、上部表示板 200 について詳述する。

【 0 0 5 6 】

透明ガラス製またはプラスチック製の絶縁基板 210 の上に遮光部材 (light blocking member) 220 が形成されている。遮光部材 220 はブラックマトリックス (black matrix) と呼ばれ、光漏れを防ぐ。

10

【 0 0 5 7 】

また、基板 210 および遮光部材 220 の上には複数のカラーフィルタ 230 が形成されている。カラーフィルタ 230 は遮光部材 220 に囲まれた領域内にほとんど存在し、画素電極 191 の列に沿って長く延びてもよい。各カラーフィルタ 230 は、赤色、緑色および青色の三原色など基本色 (primary color) のうちの一つを表示する。しかしながら、カラーフィルタ 230 は、赤色、緑色および青色の三原色に制限されず、青緑色 (cyan)、紫紅色 (magenta)、イエロー (yellow)、ホワイト系の色のうちの一つを表示してもよい。

20

【 0 0 5 8 】

遮光部材 220 およびカラーフィルタ 230 のうちの少なくとも一方は、下部基板 110 の上に形成されてもよい。

【 0 0 5 9 】

カラーフィルタ 230 および遮光部材 220 の上には、オーバーコート膜 (overcoat) 250 が成膜される。オーバーコート膜 250 は絶縁物質から製作され、カラーフィルタ 230 が露出されることを防ぐと共に平坦面を提供する。オーバーコート膜 250 は、省略してもよい。

【 0 0 6 0 】

オーバーコート膜 250 の上には共通電極 270 が形成される。表示板 100、200 の両側面には配向膜 (alignment layer) (図示せず) が成膜されており、これらは垂直配向膜である。

30

【 0 0 6 1 】

表示板 100、200 の外側面には偏光子 (polarizer) (図示せず) が設けられるが、二つの偏光子の偏光軸は直交し、これらのうちの一方の偏光軸はゲート線 121 に対して平行であることが好ましい。反射型液晶表示装置の場合には、二つの偏光子のうちの一方が省略されてもよい。

【 0 0 6 2 】

二枚の表示板 100、200 の間には液晶層 3 が挟持されており、液晶層 3 は負の誘電率異方性を有する液晶分子 31 を含む。液晶層 3 の液晶分子 31 は、長軸が第 1 および第 2 の副画素電極 191a、191b の微枝部の長手方向に略平行になるように先傾斜 (pretilt) を有しており、電界が印加されていない状態で二枚の表示板 100、200 の表面に対して垂直をなすように配向される。なお、液晶層 3 は反応性メソジェン (reactive mesogen) を含む配向補助剤をさらに含み、このような配向補助剤により液晶分子 31 は長軸が第 1 および第 2 の副画素電極 191a、191b の微枝部の長手方向に略平行になるように先傾斜を有することができる。

40

【 0 0 6 3 】

データ電圧が印加された第 1 の副画素電極 191a および第 2 の副画素電極 191b は、共通電圧が印加される表示板 200 の共通電極 270 とともに電界を生成することにより、各電極 191a、191b、270 間の液晶層 3 の液晶分子の方向を決定する。このようにして決定された液晶分子の方向に応じて液晶層 3 を通過する光の偏光が変わる。第 1

50

および第2の副画素電極191a、191bと共通電極270は液晶キャパシタC1ca、C1cbC1clをなして、薄膜トランジスタがターンオフされた後にも印加された電圧を維持する。このとき、微枝部194の辺は電界を歪ませて微枝部194の辺に垂直な水平成分を作り出し、液晶分子31の傾斜方向はその水平成分によって決定される方向に決定される。このため、液晶分子31が最初は微枝部194の辺に垂直な方向に傾斜しようとする。しかしながら、隣り合う微枝部194の辺による電界の水平成分の方向が逆方向であり、微枝部194間の間隔が狭いため、互いに逆方向に傾斜しようとする液晶分子31と一緒に微枝部194の長手方向に平行な方向に傾斜することとなる。

【0064】

本発明の第1の実施の形態において、1画素の微枝部194が延出する長手方向が合計で4方向であるため、液晶分子31が傾斜する方向も合計で4方向となる。このように液晶分子31が傾斜する方向を多角化させると、液晶表示装置の基準視野角が大きくなる。

10

【0065】

以下、図5および図6に基づき、本発明の実施の形態にかかる液晶表示装置の表示透過率および側面視認性について説明することにする。図5および図6は、本発明の一実施の形態にかかる液晶表示装置の透過率および側面視認性の結果を示すグラフである。図1～図4に基づいて説明した第1の副画素電極および第2の副画素電極は、それぞれ後述する「ハイ」副画素および「ロー」副画素に対応される。

【0066】

図5および図6中、実線は液晶表示装置を正面(Front)から眺めたときの階調による透過率を示し、点線は液晶表示装置を側面(Right)から眺めたときの階調による透過率を示す。図5は、「ハイ」副画素と「ロー」副画素との間の電圧差を誘導せずに同じデータ電圧を印加した場合を示し、図6は、本発明の実施の形態にかかる液晶表示装置の場合を示す。

20

【0067】

図5および図6を参照すると、副画素にそれぞれ異なる電圧を印加することのない通常の液晶表示装置に比べて、本発明の実施の形態にかかる液晶表示装置の場合、液晶表示装置の側面における階調(Gray)による透過率(T)グラフが、正面における階調による透過率のグラフに一層近くなるということを確認することができ、特に、低階調においてその効果が大きいということが分かる。換言すると、本発明の実施の形態にかかる液晶表示装置における側面視認性が改善される。

30

【0068】

以下、表1、図7および図8に基づき、本発明の第1の実施の形態にかかる液晶表示装置の表示特性について詳述する。

【0069】

下記表1は、本発明の一実施の形態にかかる液晶表示装置の表示特性を示す表である。本実施の形態においては、「ハイ」副画素と「ロー」副画素との面積比、第1のTFT(第1のスイッチング素子Qa)のチャンネル幅、第2のTFT(第2のスイッチング素子Qb)のチャンネル幅、チャンネル比(第2のTFT(第2のスイッチング素子Qb)および第3のTFT(第3のスイッチング素子Qc)のチャンネル幅に対する第2のTFT(第2のスイッチング素子Qb)のチャンネル幅の比)による液晶表示装置の透過率、視認性(Visibility)指数、及び「ハイ」副画素と「ロー」副画素との電圧比を測定し、その結果を下記表1に示す。ここで、スイッチング素子Qa、スイッチング素子Qbおよびスイッチング素子Qcのチャンネル長さは同一に維持した状態で評価した。

40

【0070】

【表 1】

面積比（「ハイ」 副画素：「ロー」 副画素）	チャンネル比 （channel ratio） （第2のTFT のチャンネル幅 （ μm ））	透過率（%）	視認性指数 （Visibility index）	電圧比 （Voltage ratio）
1 : 1.5	90（5）	5.14	0.297	0.82
	80（11）	4.76	—	0.75
	70（19）	4.61	0.24	0.71
	60（29）	4.03	0.216	0.58
1 : 1.25	70（17）	4.92	0.279	0.72
	80（10）	5.13	0.31	0.77
	70（17）	4.90	0.279	0.72
	60（27）	4.29	—	0.69
1 : 1.0	90（4）	5.51	0.315	0.80
	80（9）	5.12	—	0.75
	70（15）	5.01	0.316	0.71
	60（24）	4.28	0.204	0.60
1 : 0.75	90（3）	90（3）	0.346	0.77
	80（8）	5.03	0.279	0.69
	70（13）	4.88	0.347	0.65
	60（21）	4.49	0.258	0.60

10

20

30

【0071】

前記表1を参照すると、「ロー」副画素の画素電極の面積が「ハイ」副画素の画素電極の面積とほとんど同じかまたはそれよりも大きい場合は、「ロー」副画素の画素電極の面積が「ハイ」副画素の画素電極の面積よりも小さい場合に比べて、「ハイ」副画素と「ロー」副画素との電圧比が所望の値、例えば、約0.7～約0.8の範囲内にあることが分かる。

【0072】

換言すると、「ロー」副画素の画素電極の面積が「ハイ」副画素の画素電極の面積よりも小さい場合に、液晶表示装置の透過率は上げることはできたものの、側面視認性を調節するための電圧比（「ロー」副画素の電圧：「ハイ」副画素の電圧）を得ることが困難であった。なお、「ロー」副画素の画素電極の面積が「ハイ」副画素の画素電極の面積よりも1.5倍以上大きくなると、液晶表示装置の透過率が下がる。

40

【0073】

このため、本発明の実施の形態にかかる液晶表示装置でのように、「ロー」副画素の画素電極の面積が「ハイ」副画素の画素電極の面積と同じかまたはそれよりも大きく、約1.5倍以下である場合、液晶表示装置の透過率及び側面視認性を両方とも高めることができるということが分かった。

【0074】

表1に戻ると、特に、面積比が1:1～1:1.25の範囲にあり、チャンネル比（第2のTFTおよび第3のTFTのチャンネル幅に対する第2のTFTのチャンネル幅の比）が約70%～約80%の範囲内にある場合、液晶表示装置の透過率が低下しないながらも視

50

認性指数が小さくなって側面視認性が改善されることがあることが分かった。視認性指数とは、正面の画質特性と側面の画質特性との差を示す概念であって、多く使用する指数としては、階調曲線そのものを評価する方法としてTRDI { tone rendering distortion index、あるいはGDI(Gamma Distortion Index)と呼ばれる } が提案されて使用されている。この方法は、階調間の明度(lightness)差を原本階調曲線と歪曲した階調曲線との間で比較することによって歪曲量を定量化する方法である。例えば、GDI(Gamma Distortion Index)は正面ガンマ(Gamma)対比側面ガンマの差を定量的に表す概念で通用する値である。しかし、GDI(Gamma Distortion Index)は視認性指数を表す一例であり、これに限定されない。このため、本発明の実施の形態にかかる液晶表示装置のように、第2のスイッチング素子Q_bおよび第3のスイッチング素子Q_bのチャンネル幅の和に対する第2のスイッチング素子Q_bのチャンネル幅の比が約70%~約80%である場合、透過率が低下しないながらも、側面視認性が改善され得ることが分かった。

10

【0075】

図7は、本発明の実施の形態にかかる液晶表示装置における階調による透過率の変化をデータ電圧を分圧する分圧スイッチング素子の大きさ別に示すグラフである。具体的に、図7は、「ハイ」副画素と「ロー」副画素との面積比が1対1.25である場合における「ハイ」副画素と「ロー」副画素との電圧比の変化による透過率の変化を示す。2.2 (2.2 gamma) 曲線は、液晶表示装置を正面から眺めたときの階調に対する透過率を示す。残りの曲線は、液晶表示装置を側面から眺めたときの階調に対する透過率を示す。

20

【0076】

図7を参照すると、「ハイ」副画素と「ロー」副画素との電圧比が増加するにつれて、正面における階調に対する透過率のグラフから遠ざかることを確認することができ、視認性指数(gamma distortion index; GDI)が増加することからみて、側面視認性が減少している。

【0077】

図8は、本発明の実施の形態にかかる液晶表示装置における階調に対する透過率の変化(Visibility graph Variation)を「ハイ」副画素と「ロー」副画素との面積比別(area ratio)に示すグラフである。具体的に、図8は、「ハイ」副画素と「ロー」副画素との電圧比が70%である場合における「ハイ」副画素と「ロー」副画素との面積比による透過率の変化を示す。

30

【0078】

図8を参照すると、「ハイ」副画素と「ロー」副画素との面積比が増加するにつれて、正面における階調による透過率のグラフに一層近づくということを確認することができ、これを考慮すると、側面視認性が改善されることが分かる。特に、低階調においてその効果が一層大きく現れるということが分かる。

【0079】

以下、図9および図10に基づき、「ハイ」副画素と「ロー」副画素との面積比を一層具体化させて階調による透過率の変化を説明することにする。

【0080】

図9は、本発明の実施の形態にかかる液晶表示装置における階調(gray)に対する透過率の変化を「ハイ」副画素と「ロー」副画素との面積比別に示すグラフであり、図10は、本発明の実施の形態にかかる液晶表示装置における「ハイ」副画素と「ロー」副画素との面積比による視認性指数および透過率を示すグラフである。具体的に、図9および図10は、チャンネル比が70%であり、14.7Vのデータ電圧を印加した状態で、「ハイ」副画素と「ロー」副画素との面積比を1、1.05、1.1、1.15、1.2、1.25にして階調による透過率および面積比による視認性指数を示す。

40

【0081】

図9を参照すると、面積比が1から増加して1.25となったときに、正面における階調による透過率のグラフに最も近づくということを確認することができる。

【0082】

50

図 10 を参照すると、面積比が 1 から 1.25 へと増加するにつれて視認性指数が減少し、透過率も同時に減少することを確認することができる。

【0083】

以下、図 11 および図 12 に基づき、本発明の第 2 の実施の形態にかかる液晶表示装置の表示特性について説明することにする。

【0084】

図 11 は、本発明の実施の形態にかかる液晶表示装置における基準電圧 V_{ref} に対する透過率の変化を示し、図 12 は、本発明の実施の形態にかかる液晶表示装置における基準電圧 V_{ref} による視認性指数の変化を示す。

【0085】

図 11 および図 12 を参照すると、基準電圧 V_{ref} が増加するにつれて透過率は増加し、視認性指数は減少することを確認することができる。これは、基準電圧 V_{ref} が増加するにつれて「ハイ」副画素と「ロー」副画素との電圧比が増加するためである。

【0086】

図 13 は、本発明の実施の形態にかかる液晶表示装置における「ハイ」副画素と「ロー」副画素との間に発生する共通電圧の歪みを示すグラフである。具体的に、図 13 は、「ハイ」副画素に印加される電圧波形 H_{igh} 及び「ロー」副画素に印加される電圧波形 L_{ow} を示す。

【0087】

本発明の実施の形態にかかる液晶表示装置において、「ロー」副画素には「ハイ」副画素に印加される電圧よりも小さい電圧が印加されるため、共通電圧を中心として小さい振幅でスイング ($s w i n g$) する。ここで、共通電圧とは、上部表示板に形成される共通電極に印加される電圧をいう。図 13 から明らかなように、正極性における「ハイ」副画素のレベルと「ロー」副画素のレベルとの差 h_1 と、負極性における「ハイ」副画素のレベルと「ロー」副画素のレベルとの差 h_2 は互いに異なる。これは、「ロー」副画素におけるキックバック電圧が「ハイ」副画素におけるキックバック電圧よりも大きいためである。具体的に、キックバック電圧が大きくなると、正極性において電圧が下がる量と、負極性において電圧が上がるキックバック電圧の量が異なってくる。

要するに、「ハイ」副画素の最適共通電圧 $H_{igh} V_{com}$ と「ロー」副画素の最適共通電圧 $L_{ow} V_{com}$ が互いに異なることになり、その結果、共通電圧歪み V_{com} が発生する。これにより、残像が発生し、フリッカー現象が激しくなって視認性が悪くなることがある。

【0088】

しかしながら、本発明の第 2 の実施の形態にかかる液晶表示装置において、第 3 の薄膜トランジスタと接続された基準電圧線を介して印加される基準電圧を増加させることにより、「ロー」副画素に印加される電圧を上昇させることができる。ここで、基準電圧の大きさは共通電極に印加される共通電圧よりも高いことがあり、共通電圧が 7 V である場合、基準電圧は 8 V ~ 11 V であってもよい。そのため、「ロー」副画素に対応する共通電圧 $L_{ow} V_{com}$ のレベルを上昇させて「ハイ」副画素に対応する共通電圧 $h_{igh} V_{com}$ のレベルとの差分を緩和する。これにより、「ロー」副画素および「ハイ」副画素の共通電圧の歪みによる残像の問題とフリッカー ($F l i c k e r$) の問題を解消することが可能となる。

【0089】

本発明の第 2 の実施の形態にかかる液晶表示装置において、基準電圧線に印加される電圧信号はスイング ($s w i n g$) することができる。基準電圧信号がスイング ($s w i n g$) すると、正極性における「ロー」副画素に印加される電圧レベルを上昇させ、負極性における「ロー」副画素に印加される電圧レベルを下降させるため、透過率を向上させることができる。このとき、基準電圧に印加される電圧のレベルが共通電極に印加される共通電圧のレベルよりも高い状態でスイングするようにできる。これにより、「ロー」副画素のキックバック電圧が減少することによりフリッカー現象が改善され、共通電圧の歪みに

10

20

30

40

50

よる残像を極力抑えることができる。

【0090】

基準電圧は、デューティ比 (duty ratio) が 50% ~ 80% でスイングする信号を含んでもよい。ここで、デューティ比 (duty ratio) とは、ゲート信号がオン (on) となる時間中における基準電圧のオフ (off) 時間とオン (on) 時間との割合をいう。

【0091】

以下、図 14 および図 15 に基づき、本発明の他の実施の形態にかかる液晶表示装置について説明することにする。図 14 は、本発明の他の実施の形態にかかる液晶表示装置の 1 画素に対するレイアウト図であり、図 15 は、図 14 における X V - X V ' 線に沿った断面図である。

10

【0092】

図 14 および図 15 を参照すると、この実施の形態にかかる液晶表示装置は、図 3 および図 4 に示す実施の形態にかかる液晶表示装置の構造にほとんど類似している。このため、類似する部分についての説明は省略する。

【0093】

この実施の形態にかかる液晶表示装置は、図 3 および図 4 に示す実施の形態にかかる液晶表示装置とは異なり、基準電圧線 177 の縦部 177 a の下に配置されており、ゲート線 121 と同じ層に形成された遮光部 127 a をさらに備える。

【0094】

遮光部 127 a は、基準電圧線 177 の縦部 177 a の下に配置されている半導体 157 が光により活性化することを防いで、基準電圧線 177 に印加される電圧値を安定的に維持することができるようにする。

20

【0095】

図 3 および図 4 に示す実施の形態にかかる液晶表示装置の多くの特徴は、図 14 および図 15 に示す実施の形態にかかる液晶表示装置に全て適用可能である。

【0096】

以下、図 16 および図 17 に基づき、本発明の第 3 の実施の形態にかかる液晶表示装置について説明する。図 16 は、本発明のまた別の実施の形態にかかる液晶表示装置の 1 画素に対するレイアウト図であり、図 17 は、図 16 における X V I I - X V I I ' 線に沿った断面図である。

30

【0097】

図 16 および図 17 を参照すると、この実施の形態にかかる液晶表示装置は、図 3 および図 4 に示す実施の形態にかかる液晶表示装置の構造に類似している。このため、類似する部分についての説明は省略する。

【0098】

この実施の形態にかかる液晶表示装置は、図 3 および図 4 に示す実施の形態にかかる液晶表示装置とは異なり、ゲート線 121 の上に配置されており、画素電極 191 と同じ層に形成された遮蔽電極線 88 をさらに備える。遮蔽電極 88 はゲート線 121 よりも広幅であるため、ゲート線 121 を完全に覆うことができる。

40

【0099】

遮蔽電極線 88 には共通電極 270 に印加される電圧とほとんど同じ電圧が印加され、これにより、ゲート線 121 の周りの液晶分子の不規則な挙動を防いで光漏れなどの表示品質の低下を防ぐことができる。図 16 および図 17 とは異なり、横方向に延出している遮蔽電極線 88 から突き出て縦方向に延出する遮蔽電極 (図示せず) を備えてもよい。前記遮蔽電極は、横方向に延出するゲート線 121 においてゲート電極 124 a、124 b、124 c を繋ぎ合うゲート線の部分と重なり合うことができる。

【0100】

図 3 および図 4 に示す実施の形態にかかる液晶表示装置及び図 14 および図 15 に示す実施の形態にかかる液晶表示装置の多くの特徴は、図 16 および図 17 に示す実施の形態に

50

かかる液晶表示装置に全て適用可能である。

【0101】

以下、図18に基づき、本発明のまた別の実施の形態にかかる液晶表示装置について説明する。図18は、本発明の第4の実施の形態にかかる液晶表示装置の1画素に対するレイアウト図である。

【0102】

図18を参照すると、この実施の形態にかかる液晶表示装置は、図3および図4に示す実施の形態にかかる液晶表示装置の構造に類似している。このため、類似する部分についての説明は省略する。

【0103】

この実施の形態にかかる液晶表示装置は、図3および図4に示す実施の形態にかかる液晶表示装置における第1の副画素電極191aおよび第2の副画素電極191bの全体的な形状に相違点がある。換言すると、この実施の形態にかかる液晶表示装置は、第1の切欠部91により複数の領域に分割される第1の副画素電極191aおよび第2の副画素電極191bを備える。第1の切欠部91により分割される第1の副画素電極191aはゲート線121に対して斜め方向に沿って延出している第1の領域189aと、第2の領域189bと、第1の領域189aと第2の領域189bを繋ぎ合う繋ぎ部189cと、を備える。同様に、第1の切欠部91により分割される第2の副画素電極191bは、ゲート線121に対して斜め方向に沿って延出している第3の領域190aと、第4の領域190bと、第3の領域190aおよび第4の領域190bを繋ぎ合う繋ぎ部190cと、を備える。

10

20

【0104】

第1の副画素電極191aは第2の副画素電極191bに囲まれている。上部表示板200に形成されている共通電極270は、第2の切欠部71を備える。第2の切欠部71は、第1の切欠部91と互い違いに配列されている

【0105】

第1の副画素電極191aおよび第2の副画素電極191bは、コンタクトホール185a、185bを介してそれぞれ第1のドレイン電極175aおよび第2のドレイン電極175bと物理的・電氣的に接続されており、第1のドレイン電極175aおよび第2のドレイン電極175bからデータ電圧が印加される。このとき、第2のドレイン電極175bに印加されたデータ電圧のうちの一部は第3のソース電極173cにより分圧されて、第2の副画素電極191bに印加される電圧の大きさは第1の副画素電極191aに印加される電圧の大きさよりも小さくなる。

30

【0106】

図3および図4に示す実施の形態にかかる液晶表示装置の多くの特徴は、図18に示す実施の形態にかかる液晶表示装置に全て適用可能である。

以下、図19に基づき、本発明の第5の実施の形態にかかる液晶表示装置について説明する。図19は、本発明のまた別の実施の形態にかかる液晶表示装置の1画素に対するレイアウト図である。

【0107】

図19を参照すると、この実施の形態にかかる液晶表示装置は、図3および図4に示す実施の形態にかかる液晶表示装置の構造に類似している。但し、横長の画素電極を有する図3および図4に示す実施の形態とは異なり、この実施の形態は、縦長の画素電極を有する。

40

【0108】

換言すると、この実施の形態における画素電極191は、第1の副画素電極191aおよび第2の副画素電極191bを備え、画素電極191は、ゲート線121に平行な第1の辺と、データ線171に平行な第2の辺と、を備える。ゲート線121に平行な第1の辺は、データ線171に平行な第2の辺よりも短い。

【0109】

50

第 1 の副画素電極 1 9 1 a と第 2 の副画素電極との間には、第 1 の薄膜トランジスタ Q a と、第 2 の薄膜トランジスタ Q b および第 3 の薄膜トランジスタ Q c が位置する。

【 0 1 1 0 】

ここで、第 1 の薄膜トランジスタ Q a と、第 2 の薄膜トランジスタ Q b および第 3 の薄膜トランジスタ Q c の接続構造は、図 1、図 3 および図 4 において説明した実施の形態と同様である。ただし、基準電圧線 1 7 7 はゲート線 1 2 1 と同じ層に位置し、基準電圧線 1 7 7 とデータ導電体 1 7 1、1 7 3 c、1 7 5 a、1 7 5 b、1 7 5 c との間に介在されたゲート絶縁膜 1 4 0 が有するコンタクトホール 1 8 5 c を介して電氣的・物理的に接続される。

【 0 1 1 1 】

この実施の形態にかかる液晶表示装置は、データ線 1 7 1 に沿って平行に延出している遮蔽電極線 8 8 p を備える。遮蔽電極線 8 8 p はデータ線 1 7 1 の上に画素電極 1 9 1 と同じ層に形成され、ゲート線 1 2 1 が延出している方向に突き出た遮蔽電極 8 8 を備える。

【 0 1 1 2 】

遮蔽電極 8 8 は、ゲート線 1 2 1 の周縁部と重なり合わせてもよい。ここで、遮蔽電極 8 8 は、画素電極 1 9 1、特に、第 2 の副画素電極 1 9 1 b と分離されている。

【 0 1 1 3 】

以下、図 2 0 に基づき、本発明の第 6 の実施の形態にかかる液晶表示装置について説明する。図 2 0 は、本発明のまた別の実施の形態にかかる液晶表示装置の 1 画素に対するレイアウト図である。

【 0 1 1 4 】

図 2 0 を参照すると、この実施の形態にかかる液晶表示装置は、図 1 9 に示す実施の形態にかかる液晶表示装置の構造とほとんど同様であり、ただし、基準電圧線 1 7 7 が副画素電極 1 9 1 a、1 9 1 b の縦幹部 1 9 3 に平行な方向に沿って延出している。また、基準電圧線 1 7 7 は縦幹部 1 9 3 と重なり合う。しかしながら、基準電圧線 1 7 7 は第 1 の副画素電極 1 9 1 a と第 2 の副画素電極 1 9 1 b との間に位置する第 2 の薄膜トランジスタ Q b と交差しないように迂回する。さらに、基準電圧線 1 7 7 は、第 3 の薄膜トランジスタ Q 3 の入力端子である第 3 のソース電極 1 9 3 c の広い周縁部と向かい合う出力端子である第 3 のソース電極 1 7 5 c を備える。

【 0 1 1 5 】

基準電圧線 1 7 7 は、データ線 1 7 1 と同じ層に形成される。このため、この実施の形態は、第 3 のドレイン電極 1 7 5 c および基準電圧線 1 7 7 が同じ層に位置するため、層間接触のためのコンタクトホールを別設する必要がない。

【 0 1 1 6 】

以下、図 2 1 に基づき、本発明の第 7 の実施の形態にかかる液晶表示装置について説明する。図 2 1 は、本発明のまた別の実施の形態にかかる液晶表示装置の 1 画素に対するレイアウト図である。

【 0 1 1 7 】

図 2 1 を参照すると、この実施の形態にかかる液晶表示装置は、図 1 9 に示す実施の形態にかかる液晶表示装置の構造とほとんど同様であり、ただし、第 1 の副画素電極 1 9 1 a および第 2 の副画素電極 1 9 1 b の全体的な形状に相違点がある。換言すると、この実施の形態にかかる液晶表示装置は、第 1 の切欠部 9 1 により第 1 の副画素電極 1 9 1 a および第 2 の副画素電極 1 9 1 b が複数の領域に分割される。

【 0 1 1 8 】

第 1 の切欠部 9 1 により分割される第 1 の副画素電極 1 9 1 a は、逆 V 字型 (chevron shape、山形紋状) に折れ曲がる領域を有する。同様に、第 1 の切欠部 9 1 により分割される第 2 の副画素電極 1 9 1 b もシェブロン状に折れ曲がる領域を有する。第 1 の副画素電極 1 9 1 a および第 2 の副画素電極 1 9 1 b の形状およびレイアウトはこの実施の形態に何ら限定されるものではなく、様々に変形可能である。

【 0 1 1 9 】

上部表示板 200 に形成されている共通電極 270 は第 2 の切欠部 71 を備え、第 2 の切欠部 71 は第 1 の切欠部 91 と互い違いに配列されている

【0120】

以上、本発明の好適な実施の形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、次の特許請求の範囲において定義している本発明の基本概念を用いた当業者による様々な変形および改良形態もまた本発明の権利範囲に属すると言える。


【符号の説明】

【0121】


- 121 ... ゲート線、
- 171 ... データ線、
- 180 ... 保護膜、
- 177 ... 基準電圧線、
- 191 ... 画素電極、

10


【図 1】




【図 2】



【 図 4 】




【圖 7】




Gray	T (%) (Solid Line)	T (%) (Dashed Line with Markers)
0	0	0
4	0.5	4
8	1	8
12	2	14
16	4	19
20	7	25
24	11	31
28	16	37
32	22	44
36	29	50
40	37	57
44	46	64
48	56	71
52	67	78
56	79	85
60	92	92
64	100	100


【 図 8 】




【 図 9 】




【 図 1 0 】




【 図 1 1 】




【図 1 2】




【図 1 3】




【図 1 4】



【図 1 5】



【 図 2 1 】



フロントページの続き

- (72)発明者 金 勲
大韓民国京畿道安山市常 緑 区四洞大宇プルジオ7次アパートメント701棟1604号
- (72)発明者 呉 浩 吉
大韓民国忠 清 南道牙山市湯井面三星クリスタル寄宿舍ガネット棟803号
- (72)発明者 鄭 載 勲
大韓民国仁川市富平区富開2洞101-22番地5/2
- (72)発明者 金 炯 傑
大韓民国京畿道城南市盆唐区亭子洞154番地タイムブリッジB-409
- (72)発明者 廉 周 錫
大韓民国ソウル特別市瑞草区蠶院洞新盤浦韓新アパートメント202棟405号
- (72)発明者 宋 在 晉
大韓民国京畿道華城市陳雁洞陳雁ゴルフマウル住公11団地アパートメント1105棟1003号
- (72)発明者 金 潤 障
大韓民国ソウル特別市銅雀区舍堂5洞GSザイアアパートメント102棟1502号
- (72)発明者 鄭 光 哲
大韓民国京畿道城南市壽井区壽進2洞4538-3番地テピョンオフィステル403号
- Fターム(参考) 2H192 AA24 BA13 BA25 BC24 BC31 CB05 CB14 CB45 CC42 EA22
EA43 JA13
5C094 AA01 BA03 BA43 DA13 DB01 EA04 EA10 JA01 JA03

专利名称(译)	<无法获取翻译>		
公开(公告)号	JP2016026320A5	公开(公告)日	2016-08-04
申请号	JP2015186790	申请日	2015-09-24
[标]申请(专利权)人(译)	三星显示有限公司		
申请(专利权)人(译)	三星显示器的股票会社		
[标]发明人	金壽禎 申旗徹 金勲 吳浩吉 鄭載勲 金炯傑 廉周錫 宋在晉 金潤障 鄭光哲		
发明人	金 壽 ▲禎▼ 申 旗 ▲徹▼ 金 ▲勲▼ 吳 浩 吉 鄭 載 ▲勲▼ 金 炯 傑 廉 周 錫 宋 在 晉 金 潤 ▲障▼ 鄭 光 哲		
IPC分类号	G02F1/1368 G09F9/30		
CPC分类号	G02F1/136286 G02F1/134336 G02F1/136209 G02F1/13624 G02F1/1368 G02F2001/134345 G02F2001/136218 G09G3/3648 G09G2300/0447 G09G2320/028		
FI分类号	G02F1/1368 G09F9/30.338		
F-TERM分类号	2H192/AA24 2H192/BA13 2H192/BA25 2H192/BC24 2H192/BC31 2H192/CB05 2H192/CB14 2H192/CB45 2H192/CC42 2H192/EA22 2H192/EA43 2H192/JA13 5C094/AA01 5C094/BA03 5C094/BA43 5C094/DA13 5C094/DB01 5C094/EA04 5C094/EA10 5C094/JA01 5C094/JA03		
优先权	1020100106852 2010-10-29 KR		
其他公开文献	JP2016026320A JP6093824B2		

摘要(译)

提供一种液晶显示装置。面对第一基板的第二基板，插入在第一基板和第二基板之间的包含液晶分子的液晶层以及位于第一基板上的栅极线，与栅极线相交的数据线，连接至栅极线 and 数据线的第二薄膜晶体管，以及连接至栅极线 and 第二薄膜晶体管的第三薄膜晶体管。连接到第三薄膜晶体管的参考电压线，连接到第一薄膜晶体管的第一子像素电极和连接到第二薄膜晶体管的第二子像素电极。一种包括像素电极的液晶显示装置。[选型图]图1

