

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2013-190703

(P2013-190703A)

(43) 公開日 平成25年9月26日(2013.9.26)

(51) Int.Cl.	F I	テーマコード (参考)
G02F 1/1368 (2006.01)	G02F 1/1368	2H092
G02F 1/1343 (2006.01)	G02F 1/1343	

審査請求 未請求 請求項の数 6 O L (全 17 頁)

(21) 出願番号 特願2012-58037 (P2012-58037)
 (22) 出願日 平成24年3月14日 (2012.3.14)

(71) 出願人 303018827
 NLTテクノロジー株式会社
 神奈川県川崎市中原区下沼部1753番地
 (74) 代理人 100064012
 弁理士 浜田 治雄
 (72) 発明者 西田 真一
 神奈川県川崎市中原区下沼部1753番地
 NLTテクノロジー株式会社内
 (72) 発明者 田口 尚之
 神奈川県川崎市中原区下沼部1753番地
 NLTテクノロジー株式会社内
 (72) 発明者 渡邊 貴彦
 神奈川県川崎市中原区下沼部1753番地
 NLTテクノロジー株式会社内

最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】画素電極と共通電極との間に印加する基板に略平行な横電界によって、ホモジニアス配向の液晶を回転させることにより表示を行う横電界方式の液晶表示装置において、液晶分子の駆動エリアをサブ画素内で拡大しつつ蓄積容量を十分に確保する。

【解決手段】ソース電極に接続されたソース画素電極が前記データ線に沿って延在されており、隣接走査線上には、前記データ線と同一の層で形成された蓄積容量電極が前記隣接走査線と重なるように形成されており、前記ソース画素電極は、前記蓄積容量電極と画素に1辺に沿って、接続するように配置されており、前記ソース画素電極上には層間膜が形成されており、前記層間膜上には、透明導電膜で形成された画素電極および共通電極が形成されており、前記画素電極は、前記ソース画素電極にスルーホールを介して接続されており、走査線の延在方向に延在する櫛歯電極を構成することにより、高い開口率を得る。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

画素電極と共通電極との間に印加する基板に略平行な横電界によって、水平配向の液晶を回転させることにより表示を行う横電界方式の液晶表示装置において、

平行配置された複数のデータ線と、前記データ線と略垂直をなして互いに平行配置された複数の走査線とを有し、各データ線および各走査線によって囲まれるマトリクス状に配列されたそれぞれのサブ画素に対応し前記データ線と前記走査線との交差部近傍に薄膜トランジスタを備える基板と、

前記サブ画素領域内で前記データ線に沿って延在し、前記薄膜トランジスタのソース電極と接続された電位供給ラインと、

前記電位供給ラインと連なり前記走査線上に絶縁層を介して配置され前記走査線との間で容量を形成する蓄積容量電極と、を備え、

前記画素電極は画素電極第 1 部と画素電極第 2 部を有し、

前記画素電極第 1 部は前記サブ画素領域内で前記電位供給ラインの上側の層に配置されて前記走査線と略平行をなして線状に形成され、

前記画素電極第 2 部は前記画素電極第 1 部と連なり前記データ線と平行に形成されて前記電位供給ラインに接続され、

前記共通電極は共通電極第 1 部と共通電極第 2 部を有し、

前記共通電極第 1 部は前記画素電極第 1 部と対向しながら配列してそれぞれが前記画素電極第 1 部と等しい距離だけ離間して前記基板と略平行な電界を形成し、

前記共通電極第 2 部は前記共通電極第 1 部と連なり前記蓄積容量電極の上側に絶縁層を介して設けられる、ことを特徴とする液晶表示装置。

【請求項 2】

画素電極と共通電極との間に印加する基板に略平行な横電界によって、水平配向の液晶を回転させることにより表示を行う横電界方式の液晶表示装置において、

平行配置された複数のデータ線と、前記データ線と略垂直をなして互いに平行配置された複数の走査線とを有し、各データ線および各走査線によって囲まれるマトリクス状に配列されたそれぞれのサブ画素に対応し前記データ線と前記走査線との交差部近傍に薄膜トランジスタを備える基板と、

前記サブ画素領域内で前記データ線に沿って延在し、前記薄膜トランジスタのソース電極と接続された電位供給ラインと、

前記電位供給ラインと連なり前記走査線上に絶縁層を介して配置され前記走査線との間で容量を形成する蓄積容量電極と、を備え

前記画素電極は前記サブ画素領域内で、前記電位供給ラインの上側で面状に拡がり前記電位供給ラインに接続され、

前記共通電極は共通電極第 1 部と共通電極第 2 部とを有し、

前記共通電極第 1 部は前記画素電極の上側に絶縁層を介して前記画素電極と向かい合っ

て配列して、前記画素電極との間に前記基板と略平行な電界を形成し、

前記共通電極第 2 部は前記共通電極第 1 部と連なり前記蓄積容量電極の上側に絶縁膜を介して設けられたことを特徴とする液晶表示装置。

【請求項 3】

画素電極と共通電極との間に印加する基板に略平行な横電界によって、水平配向の液晶を回転させることにより表示を行う横電界方式の液晶表示装置において、

平行配置された複数のデータ線と、前記データ線と略垂直をなして互いに平行配置された複数の走査線とを有し、各データ線および各走査線によって囲まれるマトリクス状に配列されたそれぞれのサブ画素に対応し前記データ線と前記走査線との交差部近傍に薄膜トランジスタを備える基板と、

前記サブ画素領域内で前記データ線に沿って延在し、前記薄膜トランジスタのソース電極と接続された電位供給ラインと、

前記電位供給ラインと連なり前記走査線上に絶縁層を介して配置され前記走査線との間

10

20

30

40

50

で容量を形成する蓄積容量電極と、を備え、

前記共通電極は前記サブ画素領域内で、前記電位供給ラインの上側で面状に拡がり前記電位供給ラインに接続され、

前記画素電極は画素電極第１部と画素電極第２部を有し、

前記画素電極第１部は前記共通電極の上側に絶縁層を介して前記共通電極と向かい合っ
て配列し、前記共通電極との間に前記基板と略平行な電界を形成し、

前記画素電極第２部はこの前記画素電極第１部と連なり前記電位供給ラインの上側に絶
縁層を介して設けられる、液晶表示装置。

【請求項４】

前記電位供給ラインと前記蓄積容量電極とが前記データ線と前記走査線との交差部近傍
で連なる略Ｌ字形状に形成したことを特徴とする請求項１乃至３のいずれか１項に記載の
液晶表示装置。

10

【請求項５】

前記蓄積容量電極が前記走査線を覆い、前記共通電極第２部が前記蓄積容量電極を覆う
ように形成したことを特徴とする請求項１乃至２のいずれか１項に記載の液晶表示装置。

【請求項６】

複数の前記データ線の間隔を、複数の前記走査線の間隔に比べて大きく配置したことを
特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

20

【０００１】

本願発明は、液晶表示装置に関し、特に、薄膜トランジスタ基板に略垂直な電界で液晶
分子を駆動させるアクティブマトリクス型液晶表示装置に関する。

【背景技術】

【０００２】

従来から広く用いられているＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）方式は、高コントラストである反面、液晶の分子軸が垂直電界によって立ち上がることから視角依存性が著しいという問題があった。近年ではＴＶなど大型モニター向けの需要が高まっており、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ　Ｓｗｉｔｃｈｉｎｇ）方式やＦＦＳ方式といった薄膜トランジスタ（以降、ＴＦＴという）が設けられる基板に対して略平行な電界を液晶分子に付与して駆動させる、いわゆる横電界方式の液晶パネルが普及している。横電界方式の液晶パネルとして、例えばＩＰＳ方式は、基板上のデータ線もしくは走査線に略平行な複数の画素電極と、この画素電極と対をなす共通電極とを備え、これら画素電極と共通電極との間に形成される上記基板に略平行な電界によって上記基板に対して平行な面内で液晶分子を回転させて表示を制御している。この方式で液晶分子を駆動することにより、分子軸の立ち上がり角に対する視角依存性がなくなるため、ＴＮ方式よりも視角特性が大幅に有利となる。

30

【０００３】

このような液晶表示装置において、より広い範囲で液晶分子を駆動されることが好ましく、例えば、ＴＦＴが設けられる基板とこの基板に対向配置されカラーフィルタを備える対向基板との間に層設される液晶材料をより広いエリアで駆動させる技術が特許文献１などに記載されている。例えば特許文献１では、隣接する画素電極の間隔を従来の加工マージンで決定される限界よりも縮小し、かつ隣接する画素電極の短絡を防ぐ技術が示されている。また、特許文献２には、画素電極と対向電極を走査線と略平行にし、データ線とソース画素電極を隣接させ、また走査線上に蓄積容量電極を形成し、輝度を向上させた横電界方式の液晶表示装置が開示されている（図１０）。一方、特許文献３には、走査線及びデータ線が層間絶縁膜を介して共通電極に覆われ、開口率を向上させた横電界方式の液晶表示装置が開示されている。

40

【先行技術文献】

【特許文献】

50

【 0 0 0 4 】

【特許文献 1】特開 2 0 0 4 - 2 1 2 4 3 6 号公報

【特許文献 2】特開 2 0 0 2 - 1 2 2 8 7 6 号公報

【特許文献 3】特開 2 0 0 4 - 0 6 2 1 4 5 号公報

【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 5 】

ところで、特許文献 1 では、基板と略平行な電界を形成するためには、基板上に画素電極と共通電極とを配置する必要があるが、例えばデータ線と画素電極との間にはデータ信号伝達の遅延が発生しないようにクリアランスを設ける必要があるが、このクリアランスの

10

【 0 0 0 6 】

また、特許文献 2 に対して、横電界方式の液晶表示装置では、データ線と画素電極との間にはデータ信号伝達の遅延が発生しないようにクリアランスを設ける必要があるが、例えば上記のような液晶表示装置においては、データ線と画素電極が同層にあるため、画素電極の結束部分をデータ線から離さなければならず、サブ画素内で液晶分子の駆動範囲を広げられないという課題があった。

【 0 0 0 7 】

一方、特許文献 3 において、この液晶表示装置では蓄積容量は、画素電極と共通電極配線及び画素電極と共通電極の間で形成されている。この蓄積容量は構造上画素の短辺側に形成されるため、面積が大きく取れず、十分な蓄積容量を確保できないという課題があった。

20

【 0 0 0 8 】

本発明は上記の事情に鑑みてなされたものであり、液晶分子の駆動エリアをサブ画素内で拡大しつつ蓄積容量を十分に確保することを目的とする。

【課題を解決するための手段】

【 0 0 0 9 】

上記課題を解決するために、本発明の液晶表示装置は、画素電極と共通電極との間に印加する基板に略平行な横電界によって、水平配向の液晶を回転させることにより表示を行う横電界方式の液晶表示装置において、平行配置された複数のデータ線と、前記データ線と略垂直をなして互いに平行配置された複数の走査線とを有し、各データ線および各走査線によって囲まれるマトリクス状に配列されたそれぞれのサブ画素に対応し前記データ線と前記走査線との交差点近傍に薄膜トランジスタを備える基板と、前記サブ画素領域内で前記データ線に沿って延在し、前記薄膜トランジスタのソース電極と接続された電位供給ラインと、前記電位供給ラインと連なり前記走査線上に絶縁層を介して配置され前記走査線との間で容量を形成する蓄積容量電極と、を備え、前記画素電極は画素電極第 1 部と画素電極第 2 部を有し、前記画素電極第 1 部は前記サブ画素領域内で前記電位供給ラインの上側の層に配置されて前記走査線と略平行をなして線状のパターンで形成されて画素電極と一定距離だけ離間して形成され、前記画素電極第 2 部は前記画素電極第 1 部と連なり前記データ線と平行に形成され前記電位供給ラインに接続され、前記共通電極は共通電極第 1 部と共通電極第 2 部を有し、前記共通電極第 1 部は前記画素電極第 1 部と対向しながら配列してそれぞれが前記画素電極第 1 部と等しい距離だけ離間して前記基板と略平行な電界を形成し、前記共通電極第 2 部は前記共通電極第 1 部と連なり前記蓄積容量電極の上側に絶縁層を介して設けられる、ことを特徴とする。

30

40

【 0 0 1 0 】

また、本発明の液晶表示装置は、画素電極と共通電極との間に印加する基板に略平行な横電界によって、水平配向の液晶を回転させることにより表示を行う横電界方式の液晶表示装置において、平行配置された複数のデータ線と、前記データ線と略垂直をなして互いに平行配置された複数の走査線とを有し、各データ線および各走査線によって囲まれるマ

50

トリクス状に配列されたそれぞれのサブ画素に対応し前記データ線と前記走査線との交差部近傍に薄膜トランジスタを備える基板と、前記サブ画素領域内で前記データ線に沿って延在し、前記薄膜トランジスタのソース電極と接続された電位供給ラインと、前記電位供給ラインと連なり前記走査線上に絶縁層を介して配置され前記走査線との間で容量を形成する蓄積容量電極と、を備え前記画素電極は前記サブ画素領域内で、前記電位供給ラインの上側で面状に拡がり前記電位供給ラインに接続され、前記共通電極は共通電極第1部と共通電極第2部とを有し、前記共通電極第1部は前記画素電極の上側に絶縁層を介して前記画素電極と向かい合って配列してそれぞれが前記画素電極と等しい距離だけ離間して画素電極との間に前記基板と略平行な電界を形成し、前記共通電極第2部は前記共通電極第1部と連なり前記蓄積容量電極の上側に設けられたことを特徴とする。

10

【0011】

さらに、本発明の液晶表示装置は、画素電極と共通電極との間に印加する基板に略平行な横電界によって、水平配向の液晶を回転させることにより表示を行う横電界方式の液晶表示装置において、平行配置された複数のデータ線と、前記データ線と略垂直をなして互いに平行配置された複数の走査線とを有し、各データ線および各走査線によって囲まれるマトリクス状に配列されたそれぞれのサブ画素に対応し前記データ線と前記走査線との交差部近傍に薄膜トランジスタを備える基板と、前記サブ画素領域内で前記データ線に沿って延在し、前記薄膜トランジスタのソース電極と接続された電位供給ラインと、前記電位供給ラインと連なり前記走査線上に絶縁層を介して配置され前記走査線との間で容量を形成する蓄積容量電極と、を備え、前記共通電極は前記サブ画素領域内で、前記電位供給ラインの上側で面状に拡がり前記電位供給ラインに接続され、前記画素電極は画素電極第1部と画素電極第2部を有し、前記画素電極第1部は前記共通電極の上側に絶縁層を介して前記共通電極と向かい合って配列し、それぞれが前記共通電極と等しい距離だけ離間して共通電極との間に前記基板と略平行な電界を形成し、前記画素電極第2部はこの前記画素電極第1部と連なり前記蓄積容量電極の上側に絶縁層を介して設けられる。

20

【発明の効果】

【0012】

本願発明により、基板と垂直な方向から観察して、画素電極もしくは共通電極をデータ線側により近づけて配置することができ液晶分子を駆動するための電界をサブ画素内でより広く形成しながら、蓄積容量を十分に確保することが可能となる。

30

【図面の簡単な説明】

【0013】

【図1】本発明の第1の実施例からなる液晶表示装置の1サブ画素の構成を示す平面図である。

【図2】本発明の第1の実施例からなる液晶表示装置を示す図1におけるA - A'における断面図を示す図である。

【図3】本発明の第1の実施例からなる液晶表示装置のデータ線の延びる方向と略垂直な平面で基板を切断した断面図である。

【図4】本発明の第1の実施例からなる液晶表示装置を示す図1のサブ画素を3つ並べた状態を示す説明図である。

40

【図5】本発明の第2の実施例からなる液晶表示装置の1サブ画素の構成を示す平面図である。

【図6】本発明の第2の実施例からなる液晶表示装置を示す図5におけるA - A'における断面図を示す図である。

【図7】本発明の第3の実施例からなる液晶表示装置の1サブ画素の構成を示す平面図である。

【図8】本発明の第3の実施例からなる液晶表示装置を示す図7におけるA - A'における断面図を示す図である。

【図9】本発明の第3の実施例からなる液晶表示装置のデータ線の延びる方向と垂直な平面で基板を切断した断面図である。

50

【図 10】従来の液晶表示装置の平面図である。

【発明を実施するための形態】

【0014】

本発明の実施の形態について実施例に沿って説明する。

【実施例 1】

【0015】

図 1 に示すように、液晶表示装置は、複数のデータ線 1 が互いに平行をなして透明な基板（第 1 基板）上に配置されている。このデータ線 1 と略垂直をなして複数の走査線 2 が配置され、これら複数のデータ線 1 と走査線 2 とによってマトリクス上に配列された複数のサブ画素領域が区画されている。

10

【0016】

データ線と交差する近傍付近の走査線上にはゲート電極が設けられ、走査線と交差するデータ線からはドレイン電極が接続されている。このような構造により、データ線 1 と走査線 2 との近傍には薄膜トランジスタを形成して配置することができる。

【0017】

データ線の一方の横側には、データ線 1 に沿ってソース画素電極（ソース電極と接続された電位供給ライン）が配置され、TFT からのソース電極はこのソース画素電極に接続されている。

【0018】

ソース画素電極 9 の上層には、画素電極が配置され、画素電極は櫛歯状に形成されている。

20

【0019】

例えば、画素電極は、走査線と略平行な複数の第 1 の部分 3（画素電極の第 1 部）と、この第 1 の部分 3 と連なる第 2 の部分 4（画素電極の第 2 部）とから構成される。

【0020】

画素電極に対応し、共通電極も走査線と略平行な複数の第 1 の部分 5（共通電極の第 1 部）と、この第 1 の部分 5 と連なる第 3、第 2 の部分 7、6（共通電極の第 3 部、第 2 部）とを有する。

【0021】

共通電極の第 1 の部分 5 と、画素電極の第 1 の部分 3 とは互いに一定間隔を隔てて配置され、基板と略平行な電界を形成することができる。

30

【0022】

図 1 および図 2 に示す第 1 の実施例の画素を以下、作成順を追って、詳細に説明する。

【0023】

まず、第 1 の絶縁性基板 12 としてガラス基板上に、第 1 の金属層 Cr 2500 Å により、走査線 2 を形成する。

【0024】

次にゲート絶縁膜 13 として SiNx 5000 Å、薄膜半導体層 a-Si 2000 Å/n-a-Si 500 Å を形成し、薄膜半導体層 10 を画素のスイッチング素子として設ける TFT 部分のみを残して、パターニングする。さらに、第 2 の金属層 Cr 2500 Å により、データ線 1、TFT のソース・ドレイン電極、TFT のソース電極に接続されたソース画素電極 9、および蓄積容量電極 8 を形成する。

40

【0025】

次に、TFT のソース・ドレイン電極をマスクとして、TFT チャネル部の n-a-Si を除去する。

【0026】

次に、保護絶縁膜 14 として SiNx 6000 Å を形成し、画素電極を接続するスルーホール 25 を形成する。

【0027】

さらに、この上に、透明電極 ITO 800 Å により、画素電極の第 1 の部分 3、画素

50

電極の第 1 の部分どうしを接続する第 2 の部分 4、共通電極の第 1 の部分 5、走査線をシールドする共通電極の第 2 の部分 6、データ線をシールドする共通電極の第 3 の部分 7 からなるパターンを形成する。ITO で形成された画素電極は第 2 の部分 4 において、スルーホール 25 を介して、第 2 の金属層で形成したソース画素電極 9 に接続される。

【0028】

以上の方法により、TFT アレイを形成する。

【0029】

次にカラーフィルタ基板の製造方法を述べる。第 2 の透明絶縁性基板 22 の裏面に ITO 膜 23 を 200 Å 形成する。さらに表面に、ブラックマトリクス 34 を形成し、その後、緑 (G) 色層 19、赤 (R) 色層 20、青 (B) 色層 21 の順にパターン形成する。さらにオーバーコート膜 18 を形成し、その上に、柱状スペーサ 35 を形成する。

10

【0030】

以上のようにして作製したアレイ基板とカラーフィルタ基板の表面に配向膜 15、16 を形成し、32 の方向にラビング処理を行って、両基板を貼り合わせて、この中に液晶材を注入して、封止する。液晶 17 は、液晶の初期配向 32 の向きに配向する。

【0031】

さらに、両側のガラス基板の外側に、偏光軸が直交するように、偏光板 11、24 を貼付する。TFT アレイ基板側の入射側偏光板の吸収軸の向きは、液晶の初期配向方向と一致させるようにした。

【0032】

20

上述のように作製した液晶表示パネルに、バックライトと駆動回路を実装することにより、実施例 1 の横電界方式のアクティブマトリクス型液晶表示装置が完成する。

【0033】

櫛歯状の電極を構成する画素電極の第 1 の部分 3 と共通電極の第 1 の部分 5、および走査線をシールドする共通電極の第 2 の部分 6 は、互いに略平行に形成され、画素の中央付近で屈曲する形になっている。画素電極の第 1 の部分 3 の右側半分は、液晶配向方向から時計回りに θ 、左側下側半分は $-\theta$ だけ傾いている。

【0034】

このように、走査線 2 およびこの延在方向に延在する櫛歯電極を構成する画素電極 3 および共通電極 5 が液晶の配向方向に関して対称に屈曲していることにより、画素電極 3 と共通電極 5 との間に、画素の図で右半分では、垂直方向 (データ線の延在方向) から、時計回りに θ 回転した方向の電界が印加され、画素の図で左半分では、垂直方向から反時計回りの θ 回転した方向の電界が印加されることとなる。

30

【0035】

これらの電界により、画素の左右で、液晶分子は互いに逆方向に回転することになるので、これらが互いに光学的に補償しあうことにより、階調反転や色つきのない広い視野角特性を得ることができる。本実施例では、 $\theta = 15^\circ$ とした。

【0036】

データ線 1 と同じ第 2 の金属層からなるソース画素電極 9 は、データ線 1 に沿って延在され、隣接する走査線 2 でサブ画素の辺を構成する走査線 2 上に形成された第 2 の金属層からなる蓄積容量電極 8 に接続される。

40

【0037】

前記走査線 2 上に形成された前記第 2 の金属層からなる蓄積容量電極 8 は、前記走査線 2 との間に容量を形成し、蓄積容量として機能する。

【0038】

蓄積容量電極 8 は、共通電極の第 2 の部分 6 にも覆われているため、蓄積容量電極 8 と共通電極の第 2 の部分 6 との間にも、蓄積容量が形成される。これにより、少ない面積でより大きな蓄積容量を形成することができる。

【0039】

第 2 の金属層からなる蓄積容量電極 8 は、走査線 2 より幅広で、走査線 2 を覆うように

50

することが望ましい。このようにすることにより、第2の金属層からなる蓄積容量電極8は画素電極3と等電位を有するため、走査線2からの電界をシールドする機能を有する。このため、走査線2をシールドする共通電極の第2の部分6は、幅をそれほど広く取る必要がない。

【0040】

第2の金属層からなる蓄積容量電極6がない場合、走査線2の電界をシールドするための共通電極6は、走査線2のエッジから7 μ m張り出させる必要であったが、このように第2の金属層からなる蓄積容量電極8で覆うことにより、張り出し幅は6 μ mに減ずることができた。

【0041】

上述の説明の通り、本願の第1の発明を適用することにより、走査線方向に長いサブ画素において、高い開口率を得ることができるがわかる。

【0042】

図3に示すように、ソース画素電極9の上側に画素電極を設けることにより、画素電極をデータ線1側により近づけることができ、液晶駆動用の電界をより広いエリアで形成することができる。

【0043】

また、薄膜トランジスタのソース電極に接続されたソース画素電極9をデータ線1に沿って延在させることにより、ソース画素電極9がサブ画素の短い辺に形成され、長さを最も短くできるため、当該部分の面積を極小とすることができる。これにより、開口率を向上できる。

【0044】

また、ソース画素電極9と蓄積容量電極とを略L字形状の形成したことで、開口率を高めることができる。

【0045】

本画素構造においては、共通電極電位は、全て最上層のITOで形成されており、最上層ITOをマトリクス状に形成することで、これを周辺において、共通電極電位に接続するようにしている。サブ画素内には、これ以外の層で共通電極電位に接続された電極を有さない。これにより開口率向上を妨げる電極を形成しなくて良いため、開口率を向上できる。

【0046】

以上のような構成をとることにより、開口率向上の妨げとなる余分な電極を形成することなく、少ない面積で、十分大きな蓄積容量を形成することが可能となり、また走査線2およびデータ線1からの電界を十分にシールドすることが可能となるため、高開口率で透過率の高い良好な液晶表示を得ることができる。

【0047】

図4には、図1に示された1サブ画素をデータ線の延在方向に3サブ画素並べることにより1画素を形成した例を示す。3つのサブ画素はそれぞれR20、G19、B21の色層に対応させた。このようにRGBが同じデータ線に接続するようにサブ画素を配置する場合のように、横長のサブ画素において、本画素構造は高い開口率を有する。このように、RGBのサブ画素を同じデータ線に接続することにより、データ線を駆動するドライバーICの個数を減らすことができ、より低コストで、液晶表示装置を作製することができる。

【0048】

データ線の延在方向には、ブラックマトリクス34を配置して、データ線1の近傍およびTFTに対向する部分を遮光する。RGBの色層は走査線2の延在方向に延在したパターンとして、色層の境界においては、6 μ m程度の色層どうしが重なるように色重ね遮光部36を配置した。走査線2上は第2の金属層からなる蓄積容量電極8およびITOで形成された共通電極の第2の部分6によってシールドされているため、走査線2からの電界により液晶が動くことがないので、それほど遮光性能を高くする必要はなく、色重ね遮光部

10

20

30

40

50

36を6 μ m幅でとることにより、色層間の混色を防ぐことができ、かつ開口部に遮光部がはみ出すことがなく、高い透過率を維持できる。

【実施例2】

【0049】

本願発明の第6の実施例について、図5、図6を用いて説明する。図5は本願発明の第2の実施例に係る液晶表示装置の1サブ画素の構成を示す平面図である。図6に図12のA-A'における断面図を示す。

【0050】

図5および図6に示す第2の実施例の画素を以下、作成順を追って、詳細に説明する。

【0051】

まず、第1の絶縁性基板12としてガラス基板上に、第1の金属層Cr 2500Åにより、走査線2を形成する。

【0052】

次にゲート絶縁膜13としてSiNx 5000Å、薄膜半導体層a-Si 2000Å/n-a-Si 500Åを形成し、薄膜半導体層10を画素のスイッチング素子として設けるTFT部分のみを残して、パターンニングする。さらに、第2の金属層Cr 2500Åにより、データ線1、TFTのソース・ドレイン電極、TFTのソース電極に接続されたソース画素電極9、および蓄積容量電極8を形成する。

【0053】

次に、TFTのソース・ドレイン電極をマスクとして、TFTチャネル部のn-a-Siを除去する。

【0054】

次に、透明電極ITO 800Åにより、平面状の画素電極41を形成する。

【0055】

次に、保護絶縁膜14としてSiNx 6000Åを形成し、画素電極を接続するスルーホール25を形成する。

【0056】

さらに、この上に、透明電極ITO 800Åにより、共通電極の第1の部分5、走査線をシールドする共通電極の第2の部分6、データ線をシールドする共通電極の第3の部分7からなるパターンを形成する。

【0057】

以上の方法により、TFTアレイを形成する。

【0058】

次にカラーフィルタ基板の製造方法を述べる。第2の透明絶縁性基板22の裏面にITO膜23を200Å形成する。さらに表面に、ブラックマトリクス34を形成し、その後、緑(G)色層19、赤(R)色層20、青(B)色層21の順にパターン形成する。さらにオーバーコート膜18を形成し、その上に、柱状スペーサ35を形成する。

【0059】

以上のようにして作製したアレイ基板とカラーフィルタ基板の表面に配向膜15、16を形成し、32の方向にラビング処理を行って、両基板を貼り合わせて、この中に液晶材を注入して、封止する。液晶17は、液晶の初期配向32の向きに配向する。

【0060】

さらに、両側のガラス基板の外側に、偏光軸が直交するように、偏光板11、24を貼付する。TFTアレイ基板側の入射側偏光板の吸収軸の向きは、液晶の初期配向方向と一致させるようにした。

【0061】

上述のように作製した液晶表示パネルに、バックライトと駆動回路を実装することにより、実施例5の横電界方式のアクティブマトリクス型液晶表示装置が完成する。

【0062】

共通電極の第1の部分5、および走査線をシールドする共通電極の第2の部分6は、互

10

20

30

40

50

いに略平行に形成され、画素の中央付近で屈曲する形になっている。

このように、走査線 2 およびこの延在方向に延在する櫛歯電極を構成する共通電極 5 が液晶の配向方向に関して対称に屈曲していることにより、画素電極 4 1 と共通電極 5 との間に、画素の図で右半分では、垂直方向（データ線の延在方向）から、時計回りに θ 回転した方向のフリンジ電界が印加され、画素の図で左半分では、垂直方向から反時計回りの θ 回転した方向の電界が印加されることとなる。

【0063】

これらの電界により、画素の左右で、液晶分子は互いに逆方向に回転することになるので、これらが互いに光学的に補償しあうことにより、階調反転や色つきのない広い視野角特性を得ることができる。本実施例では、 $\theta = 8^\circ$ とした。

10

【0064】

データ線 1 と同じ第 2 の金属層からなるソース画素電極 9 は、データ線 1 に沿って延在され、隣接する走査線 2 でサブ画素の辺を構成する走査線 2 上に形成された第 2 の金属層からなる蓄積容量電極 8 に接続される。

【0065】

このように薄膜トランジスタのソース電極に接続されたソース画素電極 9 をデータ線 1 に沿って延在させることにより、ソース画素電極 9 がサブ画素の短い辺に形成され、長さを最も短くできるため、当該部分の面積を極小とすることができる。これにより、開口率を向上できる。

【0066】

前記走査線 2 上に形成された前記第 2 の金属層からなる蓄積容量電極 8 は、前記走査線 2 との間に容量を形成し、蓄積容量として機能する。

20

【0067】

蓄積容量電極 8 は、共通電極の第 2 の部分 6 にも覆われているため、蓄積容量電極 8 と共通電極の第 2 の部分 6 との間にも、蓄積容量が形成される。これにより、少ない面積でより大きな蓄積容量を形成することができる。

【0068】

第 2 の金属層からなる蓄積容量電極 8 は、走査線 2 より幅広で、走査線 2 を覆うようにすることが望ましい。このようにすることにより、第 2 の金属層からなる蓄積容量電極 8 は画素電極 4 1 と等電位を有するため、走査線 2 からの電界をシールドする機能を有する。このため、走査線 2 をシールドする共通電極の第 2 の部分 6 は、幅をそれほど広く取る必要がない。

30

【0069】

第 2 の金属層からなる蓄積容量電極 6 がない場合、走査線 2 の電界をシールドするための共通電極 6 は、走査線 2 のエッジから $7\mu\text{m}$ 張り出させる必要であったが、このように第 2 の金属層からなる蓄積容量電極 8 で覆うことにより、張り出し幅は $6\mu\text{m}$ に減ずることができた。

【0070】

データ線 1 をシールドする共通電極の第 3 の部分 7 は、データ線 1 と第 2 の金属層からなるソース画素電極部分 9 との間をシールドするように形成されている。これにより、データ線 1 と画素電極 4 1 との間に印加される電界により、液晶が変形することによるその部分からの光漏れによるクロストークを抑えることができる。

40

【0071】

柱状スペーサ 3 5 は、B サブ画素のブラックマトリクス上で、アレイ基板上のソース画素電極 9 近傍に当接する位置に配置した。このようにすることにより、開口部に影響を与えることなく、高い開口率を維持できた。

【0072】

上述の説明の通り、本願の第 2 の発明を適用することにより、走査線方向に長いサブ画素において、高い開口率を得ることができるがわかる。

【0073】

50

本画素構造においては、共通電極電位は、全て最上層のITOで形成されており、最上層ITOをマトリクス状に形成することで、これを周辺において、共通電極電位に接続するようにしている。サブ画素内には、これ以外の層で共通電極電位に接続された電極を有さない。これにより開口率向上を妨げる電極を形成しなくて良いため、開口率を向上できる。

【0074】

以上のような構成をとることにより、開口率向上の妨げとなる余分な電極を形成することなく、少ない面積で、十分大きな蓄積容量を形成することが可能となり、また走査線2およびデータ線1からの電界を十分にシールドすることが可能となるため、高開口率で透過率の高い良好な液晶表示を得ることができる。

10

【実施例3】

【0075】

本願発明の第2の実施例について、図7、図8、図9を用いて説明する。図7は本願発明の第3の実施例に係る液晶表示装置の1サブ画素の構成を示す平面図である。図8に図7のA-A'における断面図を示す。

【0076】

図7～図9に示す第2の実施例の画素を以下、作成順を追って、詳細に説明する。

【0077】

まず、第1の絶縁性基板12としてガラス基板上に、第1の金属層Cr 2500Åにより、走査線2を形成する。

20

【0078】

次にゲート絶縁膜13としてSiNx 5000Å、薄膜半導体層a-Si 2000Å/n-a-Si 500Åを形成し、薄膜半導体層10を画素のスイッチング素子として設けるTFT部分のみを残して、パターニングする。さらに、第2の金属層Cr 2500Åにより、データ線1、TFTのソース・ドレイン電極、TFTのソース電極に接続されたソース画素電極9、および蓄積容量電極8を形成する。

【0079】

次に、TFTのソース・ドレイン電極をマスクとして、TFTチャネル部のn-a-Siを除去する。

30

【0080】

次に、保護絶縁膜14としてSiNx 6000Åを形成する。

【0081】

さらに、この上に、透明電極ITO 800Åにより、平面状の共通電極43を形成する。平面状の共通電極43には、画素電極を接続するためのスルーホール44を形成しておく。

【0082】

次に、第2の保護絶縁膜45として、SiNx 3000Åを形成する。

【0083】

ここで、ゲート絶縁膜13、保護絶縁膜14、第2の保護絶縁膜45にスルーホール25を形成する。

40

【0084】

さらに、この上に、透明電極ITO 800Åにより、複数のストライプ状の画素電極42およびこれらを連結する画素電極の第2の部分46からなるボタンを形成し、スルーホール25、44を介して、画素電極の第2の部分46の箇所で、ソース画素電極9に接続される。

【0085】

以上の方法により、TFTアレイを形成する。

【0086】

カラーフィルタ基板の製造方法を述べる(図4参照)。第2の透明絶縁性基板22の裏面にITO膜23を200Å形成する。さらに表面に、ブラックマトリクス34を形成し

50

、その後、緑（G）色層 19、赤（R）色層 20、青（B）色層 21 の順にパタン形成する。さらにオーバーコート膜 18 を形成し、その上に、柱状スペーサ 35 を形成する。

【0087】

以上のようにして作製したアレイ基板とカラーフィルタ基板の表面に配向膜 15、16 を形成し、32 の方向にラビング処理を行って、両基板を貼り合わせて、この中に液晶材を注入して、封止する。液晶 17 は、液晶の初期配向 32 の向きに配向する。

【0088】

さらに、両側のガラス基板の外側に、偏光軸が直交するように、偏光板 11、24 を貼付する。TFTアレイ基板側の入射側偏光板の吸収軸の向きは、液晶の初期配向方向と一致させるようにした。

10

【0089】

上述のように作製した液晶表示パネルに、バックライトと駆動回路を実装することにより、実施例 6 の横電界方式のアクティブマトリクス型液晶表示装置が完成する。

【0090】

このように、走査線 2 およびこの延在方向に延在するストライプ状の画素電極 42 が液晶の配向方向に関して対称に屈曲していることにより、ストライプ状の画素電極 42 と平面状の共通電極 43 との間に、画素の図で右半分では、垂直方向（データ線の延在方向）から、時計回りに θ 回転した方向のフリンジ電界が印加され、画素の図で左半分では、垂直方向から反時計回りの θ 回転した方向の電界が印加されることとなる。

20

【0091】

これらの電界により、画素の左右で、液晶分子は互いに逆方向に回転することになるので、これらが互いに光学的に補償しあうことにより、階調反転や色つきのない広い視野角特性を得ることができる。本実施例では、 $\theta = 8^\circ$ とした。

【0092】

データ線 1 と同じ第 2 の金属層からなるソース画素電極 9 は、データ線 1 に沿って延在され、隣接する走査線 2 でサブ画素の辺を構成する走査線 2 上に形成された第 2 の金属層からなる蓄積容量電極 8 に接続される。

【0093】

このように薄膜トランジスタのソース電極に接続されたソース画素電極 9 をデータ線 1 に沿って延在させることにより、ソース画素電極 9 がサブ画素の短い辺に形成され、長さを最も短くできるため、当該部分の面積を極小とすることができる。これにより、開口率を向上できる。

30

【0094】

前記走査線 2 上に形成された前記第 2 の金属層からなる蓄積容量電極 8 は、前記走査線 2 との間に容量を形成し、蓄積容量として機能する。

【0095】

蓄積容量電極 8 は、共通電極 43 にも覆われているため、蓄積容量電極 8 と共通電極 43 との間にも、蓄積容量が形成される。これにより、少ない面積でより大きな蓄積容量を形成することができる。

40

【0096】

第 2 の金属層からなる蓄積容量電極 8 は、走査線 2 より幅広で、走査線 2 を覆うようにすることが望ましい。このようにすることにより、第 2 の金属層からなる蓄積容量電極 8 は画素電極 41 と等電位を有するため、走査線 2 からの電界をシールドする機能を有する。

【0097】

上述の説明の通り、本願の第 3 の発明を適用することにより、走査線方向に長いサブ画素において、高い開口率を得ることができるがわかる。

【0098】

本画素構造においては、共通電極電位は、平面状の共通電極 43 を構成する ITO の層で形成されており、この共通電極をマトリクス状に形成することで、これを周辺において

50

、共通電極電位に接続するようにしている。サブ画素内には、これ以外の層で共通電極電位に接続された電極を有さない。これにより開口率向上を妨げる電極を形成しなくて良いため、開口率を向上できる。

【 0 0 9 9 】

以上のような構成をとることにより、開口率向上の妨げとなる余分な電極を形成することなく、少ない面積で、十分大きな蓄積容量を形成することが可能となる。

【産業上の利用可能性】

【 0 1 0 0 】

本願発明は、横電界方式のアクティブマトリクス型液晶表示装置及び該液晶表示装置を表示装置として利用する任意の機器に利用可能である。

10

【符号の説明】

【 0 1 0 1 】


- 1 データ線
- 2 走査線
- 3 画素電極の第 1 の部分（画素電極の第 1 部）
- 4 , 4 6 画素電極の第 2 の部分（画素電極の第 2 部）
- 5 共通電極の第 1 の部分（共通電極の第 1 部）
- 6 共通電極の第 2 の部分（共通電極の第 2 部）
- 7 共通電極の第 3 の部分（共通電極の第 3 部）
- 8 蓄積容量電極
- 9 ソース画素電極
- 1 0 薄膜半導体層
- 1 1 入射側偏光板
- 1 2 第 1 の透明絶縁性基板
- 1 3 ゲート絶縁膜
- 1 4 保護絶縁膜
- 1 5 、 1 6 配向膜
- 1 7 液晶
- 1 8 オーバーコート膜
- 1 9 緑（ G ）の色層
- 2 0 赤（ R ）の色層
- 2 1 青（ B ）の色層
- 2 2 第 2 の透明絶縁性基板
- 2 3 I T O 膜
- 2 4 出射側偏光板
- 2 5 画素電極を接続するスルーホール
- 3 2 液晶の初期配向方向
- 3 4 ブラックマトリクス
- 3 5 柱状スペーサ
- 3 6 色重ね遮光部
- 4 1 平面状の画素電極
- 4 2 画素電極
- 4 3 平面状の共通電極
- 4 4 平面状の共通電極に形成した画素電極を接続するスルーホール
- 4 5 第 2 の保護絶縁膜

20


30

40


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】



【図 9】





フロントページの続き

F ターム(参考) 2H092 GA14 JA26 JA46 JB05 JB23 JB64 JB66 JB68 NA07 NA21
QA06

专利名称(译)	液晶表示装置		
公开(公告)号	JP2013190703A	公开(公告)日	2013-09-26
申请号	JP2012058037	申请日	2012-03-14
[标]申请(专利权)人(译)	NEC液晶技术株式会社		
申请(专利权)人(译)	NLT科技有限公司		
[标]发明人	西田真一 田口尚之 渡边贵彦		
发明人	西田 真一 田口 尚之 渡边 贵彦		
IPC分类号	G02F1/1368 G02F1/1343		
CPC分类号	G02F1/134363 G02F1/133345 G02F1/133512 G02F1/133514 G02F1/133516 G02F1/133528 G02F1/133753 G02F1/133784 G02F1/13394 G02F1/1341 G02F1/134336 G02F1/13439 G02F1/136213 G02F1/136286 G02F1/1368 G02F2001/133302 G02F2001/133519 G02F2001/133531 G02F2001/134345		
FI分类号	G02F1/1368 G02F1/1343		
F-TERM分类号	2H092/GA14 2H092/JA26 2H092/JA46 2H092/JB05 2H092/JB23 2H092/JB64 2H092/JB66 2H092/JB68 2H092/NA07 2H092/NA21 2H092/QA06 2H192/AA24 2H192/BB03 2H192/BB12 2H192/BB31 2H192/BB53 2H192/BB73 2H192/BC31 2H192/CB05 2H192/CC15 2H192/DA02 2H192/DA43 2H192/DA65 2H192/EA22 2H192/EA43 2H192/GA03 2H192/GA06 2H192/JA33		
其他公开文献	JP5888557B2		
外部链接	Espacenet		

摘要(译)

横向电场型液晶显示装置通过基本上平行于基板的横向电场旋转均匀取向的液晶而显示，施加在像素电极和公共电极上，确保足够的存储电容，同时扩大驱动面积。子像素中的液晶分子。连接到源电极的源像素电极沿数据线延伸，由与数据线相同的层形成的存储电容电极形成在相邻扫描线上方，以与相邻扫描线重叠，设置源像素电极为了沿着一侧连接到存储电容电极和像素，在源像素电极上形成层间膜，并且在层间膜上形成由透明导电膜形成的像素电极和公共电极。

