

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4868652号  
(P4868652)

(45) 発行日 平成24年2月1日(2012.2.1)

(24) 登録日 平成23年11月25日(2011.11.25)

(51) Int.Cl.	F I
<b>G09G 3/36 (2006.01)</b>	G09G 3/36
<b>G09G 3/20 (2006.01)</b>	G09G 3/20 611A
	G09G 3/20 612U
	G09G 3/20 621K
	G09G 3/20 623B
	請求項の数 4 (全 11 頁) 最終頁に続く

(21) 出願番号 特願2001-112723 (P2001-112723)  
 (22) 出願日 平成13年4月11日(2001.4.11)  
 (65) 公開番号 特開2002-311902 (P2002-311902A)  
 (43) 公開日 平成14年10月25日(2002.10.25)  
 審査請求日 平成19年11月6日(2007.11.6)

前置審査

(73) 特許権者 000001889  
 三洋電機株式会社  
 大阪府守口市京阪本通2丁目5番5号  
 (74) 代理人 100131071  
 弁理士 ▲角▼谷 浩  
 (72) 発明者 筒井 雄介  
 大阪府守口市京阪本通2丁目5番5号  
 三洋電機株式会社内  
 審査官 堀部 修平

最終頁に続く

(54) 【発明の名称】 表示装置

(57) 【特許請求の範囲】

【請求項1】

複数の表示画素からなる液晶表示パネルと、入力デジタル映像信号に信号処理を施す信号処理回路と、信号処理が為されたデジタル映像信号をアナログ映像信号に変換するデジタル・アナログ変換器と、前記デジタル・アナログ変換器から出力されるアナログ映像信号を増幅するアナログ信号増幅器と、

前記各表示画素内に設けられ、前記アナログ信号増幅器によって増幅されたアナログ映像信号が逐次入力され該アナログ映像信号に応じて該表示画素における表示を行う第1の表示回路と、

前記各表示画素内に設けられ、前記デジタル映像信号が前記デジタル・アナログ変換器及び前記アナログ信号増幅器を通して書き込まれるスタティック型メモリ回路を有し、該スタティック型メモリ回路に保持されたデジタル映像信号に応じて該表示画素における表示を行う第2の表示回路と、を備え、

表示モード選択信号に応じて前記第1の表示回路と第2の表示回路とが選択可能な表示装置であって、

前記第2の表示回路が選択された時に、前記信号処理回路は、前記デジタル・アナログ変換器から出力されるアナログ映像信号が高電位(VH)の出力と低電位(VL)の出力との2値出力に対応するように入力デジタル映像信号に信号処理を行うことを特徴とする表示装置。

【請求項2】

前記信号処理回路は入力デジタル映像信号の最上位ビットが「1」の時に全ビットを「1」に変更し、最上位ビットが「0」の時に全ビットを「0」に変更する信号処理を行うことを特徴とする請求項1に記載の表示装置。

【請求項3】

前記スタティック型メモリ回路のしきい値を前記高電位（VH）と低電位（VL）との間に設定することを特徴とする請求項1に記載の表示装置。

【請求項4】

前記スタティック型メモリ回路は、正帰還された第1及び第2のインバータ回路から成ることを特徴とする請求項1に記載の表示装置。

【発明の詳細な説明】

10

【0001】

【発明の属する技術分野】

本発明は表示装置に関し、特に携帯可能な表示装置に用いて好適な表示装置に関する。

【0002】

【従来の技術】

近年、携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、省消費電力化に対応すべく研究開発が盛んに行われている。

【0003】

図6に従来例に係る液晶表示装置の一表示画素の回路構成図を示す。絶縁性基板（不図示）上に、ゲート信号線51、ドレイン信号線61とが交差して形成されており、その交差点近傍に両信号線51、61に接続された画素選択薄膜トランジスタ72が設けられている。以下、薄膜トランジスタをTFTと略す。画素選択TFT72のソース11sは液晶21の表示電極80に接続されている。

20

【0004】

また、表示電極80の電圧を1フィールド期間、保持するための補助容量85が設けられており、この補助容量85の一方の端子86は画素選択TFT72のソース11sに接続され、他方の電極87には各表示画素に共通の電位が印加されている。

【0005】

ここで、ゲート信号線51に走査信号（Hレベル）が印加されると、画素選択TFT72はオン状態となり、ドレイン信号線61からアナログ映像信号が表示電極80に伝達されると共に、補助容量85に保持される。表示電極80に印加された映像信号電圧が液晶21に印加され、その電圧に応じて液晶21が配向することにより液晶表示を得ることができる。

30

【0006】

したがって、動画像、静止画像に関係なく液晶表示を行うことができる。かかる液晶表示装置に静止画像を表示する場合は、例えば携帯電話の液晶表示部の一部に携帯電話を駆動するためのバッテリーの残量表示として、乾電池の画像を表示する。

【0007】

しかしながら、上述した構成の液晶表示装置においては、静止画像を表示する場合であっても動画像を表示する場合と同様に、走査信号で画素選択TFT72をオン状態にして、映像信号を各表示画素に再書き込みする必要が生じていた。

40

【0008】

そのため走査信号及び映像信号等の駆動信号を発生するためのドライバ回路、及びドライバ回路の動作タイミングを制御するための各種信号を発生する外部LSIは常時動作するため、常に大きな電力を消費していた。このため、限られた電源しか備えていない携帯電話等では、その使用可能時間が短くなるという欠点があった。

【0009】

これに対して、各表示画素にスタティック型メモリを備えた液晶表示装置が特開平8-194205号に開示されている。同公報の一部を引用して説明するとこの液晶表示装置は

50

、図7に示すように、2段インバータINV1, INV2を正帰還させた形のメモリ、即ちスタティック型メモリをデジタル映像信号の保持回路として用いることにより、消費電力を低減するものである。

【0010】

ここで、スタティック型メモリに保持された2値デジタル映像信号に応じて、スイッチ素子24は参照線Vrefと表示電極80との間の抵抗値を制御し、液晶21のバイアス状態を調整している。一方、共通電極には交流信号Vcomを入力する。本装置は理想上、静止画像のように表示画像に変化がなければ、メモリへのリフレッシュは不要である。

【0011】

【発明が解決しようとする課題】

上述したように、従来の液晶表示装置ではアナログ映像信号に対応してフルカラーの動画像を表示するのに適している。一方、デジタル映像信号を保持するためのスタティック型メモリを備えた液晶表示装置では、低階調度の静止画像を表示すると共に、消費電力を低減するのに適している。

【0012】

しかし、両液晶表示装置は映像信号源を異にしているため、1つの表示装置において、両者を同時に実現することができなかった。

【0013】

そこで、本願出願人はアナログ表示とデジタル表示という2種類の表示を選択可能な表示装置を提案した。図8に、本発明者が検討した表示装置の構成を示す。信号処理回路1によって所定の信号処理が施されたデジタル映像信号は、DA変換器3でアナログ映像信号に変換された後に増幅器4に入力される。また、スタティック型メモリに書き込まれるデジタル映像信号はDA変換器3を通さずに増幅器4に入力される。

【0014】

図9に、本発明者が検討した増幅器4の構成を示す。入力アナログ映像信号はアナログアンプ10で増幅される。また、入力デジタル映像信号はレベルシフタ11によってその振幅が増幅される。

【0015】

そして、表示モード切替信号MDに応じて、スイッチ12が切り換えられる。これにより、通常表示時(アナログ表示時)にはアナログアンプ10で増幅されたアナログ映像信号が液晶表示パネル100に出力され、デジタル表示時にはレベルシフタ11によって増幅されたデジタル映像信号が液晶表示パネル100に出力される。

【0016】

しかしながら、通常表示時とデジタル表示時とで異なるドライバ回路(アナログアンプ10、レベルシフタ11)に切り換える必要があるため、回路が冗長であり回路規模が大きくなるという問題があった。

【0017】

【課題を解決するための手段】

本発明の表示装置は、上述した課題に鑑みて為されたものであり、入力デジタル映像信号に信号処理を施す信号処理回路と、信号処理が為されたデジタル映像信号をアナログ映像信号に変換するデジタル・アナログ変換器と、前記デジタル・アナログ変換器から出力されるアナログ映像信号を増幅するアナログ映像信号増幅器と、該アナログ信号増幅器によって増幅された映像信号が書き込まれるスタティック型メモリ回路を有し、該スタティック型メモリ回路に保持されたデジタル映像信号に応じて表示を行う表示回路と、を備えた表示装置において、

前記信号処理回路は入力デジタル映像信号を、デジタル・アナログ変換後に高電位(VH)と低電位(VL)の2値出力に対応するように信号処理を行うことを特徴とする。

【0018】

かかる構成によれば、アナログ信号増幅器を擬似的にデジタルドライバの如く使用することができるので、アナログ信号増幅器を用いてデジタル映像信号の電圧振幅を増幅するこ

10

20

30

40

50

とができる。これにより回路の冗長を無くすることができる。

【0019】

【発明の実施の形態】

次に、本発明の実施の形態について図面を参照しながら説明する。図1に、本実施形態に係る表示装置の回路構成を示す。

【0020】

信号処理回路1は外部から入力されるデジタル映像信号に対して、コントラスト調整、ブライト調整等の各種信号処理を施す。信号処理がなされたデジタル映像信号は、DA変換器3によってアナログ映像信号に変換された後、増幅器4に入力される。

【0021】

図2に示すように、このアナログ映像信号は増幅器4内に設けられたアナログアンプ10によって増幅される。通常表示時(アナログ表示時)には、アナログアンプ10で増幅されたアナログ映像信号が、液晶表示パネル100に出力される。

【0022】

一方、デジタル表示時(後述するスタティック型メモリへの書き込みを行うモード)においては、デジタル映像信号に対して信号処理回路1により次のような信号処理を施した後に、DA変換器3、増幅器4を通して液晶表示パネル100に出力される。すなわち、信号処理回路1は、白データ書き込みの際には、デジタルデータの全ビットをHigh(「1」)にして、DA変換器3を通して高電位「H」を出力する。また、黒データ書き込みの際には、デジタルデータの全ビットをLow(「0」)にして、DA変換器3を通して高電位「L」を出力する。

【0023】

この信号処理について、図3に示すDA変換器3の出力波形を参照しながらさらに具体的に説明する。信号処理回路1からのデジタル映像信号が、例えば4ビット構成であるとすると、DA変換器3の出力は16階調に対応するアナログ映像信号に変換される。

【0024】

デジタル表示時には、最上位ビットが「0」のデジタル映像信号(0001)...(0111)については、全ビットを「0」に変更する。最上位ビットが「1」のデジタル映像信号(1000)、(1001)...(1110)については、全ビットを「1」に変更する。これにより、デジタル映像信号は、白データ書き込みの場合には、(1111)となり、黒データ書き込みの場合には(0000)に変更される。したがって、このように処理されたデジタル映像信号をデジタル・アナログ変換すると、高電位(VH)と低電位(VL)の2値出力が得られる。デジタル・アナログ変換された信号をさらにアナログアンプ10によって増幅することにより、図3に示すように約3Vの電圧振幅を有する2値デジタル信号が得られる。

【0025】

したがって、液晶表示パネルのスタティック型メモリ回路のしきい値を、高電位(VH)と低電位(VL)の間に設定することにより、アナログアンプ10を通してデジタル映像信号を書き込むことが可能となる。

【0026】

なお、タイミング制御回路6は、発振器5からのシステムクロックCLK、水平同期信号Hsync及び垂直同期信号Vsyncに基づいて、パネル駆動信号PCや信号処理回路1、DA変換器3の制御信号を出力する。

【0027】

また、白/黒電圧発生回路7はタイミング制御回路6からの信号に応じて、白信号(後述する信号B)及び黒信号(後述する信号A)を液晶表示パネル100に出力する。8は液晶の対極駆動信号を増幅するための増幅器である。

【0028】

次に液晶表示装置の構成、特に液晶表示パネル100の詳細な構成について、図4の回路図を参照しながら説明する。

10

20

30

40

50

## 【 0 0 2 9 】

絶縁基板 1 0 上に、走査信号を供給するゲートドライバ 5 0 に接続された複数のゲート信号線 5 1 が一方向に配置されており、これらのゲート信号線 5 1 と交差する方向に複数のドレイン信号線 6 1 が配置されている。

## 【 0 0 3 0 】

ドレイン信号線 6 1 には、ドレインドライバ 6 0 から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタ  $S P 1$  ,  $S P 2$  , ... ,  $S P n$  がオンし、データ信号線 6 2 のデータ信号 (アナログ映像信号又はデジタル映像信号) が供給される。

## 【 0 0 3 1 】

液晶表示パネル 1 0 0 は、ゲート信号線 5 1 からの走査信号により選択されると共に、ドレイン信号線 6 1 からのデータ信号が供給される複数の表示画素 2 0 0 がマトリックス状に配置されて構成されている。

10

## 【 0 0 3 2 】

以下、表示画素 2 0 0 の詳細な構成について説明する。ゲート信号線 5 1 とドレイン信号線 6 1 の交差部近傍には、Pチャネル型 T F T 4 1 及びNチャネル型 T F T 4 2 から成る回路選択回路 4 0 が設けられている。T F T 4 1 , 4 2 の両ドレインはドレイン信号線 6 1 に接続されると共に、それらの両ゲートは回路選択信号線 8 8 に接続されている。T F T 4 1 , 4 2 は、回路選択信号線 8 8 からの選択信号に応じていずれか一方がオンする。また、後述するように回路選択回路 4 0 と対を成して、回路選択回路 4 3 が設けられている。

20

## 【 0 0 3 3 】

これにより、後述するアナログ表示モード (フルカラー動画像対応) とデジタル表示モード (低消費電力、静止画像対応) とを選択して切換えることが可能となる。また、回路選択回路 4 0 に隣接して、Nチャネル型 T F T 7 1 及びNチャネル型 T F T 7 2 から成る画素選択回路 7 0 が配置されている。画素選択 T F T 7 1 , 7 2 はそれぞれ回路選択回路 4 0 の回路選択 T F T 4 1 , 4 2 と縦列に接続されると共に、それらの両ゲートにはゲート信号線 5 1 が接続されている。画素選択 T F T 7 1 , 7 2 はゲート信号線 5 1 からの走査信号に応じて両方が同時にオンするように構成されている。

## 【 0 0 3 4 】

また、アナログ映像信号を保持するための補助容量 8 5 が設けられている。補助容量 8 5 の一方の電極 8 6 は画素選択 T F T 7 1 のソース 7 1 s に接続されている。他方の電極 8 7 は共通の補助容量線 S C L に接続され、バイアス電圧  $V_{sc}$  が供給されている。画素選択 T F T 7 1 のゲートが開いてアナログ映像信号が液晶 2 1 に印加されると、その信号は 1 フィールド期間保持されなければならないが、液晶 2 1 のみではその信号の電圧は時間経過とともに次第に低下してしまう。そうすると、表示むらとして現れてしまい良好な表示が得られなくなる。そこで、その電圧を 1 フィールド期間保持するために補助容量 8 5 を設けている。

30

## 【 0 0 3 5 】

この補助容量 8 5 と液晶 2 1 との間には、回路選択回路 4 3 のPチャネル型 T F T 4 4 が設けられ、回路選択回路 4 3 の T F T 4 1 と同時にオンオフするように構成されている。また、画素選択回路 7 0 の T F T 7 2 と液晶 2 1 の表示電極 8 0 との間には、スタティック型メモリ回路 1 1 0、信号選択回路 1 2 0 が設けられている。

40

## 【 0 0 3 6 】

スタティック型メモリ回路 1 1 0 は、正帰還ループを構成する第 1 及び第 2 のインバータ回路 I N V 1 , I N V 2 から成る。第 1 のインバータ回路 I N V 1 の入力には、画素選択 T F T 7 2 のソース 1 1 s が接続され、その出力は第 2 のインバータ回路 I N V 2 に入力されている。そして第 2 のインバータ回路 I N V 2 の出力は、第 1 のインバータ回路 I N V 1 の入力に接続されている。

## 【 0 0 3 7 】

デジタル表示モードにおいては、回路選択信号線 8 8 の電位が「H」となり、かつゲート

50

信号線 5 1 の走査信号が「H」となると、スタティック型メモリ回路 1 1 0 は書き込み可能となる。

【 0 0 3 8 】

信号選択回路 1 2 0 は、スタティック型メモリ回路 1 1 0 に保持されたデジタル映像信号に応じて信号を選択する回路であって、2つのNチャンネル型TFT 1 2 1、1 2 2で構成されている。TFT 1 2 1、1 2 2のゲートにはスタティック型メモリ回路 1 2 0からの相補的な出力信号がそれぞれ印加されているので、TFT 1 2 1、1 2 2は相補的にオンオフする。

【 0 0 3 9 】

ここで、TFT 1 2 2がオンすると対向電極信号VCOM(信号B)が選択され、TFT 1 2 1がオンするとその交流駆動信号(信号A)が選択され、回路選択回路 4 3のTFT 4 5を介して、液晶 2 1に電圧を印加する表示電極 8 0に供給される。

10

【 0 0 4 0 】

次に、表示画素 2 0 0の周辺回路について説明すると、表示画素 2 0 0の絶縁性基板 1 0とは別基板の外付け回路基板 9 0には、ドライバスキャン用LSI 9 1が設けられている。この外付け回路基板 9 0のドライバスキャン用LSI 9 1から垂直スタート信号STVがゲートドライバ 5 0に入力され、水平スタート信号STHがドレインドライバ 6 0に入力される。また映像信号がデータ信号線 6 2に入力される。

【 0 0 4 1 】

次に、図 4乃至図 5を参照しながら、上述した構成の表示装置の駆動方法について説明する。図 5は、液晶表示装置がデジタル表示モードに選択された場合のタイミング図である。

20

( 1 )アナログ表示モードの場合

モード切換信号MDに応じて、アナログ表示モードが選択されると、データ信号線 6 2に、前述したDA変換器 3、増幅器 4を通してアナログ映像信号が出力される状態に設定されると共に、回路選択信号線 8 8が「L」となり、回路選択回路 4 0、4 3のTFT 4 1、4 4がオンする。

【 0 0 4 2 】

また、水平スタート信号STHに基づくサンプリング信号に応じてサンプリングトランジスタSPがオンしデータ信号線 6 2のアナログ映像信号がドレイン信号線 6 1に供給される。

30

【 0 0 4 3 】

また、垂直スタート信号STVに基づいて、走査信号がゲート信号線 5 1に供給される。走査信号に応じて、TFT 7 1がオンすると、ドレイン信号線 6 1からアナログ映像信号Sigが表示電極 8 0に伝達されると共に、補助容量 8 5に保持される。表示電極 8 0に印加された映像信号電圧が液晶 2 1に印加され、その電圧に応じて液晶 2 1が配向することにより液晶表示を得ることができる。

【 0 0 4 4 】

このアナログ表示モードではフルカラーの動画像を表示するのに好適である。

( 2 )デジタル表示モード

40

モード切換信号MDに応じて、デジタル表示モードが選択されると、データ信号線 6 2に、デジタル映像信号が出力される状態に設定されると共に、回路選択信号線 8 8の電位が「H」となり、保持回路 1 1 0が動作可能な状態になる。

【 0 0 4 5 】

ここで、デジタル映像信号は前述したように信号処理回路 1によって信号処理が為された後に、DA変換器 3、増幅器 4を通してデータ信号線 6 2に入力される。

【 0 0 4 6 】

また、回路選択回路 4 0、4 3のTFT 4 1、4 4がオフすると共に、TFT 4 2、4 5がオンする。また、外付け回路基板 9 0のドライバスキャン用LSI 9 1から、ゲートドライバ 5 0及びドレインドライバ 6 0にスタート信号STV、STHがそれぞれ入力され

50

る。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタ  $S P 1$  ,  $S P 2$  , ... ,  $S P n$  が順にオンしてデジタル映像信号  $S i g$  をサンプリングして各ドレイン信号線 6 1 に供給する。

【 0 0 4 7 】

ここで第 1 行、即ち走査信号  $G 1$  が印加されるゲート信号線 5 1 について説明する。まず、走査信号  $G 1$  によってゲート信号線 5 1 に接続された各表示画素  $P 1 1$ 、 $P 1 2$ 、...  $P 1 n$  の各  $T F T$  が 1 水平走査期間オンする。

【 0 0 4 8 】

第 1 行第 1 列の表示画素  $P 1 1$  に注目すると、サンプリング信号  $S P 1$  によってサンプリングしたデジタル映像信号  $S 1 1$  が、ドレイン信号線 6 1 に入力される。そして走査信号  $G 1$  が「H」になり、 $T F T 7 0$  がオン状態になるとそのドレイン信号  $D 1$  がスタティック型メモリ回路 1 1 0 に書き込まれる。

10

【 0 0 4 9 】

このデジタル表示モードにおいて、デジタル映像信号  $S 1 1$  のレベルは高電位 ( $V H$ ) と低電位 ( $V L$ ) の 2 値出力である。したがって、スタティック型メモリ回路 1 1 0 のしきい値をこの高電位 ( $V H$ ) と低電位 ( $V L$ ) の間に設定することにより書き込みが可能である。

【 0 0 5 0 】

このスタティック型メモリ回路 1 1 0 で保持された信号は、信号選択回路 1 2 0 に入力されて、この信号選択回路 1 2 0 で信号 A 又は信号 B を選択して、その選択した信号が表示電極 8 0 に印加され、その電圧が液晶 2 1 に印加される。こうして、ゲート信号線 5 1 から最終行のゲート信号線 5 1 まで走査することにより、1 画面分 (1 フィールド期間) の書き込みが終了する。

20

【 0 0 5 1 】

その後、スタティック型メモリ回路 1 1 0 に保持されたデータに基づく表示 (静止画像の表示) を行う。なお、このデジタル表示モード時には、ゲートドライバ 5 0 並びにドレインドライバ 6 0 及び外付けのドライバスキャン用  $L S I 9 1$  への電圧供給を停止しそれらの駆動を止める。スタティック型メモリ回路 1 1 0 には常に電圧  $V D D$  ,  $V S S$  を供給して駆動し、また、対向電極電圧を対向電極 3 2 に各信号 A 及び B を信号選択回路 1 2 0 に供給する。

30

【 0 0 5 2 】

即ち、スタティック型メモリ回路 1 1 0 にこのスタティック型メモリ回路 1 1 0 を駆動するための  $V D D$ 、 $V S S$  を供給し、対向電極には対向電極電圧  $V C O M$  を印加し、液晶表示パネル 1 0 0 がノーマリーホワイト ( $N W$ ) の場合には、信号 B には対向電極 3 2 と同じ電位の電圧を印加し、信号 A には液晶を駆動するための交流電圧 (例えば  $6 0 H z$ ) を印加するのみである。

【 0 0 5 3 】

これにより、1 画面分を保持して静止画像として表示することができる。また他のゲートドライバ 5 0、ドレインドライバ 6 0 及び外付け  $L S I 9 1$  には電圧が印加されていない状態である。

40

【 0 0 5 4 】

このとき、ドレイン信号線 6 1 にデジタル映像信号で「H (ハイ)」がスタティック型メモリ回路 1 1 0 に入力された場合には、信号選択回路 1 2 0 において第 1 の  $T F T 1 2 1$  には「L」が入力されることになるので第 1 の  $T F T 1 2 1$  はオフとなり、他方の第 2 の  $T F T 1 2 2$  には「H」が入力されることになるので第 2 の  $T F T 1 2 2$  はオンとなる。

【 0 0 5 5 】

そうすると、信号 B が選択されて液晶には信号 B の電圧が印加される。すなわち、対向電極 3 2 と同じ電圧  $V C O M$  が印加され、電界が発生せず液晶 2 1 は立ち上がらないため、 $N W$  の表示パネルでは白表示として観察できる。

【 0 0 5 6 】

50

ドレイン信号線 6 1 にデジタル映像信号で「L」がスタティック型メモリ回路 1 1 0 に入力された場合には、信号選択回路 1 2 0 において第 1 の T F T 1 2 1 には「H」が入力されることになるので第 1 の T F T 1 2 1 はオンとなり、他方の第 2 の T F T 1 2 2 には「L」が入力されることになるので第 2 の T F T 1 2 2 はオフとなる。そうすると、信号 A が選択されて液晶 2 1 には信号 A の交流電圧が印加され、液晶 2 1 が電界によって立ち上がるため、NW の表示パネルでは黒表示として観察できる。

【0057】

なお、上述の実施の形態においては、デジタル表示モードにおいて、1 ビットのデジタルデータ信号を入力した場合について説明したが、本発明はそれに限定されるものではなく、複数ビットのデジタルデータ信号の場合でも適用することが可能である。これにより、多階調の表示を行うことができる。その際、入力するビット数に応じた保持回路及び信号選択回路の数にする必要がある。また、前述した信号処理回路 1 の信号処理についても変更を要する。

【0058】

【発明の効果】

本発明の表示装置によれば、アナログ信号増幅器を擬似的にデジタルドライバの如く使用することができるので、アナログ信号増幅器を用いてデジタル映像信号の電圧振幅を増幅することができる。これにより、回路の冗長を無くすることができる。

【図面の簡単な説明】

【図 1】本発明の実施形態に係る液晶表示装置を示す回路ブロック図である。

【図 2】図 1 における増幅器 4 の構成を示すブロック図である。

【図 3】デジタル・アナログ変換後の信号波形を示す図である。

【図 4】本発明の実施形態に係る液晶表示装置を示す回路図である。

【図 5】デジタル表示モードに選択された場合のタイミング図である。

【図 6】従来例に係る液晶表示装置の回路構成図である。

【図 7】従来例に係る液晶表示装置の回路構成図である。

【図 8】液晶表示装置を示す回路ブロック図である。


【図 9】液晶表示装置の増幅器の構成を示すブロック図である。

【符号の説明】


1	信号処理回路	30
3	D A 変換器	
4	増幅器	
5	発振器	
6	タイミング制御回路	
7	白 / 黒電圧発生回路	
8	増幅器	
1 0	アナログアンプ	
1 1	レベルシフタ	
2 1	液晶	
4 0 , 4 3	回路選択回路	40
4 1 , 4 2	回路選択 T F T	
5 0	ゲートドライバ	
5 1	ゲート信号線	
6 0	ドレインドライバ	
6 1	ドレイン信号線	
6 2	データ信号線	
7 0	画素選択回路	
7 1 , 7 2	画素選択 T F T	
8 0	表示電極	
8 5	補助容量	50

- 8 8 回路選択信号線
- 1 0 0 液晶表示パネル
- 1 1 0 スタティック型メモリ回路
- 1 2 0 信号選択回路
- 2 0 0 表示画素


【図1】



【図2】



【図3】





## フロントページの続き

(51)Int.Cl. F I  
G 0 9 G 3/20 6 2 3 F  
G 0 9 G 3/20 6 2 4 B  
G 0 9 G 3/20 6 3 1 H  
G 0 9 G 3/20 6 5 0 F  
G 0 9 G 3/20 6 6 0 U  
G 0 9 G 3/20 6 6 0 V

(56)参考文献 特開平08 - 286170 (JP, A)  
特開平07 - 111591 (JP, A)  
特開昭60 - 064395 (JP, A)  
特開平07 - 281153 (JP, A)  
特開平07 - 129125 (JP, A)  
特開平06 - 161386 (JP, A)  
特開2000 - 020037 (JP, A)  
特開2000 - 132148 (JP, A)  
特開昭62 - 117071 (JP, A)  
特開平08 - 194205 (JP, A)  
特開平06 - 326610 (JP, A)  
特開昭63 - 108379 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G09G 3/20-3/38

G02F 1/133

专利名称(译)	表示装置		
公开(公告)号	<a href="#">JP4868652B2</a>	公开(公告)日	2012-02-01
申请号	JP2001112723	申请日	2001-04-11
[标]申请(专利权)人(译)	三洋电机株式会社		
申请(专利权)人(译)	三洋电机株式会社		
当前申请(专利权)人(译)	三洋电机株式会社		
[标]发明人	筒井雄介		
发明人	筒井 雄介		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
CPC分类号	G09G3/3688 G09G3/2011 G09G2300/0842 G09G2300/0857 G09G2330/021 G09G2340/0428		
FI分类号	G09G3/36 G09G3/20.611.A G09G3/20.612.U G09G3/20.621.K G09G3/20.623.B G09G3/20.623.F G09G3/20.624.B G09G3/20.631.H G09G3/20.650.F G09G3/20.660.U G09G3/20.660.V G09G3/20.621.M		
F-TERM分类号	5C006/AA16 5C006/AF71 5C006/AF83 5C006/BB16 5C006/BC06 5C006/BC12 5C006/BC20 5C006/BF09 5C006/BF11 5C006/BF14 5C006/BF25 5C006/EB05 5C006/FA01 5C006/FA43 5C006/FA47 5C080/AA05 5C080/AA06 5C080/AA10 5C080/BB05 5C080/DD22 5C080/DD26 5C080/EE17 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/KK07		
其他公开文献	JP2002311902A		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

要解决的问题：消除显示设备中信号放大器部分的电路冗余。解决方案：在模拟显示的情况下，由模拟放大器10放大的模拟视频信号输出到液晶面板100。在数字显示的情况下，通过信号处理对数字视频信号进行以下信号处理。电路1，然后通过DA转换器3和放大器4输出到液晶面板100。当写入白色数据时，信号处理电路1使数字数据的所有位高（“1”）并输出通过DA转换器3的高电位“H”。此外，当写入黑色数据时，电路使数字数据的所有位变低（“0”）并通过DA转换器3输出高电位“L”。

