

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2008-89915

(P2008-89915A)

(43) 公開日 平成20年4月17日(2008.4.17)

(51) Int.Cl.	F I	テーマコード (参考)
G 0 9 G 3/20 (2006.01)	G 0 9 G 3/20 6 2 1 M	2 H 0 9 2
G 0 2 F 1/133 (2006.01)	G 0 9 G 3/20 6 8 0 G	2 H 0 9 3
G 0 2 F 1/1368 (2006.01)	G 0 9 G 3/20 6 7 0 J	5 C 0 8 0
G 1 1 C 19/00 (2006.01)	G 0 9 G 3/20 6 2 4 B	
G 1 1 C 19/28 (2006.01)	G 0 9 G 3/20 6 2 3 A	
審査請求 未請求 請求項の数 19 O L (全 184 頁) 最終頁に続く		

(21) 出願番号 特願2006-270016 (P2006-270016)
 (22) 出願日 平成18年9月29日 (2006.9.29)

(71) 出願人 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷398番地
 (72) 発明者 梅崎 敦司
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 三宅 博之
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 Fターム(参考) 2H092 GA14 GA59 JA24 JB64 KA05
 NA01 NA25 NA26 PA06 QA07
 QA09 RA05 RA10

最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】 トランジスタのしきい値電圧の変動を抑制し、表示パネルに実装するドライバICの接点数を削減し、表示装置の低消費電力化を達成し、表示装置の大型化又は高精細化を達成することを目的とする。

【解決手段】 劣化しやすいトランジスタのゲート電極を、第1のスイッチングトランジスタを介して高電位が供給される配線、及び第2のスイッチングトランジスタを介して低電位が供給される配線に接続し、第1のスイッチングトランジスタのゲート電極にクロック信号を入力し、第2のスイッチングトランジスタのゲート電極に反転クロック信号を入力することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給する。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

液晶素子を有する画素と、駆動回路とを有し、

前記駆動回路は、第 1 のトランジスタと、第 2 のトランジスタと、第 3 のトランジスタと、第 4 のトランジスタと、第 5 のトランジスタと、第 6 のトランジスタと、第 7 のトランジスタと、第 8 のトランジスタを有し、

前記第 1 のトランジスタの第 1 の電極が第 4 の配線に電氣的に接続され、前記第 1 のトランジスタの第 2 の電極が第 3 の配線に電氣的に接続され、

前記第 2 のトランジスタの第 1 の電極が第 7 の配線に電氣的に接続され、前記第 2 のトランジスタの第 2 の電極が前記第 3 の配線に電氣的に接続され、前記第 2 のトランジスタのゲート電極が第 5 の配線に電氣的に接続され、

前記第 3 のトランジスタの第 1 の電極が第 6 の配線に電氣的に接続され、前記第 3 のトランジスタの第 2 の電極が前記第 6 のトランジスタのゲート電極に電氣的に接続され、前記第 3 のトランジスタのゲート電極が前記第 4 の配線に電氣的に接続され、

前記第 4 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 4 のトランジスタの第 2 の電極が前記第 6 のトランジスタのゲート電極に電氣的に接続され、

前記第 4 のトランジスタのゲート電極が前記第 5 の配線に電氣的に接続され、

前記第 5 のトランジスタの第 1 の電極が前記第 6 の配線に電氣的に接続され、前記第 5 のトランジスタの第 2 の電極が前記第 1 のトランジスタのゲート電極に電氣的に接続され、

前記第 5 のトランジスタのゲート電極が第 1 の配線に電氣的に接続され、

前記第 6 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 6 のトランジスタの第 2 の電極が前記第 1 のトランジスタのゲート電極に電氣的に接続され、

前記第 7 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 7 のトランジスタの第 2 の電極が前記第 1 のトランジスタのゲート電極に電氣的に接続され、

前記第 7 のトランジスタのゲート電極が第 2 の配線に電氣的に接続され、

前記第 8 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 8 のトランジスタの第 2 の電極が前記第 6 のトランジスタのゲート電極に電氣的に接続され、

前記第 8 のトランジスタのゲート電極が前記第 1 のトランジスタのゲート電極に電氣的に接続されていることを特徴とする液晶表示装置。

【請求項 2】

請求項 1 において、

前記第 1 のトランジスタ乃至前記第 8 のトランジスタのチャンネル長 L とチャンネル幅 W の比 W/L の値の中で、第 1 のトランジスタの W/L の値が最大であることを特徴とする液晶表示装置。

【請求項 3】

請求項 1 又は請求項 2 において、

前記第 1 のトランジスタ W/L の値は、前記第 5 のトランジスタ W/L の値の 2 倍～5 倍であることを特徴とする液晶表示装置。

【請求項 4】

請求項 1 乃至請求項 3 のいずれか一項において、

前記第 3 のトランジスタのチャンネル長 L は、前記第 8 のトランジスタのチャンネル長 L よりも大きいことを特徴とする液晶表示装置。

【請求項 5】

請求項 1 乃至請求項 4 のいずれか一項において、

前記第 1 のトランジスタの第 2 の電極と、前記第 1 のトランジスタのゲート電極との間に容量素子が配置されていることを特徴とする液晶表示装置。

【請求項 6】

請求項 1 乃至請求項 5 のいずれか一項において、

前記第 1 のトランジスタ乃至前記第 7 のトランジスタは、Nチャンネル型トランジスタであることを特徴する液晶表示装置。

【請求項 7】

請求項 1 乃至請求項 6 のいずれか一項において、
前記第 1 のトランジスタ乃至前記第 7 のトランジスタは、アモルファスシリコンを用いて形成されていることを特徴とする液晶表示装置。

【請求項 8】

液晶素子を有する画素と、第 1 の駆動回路と、第 2 の駆動回路を有し、
前記第 1 の駆動回路は、第 1 のトランジスタと、第 2 のトランジスタと、第 3 のトランジスタと、第 4 のトランジスタと、第 5 のトランジスタと、第 6 のトランジスタと、第 7 のトランジスタと、第 8 のトランジスタを有し、
前記第 1 のトランジスタの第 1 の電極が第 4 の配線に電氣的に接続され、前記第 1 のトランジスタの第 2 の電極が第 3 の配線に電氣的に接続され、
前記第 2 のトランジスタの第 1 の電極が第 7 の配線に電氣的に接続され、前記第 2 のトランジスタの第 2 の電極が前記第 3 の配線に電氣的に接続され、前記第 2 のトランジスタのゲート電極が第 5 の配線に電氣的に接続され、
前記第 3 のトランジスタの第 1 の電極が第 6 の配線に電氣的に接続され、前記第 3 のトランジスタの第 2 の電極が前記第 6 のトランジスタのゲート電極に電氣的に接続され、前記第 3 のトランジスタのゲート電極が前記第 4 の配線に電氣的に接続され、
前記第 4 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 4 のトランジスタの第 2 の電極が前記第 6 のトランジスタのゲート電極に電氣的に接続され、
前記第 4 のトランジスタのゲート電極が前記第 5 の配線に電氣的に接続され、
前記第 5 のトランジスタの第 1 の電極が前記第 6 の配線に電氣的に接続され、前記第 5 のトランジスタの第 2 の電極が前記第 1 のトランジスタのゲート電極に電氣的に接続され、
前記第 5 のトランジスタのゲート電極が第 1 の配線に電氣的に接続され、
前記第 6 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 6 のトランジスタの第 2 の電極が前記第 1 のトランジスタのゲート電極に電氣的に接続され、
前記第 7 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 7 のトランジスタの第 2 の電極が前記第 1 のトランジスタのゲート電極に電氣的に接続され、
前記第 7 のトランジスタのゲート電極が第 2 の配線に電氣的に接続され、
前記第 8 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 8 のトランジスタの第 2 の電極が前記第 6 のトランジスタのゲート電極に電氣的に接続され、
前記第 8 のトランジスタのゲート電極が前記第 1 のトランジスタのゲート電極に電氣的に接続され、
前記第 2 の駆動回路は、第 9 のトランジスタと、第 10 のトランジスタと、第 11 のトランジスタと、第 12 のトランジスタと、第 13 のトランジスタと、第 14 のトランジスタと、第 15 のトランジスタと、第 16 のトランジスタを有し、
前記第 9 のトランジスタの第 1 の電極が第 12 の配線に電氣的に接続され、前記第 9 のトランジスタの第 2 の電極が第 10 の配線に電氣的に接続され、
前記第 10 のトランジスタの第 1 の電極が第 14 の配線に電氣的に接続され、前記第 10 のトランジスタの第 2 の電極が前記第 10 の配線に電氣的に接続され、前記第 10 のトランジスタのゲート電極が第 12 の配線に電氣的に接続され、
前記第 11 のトランジスタの第 1 の電極が第 13 の配線に電氣的に接続され、前記第 11 のトランジスタの第 2 の電極が前記第 14 のトランジスタのゲート電極に電氣的に接続され、前記第 11 のトランジスタのゲート電極が前記第 11 の配線に電氣的に接続され、
前記第 12 のトランジスタの第 1 の電極が前記第 14 の配線に電氣的に接続され、前記第 12 のトランジスタの第 2 の電極が前記第 14 のトランジスタのゲート電極に電氣的に接続され、前記第 12 のトランジスタのゲート電極が前記第 12 の配線に電氣的に接続され、
前記第 13 のトランジスタの第 1 の電極が前記第 13 の配線に電氣的に接続され、前記第 13 のトランジスタの第 2 の電極が前記第 9 のトランジスタのゲート電極に電氣的に接続され、前記第 13 のトランジスタのゲート電極が第 8 の配線に電氣的に接続され、

前記第 1 4 のトランジスタの第 1 の電極が前記第 1 4 の配線に電氣的に接続され、前記第 1 4 のトランジスタの第 2 の電極が前記第 9 のトランジスタのゲート電極に電氣的に接続され、

前記第 1 5 のトランジスタの第 1 の電極が前記第 1 4 の配線に電氣的に接続され、前記第 1 5 のトランジスタの第 2 の電極が前記第 9 のトランジスタのゲート電極に電氣的に接続され、前記第 1 5 のトランジスタのゲート電極が第 9 の配線に電氣的に接続され、

前記第 1 6 のトランジスタの第 1 の電極が前記第 1 4 の配線に電氣的に接続され、前記第 1 6 のトランジスタの第 2 の電極が前記第 1 4 のトランジスタのゲート電極に電氣的に接続され、前記第 1 6 のトランジスタのゲート電極が前記第 9 のトランジスタのゲート電極に電氣的に接続されることを特徴とする液晶表示装置。

10

【請求項 9】

請求項 8 において、

前記第 4 の配線と前記第 1 1 の配線とが電氣的に接続され、

前記第 5 の配線と前記第 1 2 の配線とが電氣的に接続され、

前記第 6 の配線と前記第 1 3 の配線とが電氣的に接続され、

前記第 7 の配線と前記第 1 4 の配線とが電氣的に接続されていることを特徴とする液晶表示装置。

【請求項 1 0】

請求項 9 において、

前記第 4 の配線と前記第 1 1 の配線とは同一の配線であり、

前記第 5 の配線と前記第 1 2 の配線とは同一の配線であり、

前記第 6 の配線と前記第 1 3 の配線とは同一の配線であり、

前記第 7 の配線と前記第 1 4 の配線とは同一の配線であることを特徴とする液晶表示装置。

20

【請求項 1 1】

請求項 8 乃至請求項 1 0 のいずれか一項において、

前記第 3 の配線と前記第 1 0 の配線とが電氣的に接続されていることを特徴とする液晶表示装置。

【請求項 1 2】

請求項 1 1 において、

前記第 3 の配線と前記第 1 0 の配線とは同一の配線であることを特徴とする液晶表示装置。

30

【請求項 1 3】

請求項 8 乃至請求項 1 2 のいずれか一項において、

前記第 1 のトランジスタ乃至第 8 のトランジスタのチャンネル長 L とチャンネル幅 W の比 W/L の値の中で、前記第 1 のトランジスタの W/L の値が最大となり、

前記第 9 のトランジスタ乃至前記第 1 6 のトランジスタのチャンネル長 L とチャンネル幅 W の比 W/L の値の中で、第 9 のトランジスタの W/L の値が最大となることを特徴とする液晶表示装置。

【請求項 1 4】

請求項 8 乃至請求項 1 3 のいずれか一項において、

前記第 1 のトランジスタ W/L の値は、前記第 5 のトランジスタ W/L の値の 2 倍～5 倍となり、

前記第 9 のトランジスタ W/L の値は、前記第 1 2 のトランジスタ W/L の値の 2 倍～5 倍となることを特徴とする液晶表示装置。

【請求項 1 5】

請求項 8 乃至請求項 1 4 のいずれか一項において、

前記第 3 のトランジスタのチャンネル長 L は、前記第 8 のトランジスタのチャンネル長 L よりも大きく、

前記第 1 1 のトランジスタのチャンネル長 L は、前記第 1 6 のトランジスタのチャンネル長 L

50

よりも大きいことを特徴とする液晶表示装置。

【請求項 16】

請求項 8 乃至請求項 15 のいずれか一項において、
前記第 1 のトランジスタの第 2 の電極と、前記第 1 のトランジスタのゲート電極との間に
容量素子が配置され、

前記第 9 のトランジスタの第 2 の電極と、前記第 9 のトランジスタのゲート電極との間に
容量素子が配置されていることを特徴とする液晶表示装置。

【請求項 17】

請求項 8 乃至請求項 16 のいずれか一項において、
前記第 1 のトランジスタ乃至前記第 16 のトランジスタは、N チャネル型トランジスタで
あることを特徴する液晶表示装置。

10

【請求項 18】

請求項 8 乃至請求項 17 のいずれか一項において、
前記第 1 のトランジスタ乃至前記第 16 のトランジスタは、半導体層としてアモルファス
シリコンを用いることを特徴とする液晶表示装置。

【請求項 19】

請求項 1 乃至請求項 18 のいずれか一項に記載の液晶表示装置を具備する電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

20

本発明はトランジスタを用いて構成された回路を有する表示装置に関する。特に液晶等の
電気光学素子若しくは発光素子等を表示媒体として用いる表示装置及びその駆動方法に関
する。

【背景技術】

【0002】

近年、表示装置は、液晶テレビなどの大型表示装置の増加から、活発に開発が進められて
いる。特に、絶縁基板上に非結晶半導体（以下、アモルファスシリコンともいう）によっ
て構成されたトランジスタを用いて、画素回路及びシフトレジスタ等を含む駆動回路（以
下、内部回路ともいう）を一体形成する技術は、低消費電力化、低コスト化に大きく貢献
するため、活発に開発が進められている。絶縁体上に形成された内部回路は、F P C 等を
介してコントローラ I C 等（以下、外部回路ともいう）に接続され、その動作が制御され
る。

30

【0003】

上記示した内部回路の中でも、非結晶半導体によって構成されたトランジスタ（以下、ア
モルファスシリコントランジスタともいう）を用いたシフトレジスタが考案されている。
従来のシフトレジスタが有するフリップフロップの構成を図 30（A）に示す（特許文献
1）。図 30（A）のフリップフロップは、トランジスタ 11、トランジスタ 12、トラ
ンジスタ 13、トランジスタ 14、トランジスタ 15 及びトランジスタ 17 を有し、信号
線 21、信号線 22、配線 23、信号線 24、電源線 25、電源線 26 に接続されている
。信号線 21、信号線 22、信号線 24、電源線 25、電源線 26 には、それぞれスター
ト信号、リセット信号、クロック信号、電源電位 V D D、電源電位 V S S が入力される。
図 30（A）のフリップフロップの動作期間は、図 30（B）のタイミングチャートに示
すように、セット期間、選択期間、リセット期間、非選択期間に分割され、動作期間のう
ちのほとんどが非選択期間となる。

40

【0004】

ここで、非選択期間においてトランジスタ 12 及びトランジスタ 16 がオンしている。よ
って、トランジスタ 12 及びトランジスタ 16 の半導体層にアモルファスシリコンを用い
ているので、劣化等によりしきい値電圧（ V_{th} ）に変動が生じる。より具体的には、し
きい値電圧が上昇する。つまり、従来のシフトレジスタは、トランジスタ 12 及びトラ
ンジスタ 16 のしきい値電圧が上昇してオンできなくなるため、ノード 41 及び配線 23 に

50

VSSを供給することができずに誤動作を起こす。

【0005】

この問題を解決すべく、非特許文献1、非特許文献2及び非特許文献3において、トランジスタ12のしきい値電圧のシフトを抑制できるシフトレジスタが考案されている。非特許文献1、非特許文献2及び非特許文献3では、新たなトランジスタ（第1のトランジスタとする）をトランジスタ12（第2のトランジスタとする）と並列に配置し、非選択期間において、第1のトランジスタのゲート電極及び第2のトランジスタのゲート電極にそれぞれ反転した信号を入力することで、第1のトランジスタ及び第2のトランジスタのしきい値電圧のシフトを抑制している。

【0006】

さらに、非特許文献4では、トランジスタ12だけでなく、トランジスタ16のしきい値電圧のシフトも抑制できるシフトレジスタが考案されている。非特許文献4では、新たなトランジスタ（第1のトランジスタとする）をトランジスタ12（第2のトランジスタとする）と並列に配置し、さらに別の新たなトランジスタ（第3のトランジスタとする）をトランジスタ16（第4のトランジスタとする）と並列に配置する。そして、非選択期間において、第1のトランジスタのゲート電極及び第2のトランジスタのゲート電極にそれぞれ反転した信号を入力し、第3のトランジスタのゲート電極及び第4のトランジスタのゲート電極にそれぞれ反転した信号を入力することで、第1のトランジスタ、第2のトランジスタ、第3のトランジスタ及び第4のトランジスタのしきい値電圧のシフトを抑制している。

【0007】

さらに、非特許文献5では、トランジスタ12のゲート電極に交流パルスを印加することで、トランジスタ12のしきい値電圧のシフトを抑制している。

【0008】

なお、非特許文献6及び非特許文献7の表示装置は、アモルファスシリコントランジスタで構成されるシフトレジスタを走査線駆動回路として用いて、さらにR、G、Bのサブ画素に1つの信号線からビデオ信号を入力することで、信号線の数 $1/3$ に減らしている。こうして、非特許文献6及び非特許文献7の表示装置は、表示パネルとドライバICとの接続数を減らしている。

【特許文献1】特開2004-157508号公報

【非特許文献1】Soo Young Yoon, et al., "Highly Stable Integrated Gate Driver Circuit using a-Si TFT with Dual Pull-down Structure", SOCIETY FOR INFORMATION DISPLAY 2005 INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PAPERS, Volume XXXVI, p. 348-351

【非特許文献2】Binn Kim, et al., "a-Si Gate Driver Integration with Time Shared Data Driving", Proceedings of The 12th International Display Workshops in conjunction with Asia Display 2005, p. 1073-1076

【非特許文献3】Mindoo Chun, et al., "Integrated Gate Driver Using Highly Stable a-Si TFT's", Proceedings of The 12th International Display Workshops in conjunction with Asia Display 2005, p. 1077-1080

【非特許文献4】Chun-Ching, et al., "Integrated Gate Driver Circuit Using a-Si TFT", Proceedings of The 12th International Display Workshops in conjunction with Asia Di

10

20

30

40

50

s p l a y 2005, p. 1023-1026

【非特許文献5】Yong Ho Jang, et al., "A-Si TFT Integrated Gate Driver with AC-Driven Single Pull-down Structure", SOCIETY FOR INFORMATION DISPLAY 2006 INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PAPERS, Volume XXXVII, p. 208-211

【非特許文献6】Jin Young Choi, et al., "A Compact and Cost-efficient TFT-LCD through the Triple-Gate Pixcel Structure", SOCIETY FOR INFORMATION DISPLAY 2006 INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PAPERS, Volume XXXVII, p. 274-276

【非特許文献7】Yong Soon Lee, et al., "Advanced TFT-LCD Data Line Reduction Method", SOCIETY FOR INFORMATION DISPLAY 2006 INTERNATIONAL SYMPOSIUM DIGEST OF TECHNICAL PAPERS, Volume XXXVII, p. 1083-1086

【発明の開示】

【発明が解決しようとする課題】

【0009】

従来の技術によれば、劣化しやすいトランジスタのゲートに交流パルスを印加することで、当該トランジスタのしきい値電圧のシフトを抑制している。しかしながら、トランジスタの半導体層としてアモルファスシリコンを用いた場合、当然、交流パルスを生成する回路を構成するトランジスタも、しきい値電圧のシフトを生じてしまうことが問題となる。

【0010】

また、信号線の数を1/3に減らして表示パネルとドライバICとの接点の数を削減することが提案されているが（非特許文献6及び非特許文献7）、実用的にはドライバICの接点の数をより削減することが求められている。

【0011】

すなわち従来の技術で解決されないものとして、トランジスタのしきい値電圧の変動を抑制する回路技術が課題として残されている。表示パネルに実装するドライバICの接点数を削減する技術が課題として残されている。表示装置の低消費電力化が課題として残されている。表示装置の大型化又は高精細化が課題として残されている。

【0012】

本明細書で開示する発明は、このような課題の一又は複数を解決することにより産業上有益な技術を提供することを目的としている。

【課題を解決するための手段】

【0013】

本発明に係わる表示装置は、劣化しやすいトランジスタのゲート電極に、正電源、及び負電源を交互に印加することによって、当該トランジスタのしきい値電圧のシフトを抑制できる。

【0014】

さらに、本発明に係わる表示装置は、劣化しやすいトランジスタのゲート電極に、スイッチを介して高電位（VDD）、またはスイッチを介して低電位（VSS）を、交互に供給することで、当該トランジスタのしきい値電圧のシフトを抑制できる。

【0015】

具体的には、劣化しやすいトランジスタのゲート電極を、第1のスイッチングトランジスタを介して高電位が供給される配線、及び第2のスイッチングトランジスタを介して低電位が供給される配線に接続し、第1のスイッチングトランジスタのゲート電極にクロック

10

20

30

40

50

信号を入力し、第2のスイッチングトランジスタのゲート電極に反転クロック信号を入力することで、劣化しやすいトランジスタのゲート電極に高電位、又は低電位を交互に供給する。

【0016】

なお、本書類（明細書、特許請求の範囲又は図面など）に示すスイッチは、様々な形態のものを用いることができる。例としては、電氣的スイッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポーラトランジスタ、MOSトランジスタなど）、ダイオード（例えば、PNダイオード、PINダイオード、ショットキーダイオード、MIM（Metal Insulator Metal）ダイオード、MIS（Metal Insulator Semiconductor）ダイオード、ダイオード接続のトランジスタなど）、サイリスタなどを用いることが出来る。または、これらを組み合わせた論理回路をスイッチとして用いることが出来る。

10

【0017】

スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性（導電型）は特に限定されない。ただし、オフ電流を抑えたい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を有するトランジスタやマルチゲート構造を有するトランジスタ等がある。または、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源（V_{ss}、GND、0Vなど）に近い状態で動作する場合はNチャネル型トランジスタを用いることが望ましい。反対に、ソース端子の電位が、高電位側電源（V_{dd}など）に近い状態で動作する場合はPチャネル型トランジスタを用いることが望ましい。なぜなら、Nチャネル型トランジスタではソース端子が低電位側電源に近い状態で動作するとき、Pチャネル型トランジスタではソース端子が高電位側電源に近い状態で動作するとき、ゲートソース間電圧の絶対値を大きくできるため、スイッチとして、より確実に動作するからである。また、ソースフォロワ動作をしてしまうことが少ないため、出力電圧の大きさが小さくなってしまうことが少ないからである。

20

【0018】

なお、Nチャネル型トランジスタとPチャネル型トランジスタの両方を用いて、CMOS型のスイッチをスイッチとして用いてもよい。CMOS型のスイッチにすると、Pチャネル型トランジスタまたはNチャネル型トランジスタのどちらか一方のトランジスタが導通すれば電流が流れるため、スイッチとして機能しやすくなる。例えば、スイッチへの入力信号の電圧が高い場合でも、低い場合でも、適切に電圧を出力させることが出来る。さらに、スイッチをオン・オフさせるための信号の電圧振幅値を小さくすることが出来るので、消費電力を小さくすることも出来る。

30

【0019】

なお、スイッチとしてトランジスタを用いる場合、スイッチは、入力端子（ソース端子またはドレイン端子の一方）と、出力端子（ソース端子またはドレイン端子の他方）と、導通を制御する端子（ゲート端子）とを有している。一方、スイッチとしてダイオードを用いる場合、スイッチは、導通を制御する端子を有していない場合がある。そのため、トランジスタよりもダイオードをスイッチとして用いた方が、端子を制御するための配線を少なくすることが出来る。

40

【0020】

なお、本明細書において、AとBとが接続されている、と明示的に記載する場合は、AとBとが電氣的に接続されている場合と、AとBとが機能的に接続されている場合と、AとBとが直接接続されている場合とを含むものとする。ここで、A、Bは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。したがって、本明細書が開示する構成において、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも含むものとする。

【0021】

50

例えば、AとBとが電氣的に接続されている場合として、AとBとの電氣的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオードなど）が、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが機能的に接続されている場合として、AとBとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、NAND回路、NOR回路など）、信号変換回路（DA変換回路、AD変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、AとBとの間に1個以上配置されていてもよい。あるいは、AとBとが直接接続されている場合として、AとBとの間に他の素子や他の回路を挟まずに、AとBとが直接接続されていてもよい。

【0022】

なお、AとBとが直接接続されている、と明示的に記載する場合は、AとBとが直接接続されている場合（つまり、AとBとの間に他の素子や他の回路を間に介さずに接続されている場合）と、AとBとが電氣的に接続されている場合（つまり、AとBとの間に別の素子や別の回路を挟んで接続されている場合）とを含むものとする。

【0023】

なお、AとBとが電氣的に接続されている、と明示的に記載する場合は、AとBとが電氣的に接続されている場合（つまり、AとBとの間に別の素子や別の回路を挟んで接続されている場合）と、AとBとが機能的に接続されている場合（つまり、AとBとの間に別の回路を挟んで機能的に接続されている場合）と、AとBとが直接接続されている場合（つまり、AとBとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。つまり、電氣的に接続されている、と明示的に記載する場合は、単に、接続されている、とのみ明示的に記載されている場合と同じであるとする。

【0024】

なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例えば、表示素子、表示装置、発光素子または発光装置としては、EL素子（有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（GLV）、プラズマディスプレイ（PDP）、デジタルマイクロミラーデバイス（DMD）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を用いることができる。なお、EL素子を用いた表示装置としてはELディスプレイ、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（FED）やSED方式平面型ディスプレイ（SED：Surface-conduction Electron-emitter Display）など、液晶素子を用いた表示装置としては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インクや電気泳動素子を用いた表示装置としては電子ペーパーがある。

【0025】

なお、本書類（明細書、特許請求の範囲又は図面など）に記載されたトランジスタとして、様々な形態のトランジスタを用いることが出来る。よって、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、微結晶（マイクロクリスタル、セミアモルファスとも言う）シリコンなどに代表される非単結晶半導体膜を有する薄膜トランジスタ（TFT）などを用いることが出来る。TFTを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よりも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることができる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多くの個数の表示装置を製造できるため、低コストで製造できる。さらに、製造温度が低いため、耐熱性の弱い基板を用いることができる

。そのため、透明基板上にトランジスタを製造できる。そして、透明な基板上のトランジスタを用いて表示素子での光の透過を制御することが出来る。あるいは、トランジスタの膜厚が薄いため、トランジスタを構成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上させることができる。

【0026】

なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路（信号線駆動回路）、信号処理回路（信号生成回路、ガンマ補正回路、DA変換回路など）を基板上に一体形成することが出来る。

10

【0027】

なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。このとき、レーザーを用いず、熱処理を加えるだけで、結晶性を向上させることができる。その結果、ゲートドライバ回路（走査線駆動回路）やソースドライバ回路の一部（アナログスイッチなど）を基板上に一体形成することが出来る。さらに、結晶化のためにレーザーを用いない場合は、シリコンの結晶性のムラを抑えることができる。そのため、綺麗な画像を表示することが出来る。

【0028】

ただし、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは可能である。

20

【0029】

または、半導体基板やSOI基板などを用いてトランジスタを形成することが出来る。その場合、MOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを本明細書に記載されたトランジスタとして用いることが出来る。これらにより、特性やサイズや形状などのバラツキが少なく、電流供給能力が高く、サイズの小さいトランジスタを製造することができる。これらのトランジスタを用いると、回路の低消費電力化、又は回路の高集積化を図ることができる。

【0030】

または、ZnO、 α -InGaZnO、SiGe、GaAs、IZO、ITO、SnOなどの化合物半導体または酸化物半導体を有するトランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜トランジスタなどを用いることが出来る。これらにより、製造温度を低くでき、例えば、室温でトランジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック基板やフィルム基板に直接トランジスタを形成することが出来る。なお、これらの化合物半導体または酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透明電極として用いることができる。さらに、それらをトランジスタと同時に成膜又は形成できるため、コストを低減できる。

30

【0031】

または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又は大型基板上に製造することが出来る。また、マスク（レチクル）を用いなくても製造することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。さらに、レジストを用いる必要がないので、材料費が安くなり、工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に成膜した後でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。

40

【0032】

または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る。

50

そのため、衝撃に強くできる。

【0033】

その他、様々なトランジスタを用いることができる。

【0034】

なお、トランジスタが形成されている基板の種類は、様々なものを用いることができ、特定のものに限定されることはない。トランジスタが形成される基板としては、例えば、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）又は皮下組織を基板として用いてもよい。または、ある基板でトランジスタを形成し、その後、別の基板にトランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板としては、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。あるいは、人などの動物の皮膚（皮表、真皮）又は皮下組織を基板として用いてもよい。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、又は軽量化を図ることができる。

【0035】

なお、トランジスタの構成は、様々な形態をとることができる。特定の構成に限定されない。例えば、ゲート電極が2個以上のマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャンネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、マルチゲート構造により、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。電圧・電流特性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をもつ能動負荷を実現することができる。その結果、特性のよい差動回路やカレントミラー回路を実現することができる。また、チャンネルの上下にゲート電極が配置されている構造でもよい。チャンネルの上下にゲート電極が配置されている構造にすることにより、チャンネル領域が増えるため、電流値の増加、又は空乏層ができやすくなることによるS値の低減を図ることができる。チャンネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。

【0036】

あるいは、チャンネル領域の上にゲート電極が配置されている構造でもよいし、チャンネル領域の下にゲート電極が配置されている構造でもよい。あるいは、正スタガ構造または逆スタガ構造でもよいし、チャンネル領域が複数の領域に分かれていてもよいし、チャンネル領域が並列に接続されていてもよいし、チャンネル領域が直列に接続されていてもよい。また、チャンネル領域（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャンネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることにより、チャンネル領域の一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、LDD領域を設けても良い。LDD領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上による信頼性の向上を図ることができる。あるいは、LDD領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。

【0037】

なお、本明細書におけるトランジスタは、様々なタイプを用いることができ、様々な基板上に形成させることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同一の基板上に形成されていてもよい。例えば、所定の機能を実現させるために必要な回路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはSOI基板上に形成されていてもよく、さまざまな基板上に形成されていてもよい。所定の機能を実現させるために必要な回路の全てが同じ基板上に形成されていることにより、部品点数を減らしてコストを低減し、回路部品との接続点数を減らして信頼性を向上させたりすることができる。あるいは、所定の機能を実現させるために必要な回路の一部が、ある基板上に形成されており、所定の機能を実現させるために必要な回路の別の一部が、別の基板上に形成されていてもよい。つまり、所定の機能を実現させるために必要な回路の全てが同じ基板上に形成されていなくてもよい。例えば、所定の機能を実現させるために必要な回路の一部は、ガラス基板上にトランジスタを用いて形成され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板上に形成され、単結晶基板上のトランジスタで構成されたICチップをCOG (Chip On Glass) でガラス基板に接続して、ガラス基板上にそのICチップを配置してもよい。あるいは、そのICチップをTAB (Tape Automated Bonding) やプリント基板を用いてガラス基板と接続してもよい。このように、回路の一部が同じ基板上に形成されていることにより、部品点数を減らしてコストを低減し、回路部品との接続点数を減らして信頼性を向上させたりすることができる。また、駆動電圧が高い部分や駆動周波数が高い部分の回路は、消費電力が大きくなってしまうので、そのような部分の回路は同じ基板上に形成せず、そのかわりに、例えば、単結晶基板上にその部分の回路を形成して、その回路で構成されたICチップを用いるようにすれば、消費電力の増加を防ぐことができる。

10

20

【0038】

なお、本明細書においては、一画素とは、明るさを制御できる要素一つ分を示すものとする。よって、一例としては、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現する。従って、そのときは、R (赤) G (緑) B (青) の色要素からなるカラー表示装置の場合には、画像の最小単位は、Rの画素とGの画素とBの画素との三画素から構成されるものとする。なお、色要素は、三色に限定されず、三色以上を用いても良いし、RGB以外の色を用いても良い。例えば、白色を加えて、RGBW (Wは白) としてもよい。また、RGBに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、朱色などを一色以上追加してもよい。また、例えば、RGBの中の少なくとも一色に類似した色を、RGBに追加してもよい。例えば、R、G、B1、B2としてもよい。B1とB2とは、どちらも青色であるが、少し周波数が異なっている。同様に、R1、R2、G、Bとしてもよい。このような色要素を用いることにより、より実物に近い表示を行うことができたり、消費電力を低減することが出来る。また、別の例としては、一つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一つ分を一画素としてもよい。よって、一例として、面積階調を行う場合または副画素 (サブ画素) を有している場合、一つの色要素につき、明るさを制御する領域が複数あり、その全体で階調を表現するわけであるが、明るさを制御する領域の一つ分を一画素としてもよい。よって、その場合は、一つの色要素は、複数の画素で構成されることとなる。あるいは、明るさを制御する領域が一つの色要素の中に複数あっても、それらをまとめて、一つの色要素を1画素としてもよい。よって、その場合は、一つの色要素は、一つの画素で構成されることとなる。また、一つの色要素について、複数の領域を用いて明るさを制御する場合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。また、一つの色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに異ならせるようにして、視野角を広げるようにしてもよい。つまり、一つの色要素について、複数個ある領域が各々有する画素電極の電位が、各々異なってもよい。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視野角を広くすることが出来る。

30

40

50

【0039】

なお、一画素（三色分）と明示的に記載する場合は、RとGとBの三画素分を一画素と考える場合であるとする。一画素（一色分）と明示的に記載する場合は、一つの色要素につき、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。

【0040】

なお、本書類（明細書、特許請求の範囲又は図面など）において、画素は、マトリクス状に配置（配列）されている場合がある。ここで、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向において、画素が直線上に並んで配置されている場合や、ギザギザな線上に配置されている場合を含む。よって、例えば三色の色要素（例えばRGB）でフルカラー表示を行う場合に、ストライプ配置されている場合や、三つの色要素のドットがデルタ配置されている場合も含む。さらに、ベイヤー配置されている場合も含む。なお、色要素は、三色に限定されず、それ以上でもよく、例えば、RGBW（Wは白）や、RGBに、イエロー、シアン、マゼンタなどを一色以上追加したものなどがある。また、色要素のドット毎にその表示領域の大きさが異なってもよい。これにより、低消費電力化、又は表示素子の長寿命化を図ることができる。

10

【0041】

なお、本書類（明細書、特許請求の範囲又は図面など）において、画素に能動素子を有するアクティブマトリクス方式、または、画素に能動素子を有しないパッシブマトリクス方式を用いることが出来る。

【0042】

アクティブマトリクス方式では、能動素子（アクティブ素子、非線形素子）として、トランジスタだけでなく、さまざまな能動素子（アクティブ素子、非線形素子）を用いることが出来る。例えば、MIM（Metal Insulator Metal）やTFD（Thin Film Diode）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。さらに、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。

20

【0043】

なお、アクティブマトリクス方式以外のものとして、能動素子（アクティブ素子、非線形素子）を用いないパッシブマトリクス型を用いることも可能である。能動素子（アクティブ素子、非線形素子）を用いないため、製造工程が少なく、製造コストの低減、又は歩留まりの向上を図ることができる。また、能動素子（アクティブ素子、非線形素子）を用いないため、開口率を向上させることができ、低消費電力化や高輝度化をはかることが出来る。

30

【0044】

なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難である。そこで、本明細書においては、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第1端子、第2端子と表記する場合がある。あるいは、それぞれを第1の電極、第2の電極と表記する場合がある。あるいは、ソース領域、ドレイン領域と表記する場合がある。

40

【0045】

なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第1端子、第2端子と表記する場合がある。

【0046】

なお、ゲートとは、ゲート電極とゲート配線（ゲート線、ゲート信号線、走査線、走査信

50

号線等とも言う)とを含んだ全体、もしくは、それらの一部のことを言う。ゲート電極とは、チャンネル領域を形成する半導体と、ゲート絶縁膜を介してオーバーラップしている部分の導電膜のことを言う。なお、ゲート電極の一部は、LDD (Lightly Doped Drain) 領域またはソース領域とドレイン領域と、ゲート絶縁膜を介してオーバーラップしている場合もある。ゲート配線とは、各トランジスタのゲート電極の間を接続するための配線、各画素の有するゲート電極の間を接続するための配線、又はゲート電極と別の配線とを接続するための配線のことを言う。

【0047】

ただし、ゲート電極としても機能し、ゲート配線としても機能するような部分(領域、導電膜、配線など)も存在する。そのような部分(領域、導電膜、配線など)は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。つまり、ゲート電極とゲート配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているゲート配線の一部とチャンネル領域がオーバーラップしている場合、その部分(領域、導電膜、配線など)はゲート配線として機能しているが、ゲート電極としても機能していることになる。よって、そのような部分(領域、導電膜、配線など)は、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。

10

【0048】

なお、ゲート電極と同じ材料で形成され、ゲート電極と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線など)も、ゲート電極と呼んでも良い。同様に、ゲート配線と同じ材料で形成され、ゲート配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線など)も、ゲート配線と呼んでも良い。このような部分(領域、導電膜、配線など)は、厳密な意味では、チャンネル領域とオーバーラップしていない場合、又は別のゲート電極と接続させる機能を有していない場合がある。しかし、製造工程における条件などの関係で、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線など)がある。よって、そのような部分(領域、導電膜、配線など)もゲート電極またはゲート配線と呼んでも良い。

20

【0049】

なお、例えば、マルチゲートのトランジスタにおいて、1つのゲート電極と、別のゲート電極とは、ゲート電極と同じ材料で形成された導電膜で接続される場合が多い。そのような部分(領域、導電膜、配線など)は、ゲート電極とゲート電極とを接続させるための部分(領域、導電膜、配線など)であるため、ゲート配線と呼んでも良いが、マルチゲートのトランジスタを1つのトランジスタと見なすことも出来るため、ゲート電極と呼んでも良い。つまり、ゲート電極またはゲート配線と同じ材料で形成され、ゲート電極またはゲート配線と同じ島(アイランド)を形成してつながっている部分(領域、導電膜、配線など)は、ゲート電極やゲート配線と呼んでも良い。さらに、例えば、ゲート電極とゲート配線とを接続させている部分の導電膜であって、ゲート電極またはゲート配線とは異なる材料で形成された導電膜も、ゲート電極と呼んでも良いし、ゲート配線と呼んでも良い。

30

【0050】

なお、ゲート端子とは、ゲート電極の部分(領域、導電膜、配線など)または、ゲート電極と電氣的に接続されている部分(領域、導電膜、配線など)について、その一部分のことを言う。

40

【0051】

なお、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線などと呼ぶ場合、配線にトランジスタのゲートが接続されていない場合もある。この場合、ゲート配線、ゲート線、ゲート信号線、走査線、走査信号線は、トランジスタのゲートと同じ層で形成された配線、トランジスタのゲートと同じ材料で形成された配線またはトランジスタのゲートと同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。

【0052】

50

なお、ソースとは、ソース領域とソース電極とソース配線（ソース線、ソース信号線、データ線、データ信号線等とも言う）とを含んだ全体、もしくは、それらの一部のことを言う。ソース領域とは、P型不純物（ボロンやガリウムなど）やN型不純物（リンやヒ素など）が多く含まれる半導体領域のことを言う。従って、少しだけP型不純物やN型不純物が含まれる領域、いわゆる、LDD（Lightly Doped Drain）領域は、ソース領域には含まれない。ソース電極とは、ソース領域とは別の材料で形成され、ソース領域と電氣的に接続されて配置されている部分の導電層のことを言う。ただし、ソース電極は、ソース領域も含んでソース電極と呼ぶこともある。ソース配線とは、各トランジスタのソース電極の間を接続するための配線、各画素の有するソース電極の間を接続するための配線、又はソース電極と別の配線とを接続するための配線のことを言う。

10

【0053】

しかしながら、ソース電極としても機能し、ソース配線としても機能するような部分（領域、導電膜、配線など）も存在する。そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。つまり、ソース電極とソース配線とが、明確に区別できないような領域も存在する。例えば、延伸して配置されているソース配線の一部とソース領域とがオーバーラップしている場合、その部分（領域、導電膜、配線など）はソース配線として機能しているが、ソース電極としても機能していることになる。よって、そのような部分（領域、導電膜、配線など）は、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。

【0054】

なお、ソース電極と同じ材料で形成され、ソース電極と同じ島（アイランド）を形成してつながっている部分（領域、導電膜、配線など）や、ソース電極とソース電極とを接続する部分（領域、導電膜、配線など）も、ソース電極と呼んでも良い。さらに、ソース領域とオーバーラップしている部分も、ソース電極と呼んでも良い。同様に、ソース配線と同じ材料で形成され、ソース配線と同じ島（アイランド）を形成してつながっている領域も、ソース配線と呼んでも良い。このような部分（領域、導電膜、配線など）は、厳密な意味では、別のソース電極と接続させる機能を有していない場合がある。しかし、製造工程における条件などの関係で、ソース電極またはソース配線と同じ材料で形成され、ソース電極またはソース配線とつながっている部分（領域、導電膜、配線など）がある。よって、そのような部分（領域、導電膜、配線など）もソース電極またはソース配線と呼んでも良い。

20

30

【0055】

なお、例えば、ソース電極とソース配線とを接続させている部分の導電膜であって、ソース電極またはソース配線とは異なる材料で形成された導電膜も、ソース電極と呼んでも良いし、ソース配線と呼んでも良い。

【0056】

なお、ソース端子とは、ソース領域の領域や、ソース電極や、ソース電極と電氣的に接続されている部分（領域、導電膜、配線など）について、その一部分のことを言う。

【0057】

なお、ソース配線、ソース線、ソース信号線、データ線、データ信号線などと呼ぶ場合、配線にトランジスタのソース（ドレイン）が接続されていない場合もある。この場合、ソース配線、ソース線、ソース信号線、データ線、データ信号線は、トランジスタのソース（ドレイン）と同じ層で形成された配線、トランジスタのソース（ドレイン）と同じ材料で形成された配線またはトランジスタのソース（ドレイン）と同時に成膜された配線を意味している場合がある。例としては、保持容量用配線、電源線、基準電位供給配線などがある。

40

【0058】

なお、ドレインについては、ソースと同様である。

【0059】

なお、半導体装置とは半導体素子（トランジスタ、ダイオード、サイリスタなど）を含む

50

回路を有する装置のことをいう。さらに、半導体特性を利用することで機能しうる装置全般を半導体装置と呼んでもよい。

【0060】

なお、表示素子とは、光学変調素子、液晶素子、発光素子、EL素子（有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子）、電子放出素子、電気泳動素子、放電素子、光反射素子、光回折素子、デジタルマイクロミラーデバイス（DMD）、などのことを言う。ただし、これに限定されない。

【0061】

なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置とは、表示素子を含む複数の画素またはそれらの画素を駆動させる周辺駆動回路が同一基板上に形成された表示パネル本体のことでもよい。なお、表示装置は、ワイヤボンディングや bumps などによって基板上に配置された周辺駆動回路、いわゆる、チップオンガラス（COG）で接続されたICチップ、または、TABなどで接続されたICチップを含んでいても良い。なお、表示装置は、ICチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたフレキシブルプリントサーキット（FPC）を含んでもよい。なお、表示装置は、フレキシブルプリントサーキット（FPC）などを介して接続され、ICチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線基盤（PWB）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光センサなどを含んでいても良い。ここで、バックライトユニットのような照明装置は、導光板、プリズムシート、拡散シート、反射シート、光源（LED、冷陰極管など）、冷却装置（水冷式、空冷式）などを含んでいても良い。

【0062】

なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反射シート、光源（LED、冷陰極管、熱陰極管など）、冷却装置などを有している装置のことをいう。

【0063】

なお、発光装置とは、発光素子などを有している装置のことをいう。

【0064】

なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のことをいう。

【0065】

なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直視型、投写型、透過型、反射型、半透過型などがある。

【0066】

なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例えば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジスタ、スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流を供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲート線駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドライバ、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。

【0067】

なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置などは、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有している場合がある。

【0068】

なお、本書類（明細書、特許請求の範囲又は図面など）において、Aの上にBが形成されている、あるいは、A上にBが形成されている、と明示的に記載する場合は、Aの上にB

10

20

30

40

50

が直接接して形成されていることに限定されない。直接接してはいない場合、つまり、AとBと間に別の対象物が介在する場合も含むものとする。ここで、A、Bは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

【0069】

従って例えば、層Aの上に（もしくは層A上に）、層Bが形成されている、と明示的に記載されている場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層（例えば層Cや層Dなど）が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。なお、別の層（例えば層Cや層Dなど）は、単層でもよいし、複層でもよい。

【0070】

さらに、Aの上方にBが形成されている、と明示的に記載されている場合についても同様であり、Aの上にBが直接接していることに限定されず、AとBとの間に別の対象物が介在する場合も含むものとする。従って例えば、層Aの上方に、層Bが形成されている、という場合は、層Aの上に直接接して層Bが形成されている場合と、層Aの上に直接接して別の層（例えば層Cや層Dなど）が形成されていて、その上に直接接して層Bが形成されている場合とを含むものとする。なお、別の層（例えば層Cや層Dなど）は、単層でもよいし、複層でもよい。

【0071】

なお、Aの上にBが直接接して形成されている、と明示的に記載する場合は、Aの上に直接接してBが形成されている場合を含み、AとBと間に別の対象物が介在する場合は含まないものとする。

【0072】

なお、Aの下にBが、あるいは、Aの下方にBが、の場合についても、同様である。

【発明の効果】

【0073】

本明細書によって、シフトレジスタが有する全てのトランジスタの特性劣化を抑制することができる。そのため、液晶表示装置をはじめとする当該シフトレジスタを適用した半導体装置の誤動作を抑制することができる。

【発明を実施するための最良の形態】

【0074】

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。

【0075】

（実施の形態1）

本実施の形態では、フリップフロップ、当該フリップフロップを有する駆動回路、及び当該駆動回路を有する表示装置の構成並びに駆動方法について説明する。

【0076】

本実施の形態のフリップフロップの基本構成について、図1（A）を参照して説明する。図1（A）に示すフリップフロップは、第1のトランジスタ101、第2のトランジスタ102、第3のトランジスタ103、第4のトランジスタ104、第5のトランジスタ105、第6のトランジスタ106、第7のトランジスタ107及び第8のトランジスタ108を有する。本実施の形態において、第1のトランジスタ101～第8のトランジスタ108は、Nチャネル型トランジスタとし、ゲートとソース間電圧（ V_{gs} ）がしきい値電圧（ V_{th} ）を上回ったとき導通状態になるものとする。

【0077】

なお、本実施の形態のフリップフロップは、第1のトランジスタ101～第8のトランジスタ108が全てNチャネル型トランジスタで構成されていることを特徴とする。したがって、本実施の形態のフリップフロップは、トランジスタの半導体層として、アモルファ

10

20

30

40

50

スシリコンを用いることができるため、製造工程の簡略化を図ることができ、製造コストの削減や歩留まりの向上を図ることができる。ただし、トランジスタの半導体層として、ポリシリコンや多結晶シリコンを用いても製造工程の簡略化を図ることができる。

【0078】

図1(A)のフリップフリップフロップの接続関係について説明する。第1のトランジスタ101の第1の電極(ソース電極及びドレイン電極の一方)が第5の配線125に接続され、第1のトランジスタ101の第2の電極(ソース電極及びドレイン電極の他方)が第3の配線123に接続される。第2のトランジスタ102の第1の電極が第4の配線124に接続され、第2のトランジスタ102の第2の電極が第3の配線123に接続され、第2のトランジスタ102のゲート電極が第8の配線128に接続される。第3のトランジスタ103の第1の電極が第6の配線126に接続され、第3のトランジスタ103の第2の電極が第6のトランジスタ106のゲート電極に接続され、第3のトランジスタ103のゲート電極が第7の配線127に接続される。第4のトランジスタ104の第1の電極が第10の配線130に接続され、第4のトランジスタ104の第2の電極が第6のトランジスタ106のゲート電極に接続され、第4のトランジスタ104のゲート電極が第8の配線128に接続される。第5のトランジスタ105の第1の電極が第9の配線129に接続され、第5のトランジスタ105の第2の電極が第1のトランジスタ101のゲート電極に接続され、第5のトランジスタ105のゲート電極が第1の配線121に接続される。第6のトランジスタ106の第1の電極が第12の配線132に接続され、第6のトランジスタ106の第2の電極が第1のトランジスタ101のゲート電極に接続される。第7のトランジスタ107の第1の電極が第13の配線133に接続され、第7のトランジスタ107の第2の電極が第1のトランジスタ101のゲート電極に接続され、第7のトランジスタ107のゲート電極が第2の配線122に接続される。第8のトランジスタ108の第1の電極が第11の配線131に接続され、第8のトランジスタ108の第2の電極が第6のトランジスタ106のゲート電極に接続され、第8のトランジスタ108のゲート電極が第1のトランジスタ101のゲート電極に接続される。

【0079】

なお、第1のトランジスタ101のゲート電極、第6のトランジスタ106の第2の電極、第7のトランジスタ107の第2の電極及び第8のトランジスタ108のゲート電極の接続箇所をノード141とする。さらに、第3のトランジスタ103の第2の電極、第4のトランジスタ104の第2の電極、第6のトランジスタ106のゲート電極及び第8のトランジスタ108の第2の電極の接続箇所をノード142とする。

【0080】

なお、第1の配線121、第2の配線122、第3の配線123、第5の配線125、第7の配線127及び第8の配線128を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線、第5の信号線、第6の信号線と呼んでもよい。さらに、第4の配線124、第6の配線126、第9の配線129、第10の配線130、第11の配線131、第12の配線132及び第13の配線133を、それぞれ第1の電源線、第2の電源線、第3の電源線、第4の電源線、第5の電源線、第6の電源線、第7の電源線と呼んでもよい。

【0081】

次に、図1(A)に示したフリップフロップの動作について、図2のタイミングチャート、図3及び図4を参照して説明する。さらに、図2のタイミングチャートをセット期間、選択期間、リセット期間、第1の非選択期間、第2の非選択期間に分割して説明する。ただし、セット期間、リセット期間、第1の非選択期間及び第2の非選択期間を合わせて非選択期間と呼ぶこともある。

【0082】

なお、第6の配線126及び第9の配線129にはV1の電位が供給され、第4の配線124、第10の配線130、第11の配線131、第12の配線132及び第13の配線133にはV2の電位が供給される。ここで、 $V1 > V2$ である。

【0083】

なお、第1の配線121、第5の配線125、第8の配線128、第7の配線127及び第2の配線122には、それぞれ図2に示す信号221、信号225、信号228、信号227、信号222が入力される。そして、第3の配線123からは、図2に示す信号223が出力される。ここで、信号221、信号225、信号228、信号227、信号222及び信号223は、H信号の電位がV1（以下、Hレベルともいう）、L信号の電位がV2（以下、Lレベルともいう）のデジタル信号である。さらに、信号221、信号225、信号228、信号227、信号222及び信号223を、それぞれスタート信号、パワークロック信号（PCK）、第1の制御クロック信号（CLK1）、第2の制御クロック信号（CLK2）、リセット信号、出力信号と呼んでもよい。

10

【0084】

ただし、第1の配線121、第2の配線122、第4の配線124～第13の配線133には、それぞれ様々な信号、電位及び電流が入力されてもよい。

【0085】

まず、図2（A）及び図3（A）に示すセット期間において、信号221がHレベルとなり第5のトランジスタ105がオンし、信号222がLレベルなので第7のトランジスタ107がオフし、信号228がHレベルとなり第2のトランジスタ102及び第4のトランジスタ104がオンし、信号227がLレベルとなり第3のトランジスタ103がオフする。このときのノード141の電位（電位241）は、第5のトランジスタ105の第2の電極がソース電極となって、第9の配線129の電位から第5のトランジスタ105のしきい値電圧を引いた値となるため $V1 - V_{th105}$ （ V_{th105} ：第5のトランジスタ105のしきい値電圧）となる。よって、第1のトランジスタ101及び第8のトランジスタ108がオンし、第5のトランジスタ105がオフする。このときのノード142の電位（電位242）は、V2となって、第6のトランジスタ106がオフする。このように、セット期間では、第3の配線123はL信号が入力される第5の配線125及びV2が供給される第4の配線124と導通するため、第3の配線123の電位がV2となる。したがって、L信号が第3の配線123から出力される。さらに、ノード141は、電位を $V1 - V_{th105}$ に維持したまま浮遊状態となる。

20

【0086】

なお、本実施の形態のフリップフロップは、図5（A）に示すように、第5のトランジスタ105の第1の電極が第1の配線121に接続されても、上記説明したセット期間と同様な動作を行うことができる。図5（A）のフリップフロップは、第9の配線129が不要となるため、歩留まりの向上を図ることができる。さらに、図5（A）のフリップフロップは、レイアウト面積の縮小を図ることができる。

30

【0087】

なお、本実施の形態のフリップフロップは、図5（C）に示すように、トランジスタ501を新たに配置してもよい。トランジスタ501は第1の電極がV2が供給されている配線511に接続され、第2の電極がノード141に接続され、ゲート電極が第1の配線121に接続される。図5（C）のフリップフロップは、トランジスタ501によって、ノード142の電位が下がる時間を短くできるので、第6のトランジスタ106を早くオフできる。したがって、図5（C）のフリップフロップは、ノード141の電位が $V1 - V_{th105}$ となるまでの時間を短くできるため、高速動作が可能となり、より大型の表示装置又はより高精細な表示装置に適用できる。

40

【0088】

図2（B）及び図3（B）に示す選択期間では、信号221がLレベルとなり第5のトランジスタ105がオフし、信号222がLレベルのままなので第7のトランジスタ107がオフのままであり、信号228がLレベルとなり第2のトランジスタ102及び第4のトランジスタ104がオフし、信号227がHレベルとなり第3のトランジスタ103がオンする。このときのノード141は電位を $V1 - V_{th105}$ に維持している。よって、第1のトランジスタ101及び第8のトランジスタ108はオンのままである。このと

50

きのノード142の電位は、第11の配線131の電位(V_2)と第6の配線126の電位(V_1)との電位差($V_1 - V_2$)が第3のトランジスタ103及び第8のトランジスタ108によって分圧され、 $V_2 + \beta$ (β : 任意の正の数)となる。さらに、 $\beta < V_{th106}$ (第6のトランジスタ106のしきい値電圧)とする。よって第6のトランジスタ106がオフのままである。ここで、第5の配線125にH信号が入力されるので、第3の配線123の電位が上昇し始める。すると、ノード141の電位は、ブートストラップ動作によって $V_1 - V_{th105}$ から上昇し、 $V_1 + V_{th101} + \alpha$ (V_{th101} : 第1のトランジスタ101のしきい値電圧、 α : 任意の正の数)となる。したがって、第3の配線123の電位は、第5の配線125と等しい電位となるので V_1 となる。このように、選択期間では、第3の配線123はH信号が入力されている第5の配線125と導通するため、第3の配線123の電位が V_1 となる。したがって、H信号が第3の配線123から出力される。

10

【0089】

なお、このブートストラップ動作は、第1のトランジスタ101のゲート電極と第2の電極との間の寄生容量の容量結合によって行われる。ただし、図1(B)に示すように、第1のトランジスタ101のゲート電極と第2の電極との間に容量素子151を配置することで、安定してブートストラップ動作を行うことができ、第1のトランジスタ101の寄生容量を小さくできる。ここで、容量素子151は、絶縁層としてゲート絶縁膜を用いて導電層としてゲート電極層及び配線層を用いてもよいし、絶縁層としてゲート絶縁膜を用いて導電層としてゲート電極層及び不純物が添加された半導体層を用いてもよいし、絶縁層として層間膜(絶縁膜)を用いて導電層として配線層及び透明電極層を用いてもよい。ただし、容量素子151は、導電膜としてゲート電極層及び配線層を用いる場合、ゲート電極層を第1のトランジスタ101のゲート電極と接続し、配線層を第1のトランジスタ101の第2の電極と接続するとよい。より望ましくは、導電膜としてゲート電極層及び配線層を用いる場合、ゲート電極層を第1のトランジスタ101のゲート電極と直接接続し、配線層を第1のトランジスタ101の第2の電極と直接接続するとよい。なぜなら、容量素子151の配置によるフリップフロップのレイアウト面積の増加が小さくなるからである。

20

【0090】

さらに、図1(C)に示すように、容量素子151としてトランジスタ152を用いてもよい。トランジスタ152は、ゲート電極がノード141に接続され、第1の電極及び第2の電極が第3の配線123に接続されることで、大きな容量成分を持つ容量素子として機能することができる。ただし、トランジスタ152は、第1の電極及び第2の電極のうちどちらか一方を浮遊としても容量素子として機能できる。

30

【0091】

なお、第1のトランジスタ101は、第3の配線123にH信号を供給しなければならない。したがって、信号223の立ち下がり時間及び立ち上がり時間を短くするために、第1のトランジスタ101の W/L の値は、第1のトランジスタ101～第8のトランジスタ108のそれぞれの W/L の値の中で最大とすることが望ましい。

【0092】

さらに、第5のトランジスタ105は、セット期間において、ノード142(第1のトランジスタ101のゲート電極)の電位を $V_1 - V_{th105}$ としなければならないため、第5のトランジスタ105の W/L の値は第1のトランジスタ101の W/L の値よりも1/2倍～1/5倍、より望ましくは1/3倍～1/4倍とする。

40

【0093】

なお、ノード142の電位を $V_2 + \beta$ とするために、第8のトランジスタ108のチャネル幅 W とチャネル長 L との比 W/L の値は、第3のトランジスタ103の W/L の値よりも、少なくとも10倍以上にすることが好ましい。したがって、第8のトランジスタ108のトランジスタサイズ($W \times L$)が大きくなってしまふ。ここで、第3のトランジスタ103のチャネル長 L の値を第8のトランジスタ108のチャネル長 L の値よりも大きく

50

、より好ましくは2倍～3倍とすることで、第8のトランジスタ108のトランジスタサイズを小さくできるため、レイアウト面積の縮小を図ることができる。

【0094】

図2(C)及び図3(C)に示すリセット期間では、信号221がLレベルのままなので第5のトランジスタ105がオフのままであり、信号222がHレベルとなり第7のトランジスタ107がオンし、信号228がHレベルとなり第2のトランジスタ102及び第4のトランジスタ104がオンし、信号227がLレベルとなり第3のトランジスタ103がオフする。このときのノード141の電位は、第13の配線133の電位(V2)が第7のトランジスタ107を介して供給されるためV2となる。よって、第1のトランジスタ101及び第8のトランジスタ108がオフする。このときのノード142の電位は、第4のトランジスタ104がオンするので、V2となる。よって、第6のトランジスタ106がオフする。このように、リセット期間では、第3の配線123はV2が供給されている第4の配線124と導通するため、第3の配線123の電位がV2となる。したがって、L信号が第3の配線123から出力される。

10

【0095】

なお、第7のトランジスタ107がオンするタイミングを遅延させることで、信号223の立ち下がり時間を短くできる。なぜなら、第5の配線125に入力されるL信号が、W/Lの値が大きい第1のトランジスタ101を介して第3の配線123に供給できるからである。

【0096】

あるいは、第7のトランジスタ107のW/Lの値を小さくして、ノード141の電位がV2となるまでの立ち下がり時間を長くしても、信号223の立ち下がり時間を短くできる。この場合は、第7のトランジスタW/Lの値を第1のトランジスタ101のW/Lの値よりも1/10～1/40倍、より好ましくは1/20～1/30倍とする。

20

【0097】

なお、図5(B)に示すように、第7のトランジスタ107をなくても、上記説明したセット期間と同様な動作を行うことができる。図5(B)のフリップフロップは、トランジスタ及び配線を少なくできるため、レイアウト面積の縮小を図ることができる。

【0098】

図2(D)及び図4(D)に示す第1の非選択期間において、信号221がLレベルのままなので第5のトランジスタ105がオフのままであり、信号222がLレベルとなり第7のトランジスタ107がオフし、信号228がLレベルとなり第2のトランジスタ102及び第4のトランジスタ104がオフし、信号227がHレベルとなり第3のトランジスタ103がオンする。このときのノード142の電位は、第3のトランジスタ103の第2の電極がソース電極となって、第7の配線127の電位(V1)から第3のトランジスタ103のしきい値電圧を引いた値となるため $V1 - V_{th103}$ (V_{th103} :第3のトランジスタ103のしきい値電圧)となる。よって、第6のトランジスタ106がオンする。このときのノード141の電位は第6のトランジスタ106がオンするので、V2となる。よって、第1のトランジスタ101及び第8のトランジスタ108はオフのままである。このように、第1の非選択期間では、第3の配線123は浮遊状態となって、電位をV2に維持する。

30

【0099】

なお、本実施の形態のフリップフロップは、第2のトランジスタ102をオフすることによって、第2のトランジスタ102のしきい値電圧のシフトを抑制できる。

【0100】

なお、信号227の電位をV1以下にして、第3のトランジスタ103のゲート電極の電位を下げることで、第3のトランジスタ103のしきい値電圧のシフトを抑制できる。さらに、信号228の電位をV2以下にして、第4のトランジスタ104及び第2のトランジスタ102に逆バイアスを印加することで、第4のトランジスタ104及び第2のトランジスタ102のしきい値電圧のシフトを抑制できる。

50

【0101】

なお、図9（A）に示すように、トランジスタ901を新たに配置することで、第3の配線123にV2を供給できる。トランジスタ901は、第1の電極が第4の配線124に接続され、トランジスタ901の第2の電極が第3の配線123に接続され、ゲート電極がノード142に接続されるため、第6のトランジスタ106と同じタイミングでオン・オフが制御される。したがって、図9（A）のフリップフロップは、第3の配線123が浮遊状態にならないため、ノイズに強くできる。さらに、図9（B）に示すように、第2のトランジスタ102の代わりに、トランジスタ901を配置することもできる。

【0102】

図2（E）及び図4（E）に示す第2の非選択期間において、信号221がLレベルのままなので第5のトランジスタ105がオフのままであり、信号222がLレベルのままなので第7のトランジスタ107がオフのままであり、信号228がHレベルとなり第2のトランジスタ102及び第4のトランジスタ104がオンし、信号227がLレベルとなり第3のトランジスタ103がオフする。このときノード142の電位が第4のトランジスタ104がオンするのでV2となる。よって、第6のトランジスタ106がオフする。このときのノード141は浮遊状態となるため電位をV2に維持する。よって、第1のトランジスタ101及び第8のトランジスタ108はオフのままである。このように、第2の非選択期間では、第3の配線123はV2が供給されている第4の配線124と導通するため、第3の配線123の電位がV2となる。したがって、L信号が第3の配線123から出力される。

【0103】

なお、本実施の形態のフリップフロップは、第6のトランジスタ106をオフすることによって、第6のトランジスタ106のしきい値電圧のシフトを抑制できる。

【0104】

なお、本実施の形態のフリップフロップは、第2の非選択期間において、第3の配線123の電位がノイズによって変動しても、第3の配線123の電位をV2とすることができる。さらに、本実施の形態のフリップフロップは、ノード141の電位がノイズによって変動しても、第1の非選択期間においてノード141の電位をV2とすることができる。

【0105】

なお、信号227の電位をV2以下にして、第3のトランジスタ103に逆バイアスを印加することで、第3のトランジスタ103のしきい値電圧のシフトを抑制できる。さらに、信号228の電位をV1以下にして、第4のトランジスタ104のゲート電極及び第2のトランジスタ102の電極の電位を下げることで、第4のトランジスタ104及び第2のトランジスタ102のしきい値電圧のシフトを抑制できる。

【0106】

以上のことから、本実施の形態のフリップフロップは、第2のトランジスタ102及び第6のトランジスタ106のしきい値シフトを抑制できるため、長寿命化を図ることができる。さらに、本実施の形態のフリップフロップは、全てのトランジスタのしきい値電圧のシフトを抑制できるため、長寿命化を図ることができる。さらに、本実施の形態のフリップフロップは、ノイズに強いこと、信頼性の向上を図ることができる。

【0107】

ここで、第1のトランジスタ101乃至第8のトランジスタ108が有する機能を説明する。第1のトランジスタ101は、第5の配線125の電位を第3の配線123に供給するタイミングを選択し、ノード141の電位をブートストラップ動作によって上昇させる機能を有し、ブートストラップ用トランジスタとして機能する。第2のトランジスタ102は、第4の配線124の電位を第3の配線123に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第3のトランジスタ103は、第6の配線126の電位をノード142に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第4のトランジスタ104は、第10の配線130の電位をノード124に供給するタイミングを選択する機能を有し、スイッチングトラン

10

20

30

40

50

ジスタとして機能する。第5のトランジスタ105は、第9の配線129の電位をノード141に供給するタイミングを選択する機能を有し、入力用トランジスタとして機能する。第6のトランジスタ106は、第12の配線132の電位をノード141に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第7のトランジスタ107は、第13の配線133の電位をノード141に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。第8のトランジスタ108は、第11の配線131の電位をノード142に供給するタイミングを選択する機能を有し、スイッチングトランジスタとして機能する。

【0108】

ただし、第1のトランジスタ101乃至第8のトランジスタ108は上記説明した機能を有していれば、トランジスタとは限定されない。例えば、スイッチングトランジスタとして機能する第2のトランジスタ102、第4のトランジスタ104、第3のトランジスタ103、第4のトランジスタ104、第6のトランジスタ106、第7のトランジスタ107及び第8のトランジスタ108は、スイッチング機能を有する素子であれば、ダイオード、CMOSアナログスイッチ又は様々な論理回路などを適用してもよい。さらに、入力用トランジスタとして機能する第5のトランジスタ105は、ノード141の電位を上昇させてオフするタイミングを選択する機能を有していればよく、PN接合ダイオード又はダイオード接続したトランジスタなどを適用してもよい。

【0109】

なお、図1と同様の動作を行うものであれば、各トランジスタの配置及び数などは図1に限定されない。図1のフリップフロップの動作を説明した図3及び図4から分かるように、本実施の形態では、セット期間、選択期間、リセット期間、第1の非選択期間、第2の非選択期間は、それぞれ図3(A)乃至(C)、図4(D)、図4(E)に示す実線のように導通がとれていればよい。よって、これを満たすようにトランジスタ等を配置し、動作させる構成であれば、トランジスタ、その他の素子(抵抗素子、容量素子など)、ダイオード、スイッチ、様々な論理回路などを新たに配置してもよい。

【0110】

例えば、ノード142の電位は、第3のトランジスタ103をオンするか、第4のトランジスタ104をオンするかによって、決定される。しかし、図10(A)に示すように、第7の配線127と第8の配線128との間に、抵抗素子1011及び抵抗素子1012を接続しても、図1(A)と同様の動作が可能である。図10(A)のフリップフロップは、トランジスタ数及び配線数を減らすことができるため、レイアウト面積の縮小、歩留まりの向上などを図ることができる。

【0111】

さらに、図10(B)に示すように、第7の配線127とノード142との間に抵抗素子1011の代わりにダイオード接続のトランジスタ1021及びダイオード接続のトランジスタ1022を配置し、第8の配線128とノード142との間に抵抗素子1012の代わりにダイオード接続のトランジスタ1023及びダイオード接続のトランジスタ1024を配置してもよい。第7の配線127には、トランジスタ1021の第1の電極、トランジスタ1021のゲート電極及びトランジスタ1022の第1の電極が接続され、第8の配線128にはトランジスタ1023の第1の電極、トランジスタ1024の第1の電極及びトランジスタ1024のゲート電極が接続され、ノード142にはトランジスタ1021の第2の電極、トランジスタ1022の第2の電極、トランジスタ1022のゲート電極、トランジスタ1023の第2の電極、トランジスタ1023のゲート電極及びトランジスタ1024の第2の電極が接続される。つまり、第7の配線127とノード142との間、及び第8の配線128とノード142との間に、それぞれ2つのダイオードが逆向きに、かつ、並列に接続される。

【0112】

なお、図1と同様の動作を行うものであれば、本実施の形態のフリップフロップの駆動タイミングは、図2のタイミングチャートに限定されない。

【0113】

例えば、図6のタイミングチャートに示すように、第1の配線121、第2の配線122、第5の配線125、第7の配線127、第8の配線128にH信号を入力する期間を短くしてもよい。図6は、図2のタイミングチャートと比較して、信号がLレベルからHレベルに切り替わるタイミングが期間Ta1だけ遅延し、信号がHレベルからLレベルに切り替わるタイミングが期間Ta2だけ早くなっている。したがって、図6のタイミングチャートを適用したフリップフロップは、各配線の瞬間電流が小さくなるため、省電力化、誤動作の抑制、動作する条件の範囲の向上などを図ることができる。さらに、図6のタイミングチャートを適用したフリップフロップは、リセット期間において、第3の配線123から出力される信号の立ち下がり時間を短くできる。なぜなら、ノード141の電位がLレベルとなるタイミングが期間Ta1+期間Ta2だけ遅延するので、第5の配線125に入力されているL信号が電流能力の大きい（チャンネル幅が大きい）第1のトランジスタ101を介して第3の配線123に供給されるからである。なお、図2のタイミングチャートと共通するところは共通の符号を用いてその説明を省略する。

10

【0114】

なお、期間Ta1、期間Ta2及び期間Tbの関係は、 $((Ta1 + Tb) / (Ta1 + Ta2 + Tb)) \times 100 < 10$ [%] とすることが望ましい。より望ましくは、 $((Ta1 + Tb) / (Ta1 + Ta2 + Tb)) \times 100 < 5$ [%] とすることが望ましい。さらに、期間Ta1 期間Ta2とすることが望ましい。

【0115】

20

なお、図1と同様の動作を行うものであれば、第1の配線121～第13の配線131は自由に接続することができる。例えば、図7(A)に示すように、第2のトランジスタ102の第1の電極、第4のトランジスタ104の第1の電極、第6のトランジスタ106の第1の電極、第7のトランジスタ107の第1の電極及び第8のトランジスタ108の第1の電極が第7の配線707に接続されてもよい。さらに、第5のトランジスタ105の第1の電極及び第3のトランジスタ103の第1の電極が第6の配線706に接続されてもよい。さらに、第1のトランジスタ101の第1の電極及び第3のトランジスタ103のゲート電極が第4の配線704に接続されてもよい。ただし、図7(B)に示すように、第1のトランジスタ101の第1の電極が第8の配線708に接続されてもよい。さらに、図8(A)に示すように、第3のトランジスタ103の第1の電極が第9の配線709に接続されてもよい。さらに、図8(B)に示すように、第4のトランジスタ104の第1の電極が第10の配線710に接続されてもよい。なお、図1の構成と共通するところは共通の符号を用いてその説明を省略する。

30

【0116】

図7(A)のフリップフロップは、配線数を削減できるため、歩留まりの向上、レイアウト面積の縮小、信頼性の向上、又は動作する条件の範囲の向上を図ることができる。さらに、図7(B)のフリップフロップは、第3のトランジスタ103に印加する電位を小さくし、逆バイアスを印加できるので第3のトランジスタ103のしきい値電圧のシフトをさらに抑制できる。さらに、図8(A)のフリップフロップは、第9の配線709に供給する電位を小さくできるため、第7のトランジスタ107のしきい値電圧のシフトをさらに抑制できる。さらに、図8(B)のフリップフロップは、第3のトランジスタ103及び第4のトランジスタ104に流れる電流が他のトランジスタの動作にしないようにできるため、動作する条件の範囲の向上を図ることができる。

40

【0117】

図7(A)に示したフリップフロップの上面図の一例を図29に示す。導電層2901は、第1のトランジスタ101の第1の電極として機能する部分を含み、配線2951を介して第4の配線704に接続される。導電層2902は、第1のトランジスタ101の第2の電極としての機能を含み、配線2952を介して第3の配線703に接続される。導電層2903は、第1のトランジスタ101のゲート電極、及び第8のトランジスタ108のゲート電極としての機能を含む。導電層2904は、第2のトランジスタ102の第

50

2の電極として機能する部分を含み、配線2952を介して第3の配線703に接続される。導電層2905は、第2のトランジスタ102の第1の電極、第4のトランジスタ104の第1の電極、及び第8のトランジスタ108の第1の電極としての機能を含み、第7の配線707と接続される。導電層2906は第2のトランジスタ102のゲート電極、及び第4のトランジスタ104のゲート電極としての機能を含み、配線2953を介して第5の配線705と接続される。導電層2907は、第3のトランジスタ103の第1の電極としての機能を含み、配線2954を介して第6の配線706と接続される。導電層2908は、第3のトランジスタ103の第2の電極、第4のトランジスタ104の第2の電極、及び第8のトランジスタ108の第2の電極としての機能を含む。導電層2909は、第3のトランジスタ103のゲート電極としての機能を含み、配線2955を介して第4の配線704と接続される。導電層2910は、第5のトランジスタ105の第1の電極としての機能を含み、配線2956を介して第6の配線706と接続される。導電層2911は、第5のトランジスタ105の第2の電極、第7のトランジスタ107の第2の電極としての機能を含み、配線2957を介して導電層2903と接続される。導電層2912は、第5のトランジスタ105のゲート電極としての機能を含み、配線2958を介して第1の配線701に接続される。導電層2913は、第6のトランジスタ106の第2の電極としての機能を含み、配線2595を介して導電層2903と接続される。導電層2914は、第6のトランジスタ106のゲート電極としての機能を含み、配線2954を介して導電層2908と接続される。導電層2915は、第7のトランジスタ107の第2の電極としての機能を含み、配線707と接続される。導電層2916は、第7のトランジスタ107のゲート電極としての機能を含み、配線2960を介して第2の配線702と接続される。

10

20

【0118】

なお、第1のトランジスタ101のゲート電極、第1の電極及び第2の電極として機能する部分は、それぞれを含む導電層と半導体層2981とが重なって形成される部分である。第2のトランジスタ102のゲート電極、第1の電極及び第2の電極として機能する部分は、それぞれを含む導電層と半導体層2982とが重なって形成される部分である。第3のトランジスタ103のゲート電極、第1の電極及び第2の電極として機能する部分は、それぞれを含む導電層と半導体層2983とが重なって形成される部分である。第4のトランジスタ104のゲート電極、第1の電極及び第2の電極として機能する部分は、それぞれを含む導電層と半導体層2984とが重なって形成される部分である。第5のトランジスタ105のゲート電極、第1の電極及び第2の電極として機能する部分は、それぞれを含む導電層と半導体層2985とが重なって形成される部分である。第6のトランジスタ106のゲート電極、第1の電極及び第2の電極として機能する部分は、それぞれを含む導電層と半導体層2986とが重なって形成される部分である。第7のトランジスタ107のゲート電極、第1の電極及び第2の電極として機能する部分は、それぞれを含む導電層と半導体層2987とが重なって形成される部分である。第8のトランジスタ108のゲート電極、第1の電極及び第2の電極として機能する部分は、それぞれを含む導電層と半導体層2988とが重なって形成される部分である。

30

【0119】

続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成及び駆動方法について説明する。

40

【0120】

本実施の形態のシフトレジスタの構成について図11を参照して説明する。図11のシフトレジスタは、 n 個のフリップフロップ（フリップフロップ1101__1～フリップフロップ1101__ n ）を有する。

【0121】

図11のシフトレジスタの接続関係について説明する。図11のシフトレジスタは、 i 段目のフリップフロップ1101__ i （フリップフロップ1101__1～1101__ n のうちいずれか一）は、図1（A）に示した第1の配線121が第7の配線1117__ $i-1$

50

に接続され、図 1 (A) に示した第 2 の配線 1 2 2 が第 7 の配線 1 1 1 7 $_ i + 1$ に接続され、図 1 (A) に示した第 3 の配線 1 2 3 が第 7 の配線 1 1 1 7 $_ i$ に接続され、図 1 (A) に示した第 4 の配線 1 2 4、第 10 の配線 1 3 0、第 11 の配線 1 3 1、第 12 の配線 1 3 2 及び第 13 の配線 1 3 3 が第 5 の配線 1 1 1 5 に接続され、図 1 (A) に示した第 5 の配線 1 2 5 及び第 7 の配線 1 2 7 が奇数段目のフリップフロップでは第 2 の配線 1 1 1 2 に接続され、偶数段目のフリップフロップでは第 3 の配線 1 1 1 3 に接続され、図 1 (A) に示した第 8 の配線 1 2 8 が奇数段目のフリップフロップでは第 3 の配線 1 1 1 3 に接続され、偶数段目のフリップフロップでは第 2 の配線 1 1 1 2 に接続され、図 1 (A) に示した第 6 の配線 1 2 6 及び第 9 の配線 1 2 9 が第 4 の配線 1 1 1 4 に接続される。ただし、1 段目のフリップフロップ 1 1 0 1 $_ 1$ の図 1 (A) に示す第 1 の配線 1 2 1 は第 1 の配線 1 1 1 1 に接続され、 n 段目のフリップフロップ 1 1 0 1 $_ n$ の図 1 (A) に示す第 2 の配線 1 2 2 は第 6 の配線 1 1 1 6 に接続される。

10

【0122】

なお、第 1 の配線 1 1 1 1、第 2 の配線 1 1 1 2、第 3 の配線 1 1 1 3、第 6 の配線 1 1 1 6 を、それぞれ第 1 の信号線、第 2 の信号線、第 3 の信号線、第 4 の信号線と呼んでもよい。さらに、第 4 の配線 1 1 1 4、第 5 の配線 1 1 1 5 を、それぞれ第 1 の電源線、第 2 の電源線と呼んでもよい。

【0123】

次に、図 11 に示したシフトレジスタの動作について、図 12 のタイミングチャート及び図 13 のタイミングチャートを参照して説明する。ここで、図 12 のタイミングチャートは、走査期間と帰線期間とに分割されている。走査期間は、第 7 の配線 1 1 1 7 $_ 1$ からの選択信号の出力が開始されて第 7 の配線 1 1 1 7 $_ n$ からの選択信号の出力が終了するまでの期間である。帰線期間は、第 7 の配線 1 1 1 7 $_ n$ からの選択信号の出力が終了して第 7 の配線 1 1 1 7 $_ 1$ からの選択信号の出力が開始されるまでの期間である。

20

【0124】

なお、第 4 の配線 1 1 1 4 には V_1 の電位が供給され、第 5 の配線 1 1 1 5 には V_2 の電位が供給される。

【0125】

なお、第 1 の配線 1 1 1 1、第 2 の配線 1 1 1 2、第 3 の配線 1 1 1 3、第 6 の配線 1 1 1 6 には、それぞれ図 12 に示す信号 1 2 1 1、信号 1 2 1 2、信号 1 2 1 3、信号 1 2 1 6 が入力される。ここで、信号 1 2 1 1、信号 1 2 1 2、信号 1 2 1 3、信号 1 2 1 6 は、H 信号の電位が V_1 (以下、H レベルともいう)、L 信号の電位が V_2 (以下、L レベルともいう) のデジタル信号である。さらに、信号 1 2 1 1、信号 1 2 1 2、信号 1 2 1 3、信号 1 2 1 6 を、それぞれスタート信号、第 1 のクロック信号、第 2 のクロック信号 (反転クロック信号)、リセット信号と呼んでもよい。

30

【0126】

ただし、第 1 の配線 1 1 1 1 ~ 第 6 の配線 1 1 1 6 にはそれぞれ様々な信号、電位及び電流が入力されてもよい。

【0127】

なお、第 7 の配線 1 1 1 7 $_ 1$ ~ 第 7 の配線 1 1 1 7 $_ n$ からは、それぞれ H 信号の電位が V_1 (以下、H レベルともいう)、L 信号の電位が V_2 (以下、L レベルともいう) のデジタル信号が出力される。ただし、図 14 に示すように、第 7 の配線 1 1 1 7 $_ 1$ ~ 第 7 の配線 1 1 1 7 $_ n$ からそれぞれバッファ 1 4 0 1 $_ 1$ ~ バッファ 1 4 0 1 $_ n$ を介して信号が出力され、シフトレジスタの出力信号と各フリップフロップの転送信号とを分割できるので、動作する条件の範囲を大きくすることができる。

40

【0128】

ここで、図 14 に示すシフトレジスタが有するバッファ 1 4 0 1 $_ 1$ ~ バッファ 1 4 0 1 $_ n$ の一例について図 15 (A) 及び図 15 (B) を参照して説明する。図 15 (A) に示すバッファ 8 0 0 0 は、配線 8 0 1 1 と配線 8 0 1 2 と間にインバータ 8 0 0 1 a、インバータ 8 0 0 1 b、インバータ 8 0 0 1 c が接続されることで、配線 8 0 1 1 に入力さ

50

れる信号の反転信号が配線 8 0 1 2 から出力される。ただし、配線 8 0 1 1 と配線 8 0 1 2 と間に接続されるインバータの数に限定はなく、例えば配線 8 0 1 1 と配線 8 0 1 2 と間に偶数個のインバータが接続される場合は、配線 8 0 1 1 に入力される信号と同じ極性の信号が配線 8 0 1 2 から出力される。さらに、図 1 5 (B) のバッファ 8 1 0 0 に示すように、直列に接続されたインバータ 8 0 0 2 a、インバータ 8 0 0 2 b 及びインバータ 8 0 0 2 c と、直列に配置されたインバータ 8 0 0 3 a、インバータ 8 0 0 3 b 及びインバータ 8 0 0 3 c とが並列に接続されてもよい。図 1 5 (B) のバッファ 8 1 0 0 は、トランジスタの特性のバラツキを平均化できるため、配線 8 0 1 2 から出力される信号の遅延及びなまりを低減できる。さらに、インバータ 8 0 0 2 a 及びインバータ 8 0 0 2 a の出力、並びにインバータ 8 0 0 2 b 及びインバータ 8 0 0 2 b の出力は、接続されてもよい。

【0 1 2 9】

なお、図 1 5 (A) において、インバータ 8 0 0 1 a が有するトランジスタの $W <$ インバータ 8 0 0 1 b が有するトランジスタの $W <$ インバータ 8 0 0 1 c が有するトランジスタの W とすることが好ましい。なぜなら、インバータ 8 0 0 1 a の W が小さいことで、フリップフロップの駆動能力（具体的には図 1 のトランジスタ 1 0 1 の W/L の値）を小さくできるので、本発明のシフトレジスタは、レイアウト面積を小さくできる。同様に、図 1 5 (B) において、インバータ 8 0 0 2 a が有するトランジスタの $W <$ インバータ 8 0 0 2 b が有するトランジスタの $W <$ インバータ 8 0 0 2 c が有するトランジスタの W とすることが好ましい。同様に、図 1 5 (B) において、インバータ 8 0 0 3 a が有するトランジスタの $W <$ インバータ 8 0 0 3 b が有するトランジスタの $W <$ インバータ 8 0 0 3 c が有するトランジスタの W とすることが好ましい。さらに、インバータ 8 0 0 2 a が有するトランジスタの $W =$ インバータ 8 0 0 3 a が有するトランジスタの W 、インバータ 8 0 0 2 b が有するトランジスタの $W =$ インバータ 8 0 0 3 b が有するトランジスタの W 、インバータ 8 0 0 2 c が有するトランジスタの $W =$ インバータ 8 0 0 3 c が有するトランジスタの W とすることが好ましい。

【0 1 3 0】

なお、図 1 5 (A) 及び図 1 5 (B) に示すインバータとしては、入力された信号を反転して出力できるものであれば特に限定されない。例えば、図 1 5 (C) に示すように、第 1 のトランジスタ 8 2 0 1 及び第 2 のトランジスタ 8 2 0 2 によってインバータを構成してもよい。さらに、第 1 の配線には信号が入力され、第 2 の配線 8 2 1 2 からは信号が出力され、第 3 の配線 8 2 1 3 には V_1 が供給され、第 4 の配線 8 2 1 4 には V_2 が供給される。図 1 5 (C) のインバータは、第 1 の配線 8 2 1 1 に H 信号を入力すると、 $V_1 - V_2$ を第 1 のトランジスタ 8 2 0 1 と第 2 のトランジスタ 8 2 0 2 で分割した電位（第 1 のトランジスタ 8 2 0 1 の $W/L <$ 第 2 のトランジスタ 8 2 0 2 の W/L ）を、第 2 の配線 8 2 1 2 から出力する。さらに、図 1 5 (C) のインバータは、第 1 の配線 8 2 1 1 に L 信号を入力すると、 $V_1 - V_{th8201}$ (V_{th8201} : 第 1 のトランジスタ 8 2 0 1 のしきい値電圧) を第 2 の配線 8 2 1 2 から出力する。さらに、第 1 のトランジスタ 8 2 0 1 は抵抗成分を有する素子であれば PN 接合ダイオードでもよいし、単に抵抗素子としてもよい。

【0 1 3 1】

さらに、図 1 5 (D) に示すように、第 1 のトランジスタ 8 3 0 1、第 2 のトランジスタ 8 3 0 2、第 3 のトランジスタ 8 3 0 3 及び第 4 のトランジスタ 8 3 0 4 によってインバータを構成してもよい。さらに、第 1 の配線 8 3 1 1 には信号が入力され、第 2 の配線 8 3 1 2 からは信号が出力され、第 3 の配線 8 3 1 3 及び第 5 の配線 8 3 1 5 には V_1 が供給され、第 4 の配線 8 3 1 4 及び第 6 の配線 8 3 1 6 には V_2 が供給される。図 1 5 (D) のインバータは、第 1 の配線 8 3 1 1 に H 信号を入力すると、 V_2 を第 2 の配線 8 3 1 2 から出力する。このとき、ノード 8 3 4 1 は電位を L レベルとするため第 1 のトランジスタ 8 3 0 1 はオフする。さらに、図 1 5 (D) のインバータは、第 1 の配線 8 3 1 1 に L 信号を入力すると、 V_1 を第 2 の配線 8 3 1 2 から出力する。このとき、ノード 8 3 4

1の電位が $V_1 - V_{th8303}$ (V_{th8303} :第3のトランジスタ8303のしきい値電圧)となると、ノード8341が浮遊状態となり、ノード8341の電位がブートストラップ動作によって $V_1 + V_{th8301}$ (V_{th8301} :第1のトランジスタ8301のしきい値電圧)よりも高くなるので、第1のトランジスタ8301はオンする。さらに、第1のトランジスタ8301はブートストラップ用トランジスタとして機能するため、第2の電極とゲート電極との間に容量素子が配置されてもよい。

【0132】

さらに、図16(A)に示すように、第1のトランジスタ8401、第2のトランジスタ8402、第3のトランジスタ8403及び第4のトランジスタ8404によってインバータを構成してもよい。図16(A)のインバータは、2入力型のインバータであり、ブートストラップ動作が可能である。さらに、第1の配線8411には信号が入力され、第2の配線8412には反転信号が入力され、第3の配線8413からは信号が出力され、第4の配線8414及び第6の配線8416には V_1 が供給され、第5の配線8415及び第7の配線8417には V_2 が供給される。図16(A)のインバータは、第1の配線8411にL信号、第2の配線8412にH信号を入力すると、 V_2 を第3の配線8413から出力する。このとき、ノード8441の電位は V_2 となるため、第1のトランジスタ8401はオフする。さらに、図16(A)のインバータは、第1の配線8411にH信号、第2の配線8412にL信号を入力すると、 V_1 を第3の配線8413から出力する。このとき、ノード8441の電位が $V_1 - V_{th8403}$ (V_{th8403} :第3のトランジスタ8403のしきい値電圧)となると、ノード8441が浮遊状態となり、ノード8441の電位がブートストラップ動作によって $V_1 + V_{th8401}$ (V_{th8401} :第1のトランジスタ8401のしきい値電圧)よりも高くなるので、第1のトランジスタ8401はオンする。さらに、第1のトランジスタ8401はブートストラップ用トランジスタとして機能するため、第2の電極とゲート電極との間に容量素子が配置されてもよい。さらに、第1の配線8411及び第2の配線8412のうち一方には、図1(A)に示す第3の配線123を接続し、他方には図1(A)に示すノード142を接続するとよい。

【0133】

さらに、図16(B)に示すように、第1のトランジスタ8501、第2のトランジスタ8502及び第3のトランジスタ8503によって、インバータを構成してもよい。図16(B)のインバータは、2入力型のインバータであり、ブートストラップ動作が可能である。さらに、第1の配線8511には信号が入力され、第2の配線8512には反転信号が入力され、第3の配線8513からは信号が出力され、第4の配線8514及び第6の配線8516には V_2 が供給され、第5の配線8515には V_2 が供給される。図16(B)のインバータは、第1の配線8511にL信号、第2の配線8512にH信号を入力すると、 V_2 を第3の配線8513から出力する。このとき、ノード8541の電位は V_2 となるため、第1のトランジスタ8501はオフする。さらに、図16(B)のインバータは、第1の配線8511にH信号、第2の配線8512にL信号を入力すると、 V_1 を第3の配線8513から出力する。このとき、ノード8541の電位が $V_1 - V_{th8503}$ (V_{th8503} :第3のトランジスタ8503のしきい値電圧)となると、ノード8541が浮遊状態となり、ノード8541の電位がブートストラップ動作によって $V_1 + V_{th8501}$ (V_{th8501} :第1のトランジスタ8501のしきい値電圧)よりも高くなるので、第1のトランジスタ8501はオンする。さらに、第1のトランジスタ8501はブートストラップ用トランジスタとして機能するため、第2の電極とゲート電極との間に容量素子が配置されてもよい。さらに、第1の配線8511及び第2の配線8512のうち一方には、図1(A)に示す第3の配線123を接続し、他方には図1(A)に示すノード142を接続するとよい。

【0134】

さらに、図16(C)に示すように、第1のトランジスタ8601、第2のトランジスタ8602、第3のトランジスタ8603及び第4のトランジスタ8604によってインバ

ータを構成してもよい。図16(C)のインバータは、2入力型のインバータであり、ブートストラップ動作が可能である。さらに、第1の配線8611には信号が入力され、第2の配線8612には反転信号が入力され、第3の配線8613からは信号が出力され、第4の配線8614にはV1が供給され、第5の配線8615及び第6の配線8616にはV2が供給される。図16(A)のインバータは、第1の配線8611にL信号、第2の配線8612にH信号を入力すると、V2を第3の配線8613から出力する。このとき、ノード8641の電位はV2となるため、第1のトランジスタ8601はオフする。さらに、図16(C)のインバータは、第1の配線8611にH信号、第2の配線8612にL信号を入力すると、V1を第3の配線8613から出力する。このとき、ノード8641の電位がV1-Vth8603(Vth8603:第3のトランジスタ8603のしきい値電圧)となると、ノード8641が浮遊状態となり、ノード8641の電位がブートストラップ動作によってV1+Vth8601(Vth8601:第1のトランジスタ8601のしきい値電圧)よりも高くなるので、第1のトランジスタ8601はオンする。さらに、第1のトランジスタ8601はブートストラップ用トランジスタとして機能するため、第2の電極とゲート電極との間に容量素子が配置されてもよい。さらに、第1の配線8611及び第2の配線8612のうち一方には、図1(A)に示す第3の配線123を接続し、他方には図1(A)に示すノード142を接続するとよい。

【0135】

なお、フリップフロップ1101__iのスタート信号として第7の配線1117__i-1から出力される信号を用い、リセット信号として第7の配線1117__i+1から出力される信号を用いる。ここで、フリップフロップ1101__1のスタート信号は第1の配線1111から入力され、フリップフロップ1101__nのリセット信号は第6の配線1116から入力される。ただし、フリップフロップ1101__nのリセット信号として、第7の配線1117__1から出力される信号を用いてもよいし、第7の配線1117__2から出力される信号を用いてもよい。あるいは、ダミーのフリップフロップを新たに配置して、ダミーのフリップフロップの出力信号を用いてもよい。こうすることで、配線数及び信号数を減らすことができる。

【0136】

図13に示すように、例えば、フリップフロップ1101__iが選択期間となると、第7の配線1117__iからH信号(選択信号)が出力される。このとき、フリップフロップ1101__i+1はセット期間となる。その後、フリップフロップ1101__iがリセット期間となって、第7の配線1117__iからL信号が出力される。このとき、フリップフロップ1101__i+1は選択期間となる。その後、フリップフロップ1101__iが第1の非選択期間となって、第7の配線1117__iが浮遊となり電位をV2に維持する。このとき、フリップフロップ1101__i+1はリセット期間となる。その後、フリップフロップ1101__iが第2の非選択期間となって、第7の配線1117__iからL信号が出力される。このとき、フリップフロップ1101__i+1は第1の非選択期間期間となる。

【0137】

こうして、図11のシフトレジスタは、選択信号を第7の配線1117__1から順に第7の配線1117__nまで出力できる。つまり、図11のシフトレジスタは、第7の配線1117__1~第7の配線717__nを走査できる。

【0138】

さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、トランジスタのしきい値電圧のシフトを抑制できるので、長寿命化を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、信頼性の向上を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、誤動作の抑制を図ることができる。

【0139】

さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、高速に動作でき

るので、より高精細な表示装置、又はより大型の表示装置に適用できる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、工程の簡略化を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、製造コストの削減を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、歩留まりの向上を図ることができる。

【0140】

続いて、上述した本実施の形態のシフトレジスタを有する表示装置の構造及び駆動方法について説明する。ただし、本実施の形態の表示装置は、少なくとも本実施の形態のフリップフロップを有していればよい。

【0141】

本実施の形態の表示装置の構成について図17を参照して説明する。図17の表示装置は、信号線駆動回路1701、走査線駆動回路1702及び画素部1704を有し、画素部1704には、信号線駆動回路1701から列方向に伸張して配置された複数の信号線S1～Sm、走査線駆動回路1702から行方向に伸張して配置された複数の走査線G1～Gn及び信号線S1～Sm並びに走査線G1～Gnに対応してマトリクス状に配置された複数の画素1703を有する。そして、各画素1703は、信号線S_j（信号線S1～Smのうちいずれか一）、走査線G_i（走査線G1～Gnのうちいずれか一）と接続される。さらに、走査線駆動回路1702を駆動回路と呼んでもよい。

【0142】

なお、走査線駆動回路1702として、本実施の形態のシフトレジスタを適用することができる。もちろん、信号線駆動回路1701にも本実施の形態のシフトレジスタを用いてもよい。

【0143】

なお、走査線G1～Gnは、図11及び図14に示した第7の配線1117₁～第7の配線1117_nに接続される。

【0144】

なお、信号線及び走査線は、単に配線と呼んでもよい。さらに、信号線駆動回路1701及び走査線駆動回路1702は、それぞれを駆動回路と呼んでもよい。

【0145】

なお、画素1703は、少なくとも1つのスイッチング素子、1つの容量素子及び画素電極を有している。ただし、画素1703は、複数のスイッチング素子又は複数の容量素子を有していてもよい。さらに、容量素子は必ずしも必要ではない。さらに、画素1703は、さらに飽和領域で動作するトランジスタを有していてもよい。さらに、画素1703は、液晶素子又はEL素子などの表示素子を有していてもよい。ここで、スイッチング素子として、トランジスタ及びPN接合ダイオードを用いることができる。ただし、スイッチング素子としてトランジスタを用いる場合は、トランジスタが線形領域で動作することが望ましい。さらに、走査線駆動回路1702がNチャネル型のトランジスタのみで構成される場合は、スイッチング素子としてNチャネル型トランジスタを用いることが望ましい。さらに、走査線駆動回路1702がPチャネル型のトランジスタのみで構成される場合は、スイッチング素子としてPチャネル型トランジスタを用いることが望ましい。

【0146】

なお、走査線駆動回路1702及び画素部1704は絶縁基板1705上に形成され、信号線駆動回路1701は絶縁基板1705上に形成されない。信号線駆動回路1701は、単結晶基板上、SOI基板上又は絶縁基板1705とは別の絶縁基板上に形成されている。そして、信号線駆動回路1701は、FPCなどのプリント基板を介して、信号線S1～Smと接続される。ただし、信号線駆動回路1701は絶縁基板1705上に形成されていてもよいし、信号線駆動回路1701の一部の機能を構成する回路が絶縁基板1705上に形成されてもよい。

なお、配線、電極、導電層、導電膜、端子などは、アルミニウム（Al）、タンタル（Ta）、チタン（Ti）、モリブデン（Mo）、タングステン（W）、ネオジウム（Nd）

10

20

30

40

50

、クロム（Cr）、ニッケル（Ni）、白金（Pt）、金（Au）、銀（Ag）、銅（Cu）、マグネシウム（Mg）、スカンジウム（Sc）、コバルト（Co）、亜鉛（Zn）、ニオブ（Nb）、シリコン（Si）、リン（P）、ボロン（B）、ヒ素（As）、ガリウム（Ga）、インジウム（In）、錫（Sn）、酸素（O）で構成された群から選ばれた一つもしくは複数の元素、または、前記群から選ばれた一つもしくは複数の元素を成分とする化合物、合金材料（例えば、インジウム錫酸化物（ITO）、インジウム亜鉛酸化物（IZO）、酸化珪素を含むインジウム錫酸化物（ITSO）、酸化亜鉛（ZnO）、酸化錫（SnO）、酸化錫カドミウム（CTO）、アルミネオジウム（Al—Nd）、マグネシウム銀（Mg—Ag）、モリブデンニオブ（Mo—Nb）など）で形成されることが望ましい。または、配線、電極、導電層、導電膜、端子などは、これらの化合物を組み合わせた物質などを有して形成されることが望ましい。もしくは、前記群から選ばれた一つもしくは複数の元素とシリコンの化合物（シリサイド）（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイドなど）、前記群から選ばれた一つもしくは複数の元素と窒素の化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン等）を有して形成されることが望ましい。

10

【0147】

なお、シリコン（Si）には、n型不純物（リンなど）またはp型不純物（ボロンなど）を含んでいてもよい。シリコンが不純物を含むことにより、導電率が向上し、通常の導体と同様な振る舞いをするのが可能となる。従って、配線、電極などとして利用しやすくなる。

20

【0148】

なお、シリコンは、単結晶、多結晶（ポリシリコン）、非晶質（アモルファスシリコン）、微結晶（マイクロクリスタルシリコン）など、様々な結晶性を有するシリコンを用いることが出来る。単結晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、導電膜、端子などの抵抗を小さくすることが出来る。非晶質シリコンまたは微結晶シリコンを用いることにより、簡単な工程で配線などを形成することが出来る。

【0149】

なお、アルミニウムまたは銀は、導電率が高いため、信号遅延を低減することができる。さらに、エッチングしやすいので、パターニングしやすく、微細加工を行うことが出来る。

30

【0150】

なお、銅は、導電率が高いため、信号遅延を低減することが出来る。銅を用いる場合は、密着性を向上させるため、積層構造にすることが望ましい。

【0151】

なお、モリブデンまたはチタンは、酸化物半導体（ITO、IZOなど）またはシリコンと接触しても、不良を起こさない、エッチングしやすい、耐熱性が高いなどの利点を有するため、望ましい。

【0152】

なお、タングステンは、耐熱性が高いなどの利点を有するため、望ましい。

【0153】

なお、ネオジウムは、耐熱性が高いなどの利点を有するため、望ましい。特に、ネオジウムとアルミニウムとの合金にすると、耐熱性が向上し、アルミニウムがヒロックをおこしにくくなる。

40

【0154】

なお、シリコンは、トランジスタが有する半導体層と同時に形成できる、耐熱性が高いなどの利点を有するため、望ましい。

【0155】

なお、ITO、IZO、ITSO、酸化亜鉛（ZnO）、シリコン（Si）、酸化錫（SnO）、酸化錫カドミウム（CTO）は、透光性を有しているため、光を透過させる部分に用いることができる。たとえば、画素電極や共通電極として用いることができる。

50

【0156】

なお、IZOは、エッチングしやすく、加工しやすいため、望ましい。IZOは、エッチングしたときに、残渣が残ってしまう、ということも起こりにくい。したがって、画素電極としてIZOを用いると、液晶素子や発光素子に不具合（ショート、配向乱れなど）をもたらすことを低減出来る。

【0157】

なお、配線、電極、導電層、導電膜、端子などは、単層構造でもよいし、多層構造になっていてもよい。単層構造にすることにより、配線、電極、導電層、導電膜、端子などの製造工程を簡略化することができ、工程日数を少なくでき、コストを低減することが出来る。あるいは、多層構造にすることにより、それぞれの材料のメリットを生かしつつ、デメリットを低減させ、性能の良い配線、電極などを形成することが出来る。たとえば、低抵抗材料（アルミニウムなど）を多層構造の中に含むことにより、配線の低抵抗化を図ることができる。また、低耐熱性の材料を、高耐熱性の材料で挟む積層構造にすることにより、低耐熱性の材料の持つメリットを生かしつつ、配線、電極などの耐熱性を高くすることが出来る。例えば、アルミニウムを含む層を、モリブデン、チタン、ネオジウムなどを含む層で挟む積層構造にすると望ましい。

【0158】

また、配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例えば、一方の配線、電極などが他方の配線、電極など材料の中に入っている、性質を変えてしまい、本来の目的を果たせなくなったり、高抵抗な部分の形成を行ったり、製造するときに、問題が生じて、正常に製造できなくなったりすることがある。そのような場合、積層構造により反応しやすい材料を、反応しにくい材料で挟んだり、覆ったりするとよい。例えば、ITOとアルミニウムとを接続させる場合は、ITOとアルミニウムとの間に、チタン、モリブデン、ネオジウム合金を挟むことが望ましい。また、シリコンとアルミニウムとを接続させる場合は、ITOとアルミニウムとの間に、チタン、モリブデン、ネオジウム合金を挟むことが望ましい。

【0159】

なお、配線とは、導電体が配置されているものを言う。線状に伸びていてもよいし、伸びずに短く配置されていてもよい。したがって、電極は、配線に含まれている。

【0160】

なお、上記説明した配線や電極は、他の表示装置、シフトレジスタ及び画素にも適用することができる。

【0161】

なお、信号線駆動回路1701は、信号線S1～Smにビデオ信号として電圧又は電流を入力する。ただし、ビデオ信号はデジタル信号でもよいし、アナログ信号でもよい。さらに、ビデオ信号は、1フレームごとに正極・負極が反転してもよいし（フレーム反転駆動）、1行毎に正極・負極が反転してもよいし（ゲートライン反転駆動）、1列毎に正極・負極が反転してもよいし（ソースライン反転駆動）、1行及び1列毎に正極・負極が反転してもよい（ドットライン反転駆動）。さらに、ビデオ信号は、信号線S1～Smに点順次駆動で入力されてもよいし、線順次駆動で入力されてもよい。さらに、信号線駆動回路1701は、ビデオ信号だけでなくプリチャージ電圧などの一定電圧を信号線S1～Smに入力してもよい。プリチャージ電圧などの一定電圧は、1ゲート選択期間毎、1フレーム毎に入力することが望ましい。

【0162】

なお、走査線駆動回路1702は、走査線G1～Gnに信号を入力し、走査線G1～Gnを1行目から順に選択（以下、走査するともいう）する。そして、走査線駆動回路1702は、選択された走査線に接続される複数の画素1703を選択する。ここで、1つの走査線が選択されている期間を1ゲート選択期間と呼び、当該走査線が選択されていない期間を非選択期間と呼ぶ。さらに、走査線駆動回路1702が走査線に出力する信号を走査信号と呼ぶ。さらに、走査信号の最大値はビデオ信号の最大値又は信号線の最大電圧より

も大きく、走査信号の最小値はビデオ信号の最小値又は信号線の最小電圧よりも小さいことを特徴とする。

【0163】

なお、画素1703が選択されている場合には、信号線駆動回路1701から信号線を介して画素1703にビデオ信号が入力される。さらに、画素1703が選択されない場合には、画素1703は選択期間に入力されたビデオ信号（ビデオ信号に対応した電位）を保持している。

【0164】

なお、図示はしないが、信号線駆動回路1701及び走査線駆動回路1702には、複数の電位及び複数の信号が供給されている。

10

【0165】

次に、図17に示した表示装置の動作について、図18のタイミングチャートを参照して説明する。さらに、図18において、1画面分の画像を表示する期間に相当する1フレーム期間を示す。ただし、1フレーム期間は特に限定はしないが、画像を見る人がちらつき（フリッカー）を感じないように少なくとも1/60秒以下とすることが好ましい。

【0166】

なお、図18のタイミングチャートでは、1行目の走査線G1、i行目の走査線Gi、i+1行目の走査線Gi+1及びn行目の走査線Gnがそれぞれ選択されるタイミングを示している。

【0167】

図18において、例えばi行目の走査線Giが選択され、走査線Giに接続される複数の画素1703が選択される。そして、走査線Giに接続される複数の画素1703は、それぞれビデオ信号を入力し、ビデオ信号に応じた電位を保持する。その後、i行目の走査線Giが非選択になって、i+1行目の走査線Gi+1が選択され、走査線Gi+1に接続される複数の画素1703が選択される。そして、走査線Gi+1に接続される複数の画素1703は、それぞれビデオ信号を入力し、ビデオ信号に応じた電位を保持する。このように、1フレーム期間において、走査線G1から走査線Gnまで順に選択され、各々の走査線に接続される画素1703も順に選択される。そして、各々の走査線に接続される複数の画素1703は、それぞれビデオ信号を入力し、ビデオ信号に応じた電位を保持する。

20

30

【0168】

さらに、本実施の形態のシフトレジスタを走査線駆動回路1702として用いた表示装置は、高速動作が可能となるので、より高精細、又はより大型化を図ることができる。さらに、本実施の形態の表示装置は、工程の簡略化を図ることができる。さらに、本実施の形態の表示装置は、製造コストの削減を図ることができる。さらに、本実施の形態の表示装置は、歩留まりの向上を図ることができる。

【0169】

さらに、図17の表示装置は、高速動作が必要な信号線駆動回路1701と、走査線駆動回路1702及び画素部1703とを別々の基板上に形成するため、走査線駆動回路1702が有するトランジスタの半導体層及び画素1703が有するトランジスタの半導体層として、アモルファスシリコンを用いることができる。したがって、図17の表示装置は、製造工程の簡略化を図ることができる。さらに、図17の表示装置は、製造コストの削減を図ることができる。さらに、図17の表示装置は、歩留まりの向上を図ることができる。さらに、図17の表示装置は、大型化を図ることができる。あるいは、図17の表示装置は、トランジスタの半導体層として、ポリシリコンや多結晶シリコンを用いても製造工程の簡略化を図ることができる。

40

【0170】

なお、信号線駆動回路1701と、走査線駆動回路1702及び画素1703とを同一基板上に形成する場合は、走査線駆動回路1702が有するトランジスタの半導体層及び画素1703が有するトランジスタの半導体層としてポリシリコン又は多結晶シリコンを用

50

いるとよい。

【0171】

なお、図17のように、画素を選択し、画素に独立してビデオ信号を書き込むことができれば、各駆動回路の数や配置などは図17に限定されない。

【0172】

例えば、図19に示すように、走査線G1～走査線Gnが第1の走査線駆動回路1902a及び第2の走査線駆動回路1902bによって走査されてもよい。第1の走査線駆動回路1902a及び第2の駆動回路1902bは、図17に示した走査線駆動回路1702と同様の構成であり、同じタイミングで走査線G1～走査線Gnを走査する。さらに、第1の走査線駆動回路1902a及び第2の駆動回路1902bを、それぞれ第1の駆動回路、第2の駆動回路と呼んでもよい。

10

【0173】

図19の表示装置は、第1の走査線駆動回路1902a及び第2の走査線駆動回路1902bのうち一方に不良が生じて、走査線駆動回路1902a及び第2の走査線駆動回路1902bのうち他方が走査線G1～走査線Gnを走査できるため、冗長性を持つことができる。さらに、図19の表示装置は、第1の走査線駆動回路1902aの負荷（走査線の配線抵抗及び走査線の寄生容量）及び第2の走査線駆動回路1902bの負荷を図17に比べ半分程度にできるため、走査線G1～走査線Gnに入力される信号（第1の走査線駆動回路1902a及び第2の駆動回路1902bの出力信号）の遅延及びなまりを低減できる。さらに、図19の表示装置は、第1の走査線駆動回路1902aの負荷及び第2の走査線駆動回路1902bの負荷が低減されるので、走査線G1～走査線Gnを高速に走査することができる。さらに、走査線G1～走査線Gnを高速に走査することができるので、パネルの大型化又はパネルの高精細化を可能にできる。なお、図17の構成と共通するところは共通の符号を用いてその説明を省略する。

20

【0174】

別の例として、図20は、画素にビデオ信号を高速に書き込むことができる表示装置である。図20の表示装置は、奇数行目の画素1703には奇数列目の信号線からビデオ信号を入力し、偶数行目の画素1703には偶数列目の信号線からビデオ信号を入力する。さらに、図20の表示装置は、走査線G1～走査線Gnのうち奇数段目の走査線が第1の走査線駆動回路2002aによって走査され、走査線G1～走査線Gnのうち偶数段目の走査線が第2の走査線駆動回路2002bによって走査される。さらに、第1の走査線駆動回路2002bに入力されるスタート信号は、第1の走査線駆動回路2002a入力されるスタート信号よりもクロック信号の1/4周期分遅延して入力される。

30

【0175】

なお、図20の表示装置は、1フレーム期間において各信号線に1列毎に正極のビデオ信号と負極のビデオ信号とを入力するだけで、ドット反転駆動をすることができる。さらに、図20の表示装置は、1フレーム期間毎に、各信号線に入力するビデオ信号の極性を反転することでフレーム反転駆動をすることができる。

【0176】

図20の表示装置の動作について、図21のタイミングチャートを参照して説明する。図21のタイミングチャートでは、1行目の走査線G1、i-1行目の走査線Gi-1、i行目の走査線Gi、i+1行目の走査線Gi+1及びn行目の走査線Gnがそれぞれ選択されるタイミングを示している。さらに、図21のタイミングチャートでは、1つの選択期間を選択期間aと選択期間bとに分割している。さらに、図21のタイミングチャートでは、図20の表示装置がドット反転駆動及びフレーム反転駆動を行う場合について説明する。

40

【0177】

図21において、例えばi行目の走査線Giの選択期間aは、i-1行目の走査線Gi-1の選択期間bと重なっており、i行目の走査線Giの選択期間Tbは、i+1行目の走査線Gi+1の選択期間aと重なっている。したがって、選択期間aにおいて、i-1行

50

・ $j + 1$ 列目の画素 1703 に入力されるビデオ信号と同様なものが、 i 行 j 列目の画素 1703 に入力される。さらに、選択期間 b において、 i 行 j 列目の画素 1703 に入力されるビデオ信号と同様なものが、 $i + 1$ 行・ $j + 1$ 列目の画素 1703 に入力される。なお、選択期間 b において画素 1703 に入力されるビデオ信号が本来のビデオ信号であり、選択期間 a において画素 1703 に入力されるビデオ信号が画素 1703 のプリチャージ用のビデオ信号である。したがって、画素 1703 それぞれは、選択期間 a において $i - 1$ 行・ $j + 1$ 列目の画素 1703 に入力されるビデオ信号によってプリチャージしたあとに、選択期間 b において本来 (i 行・ j 列目) のビデオ信号を入力する。

【0178】

以上のことから、図 20 の表示装置は、画素 1703 に高速にビデオ信号を書き込むことができるため、大型化、又は高精細化を容易に実現することができる。さらに、図 20 の表示装置は、1 フレーム期間において信号線各々は同じ極性のビデオ信号が入力されるため、各信号線の充放電が少なく、低消費電力化を実現できる。さらに、図 20 の表示装置は、ビデオ信号を入力するための IC の負荷が大幅に低減されるため、IC の発熱及び IC の消費電力などを低減することができる。さらに、図 20 の表示装置は、第 1 の走査線駆動回路 2002a 及び第 2 の走査線駆動回路 2002b の駆動周波数を約半分にできるため、省電力化を図ることができる。

【0179】

なお、本実施の形態の表示装置は、画素 1703 の構成及び駆動方法によって、様々な駆動方法を行うことができる。例えば、1 フレーム期間において、走査線駆動回路は、走査線を複数回走査してもよい。

【0180】

なお、図 17、図 19 及び図 20 の表示装置は、画素 1703 の構成によって別の配線などを追加してもよい。例えば、一定の電位に保たれている電源線、容量線及び新たな走査線などを追加してもよい。ただし、新たに走査線を追加する場合には、本実施の形態のシフトレジスタを適用した走査線駆動回路を新たに追加してもよい。別の例として、ダミーの走査線、信号線、電源線又は容量線が画素部に配置されていてもよい。

【0181】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0182】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0183】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

【0184】

（実施の形態 2）

本実施の形態では、実施の形態 1 とは別のフリップフロップ、当該フリップフロップを有する駆動回路、及び当該駆動回路を有する表示装置の構成並びに駆動方法について説明する。なお、実施の形態 1 と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

10

20

30

40

50

【0185】

本実施の形態のフリップフロップの構成は、実施の形態1と同様のフリップフロップの構成を用いることができる。ただ、フリップフロップを駆動するタイミングが実施の形態1とは異なる。よって、本実施の形態では、フリップフロップの構成の説明を省略する。

【0186】

なお、本実施の形態の駆動タイミングを図1(A)に適用した場合について説明するが、本実施の形態の駆動タイミングを図1(B)、図1(C)、図5(A)、図5(B)、図5(C)、図7(A)、図7(B)、図8(A)、図8(B)、図9(A)、図9(B)、図10(A)及び図10(B)のフリップフロップと自由に組み合わせて実施することもできる。さらに、本実施の形態の駆動タイミングは、実施の形態1に記載の駆動タイミングと自由に組み合わせて実施することもできる。

10

【0187】

本実施の形態のフリップフロップの動作について、図1(A)のフリップフロップ及び図22のタイミングチャートを参照して説明する。さらに、図22のタイミングチャートをセット期間、選択期間、リセット期間、第1の非選択期間、第2の非選択期間に分割して説明する。ただし、セット期間は、第1のセット期間及び第2のセット期間に分割され、選択期間は第1の選択期間及び第2の選択期間に分割される。

【0188】

なお、第1の配線121、第5の配線125、第8の配線128、第7の配線127及び第2の配線122には、それぞれ図22に示す信号2221、信号2225、信号2228、信号2227、信号2222が入力される。そして、第3の配線123からは、図22に示す信号2223が出力される。ここで、信号2221、信号2225、信号2228、信号2227、信号2222及び信号2223は、H信号の電位がV1（以下、Hレベルともいう）、L信号の電位がV2（以下、Lレベルともいう）のデジタル信号である。さらに、信号2221、信号2225、信号2228、信号2227、信号2222及び信号2223を、それぞれスタート信号、パワークロック信号(PCK)、第1の制御クロック信号(CCK1)、第2の制御クロック信号(CCK2)、リセット信号、出力信号と呼んでもよい。

20

【0189】

なお、本実施の形態のフリップフロップは、基本的には実施の形態1で説明したフリップフロップと同様の動作を行う。ただし、本実施の形態のフリップフロップは、第1の配線121にH信号が入力されるタイミングがクロック信号の1/4周期分遅延しているところが、実施の形態1のフリップフロップと異なる。

30

【0190】

なお、本実施の形態のフリップフロップは、図22に示す第1のセット期間(A1)、第2のセット期間(A2)、リセット期間(C)、第1の非選択期間(D)、第2の非選択期間では、それぞれ図2に示した第2の非選択期間(E)、セット期間(A)、リセット期間(C)、第1の非選択期間(D)、第2の非選択期間と同様の動作を行うので説明を省略する。

【0191】

本実施の形態のフリップフロップは、図22(B1)に示す第1の選択期間において、第1の配線121にH信号が入力されたまま、ブートストラップ動作によってノード141の電位が $V_1 + V_{th101} + \alpha$ となって、H信号が第3の配線123から出力される。そして、本実施の形態のフリップフロップは、図22(B2)に示す第2の選択期間において、第1の配線121に入力される信号がLレベルとなるが、ノード141は電位を $V_1 + V_{th101} + \alpha$ に維持し、H信号が第3の配線123から出力されたままである。

40

【0192】

なお、図23に示すように、本実施の形態のフリップフロップは、第2の配線122にH信号を入力するタイミングがクロック信号の1/4周期分遅延させることで、出力信号の立ち下がり時間を大幅に短くすることができる。つまり、図22を適用した本実施の形態

50

のフリップフロップは、図 2 2 (C 1) に示す第 1 のリセット期間において、第 5 の配線 1 2 5 に L 信号が入力され、ノード 1 4 1 の電位がおおむね $V_1 + V_{th101}$ まで下がる。したがって、第 1 のトランジスタ 1 0 1 はオンのままであり、L 信号が第 3 の配線 1 2 3 から出力される。第 3 の 1 2 3 には W/L の値が大きい第 1 のトランジスタ 1 0 1 を介して L 信号が入力されるため、第 3 の配線 1 2 3 の電位が H レベルから L レベルになるまでの時間を大幅に短くできる。その後、図 2 2 を適用した本実施の形態のフリップフロップは、図 2 2 (C 2) に示す第 2 のリセット期間において、第 7 のトランジスタ 1 0 7 がオンして、ノード 1 4 1 の電位が V_2 となる。このときのノード 1 4 2 の電位は $V_1 - V_{th103}$ となって第 3 のトランジスタ 1 0 3 がオンするため、L 信号が第 3 の配線 1 0 3 から出力される。

10

【0193】

なお、本実施の形態のフリップフロップは、実施の形態 1 に示したフリップフロップと同様に、トランジスタのしきい値電圧のシフトを抑制できるので、長寿命化を図ることができる。さらに、本実施の形態のフリップフロップは、ノイズに強いため、信頼性の向上、又は誤動作の抑制を図ることができる。

【0194】

さらに、本実施の形態のフリップフロップは、高速に動作できるので、より高精細な表示装置、又はより大型の表示装置に適用できる。さらに、本実施の形態のフリップフロップは、工程の簡略化を図ることができる。さらに、本実施の形態のフリップフロップは、製造コストの削減を図ることができる。さらに、本実施の形態のフリップフロップは、歩留まりの向上を図ることができる。

20

【0195】

続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成及び駆動方法について説明する。

【0196】

本実施の形態のシフトレジスタの構成について図 2 4 を参照して説明する。図 2 4 のシフトレジスタは、 n 個のフリップフロップ（フリップフロップ 2 4 0 1 __ 1 ~ フリップフロップ 2 4 0 1 __ n ）を有する。

【0197】

図 2 4 のシフトレジスタの接続関係について説明する。図 2 4 のシフトレジスタは、 i 段目のフリップフロップ 2 4 0 1 __ i （フリップフロップ 2 4 0 1 __ 1 ~ 2 4 0 1 __ n のうちいずれか）は、図 1 (A) に示した第 1 の配線 1 2 1 が第 1 0 の配線 2 4 2 0 __ $i - 1$ に接続され、図 1 (A) に示した第 2 の配線 1 2 2 が第 1 0 の配線 2 4 2 0 __ $i + 2$ に接続され、図 1 (A) に示した第 3 の配線 1 2 3 が第 1 0 の配線 2 4 2 0 __ i に接続され、図 1 (A) に示した第 4 の配線 1 2 4、第 1 0 の配線 1 3 0、第 1 1 の配線 1 3 1、第 1 2 の配線 1 3 2 及び第 1 3 の配線 1 3 3 が第 7 の配線 2 4 1 7 に接続され、図 1 (A) に示した第 5 の配線 1 2 5 及び第 7 の配線 1 2 7 が $4N - 3$ (N は 1 以上の自然数) 段目のフリップフロップでは第 2 の配線 2 4 1 2 に接続され、 $4N - 2$ 段目のフリップフロップでは第 3 の配線 2 4 1 3 に接続され、 $4N - 1$ 段目のフリップフロップでは第 4 の配線 2 4 1 4 に接続され、 $4N$ 段目のフリップフロップでは第 5 の配線 2 4 1 5 に接続され、図 1 (A) に示した第 8 の配線 1 2 8 が $4N - 3$ 段目のフリップフロップでは第 4 の配線 2 4 1 4 に接続され、 $4N - 2$ 段目のフリップフロップでは第 5 の配線 2 4 1 5 に接続され、 $4N - 1$ 段目のフリップフロップでは第 2 の配線 2 4 1 2 に接続され、 $4N$ 段目のフリップフロップでは第 3 の配線 2 4 1 3 に接続され、図 1 (A) に示す第 6 の配線 1 2 6 及び第 9 の配線 1 2 9 が第 6 の配線 2 4 1 6 に接続される。ただし、1 段目のフリップフロップ 2 4 0 1 __ 1 の図 1 (A) に示す第 1 の配線 1 2 1 が第 1 の配線 2 4 1 1 に接続され、 $n - 1$ 段目のフリップフロップ 2 4 0 1 __ $n - 1$ の図 1 (A) に示す第 2 の配線 1 2 2 が第 9 の配線 2 4 1 9 に接続され、 n 段目のフリップフロップ 2 4 0 1 __ n の図 1 (A) に示す第 2 の配線 1 2 2 が第 8 の配線 2 4 1 8 に接続される。

30

40

【0198】

50

ただし、本実施の形態のフリップフロップに図 2 3 のタイミングチャートを適用した場合は、 i 段目のフリップフロップ 2 4 0 1 __ i の図 1 (A) に示す第 2 の配線 1 2 2 は、第 1 0 の配線 2 4 2 0 __ $i + 3$ と接続される。したがって、 $n - 3$ 段目のフリップフロップ 1 8 0 1 __ $n - 3$ の図 1 (A) に示す第 2 の配線 1 2 2 には、新たに追加した配線と接続される。

【0199】

なお、第 1 の配線 2 4 1 1、第 2 の配線 2 4 1 2、第 3 の配線 2 4 1 3、第 4 の配線 1 9 1 4、第 5 の配線 2 4 1 5、第 8 の配線 2 4 2 4、第 9 の配線 2 4 1 9 を、それぞれ第 1 の信号線、第 2 の信号線、第 3 の信号線、第 4 の信号線、第 5 の信号線、第 6 の信号線、第 7 の配線と呼んでもよい。さらに、第 6 の配線 2 4 1 6、第 7 の配線 2 4 1 7 を、それぞれ第 1 の電源線、第 2 の電源線と呼んでもよい。

10

【0200】

次に、図 1 8 に示したシフトレジスタの動作について、図 2 5 のタイミングチャート及び図 2 6 のタイミングチャートを参照して説明する。ここで、図 2 5 のタイミングチャートは、走査期間と帰線期間とに分割されている。

【0201】

なお、第 4 の配線 2 4 1 6 には V_1 の電位が供給され、第 5 の配線 2 4 1 7 には V_2 の電位が供給される。

【0202】

なお、第 1 の配線 2 4 1 1、第 2 の配線 2 4 1 2、第 3 の配線 2 4 1 3、第 4 の配線 2 5 1 4、第 5 の配線 2 4 1 5、第 8 の配線 2 4 1 8、第 9 の配線 2 4 1 9 には、それぞれ図 2 5 に示す信号 2 5 1 1、信号 2 5 1 2、信号 2 5 1 3、信号 2 5 1 4、信号 2 5 1 5、信号 2 5 1 8、信号 2 5 1 9 が入力される。ここで、信号 2 5 1 1、信号 2 5 1 2、信号 2 5 1 3、信号 2 5 1 4、信号 2 5 1 5、信号 2 5 1 8、信号 2 5 1 9 は、H 信号の電位が V_1 (以下、H レベルともいう)、L 信号の電位が V_2 (以下、L レベルともいう) のデジタル信号である。さらに、信号 2 5 1 1、信号 2 5 1 2、信号 2 5 1 3、信号 2 5 1 4、信号 2 5 1 5、信号 2 5 1 8、信号 2 5 1 9 を、それぞれスタート信号、第 1 のクロック信号、第 2 のクロック信号、第 3 のクロック信号、第 4 のクロック信号、第 1 のリセット信号、第 2 のリセット信号と呼んでもよい。

20

【0203】

ただし、第 1 の配線 2 4 1 1 ~ 第 9 の配線 2 4 1 9 にはそれぞれ様々な信号、電位及び電流が入力されてもよい。

30

【0204】

なお、第 1 0 の配線 2 4 2 0 __ 1 ~ 第 1 0 の配線 2 4 2 0 __ n からは、それぞれ H 信号の電位が V_1 (以下、H レベルともいう)、L 信号の電位が V_2 (以下、L レベルともいう) のデジタル信号が出力される。さらに、実施の形態 1 と同様に、第 1 0 の配線 2 4 2 0 __ 1 ~ 第 1 0 の配線 2 4 2 0 __ n にそれぞれバッファ接続することで、動作する条件の範囲を大きくすることができる。

【0205】

なお、フリップフロップ 2 4 0 1 __ i のスタート信号として第 1 0 の配線 2 4 2 0 __ $i - 1$ から出力される信号を用い、リセット信号として第 1 0 の配線 2 4 2 0 __ $i + 2$ から出力される信号を用いる。ここで、フリップフロップ 2 4 0 1 __ 1 のスタート信号は第 1 の配線 2 4 1 1 から入力され、フリップフロップ 2 4 0 1 __ $n - 1$ の第 2 のリセット信号は第 9 の配線 2 4 1 9 から入力され、フリップフロップ 2 4 0 1 __ n の第 1 のリセット信号は第 8 の配線 2 4 1 8 から入力される。ただし、フリップフロップ 2 4 0 1 __ $n - 1$ の第 2 のリセット信号として、第 1 0 の配線 2 4 2 0 __ 1 から出力される信号を用い、フリップフロップ 2 4 0 1 __ n の第 1 のリセット信号として、第 1 0 の配線 2 4 2 0 __ 2 から出力される信号を用いてもよい。あるいは、フリップフロップ 2 4 0 1 __ $n - 1$ の第 2 のリセット信号として、第 1 0 の配線 2 4 2 0 __ 2 から出力される信号を用い、フリップフロップ 2 4 0 1 __ n の第 1 のリセット信号として、第 1 0 の配線 2 4 2 0 __ 3 から出力され

40

50

る信号を用いてもよい。あるいは、第1のダミーのフリップフロップ及び第2のダミーのフリップフロップを新たに配置して、第1のダミーのフリップフロップの出力信号及び第2のダミーのフリップフロップの出力信号を、それぞれ第1のリセット信号、第2のリセット信号として用いてもよい。こうすることで、配線数及び信号数を減らすことができる。

【0206】

図26に示すように、例えば、フリップフロップ2401__iが第1の選択期間となると、第10の配線2420__iからH信号（選択信号）が出力される。このとき、フリップフロップ2401__i+1は第2のセット期間となる。その後、フリップフロップ2401__iが第2の選択期間となると、配線10の配線2420__iからH信号が出力されたままである。このとき、フリップフロップ2401__i+1は第1の選択期間となる。その後、フリップフロップ2401__iがリセット期間となると、第10の配線2420__iからL信号が出力される。このとき、フリップフロップ2401__i+1は第2の選択期間となる。その後、フリップフロップ2401__iが第1の非選択期間となると、第10の配線2420__iは浮遊状態となり電位をV2に維持する。このとき、フリップフロップ2401__i+1はリセット期間となる。その後、フリップフロップ2401__iが第2の非選択期間となると、第10の配線2420__iからL信号が出力される。このとき、フリップフロップ2401__i+1は第2の非選択期間となる。

【0207】

こうして、図24のシフトレジスタは、選択信号を第10の配線2420__1から順に第10の配線2420__nまで出力できる。さらに、図24のシフトレジスタは、フリップフロップ2401__iの第2の選択期間と、フリップフロップ2402__i+1の第1の選択期間とが同一の期間となるため、同じ期間に第10の配線2420__iと第10の配線2420__i+1から選択信号を出力できる。

【0208】

さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、トランジスタのしきい値電圧のシフトを抑制できるので、長寿命化を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、ノイズに強いいため、信頼性の向上を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、誤動作の抑制を図ることができる。

【0209】

さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、高速に動作できるので、より高精細な表示装置、又はより大型の表示装置に適用できる。さらに、本実施の形態のフリップフロップを工程の簡略化を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、製造コストの削減を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、歩留まりの向上を図ることができる。

【0210】

続いて、上述した本実施の形態のシフトレジスタを有する表示装置の構成及び駆動方法について説明する。ただし、本実施の形態の表示装置は、少なくとも本実施の形態のフリップフロップを有していればよい。

【0211】

本実施の形態の表示装置の構成について図27を参照して説明する。図27の表示装置は、走査線G1～走査線Gnが走査線駆動回路2702によって走査される。さらに、図27の表示装置は、奇数行目の画素1703には奇数行目の信号線からビデオ信号を入力し、偶数行目の画素1703には偶数行目の信号線からビデオ信号を入力する。なお、図17の構成と共通するところは共通の符号を用いてその説明を省略する。

【0212】

なお、図27の表示装置は、走査線駆動回路2702に本実施の形態のシフトレジスタを適用することによって、図20の表示装置と同様の動作を1つの走査線駆動回路によって

行うことができる。したがって、図 27 の表示装置は、画素にビデオ信号を高速に書き込むことができる。さらに、図 27 の表示装置は、長寿命化を図ることができる。さらに、図 27 の表示装置は、大型化を図ることができる。さらに、図 27 の表示装置は、高精細化を図ることができる。さらに、図 27 の表示装置は、省電力化を図ることができる。さらに、図 27 の表示装置は、I C の発熱の抑制を図ることができる。さらに、図 27 の表示装置は、I C の省電力化を図ることができる。

【0213】

なお、図 28 に示すように、走査線 G 1 ~ 走査線 G n が第 1 の走査線駆動回路 2802a 及び第 2 の走査線駆動回路 2802b によって走査されてもよい。第 1 の走査線駆動回路 2802a 及び第 2 の駆動回路 2802b は、図 27 に示した走査線駆動回路 2702 と同様の構成であり、同じタイミングで走査線 G 1 ~ 走査線 G n を走査する。さらに、第 1 の走査線駆動回路 2802a 及び第 2 の駆動回路 2802b を、それぞれ第 1 の駆動回路、第 2 の駆動回路と呼んでもよい。

【0214】

図 28 の表示装置は、第 1 の走査線駆動回路 2802a 及び第 2 の走査線駆動回路 2802b のうち一方に不良が生じて、走査線駆動回路 2802a 及び第 2 の走査線駆動回路 2802b のうち他方が走査線 G 1 ~ 走査線 G n を走査できるため、冗長性を持つことができる。さらに、図 28 の表示装置は、第 1 の走査線駆動回路 2802a 及び第 2 の走査線駆動回路 2802b が走査線 G 1 ~ 走査線 G n を走査するため、第 1 の走査線駆動回路 2802a の負荷（走査線の配線抵抗及び走査線の寄生容量）及び第 2 の走査線駆動回路 2802b の負荷を図 27 に比べ半分にすることができる。したがって、図 28 の表示装置は、第 1 の走査線駆動回路 2802a の負荷及び第 2 の走査線駆動回路 2802b の負荷が低減されるので、走査線 G 1 ~ 走査線 G n に入力される信号（第 1 の走査線駆動回路 2802a 及び第 2 の駆動回路 2802b の出力信号）の遅延及びなまりを低減することができる。さらに、図 28 の表示装置は、第 1 の走査線駆動回路 2802a の負荷及び第 2 の走査線駆動回路 2802b の負荷が低減されるので、走査線 G 1 ~ 走査線 G n を高速に走査することができる。さらに、走査線 G 1 ~ 走査線 G n を高速に走査することができるので、パネルの大型化又はパネルの高精細化を可能にできる。なお、図 17 の構成と共通するところは共通の符号を用いてその説明を省略する。

【0215】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることができる。

【0216】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の部分を組み合わせることにより、さらに多くの図を構成させることができる。

【0217】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

【0218】

（実施の形態 3）

本実施の形態では、実施の形態 1 及び実施の形態 2 とは別のフリップフロップ、当該フリップフロップを有する駆動回路、及び当該駆動回路を有する表示装置の構成並びに駆動方

10

20

30

40

50

法について説明する。本実施の形態のフリップフロップは、フリップフロップの出力信号と、フリップフロップの転送信号とを、別々のトランジスタによって別々の配線から出力することを特徴とする。なお、実施の形態1及び実施の形態2と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

【0219】

本実施の形態のフリップフロップの基本構成について、図40を参照して説明する。図40に示すフリップフロップは、第1のトランジスタ101、第2のトランジスタ102、第3のトランジスタ103、第4のトランジスタ104、第5のトランジスタ105、第6のトランジスタ106、第7のトランジスタ107、第8のトランジスタ108、第9のトランジスタ109及び第10のトランジスタ110を有する。本実施の形態において、第9のトランジスタ109及び第10のトランジスタ110は、Nチャネル型トランジスタとし、ゲート・ソース間電圧 (V_{gs}) がしきい値電圧 (V_{th}) を上回ったとき導通状態になるものとする。

【0220】

なお、図40のフリップフロップは、図1(A)のフリップフロップに第9のトランジスタ109及び第10のトランジスタ110を追加したものと同様である。したがって、第1のトランジスタ101、第2のトランジスタ102、第3のトランジスタ103、第4のトランジスタ104、第5のトランジスタ105、第6のトランジスタ106、7のトランジスタ107及び第8のトランジスタ108は、図1と同様のものを用いることができる。

【0221】

図40のフリップフロップの接続関係について説明する。第1のトランジスタ101の第1の電極（ソース電極およびドレイン電極の一方）が第5の配線125に接続され、第1のトランジスタ101の第2の電極（ソース電極およびドレイン電極の他方）が第3の配線123に接続される。第2のトランジスタ102の第1の電極が第4の配線124に接続され、第2のトランジスタ102の第2の電極が第3の配線123に接続され、第2のトランジスタ102のゲート電極が第8の配線128に接続される。第3のトランジスタ103の第1の電極が第6の配線126に接続され、第3のトランジスタ103の第2の電極が第6のトランジスタ106のゲート電極に接続され、第3のトランジスタ103のゲート電極が第7の配線127に接続される。第4のトランジスタ104の第1の電極が第10の配線130に接続され、第4のトランジスタ104の第2の電極が第6のトランジスタ106のゲート電極に接続され、第4のトランジスタ104のゲート電極が第8の配線128に接続される。第5のトランジスタ105の第1の電極が第9の配線129に接続され、第5のトランジスタ105の第2の電極が第1のトランジスタ101のゲート電極に接続され、第5のトランジスタ105のゲート電極が第1の配線121に接続される。第6のトランジスタ106の第1の電極が第12の配線132に接続され、第6のトランジスタ106の第2の電極が第1のトランジスタ101のゲート電極に接続される。第7のトランジスタ107の第1の電極が第13の配線133に接続され、第7のトランジスタ107の第2の電極が第1のトランジスタ101のゲート電極に接続され、第7のトランジスタ107のゲート電極が第2の配線122に接続される。第8のトランジスタ108の第1の電極が第11の配線131に接続され、第8のトランジスタ108の第2の電極が第6のトランジスタ106のゲート電極に接続され、第8のトランジスタ108のゲート電極が第1のトランジスタ101のゲート電極に接続される。第9のトランジスタ109の第1の電極が第15の配線135に接続され、第9のトランジスタ109の第2の電極が第14の配線134に接続され、第9のトランジスタ109のゲート電極が第1のトランジスタ101のゲート電極に接続される。第10のトランジスタ110の第1の電極が第16の配線136に接続され、第10のトランジスタ110の第2の電極が第14の配線134に接続され、第10のトランジスタ110のゲート電極が第8の配線128に接続される。

【0222】

なお、第 1 の配線 1 2 1、第 2 の配線 1 2 2、第 3 の配線 1 2 3、第 5 の配線 1 2 5、第 7 の配線 1 2 7、第 8 の配線 1 2 8、第 1 4 の配線 1 3 4 及び第 1 5 の配線 1 3 5 を、それぞれ第 1 の信号線、第 2 の信号、第 3 の信号線、第 4 の信号線、第 5 の信号線、第 6 の信号線、第 7 の信号線、第 8 の信号線と呼んでもよい。さらに、第 4 の配線 1 2 4、第 6 の配線 1 2 6、第 9 の配線 1 2 9、第 1 0 の配線 1 3 0、第 1 1 の配線 1 3 1、第 1 2 の配線 1 3 2、第 1 3 の配線 1 3 3 及び第 1 6 の配線 1 3 6 を、それぞれ第 1 の電源線、第 2 の電源線、第 3 の電源線、第 4 の電源線、第 5 の電源線、第 6 の電源線、第 7 の電源線、第 8 の電源線と呼んでもよい。

【0 2 2 3】

次に、図 4 0 に示したフリップフロップの動作について、図 4 1 のタイミングチャートを参照して説明する。さらに、図 4 1 のタイミングチャートをセット期間、選択期間、リセット期間、第 1 の非選択期間、第 2 の非選択期間に分割して説明する。ただし、セット期間、リセット期間、第 1 の非選択期間及び第 2 の非選択期間を合わせて非選択期間と呼ぶこともある。

10

【0 2 2 4】

なお、第 6 の配線 1 2 6 及び第 9 の配線 1 2 9 には V 1 の電位が供給され、第 4 の配線 1 2 4、第 1 0 の配線 1 3 0、第 1 1 の配線 1 3 1、第 1 2 の配線 1 3 2、第 1 3 の配線 1 3 3 及び第 1 6 の配線 1 3 6 には V 2 の電位が供給される。ここで、 $V 1 > V 2$ である。

【0 2 2 5】

なお、第 1 の配線 1 2 1、第 5 の配線 1 2 5、第 8 の配線 1 2 8、第 7 の配線 1 2 7 及び第 2 の配線 1 2 2 には、それぞれ図 2 4 に示す信号 2 2 1、信号 2 2 5、信号 2 2 8、信号 2 2 7、信号 2 2 2 が入力される。さらに、第 1 5 の配線 1 3 5 には図 2 4 に示す信号 2 2 5 が入力される。ここで、信号 2 2 1、信号 2 2 5、信号 2 2 8、信号 2 2 7、信号 2 2 2 は、図 2 又は図 6 と同様なものを用いることができる。

20

【0 2 2 6】

ただし、第 1 の配線 1 2 1、第 2 の配線 1 2 2、第 4 の配線 1 2 4 ~ 第 1 3 の配線 1 3 3、第 1 5 の配線 1 3 5、第 1 6 の配線 1 3 6 には、それぞれ様々な信号、電位及び電流が入力されてもよい。

【0 2 2 7】

なお、第 3 の配線 1 2 3 及び第 1 4 の配線 1 3 4 からは、それぞれ信号 2 2 3、信号 2 3 4 が出力される。信号 2 3 4 はフリップフロップの出力信号であり、信号 2 2 3 はフリップフロップの転送信号である。ただし、信号 2 2 3 をフリップフロップの出力信号、信号 2 3 4 をフリップフロップの転送信号としてもよい。

30

【0 2 2 8】

したがって、信号 2 3 4 をフリップフロップの出力信号、信号 2 2 3 をフリップフロップの転送信号として用いる場合は、第 9 のトランジスタ 1 0 9 の W / L の値を第 1 のトランジスタ 1 0 1 ~ 第 1 0 のトランジスタ 1 1 0 の W / L の中で最大とする。ただし、信号 2 2 3 をフリップフロップの出力信号、信号 2 3 4 をフリップフロップの転送信号として用いる場合は、第 1 のトランジスタ 1 0 1 の W / L の値を第 1 のトランジスタ 1 0 1 ~ 第 1 0 のトランジスタ 1 1 0 の W / L の中で最大とする。

40

【0 2 2 9】

本実施の形態では、すでに述べたように、フリップフロップの出力信号と、フリップフロップの転送信号とを、別々のトランジスタによって別々の配線から出力することの特徴とする。つまり、図 4 0 のフリップフロップは、第 1 のトランジスタ 1 0 1 及び第 2 のトランジスタ 1 0 2 によって第 3 の配線 1 2 3 から信号を出力し、第 9 のトランジスタ 1 0 9 及び第 1 0 のトランジスタ 1 1 0 によって第 1 4 の配線 1 3 4 から信号を出力する。さらに、第 9 のトランジスタ 1 0 9 及び第 1 0 のトランジスタ 1 1 0 は第 1 のトランジスタ 1 0 1 及び第 2 のトランジスタ 1 0 2 と同じように接続されるため、図 4 1 に示すように第 1 4 の配線 1 3 4 から出力される信号（信号 2 3 4）は第 3 の配線 1 2 3 から出力される信号（信号 2 2 3）とおおむね同じ波形である。

50

【0230】

なお、第1のトランジスタ101は、次の段の第5のトランジスタ105のゲート電極に電荷を供給できればよいので、第1のトランジスタ101のW/Lの値は、第5のトランジスタ105のW/Lの値の2倍以下とすることが好ましく、より好ましくは第5のトランジスタ105のW/Lの値以下とする。

【0231】

なお、第9のトランジスタ109及び第10のトランジスタ110は、それぞれ第1のトランジスタ101、第2のトランジスタ102と同様の機能を有する。さらに、第9のトランジスタ109及び第10のトランジスタ110をバッファ部と呼んでもよい。

【0232】

以上のことから、図40のフリップフロップは、第14の配線134に大きな負荷が接続され、信号234に遅延、なまりなどが生じて、誤動作を防止することができる。なぜなら、図40のフリップフロップは、フリップフロップの出力信号と、フリップフロップの転送信号とを、別々のトランジスタによって別々の配線から出力することによって、出力信号の遅延、なまりなどの影響を受けないからである。

【0233】

さらに、本実施の形態のフリップフロップは、高速に動作できるので、より高精細な表示装置、又はより大型の表示装置に適用できる。さらに、本実施の形態のフリップフロップは、工程の簡略化を図ることができる。さらに、本実施の形態のフリップフロップは、製造コストの削減を図ることができる。さらに、本実施の形態のフリップフロップは、歩留まりの向上を図ることができる。

【0234】

なお、本実施の形態のフリップフロップは、図1(B)、図1(C)、図5(A)、図5(B)、図5(C)、図7(A)、図7(B)、図8(A)、図8(B)、図9(A)、図9(B)、図10(A)及び図10(B)と自由に組み合わせて実施することができる。さらに、本実施の形態のフリップフロップは、実施の形態1に記載の駆動タイミング及び実施の形態2に記載の駆動タイミングと自由に組み合わせて実施することができる。

【0235】

続いて、上述した本実施の形態のフリップフロップを有するシフトレジスタの構成及び駆動方法について説明する。

【0236】

本実施の形態のシフトレジスタの構成について図42を参照して説明する。図42のシフトレジスタは、 n 個のフリップフロップ（フリップフロップ4201__1～フリップフロップ4201__ n ）を有する。

【0237】

図42のシフトレジスタの接続関係について説明する。図42のシフトレジスタは、 i 段目のフリップフロップ4201__ i （フリップフロップ4201__1～4201__ n のうちいずれか）は、図40に示した第1の配線121が第7の配線4217__ $i-1$ に接続され、図40に示した第2の配線122が第7の配線4217__ $i+1$ に接続され、図40に示した第3の配線123が第7の配線4217__ i に接続され、図40に示した第4の配線124、第10の配線130、第11の配線131、第12の配線132、第13の配線133及び第16の配線136が第5の配線4215に接続され、図40に示した第5の配線125、第7の配線127及び第15の配線135が奇数段目のフリップフロップでは第2の配線4212に接続され、偶数段目のフリップフロップでは第3の配線4213に接続され、図40に示した第8の配線128が奇数段目のフリップフロップでは第3の配線4213に接続され、偶数段目のフリップフロップでは第2の配線4212に接続され、図40に示した第6の配線126及び第9の配線129が第4の配線4214に接続され、図40に示した第14の配線134が第8の配線4218__ i に接続される。ただし、1段目のフリップフロップ4201__1の図40に示す第1の配線121は第1の配線4211に接続され、 n 段目のフリップフロップ4201__ n の図40に示す

10

20

30

40

50

第 2 の配線 1 2 2 は第 6 の配線 4 2 1 6 に接続される。

【0 2 3 8】

なお、第 1 の配線 4 2 1 1、第 2 の配線 4 2 1 2、第 3 の配線 4 2 1 3、第 6 の配線 4 2 1 6 を、それぞれ第 1 の信号線、第 2 の信号線、第 3 の信号線、第 4 の信号線と呼んでもよい。さらに、第 4 の配線 4 2 1 4、第 5 の配線 4 2 1 5 を、それぞれ第 1 の電源線、第 2 の電源線と呼んでもよい。

【0 2 3 9】

次に、図 4 2 に示したシフトレジスタの動作について、図 4 3 のタイミングチャートを参照して説明する。

【0 2 4 0】

なお、第 1 の配線 4 2 1 1、第 2 の配線 4 2 1 2、第 3 の配線 4 2 1 3、第 4 の配線 4 2 1 4、第 5 の配線 4 2 1 5、第 6 の配線 4 2 1 6 には、信号 4 3 1 1、信号 4 3 1 2、信号 4 3 1 3、信号 4 3 1 4、信号 4 3 1 5、信号 4 2 1 6 が入力される。信号 4 3 1 1、信号 4 3 1 2、信号 4 3 1 3、信号 4 3 1 4、信号 4 3 1 5 及び信号 4 2 1 6 は、それぞれ信号 2 1 1、信号 2 1 2、信号 2 1 3、信号 2 1 4、信号 2 1 5、信号 2 1 6 に相当する。

【0 2 4 1】

なお、第 7 の配線 4 2 1 7 __ 1 ~ 第 7 の配線 4 2 1 7 __ n、及び第 8 の配線 4 2 1 8 __ 1 ~ 第 8 の配線 4 2 1 8 __ n からはそれぞれ H 信号の電位が V 1 (以下、H レベルともいう)、L 信号の電位が V 2 (以下、L レベルともいう) のデジタル信号が出力される。

【0 2 4 2】

図 4 3 に示すように、例えば、フリップフロップ 4 2 0 1 __ i が選択期間となると、第 7 の配線 4 2 1 7 __ i 及び第 8 の配線 4 2 1 8 __ i から H 信号 (選択信号) が出力される。このとき、フリップフロップ 4 2 0 1 __ i + 1 はセット期間となる。その後、フリップフロップ 4 2 0 1 __ i がリセット期間となって、第 7 の配線 4 2 1 7 __ i 及び第 8 の配線 4 2 1 8 __ i から L 信号が出力される。このとき、フリップフロップ 4 2 0 1 __ i + 1 は選択期間となる。その後、フリップフロップ 4 2 0 1 __ i が第 1 の非選択期間となって、第 7 の配線 4 2 1 7 __ i 及び第 8 の配線 4 2 1 8 __ i は浮遊状態となり電位を V 2 に維持する。このとき、フリップフロップ 4 2 0 1 __ i + 1 はリセット期間となる。その後、フリップフロップ 4 2 0 1 __ i が第 2 の非選択期間となって、第 7 の配線 4 2 1 7 __ i 及び第 8 の配線 4 2 1 8 __ i から L 信号が出力される。このとき、フリップフロップ 4 2 0 1 __ i + 1 は第 1 の非選択期間となる。

【0 2 4 3】

こうして、図 4 2 のシフトレジスタは、転送信号を第 7 の配線 4 2 1 7 __ 1 から順に第 7 の配線 4 2 1 7 __ n まで出力できる。さらに、図 4 2 のシフトレジスタは、選択信号を第 8 の配線 4 2 1 8 __ 1 から順に第 8 の配線 4 2 1 8 __ n まで出力できる。つまり、図 4 2 のシフトレジスタは、第 8 の配線 4 2 1 8 __ 1 ~ 第 8 の配線 4 2 1 8 __ n を走査することができる。したがって、図 4 2 のシフトレジスタは、シフトレジスタとしての機能を十分得ることができる。

【0 2 4 4】

さらに、図 4 2 のシフトレジスタは、第 8 の配線 4 2 1 8 __ 1 ~ 第 8 の配線 4 2 1 8 __ n に大きな負荷 (抵抗及び容量など) が接続されも、負荷の影響を受けずに動作することができる。さらに、図 4 2 のシフトレジスタは、第 8 の配線 4 2 1 8 __ 1 ~ 第 8 の配線 4 2 1 8 __ n のいずれかが電源線又は信号線とショートしても、正常動作を続けることができる。したがって、図 4 2 のシフトレジスタは、動作する条件の範囲の向上を図ることができる。さらに、図 4 2 のシフトレジスタは、信頼性の向上を図ることができる。さらに、図 4 2 のシフトレジスタは、歩留まりの向上を図ることができる。なぜなら、図 4 2 のシフトレジスタは、各フリップフロップの転送信号と、各フリップフロップの出力信号とを分割しているからである。

【0 2 4 5】

さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、トランジスタのしきい値電圧のシフトを抑制できる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、長寿命化を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、信頼性の向上を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、誤動作の抑制を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、より高精細な表示装置、又はより大型の表示装置に適用できる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、工程の簡略化を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、製造コストの削減を図ることができる。さらに、本実施の形態のフリップフロップを適用したシフトレジスタは、歩留まりの向上を図ることができる。

10

【0246】

本実施の形態の表示装置として、図17、図19、図20、図27、図28の表示装置を用いることができる。したがって、走査線駆動回路として本実施の形態のシフトレジスタを用いた表示装置は、トランジスタのしきい値電圧のシフトを抑制できる。さらに、本実施の形態の表示装置は、長寿命化を図ることができる。さらに、本実施の形態の表示装置は、信頼性の向上を図ることができる。さらに、本実施の形態の表示装置は、誤動作の抑制を図ることができる。さらに、本実施の形態の表示装置は、より高精細、又はより大型化を図ることができる。さらに、本実施の形態の表示装置は、工程の簡略化を図ることができる。さらに、本実施の形態の表示装置は、製造コストの削減を図ることができる。さらに、本実施の形態の表示装置は、歩留まりの向上を図ることができる。さらに、本実施の形態の表示装置は、ドライバICの省電力化を図ることができる。さらに、本実施の形態の表示装置は、ドライバICの発熱の抑制を図ることができる。

20

【0247】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0248】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

30

【0249】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

40

【0250】

（実施の形態4）

本実施の形態では、本明細書のフリップフロップが有するトランジスタにPチャネル型トランジスタを適用した場合について説明する。さらに、当該フリップフロップを有する駆動回路、及び当該駆動回路を有する表示装置の構成並びに駆動方法について説明する。

【0251】

本実施の形態のフリップフロップは、図1（A）のフリップフロップが有するトランジスタの極性をPチャネル型とした場合について説明する。ただし、図1（B）、図1（C）、図5（A）、図5（B）、図5（C）、図7（A）、図7（B）、図8（A）、図8（B）、図9（A）、図9（B）、図10（A）、図10（B）又は図40に示したフリッ

50

プフロップが有すトランジスタの極性をPチャネル型とすることもできる。さらに、本実施の形態のフリップフロップは、実施の形態1乃至実施の形態3の記載と自由に組み合わせて実施することもできる。

【0252】

本実施の形態のフリップフロップの基本構成について、図44を参照して説明する。図44に示すフリップフロップは、第1のトランジスタ4401、第2のトランジスタ4402、第3のトランジスタ4403、第4のトランジスタ4404、第5のトランジスタ4405、第6のトランジスタ4406、第7のトランジスタ4407及び第8のトランジスタ4408を有する。本実施の形態において、第1のトランジスタ4401、第2のトランジスタ4402、第3のトランジスタ4403、第4のトランジスタ4404、第5のトランジスタ4405、第6のトランジスタ4406、第7のトランジスタ4407及びトランジスタ4408は、Pチャネル型トランジスタとし、ゲート・ソース間電圧の絶対値 ($|V_{gs}|$) がしきい値電圧の絶対値 ($|V_{th}|$) を上回ったとき (V_{gs} が V_{th} を下回ったとき) 導通状態になるものとする。

【0253】

なお、本実施の形態のフリップフロップは、第1のトランジスタ4401～第8のトランジスタ4408が全てPチャネル型トランジスタで構成されていることを特徴とする。したがって、本実施の形態のフリップフロップは、製造工程の簡略化を図ることができる。さらに、本実施の形態のフリップフロップは、製造コストの削減を図ることができる。さらに、本実施の形態のフリップフロップは、歩留まりの向上を図ることができる。

【0254】

図44のフリップフロップの接続関係について説明する。第1のトランジスタ4401の第1の電極(ソース電極およびドレイン電極の一方)が第5の配線4425に接続され、第1のトランジスタ4401の第2の電極(ソース電極およびドレイン電極の他方)が第3の配線4423に接続される。第2のトランジスタ4402の第1の電極が第4の配線4424に接続され、第2のトランジスタ4402の第2の電極が第3の配線4423に接続され、第2のトランジスタ4402のゲート電極が第8の配線4428に接続される。第3のトランジスタ4403の第1の電極が第6の配線4426に接続され、第3のトランジスタ4403の第2の電極が第6のトランジスタ4406のゲート電極に接続され、第3のトランジスタ4403のゲート電極が第7の配線4427に接続される。第4のトランジスタ4404の第1の電極が第10の配線4430に接続され、第4のトランジスタ4404の第2の電極が第6のトランジスタ4406のゲート電極に接続され、第4のトランジスタ4404のゲート電極が第8の配線4428に接続される。第5のトランジスタ4405の第1の電極が第9の配線4429に接続され、第5のトランジスタ4405の第2の電極が第1のトランジスタ4401のゲート電極に接続され、第5のトランジスタ4405のゲート電極が第1の配線4421に接続される。第6のトランジスタ4406の第1の電極が第12の配線4432に接続され、第6のトランジスタ4406の第2の電極が第1のトランジスタ4401のゲート電極に接続される。第7のトランジスタ4407の第1の電極が第13の配線4433に接続され、第7のトランジスタ4407の第2の電極が第1のトランジスタ4401のゲート電極に接続され、第7のトランジスタ4407のゲート電極が第2の配線4422に接続される。第8のトランジスタ4408の第1の電極が第11の配線4431に接続され、第8のトランジスタ4408の第2の電極が第6のトランジスタ4406のゲート電極に接続され、第8のトランジスタ4408のゲート電極が第1のトランジスタ4401のゲート電極に接続される。

【0255】

なお、第1のトランジスタ4401のゲート電極、第5のトランジスタ4405の第2の電極、第6のトランジスタ4406の第2の電極、第7のトランジスタ4407の第2の電極及び第8のトランジスタ4408のゲート電極の接続箇所をノード4441とする。さらに、第3のトランジスタ4403の第2の電極、第4のトランジスタ4404の第2の電極、第6のトランジスタ4406のゲート電極及び第8のトランジスタ4408の第

2の電極の接続箇所をノード4442とする。

【0256】

なお、第1の配線4421、第2の配線4422、第3の配線4423、第5の配線4425、第7の配線4427及び第8の配線4428を、それぞれ第1の信号線、第2の信号線、第3の信号線、第4の信号線、第5の信号線、第6の信号線と呼んでもよい。さらに、第4の配線4424、第6の配線4426、第9の配線4429、第10の配線4430、第11の配線4431、第12の配線4432及び第13の配線4433を、それぞれ第1の電源線、第2の電源線、第3の電源線、第4の電源線、第5の電源線、第6の電源線、第7の電源線と呼んでもよい。

【0257】

次に、図44に示したフリップフロップの動作について、図45のタイミングチャートを参照して説明する。さらに、図45のタイミングチャートをセット期間、選択期間、リセット期間、第1の非選択期間、第2の非選択期間に分割して説明する。ただし、セット期間、リセット期間、第1の非選択期間及び第2の非選択期間を合わせて非選択期間と呼ぶこともある。

【0258】

なお、図45のタイミングチャートは、図2のタイミングチャートのHレベル・Lレベルを反転したものと同様である。

【0259】

なお、第6の配線4426及び第9の配線4429にはV2の電位が供給され、第4の配線4424、第10の配線4430、第11の配線4431、第12の配線4432及び第13の配線4433にはV1の電位が供給される。ここで、 $V1 > V2$ である。

【0260】

なお、第1の配線4421、第5の配線4425、第8の配線4428、第7の配線4427及び第2の配線4422には、それぞれ図45に示す信号4521、信号4525、信号4528、信号4527、信号4522が入力される。そして、第3の配線4423からは、図45に示す信号4423が出力される。ここで、信号4421、信号4425、信号4428、信号4427、信号4422及び信号4423は、H信号の電位がV1（以下、Hレベルともいう）、L信号の電位がV2（以下、Lレベルともいう）のデジタル信号である。さらに、信号4421、信号4425、信号4428、信号4427、信号4422及び信号4423を、それぞれスタート信号、パワークロック信号（PCK）、第1の制御クロック信号（CCK1）、第2の制御クロック信号（CCK2）、リセット信号、出力信号と呼んでもよい。

【0261】

ただし、第1の配線4421、第2の配線4422、第4の配線4424～第13の配線4433には、それぞれ様々な信号、電位及び電流が入力されてもよい。

【0262】

まず、図45（A）に示すセット期間において、信号4521がLレベルとなり第5のトランジスタ4405がオンし、信号4422がHレベルなので第7のトランジスタ4407がオフし、信号4528がLレベルとなり第2のトランジスタ4402及び第4のトランジスタ4404がオンし、信号4527がHレベルとなり第3のトランジスタ4403がオフする。このときのノード4441の電位（電位4541）は、第5のトランジスタ4405の第2の電極がソース電極となって、第9の配線4429の電位と第5のトランジスタ4405のしきい値電圧の絶対値との和となるため $V2 + |V_{th4405}|$ （ V_{th4405} ：第5のトランジスタ4405のしきい値電圧）となる。よって、第1のトランジスタ4401及び第8のトランジスタ4408がオンし、第5のトランジスタ4405がオフする。このときのノード4442の電位（電位4542）は、V1となって、第6のトランジスタ4406がオフする。このように、セット期間では、第3の配線4423はH信号が入力されている第5の配線4425及び第4の配線4424と導通するため、第3の配線4423の電位がV1となる。したがって、H信号が第3の配線4423

10

20

30

40

50

から出力される。さらに、ノード4441は、電位を $V_2 + |V_{th4405}|$ に維持したまま浮遊状態となる。

【0263】

図45(B)に示す選択期間では、信号4521がHレベルとなり第5のトランジスタ4405がオフし、信号4522がHレベルのままなので第7のトランジスタ4407がオフのままであり、信号4528がHレベルとなり第2のトランジスタ4402及び第4のトランジスタ4404がオフし、信号4527がLレベルとなり第3のトランジスタ4503がオンする。このときのノード4441は電位を $V_1 + |V_{th4405}|$ に維持している。よって、第1のトランジスタ4401及び第8のトランジスタ4408はオンのままである。このときのノード4442の電位は、第11の配線4431の電位(V_1)と第6の配線4426の電位(V_2)との電位差($V_1 - V_2$)が第3のトランジスタ4403及び第8のトランジスタ4408によって分圧され、 $V_1 - \theta$ (θ : 任意の正の数)となる。さらに、 $\theta < |V_{th4406}|$ (第6のトランジスタ4406のしきい値電圧)とする。よって、第6のトランジスタ4406がオフのままである。ここで、第5の配線4425にL信号が入力されるので、第3の配線4423の電位が下がり始める。すると、ノード4441の電位は、ブートストラップ動作によって $V_2 + |V_{th4405}|$ から下がり、 $V_2 - |V_{th4401}| - \gamma$ (V_{th4401} : 第1のトランジスタ4401のしきい値電圧、 γ : 任意の正の数)となる。したがって、第3の配線4423の電位は、第5の配線4425と等しい電位となるので V_2 となる。このように、選択期間では、第3の配線4423はL信号が入力されている第5の配線4425と導通するため、第3の配線4423の電位が V_2 となる。したがって、L信号が第3の配線4423から出力される。

【0264】

図45(C)に示すリセット期間では、信号4521がHレベルのままなので第5のトランジスタ4405がオフのままであり、信号4522がLレベルとなり第7のトランジスタ4407がオンし、信号4528がLレベルとなり第2のトランジスタ4402及び第4のトランジスタ4404がオンし、信号4527がHレベルとなり第3のトランジスタ4403がオフする。このときのノード4441の電位は、第13の配線4433の電位(V_1)が第7のトランジスタ4407を介して供給されるため V_1 となる。よって、第1のトランジスタ4401及び第8のトランジスタ4408がオフする。このときのノード4442の電位は、第4のトランジスタ4404がオンするので V_1 となる。よって、第6のトランジスタ4406がオフする。このように、リセット期間では、第3の配線4423は V_1 が供給されている第4の配線4424と導通するため、第3の配線4423の電位が V_1 となる。したがって、H信号が第3の配線4423から出力される。

【0265】

図45(D)に示す第1の非選択期間において、信号4521がHレベルのままなので第5のトランジスタ4405がオフのままであり、信号4522がHレベルとなり第7のトランジスタ4407がオフし、信号4528がHレベルとなり第2のトランジスタ4402及び第4のトランジスタ4404がオフし、信号4527がLレベルとなり第3のトランジスタ4403がオンする。このときのノード4442の電位は、第3のトランジスタ4403の第2の電極がソース電極となって、第7の配線4427の電位(V_2)と第3のトランジスタ4403のしきい値電圧の絶対値との和となるため $V_2 + |V_{th4403}|$ (V_{th4403} : 第3のトランジスタ4403のしきい値電圧)となる。よって、第6のトランジスタ4406がオンする。このときのノード4441の電位は第6のトランジスタ4406がオンするので V_1 となる。よって、第1のトランジスタ4401及び第8のトランジスタ4408はオフのままである。このように、第1の非選択期間では、第3の配線4423は浮遊状態となって、電位を V_1 に維持する。

【0266】

なお、本実施の形態のフリップフロップは、第2のトランジスタ4402をオフすることによって、第2のトランジスタ4402のしきい値電圧のシフトを抑制できる。

【0267】

図45(E)に示す第2の非選択期間において、信号4521がHレベルのままなので第5のトランジスタ4405がオフのままであり、信号4522がHレベルのままなので第7のトランジスタ4407がオフのままであり、信号4528がLレベルとなり第2のトランジスタ4402及び第4のトランジスタ4404がオンし、信号4527がHレベルとなり第3のトランジスタ4403がオフする。このときノード4442の電位がV1となって第6のトランジスタ4406がオフする。このときのノード4441は浮遊状態となるため電位をV1に維持する。よって、第1のトランジスタ4401及び第8のトランジスタ4408はオフのままである。このように、第2の非選択期間では、第3の配線4423はV1が供給されている第4の配線4424と導通するため、第3の配線4423の電位がV1となる。したがって、H信号が第3の配線4423から出力される。

10

【0268】

なお、本実施の形態のフリップフロップは、第6のトランジスタ4406をオフすることによって、第6のトランジスタ4406のしきい値電圧のシフトを抑制できる。

【0269】

以上のことから、本実施の形態のフリップフロップは、第2のトランジスタ4402及び第6のトランジスタ4406のしきい値電圧のシフトを抑制できるため、長寿命化を図ることができる。さらに、本実施の形態のフリップフロップは、全てのトランジスタのしきい値電圧のシフトを抑制できるため、長寿命化を図ることができる。さらに、本実施の形態のフリップフロップは、信頼性を向上することができる。さらに、本実施の形態のフリップフロップは誤動作の抑制を図ることができる。

20

【0270】

なお、本実施の形態のシフトレジスタは、本実施の形態のフリップフロップを実施の形態1乃至実施の形態3に記載のシフトレジスタと自由に組み合わせて実施することができる。例えば、本実施の形態のシフトレジスタは、本実施の形態のフリップフロップを図11、図14、図24及び図42のシフトレジスタと自由に組み合わせて実施することができる。ただし、本実施の形態のシフトレジスタは、実施の形態1乃至実施の形態3に記載のシフトレジスタと比較して、Hレベル・Lレベルが反転している。

【0271】

なお、本実施の形態の表示装置は、本実施の形態のシフトレジスタを実施の形態1乃至実施の形態3に記載の表示装置と自由に組み合わせて実施することができる。例えば、本実施の形態の表示装置は、図17、図19、図20、図27、図28の表示装置と自由に組み合わせて実施することができる。ただし、本実施の形態の表示装置は、実施の形態1乃至実施の形態3に記載の表示装置と比較して、Hレベル・Lレベルが反転している。

30

【0272】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

40

【0273】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

【0274】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合

50

わせ、又は置き換えを自由に行うことができる。

【0275】

(実施の形態5)

本実施の形態では、実施の形態1乃至実施の形態4に示した表示装置が有する信号線駆動回路について説明する。

【0276】

図31の信号線駆動回路について説明する。図31に示す信号線駆動回路は、ドライバIC5601、スイッチ群5602__1～5602__M、第1の配線5611、第2の配線5612、第3の配線5613及び配線5621__1～5621__Mを有する。スイッチ群5602__1～5602__Mそれぞれは、第1のスイッチ5603a、第2のスイッチ5603b及び第3のスイッチ5603cを有する。

10

【0277】

ドライバIC5601は第1の配線5611、第2の配線5612、第3の配線5613及び配線5621__1～5621__Mに接続される。そして、スイッチ群5602__1～5602__Mそれぞれは、第1の配線5611、第2の配線5612、第3の配線5613及びスイッチ群5602__1～5602__Mそれぞれに対応した配線5621__1～5621__Mのうちいずれかに接続される。そして、配線5621__1～5621__Mそれぞれは、第1のスイッチ5603a、第2のスイッチ5603b及び第3のスイッチ5603cを介して、3つの信号線に接続される。例えば、J列目の配線5621__J（配線5621__1～配線5621__Mのうちいずれか一）は、スイッチ群5602__Jが有する第1のスイッチ5603a、第2のスイッチ5603b及び第3のスイッチ5603cを介して、信号線S_{j-1}、信号線S_j、信号線S_{j+1}に接続される。

20

【0278】

なお、第1の配線5611、第2の配線5612、第3の配線5613には、それぞれ信号が入力される。

【0279】

なお、ドライバIC5601は、単結晶基板若しくは多結晶半導体を用いたガラス基板上に形成されていることが望ましい。さらに、スイッチ群5602は、実施の形態1乃至実施の形態4に示した画素部と同一基板上に形成されていることが望ましい。したがって、ドライバIC5601とスイッチ群5602とはFPCなどを介して接続するとよい。

30

【0280】

次に、図31に示した信号線駆動回路の動作について、図32のタイミングチャートを参照して説明する。なお、図32のタイミングチャートは、i行目の走査線G_iが選択されている場合のタイミングチャートを示している。さらに、i行目の走査線G_iの選択期間は、第1のサブ選択期間T₁、第2のサブ選択期間T₂及び第3のサブ選択期間T₃に分割されている。さらに、図31の信号線駆動回路は、他の行の走査線が選択されている場合でも図32と同様の動作をする。

【0281】

なお、図32のタイミングチャートは、J列目の配線5621__Jが第1のスイッチ5603a、第2のスイッチ5603b及び第3のスイッチ5603cを介して、信号線S_{j-1}、信号線S_j、信号線S_{j+1}に接続される場合について示している。

40

【0282】

なお、図32のタイミングチャートは、i行目の走査線G_iが選択されるタイミング、第1のスイッチ5603aのオン・オフのタイミング5703a、第2のスイッチ5603bのオン・オフのタイミング5703b、第3のスイッチ5603cのオン・オフのタイミング5703c及びJ列目の配線5621__Jに入力される信号5721__Jを示している。

【0283】

なお、配線5621__1～配線5621__Mには第1のサブ選択期間T₁、第2のサブ選択期間T₂及び第3のサブ選択期間T₃において、それぞれ別のビデオ信号が入力される

50

。例えば、第1のサブ選択期間T1において配線5621__Jに入力されるビデオ信号は信号線S_{j-1}に入力され、第2のサブ選択期間T2において配線5621__Jに入力されるビデオ信号は信号線S_jに入力され、第3のサブ選択期間T3において配線5621__Jに入力されるビデオ信号は信号線S_{j+1}に入力される。さらに、選択期間T1、第2のサブ選択期間T2及び第3のサブ選択期間T3において、配線5621__Jに入力されるビデオ信号をそれぞれData_{j-1}、Data_j、Data_{j+1}とする。

【0284】

図32に示すように、第1のサブ選択期間T1において第1のスイッチ5603aがオンし、第2のスイッチ5603b及び第3のスイッチ5603cがオフする。このとき、配線5621__Jに入力されるData_{j-1}が、第1のスイッチ5603aを介して信号線S_{j-1}に入力される。第2のサブ選択期間T2では、第2のスイッチ5603bがオンし、第1のスイッチ5603a及び第3のスイッチ5603cがオフする。このとき、配線5621__Jに入力されるData_jが、第2のスイッチ5603bを介して信号線S_jに入力される。第3のサブ選択期間T3では、第3のスイッチ5603cがオンし、第1のスイッチ5603a及び第2のスイッチ5603bがオフする。このとき、配線5621__Jに入力されるData_{j+1}が、第3のスイッチ5603cを介して信号線S_{j+1}に入力される。

【0285】

以上のことから、図31の信号線駆動回路は、1ゲート選択期間を3つに分割することで、1ゲート選択期間中に1つの配線5621から3つの信号線にビデオ信号を入力することができる。したがって、図31の信号線駆動回路は、ドライバIC5601が形成される基盤と、画素部が形成されている基盤との接続数を信号線の数に比べて約1/3にすることができる。接続数が約1/3になることによって、図31の信号線駆動回路は、信頼性、歩留まりなどを向上できる。

【0286】

なお、本実施形態の信号線駆動回路を実施形態1乃至実施形態4に示した表示装置に適用することによって、さらに画素部が形成されている基盤と外部基盤との接続数を減らすことができる。したがって、本発明の表示装置は、信頼性の向上を図ることができる。さらに、本発明の表示装置は、歩留まりを高くすることができる。

【0287】

次に、第1のスイッチ5603a、第2のスイッチ5603b及び第3のスイッチ5603cにNチャンネル型のトランジスタを適用した場合について図33を参照して説明する。なお、図31と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

【0288】

第1のトランジスタ5903aが第1のスイッチ5603aに相当し、第2のトランジスタ5903bが第2のスイッチ5603bに相当し、第3のトランジスタ5903cが第3のスイッチ5603cに相当する。

【0289】

例えば、スイッチ群5602__Jの場合、第1のトランジスタ5903aは、第1の電極が配線5621__Jに接続され、第2の電極が信号線S_{j-1}に接続され、ゲート電極が第1の配線5611に接続される。第2のトランジスタ5903bは、第1の電極が配線5621__Jに接続され、第2の電極が信号線S_jに接続され、ゲート電極が第2の配線5612に接続される。第3のトランジスタ5903cは、第1の電極が配線5621__Jに接続され、第2の電極が信号線S_{j+1}に接続され、ゲート電極が第3の配線5613に接続される。

【0290】

なお、第1のトランジスタ5903a、第2のトランジスタ5903b、第3のトランジスタ5903cは、それぞれスイッチングトランジスタとして機能する。さらに、第1のトランジスタ5903a、第2のトランジスタ5903b、第3のトランジスタ5903

10

20

30

40

50

cは、それぞれゲート電極に入力される信号がHレベルのときにオンとなり、ゲート電極に入力される信号がLレベルのときにオフとなる。

【0291】

なお、第1のスイッチ5603a、第2のスイッチ5603b及び第3のスイッチ5603cとしてNチャネル型のトランジスタを用いることによって、トランジスタの半導体層として、アモルファスシリコンを用いることができるため、製造工程の簡略化を図ることができる。さらに、大型の表示パネルなどの半導体装置を作製することも可能となるからである。また、トランジスタの半導体層として、ポリシリコンや多結晶シリコンを用いても製造工程の簡略化を図ることができる。

10

【0292】

図33の信号線駆動回路では、第1のトランジスタ5903a、第2のトランジスタ5903b、第3のトランジスタ5903cとしてNチャネル型のトランジスタを用いた場合について説明したが、第1のトランジスタ5903a、第2のトランジスタ5903b、第3のトランジスタ5903cとしてPチャネル型のトランジスタを用いてもよい。このとき、トランジスタはゲート電極に入力される信号がLレベルのときにオンとなり、ゲート電極に入力される信号がHレベルのときにオフとなる。

【0293】

なお、図31のように、1ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいてある1つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、スイッチの配置や数、駆動方法などは限定されない。

20

【0294】

例えば、3つ以上のサブ選択期間それぞれにおいて1つの配線から3つ以上の信号線それぞれにビデオ信号を入力する場合は、スイッチ及びスイッチを制御するための配線を追加すればよい。ただし、1ゲート選択期間を4つ以上のサブ選択期間に分割すると、1つのサブ選択期間が短くなる。したがって、1ゲート選択期間は、2つ又は3つのサブ選択期間に分割されることが望ましい。

【0295】

別の例として、図34のタイミングチャートに示すように、1つの選択期間をプリチャージ期間 T_p 、第1のサブ選択期間 T_1 、第2のサブ選択期間 T_2 、第3の選択期間 T_3 に分割してもよい。さらに、図34のタイミングチャートは、 i 行目の走査線 G_i が選択されるタイミング、第1のスイッチ5603aのオン・オフのタイミング5803a、第2のスイッチ5603bのオン・オフのタイミング5803b、第3のスイッチ5603cのオン・オフのタイミング5803c及びJ列目の配線5621__Jに入力される信号5821__Jを示している。図34に示すように、プリチャージ期間 T_p において第1のスイッチ5603a、第2のスイッチ5603b及び第3のスイッチ5603cがオンする。このとき、配線5621__Jに入力されるプリチャージ電圧 V_p が第1のスイッチ5603a、第2のスイッチ5603b及び第3のスイッチ5603cを介してそれぞれ信号線 S_{j-1} 、信号線 S_j 、信号線 S_{j+1} に入力される。第1のサブ選択期間 T_1 において第1のスイッチ5603aがオンし、第2のスイッチ5603b及び第3のスイッチ5603cがオフする。このとき、配線5621__Jに入力される $Data_{j-1}$ が、第1のスイッチ5603aを介して信号線 S_{j-1} に入力される。第2のサブ選択期間 T_2 では、第2のスイッチ5603bがオンし、第1のスイッチ5603a及び第3のスイッチ5603cがオフする。このとき、配線5621__Jに入力される $Data_j$ が、第2のスイッチ5603bを介して信号線 S_j に入力される。第3のサブ選択期間 T_3 では、第3のスイッチ5603cがオンし、第1のスイッチ5603a及び第2のスイッチ5603bがオフする。このとき、配線5621__Jに入力される $Data_{j+1}$ が、第3のスイッチ5603cを介して信号線 S_{j+1} に入力される。

30

40

【0296】

以上のことから、図34のタイミングチャートを適用した図31の信号線駆動回路は、サ

50

ブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図32と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

【0297】

図35においても、図31のように、1ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいてある1つの配線から複数の信号線それぞれにビデオ信号を入力することができる。なお、図35は、信号線駆動回路のうちJ列目のスイッチ群6022__Jのみを示している。スイッチ群6022__Jは、第1のトランジスタ6001、第2のトランジスタ6002、第3のトランジスタ6003、第4のトランジスタ6004、第5のトランジスタ6005、第6のトランジスタ6006を有している。第1のトランジスタ6001、第2のトランジスタ6002、第3のトランジスタ6003、第4のトランジスタ6004、第5のトランジスタ6005、第6のトランジスタ6006はNチャンネル型のトランジスタである。スイッチ群6022__Jは、第1の配線6011、第2の配線6012、第3の配線6013、第4の配線6014、第5の配線6015、第6の配線6016、配線5621__J、信号線S_j-1、信号線S_j、信号線S_j+1に接続される。

【0298】

第1のトランジスタ6001の第1の電極は配線5621__Jに接続され、第2の電極は信号線S_j-1に接続され、ゲート電極は第1の配線6011に接続される。第2のトランジスタ6002の第1の電極は配線5621__Jに接続され、第2の電極は信号線S_j-1に接続され、ゲート電極は第2の配線6012に接続される。第3のトランジスタ6003の第1の電極は配線5621__Jに接続され、第2の電極は信号線S_jに接続され、ゲート電極は第3の配線6013に接続される。第4のトランジスタ6004の第1の電極は配線5621__Jに接続され、第2の電極は信号線S_jに接続され、ゲート電極は第4の配線6014に接続される。第5のトランジスタ6005の第1の電極は配線5621__Jに接続され、第2の電極は信号線S_j+1に接続され、ゲート電極は第5の配線6015に接続される。第6のトランジスタ6006の第1の電極は配線5621__Jに接続され、第2の電極は信号線S_j+1に接続され、ゲート電極は第6の配線6016に接続される。

【0299】

なお、第1のトランジスタ6001、第2のトランジスタ6002、第3のトランジスタ6003、第4のトランジスタ6004、第5のトランジスタ6005、第6のトランジスタ6006は、それぞれスイッチングトランジスタとして機能する。さらに、第1のトランジスタ6001、第2のトランジスタ6002、第3のトランジスタ6003、第4のトランジスタ6004、第5のトランジスタ6005、第6のトランジスタ6006は、それぞれゲート電極に入力される信号がHレベルのときにオンとなり、ゲート電極に入力される信号がLレベルのときにオフとなる。

【0300】

なお、第1の配線6011及び第2の配線6012は、図33の第1の配線5911に相当する。第3の配線6013及び第4の配線6014は、図33の第2の配線5912に相当する。第5の配線6015及び第6の配線6016は、図33の第3の配線5913に相当する。なお、第1のトランジスタ6001及び第2のトランジスタ6002は、図33の第1のトランジスタ5903aに相当する。第3のトランジスタ6003及び第4のトランジスタ6004は、図33の第2のトランジスタ5903bに相当する。第5のトランジスタ6005及び第6のトランジスタ6006は、図33の第3のトランジスタ5903cに相当する。

【0301】

図35では、図32に示した第1のサブ選択期間T1において第1のトランジスタ6001又は第2のトランジスタ6002のどちらかがオンする。第2のサブ選択期間T2にお

いて第3のトランジスタ6003又は第4のトランジスタ6004のどちらかがオンする。第3のサブ選択期間T3において第5のトランジスタ6005又は第6のトランジスタ6006のどちらかがオンする。さらに、図34に示したプリチャージ期間Tpにおいて第1のトランジスタ6001、第3のトランジスタ6003及び第5のトランジスタ6005か、第2のトランジスタ6002、第4のトランジスタ6004及び第6のトランジスタ6006のどちらかがオンする。

【0302】

したがって、図35では、各トランジスタのオン時間を短くすることができるため、各トランジスタの特性劣化を抑制することができる。なぜなら、例えば図32に示した第1のサブ選択期間T1においては、第1のトランジスタ6001又は第2のトランジスタ6002のどちらかがオンしていればビデオ信号を信号線Sj-1に入力することができるからである。なお、例えば図32に示した第1のサブ選択期間T1において、第1のトランジスタ6001及び第2のトランジスタ6002を同時にオンすることによって、高速にビデオ信号を信号線Sj-1に入力することもできる。

10

【0303】

なお、図35では、2つのトランジスタを配線5621と信号線との間に並列に接続する場合について説明した。しかし、これに限定されず、3つ以上のトランジスタを配線5621と信号線との間に並列に接続してもよい。こうすることで、さらに各トランジスタの特性劣化を抑制することができる。

【0304】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用できる。あるいは、組み合わせることが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

20

【0305】

同様に、本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用できる。あるいは、組み合わせることが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0306】

なお、本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用できる。あるいは、組み合わせることが出来る。。

30

【0307】

(実施の形態6)

本実施の形態では、実施の形態1乃至実施の形態4に示した表示装置の静電破壊による不良を防止するための構成について説明する。

【0308】

なお、静電破壊とは、人体又は物体に蓄積された、正又は負の電荷が半導体デバイスに触れた時にデバイスの入出力端子を介して瞬時に放電されることで、デバイス内部に大電流が流れて発生する破壊のことである。

40

【0309】

図36(A)は、保護ダイオードによって走査線に発生する静電破壊を防止するための構成を示す。図36(A)は、保護ダイオードを配線6111と走査線との間に配置した構成である。なお、図示はしないが、i行目の走査線Giには複数の画素が接続される。なお、保護ダイオードとしては、トランジスタ6101を用いる。なお、トランジスタ6101はNチャネル型のトランジスタである。ただし、Pチャネル型のトランジスタを用いてもよく、トランジスタ6101の極性は走査線駆動回路や画素が有するトランジスタの

50

極性と同様なものを用いればよい。

【0310】

なお、保護ダイオードは1つだけ配置されているが、複数の保護ダイオードが直列に配置されていてもよいし、並列に配置されていてもよいし、直並列に配置されていてもよい。

【0311】

トランジスタ6101は第1の電極が*i*行目の走査線*G_i*に接続され、第2の電極が配線6111に接続され、ゲート電極が*i*行目の走査線*G_i*に接続される。

【0312】

図36(A)の動作について説明する。配線6111にはある電位が入力されており、その電位は、*i*行目の走査線*G_i*に入力される信号のLレベルよりも低い電位である。正又は負の電荷が*i*行目の走査線*G_i*に放電されていない場合、*i*行目の走査線*G_i*の電位はHレベル若しくはLレベルであるため、トランジスタ6101はオフしている。一方、負の電荷が*i*行目の走査線*G_i*に放電された場合、*i*行目の走査線*G_i*の電位は瞬間的に下がる。このとき、*i*行目の走査線*G_i*の電位が配線6111の電位からトランジスタ6101のしきい値電圧を引いた値よりも低くなると、トランジスタ6101がオンして、電流がトランジスタ6101を介して配線6111に流れる。したがって、図36(A)に示した構成によって、大電流が画素に流れ込むことを防ぐことができるため、画素の静電破壊を防止することができる。

【0313】

なお、図36(B)は、正の電荷が*i*行目の走査線*G_i*に放電された場合に静電破壊を防止するための構成である。保護ダイオードとして機能するトランジスタ6102が走査線と配線6112との間に配置されている。なお、保護ダイオードは1つだけ配置されているが、複数の保護ダイオードが直列に配置されていてもよいし、並列に配置されていてもよいし、直並列に配置されていてもよい。なお、トランジスタ6102はNチャネル型のトランジスタである。ただし、Pチャネル型のトランジスタを用いてもよく、トランジスタ6102の極性は走査線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。トランジスタ6102は第1の電極が*i*行目の走査線*G_i*に接続され、第2の電極が配線6112に接続され、ゲート電極が配線6112に接続される。なお、配線6112には、*i*行目の走査線*G_i*に入力される信号のHレベルよりも高い電位が入力されている。したがって、トランジスタ6102は、電荷が*i*行目の走査線*G_i*に放電されていない場合ときには、オフしている。一方、正の電荷が*i*行目の走査線*G_i*に放電された場合、*i*行目の走査線*G_i*の電位は瞬間的に上昇する。このとき、*i*行目の走査線*G_i*の電位が配線6112の電位とトランジスタ6102のしきい値電圧との和よりも高くなると、トランジスタ6102がオンして、電流がトランジスタ6102を介して配線6112に流れる。したがって、図36(B)に示した構成によって、大電流が画素に流れ込むことを防ぐことができるため、画素の静電破壊を防止することができる。

【0314】

なお、図36(C)に示すように、図36(A)と図36(B)とを組み合わせた構成にすることで、正の電荷が*i*行目の走査線*G_i*に放電された場合でも、負の電荷が*i*行目の走査線*G_i*に放電された場合でも、画素の静電破壊を防止することができる。なお、図36(A)、(B)と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

【0315】

図37(A)は、保護ダイオードとして機能するトランジスタ6201を走査線と保持容量線との間に接続した場合の構成を示す。なお、保護ダイオードは1つだけ配置されているが、複数の保護ダイオードが直列に配置されていてもよいし、並列に配置されていてもよいし、直並列に配置されていてもよい。なお、トランジスタ6201はNチャネル型のトランジスタである。ただし、Pチャネル型のトランジスタを用いてもよく、トランジスタ6201の極性は走査線駆動回路や画素が有するトランジスタの極性と同様なものを用

いればよい。なお、配線 6 2 1 1 は、保持容量線として機能する。トランジスタ 6 2 0 1 の第 1 の電極は i 行目の走査線 G_i に接続され、第 2 の電極は配線 6 2 1 1 に接続され、ゲート電極は i 行目の走査線 G_i に接続される。なお、配線 6 2 1 1 には、 i 行目の走査線 G_i に入力される信号の L レベルよりも低い電位が入力されている。したがって、トランジスタ 6 2 0 1 は、電荷が i 行目の走査線 G_i に放電されていない場合ときには、オフしている。一方、負の電荷が i 行目の走査線 G_i に放電された場合、 i 行目の走査線 G_i の電位は瞬間的に下がる。このとき、 i 行目の走査線 G_i の電位が配線 6 2 1 1 の電位からトランジスタ 6 2 0 1 のしきい値電圧を引いた値よりも低くなると、トランジスタ 6 2 0 1 がオンして、電流がトランジスタ 6 2 0 1 を介して配線 6 2 1 1 に流れる。したがって、図 3 7 (A) に示した構成によって、大電流が画素に流れ込むことを防ぐことができるため、画素の静電破壊を防止することができる。さらに、図 3 7 (A) に示した構成では、保持容量線を電荷を逃がす配線として利用しているので、新たに配線を追加する必要がない。

10

【0316】

なお、図 3 7 (B) は、正の電荷が i 行目の走査線 G_i に放電された場合に静電破壊を防止するための構成である。ここでは、配線 6 2 1 1 には、 i 行目の走査線 G_i に入力される信号の H レベルよりも高い電位が入力されている。したがって、トランジスタ 6 2 0 1 は、電荷が i 行目の走査線 G_i に放電されていない場合ときには、オフしている。一方、正の電荷が i 行目の走査線 G_i に放電された場合、 i 行目の走査線 G_i の電位は瞬間的に上昇する。このとき、 i 行目の走査線 G_i の電位が配線 6 2 1 1 の電位とトランジスタ 6 2 0 1 のしきい値電圧との和よりも高くなると、トランジスタ 6 2 0 1 がオンして、電流がトランジスタ 6 2 0 1 を介して配線 6 2 1 1 に流れる。したがって、図 3 7 (B) に示した構成によって、大電流が画素に流れ込むことを防ぐことができるため、画素の静電破壊を防止することができる。さらに、図 3 7 (B) に示した構成では、保持容量線を電荷を逃がす配線として利用しているので、新たに配線を追加する必要がない。なお、図 3 7 (B) と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

20

【0317】

次に、保護ダイオードによって信号線に発生する静電破壊を防止するための構成を図 3 8 (A) に示す。図 3 8 (A) は、保護ダイオードを配線 6 4 1 1 と信号線との間に配置した場合の構成である。なお、図示はしないが j 列目の信号線 S_j には複数の画素が接続される。なお、保護ダイオードとしては、トランジスタ 6 4 0 1 を用いる。なお、なお、トランジスタ 6 4 0 1 は N チャネル型のトランジスタである。ただし、P チャネル型のトランジスタを用いてもよく、トランジスタ 6 4 0 1 の極性は信号線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。

30

【0318】

なお、保護ダイオードは 1 つだけ配置されているが、複数個の保護ダイオードが直列に配置されていてもよいし、並列に配置されていてもよいし、直並列に配置されていてもよい。

【0319】

トランジスタ 6 4 0 1 は第 1 の電極が j 行目の信号線 S_j に接続され、第 2 の電極が配線 6 4 1 1 に接続され、ゲート電極が j 行目の信号線 S_j に接続される。

40

【0320】

図 3 8 (A) の動作について説明する。配線 6 4 1 1 にはある電位が入力されており、その電位は、 j 行目の信号線 S_j に入力されるビデオ信号の最小値も低い電位である。正又は負の電荷が j 行目の信号線 S_j に放電されていない場合、 j 行目の信号線 S_j の電位はビデオ信号と同電位であるため、トランジスタ 6 4 0 1 はオフしている。一方、負の電荷が j 行目の信号線 S_j に放電された場合、 j 行目の信号線 S_j の電位は瞬間的に下がる。このとき、 j 行目の信号線 S_j の電位が配線 6 4 1 1 の電位からトランジスタ 6 4 0 1 のしきい値電圧を引いた値よりも低くなると、トランジスタ 6 4 0 1 がオンして、電流がト

50

ランジスタ 6401 を介して配線 6411 に流れる。したがって、図 38 (A) に示した構成によって、大電流が画素に流れ込むことを防ぐことができるため、画素の静電破壊を防止することができる。

【0321】

なお、図 38 (B) は、正の電荷が j 行目の信号線 S_j に放電された場合に静電破壊を防止するための構成である。保護ダイオードとして機能するトランジスタ 6402 が走査線と配線 6412 との間に配置されている。なお、保護ダイオードは 1 つだけ配置されているが、複数の保護ダイオードが直列に配置されていてもよいし、並列に配置されていてもよいし、直並列に配置されていてもよい。なお、トランジスタ 6402 は N チャネル型のトランジスタである。ただし、P チャネル型のトランジスタを用いてもよく、トランジスタ 6402 の極性は走査線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。トランジスタ 6402 は第 1 の電極が j 行目の信号線 S_j に接続され、第 2 の電極が配線 6412 に接続され、ゲート電極が配線 6412 に接続される。なお、配線 6412 には、 j 行目の信号線 S_j に入力されるビデオ信号の最大値よりも高い電位が入力されている。したがって、トランジスタ 6402 は、電荷が j 行目の信号線 S_j に放電されていない場合ときには、オフしている。一方、正の電荷が j 行目の信号線 S_j に放電された場合、 j 行目の信号線 S_j の電位は瞬間的に上昇する。このとき、 j 行目の信号線 S_j の電位が配線 6412 の電位とトランジスタ 6402 のしきい値電圧との和よりも高くなると、トランジスタ 6402 がオンして、電流がトランジスタ 6402 を介して配線 6412 に流れる。したがって、図 38 (B) に示した構成によって、大電流が画素に流れ込むことを防ぐことができるため、画素の静電破壊を防止することができる。

【0322】

なお、図 38 (C) に示すように、図 38 (A) と図 38 (B) とを組み合わせた構成にすることで、正の電荷が j 行目の信号線 S_j に放電された場合でも、負の電荷が j 行目の信号線 S_j に放電された場合でも、画素の静電破壊を防止することができる。なお、図 38 (A)、(B) と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

【0323】

本実施の形態では、走査線及び信号線に接続された画素の静電破壊を防止するための構成を説明した。しかし、本実施の形態の構成は、走査線及び信号線に接続された画素の静電破壊の防止だけに適用されるものではない。例えば、実施の形態 1 乃至実施の形態 4 に示した走査線駆動回路及び信号線駆動回路に接続される信号又は電位が入力された配線に本実施の形態を適用する場合は、走査線駆動回路及び信号線駆動回路の静電破壊を防止することができる。

【0324】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用できる。あるいは、組み合わせることが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0325】

同様に、本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用できる。あるいは、組み合わせることが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0326】

なお、本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用できる。あるいは、組み合わせることが出来る。

【0327】

(実施の形態7)

本実施の形態では、実施の形態1乃至実施の形態4に示した表示装置に適用できる表示装置の新たな構成について説明する。

【0328】

図39(A)は、ダイオード接続されたトランジスタをある走査線と別の走査線との間に配置した場合の構成である。図39(A)では、 $i-1$ 行目の走査線 G_{i-1} と i 行目の走査線 G_i との間にダイオード接続されたトランジスタ6301aを配置し、 i 行目の走査線 G_i と $i+1$ 行目の走査線 G_{i+1} との間にダイオード接続されたトランジスタ6301bを配置した場合の構成を示している。なお、トランジスタ6301a及びトランジスタ6301bはNチャネル型のトランジスタである。ただし、Pチャネル型のトランジスタを用いてもよく、トランジスタ6301a及びトランジスタ6301bの極性は走査線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。

10

【0329】

なお、図39(A)では、代表して $i-1$ 行目の走査線 G_{i-1} 、 i 行目の走査線 G_i 及び $i+1$ 行目の走査線 G_{i+1} を示しているが、他の走査線も同様にダイオード接続されたトランジスタが配置されている。

【0330】

トランジスタ6301aの第1の電極は i 行目の走査線 G_i に接続され、第2の電極は $i-1$ 行目の走査線 G_{i-1} に接続され、ゲート電極は G_{i-1} 行目の走査線 G_{i-1} に接続される。トランジスタ6301bの第1の電極は $i+1$ 行目の走査線 G_{i+1} に接続され、第2の電極は i 行目の走査線 G_i に接続され、ゲート電極は i 行目の走査線 G_i に接続される。

20

【0331】

図39(A)の動作について説明する。実施の形態1乃至実施の形態4に示した走査線駆動回路では、非選択期間において、 $i-1$ 行目の走査線 G_{i-1} 、 i 行目の走査線 G_i 及び $i+1$ 行目の走査線 G_{i+1} はLレベルを維持している。したがって、トランジスタ6301a及びトランジスタ6301bはオフしている。しかしながら、例えばノイズなどによって i 行目の走査線 G_i の電位が上昇した場合、 i 行目の走査線 G_i が画素を選択しまい、画素に不正なビデオ信号が書き込まれてしまう。そこで、図39(A)のようにダイオード接続したトランジスタを走査線間に配置しておくことで、画素に不正なビデオ信号が書き込まれることを防止することができる。なぜなら、 i 行目の走査線 G_i の電位が $i-1$ 行目の走査線 G_{i-1} の電位とトランジスタ6301aのしきい値電圧との和以上に上昇すると、トランジスタ6301aがオンして、 i 行目の走査線 G_i の電位が下がる。したがって、 i 行目の走査線 G_i によって画素が選択されることはないからである。

30

【0332】

なお、図39(A)の構成は、特に走査線駆動回路と画素部とを同一基板上に一体形成した場合に有利である。なぜなら、Nチャネル型のトランジスタ、又はPチャネル型のトランジスタだけで構成されている走査線駆動回路では、走査線が浮遊状態になることがあり、走査線にノイズが発生しやすいからである。

40

【0333】

なお、図39(B)は、走査線間に配置するダイオード接続されたトランジスタの向きを逆にした場合の構成である。なお、トランジスタ6302a及びトランジスタ6302bはNチャネル型のトランジスタである。ただし、Pチャネル型のトランジスタを用いてもよく、トランジスタ6302a及びトランジスタ6302bの極性は走査線駆動回路や画素が有するトランジスタの極性と同様なものを用いればよい。図39(B)では、トランジスタ6302aの第1の電極が i 行目の走査線 G_i に接続され、第2の電極が $i-1$ 行目の走査線 G_{i-1} に接続され、ゲート電極が i 行目の走査線 G_i に接続される。トランジスタ6302bの第1の電極が $i+1$ 行目の走査線 G_{i+1} に接続され、第2の電極が i 行目の走査線 G_i に接続され、ゲート電極が $i+1$ 行目の走査線 G_{i+1} に接続される

50

。図 39 (B) は、図 38 (A) と同様に、 i 行目の走査線 G_i の電位が $i-1$ 行目の走査線 G_{i+1} の電位とトランジスタ 6302b のしきい値電圧との和以上に上昇すると、トランジスタ 6302b がオンして、 i 行目の走査線 G_i の電位が下がる。したがって、 i 行目の走査線 G_i によって画素が選択されることはなく、画素に不正なビデオ信号が書き込まれることを防止することができる。

【0334】

なお、図 39 (C) に示すように、図 39 (A) と図 39 (B) とを組み合わせた構成にすることで、 i 行目の走査線 G_i の電位が上昇しても、トランジスタ 6301a 及びトランジスタ 6302b がオンするので、 i 行目の走査線 G_i の電位が下がる。なお、図 39 (C) では、電流が 2 つのトランジスタを介して流れるので、より大きいノイズを除去することが可能である。なお、図 39 (A)、(B) と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

10

【0335】

なお、図 37 (A) 及び (B) に示すように、走査線と保持容量線との間にダイオード接続したトランジスタを配置しても図 39 (A)、(B)、(C) と同様の効果を得ることができる。

【0336】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容または内容の一部を、別の図で述べた内容または内容の一部にも適用できる。あるいは、組み合わせることが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

20

【0337】

同様に、本実施の形態の各々の図で述べた内容または内容の一部を、別の実施の形態の図で述べた内容または内容の一部にも適用できる。あるいは、組み合わせることが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0338】

なお、本実施の形態は、他の実施の形態で述べた内容を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態にも適用できる。あるいは、組み合わせることが出来る。

30

【0339】

(実施の形態 8)

本実施形態においては、表示装置の画素構造について説明する。特に、液晶表示装置の画素構造について説明する。

【0340】

図 46 は、液晶表示装置の画素構造のうち、TN 方式と呼ばれるものに、薄膜トランジスタ (TFT) を組み合わせた場合の画素の断面図と上面図である。図 46 の (A) は、画素の断面図であり、図 46 の (B) は、画素の上面図である。また、図 46 の (A) に示す画素の断面図は、図 46 の (B) に示す画素の上面図における線分 $a-a'$ に対応している。図 46 に示す画素構造の液晶表示装置に本実施の形態の表示装置を適用することによって、安価に液晶表示装置を製造することができる。

40

【0341】

図 46 の (A) を参照して、TN 方式の液晶表示装置の画素構造について説明する。液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネルは、加工を施した 2 枚の基板を、数 μm のギャップを持たせて貼り合わせ、2 枚の基板間に液晶材料を注入することで作製される。図 46 の (A) において、2 枚の基板は、第 1 の基板 10101 および第 2 の基板 10116 である。第 1 の基板には、TFT および画素電極を作製し、第 2 の基板には、遮光膜 10114、カラーフィルタ 10115、第 4 の導

50

電層 10113、スペーサ 10117、および第 2 の配向膜 10112 を作製してもよい。

【0342】

なお、本実施の形態の表示装置は、第 1 の基板 10101 に TFT を作製しなくとも実施可能である。TFT を作製しない場合は、工程数が減少するため、製造コストを低減することができる。さらに、構造が簡単であるので、歩留まりを向上させることができる。一方、TFT を作製する場合は、より大型の表示装置を得ることができる。

【0343】

なお、図 46 に示す TFT は、非晶質半導体を用いたボトムゲート型の TFT である。非結晶半導体を用いた TFT を適応した液晶パネルは、大面積の基板を用いて、安価に作製できるという利点がある。しかし、本実施の形態の表示装置はこれに限定されるものではない。使用できる TFT の構造は、ボトムゲート型の TFT ではチャネルエッチ型、チャネル保護型などがある。また、トップゲート型でもよい。さらに、非晶質半導体だけではなく、多結晶半導体も用いることができる。

【0344】

なお、本実施の形態の表示装置は、第 2 の基板 10116 に遮光膜 10114 を作製しなくとも実施可能である。遮光膜 10114 を作製しない場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、遮光膜 10114 を作製する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。

【0345】

なお、本実施の形態の表示装置は、第 2 の基板 10116 にカラーフィルタ 10115 を作製しなくとも実施可能である。カラーフィルタ 10115 を作製しない場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。ただし、カラーフィルタ 10115 を作製しない場合でも、フィールドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ 10115 を作製する場合は、カラー表示ができる表示装置を得ることができる。

【0346】

なお、本実施の形態の表示装置は、第 2 の基板 10116 にスペーサ 10117 を作製せず、球状のスペーサを散布することでも実施可能である。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、スペーサ 10117 を作製する場合は、スペーサの位置がばらつかないため、2 枚の基板間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。

【0347】

次に、第 1 の基板 10101 に施す加工について説明する。第 1 の基板 10101 は透光性を有する基板が好適であり、例えば石英基板、ガラス基板またはプラスチック基板でもよい。なお、第 1 の基板 10101 は遮光性の基板でもよく、半導体基板又は SOI (Silicon on Insulator) 基板でもよい。

【0348】

まず、第 1 の基板 10101 に第 1 の絶縁膜 10102 を成膜してもよい。第 1 の絶縁膜 10102 は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜 (SiO_xN_y) 等の絶縁膜であってもよい。あるいは、第 1 の絶縁膜 10102 は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜 (SiO_xN_y) 等のうちの 2 つ以上の膜を組み合わせた積層構造の絶縁膜を用いてもよい。第 1 の絶縁膜 10102 を成膜する場合は、基板からの不純物が半導体層に影響を及ぼし、TFT の性質が変化してしまうのを防ぐことができる。また、TFT の性質の変化を抑制できるので、信頼性の高い表示装置を得ることができる。なお、第 1 の絶縁膜 10102 を成膜しない場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを

向上させることができる。

【0349】

次に、第1の基板10101または第1の絶縁膜10102上に、第1の導電層10103を形成する。なお、第1の導電層10103は、形状を加工して形成してもよい。形状を加工する工程は、次のようなものであることが好適である。まず、第1の導電層10103を全面に成膜する。このとき、第1の導電層10103は、スパッタ装置、またはCVD装置などの成膜装置を用いて成膜されてもよい。次に、全面に成膜した第1の導電層上に、感光性のレジスト材料を全面に形成する。次に、フォトリソグラフィ法やレーザー直描法などによって、形成したい形状に従ってレジスト材料を感光させる。次に、感光させたレジスト材料、または感光させなかったレジスト材料のうち、どちらか一方を、エッチングによって除去することで、第1の導電層10103を形状加工するためのマスクを得ることができる。その後、形成したマスクパターンに従って、第1の導電層10103をエッチングにより除去することで、所望のパターンに第1の導電層10103を形状加工することができる。なお、第1の導電層10103をエッチングする方法には、化学的な方法（ウェットエッチング）と、物理的な方法（ドライエッチング）があるが、第1の導電層10103の材料や、第1の導電層10103の下層にある材料の性質などを勘案し、適宜選択する。なお、第1の導電層10103に使用する材料は、Mo、Ti、Al、Nd、Crなどが好適である。あるいは、Mo、Ti、Al、Nd、Crなどのうちの2つ以上を組み合わせた積層構造であってもよい。

10

【0350】

次に、第2の絶縁膜10104を形成する。このとき、第2の絶縁膜10104は、スパッタ装置またはCVD装置などの成膜装置を用いて成膜されてもよい。なお、第2の絶縁膜10104に使用する材料は、熱酸化膜、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などが好適である。あるいは、熱酸化膜、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などのうち2以上を組み合わせた積層構造であってもよい。なお、第1の半導体層10105に接する部分の第2の絶縁膜10104は、酸化シリコン膜であることが、特に好適である。なぜならば、酸化シリコン膜にすると半導体層10105との界面におけるトラップ準位が少なくなるからである。なお、第1の導電層10103をMoで形成するときは、第1の導電層10103と接する部分の第2の絶縁膜10104は窒化シリコン膜が好ましい。なぜならば、窒化シリコン膜はMoを酸化させないからである。

20

30

【0351】

次に、第1の半導体層10105を形成する。その後、第2の半導体層10106を連続して形成するのが好適である。なお、第1の半導体層10105および第2の半導体層10106は、形状を加工して形成してもよい。形状を加工する工程は、前述したフォトリソグラフィ法等の方法であることが好適である。なお、第1の半導体層10105に使用する材料は、シリコンまたはシリコンゲルマニウム（SiGe）などが好適である。また、第2の半導体層10106に使用する材料は、リン等を含んだシリコン等が好適である。

【0352】

次に、第2の導電層10107を形成する。このとき、第2の導電層10107の形成方法としては、スパッタ法または印刷法を用いるのが好適である。なお、第2の導電層10107に使用する材料は、透明性を有していても、反射性を有していてもよい。透明性を有する場合は、例えば、酸化インジウムに酸化スズを混ぜたインジウムスズ酸化物（ITO）膜、インジウムスズ酸化物（ITO）に酸化珪素を混ぜたインジウムスズ珪素酸化物（ITSO）膜、酸化インジウムに酸化亜鉛を混ぜたインジウム亜鉛酸化物（IZO）膜、酸化亜鉛膜または酸化スズ膜を用いることができる。なお、IZOとは、ITOに2～20wt%の酸化亜鉛（ZnO）を混合させたターゲットを用いてスパッタリングにより形成される透明導電材料である。一方、反射性を有する場合は、Ti、Mo、Ta、Cr、W、Alなどを用いることができる。また、Ti、Mo、Ta、Cr、WとAlを積層

40

50

させた2層構造、AlをTi、Mo、Ta、Cr、Wなどの金属で挟んだ3層積層構造としてもよい。なお、第2の導電層10107は、形状を加工して形成されてもよい。形状を加工する方法は、前述したフォトリソグラフィ法等の方法であることが好適である。なお、エッチング方法は、ドライエッチングで行なうのが好適である。ドライエッチングはECR (Electron Cyclotron Resonance) やICP (Inductive Coupled Plasma) などの高密度プラズマ源を用いたドライエッチング装置によって行われてもよい。

【0353】

次に、TFTのチャンネル領域を形成する。このとき、第2の半導体層10106をエッチングするためのマスクとしては、第2の導電層10107を用いてもよいし、第2の導電層10107をエッチングするためのマスク（レジスト）を用いてもよい。こうすることで、マスク枚数を減らすことができるので、製造コストを低減することができる。導電性をもつ第2の半導体層10106のエッチングを行なうことで、除去された部分がTFTのチャンネル領域となる。なお、第1の半導体層10105と第2の半導体層10106を連続で形成せずに、第1の半導体層10105の形成のあと、TFTのチャンネル領域となる部分にストッパーとなる膜を成膜およびパターン加工し、その後、第2の半導体層10106を形成してもよい。なお、第1の半導体層10105と第2の半導体層10106は、第2の導電層10107を前述したフォトリソグラフィ法等の方法で形状を加工するときに、同じマスクを用いてエッチングされる。こうすることで、第2の導電層10107をマスクとして用いないで、TFTのチャンネル領域を形成することができるので、レイアウトパターンの自由度が大きくなる利点がある。また、第2の半導体層10106のエッチング時に第1の半導体層10105までエッチングしてしまわないため、エッチング不良を起こすことなく、確実にTFTのチャンネル領域が形成できる利点がある。

【0354】

次に、第3の絶縁膜10108を形成する。第3の絶縁膜は、透明性を有していることが好適である。なお、第3の絶縁膜10108に用いる材料は、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）または、低誘電率の有機化合物材料（感光性又は非感光性の有機樹脂材料）などが好適である。また、シロキサンを含む材料を用いてもよい。シロキサンは、シリコン（Si）と酸素（O）との結合で骨格構造が構成される材料である。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。あるいは、置換基としてフルオロ基を用いてもよい。あるいは、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、第3の絶縁膜10108には、をエッチングによって、選択的にコンタクトホールが形成される。また、コンタクトホールは少なくとも第2の導電層10107上に形成される。なお、第3の絶縁膜10108をエッチングすると同時に第2の絶縁膜10104もエッチングすることで、第2の導電層10107だけではなく、第1の導電層10103とのコンタクトホールを形成することができる。なお、第3の絶縁膜10108の表面は、できるだけ平坦であることが好適である。なぜならば、液晶が接する面の凹凸により、液晶分子の配向が影響を受けてしまうからである。

【0355】

次に、第3の導電層10109を形成する。このとき、第3の導電層10109の形成方法としては、スパッタ法または印刷法を用いるのが好適である。なお、第3の導電層10109に使用する材料は、第2の導電層10107と同じく、透明性を有していても、反射性を有していてもよい。なお、第3の導電層10109として使用できる材料は、第2の導電層10107と同様でもよい。また、第3の導電層10109は、形状を加工して形成してもよい。形状を加工する方法は、第2の導電層10107と同様でもよい。

【0356】

次に、第1の配向膜10110を形成する。配向膜10110には、ポリイミドなどの高分子膜を用いることができる。なお、第1の配向膜10110を形成後、液晶分子の配向を制御するために、ラビングを行なってもよい。ラビングは、布で配向膜をこすること

よって、配向膜にスジをつける工程である。ラビングを行なうことによって、配向膜に配向性を持たせることができる。

【0357】

以上のように作製した第1の基板10101と、遮光膜10114、カラーフィルタ10115、第4の導電層10113、スペーサ10117および第2の配向膜10112を作製した第2の基板10116とは、シール材によって数 μm のギャップを持たせて貼り合わせられる。そして、2枚の基板間に液晶材料を注入することで、液晶パネルが作製できる。なお、図46に示すようなTN方式の液晶パネルにおいては、第4の導電層10113は、第2の基板10116の全面に作製されていてもよい。

【0358】

次に、図46に示す、TN方式の液晶パネルの画素構造の特徴について説明する。図46の(A)に示した液晶分子10118は、長軸と短軸を持った細長い分子である。液晶分子10118の向きを示すため、図46の(A)においては、その長さによって表現している。すなわち、長く表現された液晶分子10118は、その長軸の向きが紙面に平行であり、短く表現された液晶分子10118ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図46の(A)に示した液晶分子10118は、第1の基板10101に近いものと、第2の基板10116に近いものとは、その長軸の向きが90度異なっており、これらの中に位置する液晶分子10118の長軸の向きは、これらを滑らかにつなぐような向きとなる。すなわち、図46の(A)に示した液晶分子10118は、第1の基板10101と第2の基板10116の間で、90度ねじれているような配向状態となっている。

【0359】

次に、図46の(B)を参照して、TN方式の液晶表示装置に本実施の形態の表示装置を適用した場合の、画素のレイアウトの一例について説明する。本実施の形態の表示装置を適用したTN方式の液晶表示装置の画素は、走査線10121と、映像信号線10122と、容量線10123と、TFT10124と、画素電極10125と、画素容量10126と、を備えていてもよい。

【0360】

走査線10121は、TFT10124のゲート電極と電気的に接続されるため、第1の導電層10103で構成されているのが好適である。

【0361】

映像信号線10122は、TFT10124のソース電極またはドレイン電極と電気的に接続されるため、第2の導電層10107で構成されているのが好適である。また、走査線10121と映像信号線10122はマトリックス状に配置されるため、少なくとも、異なる層の導電層で形成されるのが好適である。

【0362】

容量線10123は、画素電極10125と平行に配置されることで、画素容量10126を形成するための配線であり、第1の導電層10103で構成されているのが好適である。なお、図46の(B)に示すように、容量線10123は、映像信号線10122に沿って、映像信号線10122を囲むように延設されていてもよい。こうすることで、映像信号線10122の電位変化に伴って、電位を保持すべき電極の電位が変化してしまう現象、いわゆるクロストークを低減することができる。なお、映像信号線10122との交差容量を低減させるため、図46の(B)に示すように、第1の半導体層10105を容量線10123と映像信号線10122の交差領域に設けてもよい。

【0363】

TFT10124は、映像信号線10122と画素電極10125を導通させるスイッチとして動作する。なお、図46の(B)に示すように、TFT10124のソース領域またはドレイン領域のどちらか一方を、ソース領域またはドレイン領域の他方を囲むように配置してもよい。こうすることで、小さい面積で大きなチャネル幅を得ることができ、スイッチング能力を大きくすることができる。なお、図46の(B)に示すように、TFT

10

20

30

40

50

10124のゲート電極は、第1の半導体層10105を囲むように配置してもよい。

【0364】

画素電極10125は、TFT10124のソース電極またはドレイン電極の一方に電氣的に接続される。画素電極10125は、映像信号線10122によって伝達された信号電圧を液晶素子に与えるための電極である。また、容量線10123を配置することで、画素容量10126を形成してもよい。こうすることで、画素電極10125は、映像信号線10122によって伝達された信号電圧を保持しやすくなる。なお、画素電極10125は、図46の(B)に示すように、矩形であってもよい。こうすることで、画素の開口率を大きくすることができるので、液晶表示装置の効率が向上する。また、画素電極10125を、透明性をもつ材料で作製した場合は、透過型の液晶表示装置を得ることができる。透過型の液晶表示装置は、色の再現性が高く、高い画質を持った映像を表示することができる。また、画素電極10125を、反射性をもつ材料で作製した場合は、反射型の液晶表示装置を得ることができる。反射型の液晶表示装置は、屋外などの明るい環境下における視認性が高く、また、バックライトが不要なので、消費電力を非常に小さくすることができる。なお、画素電極10125を、透明性をもつ材料および反射性をもつ材料の両方を用いて作成した場合は、両者の利点を併せ持つ、半透過型の液晶表示装置を得ることができる。なお、画素電極10125を、反射性をもつ材料で作製した場合は、画素電極10125の表面に凹凸を持たせてもよい。あるいは、第3の絶縁膜10108の表面に凹凸を持たせることで、画素電極10125を凹凸にすることもできる。こうすることで、反射光が乱反射するので、反射光の強度分布の角度依存性が小さくなる利点がある。つまり、どの角度で見ても、一定の明るさを持った反射型の液晶表示装置を得ることができる。

【0365】

次に、図47を参照して、VA(Vertical Alignment)モードの液晶表示装置に、本実施の形態の表示装置を適用した場合を説明する。図47は、VAモードの液晶表示装置の画素構造のうち、配向制御用突起を用いることで、液晶分子が様々な向きを持つように制御し、視野角を大きくした、いわゆるMVA(Multi-domain Vertical Alignment)方式に、本実施の形態の表示装置を適用した場合の、画素の断面図と上面図である。図47の(A)は、画素の断面図であり、図47の(B)は、画素の上面図である。また、図47の(A)に示す画素の断面図は、図47の(B)に示す画素の上面図における線分a-a'に対応している。図47に示す画素構造の液晶表示装置に本実施の形態の表示装置を適用することによって、視野角が大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。

【0366】

図47の(A)を参照して、MVA方式の液晶表示装置の画素構造について説明する。液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネルは、加工を施した2枚の基板を、数 μm のギャップを持たせて貼り合わせ、2枚の基板間に液晶材料を注入することで作製される。図47の(A)において、2枚の基板は、第1の基板10201および第2の基板10216である。第1の基板には、TFTおよび画素電極を作製し、第2の基板には、遮光膜10214、カラーフィルタ10215、第4の導電層10213、スペーサ10217、第2の配向膜10212、および配向制御用突起10219を作製してもよい。

【0367】

なお、本実施の形態の表示装置は、第1の基板10201にTFTを作製しなくとも実施可能である。TFTを作製しない場合は、工程数が減少するため、製造コストを低減することができる。さらに、構造が簡単であるので、歩留まりを向上させることができる。一方、TFTを作製する場合は、より大型の表示装置を得ることができる。

【0368】

なお、図47に示すTFTは、非晶質半導体を用いたボトムゲート型のTFTである。非結晶半導体を用いたTFTを適応した液晶パネルは、大面積の基板を用いて、安価に作製

できるという利点がある。しかし、本実施の形態の表示装置はこれに限定されるものではない。使用できるTFTの構造は、ボトムゲート型のTFTではチャンネルエッチ型、チャンネル保護型などがある。また、トップゲート型でもよい。さらに、非晶質半導体だけでなく、多結晶半導体も用いることができる。

【0369】

なお、本実施の形態の表示装置は、第2の基板10216に遮光膜10214を作製しなくとも実施可能である。遮光膜10214を作製しない場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、遮光膜10214を作製する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。

10

【0370】

なお、本実施の形態の表示装置は、第2の基板10216にカラーフィルタ10215を作製しなくとも実施可能である。カラーフィルタ10215を作製しない場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。ただし、カラーフィルタ10215を作製しない場合でも、フィールドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ10215を作製する場合は、カラー表示ができる表示装置を得ることができる。

【0371】

なお、本実施の形態の表示装置は、第2の基板10216にスペーサ10217を作製せず、球状のスペーサを散布することでも実施可能である。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、スペーサ10217を作製する場合は、スペーサの位置がばらつかないため、2枚の基板間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。

20

【0372】

次に、第1の基板10201に施す加工については、図46で説明した方法を用いてもよい。ここで、第1の基板10201、第1の絶縁膜10202、第1の導電層10203、第2の絶縁膜10204、第1の半導体層10205、第2の半導体層10206、第2の導電層10207、第3の絶縁膜10208、第3の導電層10209、第1の配向膜10210が、それぞれ、図46における第1の基板10101、第1の絶縁膜10102、第1の導電層10103、第2の絶縁膜10104、第1の半導体層10105、第2の半導体層10106、第2の導電層10107、第3の絶縁膜10108、第3の導電層10109、第1の配向膜10110、と対応する。なお、図示はしないが、第1の基板側にも、配向制御用突起を設けてもよい。こうすることで、より確実に液晶分子の配向を制御することができる。また、第1の配向膜10210および第2の配向膜10212は、垂直配向膜でもよい。こうすることで、液晶分子10218を垂直に配向することができる。

30

【0373】

以上のように作製した第1の基板10201と、遮光膜10214、カラーフィルタ10215、第4の導電層10213、スペーサ10217、および第2の配向膜10212を作製した第2の基板10216を、シール材によって数 μm のギャップを持たせて貼り合わせ、2枚の基板間に液晶材料を注入することで、液晶パネルが作製できる。なお、図47に示すようなMVA方式の液晶パネルにおいては、第4の導電層10213は、第2の基板10216の全面に作製されていてもよい。また、第4の導電層10213に接して、配向制御用突起10219を作製してもよい。なお、配向制御用突起10219の形状に限定はないが、滑らかな曲面を持った形状であるのが好適である。こうすることで、近接する液晶分子10218の配向が極近いものとなるため、配向不良が低減する。また、第2の配向膜10212が、配向制御用突起10219によって段切れを起こしてしまうことによる、配向膜の不良も低減することができる。

40

50

【0374】

次に、図47に示す、MVA方式の液晶パネルの画素構造の特徴について説明する。図47の(A)に示した液晶分子10218は、長軸と短軸を持った細長い分子である。液晶分子10218の向きを示すため、図47の(A)においては、その長さによって表現している。すなわち、長く表現された液晶分子10218は、その長軸の向きが紙面に平行であり、短く表現された液晶分子10218ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図47の(A)に示した液晶分子10218は、その長軸の向きが配向膜の法線方向を向くように配向している。よって、配向制御用突起10219のある部分の液晶分子10218は、配向制御用突起10219を中心として放射状に配向する。この状態となることによって、視野角の大きい液晶表示装置を得ることができる。

10

【0375】

次に、図47の(B)を参照して、MVA方式の液晶表示装置に本実施の形態の表示装置を適用した場合の、画素のレイアウトの一例について説明する。本実施の形態の表示装置を適用したMVA方式の液晶表示装置の画素は、走査線10221と、映像信号線10222と、容量線10223と、TFT10224と、画素電極10225と、画素容量10226と、配向制御用突起10219と、を備えていてもよい。

【0376】

走査線10221は、TFT10224のゲート電極と電気的に接続されるため、第1の導電層10203で構成されているのが好適である。

20

【0377】

映像信号線10222は、TFT10224のソース電極またはドレイン電極と電気的に接続されるため、第2の導電層10207で構成されているのが好適である。また、走査線10221と映像信号線10222はマトリクス状に配置されるため、少なくとも、異なる層の導電層で形成されるのが好適である。

【0378】

容量線10223は、画素電極10225と平行に配置されることで、画素容量10226を形成するための配線であり、第1の導電層10203で構成されているのが好適である。なお、図47の(B)に示すように、容量線10223は、映像信号線10222に沿って、映像信号線10222を囲むように延設されていてもよい。こうすることで、映像信号線10222の電位変化に伴って、電位を保持すべき電極の電位が変化してしまう現象、いわゆるクロストークを低減することができる。なお、映像信号線10222との交差容量を低減させるため、図47の(B)に示すように、第1の半導体層10205を容量線10223と映像信号線10222の交差領域に設けてもよい。

30

【0379】

TFT10224は、映像信号線10222と画素電極10225を導通させるスイッチとして動作する。なお、図47の(B)に示すように、TFT10224のソース領域またはドレイン領域のどちらか一方を、ソース領域またはドレイン領域の他方を囲むように配置してもよい。こうすることで、小さい面積で大きなチャネル幅を得ることができ、スイッチング能力を大きくすることができる。なお、図47の(B)に示すように、TFT10224のゲート電極は、第1の半導体層10205を囲むように配置してもよい。

40

【0380】

画素電極10225は、TFT10224のソース電極またはドレイン電極の一方に電気的に接続される。画素電極10225は、映像信号線10222によって伝達された信号電圧を液晶素子に与えるための電極である。また、容量線10223を配置することで、画素容量10226を形成してもよい。こうすることで、画素電極10225は、映像信号線10222によって伝達された信号電圧を保持しやすくなる。なお、画素電極10225は、図47の(B)に示すように、矩形であってもよい。こうすることで、画素の開口率を大きくすることができるので、液晶表示装置の効率が向上する。また、画素電極10225を、透明性をもつ材料で作製した場合は、透過型の液晶表示装置を得ることがで

50

きる。透過型の液晶表示装置は、色の再現性が高く、高い画質を持った映像を表示することができる。また、画素電極10225を、反射性をもつ材料で作製した場合は、反射型の液晶表示装置を得ることができる。反射型の液晶表示装置は、屋外などの明るい環境下における視認性が高く、また、バックライトが不要なので、消費電力を非常に小さくすることができる。なお、画素電極10225を、透明性をもつ材料および反射性をもつ材料の両方を用いて作成した場合は、両者の利点を併せ持つ、半透過型の液晶表示装置を得ることができる。なお、画素電極10225を、反射性をもつ材料で作製した場合は、画素電極10225の表面に凹凸を持たせてもよい。あるいは、第3の絶縁膜10208の表面に凹凸を持たせることで、画素電極10225を凹凸にすることもできる。こうすることで、反射光が乱反射するので、反射光の強度分布の角度依存性が小さくなる利点がある。つまり、どの角度で見ても、一定の明るさを持った反射型の液晶表示装置を得ることができる。

10

【0381】

次に、図48を参照して、VA (Vertical Alignment) モードの液晶表示装置に、本実施の形態の表示装置を適用した場合の、別の例を説明する。図48は、VAモードの液晶表示装置の画素構造のうち、第4の導電層10313にパターン加工を施すことで、液晶分子が様々な向きを持つように制御し、視野角を大きくした、いわゆるPVA (Patterned Vertical Alignment) 方式に、本実施の形態の表示装置を適用した場合の、画素の断面図と上面図である。図48の(A)は、画素の断面図であり、図48の(B)は、画素の上面図である。また、図48の(A)に示す画素の断面図は、図48の(B)に示す画素の上面図における線分a-a'に対応している。図48に示す画素構造の液晶表示装置に本実施の形態の表示装置を適用することによって、視野角が大きく、応答速度が速く、コントラストの大きい液晶表示装置を得ることができる。

20

【0382】

図48の(A)を参照して、PVA方式の液晶表示装置の画素構造について説明する。液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネルは、加工を施した2枚の基板を、数 μm のギャップを持たせて貼り合わせ、2枚の基板間に液晶材料を注入することで作製される。図48の(A)において、2枚の基板は、第1の基板10301、および第2の基板10316である。第1の基板には、TF Tおよび画素電極を作製し、また、第2の基板には、遮光膜10314、カラーフィルタ10315、第4の導電層10313、スペーサ10317、および第2の配向膜10312を作製してもよい。

30

【0383】

なお、本実施の形態の表示装置は、第1の基板10301にTF Tを作製しなくとも実施可能である。TF Tを作製しない場合は、工程数が減少するため、製造コストを低減することができる。さらに、構造が簡単であるので、歩留まりを向上させることができる。一方、TF Tを作製する場合は、より大型の表示装置を得ることができる。

【0384】

なお、図48に示すTF Tは、非晶質半導体を用いたボトムゲート型のTF Tである。非結晶半導体を用いたTF Tを適応した液晶パネルは、大面積の基板を用いて、安価に作製できるという利点がある。しかし、本実施の形態の表示装置はこれに限定されるものではない。使用できるTF Tの構造は、ボトムゲート型のTF Tではチャネルエッチ型、チャネル保護型などがある。また、トップゲート型でもよい。さらに、非晶質半導体だけではなく、多結晶半導体も用いることができる。

40

【0385】

なお、本実施の形態の表示装置は、第2の基板10316に遮光膜10314を作製しなくとも実施可能である。遮光膜10314を作製しない場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、遮光膜10314を作製する場合は、黒表示時に光漏れの少ない

50

表示装置を得ることができる。

【0386】

なお、本実施の形態の表示装置は、第2の基板10316にカラーフィルタ10315を作製しなくとも実施可能である。カラーフィルタ10315を作製しない場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。ただし、カラーフィルタ10315を作製しない場合でも、フィールドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ10315を作製する場合は、カラー表示ができる表示装置を得ることができる。

【0387】

なお、本実施の形態の表示装置は、第2の基板10316にスペーサ10317を作製せず、球状のスペーサを散布することでも実施可能である。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、スペーサ10317を作製する場合は、スペーサの位置がばらつかないため、2枚の基板間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。

【0388】

次に、第1の基板10301に施す加工については、図46で説明した方法を用いてもよい。ここで、第1の基板10301、第1の絶縁膜10302、第1の導電層10303、第2の絶縁膜10304、第1の半導体層10305、第2の半導体層10306、第2の導電層10307、第3の絶縁膜10308、第3の導電層10309、第1の配向膜10310が、それぞれ、図46における第1の基板10101、第1の絶縁膜10102、第1の導電層10103、第2の絶縁膜10104、第1の半導体層10105、第2の半導体層10106、第2の導電層10107、第3の絶縁膜10108、第3の導電層10109、第1の配向膜10110、と対応する。なお、第1の基板10301側の第3の導電層10309に、電極切り欠き部を設けてもよい。こうすることで、より確実に液晶分子の配向を制御することができる。また、第1の配向膜10310および第2の配向膜10312は、垂直配向膜でもよい。こうすることで、液晶分子10318を垂直に配向することができる。

【0389】

以上のように作製した第1の基板10301と、遮光膜10314、カラーフィルタ10315、第4の導電層10313、スペーサ10317、および第2の配向膜10312を作製した第2の基板10316を、シール材によって数 μm のギャップを持たせて貼り合わせ、2枚の基板間に液晶材料を注入することで、液晶パネルが作製できる。なお、図48に示すようなPVA方式の液晶パネルにおいては、第4の導電層10313は、パターン加工を施して、電極切り欠き部10319を作製してもよい。なお、電極切り欠き部10319の形状に限定はないが、異なる向きを持った複数の矩形を組み合わせた形状であるのが好適である。こうすることで、配向の異なる複数の領域が形成できるので、視野角の大きな液晶表示装置を得ることができる。また、電極切り欠き部10319と第4の導電層10313の境界における第4の導電層10313の形状は、滑らかな曲線であることが好適である。こうすることで、近接する液晶分子10318の配向が極近いものとなるため、配向不良が低減する。また、第2の配向膜10312が、電極切り欠き部10319によって段切れを起こしてしまうことによる、配向膜の不良も低減することができる。

【0390】

次に、図48に示す、PVA方式の液晶パネルの画素構造の特徴について説明する。図48の(A)に示した液晶分子10318は、長軸と短軸を持った細長い分子である。液晶分子10318の向きを示すため、図48の(A)においては、その長さによって表現している。すなわち、長く表現された液晶分子10318は、その長軸の向きが紙面に平行であり、短く表現された液晶分子10318ほど、その長軸の向きが紙面の法線方向に近

10

20

30

40

50

くなっているとする。つまり、図48の(A)に示した液晶分子10318は、その長軸の向きが配向膜の法線方向を向くように配向している。よって、電極切り欠き部10319のある部分の液晶分子10318は、電極切り欠き部10319と第4の導電層10313の境界を中心として放射状に配向する。この状態となることによって、視野角の大きい液晶表示装置を得ることができる。

【0391】

次に、図48の(B)を参照して、PVA方式の液晶表示装置に本実施の形態の表示装置を適用した場合の、画素のレイアウトの一例について説明する。本実施の形態の表示装置を適用したPVA方式の液晶表示装置の画素は、走査線10321と、映像信号線10322と、容量線10323と、TFT10324と、画素電極10325と、画素容量10326と、電極切り欠き部10319と、を備えていてもよい。

10

【0392】

走査線10321は、TFT10324のゲート電極と電氣的に接続されるため、第1の導電層10303で構成されているのが好適である。

【0393】

映像信号線10322は、TFT10324のソース電極またはドレイン電極と電氣的に接続されるため、第2の導電層10307で構成されているのが好適である。また、走査線10321と映像信号線10322はマトリックス状に配置されるため、少なくとも、異なる層の導電層で形成されるのが好適である。

【0394】

容量線10323は、画素電極10325と平行に配置されることで、画素容量10326を形成するための配線であり、第1の導電層10303で構成されているのが好適である。なお、図48の(B)に示すように、容量線10323は、映像信号線10322に沿って、映像信号線10322を囲むように延設されていてもよい。こうすることで、映像信号線10322の電位変化に伴って、電位を保持すべき電極の電位が変化してしまう現象、いわゆるクロストークを低減することができる。なお、映像信号線10322との交差容量を低減させるため、図48の(B)に示すように、第1の半導体層10305を容量線10323と映像信号線10322の交差領域に設けてもよい。

20

【0395】

TFT10324は、映像信号線10322と画素電極10325を導通させるスイッチとして動作する。なお、図48の(B)に示すように、TFT10324のソース領域またはドレイン領域のどちらか一方を、ソース領域またはドレイン領域の他方を囲むように配置してもよい。こうすることで、小さい面積で大きなチャネル幅を得ることができ、スイッチング能力を大きくすることができる。なお、図48の(B)に示すように、TFT10324のゲート電極は、第1の半導体層10305を囲むように配置してもよい。

30

【0396】

画素電極10325は、TFT10324のソース電極またはドレイン電極の一方に電氣的に接続される。画素電極10325は、映像信号線10322によって伝達された信号電圧を液晶素子に与えるための電極である。また、容量線10323を配置することで、画素容量10326を形成してもよい。こうすることで、画素電極10325は、映像信号線10322によって伝達された信号電圧を保持しやすくなる。なお、画素電極10325は、図48の(B)に示すように、第4の導電層10313に設けた電極切り欠き部10319の形状に合わせて、電極切り欠き部10319のない部分に、画素電極10325を切り欠いた部分を形成するのが好適である。こうすることで、液晶分子10318の配向が異なる複数の領域を形成することができるので、視野角の大きな液晶表示装置を得ることができる。また、画素電極10325を、透明性をもつ材料で作製した場合は、透過型の液晶表示装置を得ることができる。透過型の液晶表示装置は、色の再現性が高く、高い画質を持った映像を表示することができる。また、画素電極10325を、反射性をもつ材料で作製した場合は、反射型の液晶表示装置を得ることができる。反射型の液晶表示装置は、屋外などの明るい環境下における視認性が高く、また、バックライトが不要

40

50

なので、消費電力を非常に小さくすることができる。なお、画素電極10325を、透明性をもつ材料および反射性をもつ材料の両方を用いて作成した場合は、両者の利点を併せ持つ、半透過型の液晶表示装置を得ることができる。なお、画素電極10325を、反射性をもつ材料で作製した場合は、画素電極10325の表面に凹凸を持たせてもよい。あるいは、第3の絶縁膜10308の表面に凹凸を持たせることで、画素電極10325を凹凸にすることもできる。こうすることで、反射光が乱反射するので、反射光の強度分布の角度依存性が小さくなる利点がある。つまり、どの角度で見ても、一定の明るさを持った反射型の液晶表示装置を得ることができる。

【0397】

次に、図49を参照して、横電界方式の液晶表示装置に、本実施の形態の表示装置を適用した場合を説明する。図49は、液晶分子の配向が基板に対して常に水平であるようにスイッチングを行なうために、横方向に電界をかける方式の液晶表示装置の画素構造のうち、画素電極10425と共通電極10423に櫛歯状のパターン加工を施すことで、横方向に電界をかける方式、いわゆるIPS(In-Plane-Switching)方式に、本実施の形態の表示装置を適用した場合の、画素の断面図と上面図である。図49の(A)は、画素の断面図であり、図49の(B)は、画素の上面図である。また、図49の(A)に示す画素の断面図は、図49の(B)に示す画素の上面図における線分a-a'に対応している。図49に示す画素構造の液晶表示装置に本実施の形態の表示装置を適用することによって、原理的に視野角が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。

【0398】

図49の(A)を参照して、IPS方式の液晶表示装置の画素構造について説明する。液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネルは、加工を施した2枚の基板を、数 μm のギャップを持たせて貼り合わせ、2枚の基板間に液晶材料を注入することで作製される。図49の(A)において、2枚の基板は、第1の基板10401、および第2の基板10416である。第1の基板には、TF Tおよび画素電極を作製し、また、第2の基板には、遮光膜10414、カラーフィルタ10415、スペーサ10417、および第2の配向膜10412を作製してもよい。

【0399】

なお、本実施の形態の表示装置は、第1の基板10401にTF Tを作製しなくとも実施可能である。TF Tを作製しない場合は、工程数が減少するため、製造コストを低減することができる。さらに、構造が簡単であるので、歩留まりを向上させることができる。一方、TF Tを作製する場合は、より大型の表示装置を得ることができる。

【0400】

なお、図49に示すTF Tは、非晶質半導体を用いたボトムゲート型のTF Tである。非結晶半導体を用いたTF Tを適応した液晶パネルは、大面積の基板を用いて、安価に作製できるという利点がある。しかし、本実施の形態の表示装置はこれに限定されるものではない。使用できるTF Tの構造は、ボトムゲート型のTF Tではチャネルエッチ型、チャネル保護型などがある。また、トップゲート型でもよい。さらに、非晶質半導体だけではなく、多結晶半導体も用いることができる。

【0401】

なお、本実施の形態の表示装置は、第2の基板10416に遮光膜10414を作製しなくとも実施可能である。遮光膜10414を作製しない場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、遮光膜10414を作製する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。

【0402】

なお、本実施の形態の表示装置は、第2の基板10416にカラーフィルタ10415を作製しなくとも実施可能である。カラーフィルタ10415を作製しない場合は、工程数が減少するため、製造コストを低減することができる。ただし、カラーフィルタ1041

5を作製しない場合でも、フィールドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、カラーフィルタ10415を作製する場合は、カラー表示ができる表示装置を得ることができる。

【0403】

なお、本実施の形態の表示装置は、第2の基板10416にスペーサ10417を作製せず、球状のスペーサを散布することでも実施可能である。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、スペーサ10417を作製する場合は、スペーサの位置がばらつかないため、2枚の基板間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。

10

【0404】

次に、第1の基板10401に施す加工については、図46で説明した方法を用いてもよい。ここで、第1の基板10401、第1の絶縁膜10402、第1の導電層10403、第2の絶縁膜10404、第1の半導体層10405、第2の半導体層10406、第2の導電層10407、第3の絶縁膜10408、第3の導電層10409、第1の配向膜10410が、それぞれ、図46における第1の基板10101、第1の絶縁膜10102、第1の導電層10103、第2の絶縁膜10104、第1の半導体層10105、第2の半導体層10106、第2の導電層10107、第3の絶縁膜10108、第3の導電層10109、第1の配向膜10110、と対応する。なお、第1の基板10401側の第3の導電層10409にパターン加工を施し、互いにかみ合った2つの櫛歯状の形状に形成してもよい。また、一方の櫛歯状の電極は、TFT10424のソース電極またはドレイン電極の一方と電気的に接続され、他方の櫛歯状の電極は、共通電極10423と電気的に接続されていてもよい。こうすることで、液晶分子10418に効果的に横方向の電界をかけることができる。

20

【0405】

以上のように作製した第1の基板10401と、遮光膜10414、カラーフィルタ10415、スペーサ10417、および第2の配向膜10412を作製した第2の基板10416を、シール材によって数 μm のギャップを持たせて貼り合わせ、2枚の基板間に液晶材料を注入することで、液晶パネルが作製できる。なお、図示しないが、第2の基板10416側に、導電層を形成してもよい。第2の基板10416側に導電層を形成することで、外部からの電磁波ノイズの影響を受けにくくすることができる。

30

【0406】

次に、図49に示す、IPS方式の液晶パネルの画素構造の特徴について説明する。図49の(A)に示した液晶分子10418は、長軸と短軸を持った細長い分子である。液晶分子10418の向きを示すため、図49の(A)においては、その長さによって表現している。すなわち、長く表現された液晶分子10418は、その長軸の向きが紙面に平行であり、短く表現された液晶分子10418ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図49の(A)に示した液晶分子10418は、その長軸の向きが常に基板と水平の方向を向くように配向している。図49の(A)においては、電界のない状態における配向を表しているが、液晶分子10418に電界がかかったときは、その長軸の向きが常に基板と水平の方向を保ったまま、水平面内で回転する。この状態となることによって、視野角の大きい液晶表示装置を得ることができる。

40

【0407】

次に、図49の(B)を参照して、IPS方式の液晶表示装置に本実施の形態の表示装置を適用した場合の、画素のレイアウトの一例について説明する。本実施の形態の表示装置を適用したIPS方式の液晶表示装置の画素は、走査線10421と、映像信号線10422と、共通電極10423と、TFT10424と、画素電極10425と、を備えていてもよい。

【0408】

50

走査線 10421 は、TFT10424 のゲート電極と電氣的に接続されるため、第 1 の導電層 10403 で構成されているのが好適である。

【0409】

映像信号線 10422 は、TFT10424 のソース電極またはドレイン電極と電氣的に接続されるため、第 2 の導電層 10407 で構成されているのが好適である。また、走査線 10421 と映像信号線 10422 はマトリックス状に配置されるため、少なくとも、異なる層の導電層で形成されるのが好適である。なお、図 49 の (B) に示すように、映像信号線 10422 は、画素電極 10425 および共通電極 10423 の形状に合わせるように、画素内で屈曲して形成されていてもよい。こうすることで、画素の開口率を大きくすることができるため、液晶表示装置の効率を向上させることができる。

10

【0410】

共通電極 10423 は、画素電極 10425 と平行に配置されることで、横方向の電界を発生させるための電極であり、第 1 の導電層 10403 および第 3 の導電層 10409 で構成されているのが好適である。なお、図 49 の (B) に示すように、共通電極 10423 は、映像信号線 10422 に沿って、映像信号線 10422 を囲むように延設されていてもよい。こうすることで、映像信号線 10422 の電位変化に伴って、電位を保持すべき電極の電位が変化してしまう現象、いわゆるクロストークを低減することができる。なお、映像信号線 10422 との交差容量を低減させるため、図 49 の (B) に示すように、第 1 の半導体層 10405 を共通電極 10423 と映像信号線 10422 の交差領域に設けてもよい。

20

【0411】

TFT10424 は、映像信号線 10422 と画素電極 10425 を導通させるスイッチとして動作する。なお、図 49 の (B) に示すように、TFT10424 のソース領域またはドレイン領域のどちらか一方を、ソース領域またはドレイン領域の他方を囲むように配置してもよい。こうすることで、小さい面積で大きなチャネル幅を得ることができ、スイッチング能力を大きくすることができる。なお、図 49 の (B) に示すように、TFT10424 のゲート電極は、第 1 の半導体層 10405 を囲むように配置してもよい。

【0412】

画素電極 10425 は、TFT10424 のソース電極またはドレイン電極の一方に電氣的に接続される。画素電極 10425 は、映像信号線 10422 によって伝達された信号電圧を液晶素子に与えるための電極である。また、共通電極 10423 を配置することで、画素容量を形成してもよい。こうすることで、画素電極 10425 は、映像信号線 10422 によって伝達された信号電圧を保持しやすくなる。なお、画素電極 10425 および橢歯状の共通電極 10423 は、図 49 の (B) に示すように、屈曲した橢歯状の形状として形成するのが好適である。こうすることで、液晶分子 10418 の配向が異なる複数の領域を形成することができるので、視野角の大きな液晶表示装置を得ることができる。また、画素電極 10425 および橢歯状の共通電極 10423 を、透明性をもつ材料で作製した場合は、透過型の液晶表示装置を得ることができる。透過型の液晶表示装置は、色の再現性が高く、高い画質を持った映像を表示することができる。さらに、透過型の液晶表示装置は、画素が高開口率となって、光効率を向上することができる。ただし、画素電極 10425 および橢歯状の共通電極 10423 を透明性をもたず、かつ、反射性をもたない材料で作製した場合でも、透過型の液晶表示装置を得ることができる。当該透過型の液晶表示装置は、横電界が存在する部分の液晶分子 10418 のみを光が透過するため、色の再現性が高く、高い画質を持った映像を表示することができる。また、画素電極 10425 および橢歯状の共通電極 10423 を、反射性をもつ材料で作製した場合は、半透過型の液晶表示装置を得ることができる。半透過型の液晶表示装置は、屋外などの明るい環境下における視認性が高く、消費電力を非常に小さくすることができる。さらに、半透過型の液晶表示装置は、色の再現性が高く、高い画質を持った映像を表示することができる。ただし、画素電極 10425 および橢歯状の共通電極 10423 を、透明性をもつ材料および反射性をもつ材料の両方を用いて作成した場合でもは半透過型の液晶表示装

30

40

50

置を得ることができる。なお、画素電極 10425 および櫛歯状の共通電極 10423 を、反射性をもつ材料で作製した場合は、画素電極 10425 および櫛歯状の共通電極 10423 の表面に凹凸を持たせてもよい。あるいは、第 3 の絶縁膜 10408 の表面に凹凸を持たせることで、画素電極 10425 および櫛歯状の共通電極 10423 を凹凸にすることもできる。こうすることで、反射光が乱反射するので、反射光の強度分布の角度依存性が小さくなる利点がある。つまり、どの角度で見ても、一定の明るさを持った反射型の液晶表示装置を得ることができる。

【0413】

なお、櫛歯状の画素電極 10425 と、櫛歯状の共通電極 10423 は、ともに第 3 の導電層 10409 で形成されたとしたが、本実施の形態の表示装置が適用できる画素構成は、これに限定されず、適宜選択することができる。たとえば、櫛歯状の画素電極 10425 と、櫛歯状の共通電極 10423 を、ともに第 2 の導電層 10407 で形成してもよいし、ともに第 1 の導電層 10403 で形成してもよいし、どちらか一方を第 3 の導電層 10409 で形成し、他方を第 2 の導電層 10407 で形成してもよいし、どちらか一方を第 3 の導電層 10409 で形成し、他方を第 1 の導電層 10407 で形成してもよいし、どちらか一方を第 2 の導電層 10409 で形成し、他方を第 1 の導電層 10407 で形成してもよい。

【0414】

次に、図 50 を参照して、別の横電界方式の液晶表示装置に、本実施の形態の表示装置を適用した場合を説明する。図 50 は、液晶分子の配向が基板に対して常に水平であるようにスイッチングを行なうために、横方向に電界をかける方式の液晶表示装置の別の画素構造を示す図である。より詳細には、画素電極 10525 と共通電極 10523 のうち、どちらか一方に櫛歯状のパターン加工を施し、他方は櫛歯状の形状に重なる領域に一樣に電極を形成することで、横方向に電界をかける方式、いわゆる FFS (Fringe Field Switching) 方式に、本実施の形態の表示装置を適用した場合の、画素の断面図と上面図である。図 50 の (A) は、画素の断面図であり、図 50 の (B) は、画素の上面図である。また、図 50 の (A) に示す画素の断面図は、図 50 の (B) に示す画素の上面図における線分 a-a' に対応している。図 50 に示す画素構造の液晶表示装置に本実施の形態の表示装置を適用することによって、原理的に視野角が大きく、応答速度の階調依存性の小さい液晶表示装置を得ることができる。

【0415】

図 50 の (A) を参照して、FFS 方式の液晶表示装置の画素構造について説明する。液晶表示装置は、液晶パネルと呼ばれる、画像を表示する基幹部分を有する。液晶パネルは、加工を施した 2 枚の基板を、数 μm のギャップを持たせて貼り合わせ、2 枚の基板間に液晶材料を注入することで作製される。図 50 の (A) において、2 枚の基板は、第 1 の基板 10501 および第 2 の基板 10516 である。第 1 の基板には、TFT および画素電極を作製し、第 2 の基板には、遮光膜 10514、カラーフィルタ 10515、スペーサ 10517、および第 2 の配向膜 10512 を作製してもよい。

【0416】

なお、本実施の形態の表示装置は、第 1 の基板 10501 に TFT を作製しなくとも実施可能である。TFT を作製しない場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、TFT を作製する場合は、より大型の表示装置を得ることができる。

【0417】

なお、図 50 に示す TFT は、非晶質半導体を用いたボトムゲート型の TFT である。非結晶半導体を用いた TFT を適応した液晶パネルは、大面積の基板を用いて、安価に作製できるという利点がある。しかし、本実施の形態の表示装置はこれに限定されるものではない。使用できる TFT の構造は、ボトムゲート型の TFT ではチャネルエッチ型、チャネル保護型などがある。また、トップゲート型でもよい。さらに、非晶質半導体だけではなく、多結晶半導体も用いることができる。

【0418】

なお、本実施の形態の表示装置は、第2の基板10516に遮光膜10514を作製しなくとも実施可能である。遮光膜10514を作製しない場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、遮光膜10514を作製する場合は、黒表示時に光漏れの少ない表示装置を得ることができる。

【0419】

なお、本実施の形態の表示装置は、第2の基板10516にカラーフィルタ10515を作製しなくとも実施可能である。カラーフィルタ10515を作製しない場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。ただし、カラーフィルタ10515を作製しない場合でも、フィールドシーケンシャル駆動によってカラー表示ができる表示装置を得ることができる。一方、カラーフィルタ10515を作製する場合は、カラー表示ができる表示装置を得ることができる。

10

【0420】

なお、本実施の形態の表示装置は、第2の基板10516にスペーサ10517を作製せず、球状のスペーサを散布することでも実施可能である。球状のスペーサを散布する場合は、工程数が減少するため、製造コストを低減することができる。また、構造が簡単であるので、歩留まりを向上させることができる。一方、スペーサ10517を作製本実施の形態の表示装置する場合は、スペーサの位置がばらつかないため、2枚の基板間の距離を一様にすることができ、表示ムラの少ない表示装置を得ることができる。

20

【0421】

次に、第1の基板10501に施す加工については、図46で説明した方法を用いてもよい。ここで、第1の基板10501、第1の絶縁膜10502、第1の導電層10503、第2の絶縁膜10504、第1の半導体層10505、第2の半導体層10506、第2の導電層10507、第3の絶縁膜10508、第3の導電層10509、第1の配向膜10510が、それぞれ、図46における第1の基板10101、第1の絶縁膜10102、第1の導電層10103、第2の絶縁膜10104、第1の半導体層10105、第2の半導体層10106、第2の導電層10107、第3の絶縁膜10108、第3の導電層10109、第1の配向膜10110、と対応する。

30

【0422】

ただし、図46と異なる点は、第1の基板10501側に、第4の絶縁膜10519および第4の導電層10513を形成してもよいという点である。より詳細には、第3の導電層10509にパターン加工を施したあと、第4の絶縁膜10519を成膜し、パターン加工を施してコンタクトホールを形成した後、第4の導電層10513を成膜し、同様にパターン加工を施した後、第1の配向膜10510を形成してもよい。なお、第4の絶縁膜10519および第4の導電層10513に使用できる材料および加工方法は、第3の絶縁膜10508および第3の導電層10509に用いるものと同様のものを用いることができる。また、一方の櫛歯状の電極は、TF T 10524のソース電極またはドレイン電極の一方と電氣的に接続され、他方の一様な電極は、共通電極10523と電氣的に接続されていてもよい。こうすることで、液晶分子10518に効果的に横方向の電界をかけることができる。

40

【0423】

以上のように作製した第1の基板10501と、遮光膜10514、カラーフィルタ10515、スペーサ10517、および第2の配向膜10512を作製した第2の基板10516を、シール材によって数 μm のギャップを持たせて貼り合わせ、2枚の基板間に液晶材料を注入することで、液晶パネルが作製できる。なお、図示しないが、第2の基板10516側に、導電層を形成してもよい。第2の基板10516側に導電層を形成することで、外部からの電磁波ノイズの影響を受けにくくすることができる。

【0424】

50

次に、図 50 に示す、F F S 方式の液晶パネルの画素構造の特徴について説明する。図 50 の (A) に示した液晶分子 10518 は、長軸と短軸を持った細長い分子である。液晶分子 10518 の向きを示すため、図 50 の (A) においては、その長さによって表現している。すなわち、長く表現された液晶分子 10518 は、その長軸の向きが紙面に平行であり、短く表現された液晶分子 10518 ほど、その長軸の向きが紙面の法線方向に近くなっているとする。つまり、図 50 の (A) に示した液晶分子 10518 は、その長軸の向きが常に基板と水平の方向を向くように配向している。図 50 の (A) においては、電界のない状態における配向を表しているが、液晶分子 10518 に電界がかかったときは、その長軸の向きが常に基板と水平の方向を保ったまま、水平面内で回転する。この状態となることによって、視野角の大きい液晶表示装置を得ることができる。

10

【0425】

次に、図 50 の (B) を参照して、F F S 方式の液晶表示装置に本実施の形態の表示装置を適用した場合の、画素のレイアウトの一例について説明する。本実施の形態の表示装置を適用した F F S 方式の液晶表示装置の画素は、走査線 10521 と、映像信号線 10522 と、共通電極 10523 と、T F T 10524 と、画素電極 10525 と、を備えていてもよい。

【0426】

走査線 10521 は、T F T 10524 のゲート電極と電氣的に接続されるため、第 1 の導電層 10503 で構成されているのが好適である。

【0427】

映像信号線 10522 は、T F T 10524 のソース電極またはドレイン電極と電氣的に接続されるため、第 2 の導電層 10507 で構成されているのが好適である。また、走査線 10521 と映像信号線 10522 はマトリックス状に配置されるため、少なくとも、異なる層の導電層で形成されるのが好適である。なお、図 50 の (B) に示すように、映像信号線 10522 は、画素電極 10525 の形状に合わせるように、画素内で屈曲して形成されていてもよい。こうすることで、画素の開口率を大きくすることができるため、液晶表示装置の効率を向上させることができる。

20

【0428】

共通電極 10523 は、第 1 の導電層 10503 および第 3 の導電層 10509 で構成されているのが好適である。なお、映像信号線 10522 との交差容量を低減させるため、図 50 の (B) に示すように、第 1 の半導体層 10505 を共通電極 10523 と映像信号線 10522 の交差領域に設けてもよい。

30

【0429】

T F T 10524 は、映像信号線 10522 と画素電極 10525 を導通させるスイッチとして動作する。なお、図 50 の (B) に示すように、T F T 10524 のソース領域またはドレイン領域のどちらか一方を、ソース領域またはドレイン領域の他方を囲むように配置してもよい。こうすることで、小さい面積で大きなチャネル幅を得ることができ、スイッチング能力を大きくすることができる。なお、図 50 の (B) に示すように、T F T 10524 のゲート電極は、第 1 の半導体層 10505 を囲むように配置してもよい。

【0430】

画素電極 10525 は、T F T 10524 のソース電極またはドレイン電極の一方に電氣的に接続される。画素電極 10525 は、映像信号線 10522 によって伝達された信号電圧を液晶素子に与えるための電極である。また、共通電極 10523 を配置することで、画素容量を形成してもよい。こうすることで、画素電極 10525 は、映像信号線 10522 によって伝達された信号電圧を保持しやすくなる。なお、画素電極 10525 は、図 50 の (B) に示すように、屈曲した楕円状の形状として形成するのが好適である。こうすることで、液晶分子 10518 の配向が異なる複数の領域を形成することができるので、視野角の大きな液晶表示装置を得ることができる。また、楕円状の画素電極 10525 および共通電極 10523 を、透明性をもつ材料で作製した場合は、透過型の液晶表示装置を得ることができる。ただし、楕円状の画素電極 10525 を反射性をもたない材料

40

50

で作製し、かつ、共通電極 10523 を透明性をもつ材料で作製した場合でも、透過型の液晶表示装置を得ることができる。透過型の液晶表示装置は、色の再現性が高く、高い画質を持った映像を表示することができる。また、櫛歯状の画素電極 10525 および共通電極 10523 を、反射性をもつ材料で作製した場合は、反射型の液晶表示装置を得ることができる。ただし、すくなくとも共通電極 10523 を反射性をもつ材料で作製すれば、反射型の液晶表示装置を得ることができる。反射型の液晶表示装置は、屋外などの明るい環境下における視認性が高く、また、バックライトが不要なので、消費電力を非常に小さくすることができる。なお、櫛歯状の画素電極 10525 および共通電極 10523 を、透明性をもつ材料および反射性をもつ材料の両方を用いて作成した場合は、両者の利点を併せ持つ、半透過型の液晶表示装置を得ることができる。ただし、櫛歯状の画素電極 10525 を反射性をもつ材料で作製し、画素電極 10525 を透過性を持つ材料で作製した場合でも、半透過型の液晶表示装置を得ることができる。なお、画素電極 10525 および櫛歯状の共通電極 10523 を、反射性をもつ材料で作製した場合は、櫛歯状の画素電極 10525 および共通電極 10523 の表面に凹凸を持たせてもよい。あるいは、第 3 の絶縁膜 10508 の表面に凹凸を持たせることで、櫛歯状の画素電極 10525 および共通電極 10523 を凹凸にすることもできる。こうすることで、反射光が乱反射するので、反射光の強度分布の角度依存性が小さくなる利点がある。つまり、どの角度で見ても、一定の明るさを持った反射型の液晶表示装置を得ることができる。

【0431】

なお、櫛歯状の画素電極 10525 は、第 4 の導電層 10513 で形成され、一様な共通電極 10523 は、第 3 の導電層 10509 で形成されたとしたが、本実施の形態の表示装置が適用できる画素構成は、これに限定されず、ある条件を満たしていれば、適宜選択することができる。より詳細には、第 1 の基板 10501 から見て、櫛歯状の電極が、一様な電極より液晶に近いほうに位置していればよい。なぜならば、横方向の電界は、櫛歯状の電極から見た場合、常に、一様な電極とは逆方向に発生するからである。つまり、液晶に横電界をかけるためには、櫛歯状の電極は、一様な電極よりも液晶よりに位置していなければならないからである。

【0432】

この条件を満たすには、たとえば、櫛歯状の電極を第 4 の導電層 10513 で形成し、一様な電極を第 3 の導電層 10509 で形成してもよいし、櫛歯状の電極を第 4 の導電層 10513 で形成し、一様な電極を第 2 の導電層 10507 で形成してもよいし、櫛歯状の電極を第 4 の導電層 10513 で形成し、一様な電極を第 1 の導電層 10503 で形成してもよいし、櫛歯状の電極を第 3 の導電層 10509 で形成し、一様な電極を第 2 の導電層 10507 で形成してもよいし、櫛歯状の電極を第 3 の導電層 10509 で形成し、一様な電極を第 1 の導電層 10503 で形成してもよいし、櫛歯状の電極を第 2 の導電層 10507 で形成し、一様な電極を第 1 の導電層 10503 で形成してもよい。なお、櫛歯状の電極は、TF T 10524 のソース領域またはドレイン領域の一方と電氣的に接続され、一様な電極は、共通電極 10523 と電氣的に接続されたとしたが、この接続は、逆でもよい。その場合は、一様な電極が画素ごとに独立して形成されていてもよい。

【0433】

続いて、本実施形態の液晶表示装置に適応しうる各種液晶モードについて、説明する。

【0434】

まず図 51 (A1) (A2) には TN モードの液晶表示装置の模式図を示す。

【0435】

上記実施の形態と同様に、互いに対向するように配置された第 1 の基板 10601 及び第 2 の基板 10602 に、液晶層 10600 が挟持されている。そして、第 1 の基板 10601 側には、第 1 の偏光子を含む層 10603 が積層され、第 2 の基板 10602 側には、第 2 の偏光子を含む層 10604 が配置されている。なお、第 1 の偏光子を含む層 10603 と、第 2 の偏光子を含む層 10604 とは、クロスニコルになるように配置されている。

【0436】

なお、図示しないが、バックライト等は、第2の偏光子を含む層の外側に配置される。第1の基板10601、及び第2の基板10602上には、それぞれ第1の電極10605、第2の電極10606が設けられている。そして、バックライトと反対側、つまり視認側の電極である第1の電極10605は、少なくとも透光性を有するように形成する。

【0437】

図51(A1)(A2)のような構成を有する液晶表示装置において、ノーマリホワイトモードの場合、第1の電極10605及び第2の電極10606に電圧が印加（縦電界方式と呼ぶ）されると、図51(A1)に示すように黒色表示が行われる。このとき液晶分子は縦に並んだ状態となる。すると、バックライトからの光は、基板を通過することができず黒色表示となる。

10

【0438】

そして、図51(A2)に示すように、第1の電極10605及び第2の電極10606の間に電圧が印加されていないときは白色表示となる。このとき、液晶分子は横に並び、平面内で回転している状態となる。その結果、バックライトからの光は、クロスニコルになるように配置された一対の偏光子を含む層（第1の偏光子を含む層10603、及び第2の偏光子を含む層10604）を通過することができ、所定の映像表示が行われる。

【0439】

図51(A1)(A2)のような構成を有する液晶表示装置は、カラーフィルタを設けることによって、フルカラー表示を行うことができる。カラーフィルタは、第1の基板10601側、又は第2の基板10602側のいずれかに設けることができる。ただし、図51(A1)(A2)のような構成を有する液晶表示装置は、カラーフィルタを設けなくてもバックライトからの光が経時的に変化すれば、フィールドシーケンシャル駆動によってフルカラー表示を行うことができる。

20

【0440】

TNモードに使用される液晶材料は、公知のものを使用すればよい。

【0441】

図51(B1)にはVAモードの液晶表示装置の模式図を示す。VAモードは、無電界の時に液晶分子が基板に垂直となるように配向されているモードである。

【0442】

図51(A1)(A2)と同様に、第1の基板10601、及び第2の基板10602上には、それぞれ第1の電極10605、第2の電極10606が設けられている。そして、バックライトと反対側、つまり視認側の電極である第1の電極10605は、少なくとも透光性を有するように形成する。そして、第1の基板10601側には、第1の偏光子を含む層10603が積層され、第2の基板10602側には、第2の偏光子を含む層10604が配置されている。なお、第1の偏光子を含む層10603と、第2の偏光子を含む層10604とは、クロスニコルになるように配置されている。

30

【0443】

図51(A1)(A2)のような構成を有する液晶表示装置において、第1の電極10605、及び第2の電極10606に電圧が印加される（縦電界方式）と、図51(B1)に示すように白色表示が行われるオン状態となる。このとき液晶分子は横に並んだ状態となる。すると、バックライトからの光は、クロスニコルになるように配置された一対の偏光子を含む層（第1の偏光子を含む層10603、及び第2の偏光子を含む層10604）を通過することができ、所定の映像表示が行われる。このとき、カラーフィルタを設けることにより、フルカラー表示を行うことができる。カラーフィルタは、第1の基板10601側、又は第2の基板10602側のいずれかに設けることができる。

40

【0444】

そして、図51(B2)に示すように、第1の電極10605及び第2の電極10606の間に電圧が印加されていないときは黒色表示、つまりオフ状態とする。このとき、液晶分子は縦に並んだ状態となる。その結果、バックライトからの光は基板を通過することが

50

できず、黒色表示となる。

【0445】

オフ状態では、液晶分子が基板に対して垂直に立ち上がって、黒表示となり、オン状態では液晶分子が基板に対して水平に倒れて白表示となる。オフ状態では液晶分子が立ち上がっているため、偏光されたバックライトからの光は、液晶分子の複屈折の影響を受けることなくセル内を通過し、対向基板側の偏光子を含む層で遮断することができる。

【0446】

ここで、液晶の配向が分割されたMVAモードに、本実施の形態の表示装置の積層された偏光子を含む層を適用する例を図51(C1)(C2)に示す。MVAモードは、それぞれの部分の視野角依存性を互いに補償する方法である。図51(C1)に示すように、MVAモードでは、第1の電極10605、及び第2の電極10606上に配向制御用に断面が三角の突起物10607、及び10608が設けられている。第1の電極10605、及び第2の電極10606に電圧が印加される(縦電界方式)と、図51(C1)に示すように白色表示が行われるオン状態となる。このとき液晶分子は突起物10607、及び10608に対して倒れて並んだ状態となる。すると、バックライトからの光は、クロスニコルになるように配置された一对の偏光子を含む層(第1の偏光子を含む層10603、及び第2の偏光子を含む層10604)を通過することができ、所定の映像表示が行われる。なお、図51(C1)(C2)のような構成を有する液晶表示装置は、カラーフィルタを設けることによって、フルカラー表示を行うことができる。カラーフィルタは、第1の基板10601側、又は第2の基板10602側のいずれかに設けることができる。もちろん、図51(C1)(C2)のような構成を有する液晶表示装置は、カラーフィルタを設けなくても、フィールドシーケンシャル駆動によってフルカラー表示を行うことができる。

【0447】

そして、図51(C2)に示すように、第1の電極10605、及び第2の電極10606の間に電圧が印加されていないときは黒色表示、つまりオフ状態とする。このとき、液晶分子は縦に並んだ状態となる。その結果、バックライトからの光は基板を通過することができず、黒色表示となる。

【0448】

MVAモードの他の例を上面図、及び断面図を図54に示す。図54(A)のように、第2の電極10606a、10606b、10606cは、くの字型のように屈曲したパターンに形成されていてもよい。また、液晶層10600に近接して、絶縁層10901および10902が形成されている。なお、絶縁層10901および10902は、配向膜であってもよい。図54(B)で示すように第1の電極10605に近接して、突起物10607が第2の電極10606a、10606b、10606cと対応して形成されていてもよい。突起物10607を第2の電極10606a、10606b、10606cと対応して形成することによって、第2の電極10606a、10606b、10606cの開口部が、突起物のように機能し、液晶分子を効果的に配向させることができる。なお、第1の電極10605と突起物10607が形成される順番は、図54(B)と逆であってもよい。

【0449】

図52(A1)(A2)にはOCBモードの液晶表示装置の模式図を示す。OCBモードは、液晶層内で液晶分子の配列が光学的に補償状態を形成しており、これはベンド配向と呼ばれる。

【0450】

図51と同様に、第1の基板10601、及び第2の基板10602上には、それぞれ第1の電極10605、第2の電極10606が設けられている。また、図示しないが、バックライト等は第2の偏光子を含む層10604の外側に配置される。そして、バックライトと反対側、つまり視認側の電極である第1の電極10605は、少なくとも透光性を有するように形成する。そして、第1の基板10601側には、第1の偏光子を含む層1

10

20

30

40

50

0603が積層され、第2の基板10602側には、第2の偏光子を含む層10604が配置されている。なお、第1の偏光子を含む層10603と、第2の偏光子を含む層10604とは、クロスニコルになるように配置されている。

【0451】

図52(A1)(A2)のような構成を有する液晶表示装置において、第1の電極10605、及び第2の電極10606に一定のオン電圧が印加される(縦電界方式)と、図52(A1)に示すように黒色表示が行われる。このとき液晶分子は縦に並んだ状態となる。すると、バックライトからの光は、基板を通過することができず、黒色表示となる。

【0452】

そして、図52(A2)に示すように、第1の電極10605、及び第2の電極10606の間に一定のオフ電圧が印加されるときは白色表示となる。このとき、液晶分子はベンド配向の状態となる。その結果、バックライトからの光は、クロスニコルになるように配置された一対の偏光子を含む層(第1の偏光子を含む層10603、及び第2の偏光子を含む層10604)を通過することができ、所定の映像表示が行われる。なお、図52(A1)(A2)のような構成を有する液晶表示装置は、カラーフィルタを設けることによって、フルカラー表示を行うことができる。カラーフィルタは、第1の基板10601側、又は第2の基板10602側のいずれかに設けることができる。もちろん、図52(A1)(A2)のような構成を有する液晶表示装置は、カラーフィルタを設けなくても、フィールドシーケンシャル駆動によってフルカラー表示を行うことができる。

【0453】

図52(A1)(A2)のようなOCBモードでは、液晶層内で液晶分子の配列が光学的に補償できるため視野角依存が少なく、さらに、一対の積層された偏光子を含む層によりコントラスト比を高めることができる。

【0454】

図52(B1)(B2)には、FLCモード及びAFLCモードの液晶の模式図を示す。

【0455】

図51と同様に、第1の基板10601、及び第2の基板10602上には、それぞれ第1の電極10605、第2の電極10606が設けられている。そして、バックライトと反対側、つまり視認側の電極である第1の電極10605は、少なくとも透光性を有するように形成する。そして第1の基板10601側には、第1の偏光子を含む層10603が積層され、第2の基板10602側には、第2の偏光子を含む層10604が配置されている。なお、第1の偏光子を含む層10603と、第2の偏光子を含む層10604とは、クロスニコルになるように配置されている。

【0456】

図52(B1)(B2)のような構成を有する液晶表示装置において、第1の電極10605及び第2の電極10606に電圧が印加(縦電界方式と呼ぶ)されると、図52(B1)に示すように、白色表示となる。このときの液晶分子はラビング方向からずれた方向で横に並んでいる状態となる。よって、バックライトからの光は、クロスニコルになるように配置された一対の偏光子を含む層(第1の偏光子を含む層10603、及び第2の偏光子を含む層10604)を通過することができ、所定の映像表示が行われる。

【0457】

そして、図52(B2)に示すように、第1の電極10605、及び第2の電極10606の間に電圧が印加されていないときは、黒色表示が行われる。このときの液晶分子はラビング方向に沿って横に並んだ状態となる。すると、バックライトからの光は、基板を通過することができず黒色表示となる。

【0458】

なお、図52(B1)(B2)のような構成を有する液晶表示装置は、カラーフィルタを設けることによって、フルカラー表示を行うことができる。カラーフィルタは、第1の基板10601側、又は第2の基板10602側のいずれかに設けることができる。もちろん、図52(B1)(B2)のような構成を有する液晶表示装置は、カラーフィルタを設

けなくとも、フィールドシーケンシャル駆動によってフルカラー表示を行うことができる。

【0459】

F L Cモード及びA F L Cモードに使用される液晶材料は、公知のものを使用すればよい。

【0460】

図53(A1)(A2)にはIPSモードの液晶表示装置の模式図を示す。IPSモードは、液晶分子を基板に対して常に平面内で回転させるモードであり、電極は一方の基板側のみに設けた横電界方式をとる。

【0461】

IPSモードは一方の基板に設けられた対となる電極により液晶を制御することの特徴とする。そのため、第2の基板10602上に対となる電極10801、10802が設けられている。対となる電極10801、10802は、それぞれ遮光性を有していてもよい。そして、第1の基板10601側には、第1の偏光子を含む層10603が積層され、第2の基板10602側には、第2の偏光子を含む層10604が配置されている。なお、第1の偏光子を含む層10603と、第2の偏光子を含む層10604とは、クロスニコルになるように配置されていてもよい。

【0462】

図53(A1)(A2)のような構成を有する液晶表示装置において、対となる電極10801、10802に電圧が印加されると、図53(A1)に示すように液晶分子はラビング方向からずれた電気力線に沿って配向し白色表示が行われるオン状態となる。すると、バックライトからの光は、クロスニコルになるように配置された一対の偏光子を含む層(第1の偏光子を含む層10603、及び第2の偏光子を含む層10604)を通過することができ、所定の映像表示が行われる。

【0463】

なお、図53(A1)(A2)のような構成を有する液晶表示装置は、カラーフィルタを設けることにより、フルカラー表示を行うことができる。カラーフィルタは、第1の基板10601側、又は第2の基板10602側のいずれかに設けることができる。もちろん、図53(A1)(A2)のような構成を有する液晶表示装置は、カラーフィルタを設けなくとも、フィールドシーケンシャル駆動によってフルカラー表示を行うことができる。

【0464】

そして、図53(A2)に示すように、一対の電極10604、10602の間に電圧が印加されていないとき黒表示、つまりオフ状態とする。このとき、液晶分子は、ラビング方向に沿って横に並んだ状態となる。その結果、バックライトからの光は基板を通過することができず、黒色表示となる。

【0465】

IPSモードで用いることできる対となる電極10801、10802の例を図55に示す。図55(A)乃至(D)においては、電極10801は電極10801a、電極10801b、電極10801cおよび電極10801dと対応する。また、電極10802は電極10802a、電極10802b、電極10802cおよび電極10802dと対応する。図55(A)では電極10801a、及び電極10802aはうねりを有する波形状であり、図55(B)では電極10801b、及び電極10802bは同心円状の開口部を有する形状であり、図55(C)では電極10801c、及び電極10802cは櫛状であり一部重なっている形状であり、図55(D)では電極10801d、及び電極10802dは櫛状であり電極同士がかみ合うような形状である。

【0466】

IPSモードのほかにF F Sモードも用いることができる。IPSモードは、対となる電極が同一の絶縁膜上に形成されているのに対し、F F Sモードは、図53(B1)、(B2)に示すように、対となる電極10803、10804が、それぞれ異なる層の絶縁膜上に形成されていてもよい。

10

20

30

40

50

【0467】

図53(B1)、(B2)に示すような構成を有する液晶表示装置において、対となる電極10803、10804に電圧が印加されると、図53(B1)に示すように白色表示が行われるオン状態となる。すると、バックライトからの光は、クロスニコルになるように配置された一对の偏光子を含む層(第1の偏光子を含む層10603、及び第2の偏光子を含む層10604)を通過することができ、所定の映像表示が行われる。

【0468】

なお、図53(B1)、(B2)のような構成を有する液晶表示装置は、カラーフィルタを設けることにより、フルカラー表示を行うことができる。カラーフィルタは、第1の基板10601側、又は第2の基板10602側のいずれかに設けることができる。もちろん、図53(B1)、(B2)のような構成を有する液晶表示装置は、カラーフィルタを設けなくても、フィールドシーケンシャル駆動によってフルカラー表示を行うことができる。

10

【0469】

そして、図53(B2)に示すように、対となる電極10803、10804の間に電圧が印加されていないとき黒表示、つまりオフ状態とする。このとき、液晶分子は、横に並び、且つ平面内で回転した状態となる。その結果、バックライトからの光は基板を通過することができず、黒色表示となる。

【0470】

FFSモードで用いることできる対となる電極10803、10804の例を図56に示す。図56(A)乃至(D)においては、電極10803は電極10803a、電極10803b、電極10803cおよび電極10803dと対応する。また、電極10804は電極10804a、電極10804b、電極10804cおよび電極10804dと対応する。図56(A)では電極10803aは屈曲したくの字形状であり、電極10804aは画素領域内ではパターン形成されていなくてもよい。図56(B)では電極10803bは同心円状の形状であり、電極10804bは画素領域内ではパターン形成されていなくてもよい。図56(C)では電極10803cは櫛場状で電極同士がかみ合うような形状であり、電極10804cは画素領域内ではパターン形成されていなくてもよい。図56(D)では電極10803dは櫛場状の形状であり、電極10804dは画素領域内ではパターン形成されていなくてもよい。

20

30

【0471】

なお、電極10803(10803a、10803b、10803c、10803d)および電極10804(10804a、10804b、10804c、10804d)は、透光性を有していてもよい。透光性を有することで、開口率の大きい透過型の表示装置を得ることができる。

【0472】

なお、電極10803(10803a、10803b、10803c、10803d)および電極10804(10804a、10804b、10804c、10804d)は、遮光性または反射性を有していてもよい。遮光性または反射性を有することで、バックライトが不要で消費電力の小さい反射型の表示装置を得ることができる。

40

【0473】

なお、電極10803(10803a、10803b、10803c、10803d)および電極10804(10804a、10804b、10804c、10804d)は、透光性を有する領域と、遮光性または反射性を有する領域と、双方の領域を有していてもよい。双方の領域を有することで、屋内のような暗い環境下では表示品質の高い透過型の表示を行い、屋外のような明るい環境下ではバックライトが不要で消費電力の小さい反射型の表示を行う、半透過型の表示装置を得ることができる。

【0474】

IPSモード及びFFSモードに使用される液晶材料は、公知のものを使用すればよい。

【0475】

50

なお、本実施の形態の液晶表示装置に適応しうる液晶モードとして、上述した液晶モードの他に、ASM (Axially Symmetric aligned Micro-cell) モード、PDL C (Polymer Dispersed Liquid Crystal) モードなどがある。

【0476】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

10

【0477】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

【0478】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

20

【0479】

（実施の形態9）

本実施形態においては、表示装置の表示パネル構成、および周辺構成について説明する。特に、液晶表示装置の表示パネル（液晶パネルとも記す）構成、および周辺構成について説明する。

【0480】

まず、液晶パネルの簡単な構成について、図57（A）を参照して説明する。また、図57（A）は、液晶パネルの上面図である。

【0481】

30

図57（A）に示す液晶パネルは、基板20100上に、画素部20101、走査線側入力端子20103及び信号線側入力端子20104が形成されている。走査線側入力端子20103から走査線が行方向に延在して基板20100上に形成され、信号線入力端子20104から信号線が列方向に延在して基板20100上に形成されている。また、画素部20101には、画素20102が走査線と、信号線とが交差するところで、マトリクス上に配置されている。また、画素20102には、スイッチング素子と画素電極層とが配置されている。

【0482】

図57（A）の液晶パネルに示すように、走査線側入力端子20103は、基板20100の行方向の両側に形成されている。信号線入力端子20103は、基板20100の列方向のうち一方に形成されている。また、一方の走査線側入力端子20103から延在する走査線と、他方の走査線側入力端子20103から延在する走査線とは、交互に形成されている。

40

【0483】

また、画素部20101の画素20102それぞれでは、スイッチング素子の第1端子が信号線に接続され、第2端子が画素電極層に接続されることによって、個々の画素20102を外部から入力する信号によって独立して制御することができる。なお、スイッチング素子のオン・オフは走査線に供給されている信号によって制御されている。

【0484】

なお、走査線側入力端子20103を基板20100の行方向のうち両方に配置すること

50

で、画素 20102 を高密度に配置することができる。また、信号線側入力端子 20103 を基板 20100 の列方向のうち一方に配置することで、液晶パネルの狭額縁化、又は画素 20101 の領域の拡大を図ることができる。

【0485】

なお、基板 20100 には、すでに述べたように、単結晶基板、SOI 基板、ガラス基板、石英基板、プラスチック基板、紙基板、セロファン基板、石材基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。

【0486】

なお、スイッチング素子には、すでに述べたように、トランジスタ、ダイオード（例えば、PN ダイオード、PIN ダイオード、ショットキーダイオード、ダイオード接続のトランジスタなど）、サイリスタ、それらを組み合わせた論理回路などを用いることができる。

10

【0487】

なお、スイッチング素子として、TFT を用いた場合、TFT のゲートが走査線に接続され、第 1 端子が信号線に接続され、第 2 端子が画素電極層に接続されることにより、個々の画素 20102 を外部から入力する信号によって独立して制御することができる。

【0488】

なお、走査線側入力端子 20103 を基板 20100 の行方向のうち一方に配置してもよい。走査線側入力端子 20103 を基板 20100 の行方向のうち一方に配置することで、液晶パネルの狭額縁化、画素 20101 の領域の拡大を図ることができる。

20

【0489】

なお、一方の走査線側入力端子 20103 から延在する走査線と、他方の走査線側入力端子 20103 から延在する走査線とは、共通にしてもよい。

【0490】

なお、信号線側入力端子 20103 を基板 20100 の列方向のうち両方に配置してもよい。信号線側入力端子 20103 を基板 20100 の列方向のうち両方に配置することで、画素 20102 を高密度に配置できる。

【0491】

なお、画素 20102 には、さらに容量素子を形成してもよい。画素 20102 に容量素子を設ける場合、基板 20100 上に、容量線を形成してもよい。基板 20100 上に容量線を形成する場合、容量素子の第 1 電極が容量線に接続され、第 2 端子が画素電極層に接続されるようにする。また、基板 20100 上に容量線を形成しない場合、容量素子の第 1 電極がこの容量素子が配置されている画素 20102 とは別の走査線に接続され、第 2 端子が画素電極層に接続されているようにする。

30

【0492】

ここで、図 57 (A) に示した液晶パネルは、走査線及び信号線に供給する信号を外付けの駆動回路によって制御する構成を示しているが、図 58 (A) に示すように、COG (Chip on Glass) 方式によりドライバ IC 20201 を基板 20100 上に実装してもよい。また、別の構成として、図 58 (B) に示すように、TAB (Tape Automated Bonding) 方式によりドライバ IC 20201 を FPC (Flexible Printed Circuit) 20200 上に実装してもよい。また、図 58 において、ドライバ IC 20201 は、FPC 20200 と接続されている。

40

【0493】

なお、ドライバ IC 20201 は単結晶半導体基板上に形成されたものでもよいし、ガラス基板上に TFT で回路を形成したものでもよい。

【0494】

なお、図 57 (A) に示した液晶パネルは、図 57 (B) に示すように、走査線駆動回路 20105 を基板 20100 上に形成してもよい。また、図 57 (C) に示すように、走査線駆動回路 20105 及び信号線駆動回路 20106 を基板 20100 上に形成しても

50

よい。

【0495】

なお、走査線駆動回路20105及び走査線駆動回路20106は、多数のNチャネル型及び多数のPチャネル型のトランジスタから構成されている。ただし、多数のNチャネル型のトランジスタのみで構成されていてもよいし、多数のPチャネル型のトランジスタのみで構成されていてもよい。

【0496】

続いて、画素20102の詳細について、図59及び図60の回路図を参照して説明する。

【0497】

図59(A)の画素20102は、トランジスタ20301、液晶素子20302及び容量素子20303を有している。トランジスタ20301のゲートが配線20305に接続され、第1端子が配線20304に接続されている。液晶素子20302の第1電極が対向電極20307に接続され、第2電極がトランジスタ20301の第2端子に接続されている。容量素子20303の第1電極が配線20306に接続され、第2電極がトランジスタ20301の第2端子に接続されている。

【0498】

なお、配線20304は信号線であり、配線20305は走査線であり、配線20306は容量線である。また、トランジスタ20301は、スイッチングトランジスタであり、Pチャネル型トランジスタでもNチャネル型トランジスタでもよい。また、液晶素子20307は、動作モードとしてTN(Twisted Nematic)モード、IPS(In-Plane-Switching)モード、FFS(Fringe Field Switching)モード、MVA(Multi-domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)などを用いることができる。

【0499】

配線20304及び配線20305には、それぞれビデオ信号、走査信号が入力されている。ビデオ信号はアナログの電圧信号であり、走査信号はHレベル又はLレベルのデジタルの電圧信号である。ただし、ビデオ信号は電流信号でもよいし、デジタル信号でもよい。また、走査信号のHレベル及びLレベルは、トランジスタ20301のオン・オフを制御できる電位であればよい。

【0500】

容量線20306には、一定の電源電圧が供給されている。ただし、パルス状の信号が供給されていてもよい。

【0501】

図59(A)の画素20102の動作について説明する。まず、配線20305がHレベルになると、トランジスタ20301がオンし、ビデオ信号が配線20304からオンしたトランジスタ20301を介して液晶素子20302の第2電極及び容量素子20303の第2電極に供給される。そして、容量素子20303は配線203076の電位とビデオ信号の電位との電位差を保持する。

【0502】

次に、配線20305がLレベルになると、トランジスタ20301がオフし、配線20304と、液晶素子20302の第2電極及び容量素子20303の第2電極とは、電氣的に遮断される。しかし、容量素子20303が配線203076の電位とビデオ信号の電位との電位差を保持しているため、容量素子20302の第2電極の電位はビデオ信号と同様な電位を維持することができる。

【0503】

こうして、図59(A)の画素20102は、液晶素子20302の第2電極の電位をビデオ信号と同電位に維持でき、液晶素子20302をビデオ信号に応じた透過率に維持できる。

【0504】

なお、図示はしないが、液晶素子20302がビデオ信号を保持できるだけの容量成分を有していれば、容量素子20303は必ずしも必要ではない。

【0505】

なお、図59(B)のように、液晶素子20302の第1電極は、配線20306と接続されていてもよい。例えば、液晶素子20302の液晶モードがFFSモードのときに、液晶素子20302は図59(B)の構成を用いる。

10

【0506】

なお、図60のように、容量素子20303の第1電極は前行の配線20305aに接続されていてもよい。なお、配線20305aをn行目(nは正の整数)の走査線としたとき、配線20305bはn+1行目の走査線である。同様に、トランジスタ20301a、画素20102a、容量素子20303aをn行目の素子としたとき、トランジスタ20301b、画素20102b、容量素子20303bはn+1行目の素子である。このように、容量素子20303bの第1電極が前列の配線20305aに接続されることで、配線を少なくすることができる。よって、図60の画素20102aおよび20102bは、開口率を大きくすることができる。

20

【0507】

次に、図57及び図58を参照して説明した液晶パネルの構成よりも、詳細な液晶パネルの構成について、図61を参照して説明する。具体的には、TF基板と、対向基板と、対向基板とTF基板との間に挟持された液晶層とを有する液晶パネルの構成について説明する。また、図61(A)は、液晶パネルの上面図である。図61(B)は、図61(A)の線C-Dにおける断面図である。なお、図61(B)は、基板20100上に、半導体膜として結晶性半導体膜(ポリシリコン膜)を用いた場合のトップゲート型のトランジスタを形成した場合の断面図である。

【0508】

図61(A)に示す液晶パネルは、基板20100上に、画素部20101、走査線駆動回路20105a、走査線駆動回路20105b及び信号線駆動回路20106が形成されている。画素部20101、走査線駆動回路20105a、走査線駆動回路20105b及び信号線駆動回路20106は、シール材20516によって、基板20100と対向基板20515との間に封止されている。また、TAB方式によって、FPC20518及びICチップ20530が基板20100上に配置されている。

30

【0509】

図61(A)の線C-Dにおける断面構造について、図61(B)を参照して説明する。基板20100上に、画素部20101と、その周辺駆動回路部(走査線回路20105a及び走査線回路20105b及び信号線駆動回路20106)が形成されているが、ここでは、駆動回路領域20525(走査線駆動回路20105a及び走査線駆動回路20105b)と、画素領域20526(画素部20101)とが示されている。

40

【0510】

まず、基板20100上に、下地膜として、絶縁膜20501が成膜されている。絶縁膜20501としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiO_xN_y)等の絶縁膜の単層、或いはこれらの膜の少なくとも2つの膜を有する積層構造を用いてもよい。

【0511】

なお、半導体と接する部分では、酸化シリコン膜を用いる方がよい。その結果、下地膜における電子のトラップやトランジスタ特性のヒステリシスを抑えることが出来る。また、下地膜として、窒素を多く含む膜を少なくとも1つ配置することが望ましい。それにより

50

、ガラスからの不純物を低減することが出来る。

【0512】

次に、絶縁膜20501上に、フォトリソグラフィ法、インクジェット法又は印刷法などにより、半導体膜20502が形成されている。

【0513】

次に、絶縁膜20501上及び半導体膜20502上に、ゲート絶縁膜として、絶縁膜20503が形成されている。

【0514】

なお、絶縁膜20503としては、熱酸化膜、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの単層または積層構造を用いることができる。半導体膜20503と接する絶縁膜20503は酸化珪素膜が好ましい。それは、酸化珪素膜にすると半導体膜20503との界面におけるトラップ準位が少なくなるからである。また、ゲート電極をMoで形成するときは、ゲート電極と接するゲート絶縁膜は窒化シリコン膜が好ましい。それは、窒化シリコン膜はMoを酸化させないからである。ここでは絶縁膜20503として、プラズマCVD法により厚さ115nmの酸化窒化シリコン膜（組成比Si=32%、O=59%、N=7%、H=2%）を形成する。

【0515】

次に、絶縁膜20503上に、ゲート電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜20504が形成されている。

【0516】

なお、導電膜20504としては、Ti、Mo、Ta、Cr、W、Al、Nd、Cu、Ag、Au、Pt、Nb、Si、Zn、Fe、Ba、Geなどや、これら元素の合金等がある。もしくは、これら元素またはこれら元素の合金の積層により構成してもよい。ここではMoによりゲート電極を形成する。Moは、エッチングしやすく、熱に強いので好適である。

【0517】

なお、半導体膜20502には、導電膜20504又はレジストをマスクとして半導体膜20502に不純物元素がドーピングされており、チャンネル形成領域と、ソース領域及びドレイン領域となる不純物領域とが形成されている。

【0518】

なお、不純物領域は、不純物濃度を制御して高濃度領域と低濃度領域とを形成されている。

【0519】

なお、トランジスタ20521の導電膜20504は、デュアルゲート構造としている。トランジスタ20531は、デュアルゲート構造にすることで、トランジスタ20531のオフ電流を小さくすることができる。なお、デュアルゲート構造とは、2つのゲート電極を有している構造である。ただし、トランジスタのチャンネル領域上に、複数のゲート電極を有していてもよい。

【0520】

次に、絶縁膜20503上及び導電膜20504上に、層間膜として、絶縁膜20505が形成されている。

【0521】

なお、絶縁膜20505としては、有機材料又は無機材料、若しくはそれらの積層構造を用いることができる。例えば酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイヤモンドライクカーボン(DLC)、ポリシラザン、窒素含有炭素(CN)、PSG(リンガラス)、BPSG(リンボロンガラス)、アルミナ、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロ

10

20

30

40

50

ブテン、シロキサン樹脂などを用いることができる。なお、シロキサン樹脂とは、 Si-O-Si 結合を含む樹脂に相当する。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

【0522】

なお、絶縁膜20503及び絶縁膜20505には、コンタクトホールが選択的に形成されている。例えば、コンタクトホールは、各トランジスタの不純物領域の上面に形成されている。

【0523】

次に、絶縁膜20505上に、ドレイン電極、ソース電極及び配線として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜20506が形成されている。

【0524】

なお、導電膜20506としては、材料としては Ti 、 Mo 、 Ta 、 Cr 、 W 、 Al 、 Nd 、 Cu 、 Ag 、 Au 、 Pt 、 Nb 、 Si 、 Zn 、 Fe 、 Ba 、 Ge などや、これら元素の合金等がある。もしくは、これら元素またはこれら元素の合金の積層構造を用いることができる。

【0525】

なお、絶縁膜20503及び絶縁膜20504のコンタクトホールが形成されている部分では、導電膜20506とトランジスタの半導体膜20502の不純物領域とが接続されている。

【0526】

次に、絶縁膜20505及び絶縁膜20505上に形成された導電膜20506上に、平坦化膜として、絶縁膜20507が形成されている。

【0527】

なお、絶縁膜20507としては、平坦性や被覆性がよいことが望ましいため、有機材料を用いて形成されることが多い。なお、絶縁膜20507としては多層構造になっていてもよく、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコン)の上に有機材料が形成されていてもよい。

【0528】

なお、絶縁膜20507には、コンタクトホールが選択的に形成されている。例えば、コンタクトホールは、トランジスタ20521のドレイン電極の上面に形成されている。

【0529】

次に、絶縁膜20507上に、画素電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜20508が形成されている。

【0530】

なお、導電膜20508としては、光を透過する透明電極及び光を反射する反射電極を用いることができる。

【0531】

透明電極の場合は、例えば、酸化インジウムに酸化スズを混ぜたインジウムスズ酸化物(ITO)膜、インジウムスズ酸化物(ITO)に酸化珪素を混ぜたインジウムスズ珪素酸化物(ITSO)膜、酸化インジウムに酸化亜鉛を混ぜたインジウム亜鉛酸化物(IZO)膜、酸化亜鉛膜、または酸化スズ膜などを用いることができる。なお、 IZO とは、 ITO に2~20wt%の酸化亜鉛(ZnO)を混合させたターゲットを用いてスパッタリングにより形成される透明導電材料であるが、これに限定されない。

【0532】

反射電極の場合は、例えば、 Ti 、 Mo 、 Ta 、 Cr 、 W 、 Al 、 Nd 、 Cu 、 Ag 、 Au 、 Pt 、 Nb 、 Si 、 Zn 、 Fe 、 Ba 、 Ge などやそれらの合金などを用いることができる。また、 Ti 、 Mo 、 Ta 、 Cr 、 W と Al を積層させた2層構造、 Al を Ti 、

10

20

30

40

50

Mo、Ta、Cr、Wなどの金属で挟んだ3層積層構造としてもよい。

【0533】

次に、絶縁膜20507上及び絶縁膜20507上に形成された導電膜20508上に、配向膜として、絶縁膜20509が形成されている。

【0534】

次に、画素部20101の周辺部、若しくは画素部20101の周辺部とその周辺駆動回路部の周辺部に、インクジェット法などにより、シール材20516が形成される。

【0535】

次に、絶縁膜20514、絶縁膜20513、導電膜20512及び絶縁膜20511などが形成された基板20515と、基板20100とがスペーサ20531を介して貼り合わされており、その隙間に、液晶層20510が配置されている。

10

【0536】

なお、基板20115は、対向基板として機能してもよい。また、絶縁膜20514は、ブラックマトリックス（遮光膜）として機能してもよい。また、絶縁膜20513は、カラーフィルタとして機能してもよい。また、スペーサ20531は、数 μm の粒子を散布して設ける方法でもよいし、基板全面に樹脂膜を形成した後に、樹脂膜をエッチング加工して形成する方法でもよい。また、導電膜20512は、対向電極として機能してもよい。導電膜20512としては、導電膜20508と同様なものを用いることができる。また、絶縁膜20511は、配向膜として機能してもよい。

【0537】

20

なお、絶縁膜20513及び絶縁膜20514と導電膜20512との間には、平坦化膜として絶縁膜20532を形成してもよい。ただし、図61では、絶縁膜20532を図示していない。

【0538】

なお、液晶層20510としては公知の液晶を自由に用いることができる。例えば、液晶20510として強誘電性の液晶を用いてもよいし、反強誘電性の液晶を用いてもよい。また、液晶の駆動方式は、TN（Twisted Nematic）モード、IPS（In-Plane-Switching）モード、FFS（Fringe Field Switching）モード、MVA（Multi-domain Vertical Alignment）モード、PVA（Patterned Vertical Alignment）、ASM（Axially Symmetric aligned Micro-cell）モード、OCB（Optical Compensated Birefringence）モード、FLC（Ferroelectric Liquid Crystal）モード、AFLC（AntiFerroelectric Liquid Crystal）等を自由に用いることができる。

30

【0539】

次に、画素部20101と、その周辺駆動回路部と電氣的に接続されている導電膜20531上に、異方性導電体層20517を介して、FPC20200が配置されている。また、FPC20200上に、異方性導電体層20517を介して、ICチップが配置されている。つまり、FPC20200、導電膜20531及びICチップ20530は、電氣的に接続されている。

40

【0540】

なお、導電膜20531は、FPC20200から入力される信号及び電位を、画素や周辺回路に伝達する機能を有している。導電膜20531としては、導電膜20506と同様なものを用いてもよいし、導電膜20504と同様なものを用いてもよいし、半導体膜20502の不純物領域と同様なものを用いてもよいし、これらを少なくとも2層以上組み合わせたものを用いてもよい。

【0541】

なお、ICチップ20530は、機能回路（メモリやバッファ）を形成することで、基板面積を有効利用することができる。

50

【0542】

図61(A)、(B)の液晶パネルは、走査線駆動回路20105a、走査線駆動回路20105b及び信号線駆動回路20106を基板20100上に形成した場合の構成について説明したが、図62(A)の液晶パネルに示すように、信号線駆動回路20106に相当する駆動回路をドライバIC20601に形成して、COG方式などで液晶パネルに実装した構成としてもよい。信号線駆動回路20106をドライバIC20601に形成することで、省電力化を図ることができる。また、ドライバIC20601はシリコンウエハ等の半導体チップとすることで、図62(A)の液晶パネルはより高速、且つ低消費電力化を図ることができる。

【0543】

同様に、図62(B)の液晶パネルに示すように、走査線駆動回路20105a、走査線駆動回路20105b及び信号線駆動回路20106に相当する駆動回路を、それぞれドライバIC20602a、ドライバIC20602b及びドライバIC20601に形成して、COG方式などで液晶パネルに実装した構成としてもよい。また、走査線駆動回路20105a、走査線駆動回路20105b及び信号線駆動回路20106に相当する駆動回路を、それぞれドライバIC20602a、ドライバIC20602b及びドライバIC20601に形成することで、低コスト化が図れる。

【0544】

なお、トランジスタ20521はデュアルゲート構造としたが、図63の画素部20526に示すように、トランジスタ20521はシングルゲート構造としてもよい。ただし、図63は、画素部20526のみを示している。

【0545】

次に、基板20100上にボトムゲート型トランジスタを形成した場合の断面図について、図64を参照して説明する。ただし、図64は、画素領域20526のみを示している。

【0546】

まず、基板20100上に、下地膜として、絶縁膜20501が成膜されている。次に、絶縁膜20501上に、ゲート電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜20504が形成されている。なお、トランジスタ20521の導電膜20504は、デュアルゲート構造としている。なぜなら、すでに述べたように、トランジスタ20521はデュアルゲート構造にすることで、トランジスタ20521のオフ電流を小さくできる。次に、絶縁膜20501上及び導電膜20504上に、ゲート絶縁膜として、絶縁膜20503が形成されている。次に、絶縁膜20503上に、フォトリソグラフィ法、インクジェット法又は印刷法などにより、半導体膜20502が形成されている。なお、半導体膜20502には、レジストをマスクとして半導体膜20502に不純物元素がドーピングされており、チャネル形成領域と、ソース領域及びドレイン領域となる不純物領域とが形成されている。なお、不純物領域は、不純物濃度を制御して高濃度領域と低濃度領域とを形成されていてもよい。次に、絶縁膜20503上及び半導体層20502上に、層間膜として、絶縁膜20505が形成されている。なお、絶縁膜20505には、コンタクトホールが選択的に形成されている。例えば、コンタクトホールは、各トランジスタの不純物領域の上面に形成されている。次に、絶縁膜20505上に、ドレイン電極、ソース電極及び配線として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜20506が形成されている。なお、絶縁膜20505のコンタクトホールが形成されている部分では、導電膜20506とトランジスタの半導体膜20502の不純物領域とが接続されている。次に、絶縁膜20505上及び導電膜20506上に、平坦化膜として、絶縁膜20507が形成されている。なお、絶縁膜20507には、コンタクトホールが選択的に形成されている。例えば、コンタクトホールは、トランジスタ20521のドレイン電極の上面に形成されている。次に、絶縁膜20507上に、画素電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜20508が形成されている。次に、絶縁膜20507上及び導電

10

20

30

40

50

膜 20508 上に、配向膜として、絶縁膜 20509 が形成されている。次に、絶縁膜 20514、絶縁膜 20513、導電膜 20512 及び絶縁膜 20511 などが形成された基板 20515 と、基板 20100 との隙間に、液晶層 20510 が配置されている。

【0547】

なお、図 64 では、トランジスタ 20521 をデュアルゲート構造とした。ただし、図 65 の画素部 20526 に示すように、トランジスタ 20521 はシングルゲート構造としてもよい。

【0548】

次に、基板 20100 上に、ダブルゲート型のトランジスタを形成した場合の断面図について、図 66 を参照して説明する。ただし、図 66 は、画素領域 20526 のみを示している。

10

【0549】

なお、ダブルゲート型のトランジスタとは、半導体膜の上下にゲート電極が、それぞれ配置されている構造のことをいう。また、ダブルゲート型のトランジスタは、トップゲート型トランジスタ及びボトムゲート型トランジスタに比べて、同様のサイズ及び同様の印加電圧であれば流れる電流が 2 倍になる。つまり、ダブルゲート型のトランジスタは、小さいトランジスタサイズでより多くの電流を流すことができる。

【0550】

まず、基板 20100 上に、下地膜として、絶縁膜 20501 が成膜されている。次に、絶縁膜 20501 上に、第 1 のゲート電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20504a が形成されている。なお、導電膜 20504a は、導電膜 20504 と同様な材料及び構造のものをを用いることができる。次に、絶縁膜 20501 上及び導電膜 20504a 上に、第 1 のゲート絶縁膜として、絶縁膜 20503a が形成されている。なお、絶縁膜 20503a は、絶縁膜 20503 と同様な材料及び構造のものをを用いることができる。次に、絶縁膜 20503a 上に、フォトリソグラフィ法、インクジェット法又は印刷法などにより、半導体膜 20502 が形成されている。次に、絶縁膜 20503a 上及び半導体膜 20502 上に、第 2 のゲート絶縁膜として、絶縁膜 20503b が形成されている。なお、導電膜 20503b は、導電膜 20503 と同様な材料及び構造のものをを用いることができる。次に、絶縁膜 20504b 上に、第 2 のゲート電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20504b が形成されている。なお、導電膜 20504b は、導電膜 20504 と同様な材料及び構造のものをを用いることができる。なお、半導体膜 20502 には、導電膜 20504b 又はレジストをマスクとして半導体膜 20502 に不純物元素がドーピングされており、チャンネル形成領域と、ソース領域及びドレイン領域となる不純物領域とが形成されている。なお、不純物領域は、不純物濃度を制御して高濃度領域と低濃度領域とを形成されていてもよい。なお、半導体膜 20502 には、絶縁膜 20503b 及び導電膜 20504b が形成される前に、レジストをマスクとして半導体膜 20502 に不純物元素がドーピングされ、チャンネル形成領域と、ソース領域及びドレイン領域となる不純物領域とが形成されていてもよい。次に、絶縁膜 20503b 上及び導電膜 20504b 上に、層間膜として、絶縁膜 20505 が形成されている。なお、絶縁膜 20503b 及び絶縁膜 20505 には、コンタクトホールが選択的に形成されている。例えば、コンタクトホールは、各トランジスタの不純物領域の上面に形成されている。次に、絶縁膜 20505 上に、ドレイン電極、ソース電極及び配線として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20506 が形成されている。なお、絶縁膜 20503 及び絶縁膜 20504 のコンタクトホールが形成されている部分では、導電膜 20506 とトランジスタの半導体膜 20502 の不純物領域とが接続されている。次に、絶縁膜 20505 上及び導電膜 20506 上に、平坦化膜として、絶縁膜 20507 が形成されている。なお、絶縁膜 20507 には、コンタクトホールが選択的に形成されている。例えば、コンタクトホールは、トランジスタ 20521 のドレイン電極の上面に形成されている。次に、絶縁膜 20507 上に、画素電極として、フォトリソグラフィ

20

30

40

50

ィ法、インクジェット法又は印刷法などにより、導電膜 20508 が形成されている。次に、絶縁膜 20507 上及び導電膜 20508 上に、配向膜として、絶縁膜 20509 が形成されている。次に、絶縁膜 20514、絶縁膜 20513、導電膜 20512 及び絶縁膜 20511 などが形成された基板 20515 と、基板 20100 との隙間に、液晶層 20510 が配置されている。

【0551】

なお、図 61 及び図 63～図 66 では、絶縁膜 20505 上及び絶縁膜 20505 上に形成された導電膜 20506 上に、平坦膜として、絶縁膜 20507 が形成されている場合の断面図について説明した。ただし、絶縁膜 20507 は、図 67 に示すように、必ずしも必要ではない。

10

【0552】

なお、図 67 に示す断面図は、トップゲート型のトランジスタの場合について示しているが、ボトムゲート型のトランジスタ及びダブルゲート型のトランジスタの場合についても同様である。

【0553】

次に、基板 20100 上に、半導体膜として非結晶半導体膜（アモルファスシリコン膜）を用いたトランジスタを形成した場合の断面図について、図 68 を参照して説明する。図 68 に示す断面図は、逆スタガ型のチャネルエッチ構造のトランジスタの断面図である。

【0554】

まず、基板 20100 上に、下地膜として、絶縁膜 20501 が成膜されている。次に、絶縁膜 20501 上に、ゲート電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20504 が形成されている。次に、絶縁膜 20501 及び導電膜 20504 上に、ゲート絶縁膜として、絶縁膜 20503 が形成されている。次に、絶縁膜 20503 上に、フォトリソグラフィ法、インクジェット法又は印刷法などにより、半導体膜 20502 が形成されている。なお、半導体膜 20502 は第 1 の半導体膜及び第 2 の半導体膜を有しており、第 1 の半導体膜の上に第 2 の半導体膜が形成されている。また、第 1 の半導体膜及び第 2 の半導体膜は連続して成膜され、同時にフォトリソグラフィ法によってパターンニングされてもよい。また、第 2 の半導体膜は不純物元素を含んでいる。次に、絶縁膜 20503 上及び半導体膜 20502 上に、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20506 が形成されている。なお、半導体膜 20502 は、導電膜 20506 をマスクとしてエッチングをすることによって、チャネル形成領域と、ソース領域及びドレイン領域となる不純物領域とが形成されている。つまり、チャネル領域では、不純物元素を含む第 2 の半導体膜が除去される。ただし、半導体膜 20502 は、導電膜 20506 をエッチングするためのレジストをマスクにして、エッチングされてもよい。次に、絶縁膜 20503 上、半導体膜 20502 上及び導電膜 20506 上に、平坦化膜として、絶縁膜 20507 が形成されている。なお、絶縁膜 20507 には、コンタクトホールが選択的に形成されている。例えば、コンタクトホールは、トランジスタ 20521 のドレイン電極の上面に形成されている。次に、絶縁膜 20507 上に、画素電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20508 が形成されている。次に、絶縁膜 20507 上及び導電膜 20508 上に、配向膜として、絶縁膜 20509 が形成されている。次に、絶縁膜 20514、絶縁膜 20513、導電膜 20512 及び絶縁膜 20511 などが形成された基板 20515 と、基板 20100 との隙間に、液晶層 20510 が配置されている。

20

30

40

【0555】

なお、チャネルエッチ構造のトランジスタについて説明したが、図 69 に示すように、半導体膜 20502 上に絶縁膜 21301 を設けてもよい。絶縁膜 21301 は、第 1 の半導体膜と第 2 の半導体膜との間に形成される。また、半導体膜 20502 は、導電膜 20506 を形成するときに、同時にエッチングされる。

【0556】

なお、図 68 のトランジスタ 20521 をチャネルエッチ構造と呼び、図 69 のトランジ

50

スタ 20521 をチャンネル保護構造と呼ぶ。

【0557】

次に、基板 20100 上に、半導体膜として非結晶半導体膜を用いたトップゲート型のトランジスタを形成した場合の断面図について、図 70 を参照して説明する。

【0558】

まず、基板 20100 上に、下地膜として、絶縁膜 20501 が成膜されている。次に、絶縁膜 20501 上に、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20506 が形成されている。次に、導電膜 20506 上に、フォトリソグラフィ法、インクジェット法又は印刷法などにより、半導体膜 20502a が形成されている。なお、半導体膜 20502a は、半導体膜 20502 と同様な材料及び構造のものを用いることができる。また、半導体膜 20502a は、不純物元素を含んでいる。次に、絶縁膜 20501 上及び半導体膜 20502a 上に、フォトリソグラフィ法、インクジェット法又は印刷法などにより、半導体膜 20502b が形成されている。なお、半導体膜 20502b は、半導体膜 20502 と同様な材料及び構造のものを用いることができる。次に、絶縁膜 20501 上、半導体膜 20502b 上及び導電膜 20506 上に、ゲート絶縁膜として、絶縁膜 20503 が形成されている。次に、絶縁膜 20503 上に、ゲート電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20504 が形成されている。次に、絶縁膜 20503 上及び絶縁膜 20503 上に形成された導電膜 20504 上に、平坦化膜として、絶縁膜 20507 が形成されている。なお、絶縁膜 20507 には、コンタクトホールが選択的に形成されている。例えば、コンタクトホールは、トランジスタ 20521 のドレイン電極の上面に形成されている。次に、絶縁膜 20507 上に、画素電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20508 が形成されている。次に、絶縁膜 20507 上及び導電膜 20508 上に、配向膜として、絶縁膜 20509 が形成されている。次に、絶縁膜 20514、絶縁膜 20513、導電膜 20512 及び絶縁膜 20511 などが形成された基板 20515 と、基板 20100 との隙間に、液晶層 20510 が配置されている。

【0559】

なお、図 69 及び図 70 では、絶縁膜 20505 上及び絶縁膜 20505 上に形成された導電膜 20506 上に、平坦膜として、絶縁膜 20507 が形成されている場合の断面図について説明した。ただし、絶縁膜 20507 は、図 71 に示すように、必ずしも必要ではない。

【0560】

なお、図 71 に示す断面図は、逆スタガ型のチャンネルエッチ構造のトランジスタの場合について示しているが、逆スタガ型のチャンネル保護構造のトランジスタの場合についても同様である。また、図 71 では、逆スタガ型のトランジスタの場合について示しているが、トップゲート型トランジスタとしてもよい。トップゲート型トランジスタのトランジスタの場合の断面図を図 72 及び図 73 に示す。

【0561】

なお、図 72 に示す断面図の場合、絶縁膜 20501 上及び導電膜 20506 上に、画素電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20508 が形成されている。また、導電膜 20508 は、導電膜 20506 を形成してから絶縁膜 20503 を形成するまでに、形成される。

【0562】

なお、図 73 に示す断面図の場合、絶縁膜 20501 上に、画素電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20508 が形成されている。また、導電膜 20508 は、絶縁膜 20501 の形成後、形成される。

【0563】

次に、半透過型の液晶パネルの断面図について、図 74 を参照して説明する。

【0564】

なお、図 7 4 の断面図は、トランジスタが半導体膜として多結晶半導体を用いた場合の液晶パネルの断面図である。ただし、トランジスタはボトムゲート型でもよいし、ダブルゲート型でもよい。また、トランジスタのゲート電極は、シングルゲート構造でもよいし、デュアルゲート構造でもよい。

【0565】

なお、図 7 4 は、導電膜 20506 が形成されるまでは、図 6 3 と同様である。したがって、導電膜 20506 が形成された後の工程及び構造について説明する。

【0566】

まず、絶縁膜 20505 及び絶縁膜 20505 上に形成された導電膜 20506 上に、液晶層 20510 の厚さ（いわゆるセルギャップ）を薄くするための膜として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、絶縁膜 21801 が形成されている。なお、絶縁膜 21801 としては、平坦性や被覆性がよいことが望ましいため、有機材料を用いて形成されることが多い。なお、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコン）の上に、有機材料が形成され、多層構造になっていてもよい。なお、絶縁膜 21801 には、コンタクトホールが選択的に形成されている。例えば、コンタクトホールは、トランジスタ 20521 のドレイン電極の上面に形成されている。次に、絶縁膜 20505 上及び絶縁膜 20507 上に、第 1 の画素電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20508a が形成されている。なお、導電膜 20508a としては、導電膜 20508 と同様な光を透過する透明電極を用いることができる。次に、導電膜 20508a 上に、第 2 の画素電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜 20508b が形成されている。なお、導電膜 20508b としては、導電膜 20508 と同様な光を反射する反射電極を用いることができる。なお、導電膜 20508b が形成される領域を反射領域という。また、導電膜 20508a が形成されている領域のうち、導電膜 20508a 上に導電膜 20508b が形成されていない領域を透過領域という。次に、絶縁膜 21801 上、導電膜 20508a 及び導電膜 20508b 上に、配向膜として、絶縁膜 20509 が形成されている。次に、絶縁膜 20514、絶縁膜 20513、導電膜 20512 及び絶縁膜 20511 などが形成された基板 20515 と、基板 20100 との隙間に、液晶層 20510 が配置されている。

【0567】

なお、図 7 4 では、導電膜 20508a が形成された後に導電膜 20508b が形成されているが、図 7 5 に示すように、導電膜 20508b が形成された後に導電膜 20508a が形成されていてもよい。

【0568】

なお、図 7 4 及び図 7 5 では、液晶層 20510（セルギャップ）を調整するための絶縁膜が導電膜 20508a の下及び導電膜 20508b の下に、形成されている。しかし、図 7 6 のように絶縁膜 22001 が基板 20515 側に形成されていてもよい。絶縁膜 22001 は、絶縁膜 21801 と同様に、液晶層 20510（セルギャップ）を調整するための絶縁膜である。

【0569】

なお、図 7 6 では、平坦化膜として絶縁膜 20507 が形成されている場合について説明したが、図 7 7 に示すように、絶縁膜 20507 が形成されていなくてもよい。図 7 7 の場合は、反射画素電極として導電膜 20506 を用いることができる。もちろん、反射画素電極として、別の導電膜が形成されていてもよい。

【0570】

なお、絶縁膜 22001 は、導電膜 20512 と絶縁膜 20511 との間に形成されていてもよいし、絶縁膜 20511 と液晶層 20510 との間に形成されていてもよい。

【0571】

次に、半透過型の液晶パネルにおいて、トランジスタの半導体膜として多結晶半導体を用いられている場合の液晶パネルの断面図を図 7 8 に示す。

【0572】

なお、図78の断面図は、逆スタガ型のチャンネルエッチ構造を用いたトランジスタを有する液晶パネルの断面図である。ただし、トランジスタは、トップゲート型でもよいし、逆スタガ型のチャンネル保護構造を用いてもよい。

【0573】

なお、図78は、導電膜20506が形成されるまでは、図78と同様である。したがって、導電膜20506が形成された後の工程及び構造について説明する。

【0574】

まず、半導体膜20502上、絶縁膜20503及び導電膜20506上に、液晶層20510の厚さ（いわゆるセルギャップ）を薄くするための層として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、絶縁膜22201が形成されている。なお、絶縁膜22201としては、平坦性や被覆性がよいことが望ましいため、有機材料を用いて形成されることが多い。なお、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコン）の上に、有機材料が形成され、多層構造になっていてもよい。なお、絶縁膜22201には、コンタクトホールが選択的に形成されている。例えば、コンタクトホールは、トランジスタ20521のドレイン電極の上面に形成されている。次に、絶縁膜20503上及び絶縁膜22201上に、第1の画素電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜20508aが形成されている。次に、導電膜20508a上に、第2の画素電極として、フォトリソグラフィ法、インクジェット法又は印刷法などにより、導電膜20508bが形成されている。なお、導電膜20508bが形成される領域を反射領域という。また、導電膜20508aが形成されている領域のうち、導電膜20508a上に導電膜20508bが形成されていない領域を透過領域という。次に、絶縁膜22201上、導電膜20508a及び導電膜20508b上に、配向膜として、絶縁膜20509が形成されている。次に、絶縁膜20514、絶縁膜20513、導電膜20512及び絶縁膜20511などが形成された基板20515と、基板20100との隙間に、液晶層20510が配置されている。

【0575】

なお、図78では、導電膜20508aが形成された後に導電膜20508bが形成されているが、図79に示すように、導電膜20508bが形成された後に導電膜20508aが形成されていてもよい。

【0576】

なお、図78及び図79では、液晶層20510（セルギャップ）を調整するための絶縁膜が導電膜20508aの下及び導電膜20508bの下に、形成されている。しかし、図80のように絶縁膜22001が基板20515側に形成されていてもよい。絶縁膜22001は、絶縁膜22201と同様に、液晶層20510（セルギャップ）を調整するための絶縁膜である。

【0577】

なお、図79及び図80では、平坦化膜として絶縁膜20507が形成されている場合について説明したが、図81に示すように、絶縁膜20507が形成されていなくてもよい。図81の場合は、反射画素電極として導電膜20506を用いることができる。もちろん、反射画素電極として、別の導電膜が形成されていてもよい。

【0578】

なお、図61及び図63～図81では、液晶層20510に電圧を印加する一対の電極（導電膜20508及び導電膜20512）を異なる基板上に形成した例を示した。しかし、導電膜20512が基板20100上に設けられていてもよい。こうして、液晶の駆動方式として、IPS（In-Plane-Switching）モードを用いることができる。また、液晶層20510によっては、2つの配向膜（絶縁膜20509及び絶縁膜20511）の一方又は両方が無い構造としてもよい。

【0579】

なお、図61及び図63～図81において、反射画素電極として、導電膜20508（導

10

20

30

40

50

電膜 20508b) が形成されているが、導電膜 20508 の形状は凹凸となっていることが望ましい。なぜなら、反射画素電極は、外光を反射させて、表示を行うためのものである。反射電極に入ってきた外光を効率的に活用し、表示輝度を高めるために、反射電極で乱反射させることができるからである。なお、導電膜 20508 の下の膜（絶縁膜 20505、絶縁膜 20507、絶縁膜 21801 又は絶縁膜 22201 など）の形状を凹凸にすることで、導電膜 20508 の形状が凹凸になる。

【0580】

続いて、図 61～図 81 で説明した液晶パネルを有する液晶表示装置について、図 82 を参照して説明する。

【0581】

まず、図 82 に示した液晶表示装置には、バックライトユニット 22601、液晶パネル 22607、第 1 の偏光子を含む層 22608、第 2 の偏光子を含む層 22609 が設けられている。

【0582】

なお、液晶パネル 22607 は、本実施形態で説明したものと同様なものとすることができる。また、本実施形態の液晶パネルは、各画素にスイッチング素子が設けられたアクティブ型の構造について説明してきたが、図 82 の液晶パネルはパッシブ型の構造でもよい。

【0583】

バックライトユニット 22601 の構造について説明する。バックライトユニット 22601 は、拡散板 22602、導光板 22603、反射板 22604、ランプリフレクタ 22605、光源 22606 を有するように構成されている。光源 22606 としては冷陰極管、熱陰極管、発光ダイオード、無機 EL 又は有機 EL などが用いられ、光源 22606 は必要に応じて発光する機能を有する。ランプリフレクタ 22605 は、光源 22606 からの蛍光を効率よく導光板 22603 に導く機能を有する。導光板 22603 は、蛍光を全反射させて、全面に光を導く機能を有する。拡散板 22602 は、明度のムラを低減する機能を有する。反射板 22604 は、導光板 22603 から下方方向（液晶パネル 22607 と反対方向）に漏れた光を反射して再利用する機能を有する。

【0584】

なお、拡散板 22602 と第 2 の偏光子を含む層 22609 との間に、プリズムシートを配置することで、本実施形態の液晶表示装置は液晶パネルの画面の明るさを向上させることができる。

【0585】

バックライトユニット 22601 には、光源 22606 の輝度を調整するための制御回路が接続されている。制御回路からの信号供給によって、光源 22606 の輝度を調整することができる。

【0586】

液晶パネル 22607 とバックライトユニット 22601 との間には第 2 の偏光子を含む層 22609 が設けれ、バックライトユニット 22601 とは反対方向の液晶パネル 22607 にも第 1 の偏光子を含む層 22608 が設けられている。

【0587】

なお、第 1 の偏光子を含む層 22608 と第 2 の偏光子を含む層 22609 とは、液晶パネル 22607 の液晶素子が TN モードで駆動する場合、クロスニコルになるように配置される。また、第 1 の偏光子を含む層 22608 と第 2 の偏光子を含む層 22609 とは、液晶パネル 22607 の液晶素子が VA モードで駆動する場合、クロスニコルになるように配置される。また、第 1 の偏光子を含む層 22608 と第 2 の偏光子を含む層 22609 とは、液晶パネル 22607 の液晶素子が IPS モード及び FFS モードで駆動する場合、クロスニコルになるように配置されていてもよいし、パラレルニコルになるように配置されていてもよい。

【0588】

第 1 の偏光子を含む層 2 2 6 0 8 及び第 2 の偏光子を含む層 2 2 6 0 9 の両方又は一方と、液晶パネル 2 2 6 0 7 との間に位相差板を有していてもよい。

【0589】

なお、図 8 5 に示すように、第 2 の偏光子を含む層 2 2 6 0 9 とバックライトユニット 2 2 6 0 1 との間に、スリット（格子）2 2 6 1 0 を配置することで、本実施形態の液晶表示装置は 3 次元表示を行うことができる。

【0590】

バックライトユニット側に配置された開口部を有するスリット 2 2 6 1 0 は、光源より入射された光をストライプ状にして透過し、表示装置へ入射させる。このスリット 2 2 6 1 0 によって、視認側にいる視認者の両目に視差を作ることができ、視認者は右目では右目用の画素だけを、左目では左目用の画素だけを同時に見ることになる。よって、視認者は、3 次元表示を見ることができる。つまり、スリット 2 2 6 1 0 によって特定の視野角を与えられた光が右目用画像及び左目用画像のそれぞれに対応する画素を通過することで、右目用画像と左目用画像とが異なる視野角に分離され、3 次元表示が行われる。

【0591】

図 8 5 の液晶表示装置を用いて、テレビジョン装置、携帯電話などの電子機器を作製すれば、3 次元表示を行うことができる高機能でかつ高画質の電子機器を提供することができる。

【0592】

続いて、バックライトの詳細な構成について、図 8 4 を参照して説明する。バックライトは光源を有するバックライトユニットとして液晶表示装置に設けられ、バックライトユニットは効率よく光を散乱させるため、光源は反射板により囲まれている。

【0593】

図 8 4（A）に示すように、バックライトユニット 2 2 8 5 2 は、光源として冷陰極管 2 2 8 0 1 を用いることができる。また、冷陰極管 2 2 8 0 1 からの光を効率よく反射させるため、ランプリフレクタ 2 2 8 3 2 を設けることができる。冷陰極管 2 2 8 0 1 は、大型表示装置に用いることが多い。これは冷陰極管からの輝度の強度のためである。そのため、冷陰極管を有するバックライトユニットは、パーソナルコンピュータのディスプレイに用いることができる。

【0594】

図 8 4（B）に示すように、バックライトユニット 2 2 8 5 2 は、光源として発光ダイオード（LED）2 2 8 0 2 を用いることができる。例えば、白色に発する発光ダイオード（W）2 2 8 0 2 を所定の間隔に配置する。また、発光ダイオード（W）2 2 8 0 2 からの光を効率よく反射させるため、ランプリフレクタ 2 2 8 3 2 を設けることができる。

【0595】

また図 8 4（C）に示すように、バックライトユニット 2 2 8 5 2 は、光源として各色 RGB の発光ダイオード（LED）2 2 8 0 3、2 2 8 0 4、2 2 8 0 5 を用いることができる。各色 RGB の発光ダイオード（LED）2 2 8 0 3、2 2 8 0 4、2 2 8 0 5 を用いることにより、白色を発する発光ダイオード（W）2 2 8 0 2 のみと比較して、色再現性を高くすることができる。また、発光ダイオードからの光を効率よく反射させるため、ランプリフレクタ 2 2 8 3 2 を設けることができる。

【0596】

またさらに図 8 4（D）に示すように、光源として各色 RGB の発光ダイオード（LED）2 2 8 0 3、2 2 8 0 4、2 2 8 0 5 を用いる場合、それらの数や配置を同じとする必要はない。例えば、発光強度の低い色（例えば緑）を複数配置してもよい。

【0597】

さらに白色を発する発光ダイオード 2 2 8 0 2 と、各色 RGB の発光ダイオード（LED）2 2 8 0 3、2 2 8 0 4、2 2 8 0 5 とを組み合わせて用いてもよい。

【0598】

なお、RGB の発光ダイオードを有する場合、フィールドシーケンシャルモードを適用す

10

20

30

40

50

ると、時間に応じてR G Bの発光ダイオードを順次点灯させることによりカラー表示を行うことができる。

【0599】

発光ダイオードを用いると、輝度が高いため、大型表示装置に適する。また、R G B各色の色純度が高いため冷陰極管と比べて色再現性に優れており、配置面積を小さくすることができるため、小型表示装置に適すると、狭額縁化を図ることができる。

【0600】

また、光源を必ずしも図84に示すバックライトユニットとして配置する必要はない。例えば、大型表示装置に発光ダイオードを有するバックライトを搭載する場合、発光ダイオードは該基板の背面に配置することができる。このとき発光ダイオードは、所定の間隔を維持し、各色の発光ダイオードを順に配置させることができる。発光ダイオードの配置により、色再現性を高めることができる。

10

【0601】

続いて、偏光子を含む層（偏光板又は偏光フィルムともいう）の一例について、図86を参照して説明する。

【0602】

図86の偏光子を含む層23000は、保護フィルム23001、基板フィルム23002、PVA偏光フィルム23003、基板フィルム23004、粘着剤層23005及び離型フィルム23006を有するように構成されている。

【0603】

PVA偏光フィルム23003は、ある振動方向だけの光（直線偏光）を作り出す機能を有する。具体的には、PVA偏光フィルム23003は、電子の密度が縦と横で大きく異なる分子（偏光子）を含んでいる。PVA偏光フィルム23003は、この電子の密度が縦と横で大きく異なる分子の方向を揃えることで、直線偏光を作り出すことができる。

20

【0604】

一例として、PVA偏光フィルム23003は、ポリビニールアルコール（Poly Vinyl Alcohol）の高分子フィルムに、ヨウ素化合物をドーブし、PVAフィルムをある方向に引っ張ることで、一定方向にヨウ素分子の並んだフィルムを得ることができる。そして、ヨウ素分子の長軸と平行な光は、ヨウ素分子に吸収される。また、高耐久用途及び高耐熱用途として、ヨウ素の代わりに2色性の染料が用いてもよい。なお、染料は、車載用LCDやプロジェクタ用LCDなどの耐久性、耐熱性が求められる液晶表示装置に用いられることが望ましい。

30

【0605】

PVA偏光フィルム23003は、両側を基材となるフィルム（基板フィルム23002及び基板フィルム3604）で挟むことで、信頼性を増すことができる。また、PVA偏光フィルム23003は、高透明性、高耐久性のトリアセチルロース（TAC）フィルムによって挟まれていてもよい。なお、基板フィルム及びTACフィルムは、PVA偏光フィルム23003が有する偏光子の保護層として機能する。

【0606】

一方の基板フィルム（基板フィルム23004）には、液晶パネルのガラス基板に貼るための粘着剤層23005が貼られている。なお、粘着剤層23005は、粘着剤を片側の基板フィルム（基板フィルム23004）に塗布することで形成される。また、粘着剤層23005には、離形フィルム23005（セパレートフィルム）が備えられている。

40

【0607】

他方の基板フィルム（基板フィルム23002）には、保護フィルムが備えられている。

【0608】

なお、偏光フィルム23000表面に、ハードコート散乱層（アンチグレア層）が備えられていてもよい。ハードコート散乱層は、AG処理によって表面に微細な凹凸が形成されており、外光を散乱させる防眩機能を有するため、液晶パネルへの外光の映り込みや表面反射を防ぐことができる。

50

【0609】

また、偏光フィルム23000表面に、複数の屈折率の異なる光学薄膜層を多層化（アンチリフレクション処理、若しくはAR処理ともいう）してもよい。多層化された複数の屈折率のことなる光学薄膜層は、光の干渉効果によって表面の反射率を低減することができる。

【0610】

続いて、液晶表示装置が有する各回路の動作について、図83を参照して説明する。

【0611】

図83には、表示装置の画素部22705及び駆動回路部22708のシステムブロック図を示す。

10

【0612】

画素部22705は、複数の画素を有し、各画素となる信号線22712と、走査線22710との交差領域には、スイッチング素子が設けられている。スイッチング素子により液晶分子の傾きを制御するための電圧の印加を制御することができる。このように各交差領域にスイッチング素子が設けられた構造をアクティブ型と呼ぶ。本実施の形態の表示装置の画素部は、このようなアクティブ型に限定されず、パッシブ型の構成を有してもよい。パッシブ型は、各画素にスイッチング素子がないため、工程が簡便である。

【0613】

駆動回路部22708は、制御回路22702、信号線駆動回路22703、走査線駆動回路22704を有する。映像信号22701が入力される制御回路22702は、画素部22705の表示内容に応じて、階調制御を行う機能を有する。そのため、制御回路22702は、生成された信号を信号線駆動回路22703及び走査線駆動回路22704に入力する。そして、走査線駆動回路22704に基づき、走査線22710を介してスイッチング素子が選択されると、選択された交差領域の画素電極に電圧が印加される。この電圧の値は、信号線駆動回路22703から信号線を介して入力される信号に基づき決定される。

20

【0614】

さらに、制御回路22702では、照明手段22706へ供給する電力を制御する信号が生成され、該信号は、照明手段22706の電源22707に入力される。照明手段には、上記実施の形態で示したバックライトユニットを用いることができる。なお照明手段はバックライト以外にフロントライトもある。フロントライトとは、画素部の前面側に取り付け、全体を照らす発光体および導光体で構成された板状のライトユニットである。このような照明手段により、低消費電力で、均等に画素部を照らすことができる。

30

【0615】

図83（B）に示すように走査線駆動回路22704は、シフトレジスタ22741、レベルシフタ22742、バッファ22743として機能する回路を有する。シフトレジスタ22741にはゲートスタートパルス（GSP）、ゲートクロック信号（GCK）等の信号が入力される。なお、本実施の形態の表示装置の走査線駆動回路は、図83（B）に示す構成に限定されない。

【0616】

また図83（C）に示すように信号線駆動回路22703は、シフトレジスタ22731、第1のラッチ22732、第2のラッチ22733、レベルシフタ22734、バッファ22735として機能する回路を有する。バッファ22735として機能する回路とは、弱い信号を増幅させる機能を有する回路であり、オペアンプ等を有する。レベルシフタ22734には、スタートパルス（SSP）等の信号が、第1のラッチ22732にはビデオ信号等のデータ（DATA）が入力される。第2のラッチ22733にはラッチ（LAT）信号を一時保持することができ、一斉に画素部22705へ入力させる。これを線順次駆動と呼ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第2のラッチは不要とすることができる。このように、本実施の形態の表示装置の信号線駆動回路は図83（C）に示す構成に限定されない。

40

50

【0617】

このような信号線駆動回路22703、走査線駆動回路22704、画素部22705は、同一基板状に設けられた半導体素子によって形成することができる。半導体素子は、ガラス基板に設けられた薄膜トランジスタを用いて形成することができる。この場合、半導体素子には結晶性半導体膜を適用するとよい。結晶性半導体膜は、電気特性、特に移動度が高いため、駆動回路部が有する回路を構成することができる。また、信号線駆動回路22703や走査線駆動回路22704は、IC(Integrated Circuit)チップを用いて、基板上に実装することもできる。この場合、画素部の半導体素子には非晶質半導体膜を適用することができる。

【0618】

ここで、本実施形態の液晶表示モジュールを図87(A)及び図87(B)を用いて説明する。

【0619】

図87(A)は液晶表示モジュールの一例であり、TFT基板23100と対向基板23101がシール材23102により固着され、その間にTFT等を含む画素部23103と液晶層23104が設けられ表示領域を形成している。着色層23105はカラー表示を行う場合に必要であり、RGB方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。TFT基板23100と対向基板23101の外側には第1の偏光子を含む層23106、第2の偏光子を含む層23107、拡散板23113が配設されている。光源は冷陰極管23110と反射板23111により構成され、回路基板23112は、フレキシブル配線基板23109によりTFT基板23100と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。

【0620】

TFT基板23100と光源であるバックライトの間には第2の偏光子を含む層23107が積層して設けられ、対向基板23101にも第1の偏光子を含む層23106が積層して設けられている。一方、第2の偏光子を含む層23107の吸収軸と、視認側に設けられた第1の偏光子を含む層23106の吸収軸とは、クロスニコルになるように配置される。

【0621】

積層された第2の偏光子を含む層23107や積層された第1の偏光子を含む層23106は、TFT基板23100、対向基板23101に接着されている。また積層された偏光子を含む層と、基板との間に位相差板を有した状態で積層してもよい。また、必要に応じて、視認側である第1の偏光子を含む層23106には反射防止処理を施してもよい。

【0622】

液晶表示モジュールには、TN(Twisted Nematic)モード、IPS(In-Plane-Switching)モード、FFS(Fringe Field Switching)モード、MVA(Multi-domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)、ASM(Axially Symmetric aligned Micro-cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)、PDLC(Polymer Dispersed Liquid Crystal)モードなどを用いることができる。

【0623】

図87(B)は図87(A)の液晶表示モジュールにOCBモードを適用した一例であり、FS-LCD(Field sequential-LCD)となっている。FS-LCDは、1フレーム期間に赤色発光と緑色発光と青色発光をそれぞれ行うものであり、時間分割を用いて画像を合成しカラー表示を行うことが可能である。また、各発光を発光ダイオードまたは冷陰極管等で行うので、カラーフィルターが不要である。よって、3原色

10

20

30

40

50

のカラーフィルターを並べ、各色の表示領域を限定する必要がなく、どの領域でも3色全ての表示を行うことができる。一方、1フレーム期間に3色の発光を行うため、液晶の高速な応答が求められる。本実施の形態の表示装置に、FS方式を用いたFLCモード及びOCBモードを適用し、高性能で高画質な表示装置、また液晶テレビジョン装置を完成させることができる。

【0624】

OCBモードの液晶層は、いわゆる π セル構造を有している。 π セル構造とは、液晶分子のプレチルト角がアクティブマトリクス基板と対向基板との基板間の中心面に対して面対称の関係で配向された構造である。 π セル構造の配向状態は、基板間に電圧が印加されていない時はスプレイ配向となり、電圧を印加するとベンド配向に移行する。このベンド配向が白表示となる。さらに電圧を印加するとベンド配向の液晶分子が両基板と垂直に配向し、光が透過しない状態となる。なお、OCBモードにすると、従来のTNモードより約10倍速い高速応答性を実現できる。

【0625】

また、FS方式に対応するモードとして、高速動作が可能な強誘電性液晶（FLC： Ferroelectric Liquid Crystal）を用いたHV（Half Voltage）-FLC、SS（Surface Stabilized）-FLCなども用いることができる。

【0626】

また、液晶表示モジュールのセルギャップを狭くすることで、液晶表示モジュールの光学応答速度を高速化することができる。また、液晶材料の粘度を下げることで高速化できる。高速化は、TNモードの液晶表示モジュールの画素領域の画素ピッチが30 μ m以下の場合に、より効果的である。また、液晶層にかける印加電圧を本来の電圧よりも一瞬だけ高く（または低く）するオーバードライブを用いることで、高速化を行なってもよい。

【0627】

図87（B）の液晶表示モジュールは透過型の液晶表示モジュールを示しており、光源として赤色光源23190a、緑色光源23190b、青色光源23190cが設けられている。光源は赤色光源23190a、緑色光源23190b、青色光源23190cのそれぞれオンオフを制御するために、制御部23199が設置されている。制御部23199によって、各色の発光は制御され、液晶に光は入射し、時間分割を用いて画像を合成し、カラー表示が行われる。

【0628】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることができる。

【0629】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分を組み合わせることにより、さらに多くの図を構成させることができる。

【0630】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

【0631】

（実施の形態10）

10

20

30

40

50

本実施形態においては、表示装置の駆動方法について説明する。特に、液晶表示装置の駆動方法について説明する。

【0632】

まず、オーバードライブ駆動について、図88を参照して説明する。図88の(A)は、表示素子の、入力電圧に対する出力輝度の時間変化を表したものである。破線で表した入力電圧30121に対する表示素子の出力輝度の時間変化は、同じく破線で表した出力輝度30123のようになる。すなわち、目的の出力輝度Lowを得るための電圧はViであるが、入力電圧としてViをそのまま入力した場合は、目的の出力輝度Lowに達するまでに、素子の応答速度に対応した時間を要してしまう。

【0633】

オーバードライブ駆動は、この応答速度を速めるための技術である。具体的には、まず、Viよりも大きい電圧であるVoを素子に一定時間与えることで出力輝度の応答速度を高めて、目的の出力輝度Lowに近づけた後に、入力電圧をViに戻す、という方法である。このときの入力電圧は入力電圧30122、出力輝度は出力輝度30124に表したようになる。出力輝度30124のグラフは、目的の輝度Lowに至るまでの時間が、出力輝度30123のグラフよりも短くなっている。

【0634】

なお、図88の(A)においては、入力電圧に対し出力輝度が正の変化をする場合について述べたが、入力電圧に対し出力輝度が負の変化をする場合も、本実施の形態は含んでいる。

【0635】

このような駆動を実現するための回路について、図88の(B)および図88の(C)を参照して説明する。まず、図88の(B)を参照して、入力映像信号30131がアナログ値(離散値でもよい)をとる信号であり、出力映像信号30132もアナログ値をとる信号である場合について説明する。図88の(B)に示すオーバードライブ回路は、符号化回路30101、フレームメモリ30102、補正回路30103、DA変換回路30104、を備える。

【0636】

入力映像信号30131は、まず、符号化回路30101に入力され、符号化される。つまり、アナログ信号から、適切なビット数のデジタル信号に変換される。その後、変換されたデジタル信号は、フレームメモリ30102と、補正回路30103と、にそれぞれ入力される。補正回路30103には、フレームメモリ30102に保持されていた前フレームの映像信号も、同時に入力される。そして、補正回路30103において、当該フレームの映像信号と、前フレームの映像信号から、あらかじめ用意された数値テーブルにしたがって、補正された映像信号を出力する。このとき、補正回路30103に出力切替信号30133を入力し、補正された映像信号と、当該フレームの映像信号を切替えて出力できるようにしてもよい。次に、補正された映像信号または当該フレームの映像信号は、DA変換回路30104に入力される。そして、補正された映像信号または当該フレームの映像信号にしたがった値のアナログ信号である出力映像信号30132が出力される。このようにして、オーバードライブ駆動が実現できる。

【0637】

次に、図88の(C)を参照して、入力映像信号30131がデジタル値をとる信号であり、出力映像信号30132もデジタル値をとる信号である場合について説明する。図88の(C)に示すオーバードライブ回路は、フレームメモリ30112、補正回路30113、を備える。

【0638】

入力映像信号30131は、デジタル信号であり、まず、フレームメモリ30112と、補正回路30113と、にそれぞれ入力される。補正回路30113には、フレームメモリ30112に保持されていた前フレームの映像信号も、同時に入力される。そして、補正回路30113において、当該フレームの映像信号と、前フレームの映像信号から、あ

10

20

30

40

50

らかじめ用意された数値テーブルにしたがって、補正された映像信号を出力する。このとき、補正回路 30113 に出力切替信号 30133 を入力し、補正された映像信号と、当該フレームの映像信号を切替えて出力できるようにしてもよい。このようにして、オーバードライブ駆動が実現できる。

【0639】

なお、本実施の形態におけるオーバードライブ回路は、入力映像信号 30131 がアナログ信号であり、出力映像信号 30132 がデジタル信号である場合も含む。このときは、図 88 の (B) に示した回路から、DA 変換回路 30104 を省略すればよい。また、本実施の形態におけるオーバードライブ回路は、入力映像信号 30131 がデジタル信号であり、出力映像信号 30132 がアナログ信号である場合も含む。このときは、図 88 の (B) に示した回路から、符号化回路 30101 を省略すればよい。

10

【0640】

次に、コモン線の電位を操作する駆動について、図 89 を参照して説明する。図 89 の (A) は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装置において、走査線 1 本に対し、コモン線が 1 本配置されているときの、複数の画素回路を表した図である。図 89 の (A) に示す画素回路は、トランジスタ 30201、補助容量 30202、表示素子 30203、映像信号線 30204、走査線 30205、コモン線 30206、を備えている。

【0641】

トランジスタ 30201 のゲート電極は、走査線 30205 に電氣的に接続され、トランジスタ 30201 のソース電極またはドレイン電極の一方は、映像信号線 30204 に電氣的に接続され、トランジスタ 30201 のソース電極またはドレイン電極の他方は、補助容量 30202 の一方の電極、および表示素子 30203 の一方の電極に電氣的に接続されている。

20

また、補助容量 30202 の他方の電極は、コモン線 30206 に電氣的に接続されている。

【0642】

まず、走査線 30205 によって選択された画素は、トランジスタ 30201 がオンとなるため、それぞれ、映像信号線 30204 を介して、表示素子 30203 および補助容量 30202 に映像信号に対応した電圧がかかる。このとき、その映像信号が、コモン線 30206 に接続された全ての画素に対して最低階調を表示させるものだった場合、または、コモン線 30206 に接続された全ての画素に対して最高階調を表示させるものだった場合は、画素にそれぞれ映像信号線 30204 を介して映像信号を書き込む必要はない。映像信号線 30204 を介して映像信号を書き込む代わりに、コモン線 30206 の電位を動かすことで、表示素子 30203 にかかる電圧を変えることができる。

30

【0643】

次に、図 89 の (B) は、液晶素子のような容量的な性質を持つ表示素子を用いた表示装置において、走査線 1 本に対し、コモン線が 2 本配置されているときの、複数の画素回路を表した図である。図 89 の (B) に示す画素回路は、トランジスタ 30211、補助容量 30212、表示素子 30213、映像信号線 30214、走査線 30215、第 1 のコモン線 30216、第 2 のコモン線 30217、を備えている。

40

【0644】

トランジスタ 30211 のゲート電極は、走査線 30215 に電氣的に接続され、トランジスタ 30211 のソース電極またはドレイン電極の一方は、映像信号線 30214 に電氣的に接続され、トランジスタ 30211 のソース電極またはドレイン電極の他方は、補助容量 30212 の一方の電極、および表示素子 30213 の一方の電極に電氣的に接続されている。

また、補助容量 30212 の他方の電極は、第 1 のコモン線 30216 に電氣的に接続されている。

また、当該画素と隣接する画素においては、補助容量 30212 の他方の電極は、第 2 の

50

コモン線 30217 に電氣的に接続されている。

【0645】

図 89 の (B) に示す画素回路は、コモン線 1 本に対し電氣的に接続されている画素が少ないため、映像信号線 30214 を介して映像信号を書き込む代わりに、第 1 のコモン線 30216 または第 2 のコモン線 30217 の電位を動かすことで、表示素子 30213 にかかる電圧を変えることができる頻度が、顕著に大きくなる。また、ソース反転駆動またはドット反転駆動が可能になる。ソース反転駆動またはドット反転駆動により、素子の信頼性を向上させつつ、フリッカを抑えることができる。

【0646】

次に、走査型バックライトについて、図 90 を参照して説明する。図 90 の (A) は、冷陰極管を並置した走査型バックライトを示す図である。図 90 の (A) に示す走査型バックライトは、拡散板 30301 と、N 個の冷陰極管 30302-1 から 30302-N と、を備える。N 個の冷陰極管 30302-1 から 30302-N を、拡散板 30301 の後ろに並置することで、N 個の冷陰極管 30302-1 から 30302-N は、その輝度を変化させて走査することができる。

10

【0647】

走査するときの各冷陰極管の輝度の変化を、図 90 の (C) を用いて説明する。まず、冷陰極管 30302-1 の輝度を、一定時間変化させる。そして、その後に、冷陰極管 30302-1 の隣に配置された冷陰極管 30302-2 の輝度を、同じ時間だけ変化させる。このように、冷陰極管 30302-1 から 30302-N まで、輝度を順に変化させる。なお、図 90 の (C) においては、一定時間変化させる輝度は、元の輝度より小さいものとしたが、元の輝度より大きくてもよい。また、冷陰極管 30302-1 から 30302-N まで走査するとしたが、逆方向に冷陰極管 30302-N から 30302-1 まで走査してもよい。

20

【0648】

図 90 のように駆動することで、バックライトの平均輝度を小さくすることができる。したがって、液晶表示装置の消費電力の大部分を占める、バックライトの消費電力を低減することができる。

【0649】

なお、走査型バックライトの光源として、LED を用いてもよい。その場合の走査型バックライトは、図 90 の (B) のようになる。図 90 の (B) に示す走査型バックライトは、拡散板 30311 と、LED を並置した光源 30312-1 から 30312-N と、を備える。走査型バックライトの光源として、LED を用いた場合、バックライトを薄く、軽くできる利点がある。また、色再現範囲を広げることができるという利点がある。さらに、LED を並置した光源 30312-1 から 30312-N のそれぞれに並置した LED も、同様に走査することができるので、点走査型のバックライトとすることもできる。点走査型とすれば、動画像の画質をさらに向上させることができる。

30

【0650】

なお、バックライトの光源として LED を用いた場合も、図 90 の (C) に示すように輝度を変化させて駆動することができる。

40

【0651】

次に、高周波駆動について、図 91 を参照して説明する。図 91 の (A) は、1 フレーム期間 30400 に 1 つの画像および 1 つの中間画像を表示するときの図である。30401 は当該フレームの画像、30402 は当該フレームの中間画像、30403 は次フレームの画像、30404 は次フレームの中間画像である。

【0652】

なお、当該フレームの中間画像 30402 は、当該フレームおよび次フレームの映像信号を元に作成された画像であってもよい。また、当該フレームの中間画像 30402 は、当該フレームの画像 30401 から作成された画像であってもよい。また、当該フレームの中間画像 30402 は、黒画像であってもよい。こうすることで、ホールド型表示装置の

50

動画像の画質を向上できる。また、1フレーム期間30400に1つの画像および1つの中間画像を表示する場合は、映像信号のフレームレートと整合性が取り易く、画像処理回路が複雑にならないという利点がある。

【0653】

図91の(B)は、1フレーム期間30400が2つ連続する期間(2フレーム期間)に1つの画像および2つの中間画像を表示するときの図である。30411は当該フレームの画像、30412は当該フレームの中間画像、30413は次フレームの中間画像、30414は次々フレームの画像である。

【0654】

なお、当該フレームの中間画像30412および次フレームの中間画像30413は、当該フレーム、次フレーム、次々フレームの映像信号を元に作成された画像であってもよい。また、当該フレームの中間画像30412および次フレームの中間画像30413は、黒画像であってもよい。2フレーム期間に1つの画像および2つの中間画像を表示する場合は、周辺駆動回路の動作周波数をそれほど高速化することなく、効果的に動画像の画質を向上できるという利点がある。

【0655】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0656】

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

【0657】

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

【0658】

(実施の形態11)

本実施形態においては、表示装置の画素構造について説明する。特に、有機EL素子を用いた表示装置の画素構造について説明する。

【0659】

図92(A)に、1つの画素に2つのTF Tを有する画素の素子のレイアウト例を示す。また、図92(A)において、X-X'で示される部分の断面図を図92(B)に示す。

【0660】

図92(A)に示すように、本実施の形態における画素は、第1のTF T 60105、第1の配線60106、第2の配線60107、第2のTF T 60108、第3の配線60111、対向電極60112、コンデンサ60113、画素電極60115、隔壁60116、有機導電体膜60117、有機薄膜60118、基板60119を有していてもよい。なお、第1のTF T 60105はスイッチング用TF Tとして、第1の配線60106はゲート信号線として、第2の配線60107はソース信号線として、第2のTF T 60108は駆動用TF Tとして、第3の配線60111は電流供給線として、それぞれ用いられるのが好適である。

【0661】

図92(A)に示すように、第1のTF T 60105のゲート電極は、第1の配線60

10

20

30

40

50

106と電氣的に接続され、第1のTF T 60105のソース電極またはドレイン電極の一方は、第2の配線60107と電氣的に接続され、第1のTF T 60105のソース電極またはドレイン電極の他方は、第2のTF T 60108のゲート電極およびコンデンサ60113の一方の電極と電氣的に接続されているのが好適である。なお、第1のTF T 60105のゲート電極は、図92(A)に示すように、複数のゲート電極によって構成されていても良い。こうすることで、第1のTF T 60105のオフ状態におけるリーク電流を低減することができる。

【0662】

また、第2のTF T 60108のソース電極またはドレイン電極の一方は、第3の配線60111と電氣的に接続され、第2のTF T 60108のソース電極またはドレイン電極の他方は、画素電極60115と電氣的に接続されているのが好適である。こうすることで、画素電極60115に流れる電流を、第2のTF T 60108によって制御することができる。

【0663】

画素電極60115上には、有機導電体膜60117が設けられ、さらに有機薄膜（有機化合物層）60118が設けられていてもよい。有機薄膜（有機化合物層）60118上には、対向電極60112が設けられていてもよい。なお、対向電極60112は、全ての画素で共通に接続されるように、ベタ付けの形で形成されていてもよく、シャドーマスクなどを用いてパターン形成されていてもよい。

【0664】

有機薄膜（有機化合物層）60118から発せられた光は、画素電極60115もしくは対向電極60112のうちいずれかを透過して発せられる。このとき、図92(B)において、画素電極側、すなわちTF T等が形成されている側に光が発せられる場合を下面射出、対向電極側に光が発せられる場合を上面射出と呼ぶ。

【0665】

下面射出の場合、画素電極60115は透明導電膜によって形成されるのが好適である。逆に、上面射出の場合、対向電極60112は透明導電膜によって形成されるのが好適である。

【0666】

また、カラー表示の発光装置においては、R・G・Bそれぞれの発光色を持つEL素子を塗り分けても良いし、単色のEL素子をベタ付けの形で塗り、カラーフィルタによってR・G・Bの発光を得るようにしても良い。

【0667】

なお、図92に示した構成はあくまで一例であり、画素レイアウト、断面構成、EL素子の電極の積層順等に関して、図92に示した構成以外にも、様々な構成をとることができる。また、発光層は、図示した有機薄膜で構成される素子の他に、LEDのような結晶性の素子、無機薄膜で構成される素子など、様々な素子を用いることができる。

【0668】

次に、図93(A)を参照して、1つの画素に3つのTF Tを有する画素の素子のレイアウト例について説明する。また、図93(A)において、X-X'で示される部分の断面図を図93(B)に示す。

【0669】

図93(A)に示すように、本実施の形態における画素は、基板60200、第1の配線60201、第2の配線60202、第3の配線60203、第4の配線60204、第1のTF T 60205、第2のTF T 60206、第3のTF T 60207、画素電極60208、隔壁60211、有機導電体膜60212、有機薄膜60213、対向電極60214、を有していてもよい。なお、第1の配線60201はソース信号線として、第2の配線60202は書込用ゲート信号線として、第3の配線60203は消去用ゲート信号線として、第4の配線60204は電流供給線として、第1のTF T 60205はスイッチング用TF Tとして、第2のTF T 60206は消去用TF Tとして、第3のT

10

20

30

40

50

F T 6 0 2 0 7 は駆動用 T F T として、それぞれ用いられるのが好適である。

【0670】

図93(A)に示すように、第1のT F T 6 0 2 0 5のゲート電極は、第2の配線6 0 2 0 2と電氣的に接続され、第1のT F T 6 0 2 0 5のソース電極またはドレイン電極の一方は、第1の配線6 0 2 0 1と電氣的に接続され、第1のT F T 6 0 2 0 5のソース電極またはドレイン電極の他方は、第3のT F T 6 0 2 0 7のゲート電極と電氣的に接続されているのが好適である。なお、第1のT F T 6 0 2 0 5のゲート電極は、図93(A)に示すように、複数のゲート電極によって構成されていても良い。こうすることで、第1のT F T 6 0 2 0 5のオフ状態におけるリーク電流を低減することができる。

【0671】

また、第2のT F T 6 0 2 0 6のゲート電極は、第3の配線6 0 2 0 3と電氣的に接続され、第2のT F T 6 0 2 0 6のソース電極またはドレイン電極の一方は、第4の配線6 0 2 0 4と電氣的に接続され、第2のT F T 6 0 2 0 6のソース電極またはドレイン電極の他方は、第3のT F T 6 0 2 0 7のゲート電極と電氣的に接続されているのが好適である。なお、第2のT F T 6 0 2 0 6のゲート電極は、図93(A)に示すように、複数のゲート電極によって構成されていても良い。こうすることで、第2のT F T 6 0 2 0 6のオフ状態におけるリーク電流を低減することができる。

【0672】

また、第3のT F T 6 0 2 0 7のソース電極またはドレイン電極の一方は、第4の配線6 0 2 0 4と電氣的に接続され、第3のT F T 6 0 2 0 7のソース電極またはドレイン電極の他方は、画素電極6 0 2 0 8と電氣的に接続されているのが好適である。こうすることで、画素電極6 0 2 0 8に流れる電流を、第3のT F T 6 0 2 0 7によって制御することができる。

【0673】

画素電極6 0 2 0 8上には、有機導電体膜6 0 2 1 2が設けられ、さらに有機薄膜（有機化合物層）6 0 2 1 3が設けられていてもよい。有機薄膜（有機化合物層）6 0 2 1 3上には、対向電極6 0 2 1 4が設けられていてもよい。なお、対向電極6 0 2 1 4は、全ての画素で共通に接続されるように、ベタ付けの形で形成されていてもよく、シャドーマスクなどを用いてパターン形成されていてもよい。

【0674】

有機薄膜（有機化合物層）6 0 2 1 3から発せられた光は、画素電極6 0 2 0 8もしくは対向電極6 0 2 1 4のうちいずれかを透過して発せられる。このとき、図93(B)において、画素電極側、すなわちT F T等が形成されている側に光が発せられる場合を下面射出、対向電極側に光が発せられる場合を上面射出と呼ぶ。

【0675】

下面射出の場合、画素電極6 0 2 0 8は透明導電膜によって形成されるのが好適である。逆に、上面射出の場合、対向電極6 0 2 1 4は透明導電膜によって形成されるのが好適である。

【0676】

また、カラー表示の発光装置においては、R・G・Bそれぞれの発光色を持つE L素子を塗り分けても良いし、単色のE L素子をベタ付けの形で塗り、カラーフィルタによってR・G・Bの発光を得るようにしても良い。

【0677】

なお、図93に示した構成はあくまで一例であり、画素レイアウト、断面構成、E L素子の電極の積層順等に関して、図93に示した構成以外にも、様々な構成をとることができる。また、発光層は、図示した有機薄膜で構成される素子の他に、L E Dのような結晶性の素子、無機薄膜で構成される素子など、様々な素子を用いることができる。

【0678】

次に、図94(A)を参照して、1つの画素に4つのT F Tを有する画素の素子のレイアウト例について説明する。また、図94(A)において、X-X'で示される部分の断面

10

20

30

40

50

図を図 9 4 (B) に示す。

【 0 6 7 9 】

図 9 4 (A) に示すように、本実施の形態における画素は、基板 6 0 3 0 0、第 1 の配線 6 0 3 0 1、第 2 の配線 6 0 3 0 2、第 3 の配線 6 0 3 0 3、第 4 の配線 6 0 3 0 4、第 1 の T F T 6 0 3 0 5、第 2 の T F T 6 0 3 0 6、第 3 の T F T 6 0 3 0 7、第 4 の T F T 6 0 3 0 8、画素電極 6 0 3 0 9、第 5 の配線 6 0 3 1 1、第 6 の配線 6 0 3 1 2、隔壁 6 0 3 2 1、有機導電体膜 6 0 3 2 2、有機薄膜 6 0 3 2 3、対向電極 6 0 3 2 4、を有していてもよい。なお、第 1 の配線 6 0 3 0 1 はソース信号線として、第 2 の配線 6 0 3 0 2 は書込用ゲート信号線として、第 3 の配線 6 0 3 0 3 は消去用ゲート信号線として、第 4 の配線 6 0 3 0 4 は逆方向バイアス用信号線として、第 1 の T F T 6 0 3 0 5 はス

10

スイッチング用 T F T として、第 2 の T F T 6 0 3 0 6 は消去用 T F T として、第 3 の T F T 6 0 3 0 7 は駆動用 T F T として、第 4 の T F T 6 0 3 0 8 は逆方向バイアス用 T F T として、第 5 の配線 6 0 3 1 1 は電流供給線として、第 6 の配線 6 0 3 1 2 は逆方向バイアス用電源線として、それぞれ用いられるのが好適である。

【 0 6 8 0 】

図 9 4 (A) に示すように、第 1 の T F T 6 0 3 0 5 のゲート電極は、第 2 の配線 6 0 3 0 2 と電氣的に接続され、第 1 の T F T 6 0 3 0 5 のソース電極またはドレイン電極の一方は、第 1 の配線 6 0 3 0 1 と電氣的に接続され、第 1 の T F T 6 0 3 0 5 のソース電極またはドレイン電極の他方は、第 3 の T F T 6 0 3 0 7 のゲート電極と電氣的に接続されているのが好適である。なお、第 1 の T F T 6 0 3 0 5 のゲート電極は、図 9 4 (A) に示すように、複数のゲート電極によって構成されていても良い。こうすることで、第 1 の T F T 6 0 3 0 5 のオフ状態におけるリーク電流を低減することができる。

20

【 0 6 8 1 】

また、第 2 の T F T 6 0 3 0 6 のゲート電極は、第 3 の配線 6 0 3 0 3 と電氣的に接続され、第 2 の T F T 6 0 3 0 6 のソース電極またはドレイン電極の一方は、第 5 の配線 6 0 3 1 1 と電氣的に接続され、第 2 の T F T 6 0 3 0 6 のソース電極またはドレイン電極の他方は、第 3 の T F T 6 0 3 0 7 のゲート電極と電氣的に接続されているのが好適である。なお、第 2 の T F T 6 0 3 0 6 のゲート電極は、図 9 4 (A) に示すように、複数のゲート電極によって構成されていても良い。こうすることで、第 2 の T F T 6 0 3 0 6 のオフ状態におけるリーク電流を低減することができる。

30

【 0 6 8 2 】

また、第 3 の T F T 6 0 3 0 7 のソース電極またはドレイン電極の一方は、第 5 の配線 6 0 3 1 1 と電氣的に接続され、第 3 の T F T 6 0 3 0 7 のソース電極またはドレイン電極の他方は、画素電極 6 0 3 0 9 と電氣的に接続されているのが好適である。こうすることで、画素電極 6 0 3 0 9 に流れる電流を、第 3 の T F T 6 0 3 0 7 によって制御することができる。

【 0 6 8 3 】

また、第 4 の T F T 6 0 3 0 8 のゲート電極は、第 4 の配線 6 0 3 0 4 と電氣的に接続され、第 4 の T F T 6 0 3 0 8 のソース電極またはドレイン電極の一方は、第 6 の配線 6 0 3 1 2 と電氣的に接続され、第 4 の T F T 6 0 3 0 8 のソース電極またはドレイン電極の他方は、画素電極 6 0 3 0 9 と電氣的に接続されているのが好適である。こうすることで、画素電極 6 0 3 0 9 の電位を、第 4 の T F T 6 0 3 0 8 によって制御することができるので、有機導電体膜 6 0 3 2 2 および有機薄膜 6 0 3 2 3 に、逆方向のバイアスを印加することができる。有機導電体膜 6 0 3 2 2 および有機薄膜 6 0 3 2 3 など

40

で構成される発光素子に逆方向のバイアスを印加することによって、発光素子の信頼性を大きく向上させることができる。

【 0 6 8 4 】

たとえば、直流電圧 (3 . 6 5 V) で駆動した場合の輝度半減時間が 4 0 0 時間程度である発光素子を、交流電圧 (順方向バイアス : 3 . 7 V、逆方向バイアス : 1 . 7 V、デューティ 5 0 %、交流周波数 6 0 H z) で駆動すると、輝度半減時間は 7 0 0 時間以上とな

50

ることがわかっている。

【0685】

次に、画素電極60309上には、有機導電体膜60322が設けられ、さらに有機薄膜（有機化合物層）60323が設けられていてもよい。有機薄膜（有機化合物層）60323上には、対向電極60324が設けられていてもよい。なお、対向電極60324は、全ての画素で共通に接続されるように、ベタ付けの形で形成されていてもよく、シャドーマスクなどを用いてパターン形成されていてもよい。

【0686】

有機薄膜（有機化合物層）60323から発せられた光は、画素電極60309もしくは対向電極60324のうちいずれかを透過して発せられる。このとき、図94（B）において、画素電極側、すなわちTFE等が形成されている側に光が発せられる場合を下面射出、対向電極側に光が発せられる場合を上面射出と呼ぶ。

10

【0687】

下面射出の場合、画素電極60309は透明導電膜によって形成されるのが好適である。逆に、上面射出の場合、対向電極60324は透明導電膜によって形成されるのが好適である。

【0688】

また、カラー表示の発光装置においては、R・G・Bそれぞれの発光色を持つEL素子を塗り分けても良いし、単色のEL素子をベタ付けの形で塗り、カラーフィルタによってR・G・Bの発光を得るようにしても良い。

20

【0689】

なお、図94に示した構成はあくまで一例であり、画素レイアウト、断面構成、EL素子の電極の積層順等に関して、図94に示した構成以外にも、様々な構成をとることができる。また、発光層は、図示した有機薄膜で構成される素子の他に、LEDのような結晶性の素子、無機薄膜で構成される素子など、様々な素子を用いることができる。

【0690】

次に、本発明に適用できるEL素子の構造について説明する。

【0691】

本発明に適用できるEL素子は、正孔注入材料からなる正孔注入層、正孔輸送材料からなる正孔輸送層、発光材料からなる発光層、電子輸送材料からなる電子輸送層、電子注入材料からなる電子注入層等が、明確に区別されるような積層構造ではなく、正孔注入材料、正孔輸送材料、発光材料、電子輸送材料、電子注入材料等の材料のうち、複数の材料が混合された層（混合層）を有する構成（以下、混合接合型のEL素子と表記する）でもよい。

30

【0692】

混合接合型のEL素子の構造を示す模式図を、図95に示す。図95において、60401はEL素子の陽極である。60402はEL素子の陰極である。陽極60401と陰極60402の間に挟まれた層が、EL層に相当する。

【0693】

図95（A）において、EL層は、正孔輸送材料からなる正孔輸送領域60403と、電子輸送材料からなる電子輸送領域60404とを含み、前記正孔輸送領域60403は前記電子輸送領域60404よりも陽極側に位置し、且つ、前記正孔輸送領域60403と、前記電子輸送領域60404の間に、前記正孔輸送材料及び前記電子輸送材料の両方を含む混合領域60405が設けられた構成とすることができる。

40

【0694】

なお、このとき、陽極60401から陰極60402の方向に、前記混合領域60405内の前記正孔輸送材料の濃度は減少し、前記混合領域60405内の電子輸送材料の濃度は増加することの特徴としても良い。

【0695】

なお、上記構成において、正孔輸送材料のみからなる正孔輸送領域60403が存在せ

50

ず、正孔輸送材料及び電子輸送材料の両方を含む混合領域 6 0 4 0 5 内部で各機能材料の濃度の割合が変化する（濃度勾配を有する）構成であってもよい。また、正孔輸送材料のみからなる正孔輸送領域 6 0 4 0 3 及び電子輸送材料のみからなる電子輸送領域 6 0 4 0 4 が存在せず、正孔輸送材料及び電子輸送材料の両方を含む混合領域 6 0 4 0 5 内部で各機能材料の濃度の割合が変化する（濃度勾配を有する）構成であってもよい。また、前記濃度の割合は、陽極や陰極からの距離に依存して変化する構成であってもよい。更に、前記濃度の割合の変化は連続的であってもよい。濃度勾配の設定の仕方は、自由に設定することが可能である。

【0696】

前記混合領域 6 0 4 0 5 内に、発光材料が添加された領域 6 0 4 0 6 を有する。発光材料によって、E L 素子の発光色を制御することができる。また、発光材料によって、キャリアをトラップすることができる。発光材料としては、キノリン骨格を含む金属錯体、ベンゾオキサドール骨格を含む金属錯体、ベンゾチアゾール骨格を含む金属錯体等の他、各種蛍光色素を用いることができる。これらの発光材料を添加することによって、E L 素子の発光色を制御することができる。

10

【0697】

陽極 6 0 4 0 1 としては、効率よく正孔を注入するため、仕事関数の大きな電極材料を用いることが好ましい。例えば、錫ドーパ酸化インジウム（I T O）や、亜鉛ドーパ酸化インジウム（I Z O）、Z n O、S n O₂、I n₂ O₃ 等の透明電極を用いることができる。また、透光性を有する必要が無いならば、陽極 6 0 4 0 1 は、不透明の金属材料でもよい。

20

【0698】

また、正孔輸送材料としては、芳香族アミン系の化合物等を用いることができる。

【0699】

また、電子輸送材料としては、キノリン誘導体、8-キノリノールまたはその誘導体を配位子とする金属錯体（特に、トリス（8-キノリノライト）アルミニウム（A l q₃））等を用いることができる。

【0700】

陰極 6 0 4 0 2 としては、効率よく電子を注入するため、仕事関数の小さな電極材料を用いることが好ましい。アルミニウム、インジウム、マグネシウム、銀、カルシウム、バリウム、リチウム等の金属を単体で用いることができる。また、これらの金属の合金であっても良いし、これらの金属と他の金属との合金であっても良い。

30

【0701】

図 9 5（A）とは異なる構成の E L 素子の模式図を図 9 5（B）に示す。なお、図 9 5（A）と同じ部分は同じ符号を用いて示し、説明は省略する。

【0702】

図 9 5（B）では、発光材料が添加された領域を有さない。しかし、電子輸送領域 6 0 4 0 4 に添加する材料として、電子輸送性及び発光性の両方を有する材料（電子輸送発光材料）、例えば、トリス（8-キノリノライト）アルミニウム（A l q₃）を用いる構成とし、発光を行うことができる。

40

【0703】

または、正孔輸送領域 6 0 4 0 3 に添加する材料として、正孔輸送性及び発光性の両方を有する材料（正孔輸送発光材料）を用いてもよい。

【0704】

図 9 5（A）及び図 9 5（B）とは異なる構成の E L 素子の模式図を図 9 5（C）に示す。なお、図 9 5（A）及び図 9 5（B）と同じ部分は同じ符号を用いて示し、説明は省略する。

【0705】

図 9 5（C）において、正孔輸送材料に比べて最高被占分子軌道と最低被占分子軌道とのエネルギー差が大きい正孔ブロッキング性材料が、混合領域 6 0 4 0 5 内に添加された

50

領域 60407 を有する。正孔ブロッキング性材料が添加された領域 60407 を、混合領域 60405 内の発光材料が添加された領域 60406 より陰極 60402 側に配置することによって、キャリアの再結合率を上げ、発光効率を上げることができる。上記、正孔ブロッキング性材料が添加された領域 60407 を設ける構成は、特に、三重光励起子による発光（燐光）を利用する EL 素子において有効である。

【0706】

図 95 (A)、図 95 (B) 及び図 95 (C) とは異なる構成の EL 素子の模式図を図 95 (D) に示す。なお、図 95 (A)、図 95 (B) 及び図 95 (C) と同じ部分は同じ符号を用いて示し、説明は省略する。

【0707】

図 95 (D) において、電子輸送材料に比べて最高被占分子軌道と最低被占分子軌道のエネルギー差が大きい電子ブロッキング性材料が、混合領域 60405 内に添加された領域 60408 を有する。電子ブロッキング性材料が添加された領域 60408 を、混合領域 60405 内の発光材料が添加された領域 60406 より陽極 60401 側に配置することによって、キャリアの再結合率を上げ、発光効率を上げることができる。上記、電子ブロッキング性材料が添加された領域 60408 を設ける構成は、特に、三重光励起子による発光（燐光）を利用する EL 素子において有効である。

【0708】

図 95 (E) は、図 95 (A)、図 95 (B)、図 95 (C) および図 95 (D) とは異なる混合接合型の EL 素子の構成を示す模式図である。図 95 (E) では、EL 素子の電極に接する EL 層の部分に、金属材料を添加した領域 60409 を有する構成の例を示す。図 95 (E) において、図 95 (A) ～図 95 (D) と同じ部分は同じ符号を用いて示し説明は省略する。図 95 (E) に示す構成は、たとえば、陰極 60401 として MgAg (Mg-Ag 合金) を用い、電子輸送材料が添加された領域 60404 の、陰極 60402 に接する領域に Al (アルミニウム) 合金を添加した領域 60409 を有する構成であってもよい。上記構成によって、陰極の酸化を防止し、且つ、陰極からの電子の注入効率を高めることができる。こうして、混合接合型の EL 素子では、その寿命を長くすることができる。また、駆動電圧も低くすることができる。

【0709】

上記混合接合型の EL 素子を作製する手法としては、共蒸着法等を用いることができる。

【0710】

図 95 (A) ～図 95 (E) に示したような混合接合型の EL 素子では、明確な層の界面が存在せず、電荷の蓄積を低減することができる。こうして、その寿命を長くすることができる。また、駆動電圧も低くすることができる。

【0711】

なお、図 95 (A) ～図 95 (E) に示した構成は、自由に組み合わせて実施することが可能である。

【0712】

なお、混合接合型の EL 素子の構成は、これに限定されない。公知の構成を自由に用いることができる。

【0713】

なお、EL 素子の EL 層を構成する有機材料としては、低分子材料でも高分子材料でもよい。また、これらの材料を両方用いてもよい。有機化合物材料として低分子材料を用いる場合は、蒸着法によって成膜することができる。一方、EL 層として高分子材料を用いる場合は、高分子材料を溶媒に溶かし、スピン塗布法やインクジェット方式で成膜することができる。

【0714】

また、EL 層は、中分子材料によって構成されていても良い。本明細書中において、中分子系有機発光材料とは、昇華性を有さず、かつ、重合度が 20 程度以下の有機発光材料

10

20

30

40

50

を示すものとする。E L 層として中分子材料を用いる場合には、インクジェット方式等で成膜することができる。

【0715】

なお、低分子材料と、高分子材料と、中分子材料とを組み合わせ用いても良い。

【0716】

また、E L 素子は、一重項励起子からの発光（蛍光）を利用するものでも、三重項励起子からの発光（燐光）を利用するものでも、どちらでも良い。

【0717】

次に、本発明に適用できる表示装置を製造するための蒸着装置について、図面を参照して説明する。

【0718】

本発明に適用できる表示装置は、E L 層を形成して製造されてもよい。E L 層は、エレクトロルミネセンスを発現する材料を少なくとも一部に含んで形成される。E L 層は機能の異なる複数の層で構成されても良い。その場合、E L 層は、正孔注入輸送層、発光層、電子注入輸送層などとも呼ばれる機能の異なる層が組み合わさって構成されていてもよい。

【0719】

トランジスタが形成された素子基板に、E L 層を形成するための蒸着装置の構成を図96に示す。この蒸着装置は、搬送室60560、60561に複数の処理室を連結している。処理室には、基板を供給するロード室60562、基板を回収するアンロード室60563、その他、加熱処理室60568、プラズマ処理室60572、E L 材料を蒸着する成膜処理室60569～60575、E L 素子の一方の電極として、アルミニウム若しくはアルミニウムを主成分とする導電膜を形成する成膜処理室60576を含んでいる。また、搬送室と各処理室の間にはゲートバルブ60577a～60577mが設けられていて、各処理室の圧力は独立して制御可能とされており、処理室間の相互汚染を防いでいる。

【0720】

ロード室60562から搬送室60560に導入された基板は、回転自在に設けられたアーム方式の搬送手段60566により、所定の処理室へ搬入される。また、基板は搬送手段60566により、ある処理室から他の処理室へ搬送される。搬送室60560と搬送室60561とは成膜処理室60570で連結され、ここで搬送手段60566と搬送手段60567により基板の受け渡しが行う。

【0721】

搬送室60560及び搬送室60561に連結する各処理室は減圧状態に保持されている。従って、この蒸着装置では、基板は大気に触れることなく連続してE L 層の成膜処理が行われる。E L 層の成膜処理が終わった表示パネルは、水蒸気などにより劣化する場合があるので、この蒸着装置では、品質を保持するために大気に触れさせる前に封止処理を行うための封止処理室60565が搬送室60561に連結されている。封止処理室60565は大気圧若しくはそれに近い減圧下におかれているので、搬送室60561と封止処理室60565の間にも中間処理室60564が備えられている。中間処理室60564は基板の受け渡しと、室間の圧力を緩衝するために設けられている。

【0722】

ロード室、アンロード室、搬送室及び成膜処理室には室内を減圧に保持するための排気手段が備えられている。排気手段としては、ドライポンプ、ターボ分子ポンプ、拡散ポンプなど各種の真空ポンプを用いることができる。

【0723】

図96の蒸着装置において、搬送室60560及び搬送室60561に連結される処理室の数やその構成は、E L 素子の積層構造に応じて適宜組み合わせることができる。以下に、その組み合わせの一例を示す。

【0724】

加熱処理室 60568 は、最初に下部電極や絶縁隔壁等が形成された基板を加熱して脱ガス処理を行う。プラズマ処理室 60572 は、下地電極表面を希ガスや酸素プラズマ処理を行う。このプラズマ処理は、表面を清浄化、表面状態の安定化、表面の物理的若しくは化学的状态（例えば、仕事関数など）を安定化させるために行う。

【0725】

成膜処理室 60569 は、EL 素子の一方の電極と接触する電極バッファ層を形成する処理室である。電極バッファ層はキャリア注入性（正孔注入若しくは電子注入）があり、EL 素子の短絡や暗点欠陥の発生を抑制する層である。代表的には、電極バッファ層は、有機無機混合材料であって、抵抗率が $5 \times 10^4 \sim 1 \times 10^6 \Omega \text{cm}$ であり、 $30 \sim 300 \text{nm}$ の厚さに形成される。また、成膜室 60571 は正孔輸送層を成膜する処理室である。

10

【0726】

EL 素子における発光層は、単色発光をする場合と白色発光をする場合とで、その構成が異なる。蒸着装置において成膜処理室もそれに応じて配置することが好ましい。例えば、表示パネルに発光色が異なる三種類の EL 素子を形成する場合には、各発光色に対応した発光層を成膜する必要がある。この場合、成膜処理室 60570 を第 1 の発光層の成膜用として、成膜処理室 60573 を第 2 の発光層の成膜用として、成膜処理室 60574 を第 3 の発光層の成膜用として用いることができる。発光層ごとに成膜処理室を分けることで、異なる発光材料による相互汚染を防止することが出来、成膜処理のスループットを向上させることが出来る。

20

【0727】

また、成膜処理室 60570、成膜処理室 60573、成膜処理室 60574 のそれぞれで、発光色が異なる三種類の EL 材料を順次蒸着しても良い。この場合、シャドーマスクを使い、蒸着する領域に応じて当該マスクをずらして蒸着を行うことになる。

【0728】

白色発光する EL 素子を形成する場合には、異なる発光色の発光層を縦積みにして形成する。その場合にも、素子基板が成膜処理室を順次移動して、発光層ごとに成膜することができる。また、同じ成膜処理室で異なる発光層を連続して成膜することもできる。

【0729】

成膜処理室 60576 では、EL 層の上に電極を成膜する。電極の形成は、電子ビーム蒸着法やスパッタリング法を適用することもできるが、好ましくは抵抗加熱蒸着法を用いることが好ましい。

30

【0730】

電極の形成まで終了した素子基板は、中間処理室 60564 を経て封止処理室 60565 に搬入される。封止処理室 60565 は、ヘリウム、アルゴン、ネオン、若しくは窒素などの不活性な気体が充填されており、その雰囲気下で素子基板の EL 層が形成された側に封止板を貼り付けて封止する。封止された状態において、素子基板と封止板との間には、不活性気体が充填されていても良いし、樹脂材料を充填しておいても良い。封止処理室 60565 には、シール材を描画するディスペンサーや、素子基板に対向して封止板を固定する固定ステージやアームなどの機械的要素、樹脂材料を充填するディスペンサー若しくはスピコーターなどが備えられている。

40

【0731】

図 97 は、成膜処理室の内部構成を示す。成膜処理室は減圧下に保たれていて、図 97 では天板 60691 と底板 60692 で挟まれる内側が室内であり、減圧状態に保たれる室内を示している。

【0732】

処理室内には、一つ又は複数個の蒸発源が備えられている。組成の異なる複数の層を成膜する場合や、異なる材料を共蒸着する場合は、複数個の蒸発源を設けることが好ましいからである。図 97 では、蒸発源 60681a、60681b、60681c が蒸発源ホルダ 60680 に装着されている。蒸発源ホルダ 60680 は多関節アーム 60683 に

50

よって保持されている。多関節アーム 60683 は関節の伸縮によって、蒸発源ホルダ 60680 の位置をその可動範囲内で自在に移動可能としている。また、蒸発源ホルダ 60680 に距離センサー 60682 を設け、蒸発源 60681a ~ 60681c と基板 60689 との間隔をモニターして、蒸着時における最適な間隔を制御しても良い。その場合には、多関節アームに上下方向（Z 方向）にも変位する多関節アームとしても良い。

【0733】

基板ステージ 60686 と基板チャック 60687 は一對となって基板 60689 を固定する。基板ステージ 60686 はヒータを内蔵させて基板 60689 を加熱できるように構成しても良い。基板 60689 は、基板チャック 60687 の禁緩により、基板ステージ 60686 に固定されまた搬出入される。蒸着に際しては、必要に応じて蒸着するパターンに対応して開口部を備えたシャドーマスク 60690 を用いることもできる。その場合、シャドーマスク 60690 は、基板 60689 と蒸発源 60681a ~ 60681c の間に配置されるようにする。シャドーマスク 60690 はマスクチャック 60688 により、基板 60689 と密着若しくは一定の間隔を持って固定される。シャドーマスク 60690 のアライメントが必要な場合には、処理室内にカメラを配置し、マスクチャック 60688 に X-Y-θ 方向に微動する位置決め手段を備えることで、その位置合わせを行う。

【0734】

蒸発源 60681 には、蒸着材料を蒸発源に連続して供給する蒸着材料供給手段が付加されている。蒸着材料供給手段は、蒸発源 60681 と離れた位置に配置される蒸着材料供給源 60685a、60685b、60685c と、その両者の間を繋ぐ材料供給管 60684 を有している。典型的には、材料供給源 60685a、60685b、60685c は蒸発源 60681 に対応して設けられている。図 97 の場合は、材料供給源 60685a と 60685b が対応している。材料供給源 60685b と蒸発源 60681b、材料供給源 60685c と蒸発源 60681c についても同様である。

【0735】

蒸着材料の供給方式には、気流搬送方式、エアロゾル方式などが適用できる。気流搬送方式は、蒸着材料の微粉末を気流に乗せて搬送するもので、不活性ガスなどを用いて蒸発源 60681 に搬送する。エアロゾル方式は、蒸着材料を溶剤中に溶解または分散させた原料液を搬送し、噴霧器によりエアロゾル化し、エアロゾル中の溶媒を気化させながら行う蒸着である。いずれの場合にも、蒸発源 60681 には加熱手段が設けられ、搬送された蒸着材料を蒸発させて基板 60689 に成膜する。図 97 の場合、材料供給管 60684 は柔軟に曲げることができ、減圧状態下においても変形しない程度の剛性を持った細管で構成されている。

【0736】

気流搬送方式やエアロゾル方式を適用する場合には、成膜処理室内を大気圧若しくはそれ以下であって、好ましくは 133 Pa ~ 13300 Pa の減圧下で成膜を行えば良い。成膜処理室内にはヘリウム、アルゴン、ネオン、クリプトン、キセノン、若しくは窒素などの不活性気体を充填し、または当該気体を供給しながら（同時に排気しながら）、圧力の調節を行うことができる。また、酸化膜を形成する成膜処理室では、酸素、亜酸化窒素などの気体を導入して酸化雰囲気としておいても良い。また、有機材料を蒸着する成膜処理室内には水素などの気体を導入して還元雰囲気としておいても良い。

【0737】

その他の蒸着材料の供給方法として、材料供給管 60684 の中にスクリュウを設け蒸着材料を蒸発源に向けて連続的に押し出す構成としても良い。

【0738】

この蒸着装置によれば、大画面の表示パネルであっても、均一性良く、連続して成膜することができる。また、蒸発源に蒸着材料が無くなる度に、その都度蒸着材料を補給する必要がないので、スループットを向上することができる。

【0739】

10

20

30

40

50

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0740】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

10

【0741】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

【0742】

（実施の形態12）

本実施形態においては、表示装置の画素回路及び駆動方法について説明する。

【0743】

20

まず、本発明に適応可能なデジタル時間階調駆動について説明する。まず、画素への信号書き込み期間（アドレス期間）と発光期間（サステイン期間）とが分離されている場合の駆動方法について、図98（A）を参照して説明する。ここでは、一例として4ビットのデジタル時間階調の場合について説明する。

【0744】

なお、1表示領域分の画像を完全に表示するための期間を1フレーム期間という。1フレーム期間は複数のサブフレーム期間を有し、1サブフレーム期間はアドレス期間とサステイン期間とを有する。アドレス期間 $T_{a1} \sim T_{a4}$ は、全行分の画素への信号書き込みにかかる時間を示し、期間 $T_{b1} \sim T_{b4}$ は一行分の画素（又は一画素分）への信号書き込みにかかる時間を示している。また、サステイン期間 $T_{s1} \sim T_{s4}$ は、画素へ書き込まれたビデオ信号にしたがって点灯又は非点灯状態を維持する時間を示し、その長さの比を $T_{s1} : T_{s2} : T_{s3} : T_{s4} = 2^3 : 2^2 : 2^1 : 2^0 = 8 : 4 : 2 : 1$ としている。どのサステイン期間で発光するかによって階調を表現している。

30

【0745】

動作について説明する。まず、アドレス期間 T_{a1} において、1行目から順に走査線に画素選択信号が入力され、画素が選択される。そして、画素が選択されているときに、信号線から画素へビデオ信号が入力される。そして、画素にビデオ信号が書き込まれると、画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によってサステイン期間 T_{s1} における各画素の点灯、非点灯が制御される。同様に、アドレス期間 T_{a2} 、 T_{a3} 、 T_{a4} において画素へビデオ信号が入力され、そのビデオ信号によってサステイン期間 T_{s2} 、 T_{s3} 、 T_{s4} における各画素の点灯、非点灯が制御される。そして、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレス期間が終了した後、サステイン期間が始まり、点灯させるための信号が書き込まれている画素が点灯する。

40

【0746】

ここで、図98（B）を参照して、 i 行目の画素行に着目して説明する。まず、アドレス期間 T_{a1} において、1行目から順に走査線に画素選択信号が入力され、アドレス期間 T_{a1} のうち期間 $T_{b1}(i)$ において i 行目の画素が選択される。そして、 i 行目の画素が選択されているときに、信号線から i 行目の画素へビデオ信号が入力される。そして、 i 行目の画素にビデオ信号が書き込まれると、 i 行目の画素は再び信号が入力されるまで

50

その信号を保持する。この書き込まれたビデオ信号によってサスティン期間 T_{s1} における i 行目の画素の点灯、非点灯が制御される。同様に、アドレス期間 T_{a2} 、 T_{a3} 、 T_{a4} において i 行目の画素へビデオ信号が入力され、そのビデオ信号によってサスティン期間 T_{s2} 、 T_{s3} 、 T_{s4} における i 行目の画素の点灯、非点灯が制御される。そして、それぞれのサブフレーム期間において、アドレス期間中は点灯せず、アドレス期間が終了した後、サスティン期間が始まり、点灯させるための信号が書き込まれている画素が点灯する。

【0747】

なお、ここでは4ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、点灯の順番は T_{s1} 、 T_{s2} 、 T_{s3} 、 T_{s4} である必要はなく、ランダムでもよいし、複数に分割して発光をさせてもよい。また、 T_{s1} 、 T_{s2} 、 T_{s3} 、 T_{s4} の点灯時間は、2のべき乗にする必要はなく、同じ長さの点灯時間にしてもよいし、2のべき乗からすこしだけずらしてもよい。

【0748】

続いて、画素への信号書き込み期間（アドレス期間）と発光期間（サスティン期間）とが分離されていない場合の駆動方法について説明する。つまり、ビデオ信号の書き込み動作が完了した行の画素は、次に画素へ信号の書き込み（又は消去）が行われるまで、信号を保持する。書き込み動作から次にこの画素へ信号の書き込みが行われるまでの期間をデータ保持時間という。そして、このデータ保持時間中は画素に書き込まれたビデオ信号に従って、画素が点灯又は非点灯となる。同じ動作が、最終行まで行われ、アドレス期間が終了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。

【0749】

このように、信号書き込み動作が完了しデータ保持時間となると、直ちに画素へ書き込まれたビデオ信号に従って画素が点灯又は非点灯となる駆動方法の場合には、データ保持時間をアドレス期間より短くしようとしても、同時に2行に信号を入力できないため、アドレス期間を重ねなければならないようにしなければならないので、データ保持時間を短くすることができない。よって、その結果、高階調表示を行うことが困難になる。

【0750】

よって、消去期間を設けることによって、アドレス期間より短いデータ保持時間を設定する。消去期間を設けアドレス期間より短いデータ保持時間を設定する場合の駆動方法について図99（A）を用いて説明する。

【0751】

まず、アドレス期間 T_{a1} において、1行目から順に走査線に画素走査信号が入力され、画素が選択される。そして、画素が選択されているときに、信号線から画素へビデオ信号が入力される。そして、画素にビデオ信号が書き込まれると、画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によってサスティン期間 T_{s1} における各画素の点灯、非点灯が制御される。ビデオ信号の書き込み動作が完了した行においては、直ちに書き込まれたビデオ信号にしたがって、画素が点灯又は非点灯の状態となる。同じ動作が、最終行まで行われ、アドレス期間 T_{a1} が終了する。そして、データ保持時間が終了した行から順に次のサブフレーム期間の信号書き込み動作へ移る。同様に、アドレス期間 T_{a2} 、 T_{a3} 、 T_{a4} において画素へビデオ信号が入力され、そのビデオ信号によってサスティン期間 T_{s2} 、 T_{s3} 、 T_{s4} における各画素の点灯、非点灯が制御される。そして、サスティン期間 T_{s4} はその終期を消去動作の開始によって設定される。なぜなら、各行の消去時間 T_e に画素に書き込まれた信号の消去が行われると、次の画素への信号の書き込みが行われるまでは、アドレス期間に画素に書き込まれたビデオ信号に関わらず、強制的に非点灯となるからである。つまり、消去時間 T_e が始まった行の画素からデータ保持時間が終了する。

【0752】

ここで、図99（B）を参照して、 i 行目の画素行に着目して説明する。 i 行目の画素行

10

20

30

40

50

において、アドレス期間 T_{a1} において、1 行目から順に走査線に画素走査信号が入力され、画素が選択される。そして、期間 $T_{b1}(i)$ において i 行目の画素が選択されているときに、 i 行目の画素にビデオ信号が入力される。そして、 i 行目の画素にビデオ信号が書き込まれると、 i 行目の画素は再び信号が入力されるまでその信号を保持する。この書き込まれたビデオ信号によって、サスティン期間 $T_{s1}(i)$ における i 行目の画素の点灯、非点灯が制御される。つまり、 i 行目にビデオ信号の書き込み動作が完了したら、直ちに書き込まれたビデオ信号にしたがって、 i 行目の画素が点灯又は非点灯の状態となる。同様に、アドレス期間 T_{a2} 、 T_{a3} 、 T_{a4} において i 行目の画素へビデオ信号が入力され、そのビデオ信号によってサスティン期間 T_{s2} 、 T_{s3} 、 T_{s4} における i 行目の画素の点灯、非点灯が制御される。そして、サスティン期間 $T_{s4}(i)$ はその終期を消去動作の開始によって設定される。なぜなら、 i 行目の消去時間 $T_s(i)$ に i 行目の画素に書き込まれたビデオ信号に関わらず、強制的に非点灯となるからである。つまり、消去時間 $T_e(i)$ が始まると i 行目の画素のデータ保持時間が終了する。

10

【0753】

よって、アドレス期間とサスティン期間とを分離せずに、アドレス期間より短い高階調且つデューティ比（1 フレーム期間中の点灯期間の割合）の高い表示装置を提供することができる。また、瞬間輝度を低くすることが可能であるため表示素子の信頼性の向上を図ることが可能である。

【0754】

なお、ここでは4ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、点灯の順番は T_{s1} 、 T_{s2} 、 T_{s3} 、 T_{s4} である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。また、 T_{s1} 、 T_{s2} 、 T_{s3} 、 T_{s4} の点灯時間は、2 のべき乗にする必要はなく、同じ長さの点灯時間にしてもよいし、2 のべき乗からすこしだけずらしてもよい。

20

【0755】

ここで、図98(A)及び図99(A)で説明したデジタル時間階調駆動を可能な画素構成について図100(A)、(B)、(C)、(D)及び(E)を参照して説明する。なお、図100(A)、(B)、(C)、(D)及び(E)に示す表示素子としては、EL素子（有機EL素子、無機EL素子又は有機物及び無機物を含むEL素子）、電子放出素子、液晶素子、電子インク、グレーティングライトバルブ(GLV)、デジタルマイクロミラーデバイス(DMD)、カーボンナノチューブ、など、電気磁気的作用によりコントラストが変化する表示媒体を適応することができる。また、図100(A)、(B)、(C)、(D)及び(E)に示す画素は、表示素子としてEL素子などのような自発光型の素子が適している。なお、図100(A)、(B)、(C)、(D)及び(E)は1画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリクス状に複数の画素が配置されている。

30

【0756】

図100(A)に示す画素は、スイッチング用トランジスタ80301a、駆動用トランジスタ80302a、容量素子80304aを有している。スイッチング用トランジスタ80301aは、ゲート端子が走査線80312aに接続され、第1端子（ソース端子又はドレイン端子）が信号線80311aに接続され、第2端子（ソース端子又はドレイン端子）が駆動用トランジスタ80302aのゲート端子と接続されている。また、スイッチング用トランジスタ80301aの第2端子は容量素子80304aを介して電源線80313aに接続されている。さらに、駆動用トランジスタ80302aは第1端子が電源線80313aに接続され、第2端子が表示素子80320aの第1の電極に接続されている。表示素子80320aの第2の電極80321aには低電源電位が設定されている。なお、低電源電位とは、電源線80313aに設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を表示素子80320aに印加して、表示素子80320aに電流を流して表示素子80320aを発光させる

40

50

ため、高電源電位と低電源電位との電位差が表示素子 80320a の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、容量素子 80304a は駆動用トランジスタ 80302a のゲート容量を代用して省略することも可能である。駆動用トランジスタ 80302a のゲート容量については、ソース領域やドレイン領域や LDD 領域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されていてもよいし、チャンネル領域とゲート電極との間で容量が形成されていてもよい。

【0757】

走査線 80312a で画素が選択されているとき、つまりスイッチング用トランジスタ 80301a がオンになっているときに信号線 80311a から画素にビデオ信号が入力される。そして、ビデオ信号に相当する電圧分の電荷が容量素子 80304a に蓄積され、容量素子 80304a はその電圧を保持する。この電圧は駆動用トランジスタ 80302a のゲート端子と第 1 端子間の電圧であり、駆動用トランジスタ 80302a のゲートソース間電圧 V_{gs} に相当する。

10

【0758】

一般に、トランジスタの動作領域は、線形領域と飽和領域とに分けることが出来る。その境目は、ドレインソース間電圧を V_{ds} 、ゲートソース間電圧を V_{gs} 、しきい値電圧を V_{th} とすると、 $(V_{gs} - V_{th}) = V_{ds}$ の時になる。 $(V_{gs} - V_{th}) > V_{ds}$ の場合は、線形領域であり、 V_{ds} 、 V_{gs} の大きさによって電流値が決まる。一方、 $(V_{gs} - V_{th}) < V_{ds}$ の場合は飽和領域になり、理想的には、 V_{ds} が変化しても、電流値はほとんど変わらない。つまり、 V_{gs} の大きさだけによって電流値が決まる。

20

【0759】

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ 80302a のゲート端子には、駆動用トランジスタ 80302a が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ 80302a は線形領域で動作させる。

【0760】

よって、駆動用トランジスタ 80302a がオンするビデオ信号であるときには、理想的には電源線 80313a に設定されている電源電位 V_{dd} をそのまま表示素子 80320a の第 1 の電極に設定する。

【0761】

つまり、理想的には表示素子 80320a に印加する電圧を一定にし、表示素子 80320a から得られる輝度を一定にする。そして、1 フレーム期間内に複数のサブフレーム期間を設け、サブフレーム期間毎に画素へのビデオ信号の書き込みを行い、サブフレーム期間毎に画素の点灯又は非点灯を制御し、その点灯しているサブフレーム期間の合計によって、階調を表現する。

30

【0762】

次に、図 100 (B) の画素構成について説明する。図 100 (B) に示す画素は、スイッチングトランジスタ 80301a、駆動用トランジスタ 80302a、整流素子 80306a、容量素子 80304a、表示素子 80320b を有している。スイッチング用トランジスタ 80301b は、ゲート端子が第 1 の走査線 80312b に接続され、第 1 端子 (ソース端子又はドレイン端子) が信号線 80311b に接続され、第 2 端子 (ソース端子又はドレイン端子) が駆動用トランジスタ 80302b のゲート端子と接続されている。さらに、駆動用トランジスタ 80302b のゲート端子は整流素子 80306a を介して第 2 の走査線 80313b に接続されている。また、スイッチング用トランジスタ 80301b の第 2 端子は容量素子 80304b を介して電源線 80313b に接続されている。さらに、駆動用トランジスタ 80302b は第 1 端子が電源線 80313b に接続され、第 2 端子が表示素子 80320b の第 1 の電極に接続されている。表示素子 80320b の第 2 の電極 80321b には低電源電位が設定されている。なお、低電源電位とは、電源線 80313b に設定される高電源電位を基準にして低電源電位 < 高電源電位を満たす電位であり、低電源電位としては例えば GND、0V などが設定されていても良い。

40

50

この高電源電位と低電源電位との電位差を表示素子 80320b に印加して、表示素子 80320b に電流を流して表示素子 80320b を発光させるため、高電源電位と低電源電位との電位差が表示素子 80320b の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、容量素子 80304b は駆動用トランジスタ 80302b のゲート容量を代用して省略することも可能である。駆動用トランジスタ 80302b のゲート容量については、ソース領域やドレイン領域や LDD 領域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されていてもよいし、チャンネル領域とゲート電極との間で容量が形成されていてもよい。

【0763】

本画素構成は、図 100 (A) の画素に、整流素子 80306a と第 2 の走査線 80313b を追加したものである。よって、スイッチング用トランジスタ 80301b、駆動用トランジスタ 80302b、容量素子 80304b、信号線 80311b、第 1 の走査線 80312b、電源線 80313b は、それぞれスイッチング用トランジスタ 80301a、駆動用トランジスタ 80302a、容量素子 80304a、信号線 80311a、走査線 80312a、電源線 80313a に相当し、書き込みの動作や発光の動作は同様であるためここではその説明を省略する。

【0764】

消去動作について説明する。消去動作時には、第 2 の走査線 80313b に H レベルの信号を入力する。すると、整流素子 80306a に電流が流れ、容量素子 80304b によって保持されていた駆動用トランジスタ 80302b のゲート電位をある電位に設定することができる。つまり、駆動用トランジスタ 80302b のゲート端子の電位を、ある電位に設定し、画素へ書き込まれたビデオ信号に関わらず、駆動用トランジスタ 80302b を強制的にオフさせることができる。

【0765】

なお、第 2 の走査線 80313b に入力する L レベルの信号は、画素に非点灯となるビデオ信号が書き込まれているときに整流素子 80306a に電流が流れないような電位とする。また、第 2 の走査線 80313b に入力する H レベルの信号は、画素に書き込まれたビデオ信号に関わらず、駆動用トランジスタ 80302b がオフするような電位をゲート端子に設定することができるような電位とする。

【0766】

なお、整流素子 80306a には、ダイオード接続したトランジスタを用いることが可能である。さらに、ダイオード接続したトランジスタの他にも、PN 接合や PIN 接合のダイオードやショットキー型のダイオードやカーボンナノチューブで形成されたダイオードなどを用いてもよい。ダイオード接続した N チャネル型トランジスタを適用した場合を図 100 (C) に示す。ダイオード接続トランジスタ 80303c の第 1 端子（ソース端子又はドレイン端子）を駆動用トランジスタ 80302c のゲート端子と接続する。また、ダイオード接続トランジスタ 80303c の第 2 端子（ソース端子又はドレイン端子）をゲート端子と接続するとともに、第 2 の走査線 80313c に接続する。すると、第 2 の走査線 80313c が L レベルのときにはダイオード接続トランジスタ 80303c はゲート端子とソース端子が接続されているため電流が流れないが、第 2 の走査線 80313c に H レベルの信号を入力したときにダイオード接続トランジスタ 80303c の第 2 端子はドレイン端子となるためダイオード接続トランジスタ 80303c に電流が流れる。よって、ダイオード接続トランジスタ 80303c は整流作用を奏する。

【0767】

なお、スイッチング用トランジスタ 80301c、駆動用トランジスタ 80302c、容量素子 80304c、信号線 80311c、第 1 の走査線 80312c、電源線 80313c は、それぞれ図 100 (A) のスイッチング用トランジスタ 80301a、駆動用トランジスタ 80302a、容量素子 80304a、信号線 80311a、走査線 80312a、電源線 80313a に相当する。また、第 2 の走査線 80312c は、図 100 (B) の第 2 の走査線 80312d に相当する。

【0768】

また、ダイオード接続したPチャネル型トランジスタを適用した場合は図100(D)に示す。ダイオード接続トランジスタ80303dの第1端子(ソース端子又はドレイン端子)を第2の走査線80313dに接続する。また、ダイオード接続トランジスタ80303dの第2端子(ソース端子又はドレイン端子)をゲート端子と接続するとともに、駆動用トランジスタ80302dのゲート端子と接続する。すると、第2の走査線80313dがLレベルのときにはダイオード接続トランジスタ80303dはゲート端子とソース端子が接続されているため電流が流れないが、第2の走査線80313dにHレベルの信号を入力したときにダイオード接続トランジスタ80303dの第2端子はドレイン端子となるためダイオード接続トランジスタ80303dに電流が流れる。よって、ダイオード接続トランジスタ80303dは整流作用を奏する。

10

【0769】

なお、スイッチング用トランジスタ80301d、駆動用トランジスタ80302d、容量素子80304d、信号線80311d、第1の走査線80312d、電源線80313dは、それぞれ図100(A)のスイッチング用トランジスタ80301a、駆動用トランジスタ80302a、容量素子80304a、信号線80311a、走査線80312a、電源線80313aに相当する。また、第2の走査線80312dは、図100(B)の第2の走査線80312dに相当する。

【0770】

また、画素へ書き込まれた信号を消去させるために消去用トランジスタを設けてもよい。図100(E)に示す画素は、図100(A)の画素に消去用トランジスタ80303eと第2の走査線80312eを追加したものである。よって、スイッチング用トランジスタ80301e、駆動用トランジスタ80302e、容量素子80304e、信号線80311e、第1の走査線80312e、電源線80313eは、それぞれ図100(A)のスイッチング用トランジスタ80301a、駆動用トランジスタ80302a、容量素子80304a、信号線80311a、走査線80312a、電源線80313aに相当し、書き込みの動作や発光の動作は同様であるためここではその説明を省略する。

20

【0771】

消去動作について説明する。消去動作時には、第2の走査線80312eにHレベルの信号を入力する。すると、消去用トランジスタ80303eがオンし、駆動用トランジスタ80302eのゲート端子と第1端子を同電位にすることができる。つまり、駆動用トランジスタ80302eのゲートとソース間電圧を0Vにすることができる。なお、第2の走査線80312eのHレベルの電位は、電源線80313eの電位よりも消去用トランジスタ80303eのしきい値電圧 V_{th} 以上高いことが望ましい。こうして、駆動用トランジスタ80302eを強制的にオフさせることができる。

30

【0772】

続いて、本発明に適用可能なしきい値電圧補正型の画素回路及び駆動方法の一例について、図101(A)を参照して説明する。

【0773】

図101(A)に示す画素は、駆動用トランジスタ80400、第1のスイッチ80401、第2のスイッチ80402、第3のスイッチ80403、第1の容量素子80404、第2の容量素子80405及び表示素子80420を有している。駆動用トランジスタ80400は、ゲート端子が第1の容量素子80404と第1のスイッチ80401とを順に介して信号線80411と接続され、第1端子が電源線80412と接続され、第2端子が第3のスイッチ80403を介して表示素子80420の第1の電極に接続されている。さらに、駆動用トランジスタ80400のゲート端子が第2の容量素子80405を介して電源線80412と接続されている。また、駆動用トランジスタ80400のゲート端子が第2のスイッチ80402を介して駆動用トランジスタ80400の第2端子と接続されている。また、表示素子80420の第2の電極80421には低電源電位が設定されている。なお、低電源電位とは、電源線80412に設定される高電源電位を基

40

50

準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を表示素子80420に印加して、表示素子80420に電流を流して表示素子80420を発光させるため、高電源電位と低電源電位との電位差が表示素子80420の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、第2の容量素子80405は駆動用トランジスタ80400のゲート容量を代用して省略することも可能である。駆動用トランジスタ80400のゲート容量については、ソース領域やドレイン領域やLDD領域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されていてもよいし、チャンネル領域とゲート電極との間で容量が形成されていてもよい。なお、第1のスイッチ80401、第2のスイッチ80402、第3のスイッチ80403は、それぞれ第1の走査線80413、第2の走査線80414、第3の走査線80414によってオン・オフが制御される。

10

【0774】

図101(A)に示す画素の駆動方法は、初期化期間、データ書き込み期間、しきい値取得期間、発光期間に分割することができる。

【0775】

初期化期間では、第2のスイッチ80402及び第3のスイッチ80403がオンして、駆動用トランジスタ80400のゲート端子の電位が少なくとも電源線80412の電位よりも低くなる。なお、このとき、第1のスイッチ80401は、オンしていてもオフしていてもよい。なお、初期化期間は必ずしも必要ではない。

20

【0776】

しきい値取得期間では、第1の走査線80413によって画素が選択される。つまり、第1のスイッチ80401がオンし、信号線80411からある一定電圧が入力される。このとき、第2のスイッチ80402がオンしており、駆動用トランジスタ80400がダイオード接続される。また、第3のスイッチ80403はオフしている。したがって、駆動用トランジスタ80400のゲート端子の電位は、電源線80412の電位から駆動用トランジスタ80400のしきい値電圧を引いた値となる。第1の容量素子80404には駆動用トランジスタ80400のしきい値電圧が保持される。また、第2の容量素子80405には、駆動用トランジスタ80400のゲート端子の電位と信号線80411から入力されている一定電圧との電位差が保持される。

30

【0777】

データ書き込み期間では、信号線80411からビデオ信号（電圧）が入力される。このとき、第1のスイッチ80401がオンのままであり、第2のスイッチ80402がオフし、第2のスイッチ80402がオフのままである。また、駆動用トランジスタ80400のゲート端子は浮遊状態となっている。よって、駆動用トランジスタ80400のゲート端子の電位は、しきい値取得期間において信号線80411入力される一定電圧と、データ書き込み期間において信号線80411入力されるビデオ信号との電位差に応じて変化する。例えば、第1の容量素子80404の容量値<<第2の容量素子80405の容量値であれば、データ書き込み期間における駆動用トランジスタ80400のゲート端子の電位は、しきい値取得期間において信号線80411入力される一定電圧とデータ書き込み期間において信号線80411入力されるビデオ信号との電位差を、電源線80412の電位から駆動用トランジスタ80400のしきい値電圧を引いた値に足した値とおおむね等しくなる。つまり、駆動用トランジスタ80400のゲート端子の電位は、駆動用トランジスタ80400のしきい値電圧を補正した電位となる。

40

【0778】

発光期間では、駆動用トランジスタ80400のゲート端子の電位と電源線80412との電位差（Vgs）に応じた電流が表示素子80420に流れる。このとき、第1のスイッチ80401がオフし、第2のスイッチ80402がオフのままであり、第3のスイッチ80403がオンする。なお、表示素子80420に流れる電流は、駆動用トランジスタ80400のしきい値電圧によらず一定である。

50

【0779】

なお、図101(A)に示す画素構成は、図101(A)に限定されない。例えば、図101(A)に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。また、例えば、第2のスイッチ80402をPチャネル型トランジスタ又はNチャネル型トランジスタで構成し、第3のスイッチ80403を第2のスイッチ80402とは別の極性のトランジスタで構成し、第2のスイッチ80402及び第3のスイッチ80403を同じ走査線で制御してもよい。

【0780】

続いて、本発明に適応可能な電流入力型の画素回路及び駆動方法の一例について、図101(B)を参照して説明する。

10

【0781】

図101(B)に示す画素は、駆動用トランジスタ80430、第1のスイッチ80431、第2のスイッチ80432、第3のスイッチ80433、容量素子80434及び表示素子80450を有している。駆動用トランジスタ80430は、ゲート端子が第2のスイッチ80432と第1のスイッチ80431とを順に介して信号線80441に接続され、第1端子が電源線80442と接続され、第2端子が第3のスイッチ80433を介して表示素子80450の第1の電極に接続されている。さらに、駆動用トランジスタ80430のゲート端子が容量素子80434を介して電源線80442と接続されている。また、駆動用トランジスタ80430のゲート端子が第2のスイッチ80432を介して駆動用トランジスタ80430の第2端子と接続されている。また、表示素子80450の第2の電極80451には低電源電位が設定されている。なお、低電源電位とは、電源線80442に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を表示素子80450に印加して、表示素子80450に電流を流して表示素子80450を発光させるため、高電源電位と低電源電位との電位差が表示素子80450の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。なお、容量素子80434は駆動用トランジスタ80430のゲート容量を代用して省略することも可能である。駆動用トランジスタ80430のゲート容量については、ソース領域やドレイン領域やLDD領域などとゲート電極とが重なってオーバーラップしているような領域で容量が形成されていてもよいし、チャンネル領域とゲート電極との間で容量が形成されていてもよい。なお、第1のスイッチ80431、第2のスイッチ80432、第3のスイッチ80433は、それぞれ第1の走査線80443、第2の走査線80444、第3の走査線80454によってオン・オフが制御される。

20

30

【0782】

図101(B)に示す画素の駆動方法は、データ書き込み期間、発光期間に分割することができる。

【0783】

データ書き込み期間では、第1の走査線80443によって画素が選択される。つまり、第1のスイッチ80431がオンし、信号線80431からビデオ信号として電流が入力される。このとき、第2のスイッチ80432がオンし、第3のスイッチ80433がオフする。したがって、駆動用トランジスタ80430のゲート端子の電位は、ビデオ信号に応じた電位となる。つまり、容量素子80434には、駆動用トランジスタ80430がビデオ信号と同じ電流を流すような駆動用トランジスタ80430のゲート・ソース間電圧が保持される。

40

【0784】

次に、発光期間では、第1のスイッチ80431及び第2のスイッチ80432がオフし、第3のスイッチ80433がオンする。したがって、表示素子80450にはビデオ信号と同じ値の電流が流れる。

【0785】

なお、図101(B)に示す画素構成は、図101(B)に限定されない。例えば、図1

50

01 (B) に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。また、例えば、第1のスイッチ80431をPチャネル型トランジスタ又はNチャネル型トランジスタで構成し、第2のスイッチ80432を第1のスイッチ80431と同じ極性のトランジスタで構成し、第1のスイッチ80431及び第2のスイッチ80432を同じ走査線で制御してもよい。また、第2のスイッチ80432は駆動用トランジスタ80430のゲート端子と信号線80431との間に配置されていてもよい。

【0786】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

10

【0787】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

【0788】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

20

【0789】

（実施の形態13）

本実施形態においては、本発明を適用できる半導体装置が薄膜トランジスタ（TF T）を素子として有する場合の半導体装置の作製方法について、図面を参照して説明する。

【0790】

図102は、本発明を適用できる半導体装置が有することのできるTF Tの構造および製造プロセスの例を示す図である。図102（A）は、本発明を適用できる半導体装置が有することのできるTF Tの構造の例を示す図である。また、図102（B）乃至（G）は、本発明を適用できる半導体装置が有することのできるTF Tの製造プロセスの例を示す図である。

30

【0791】

なお、本発明を適用できる半導体装置が有することのできるTF Tの構造および製造プロセスは、図102に示すものに限定されず、様々な構造および製造プロセスを用いることができる。

【0792】

まず、図102（A）を参照し、本発明を適用できる半導体装置が有することのできるTF Tの構造の例について説明する。図102（A）は複数の異なる構造を有するTF Tの断面図である。ここで、図102（A）においては、複数の異なる構造を有するTF Tを並置して示しているが、これは、発明を適用できる半導体装置が有することのできるTF Tの構造を説明するための表現であり、発明を適用できる半導体装置が有することのできるTF Tが、実際に図102（A）のように並置されている必要はなく、必要に応じてつくり分けることができる。

40

【0793】

次に、本発明を適用できる半導体装置が有することのできるTF Tを構成する各層の特徴について説明する。

【0794】

50

基板 110111 は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いることができる。他にも、ポリエチレンテレフタレート（PET）、ポリエチレンナフタレート（PEN）、ポリエーテルサルホン（PES）に代表されるプラスチック又はアクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。可撓性を有する基板を用いることによって、折り曲げが可能である半導体装置を作製することが可能となる。また、可撓性を有す基板であれば、基板の面積及び基板の形状に大きな制限はないため、基板 110111 として、例えば、1 辺が 1 メートル以上であって、矩形状のものをを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。

10

【0795】

絶縁膜 110112 は、下地膜として機能する。基板 110111 から Na などのアルカリ金属又はアルカリ土類金属が、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。絶縁膜 110112 としては、酸化珪素（ SiO_x ）、窒化珪素（ SiN_x ）、酸化窒化珪素（ SiO_xN_y ）（ $x > y$ ）、窒化酸化珪素（ SiN_xO_y ）（ $x > y$ ）等の酸素又は窒素を有する絶縁膜の単層構造若しくはこれらの積層構造で設けることができる。例えば、絶縁膜 110112 を 2 層構造で設ける場合、1 層目の絶縁膜として窒化酸化珪素膜を設け、2 層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜 110112 を 3 層構造で設ける場合、1 層目の絶縁膜として酸化窒化珪素膜を設け、2 層目の絶縁膜として窒化酸化珪素膜を設け、3 層目の絶縁膜として酸化窒化珪素膜を設けるとよい。

20

【0796】

半導体膜 110113、110114、110115 は、非晶質（アモルファス）半導体またはセミアモルファス半導体（SAS）で形成することができる。あるいは、多結晶半導体膜を用いても良い。SAS は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第 3 の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5～20 nm の結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが 520 cm^{-1} よりも低波数側にシフトしている。X 線回折では珪素結晶格子に由来するとされる（111）、（220）の回折ピークが観測される。未結合手（ダングリングボンド）の終端として水素またはハロゲンを少なくとも 1 原子% またはそれ以上含ませている。SAS は、珪化を含む気体をグロー放電分解（プラズマ CVD）して形成する。珪化を含む気体としては、 SiH_4 、その他にも Si_2H_6 、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 などを用いることが可能である。あるいは、 GeF_4 を混合させても良い。この珪化を含む気体を H_2 、または、 H_2 と He、Ar、Kr、Ne から選ばれた一種または複数種の希ガス元素で希釈してもよい。希釈率は 2～1000 倍の範囲。圧力は概略 0.1 Pa～133 Pa の範囲、電源周波数は 1 MHz～120 MHz、好ましくは 13 MHz～60 MHz。基板加熱温度は 300℃ 以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は $1 \times 10^{20}\text{ cm}^{-3}$ 以下とすることが望ましく、特に、酸素濃度は $5 \times 10^{19}\text{ cm}^{-3}$ 以下、好ましくは $1 \times 10^{19}\text{ cm}^{-3}$ 以下とする。ここでは、公知の手段（スパッタ法、LP CVD 法、プラズマ CVD 法等）を用いてシリコン（Si）を主成分とする材料（例えば $\text{Si}_x\text{Ge}_{1-x}$ 等）で非晶質半導体膜を形成し、当該非晶質半導体膜をレーザ結晶化法、RTA 又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの公知の結晶化法により結晶化させる。

30

40

【0797】

絶縁膜 110116 は、酸化珪素（ SiO_x ）、窒化珪素（ SiN_x ）、酸化窒化珪素（ SiO_xN_y ）（ $x > y$ ）、窒化酸化珪素（ SiN_xO_y ）（ $x > y$ ）等の酸素または窒素を有する絶縁膜の単層構造、若しくはこれらの積層構造で設けることができる。

【0798】

50

ゲート電極 110117 は、単層の導電膜、または二層、三層の導電膜の積層構造とすることができる。ゲート電極 110117 の材料としては、公知の導電膜を用いることができる。たとえば、タンタル (Ta)、チタン (Ti)、モリブデン (Mo)、タングステン (W)、クロム (Cr)、シリコン (Si) などの元素の単体膜、または、前記元素の窒化膜 (代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または、前記元素を組み合わせた合金膜 (代表的には Mo-W 合金、Mo-Ta 合金)、または、前記元素のシリサイド膜 (代表的にはタングステンシリサイド膜、チタンシリサイド膜) などを用いることができる。なお、上述した単体膜、窒化膜、合金膜、シリサイド膜などは、単層で用いてもよいし、積層して用いてもよい。

【0799】

絶縁膜 110118 は、公知の手段 (スパッタ法やプラズマ CVD 法等) によって、酸化珪素 (SiO_x)、窒化珪素 (SiN_x)、酸化窒化珪素 (SiO_xN_y) ($x > y$)、窒化酸化珪素 (SiN_xO_y) ($x > y$) 等の酸素または窒素を有する絶縁膜や DLC (ダイヤモンドライクカーボン) 等の炭素を含む膜の単層構造、若しくはこれらの積層構造で設けることができる。

【0800】

絶縁膜 110119 は、シロキサン樹脂、または、酸化珪素 (SiO_x)、窒化珪素 (SiN_x)、酸化窒化珪素 (SiO_xN_y) ($x > y$)、窒化酸化珪素 (SiN_xO_y) ($x > y$) 等の酸素または窒素を有する絶縁膜や DLC (ダイヤモンドライクカーボン) 等の炭素を含む膜、または、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料、からなる単層若しくは積層構造で設けることができる。なお、シロキサン樹脂とは、 $\text{Si}-\text{O}-\text{Si}$ 結合を含む樹脂に相当する。シロキサンは、シリコン (Si) と酸素 (O) との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基 (例えばアルキル基、芳香族炭化水素) が用いられる。置換基として、フルオロ基を用いることもできる。あるいは、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、本発明に適用できる半導体装置において、絶縁膜 110118 を設けずにゲート電極 110117 を覆うように直接絶縁膜 110119 を設けることも可能である。

【0801】

導電膜 110123 は、Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au、Mn などの元素の単体膜、または、前記元素の窒化膜、または、前記元素を組み合わせた合金膜、または、前記元素のシリサイド膜などを用いることができる。例えば、前記元素を複数含む合金として、C 及び Ti を含有した Al 合金、Ni を含有した Al 合金、C 及び Ni を含有した Al 合金、C 及び Mn を含有した Al 合金等を用いることができる。また、積層構造で設ける場合、Al を Mo または Ti など挟み込んだ構造とすることができる。こうすることで、Al の熱や化学反応に対する耐性を向上することができる。

【0802】

次に、図 102 (A) に示した、複数の異なる構造を有する TFT の断面図を参照して、各々の構造の特徴について説明する。

【0803】

110101 は、シングルドレイン TFT であり、簡便な方法で製造できるため、製造コストが低く、歩留まりを高く製造できる利点がある。ここで、半導体膜 110113、110115 は、それぞれ不純物の濃度が異なり、半導体膜 110113 はチャネル領域、半導体膜 110115 はソース領域およびドレイン領域として用いる。このように、不純物の量を制御することで、半導体膜の抵抗率を制御できる。また、半導体膜と導電膜 110123 との電氣的な接続状態を、オーミック接続に近づけることができる。なお、不純物の量の異なる半導体膜を作り分ける方法としては、ゲート電極 110117 をマスクとして半導体膜に不純物をドーピングする方法を用いることができる。

【0804】

110102 は、ゲート電極 110117 に一定以上のテーパ角を有する TFT であり

10

20

30

40

50

、簡便な方法で製造できるため、製造コストが低く、歩留まりを高く製造できる利点がある。ここで、半導体膜110113、110114、110115は、それぞれ不純物濃度が異なり、半導体膜110113はチャネル領域、半導体膜110114は低濃度ドレイン（Lightly Doped Drain：LDD）領域、半導体膜110115はソース領域およびドレイン領域として用いる。このように、不純物の量を制御することで、半導体膜の抵抗率を制御できる。また、半導体膜と導電膜110123との電気的な接続状態を、オーミック接続に近づけることができる。また、LDD領域を有するため、TFT内部に高電界がかかりにくく、ホットキャリアによる素子の劣化を抑制することができる。なお、不純物の量の異なる半導体膜を作り分ける方法としては、ゲート電極110117をマスクとして半導体膜に不純物をドーピングする方法を用いることができる。110102においては、ゲート電極110117が一定以上のテーパ角を有しているため、ゲート電極110117を通過して半導体膜にドーピングされる不純物の濃度に勾配を持たせることができ、簡便にLDD領域を形成することができる。

10

【0805】

110103は、ゲート電極110117が少なくとも2層で構成され、下層のゲート電極が上層のゲート電極よりも長い形状を有するTFTである。ゲート電極110117の形状が2層で構成され、下層のゲート電極が上層のゲート電極よりも長い形状であることによって、フォトマスクを追加することなく、LDD領域を形成することができる。なお、110103のように、LDD領域がゲート電極110117と重なっている構造を、特にGOLD構造（Gate Overlapped LDD）と呼ぶ。なお、ゲート電極110117の形状を2層で構成され、下層のゲート電極が上層のゲート電極よりも長い形状とする方法としては、次のような方法を用いてもよい。

20

【0806】

まず、ゲート電極110117をパターニングする際に、ドライエッチングにより、下層のゲート電極及び上層のゲート電極をエッチングして側面に傾斜（テーパ）のある形状にする。続いて、異方性エッチングにより上層のゲート電極の傾斜を垂直に近くなるように加工する。これにより、断面形状が下層のゲート電極が上層のゲート電極よりも長い形状のゲート電極が形成される。その後、2回、不純物元素をドーピングすることによって、チャネル領域として用いる半導体膜110113、LDD領域として用いる半導体膜110114、ソース電極およびドレイン電極として用いる半導体膜110115が形成される。

30

【0807】

なお、ゲート電極110117と重なっているLDD領域をLov領域、ゲート電極110117と重なっていないLDD領域をLoff領域と呼ぶことにする。ここで、Loff領域はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリアによるオン電流値の劣化を防ぐ効果は低い。一方、Lov領域はドレイン近傍の電界を緩和し、オン電流値の劣化の防止には有効であるが、オフ電流値を抑える効果は低い。よって、種々の回路毎に、求められる特性に応じた構造のTFTを作製することが好ましい。たとえば、本発明に適用できる半導体装置を表示装置として用いる場合、画素TFTは、オフ電流値を抑えるために、Loff領域を有するTFTを用いることが好適である。一方、周辺回路におけるTFTは、ドレイン近傍の電界を緩和し、オン電流値の劣化を防止するために、Lov領域を有するTFTを用いることが好適である。

40

【0808】

110104は、ゲート電極110117の側面に接して、サイドウォール110121を有するTFTである。サイドウォール110121を有することによって、サイドウォール110121と重なる領域をLDD領域とすることができる。

【0809】

110105は、半導体膜にマスクを用いてドーピングすることにより、LDD（Loff）領域を形成したTFTである。こうすることにより、確実にLDD領域を形成することができ、TFTのオフ電流値を低減することができる。

50

【0810】

110106は、半導体膜にマスクを用いてドーピングすることにより、LDD（Low）領域を形成したTFTである。こうすることにより、確実にLDD領域を形成することができ、TFTのドレイン近傍の電界を緩和し、オン電流値の劣化を低減することができる。

【0811】

次に、図102（B）乃至（G）を参照して、本発明を適用できる半導体装置が有することのできるTFTの製造プロセスの例を説明する。

なお、本発明を適用できる半導体装置が有することのできるTFTの構造および製造プロセスは、図102に示すものに限定されず、様々な構造および製造プロセスを用いることができる。

10

【0812】

本実施の形態においては、基板110111の表面に、絶縁膜110112の表面に、半導体膜110113の表面に、110114の表面に、110115の表面に、絶縁膜110116の表面に、絶縁膜110118の表面に、または絶縁膜110119の表面に、プラズマ処理を用いて酸化または窒化を行うことにより、半導体膜または絶縁膜を酸化または窒化することができる。このように、プラズマ処理を用いて半導体膜または絶縁膜を酸化または窒化することによって、当該半導体膜または当該絶縁膜の表面を改質し、CVD法やスパッタ法により形成した絶縁膜と比較してより緻密な絶縁膜を形成することができるため、ピンホール等の欠陥を抑制し半導体装置の特性等を向上させることが可能となる。

20

【0813】

まず、基板110111の表面をフッ酸（HF）、アルカリまたは純水を用いて洗浄する。基板110111は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いることができる。他にも、ポリエチレンテレフタレート（PET）、ポリエチレンナフタレート（PEN）、ポリエーテルサルフォン（PES）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。なお、ここでは基板110111としてガラス基板を用いる場合を示す。

【0814】

ここで、基板110111の表面にプラズマ処理を行うことで、基板110111の表面を酸化または窒化することによって、基板110111の表面に酸化膜または窒化膜を形成してもよい（図102（B））。表面にプラズマ処理を行うことで形成された酸化膜または窒化膜などの絶縁膜を、以下では、プラズマ処理絶縁膜とも記す。図102（B）においては、絶縁膜131がプラズマ処理絶縁膜である。一般的に、ガラス又はプラスチック等の基板上に薄膜トランジスタ等の半導体素子を設ける場合、ガラス又はプラスチック等に含まれるNaなどの、アルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子に混入して汚染することによって、半導体素子の特性に影響を及ぼす恐れがある。しかし、ガラス又はプラスチック等からなる基板の表面を窒化することにより、基板に含まれるNaなどの、アルカリ金属又はアルカリ土類金属等の不純物元素が半導体素子に混入するのを防止することができる。

30

40

【0815】

なお、プラズマ処理により表面を酸化する場合には、酸素雰囲気下（例えば、酸素（O₂）と希ガス（He、Ne、Ar、Kr、Xeの少なくとも一つを含む）雰囲気下、または、酸素と水素（H₂）と希ガス雰囲気下、または、一酸化二窒素と希ガス雰囲気下）でプラズマ処理を行う。一方、プラズマ処理により半導体膜を窒化する場合には、窒素雰囲気下（例えば、窒素（N₂）と希ガス（He、Ne、Ar、Kr、Xeの少なくとも一つを含む）雰囲気下、または、窒素と水素と希ガス雰囲気下、または、NH₃と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばArを用いることができる。あるいは、ArとKrを混合したガスを用いてもよい。そのため、プラズマ処理絶縁膜は、プラ

50

ズマ処理に用いた希ガス（H e、N e、A r、K r、X eの少なくとも一つを含む）を含んでいる。たとえば、A rを用いた場合にはプラズマ処理絶縁膜にA rが含まれている。

【0816】

また、プラズマ処理は、上記ガスの雰囲気中において、電子密度が $1 \times 10^{11} \text{ cm}^{-3}$ 以上 $1 \times 10^{13} \text{ cm}^{-3}$ 以下であり、プラズマの電子温度が0.5 eV以上1.5 eV以下で行うことが好適である。プラズマの電子密度が高密度であり、被処理物付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が $1 \times 10^{11} \text{ cm}^{-3}$ 以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することによって形成される酸化物または窒化膜は、CVD法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。あるいは、プラズマの電子温度が1 eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点温度よりも100度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波（2.45 GHz）等の高周波を用いることができる。なお、以下に特に断らない場合は、プラズマ処理として上記条件を用いて行うものとする。

10

【0817】

なお、図102（B）においては、基板110111の表面をプラズマ処理することによってプラズマ処理絶縁膜を形成する場合を示しているが、本実施の形態は、基板110111の表面にプラズマ処理絶縁膜を形成しない場合も含む。

20

【0818】

なお、図102（C）乃至（G）においては、被処理物の表面をプラズマ処理することによって形成されるプラズマ処理絶縁膜を図示しないが、本実施の形態においては、基板110111、絶縁膜110112、半導体膜110113、110114、110115、絶縁膜110116、絶縁膜110118、または絶縁膜110119の表面に、プラズマ処理を行なうことによって形成されるプラズマ処理絶縁膜が存在する場合も含む。

【0819】

次に、基板110111上に公知の手段（スパッタ法、LPCVD法、プラズマCVD法等）を用いて絶縁膜110112を形成する（図102（C））。絶縁膜110112としては、酸化珪素（SiO_x）または酸化窒化珪素（SiO_xN_y）（ $x > y$ ）を用いることができる。

30

【0820】

ここで、絶縁膜110112の表面にプラズマ処理を行い、絶縁膜110112を酸化または窒化することによって、絶縁膜110112の表面にプラズマ処理絶縁膜を形成してもよい。絶縁膜110112の表面を酸化することによって、絶縁膜110112の表面を改質しピンホール等の欠陥の少ない緻密な膜を得ることができる。また、絶縁膜110112の表面を酸化することによって、N原子の含有率が低いプラズマ処理絶縁膜を形成することができるため、プラズマ処理絶縁膜に半導体膜を設けた場合にプラズマ処理絶縁膜と半導体膜界面特性が向上する。また、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス（H e、N e、A r、K r、X eの少なくとも一つを含む）を含んでいる。なお、プラズマ処理は上述した条件下で同様に行うことができる。

40

【0821】

次に、絶縁膜110112上に島状の半導体膜110113、110114を形成する（図102（D））。島状の半導体膜110113、110114は、絶縁膜110112上に公知の手段（スパッタ法、LPCVD法、プラズマCVD法等）を用いてシリコン（Si）を主成分とする材料（例えばSi_xGe_{1-x}等）等を用いて非晶質半導体膜を形成し、当該非晶質半導体膜を結晶化させ、半導体膜を選択的にエッチングすることにより設けることができる。なお、非晶質半導体膜の結晶化は、レーザ結晶化法、RTA又はファーンズアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法またはこれら方法を組み合わせた方法等の公知の結晶化法により行うことができる。なお

50

、ここでは、島状の半導体膜の端部を直角に近い形状 ($\theta = 85 \sim 100^\circ$) で設ける。あるいは、低濃度ドレイン領域となる半導体膜 110114 は、マスクを用いて不純物をドーピングすることによって形成されてもよい。

【0822】

ここで、半導体膜 110113、110114 の表面にプラズマ処理を行い、半導体膜 110113、110114 の表面を酸化または窒化することによって、半導体膜 110113、110114 の表面にプラズマ処理絶縁膜を形成してもよい。例えば、半導体膜 110113、110114 として Si を用いた場合、プラズマ処理絶縁膜として、酸化珪素 (SiO_x) または窒化珪素 (SiN_x) が形成される。あるいは、プラズマ処理により半導体膜 110113、110114 を酸化させた後に、再度プラズマ処理を行うこと
10
によって窒化させてもよい。この場合、半導体膜 110113、110114 に接して酸化珪素 (SiO_x) が形成され、当該酸化珪素の表面に窒化酸化珪素 (SiN_xO_y) ($x > y$) が形成される。なお、プラズマ処理により半導体膜を酸化する場合には、酸素雰囲気下 (例えば、酸素 (O_2) と希ガス (He、Ne、Ar、Kr、Xe の少なくとも一つを含む) 雰囲気下、または、酸素と水素 (H_2) と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下)、でプラズマ処理を行う。一方、プラズマ処理により半導体膜を窒化する場合には、窒素雰囲気下 (例えば、窒素 (N_2) と希ガス (He、Ne、Ar、Kr、Xe の少なくとも一つを含む) 雰囲気下、または、窒素と水素と希ガス雰囲気下または NH_3 と希ガス雰囲気下)、でプラズマ処理を行う。希ガスとしては、例えば Ar を用いることができる。また、Ar と Kr を混合したガスを用いてもよい。そのため、プラズマ
20
処理絶縁膜は、プラズマ処理に用いた希ガス (He、Ne、Ar、Kr、Xe の少なくとも一つを含む) を含んでいる。たとえば、Ar を用いた場合にはプラズマ処理絶縁膜に Ar が含まれている。

【0823】

次に、絶縁膜 110116 を形成する (図 102 (E))。絶縁膜 110116 は、公知の手段 (スパッタ法、LPCVD 法、プラズマ CVD 法等) を用いて、酸化珪素 (SiO_x)、窒化珪素 (SiN_x)、酸化窒化珪素 (SiO_xN_y) ($x > y$)、窒化酸化珪素 (SiN_xO_y) ($x > y$) 等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。なお、半導体膜 110113、110114 の表面をプラズマ処理することにより、半導体膜 110113、110114 の表面にプラズマ
30
処理絶縁膜を形成した場合には、プラズマ処理絶縁膜を絶縁膜 110116 として用いることも可能である。

【0824】

ここで、絶縁膜 110116 の表面にプラズマ処理を行い、絶縁膜 110116 の表面を酸化または窒化することによって、絶縁膜 110116 の表面にプラズマ処理絶縁膜を形成してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス (He、Ne、Ar、Kr、Xe の少なくとも一つを含む) を含んでいる。また、プラズマ処理は上述した条件下で同様に行うことができる。

【0825】

あるいは、一旦酸素雰囲気下でプラズマ処理を行うことにより絶縁膜 110116 を酸化させた後に、再度窒素雰囲気下でプラズマ処理を行うことにより窒化させてもよい。このように、絶縁膜 110116 にプラズマ処理を行い、絶縁膜 110116 の表面を酸化または窒化することによって、絶縁膜 110116 の表面を改質し緻密な膜を形成することができる。プラズマ処理を行うことによって得られた絶縁膜は、CVD 法やスパッタ法で形成された絶縁膜と比較して緻密でピンホール等の欠陥も少ないため、薄膜トランジスタの特性を向上させることができる。

【0826】

次に、ゲート電極 110117 を形成する (図 102 (F))。ゲート電極 110117 は、公知の手段 (スパッタ法、LPCVD 法、プラズマ CVD 法等) を用いて形成することができる。

10

20

30

40

50

【0827】

110101においては、ゲート電極110117を形成した後に不純物ドーピングを行なうことで、ソース領域およびドレイン領域として用いる半導体膜110115を形成することができる。

【0828】

110102においては、ゲート電極110117を形成した後に不純物ドーピングを行なうことで、LDD領域として用いる110114と、半導体膜ソース領域およびドレイン領域として用いる半導体膜110115を形成することができる。

【0829】

110103においては、ゲート電極110117を形成した後に不純物ドーピングを行なうことで、LDD領域として用いる110114と、半導体膜ソース領域およびドレイン領域として用いる半導体膜110115を形成することができる。

10

【0830】

110104においては、ゲート電極110117の側面にサイドウォール110121を形成した後、不純物ドーピングを行なうことで、LDD領域として用いる110114と、半導体膜ソース領域およびドレイン領域として用いる半導体膜110115を形成することができる。

【0831】

なお、サイドウォール110121は、酸化珪素(SiO_x)または窒化珪素(SiN_x)を用いることができる。サイドウォール110121をゲート電極110117の側面に形成する方法としては、たとえば、ゲート電極110117を形成した後に、酸化珪素(SiO_x)または窒化珪素(SiN_x)を公知の方法で成膜した後に、異方性エッチングによって酸化珪素(SiO_x)または窒化珪素(SiN_x)膜をエッチングする方法を用いることができる。こうすることで、ゲート電極110117の側面にのみ酸化珪素(SiO_x)または窒化珪素(SiN_x)膜を残すことができるので、ゲート電極110117の側面にサイドウォール110121を形成することができる。

20

【0832】

110105においては、ゲート電極110117を覆うようにマスク110122を形成した後、不純物ドーピングを行なうことで、LDD(Lo f f)領域として用いる110114と、半導体膜ソース領域およびドレイン領域として用いる半導体膜110115

30

【0833】

110106においては、ゲート電極110117を形成した後に不純物ドーピングを行なうことで、LDD(Lo v)領域として用いる110114と、半導体膜ソース領域およびドレイン領域として用いる半導体膜110115を形成することができる。

【0834】

次に、絶縁膜110118を形成する(図102(G))。絶縁膜110118は、公知の手段(スパッタ法やプラズマCVD法等)により、酸化珪素(SiO_x)、窒化珪素(SiN_x)、酸化窒化珪素(SiO_xN_y)($x>y$)、窒化酸化珪素(SiN_xO_y)($x>y$)等の酸素または窒素を有する絶縁膜やDLC(ダイヤモンドライクカーボン)等の炭素を含む膜の単層構造、またはこれらの積層構造で設けることができる。

40

【0835】

ここで、絶縁膜110118の表面にプラズマ処理を行い、絶縁膜110118の表面を酸化または窒化することによって、絶縁膜110118の表面にプラズマ処理絶縁膜を形成してもよい。なお、プラズマ処理絶縁膜は、プラズマ処理に用いた希ガス(He 、 Ne 、 Ar 、 Kr 、 Xe の少なくとも一つを含む)を含んでいる。また、プラズマ処理は上述した条件下で同様に行うことができる。

【0836】

次に、絶縁膜110119を形成する。絶縁膜110119は、公知の手段(スパッタ法やプラズマCVD法等)により、酸化珪素(SiO_x)、窒化珪素(SiN_x)、酸化窒

50

化珪素 (SiO_xN_y) ($x > y$)、窒化酸化珪素 (SiN_xO_y) ($x > y$) 等の酸素または窒素を有する絶縁膜や DLC (ダイヤモンドライクカーボン) 等の炭素を含む膜を用いることができる他に、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂の単層構造、またはこれらの積層構造で設けることができる。なお、シロキサン樹脂とは、 $\text{Si}-\text{O}-\text{Si}$ 結合を含む樹脂に相当する。シロキサンは、シリコン (Si) と酸素 (O) との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基 (例えばアルキル基、芳香族炭化水素) が用いられる。置換基として、フルオロ基を用いることもできる。あるいは、置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、プラズマ処理絶縁膜には、プラズマ処理に用いた希ガス (He 、 Ne 、 Ar 、 Kr 、 Xe の少なくとも一つを含む) が含まれており、例えば Ar を用いた場合にはプラズマ処理絶縁膜中に Ar が含まれている。

10

【0837】

絶縁膜 110119 としてポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂等を用いた場合、絶縁膜 110119 の表面をプラズマ処理により酸化または窒化することにより、当該絶縁膜の表面を改質することができる。表面を改質することによって、絶縁膜 110119 の強度が向上し開口部形成時等におけるクラックの発生やエッチング時の膜減り等の物理的ダメージを低減することが可能となる。また、絶縁膜 110119 の表面が改質されることによって、絶縁膜 110119 上に導電膜 110123 を形成する場合に導電膜との密着性が向上する。例えば、絶縁膜 110119 としてシロキサン樹脂を用いてプラズマ処理を用いて窒化を行った場合、シロキサン樹脂の表面が窒化されることにより窒素または希ガスを含むプラズマ処理絶縁膜が形成され、物理的強度が向上する。

20

【0838】

次に、半導体膜 110115 と電氣的に接続された導電膜 110123 を形成するため、絶縁膜 110119、絶縁膜 110118、絶縁膜 110116 にコンタクトホールを形成する。なお、コンタクトホールの形状はテーパ状であってもよい。こうすることで、導電膜 110123 のカバレッジを向上させることができる。

【0839】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容 (一部でもよい) は、別の図で述べた内容 (一部でもよい) に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

30

【0840】

同様に、本実施の形態の各々の図で述べた内容 (一部でもよい) は、別の実施の形態の図で述べた内容 (一部でもよい) に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

【0841】

なお、本実施の形態は、他の実施の形態で述べた内容 (一部でもよい) を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

40

【0842】

(実施の形態 14)

本実施形態においては、表示装置に適用できる発光素子の詳細な構成について説明する。

【0843】

エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化

50

合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。

【0844】

無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー-アクセプター再結合同型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ELではドナー-アクセプター再結合同型発光、薄膜型無機EL素子では局在型発光である場合が多い。

10

【0845】

本発明に適用できる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。あるいは、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。

【0846】

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、700～1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。

20

【0847】

液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。

【0848】

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ZnS）、硫化カドミウム（CdS）、硫化カルシウム（CaS）、硫化イットリウム（Y₂S₃）、硫化ガリウム（Ga₂S₃）、硫化ストロンチウム（SrS）、硫化バリウム（BaS）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ZnO）、酸化イットリウム（Y₂O₃）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（AlN）、窒化ガリウム（GaN）、窒化インジウム（InN）等を用いることができる。さらに、セレン化亜鉛（ZnSe）、テルル化亜鉛（ZnTe）等も用いることができ、硫化カルシウム-ガリウム（CaGa₂S₄）、硫化ストロンチウム-ガリウム（SrGa₂S₄）、硫化バリウム-ガリウム（BaGa₂S₄）、等の3元系の混晶であってもよい。

30

【0849】

局在型発光の発光中心として、マンガン（Mn）、銅（Cu）、サマリウム（Sm）、テルビウム（Tb）、エルビウム（Er）、ツリウム（Tm）、ユーロピウム（Eu）、セリウム（Ce）、プラセオジウム（Pr）などを用いることができる。なお、電荷補償として、フッ素（F）、塩素（Cl）などのハロゲン元素が添加されていてもよい。

40

【0850】

一方、ドナー-アクセプター再結合同型発光の発光中心として、ドナー準位を形成する第1の不純物元素及びアクセプター準位を形成する第2の不純物元素を含む発光材料を用いることができる。第1の不純物元素は、例えば、フッ素（F）、塩素（Cl）、アルミニウム（Al）等を用いることができる。第2の不純物元素としては、例えば、銅（Cu）、銀（Ag）等を用いることができる。

50

【0851】

ドナーアクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第1の不純物元素又は第1の不純物元素を含む化合物と、第2の不純物元素又は第2の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第1の不純物元素又は第1の不純物元素を含む化合物としては、例えば、フッ素(F)、塩素(Cl)、硫化アルミニウム(Al_2S_3)等を用いることができ、第2の不純物元素又は第2の不純物元素を含む化合物としては、例えば、銅(Cu)、銀(Ag)、硫化銅(Cu_2S)、硫化銀(Ag_2S)等を用いることができる。焼成温度は、700～1500℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。

10

【0852】

また、固相反応を利用する場合の不純物元素として、第1の不純物元素と第2の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料を得ることができる。第1の不純物元素と第2の不純物元素で構成される化合物としては、例えば、塩化銅($CuCl$)、塩化銀($AgCl$)等を用いることができる。

【0853】

なお、これらの不純物元素の濃度は、母体材料に対して0.01～10atom%であればよく、好ましくは0.05～5atom%の範囲である。

20

【0854】

薄膜型無機ELの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着(EB蒸着)法等の真空蒸着法、スパッタリング法等の物理気相成長法(PVD)、有機金属CVD法、ハイドライド輸送減圧CVD法等の化学気相成長法(CVD)、原子エピタキシ法(ALE)等を用いて形成することができる。

【0855】

図103(A)乃至(C)に発光素子として用いることのできる薄膜型無機EL素子の一例を示す。図103(A)乃至(C)において、発光素子は、第1の電極層120100、電界発光層120102、第2の電極層120103を含む。

30

【0856】

図103(B)及び図103(C)に示す発光素子は、図103(A)の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図103(B)に示す発光素子は、第1の電極層120100と電界発光層120102との間に絶縁層120104を有し、図103(C)に示す発光素子は、第1の電極層120100と電界発光層120102との間に絶縁層120105、第2の電極層120103と電界発光層120102との間に絶縁層120106とを有している。このように絶縁層は電界発光層を挟持する一对の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また、絶縁層は単層でもよいし複数層を有する積層でもよい。

40

【0857】

なお、図103(B)では第1の電極層120100に接するように絶縁層120104が設けられているが、絶縁層と電界発光層の順番を逆にして、第2の電極層120103に接するように絶縁層120104を設けてもよい。

【0858】

分散型無機ELの場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。粒子状に加工する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉碎などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。

50

【0859】

分散型無機ELの場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピコート法などの塗布法、ディッピング法、ディスペンサー法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、10～1000nmの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は50wt%以上80wt%以下とするよい。

【0860】

図104（A）乃至（C）に発光素子として用いることのできる分散型無機EL素子の一例を示す。図104（A）における発光素子は、第1の電極層120200、電界発光層120202、第2の電極層120203の積層構造を有し、電界発光層120202中にバインダによって保持された発光材料120201を含む。

10

【0861】

本実施の形態に用いることのできるバインダは、絶縁材料を用いることができる。絶縁材料としては、有機材料および無機材料を用いることができる。あるいは、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。あるいは、芳香族ポリアミド、ポリベンゾイミダゾール（polybenzimidazole）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Si—O—Si結合を含む樹脂に相当する。シロキサンは、シリコン（Si）と酸素（O）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。あるいは、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（BaTiO₃）やチタン酸ストロンチウム（SrTiO₃）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。

20

【0862】

バインダに含まれる無機絶縁材料としては、酸化珪素（SiO_x）、窒化珪素（SiN_x）、酸素及び窒素を含む珪素、窒化アルミニウム（AlN）、酸素及び窒素を含むアルミニウム、酸素及び窒素を含む酸化アルミニウム（Al₂O₃）、酸化チタン（TiO₂）、BaTiO₃、SrTiO₃、チタン酸鉛（PbTiO₃）、ニオブ酸カリウム（KNbO₃）、ニオブ酸鉛（PbNbO₃）、酸化タンタル（Ta₂O₅）、タンタル酸バリウム（BaTa₂O₆）、タンタル酸リチウム（LiTaO₃）、酸化イットリウム（Y₂O₃）、酸化ジルコニウム（ZrO₂）、ZnSその他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。

30

40

【0863】

作製工程において、発光材料はバインダを含む溶液中に分散される。本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（各種ウェットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。たとえば、溶媒として有機溶媒等を用いることができる。バインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（PGMEAともいう）、3-メトシキ-3-メチル-1-ブタノール（MMBともいう）などを溶媒として用いることができる。

【0864】

50

図104(B)及び図104(C)に示す発光素子は、図104(A)の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図104(B)に示す発光素子は、第1の電極層120200と電界発光層120202との間に絶縁層120204を有し、図104(C)に示す発光素子は、第1の電極層120200と電界発光層120202との間に絶縁層120205、第2の電極層120203と電界発光層120202との間に絶縁層120206とを有している。このように絶縁層は電界発光層を挟持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層を有する積層でもよい。

【0865】

また、図104(B)では第1の電極層120200に接するように絶縁層120204が設けられているが、絶縁層と電界発光層の順番を逆にして、第2の電極層120203に接するように絶縁層120204を設けてもよい。

【0866】

図103における絶縁層120104、図104における絶縁層120204のような絶縁層に用いることのできる材料は、絶縁耐性が高く、緻密な膜質であることが好ましい。さらには、誘電率が高いことが好ましい。例えば、酸化シリコン(SiO_2)、酸化イットリウム(Y_2O_3)、酸化チタン(TiO_2)、酸化アルミニウム(Al_2O_3)、酸化ハフニウム(HfO_2)、酸化タンタル(Ta_2O_5)、チタン酸バリウム(BaTiO_3)、チタン酸ストロンチウム(SrTiO_3)、チタン酸鉛(PbTiO_3)、窒化シリコン(Si_3N_4)、酸化ジルコニウム(ZrO_2)等やこれらの混合膜又は2種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、CVD等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは10~1000nmの範囲である。

【0867】

本実施の形態で示す発光素子は、電界発光層を挟持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。

【0868】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容(一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に行うことができる。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることができる。

【0869】

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に行うことができる。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の部分を組み合わせることにより、さらに多くの図を構成させることができる。

【0870】

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

【0871】

(実施の形態15)

本実施形態においては、表示装置の一例、特に光学的な取り扱いを行なう場合について説明する。

10

20

30

40

50

【0872】

図105(A)及び(B)に示す背面投影型表示装置130100は、プロジェクタユニット130111、ミラー130112、スクリーンパネル130101を備えている。その他に、スピーカ130102、操作スイッチ類130104を備えていてもよい。このプロジェクタユニット130111は、背面投影型表示装置130100の筐体130110の下部に配設され、映像信号に基づいて映像を映し出す投射光をミラー130112に向けて投射する。背面投影型表示装置130100はスクリーンパネル130101の背面から投影される映像を表示する構成となっている。

【0873】

一方、図106は、前面投影型表示装置130200を示している。前面投影表示装置130200は、プロジェクタユニット130111と投射光学系130201を備えている。この前面投影光学系130200は前面に配設するスクリーン等に映像を投影する構成となっている。

【0874】

図105に示す背面投影型表示装置130100、図106に示す前面投影型表示装置130200に適用されるプロジェクタユニット130111の構成を以下に説明する。

【0875】

図107は、プロジェクタユニット130111の一構成例を示している。このプロジェクタユニット130111は、光源ユニット130301及び変調ユニット130304を備えている。光源ユニット130301は、レンズ類を含んで構成される光源光学系130303と、光源ランプ130302を備えている。光源ランプ130302は迷光が拡散しないように筐体内に収納されている。光源ランプ130302としては、大光量の光を放射可能な、例えば、高圧水銀ランプやキセノンランプなどが用いられる。光源光学系130303は、光学レンズ、偏光機能を有するフィルム、位相差を調節するためのフィルム、IRフィルム等を適宜設けて構成される。そして、光源ユニット130301は、放射光が変調ユニット130304に入射するように配設されている。変調ユニット130304は、複数の表示パネル130308、カラーフィルター、ダイクロイックミラー130305、全反射ミラー130306、プリズム130309、投射光学系130310を備えている。光源ユニット130301から放射された光は、ダイクロイックミラー130305で複数の光路に分離される。

【0876】

各光路には、所定の波長若しくは波長帯の光を透過するカラーフィルターと、表示パネル130308が備えられている。透過型である表示パネル130308は映像信号に基づいて透過光を変調する。表示パネル130308を透過した各色の光は、プリズム130309に入射し投射光学系130310を通して、スクリーン上に映像を表示する。なお、フレネルレンズがミラー及びスクリーンの間に配設されていてもよい。そして、プロジェクタユニット130111によって投射されミラーで反射される投影光は、フレネルレンズによって概略平行光に変換され、スクリーンに投影される。

【0877】

図108で示すプロジェクタユニット130111は、反射型の表示パネル130407、130408、130409を備えた構成を示している。

【0878】

図108で示すプロジェクタユニット130111は、光源ユニット130301と変調ユニット130400を備えている。光源ユニット130301は、図107と同様の構成であってもよい。光源ユニット130301からの光は、ダイクロイックミラー130401、130402、全反射ミラー130403により、複数の光路に分けられて、偏光ビームスプリッタ130404、130405、130406に入射する。偏光ビームスプリッタ130404、130405、130406は、各色に対応する反射型表示パネル130407、130408、130409に対応して設けられている。反射型表示パネル130407、130408、130409は、映像信号に基づいて反射光を変

10

20

30

40

50

調する。反射型表示パネル 130407、130408、130409 で反射された各色の光は、プリズム 130309 に入射することで合成されて、投射光学系 130411 を通して投射される。

【0879】

光源ユニット 130301 から放射された光は、ダイクロイックミラー 130401 で赤の波長領域の光のみを透過し、緑および青の波長領域の光を反射する。さらに、ダイクロイックミラー 130402 では、緑の波長領域の光のみが反射される。ダイクロイックミラー 130401 を透過した赤の波長領域の光は、全反射ミラー 130403 で反射され、偏光ビームスプリッタ 130404 へ入射する、また、青の波長領域の光は偏光ビームスプリッタ 130405 へ入射し、緑の波長領域の光は偏光ビームスプリッタ 130406 に入射する。偏光ビームスプリッタ 130404、130405、130406 は、入射光を P 偏光と S 偏光とに分離する機能を有し、且つ P 偏光のみを透過させる機能を有している。反射型表示パネル 130407、130408、130409 は、映像信号に基づいて、入射した光を偏光する。

【0880】

各色に対応する反射型表示パネル 130407、130408、130409 には各色に対応する S 偏光のみが入射する。なお、反射型表示パネル 130407、130408、130409 は液晶パネルであってもよい。このとき、液晶パネルは電界制御複屈折モード (ECB) で動作する。また、液晶分子は基板に対してある角度をもって垂直配向している。よって、反射型表示パネル 130407、130408、130409 は画素がオフ状態にある時は入射光の偏光状態を変化させないで反射させるように表示分子が配向している。また、画素がオン状態にある時は表示分子の配向状態が変化し、入射光の偏光状態が変化する。

【0881】

図 108 に示すプロジェクタユニット 130111 は、図 105 に示す背面投影型表示装置 130100 及び、図 106 に示す前面投影型表示装置 130200 に適用することができる。

【0882】

図 109 で示すプロジェクタユニットは単板式の構成を示している。図 109 (A) に示したプロジェクタユニット 130111 は、光源ユニット 130301、表示パネル 130507、投射光学系 130511、位相差板 130504 を備えている。投射光学系 130511 は一つ又は複数のレンズにより構成されている。表示パネル 130507 にはカラーフィルターが備えられていてもよい。

【0883】

図 109 (B) は、フィールドシーケンシャル方式で動作するプロジェクタユニット 130111 の構成を示している。フィールドシーケンシャル方式は、赤、緑、青などの各色の光を時間的にずらせて順次表示パネルに入射させて、カラーフィルター無しでカラー表示を行う方式である。特に、入力信号変化に対する応答速度の大きい表示パネルと組み合わせると、高精細な映像を表示することができる。図 109 (B) では、光源ユニット 130301 と表示パネル 130508 の間に、赤、緑、青などの複数のカラーフィルターが備えられた回動式のカラーフィルター板 130505 を備えている。

【0884】

図 109 (C) で示すプロジェクタユニット 130111 は、カラー表示の方式として、マクロレンズを使った色分離方式の構成を示している。この方式は、マイクロレンズアレイ 130506 を表示パネル 130509 の光入射側に備え、各色の光をそれぞれの方向から照明することでカラー表示を実現する方式である。この方式を採用するプロジェクタユニット 130111 は、カラーフィルターによる光の損失が少ないので、光源ユニット 130301 からの光を有効に利用することができるという特徴を有している。図 109 (C) に示すプロジェクタユニット 130111 は、表示パネル 130509 に対して各色の光をそれぞれの方向から照明するように、ダイクロイックミラー 130501、ダ

イクロイックミラー１３０５０２、赤色光用ダイクロイックミラー１３０５０３を備えている。

【０８８５】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（一部でもよい）は、別の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【０８８６】

同様に、本実施の形態の各々の図で述べた内容（一部でもよい）は、別の実施の形態の図で述べた内容（一部でもよい）に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の組み合わせることにより、さらに多くの図を構成させることが出来る。

10

【０８８７】

なお、本実施の形態は、他の実施の形態で述べた内容（一部でもよい）を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

【０８８８】

20

（実施の形態１６）

本実施形態においては、本発明に係る電子機器の例について説明する。

【０８８９】

図１１０は表示パネル９００１０１と、回路基板９００１１１を組み合わせた表示パネルモジュールを示している。表示パネル９００１０１は画素部９００１０２、走査線駆動回路９００１０３及び信号線駆動回路９００１０４を有している。回路基板９００１１１には、例えば、コントロール回路９００１１２及び信号分割回路９００１１３などが形成されている。表示パネル９００１０１と回路基板９００１１１とは接続配線９００１１４によって接続されている。接続配線にはＦＰＣ等を用いることができる。

【０８９０】

30

表示パネル９００１０１は、画素部９００１０２と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にＴＦＴを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をＩＣチップ上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）などで表示パネル９００１０１に実装してもよい。こうすることで、回路基板９００１１１の面積を削減でき、小型の表示装置を得ることができる。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ　Ａｕｔｏ　Ｂｏｎｄｉｎｇ）やプリント基板を用いて表示パネル９００１０１に実装してもよい。こうすることで、表示パネル９００１０１の面積を小さくできるので、額縁サイズの小さい表示装置を得ることができる。

【０８９１】

40

例えば、消費電力の低減を図るため、ガラス基板上にＴＦＴを用いて画素部を形成し、全ての周辺駆動回路をＩＣチップ上に形成し、そのＩＣチップをＣＯＧまたはＴＡＢで表示パネルに実装してもよい。

【０８９２】

図１１０に示した表示パネルモジュールによって、テレビ受像機を完成させることができる。図１１１は、テレビ受像機の主要な構成を示すブロック図である。チューナ９００２０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路９００２０２と、映像信号増幅回路９００２０２から出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９００２０３と、その映像信号を駆動回路の入力仕様に変換するためのコントロール回路９００２１２により処理される。コントロール回路９００２

50

12は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路900213を設け、入力デジタル信号をm個（mは正の整数）に分割して供給する構成としても良い。

【0893】

チューナ900201で受信した信号のうち、音声信号は音声信号増幅回路900205に送られ、その出力は音声信号処理回路900206を経てスピーカー900207に供給される。制御回路900208は受信局（受信周波数）及び音量の制御情報を入力部900209から受け、チューナ900201や音声信号処理回路900206に信号を送出する。

【0894】

また、図111とは別の形態の表示パネルモジュールを組み込んだテレビ受像器について図112（A）に示す。図112（A）において、筐体900301内に収められた表示画面900302は、表示パネルモジュールで形成される。なお、スピーカー900303、操作スイッチ900304などが適宜備えられていてもよい。

【0895】

また、図112（B）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビ受像器を示す。筐体900312にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部900313やスピーカー部900317を駆動させる。バッテリーは充電器900310で繰り返し充電が可能となっている。また、充電器900310は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体900312は操作キー900316によって制御する。あるいは、図112（B）に示す装置は、操作キー900316を操作することによって、筐体900312から充電器900310に信号を送ることが可能である、映像音声双方向通信装置であってもよい。あるいは、操作キー900316を操作することによって、筐体900312から充電器900310に信号を送り、さらに充電器900310が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能である、汎用遠隔制御装置であってもよい。本発明を表示部900313に適用することができる。

【0896】

図113（A）は、表示パネル900401とプリント配線基板900402を組み合わせたモジュールを示している。表示パネル900401は、複数の画素が設けられた画素部900403と、第1の走査線駆動回路900404、第2の走査線駆動回路900405と、選択された画素にビデオ信号を供給する信号線駆動回路900406を備えていてもよい。

【0897】

プリント配線基板900402には、コントローラ900407、中央処理装置（CPU）900408、メモリ900409、電源回路900410、音声処理回路900411及び送受信回路900412などが備えられている。プリント配線基板900402と表示パネル900401は、フレキシブル配線基板（FPC）900413により接続されている。プリント配線基板900413には、保持容量、バッファ回路などを設け、電源電圧や信号にノイズの発生、及び信号の立ち上がり時間の増大を防ぐ構成としても良い。また、コントローラ900407、音声処理回路900411、メモリ900409、CPU900408、電源回路900410などは、COG（Chip On Glass）方式を用いて表示パネル900401に実装することもできる。COG方式により、プリント配線基板900402の規模を縮小することができる。

【0898】

プリント配線基板900402に備えられたインターフェース（I/F）部900414を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行うためのアンテナ用ポート900415が、プリント配線基板900402に設けられている。

【0899】

10

20

30

40

50

図 1 1 3 (B) は、図 1 1 3 (A) に示したモジュールのブロック図を示す。このモジュールは、メモリ 9 0 0 4 0 9 として V R A M 9 0 0 4 1 6、D R A M 9 0 0 4 1 7、フラッシュメモリ 9 0 0 4 1 8 などが含まれている。V R A M 9 0 0 4 1 6 にはパネルに表示する画像のデータが、D R A M 9 0 0 4 1 7 には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。

【 0 9 0 0 】

電源回路 9 0 0 4 1 0 は、表示パネル 9 0 0 4 0 1、コントローラ 9 0 0 4 0 7、C P U 9 0 0 4 0 8、音声処理回路 9 0 0 4 1 1、メモリ 9 0 0 4 0 9、送受信回路 9 0 0 4 1 2 を動作させる電力を供給する。またパネルの仕様によっては、電源回路 9 0 0 4 1 0 に電流源が備えられている場合もある。

10

【 0 9 0 1 】

C P U 9 0 0 4 0 8 は、制御信号生成回路 9 0 0 4 2 0、デコーダ 9 0 0 4 2 1、レジスタ 9 0 0 4 2 2、演算回路 9 0 0 4 2 3、R A M 9 0 0 4 2 4、C P U 9 0 0 4 0 8 用のインターフェース 9 0 0 4 1 9 などを有している。インターフェース 9 0 0 4 1 9 を介して C P U 9 0 0 4 0 8 に入力された各種信号は、一旦レジスタ 9 0 0 4 2 2 に保持された後、演算回路 9 0 0 4 2 3、デコーダ 9 0 0 4 2 1 などに入力される。演算回路 9 0 0 4 2 3 では、入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ 9 0 0 4 2 1 に入力された信号はデコードされ、制御信号生成回路 9 0 0 4 2 0 に入力される。制御信号生成回路 9 0 0 4 2 0 は入力された信号に基づき、各種命令を含む信号を生成し、演算回路 9 0 0 4 2 3 において指定された場所、具体的にはメモリ 9 0 0 4 0 9、送受信回路 9 0 0 4 1 2、音声処理回路 9 0 0 4 1 1、コントローラ 9 0 0 4 0 7 などに送る。

20

【 0 9 0 2 】

メモリ 9 0 0 4 0 9、送受信回路 9 0 0 4 1 2、音声処理回路 9 0 0 4 1 1、コントローラ 9 0 0 4 0 7 は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。

【 0 9 0 3 】

入力手段 9 0 0 4 2 5 から入力された信号は、インターフェイス 9 0 0 4 1 4 を介してプリント配線基板 9 0 0 4 0 2 に実装された C P U 9 0 0 4 0 8 に送られる。制御信号生成回路 9 0 0 4 2 0 は、ポインティングデバイスやキーボードなどの入力手段 9 0 0 4 2 5 から送られてきた信号に従い、V R A M 9 0 0 4 1 6 に格納してある画像データを所定のフォーマットに変換し、コントローラ 9 0 0 4 0 7 に送付する。

30

【 0 9 0 4 】

コントローラ 9 0 0 4 0 7 は、パネルの仕様に合わせて C P U 9 0 0 4 0 8 から送られてきた画像データを含む信号にデータ処理を施し、表示パネル 9 0 0 4 0 1 に供給する。またコントローラ 9 0 0 4 0 7 は、電源回路 9 0 0 4 1 0 から入力された電源電圧や C P U 9 0 0 4 0 8 から入力された各種信号をもとに、H s y n c 信号、V s y n c 信号、クロック信号 C L K、交流電圧 (A C C o n t)、切り替え信号 L / R を生成し、表示パネル 9 0 0 4 0 1 に供給する。

【 0 9 0 5 】

送受信回路 9 0 0 4 1 2 では、アンテナ 9 0 0 4 2 8 において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、V C O (V o l t a g e C o n t r o l l e d O s c i l l a t o r)、L P F (L o w P a s s F i l t e r)、カプラ、バランなどの高周波回路を含んでいてもよい。送受信回路 9 0 0 4 1 2 において送受信される信号のうち音声情報を含む信号が、C P U 9 0 0 4 0 8 からの命令に従って、音声処理回路 9 0 0 4 1 1 に送られる。

40

【 0 9 0 6 】

C P U 9 0 0 4 0 8 の命令に従って送られてきた音声情報を含む信号は、音声処理回路 9 0 0 4 1 1 において音声信号に復調され、スピーカ 9 0 0 4 2 7 に送られる。またマイク 9 0 0 4 2 6 から送られてきた音声信号は、音声処理回路 9 0 0 4 1 1 において変調さ

50

れ、CPU 900408からの命令に従って、送受信回路900412に送られる。

【0907】

コントローラ900407、CPU 900408、電源回路900410、音声処理回路900411、メモリ900409を、本実施形態のパッケージとして実装することができる。

【0908】

勿論、本実施の形態はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。

【0909】

次に、図114を参照して、本発明に係る携帯電話の構成例について説明する。

【0910】

表示パネル900501はハウジング900530に脱着自在に組み込まれる。ハウジング900530は表示パネル900501のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル900501を固定したハウジング900530はプリント基板900531に嵌入されモジュールとして組み立てられる。

【0911】

表示パネル900501はFPC 900513を介してプリント基板900531に接続される。プリント基板900531には、スピーカー900532、マイクロフォン900533、送受信回路900534、CPU及びコントローラなどを含む信号処理回路900535が形成されている。このようなモジュールと、入力手段900536、バッテリー900537を組み合わせ、筐体900539に収納する。表示パネル900501の画素部は筐体900539に形成された開口窓から視認できるように配置する。

【0912】

表示パネル900501は、画素部と一部の周辺駆動回路（複数の駆動回路のうち動作周波数の低い駆動回路）を基板上にTFTを用いて一体形成し、一部の周辺駆動回路（複数の駆動回路のうち動作周波数の高い駆動回路）をICチップ上に形成し、そのICチップをCOG（Chip On Glass）で表示パネル900501に実装しても良い。あるいは、そのICチップをTAB（Tape Auto Bonding）やプリント基板を用いてガラス基板と接続してもよい。このような構成とすることで、表示装置の低消費電力化を図り、携帯電話機の一回の充電による使用時間を長くすることができる。また、携帯電話機の低コスト化を図ることができる。

【0913】

また、図115で示す携帯電話機は、操作スイッチ類900604、マイクロフォン900605などが備えられた本体（A）900601と、表示パネル（A）900608、表示パネル（B）900609、スピーカー900606などが備えられた本体（B）900602とが、蝶番900610で開閉可能に連結されている。表示パネル（A）900608と表示パネル（B）900609は、回路基板900607と共に本体（B）900602の筐体900603の中に収納される。表示パネル（A）900608及び表示パネル（B）900609の画素部は筐体900603に形成された開口窓から視認できるように配置される。

【0914】

表示パネル（A）900608と表示パネル（B）900609は、その携帯電話機900600の機能に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（A）900608を主画面とし、表示パネル（B）900609を副画面として組み合わせることができる。

【0915】

本実施形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、蝶番900610の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。また、操作スイッチ類900604、表示パネル（A）900608、表示パ

10

20

30

40

50

ネル（Ｂ）９００６０９を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また、表示部を複数個そなえた情報表示端末に本実施形態の構成を適用しても、同様な効果を得ることができる。

【０９１６】

本発明を様々な電子機器に適用することができる。具体的には、電子機器の表示部に適用することができる。そのような電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（DVD）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。

10

【０９１７】

図１１６（Ａ）はディスプレイであり、筐体９００７１１、支持台９００７１２、表示部９００７１３等を含む。

【０９１８】

図１１６（Ｂ）はカメラであり、本体９００７２１、表示部９００７２２、受像部９００７２３、操作キー９００７２４、外部接続ポート９００７２５、シャッター９００７２６等を含む。

【０９１９】

図１１６（Ｃ）はコンピュータであり、本体９００７３１、筐体９００７３２、表示部９００７３３、キーボード９００７３４、外部接続ポート９００７３５、ポインティングデバイス９００７３６等を含む。

20

【０９２０】

図１１６（Ｄ）はモバイルコンピュータであり、本体９００７４１、表示部９００７４２、スイッチ９００７４３、操作キー９００７４４、赤外線ポート９００７４５等を含む。

【０９２１】

図１１６（Ｅ）は記録媒体を備えた携帯型の画像再生装置（たとえば、DVD再生装置）であり、本体９００７５１、筐体９００７５２、表示部Ａ９００７５３、表示部Ｂ９００７５４、記録媒体（DVD等）読み込み部９００７５５、操作キー９００７５６、スピーカー部９００７５７等を含む。表示部Ａ９００７５３は主として画像情報を表示し、表示部Ｂ９００７５４は主として文字情報を表示することができる。

30

【０９２２】

図１１６（Ｆ）はゴーグル型ディスプレイであり、本体９００７６１、表示部９００７６２、イヤホン９００７６３、支持部９００７６４を含む。

【０９２３】

図１１６（Ｇ）は携帯型遊技機であり、筐体９００７７１、表示部９００７７２、スピーカー部９００７７３、操作キー９００７７４、記憶媒体挿入部９００７７５等を含む。本発明の表示装置を表示部９００７７２に用いた携帯型遊技機は、鮮やかな色彩を表現することができる。

40

【０９２４】

図１１６（Ｈ）はテレビ受像機能付きデジタルカメラであり、本体９００７８１、表示部９００７８２、操作キー９００７８３、スピーカー９００７８４、シャッター９００７８５、受像部９００７８６、アンテナ９００７８７等を含む。

【０９２５】

図１１６（Ａ）乃至（Ｅ）に示したように、本発明に係る電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。

【０９２６】

次に、本発明に係る半導体装置の応用例を説明する。

【０９２７】

50

図 1 1 7 に、本発明に係る半導体装置を、建造物に設けた例について示す。図 1 1 7 は、筐体 9 0 0 8 1 0、表示部 9 0 0 8 1 1、操作部であるリモコン装置 9 0 0 8 1 2、スピーカー部 9 0 0 8 1 3 等を含む。本発明に係る半導体装置は、壁かけ型として建物と一体となっており、設置するスペースを広く必要とすることなく設置可能である。

【0928】

図 1 1 8 に、建造物内に本発明に係る半導体装置を、建造物に設けた別の例について示す。表示パネル 9 0 0 9 0 1 は、ユニットバス 9 0 0 9 0 2 と一体に取り付けられており、入浴者は表示パネル 9 0 0 9 0 1 の視聴が可能になる。表示パネル 9 0 0 9 0 1 は入浴者が操作することで情報の表示を行ったり、広告や娯楽手段として利用できる機能を有する。

10

【0929】

なお、本発明に係る半導体装置は、図 1 1 8 で示したユニットバス 9 0 0 9 0 2 の側壁だけではなく、様々な場所に設置することができる。たとえば、鏡面の一部や浴槽自体と一体にするなどとしてもよい。このとき、表示パネル 9 0 0 9 0 1 の形状は、鏡面や浴槽の形状に合わせたものとなってもよい。

【0930】

図 1 1 9 に、本発明に係る半導体装置を、建造物に設けた別の例について示す。表示パネル 9 0 1 0 0 2 は、柱状体 9 0 1 0 0 1 の曲面に合わせて湾曲させて取り付けられている。なお、ここでは柱状体 9 0 1 0 0 1 を電柱として説明する。

20

【0931】

図 1 1 9 に示す表示パネル 9 0 1 0 0 2 は、人間の視点より高い位置に設けられている。電柱のように屋外で繰り返し林立している建造物に表示パネル 9 0 1 0 0 2 を設置することで、不特定多数の視認者に広告を行なうことができる。ここで、表示パネル 9 0 1 0 0 2 は、外部からの制御により、同じ画像を表示させること、また、瞬時に画像を切替えることが容易であるため、極めて効率的な情報表示、及び広告効果が期待できる。また、表示パネル 9 0 1 0 0 2 に自発光型の表示素子を設けることで、夜間であっても、視認性の高い表示媒体として有用であるといえる。また、電柱に設置することで、表示パネル 9 0 1 0 0 2 の電力供給手段の確保が容易である。また、災害発生時などの非常事態の際には、被災者に素早く正確な情報を伝達する手段ともなり得る。

【0932】

なお、表示パネル 9 0 1 0 0 2 としては、たとえば、フィルム状の基板に有機トランジスタなどのスイッチング素子を設けて表示素子を駆動することにより画像の表示を行なう表示パネルを用いることができる。

30

【0933】

なお、本実施形態において、建造物として壁、柱状体、ユニットバスを例としたが、本実施形態はこれに限定されず、様々な建造物に本発明に係る半導体装置を設置することができる。

【0934】

次に、本発明に係る半導体装置を、移動体に設けた例について示す。

【0935】

図 1 2 0 は、本発明に係る半導体装置を、自動車に設けた例について示した図である。表示パネル 9 0 1 1 0 2 は、自動車の車体 9 0 1 1 0 1 と一体に取り付けられており、車体の動作や車体内外から入力される情報をオンデマンドに表示することができる。また、ナビゲーション機能を有していてもよい。

40

【0936】

なお、本発明に係る半導体装置は、図 1 2 0 で示した車体 9 0 1 1 0 1 だけではなく、様々な場所に設置することができる。たとえば、ガラス窓、ドア、ハンドル、シフトレバー、座席シート、ルームミラー等と一体にしてもよい。このとき、表示パネル 9 0 1 1 0 2 の形状は、設置するもの形状に合わせたものとなってもよい。

【0937】

50

図 1 2 1 は、本発明に係る半導体装置を、列車車両に設けた例について示した図である。

【0938】

図 1 2 1 (a) は、列車車両のドア 9 0 1 2 0 1 のガラスに表示パネル 9 0 1 2 0 2 を設けた例について示した図である。従来の紙による広告に比べて、広告切替えの際に必要な人件費がかからないという利点がある。また、表示パネル 9 0 1 2 0 2 は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、たとえば、電車の乗降客の客層が入れ替わる時間帯ごとに表示パネルの画像を切り替えることができ、より効果的な広告効果が期待できる。

【0939】

図 1 2 1 (b) は、列車車両のドア 9 0 1 2 0 1 のガラスの他に、ガラス窓 9 0 1 2 0 3、及び天井 9 0 1 2 0 4 に表示パネル 9 0 1 2 0 2 を設けた例について示した図である。このように、本発明に係る半導体装置は、従来では設置が困難であった場所に容易に設置することが可能であるため、効果的な広告効果を得ることができる。また、本発明に係る半導体装置は、外部からの信号により表示部で表示される画像の切り替えを瞬時に行なうことが可能であるため、広告切替え時のコストおよび時間が削減でき、より柔軟な広告の運用および情報伝達が可能となる。

【0940】

なお、本発明に係る半導体装置は、図 1 2 1 で示したドア 9 0 1 2 0 1、ガラス窓 9 0 1 2 0 3、及び天井 9 0 1 2 0 4 だけではなく、様々な場所に設置することができる。たとえば、つり革、座席シート、てすり、床等と一体にしてもよい。このとき、表示パネル 9 0 1 2 0 2 の形状は、設置するものの形状に合わせたものとなってもよい。

【0941】

図 1 2 2 は、本発明に係る半導体装置を、旅客用飛行機に設けた例について示した図である。

【0942】

図 1 2 2 (a) は、旅客用飛行機の座席上部の天井 9 0 1 3 0 1 に表示パネル 9 0 1 3 0 2 を設けたときの、使用時の形状について示した図である。表示パネル 9 0 1 3 0 2 は、天井 9 0 1 3 0 1 とヒンジ部 9 0 1 3 0 3 を介して一体に取り付けられており、ヒンジ部 9 0 1 3 0 3 の伸縮により乗客は表示パネル 9 0 1 3 0 2 の視聴が可能になる。表示パネル 9 0 1 3 0 2 は乗客が操作することで情報の表示を行ったり、広告や娯楽手段として利用できる機能を有する。また、図 1 2 2 (b) に示すように、ヒンジ部を折り曲げて天井 9 0 1 3 0 1 に格納することにより、離着陸時の安全に配慮することができる。なお、緊急時に表示パネルの表示素子を点灯させることで、情報伝達手段および誘導灯としても利用可能である。

【0943】

なお、本発明に係る半導体装置は、図 1 2 2 で示した天井 9 0 1 3 0 1 だけではなく、様々な場所に設置することができる。たとえば、座席シート、座席テーブル、肘掛、窓等と一体にしてもよい。また、多数の人が同時に視聴できる大型の表示パネルを、機体の壁に設置してもよい。このとき、表示パネル 9 0 1 3 0 2 の形状は、設置するものの形状に合わせたものとなってもよい。

【0944】

なお、本実施形態において、移動体としては電車車両本体、自動車車体、飛行機車体について例示したがこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレール、鉄道等を含む）、船舶等、様々なものに設置することができる。本発明に係る半導体装置は、外部からの信号により、移動体内における表示パネルの表示を瞬時に切り替えることが可能であるため、移動体に本発明に係る半導体装置を設置することにより、移動体を不特定多数の顧客を対象とした広告表示板、災害発生時の情報表示板、等の用途に用いることが可能となる。

【0945】

なお、本実施の形態において、様々な図を用いて述べてきたが、各々の図で述べた内容（

10

20

30

40

50

一部でもよい)は、別の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、これまでに述べた図において、各々の部分に関して、別の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0946】

同様に、本実施の形態の各々の図で述べた内容(一部でもよい)は、別の実施の形態の図で述べた内容(一部でもよい)に対して、適用、組み合わせ、又は置き換えなどを自由に行うことが出来る。さらに、本実施の形態の図において、各々の部分に関して、別の実施の形態の部分の部分を組み合わせることにより、さらに多くの図を構成させることが出来る。

【0947】

なお、本実施の形態は、他の実施の形態で述べた内容(一部でもよい)を、具現化した場合の一例、少し変形した場合の一例、一部を変更した場合の一例、改良した場合の一例、詳細に述べた場合の一例、応用した場合の一例、関連がある部分についての一例などを示している。したがって、他の実施の形態で述べた内容は、本実施の形態への適用、組み合わせ、又は置き換えを自由に行うことができる。

【0948】

(実施の形態17)

以上に示したように、本明細書には少なくとも以下の発明が含まれる。

【0949】

液晶素子を有する画素と、駆動回路とを有し、前記駆動回路は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、第6のトランジスタと、第7のトランジスタと、第8のトランジスタを有し、前記第1のトランジスタの第1の電極が第4の配線に電氣的に接続され、前記第1のトランジスタの第2の電極が第3の配線に電氣的に接続され、前記第2のトランジスタの第1の電極が第7の配線に電氣的に接続され、前記第2のトランジスタの第2の電極が前記第3の配線に電氣的に接続され、前記第2のトランジスタのゲート電極が第5の配線に電氣的に接続され、前記第3のトランジスタの第1の電極が第6の配線に電氣的に接続され、前記第3のトランジスタの第2の電極が前記第6のトランジスタのゲート電極に電氣的に接続され、前記第3のトランジスタのゲート電極が前記第4の配線に電氣的に接続され、前記第4のトランジスタの第1の電極が前記第7の配線に電氣的に接続され、前記第4のトランジスタの第2の電極が前記第6のトランジスタのゲート電極に電氣的に接続され、前記第4のトランジスタのゲート電極が前記第5の配線に電氣的に接続され、前記第5のトランジスタの第1の電極が前記第6の配線に電氣的に接続され、前記第5のトランジスタの第2の電極が前記第1のトランジスタのゲート電極に電氣的に接続され、前記第5のトランジスタのゲート電極が第1の配線に電氣的に接続され、前記第6のトランジスタの第1の電極が前記第7の配線に電氣的に接続され、前記第6のトランジスタの第2の電極が前記第1のトランジスタのゲート電極に電氣的に接続され、前記第7のトランジスタの第1の電極が前記第7の配線に電氣的に接続され、前記第7のトランジスタの第2の電極が前記第1のトランジスタのゲート電極に電氣的に接続され、前記第7のトランジスタのゲート電極が第2の配線に電氣的に接続され、前記第8のトランジスタの第1の電極が前記第7の配線に電氣的に接続され、前記第8のトランジスタの第2の電極が前記第6のトランジスタのゲート電極に電氣的に接続され、前記第8のトランジスタのゲート電極が前記第1のトランジスタのゲート電極に電氣的に接続されている。

【0950】

上記構成において前記第1のトランジスタ乃至前記第8のトランジスタのチャンネル長 L とチャンネル幅 W の比 W/L の値の中で、第1のトランジスタの W/L の値が最大になるように設けることができる。また、上記構成において、前記第1のトランジスタ W/L の値を、前記第5のトランジスタ W/L の値の2倍～5倍としてもよい。また、前記第3のトランジスタのチャンネル長 L を、前記第8のトランジスタのチャンネル長 L よりも大きく設けてもよい。また、前記第1のトランジスタの第2の電極と、前記第1のトランジスタのゲート電極とを有する画素と、駆動回路とを有し、前記駆動回路は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、第6のトランジスタと、第7のトランジスタと、第8のトランジスタを有し、前記第1のトランジスタの第1の電極が第4の配線に電氣的に接続され、前記第1のトランジスタの第2の電極が第3の配線に電氣的に接続され、前記第2のトランジスタの第1の電極が第7の配線に電氣的に接続され、前記第2のトランジスタの第2の電極が前記第3の配線に電氣的に接続され、前記第2のトランジスタのゲート電極が第5の配線に電氣的に接続され、前記第3のトランジスタの第1の電極が第6の配線に電氣的に接続され、前記第3のトランジスタの第2の電極が前記第6のトランジスタのゲート電極に電氣的に接続され、前記第3のトランジスタのゲート電極が前記第4の配線に電氣的に接続され、前記第4のトランジスタの第1の電極が前記第7の配線に電氣的に接続され、前記第4のトランジスタの第2の電極が前記第6のトランジスタのゲート電極に電氣的に接続され、前記第4のトランジスタのゲート電極が前記第5の配線に電氣的に接続され、前記第5のトランジスタの第1の電極が前記第6の配線に電氣的に接続され、前記第5のトランジスタの第2の電極が前記第1のトランジスタのゲート電極に電氣的に接続され、前記第5のトランジスタのゲート電極が第1の配線に電氣的に接続され、前記第6のトランジスタの第1の電極が前記第7の配線に電氣的に接続され、前記第6のトランジスタの第2の電極が前記第1のトランジスタのゲート電極に電氣的に接続され、前記第7のトランジスタの第1の電極が前記第7の配線に電氣的に接続され、前記第7のトランジスタの第2の電極が前記第1のトランジスタのゲート電極に電氣的に接続され、前記第7のトランジスタのゲート電極が第2の配線に電氣的に接続され、前記第8のトランジスタの第1の電極が前記第7の配線に電氣的に接続され、前記第8のトランジスタの第2の電極が前記第6のトランジスタのゲート電極に電氣的に接続され、前記第8のトランジスタのゲート電極が前記第1のトランジスタのゲート電極に電氣的に接続されている。

ト電極との間に容量素子を設けてもよい。また、前記第 1 のトランジスタ乃至前記第 7 のトランジスタは、N チャンネル型トランジスタで設けてもよい。また、前記第 1 のトランジスタ乃至前記第 7 のトランジスタを、アモルファスシリコンを用いて形成してもよい。

【0951】

液晶素子を有する画素と、第 1 の駆動回路と、第 2 の駆動回路を有し、前記第 1 の駆動回路は、第 1 のトランジスタと、第 2 のトランジスタと、第 3 のトランジスタと、第 4 のトランジスタと、第 5 のトランジスタと、第 6 のトランジスタと、第 7 のトランジスタと、第 8 のトランジスタを有し、前記第 1 のトランジスタの第 1 の電極が第 4 の配線に電氣的に接続され、前記第 1 のトランジスタの第 2 の電極が第 3 の配線に電氣的に接続され、前記第 2 のトランジスタの第 1 の電極が第 7 の配線に電氣的に接続され、前記第 2 のトランジスタの第 2 の電極が前記第 3 の配線に電氣的に接続され、前記第 2 のトランジスタのゲート電極が第 5 の配線に電氣的に接続され、前記第 3 のトランジスタの第 1 の電極が第 6 の配線に電氣的に接続され、前記第 3 のトランジスタの第 2 の電極が前記第 6 のトランジスタのゲート電極に電氣的に接続され、前記第 3 のトランジスタのゲート電極が前記第 4 の配線に電氣的に接続され、前記第 4 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 4 のトランジスタの第 2 の電極が前記第 6 のトランジスタのゲート電極に電氣的に接続され、前記第 4 のトランジスタのゲート電極が前記第 5 の配線に電氣的に接続され、前記第 5 のトランジスタの第 1 の電極が前記第 6 の配線に電氣的に接続され、前記第 5 のトランジスタの第 2 の電極が前記第 1 のトランジスタのゲート電極に電氣的に接続され、前記第 5 のトランジスタのゲート電極が第 1 の配線に電氣的に接続され、前記第 6 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 6 のトランジスタの第 2 の電極が前記第 1 のトランジスタのゲート電極に電氣的に接続され、前記第 7 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 7 のトランジスタの第 2 の電極が前記第 1 のトランジスタのゲート電極に電氣的に接続され、前記第 7 のトランジスタのゲート電極が第 2 の配線に電氣的に接続され、前記第 8 のトランジスタの第 1 の電極が前記第 7 の配線に電氣的に接続され、前記第 8 のトランジスタの第 2 の電極が前記第 6 のトランジスタのゲート電極に電氣的に接続され、前記第 8 のトランジスタのゲート電極が前記第 1 のトランジスタのゲート電極に電氣的に接続され、前記第 2 の駆動回路は、第 9 のトランジスタと、第 10 のトランジスタと、第 11 のトランジスタと、第 12 のトランジスタと、第 13 のトランジスタと、第 14 のトランジスタと、第 15 のトランジスタと、第 16 のトランジスタを有し、前記第 9 のトランジスタの第 1 の電極が第 12 の配線に電氣的に接続され、前記第 9 のトランジスタの第 2 の電極が第 10 の配線に電氣的に接続され、前記第 10 のトランジスタの第 1 の電極が第 14 の配線に電氣的に接続され、前記第 10 のトランジスタの第 2 の電極が前記第 10 の配線に電氣的に接続され、前記第 10 のトランジスタのゲート電極が第 12 の配線に電氣的に接続され、前記第 11 のトランジスタの第 1 の電極が第 13 の配線に電氣的に接続され、前記第 11 のトランジスタの第 2 の電極が前記第 14 のトランジスタのゲート電極に電氣的に接続され、前記第 11 のトランジスタのゲート電極が前記第 11 の配線に電氣的に接続され、前記第 12 のトランジスタの第 1 の電極が前記第 14 の配線に電氣的に接続され、前記第 12 のトランジスタの第 2 の電極が前記第 14 のトランジスタのゲート電極に電氣的に接続され、前記第 12 のトランジスタのゲート電極が前記第 12 の配線に電氣的に接続され、前記第 13 のトランジスタの第 1 の電極が前記第 13 の配線に電氣的に接続され、前記第 13 のトランジスタの第 2 の電極が前記第 9 のトランジスタのゲート電極に電氣的に接続され、前記第 13 のトランジスタのゲート電極が第 8 の配線に電氣的に接続され、前記第 14 のトランジスタの第 1 の電極が前記第 14 の配線に電氣的に接続され、前記第 14 のトランジスタの第 2 の電極が前記第 9 のトランジスタのゲート電極に電氣的に接続され、前記第 15 のトランジスタの第 1 の電極が前記第 14 の配線に電氣的に接続され、前記第 15 のトランジスタの第 2 の電極が前記第 9 のトランジスタのゲート電極に電氣的に接続され、前記第 15 のトランジスタのゲート電極が第 9 の配線に電氣的に接続され、前記第 16 のトランジスタの第 1 の電極が前記第 14 の配線に電氣的に接続され、前記第 1

10

20

30

40

50

6のトランジスタの第2の電極が前記第14のトランジスタのゲート電極に電氣的に接続され、前記第16のトランジスタのゲート電極が前記第9のトランジスタのゲート電極に電氣的に接続されるている。

【0952】

また、前記第4の配線と前記第11の配線とを電氣的に接続し、前記第5の配線と前記第12の配線とを電氣的に接続し、前記第6の配線と前記第13の配線とを電氣的に接続し、前記第7の配線と前記第14の配線とを電氣的に接続してもよい。また、前記第4の配線と前記第11の配線とは同一の配線で設け、前記第5の配線と前記第12の配線とは同一の配線で設け、前記第6の配線と前記第13の配線とは同一の配線で設け、前記第7の配線と前記第14の配線とは同一の配線で設けてもよい。また、前記第3の配線と前記第10の配線とを電氣的に接続してもよい。また、前記第3の配線と前記第10の配線とを同一の配線で設けてもよい。また、前記第1のトランジスタ乃至第8のトランジスタのチャンネル長Lとチャンネル幅Wの比 W/L の値の中で、前記第1のトランジスタの W/L の値を最大とし、前記第9のトランジスタ乃至前記第16のトランジスタのチャンネル長Lとチャンネル幅Wの比 W/L の値の中で、第9のトランジスタの W/L の値が最大としてもよい。また、前記第1のトランジスタ W/L の値を前記第5のトランジスタ W/L の値の2倍～5倍とし、前記第9のトランジスタ W/L の値を前記第12のトランジスタ W/L の値の2倍～5倍としてもよい。また、前記第3のトランジスタのチャンネル長Lを前記第8のトランジスタのチャンネル長Lよりも大きくし、前記第11のトランジスタのチャンネル長Lを前記第16のトランジスタのチャンネル長Lよりも大きくしてもよい。また、前記第1のトランジスタの第2の電極と、前記第1のトランジスタのゲート電極との間に容量素子を設け、前記第9のトランジスタの第2の電極と、前記第9のトランジスタのゲート電極との間に容量素子を設けてもよい。また、前記第1のトランジスタ乃至前記第16のトランジスタを、Nチャンネル型トランジスタで設けてもよい。また、前記第1のトランジスタ乃至前記第16のトランジスタを、半導体層としてアモルファスシリコンを用いて設けてもよい。

【0953】

本実施の形態で示す液晶表示装置は、本明細書に記載されているものであり、従って他の実施の形態と同様の作用効果を奏する。

【図面の簡単な説明】

【0954】

【図1】実施の形態1に示すフリップフロップの構造を説明する図。

【図2】図1で示したフリップフロップの動作を説明するタイミングチャート。

【図3】図1で示したフリップフロップの動作を説明する図。

【図4】図1で示したフリップフロップの動作を説明する図。

【図5】実施の形態1に示すフリップフロップの構造を説明する図。

【図6】実施の形態1に示すフリップフロップの動作を説明するタイミングチャート。

【図7】実施の形態1に示すフリップフロップの構造を説明する図。

【図8】実施の形態1に示すフリップフロップの構造を説明する図。

【図9】実施の形態1に示すフリップフロップの構造を説明する図。

【図10】実施の形態1に示すフリップフロップの構造を説明する図。

【図11】実施の形態1に示すシフトレジスタの構造を説明する図。

【図12】図11で示したシフトレジスタの動作を説明するタイミングチャート。

【図13】図11で示したシフトレジスタの動作を説明するタイミングチャート。

【図14】実施の形態1に示すシフトレジスタの構造を説明する図。

【図15】図14で示したバッファの構成を説明する図。

【図16】図14で示したバッファの構成を説明する図。

【図17】実施の形態1に示す表示装置の構造を説明する図。

【図18】図17で示した表示装置の書き込み動作を説明するタイミングチャート。

【図19】実施の形態1に示す表示装置の構造を説明する図。

- 【図 20】実施の形態 1 に示す表示装置の構造を説明する図。
- 【図 21】図 20 で示した表示装置の書き込み動作を説明するタイミングチャート。
- 【図 22】実施の形態 2 に示すフリップフロップの動作を説明するタイミングチャート。
- 【図 23】実施の形態 2 に示すフリップフロップの動作を説明するタイミングチャート。
- 【図 24】実施の形態 2 に示すシフトレジスタの構造を説明する図。
- 【図 25】図 24 で示したシフトレジスタの動作を説明するタイミングチャート。
- 【図 26】図 24 で示したシフトレジスタの動作を説明するタイミングチャート。
- 【図 27】実施の形態 2 に示す表示装置の構造を説明する図。
- 【図 28】実施の形態 2 に示す表示装置の構造を説明する図。
- 【図 29】図 7 (A) のフリップフロップの上面図。 10
- 【図 30】従来 of フリップフロップの構造を示す図。
- 【図 31】実施の形態 5 に示す信号線駆動回路の構成を説明する図。
- 【図 32】図 31 で示した信号線駆動回路の動作を説明するタイミングチャート。
- 【図 33】実施の形態 5 に示す信号線駆動回路の構成を説明する図。
- 【図 34】図 33 で示した信号線駆動回路の動作を説明するタイミングチャート。
- 【図 35】実施の形態 5 に示す信号線駆動回路の構成を説明する図。
- 【図 36】実施の形態 6 に示す保護ダイオードの構成を説明する図。
- 【図 37】実施の形態 6 に示す保護ダイオードの構成を説明する図。
- 【図 38】実施の形態 6 に示す保護ダイオードの構成を説明する図。
- 【図 39】実施の形態 7 に示す表示装置の構成を説明する図。 20
- 【図 40】実施の形態 3 に示すフリップフロップの構造を説明する図。
- 【図 41】図 40 で示したフリップフロップの動作を説明するタイミングチャート。
- 【図 42】実施の形態 3 に示すシフトレジスタの構造を説明する図。
- 【図 43】図 42 で示したシフトレジスタの動作を説明するタイミングチャート。
- 【図 44】実施の形態 4 に示すフリップフロップの構造を説明する図。
- 【図 45】図 44 で示したフリップフロップの動作を説明するタイミングチャート。
- 【図 46】本発明に係る半導体装置の画素レイアウト例と断面図。
- 【図 47】本発明に係る半導体装置の画素レイアウト例と断面図。
- 【図 48】本発明に係る半導体装置の画素レイアウト例と断面図。
- 【図 49】本発明に係る半導体装置の画素レイアウト例と断面図。 30
- 【図 50】本発明に係る半導体装置の画素レイアウト例と断面図。
- 【図 51】本発明に係る半導体装置の表示素子の断面図。
- 【図 52】本発明に係る半導体装置の表示素子の断面図。
- 【図 53】本発明に係る半導体装置の表示素子の断面図。
- 【図 54】本発明に係る半導体装置の表示素子の上面図。
- 【図 55】本発明に係る半導体装置の表示素子の上面図。
- 【図 56】本発明に係る半導体装置の表示素子の上面図。
- 【図 57】本発明に係る半導体装置の周辺回路構成を説明する図。
- 【図 58】本発明に係る半導体装置の周辺回路構成を説明する図。
- 【図 59】本発明に係る半導体装置のパネル回路構成を説明する図。 40
- 【図 60】本発明に係る半導体装置のパネル回路構成を説明する図。
- 【図 61】本発明に係る半導体装置の断面図。
- 【図 62】本発明に係る半導体装置の周辺回路構成を説明する図。
- 【図 63】本発明に係る半導体装置の断面図。
- 【図 64】本発明に係る半導体装置の断面図。
- 【図 65】本発明に係る半導体装置の断面図。
- 【図 66】本発明に係る半導体装置の断面図。
- 【図 67】本発明に係る半導体装置の断面図。
- 【図 68】本発明に係る半導体装置の断面図。
- 【図 69】本発明に係る半導体装置の断面図。 50

【図 7 0】	本発明に係る半導体装置の断面図。	
【図 7 1】	本発明に係る半導体装置の断面図。	
【図 7 2】	本発明に係る半導体装置の断面図。	
【図 7 3】	本発明に係る半導体装置の断面図。	
【図 7 4】	本発明に係る半導体装置の断面図。	
【図 7 5】	本発明に係る半導体装置の断面図。	
【図 7 6】	本発明に係る半導体装置の断面図。	
【図 7 7】	本発明に係る半導体装置の断面図。	
【図 7 8】	本発明に係る半導体装置の断面図。	
【図 7 9】	本発明に係る半導体装置の断面図。	10
【図 8 0】	本発明に係る半導体装置の断面図。	
【図 8 1】	本発明に係る半導体装置の断面図。	
【図 8 2】	本発明に係る半導体装置の周辺構成部材を説明する図。	
【図 8 3】	本発明に係る半導体装置の周辺回路構成を説明する図。	
【図 8 4】	本発明に係る半導体装置の周辺構成部材を説明する図。	
【図 8 5】	本発明に係る半導体装置の周辺構成部材を説明する図。	
【図 8 6】	本発明に係る半導体装置の周辺構成部材を説明する図。	
【図 8 7】	本発明に係る半導体装置を説明する図。	
【図 8 8】	本発明に係る半導体装置の駆動方法の一を説明する図。	
【図 8 9】	本発明に係る半導体装置の駆動方法の一を説明する図。	20
【図 9 0】	本発明に係る半導体装置の駆動方法の一を説明する図。	
【図 9 1】	本発明に係る半導体装置の駆動方法の一を説明する図。	
【図 9 2】	本発明に係る半導体装置の画素レイアウト例と断面図。	
【図 9 3】	本発明に係る半導体装置の画素レイアウト例と断面図。	
【図 9 4】	本発明に係る半導体装置の画素レイアウト例と断面図。	
【図 9 5】	本発明に係る半導体装置の表示素子の断面図。	
【図 9 6】	本発明に係る半導体装置の表示素子を形成する装置を説明する図。	
【図 9 7】	本発明に係る半導体装置の表示素子を形成する装置を説明する図。	
【図 9 8】	本発明に係る半導体装置の駆動方法の一を説明する図。	
【図 9 9】	本発明に係る半導体装置の駆動方法の一を説明する図。	30
【図 1 0 0】	本発明に係る半導体装置の画素回路の一を説明する図。	
【図 1 0 1】	本発明に係る半導体装置の画素回路の一を説明する図。	
【図 1 0 2】	本発明に係る半導体装置を製造するプロセスを説明する図。	
【図 1 0 3】	本発明に係る半導体装置の表示素子を説明する図。	
【図 1 0 4】	本発明に係る半導体装置の表示素子を説明する図。	
【図 1 0 5】	本発明に係る半導体装置の構造を説明する図。	
【図 1 0 6】	本発明に係る半導体装置の構造を説明する図。	
【図 1 0 7】	本発明に係る半導体装置の構造を説明する図。	
【図 1 0 8】	本発明に係る半導体装置の構造を説明する図。	
【図 1 0 9】	本発明に係る半導体装置の構造を説明する図。	40
【図 1 1 0】	本発明に係る半導体装置の構造を説明する図。	
【図 1 1 1】	本発明に係る半導体装置の構造を説明する図。	
【図 1 1 2】	本発明に係る半導体装置の構造を説明する図。	
【図 1 1 3】	本発明に係る半導体装置の構造を説明する図。	
【図 1 1 4】	本発明に係る半導体装置の構造を説明する図。	
【図 1 1 5】	本発明に係る半導体装置の構造を説明する図。	
【図 1 1 6】	本発明に係る半導体装置を用いた電子機器を説明する図。	
【図 1 1 7】	本発明に係る半導体装置を用いた電子機器を説明する図。	
【図 1 1 8】	本発明に係る半導体装置を用いた電子機器を説明する図。	
【図 1 1 9】	本発明に係る半導体装置を用いた電子機器を説明する図。	50

【図 1 2 0】本発明に係る半導体装置を用いた電子機器を説明する図。

【図 1 2 1】本発明に係る半導体装置を用いた電子機器を説明する図。

【図 1 2 2】本発明に係る半導体装置を用いた電子機器を説明する図。

【符号の説明】

【 0 9 5 5 】

1 0	配線	
1 0 1	トランジスタ	
1 0 1	+ V t h	
1 0 1	+ α (V t h	
1 0 2	トランジスタ	10
1 0 3	トランジスタ	
1 0 3	配線	
1 0 4	トランジスタ	
1 0 5	トランジスタ	
1 0 6	トランジスタ	
1 0 7	トランジスタ	
1 0 8	トランジスタ	
1 0 9	トランジスタ	
1 1 0	トランジスタ	
1 2 1	配線	20
1 2 2	配線	
1 2 3	配線	
1 2 4	配線	
1 2 4	ノード	
1 2 5	配線	
1 2 6	配線	
1 2 7	配線	
1 2 8	配線	
1 2 9	配線	
1 3 0	配線	30
1 3 1	配線	
1 3 2	配線	
1 3 3	配線	
1 3 4	配線	
1 3 5	配線	
1 3 6	配線	
1 4 1	ノード	
1 4 2	ノード	
1 5 1	容量素子	
1 5 2	トランジスタ	40
2 1 1	信号	
2 1 2	信号	
2 1 3	信号	
2 1 4	信号	
2 1 5	信号	
2 1 6	信号	
2 2 1	信号	
2 2 2	信号	
2 2 3	信号	
2 2 5	信号	50

2 2 7	信号	
2 2 8	信号	
2 3 4	信号	
2 4 1	電位	
2 4 2	電位	
5 0 1	トランジスタ	
5 1 1	配線	
7 0 1	配線	
7 0 2	配線	
7 0 3	配線	10
7 0 4	配線	
7 0 5	配線	
7 0 6	配線	
7 0 7	配線	
7 0 8	配線	
7 0 9	配線	
7 1 0	配線	
7 1 7	配線	
9 0 1	トランジスタ	
1 0 1 1	抵抗素子	20
1 0 1 2	抵抗素子	
1 0 2 1	トランジスタ	
1 0 2 2	トランジスタ	
1 0 2 3	トランジスタ	
1 0 2 4	トランジスタ	
1 1 0 1	フリップフリップ	
1 1 1 1	配線	
1 1 1 2	配線	
1 1 1 3	配線	
1 1 1 4	配線	30
1 1 1 5	配線	
1 1 1 6	配線	
1 1 1 7	配線	
1 2 1 1	信号	
1 2 1 2	信号	
1 2 1 3	信号	
1 2 1 6	信号	
1 4 0 1	バッファ	
1 7 0 1	信号線駆動回路	
1 7 0 2	走査線駆動回路	40
1 7 0 3	画素	
1 7 0 4	画素部	
1 7 0 5	絶縁基板	
1 8 0 1	フリップフロップ	
1 9 1 4	配線	
2 2 2 1	信号	
2 2 2 2	信号	
2 2 2 3	信号	
2 2 2 5	信号	
2 2 2 7	信号	50

2 2 2 8	信号	
2 4 0 1	フリップフロップ	
2 4 0 2	フリップフロップ	
2 4 1 1	配線	
2 4 1 2	配線	
2 4 1 3	配線	
2 4 1 4	配線	
2 4 1 5	配線	
2 4 1 6	配線	
2 4 1 7	配線	10
2 4 1 8	配線	
2 4 1 9	配線	
2 4 2 0	配線	
2 4 2 4	配線	
2 5 1 1	信号	
2 5 1 2	信号	
2 5 1 3	信号	
2 5 1 4	信号	
2 5 1 5	信号	
2 5 1 8	信号	20
2 5 1 9	信号	
2 5 9 5	配線	
2 7 0 2	走査線駆動回路	
2 9 0 1	導電層	
2 9 0 2	導電層	
2 9 0 3	導電層	
2 9 0 4	導電層	
2 9 0 5	導電層	
2 9 0 6	導電層	
2 9 0 7	導電層	30
2 9 0 8	導電層	
2 9 0 9	導電層	
2 9 1 0	導電層	
2 9 1 1	導電層	
2 9 1 2	導電層	
2 9 1 3	導電層	
2 9 1 4	導電層	
2 9 1 5	導電層	
2 9 1 6	導電層	
2 9 5 1	配線	40
2 9 5 2	配線	
2 9 5 3	配線	
2 9 5 4	配線	
2 9 5 5	配線	
2 9 5 6	配線	
2 9 5 7	配線	
2 9 5 8	配線	
2 9 6 0	配線	
2 9 8 1	半導体層	
2 9 8 2	半導体層	50

2 9 8 3	半 導 体 層	
2 9 8 4	半 導 体 層	
2 9 8 5	半 導 体 層	
2 9 8 6	半 導 体 層	
2 9 8 7	半 導 体 層	
2 9 8 8	半 導 体 層	
4 2 0 1	フ リ ッ プ フ ロ ッ プ	
4 2 1 1	配 線	
4 2 1 2	配 線	
4 2 1 3	配 線	10
4 2 1 4	配 線	
4 2 1 5	配 線	
4 2 1 6	配 線	
4 2 1 7	配 線	
4 2 1 8	配 線	
4 3 1 1	信 号	
4 3 1 2	信 号	
4 3 1 3	信 号	
4 3 1 4	信 号	
4 3 1 5	信 号	20
4 4 0 1	ト ラ ン ジ ス タ	
4 4 0 2	ト ラ ン ジ ス タ	
4 4 0 3	ト ラ ン ジ ス タ	
4 4 0 4	ト ラ ン ジ ス タ	
4 4 0 5	ト ラ ン ジ ス タ	
4 4 0 6	ト ラ ン ジ ス タ	
4 4 0 7	ト ラ ン ジ ス タ	
4 4 0 8	ト ラ ン ジ ス タ	
4 4 2 1	配 線	
4 4 2 1	信 号	30
4 4 2 2	配 線	
4 4 2 2	信 号	
4 4 2 3	配 線	
4 4 2 3	信 号	
4 4 2 4	配 線	
4 4 2 5	配 線	
4 4 2 5	信 号	
4 4 2 6	配 線	
4 4 2 7	配 線	
4 4 2 7	信 号	40
4 4 2 8	配 線	
4 4 2 8	信 号	
4 4 2 9	配 線	
4 4 3 0	配 線	
4 4 3 1	配 線	
4 4 3 2	配 線	
4 4 3 3	配 線	
4 4 4 1	ノ ー ド	
4 4 4 2	ノ ー ド	
4 5 0 3	ト ラ ン ジ ス タ	50


4 5 2 1	信号	
4 5 2 2	信号	
4 5 2 5	信号	
4 5 2 7	信号	
4 5 2 8	信号	
4 5 4 1	電位	
4 5 4 2	電位	
8 0 0 0	バッファ	
8 0 1 1	配線	
8 0 1 2	配線	10
8 1 0 0	バッファ	
8 2 0 1	トランジスタ	
8 2 0 2	トランジスタ	
8 2 1 1	配線	
8 2 1 2	配線	
8 2 1 3	配線	
8 2 1 4	配線	
8 3 0 1	トランジスタ	
8 3 0 2	トランジスタ	
8 3 0 3	トランジスタ	20
8 3 0 4	トランジスタ	
8 3 1 1	配線	
8 3 1 2	配線	
8 3 1 3	配線	
8 3 1 4	配線	
8 3 1 5	配線	
8 3 1 6	配線	
8 3 4 1	ノード	
8 4 0 1	トランジスタ	
8 4 0 2	トランジスタ	30
8 4 0 3	トランジスタ	
8 4 0 4	トランジスタ	
8 4 1 1	配線	
8 4 1 2	配線	
8 4 1 3	配線	
8 4 1 4	配線	
8 4 1 5	配線	
8 4 1 6	配線	
8 4 1 7	配線	
8 4 4 1	ノード	40
8 5 0 1	トランジスタ	
8 5 0 2	トランジスタ	
8 5 0 3	トランジスタ	
8 5 1 1	配線	
8 5 1 2	配線	
8 5 1 3	配線	
8 5 1 4	配線	
8 5 1 5	配線	
8 5 1 6	配線	
8 5 4 1	ノード	50

8 6 0 1	トランジスタ
8 6 0 2	トランジスタ
8 6 0 3	トランジスタ
8 6 0 4	トランジスタ
8 6 1 1	配線
8 6 1 2	配線
8 6 1 3	配線
8 6 1 4	配線
8 6 1 5	配線
8 6 1 6	配線
8 6 4 1	ノード
1 9 0 2 a	走査線駆動回路
1 9 0 2 b	走査線駆動回路
1 9 0 2 b	駆動回路
2 0 0 2 a	走査線駆動回路
2 0 0 2 b	走査線駆動回路
2 8 0 2 a	走査線駆動回路
2 8 0 2 b	走査線駆動回路
2 8 0 2 b	駆動回路
8 0 0 1 a	インバータ
8 0 0 1 b	インバータ
8 0 0 1 c	インバータ
8 0 0 2 a	インバータ
8 0 0 2 b	インバータ
8 0 0 2 c	インバータ
8 0 0 3 a	インバータ
8 0 0 3 b	インバータ
8 0 0 3 c	インバータ


10

20


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 12】




【図 11】




【図 13】




【図 14】




【図 15】




【図 16】




【図 17】




【図 18】




【 図 1 9 】




【 図 2 0 】




【図 2 1】




【 図 2 2 】




【図 2 3】




【図 2 4】




【図 2 5】




【図 2 6】




【図 27】




【図 28】




【図 29】




【図 30】




【図 3 1】




【図 3 2】




【図 3 3】




【図 3 4】




【図 3 5】




【図 3 6】




【図 3 7】




【図 3 8】




【図 39】




【図 40】




【図 41】




【図 42】




【図 4 3】



【図 4 4】




【図 4 5】




【図 4 6】


(A) 要素断面図




(B) 要素上面図




【図 47】




【図 48】




【図 49】




【図 50】




【図 5 1】




【図 5 2】




【図 5 3】




【図 5 4】




【図 5 5】




【図 5 6】




【図 5 7】




【図 5 8】




【図 5 9】




【図 6 4】




【図 6 5】




【図 6 6】




【図 6 7】




【図 68】




【図 69】




【図 70】




【図 71】




【図 7 2】




【図 7 3】




【図 7 4】




【図 7 5】




【図 7 6】




【図 7 7】




【図 7 8】




【図 7 9】




【图 80】




【図 8 1】




【图 8 2】




【図 8 3】




【図 8 4】




【図 8 5】




【図 8 6】




【図 8 7】




【図 8 8】




【図 89】




【図 90】




【図 91】




【図 92】




【図 9 4】




【图 9 6】




【图 9-7】




【図 9 8】




【 図 9 9 】




【 図 1 0 0 】




【 図 1 0 1 】




【図 1 0 2】




【 図 1 0 3 】




【図 105】




【 図 1 0 4 】




【図 106】




【図 107】




【図 108】




【図 109】




【図 110】




【图 1 1 2】




【図 1 1 4】




【図 115】




【図 116】




【図 117】




【図 119】




【図 118】




【図 120】



【図 1 2 1】



【図 1 2 2】



フロントページの続き

(51)Int.Cl.

F I

テーマコード (参考)

G 0 9 G	3/20	6 2 2 A
G 0 2 F	1/133	5 5 0
G 0 2 F	1/1368	
G 1 1 C	19/00	J
G 1 1 C	19/28	B
G 1 1 C	19/00	G
G 0 9 G	3/20	6 1 1 A

F ターム (参考)	2H093	NA16	NC10	NC34	NC35	ND01	ND39	ND48	ND52	ND55	ND60
		NE03	NE04	NF05	NF09	NG02	NG03				
	5C080	AA10	BB05	CC03	DD09	DD19	DD23	DD25	EE29	EE30	FF11
		JJ02	JJ03	JJ04	JJ06						