

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-264476
(P2004-264476A)

(43) 公開日 平成16年9月24日(2004.9.24)

(51) Int. Cl. ⁷	F I	テーマコード (参考)
G09G 3/36	G09G 3/36	2H093
G02F 1/133	G02F 1/133 550	5C006
G09G 3/20	G09G 3/20 611A	5C080
	G09G 3/20 621B	
	G09G 3/20 623D	
審査請求 未請求 請求項の数 5 O L (全 24 頁) 最終頁に続く		

(21) 出願番号 特願2003-53682 (P2003-53682)
(22) 出願日 平成15年2月28日 (2003.2.28)

(71) 出願人 000005049
シャープ株式会社
大阪府大阪市阿倍野区長池町22番22号
(74) 代理人 100104695
弁理士 島田 明宏
(72) 発明者 中野 武俊
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(72) 発明者 稲田 健
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内
(72) 発明者 川口 登史
大阪府大阪市阿倍野区長池町22番22号
シャープ株式会社内

最終頁に続く


(54) 【発明の名称】 表示装置およびその駆動方法

(57) 【要約】

【課題】 2以上の映像信号線を1組としてグループ化し同一組の映像信号線を時分割で駆動する方式を採用しつつ消費電力を低減できる表示装置を提供する。

【解決手段】 映像信号線駆動回路300を映像信号線Lsに接続するための接続切換回路502を液晶パネル500に設ける。接続切換回路502は、映像信号線Lsにそれぞれ対応し一端が映像信号線Lsに接続されたアナログスイッチSWiを含む。映像信号線Lsは、1本おきに選んだ2本の信号線Lsを1組として複数組にグループ化され、複数組の映像信号線は映像信号線駆動回路300の出力端子TSjにそれぞれ対応する。同一組の映像信号線Lsに接続されるアナログスイッチの他端は互いに接続され、1つの出力端子TSjに接続される。切換制御信号GSに基づきアナログスイッチSWiは、各水平走査期間内で各出力端子TSjを対応する同一組の2本の映像信号線Lsに時分割的に接続する。

【選択図】 図5



【特許請求の範囲】**【請求項 1】**

表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線とを有する表示装置であって、

2以上の映像信号線を1組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群にそれぞれ対応する複数の出力端子を有し、各出力端子に対応する映像信号線群によって伝達されるべき映像信号を時分割で当該出力端子から出力する映像信号線駆動回路と、

前記映像信号線駆動回路の各出力端子を対応する映像信号線群内のいずれかの映像信号線に接続すると共に、各出力端子が接続される映像信号線に対応する映像信号線群内で前記時分割に応じて切り換える接続切換回路とを備え、

前記複数組の映像信号線群のそれぞれは、前記複数の映像信号線から奇数本おきに選ばれた映像信号線からなることを特徴とする表示装置。

【請求項 2】

前記複数の映像信号線と交差する複数の走査信号線と、

前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と

を更に備え、

前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されており、

各画素形成部は、

対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と、

対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、

前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された対向電極とを含み、

前記接続切換回路は、前記走査信号線駆動回路によって1つの走査信号線が選択されてから次に他の走査信号線が選択されるまでの間に、前記映像信号線駆動回路の各出力端子を対応する映像信号線群内の映像信号線に時分割的に接続することを特徴とする、請求項1に記載の表示装置。

【請求項 3】

前記接続切換回路は、前記映像信号線駆動回路の各出力端子に接続される映像信号線の切り換え順序を、前記走査信号線駆動回路によって選択される走査信号線の切り換えに応じて変更することを特徴とする、請求項2に記載の表示装置。

【請求項 4】

前記映像信号線駆動回路は、前記走査信号線駆動回路によって選択される走査信号線が2回以上の所定回数だけ切り換わる毎に、各出力端子から出力される映像信号の電圧の極性を前記対向電極を基準として反転させることを特徴とする、請求項2または3に記載の表示装置。

【請求項 5】

表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線とを有する表示装置の駆動方法であって、

2以上の映像信号線を1組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群にそれぞれ対応する複数の出力端子を有する映像信号線駆動回路において、各出力端子に対応する映像信号線群によって伝達されるべき映像信号を時分割で各出力端子から出力するステップと、

前記映像信号線駆動回路の各出力端子を対応する映像信号線群内のいずれかの映像信号線

に接続すると共に、各出力端子が接続される映像信号線に対応する映像信号線群内で前記時分割に応じて切り換えるステップと

を備え、

前記複数組の映像信号線群のそれぞれは、前記複数の映像信号線から奇数本おきに選ばれた映像信号線からなることを特徴とする駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、例えばアクティブマトリクス型液晶表示装置のように交流化駆動される表示装置に関し、更に詳しくは、表示すべき画像を形成するための複数の画素形成部に映像信号を伝達するための多数の映像信号線が複数本（例えば2本）を1組として複数組の映像信号線群にグループ化され、グループ化された映像信号線群毎に駆動回路から時分割で映像信号が出力される表示装置に関する。

10

【0002】

【従来の技術】

近年、表示装置における表示画像の高精細化の進展が顕著である。このため、例えばアクティブマトリクス型液晶表示装置のように、表示すべき画像の解像度に応じた数の信号線（列電極または行電極）を必要とする表示装置では、表示画像の高精細化に伴って単位長さ当たりの信号線数（電極数）が膨大となる。その結果、それらの信号線に信号を印加する駆動回路の実装において、駆動回路の出力端子と表示パネルの信号線との接続部のピッチ（以下「接続ピッチ」という）が極めて小さなものとなる。このような表示画像の高精細化に伴う接続ピッチの狭小化の傾向は、カラー液晶表示装置のようにR（赤）、G（緑）、B（青）の隣接3画素を表示単位とするカラー表示装置の場合には、映像信号線（列電極）とその駆動回路（「列電極駆動回路」、「データ線駆動回路」または「映像信号線駆動回路」と呼ばれる）との接続部において特に顕著となる。

20

【0003】

このような問題を解決するために、2本以上の映像信号線（例えばR、G、Bの隣接3画素に対応する3本の映像信号線）を1組として映像信号線をグループ化し、各組を構成する複数の映像信号線に映像信号線駆動回路の1つの出力端子を割り当て、画像表示における1水平走査期間内において各組内の映像信号線に時分割的に映像信号を印加するように構成された液晶表示装置が従来より提案されている（例えば特開平6-138851号公報参照）。

30

【0004】

図2(a)は、このような方式（以下「映像信号線時分割駆動方式」という）のアクティブマトリクス型液晶表示装置における映像信号線とその駆動回路（以下「映像信号線駆動回路」という）との接続部の構成を模式的に示している。この図に示した例では、映像信号線 L_s が2本を1組としてグループ化されており、各組を構成する映像信号線群に対して映像信号線駆動回路300の出力端子 TS_1 、 TS_2 、 TS_3 、...が1つずつ対応づけられている。そして、映像信号線駆動回路300の各出力端子 TS_1 、 TS_2 、 TS_3 、...に対応するグループ化された2本の映像信号線との間には、切換スイッチが設けられている。各切換スイッチは、映像信号線 L_s 毎に設けられ一端が映像信号線 L_s に接続されたアナログスイッチ SW_1 、 SW_2 、 SW_3 、...のうち隣接する2個のアナログスイッチ SW_i 、 $SW(i+1)$ から構成される（ $i=1, 3, 4, \dots$ ）。各切換スイッチを構成する2個のアナログスイッチ SW_i 、 $SW(i+1)$ の他端は互いに接続されて、その切換スイッチに対応する映像信号線駆動回路300の出力端子 TS_j に接続されている（ $j=1, 2, 3, \dots$ ）。これらの切換スイッチは、例えば、この表示装置における液晶パネル基板に形成される薄膜トランジスタ（TF-T: Thin Film Transistor）によるアナログスイッチによって実現される。

40

【0005】

図4(a)～(d)は、この映像信号線時分割駆動方式の液晶表示装置における走査信号

50

G 1 , G 2 , G 3 , ... および各切換スイッチの制御信号 (以下「切換制御信号」という) G S を示すタイミングチャートである。ここで、走査信号 G k がハイレベル (H レベル) のときには k 番目の走査信号線が選択され、走査信号 G k がローレベル (L レベル) のときには k 番目の走査信号線が非選択の状態であるものとする (k = 1 , 2 , 3 , ...) 。また、各切換スイッチは、切換制御信号 G S が H レベルのときには、映像信号線駆動回路 3 0 0 の各出力端子 T S j (j = 1 , 2 , 3 , ...) はそれに対応する 2 本の映像信号線のうち左側の映像信号線 L s に接続され、切換制御信号 G S が L レベルのときには、映像信号線駆動回路 3 0 0 の各出力端子 T S j はそれに対応する 2 本の映像信号線のうち右側の映像信号線に接続されるものとする。図 4 (d) に示されているように、この液晶表示装置では、1 水平走査期間すなわち 1 本の走査信号線が選択されている期間内において、各出力端子 T S j が接続される映像信号線が切り換わり、各組を構成する 2 本の映像信号線のうち、各水平走査期間の前半では左側の映像信号線に、各水平走査期間の後半では右側の映像信号線に、映像信号線駆動回路から映像信号がそれぞれ印加される。これにより、各映像信号線 L s は、その映像信号線 L s に映像信号線駆動回路 3 0 0 の出力端子 T S j が接続されている間に、その出力端子 T S j から出力される映像信号の電圧に充電され、その映像信号線と選択されている走査信号線との交差点に対応する画素形成部 P x にその電圧の値が画素値として書き込まれる。

10

【 0 0 0 6 】

上記のような映像信号線時分割駆動方式の液晶表示装置では、各組を構成する映像信号線の本数すなわち切換スイッチによる時分割数に応じて、各映像信号線への充電時間が短くなり、上記時分割数を m とすれば、各映像信号線の充電時間は映像信号線時分割駆動方式でない通常の液晶表示装置の場合の 1 / m となる (図 2 に示した例では 1 / 2 となる) 。しかし、上記時分割数を m とする切換スイッチを液晶パネル基板に形成することにより、映像信号線駆動回路の出力端子と映像信号線との接続ピッチを通常の液晶表示装置の場合の m 倍にすることができる。また、このような構成により、1 つの液晶パネルの駆動に複数の集積回路チップ (I C チップ) からなる映像信号線駆動回路が使用される場合には、そのチップの個数を減らすことができる。

20

【 0 0 0 7 】

【 特許文献 1 】

特開平 6 - 1 3 8 8 5 1 号公報

30

【 特許文献 2 】

特開平 6 - 3 0 8 4 5 4 号公報

【 特許文献 3 】

特開平 4 - 3 2 2 2 1 6 号公報

【 0 0 0 8 】

【 発明が解決しようとする課題 】

上記のように表示パネル基板に切換スイッチを設けて映像信号線を時分割的に駆動すること即ち映像信号線時分割駆動方式による利点は広く知られており、このための映像信号線のグループ化は、例えば R (赤) 、 G (緑) 、 B (青) の隣接 3 画素に映像信号を伝達する 3 本の映像信号線のように隣接する複数の映像信号線を 1 組としてグループ化されている。ところで、一般に液晶表示装置では、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われており、典型的な交流化駆動方式として、画素を形成する液晶層への印加電圧の正負極性を 1 走査信号線毎かつ 1 映像信号線毎に反転させる (1 フレーム毎にも反転させる) いわゆるドット反転駆動方式がある。このドット反転駆動方式の液晶表示装置において、上記従来の映像信号線時分割駆動方式を採用すると、映像信号線駆動回路の出力端子数は削減されるが、時分割数 (1 組の映像信号線の数) に応じて映像信号線駆動回路の 1 出力当たりの消費電力が増大する。すなわち、時分割数が m である映像信号線時分割駆動方式を採用した場合、映像信号線駆動回路の 1 出力当たりの消費電力 P は、単純なモデルでは次式で表すことができる。

40

$$P = m \cdot f \cdot c \cdot V^2 \dots (1)$$

50

ここで、 f は周波数を、 c は映像信号線駆動回路によって駆動される負荷容量を、 V は駆動電圧を、それぞれ示している。

【0009】

そこで本発明では、上記のような映像信号線時分割駆動方式を採用しつつ消費電力の低減を図ることができる表示装置およびその駆動方法を提供することを目的とする。

【0010】

【課題を解決するための手段】

第1の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線とを有する表示装置であって、

10

2以上の映像信号線を1組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群にそれぞれ対応する複数の出力端子を有し、各出力端子に対応する映像信号線群によって伝達されるべき映像信号を時分割で当該出力端子から出力する映像信号線駆動回路と、

前記映像信号線駆動回路の各出力端子を対応する映像信号線群内のいずれかの映像信号線に接続すると共に、各出力端子が接続される映像信号線に対応する映像信号線群内で前記時分割に応じて切り換える接続切換回路と

を備え、

前記複数組の映像信号線群のそれぞれは、前記複数の映像信号線から奇数本おきに選ばれた映像信号線からなることを特徴とする。

20

【0011】

このような第1の発明によれば、2本以上の映像信号線を時分割で映像信号線駆動回路の出力端子に接続すべく、奇数本おきに選ばれた映像信号線が1組としてグループ化されるので、1映像信号線毎に駆動信号の電圧極性が反転される交流駆動が行われる場合であっても、同一組における映像信号線の電圧極性は同一である。このため、1映像信号線毎に駆動信号の電圧が反転される交流駆動が行われる場合において、映像信号線駆動回路から出力すべき映像信号の電圧極性の切替周期を短くすることなく、映像信号線を時分割で駆動することができる。

【0012】

第2の発明は、第1の発明において、

30

前記複数の映像信号線と交差する複数の走査信号線と、

前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と

を更に備え、

前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されており、

各画素形成部は、

対応する交差点を通過する走査信号線によってオンおよびオフされるスイッチング素子と

、

対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続される画素電極と、

40

前記複数の画素形成部に共通的に設けられ、前記画素電極との間に所定容量が形成されるように配置された対向電極とを含み、

前記接続切換回路は、前記走査信号線駆動回路によって1つの走査信号線が選択されてから次に他の走査信号線が選択されるまでの間に、前記映像信号線駆動回路の各出力端子を対応する映像信号線群内の映像信号線に時分割的に接続することを特徴とする。

【0013】

第2の発明によれば、1映像信号線毎に駆動信号の電圧が反転される交流駆動が行われる液晶表示装置において、映像信号線駆動回路から出力すべき映像信号の電圧極性の切替周期を短くすることなく、映像信号線を時分割で駆動することができる。このため、消費電力を増大させることなく、映像信号線を時分割で駆動することができ、映像信号線を時分

50

割で駆動する従来技術に比べ、消費電力を低減することが可能となる。

【0014】

第3の発明は、第2の発明において、

前記接続切換回路は、前記映像信号線駆動回路の各出力端子に接続される映像信号線の切り換え順序を、前記走査信号線駆動回路によって選択される走査信号線の切り換えに応じて変更することを特徴とする。

【0015】

第3の発明によれば、映像信号線駆動回路の各出力端子に接続される映像信号線の切り換え順序が、走査信号線駆動回路によって選択される走査信号線の切り換えに応じて変更されるので、表示画像における輝度ムラを抑制することができる。また、1映像信号線毎に駆動信号の電圧が反転される交流駆動が行われる場合であっても、奇数本おきに選ばれた映像信号線が1組としてグループ化されるので、同一組における映像信号線の電圧極性は同一であり、その結果、各出力端子に接続される映像信号線の切り換え順序が変更されても、映像信号線駆動回路から出力すべき映像信号の電圧極性の切替周期が短くなることはない。

10

【0016】

第4の発明は、第2または第3の発明において、

前記映像信号線駆動回路は、

前記走査信号線駆動回路によって選択される走査信号線が2回以上の所定回数だけ切り換わる毎に、各出力端子から出力される映像信号の電圧の極性を前記対向電極を基準として反転させることを特徴とする。

20

【0017】

第4の発明によれば、1映像信号線毎に駆動信号の電圧が反転される交流駆動が行われる場合であっても、奇数本おきに選ばれた映像信号線が1組としてグループ化されるので、同一組における映像信号線の電圧極性は同一であり、しかも、2水平走査期間(1本の走査信号線の選択期間の2倍の期間)以上は当該電圧極性は変化しない。これにより、1映像信号線毎に駆動信号の電圧が反転される交流駆動が行われる場合において、映像信号線を時分割で駆動する従来技術に比べ、映像信号線の駆動のための消費電力を大幅に低減することができる。

【0018】

第5の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す映像信号を前記複数の画素形成部に伝達するための複数の映像信号線とを有する表示装置の駆動方法であって、

30

2以上の映像信号線を1組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群にそれぞれ対応する複数の出力端子を有する映像信号線駆動回路において、各出力端子に対応する映像信号線群によって伝達されるべき映像信号を時分割で各出力端子から出力するステップと、

前記映像信号線駆動回路の各出力端子を対応する映像信号線群内のいずれかの映像信号線に接続すると共に、各出力端子が接続される映像信号線を対応する映像信号線群内で前記時分割に応じて切り換えるステップと

40

を備え、

前記複数組の映像信号線群のそれぞれは、前記複数の映像信号線から奇数本おきに選ばれた映像信号線からなることを特徴とする。

【0019】

【発明の実施の形態】

以下、本発明の実施形態について添付図面を参照して説明する。

< 1. 1 全体の構成および動作 >

図1(a)は、本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路200と、映像信号線駆動回路(「列電極駆動回路」とも呼ばれる)300と、走査信号線駆動回路(「行電極駆動回路」とも呼ばれる)40

50

0 と、アクティブマトリクス型の液晶パネル 5 0 0 とを備えている。

【0020】

この液晶表示装置における表示部としての液晶パネル 5 0 0 は、外部のコンピュータにおける CPU 等から受け取る画像データ D v の表す画像における水平走査線にそれぞれが対応する複数本の走査信号線（行電極）と、それら複数本の走査信号線のそれぞれと交差する複数本の映像信号線（列電極）と、それら複数本の走査信号線と複数本の映像信号線との交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。各画素形成部の構成は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様である（詳細は後述）。

【0021】

本実施形態では、液晶パネル 5 0 0 に表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（例えば表示用クロックの周波数を示すデータ）（以下「表示制御データ」という）は、外部のコンピュータにおける CPU 等から表示制御回路 2 0 0 に送られる（以下、外部から送られるこれらのデータ D v を「広義の画像データ」という）。すなわち、外部の CPU 等は、広義の画像データ D v を構成する（狭義の）画像データおよび表示制御データを、アドレス信号 A D w を表示制御回路 2 0 0 に供給して、表示制御回路 2 0 0 内の後述の表示メモリおよびレジスタにそれぞれ書き込む。

【0022】

表示制御回路 2 0 0 は、レジスタに書き込まれた表示制御データに基づき、表示用のクロック信号 C K や、水平同期信号 H S Y、垂直同期信号 V S Y 等を生成する。また、表示制御回路 2 0 0 は、外部の CPU 等によって表示メモリに書き込まれた（狭義の）画像データを表示メモリから読み出して、デジタル画像信号 D a として出力する。さらに、表示制御回路 2 0 0 は、映像信号線の時分割駆動のための切換制御信号 G S およびその論理反転信号（以下「切換制御反転信号」というが、G S と区別する必要がない場合にはこれも単に「切換制御信号」という）G S b をも生成し、これらも出力する。このようにして、表示制御回路 2 0 0 によって生成される信号のうち、クロック信号 C K は映像信号線駆動回路 3 0 0 に、水平同期信号 H S Y および垂直同期信号 V S Y は映像信号線駆動回路 3 0 0 および走査信号線駆動回路 4 0 0 に、デジタル画像信号 D a は映像信号線駆動回路 3 0 0 に、切換制御信号 G S , G S b は映像信号線駆動回路 3 0 0 および液晶パネル 5 0 0 内の後述の接続切換回路に、それぞれ供給される。なお、表示制御回路 2 0 0 から映像信号線駆動回路 3 0 0 にデジタル画像信号 D a を供給するための信号線としては、表示画像の階調数に応じた数の信号線が配設される。

【0023】

映像信号線駆動回路 3 0 0 には、上記のようにして、液晶パネル 5 0 0 に表示すべき画像を表すデータが画素単位でシリアルにデジタル画像信号 D a として供給されると共に、タイミングを示す信号としてクロック信号 C K、水平同期信号 H S Y、垂直同期信号 V S Y、および切換制御信号 G S が供給される。映像信号線駆動回路 3 0 0 は、これらのデジタル画像信号 D a とクロック信号 C K と水平同期信号 H S Y と垂直同期信号 V S Y と切換制御信号 G S とに基づき、液晶パネル 5 0 0 を駆動するための映像信号（以下「駆動用映像信号」ともいう）を生成し、これを液晶パネル 5 0 0 の各映像信号線に印加する。

【0024】

走査信号線駆動回路 4 0 0 は、水平同期信号 H S Y および垂直同期信号 V S Y に基づき、液晶パネル 5 0 0 における走査信号線を 1 水平走査期間ずつ順次に選択するために各走査信号線に印加すべき走査信号 G 1 , G 2 , G 3 , ... を生成し、全走査信号線のそれぞれを順に選択するためのアクティブな走査信号の各走査信号線への印加を 1 垂直走査期間を周期として繰り返す。

【0025】

液晶パネル 5 0 0 では、上記のようにして映像信号線に、映像信号線駆動回路 3 0 0 によってデジタル画像信号 D a に基づく駆動用の映像信号 S 1 , S 2 , S 3 , ... が印加され、走査信号線には、走査信号線駆動回路 4 0 0 によって走査信号 G 1 , G 2 , G 3 , ... が印

10

20

30

40

50

加される。これにより液晶パネル500は、外部のCPU等から受け取った画像データDvの表す画像を表示する。

【0026】

< 1.2 表示制御回路 >

図1(b)は、上記の液晶表示装置における表示制御回路200の構成を示すブロック図である。この表示制御回路200は、入力制御回路20と表示メモリ21とレジスタ22とタイミング発生回路23とメモリ制御回路24と信号線切換制御回路25とを備えている。

【0027】

この表示制御回路200が外部のCPU等から受け取る広義の画像データDvを示す信号(以下、この信号も符号“Dv”で表すものとする)およびアドレス信号ADwは、入力制御回路20に入力される。入力制御回路20は、アドレス信号ADwに基づき、広義の画像データDvを、画像データDAと表示制御データDcとに振り分ける。そして、画像データDAを表す信号(以下、これらの信号も符号“DA”で表すものとする)をアドレス信号ADwに基づくアドレス信号ADと共に表示メモリ21に供給することで画像データDAを表示メモリ21に書き込むと共に、表示制御データDcをレジスタ22に書き込む。表示制御データDcは、クロック信号CKの周波数や画像データDvの表す画像を表示するための水平走査期間および垂直走査期間を指定するタイミング情報を含んでいる。

10

【0028】

タイミング発生回路(以下「TG」と略記する)23は、レジスタ22の保持する上記表示制御データに基づき、クロック信号CK、水平同期信号HSYおよび垂直同期信号VSYを生成する。また、TG23は、表示メモリ21およびメモリ制御回路24をクロック信号CKに同期させて動作させるためのタイミング信号を生成する。

20

【0029】

メモリ制御回路24は、外部から入力されて入力制御回路20を介して表示メモリ21に格納された画像データDAのうち、液晶パネル500に表示すべき画像を表すデータを読み出すためのアドレス信号Adrと、表示メモリ21の動作を制御するための信号とを生成する。これらのアドレス信号Adrおよび制御信号は表示メモリ21に与えられ、これにより、液晶パネル500に表示すべき画像を表すデータがデジタル画像信号Daとして表示メモリ21から読み出され、表示制御回路200から出力される。このデジタル画像信号Daは、既述のように映像信号線駆動回路300に供給される。

30

【0030】

信号線切換制御回路25は、水平同期信号HSYおよびクロック信号CKに基づき、映像信号線の時分割駆動のための切換制御信号GS, GSbを生成する。この切換制御信号GS, GSbは、後述のように映像信号線を時分割的に駆動するために、映像信号線駆動回路300から出力される映像信号を印加すべき映像信号線を1水平走査期間内で切り換えるための制御信号である。本実施形態では、図6(d)に示すように、各水平走査期間(走査信号がアクティブとなる期間)の前半でHレベルとなり後半でLレベルとなる信号を、切換制御信号GSとして生成し、その論理反転信号を切換制御反転信号GSbとして生成する。

40

【0031】

< 1.3 基本構成の液晶パネルとその駆動方法 >

< 1.3.1 液晶パネルの構成 >

図2(a)は、本実施形態における液晶パネル500の基本となる従来構成(以下「基本従来構成」という)を示す模式図であり、図2(b)は、この液晶パネルの一部(4画素に相当する部分)510の等価回路図であり、図2(c)は、液晶パネルにおける後述の接続切換回路501を構成する切換スイッチを示す等価回路図である。

【0032】

この基本従来構成の液晶パネルは、アナログスイッチSW1, SW2, SW3, ...を含む接続切換回路501を介して映像信号線駆動回路300に接続される複数の映像信号線L

50

s と、走査信号線駆動回路 400 に接続される複数の走査信号線 Lg とを備え、当該複数の映像信号線 Ls と当該複数の走査信号線 Lg とは、各映像信号線 Ls と各走査信号線 Lg とが交差するように格子状に配設されている。そして既述のように、当該複数の映像信号線 Ls と当該複数の走査信号線 Lg との交差点に対応して複数の画素形成部 Px がそれぞれ設けられている。各画素形成部 Px は、図 2 (b) に示すように、対応する交差点を通過する映像信号線 Ls にソース端子が接続された TFT10 と、その TFT10 のドレイン端子に接続された画素電極 Ep と、上記複数の画素形成部 Px に共通的に設けられた対向電極 Ec と、上記複数の画素形成部 Px に共通的に設けられ画素電極 Ep と対向電極 Ec との間挟持された液晶層とからなる。そして、画素電極 Ep と対向電極 Ec とそれらの間に挟持された液晶層とにより画素容量 Cp が形成さる。このような画素形成部 Px の構成は、以下に述べる本発明の各実施形態およびその変形例においても同様である。

10

【0033】

上記のような画素形成部 Px は、マトリクス状に配置されて画素形成マトリクスを構成する。ところで、画素形成部 Px の主要部である画素電極 Ep は、液晶パネルに表示される画像の画素と 1 対 1 に対応し同一視できる。そこで、以下では、説明の便宜上、画素形成部 Px と画素を同一視するものとし、「画素形成マトリクス」を「画素マトリクス」ともいう。

【0034】

図 2 (a) において、各画素形成部 Px に付されている “ + ” は、当該画素形成部 Px を構成する画素液晶に（もしくは対向電極 Ec を基準として画素電極 Ep に）正の電圧が印加されることを意味し、“ - ” は、当該画素形成部 Px を構成する画素液晶に（もしくは対向電極 Ec を基準として画素電極 Ep に）負の電圧が印加されることを意味し、これら各画素形成部 Px に付された “ + ” と “ - ” により、画素マトリクスにおける極性パターンが示される。このような極性パターンの表現方法は、以下に述べる本発明の各実施形態およびその変形例においても同様である。なお図 2 (a) は、画素液晶への印加電圧の正負極性を 1 走査信号線毎かつ 1 映像信号線毎に反転させる（1 フレーム毎にも反転させる）駆動方式であるドット反転駆動方式が採用された場合の極性パターンを示している。

20

【0035】

この液晶パネルには、上記のように、各映像信号線 Ls を映像信号線駆動回路 300 に接続するための部分として、液晶パネル上の映像信号線 Ls にそれぞれ対応するアナログスイッチ SW1, SW2, SW3, ... を含む接続切換回路 501 が形成されており（図 2 (a) ）、これらのアナログスイッチ SW1, SW2, SW3, ... は、隣接する 2 個を 1 組として複数組（映像信号線 Ls の本数の 1 / 2 の数）のアナログスイッチ群にグループ化されている。そして、各アナログスイッチ SWi (i = 1, 2, 3, ...) の一端は、そのアナログスイッチ SWi に対応する映像信号線 Ls に接続され、他端は、そのアナログスイッチ SWi と同一組に属するアナログスイッチの他端と互いに接続されると共に、映像信号線駆動回路 300 における 1 つの出力端子 TSj (j = 1, 2, 3, ...) に接続されている。このようにして、液晶パネルにおける映像信号線 Ls は 2 本を 1 組として複数組の映像信号線群にグループ化され、各映像信号線群（同一組となった 2 本の映像信号線 Ls ）は、同一組となった 2 個のアナログスイッチを介して映像信号線駆動回路 300 における 1 つの出力端子 TSj に接続される。このようにして、映像信号線駆動回路 300 の出力端子 TSj は、映像信号線群と 1 対 1 に対応付けられており、同一組となった 2 個のアナログスイッチを介して同一組の映像信号線群（ 2 本の映像信号線 Ls ）に接続される。

30

40

【0036】

ここで、各アナログスイッチ SWi は、例えば液晶パネル基板に形成された薄膜トランジスタ (TFT) により実現され、図 2 (c) に示すように、同一組となった 2 個のアナログスイッチ SW (2j - 1) , SW2j は、切換制御信号 GS (およびその論理反転信号 GSb) に応じて相反的にオン・オフするように構成されている (j = 1, 2, 3, ...) 。したがって、各組の 2 個のアナログスイッチ SW (2j - 1) , SW2j は、切換スイ

50

ッチを構成し、映像信号線駆動回路300における各出力端子 $T S_j$ をその出力端子に対応する映像信号線群内の2本の映像信号線に時分割的に接続する。

【0037】

< 1.3.2 駆動方法 >

次に、図3および図4を参照しつつ、上記基本従来構成の液晶パネルを備えた液晶表示装置においてドット反転駆動方式を採用した場合の駆動方法を説明する。なお以下では、2走査信号線毎に極性が反転する後述の「2ラインドット反転駆動方式」と区別するために、図3に示すように1走査信号線毎に極性が反転するドット反転駆動方式を「真正ドット反転駆動方式」または「1ラインドット反転駆動方式」と呼ぶものとする。

【0038】

図3は、基本従来構成の液晶パネルを備える液晶表示装置において真正ドット反転駆動方式を採用した場合の極性パターンを示す構成図(図2(a)に相当する図)であり、各画素形成部 P_x に付された“+”および“-”の符号は、既述のように電圧極性を示しており、その正負符号の下に記された括弧書きの記号は、それが記された画素形成部 P_x に書き込まれるべき画素値を示している(具体的には、画素マトリクスにおける第 i 行第 j 列の画素形成部に書き込むべき画素値を“ d_{ij} ”で表している)。液晶パネルにおける極性パターンや書き込まれるべき画素値についてのこのような表記方法は、以下で言及する図においても同様である。

【0039】

図4は、基本従来構成の液晶パネルを備える液晶表示装置において真正ドット反転駆動方式を採用した場合の駆動方法を説明するためのタイミングチャートである。図4(a)~(c)に示すように、液晶パネルにおける走査信号線 L_g には、1水平走査期間(1走査線選択期間)ずつ順次Hレベルとなる走査信号 G_1, G_2, G_3, \dots がそれぞれ印加される。このような走査信号 G_1, G_2, G_3, \dots により、各走査信号線 L_g は、Hレベルが印加されると選択状態(アクティブ)となり、その選択状態の走査信号線 L_g に接続される画素形成部 P_x におけるTFT10はオン状態となり、一方、Lレベルが印加されると非選択状態(非アクティブ)となり、その非選択状態の走査信号線 L_g に接続される画素形成部 P_x におけるTFT10はオフ状態となる。図4(d)に示すように、切換制御信号 G_S は、各水平走査期間(各走査信号 G_k ($k=1, 2, 3, \dots$)がHレベルとなる期間)の前半でHレベルとなり、後半でLレベルとなる。ここで、接続切換回路501における各アナログスイッチのうち奇数番目の映像信号線 L_s に接続されるアナログスイッチ $SW(2j-1)$ は、切換制御信号 G_S がHレベルのときオンし、切換制御信号 G_S がLレベルのときオフする。一方、偶数番目の映像信号線 L_s に接続されるアナログスイッチ $SW(2j)$ は、切換制御信号 G_S がHレベル($G_S b$ がLレベル)のときオフし、切換制御信号 G_S がLレベル($G_S b$ がHレベル)のときオンする。したがって、映像信号線駆動回路300の各出力端子 $T S_j$ は、各水平走査期間の前半では奇数番目($2j-1$ 番目)の映像信号線 L_s に接続され、各水平走査期間の後半では偶数番目($2j$ 番目)の映像信号線 L_s に接続される。

【0040】

よって、例えば映像信号線駆動回路300における出力端子 $T S_1$ から出力すべき映像信号 S_1 は、図4(e)に示すような信号となり、出力端子 $T S_2$ から出力すべき映像信号 S_2 は、図4(f)に示すような信号となる。ここで、図4(e)(f)におけるタイミングチャートはそれぞれ上下2段から構成されており、上段はその映像信号 S_1, S_2 の電圧の正負極性を示しており、下段はその映像信号 S_1, S_2 の有する画素値を示している(映像信号線のタイミングチャートについてのこのような表記方法は、以下で言及する他の図においても同様である)。このような映像信号を出力するために映像信号線駆動回路300は、まず、画素マトリクスにおける奇数番目の画素列の画素形成部 P_x のうち走査信号 G_k によってTFT10がオンされる画素形成部 P_x に書き込むべき画素値(例えば G_1 がHレベルのときは画素値 $d_{11}, d_{13}, d_{15}, \dots$)を表示制御回路200から順次入力して、水平走査期間の前半においてそれらの画素値に相当する映像信号 S_j を

10

20

30

40

50

出力端子 $T S_j$ から出力する。次に、画素マトリクスにおける偶数番目の画素列の画素形成部 $P \times$ のうち走査信号 G_k によって $T F T_{10}$ がオンされる画素形成部 $P \times$ に書き込むべき画素値（例えば G_1 が H レベルのときは画素値 $d_{12}, d_{14}, d_{16}, \dots$ ）を表示制御回路 200 から順次入力して、水平走査期間の後半においてそれらの画素値に相当する映像信号 S_j を出力端子 $T S_j$ から出力する。そして映像信号線駆動回路 300 は、映像信号 S_1, S_2, S_3, \dots の電圧極性が図 3 に示すような極性パターンの真正ドット反転駆動に対応するような電圧極性となるように上記のような出力を繰り返し行う。このようにして液晶表示装置の駆動が行われると、図 4 (e) (f) からわかるように、各映像信号線 L_s を介して各画素形成部 $P \times$ に真正ドット反転駆動に対応した画素値を書き込むための映像信号 S_1, S_2, S_3, \dots の電圧極性は、ほぼ 1 水平期間毎に切り替わることになる。

10

【0041】

< 1.4 実施形態の液晶パネルとその駆動方法 >

< 1.4.1 液晶パネルの構成 >

図 5 は、本実施形態における液晶パネル 500 の構成および真正ドット反転駆動方式を採用した場合の極性パターンを示す模式図である。この液晶パネル 500 の構成は、接続切換回路の構成を除き基本従来構成と同様であるので、同一または対応する部分に同一の参照符号を付して詳しい説明を省略する。

【0042】

この液晶パネル 500 における接続切換回路 502 は、図 2 (a) および図 3 に示した基本従来構成と同様、液晶パネル 500 上の映像信号線 L_s にそれぞれ対応するアナログスイッチ $S W_1, S W_2, S W_3, \dots$ を含み、各アナログスイッチ $S W_i$ ($i = 1, 2, 3, \dots$) の一端は、対応する映像信号線 L_s に接続されている。また、これらのアナログスイッチ $S W_i$ は、2 個を 1 組として複数組（映像信号線 L_s の本数の $1/2$ の数）のアナログスイッチ群にグループ化されている。しかし本実施形態では、図 5 に示すように、接続切換回路 502 に配置されたアナログスイッチの中から 1 個おきに選ばれた 2 個のアナログスイッチ $S W_i, S W(i+2)$ が同一組となるようにグループ化されており ($i = 1, 2, 5, 6, \dots$)、この点で本実施形態は上記基本従来構成と相違する。そして本実施形態では、同一組に属する 2 個のアナログスイッチ $S W_i, S W(i+2)$ の他端は互いに接続されると共に、映像信号線駆動回路 300 における 1 つの出力端子 $T S_j$ に接続されている。このようにして、液晶パネルにおける映像信号線 L_s は、液晶パネル 500 上で 1 つおきに配置された 2 本を 1 組として複数組の映像信号線群にグループ化され、各映像信号線群（同一組となった 2 本の映像信号線 L_s ）は、同一組となった 2 個のアナログスイッチを介して映像信号線駆動回路 300 における 1 つの出力端子 $T S_j$ に接続される。これは、映像信号線駆動回路 300 の出力端子 $T S_j$ ($j = 1, 2, 3, \dots$) が映像信号線群と 1 対 1 に対応付けられており、同一組となった 2 個のアナログスイッチ $S W$ を介して 1 つの映像信号線群（1 つおきに配置された 2 本の映像信号線 L_s であって同一組となったもの）に接続されることを意味する。

20

30

【0043】

また本実施形態においても、同一組となった 2 個のアナログスイッチ $S W_i, S W(i+2)$ は、切換制御信号 $G S$ （およびその論理反転信号 $G S_b$ ）に応じて相反的にオン・オフするように構成されている。したがって、各組を構成する 2 個のアナログスイッチ $S W_i, S W(i+2)$ は、切換スイッチを構成し、映像信号線駆動回路 300 における各出力端子 $T S_j$ を、対応する映像信号線群内の 2 本の映像信号線に時分割的に接続する。

40

【0044】

< 1.4.2 真正ドット反転駆動の場合の駆動方法 >

次に、上記図 5 と共に図 6 を参照して、上記液晶パネル 500 を備えた本実施形態に係る液晶表示装置において真正ドット反転駆動方式を採用した場合の駆動方法を説明する。

【0045】

図 6 は、図 5 に示した上記構成の液晶パネル 500 を備える液晶表示装置において真正ド

50

ット反転駆動方式を採用した場合の駆動方法を説明するためのタイミングチャートである。図6(a)~(d)に示すように、走査信号 G_k ($k = 1, 2, 3, \dots$)および切換制御信号 G_S は、上記基本従来構成の場合と同様であり(図4(a)~(d)参照)、このような走査信号 G_k による各画素形成部 P_x における $TFT10$ のオン・オフ動作も上記基本従来構成の場合と同様である。また、各組を構成する2個のアナログスイッチ $SW_i, SW_{(i+2)}$ は、切換制御信号 G_S (およびその論理反転信号 G_{Sb})に応じて相反的にオン・オフする。いま、接続切換回路502において、各組を構成する2個のアナログスイッチ $SW_i, SW_{(i+2)}$ のうち先頭に近い方(添字の小さい方)に配置されたアナログスイッチ SW_i を「Aスイッチ」、先頭から遠い方(添字の大きい方)に配置されたアナログスイッチ $SW_{(i+2)}$ を「Bスイッチ」と呼ぶものとする。この場合、各水平走査期間の前半では、Aスイッチ(図5に示した構成ではアナログスイッチ SW_1, SW_2, SW_5, SW_6)がオン状態、Bスイッチ(アナログスイッチ SW_3, SW_4, SW_7, SW_8)がオフ状態となり、各水平走査期間の後半では、Aスイッチがオフ状態、Bスイッチがオン状態となる。したがって、映像信号線駆動回路300の各出力端子 TS_j は、各水平走査期間の前半では、その出力端子 TS_j に対応する映像信号線群のうちAスイッチに接続される映像信号線 L_s に接続され、各水平走査期間の後半では、その出力端子 TS_j に対応する映像信号線群のうちBスイッチに接続される映像信号線 L_s に接続される。例えば出力端子 TS_1, TS_2 は、各水平走査期間の前半では、1番目および3番目の映像信号線 L_s にそれぞれ接続され、その結果、映像信号線駆動回路300から出力される映像信号 S_1, S_2 は、それぞれ、1番目の映像信号線 L_s の映像信号 SL_1 、2番目の映像信号線 L_s の映像信号 SL_2 となる。一方、各水平走査期間の後半では、出力端子 TS_1, TS_2 は3番目および4番目の映像信号線 L_s にそれぞれ接続され、その結果、映像信号線駆動回路300から出力される映像信号 S_1, S_2 は、それぞれ、3番目の映像信号線 L_s の映像信号 SL_3 、4番目の映像信号線 L_s の映像信号 SL_4 となる。

10

20

30

40

50

【0046】

よって、例えば映像信号線駆動回路300における出力端子 TS_1 から出力すべき映像信号 S_1 は、図6(e)に示すような信号となり、出力端子 TS_2 から出力すべき映像信号 S_2 は、図6(f)に示すような信号となる。このような映像信号を出力するために映像信号線駆動回路300は、まず、画素マトリクスにおける $4j-3$ 番目および $4j-2$ 番目の画素列の画素形成部 P_x のうち走査信号 G_k によって $TFT10$ がオンされる画素形成部 P_x に書き込むべき画素値(例えば G_1 がHレベルのときは画素値 $d_{11}, d_{12}, d_{15}, d_{16}, \dots$)を表示制御回路200から順次入力して、水平走査期間の前半においてそれらの画素値に相当する映像信号 $S_j, S_{(j+1)}$ を出力端子 $TS_j, TS_{(j+1)}$ からそれぞれ出力する($j = 1, 3, 5, \dots$)。次に、画素マトリクスにおける $4j-1$ 番目および $4j$ 番目の画素列の画素形成部 P_x のうち走査信号 G_k によって $TFT10$ がオンされる画素形成部 P_x に書き込むべき画素値(例えば G_1 がHレベルのときは画素値 $d_{13}, d_{14}, d_{17}, d_{18}, \dots$)を表示制御回路200から順次入力して、水平走査期間の後半においてそれらの画素値に相当する映像信号 $S_j, S_{(j+1)}$ を出力端子 $TS_j, TS_{(j+1)}$ からそれぞれ出力する($j = 1, 3, 5, \dots$)。そして映像信号線駆動回路300は、映像信号 S_1, S_2, S_3, \dots の電圧極性が図5に示すような極性パターンの真正ドット反転駆動に対応するような電圧極性となるように上記のような出力を交互に繰り返し行う。このようにして液晶表示装置の駆動が行われると、図6(e)(f)からわかるように、各映像信号線 L_s を介して各画素形成部 P_x に真正ドット反転駆動に対応した画素値を書き込むための映像信号 S_1, S_2, S_3, \dots の電圧極性は、1水平期間毎に切り替わることになる。

【0047】

したがって、本実施形態では、映像信号線駆動回路300から出力される映像信号 S_j の電圧極性の切り替わり周期は、基本従来構成の場合と同様である。このため、本実施形態は、真正ドット反転駆動方式を採用した場合には、式(1)より、基本従来構成に比べ消

費電力の低減に関しては特に有利とは言えない。

【0048】

しかし、後述の第1の変形例について説明するように、本実施形態における液晶パネル500の構成によれば、基本従来構成とは異なり、同一組に属する映像信号線の接続切換の順序を変更しても、映像信号 S_j の電圧極性の切り換え周期は変化しない。これにより、例えば1水平走査期間毎に同一組における映像信号線の接続切換の順序を変えることにより、消費電力の増大を招くことなく、表示画像における輝度ムラを抑えることが可能となる。

【0049】

以下では、本実施形態において交流化駆動の方式として他の方式を採用した場合での消費電力を検討するために、接続切換回路および極性パターンを端的に示す概念図を導入し、この概念図とタイミングチャートとを、上記基本従来構成の場合と対比して示すものとする。すなわち、例えば真正ドット反転駆動方式を採用した場合において本実施形態における消費電力を検討する際には、図7(a)(b)に示すように、概念図とタイミングチャートとを上記基本従来構成の場合と対比して示す。図7(a)は、図3に示した構成および極性パターンを示す概念図ならびにその概念図に対応するタイミングチャートであり、図7(b)は、図5に示した構成および極性パターンを示す概念図ならびにその概念図に対応するタイミングチャートである。なお、これらの概念図では、説明の便宜上、画素マトリクスを4行×8列の構成としている(特に断らない限り以下においても同様)。

【0050】

<1.4.3 2ラインドット反転駆動の場合の駆動方法>

次に、図8を参照して、上記液晶パネル500を備えた液晶表示装置において2ラインドット反転駆動方式を採用した場合の駆動方法を、基本従来構成における駆動方法と対比しつつ説明する。ここで、「2ラインドット反転駆動方式」とは、図8(a)(b)における概念図に示すように、画素を形成する液晶層への印加電圧の正負極性を2走査信号線毎かつ1映像信号線毎に反転させる(1フレーム毎にも反転させる)交流化駆動方式をいう。

【0051】

図8(a)は、上記基本従来構成および2ラインドット反転駆動方式の極性パターンを示す概念図、ならびに、その概念図に対応する走査信号 $G_1 \sim G_3$ 、切換制御信号 G_S 、映像信号 S_1, S_2 、切換制御信号の別例 G_S' 、および映像信号 S_1' の別例を示すタイミングチャートである。図8(a)のタイミングチャートに示すように、走査信号 G_k ($k=1, 2, 3, \dots$)および切換制御信号 G_S は、真正ドット反転駆動方式が採用された場合と同様である(図4(a)~(d)、図7(a)参照)。したがって、各水平走査期間の前半では、映像信号線駆動回路300から出力される映像信号 S_1, S_2 は、それぞれ、1番目の映像信号線、2番目の映像信号線に印加され、これにより、画素マトリクスの1列目、3列目の画素形成部に画素値がそれぞれ書き込まれる。一方、各水平走査期間の後半では、映像信号線駆動回路300から出力される映像信号 S_1, S_2 は、それぞれ、2番目の映像信号線、4番目の映像信号線にそれぞれ印加され、これにより、画素マトリクスの1列目、3列目の画素形成部に画素値がそれぞれ書き込まれる。しかし、2ラインドット反転駆動方式が採用されているため、映像信号 S_1, S_2 の電圧極性の切り替え周期は、真正ドット反転駆動方式が採用された場合と異なり、ほぼ1/2水平走査期間となる。このため、式(1)より、真正ドット反転駆動方式の場合に比べて、消費電力の点からは不利となる。

【0052】

ただし、切換制御信号として G_S に代えて図8(a)に示す G_S' を使用して、同一組の2本の映像信号線が映像信号線駆動回路300の出力端子 $T S_j$ に接続される順序を変更すれば、映像信号線駆動回路300から出力される映像信号の電圧極性の切り替え周期をほぼ1水平走査期間とすることができる。すなわち、この場合、映像信号線駆動回路300の出力端子 $T S_1$ からの映像信号は、図8(a)に S_1' として示された信号となる。

しかし、基本従来構成において2ラインドット反転駆動方式を採用した場合には、映像信号線駆動回路300から出力される映像信号の電圧極性の切り替え周期を1水平走査期間よりも長くすることはできない。

【0053】

図8(b)は、本実施形態における液晶パネル構成および2ラインドット反転駆動方式の極性パターンを示す概念図、ならびに、その概念図に対応する走査信号G1~G3、切換制御信号GS、および映像信号S1, S2を示すタイミングチャートである。図8(b)のタイミングチャートに示すように、走査信号Gk(k=1, 2, 3, ...)および切換制御信号GSは、真正ドット反転駆動方式が採用された場合と同様である(図6(a)~(d)、図7(b)参照)。したがって、各水平走査期間の前半では、映像信号線駆動回路300から出力される映像信号は、Aスイッチ(同一組の2個のアナログスイッチのうち先頭に近い方)に接続される映像信号線に印加される。例えば、映像信号線駆動回路300から出力される映像信号S1, S2は、1番目の映像信号線、2番目の映像信号線にそれぞれ印加され、これにより、画素マトリクス of 1列目、2列目の画素形成部に画素値がそれぞれ書き込まれる。一方、各水平走査期間の後半では、映像信号線駆動回路300から出力される映像信号は、Bスイッチ(同一組の2個のアナログスイッチのうち先頭から遠い方)に接続される映像信号線に印加される。例えば、映像信号線駆動回路300から出力される映像信号S1, S2は、3番目の映像信号線、4番目の映像信号線にそれぞれ印加され、これにより、画素マトリクス of 3列目、4列目の画素形成部に画素値がそれぞれ書き込まれる。ここで、アナログスイッチSW1, SW2, SW3, ...は、1本おきに選ばれた2本の映像信号線Lsに接続されるアナログスイッチを1組としてグループ化されているので、2ラインドット反転駆動方式の場合、同一組内の2本の映像信号線に印加すべき電圧の極性は同一であって2水平走査期間は変化しない。このため、図8(b)のタイミングチャートに示すように、映像信号S1, S2の電圧極性の切り替わり周期は、2水平走査期間となる。その結果、式(1)より、従来に比べて(図8(a))、映像信号線の駆動のための消費電力が大きく削減される(単純計算では1/2またはそれ以下となる)。

【0054】

< 1.4.4 ソース反転駆動の場合の駆動方法 >

次に、図9を参照して、上記液晶パネル500を備えた本実施形態の液晶表示装置においてソース反転駆動方式を採用した場合の駆動方法を、基本従来構成における駆動方法と対比しつつ説明する。ここで、「ソース反転駆動方式」とは、図9(a)(b)における概念図に示すように、画素を形成する液晶層への印加電圧の正負極性を走査信号線によっては変化させずに1映像信号線毎に反転させる(1フレーム毎にも反転させる)交流化駆動方式をいう。

【0055】

図9(a)は、上記基本従来構成およびソース反転駆動方式の極性パターンを示す概念図、ならびに、その概念図に対応する走査信号G1~G3、切換制御信号GS、映像信号S1, S2、切換制御信号の別例GS'、および映像信号S1'の別例を示すタイミングチャートである。図9(a)のタイミングチャートに示すように、走査信号Gk(k=1, 2, 3, ...)および切換制御信号GSは、真正ドット反転駆動方式の場合と同様であるが(図4(a)~(d)、図7(a)参照)、ソース反転駆動方式が採用されているため、映像信号S1, S2の電圧極性の切り替わり周期は、真正ドット反転駆動方式の場合と異なり、1/2水平走査期間となる。ただし、この場合も、切換制御信号としてGSに代えて図9(a)に示すGS'を使用して、同一組の2本の映像信号線の接続切換の順序を変更すれば、映像信号線駆動回路300の出力端子TS1からの映像信号は、図9(a)にS1'として示された信号となる。これにより、映像信号線駆動回路300から出力される映像信号の電圧極性の切り替え周期をほぼ1水平走査期間とすることができる。しかし、基本従来構成においてソース反転駆動方式を採用した場合には、映像信号線駆動回路300から出力される映像信号の電圧極性の切り替え周期を1水平走査期間よりも長くする

ことはできない。

【0056】

図9(b)は、本実施形態における液晶パネル構成およびソース反転駆動方式の極性パターンを示す概念図、ならびに、その概念図に対応する走査信号G1~G3、切換制御信号GS、および映像信号S1, S2を示すタイミングチャートである。図9(b)のタイミングチャートに示すように、走査信号Gk(k=1, 2, 3, ...)および切換制御信号GSは、真正ドット反転駆動方式が採用された場合と同様である(図6(a)~(d)、図7(b)参照)。したがって、映像信号線駆動回路300から出力される映像信号は、各水平走査期間の前半では、同一組の2個のアナログスイッチのうち先頭に近い方のスイッチであるAスイッチに接続される映像信号線に印加され、各水平走査期間の後半では、同一組の2個のアナログスイッチのうち先頭から遠い方のスイッチであるBスイッチに接続される映像信号線に印加される。ここで、アナログスイッチSW1, SW2, SW3, ...は、1本おきに選ばれた2本の映像信号線Lsに接続されるアナログスイッチを1組としてグループ化されているので、ソース反転駆動方式の場合、同一組内の2本の映像信号線に印加すべき電圧の極性は同一であって1フレーム期間(1垂直走査期間)は変化しない。例えば、映像信号線駆動回路300から出力される映像信号S1, S2は、図9(b)のタイミングチャートに示すようになる。このようにして、本実施形態においてソース反転駆動方式が採用された場合には、映像信号線駆動回路300から出力される映像信号Sjの切り替え周期は1フレーム期間(1垂直走査期間)となり、従来に比べて(図9(a))、映像信号線の駆動のための消費電力が大幅に削減される。

10

20

【0057】

このようにして本実施形態によれば、2本の映像信号線Lsを1組としてグループ化して各組内の映像信号線Lsのうち映像信号線駆動回路300の出力端子に接続すべき映像信号線を順次切り換えるという映像信号線の時分割駆動による利点を確保しつつ、消費電力の低減を図ることができる。

【0058】

<2. 第1の変形例>

上記実施形態では、図10(a)のタイミングチャートに示すように切換制御信号GSは、各水平走査期間の前半でHレベルとなり、後半でLレベルとなる。このため、映像信号線駆動回路300の各出力端子TSjは、各水平走査期間の前半にはAスイッチに接続される映像信号線Lsに常に接続され、各水平走査期間の後半にはBスイッチに接続される映像信号線Lsに常に接続される。したがって、各水平走査期間において、同一組に属する2本の映像信号線Lsがその組に対応する映像信号線駆動回路300の出力端子に接続される順序、すなわち同一組における映像信号線Lsの接続切り換えの順序は固定されている。

30

【0059】

これに対し、本変形例では、図10(b)のタイミングチャートに示すような切換制御信号GSを使用することにより、同一組における映像信号線Lsの接続切り換えの順序が1水平走査期間毎に変更されるようになっている。すなわち、或る水平走査期間では、その前半において、Aスイッチに接続される映像信号線Lsが映像信号線駆動回路300の出力端子に接続され、その後半において、Bスイッチに接続される映像信号線Lsが映像信号線駆動回路300の出力端子に接続されるが、次の水平走査期間では、その前半において、Bスイッチに接続される映像信号線Lsが映像信号線駆動回路300の出力端子に接続され、その後半において、Aスイッチに接続される映像信号線Lsが映像信号線駆動回路300の出力端子に接続される。図10(b)には、このように同一組の映像信号線Lsについての接続切り換えの順序を1水平走査期間毎に変更する場合の映像信号線駆動回路300からの映像信号S1, S2のタイミングチャートが示されている。このタイミングチャートからわかるように、本変形例においても、映像信号S1, S2の電圧極性の切り替わり周期は、2水平走査期間であり、消費電力の点では上記実施形態に比べて特に不利にはならない。

40

50

【0060】

ところで、上記実施形態のように、同一組における映像信号線 L_s が映像信号線駆動回路 300 の出力端子 TS_j に接続される順序（接続切り換えの順序）が固定されている場合、各画素形成部 P_x の画素電極 E_p とそれに隣接する映像信号線 L_s との間の寄生容量等の影響により、表示画像において輝度ムラが生じ、画質の劣化を招くことがある。すなわち、映像信号線駆動回路 300 からの映像信号 S_j の電圧が同一であっても、その電圧が映像信号線 L_s に水平走査期間の前半に印加されるか後半に印加されるかにより、表示輝度に識別可能な程度の相違が生じることがあり、そのような場合には、上記接続切り換えの順序が固定されていると表示画像に輝度ムラが生じる。これに対し、本変形例によれば、同一組における映像信号線 L_s の接続切り換えの順序が 1 水平走査期間毎に変更されるので、上記の寄生容量等の影響による表示画像における輝度ムラが分散され、輝度ムラを目立たなくすることができる。

10

【0061】

< 3 . 第 2 の変形例 >

上記実施形態では、接続切換回路 502 に配置されたアナログスイッチの中から 1 個おきに選ばれた 2 個のアナログスイッチ $SW_i, SW(i+2)$ が同一組となるようにグループ化されているが ($i = 1, 2, 5, 6, \dots$)、同一組とすべきアナログスイッチは 1 個おきのものでもよく、奇数個おきのアナログスイッチを 1 組としてグループ化してもよい。例えば図 11 に示すように、接続切換回路 503 に配置されたアナログスイッチの中から 3 個おきに選ばれた 2 個のアナログスイッチ $SW_i, SW(i+4)$ が同一組となるようにグループ化されていてもよい ($i = 1, 2, 3, 4, 9, 10, \dots$)。この場合、液晶パネルにおける映像信号線 L_s の中から 3 本おきに選ばれた 2 本の映像信号線 L_s が 1 組としてグループ化され、各組を構成する 2 本の映像信号線 L_s がアナログスイッチを介して、映像信号線駆動回路 300 のいずれかの出力端子 TS_j に時分割的に接続される。そして、画素を形成する液晶層への印加電圧の正負極性を 1 映像信号線毎に反転させる交流化駆動を行う場合、同一組における映像信号線 L_s の電圧極性は同一であって少なくとも 1 水平期間は変化しないため、消費電力の削減等につき上記実施形態と同様の効果が得られる。例えば図 11 に示すように 2 ラインドット反転駆動方式が採用された場合には、同一組における映像信号線 L_s の電圧極性は同一であって 2 水平期間は変化しない。そして図 12 (a) ~ (c) に示すような走査信号 G_k ($k = 1, 2, 3, \dots$)、図 12 (d) に示すような切換制御信号 GS を使用することにより、映像信号線駆動回路 300 から出力すべき映像信号 S_1, S_2 は、図 12 (e) (f) にそれぞれ示すような信号となる。このタイミングチャートからわかるように、本変形例によれば、映像信号 S_1, S_2 の電圧極性の切り替わり周期は、2 水平走査期間であり、上記実施形態において 2 ラインドット反転駆動方式を採用した場合と同様の効果が得られる。

20

30

【0062】

< 4 . 第 3 の変形例 >

上記実施形態では、接続切換回路 502 に配置されたアナログスイッチの中から 1 個おきに選ばれた 2 個のアナログスイッチ $SW_i, SW(i+2)$ が同一組となるようにグループ化されているが ($i = 1, 2, 5, 6, \dots$)、同一組とすべきアナログスイッチは 2 個でなくてもよく、1 個おきに（より一般的には奇数個おきに）選ばれた 3 個以上のアナログスイッチを 1 組としてグループ化してもよい。例えば図 13 に示すように、接続切換回路 504 に配置されたアナログスイッチの中から 1 個おきに選ばれた 3 個のアナログスイッチ $SW_i, SW(i+2), SW(i+4)$ が同一組となるようにグループ化されていてもよい ($i = 1, 2, 7, 8, \dots$)。この場合、液晶パネルにおける映像信号線 L_s の中から 1 本おきに選ばれた 3 本の映像信号線 L_s が 1 組としてグループ化され、各組を構成する 3 本の映像信号線 L_s がアナログスイッチを介して、映像信号線駆動回路 300 のいずれかの出力端子 TS_j に時分割的に接続される。そして、画素を形成する液晶層への印加電圧の正負極性を 1 映像信号線毎に反転させる交流化駆動を行う場合、同一組における映像信号線 L_s の電圧極性は同一であって少なくとも 1 水平期間は変化しないため、消

40

50

費電力の削減等につき上記実施形態と同様の効果が得られる。例えば図13に示すように2ラインドット反転駆動方式が採用された場合には、同一組における映像信号線 L_s の電圧極性は同一であって2水平期間は変化しない。そして図14(a)~(c)に示すような走査信号 G_k ($k=1, 2, 3, \dots$)、図14(d)~(f)に示すような切換制御信号 G_{Sa} , G_{Sb} , G_{Sc} を使用することにより、映像信号線駆動回路300から出力すべき映像信号 S_1 , S_2 は、図14(g)(h)に示すような信号となる。ここで、各組を構成する3個のアナログスイッチ SW_i , $SW(i+2)$, $SW(i+4)$ のうち先頭に近い方(添字の小さい方)から順に「Aスイッチ」、「Bスイッチ」、「Cスイッチ」と呼ぶものとする、Aスイッチは切換制御信号 G_{Sa} によってオン・オフされ、Bスイッチは切換制御信号 G_{Sb} によってオン・オフされ、Cスイッチは切換制御信号 G_{Sc} によってオン・オフされる(いずれのスイッチもそれに対する切換制御信号がHレベルのときオンし、Lレベルのときオフする)。

10

【0063】

図14(g)(h)のタイミングチャートからわかるように、本変形例によれば、時分割数が2から3へと増え、かつ、消費電力の低減につき上記実施形態と同様の効果が得られる。すなわち、本変形例によれば、映像信号 S_1 , S_2 の電圧極性の切り替わり周期は、2ラインドット反転駆動方式を採用した場合、2水平走査期間であり、消費電力の低減につき上記実施形態と同様になる。

【0064】

< 5. 第4の変形例 >

上記第3の変形例では、図14(d)~(f)に示す切換制御信号 G_{Sa} , G_{Sb} , G_{Sc} のタイミングチャートより、各水平走査期間において同一組内のアナログスイッチがオンする順序はAスイッチ Bスイッチ Cスイッチであって固定されているが、この順序を例えば1水平走査期間毎に変更してもよい。すなわち、同一組における3本の映像信号線 L_s を映像信号線駆動回路300における出力端子 TS_j に接続する順序を例えば1水平走査期間毎に変更してもよい。

20

【0065】

図15(a)は、同一組内のアナログスイッチがオンする順序を固定とした第3の変形例における構成および極性パターンを示す概念図、ならびにその概念図に対応するタイミングチャートであり、図15(b)は、同一組内のアナログスイッチがオンする順序を1水平走査期間毎に変更する本変形例の構成および極性パターンを示す概念図、ならびにその概念図に対応するタイミングチャートである。本変形例では、図15(b)に示す切換制御信号 G_{Sa} , G_{Sb} , G_{Sc} により、同一組内のアナログスイッチがオンする順序は、或る水平走査期間においてAスイッチ Bスイッチ Cスイッチとなるが、次の水平走査期間においてはCスイッチ Bスイッチ Aスイッチとなる。図15(b)には、このように同一組の映像信号線 L_s についての接続切り換えの順序を1水平走査期間毎に変更する場合の、映像信号線駆動回路300からの映像信号 S_1 , S_2 のタイミングチャートが示されている。このタイミングチャートからわかるように、本変形例のように同一組における映像信号線の接続切換の順序を変更しても、例えば2ラインドット反転駆動方式を採用した場合、映像信号 S_1 , S_2 の電圧極性の切り替わり周期は、2水平走査期間であり、図15(a)に示すように同一組における映像信号線の接続切換の順序が固定されている場合に比べて、消費電力の点では特に不利にはならない。一方、本変形例によれば、同一組における映像信号線 L_s の接続切り換えの順序が1水平走査期間毎に変更されるので、各画素形成部 P_x の画素電極 E_p とそれに隣接する映像信号線 L_s との間の寄生容量等の影響による表示画像における輝度ムラが分散され、輝度ムラが目立たなくなるという効果(輝度ムラの抑制効果)が得られる。

30

40

【0066】

< 6. その他の変形例 >

上記実施形態および変形例において、接続切換回路502~504は、液晶パネル基板に形成されているが、これに限定されるものではなく、例えば映像信号線駆動回路300を

50

実現するICチップ内に含まれていてもよい。

【0067】

【発明の効果】

第1の発明によれば、奇数本おきに選ばれた映像信号線が1組としてグループ化されるので、1映像信号線毎に駆動信号の電圧極性が反転される交流化駆動が行われる場合であっても、映像信号線駆動回路から出力すべき映像信号の電圧極性の切替周期を短くすることなく、映像信号線を時分割で駆動することができる。これにより、消費電力を増大させることなく、映像信号線を時分割で駆動することができ、映像信号線を時分割で駆動する従来技術に比べ、消費電力を低減することが可能となる。

【0068】

第2の発明によれば、1映像信号線毎に駆動信号の電圧が反転される交流化駆動が行われる液晶表示装置において、映像信号線駆動回路から出力すべき映像信号の電圧極性の切替周期を短くすることなく、映像信号線を時分割で駆動することができるので、映像信号線を時分割で駆動する従来技術に比べ、消費電力を低減することが可能となる。

【0069】

第3の発明によれば、映像信号線駆動回路の各出力端子に接続される映像信号線の切り換え順序の変更によって、表示画像における輝度ムラを抑制することができ、また、奇数本おきに選ばれた映像信号線が1組としてグループ化されるので、各出力端子に接続される映像信号線の切り換え順序が変更されても、映像信号線駆動回路から出力すべき映像信号の電圧極性の切替周期が短くなることはない。したがって、消費電力の増大を招くことなく、表示画像における輝度ムラを抑制することができる。

【0070】

第4の発明によれば、奇数本おきに選ばれた映像信号線が1組としてグループ化され、しかも、2水平走査期間(1本の走査信号線の選択期間の2倍の期間)以上は当該電圧極性は変化しない。このため、1映像信号線毎に駆動信号の電圧が反転される交流化駆動が行われる場合において、映像信号線を時分割で駆動する従来技術に比べ、映像信号の駆動のための消費電力を大幅に低減することができる。

【0071】

第5の発明によれば、第1の発明と同様の効果を奏する。

【図面の簡単な説明】

【図1】本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。

【図2】上記実施形態における液晶パネルの基本となる従来構成(基本従来構成)を説明するための模式図(a)ならびに等価回路図(b)および(c)である。

【図3】基本従来構成の液晶パネルを備える液晶表示装置において真正ドット反転駆動方式を採用した場合の極性パターンを示す模式図である。

【図4】基本従来構成の液晶パネルを備える液晶表示装置において真正ドット反転駆動方式を採用した場合の駆動方法を説明するためのタイミングチャートである。

【図5】上記実施形態に係る液晶表示装置における液晶パネルの構成および真正ドット反転駆動方式を採用した場合の極性パターンを示す模式図である。

【図6】上記実施形態に係る液晶表示装置において真正ドット反転駆動方式を採用した場合の駆動方法を説明するためのタイミングチャートである。

【図7】上記実施形態において1ラインドット反転駆動方式を採用した場合の利点を基本従来構成の場合と比較しつつ説明するための概念図およびタイミングチャートである。

【図8】上記実施形態において2ラインドット反転駆動方式を採用した場合の駆動方法を基本従来構成の場合と比較しつつ説明するための概念図およびタイミングチャートである。

【図9】上記実施形態においてソース反転駆動方式を採用した場合の駆動方法を基本従来構成の場合と比較しつつ説明するための概念図およびタイミングチャートである。

【図10】第1の変形例を上記実施形態と比較しつつ説明するための概念図およびタイミングチャートである。

10

20

30

40

50

【図 1 1】第 2 の変形例における液晶パネルの構成を示す模式図である。

【図 1 2】第 2 の変形例に係る液晶表示装置の駆動方法を説明するためのタイミングチャートである。

【図 1 3】第 3 の変形例における液晶パネルの構成を示す模式図である。


【図 1 4】第 3 の変形例に係る液晶表示装置の駆動方法を説明するためのタイミングチャートである。

【図 1 5】第 4 の変形例を第 3 の変形例と比較しつつ説明するための概念図およびタイミングチャートである。




【符号の説明】

1 0	... T F T (薄膜トランジスタ)	10
2 5	... 信号線切換制御回路	
2 0 0	... 表示制御回路	
3 0 0	... 映像信号線駆動回路	
4 0 0	... 走査信号線駆動回路	
5 0 0	... 液晶パネル	
5 0 1 ~ 5 0 4	... 接続切換回路	
C K	... クロック信号	
H S Y	... 水平同期信号	
V S Y	... 垂直同期信号	
D a	... デジタル画像信号	20
G k	... 走査信号 ($k = 1, 2, 3, \dots$)	
S j	... 映像信号 ($j = 1, 2, 3, \dots$)	
L s	... 映像信号線 (列電極)	
L g	... 走査信号線 (行電極)	
P x	... 画素形成部 (画素)	
C p	... 画素容量	
E p	... 画素電極	
E c	... 対向電極	
S W i	... アナログスイッチ ($i = 1, 2, 3, \dots$)	


【図1】




【図2】




【図3】




【図4】




【 図 5 】




【 図 6 】




【 図 7 】




【 図 8 】




【 図 9 】




【 図 10 】




【 図 11 】




【 図 12 】




【 図 1 3 】



【 図 1 4 】



【 図 1 5 】



フロントページの続き

(51) Int.Cl.⁷

F I

テーマコード(参考)

G 0 9 G 3/20 6 2 3 V

Fターム(参考) 2H093 NA33 NA34 NC16 NC28 NC34 ND09 ND39
5C006 AC26 AF42 AF43 BB14 BB16 BC11 BC23 BF24 FA47
5C080 AA10 BB05 DD26 FF11 JJ02 JJ03 JJ04

专利名称(译)	显示装置及其驱动方法		
公开(公告)号	JP2004264476A	公开(公告)日	2004-09-24
申请号	JP2003053682	申请日	2003-02-28
[标]申请(专利权)人(译)	夏普株式会社		
申请(专利权)人(译)	夏普公司		
[标]发明人	中野 武俊 稻田 健 川口 登史		
发明人	中野 武俊 稻田 健 川口 登史		
IPC分类号	G02F1/133 G06T1/00 G09G3/20 G09G3/36		
CPC分类号	G09G3/3688 G09G3/3614 G09G2310/0297 G09G2320/0209 G09G2320/0233 G09G2330/021		
FI分类号	G09G3/36 G02F1/133.550 G09G3/20.611.A G09G3/20.621.B G09G3/20.623.D G09G3/20.623.V		
F-TERM分类号	2H093/NA33 2H093/NA34 2H093/NC16 2H093/NC28 2H093/NC34 2H093/ND09 2H093/ND39 5C006/AC26 5C006/AF42 5C006/AF43 5C006/BB14 5C006/BB16 5C006/BC11 5C006/BC23 5C006/BF24 5C006/FA47 5C080/AA10 5C080/BB05 5C080/DD26 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 2H193/ZA04 2H193/ZC15 2H193/ZC20 2H193/ZD32		
代理人(译)	岛田彰		
外部链接	Espacenet		

摘要(译)

解决的问题：提供一种显示装置，该显示装置能够采用将两条以上的视频信号线作为一组分组并以时分方式驱动同一组的视频信号线的方法来降低功耗。液晶面板500设置有用将视频信号线驱动电路300连接到视频信号线Ls的连接切换电路502。连接切换电路502包括模拟开关SWi，每个模拟开关SWi的一端连接到视频信号线Ls并且对应于视频信号线Ls。视频信号线Ls被分成多组，每隔一对选出的两条信号线Ls作为一组，并且多组视频信号线分别对应于视频信号线驱动电路300的输出端子TSj。.. 连接到同一组视频信号线Ls的模拟开关的另一端彼此连接并且与一个输出端子TSj连接。基于开关控制信号GS，模拟开关SWi在每个水平扫描时段中以时分方式将每个输出端子TSj连接到相同组的对应的两条视频信号线Ls。[选择图]图5

