(19)日本国特許庁(JP)　(12)特 許 公 報(B2)　(11)特許番号
特許第3873932号
(P3873932)
(45)発行日 平成19年1月31日(2007.1.31)　(24)登録日 平成18年11月2日(2006.11.2)

(51)Int.Cl.			F I		
G09G	3/36	(2006.01)	G09G	3/36	
G02F	1/133	(2006.01)	G02F	1/133	575
G09G	3/20	(2006.01)	G09G	3/20	611D
			G09G	3/20	612U
			G09G	3/20	642B

請求項の数 6　(全 18 頁)

(21)出願番号　特願2003-157091(P2003-157091)
(22)出願日　平成15年6月2日(2003.6.2)
(62)分割の表示　特願2001-332922(P2001-332922)の分割
原出願日　平成13年10月30日(2001.10.30)
(65)公開番号　特開2004-29780(P2004-29780A)
(43)公開日　平成16年1月29日(2004.1.29)
審査請求日　平成15年7月2日(2003.7.2)
(31)優先権主張番号　特願2000-366966(P2000-366966)
(32)優先日　平成12年12月1日(2000.12.1)
(33)優先権主張国　日本国(JP)

(73)特許権者　000002369
セイコーエプソン株式会社
東京都新宿区西新宿２丁目４番１号
(74)代理人　100095728
弁理士　上柳　雅誉
(74)代理人　100107076
弁理士　藤綱　英吉
(74)代理人　100107261
弁理士　須澤　修
(72)発明者　青木　透
長野県諏訪市大和３丁目３番５号　セイコーエプソン株式会社内

審査官　西島　篤宏

最終頁に続く

(54)【発明の名称】液晶表示装置、画像信号補正回路、画像信号補正方法および電子機器

(57)【特許請求の範囲】
【請求項１】
行方向および列方向にわたってマトリクス状に配列するアクティブマトリクス液晶表示装置の画素の透過率に対応する情報を有する画像信号を補正する画像信号補正回路であって、
前記画像信号と、前記画素の透過率が中間となる信号に対応する基準信号との差を求める減算器と、
前記減算器で求めた差を列毎に、１垂直走査期間分、累算する累算器をそれぞれ複数個備えた２つの累算器群と、
前記２つの累算器群のうち一方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、前記減算器で求めた差を累算させるとともに、前記２つの累算器群のうち他方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、累積されている１垂直走査期間前の累算値を読み出す累算器選択部と、
前記累算器から読み出された累算値に係数を乗じて補正値とし、前記基準信号との差を求めた画像信号より１垂直走査期間後の画像信号に、当該１垂直走査期間後の画像信号が属する列に対応する前記補正値を加算する加算器と、
を備えることを特徴とする画像信号補正回路。
【請求項２】
前記補正値が加算されたデジタルの画像信号を、アナログの画像信号に変換して画素に供給するＤ／Ａ変換器をさらに備えたことを特徴とする請求項１に記載の画像信号補正回

路。

【請求項３】

前記係数は、正極側の書込と、負極側の書込とで異なる係数であることを特徴とする請求項２または請求項３に記載の画像信号補正回路。

【請求項４】

行方向および列方向にわたってマトリクス状に配列する画素の透過率に対応する情報を有し、前記行方向の水平走査に伴って供給される画像信号を補正する画像信号補正方法であって、

前記画像信号と、前記画素の透過率が中間となる信号に対応する基準信号との差を求め、

累算器をそれぞれ複数個備えた２つの累算器群を用い、前記２つの累算器群のうち一方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、前記画像信号と前記基準信号との差を列毎に、１垂直走査期間分累算させるとともに、前記２つの累算器群のうち他方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、累積されている１垂直走査期間前の累算値を読み出し、

前記累算器から読み出された累算値に係数を乗じて補正値とし、前記基準信号との差を求めた画像信号より１垂直走査期間後の画像信号に、当該１垂直走査期間後の画像信号が属する列に対応する前記補正値を加算する、

ことを特徴とする画像信号補正方法。

【請求項５】

請求項１乃至３のいずれか一項に記載の画像信号補正回路を備えることを特徴とする液晶表示装置。

【請求項６】

請求項５に記載の液晶表示装置を備えることを特徴とする電子機器。

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

本発明は、プリチャージに頼らずに、いわゆる縦クロストークによる表示品位の低下を防止した液晶表示装置、画像補正回路、画像補正方法および電子機器に関する。

【０００２】

【従来の技術】

一般に、液晶を用いて所定の表示を行う液晶パネルは、一対の基板間に液晶が挟持された構成となっている。このような液晶パネルは、駆動方式によりいくつかに分類することができるが、例えば、画素電極を三端子型のスイッチング素子により駆動するアクティブマトリクス型にあっては、図９に示されるような構成となっている。

【０００３】

すなわち、この種の液晶パネル１００では、行（Ｘ）方向に延在する複数の走査線１１２と、Ｙ（列）方向に延在する複数のデータ線１１４とが互いに交差するように設けられるとともに、これらの交差部分の各々に対応して、三端子型のスイッチング素子の一例たる薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」と称する）１１６および液晶容量１０５の対からなる画素が設けられている。ここで、液晶容量１０５は、矩形状の画素電極と対向電極との間に液晶を挟持することにより形成されるものである。なお、説明の便宜状、画素は、ｍ行×ｎ列（ｍ、ｎともに整数）のマトリクス状に配列するものとする。

【０００４】

さらに、これらの画素が設けられる領域（表示領域）の周辺には、周辺回路１２０が設けられる。詳細には、周辺回路１２０は、走査線１１２の各々に供給される走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍを、１水平走査期間毎に順次排他的にアクティブレベル（Ｈレベル）にする走査線駆動回路１３０や、１水平走査期間のうちに、順次排他的にアクティブレベルとなるサンプリング制御信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎを出力するデータ線駆動回

路１４０、データ線１１４毎に設けられるスイッチ１５１からなるサンプリング回路１５０等から構成される。このうち、サンプリング回路１５０のスイッチ１５１の各々は、サンプリング制御信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎのうち、対応するものがアクティブレベルになると、オンして、画像信号線１７１に供給される画像信号ＶＩＤをサンプリングして、データ線１１４に供給するものである。

【０００５】

ここで、走査線１１２とデータ線１１４との交差部分に設けられたＴＦＴ１１６は、対応する走査線に印加される走査信号がアクティブレベルになるとオンして、対応するデータ線にサンプリングされた画像信号ＶＩＤを画素電極に供給するものである。一方、画素電極に対応する対向電極は、各液晶容量１０５に対して共通であり、時間的に一定の電位に維持されている。このため、液晶容量１０５には、対向電極の電位と画像信号の電位との電位差が印加されることになる。この後、ＴＦＴ１１６がオフしても、液晶容量には、それ自身や、並列接続された蓄積容量１１９によって、印加された電位差が保持されることになる。

【０００６】

一方、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。

この際、液晶容量１０５を通過する光は、該容量に印加される電位差がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、電位差の大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させた場合（ノーマリーホワイトモードの場合）、両電極に印加される電位差がゼロであれば、光が透過するので白（透過率が大になる）表示になる一方、両電極に印加される電位差が大きくなるにつれて光が遮断して、ついには黒（透過率が小になる）表示になる。したがって、液晶容量１０５に印加する電圧実効値を画素毎に制御することによって、所定の階調表示が可能となっている。

【０００７】

【発明が解決しようとする課題】

しかしながら、このような液晶パネルでは、いわゆる縦クロストークにより表示品位の低下が発生する、という問題があった。ここで、縦クロストークとは、ノーマリーホワイトモードであれば、例えば、図１０に示されるように、灰色を背景にして矩形状の黒色領域をウィンドウ表示する場合に、該黒色領域の上下方向（垂直走査方向）に位置する灰色領域の画素が、本来の灰色よりも暗くなる、というものである。なお、図１０においては、濃度を斜線の線密度により示している。

【０００８】

ここで、縦クロストークの原因については、様々な追究がなされているが、液晶容量１０５をスイッチングするＴＦＴ１１６の光リークが主な原因ではないか、と考えられている。すなわち、ＴＦＴ１１６のオンにより、液晶容量１０５に書き込まれた電荷は、本来であれば、ＴＦＴ１１６のオフにより、維持されるべきものであるが、侵入光によりＴＦＴ１１６にキャリアが発生して、該電荷がリークし、これにより、データ線１１４の電位の影響を受けて、液晶容量１０５に蓄積される電荷が変動するためである、と考えられている。特に、液晶パネルによる画像を拡大投射するプロジェクタでは、きわめて強い光が該液晶パネルに照射されるので、光リークに起因する表示品位の低下が顕著に現れる、と考えられる。

【０００９】

このような縦クロストークを防止するためには、データ線１１４に画像信号ＶＩＤをサンプリングする前に、黒色に相当する電位にプリチャージする技術が有効である。このようなプリチャージは、図９に示される構成において、プリチャージング回路１６０によって行われ、詳細には、第１に、水平ブランキング期間において、データ線１１４毎に設けら

れるスイッチ１６１を、プリチャージ制御信号ＰＧにしたがってスイッチ１６１をオンさせ、第２に、このオンの際におけるプリチャージ信号ＰＳの電位を、その後の水平有効表示期間にてサンプリングされる画像信号ＶＩＤのうち、黒色に相当する電位とすることによって、行われる。

【００１０】

ただし、データ線１１４を、黒色に相当する電位に予めプリチャージすると、その後に、データ線１１４が本来の濃度に相当する電位にサンプリングされて、液晶画素１０５に書き込まれることになるから、液晶パネル全体でみた場合のリーク量は、却って増えることになり、好ましくない。また、縦クロストークの程度いかんによっては、プリチャージの技術だけでは解決できない可能性もある。そもそもプリチャージは、水平ブランキング期間において、すべてのデータ線１１４に対して一括して行われるので、プリチャージ信号ＰＳがデータ線１１４に保持される期間は、データ線１１４毎に大きく異なる。例えば、図９において左端に位置するデータ線１１４には、プリチャージの後に、サンプリング制御信号Ｓ１のＨレベルにより、本来の画像信号ＶＩＤが直ちにサンプリングされるのに対して、右端に位置するデータ線１１４には、プリチャージの後、さらに、サンプリング制御信号Ｓ１、Ｓ２、Ｓ３…、が順番にＨレベルになった後に、サンプリング制御信号ＳｎにＨレベルになって、はじめて本来の画像信号ＶＩＤがサンプリングされる。このため、プリチャージによる効果は、表示領域の左右において大きく異なっているはずである。したがって、縦クロストークによる表示品位の低下防止については、プリチャージ以外の技術により、解決することが望ましい、と考えられる。

【００１１】

本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、プリチャージに頼らずに、縦クロストークの発生を抑えて、高品位な表示が可能な液晶表示装置、画像信号補正回路、画像信号補正方法および電子機器を提供することにある。

【００１２】

【課題を解決するための手段】

本発明の画像処理回路は、行方向および列方向にわたってマトリクス状に配列するアクティブマトリクス液晶表示装置の画素の透過率に対応する情報を有する画像信号を補正する画像信号補正回路であって、前記画像信号と、前記画素の透過率が中間となる信号に対応する基準信号との差を求める減算器と、前記減算器で求めた差を列毎に、１垂直走査期間分、累算する累算器をそれぞれ複数個備えた２つの累算器群と、前記２つの累算器群のうち一方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、前記減算器で求めた差を累算させるとともに、前記２つの累算器群のうち他方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、累積されている１垂直走査期間前の累算値を読み出す累算器選択部と、前記累算器から読み出された累算値に係数を乗じて補正値とし、前記基準信号との差を求めた画像信号より１垂直走査期間後の画像信号に、当該１垂直走査期間後の画像信号が属する列に対応する前記補正値を加算する加算器と、を備えることを特徴とする。

この構成によれば、ある画素に対応する画像信号は、該画素と同一列に位置するすべての画素の透過率（基準透過率との差）が反映されて補正されるので、縦クロストークの影響がキャンセルされる結果、補正された画像信号に基づく表示濃度は、補正前の画像信号に対応する濃度に近いものとなるので、表示品位の低下が防止されることになる。そして、ある垂直走査期間における画像信号について、その垂直走査期間における同一列の画像信号に基づいて補正する構成と比較して、累算器として必要な記憶容量が少なくて済むので、構成の簡易化を図ることが可能となる。

【００１３】

一般に、液晶容量に印加される電圧実効値と透過率との特性（Ｖ－Ｔ特性）を考えた場合、透過率が中間となる領域（画素が黒色と白色との間の灰色となる領域）では、ごくわずかな電圧変位に対しても透過率が大きく変化するので、灰色の濃度に対応する情報を有する基準信号との比較が有効になるからである。

　また、ある画素に対応する画像信号は、該画素と同一列に位置するすべての画素の濃度（基準濃度との差）が反映されて、すなわち、水平有効表示期間における共用データ線の電位変動が考慮されて、補正される。このため、例えば図１０において、列方向に黒色領域が存在しない灰色画素の画像信号は、それほど補正されないのに対し、列方向に黒色領域が存在する灰色画素の画像信号は、該黒色濃度と基準信号で示される濃度との差と、該黒色領域の垂直方向にわたる距離ｈとに、それぞれ応じて補正されることになる。したがって、Ｙ方向に黒色領域が存在する灰色画素の画像信号が、該黒色表示部分を考慮して補正されると、縦クロストークの影響がキャンセルされる結果、補正された画像信号に基づく表示濃度は、補正前の画像信号に対応する濃度に近いものとなるので、表示品位の低下が防止されることになる。
【００１４】
また、補正値が加算されたデジタルの画像信号を、アナログの画像信号に変換して画素に供給するＤ／Ａ変換器をさらに備えることが好ましい。
また、前記係数は、正極側の書込と、負極側の書込とで異なる係数であってもよい。
【００１５】
　また、本発明の画像信号補正方法は、行方向および列方向にわたってマトリクス状に配列する画素の透過率に対応する情報を有し、前記行方向の水平走査に伴って供給される画像信号を補正する画像信号補正方法であって、前記画像信号と、前記画素の透過率が中間となる信号に対応する基準信号との差を求め、累算器をそれぞれ複数個備えた２つの累算器群を用い、前記２つの累算器群のうち一方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、前記画像信号と前記基準信号との差を列毎に、１垂直走査期間分累算させるとともに、前記２つの累算器群のうち他方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、累積されている１垂直走査期間前の累算値を読み出し、前記累算器から読み出された累算値に係数を乗じて補正値とし、前記基準信号との差を求めた画像信号より１垂直走査期間後の画像信号に、当該１垂直走査期間後の画像信号が属する列に対応する前記補正値を加算する、ことを特徴とする。
【００１６】
また、本発明の液晶表示装置は、上記画像信号補正回路を備えてなることを特徴とする。
【００１７】
さらに、本発明に係る電子機器は、上記液晶表示装置を表示部に用いた構成と特徴としているので、縦クロストークの影響がキャンセルされた高品位な表示が可能となる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１９】
＜１：実施形態＞
まず、実施形態に係る液晶表示装置の電気的な構成について説明する。図１は、この液晶表示装置の電気的な構成を示すブロック図である。
図１に示されるように、この液晶表示装置１０は、液晶パネル１００と、制御回路２００と、画像信号補正回路３００と、処理回路４００とから構成される。このうち、液晶パネル１００は、図９に示される従来構成と同一のものである。また、制御回路２００は、上位装置から供給される垂直走査信号Ｖｓ、水平走査信号ＨｓおよびドットクロックＤＣＬＫにしたがって、各部を制御するためのタイミング信号やクロック信号などを生成するものである。
【００２０】
次に、画像信号補正回路３００は、垂直走査信号Ｖｓ、水平走査信号ＨｓおよびドットクロックＤＣＬＫに同期して（すなわち、垂直走査および水平走査にしたがって）供給されるとともに、各画素に対応するディジタルの画像信号ＤＶから補正信号を生成した後、元の画像信号ＤＶに加算して、補正画像信号ＤＶ’として出力するものである。なお、画像信号補正回路３００の詳細については後述することにする。

【００２１】
続いて、処理回路４００は、Ｄ／Ａ変換器４０２、増幅・反転回路４０６からなり、画像信号補正回路３００により補正された画像信号ＤＶ’を、液晶パネル１００の駆動に適した信号に処理するものである。このうち、Ｄ／Ａ変換器４０２は、補正されたディジタルの画像信号ＤＶ’をアナログの画像信号に変換するものである。また、増幅・反転回路４０６は、アナログに変換された画像信号を、１水平走査期間毎に、所定の電位を基準として正極性と負極性とに交互に極性反転させるとともに電圧振幅を拡大するものである。
【００２２】
ここで、極性反転する際の基準電位は、対向電極の電位とほぼ等しい。また、極性反転するか否かについては、データ信号の印加方式が、Ａ：走査線単位の極性反転であるか、Ｂ：データ信号線単位の極性反転であるか、Ｃ：画素単位の極性反転であるかに応じて定められ、その反転周期は、１水平走査期間またはドットクロック周期に設定されるが、この実施形態にあっては説明の便宜上、Ａ：走査線単位の極性反転である場合を例にとって説明する。ただし、本発明をこれに限定する趣旨ではない。
【００２３】
なお、ここでは、処理回路４００の入力段においてアナログ変換する構成としたが、ディジタルで極性反転した後に、アナログ変換する構成としても良いのはもちろんである。
また、画像信号ＤＶ、ＤＶ’、ＶＩＤについて、画素の座標と関連付けて示す場合、それぞれＤＶ（ｉ，ｊ）、ＤＶ’（ｉ，ｊ）、ＶＩＤ（ｉ，ｊ）と表記することにする。ここで、本実施形態において画素がｍ行×ｎ列（ｍ、ｎともに整数）のマトリクス状に配列しているものとすると、ｉは、１≦ｉ≦ｍを満たす整数であり、ｊは、１≦ｊ≦ｎを満たす整数である。すなわち、ｉは、画素の行座標を、ｊは、画素の列座標を、それぞれ一般化したものである。
【００２４】
＜１－１：画像信号補正回路の詳細＞
次に、画像信号補正回路３００の詳細について説明する。図２は、この画像信号補正回路３００の構成を示すブロック図である。
この図におけるフィールド選択部３１２は、転送開始パルスＤＹを入力する毎に、その出力信号Ｃｔｒの論理レベルを反転させるものである。ここで、転送開始パルスＤＹは、制御回路（図１参照）から供給されるものであって、図３に示されるように、１垂直走査期間（１フィールド）１ｆの最初に供給されるものである。したがって、信号Ｃｔｒの論理レベルは、同図に示されるように、１垂直走査期間１ｆ毎に反転することになる。
【００２５】
一方、減算器３２２は、垂直走査および水平走査に同期し、上位装置から供給されて、画素の濃度に対応した情報を有する画像信号ＤＶから、基準信号Ｒｅｆを減算するものである。ここで、基準信号Ｒｅｆとしては、一定の濃度の情報を有すれば良いが、本実施形態では、表示品位の低下として視認されやすい灰色、それも黒色に近いに灰色に相当する情報を有したものである。次に、乗算器３２４は、減算器３２２による減算結果に、調整用の係数ｋ１を乗算して、その乗算結果たる値Ｓｕｂを出力するものである。
続いて、セレクタ３４２は、フィールド選択部３１２による信号ＣｔｒがＨレベルである第１の場合であれば出力端Ａを選択する一方、信号ＣｔｒがＬレベルである第２の場合であれば出力端Ｂを選択して、値Ｓｕｂを、選択した出力端側に出力するものである。
【００２６】
一方、累算器選択部としてのカウンタ３５２は、そのカウント値ｊを、１水平走査期間の最初に供給される転送開始パルスＤＸでリセットするとともに、ドットクロックＤＣＬＫに同期するクロック信号ＤＣＬの立ち下がりおよび立ち上がりにて歩進して出力するものである。
【００２７】
次に、第１累算器群３３２は、ｎ列の累算器ＡＣＣ１～ＡＣＣｎから構成されるものであり、累算器ＡＣＣ１～ＡＣＣｎの各々は、入力した値と記憶している値との和を、新たな

記憶値として置換して記憶するものである。
ここで、第１累算器群３３２は、信号ＣｔｒがＨレベルに遷移すると、累算器ＡＣＣ１～ＡＣＣｎの記憶値をオールリセットするとともに、以降、信号ＣｔｒがＨレベルである前記第１の場合であれば、セレクタ３４２において選択された出力端Ａの信号（乗算器３２４による乗算結果）を、カウンタ３５２によるカウント値ｊに対応する累算器の入力値とする一方、信号ＣｔｒがＬレベルである前記第２の場合であれば、該カウント値ｊに対応する累算器の累算値を出力する構成となっている。
同様に、第２累算器群３３４は、ｎ列の累算器ＡＣＣ１～ＡＣＣｎから構成されるものであるが、第１累算器群３３２とは反対に、信号Ｃｔｒをインバータ３１４により反転した信号がHレベルに遷移すると（信号ＣｔｒがLレベルに遷移すると）、累算器ＡＣＣ１～ＡＣＣｎの記憶値をオールリセットするとともに、以降、反転信号がＨレベル（信号ＣｔｒがＬレベル）である前記第２の場合であれば、セレクタ３４２において選択された選択された出力端Ｂの信号（乗算器３２４による乗算結果）を、カウント値ｊに対応する累算器の入力値とする一方、反転した信号がＬレベルである（信号ＣｔｒがＨレベルである）前記第１の場合であれば、カウント値ｊに対応する累算器の累算値を出力する構成となっている。
【００２８】
したがって、第１累算器群３３２または第２累算器群３３４のいずれか一方であって、カウンタ３５２によるカウント値ｊに対応する累算器に、セレクタ３４２により選択された入力値が供給され、第１累算器群３３２または第２累算器群３３４のいずれか他方であって、該カウント値ｊに対応する累算器から累算値が出力されることになる。
【００２９】
続いて、セレクタ３４４は、信号Ｃｔｒをインバータ３１４により反転した信号がＬレベルである第１の場合であれば入力端Ｂを選択する一方、同反転信号がＨレベルである第２の場合であれば入力端Ａを選択して、値Ｃｍｐとして出力するものである。
次に、乗算器３２６は、値Ｃｍｐに対し、調整用の係数ｋ２を乗算するものである。さらに、加算器３２８は、乗算器３２６の乗算結果を補正値として、補正前の画像信号ＤＶ（ｉ，ｊ）に加算して、補正画像信号ＤＶ’（ｉ，ｊ）として出力するものである。
すなわち、第１累算器群３３２は、信号ＣｔｒがＬレベルからＨレベルに遷移すると、累算器の記憶値がリセットされ、以降、Ｈレベルを維持している間は、セレクタ３４２から累算器に乗算結果が入力され、信号ＣｔｒがＬレベルである場合には累算器の累算値を出力する。
一方、第２累算器群３３４は、信号ＣｔｒがＨレベルからＬレベルに遷移すると、累算器の記憶値がリセットされ、以降、Ｌレベルを維持している間は、セレクタ３４２から累算器に乗算結果が入力され、信号ＣｔｒがＨレベルである場合には累算器の累算値を出力する。
そして、第１累算器群３３２がリセットされている、あるいはセレクタ３４２から乗算結果が入力されている間は、第２累算器群３３４の累算値がセレクタ３４４を介して補正値として演算され、補正画像信号が生成される。
一方、第２累算器群３３４がリセットされている、あるいはセレクタ３４２から乗算結果が入力されている間は、第１累算器群３３２の累算値がセレクタ３４４を介して補正値として演算され、補正画像信号が生成される。
【００３０】
＜２：動作＞
次に、本実施形態に係る液晶表示装置の動作について説明する。
【００３１】
＜２－１：画像信号の供給タイミング＞
説明の便宜上、各種のタイミング信号と、ｉ行ｊ列の画素に対応する画像信号ＤＶ（ｉ，ｊ）との関係について説明する。ここで、図３は、実施形態に係る液晶表示装置の動作を説明するためのタイミングチャートであり、図４は、この液晶表示装置におけるパネルの

画素位置と画像信号ＤＶ（ｉ，ｊ）との対応関係を示す図である。
はじめに、図３に示されるように、垂直走査期間の最初に転送開始パルスＤＹが供給されると、この転送開始パルスＤＹは、走査線駆動回路１３０（図９参照）によって、クロック信号ＣＬＹのレベルが遷移する毎に順次シフトされて、１水平走査期間１Ｈ毎にアクティブレベルになる走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇｍとして、対応する走査線１１２に出力される。
【００３２】
このうち、走査信号Ｇ１がアクティブレベルになる１水平走査期間１Ｈについて着目する。まず、この水平有効表示期間の最初に、転送開始パルスＤＸが、図３に示されるように供給されると、この転送開始パルスＤＸは、データ線駆動回路１４０（図９参照）よって、クロック信号ＣＬＸのレベルが遷移する毎に順次シフトされて、サンプリング制御信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎとして出力される。
そして、サンプリング制御信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎに同期して、画像信号ＤＶ（１，１）、ＤＶ（１，２）、ＤＶ（１，３）、…、ＤＶ（１，ｎ）が供給される。
【００３３】
さて、供給された画像信号ＤＶ（１，１）、ＤＶ（１，２）、ＤＶ（１，３）、…、ＤＶ（１，ｎ）には、画像信号補正回路３００（図１および図２参照）によって、それぞれ後述するように列毎に対応する補正値（ｋ２・Ｃｍｐ）が加算されて、ＤＶ’（１，１）、ＤＶ’（１，２）、ＤＶ’（１，３）、…、ＤＶ’（１，ｎ）として出力され、引き続き、Ｄ／Ａ変換器４０２（図１参照）によってアナログ信号に変換され、さらに、増幅・反転回路４０６によって処理される。ここで、最初の１水平走査期間１Ｈでは、説明の便宜上、正極側の書込を行うものとすると、増幅・変換回路４０６から出力される画像信号ＶＩＤ（１，１）、ＶＩＤ（１，２）、ＶＩＤ（１，３）、…、ＶＩＤ（１，ｎ）は、対向電極の電位ＬＣcom（厳密に言えば極性反転の振幅中心電位）に対しておおよそ高位側で出力されることになる。
【００３４】
ここで、走査信号Ｇ１がアクティブレベルになる期間において、サンプリング信号Ｓ１がアクティブレベルになると、１列目のデータ線１１４に、画像信号ＶＩＤ（１，１）がサンプリングされる。この際、１行目の走査線１１２と１列目のデータ線１１４との交差部分に位置する画素のＴＦＴ１１６がオンするので、サンプリングされた画像信号ＶＩＤ（１，１）が、１行１列の液晶容量１０５に書き込まれることになる。
【００３５】
この後、サンプリング信号Ｓ２がアクティブレベルになると、今度は、２列目のデータ線１１４に、画像信号ＶＩＤ（１，２）がサンプリングされて、１行２列の液晶容量１０５に書き込まれることになる。
以下同様にして、サンプリング信号Ｓ３、Ｓ４、……、Ｓｎが順次アクティブレベルになると、第３列目、第４列目、…、第ｎ列目のデータ線１１４に、画像信号ＶＩＤ（１，３）、ＶＩＤ（１，４）、…、ＶＩＤ（１，ｎ）がサンプリングされて、１行３列、１行４列、…、１行ｎ列の液晶容量１０５にそれぞれ書き込まれることになる。これにより、画像信号ＶＩＤ（１，１）、ＶＩＤ（１，２）、ＶＩＤ（１，３）、…、ＶＩＤ（１，ｎ）が供給される水平有効表示期間▲２▼において、図４に示されるように、第１行目の画素のすべてに対する書込が完了することになる。
【００３６】
続いて、走査信号Ｇ２がアクティブになる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この１水平走査期間においては、負極側の書込が行われることになる。このため、水平ブランキング期間▲３▼を経た後、水平有効表示期間▲４▼において増幅・反転回路４０６から出力される画像信号ＶＩＤ（２，１）、ＶＩＤ（２，２）、…、ＶＩＤ（２，ｎ）は、対向電極の電位ＬＣcomに対しておおよそ低位側で出力されることになる。他の動作については同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが順次アクティブレベルになる水平有効表示期間▲４▼

において第２行目の画素のすべてに対する書込が完了することになる。
【００３７】
以下同様にして、走査信号Ｇ３、Ｇ４、…、Ｇｍがアクティブになって、第３行目、第４行目、…、第ｍ行目の画素に対して書込が行われることになる。これにより、奇数行目の画素については正極側の書込が行われる一方、偶数行目の画素については負極側の書込が行われて、この垂直有効表示期間においては、第１行目～第ｍ行目の画素のすべてにわたる書込が完了することになる。
この後、垂直ブランキング期間▲１▼を経ると、次の垂直有効表示期間においても、同様な書込が行われるが、各行の画素に対する書込極性が入れ替えられる。すなわち、次の垂直有効表示期間において、奇数行目の画素については負極側の書込が行われる一方、偶数行目の画素については正極側の書込が行われることになる。
なお、垂直・水平ブランキング期間では、データ線１１４の各々を、直後において供給される画素の黒色に相当する電位にプリチャージする動作が行われるが、本実施形態は、縦クロストークによる表示品位を、プリチャージに頼らずに、画像信号の補正により解消しようとするものであるので、プリチャージについては説明を省略することにする。
【００３８】
＜２－２：画像信号補正回路の動作＞
次に、画像信号補正回路３００の動作について、図２のほか、図５を参照して説明する。ここで、図５は、画像信号補正回路３００の動作を示すフローチャートである。
まず、画像信号補正回路３００は、転送開始パルスＤＹがＨレベルになるまで、すなわち、垂直有効表示期間となるまで、待機状態となる（ステップＳ１０１）。ここで、転送開始パルスＤＹがＨレベルになると、信号Ｃｔｒがフィールド選択部３１２によってレベル反転する。
【００３９】
この反転により、セレクタ３４２では出力端Ａが選択されるので、乗算器３２４の乗算結果が、第１累算器群３２４に供給される一方、セレクタ３４４では入力端Ｂが選択されるので、第２累算器群３３４における累算器ＡＣＣ１～ＡＣＣｎから累算値が読み出されるように設定される（ステップＳ１０２）。また、信号ＣｔｒがＨレベルに遷移したことに伴い、第１累算器群３２４における累算器ＡＣＣ１～ＡＣＣｎが、オールリセットされる（ステップＳ１０３）。そして、処理対象として、最初の１行目の画素に対応させるために、ｉが「１」にセットされる（ステップＳ１０４）。
【００４０】
この後、画像信号補正回路３００は、転送開始パルスＤＸがＨレベルになるまで、すなわち、水平有効表示期間となるまで、待機状態となる（ステップＳ１０５）。ここで、転送開始パルスＤＸがＨレベルになると、カウンタ３５２によって、カウント値ｊがゼロリセットされる（ステップＳ１０７）が、クロック信号ＣＬＸのレベルが遷移すると、該カウント値ｊは「１」だけインクリメントされる（ステップＳ１０８）。
【００４１】
次に、現時点において供給される画像信号ＤＶ（ｉ，ｊ）から基準信号Ｒｅｆを減算器３２２によって引いた差に、係数ｋ１を乗算器３２４によって乗じた積が値Ｓｕｂとして求められる（ステップＳ１０９）。
そして、この値Ｓｕｂが、現時点の信号Ｃｔｒにしたがってセレクタ３４２により選択される累算器群の累算器ＡＣＣ１～ＡＣＣｎのうち、現時点のカウント値ｊに対応する累算器ＡＣＣｊに、以前の記憶値Ａｊに累算されて、新たな記憶値Ａｊとしてセットされる。
一方、現時点の信号Ｃｔｒをレベル反転した信号にしたがってセレクタ３４４により選択される累算器群の累算器ＡＣＣ１～ＡＣＣｎのうち、現時点のカウント値ｊに対応する累算器ＡＣＣｊから、その記憶値Ａｊが値Ｃｍｐとして読み出される（ステップＳ１１０）。すなわち、ステップＳ１１０では、一方の累算器群におけるｊ列目の累算器への累算と、他方の累算器群におけるｊ列目の累算器からの読出とが、同時並行的に実行される。
【００４２】

さらに、読み出された値Ｃｍｐに係数ｋ２を乗算器３２６によって乗じた積と、画像信号ＤＶ（ｉ，ｊ）とが加算器３２８によって加算されて、その和が補正画像信号ＤＶ’（ｉ，ｊ）として出力される（ステップＳ１１１）。

【００４３】

次に、現時点におけるカウント値ｊが、最終列に対応する「ｎ」であるか否かが判別される（ステップＳ１１２）。この判別結果が否定的であれば、同一行であって次列に位置する画素の画像信号に対して、再び同じ動作を行うべく、処理手順がステップＳ１０７に戻る。一方、ステップＳ１１２における判別結果が肯定的であれば、現時点において処理対象となっている画素の行が最終行に対応する「ｍ」であるか否かが判別される（ステップＳ１１３）。

この判別結果が否定的であれば、次行に位置する画素の画像信号に対して、再び同じ動作を行うべく、処理手順がステップＳ１０５に戻る。一方、ステップＳ１１３における判別結果が肯定的であれば、次の垂直走査において、１画面の最初に位置する１行１列の画素の画像信号に対して、再び同じ動作を行うべく、処理手順がステップＳ１０１に戻る。

【００４４】

ここで説明の便宜上、はじめて転送開始パルスＤＹが供給された場合に、信号ＣｔｒがＨレベルに遷移するものとする。この場合、ステップＳ１０７～Ｓ１１３のループ処理が、ｉ＝１であって、ｊが１からｎとなるまで繰り返し実行される結果、１行目の画素に対応する画像信号ＤＶ（１，１）、ＤＶ（１，２）、ＤＶ（１，３）、…、ＤＶ（１，ｎ）と基準信号Ｒｅｆとの各差が求められるとともに、これらの差に係数ｋ１を乗じた値Ｓｕｂが、それぞれ第１累算器群３３２における累算器ＡＣＣ１、ＡＣＣ２、ＡＣＣ３、…、ＡＣＣｎにそれぞれ記憶される。

【００４５】

次に、カウント値ｊが「ｎ」になると、ステップＳ１１３、Ｓ１１４を経由してｉ＝２となり、さらに、ステップＳ１０６によりカウント値ｊがゼロリセットされた後に、ｊが１からｎとなるまで、ステップ１０７～１１３のループ処理が繰り返し実行される。この結果、２行目の画素に対応する画像信号ＤＶ（２，１）、ＤＶ（２，２）、ＤＶ（２，３）、…、ＤＶ（２，ｎ）と基準信号Ｒｅｆとの各差が求められるとともに、これらの差に係数ｋ１を乗じた値Ｓｕｂが、それぞれ第１累算器群３３２における累算器ＡＣＣ１、ＡＣＣ２、ＡＣＣ３、…、ＡＣＣｎの記憶値に累算される。

【００４６】

以降同様な動作が、ｉ＝ｍとなるまで繰り返し実行されると、第１累算器群３３２における累算器ＡＣＣ１、ＡＣＣ２、ＡＣＣ３、…、ＡＣＣｎの記憶値は、画像信号ＤＶと基準信号Ｒｅｆとの差に係数ｋ１を乗じた値Ｓｕｂを、列毎に、１～m行分（すなわち１垂直走査期間分）累算した値となる。

なお、この累算値の算出処理に並行して、第２累算器群３３４における累算器ＡＣＣ１、ＡＣＣ２、ＡＣＣ３、…、ＡＣＣｎに記憶された累算値が読み出される処理が実行されるが、最初の１垂直走査期間に限っては、この累算値に意味はないので、その説明を省略することにする。

【００４７】

そして、１～m行分の処理が行われると、ステップＳ１１４の判別結果が肯定的となるので、再び処理手順がステップＳ１０１に戻り、再び１～m行分の処理が実行される。ただし、次の垂直走査期間では、信号ＣｔｒがＬレベルに遷移するので、累算を行う主体が第１累算器群３３２から第２累算器群３３４に入れ替えられる（ステップＳ１０２）。このため、画像信号ＤＶと基準信号Ｒｅｆとの差に係数ｋ１を乗じた値Ｓｕｂを、列毎に１垂直走査期間分累算した値は、第２累算器群３３４における累算器ＡＣＣ１、ＡＣＣ２、ＡＣＣ３、…、ＡＣＣｎに記憶されることになる。

一方、この累算値の算出処理に並行して、画像信号ＤＶ（ｉ，ｊ）には、１垂直走査期間前において第１累算器群３３２のｊ列目に対応する累算器ＡＣＣｊによって累算された値Ａｊに、係数ｋ２を乗じた積が加算される処理が実行される。すなわち、ある垂直走査期

間において供給される画像信号ＤＶ（ｉ，ｊ）には、係数ｋ１、ｋ２の乗算を無視して説明すると、その１垂直走査期間前における画像信号ＤＶ（１，ｊ）、ＤＶ（２，ｊ）、ＤＶ（３，ｊ）、…、ＤＶ（ｍ，ｊ）と基準信号Ｒｅｆとの差を累算した値が加算される。
【００４８】
以降の動作については同様であり、ある垂直走査期間では、第１累算器群３３２または第２累算器群３３４のうち、いずれか一方における累算器ＡＣＣ１、ＡＣＣ２、ＡＣＣ３、…、ＡＣＣｎに、画像信号ＤＶと基準信号Ｒｅｆとの差に係数ｋ１を乗じた値Ｓｕｂが、列毎に累算される一方、第１累算器群３３２または第２累算器群３３４のうち、いずれか他方における累算器ＡＣＣ１、ＡＣＣ２、ＡＣＣ３、…、ＡＣＣｎから、該垂直走査期間よりも１垂直走査期間前に累算された値が読み出されて、該垂直走査期間での画像信号ＤＶに加算される、という動作が、１垂直走査期間毎に交互に行われることになる。
【００４９】
＜３：実施形態のまとめ＞
さて、本実施形態にかかる液晶表示装置において、例えば図１０に示されるような表示を行う場合、Ｙ方向に黒色領域が存在しない灰色画素の画像信号は、該灰色濃度と基準信号Ｒｅｆで示される濃度との差が小さいので、それほど補正されないが、Ｙ方向に黒色領域が存在する灰色画素の画像信号は、該黒色濃度と基準信号Ｒｅｆで示される濃度との差と、該黒色表示部分の垂直方向にわたる距離ｈとに、それぞれ応じて補正されることになる。
したがって、Ｙ方向に黒色領域が存在する灰色画素の画像信号が、該黒色表示部分を考慮して補正されると、縦クロストークの影響がキャンセルされる結果、補正された画像信号に基づく表示濃度は、本来の灰色に近いものとなるので、表示品位の低下が防止されることになる。
【００５０】
なお、本実施形態では、黒色領域の黒色画素の画像信号も補正されることになるが、そもそも液晶容量に印加される電圧実効値と透過率との特性を考慮すると、周知のように、透過率が低い領域（黒表示）または高い領域（白表示）では、電圧実効値の変動に対して、透過率はほとんど変化しない。このため、黒色の画素に対応する画像信号が補正されたところで、その濃度が大きく変化することがなく、このため、表示品位の低下として視認されることがほとんどない。
【００５１】
また、本実施形態では、ある垂直走査期間における画像信号については、その垂直走査期間における同一列の画像信号ではなく、その前の垂直走査期間における同一列の画像信号に基づいて補正されることになるが、相隣接する垂直走査期間において走査される画像同士では、通常それほど変化がないので、その影響は少ないと考えられる。
むしろ、ある垂直走査期間における画像信号について、同一の垂直走査期間における同一列の画像信号に基づいて補正する構成を採用すると、画像信号を１垂直走査期間以上保持する必要があるので、必要な記憶量が増加してしまうことになる。これに対し、本実施形態によれば、画像信号ＤＶと基準信号Ｒｅｆとの差を、列毎に１垂直走査期間分累算する一方、その１垂直走査期間前の累算値を出力する構成を、第１累算器群３３２と、第２累算器群３３４とによって１垂直走査期間毎に、交互に切り替える構成となっているので、必要な記憶容量が、１画面（ｍ行×ｎ列）分ではなく、２行（２行×ｎ列）分に抑えられる。このため、構成の簡易化に寄与することが可能となる。
【００５２】
なお、上述した実施形態にあっては、画像信号ＶＩＤを、１本のデータ線１１４毎に順番にサンプリングする構成としたが、画像信号ＶＩＤを、ｎ系統に分配して時間軸にｎ倍に伸長（シリアル－パラレル変換）して出力するとともに、ｎ本のデータ線１１４毎にサンプリングする構成としても良い。この構成では、スイッチ１５１（図９参照）において、画像信号が印加される時間が長くなるので、サンプル＆ホールド時間および充放電時間を十分に確保することができる。一方、上述した実施形態において、画像信号補正回路３０

０は、ディジタルの画像信号ＤＶを処理するものとしたが、アナログの画像信号を処理する構成としても良い。
【００５３】
また、上述した実施形態において、係数ｋ１、ｋ２を各期間において共通に用いたが、縦クロストークは、液晶容量１０５への書込極性に依存して発生する傾向があるので、正極側の書込と負極側の書込とおいて、係数ｋ１、ｋ２を異ならせても良い。実施形態で言えば、１水平走査期間毎に、異なる係数ｋ１、ｋ２を供給する構成としても良い。
【００５４】
さらに、上述した実施形態にあっては、液晶容量１０５に印加される電位差がゼロである場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。
くわえて、実施形態にあっては、スイッチング素子としてＴＦＴを用いたが、基板としてシリコン基板などを用いるとともに、ここに各種の素子を形成しても良い。このような場合には、スイッチング素子として、電界効果型トランジスタを用いることができるので、高速動作が容易となる。基板が透明性を有しないので、反射型として用いる必要がある。
【００５５】
さらに、上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。
【００５６】
＜４：電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明する。
【００５７】
＜４－１：プロジェクタ＞
まず、上述した電気光学装置１０をライトバルブとして用いたプロジェクタについて説明する。図６は、このプロジェクタの構成を示す平面図である。
この図に示されるように、プロジェクタ１０００内部には、ハロゲンランプ等の白色光源からなるランプユニット１００２が設けられている。このランプユニット１００２から射出された投射光は、内部に配置された３枚のミラー１００６および２枚のダイクロイックミラー１００８によってＲＧＢの３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
【００５８】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂは、上述した実施形態に係る電気光学装置１０における液晶パネル１００と基本的には同様である。すなわち、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂは、それぞれＲＧＢの色毎に対応する画像データＤＶで駆動されて、ＲＧＢの各原色画像を生成する光変調器として機能するものである。
また、Ｂの光は、他のＲやＧの光と比較すると、光路が長いので、その損失を防ぐために、入射レンズ１０２２、リレーレンズ１０２３および出射レンズ１０２４からなるリレーレンズ系１０２１を介して導かれる。
【００５９】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダ

イクロイックプリズム１０１２に３方向から入射する。そして、このダイクロイックプリズム１０１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ１０１４を介して、スクリーン１０２０に投射されることになる。

【００６０】

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー１００８によって、ＲＧＢの各原色に対応する光が入射するので、直視型パネルのようにカラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像はダイクロイックプリズム１０１２により反射した後に投射されるのに対し、ライトバルブ１００ＧによるＧの透過像はそのまま投射される。このため、ライトバルブ１００ＲによるＲの透過像、および、ライトバルブ１００ＢによるＢの透過像は、ライトバルブ１００ＧによるＧの透過像に対して左右反転させた構成となっている。

【００６１】

<４－２：パーソナルコンピュータ>

次に、上述した電気光学装置１０を、マルチメディア対応のパーソナルコンピュータに適用した例について説明する。図７は、このパーソナルコンピュータの構成を示す斜視図である。

この図に示されるように、コンピュータ１１００の本体１１１０には、表示部として用いられる液晶パネル１００や、光学ディスクの読取・書込ドライブ１１１２、磁気ディスクの読取・書込ドライブ１１１４、ステレオ用スピーカ１１１６などが備えられる。また、キーボード１１２２や、ポインティングデバイス（マウス）１１２４は、本体１１１０とは赤外線等を介して入力信号・制御信号等の授受を行う構成となっている。

この液晶パネル１００は、直視型として用いられる。このため、液晶パネル１００では、ＲＧＢの３画素で１ドットが構成されるとともに、各画素に応じてカラーフィルタが設けられる。また、液晶パネル１００の背面には、暗所での視認性を確保するためのバックライトユニット（図示省略）が設けられる。

【００６２】

<４－３：携帯電話>

さらに、上述した液晶パネル１００を、携帯電話の表示部に適用した例について説明する。図８は、この携帯電話の構成を示す斜視図である。図において、携帯電話１２００は、複数の操作ボタン１２０２のほか、受話口１２０４、送話口１２０６とともに、上述した電気光学装置１００の液晶パネル１０を備えるものである。なお、この液晶パネル１００の背面にも、上述したパーソナルコンピュータと同様に、暗所での視認性を確保するためのバックライトユニット（図示省略）が設けられる。

【００６３】

<４－４：電子機器のまとめ>

なお、電子機器としては、図６、図７および図８を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。

【００６４】

【発明の効果】

以上説明したように本発明によれば、プリチャージに頼らずに、縦クロストークの発生を抑えて、高品位な表示が可能となる。

【図面の簡単な説明】

【図１】　本発明の実施形態に係る液晶表示装置の構成を示すブロック図である。

【図２】　同液晶表示装置における画像信号補正回路の構成を示すブロック図である。

【図３】　同液晶表示装置に供給される画像信号を説明するためのタイミングチャートで

ある。

【図４】　同液晶表示装置に供給される画像信号とパネルの画素位置との対応関係を示す図であって、同画像信号補正回路の動作を説明するための図である。

【図５】　同液晶表示装置における画像信号補正回路の動作を説明するためフローチャートである。

【図６】　同液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。

【図７】　同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。

【図８】　同液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。

【図９】　同液晶表示装置におけるパネルの構成を示す回路図である。

【図１０】　縦クロストークによる表示品位の低下を説明するための図である。

【符号の説明】

１０…液晶表示装置
１００…液晶パネル
２００…制御回路
３００…画像信号補正回路
３１２…フィールド選択部
３２８…加算器
３３２…第１累算器群
３３４…第２累算器群
３４２、４４４…セレクタ
３５２…カウンタ
４００…処理回路
４０２…Ｄ／Ａ変換器
１０００…プロジェクタ
１１００…パーソナルコンピュータ
１２００…携帯電話

【図１】


10
400
100
300
Ref
402
406
DV
画像信号
補正回路
DV'
D／A変換器
増幅・反転回路
VID
液晶パネル
200
Vs
Hs
DCLK
制御回路
DY,
CLY
DX, CLX
PG
PS

【図２】


DV'
328
326
k2
Cmp
A セレクタ B
344
ACCn
ACC5
ACC4
ACC3
ACC2
ACC1
332
334
300
j
カウンタ
352
DX
CLX
Ctr
314
A セレクタ B
342
フィールド選択部
312
DY
Sub
k1
322
324
Ref
+
DV

【図３】


DY
CLY
Ctr
G1
G2
G3
Gm
DX
CLX
S1
S2
S3
Sn
DV(i, j)
VID(i, j)
LCcom
1f
1H
①
②
③
④
⑤
⑥
⑦

【図４】


② ③ ④ ⑤ ⑥ ⑦
1,1　1,2　1,3　1,4　1,5　1,6　1,7　1,n
2,1　2,2　2,3　2,4　2,5　2,6　2,7　2,n
3,1　3,2　3,3　3,4　3,5　3,6　3,7　3,n
4,1　4,2　4,3　4,4　4,5　4,6　4,7　4,n
5,1　5,2　5,3　5,4　5,5　5,6　5,7　5,n
6,1　6,2　6,3　6,4　6,5　6,6　6,7　6,n
7,1　7,2　7,3　7,4　7,5　7,6　7,7　7,n
m,1　m,2　m,3　m,4　m,5　m,6　m,7　m,n
①

【図５】


スタート
S101
DY供給?
No
S102
Yes
入力:ACC1～ACCnと
出力:ACC1～ACCnとの入替
S103
入力:ACC1～ACCnの
ゼロリセット
S104
i=1
S105
DX供給?
No
Yes
S106
j のゼロリセット
S107
CLX遷移?
No
Yes
S108
j ← j+1
S109
Sub←k1·{ DV(i, j)-Ref }
S110
入力累算器について
Aj←Aj+Sub とする累算と
出力累算器について
Cmp←Aj とする読出
S111
DV'(i, j)←DV(i, j)+k2·Cmp
S112
j=n?
No
Yes
S113
i=m?
No
Yes
S114
i ← i+1

【図６】


1000
1006
1008
1002
100R
1012
1014
100G
R
G
B
1008
100B
1021
1024
1022
1023
1006
1006
1020

【図７】


1100
100
1112
1116
1114
1110
1116
1122
1124

【図８】


1200
1204
100
1202
1206

【図９】


データ線駆動回路
走査線駆動回路
100
120
140
150
151
160
161
171
130
177
179
112
116
105
119
175
114
S1
S2
S3
S4
S5
S6
Sn
G1
G2
Gm
DX, CLX
VID
DY, CLY
PG
PS
X方向
Y方向

【図１０】


水平走査方向（X方向）
垂直走査方向（Y方向）
h

フロントページの続き

(56)参考文献　特開平０４－０１１２８１（ＪＰ，Ａ）
特開平０２－１８７７８８（ＪＰ，Ａ）
特開平０２－１８７７８９（ＪＰ，Ａ）
特開２０００－３３００９３（ＪＰ，Ａ）
特表平０９－５０８２２２（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.，ＤＢ名)
G09G 3/00- 3/38
G02F 1/133 505-580

patsnap

专利名称(译)	液晶显示装置，图像信号校正电路，图像信号校正方法和电子设备		
公开(公告)号	JP3873932B2	公开(公告)日	2007-01-31
申请号	JP2003157091	申请日	2003-06-02
[标]申请(专利权)人(译)	精工爱普生株式会社		
申请(专利权)人(译)	精工爱普生公司		
当前申请(专利权)人(译)	精工爱普生公司		
[标]发明人	青木透		
发明人	青木 透		
IPC分类号	G09G3/36 G02F1/133 G09G3/20		
FI分类号	G09G3/36 G02F1/133.575 G09G3/20.611.D G09G3/20.612.U G09G3/20.642.B G09G3/20.612.R G09G3/20.621.A G09G3/20.621.B G09G3/20.622.A G09G3/20.623.A G09G3/20.623.R G09G3/20.624.B G09G3/20.632.L G09G3/20.641.C		
F-TERM分类号	2H093/NA43 2H093/NA53 2H093/NB30 2H093/NC13 2H093/NC23 2H093/NC24 2H093/NC34 2H093/NC58 2H093/NC59 2H093/NC67 2H093/ND15 2H193/ZA04 2H193/ZD23 2H193/ZH21 2H193/ZH40 2H193/ZH45 5C006/AA16 5C006/AC11 5C006/AC21 5C006/AF42 5C006/AF43 5C006/AF45 5C006/AF46 5C006/AF51 5C006/AF52 5C006/BB16 5C006/BC13 5C006/BF24 5C006/FA22 5C006/FA36 5C080/AA10 5C080/BB05 5C080/DD10 5C080/EE29 5C080/FF11 5C080/GG15 5C080/GG17 5C080/JJ01 5C080/JJ02 5C080/JJ04 5C080/JJ06 5C080/JJ07		
代理人(译)	须泽 修		
优先权	2000366966 2000-12-01 JP		
其他公开文献	JP2004029780A		
外部链接	Espacenet		

摘要(译)

要解决的问题：通过校正图像信号解决由于所谓的垂直串扰导致的显示质量劣化的问题。 图像信号具有与在行方向和列方向上以矩阵形式排列的像素密度相对应的信息，以及与列方向上的水平扫描和列方向上的垂直扫描同步提供的图像信号和参考，第一累加器组332，用于累加每个垂直扫描周期的差值;第二累加器332，用于累加每个垂直扫描周期的差值，以及加法器328，用于将对应于对应于某列的值累积的值加到列的图像信号DV上并对其进行校正。 .The