

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第3873932号

(P3873932)

(45) 発行日 平成19年1月31日(2007.1.31)

(24) 登録日 平成18年11月2日(2006.11.2)

(51) Int.Cl.	F I
G09G 3/36 (2006.01)	G09G 3/36
G02F 1/133 (2006.01)	G02F 1/133 575
G09G 3/20 (2006.01)	G09G 3/20 611D
	G09G 3/20 612U
	G09G 3/20 642B

請求項の数 6 (全 18 頁)

(21) 出願番号	特願2003-157091 (P2003-157091)	(73) 特許権者	000002369
(22) 出願日	平成15年6月2日(2003.6.2)		セイコーエプソン株式会社
(62) 分割の表示	特願2001-332922 (P2001-332922)		東京都新宿区西新宿2丁目4番1号
原出願日	平成13年10月30日(2001.10.30)	(74) 代理人	100095728
(65) 公開番号	特開2004-29780 (P2004-29780A)		弁理士 上柳 雅誉
(43) 公開日	平成16年1月29日(2004.1.29)	(74) 代理人	100107076
審査請求日	平成15年7月2日(2003.7.2)		弁理士 藤綱 英吉
(31) 優先権主張番号	特願2000-366966 (P2000-366966)	(74) 代理人	100107261
(32) 優先日	平成12年12月1日(2000.12.1)		弁理士 須澤 修
(33) 優先権主張国	日本国(JP)	(72) 発明者	青木 透
			長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内
		審査官	西島 篤宏

最終頁に続く

(54) 【発明の名称】 液晶表示装置、画像信号補正回路、画像信号補正方法および電子機器

(57) 【特許請求の範囲】

【請求項1】

行方向および列方向にわたってマトリクス状に配列するアクティブマトリクス液晶表示装置の画素の透過率に対応する情報を有する画像信号を補正する画像信号補正回路であって、

前記画像信号と、前記画素の透過率が中間となる信号に対応する基準信号との差を求める減算器と、

前記減算器で求めた差を列毎に、1垂直走査期間分、累算する累算器をそれぞれ複数個備えた2つの累算器群と、

前記2つの累算器群のうち一方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、前記減算器で求めた差を累算させるとともに、前記2つの累算器群のうち他方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、累積されている1垂直走査期間前の累算値を読み出す累算器選択部と、

前記累算器から読み出された累算値に係数を乗じて補正值とし、前記基準信号との差を求めた画像信号より1垂直走査期間後の画像信号に、当該1垂直走査期間後の画像信号が属する列に対応する前記補正值を加算する加算器と、

を備えることを特徴とする画像信号補正回路。

【請求項2】

前記補正值が加算されたデジタルの画像信号を、アナログの画像信号に変換して画素に供給するD/A変換器をさらに備えたことを特徴とする請求項1に記載の画像信号補正回

10

20

路。

【請求項 3】

前記係数は、正極側の書込と、負極側の書込とで異なる係数であることを特徴とする請求項 2 または請求項 3 に記載の画像信号補正回路。

【請求項 4】

行方向および列方向にわたってマトリクス状に配列する画素の透過率に対応する情報を有し、前記行方向の水平走査に伴って供給される画像信号を補正する画像信号補正方法であって、

前記画像信号と、前記画素の透過率が中間となる信号に対応する基準信号との差を求め

、

累算器をそれぞれ複数個備えた 2 つの累算器群を用い、前記 2 つの累算器群のうち一方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、前記画像信号と前記基準信号との差を列毎に、1 垂直走査期間分累算させるとともに、前記 2 つの累算器群のうち他方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、累積されている 1 垂直走査期間前の累算値を読み出し、

前記累算器から読み出された累算値に係数を乗じて補正值とし、前記基準信号との差を求めた画像信号より 1 垂直走査期間後の画像信号に、当該 1 垂直走査期間後の画像信号が属する列に対応する前記補正值を加算する、

ことを特徴とする画像信号補正方法。

【請求項 5】

請求項 1 乃至 3 のいずれか一項に記載の画像信号補正回路を備えることを特徴とする液晶表示装置。

【請求項 6】

請求項 5 に記載の液晶表示装置を備えることを特徴とする電子機器。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、プリチャージに頼らずに、いわゆる縦クロストークによる表示品位の低下を防止した液晶表示装置、画像補正回路、画像補正方法および電子機器に関する。

【0002】

【従来の技術】

一般に、液晶を用いて所定の表示を行う液晶パネルは、一对の基板間に液晶が挟持された構成となっている。このような液晶パネルは、駆動方式によりいくつかに分類することができるが、例えば、画素電極を三端子型のスイッチング素子により駆動するアクティブマトリクス型にあっては、図 9 に示されるような構成となっている。

【0003】

すなわち、この種の液晶パネル 100 では、行 (X) 方向に延在する複数の走査線 112 と、Y (列) 方向に延在する複数のデータ線 114 とが互いに交差するように設けられるとともに、これらの交差部分の各々に対応して、三端子型のスイッチング素子の一例たる薄膜トランジスタ (Thin Film Transistor: 以下「TFT」と称する) 116 および液晶容量 105 の対からなる画素が設けられている。ここで、液晶容量 105 は、矩形状の画素電極と対向電極との間に液晶を挟持することにより形成されるものである。なお、説明の便宜状、画素は、m 行 × n 列 (m、n とともに整数) のマトリクス状に配列するものとする。

【0004】

さらに、これらの画素が設けられる領域 (表示領域) の周辺には、周辺回路 120 が設けられる。詳細には、周辺回路 120 は、走査線 112 の各々に供給される走査信号 G1、G2、G3、...、Gm を、1 水平走査期間毎に順次排他的にアクティブレベル (H レベル) にする走査線駆動回路 130 や、1 水平走査期間のうちに、順次排他的にアクティブレベルとなるサンプリング制御信号 S1、S2、S3、...、Sn を出力するデータ線駆動回

10

20

30

40

50

路 140、データ線 114 毎に設けられるスイッチ 151 からなるサンプリング回路 150 等から構成される。このうち、サンプリング回路 150 のスイッチ 151 の各々は、サンプリング制御信号 S1、S2、S3、...、Sn のうち、対応するものがアクティブレベルになると、オンして、画像信号線 171 に供給される画像信号 VID をサンプリングして、データ線 114 に供給するものである。

【0005】

ここで、走査線 112 とデータ線 114 との交差部分に設けられた TFT 116 は、対応する走査線に印加される走査信号がアクティブレベルになるとオンして、対応するデータ線にサンプリングされた画像信号 VID を画素電極に供給するものである。一方、画素電極に対応する対向電極は、各液晶容量 105 に対して共通であり、時間的に一定の電位に維持されている。このため、液晶容量 105 には、対向電極の電位と画像信号の電位との電位差が印加されることになる。この後、TFT 116 がオフしても、液晶容量には、それ自身や、並列接続された蓄積容量 119 によって、印加された電位差が保持されることになる。

10

【0006】

一方、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば約 90 度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。

この際、液晶容量 105 を通過する光は、該容量に印加される電位差がゼロであれば、液晶分子の捻れに沿って約 90 度旋光する一方、電位差の大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させた場合（ノーマリーホワイトモードの場合）、両電極に印加される電位差がゼロであれば、光が透過するので白（透過率が大になる）表示になる一方、両電極に印加される電位差が大きくなるにつれて光が遮断して、ついには黒（透過率が小になる）表示になる。したがって、液晶容量 105 に印加する電圧実効値を画素毎に制御することによって、所定の階調表示が可能となっている。

20

【0007】

【発明が解決しようとする課題】

しかしながら、このような液晶パネルでは、いわゆる縦クロストークにより表示品位の低下が発生する、という問題があった。ここで、縦クロストークとは、ノーマリーホワイトモードであれば、例えば、図 10 に示されるように、灰色を背景にして矩形状の黒色領域をウィンドウ表示する場合に、該黒色領域の上下方向（垂直走査方向）に位置する灰色領域の画素が、本来の灰色よりも暗くなる、というものである。なお、図 10 においては、濃度を斜線の線密度により示している。

30

【0008】

ここで、縦クロストークの原因については、様々な追究がなされているが、液晶容量 105 をスイッチングする TFT 116 の光リークが主な原因ではないか、と考えられている。すなわち、TFT 116 のオンにより、液晶容量 105 に書き込まれた電荷は、本来であれば、TFT 116 のオフにより、維持されるべきものであるが、侵入光により TFT 116 にキャリアが発生して、該電荷がリークし、これにより、データ線 114 の電位の影響を受けて、液晶容量 105 に蓄積される電荷が変動するためである、と考えられている。特に、液晶パネルによる画像を拡大投射するプロジェクタでは、きわめて強い光が該液晶パネルに照射されるので、光リークに起因する表示品位の低下が顕著に現れる、と考えられる。

40

【0009】

このような縦クロストークを防止するためには、データ線 114 に画像信号 VID をサンプリングする前に、黒色に相当する電位にプリチャージする技術が有効である。このようなプリチャージは、図 9 に示される構成において、プリチャージング回路 160 によって行われ、詳細には、第 1 に、水平ブランキング期間において、データ線 114 毎に設けら

50

れるスイッチ 161 を、プリチャージ制御信号 P G にしたがってスイッチ 161 をオンさせ、第 2 に、このオンの際におけるプリチャージ信号 P S の電位を、その後の水平有効表示期間にてサンプリングされる画像信号 V I D のうち、黒色に相当する電位とすることによって、行われる。

【 0 0 1 0 】

ただし、データ線 114 を、黒色に相当する電位に予めプリチャージすると、その後に、データ線 114 が本来の濃度に相当する電位にサンプリングされて、液晶画素 105 に書き込まれることになるから、液晶パネル全体でみた場合のリーク量は、却って増えることになり、好ましくない。また、縦クロストークの程度いかんによっては、プリチャージの技術だけでは解決できない可能性もある。そもそもプリチャージは、水平ブランキング期間において、すべてのデータ線 114 に対して一括して行われるので、プリチャージ信号 P S がデータ線 114 に保持される期間は、データ線 114 毎に大きく異なる。例えば、図 9 において左端に位置するデータ線 114 には、プリチャージの後に、サンプリング制御信号 S 1 の H レベルにより、本来の画像信号 V I D が直ちにサンプリングされるのに対して、右端に位置するデータ線 114 には、プリチャージの後、さらに、サンプリング制御信号 S 1、S 2、S 3 ...、が順番に H レベルになった後に、サンプリング制御信号 S n に H レベルになって、はじめて本来の画像信号 V I D がサンプリングされる。このため、プリチャージによる効果は、表示領域の左右において大きく異なっているはずである。したがって、縦クロストークによる表示品位の低下防止については、プリチャージ以外の技術により、解決することが望ましい、と考えられる。

【 0 0 1 1 】

本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、プリチャージに頼らずに、縦クロストークの発生を抑えて、高品位な表示が可能な液晶表示装置、画像信号補正回路、画像信号補正方法および電子機器を提供することにある。

【 0 0 1 2 】

【課題を解決するための手段】

本発明の画像処理回路は、行方向および列方向にわたってマトリクス状に配列するアクティブマトリクス液晶表示装置の画素の透過率に対応する情報を有する画像信号を補正する画像信号補正回路であって、前記画像信号と、前記画素の透過率が中間となる信号に対応する基準信号との差を求める減算器と、前記減算器で求めた差を列毎に、1 垂直走査期間分、累算する累算器をそれぞれ複数個備えた 2 つの累算器群と、前記 2 つの累算器群のうち一方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、前記減算器で求めた差を累算させるとともに、前記 2 つの累算器群のうち他方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、累積されている 1 垂直走査期間前の累算値を読み出す累算器選択部と、前記累算器から読み出された累算値に係数を乗じて補正值とし、前記基準信号との差を求めた画像信号より 1 垂直走査期間後の画像信号に、当該 1 垂直走査期間後の画像信号が属する列に対応する前記補正值を加算する加算器と、を備えることを特徴とする。

この構成によれば、ある画素に対応する画像信号は、該画素と同一列に位置するすべての画素の透過率（基準透過率との差）が反映されて補正されるので、縦クロストークの影響がキャンセルされる結果、補正された画像信号に基づく表示濃度は、補正前の画像信号に対応する濃度に近いものとなるので、表示品位の低下が防止されることになる。そして、ある垂直走査期間における画像信号について、その垂直走査期間における同一列の画像信号に基づいて補正する構成と比較して、累算器として必要な記憶容量が少なく済むので、構成の簡易化を図ることが可能となる。

【 0 0 1 3 】

一般に、液晶容量に印加される電圧実効値と透過率との特性（V - T 特性）を考えた場合、透過率が中間となる領域（画素が黒色と白色との間の灰色となる領域）では、ごくわずかな電圧変位に対しても透過率が大きく変化するので、灰色の濃度に対応する情報を有する基準信号との比較が有効になるからである。

また、ある画素に対応する画像信号は、該画素と同一列に位置するすべての画素の濃度（基準濃度との差）が反映されて、すなわち、水平有効表示期間における共用データ線の電位変動が考慮されて、補正される。このため、例えば図10において、列方向に黒色領域が存在しない灰色画素の画像信号は、それほど補正されないのに対し、列方向に黒色領域が存在する灰色画素の画像信号は、該黒色濃度と基準信号で示される濃度との差と、該黒色領域の垂直方向にわたる距離 h とに、それぞれ応じて補正されることになる。したがって、 Y 方向に黒色領域が存在する灰色画素の画像信号が、該黒色表示部分を考慮して補正されると、縦クロストークの影響がキャンセルされる結果、補正された画像信号に基づく表示濃度は、補正前の画像信号に対応する濃度に近いものとなるので、表示品位の低下が防止されることになる。

10

【0014】

また、補正值が加算されたデジタルの画像信号を、アナログの画像信号に変換して画素に供給する D/A 変換器をさらに備えることが好ましい。

また、前記係数は、正極側の書込と、負極側の書込とで異なる係数であってもよい。

【0015】

また、本発明の画像信号補正方法は、行方向および列方向にわたってマトリクス状に配列する画素の透過率に対応する情報を有し、前記行方向の水平走査に伴って供給される画像信号を補正する画像信号補正方法であって、前記画像信号と、前記画素の透過率が中間となる信号に対応する基準信号との差を求め、累算器をそれぞれ複数個備えた2つの累算器群を用い、前記2つの累算器群のうち一方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、前記画像信号と前記基準信号との差を列毎に、1垂直走査期間分累算させるとともに、前記2つの累算器群のうち他方の累算器群の中から、前記画像信号が属する列に対応する累算器を選択して、累積されている1垂直走査期間前の累算値を読み出し、前記累算器から読み出された累算値に係数を乗じて補正值とし、前記基準信号との差を求めた画像信号より1垂直走査期間後の画像信号に、当該1垂直走査期間後の画像信号が属する列に対応する前記補正值を加算する、ことを特徴とする。

20

【0016】

また、本発明の液晶表示装置は、上記画像信号補正回路を備えてなることを特徴とする。

【0017】

さらに、本発明に係る電子機器は、上記液晶表示装置を表示部に用いた構成と特徴として

30

【0018】

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して説明する。

【0019】

< 1：実施形態 >

まず、実施形態に係る液晶表示装置の電氣的な構成について説明する。図1は、この液晶表示装置の電氣的な構成を示すブロック図である。

図1に示されるように、この液晶表示装置10は、液晶パネル100と、制御回路200と、画像信号補正回路300と、処理回路400とから構成される。このうち、液晶パネル100は、図9に示される従来構成と同一のものである。また、制御回路200は、上位装置から供給される垂直走査信号 V_s 、水平走査信号 H_s およびドットクロック信号 $DCLK$ にしたがって、各部を制御するためのタイミング信号やクロック信号などを生成するものである。

40

【0020】

次に、画像信号補正回路300は、垂直走査信号 V_s 、水平走査信号 H_s およびドットクロック信号 $DCLK$ に同期して（すなわち、垂直走査および水平走査にしたがって）供給されるとともに、各画素に対応するデジタルの画像信号 DV から補正信号を生成した後、元の画像信号 DV に加算して、補正画像信号 DV' として出力するものである。なお、画像信号補正回路300の詳細については後述することにする。

50

【0021】

続いて、処理回路400は、D/A変換器402、増幅・反転回路406からなり、画像信号補正回路300により補正された画像信号DV'を、液晶パネル100の駆動に適した信号に処理するものである。このうち、D/A変換器402は、補正されたデジタルの画像信号DV'をアナログの画像信号に変換するものである。また、増幅・反転回路406は、アナログに変換された画像信号を、1水平走査期間毎に、所定の電位を基準として正極性と負極性とに交互に極性反転させるとともに電圧振幅を拡大するものである。

【0022】

ここで、極性反転する際の基準電位は、対向電極の電位とほぼ等しい。また、極性反転するか否かについては、データ信号の印加方式が、A：走査線単位の極性反転であるか、B：データ信号線単位の極性反転であるか、C：画素単位の極性反転であるかに応じて定められ、その反転周期は、1水平走査期間またはドットクロック周期に設定されるが、この実施形態にあっては説明の便宜上、A：走査線単位の極性反転である場合を例にとって説明する。ただし、本発明をこれに限定する趣旨ではない。

10

【0023】

なお、ここでは、処理回路400の入力段においてアナログ変換する構成としたが、デジタルで極性反転した後に、アナログ変換する構成としても良いのはもちろんである。また、画像信号DV、DV'、VIDについて、画素の座標と関連付けて示す場合、それぞれDV(i, j)、DV'(i, j)、VID(i, j)と表記することにする。ここで、本実施形態において画素がm行×n列(m、nともに整数)のマトリクス状に配列しているものとする、iは、1 ≤ i ≤ mを満たす整数であり、jは、1 ≤ j ≤ nを満たす整数である。すなわち、iは、画素の行座標を、jは、画素の列座標を、それぞれ一般化したものである。

20

【0024】

< 1-1：画像信号補正回路の詳細 >

次に、画像信号補正回路300の詳細について説明する。図2は、この画像信号補正回路300の構成を示すブロック図である。

この図におけるフィールド選択部312は、転送開始パルスDYを入力する毎に、その出力信号Ctrの論理レベルを反転させるものである。ここで、転送開始パルスDYは、制御回路(図1参照)から供給されるものであって、図3に示されるように、1垂直走査期間(1フィールド)1fの最初に供給されるものである。したがって、信号Ctrの論理レベルは、同図に示されるように、1垂直走査期間1f毎に反転することになる。

30

【0025】

一方、減算器322は、垂直走査および水平走査に同期し、上位装置から供給されて、画素の濃度に対応した情報を有する画像信号DVから、基準信号Refを減算するものである。ここで、基準信号Refとしては、一定の濃度の情報を有すれば良いが、本実施形態では、表示品位の低下として視認されやすい灰色、それも黒色に近い灰色に相当する情報を有したものである。次に、乗算器324は、減算器322による減算結果に、調整用の係数k1を乗算して、その乗算結果たる値Subを出力するものである。

続いて、セレクタ342は、フィールド選択部312による信号CtrがHレベルである第1の場合であれば出力端Aを選択する一方、信号CtrがLレベルである第2の場合であれば出力端Bを選択して、値Subを、選択した出力端側に出力するものである。

40

【0026】

一方、累算器選択部としてのカウンタ352は、そのカウント値jを、1水平走査期間の最初に供給される転送開始パルスDXでリセットするとともに、ドットクロックDCLKに同期するクロック信号DCLの立ち下がりおよび立ち上がりにて歩進して出力するものである。

【0027】

次に、第1累算器群332は、n列の累算器ACC1～ACCnから構成されるものであり、累算器ACC1～ACCnの各々は、入力した値と記憶している値との和を、新たな

50

記憶値として置換して記憶するものである。

ここで、第1累算器群332は、信号C t rがHレベルに遷移すると、累算器A C C 1 ~ A C C nの記憶値をオールリセットするとともに、以降、信号C t rがHレベルである前記第1の場合であれば、セクタ342において選択された出力端Aの信号(乗算器324による乗算結果)を、カウンタ352によるカウント値jに対応する累算器の入力値とする一方、信号C t rがLレベルである前記第2の場合であれば、該カウント値jに対応する累算器の累算値を出力する構成となっている。

同様に、第2累算器群334は、n列の累算器A C C 1 ~ A C C nから構成されるものであるが、第1累算器群332とは反対に、信号C t rをインバータ314により反転した信号がHレベルに遷移すると(信号C t rがLレベルに遷移すると)、累算器A C C 1 ~ A C C nの記憶値をオールリセットするとともに、以降、反転信号がHレベル(信号C t rがLレベル)である前記第2の場合であれば、セクタ342において選択された出力端Bの信号(乗算器324による乗算結果)を、カウント値jに対応する累算器の入力値とする一方、反転した信号がLレベルである(信号C t rがHレベルである)前記第1の場合であれば、カウント値jに対応する累算器の累算値を出力する構成となっている。

10

【0028】

したがって、第1累算器群332または第2累算器群334のいずれか一方であって、カウンタ352によるカウント値jに対応する累算器に、セクタ342により選択された入力値が供給され、第1累算器群332または第2累算器群334のいずれか他方であって、該カウント値jに対応する累算器から累算値が出力されることになる。

20

【0029】

続いて、セクタ344は、信号C t rをインバータ314により反転した信号がLレベルである第1の場合であれば入力端Bを選択する一方、同反転信号がHレベルである第2の場合であれば入力端Aを選択して、値C m pとして出力するものである。

次に、乗算器326は、値C m pに対し、調整用の係数k2を乗算するものである。さらに、加算器328は、乗算器326の乗算結果を補正值として、補正前の画像信号D V (i , j)に加算して、補正画像信号D V ' (i , j)として出力するものである。

すなわち、第1累算器群332は、信号C t rがLレベルからHレベルに遷移すると、累算器の記憶値がリセットされ、以降、Hレベルを維持している間は、セクタ342から累算器に乗算結果が入力され、信号C t rがLレベルである場合には累算器の累算値を出力する。

30

一方、第2累算器群334は、信号C t rがHレベルからLレベルに遷移すると、累算器の記憶値がリセットされ、以降、Lレベルを維持している間は、セクタ342から累算器に乗算結果が入力され、信号C t rがHレベルである場合には累算器の累算値を出力する。

そして、第1累算器群332がリセットされている、あるいはセクタ342から乗算結果が入力されている間は、第2累算器群334の累算値がセクタ344を介して補正值として演算され、補正画像信号が生成される。

一方、第2累算器群334がリセットされている、あるいはセクタ342から乗算結果が入力されている間は、第1累算器群332の累算値がセクタ344を介して補正值として演算され、補正画像信号が生成される。

40

【0030】

< 2 : 動作 >

次に、本実施形態に係る液晶表示装置の動作について説明する。

【0031】

< 2 - 1 : 画像信号の供給タイミング >

説明の便宜上、各種のタイミング信号と、i行j列の画素に対応する画像信号D V (i , j)との関係について説明する。ここで、図3は、実施形態に係る液晶表示装置の動作を説明するためのタイミングチャートであり、図4は、この液晶表示装置におけるパネルの

50

画素位置と画像信号 $DV(i, j)$ との対応関係を示す図である。

はじめに、図 3 に示されるように、垂直走査期間の最初に転送開始パルス DY が供給されると、この転送開始パルス DY は、走査線駆動回路 130 (図 9 参照) によって、クロック信号 CLY のレベルが遷移する毎に順次シフトされて、1 水平走査期間 1H 毎にアクティブレベルになる走査信号 $G1$ 、 $G2$ 、 $G3$ 、...、 Gm として、対応する走査線 112 に出力される。

【0032】

このうち、走査信号 $G1$ がアクティブレベルになる 1 水平走査期間 1H について着目する。まず、この水平有効表示期間の最初に、転送開始パルス DX が、図 3 に示されるように供給されると、この転送開始パルス DX は、データ線駆動回路 140 (図 9 参照) によって、クロック信号 CLX のレベルが遷移する毎に順次シフトされて、サンプリング制御信号 $S1$ 、 $S2$ 、 $S3$ 、...、 Sn として出力される。

10

そして、サンプリング制御信号 $S1$ 、 $S2$ 、 $S3$ 、...、 Sn に同期して、画像信号 $DV(1, 1)$ 、 $DV(1, 2)$ 、 $DV(1, 3)$ 、...、 $DV(1, n)$ が供給される。

【0033】

さて、供給された画像信号 $DV(1, 1)$ 、 $DV(1, 2)$ 、 $DV(1, 3)$ 、...、 $DV(1, n)$ には、画像信号補正回路 300 (図 1 および図 2 参照) によって、それぞれ後述するように列毎に対応する補正值 ($k2 \cdot Cmp$) が加算されて、 $DV'(1, 1)$ 、 $DV'(1, 2)$ 、 $DV'(1, 3)$ 、...、 $DV'(1, n)$ として出力され、引き続き、 D/A 変換器 402 (図 1 参照) によってアナログ信号に変換され、さらに、増幅・反転回路 406 によって処理される。ここで、最初の 1 水平走査期間 1H では、説明の便宜上、正極側の書込を行うものとする、増幅・変換回路 406 から出力される画像信号 $VID(1, 1)$ 、 $VID(1, 2)$ 、 $VID(1, 3)$ 、...、 $VID(1, n)$ は、対向電極の電位 $LCcom$ (厳密に言えば極性反転の振幅中心電位) に対しておおよそ高位側で出力されることになる。

20

【0034】

ここで、走査信号 $G1$ がアクティブレベルになる期間において、サンプリング信号 $S1$ がアクティブレベルになると、1 列目のデータ線 114 に、画像信号 $VID(1, 1)$ がサンプリングされる。この際、1 行目の走査線 112 と 1 列目のデータ線 114 との交差部分に位置する画素の TFT 116 がオンするので、サンプリングされた画像信号 $VID(1, 1)$ が、1 行 1 列の液晶容量 105 に書き込まれることになる。

30

【0035】

この後、サンプリング信号 $S2$ がアクティブレベルになると、今度は、2 列目のデータ線 114 に、画像信号 $VID(1, 2)$ がサンプリングされて、1 行 2 列の液晶容量 105 に書き込まれることになる。

以下同様にして、サンプリング信号 $S3$ 、 $S4$ 、...、 Sn が順次アクティブレベルになると、第 3 列目、第 4 列目、...、第 n 列目のデータ線 114 に、画像信号 $VID(1, 3)$ 、 $VID(1, 4)$ 、...、 $VID(1, n)$ がサンプリングされて、1 行 3 列、1 行 4 列、...、1 行 n 列の液晶容量 105 にそれぞれ書き込まれることになる。これにより、画像信号 $VID(1, 1)$ 、 $VID(1, 2)$ 、 $VID(1, 3)$ 、...、 $VID(1, n)$ が供給される水平有効表示期間 $\Delta 2$ において、図 4 に示されるように、第 1 行目の画素のすべてに対する書込が完了することになる。

40

【0036】

続いて、走査信号 $G2$ がアクティブになる期間について説明する。本実施形態では、上述したように、走査線単位の極性反転が行われるので、この 1 水平走査期間においては、負極側の書込が行われることになる。このため、水平ブランキング期間 $\Delta 3$ を経た後、水平有効表示期間 $\Delta 4$ において増幅・反転回路 406 から出力される画像信号 $VID(2, 1)$ 、 $VID(2, 2)$ 、...、 $VID(2, n)$ は、対向電極の電位 $LCcom$ に対しておおよそ低位側で出力されることになる。他の動作については同様であり、サンプリング信号 $S1$ 、 $S2$ 、 $S3$ 、...、 Sn が順次アクティブレベルになる水平有効表示期間 $\Delta 4$

50

において第 2 行目の画素のすべてに対する書込が完了することになる。

【 0 0 3 7 】

以下同様にして、走査信号 G 3、G 4、...、G m がアクティブになって、第 3 行目、第 4 行目、...、第 m 行目の画素に対して書込が行われることになる。これにより、奇数行目の画素については正極側の書込が行われる一方、偶数行目の画素については負極側の書込が行われて、この垂直有効表示期間においては、第 1 行目～第 m 行目の画素のすべてにわたる書込が完了することになる。

この後、垂直ブランキング期間 ▲ 1 ▼ を経ると、次の垂直有効表示期間においても、同様な書込が行われるが、各行の画素に対する書込極性が入れ替えられる。すなわち、次の垂直有効表示期間において、奇数行目の画素については負極側の書込が行われる一方、偶数行目の画素については正極側の書込が行われることになる。

10

なお、垂直・水平ブランキング期間では、データ線 1 1 4 の各々を、直後において供給される画素の黒色に相当する電位にプリチャージする動作が行われるが、本実施形態は、縦クロストークによる表示品位を、プリチャージに頼らずに、画像信号の補正により解消しようとするものであるので、プリチャージについては説明を省略することにする。

【 0 0 3 8 】

< 2 - 2 : 画像信号補正回路の動作 >

次に、画像信号補正回路 3 0 0 の動作について、図 2 のほか、図 5 を参照して説明する。

ここで、図 5 は、画像信号補正回路 3 0 0 の動作を示すフローチャートである。

まず、画像信号補正回路 3 0 0 は、転送開始パルス D Y が H レベルになるまで、すなわち、垂直有効表示期間となるまで、待機状態となる（ステップ S 1 0 1）。ここで、転送開始パルス D Y が H レベルになると、信号 C t r がフィールド選択部 3 1 2 によってレベル反転する。

20

【 0 0 3 9 】

この反転により、セレクタ 3 4 2 では出力端 A が選択されるので、乗算器 3 2 4 の乗算結果が、第 1 累算器群 3 2 4 に供給される一方、セレクタ 3 4 4 では入力端 B が選択されるので、第 2 累算器群 3 3 4 における累算器 A C C 1 ~ A C C n から累算値が読み出されるように設定される（ステップ S 1 0 2）。また、信号 C t r が H レベルに遷移したことに伴い、第 1 累算器群 3 2 4 における累算器 A C C 1 ~ A C C n が、オールリセットされる（ステップ S 1 0 3）。そして、処理対象として、最初の 1 行目の画素に対応させるために、i が「1」にセットされる（ステップ S 1 0 4）。

30

【 0 0 4 0 】

この後、画像信号補正回路 3 0 0 は、転送開始パルス D X が H レベルになるまで、すなわち、水平有効表示期間となるまで、待機状態となる（ステップ S 1 0 5）。ここで、転送開始パルス D X が H レベルになると、カウンタ 3 5 2 によって、カウント値 j がゼロリセットされる（ステップ S 1 0 7）が、クロック信号 C L X のレベルが遷移すると、該カウント値 j は「1」だけインクリメントされる（ステップ S 1 0 8）。

【 0 0 4 1 】

次に、現時点において供給される画像信号 D V (i , j) から基準信号 R e f を減算器 3 2 2 によって引いた差に、係数 k 1 を乗算器 3 2 4 によって乗じた積が値 S u b として求められる（ステップ S 1 0 9）。

40

そして、この値 S u b が、現時点の信号 C t r にしたがってセレクタ 3 4 2 により選択される累算器群の累算器 A C C 1 ~ A C C n のうち、現時点のカウント値 j に対応する累算器 A C C j に、以前の記憶値 A j に累算されて、新たな記憶値 A j としてセットされる。一方、現時点の信号 C t r をレベル反転した信号にしたがってセレクタ 3 4 4 により選択される累算器群の累算器 A C C 1 ~ A C C n のうち、現時点のカウント値 j に対応する累算器 A C C j から、その記憶値 A j が値 C m p として読み出される（ステップ S 1 1 0）。すなわち、ステップ S 1 1 0 では、一方の累算器群における j 列目の累算器への累算と、他方の累算器群における j 列目の累算器からの読出とが、同時並行的に実行される。

【 0 0 4 2 】

50

さらに、読み出された値 Cmp に係数 k_2 を乗算器 326 によって乗じた積と、画像信号 $DV(i, j)$ とが加算器 328 によって加算されて、その和が補正画像信号 $DV'(i, j)$ として出力される (ステップ S111)。

【0043】

次に、現時点におけるカウント値 j が、最終列に対応する「 n 」であるか否かが判別される (ステップ S112)。この判別結果が否定的であれば、同一行であって次列に位置する画素の画像信号に対して、再び同じ動作を行うべく、処理手順がステップ S107 に戻る。一方、ステップ S112 における判別結果が肯定的であれば、現時点において処理対象となっている画素の行が最終行に対応する「 m 」であるか否かが判別される (ステップ S113)。

10

この判別結果が否定的であれば、次行に位置する画素の画像信号に対して、再び同じ動作を行うべく、処理手順がステップ S105 に戻る。一方、ステップ S113 における判別結果が肯定的であれば、次の垂直走査において、1 画面の最初に位置する 1 行 1 列の画素の画像信号に対して、再び同じ動作を行うべく、処理手順がステップ S101 に戻る。

【0044】

ここで説明の便宜上、はじめて転送開始パルス DY が供給された場合に、信号 Ctr が H レベルに遷移するものとする。この場合、ステップ S107 ~ S113 のループ処理が、 $i = 1$ であって、 j が 1 から n となるまで繰り返し実行される結果、1 行目の画素に対応する画像信号 $DV(1, 1)$ 、 $DV(1, 2)$ 、 $DV(1, 3)$ 、...、 $DV(1, n)$ と基準信号 Ref との各差が求められるとともに、これらの差に係数 k_1 を乗じた値 Sub が、それぞれ第 1 累算器群 332 における累算器 $ACC1$ 、 $ACC2$ 、 $ACC3$ 、...、 $ACCn$ にそれぞれ記憶される。

20

【0045】

次に、カウント値 j が「 n 」になると、ステップ S113、S114 を経由して $i = 2$ となり、さらに、ステップ S106 によりカウント値 j がゼロリセットされた後に、 j が 1 から n となるまで、ステップ S107 ~ S113 のループ処理が繰り返し実行される。この結果、2 行目の画素に対応する画像信号 $DV(2, 1)$ 、 $DV(2, 2)$ 、 $DV(2, 3)$ 、...、 $DV(2, n)$ と基準信号 Ref との各差が求められるとともに、これらの差に係数 k_1 を乗じた値 Sub が、それぞれ第 1 累算器群 332 における累算器 $ACC1$ 、 $ACC2$ 、 $ACC3$ 、...、 $ACCn$ の記憶値に累算される。

30

【0046】

以降同様な動作が、 $i = m$ となるまで繰り返し実行されると、第 1 累算器群 332 における累算器 $ACC1$ 、 $ACC2$ 、 $ACC3$ 、...、 $ACCn$ の記憶値は、画像信号 DV と基準信号 Ref との差に係数 k_1 を乗じた値 Sub を、列毎に、1 ~ m 行分 (すなわち 1 垂直走査期間分) 累算した値となる。

なお、この累算値の算出処理に並行して、第 2 累算器群 334 における累算器 $ACC1$ 、 $ACC2$ 、 $ACC3$ 、...、 $ACCn$ に記憶された累算値が読み出される処理が実行されるが、最初の 1 垂直走査期間に限っては、この累算値に意味はないので、その説明を省略することにする。

【0047】

40

そして、1 ~ m 行分の処理が行われると、ステップ S114 の判別結果が肯定的となるので、再び処理手順がステップ S101 に戻り、再び 1 ~ m 行分の処理が実行される。ただし、次の垂直走査期間では、信号 Ctr が L レベルに遷移するので、累算を行う主体が第 1 累算器群 332 から第 2 累算器群 334 に入れ替えられる (ステップ S102)。このため、画像信号 DV と基準信号 Ref との差に係数 k_1 を乗じた値 Sub を、列毎に 1 垂直走査期間分累算した値は、第 2 累算器群 334 における累算器 $ACC1$ 、 $ACC2$ 、 $ACC3$ 、...、 $ACCn$ に記憶されることになる。

一方、この累算値の算出処理に並行して、画像信号 $DV(i, j)$ には、1 垂直走査期間前において第 1 累算器群 332 の j 列目に対応する累算器 $ACCj$ によって累算された値 Aj に、係数 k_2 を乗じた積が加算される処理が実行される。すなわち、ある垂直走査期

50

間において供給される画像信号 $DV(i, j)$ には、係数 k_1 、 k_2 の乗算を無視して説明すると、その 1 垂直走査期間前における画像信号 $DV(1, j)$ 、 $DV(2, j)$ 、 $DV(3, j)$ 、...、 $DV(m, j)$ と基準信号 Ref との差を累算した値が加算される。

【0048】

以降の動作については同様であり、ある垂直走査期間では、第 1 累算器群 332 または第 2 累算器群 334 のうち、いずれか一方における累算器 $ACC1$ 、 $ACC2$ 、 $ACC3$ 、...、 $ACCn$ に、画像信号 DV と基準信号 Ref との差に係数 k_1 を乗じた値 Sub が、列毎に累算される一方、第 1 累算器群 332 または第 2 累算器群 334 のうち、いずれか他方における累算器 $ACC1$ 、 $ACC2$ 、 $ACC3$ 、...、 $ACCn$ から、該垂直走査期間よりも 1 垂直走査期間前に累算された値が読み出されて、該垂直走査期間での画像信号 D 10 V に加算される、という動作が、1 垂直走査期間毎に交互に行われることになる。

【0049】

< 3：実施形態のまとめ >

さて、本実施形態にかかる液晶表示装置において、例えば図 10 に示されるような表示を行う場合、Y 方向に黒色領域が存在しない灰色画素の画像信号は、該灰色濃度と基準信号 Ref で示される濃度との差が小さいので、それほど補正されないが、Y 方向に黒色領域が存在する灰色画素の画像信号は、該黒色濃度と基準信号 Ref で示される濃度との差と、該黒色表示部分の垂直方向にわたる距離 h とに、それぞれ応じて補正されることになる。

したがって、Y 方向に黒色領域が存在する灰色画素の画像信号が、該黒色表示部分を考慮して補正されると、縦クロストークの影響がキャンセルされる結果、補正された画像信号に基づく表示濃度は、本来の灰色に近いものとなるので、表示品位の低下が防止されることになる。

【0050】

なお、本実施形態では、黒色領域の黒色画素の画像信号も補正されることになるが、そもそも液晶容量に印加される電圧実効値と透過率との特性を考慮すると、周知のように、透過率が低い領域（黒表示）または高い領域（白表示）では、電圧実効値の変動に対して、透過率はほとんど変化しない。このため、黒色の画素に対応する画像信号が補正されたところで、その濃度が大きく変化することがなく、このため、表示品位の低下として視認されることがほとんどない。

【0051】

また、本実施形態では、ある垂直走査期間における画像信号については、その垂直走査期間における同一列の画像信号ではなく、その前の垂直走査期間における同一列の画像信号に基づいて補正されることになるが、相隣接する垂直走査期間において走査される画像同士では、通常それほど変化がないので、その影響は少ないと考えられる。

むしろ、ある垂直走査期間における画像信号について、同一の垂直走査期間における同一列の画像信号に基づいて補正する構成を採用すると、画像信号を 1 垂直走査期間以上保持する必要があるので、必要な記憶量が増加してしまうことになる。これに対し、本実施形態によれば、画像信号 DV と基準信号 Ref との差を、列毎に 1 垂直走査期間分累算する一方、その 1 垂直走査期間前の累算値を出力する構成を、第 1 累算器群 332 と、第 2 累算器群 334 とによって 1 垂直走査期間毎に、交互に切り替える構成となっているので、必要な記憶容量が、1 画面（ m 行 $\times$ n 列）分ではなく、2 行（2 行 $\times$ n 列）分に抑えられる。このため、構成の簡易化に寄与することが可能となる。

【0052】

なお、上述した実施形態にあつては、画像信号 VID を、1 本のデータ線 114 毎に順番にサンプリングする構成としたが、画像信号 VID を、 n 系統に分配して時間軸に n 倍に伸長（シリアル - パラレル変換）して出力するとともに、 n 本のデータ線 114 毎にサンプリングする構成としても良い。この構成では、スイッチ 151（図 9 参照）において、画像信号が印加される時間が長くなるので、サンプル & ホールド時間および充放電時間を十分に確保することができる。一方、上述した実施形態において、画像信号補正回路 30 50

0 は、デジタルの画像信号 D V を処理するものとしたが、アナログの画像信号を処理する構成としても良い。

【 0 0 5 3 】

また、上述した実施形態において、係数 k 1、k 2 を各期間において共通に用いたが、縦クロストークは、液晶容量 1 0 5 への書込極性に依存して発生する傾向があるので、正極側の書込と負極側の書込において、係数 k 1、k 2 を異ならせても良い。実施形態で言えば、1 水平走査期間毎に、異なる係数 k 1、k 2 を供給する構成としても良い。

【 0 0 5 4 】

さらに、上述した実施形態にあつては、液晶容量 1 0 5 に印加される電位差がゼロである場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。

10

くわえて、実施形態にあつては、スイッチング素子として T F T を用いたが、基板としてシリコン基板などを用いるとともに、ここに各種の素子を形成しても良い。このような場合には、スイッチング素子として、電界効果型トランジスタを用いることができるので、高速動作が容易となる。基板が透明性を有しないので、反射型として用いる必要がある。

【 0 0 5 5 】

さらに、上述した実施形態では、液晶として T N 型を用いたが、B T N (Bi-stable Twisted Nematic) 型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料 (ゲスト) を一定の分子配列の液晶 (ホスト) に溶解して、染料分子を液晶分子と平行に配列させた G H (ゲストホスト) 型などの液晶を用いても良い。

20

また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向 (ホメオトロピック配向) の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行 (水平) 配向 (ホモジニアス配向) の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。

【 0 0 5 6 】

< 4 : 電子機器 >

次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明する。

30

【 0 0 5 7 】

< 4 - 1 : プロジェクタ >

まず、上述した電気光学装置 1 0 をライトバルブとして用いたプロジェクタについて説明する。図 6 は、このプロジェクタの構成を示す平面図である。

この図に示されるように、プロジェクタ 1 0 0 0 内部には、ハロゲンランプ等の白色光源からなるランプユニット 1 0 0 2 が設けられている。このランプユニット 1 0 0 2 から射出された投射光は、内部に配置された 3 枚のミラー 1 0 0 6 および 2 枚のダイクロイックミラー 1 0 0 8 によって R G B の 3 原色に分離されて、各原色に対応するライトバルブ 1 0 0 R、1 0 0 G および 1 0 0 B にそれぞれ導かれる。

40

【 0 0 5 8 】

ここで、ライトバルブ 1 0 0 R、1 0 0 G および 1 0 0 B は、上述した実施形態に係る電気光学装置 1 0 における液晶パネル 1 0 0 と基本的には同様である。すなわち、ライトバルブ 1 0 0 R、1 0 0 G、1 0 0 B は、それぞれ R G B の色毎に対応する画像データ D V で駆動されて、R G B の各原色画像を生成する光変調器として機能するものである。

また、B の光は、他の R や G の光と比較すると、光路が長いので、その損失を防ぐために、入射レンズ 1 0 2 2、リレーレンズ 1 0 2 3 および出射レンズ 1 0 2 4 からなるリレーレンズ系 1 0 2 1 を介して導かれる。

【 0 0 5 9 】

さて、ライトバルブ 1 0 0 R、1 0 0 G、1 0 0 B によってそれぞれ変調された光は、ダ

50

イクロイックプリズム 1012 に 3 方向から入射する。そして、このダイクロイックプリズム 1012 において、R および B の光は 90 度に屈折する一方、G の光は直進する。これにより、各原色画像の合成したカラー画像が、投射レンズ 1014 を介して、スクリーン 1020 に投射されることになる。

【0060】

なお、ライトバルブ 100R、100G および 100B には、ダイクロイックミラー 1008 によって、RGB の各原色に対応する光が入射するので、直視型パネルのようにカラーフィルタを設ける必要はない。また、ライトバルブ 100R、100B の透過像はダイクロイックプリズム 1012 により反射した後に投射されるのに対し、ライトバルブ 100G による G の透過像はそのまま投射される。このため、ライトバルブ 100R による R の透過像、および、ライトバルブ 100B による B の透過像は、ライトバルブ 100G による G の透過像に対して左右反転させた構成となっている。

10

【0061】

< 4 - 2 : パーソナルコンピュータ >

次に、上述した電気光学装置 10 を、マルチメディア対応のパーソナルコンピュータに適用した例について説明する。図 7 は、このパーソナルコンピュータの構成を示す斜視図である。

この図に示されるように、コンピュータ 1100 の本体 1110 には、表示部として用いられる液晶パネル 100 や、光学ディスクの読取・書込ドライブ 1112、磁気ディスクの読取・書込ドライブ 1114、ステレオ用スピーカ 1116 などが備えられる。また、キーボード 1122 や、ポインティングデバイス (マウス) 1124 は、本体 1110 とは赤外線等を介して入力信号・制御信号等の授受を行う構成となっている。

20

この液晶パネル 100 は、直視型として用いられる。このため、液晶パネル 100 では、RGB の 3 画素で 1 ドットが構成されるとともに、各画素に応じてカラーフィルタが設けられる。また、液晶パネル 100 の背面には、暗所での視認性を確保するためのバックライトユニット (図示省略) が設けられる。

【0062】

< 4 - 3 : 携帯電話 >

さらに、上述した液晶パネル 100 を、携帯電話の表示部に適用した例について説明する。図 8 は、この携帯電話の構成を示す斜視図である。図において、携帯電話 1200 は、複数の操作ボタン 1202 のほか、受話口 1204、送話口 1206 とともに、上述した電気光学装置 100 の液晶パネル 10 を備えるものである。なお、この液晶パネル 100 の背面にも、上述したパーソナルコンピュータと同様に、暗所での視認性を確保するためのバックライトユニット (図示省略) が設けられる。

30

【0063】

< 4 - 4 : 電子機器のまとめ >

なお、電子機器としては、図 6、図 7 および図 8 を参照して説明した他にも、液晶テレビや、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS 端末、デジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。

40

【0064】

【発明の効果】

以上説明したように本発明によれば、プリチャージに頼らずに、縦クロストークの発生を抑えて、高品位な表示が可能となる。

【図面の簡単な説明】

【図 1】 本発明の実施形態に係る液晶表示装置の構成を示すブロック図である。

【図 2】 同液晶表示装置における画像信号補正回路の構成を示すブロック図である。

【図 3】 同液晶表示装置に供給される画像信号を説明するためのタイミングチャートで

50

ある。

【図４】 同液晶表示装置に供給される画像信号とパネルの画素位置との対応関係を示す図であって、同画像信号補正回路の動作を説明するための図である。

【図５】 同液晶表示装置における画像信号補正回路の動作を説明するためフローチャートである。

【図６】 同液晶表示装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。

【図７】 同液晶表示装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。

【図８】 同液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。 10

【図９】 同液晶表示装置におけるパネルの構成を示す回路図である。

【図１０】 縦クロストークによる表示品位の低下を説明するための図である。

【符号の説明】

１０…液晶表示装置

１００…液晶パネル

２００…制御回路

３００…画像信号補正回路

３１２…フィールド選択部

３２８…加算器

３３２…第１累算器群

３３４…第２累算器群

３４２、４４４…セレクタ

３５２…カウンタ

４００…処理回路


４０２…Ｄ／Ａ変換器

１０００…プロジェクタ


１１００…パーソナルコンピュータ

１２００…携帯電話


【 図 2 】




【 図 4 】




【図 5】




【図 6】




【図 7】




【図 8】



【図 9】



【図 10】



フロントページの続き

- (56)参考文献 特開平04 - 011281 (JP, A)
特開平02 - 187788 (JP, A)
特開平02 - 187789 (JP, A)
特開2000 - 330093 (JP, A)
特表平09 - 508222 (JP, A)

(58)調査した分野(Int.Cl., DB名)

G09G 3/00- 3/38

G02F 1/133 505-580

专利名称(译)	液晶显示装置，图像信号校正电路，图像信号校正方法和电子设备		
公开(公告)号	JP3873932B2	公开(公告)日	2007-01-31
申请号	JP2003157091	申请日	2003-06-02
[标]申请(专利权)人(译)	精工爱普生株式会社		
申请(专利权)人(译)	精工爱普生公司		
当前申请(专利权)人(译)	精工爱普生公司		
[标]发明人	青木透		
发明人	青木 透		
IPC分类号	G09G3/36 G02F1/133 G09G3/20		
FI分类号	G09G3/36 G02F1/133.575 G09G3/20.611.D G09G3/20.612.U G09G3/20.642.B G09G3/20.612.R G09G3/20.621.A G09G3/20.621.B G09G3/20.622.A G09G3/20.623.A G09G3/20.623.R G09G3/20.624.B G09G3/20.632.L G09G3/20.641.C		
F-TERM分类号	2H093/NA43 2H093/NA53 2H093/NB30 2H093/NC13 2H093/NC23 2H093/NC24 2H093/NC34 2H093/NC58 2H093/NC59 2H093/NC67 2H093/ND15 2H193/ZA04 2H193/ZD23 2H193/ZH21 2H193/ZH40 2H193/ZH45 5C006/AA16 5C006/AC11 5C006/AC21 5C006/AF42 5C006/AF43 5C006/AF45 5C006/AF46 5C006/AF51 5C006/AF52 5C006/BB16 5C006/BC13 5C006/BF24 5C006/FA22 5C006/FA36 5C080/AA10 5C080/BB05 5C080/DD10 5C080/EE29 5C080/FF11 5C080/GG15 5C080/GG17 5C080/JJ01 5C080/JJ02 5C080/JJ04 5C080/JJ06 5C080/JJ07		
代理人(译)	须泽 修		
优先权	2000366966 2000-12-01 JP		
其他公开文献	JP2004029780A		
外部链接	Espacenet		

摘要(译)

要解决的问题：通过校正图像信号解决由于所谓的垂直串扰导致的显示质量劣化的问题。图像信号具有与在行方向和列方向上以矩阵形式排列的像素密度相对应的信息，以及与列方向上的水平扫描和列方向上的垂直扫描同步提供的图像信号和参考，第一累加器组332，用于累加每个垂直扫描周期的差值；第二累加器332，用于累加每个垂直扫描周期的差值，以及加法器328，用于将对应于对应于某列的值累积的值加到列的图像信号DV上并对其进行校正。The

