## (12)公開特許公報(A)

(19) **日本国特許庁(JP)** 

(11)特許出願公開番号
 特開2005-208447
 (P2005-208447A)

(43) 公開日 平成17年8月4日(2005.8.4)

| (51) Int.Cl. <sup>7</sup><br>GO9G<br>GO2F<br>GO9G | 3/36<br>1/133<br>3/20 | F I<br>GO9G<br>GO2F<br>GO2F<br>GO2F<br>GO9G<br>審査請求 未 | 3/36<br>1/133<br>1/133<br>1/133<br>1/133<br>3/20<br>電請求 請 | 5(<br>52<br>6<br>求項 | )5<br>2 〇<br>5 〇<br>1 2 L<br>の数 3  | ΟL   | テー <sup></sup><br>2日(<br>5C(<br>5C(<br>(全 14         | マコー<br>093<br>006<br>080<br>4 頁)     | ド (参考                                | <sup>皆)</sup>                |
|---|-----------------------|---|---|---------------------|--|--|--|--------------------------------------|--------------------------------------|------------------------------|
| (21) 出願番号<br>(22) 出願日                             |                       | 特願2004-16562 (P2004-16562)<br>平成16年1月26日 (2004.1.26)  | (71) 出願<br>(74) 代理<br>(72) 発明                             | 人了                  | 000021<br>ソ東0021<br>1000862<br>年<br>が<br>日<br>の<br>の<br>の<br>で<br>の<br>の<br>で<br>の<br>の<br>で<br>の<br>の<br>の<br>の<br>つ<br>に<br>京<br>の<br>の<br>の<br>の<br>つ<br>に<br>京<br>の<br>の<br>二<br>京<br>の<br>の<br>二<br>京<br>の<br>の<br>二<br>京<br>の<br>二<br>京<br>の<br>二<br>京<br>の<br>二<br>京<br>の<br>二<br>京<br>の<br>二<br>二<br>家<br>の<br>二<br>の<br>二<br>の<br>二<br>の<br>二<br>の<br>二<br>の<br>二<br>の<br>二<br>の<br>二 | 85<br>未<br>引<br>区<br>北<br>98<br>船<br>橋<br>乙<br>二<br>八<br>七<br>内<br>七<br>七<br>七<br>北<br>1<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>二<br>〇<br>七<br>七<br>〇<br>〇<br>七<br>二<br>〇<br>七<br>〇<br>〇<br>七<br>〇<br>〇<br>七<br>〇<br>〇<br>〇<br>〇 | 品川6<br>國則<br>品川6                                     | 丁目7<br>丁目7                           | 番35<br>番35                           | 号<br>号 ソ                     |
|   |                       |   | <b>F</b> ターム  | , (参考               | <ul> <li>*) 2H09</li> <li>5C00</li> <li>5C08</li> </ul>  | <ul> <li>NA16</li> <li>NC31</li> <li>AC09</li> <li>BC13</li> <li>FA16</li> <li>AA10</li> <li>JJ03</li> </ul>   | NC04<br>NC34<br>AF42<br>BF03<br>FA22<br>BB05<br>JJ04 | NC15<br>ND09<br>AF43<br>BF26<br>DD05 | NC22<br>ND37<br>AF71<br>BF27<br>FF11 | NC23<br>BB16<br>BF34<br>JJ02 |

(54) 【発明の名称】表示装置および表示装置の駆動方法

(57)【要約】

【課題】UXGA,QXGAモデルの液晶パネルは画角 が大きく、画素数が多く、信号ラインの負荷容量もXG A等に比べて大きいために、点順次プリチャージ方式を 採ったとしても、プリチャージパルスのパルス幅内では プリチャージ信号電位を十分に書き込むことができない

【解決手段】点順次プリチャージ方式のアクティブマト リクス型液晶表示装置において、プリチャージ回路14 のシフトレジスタ141の転送パルスH1~Hnそのも のをプリチャージパルスP1~Pn(本例では、2相の プリチャージパルスP1,P1X~P4,Pn4)とし て用いることで、プリチャージパルスP1~Pnのパル ス幅を広く設定し、当該パルス幅内でプリチャージ信号 電位を確実に書き込めるようにする。

【選択図】図1



【特許請求の範囲】

- 【請求項1】
- 電気光学素子を含む画素が行列状に2次元配置されてなる画素アレイ部と、

前記画素アレイ部の画素を行単位で選択する垂直駆動手段と、

前記垂直駆動手段によって選択された行の画素に対して画素単位で映像信号を書き込む水平駆動手段と、

前記水平駆動手段による前記映像信号の書き込みに先立って、あらかじめ所定レベルの プリチャージ信号を画素単位で書き込むプリチャージ手段とを具備し、

前記プリチャージ手段は、

クロック信号に同期して順次転送パルスを出力するシフトレジスタと、

前記プリチャージ信号を入力するプリチャージラインと前記画素アレイ部の垂直画素列 ごとに配線された信号ラインとの間に接続され、前記シフトレジスタから順次出力される 前記転送パルスに応答して前記プリチャージ信号をサンプリングするプリチャージスイッ チ群とを有する

ことを特徴とする表示装置。

【請求項2】

前記プリチャージスイッチ群の各スイッチがCMOSアナログスイッチからなり、 前記プリチャージ手段は、

前記シフトレジスタから順次出力される前記転送パルスを基に互いに逆相の2相のプリ チャージサンプリングパルスを生成する手段と、

20

30

10

前記2相のプリチャージサンプリングパルス相互間の位相を調整し、当該調整後の2相 のサンプリングパルスを前記CMOSアナログスイッチに与える手段とをさらに有する ことを特徴とする請求項1記載の表示装置。

【請求項3】

電気光学素子を含む画素が行列状に2次元配置されてなる画素アレイ部と、

前記画素アレイ部の画素を行単位で選択する垂直駆動手段と、

前記垂直駆動手段によって選択された行の画素に対して画素単位で映像信号を書き込む水平駆動手段とを具備し、

前記水平駆動手段による前記映像信号の書き込みに先立って、あらかじめ所定レベルのプリチャージ信号を画素単位で書き込む表示装置の駆動方法であって、

クロック信号に同期して順次転送パルスを出力する第1ステップと、 前記プリチャージ信号を入力するプリチャージラインと前記画素アレイ部の垂直画素列 ごとに配線された信号ラインとの間に接続されたプリチャージスイッチ群の各スイッチを 、前記第1ステップで順次出力する前記転送パルスによって直接サンプリング駆動する

ことを特徴とする表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、表示装置および表示装置の駆動方法に関し、特に電気光学素子を含む画素が 行列状に2次元配置されてなる画素アレイ部の選択行の各画素に対して、画素単位で映像 40 信号を書き込むのに先立って、所定レベルのプリチャージ信号を書き込むプリチャージ回 路を具備する表示装置および当該表示装置の駆動方法に関する。

【背景技術】

【 0 0 0 2 】

電気光学素子を含む画素が行列状に2次元配置されてなる表示装置、例えば電気光学素 子として液晶セルを用いてなる液晶表示装置において、画素の行列状配列の各列ごとに配 線されている信号ラインに映像信号を書き込むに当たって、当該映像信号の書き込みによ る充放電電流が大きいと、当該充放電電流に起因する縦筋状のノイズが表示画面上に現れ ることが知られている。

【 0 0 0 3 】

この映像信号の書き込みによる充放電電流をできるだけ抑えるために、画素単位で映像 信号を書き込む点順次駆動方式のアクティブマトリクス型液晶表示装置においては、映像 信号を信号ラインに書き込むのに先立って、あらかじめ所定レベルのプリチャージ信号を 信号ラインへ書き込むためのプリチャージ回路を具備する構成が採られている。 【0004】

このように、映像信号の信号ラインへの書き込みに先立って、あらかじめプリチャージ 信号を書き込んでおくことで、映像信号を書き込む際の信号レベルが小さくて済み、映像 信号の書き込み時の充放電電流を抑えることができるため、縦筋状ノイズの発生を抑える ことができるのである。このプリチャージ信号の書き込みは、例えば、水平ブランキング 期間において映像信号を書き込む画素行ごと(ラインごと)に一括で行われる(以下、こ の方式を「線順次プリチャージ方式」と呼ぶ)。

【 0 0 0 5 】

ところで、画像表示装置の高画質化・高精細化が進むにつれ、例えば投射型液晶表示装置(液晶プロジェクタ装置)においても、従来のグラフィック表示規格SVGA(H(水平):800×V(垂直):600)や、XGA(H:1024×V:768)に対して UXGA(H:1600×V:1200)や、QXGA(H:2048×V:1536) といったモデルの開発が必要となってきている。ここで、投射型液晶表示装置は、電気光 学素子を含む画素が行列状に2次元配置されてなる液晶パネル(液晶ライトバルブ)を光 スイッチング素子として利用し、液晶ライトバルブ上の画像を投射光学系によってスクリ ーン上に拡大投影する表示装置である。

[0006]

このようなグラフィック表示規格UXGA,QXGAでは、規格より水平ブランキング 期間が、グラフィック表示規格XGA等に比べて短くなるため、プリチャージ信号を水平 期間に一括で書き込むだけの時間が足りなくなる。すなわち、画素数が多いUXGA,Q XGAの液晶表示装置では、線順次プリチャージ方式のプリチャージ回路を用いると、プ リチャージ信号を十分に書き込めないことになる。このため、水平駆動系(水平走査系) と同様に、選択行の各画素に対して画素単位で順番にプリチャージ信号を書き込む点順次 プリチャージ方式のプリチャージ回路が用いられている(例えば、特許文献 1 参照)。 【0007】

図 7 は、従来例に係る点順次プリチャージ方式のプリチャージ回路を示すブロック図で 30 ある。

[0008]

図7において、シフトレジスタ101は、プリチャージスタートパルスPSTが与えられると、当該プリチャージスタートパルスPSTに応答してシフト動作を開始し、当該プリチャージスタートパルスPSTを互いに逆相の2相のプリチャージクロックパルスPCK, PCKXに同期して順次転送し、各転送段から転送パルスH1,H2,.....を順に出力する。これら転送パルスH1,H2,.....は、NAND回路102-1,102-2, .....に与えられる。NAND回路102-1,102-2,.....は、自段の転送パルスH 1,H2,.....を各一方の入力とし、次段の転送パルスH2,H3,.....を格他方の入力とする。

【0009】

NAND回路102-1,102-2,……の各出力パルスは、インバータ103-1,103-2,……で極性反転されて逆相パルス生成回路104-1,104-2,…… に与えられる。逆相パルス生成回路104-1,104-2,……は、インバータ103-1,103-2,……の各単相の出力パルスから、互いに逆相の2相のクロックパルスを生成する。これら2相のクロックパルスは、位相調整回路(APC;Phase Adjust Circuit)105-1,105-2,……において相互の位相が完全に逆相になるように位相調整されて、互いに逆相の2相のプリチャージ(サンプリング)パルスP1,P1X,P2,P2X,……としてプリチャージスイッチ106-1,106-2,……に与えられる 20

10

10

20

40

図 8 に、プリチャージスタートパルス P S T、プリチャージクロックパルス P C K , P C K X 、転送パルス H 1 , H 2 , H 3 , H 4 およびプリチャージパルス P 1 , P 1 X , P 2 , P 2 X , P 3 , P 3 X , P 4 , P 4 X のタイミング関係を示す。 【 0 0 1 1 】

プリチャージスイッチ106-1,106-2,……は、例えばNchトランジスタと Pchトランジスタとが並列接続されたCMOSアナログスイッチによって構成され、プ リチャージパルスP1,P1X,P2,P2X,……に応答して順次オン(導通)状態に なることにより、プリチャージライン107を通して入力されるプリチャージ信号Psi gを順次サンプリングして、画素の行列状配列の垂直画素列ごとに配線された信号ライン 108-1,108-2,……を介して選択行の画素に画素単位で順番に書き込む。

【 0 0 1 2 】

【特許文献1】特開2001-356740号公報

【発明の開示】

【発明が解決しようとする課題】

[0013]

しかしながら、UXGA,QXGAの液晶表示装置において、点順次プリチャージ方式 を採ったとしても、UXGA,QXGAモデルの液晶パネルは画角が大きく、画素数が多 く、信号ライン108-1,108-2,……の負荷容量もXGA等に比べて大きいため に、上記構成のプリチャージ回路で生成されるプリチャージパルスP1,P1X,P2, P2X,……のパルス幅内では信号ライン108-1,108-2,……にプリチャージ 信号電位を十分に書き込むことができないという課題がある。

[0014]

本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、プリチャージ(サンプリング)パルスのパルス幅を従来のプリチャージパルスよりも広くして、 信号ラインの負荷容量が大きいパネルにおいてもプリチャージ信号電位を確実に書き込む ことができるようにした表示装置およびその駆動方法を提供することにある。

【課題を解決するための手段】

**[**0015**]** 

上記目的を達成するために、本発明では、電気光学素子を含む画素が行列状に2次元配 30 置されてなる画素アレイ部と、前記画素アレイ部の画素を行単位で選択する垂直駆動手段 と、前記垂直駆動手段によって選択された行の画素に対して画素単位で映像信号を書き込 む水平駆動手段とを具備し、前記水平駆動手段による前記映像信号の書き込みに先立って 、あらかじめ所定レベルのプリチャージ信号を画素単位で書き込む表示装置において、ク ロック信号に同期してシフトレジスタから順次転送パルスを出力する一方、前記プリチャ ージ信号を入力するプリチャージラインと前記画素アレイ部の垂直画素列ごとに配線され た信号ラインとの間に接続されたプリチャージスイッチ群の各スイッチを、前記シフトレ ジスタから順次出力される前記転送パルスによって直接サンプリング駆動する構成となっ ている。

【0016】

上記構成の表示装置において、「転送パルスによって直接サンプリング駆動する」とは、シフトレジスタから順次出力される転送パルスそのもの(互いに逆相の転送パルスも含む)をプリチャージ(サンプリング)パルスとして用いて、当該プリチャージパルスによってプリチャージスイッチ群の各スイッチをサンプリング駆動するという意味である。シフトレジスタの転送パルスそのものをプリチャージパルスとして用いることで、シフトレジスタの転送パルスと次段の転送パルスとのNAND(論理積)をとることによって生成していた従来のプリチャージパルスに比べて、パルス幅を広く設定することができる。 【発明の効果】

[0017]

本発明によれば、シフトレジスタの転送パルスそのものをプリチャージパルスとして用 50

(4)

いることで、当該プリチャージパルスのパルス幅を従来のプリチャージパルスよりも広く することができるため、信号ラインの負荷容量が大きいパネルにおいてもプリチャージ信 号電位を確実に書き込むことができる。

【発明を実施するための最良の形態】

[0018]

以下、本発明の実施の形態について図面を参照して詳細に説明する。

[0019]

図 1 は、本発明の一実施形態に係る表示装置の構成の概略を示すブロック図である。こ こでは、画素の電気光学素子として液晶セルを用いた点順次駆動方式のアクティブマトリ クス型液晶表示装置を例に挙げて説明するものとする。図1から明らかなように、本実施 形態に係るアクティブマトリクス型液晶表示装置は、 画素アレイ部 1 1 、例えば 2 つの垂 直駆動回路12A,12B、水平駆動回路13およびプリチャージ回路14を有する構成 となっている。

[0020]

画素アレイ部11は、電気光学素子である液晶セルを含む画素20が、透明絶縁基板、 例 え ば 第 1 の ガ ラ ス 基 板 (図 示 せ ず )上 に 行 列 状 に 2 次 元 配 置 さ れ 、 こ の 画 素 2 0 の m 行 n 列の配列に対して行ごとに走査ライン15-1~15-mが配線され、列ごとに信号ラ イン16-1~16-nが配線された構成となっている。第1のガラス基板は、第2のガ ラス基板と所定の間隙を持って対向配置され、当該第2のガラス基板との間に液晶材料が 封止されることによって液晶パネル17を構成している。

 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 

図2は、画素(画素回路)20の回路構成の一例を示す回路図である。図2から明らか なように、画素20は、画素トランジスタ、例えばTFT(Thin Film Transistor;薄膜ト ランジスタ)21と、このTFT21のドレイン電極に画素電極が接続された液晶セル2 2 と、TFT21のドレイン電極に一方の電極が接続された保持容量23とを有する構成 となっている。ここで、液晶セル22は、画素電極とこれに対向して形成される対向電極 との間で発生する液晶容量を意味する。

TFT21はゲート電極が走査ライン15(15-1~15-m)に接続され、ソース 電極が信号ライン16(16-1~16-n)に接続されている。また、例えば、液晶セ ル 2 2 の対 向 電 極 お よ び 保 持 容 量 2 3 の 他 方 の 電 極 が コ モ ン ラ イ ン 1 8 に 対 し て 各 画 素 共 通に接続されている。そして、液晶セル22の対向電極には、コモンライン18を介して コモン電圧(対向電極電圧)Vcomが各画素共通に与えられる。

垂 直 駆 動 回 路 1 2 A , 1 2 B 、 水 平 駆 動 回 路 1 3 お よ び プ リ チ ャ ー ジ 回 路 1 4 は 、 例 え ば、画素アレイ部11と同じ基板(液晶パネル17)上に配置され、液晶の駆動に必要な 電圧よりも高い正の電源電位VDDを第1の電源電位とし、例えば接地電位(0「V]) GNDを第2の電源電位として動作する。

[0024]

2つの垂直駆動回路12A,12Bは、画素アレイ部11を挟んで左右両側に配置され ている。なお、ここでは、画素アレイ部11の左右両側に垂直駆動回路12A,12Bを 配置するとしたが、1つの垂直駆動回路12を画素アレイ部11の左右の一方側にのみ配 置する構成を採ることも可能である。垂直駆動回路12A,12Bは、シフトレジスタや バッファ回路等によって構成されている。

[0025]

これら垂直駆動回路12A,12Bにおいて、各シフトレジスタは、垂直スタートパル スVSTに応答してシフト動作を開始し、当該垂直スタートパルスVSTを垂直クロック パルスVCK(一般的には、互いに逆相のクロックパルスVCK,VCKX)に同期して 順次シフトすることにより、各転送段で転送された転送パルスを走査パルスV1~Vmと して順に出力する。走査パルスV1~Vmは、バッファ回路122-1~122-m,1 10

30

2 4-1~124-mを介して画素アレイ部11の走査ライン15-1~15-mに与え られることによって画素20を行単位で選択する。 【0026】

水平駆動回路13は、シフトレジスタ131、クロック抜き取り回路132-1~13 2-n、逆相パルス生成回路133-1~133-n、位相調整回路(APC; Phase Ad just Circuit)134-1~134-nおよびサンプリングスイッチ135-1~135 - n等によって構成されており、垂直駆動回路12A,12Bによって選択された画素行 の各画素20に対して画素単位で映像信号Vsigを書き込む。水平駆動回路13には液 晶パネル17の外部から、水平走査の基準となる互いに逆相の2相の水平クロックパルス hck,hckxと、当該水平クロックパルスhck,hckxに同期した2系統のクロ ックパルス、即ち互いに逆相の2相のクロックパルスdck1,dck1xおよびクロッ クパルスdck2,dck2xとが与えられる。

【0027】

水平クロックパルスhck,hckxは、レベルシフト(L/S)回路31、逆相パル ス生成回路32およびバッファ回路33を介してシフトレジスタ131に供給される。レ ベルシフト回路31は、論理レベル(5[V]程度あるいはそれ以下)の水平クロックパ ルスhck,hckxを、液晶の駆動に必要な振幅電圧の単相のクロックパルスHCKに レベルシフト(レベル変換)する。逆相パルス生成回路32は、レベルシフト後の単相の クロックパルスHCKから、再度互いに逆相の2相の水平クロックパルスHCK,HCK Xを生成する。この逆相パルス生成回路32としては、後述する逆相パルス生成回路13 3-1~133-nと同じ回路構成のものを用いることができる。水平クロックパルスH CK,HCKXは、バッファ回路33を介してシフトレジスタ131に与えられる。 【0028】

クロックパルスdck1,dck1×は、水平クロックパルスHCKの立ち上がりタイ ミングを基準とし、当該水平クロックパルスHCKよりもパルス幅が狭いクロックパルス であり、レベルシフト回路34およびバッファ回路35を介してクロック抜き取り回路1 32-1~132-nの例えば偶数段目に供給される。レベルシフト回路34は、論理レ ベルのクロックパルスdck1,dck1×を、液晶の駆動に必要な振幅電圧の単相のク ロックパルスDCK1にレベルシフトする。この単相のクロックパルスDCK1は、バッ ファ回路35を介して偶数段目のクロック抜き取り回路132-2,132-4,……に 与えられる。

【0029】

クロックパルスdck2,dck2xは、水平クロックパルスHCKXの立ち上がりタイミングを基準とし、当該水平クロックパルスHCKXよりもパルス幅が狭いクロックパルスであり、レベルシフト回路36およびバッファ回路37を介してクロック抜き取り回路132-1~132-nの例えば奇数段目に供給される。レベルシフト回路36は、論理レベルのクロックパルスdck2,dck2xを、液晶の駆動に必要な振幅電圧の単相のクロックパルスDCK2にレベルシフトする。この単相のクロックパルスDCK2は、バッファ回路37を介して奇数段目のクロック抜き取り回路132-1,132-3,...

【 0 0 3 0 】

ここで、2相の水平クロックパルスHCK,HCKXと2系統の単相のクロックパルス DCK1,DCK2とを比較した場合、水平クロックパルスHCK,HCKXは、インバ ータ回路の組み合わせによって構成される逆相パルス生成回路32において、レベル変換 後の単相のクロックパルスHCKから生成されたものであるためタイミング精度が低い( 悪い)。これに対して、2系統の単相のクロックパルスDCK1,DCK2の各々は、レ ベル変換後の単相のクロックパルスDCK1,DCK2そのものであるため、水平クロッ クパルスHCK,HCKXに比べてタイミング精度が高い。 【0031】

シフトレジスタ131は、単位回路(転送段/シフト段)が画素アレイ部11の水平画 50

10

20

30

20

30

40

素数nだけ縦続接続されてなり、水平スタートパルスHSTに応答してシフト動作を開始 し、当該水平スタートパルスHSTを水平クロックパルスHCK,HCKXに同期して順 次シフトすることにより、各転送段で転送された転送パルスH1~Hnを順に出力する。 転送パルスH1~Hnは、タイミング精度の低い水平クロックパルスHCK,HCKXに 同期して生成されたものであるため、水平クロックパルスHCK,HCKXと同様にタイ ミング精度が低い。これら転送パルスH1~Hnは順次、クロック抜き取り回路132-1~132-nに与えられる。

[0032]

クロック抜き取り回路132-1~132-nにおいて、偶数段目のクロック抜き取り 回路132-2,132-4,.....は、シフトレジスタ131から順に出力される奇数番 10 目の転送パルスH1,H3,.....に同期して、単相のクロックパルスDCK2を抜き取っ てサンプリングパルスSP1,SP3,.....として奇数段目の逆相パルス生成回路133 -1,133-2,.....に供給し、奇数段目のクロック抜き取り回路132-1,132 -3,.....は、シフトレジスタ131から順に出力される偶数番目の転送パルスH2,H 4,.....に同期して、単相のクロックパルスDCK1を抜き取ってサンプリングパルスS P2,SP4,.....として偶数段目の逆相パルス生成回路133-2,133-4,..... に供給する。

【0033】

逆相パルス生成回路133-1~133-nは、単相のサンプリングパルスSP1~S Pnから、互いに逆相の2相のサンプリングパルスSP1,SP1X~SPn,SPnX を生成し、位相調整回路134-1~134-nに与える。位相調整回路134-1~1 34-nは、逆相パルス生成回路133-1~133-nで生成された2相のサンプリン グパルスSP1,SP1X~SPn,SPnX相互の位相が完全に逆相になるように、こ れらサンプリングパルスSP1,SP1X~SPn,SPnXの位相調整を行う。 【0034】

図3は、逆相パルス生成回路133(133-1~133-n)および位相調整回路1 34(134-1~134-n)の具体的な構成の一例を示すブロック図である。 【0035】

図3において、逆相パルス生成回路133は、例えば4個のインバータ111~114 によって構成され、単相のサンプリングパルスSP(SP1~SPn)をインバータ11 1で位相反転し、この位相反転後のクロックパルスを、インバータ112で再度位相反転 して単相のサンプリングパルスSPと逆相のサンプリングパルスSPX(A)として出力 するとともに、インバータ113,114で2回位相反転して単相のサンプリングパルス SPと逆相のサンプリングパルスSP(B)として出力する。これら互いに逆相の2相の サンプリングパルスSP,SPXは、位相調整回路104に供給される。

[0036]

位相調整回路134は、逆相パルス生成回路133の2つの出力端間、即ちインバータ 112,114の各出力端間に、互いに逆向きに並列接続されてラッチ回路を構成するイ ンバータ121,122と、インバータ112,114の各出力端に各入力端が接続され たインバータ123,124とを有する構成となっている。この位相調整回路134は、 インバータ121,122の作用により、一方のラッチ出力パルス(C)の立ち下がりの 位相に対して他方のラッチ出力パルス(D)の立ち上がりの位相を合わせ、他方のラッチ 出力パルス(D)の立ち下がりの位相に対して一方のラッチ出力パルス(C)の立ち上が りの位相を合わせることで、クロックパルス(C),(D)の位相が完全に逆相になるよ うに、これらクロックパルス(C),(D)の位相調整を行う。位相調整後のクロックパ ルス(C),(D)は、インバータ123,124で位相反転されて、最終的なサンプリ ングパルスSPX(E),SP(F)となる。

【0037】

サンプリングスイッチ135-1~135-nは、例えばNchトランジスタとPch トランジスタとが並列接続されてなるCMOSアナログスイッチであり、映像信号Vsi 50 gを入力する映像ライン19に各一端側が共通に接続され、各他端側が画素アレイ部11 の信号ライン16-1~16-nの各一端にそれぞれ接続されている。これらサンプリン グスイッチ135-1~135-nは、互いに逆相のサンプリングパルスSP1,SP1 X~SPn,SPnXに応答してオン(閉)状態になり、映像ライン19を通して入力さ れる映像信号Vsigを順次サンプリングすることにより、当該映像信号Vsigを信号 ライン16-1~16-nに書き込む。すなわち、垂直駆動回路12A,12Bによって 選択された画素行の各画素20に対して、画素単位で映像信号Vsigを書き込む点順次 駆動を実現できる。

(8)

【0038】

図4は、水平スタートパルスHST、水平クロックパルスHCK,HCKX、2系統の クロックパルスDCK1,DCK1XおよびDCK2,DCK2X、転送パルスH1~H 4ならびにサンプリングパルスSP1,SP1X~SP4,SP4Xのタイミング関係を 示すタイミングチャートである。このタイミングチャートから明らかなように、水平クロ ックパルスHCK,HCKXに同期しかつ転送パルスH1~H4よりもパルス幅が狭いク ロックパルスDCK1,DCK1XおよびDCK2,DCK2Xを、シフトレジスタ13 1から順に出力される転送パルスH1~H4に同期して抜き取ってサンプリングパルスS P1,SP1X~SP4,SP4Xとして順次出力することにより、サンプリングパルス SP1,SP1X~SP4,SP4Xは相互にパルス波形がオーバーラップしない(ノン オーバーラップ)波形となる。

【0039】

プリチャージ回路14は、シフトレジスタ141、逆相パルス生成回路142-1~1 42-n、位相調整回路(APC)143-1~143-nおよびプリチャージスイッチ 144-1~144-n等によって構成されており、垂直駆動回路12A,12Bによっ て選択された画素行の各画素20に対して、水平駆動回路13による駆動によって画素単 位で映像信号Vsigを書き込むのに先立って、画素単位で所定レベルのプリチャージ信 号Psigを書き込む。プリチャージ回路14には液晶パネル17の外部から、水平走査 の基準となる互いに逆相の2相のプリチャージクロックパルスpck,pckxが与えら れる。

[0040]

プリチャージクロックパルスpck,pckxは、レベルシフト(L/S)回路38、 逆相パルス生成回路39およびバッファ回路40を介してシフトレジスタ141に供給さ れる。レベルシフト回路38は、論理レベル(5[V]程度あるいはそれ以下)のプリチ ャージクロックパルスpck,pckxを、液晶の駆動に必要な振幅電圧の単相のプリチ ャージクロックパルスPCKにレベルシフトする。逆相パルス生成回路39は、図3に示 した逆相パルス生成回路133と同様に、インバータの組み合わせによって構成され、レ ベルシフト後の単相のプリチャージクロックパルスPCKから、再度互いに逆相の2相の プリチャージクロックパルスPCK,PCKXを生成する。この2相のプリチャージクロ ックパルスPCK,PCKXは、バッファ回路40を介してシフトレジスタ141に与え られる。

[0041]

シフトレジスタ141は、単位回路(転送段 / シフト段)が画素アレイ部11の水平画 素数 n だけ縦続接続されてなり、プリチャージスタートパルス P S T に応答してシフト動 作を開始し、当該プリチャージスタートパルス P S T をプリチャージクロックパルス P C K, P C K X に同期して順次シフトすることにより、各転送段で転送された転送パルス H 1~H n を順に出力する。これら転送パルス H 1~H n は順次、逆相パルス生成回路14 2-1~142-nに与えられる。

 $\begin{bmatrix} 0 & 0 & 4 & 2 \end{bmatrix}$ 

逆相パルス生成回路142-1~142-nは、単相の転送パルスH1~Hnから、互いに逆相の2相のプリチャージ(サンプリング)パルスP1,P1X~Pn,PnXを生成し、位相調整回路143-1~143

20

10

40

- n は、逆相パルス生成回路142-1~142 - n で生成された2相のプリチャージパルスP1, P1X~Pn, PnX相互の位相が完全に逆相になるように、これらプリチャージパルスP1, P1X~Pn, PnXの位相調整を行う。逆相パルス生成回路142-1~142 - nおよび位相調整回路143-1~143 - nとしては、図3に示す逆相パルス生成回路133 - 1~133 - nおよび位相調整回路134 - 1~134 - nと同じ構成のものを用いることができる。

【0043】

プリチャージスイッチ144 - 1 ~ 144 - nは、例えばNchトランジスタとPch トランジスタとが並列接続されてなるCMOSアナログスイッチであり、所定のプリチャ ージ信号Psigを入力するプリチャージライン41に各一端側が共通に接続され、各他 端側が画素アレイ部11の信号ライン16 - 1 ~ 16 - nの各他端にそれぞれ接続されて いる。これらプリチャージスイッチ144 - 1 ~ 144 - nは、互いに逆相のプリチャー ジパルスP1, P1X ~ Pn, PnXに応答してオン状態になり、プリチャージライン4 1を通して入力されるプリチャージ信号Psigを順次サンプリングすることにより、水 平駆動回路13による画素単位での映像信号Vsigの書き込みに先立って、当該プリチ ャージ信号Psigを信号ライン16 - 1 ~ 16 - nに書き込む(点順次プリチャージ方 式)。

[0044]

図 5 は、プリチャージスタートパルス P S T、シフトレジスタ 1 4 1 の転送パルス H 1 ~ H 4 および互いに逆相の 2 相のプリチャージ(サンプリング)パルス P 1 , P 1 X ~ P 4 , P 4 X のタイミング関係を示すタイミングチャートである。このタイミングチャート から明らかなように、シフトレジスタ 1 4 1 の転送パルス H 1 ~ H 4 そのものが、プリチ ャージパルス P 1 ~ P 4 (本例では、互いに逆相のプリチャージパルス P 1 , P 1 X ~ P 4 , P 4 X )として用いられていることがわかる。

【0045】

上述したように、点順次プリチャージ方式のアクティブマトリクス型液晶表示装置にお いて、プリチャージ回路14のシフトレジスタ141の転送パルスH1~Hnそのものを プリチャージパルスP1~Pn(本例では、2相のプリチャージパルスP1,P1X~P 4,P4X)として用いることで、シフトレジスタの自段の転送パルスHiと次段の転送 パルスHi+1とのNAND(論理積)をとることによって生成していた従来のプリチャ ージパルスに比べて、パルス幅を広く設定することができる。これにより、例えばグラフ ィック表示規格UXGA,QXGAのモデルなどのように、信号ライン16-1~16nの負荷容量が大きく、書き込み時間を長く必要とする多画素、大型の液晶パネル17に おいてもプリチャージ信号Psigの電位を確実に書き込むことができる。 【0046】

因みに、水平駆動回路13では、シフトレジスタ131の転送パルスH1~HnそのものをサンプリングパルスSP1~SPnとして用いることはできない。何故ならば、図4のタイミングチャートから明らかなように、シフトレジスタ131の転送パルスH1~H nは隣り合う段でオーバーラップしており、当該転送パルスH1~Hnそのものをサンプ リングパルスSP1~SPnとして用いると、隣り合う段(画素列)で同じ映像信号Vs igをサンプリングすることになるため、正常な画像を表示できなくなる。 【0047】

そのため、図6に示すように、転送パルスH1~Hnがオーバーラップする奇数段と偶 数段とでそれぞれ独立な映像ライン190,19eを配線して駆動を行うようにしている (図1では、図面の簡略化のため1系統の映像ライン19として示している)。なお、こ こでは、水平方向のN個の画素(ドット)を単位としてN個のサンプリングスイッチを組 とし、1つのサンプリングパルスでN個のサンプリングスイッチを同時に駆動することに よってN画素単位(ユニット(相)単位)で順次書き込みを行うNドット(例えば、12ド ット、24ドット、あるいは48ドット等)同時サンプリング駆動方式の場合を示してい る。このNドット同時サンプリング駆動方式も、映像信号Vsigやプリチャージ信号P 10

40

50

s i g の書き込みを画素単位で行う点順次駆動方式の概念に含まれるものとする。 【 0 0 4 8 】

具体的には、図6では、例えば、奇数段の映像ライン19oおよび偶数段の映像ライン 19eをそれぞれ24本の集合とし、合計48本の映像ライン19e,19oを介して供 給される映像信号Vsigを、24ドットずつ2系統(奇数段および偶数段)に分けて同 時にサンプリング(24ドット+24ドット同時サンプリング)して選択行の画素20に 書き込むようにしている。なお、図6では、図面の簡略化のため、サンプリングパルスS P1~SPnを単相とし、逆相パルス生成回路133-1~133-nおよび位相調整回 路134-1~134-nを省略して示している。

【0049】

さらに、奇数段と偶数段とでそれぞれ独立な映像ライン19o,19eを配線しただけ では、奇数段の隣り合うサンプリングパルス同士、偶数段の隣り合うサンプリングパルス 同士を完全にノンオーバーラップにすることができず、ゴーストが発生してしまうため、 転送パルスH1~Hnよりもパルス幅の狭いクロックパルスDCK1,DCK2を抜き取 ってサンプリングパルスSP1~SPnとして用いることで、奇数段の隣り合うサンプリ ングパルス同士、偶数段の隣り合うサンプリングパルス同士がオーバーラップしないノン オーバーラップ波形のサンプリングパルスSP1~SPnを生成するようにしている。 【0050】

この水平駆動系に対して、プリチャージ系では、全信号ライン16-1~16-nおよ び画素20に対して所望の同一プリチャージ信号電位を書き込むことで、映像信号Vsi gの書き込みによる充放電電流をできるだけ抑える、という所期の目的を達成することが できるため、隣り合う段でプリチャージパルスP1~Pnがオーバーラップしても何ら問 題が起こることはない。

【0051】

本発明はこの点に着目してなされたものであり、転送パルスH1~Hnそのものをプリ チャージパルスP1~Pnとして用い、当該転送パルスH1~Hnによって直接プリチャ ージスイッチ144‐1~144‐nを駆動する構成を採ることで、従来技術のように、 シフトレジスタ141の自段の転送パルスHiと次段の転送パルスHi+1とのNAND (論理積)をとる必要もなく、さらには、水平駆動系のように、奇数段と偶数段とで映像 ラインを独立に設ける必要がないし、またクロックパルスDCK1,DCK2の伝送ライ ンやクロック抜き取り回路132‐1~132‐nのようなノンオーバーラップ駆動のた めの回路構成部を設ける必要がない。したがって、素子数および配線数が少なくて済むた

【 0 0 5 2 】

ただし、プリチャージライン41を複数系統に分けるのを妨げるものではない。すなわち、プリチャージライン41をあえて複数系統、例えば奇数段と偶数段、あるいはそれ以上に分けて配線することで、それぞれの配線につく負荷容量を軽減して駆動することも可能である。これにより、仮に、隣り合う段とオーバーラップ駆動することによるノイズ等の影響による画質不良が現れた場合でも、本発明に係る駆動方法での駆動は可能になる。 【0053】

なお、上記実施形態では、サンプリングスイッチ135 - 1 ~ 1 3 5 - n としてCMO Sアナログスイッチを用いたが、これは一例に過ぎず、NchまたはPchトランジスタ のみからなるアナログスイッチを用いることも可能である。この場合には、単相のクロッ クパルスDCK1,DCK2を抜き取ってそのままサンプリングパルスSP1 ~ SPnと して用いれば良いため、逆相パルス生成回路133 - 1 ~ 1 3 3 - n および位相調整回路 1 3 4 - 1 ~ 1 3 4 - n は不要となる。プリチャージスイッチ14 4 - 1 ~ 1 4 4 - n に ついても同様であり、転送クロックH1 ~ H n を単相のプリチャージパルスP1 ~ P n と して用いることで、逆相パルス生成回路142 - 1 ~ 1 4 2 - n および位相調整回路14 3 - 1 ~ 1 4 3 - n は不要となる。 10

20

30

50

また、上記実施形態では、画素の電気光学素子として液晶セルを用いた液晶表示装置に 適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、画 素の電気光学素子として有機 EL(electro luminescence)素子を用いた有機 EL表示装 置など、電気光学素子を含む画素が行列状に2次元配置されてなる表示装置全般に適用可 能である。

【産業上の利用可能性】

【0055】

本実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置は、一般的な 映像表示装置として用いることができる他、例えば、投射型液晶表示装置(液晶プロジェ クタ装置)において、液晶ライトバルブとして用いることができる。

【図面の簡単な説明】

【0056】

【 図 1 】本 発 明 の 一 実 施 形 態 に 係 る 点 順 次 駆 動 方 式 の ア ク テ ィ ブ マ ト リ ク ス 型 液 晶 表 示 装 置 の 構 成 の 概 略 を 示 す ブ ロ ッ ク 図 で あ る 。

【図2】画素回路の構成の一例を示す回路図である。

【図3】逆相パルス生成回路および位相調整回路の具体的な回路構成の一例を示すブロック図である。

【図 4 】水平スタートパルスHST、水平クロックパルスHCK,HCKX、2系統のクロックパルスDCK1,DCK1XおよびDCK2,DCK2X、転送パルスH1~H4ならびにサンプリングパルスSP1,SP1X~SP4,SP4Xのタイミング関係を示すタイミングチャートである。

【図 5 】プリチャージスタートパルス P S T 、転送パルス H 1 ~ H 4 およびプリチャージ (サンプリング)パルス P 1 , P 1 X ~ P 4 , P 4 X のタイミング関係を示すタイミング チャートである。

【図6】水平駆動回路のより具体的な構成例を示すブロック図である。

【図7】従来例に係る点順次プリチャージ方式のプリチャージ回路を示すブロック図である。

【図8】従来例の課題の説明に供するタイミングチャートである。

【符号の説明】

【0057】

1 1 … 画素アレイ部、12A,12B… 垂直駆動回路、13…水平駆動回路、14…プ リチャージ回路、15,15-1~15-m…走査ライン、16,16-1~16-n… 信号ライン、17…液晶パネル、19…映像ライン、20…画素(画素回路)、21…T FT(薄膜トランジスタ)、22…液晶セル、23…保持容量、31,34,36…レベ ルシフト回路、32…逆相パルス生成回路、131…シフトレジスタ、132-1~13 2-n…クロック抜き取り回路、133-1~133-n,142-1~142-n…逆 相パルス生成回路、134-1~134-n,143-1~143-n…位相調整回路、 135-1~135-n…サンプリングスイッチ、144-1~144-n…プリチャー ジスイッチ 30

10







【図3】





















| フロントページの続き |  |
|------------|--|
|            |  |

| (51) Int.CI. <sup>7</sup> |  |
|---------------------------|--|
|---------------------------|--|

| FI      |      |      |
|---------|------|------|
| G 0 9 G | 3/20 | 621A |
| G 0 9 G | 3/20 | 621F |

テーマコード(参考)

## patsnap

| 专利名称(译)        | 显示装置和显示装置的驱动方法  |         |            |  |  |
|----------------|---|---------|------------|--|--|
| 公开(公告)号        | JP2005208447A   | 公开(公告)日 | 2005-08-04 |  |  |
| 申请号            | JP2004016562  | 申请日     | 2004-01-26 |  |  |
| [标]申请(专利权)人(译) | 索尼公司  |         |            |  |  |
| 申请(专利权)人(译)    | 索尼公司  |         |            |  |  |
| [标]发明人         | 小林寛   |         |            |  |  |
| 发明人            | 小林 寛  |         |            |  |  |
| IPC分类号         | G02F1/133 G09G3/20 G09G3/36   |         |            |  |  |
| FI分类号          | G09G3/36 G02F1/133.505 G02F1/133.520 G02F1/133.550 G09G3/20.612.L G09G3/20.621.A G09G3/20.621.F   |         |            |  |  |
| F-TERM分类号      | 2H093/NA16 2H093/NC04 2H093/NC15 2H093/NC22 2H093/NC23 2H093/NC31 2H093/NC34 2H093<br>/ND09 2H093/ND37 5C006/AC09 5C006/AF42 5C006/AF43 5C006/AF71 5C006/BB16 5C006/BC13<br>5C006/BF03 5C006/BF26 5C006/BF27 5C006/BF34 5C006/FA16 5C006/FA22 5C080/AA10 5C080<br>/BB05 5C080/DD05 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 2H193/ZA01 2H193/ZA04<br>2H193/ZD32 2H193/ZF03 |         |            |  |  |
| 代理人(译)         | 船桥 国则   |         |            |  |  |
| 外部链接           | Espacenet   |         |            |  |  |

摘要(译)

要解决的问题:为了解决UXGA和GXGA型号的液晶面板的问题,使得面 板在视角方面更大,像素数量更多,并且在信号线的负载能力方面更大 因此,即使采用点顺序预充电系统,在预充电脉冲的脉冲宽度内也不可 能充分写入预充电信号电位。解决方案:点顺序预充电系统的有源矩阵 型液晶显示装置构成为通过使用移位寄存器141的传输脉冲H 1至H n本身 来广泛地设置预充电脉冲P 1至P n的脉冲宽度。预充电电路14作为预充 电脉冲P 1至Pn(在该示例中,预充电脉冲P 1,P 1X至P 4和Pn 4的两 个相位)并且预充电信号电位可以确定地写入脉冲宽度内。 Ž

