

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-325820

(P2004-325820A)

(43) 公開日 平成16年11月18日(2004.11.18)

(51) Int.Cl. ⁷	F I	テーマコード (参考)
G09G 3/36	G09G 3/36	2H093
G02F 1/133	G02F 1/133 505	5C006
G09G 3/20	G09G 3/20 611C	5C080
	G09G 3/20 612P	
	G09G 3/20 612R	
審査請求 未請求 請求項の数 4 O L (全 18 頁) 最終頁に続く		

(21) 出願番号 特願2003-120891 (P2003-120891)

(22) 出願日 平成15年4月25日 (2003.4.25)

(71) 出願人 502356528

株式会社 日立ディスプレイズ
千葉県茂原市早野3300番地

(71) 出願人 000233088

日立デバイスエンジニアリング株式会社
千葉県茂原市早野3681番地

(74) 代理人 100075096

弁理士 作田 康夫

(72) 発明者 伊藤 茂

千葉県茂原市早野3300番地 株式会社
日立ディスプレイズ内

(72) 発明者 松元 秀一郎

千葉県茂原市早野3300番地 株式会社
日立ディスプレイズ内

最終頁に続く

(54) 【発明の名称】 液晶表示装置


(57) 【要約】

【課題】 液晶表示パネルを駆動する駆動回路に小振幅差動信号を用いて表示データを伝送する液晶表示装置において、ノイズ等の影響を受け難い入力回路を設ける。

【解決手段】 小振幅差動信号を同じ条件で伝送するために、配線長が同じになるよう、小振幅差動信号線を蛇行して設ける。蛇行した小振幅差動信号線と駆動回路とが重なることにより生じる影響を少なくするため、入力回路にレベルシフト回路を設け入力信号が安定動作レベルとなるようにする。

【選択図】 図6

図6



【特許請求の範囲】

【請求項 1】

液晶表示パネルと、該液晶表示パネルを駆動する複数の駆動回路と、該駆動回路に信号を供給する配線とを有する液晶表示装置であって、
上記信号は小振幅差動信号で伝送される表示データであり、
上記駆動回路は上記配線に接続され上記表示データが入力する入力回路と、
上記表示データに従い階調電圧を出力する出力回路とを有し、
上記配線は上記駆動回路に重なるよう設けられ、
上記入力回路には入力信号の電圧レベルを変化させるレベルシフト回路を設けたことを特徴とする液晶表示装置。

10

【請求項 2】

液晶表示パネルと、該液晶表示パネルを駆動する複数の駆動回路と、該駆動回路に信号を供給する配線とを有する液晶表示装置であって、
上記信号は小振幅差動信号で伝送される表示データであり、
上記駆動回路は上記配線に接続され上記小振幅差動信号が入力する入力回路と、上記表示データに従い階調電圧を出力する出力回路とを有し、
上記配線は上記駆動回路に重なるよう設けられ、
上記入力回路には小振幅差動信号の電圧レベルを変化させるレベルシフト回路と、
小振幅差動信号が入力する端子の機能を変更する端子機能変更部とが設けられたことを特徴とする液晶表示装置。

20

【請求項 3】

液晶表示パネルと、該液晶表示パネルを駆動する複数の駆動回路と、該駆動回路に信号を供給する配線とを有する液晶表示装置であって、
上記信号は小振幅差動信号であり、
上記駆動回路は上記配線に接続され上記小振幅差動信号が入力する入力回路と、上記液晶パネルに階調電圧を出力する出力回路とを有し、
上記配線は上記駆動回路に重なるよう設けられ、
上記入力回路には上記小振幅差動信号からハイレベル電圧またはロウレベル電圧を出力する差動回路と、
上記小振幅差動信号が上記差動回路の安定動作レベルとなるよう動作するレベルシフト回路とが設けられたことを特徴とする液晶表示装置。

30

【請求項 4】

液晶表示パネルと、該液晶表示パネルを駆動する複数の駆動回路と、該駆動回路に信号を供給する配線とを有する液晶表示装置であって、
上記信号は小振幅差動信号であり、
上記駆動回路は上記配線に接続され上記小振幅差動信号が入力する入力回路と、上記液晶パネルに階調電圧を出力する出力回路とを有し、
上記配線は上記駆動回路に重なるよう設けられ、
上記入力回路には上記小振幅差動信号からハイレベル電圧またはロウレベル電圧を出力する差動回路とを有し、
上記差動回路は入力ダイナミックレンジが広がるよう、入力部に D M O S トランジスタを使用したことを特徴とする液晶表示装置。

40

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、液晶表示装置に係り、特に液晶表示装置に実装したドライバ I C に表示データを供給するための伝送方法を最適化し、新規な信号電送回路を採用して、低ノイズ化、省電力化を図った液晶表示装置に関する。

【0002】

【従来の技術】

50

STN (Super Twisted Nematic) 方式、あるいは TFT (Thin Film Transistor) 方式の液晶表示装置は、パソコン等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備えている。

【0003】

そして、このような液晶表示装置において、駆動回路は液晶表示パネルと異なる半導体基板上に集積回路として形成され、該半導体回路が形成されたシリコンチップを液晶表示パネルに実装する方法が用いられている。シリコンチップの実装方法として、TCP (Tape Carrier Package) を用いるものと、液晶表示パネルを形成する透明絶縁基板上に、シリコンチップを搭載する所謂フリップチップ方式 (FCA) が知られている。 10

【0004】

各駆動回路に伝えられる表示データ等の信号は、プリント基板を用いる方法が一般的に用いられている。また、フリップチップ方式では、透明絶縁基板上に各シリコンチップ間を接続する配線が設けられ、信号が前段のシリコンチップから次段のシリコンチップに転送される所謂データ転送方式も用いられている。シリコンチップには接続端子 (bumps) が形成されており、データ転送方式では透明絶縁基板上の電極と電氣的に接続される。シリコンチップ上に形成された駆動回路には、外部から接続端子を介して表示データ、制御信号、電源電圧等が入力し、駆動回路からは透明絶縁基板上の電極に液晶表示パネルを駆動する信号が出力する。 20

【0005】

例えばノート型コンピュータや液晶ディスプレイに備わる TFT 液晶パネルを駆動する駆動回路として、1画素の赤、青、緑 (R, G, B) 3色の各ドットについて6ビットで全18ビットを高速に入力するとともに、これらのデジタルデータに基づいて64階調で出力電圧を発生するものがある。CMOS回路を用いたインタフェースのデータ転送方式では、データ配線本数18本で駆動周波数81MHzといった非常に高速な信号の送受信が行われている。

【0006】

近年、高速にデジタルデータを送受信するインタフェースとして、液晶表示装置においても、外部装置から入力する信号に小振幅差動信号が用いられている。このような小振幅差動信号を用いることで、CMOS回路を用いた伝送方法に比べて、消費電力の削減や入出力信号の電磁波干渉 (EMI) の低減を図ることが考えられる。そのため、次世代の液晶パネルがより高精細、大画面となるとときに、信号本数増加や配線長増大に伴い、配線基板のコストアップや信号波高低下等の問題を解決するために、液晶表示装置において駆動回路に信号を送受信する方法として、小振幅差動信号を用いることが提唱されている。 30

【0007】

高速な信号の送受信に小振幅な信号を用いることに関する従来技術を開示したものとして、「特許文献1」を挙げることができる。

【特許文献1】

特開平11-242463号公報 40

【0008】

【発明が解決しようとする課題】

液晶表示装置において駆動回路に信号を送受信する方法として、小振幅差動信号を用いる場合に、液晶表示装置として適切な信号配線をどのように設け、駆動回路を実装するかについて明確でない。また、小振幅差動信号を用いる場合に、実用上どのような問題があり、その解決手段はいかなるものかについても知られていない。

【0009】

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。 50

【0010】

即ち本発明は、液晶表示装置において、液晶表示パネルと、該液晶表示パネルを駆動する複数の駆動回路と、該駆動回路に信号を供給する配線とを具備し、上記駆動回路には上記配線に接続され表示データが小振幅差動信号で入力する入力回路と、上記表示データに従い階調電圧を出力する出力回路とを設け、上記入力回路に一定レベルの小振幅差動信号を入力するようにするものである。

【0011】

上記構成により液晶表示装置の高速データ転送及び、低消費電力を実現する。

【0012】

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を詳細に説明する。

【0013】

なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0014】

図1は、本発明の実施の形態の液晶表示装置の概略構成を示すブロック図である。

【0015】

1は液晶表示パネル、2は表示部である。表示部2に表示データに従い像が表示される。

【0016】

3はコントローラである。コントローラ3には外部（コンピュータ等）から表示データ、制御信号等が入力する。コントローラ3は表示データ、制御信号等を受け、液晶表示パネル1での表示に適合したタイミングや順序で、表示データ、各種クロック信号、各種制御信号等を出力する。4は電源回路である。電源回路4は液晶表示パネル1を駆動するための各種の駆動電圧を発生する。

【0017】

コントローラ3には配線基板40に設けられた小振幅差動信号用配線5が接続している。コントローラ3は配線5に小振幅差動信号（以下、低振幅差動信号とも言う）を出力する。また小振幅差動信号用配線5はデータバスライン5aと制御信号線5bとからなり、コントローラ3はデータバスライン5aに表示データを小振幅差動信号で出力し、制御信号線5bには制御信号を小振幅差動信号で出力する。なお、液晶表示パネル1の駆動を制御する制御信号の中で小振幅差動信号として伝送されないものは、コントローラ3から制御信号線16に出力される。コントローラ3が出力する制御信号としては、ドレインドライバ6が表示データを取り込むためのクロック信号、ドレインドライバ6から液晶表示パネルへの出力を切り替えるためのクロック信号、ゲートドライバ7を駆動するフレーム開始指示信号と順次走査信号を出力するためのゲートクロック信号などのタイミング信号がある。

【0018】

また、電源回路4は正極階調電圧と負極階調電圧、対向電極電圧、走査信号電圧等を発生させ電源線15に出力する。なお、図中各回路に必要な電源電圧を供給する電源線については、図を簡素化するために省略してあるが、各回路にはそれぞれ必要な電源電圧が供給されているものとする。

【0019】

コントローラ3から出力した表示データは、データバスライン5aを介してドレインドライバ6に送受信される（以下、伝送されるとも言う）。液晶表示装置から発生するノイズの対策や、従来の信号では安定した伝送の限界に近づいていたため、本実施の形態ではコントローラ3からドレインドライバ6間を小振幅差動信号の形式を用いて表示データを伝送している。

【0020】

ドレインドライバ6（駆動回路）は表示部2の周辺に沿って、横方向（X方向）に配置されている。このドレインドライバ6の出力端子は液晶表示パネル1の映像信号線8に接続

10

20

30

40

50

している。映像信号線 8 は図中 Y 方向に延在し、X 方向に複数本並列に配置されている。また、各映像信号線 8 は表示部 2 に設けられた複数の薄膜トランジスタ (TFT) 10 のドレイン電極に接続している。ドレインドライバ 6 は、データバスライン 5a から表示データを取り込み、表示データに従い階調電圧を映像信号線 8 に出力する。映像信号線 8 により液晶を駆動するための電圧 (階調電圧) が薄膜トランジスタ 10 に供給される。

【0021】

なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線 8 に接続される電極をドレインと称する。

【0022】

表示部 2 周辺に沿って縦方向には、ゲートドライバ (走査回路) 7 が配置される。ゲートドライバ 7 の出力端子は液晶表示パネル 1 の走査信号線 9 に接続している。走査信号線 9 は図中 X 方向に延在し、薄膜トランジスタ 10 のゲート電極に接続している。また、走査信号線 9 は図中 Y 方向に複数本並列に配置される。ゲートドライバ 7 はコントローラ 3 から送られてくるフレーム開始指示信号およびシフトクロックに基づき、1 水平走査期間毎に、順次、走査信号線 9 にハイレベルの走査電圧を供給する。薄膜トランジスタ 10 はゲート電極に印加された走査電圧によりオンとオフが制御される。

【0023】

液晶表示パネル 1 の表示部 2 は、マトリクス状に配置される画素部 11 を有している。ただし、図 1 では図を簡略化するため 1 つの画素部 11 だけを示している。各画素部 11 は、薄膜トランジスタ 10 と画素電極を有している。各画素部 11 は隣接する 2 本の映像信号線 8 と、隣接する 2 本の走査信号線 9 との交差領域 (4 本の信号線で囲まれた領域) に配置される。

【0024】

前述したように、走査信号線 9 にはゲートドライバ 7 から走査信号が出力している。この走査信号により薄膜トランジスタ 10 がオン・オフする。映像信号線 8 には階調電圧が供給されており、薄膜トランジスタ 10 がオンになると、映像信号線 8 から画素電極に階調電圧が供給される。画素電極に対向するように対向電極 (コモン電極) が配置されており、画素電極と対向電極との間には液晶層 (図示せず) が設けられている。なお、図 1 に示す回路図上では画素電極と対向電極との間は等価的に液晶容量が接続されているように表示した。

【0025】

画素電極と対向電極との間に電圧を印加することにより液晶層の配向が変化する。液晶表示パネルでは液晶層の配向の変化により光の透過率が変化することを利用し表示が行われる。液晶表示パネル 1 が表示する画像は画素により構成される。画像を構成する各画素の階調は、画素電極に供給される電圧に従う。ドレインドライバ 6 は表示する階調を表示データで受け対応する階調電圧を出力する。そのため、液晶表示パネル 1 が表示する階調数の増加に従い、表示データのデータ量やデータバスライン 5a の本数や転送速度が増加する。

【0026】

直流電圧を液晶に長時間印加すると液晶が劣化することが知られている。液晶の劣化を防止するため液晶層に印加する電圧の極性を周期的に反転させる交流化駆動が行われている。交流化駆動では対向電極に対して、画素電極に正極性、負極性の信号電圧が印加される。そのため、電源回路 4 は正極階調電圧生成回路と負極階調電圧生成回路を有している。ドレインドライバ 6 は交流化信号により、同じ表示データであっても正極性、負極性の階調電圧を選択する。

【0027】

続いて図 2 に、ドレインドライバ 6 内部と小振幅差動信号用回路 30 の概略ブロック図を示す。コントローラ 3 から出力した小振幅差動信号形式の表示データは配線基板 40 に設けられたデータバスライン 5a を経てレシーバ回路 31 に入力する。レシーバ回路 31 は各ドレインドライバ 6 毎に配線基板 40 上に設けられている。レシーバ回路 31 は小振幅

差動信号を変換（演算）し、ハイレベル電圧とロウレベル電圧とからなるドレインドライバ6内部の回路で利用可能な信号波形とする。なお、レシーバ回路31の詳細については後述する。

【0028】

図2では図を簡素化するためにデータバスライン5aを6本の線で示しているが、表示データは小振幅差動信号で伝送され、伝送するデータ量に応じてデータバスライン5aの本数が定められる。小振幅差動信号では2本（1ペア）で1信号が伝送される。また、1ペアの信号線を用い表示データはシリアルに伝送される。なお、図2ではデータバスライン5aを6本の線で示したが、データバスライン5aのペアは任意の数を選ぶことが可能である。5bは小振幅差動信号で伝送されるクロック信号線であり、小振幅差動信号の取り込み等のタイミングを示すクロック信号の伝送に用いられる。 10

【0029】

レシーバ回路31に入力したクロック信号はクロックコントローラ23に伝送され、クロックコントローラ23ではドレインドライバ6内部で用いられる内部クロックが出力する。

【0030】

シリアル／パラレル変換回路32では、シリアルに送られてくる小振幅差動信号をパラレルに変換する。そのため、ドレインドライバ6内部で、階調を6ビットで表す場合では、パラレルに変換された表示データを伝送する内部データバスライン21は6本となる。なお、R、G、Bを1組として転送する場合には、合計18本の内部データバスライン21 20が用いられる。

【0031】

シリアル／パラレル変換回路32ではクロックコントローラ23が出力する内部クロック信号に表示データを同期させて、該同期化した表示データを内部データバスライン21に出力している。シフトレジスタ回路22にもクロックコントローラ23から内部クロック信号が入力しており、内部クロック信号に従って順次にタイミング信号が出力している。

【0032】

データラッチ回路24はタイミング信号が入力すると内部データバスライン21上の表示データを取り込む。全てのデータラッチ回路24に表示データが取り込まれた状態で、データラッチ回路24の表示データがラインラッチ回路25に取り込まれる。ラインラッチ回路25はデコーダ回路26に表示データを出力し、デコーダ回路26には階調電圧生成回路29から各階調電圧が入力しており、デコーダ回路26では表示データに従った階調電圧が選択され、該選択された階調電圧は出力アンプ回路27に入力する。さらに出力アンプ回路27では階調電圧を電流増幅し液晶表示パネル1（図示せず）に出力する。15は電圧供給線で階調電圧生成回路29に必要な電圧を供給している。なお、図2では各回路への電源電圧を供給する配線については省略したが、各々の回路には必要な電圧が供給されている。また、16は補助クロック信号線でクロック信号線5bとは別に、必要に応じてドレインドライバ6に任意のタイミングを伝達するよう設けられる。 30

【0033】

図3に小振幅差動信号用回路30を配線基板40上に配置した構成を示す。配線基板40に設けられた小振幅差動信号用配線5と接続端子41とが接続されており、接続端子41から小振幅差動信号が小振幅差動信号用回路30に入力する。小振幅差動信号用回路30にはレシーバ回路31と、シリアル／パラレル変換回路32、クロックコントローラ23が設けられており小振幅差動信号は、ドレインドライバ6で利用可能な信号に変換さる。小振幅差動信号用回路30とドレインドライバ6との間には配線44が設けられ、出力端子42から出力した信号は配線44を経ての入力端子63に伝えられる。なお、入力端子63の下には重なるように接続端子43が配線基板40に設けられている。 40

【0034】

ドレインドライバ6はフレキシブル基板に搭載され、テープキャリアパッケージ60を構成している。テープキャリアパッケージ60には前述した入力端子63が設けられており 50

、入力端子 6 3 を経て信号がドレインドライバ 6 に入力する。ドレインドライバ 6 からは液晶表示パネル 1 を駆動する信号が出力する。ドレインドライバ 6 から出力する信号はテープキャリアパッケージ 6 0 に設けられた出力端子（図示せず）を用いて液晶表示パネル 1 に伝えられる。

【0035】

図 3 において、配線基板 4 0 に設けられた小振幅差動信号用配線 5 は各小振幅差動信号用回路 3 0 間を直線で結んでおり、小振幅差動信号用配線 5 のそれぞれの信号線はその配線長が同じになっている。小振幅差動信号では各信号を同じ条件で伝送することが必要であり、信号を伝える信号線の配線長をできるかぎり同じにすることが求められている。図 3 では、小振幅差動信号用回路 3 0 はドレインドライバ 6 と独立に設けられており、小振幅差動信号用回路 3 0 の入力端子はドレインドライバ 6 の位置等により制限されることはない、そのため、直線状の小振幅差動信号用配線 5 に対応して小振幅差動信号用回路 3 0 の入力端子を設けることができるため、直線状に小振幅差動信号用配線 5 を設けることが可能である。

10

【0036】

次に、図 4 を用いてドレインドライバ 6 内部に小振幅差動信号用回路 3 0 を設けた場合を説明する。図 4 では、レシーバ回路 3 1、シリアル／パラレル変換回路 3 2、クロックコントローラ 2 3 をドレインドライバ 6 の内部に設けている。

【0037】

小振幅差動信号用回路 3 0 をドレインドライバ 6 内部に一体で設けることで、小振幅差動信号用回路 3 0 とドレインドライバ 6 との間の配線をドレインドライバ 6 内部の配線で形成することができ、接続端子等の構成を省略することが可能である。また、部品点数も減少し省力化や原価低減といった効果がある。

20

【0038】

配線基板 4 0 に設けられたデータバスライン 5 a からレシーバ回路 3 1 までには、引き出し線 5 c が設けられている。前述したように小振幅差動信号では配線の長さが各信号で同じであることが望ましいため引き出し配線 5 c の長さを信号によって不均一にならないよう形成する必要がある。しかしながら、図 5 (a) を用いて引き出し配線 5 c について均一な長さとするのが困難である点を説明する。

【0039】

配線基板 4 0 にはドレインドライバ 6 と接続する接続端子 4 3 が設けられているが、この接続端子 4 3 と小振幅差動信号用配線 5 との間を接続するために引き出し配線 5 c が設けられる。接続端子 4 3 の図中左端の接続端子 4 3-1 と右端の接続端子 4 3-5 とを比較すると、小振幅差動信号用配線 5 を設けるための幅のために引き出し線 5 c 1 に対して引き出し線 5 c 5 は長くなっている。さらに、接続端子 4 3 の幅により接続端子 4 3-1 は接続端子 4 3-5 より左側にあることから、左側の任意の点から接続端子 4 3-5 はより離れた位置にあることになる。そのため、接続端子 4 3-1 までの配線に対して接続端子 4 3-5 までの配線が長くなってしまふ。

30

【0040】

このように、小振幅差動信号用回路 3 0 をドレインドライバ 6 内部に一体で設けた場合に、配線長が不均一になるという問題が生じる。そこで、図 5 (b) に示す配線（以下一筆書き配線とも呼ぶ）を用いることとした。図 5 (b) に示す小振幅差動信号用配線 5 は、配線基板 4 0 の長辺方向に沿う方向（図中 X 方向）に伸びる配線部分 5 d と、長辺に交差する方向（図中 Y 方向）に伸びる配線部分 5 e からなり、配線部分 5 e は接続端子 4 3 に接続し、さらに Y 方向に連続して伸びている。すなわち、小振幅差動信号用配線 5 は配線基板 4 0 の長辺方向に沿うよう伸びると共に、接続端子 4 3 に接続するように蛇行している。

40

【0041】

図 5 (b) に示す小振幅差動信号用配線 5 は、接続端子 4 3 に接続する配線が分岐する形状ではなく、接続端子 4 3 間を一筆書きで結ぶように蛇行する形状をしている。小振幅差

50

動信号用配線 5 の各信号線を平行して形成し、各線を同様に蛇行させることで信号線の配線長等の条件を同一に近づけることが可能である。

【0042】

なお、図 5 (b) では小振幅差動信号用配線 5 を 5 本の信号線で示したが、必要に応じた本数を設けることが可能である。また、5 本の信号線のうち、中心の 1 本は定電圧の信号線とし両脇の信号線は 2 本でペアを構成している。また、等間隔で設けられている接続端子 43 に比較して、ペアの信号線は間隔が狭まるように形成されている。このように信号線を形成することで、ノイズの影響を受けにくくすると共に、ペアの信号線にノイズの影響が同様に生じるようにしている。

【0043】

図 6 に配線基板 40 に小振幅差動信号用配線 5 を一筆書き配線で設け、テープキャリアパッケージ 60 を液晶表示パネル 1 と配線基板 40 とに実装した状態を示す。小振幅差動信号用配線 5 は、接続端子 43 に接続した後も連続しているため、例えばテープキャリアパッケージ 60-1 ではドレインドライバ 6 と重なるように小振幅差動信号用配線 5 が設けられることになる。また、テープキャリアパッケージ 60-1 の右端の入力端子 63-a とテープキャリアパッケージ 60-2 の左端の入力端子 63-b とが小振幅差動信号用配線 5 で接続されている。

【0044】

このように、小振幅差動信号用配線 5 を一筆書き配線で設けると、テープキャリアパッケージ 60 の入力端子 63 の並びが反対となるような 2 種類のテープキャリアパッケージが必要となり、組み立て作業時にテープキャリアパッケージの種類を確認する必要がある等、作業効率が悪化するという問題点が生じる。

【0045】

次に図 7 を用いて、前述した問題点を解決するテープキャリアパッケージ 60 の入力端子 63 について説明する。図 7 は小振幅差動信号用配線 5 に接続する入力端子 63 の 1 例を示したものである。ただし図中左端の端子 S B は端子の機能を制御する信号が入力される制御信号入力端子（バス反転端子）で小振幅差動信号が入力されるものではない。

【0046】

図 7 (a) に示すテープキャリアパッケージ 60 には入力端子 L V 0 A、L V 0 B から L V 5 A、L V 5 B まで、中心に位置するクロック信号入力端子 C L 2 A、C L 2 B を含めて 14 個の入力端子が形成されている。各入力端子は A と B とで 2 本毎のペアを構成しており、入力端子は 7 ペア存在する。各入力端子の機能は一定ではなく、制御信号端子 S B に入力する信号の値によりその機能が変わる。

【0047】

図 7 (b) は制御信号端子 S B にハイレベル信号 (S B = “H”) が入力した場合で、入力端子 L V 0 A、L V 0 B はダミー端子 D U M M Y となり、入力端子 L V 5 B は信号 L V 4-入力用端子となり、入力端子 L V 5 A は信号 L V 4+入力用端子となる。次に図 7 (c) に示すように制御信号端子 S B にロウレベル信号 (S B = “L”) が入力した場合で、入力端子 L V 0 A は信号 L V 4-入力用端子となり、入力端子 L V 0 B は信号 L V 4+入力用端子となり、入力端子 L V 5 A、L V 5 B はダミー端子 D U M M Y となる。このとき、中心に位置するクロック信号入力端子 C L 2 A、C L 2 B はクロック信号入力端子のままである。なお、ダミー端子 D U M M Y とは、小振幅差動信号として取り扱われる信号が入力しない端子の意味で、階調数や画素数が増加した場合に、制御信号等により小振幅差動信号用入力端子として働くように切り換え可能に構成することも可能である。

【0048】

このように、制御信号端子 S B を設けて入力端子の機能を反転させることで、小振幅差動信号用配線 5 を一筆書き配線で設けた場合でも、1 種類のテープキャリアパッケージ 60 を用いて組み立て作業を行い、液晶表示装置の完成後に信号によって、2 種類の端子機能を有するテープキャリアパッケージ 60 を実現することが可能である。

【0049】

次に図 8 に 2 つのテープキャリアパッケージ 60-1 と 60-2 の接続端子 63 を S 字に蛇行する小振幅差動信号用配線 5 について説明する。図 8 に示す小振幅差動信号用配線 5 では、テープキャリアパッケージ 60-1 の左端の入力端子 63c-1 とテープキャリアパッケージ 60-2 の左端の入力端子 63c-2 とが接続されており、テープキャリアパッケージ 60-1 と 60-2 の間で入力端子の機能を反転させる必要がない。ただし、テープキャリアパッケージ 60-1 と 60-2 の間で図中縦方向（Y 方向）に多数の小振幅差動信号用配線 5 を設けるため、配線領域が広くなるといった問題点が生じる。

【0050】

次に図 9 に入力端子 63 を小振幅差動信号用配線 5 が並ぶ方向（Y 方向）と同じ方向に並べて設けることで、小振幅差動信号用配線 5 を直線で設ける構成を示す。小振幅差動信号用配線 5 はテープキャリアパッケージ 60 の左右の端部（図中では左端）に設けられた入力端子 63 により接続される。入力端子 63 からドレインドライバ 6 の入力パッド 64 までテープキャリアパッケージ 60 に設けられた配線により接続され、信号がドレインドライバ 6 に伝えられる。なお、小振幅差動信号用配線 5 はドレインドライバ 6 の下側に重なるように設けられている。

10

【0051】

次に図 10 に蛇行する小振幅差動信号用配線 5 の液晶表示パネル 1 側の配線をテープキャリアパッケージ 60 上に形成した構成を示す。配線基板 40 に設けられた小振幅差動信号用配線 5 は入力端子 63 でテープキャリアパッケージ 60 に形成された配線 67 に接続される、配線 67 は入力パッド 64 でドレインドライバ 6 と接続され、その後、配線基板 40 側に引き出され、再度入力端子 63 で配線基板 40 側の小振幅差動信号用配線 5 に接続される。

20

【0052】

次に図 11 を用いて、小振幅差動信号用配線を液晶表示パネル 1 に設け、ドレインドライバ 6 を直接液晶表示パネル 1 上に搭載する場合を説明する。小振幅差動信号用配線 75 は図中横方向（X 方向）に沿って伸び、液晶表示パネル上の接続端子 73 の間を接続している。また、ドレインドライバ 6 にも小振幅差動信号用配線 65 が設けられており、図中左側の接続端子 73-a から入力した信号は、ドレインドライバ 6 に設けられた小振幅差動信号用配線 65 を伝わり、右側の接続端子 73-b から小振幅差動信号用配線 75 に伝えられる。

30

【0053】

右側のドレインドライバ 6-2 は静電対策配線 71 を説明するため、搭載される位置の輪郭を点線で示している。静電対策配線 71 はドレインドライバ 6 の出力パッド 66 に接続され、液晶表示パネル 1 の端部まで引き出されている。他方、出力パッド 66 には、引き出し配線 72 が接続されているが、引き出し配線 72 の先は映像信号線や画素部の薄膜トランジスタ（図示せず）に接続されている。そのため、薄膜トランジスタを静電破壊から守るために、製造工程途中では静電対策配線 71 は液晶表示パネル 1 の端部の外側で共通に接続されている。静電対策配線 71 と交差するように小振幅差動信号用配線 75 が設けられるために、図 11 では交差部分はドレインドライバ 6 側に設けられ小振幅差動信号用配線 65 としている。

40

【0054】

前述したように、小振幅差動信号では各信号を同じ条件で伝送することが必要であり、小振幅差動信号用配線 5 のそれぞれの信号線はその配線長をできるかぎり同じにするよう工夫されている。そのため、小振幅差動信号用配線 5 は分岐することなく接続端子 43 に接続するよう蛇行している。小振幅差動信号用配線 5 は蛇行することで、図 12 に示すようにドレインドライバ 6 と重なって配線されることになる。さらには、小振幅差動信号用回路 30 にも重なっている。

【0055】

次に、小振幅差動信号用配線 5 と小振幅差動信号用回路 30 とが重なっていることにより生じる問題点について説明する。

50

【0056】

小振幅差動信号は振幅が小さく、ノイズに弱いために差動にしている。また、小振幅差動信号では周波数が速いと配線経路の長さを均一にする必要がある。そのため前述したように小振幅差動信号用配線5を蛇行した配線としている。これにより長さの不均一がなくなり配線でのスキューを無くすることができる。しかし蛇行した小振幅差動信号用配線5ではスキューは均一になるものの図12のようにチップ内部の回路と配線の干渉が起きる。また、配線によっては干渉が起きるチップと起きないチップとが生じる。干渉が起きるチップと起きないチップとがあると一部の差動信号だけにカップリングノイズが乗る結果となる。入力差動部のレンジが一定なことは回路が安定に動作するための条件であるが、一部の差動信号だけにカップリングノイズが乗ると、各信号の位相は合ってもレベルが違ってくることになる。差動入力部は常に一定のレベルで入力されれば安定な動作を得ることができるが、蛇行した小振幅差動信号用配線5では、それができなくなる問題が生じた。

【0057】

また小振幅差動信号は振幅が小さいことから配線容量やドライバの入力容量に対して充放電時間が短くできるので高速化に適している。その意味からも大型パネルの配線に適している。また転送路の充放電電流が減り電流の経路はトランスミッタから出てトランスミッタに戻るために電流経路の不整合もなくEMIにも強くなる。また大型になると基板が大型化して配線での電源電圧降下や差動振幅の低下が発生する。図13はその影響を示したものである。電源電圧降下は電源から遠くなるほどドライバ自身の消費電流で降下して更に基板の配線抵抗で差動振幅が小さくなっていくし差動の振幅も小さくなっていく。差動信号の安定な入力範囲を超えることは差動出力の波形が変わるので次段インバータの動作点をずらし結果としてレシーバの出力位相ずれを引き起こす。また、入力レンジのずれが大きいと動作不能になる。

【0058】

小振幅差動信号用配線5を蛇行させることにより生じる問題点や、基板が大型化して配線での電源電圧降下や差動振幅の低下が発生する問題点を解決するために、レシーバ回路31にレベルシフト回路34を設けることとした。図14にレベルシフト回路34を備えたレシーバ回路31を示す。図14に示す回路では、差動入力部35で常に一定の入力レンジを確保すべくレベルシフト回路34が設けられている。以下図14に示す回路の動作を説明する。なお、図14に示す回路ではPMOS入力のタイプであるがNMOS入力方式を用いることも可能である。

【0059】

まず、安定動作レンジに対して入力波形電圧が高い場合について図15を用いて説明する。図15(a)に示すように、安定動作レンジSRに対して入力信号Viが高電圧になっている。トランジスタM1にはIdなる電流が流れるようにしてあるが入力信号Viのレンジが高い場合には、入力になるPMOSTランジスタのM2とM5がカットオフ近傍になりNMOSTランジスタM3とM4にId3(M3に流れる電流)とId4(M4に流れる電流)なる電流が流れる。トランジスタM1は定電流源となるので電流IdはId3+Id4になる。ところでトランジスタM6、M9のゲート電極には電圧VCCが入力し、トランジスタM7、M8のゲート電極には電圧GNDが入力しているので、これらトランジスタM6～M9は一定の抵抗値gmを持つ抵抗として動作する。この抵抗値gmにId3、Id4なる電流が流れるので、Vo+、Vo-なる差動電圧が発生する。またトランジスタM10、M11は電圧Vo+、Vo-がゲート電極に入力するので補完の関係になる。そのためトランジスタM6～M10で差動入力部35に対して一定のオフセット電圧V2を発生できる。

【0060】

次に安定動作レンジに対して入力波形電圧が低い場合について図16を用いて説明する。図16でも同様にトランジスタM1にはIdなる電流が流れる。トランジスタM6～M10の抵抗値gmの分圧で発生する電圧V2は入力信号Viが高いときと同じ電圧を発生できる。つまり差動入力部35には常に一定のレンジで差動電圧が供給されるので入力の差

動電圧のダイナミックレンジに影響を受けないレシーバ回路 31 が実現できる。

【0061】

差動入力部 35 の入力レンジが一定であればインバータ入力は一一定波形となり動作点がずれることもない。よってレシーバ回路 31 での変換スキューは発生せず高速動作に対応できる。

【0062】

図 17 に差動信号にカップリングノイズ CN が入ってきた場合のレベルシフト回路 34 無しの動作を示す。差動電圧が入力されるとレシーバ出力はそれに応じた H、L レベルの信号 OUT を出力するのであるが差動動作の安定入力レンジを超えるため差分電圧は正常にも関わらず、カップリングノイズ CN を受けた部分は差動入力部で反応不能になる。このことは図 13 に示すの電圧分布に偏りがある場合でも同じことが言える。 10

【0063】

次にレベルシフト回路 34 を設けた場合を図 18 に示す。差分の電圧も正常でレシーバ出力も正常に動作できることがわかる。

【0064】

また図 14 に示すようにレシーバ回路 31 はスタンバイ信号バー STBY により省電力化する機能も有している。つまりスタンバイ信号バー STBY によりレベルシフト部 34 のトランジスタ M1 に流れる電流を遮断し、スイッチ SW1 をスタンバイ信号バー STBY がロウレベルでオフとなる素子とすることで、差動入力部の電流源もスイッチ SW1 で遮断し、スイッチ SW3 でトランジスタ M12 の電流を遮断し、スイッチ SW2 で高抵抗 Hiz を安定レベルにしてレシーバ出力を固定して電流を省く機能をいれている。この回路によりレシーバにとって不要な時間はこの回路全てを切ること消費電流を低減することができ低消費電力に寄与しこれにより動作率が下がり信頼性が上がる。 20

【0065】

更に、図 19 のように入力ダイナミックレンジを上げる手段として、差動入力部の入力対トランジスタ M13、M14 をデプレッション MOS トランジスタにすることも可能である。入力部をデプレッション MOS トランジスタとすることで、閾値電圧を高くすることができ、入力信号の電圧が比較的高い場合でも信号入力が可能である。

【0066】

【発明の効果】

以上説明したように、本発明によればノイズの影響を減少させることができ、また電源インピーダンスや配線抵抗の影響を低減させ安定した高速動作を可能にすることができる。また、スタンバイ機能により低消費電力が実現し、対ノイズや対寿命に関して信頼性が向上するドライバ及びそれを実装した液晶表示装置が実現する。 30

【図面の簡単な説明】

【図 1】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。

【図 2】本発明の実施の形態である液晶表示装置のドレインドライバの概略ブロック図である。

【図 3】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。

【図 4】本発明の実施の形態である液晶表示装置のドレインドライバの概略ブロック図である。 40

【図 5】本発明の実施の形態である液晶表示装置の信号線の概略図である。

【図 6】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。

【図 7】本発明の実施の形態である液晶表示装置の駆動回路の入力端子を示す概略図である。

【図 8】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。

【図 9】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。

【図 10】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。

【図 11】本発明の実施の形態である液晶表示装置の概略構成を示すブロック図である。

【図 12】本発明の実施の形態である液晶表示装置の駆動回路と信号線とを示す概略図で 50

ある。

【図 1 3】本発明の実施の形態である液晶表示装置の信号波形を示す概略図である。

【図 1 4】本発明の実施の形態である液晶表示装置の入力回路の概略図である。

【図 1 5】本発明の実施の形態である液晶表示装置の入力回路と動作を説明するの概略図である。

【図 1 6】本発明の実施の形態である液晶表示装置の入力回路と動作を説明するの概略図である。

【図 1 7】本発明の実施の形態である液晶表示装置の信号波形を説明するの概略図である。

【図 1 8】本発明の実施の形態である液晶表示装置の信号波形を説明するの概略図である。


【図 1 9】本発明の実施の形態である液晶表示装置の駆動回路の入力部を説明するの概略図である。

【符号の説明】

1…液晶表示パネル、2…表示部、3…コントローラ、4…電源回路、5…データバスライン、6…ドレインドライバ、7…ゲートドライバ、8…映像信号線、9…ゲート信号線、10…薄膜トランジスタ、11…画素部、20…入力ラッチ回路、21…内部データバスライン、22…シフトレジスタ、23…クロックコントローラ、24…データラッチ回路、25…ラインラッチ回路、26…デコーダ回路、27…出力アンプ回路、28…データ反転信号線、30…小振幅差動信号用回路、31…レシーバ回路、32…シリアルパラレル変換回路、34…レベルシフト回路、35…差動入力回路。


【図 1】

図1




【図 2】

図2




【図 3】

図3



【図 4】


図4




【図 5】

図5

(a)




(b)




【図 6】

図6




【図 7】




【図 8】

図8




【図 9】

図9




【図 10】

図10




【図 1 1】

図11




【図 1 2】

図12




【図 1 3】

図13



【図 1 4】

図14




レベルシフト部

差動入力部


【図 15】

図15




【図 16】

図16



【図 17】

図17



【図 18】

図18





図19



フロントページの続き

(51)Int.Cl. ⁷	F I	テーマコード (参考)
	G 0 9 G 3/20	6 2 1 M
	G 0 9 G 3/20	6 2 3 B
	G 0 9 G 3/20	6 2 3 E
	G 0 9 G 3/20	6 2 3 R
	G 0 9 G 3/20	6 2 4 B
	G 0 9 G 3/20	6 3 3 B
	G 0 9 G 3/20	6 4 1 C
	G 0 9 G 3/20	6 8 0 G

- (72)発明者 尾手 幸秀
千葉県茂原市早野 3 6 8 1 番地 日立デバイスエンジニアリング株式会社内
- (72)発明者 貴田 秀俊
千葉県茂原市早野 3 3 0 0 番地 株式会社日立ディスプレイズ内
- (72)発明者 小寺 浩一
東京都国分寺市東恋ヶ窪 3-1-1 株式会社日立超エル・エス・アイシステムズ内
- (72)発明者 山本 剛
千葉県茂原市早野 3 6 8 1 番地 日立デバイスエンジニアリング株式会社内
- F ターム(参考) 2H093 NA16 NA53 NC11 NC22 NC26 NC34 ND33 ND39 ND40 ND43
ND55 ND60 NE03 NE07
5C006 AA16 AC21 AF25 AF42 BB16 BC11 BC12 BC16 BC23 BF03
BF04 BF49 FA13 FA32
5C080 AA10 BB05 CC03 DD08 DD12 EE29 EE30 FF11 JJ02 JJ03
JJ04 JJ06

专利名称(译)	液晶表示装置		
公开(公告)号	JP2004325820A	公开(公告)日	2004-11-18
申请号	JP2003120891	申请日	2003-04-25
[标]申请(专利权)人(译)	株式会社日立制作所 日立器件工程株式会社		
申请(专利权)人(译)	日立显示器有限公司 日立设备工程有限公司		
[标]发明人	伊藤 茂 松元 秀一郎 尾手 幸秀 貴田 秀俊 小寺 浩一 山本 剛		
发明人	伊藤 茂 松元 秀一郎 尾手 幸秀 貴田 秀俊 小寺 浩一 山本 剛		
IPC分类号	G02F1/133 G09G3/20 G09G3/36 G09G5/00		
CPC分类号	G09G5/006		
FI分类号	G09G3/36 G02F1/133.505 G09G3/20.611.C G09G3/20.612.P G09G3/20.612.R G09G3/20.621.M G09G3/20.623.B G09G3/20.623.E G09G3/20.623.R G09G3/20.624.B G09G3/20.633.B G09G3/20.641.C G09G3/20.680.G		
F-TERM分类号	2H093/NA16 2H093/NA53 2H093/NC11 2H093/NC22 2H093/NC26 2H093/NC34 2H093/ND33 2H093/ND39 2H093/ND40 2H093/ND43 2H093/ND55 2H093/ND60 2H093/NE03 2H093/NE07 5C006/AA16 5C006/AC21 5C006/AF25 5C006/AF42 5C006/BB16 5C006/BC11 5C006/BC12 5C006/BC16 5C006/BC23 5C006/BF03 5C006/BF04 5C006/BF49 5C006/FA13 5C006/FA32 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD08 5C080/DD12 5C080/EE29 5C080/EE30 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 2H193/ZA04 2H193/ZD23 2H193/ZF52 2H193/ZP03		
其他公开文献	JP4443140B2		
外部链接	Espacenet		

摘要(译)

解决的问题：提供一种在液晶显示装置中几乎不受噪声等影响的输入电路，该液晶显示装置通过在用于驱动液晶显示面板的驱动电路中使用小振幅差分信号来传输显示数据。为了在相同条件下发送小振幅差分信号，以曲折的方式设置小振幅差分信号线以具有相同的配线长度。为了减小由曲折的小振幅差分信号线和驱动电路的重叠引起的影响，在输入电路中设置电平移位电路，以使输入信号具有稳定的操作电平。[选择图]图6

图6

