

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第5377822号
(P5377822)

(45) 発行日 平成25年12月25日 (2013.12.25)

(24) 登録日 平成25年10月4日 (2013.10.4)

(51) Int.Cl.

F I

G09G 3/36 (2006.01)
G09G 3/20 (2006.01)G09G 3/36
G09G 3/20 622E
G09G 3/20 622G
G09G 3/20 622D
G09G 3/20 611J

請求項の数 9 (全 22 頁) 最終頁に続く

(21) 出願番号 特願2006-205309 (P2006-205309)
 (22) 出願日 平成18年7月27日 (2006.7.27)
 (65) 公開番号 特開2007-34311 (P2007-34311A)
 (43) 公開日 平成19年2月8日 (2007.2.8)
 審査請求日 平成21年7月24日 (2009.7.24)
 (31) 優先権主張番号 10-2005-0068681
 (32) 優先日 平成17年7月28日 (2005.7.28)
 (33) 優先権主張国 韓国 (KR)

前置審査

(73) 特許権者 512187343
 三星ディスプレイ株式会社
 Samsung Display Co.,
 , Ltd.
 大韓民国京畿道龍仁市器興区三星二路95
 95, Samsung 2 Ro, Giheung-Gu, Yongin-City
 , Gyeonggi-Do, Korea
 (74) 代理人 110000671
 八田国際特許業務法人
 (72) 発明者 金 聖 萬
 大韓民国ソウル特別市松坡区新川洞 薔薇
 アパート30棟508号

最終頁に続く

(54) 【発明の名称】 表示装置用スキャン駆動装置、それを含む表示装置及び表示装置の駆動方法

(57) 【特許請求の範囲】

【請求項 1】

スキャン信号が伝達される複数のゲートラインとデータ信号が伝達される複数のソースラインとを含む表示装置を駆動するスキャン駆動装置において、

出力端子が前記ゲートラインと電氣的にそれぞれ連結された複数のステージを含むシフトレジスタと、

前記複数のゲートラインに印加されて当該複数のゲートラインを順次に活性化させるサブスキャン信号及びメインスキャン信号を、前記シフトレジスタを通じてそれぞれ複数のゲートラインに順次に印加する多重信号印加部と、

を含み、

前記多重信号印加部は、それぞれ順次に連結された I 個 (I は 2 以上の自然数) のステージを含み、前記多重信号印加部のステージは、前記シフトレジスタのステージと電氣的に連結され、

前記多重信号印加部はそれぞれ順次に連結されたステージを含むスタート部及び終了部を含み、前記スタート部の最後ステージは前記シフトレジスタの一番目のステージと電氣的に連結され、前記終了部の一番目のステージは前記シフトレジスタの最後のステージと電氣的に連結されることを特徴とする表示装置用スキャン駆動装置。

【請求項 2】

前記サブスキャン信号及び前記メインスキャン信号のパルス幅はそれぞれ H で同一であり、前記サブスキャン信号の上昇エッジと前記メインスキャン信号の上昇エッジとの時間

10

20

間隔は $I \times H$ であることを特徴とする請求項 1 記載の表示装置用スキャン駆動装置。

【請求項 3】

前記 I 値は前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の H 単位の周期及び前記シフトレジスタを駆動するクロック信号数の最小公倍数であることを特徴とする請求項 2 記載の表示装置用スキャン駆動装置。

【請求項 4】

前記 I 値は、2、3、4 のうちのいずれか一つであることを特徴とする請求項 2 記載の表示装置用スキャン駆動装置。

【請求項 5】

前記シフトレジスタを駆動するためのスキャン開始信号は、少なくとも前記スタート部の一番目のステージと前記シフトレジスタの一番目のステージに同時に印加され、前記サブスキャン信号及び前記メインスキャン信号は前記スキャン開始信号から発生されることを特徴とする請求項 1 ～ 4 のいずれか一項記載の表示装置用スキャン駆動装置。

10

【請求項 6】

前記スキャン開始信号が前記シフトレジスタの一番目のステージに伝達される配線に形成され、前記スタート部の最後のステージから出力されるキャリー信号が前記スタート部の一番目のステージに出力されることを防止するためのダイオードをさらに含むことを特徴とする請求項 5 記載の表示装置用スキャン駆動装置。

【請求項 7】

前記ダイオードは、ゲートとドレイン端子が電氣的に連結されたアモルファスシリコントランジスタであることを特徴とする請求項 6 記載の表示装置用スキャン駆動装置。

20

【請求項 8】

前記多重信号印加部の前記スタート部は、前記シフトレジスタの一番目のステージと隣接して配置され、前記多重信号印加部の前記終了部は前記シフトレジスタの最後のステージと隣接して配置されていることを特徴とする請求項 5 ～ 7 のいずれか一項記載の表示装置用スキャン駆動装置。

【請求項 9】

前記メインスキャン信号は、前記サブスキャン信号から一定時間経過後出力されることを特徴とする請求項 1 記載の表示装置用スキャン駆動装置。

30

【発明の詳細な説明】

【技術分野】

【0001】

本発明は表示装置用スキャン駆動装置、それを含む表示装置及び表示装置の駆動方法に関する。

【背景技術】

【0002】

表示装置（ディスプレイ装置）は情報処理装置で処理された結果である電氣的信号を使用者が認識することができるようにする装置である。このような表示装置の例としては液晶表示装置（LCD）、有機電界発光装置（OLED）、プラズマ表示パネル（PDP）などがある。

40

【0003】

二重液晶表示装置は多くの利点を有し多くの分野で使用されている。液晶表示装置は第 1 方向に延長された複数のゲートライン、前記第 1 方向に垂直な方向に延長された複数のソースライン、及び前記ゲートラインとソースラインに連結された複数の液晶キャパシタを含む。

【0004】

前記ゲートラインが順次に活性化されると、前記ソースラインを通じてイメージに対応するデータ電圧が前記液晶キャパシタに印加され液晶キャパシタにデータ電圧が充電される。前記液晶キャパシタにデータ電圧が充電されると液晶キャパシタを構成する画素電極と共通電極との間に電氣場が形成される。前記画素電極と共通電極との間に電氣場が形成

50

されると、前記画素電極と共通電極との間に介在された液晶層の液晶分子配列が変化し液晶層の光学的透過率が変更される。従って、各画素別透過率が変更され画像が表示される。

【0005】

一番目のゲートラインが活性化され最後のゲートラインまで順次に活性化された後再度一番目のゲートラインが活性化されるまでの周期を1フレームという。

【0006】

ところで、表示装置の大きさが大きくなり解像度が増加することにより、ゲートライン数が増加するが、前記フレームは固定されているので、結果的に一つのゲートラインに連結された活性化される時間は減少される。

10

【0007】

一方、ゲートラインが活性化された時間の間データ電圧が前記液晶キャパシタを充電するが、ゲートラインが活性化される時間が短くなると、液晶キャパシタの充電時間が短くなり、液晶キャパシタが目標画素電圧に到達できない、という問題が発生する。即ち、液晶キャパシタの充電率が低くなる問題が発生する。

【0008】

さらに、残像を除去するために駆動周波数を増加させる場合、液晶キャパシタの充電時間がさらに短くなるという問題が発生する。

【発明の開示】

【発明が解決しようとする課題】

20

【0009】

本発明の第1目的は、短くなった充電時間の間にデータ電圧が液晶キャパシタに十分に充電され画質の向上が図れる表示装置用スキャン駆動装置を提供することにある。

【0010】

本発明の第2目的は、このような駆動装置を含む表示装置を提供することにある。

【0011】

本発明の第3目的は、短くなった充電時間の間にデータ電圧を液晶キャパシタに十分に充電することができる表示装置の駆動方法を提供することにある。

【課題を解決するための手段】

【0012】

30

前記した本発明の第1の目的を達成するためのスキャン駆動装置は、スキャン信号が伝達される複数のゲートライン、及びデータ信号が伝達される複数のソースラインを含む表示装置を駆動するスキャン駆動装置において、出力端子が前記ゲートラインと電氣的にそれぞれ連結された複数のステージを含むシフトレジスタと、前記は前記複数のゲートラインに印加されて当該複数のゲートラインを順次に活性化させるサブスキャン信号及びメインスキャン信号を前記シフトレジスタを通じてそれぞれ複数のゲートラインに順次に印加する多重信号印加部とを含み、前記多重信号印加部は、それぞれ順次に連結されたI個（Iは2以上の自然数）のステージを含み、前記多重信号印加部のステージは、前記シフトレジスタのステージと電氣的に連結され、前記多重信号印加部はそれぞれ順次に連結されたステージを含むスタート部及び終了部を含み、前記スタート部の最後ステージは前記シフトレジスタの一番目のステージと電氣的に連結され、前記終了部の一番目のステージは前記シフトレジスタの最後のステージと電氣的に連結されている。

40

【0013】

望ましくは、前記サブスキャン信号及びメインスキャン信号のパルス幅はそれぞれHであり、前記サブスキャン信号の上昇エッジと前記メインスキャン信号の上昇エッジとの時間間隔はI×Hである。ここで、Iは2以上の自然数である。

【0014】

望ましくは、前記I値は前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期及び前記シフトレジスタを駆動するクロック信号の数の最小公倍数である。例えば、前記I値は2、3、4のうちのいずれか一つである。

50

【 0 0 1 5 】

前記多重信号印加部は、例えば、それぞれ順次に連結された I 個のステージを含むスタート部及び終了部を含み、前記スタート部は最後のステージが前記シフトレジスタの一番目のステージと電氣的に連結され、前記終了部は一番目のステージが前記シフトレジスタの最後のステージと電氣的に連結される。また、前記シフトレジスタを駆動するためのスキャン開始信号は、前記スタート部の一番目のステージと前記シフトレジスタの一番目のステージに同時に印加される。

【 0 0 1 6 】

望ましくは、前記スキャン駆動装置には、前記スキャン開始信号が前記シフトレジスタの一番目のステージに伝達される配線中に、前記スタート部の一番目の最後のステージから出力されるキャリア信号が前記スタート部の一番目のステージに出力されるのを防止するためのダイオードを、さらに含ませる。

10

【 0 0 1 7 】

例えば、前記多重信号印加部は、それぞれ順次に連結された I 個のステージを含み、前記一番目のステージは前記シフトレジスタの最後のステージと電氣的に連結され、前記シフトレジスタを駆動させるためのスキャン開始信号はサブスキャン開始信号及び前記サブスキャン開始信号から一定の時間経過した後出力されるメインスキャン開始信号を含むとよい。

【 0 0 1 8 】

望ましくは、前記サブスキャン開始信号及びメインスキャン開始信号のパルス幅はそれぞれ H であり、前記サブスキャン信号の上昇エッジと前記メインスキャン信号の上昇エッジの時間間隔は $I \times H$ である。ここで、 I は 2 以上の自然数である。

20

【 0 0 1 9 】

望ましくは、前記 I 値は、前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期及び前記シフトレジスタを駆動するクロック信号数の最小公倍数である。例えば、前記 I 値は 2、3、4 のうちいずれか一つであることができる。

【 0 0 2 0 】

前記した本発明の第 2 の目的を達成するための表示装置は、スキャン信号が伝達される複数のゲートラインとデータ信号が伝達される複数のソースラインを含む液晶表示パネルと、シフトレジスタ及び多重信号印加部を含むスキャン駆動装置とを有する。前記多重信号印加部の前記シフトレジスタは出力端子が前記ゲートラインと電氣的にそれぞれ連結された複数のステージを含み、前記ゲートラインを順次に活性化させるサブスキャン信号及びメインスキャン信号を前記シフトレジスタを通じてそれぞれゲートラインに順次に印加する。前記多重信号印加部は、それぞれ順次に連結された I 個（ I は 2 以上の自然数）の前記ステージを含み、前記多重信号印加部のステージは、前記シフトレジスタのステージと電氣的に連結されている

30

【 0 0 2 1 】

前記した本発明の第 3 の目的を達成するための表示装置の駆動方法は、スキャン信号が伝達される複数のゲートライン、及びデータ信号が伝達される複数のソースラインを含む液晶表示パネルと、前記液晶表示パネルを駆動するスキャン駆動装置と、を含み、前記スキャン駆動装置は、出力端子が前記ゲートラインと電氣的にそれぞれ連結された複数のステージを含むシフトレジスタと、前記ゲートラインを順次に活性化させるサブスキャン信号及びメインスキャン信号を、前記シフトレジスタを通じてそれぞれゲートラインに順次に印加する多重信号印加部と、を含み、前記多重信号印加部は、それぞれ順次に連結された I 個（ I は 2 以上の自然数）の前記ステージを含み、前記多重信号印加部のステージは、前記シフトレジスタのステージと電氣的に連結されている表示装置の駆動方法であって、 N 番目のゲートライン及び $(N + I)$ 番目のゲートラインを同時に活性化させる段階及び活性化された N 番目のゲートライン（ $N + I$ ）番目のゲートラインに連結された液晶キャパシタにそれぞれデータ電圧を印加する段階を含む。ここで、前記 ' N ' は自然数であ

40

50

り、I は 2 以上の自然数のうちのいずれか一つの値である。

【 0 0 2 2 】

望ましくは、前記データ電圧は前記 N 番目のゲートラインに連結された液晶キャパシタに対応するデータ電圧である。

【 0 0 2 3 】

望ましくは、前記 I 値は、前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期及び前記シフトレジスタを駆動するクロック信号数の最小公倍数である。例えば、前記 I 値は 2、3、4 のうちいずれか一つを有する。

【 0 0 2 4 】

本発明によると、一つのゲートラインに 2 度のスキャン信号が印加されるので、前記ゲートラインに連結された液晶キャパシタが 2 回にかけてデータ電圧の印加を受ける。従って、たとえゲートラインが活性化される時間が減少したとしても、前記液晶キャパシタに目標画素電圧が十分に充電されるので、画質が改善される。

【発明を実施するための最良の形態】

【 0 0 2 5 】

以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。

【 0 0 2 6 】

図 1 は本発明の一実施例によるスキャン駆動装置を具備した表示装置を示したブロックダイアグラムである。

【 0 0 2 7 】

図 1 に示すように、本発明の一実施例による表示装置 1 0 0 は多重信号印加部 1 1 0、シフトレジスタ 1 2 0 及び液晶表示パネル 1 3 0 を含む。

【 0 0 2 8 】

前記多重信号印加部 1 1 0 はスタート部 1 1 1 及び終了部 1 1 2 を含む。前記スタート部 1 1 1 及び終了部 1 1 2 はそれぞれ順次に連結された複数のステージを含む。前記多重信号印加部 1 1 0 は前記シフトレジスタ 1 2 0 と電氣的に連結される。

【 0 0 2 9 】

より詳細に説明すると、前記シフトレジスタ 1 2 0 は例えば、順次に連結された 7 6 9 個のステージ（STAGE 1、STAGE 2、...、STAGE 7 6 9）を含む。前記多重信号印加部 1 1 0 の前記スタート部 1 1 1 は、例えば、2 つのステージ（STAGE - 1、STAGE 0）を含み、2 つのステージの最後のステージ（STAGE 0）は前記シフトレジスタ 1 2 0 の一番目のステージ（STAGE 1）と電氣的に連結される。また、前記多重信号印加部 1 1 0 の前記終了部 1 1 2 は、例えば、2 つのステージ（STAGE 7 7 0、STAGE 7 7 1）を含み、2 つのステージの一番目のステージ（STAGE 7 7 0）は前記シフトレジスタ 1 2 0 の最後のステージ（STAGE 7 6 9）に電氣的に連結される。

【 0 0 3 0 】

前記多重信号印加部 1 1 0 のスタート部 1 1 1 及び終了部 1 1 2 に含まれるステージの数は、ドット反転駆動、コラム反転駆動または 2 × 1 反転駆動などのような駆動方式、及び前記シフトレジスタ 1 2 0 に含まれたステージを駆動するためのクロック数と関係する。前記多重信号印加部 1 1 0 のスタート部 1 1 1 及び終了部 1 1 2 に含まれるステージの数は、前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性（基準電圧中心）の周期及び前記シフトレジスタを駆動するクロック信号数の最小公倍数で決定される。これに対しては、後で詳細に説明する。

【 0 0 3 1 】

本実施例による多重信号印加部 1 1 0 のスタート部 1 1 1 及び終了部 1 1 2 は、例えば、それぞれ 2 つのステージを含む。

【 0 0 3 2 】

前記シフトレジスタ 1 2 0 を駆動するためのスキャン開始信号（STVP）は、前記シフトレジスタ 1 2 0 の一番目のステージ（STAGE 1）及び前記多重信号印加部 1 1 0

10

20

30

40

50

の前記スタート部 1 1 1 の一番目のステージ (S T A G E - 1) に印加される。

【 0 0 3 3 】

図 2 は図 1 に示されたスキャン駆動装置に含まれた多重信号印加部のスタート部を詳細に示したブロックダイヤグラムである。

【 0 0 3 4 】

図 1 及び図 2 に示すように、前記多重信号印加部 1 1 0 のスタート部 1 1 1 は、例えば、2 つのステージ (S T A G E - 1 、 S T A G E 0) を含む。前記スタート部 1 1 1 の出力信号は前記液晶表示パネル 1 3 0 に出力されない。

【 0 0 3 5 】

前記スタート部 1 1 1 の一番目のステージ (S T A G E - 1) にスキャン開始信号 (S T V P) が印加されるとスタート部 1 1 1 の一番目のステージ (S T A G E - 1) はキャリア信号 (C S) を発生させる。

10

【 0 0 3 6 】

前記スタート部 1 1 1 の一番目のステージ (S T A G E - 1) から出力されたキャリア信号 (C S) は、前記スタート部 1 1 1 の 2 番目のステージ (S T A G E 0) に入力され、前記スタート部 1 1 1 の 2 番目のステージ (S T A G E 0) を駆動させる。前記 2 番目のステージ (S T A G E 0) から出力されたキャリア信号 (C S) は前記シフトレジスタ 1 2 0 の一番目のステージ (S T A G E 1) に入力され前記シフトレジスタ 1 2 0 の一番目のステージ (S T A G E 1) を駆動させメインスキャン信号を発生させる。前記メインスキャン信号は前記液晶表示パネル 1 3 0 の一番目のゲートライン G 1 を活性化させる。また、前記シフトレジスタ 1 2 0 の一番目のステージ (S T A G E 1) から出力されたキャリア信号は、前記シフトレジスタ 1 2 0 の 2 番目のステージ (S T A G E 2) に入力され、メインスキャン信号を発生させる。

20

【 0 0 3 7 】

前記スタート部 1 1 1 の一番目のステージ (S T A G E - 1) に印加されたスキャン開始信号 (S T V P) は、同時に前記シフトレジスタ 1 2 0 の一番目のステージ (S T A G E 1) にも印加され、サブスキャン信号を発生させる。前記サブスキャン信号は前記液晶表示パネル 1 3 0 の一番目のゲートライン G 1 を活性化させる。

【 0 0 3 8 】

時間的に、前記一番目のゲートライン G 1 は前記サブスキャン信号によって 1 次的に、すなわち先に活性化され、前記メインスキャン信号によって 2 次的に活性化される。従って、ゲートラインを活性化する時間が実質的に増大され、データ電圧が前記一番目のゲートライン G 1 に連結された液晶キャパシタにより十分に充電されることが可能になる。

30

【 0 0 3 9 】

一方、前記スタート部 1 1 1 の 2 番目のステージ (S T A G E 0) から出力されたキャリア信号が前記スタート部 1 1 1 の一番目のステージ (S T A G E 0) に印加されて再度前記スタート部 1 1 1 の一番目のステージ (S T A G E 0) が駆動されることを防止するために、前記スキャン開始信号 (S T V P) を前記シフトレジスタの一番目ステージに伝達する配線内に、ダイオード 2 0 0 が形成されている。前記ダイオード 2 0 0 はゲートとドレイン端子が電氣的に連結されたトランジスタで具現することができる。

40

【 0 0 4 0 】

図 3 は図 1 に示された液晶表示パネルのブロックダイヤグラムである。

【 0 0 4 1 】

図 3 に示すように、液晶表示パネル 1 3 0 は、第 1 方向に延長された複数のゲートライン (G 1 、 G 2 、 ... G m) 、前記第 1 方向と交差する第 2 方向に延長された複数のソースライン (D 1 、 D 2 、 ... D n) 、及び隣接する 2 つの前記ゲートラインと隣接する 2 つの前記ソースラインで定義される領域に形成された画素を含む。

【 0 0 4 2 】

各画素は、スイッチング素子 (T F T) 、液晶キャパシタ (C l c) 及びストレージキャパシタ (C s t) を含む。前記スイッチング素子 T F T はゲート電極 G 、ソース電極 S

50

及びドレイン電極 D を有し、前記ゲート電極 G は前記ゲートライン (G 1、G 2、... G m) のうちのひとつと電氣的に連結され、前記ソース電極 S は前記ソースライン (D 1、D 2、... D n) のうちのひとつと電氣的に連結されている。また前記ドレイン電極 D は液晶キャパシタ (C 1 c) の画素電極と電氣的に連結されている。

【 0 0 4 3 】

前記液晶キャパシタ (C 1 c) は、前記画素電極、共通電極、及び前記画素電極と共通電極との間に介在された液晶層を有する。スキャン信号が前記ゲートラインに印加されると、前記ゲートラインに連結されたスイッチング素子 (T F T) がターンオンされ、ソースラインを通じて印加されたデータ電圧が、スイッチング素子のソース電極 S 及びドレイン電極 D を経て画素電極に印加される。

10

【 0 0 4 4 】

画素電極にデータ電圧が印加されると、前記画素電極と前記共通電極との間に電氣場が形成され、前記電氣場によって前記液晶層の液晶分子配列が変化する。前記液晶層の液晶分子配列が変化するすると液晶層の光透過度が変化し画像を表示する。

【 0 0 4 5 】

ストレージキャパシタ (C s t) は、前記液晶キャパシタ (C 1 c) と並列で連結され、ストレージキャパシタ (C s t) に入力されたデータ電圧を 1 フレームの間保持する。

【 0 0 4 6 】

以下、各時間区間別に各ステージの入出力信号を説明する。

【 0 0 4 7 】

20

図 4 は図 1 に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。図 4 中、A S G - 1、A S G - 0、A S G - 1、A S - 2 はそれぞれステージ S T A G - 1、S T A G 0、S T A G 1、S T A G 2 に対応する。また、太い実線はスキャン開始信号 (S T V P) を、細かい破線はゲート信号を、細い実線はデータ信号を、粗い破線は予備充電信号を示す。以下、図 1、3 及び 4 を参照して説明する。

【 0 0 4 8 】

1 H 時間区間

一番目の時間区間 1 H においては、スキャン開始信号 (S T V P) が前記多重信号印加部 1 1 0 のスタート部 1 1 1 における一番目のステージ (S T A G E - 1) 及び前記シフトレジスタ 1 2 0 における一番目のステージ (S T A G E 1) に同時に印加される。前記多重信号印加部 1 1 0 のスタート部 1 1 1 における一番目のステージ (S T A G E - 1) に印加されたスキャン開始信号 (S T V P) はメインスキャン信号 (M S) を発生させ、前記シフトレジスタ 1 2 0 における一番目のステージ (S T A G E 1) に印加されたスキャン開始信号 (S T V P) はサブスキャン信号 (S S) を発生させる。

30

【 0 0 4 9 】

2 H 時間区間

2 番目の時間区間 2 H においては、前記スキャン開始信号 (S T V P) に応答して、スタート部 1 1 1 における一番目のステージ (S T A G E - 1) がメインスキャン信号 (M S) を出力し、前記シフトレジスタ 1 2 0 における一番目のステージ (S T A G E 1) がサブスキャン信号 (S S) を出力する。

40

【 0 0 5 0 】

前記スタート部 1 1 1 の一番目のステージ (S T A G E - 1) で出力されたメインスキャン信号 (M S) は、前記スタート部 1 1 1 の 2 番目のステージ (S T A G E 0) に入力される。また、前記シフトレジスタ 1 2 0 の一番目のステージ (S T A G E 1) から出力されたサブスキャン信号 (S S) は、前記シフトレジスタ 1 2 0 の 2 番目のステージ (S T A G E 0) に入力され、前記表示パネル 1 3 0 の一番目のゲートライン G 1 を活性化させる。

【 0 0 5 1 】

前記表示パネル 1 3 0 の一番目のゲートライン G 1 が活性化されると、データ信号がソースライン D 1、D 2、... D m を通じて伝達液晶キャパシタ (C 1 c) に到達される。前

50

記データ信号は液晶キャパシタ (C1c) を予備的に活性化させるだけで、実際に、前記活性化された一番目のゲートライン G1 に対応する画素イメージのデータ信号ではない。

【0052】

例えば、前フレームのデータ信号とは基準電圧 (Vcom) を基準にして反対極性のデータ信号が伝達される。

【0053】

3 H 時間区間

3 番目の時間区間 3 H においては、前記スタート部 111 の一番目のステージ (STAGE - 1) から出力されたメインスキャン信号 (MS) に応答して、前記スタート部 111 の 2 番目のステージ (STAGE 0) がメインスキャン信号 (MS) を出力する。また前記シフトレジスタ 120 の一番目のステージ (STAGE 1) から出力されたサブスキャン信号 (SS) に応答して、前記シフトレジスタ 120 の 2 番目のステージ (STAGE 2) がサブスキャン信号 (SS) を出力する。

【0054】

前記スタート部 111 の 2 番目のステージ (STAGE 0) から出力されたメインスキャン信号 (MS) は、前記シフトレジスタ 120 の一番目のステージ (STAGE 1) に入力される。また、前記シフトレジスタ 120 の 2 番目のステージ (STAGE 2) から出力されたサブスキャン信号 (SS) は、前記シフトレジスタ 120 の 3 番目のステージ (STAGE 3) に入力されると共に、前記表示パネル 130 の 2 番目のゲートライン G2 を活性化させる。

【0055】

前記表示パネル 130 の 2 番目のゲートライン G2 が活性化されると、データ信号がソースライン D1、D2、... Dm を通じて伝達液晶キャパシタ (C1c) に伝達される。前記データ信号は液晶キャパシタ (C1c) を予備的に充電させるだけであって、実際に前記活性化されたゲートラインに対応する画素イメージのデータ信号ではない。

【0056】

例えば、前フレームのデータ信号とは基準電圧 (Vcom) を基準にして反対極性のデータ信号が伝達される。

【0057】

4 H 時間区間

4 番目の時間区間 4 H においては、前記スタート部 111 の 2 番目のステージ (STAGE - 1) から出力されたメインスキャン信号 (MS) に応答して、前記シフトレジスタ 120 の一番目のステージ (STAGE 1) がメインスキャン信号 (MS) を出力する。また前記シフトレジスタ 120 の 2 番目のステージ (STAGE 2) から出力されたサブスキャン信号 (SS) に応答して、前記シフトレジスタ 120 の 3 番目のステージ (STAGE 3) がサブスキャン信号 (SS) を出力する。

【0058】

前記シフトレジスタ 120 の一番目のステージ (STAGE 1) から出力されたメインスキャン信号 (MS) は、前記シフトレジスタ 120 の 2 番目のステージ (STAGE 2) に入力されると共に、前記表示パネル 130 の 1 番目のゲートライン G1 を活性化させる。また、前記シフトレジスタ 120 の 3 番目のステージ (STAGE 3) で出力されたサブスキャン信号 (SS) は、前記シフトレジスタ 120 の 4 番目のステージ (STAGE 4) に入力されると共に、前記表示パネル 130 の 3 番目のゲートライン G3 を活性化させる。

【0059】

前記表示パネル 130 の 1 番目のゲートライン G1 が活性化されると、データ信号がソースライン D1、D2、... Dm を通じて前記 1 番目のゲートラインに電気的に連結された液晶キャパシタ (C1c) に伝達される。前記データ信号は液晶キャパシタ (C1c) を活性化させ、前記 1 番目のゲートライン G1 に連結された画素に対応するデータ電圧が前記液晶キャパシタ (C1c) に印加される。ところで、前記 1 番目のゲートラインに連結

された液晶キャパシタ (C1c) は 2 H 時間区間の間プリチャージ (pri - charge) または予備的に活性化されているので、4 H 時間区間中に十分に目標のデータ電圧が充電されることができる。

【0060】

同様に、前記 3 番目のゲートライン G3 が活性化されると、前記一番目のゲートライン G1 に連結された画素に対応するデータ電圧が印加され、3 番目のゲートライン G3 に連結された液晶キャパシタが予備的に充電される。

【0061】

一番目のゲートライン G1 に連結された画素に対応するデータ電圧によって、3 番目のゲートライン G3 に連結された画素の液晶キャパシタ (C1c) が予備的に充電され、次の 6 H 時間区間の間に前記 3 番目のゲートライン G3 に対応するデータ電圧によって完全に充電される。

10

【0062】

仮に、一番目のゲートライン G1 に連結された画素に対応するデータ電圧によって、三番目のゲートラインに連結された画素の液晶キャパシタ (C1c) が予備的に充電されても、1 H は例えば、約 $13.3 \mu s$ と短いので、2 H の間一番目のゲートライン G1 に連結された液晶キャパシタ (または画素) に対応するデータ電圧が、三番目のゲートラインに連結された液晶キャパシタ (または画素) に印加されても、人間の目には知覚されない。

【0063】

20

それに反して、一番目のゲートライン G1 においては、メインスキャン信号によって前記一番目のゲートライン G1 に連結された画素の液晶キャパシタに対応する画素電圧が、一番目のゲートライン G1 の液晶キャパシタ (C1c) に印加され、1 フレームの間継続的に保持されるので、画面が歪曲されない。

【0064】

4 H 時間区間の以後の説明は同じ繰り返しであるのでこれ以上の説明は省略する。

【0065】

このように、サブスキャン信号及びメインスキャン信号の形で二度にかけて画素電圧が印加されるので、ゲートライン数が増加され 1 H 時間区間の時間間隔が短縮されても、前記ゲートラインに連結された液晶キャパシタは目標の画素電圧まで充電されることができる。

30

【0066】

さらに、最近、ドット反転駆動、コラム反転駆動、 2×1 反転駆動などのように、各液晶キャパシタの劣化を防止するために、各画素に印加されるデータ電圧がフレーム毎に基準電圧 (Vcom) を中心に反転させることが行われている。本発明は、このようにフレーム毎に基準電圧を中心にデータ電圧を反転させる場合にも適用でき、サブスキャン信号を用いて予備的に充電させた後、メインスキャン信号を用いてデータ電圧を充電させることにより、予備前充電の間に反転の準備が備えられるので、より大きい効果を得ることができる。

【0067】

40

図 5 は図 1 に示されたスキャン駆動装置に含まれた多重信号印加部の終了部を詳細に示したブロックダイヤグラムである。

【0068】

図 1 及び図 5 に示すように、前記多重信号印加部 110 の終了部 112 は、例えば、2 つのステージ (STAGE 770、STAGE 771) を含む。前記多重信号印加部 110 の終了部 112 は前記多重信号印加部のスタート部 111 と同一の数のステージを含む。前記多重信号印加部 110 のスタート部 111 及び終了部 112 に含まれるステージの数は、ドット反転駆動、コラム反転駆動または 2×1 反転駆動などの駆動方式及び前記シフトレジスタ 120 に含まれたステージを駆動するためのクロック数と関係するが、それは後から詳細に説明する。

50

【 0 0 6 9 】

シフトレジスタ 1 2 0 の最後のステージ (S T A G E 7 6 9) にサブスキャン信号 (またはキャリー信号) が入力されると、フレームリセット回路 (図示せず) が動作して、最後の 2 つのゲートラインに連結されたデータ信号が入力できていない状態で、フレームが終了される。従って、シフトレジスタ 1 2 0 の最後のステージ (S T A G E 7 6 9) に追加的に 2 つのステージ (S T A G E 7 7 0) 及び (S T A G E 7 7 1) を含む終了部 1 1 2 を追加し、前記終了部 1 1 2 の最後のステージ (S T A G E 7 7 1) にフレームリセット回路 (図示せず) を電氣的に連結する。

【 0 0 7 0 】

図 6 は、本発明の他の実施例によるスキャン駆動装置を具備した表示装置を示したブロックダイアグラムである。図 6 に示された表示装置は、多重信号印加部を除いては、図 1 に示された表示装置と実質的に同一である。従って、同一の構成要素については同一の参照符号を付与し、重複する説明は省略する。

10

【 0 0 7 1 】

図 6 に示すように、本発明の他の実施例による表示装置 7 0 0 は、多重信号印加部 7 1 0、シフトレジスタ 1 2 0 及び液晶表示パネル 1 3 0 を含む。

【 0 0 7 2 】

前記多重信号印加部 7 1 0 は、順次に連結された複数のステージを含む。また前記多重信号印加部 7 1 0 は前記シフトレジスタ 1 2 0 と電氣的に連結されている。

20

【 0 0 7 3 】

より詳細に説明すると、前記シフトレジスタ 1 2 0 は、例えば、順次に連結された 7 6 9 個のステージ (S T A G E 1、S T A G E 2、...、S T A G E 7 6 9) を含む。前記多重信号印加部 7 1 0 は、例えば、2 つのステージ (S T A G E 7 7 0、S T A G E 7 7 1) を含み、2 つのステージの一番目のステージ (S T A G E 7 7 0) は前記シフトレジスタ 1 2 0 の最後のステージ (S T A G E 7 6 9) に電氣的に連結されている。

【 0 0 7 4 】

前記多重信号印加部 1 1 0 に含まれるステージの数は、ドット反転駆動、コラム反転駆動または 2×1 反転駆動などの駆動方式及び前記シフトレジスタ 1 2 0 に含まれたステージを駆動するためのクロック数と関係する。

【 0 0 7 5 】

30

より具体的には、前記シフトレジスタ 1 2 0 を駆動するためのスキャン開始信号 (S T V P) は、サブスキャン開始信号 (S S S) 及びメインスキャン開始信号 (M S S) を含む。前記サブスキャン開始信号 (S S S) が前記シフトレジスタ 1 2 0 の一番目のステージ (S T A G E 1) に印加され、一定時間経過の後、メインスキャン開始信号 (M S S) が前記シフトレジスタ 1 2 0 の一番目のステージ (S T A G E 1) に再度印加される。このとき、前記サブスキャン開始信号 (S S S) 及びメインスキャン開始信号 (M S S) のパルス幅をそれぞれ H だとすると、前記サブスキャン開始信号 (S S S) の上昇エッジと前記メインスキャン開始信号 (M S S) の上昇エッジとの間の時間間隔は $I \times H$ で表現される。ここで、前記 I 値は、前記ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性 (基準電圧中心) の周期及び前記シフトレジスタを駆動するクロック信号数の公倍数である。これについては後で詳細に説明する。

40

【 0 0 7 6 】

本実施例によると、図 1 に示されたスキャン駆動回路に比べて、ステージの数を減少させることができるので、スキャン駆動回路の多きさを減少させることができ、ステージで発生し得るエラーの可能性を減らし、生産性を高めることができる。

【 0 0 7 7 】

図 7 は、コラム反転駆動の場合の、図 6 に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイアグラムである。本図で説明した図 6 の表示装置の駆動方法は図 1 に示されたスキャン駆動装置にも同様に適用することができる。

【 0 0 7 8 】

50

図7に示すように、コラム反転駆動の場合、順次に活性化されるそれぞれのゲートラインには基準電圧を中心に同一の極性のデータ信号が印加される。

【0079】

コラム反転駆動によると、各ソースラインに連結された液晶キャパシタに同一の極性のデータ信号が印加される。また、隣接するソースラインに連結された液晶キャパシタには互いに反対極性のデータ信号が印加される。より詳細に説明すると、基準電圧に対して正極性を有するデータ電圧が、例えば、奇数番目のソースライン(D1、D3、...)に連結された液晶キャパシタに印加されるとすると、基準電圧に対して負極性を有するデータ電圧が、偶数番目のソースライン(D2、D4、...)に連結された液晶キャパシタに印加される。また、n番目のフレームにおける各画素の液晶キャパシタには、n-1番目のフレームでの各画素の液晶キャパシタに印加されるデータ信号とは反対極性のデータ信号が印加される。

10

【0080】

前記コラム反転駆動の場合、ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性(基準電圧中心)の周期はゲートライン毎に同一の極性が印加されるので、1Hであり、図2及び図3に示されたように前記シフトレジスタを駆動するクロック信号数は2(CK1とCK2)であるので、最小公倍数は2となる。

【0081】

前記コラム反転駆動の場合、図1乃至図6に示されたスキャン駆動装置110のスタート部111及び終了部112はそれぞれ2つのステージを含む。また、図7に示されたスキャン駆動装置710または2つのステージを含み、前記サブスキャン開始信号(SSS)とメインスキャン開始信号(MSS)の上昇エッジ間または下降エッジ間の間隔は2Hとなる。

20

【0082】

本実施例の場合、サブスキャン開始信号及びメインスキャン開始信号を含むスキャン開始信号(STVP)が一番目のゲートラインG1に印加され順次にサブスキャン信号及びメインスキャン信号を出力すること以外は、図4で述べた説明と同一である。従って、時間区間別の説明は省略する。

【0083】

図8はドット反転駆動の場合、図6に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。本図面は図1で示されたスキャン駆動装置の場合にも類似に適用することができる。

30

【0084】

ドット反転駆動によると、隣接する画素の液晶キャパシタには基準電圧を中心に互いに反対の極性を有するデータ信号が印加される。より詳細に説明すると、同一のソースラインに連結される液晶キャパシタには、基準電圧を中心に反対の極性を有するデータ信号が交合的に印加される。

また、同一のゲートラインに連結される液晶キャパシタには、基準電圧を中心に反対の極性を有するデータ信号が交合的に連結される。また、n番目フレームにおける各画素の液晶キャパシタには、(n-1)番目のフレームでの各画素の液晶キャパシタに印加されたデータ信号と反対の極性のデータ信号が印加される。

40

【0085】

前記ドット反転駆動の場合、ソースラインに沿って、各ゲートラインに印加されるデータ電圧の極性(基準電圧中心)の周期はゲートライン毎に反対極性が印加されるので、2Hであり、図2及び図3に示されたように前記シフトレジスタを駆動するクロック信号数は2であるので、最小公倍数は2となる。従って、図6のスキャン開始信号(STVP)のサブスキャン開始信号(SSS)及びメインスキャン開始信号(MSS)の上昇エッジまたは下降エッジとの間は2H時間分だけ離隔され、多重信号印加部710は2つのステージを含む形態となる。

【0086】

50

また、図 1 に示された多重信号印加部 1 1 0 のスタート部 1 1 1 及び終了部 1 1 2 はそれぞれ 2 つのステージを含む。

【 0 0 8 7 】

前記ドット反転駆動の場合、サブスキャン開始信号及びメインスキャン開始信号を含むスキャン開始信号 (S T V P) が一番目のゲートライン G 1 に印加され順次にサブスキャン信号及びメインスキャン信号を出力すること、基準電圧を中心に互いに反対極性のデータ電圧が各ステージに対応する液晶キャパシタに印加されること以外は図 4 で述べた説明と同一である。従って、時間区間別の説明は省略する。

【 0 0 8 8 】

図 9 は 2 × 1 反転駆動の場合の、図 6 に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。本図の駆動方法は図 1 に示されたスキャン駆動装置の場合にも同様に適用することができる。

【 0 0 8 9 】

2 × 1 反転駆動によると、ソースラインに沿って、正極性、正極性、負極性、負極性のデータ信号が周期的に反復され、隣接するソースラインには負極性、負極性、正極性、正極性のデータ信号が周期的に反復される。また、n 番目のフレームにおける各画素の液晶キャパシタには、n - 1 番目のフレームでの各画素の液晶キャパシタに印加されたデータ信号と反対極性のデータ信号が印加される。

【 0 0 9 0 】

従って、前記ソースラインに沿って各ゲートラインに印加されるデータ電圧の極性 (基準電圧中心) の周期は 4 H であり、前記シフトレジスタを駆動するクロック信号数は 2 (C K 1 と C K 2) であるので、最小公倍数は 4 となる。従って、図 6 のスキャン開始信号 (S T V P) のサブスキャン開始信号 (S S S) 及びメインスキャン開始信号 (M S S) の上昇エッジ間または下降エッジ間の間隔は 4 H 分だけ離隔され、多重信号印加部 7 1 0 は 4 個のステージを含む。

【 0 0 9 1 】

また、図 1 に示された多重信号印加部 1 1 0 のスタート部 1 1 1 及び終了部 1 1 2 はそれぞれ 4 個のステージを含む。

【 0 0 9 2 】

2 × 1 反転駆動の場合、サブスキャン開始信号及びメインスキャン開始信号を含むスキャン開始信号 (S T V P) が一番目のゲートライン G 1 に印加され順次にサブスキャン信号及びメインスキャン信号を出力することと、基準電圧を中心に互いに正極性、正極性、負極性、負極性のデータ電圧が各ステージに対応する液晶キャパシタに印加されることを除いては、図 4 で述べた説明と同一である。従って、時間区間別の説明は省略する。

【 0 0 9 3 】

図 1 0 はスキャン駆動装置を構成する多重信号印加部及びシフトレジスタの 1 ステージの等価回路図である。

【 0 0 9 4 】

図 1 0 に示すように、単位画素 P はソース電極がソースライン (D L) に連結され、ゲート電極がゲートライン (G L) に連結されたスイッチング素子 (T F T) と、前記スイッチング素子 (T F T) のドレイン電極に連結された液晶キャパシタ (C l c) 及びストレージキャパシタ (C s t) を含む。

【 0 0 9 5 】

各ステージ 3 3 0 は、バッファ部 3 3 1、充電部 3 3 2、駆動部 3 3 3、放電部 3 3 4、第 1 ホルディング部 3 3 5、第 2 ホルディング部 3 3 6 及びキャリア部 3 3 7 を含み、スキャン開始信号 (S T V) または以前ステージのキャリア信号に基づいて、スキャン信号 (または走査信号) を単位画素 (P) のスイッチング素子 T F T に出力する。

【 0 0 9 6 】

バッファ部 3 3 1 は、ドレイン (または第 1 電流電極) とゲート (または制御電極) が共通にされて、第 1 入力信号 (I N 1) の供給を受けるように接続され、ソース (または

10

20

30

40

50

第2電流電極)が充電部332の一端に連結されたa-Si:H TFT(Q1)からなり、前ステージから供給されるキャリア信号を第1入力信号(IN1)として、ソースに連結された充電部332、駆動部333、放電部335及び第2ホルディング部336にゲートオン電圧(VON)を供給する。当該ステージ330が一番目のステージであるならば、前記第1入力信号(IN1)はスキャン開始信号(STVP)である。

【0097】

充電部332は、一端が前記a-Si:H TFT(Q1)のソースと放電部334に連結され、他端が駆動部333の出力端子(OUT)に連結されたキャパシタ(C1)で構成される。

【0098】

駆動部333は、ドレインがクロック端子(CK)に連結され、ゲートがQ-ノード(NQ)を經由してキャパシタ(C1)の一端に連結され、ソースがキャパシタ(C1)の他端及び出力端子(OUT)に連結されたa-Si:H TFT(Q2)と、ドレインがa-Si:H TFT(Q2)のソース及びキャパシタ(C1)の他端に連結され、ソースが第1電源電圧(VOFF)に連結されたa-Si:H TFT(Q3)で構成される。この際、ステージが奇数番目のステージであるとa-Si:H TFT(Q2)のドレインには第1クロック(CKV)が入力され、偶数番目のステージであるとa-Si:H TFT(Q2)のドレインには第1クロック(CKV)とは位相の反対である第2クロック(CKVB)が入力される。前記a-Si:H TFT(Q2)はプルアップ機能を遂行し、a-Si:H TFT(Q3)はプルダウン機能を遂行する。

【0099】

放電部334はa-Si:H TFT(Q5)とa-Si:H TFT(Q4)からなり、前者は第2入力信号(IN2)に应答して第1キャパシタ(C1)に充電された電荷をソースを介して第1電源電圧(VOFF)段に第1放電し、後者はフレームリセット信号に应答して第1キャパシタ(C1)に充電された電荷をソースを介して第1電源電圧(VOFF)段に第2放電する。

【0100】

具体的に、a-Si:H TFT(Q5)は、ドレインが第1キャパシタ(C1)の一端に連結され、ゲートが第2入力信号(IN2)に連結され、ソースが前記第1電源電圧(VOFF)に連結される。a-Si:H TFT(Q4)は、ドレインが第1キャパシタ(C1)の一端に連結され、ゲートがフレームリセット信号に連結され、ソースが前記第1電源電圧(VOFF)に連結される。前記第2入力信号(IN2)は一種のリセット信号として働き、次のステージのゲートオン信号(VON)でもあることが望ましい。

【0101】

第1ホルディング部335は、複数のa-Si:H TFT(Q6、Q7、Q8、Q9)、及び複数のキャパシタ(C2、C3)からなり、第2ホルディング部336の動作をオン/オフ制御する。

【0102】

具体的に、a-Si:H TFT(Q6)はドレインとゲートが共通に接続され、クロック端子(CK1)に連結される。a-Si:H TFT(Q7)はドレインがクロック端子(CK1)に連結され、ゲートがa-Si:H TFT(Q6)のソースに連結され、ソースが第2ホルディング336に連結される。

【0103】

第2キャパシタ(C2)の一端は、a-Si:H TFT(Q7)のドレインに、他端はa-Si:H TFT(Q7)のゲートに連結される。第3キャパシタ(C3)の一端はa-Si:H TFT(Q7)のゲートに、他端はa-Si:H TFT(Q7)のソースに連結される。a-Si:H TFT(Q8)は、ドレインがa-Si:H TFT(Q6)のソース及びa-Si:H TFT(Q7)のゲートに連結され、ゲートが出力端子(OUT)に連結され、ソースが第1電源電圧(VOFF)に連結される。a

10

20

30

40

50

- Si : H TFT (Q 9) は、ドレインが a - Si : H TFT (Q 7) のソース及び第 2 ホルディング部 3 3 6 に連結され、ゲートが出力端子 (O U T) に連結され、ソースが第 1 電源電圧 (V O F F) に連結される。

【 0 1 0 4 】

第 2 ホルディング部 3 3 6 は複数の a - Si : H TFT (Q 1 3 、 Q 1 0 、 Q 1 1 、 Q 1 2) からなり、出力 - ノード (N O) がフローティングされることを防止する。即ち、第 2 ホルディング部 3 3 6 は出力端子 (O U T) がハイレベルの時にオフ状態を保持するホルディング動作を実施する。

【 0 1 0 5 】

具体的に、 a - Si : H TFT (Q 1 3) はドレイン出力端子 (O U T) に連結され、ゲートが第 1 ホルディング部 3 3 5 に連結され、ソースが第 1 電源電圧 (V O F F) に連結される。 a - Si : H TFT (Q 1 0) は、ドレインが第 1 入力信号 (I N 1) に連結され、ゲートが第 2 クロック端子 (C K 2) に連結され、ソースが第 1 キャパシタ (C 1) の一端に連結される。 a - Si : H TFT (Q 1 1) は、ドレインが a - Si : H TFT (Q 1 0) のソース及び第 1 キャパシタ (C 1) の一端に連結され、ゲートが第 1 クロック端子 (C K 1) に連結され、ソースが出力端子 (O U T) に連結される。 a - Si : H TFT (Q 1 2) は、ドレインが出力端子 (O U T) に連結され、ゲートが a - Si : H TFT (Q 1 0) のゲートと共通し第 2 クロック端子 (C K 2) に連結され、ソースが第 1 電源電圧 (V O F F) に連結される。第 1 クロック端子 (C K 1) に印加される第 1 クロック (C K V) と第 2 クロック端子 (C K 2) に印加される第 2 クロック (C K V B) は互いに反対位相を有する。

【 0 1 0 6 】

a - Si : H TFT (Q 7 、 Q 9) は、出力端子 (O U T) がハイレベルのときのみ a - Si : H TFT (Q 1 3) のゲートを第 1 電源電圧 (V O F F) でプルダウンする動作を実施する。

【 0 1 0 7 】

出力信号がローのとき、第 1 クロック (C K 1) と同期されるコントロール電圧が a - Si : H TFT (Q 7) を通じて a - Si : H TFT (Q 1 3) のゲートに伝達される。 a - Si : H TFT (Q 7) のゲート電圧は、出力端子 (O U T) がハイレベルのときのみを除いては、第 1 クロック (C K 1) のハイレベルの電圧で a - Si : H TFT (Q 6) のしきい電圧分だけ小さい電圧になる。即ち、 a - Si : H TFT (Q 7) は、出力端子 (O U T) がハイレベルのときのみを除いては、第 1 クロック (C K 1) と同期されるコントロール電圧を a - Si : H TFT (Q 1 3) のゲートに伝達することができる。

【 0 1 0 8 】

そして、第 2 クロック (C K 2) がハイレベルのとき前記レジスタ出力端子 (O U T) はローレベルであるので、 a - Si : H TFT (Q 1 2) は第 2 クロック (C K 2) によって出力端子 (O U T) を第 1 電源電圧 (V O F F) でホルディングする動作を実施する。

【 0 1 0 9 】

キャリア部 3 3 7 は a - Si : H TFT (Q 1 4) からなり、前記出力端子 (O U T) と電氣的に分離された前記第 1 クロック端子 (C K 1) を通じて前記第 1 クロック (C K 1) の入力を受け、 Q - ノード (N Q) がアクティブにされることにより、 a - Si : H TFT (Q 1 4) がターンオンされ、クロック (C K 1) を次のステージのキャリアノード (N C) に供給する。従って、前記出力端子 (O U T) の電位が変わっても、前記キャリア部 3 3 7 は前記第 1 クロック (C K 1) を前記キャリア信号として出力することができる。

【 0 1 1 0 】

以上、説明されたシフトレジスタのステージは一実施例だけではなく多様に変形し得る。

10

20

30

40

50

【 0 1 1 1 】

図 1 1 は前記図 1 0 のステージを採用する表示装置でのスキャン駆動装置の入力信号及び出力信号を示したタイミングダイアグラムである。

【 0 1 1 2 】

図 1 に示された表示装置 1 0 0 が図 1 0 のステージを採択する場合、図 1 に示された多重信号印加部 1 1 0 のスタート部 1 1 1 及び終了部 1 1 2 はそれぞれ三つのステージを含む。また、図 6 に示された表示装置 7 0 0 が図 1 0 のステージを採択する場合多重信号印加部 7 1 0 は三つのステージを含み、前記スキャン開始信号 (S T V P) の 3 H 分だけ離隔されたサブスキャン開始信号 (S S S) 及びメインスキャン開始信号 (M S S) を含む。

10

【 0 1 1 3 】

図 1 0 に示されたステージの場合、第 1 電源電圧 (V O F F) 信号とスキャン開始信号 (S T V P) または第 1 電源電圧 (V O F F) 信号とキャリー信号が電氣的に衝突を起すことがあり得るので、図 1 1 に示されたように、サブスキャン信号 (S S) とメインスキャン信号 (M S) は前記図 4 に示されたものより 1 H 分だけさらに離隔させることがよい。

【 0 1 1 4 】

図 1 乃至図 1 1 において説明された実施例において、“最小公倍数”という用語は“公倍数”に代替することもできる。しかし、サブスキャン信号 (S S) とメインスキャン信号 (M S) との間の間隔があまり増加すると、複数のゲートラインが活性化されるので、望ましくない。

20

【 0 1 1 5 】

図 1 2 及び図 1 3 は、図 1 0 の多重信号印加部及びシフトレジスタを示した簡略なレイアウトである。

【 0 1 1 6 】

図 1、3、1 2 及び図 1 3 に示すように、シフトレジスタ 1 2 0 は液晶表示パネル 1 3 0 と一体に形成されることができる。即ち、シフトレジスタ 1 2 0 は液晶表示パネル 1 3 0 上部に形成されることができる。

【 0 1 1 7 】

前記シフトレジスタ 1 2 0 が液晶表示パネル 1 3 0 に形成される場合、本発明による多重信号印加部 1 1 0 も液晶表示パネル 1 3 0 に形成される。

30

【 0 1 1 8 】

より詳細に説明すると、表示領域 (D R) には図 3 の第 1 方向に延長された複数のゲートライン (G 1、G 2、... G m)、前記第 1 方向と交差する第 2 方向に延長された複数のソースライン (D 1、D 2、... D n)、スイッチング素子 T F T、液晶キャパシタ (C l c) 及びストレージキャパシタ (C s t) が形成される。また、前記表示領域 D R に隣接する周辺領域 (P R) にはシフトレジスタ 1 2 0 と多重信号印加部 1 1 0 が形成される。前記多重信号印加部 1 1 0 のスタート部 1 1 1 は前記シフトレジスタ 1 2 0 の一番目ステージ (S T A G E 1) に隣接して形成され、前記終了部 1 1 2 は前記シフトレジスタ 1 2 0 の最後のステージ (S T E A G E 7 6 8) に隣接して形成される。図 1 2 及び図 1 3 のスタート部 1 1 1 及び終了部 1 1 2 は、例えば、サブスキャン信号 (S S) の上昇エッジとメインスキャン信号 (M S) の上昇エッジが図 1 1 に示されたように 3 H 分だけ離隔させるために、それぞれ 3 つのステージ (S T E A G E 7 6 9 ~ 7 7 1) を含む。また、前記ダイオード 2 0 0 はゲートとドレイン端子が電氣的に連結されたアモルファス (a - S i) シリコントランジスタで具現することができる。

40

【 0 1 1 9 】

図 1 4 は本発明の一実施例による表示装置駆動方法を説明するための順序図である。

【 0 1 2 0 】

本発明の一実施例による表示装置駆動方法によると、まず $N = 1$ とし (S 1 0)、N 番目のゲートライン及び (N + 1) 番目のゲートラインを同時に活性化させ (S 1 0 0)、

50

前記活性化されたN番目のゲートライン及び(N+I)番目のゲートラインに連結された液晶キャパシタにそれぞれデータ電圧を印加する(S200)。前記I値は前記ソースラインに沿って、各ゲートライン(G1、G2、...Gm)に印加されるデータ電圧の極性(基準電圧中心)の周期及び前記シフトレジスタを駆動するクロック信号の数の最小公倍数である。

【0121】

前記S100およびS200の段階は、Nを一つずつ増加させ(S300)、Nが全てのゲートラインに到るまで反復的に進行される。また、(N+I)値がゲートラインの個数を超過すると、前記(N+I)値に対応するゲートラインは存在しないので、(N+I)ゲートラインは活性化されない。

10

【0122】

前記データ電圧は前記N番目のゲートラインに連結された液晶キャパシタに対応するデータ電圧である。この場合、前記N番目のゲートラインに連結された液晶キャパシタに対応するデータ電圧が、(N+I)番目のゲートラインに連結された液晶キャパシタにも印加され、前記(N+I)番目のゲートラインに連結された液晶キャパシタを予備的に充電させる。従って、液晶キャパシタの充電率が改善される。一方、前述したように、N番目のゲートラインに連結された液晶キャパシタに対応するデータ電圧が、(N+I)番目のゲートラインに連結された液晶キャパシタにも印加され、前記(N+I)番目のゲートラインに連結された液晶キャパシタを充電するが、充電時間が非常に短いので人間の目に知覚されない。

20

【0123】

以上、説明したように、本発明によると一つのゲートラインに二度のスキャン信号が印加されるので、前記ゲートラインに連結された液晶キャパシタが二度にかけてデータ電圧の印加を受ける。従って、たとえ、ゲートラインが活性化される時間が減少しても、前記液晶キャパシタに目標画素電圧が十分に充電されるので、画質が改善される。

【0124】

さらに、最近、ドット反転駆動、コラム反転駆動、2×1反転駆動などのように、各液晶キャパシタの劣化を防止するために各画素に印加されるデータ電圧がフレーム毎に基準電圧(Vcom)を中心に反転されている。このようにフレーム毎に基準電圧を中心にデータ電圧が反転される場合、サブスキャン信号を用いて予備的に充電させ、メインスキャン信号を用いてデータ電圧を充電させる場合、予備的な前充電の間に反転の準備が備えられるという大きな効果を得ることができる。

30

【0125】

以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。

【産業上の利用可能性】

【0126】

本発明は、特にLCD、OLED、PDPなどのような平板ディスプレイ装置関連の技術分野に適用可能である。

40

【図面の簡単な説明】

【0127】

【図1】本発明の一実施例によるスキャン駆動装置を具備した表示装置を示したブロックダイアグラムである。

【図2】図1に示されたスキャン駆動装置に含まれた多重信号印加部のスタート部を詳細に示したブロックダイアグラムである。

【図3】図1に示された液晶表示パネルのブロックダイアグラムである。

【図4】図1に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイアグラムである。

【図5】図1に示されたスキャン駆動装置に含まれた多重信号印加部の終了部を詳細に示

50

したブラックダイヤグラムである。

【図 6】本発明の他の実施例によるスキャン駆動装置を具備した表示装置を示したブロックダイヤグラムである。

【図 7】コラム反転駆動の場合の、図 6 に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。

【図 8】ドット反転駆動の場合の、図 6 に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。

【図 9】2 × 1 反転駆動の場合の、図 6 に示されたスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。

【図 10】スキャン駆動装置を構成する多重信号印加部及びシフトレジスタのステージの等価回路図である。

10

【図 11】前記図 10 のステージを採用する表示装置におけるスキャン駆動装置の入力信号及び出力信号を示したタイミングダイヤグラムである。

【図 12】図 10 の多重信号印加部及びシフトレジスタを示した簡略なレイアウトである。

【図 13】図 10 の多重信号印加部及びシフトレジスタを示した簡略なレイアウトである。

【図 14】本発明の一実施例による表示装置駆動方法を説明するための順序図である。


【符号の説明】

【 0 1 2 8 】


20

- 1 0 0 表示装置、
- 1 1 0 多重信号印加部、
- 1 1 1 スタート部、
- 1 1 2 終了部、
- 1 2 0 シフトレジスタ、
- 1 3 0 液晶表示パネル、
- 2 0 0 ダイオード。

【 図 2 】




【圖 4】




— スキャン開始信号 (STVP)
 - - - ゲート信号
 — データ信号
 - - - 予備充電信号


【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】



【図13】



【図14】



フロントページの続き

(51)Int.Cl. F I
G 0 9 G 3/20 6 2 2 Q

- (72)発明者 李 奉 俊
大韓民国ソウル特別市鐘路区昭格洞 3 7 番地 地層
- (72)発明者 姜 信 宅
大韓民国京畿道龍仁市上▲けん▼洞 スンウォンサンッテビル 2 3 0 棟 1 8 0 1 号
- (72)発明者 李 庸 羽
大韓民国ソウル特別市龍山区厚岩洞 1 4 3 - 3 6
- (72)発明者 朴 亨 俊
大韓民国ソウル特別市冠岳区新林 2 洞 1 2 7 - 1 7 番地 4 0 3 戸

審査官 小川 浩史

- (56)参考文献 特開 2 0 0 2 - 3 4 1 8 3 4 (J P , A)
特開 2 0 0 3 - 1 2 2 3 1 9 (J P , A)
特開 2 0 0 5 - 1 2 8 1 5 3 (J P , A)
特開 2 0 0 1 - 2 4 9 6 4 3 (J P , A)
特開 2 0 0 3 - 5 0 5 6 8 (J P , A)
特開 2 0 0 3 - 1 7 3 1 6 7 (J P , A)


- (58)調査した分野(Int.Cl. , D B 名)
G 0 9 G 3 / 2 0 - 3 / 3 8

专利名称(译)	用于显示设备的扫描驱动设备，包括该扫描驱动设备的显示设备，以及显示设备的驱动方法		
公开(公告)号	JP5377822B2	公开(公告)日	2013-12-25
申请号	JP2006205309	申请日	2006-07-27
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子株式会社		
当前申请(专利权)人(译)	三星显示器的股票会社		
[标]发明人	金聖萬 李奉俊 姜信宅 李庸羽 朴亨俊		
发明人	金 聖 萬 李 奉 俊 姜 信 宅 李 庸 羽 朴 亨 俊		
IPC分类号	G09G3/36 G09G3/20		
CPC分类号	G09G3/3677 G09G3/3614 G09G2310/0248 G11C19/184		
FI分类号	G09G3/36 G09G3/20.622.E G09G3/20.622.G G09G3/20.622.D G09G3/20.611.J G09G3/20.622.Q G02F1/133.505 G02F1/133.550 G09G3/20.621.F G09G3/20.623.U G11C19/00 G11C19/00.J G11C19/28.D G11C19/28.230		
F-TERM分类号	2H093/NA16 2H093/NA32 2H093/NA43 2H093/NA47 2H093/NB07 2H093/NB16 2H093/NB23 2H093/NB29 2H093/NC09 2H093/NC11 2H093/NC34 2H093/ND04 2H093/ND08 2H093/ND37 2H193/ZA04 2H193/ZC02 5B074/AA10 5B074/CA01 5C006/AA16 5C006/AC11 5C006/AC22 5C006/AC24 5C006/AC27 5C006/AF42 5C006/AF59 5C006/AF72 5C006/BB16 5C006/BB27 5C006/BC02 5C006/BC03 5C006/BC20 5C006/BF03 5C006/BF34 5C006/BF37 5C006/BF42 5C006/EB04 5C006/EB05 5C006/FA12 5C006/FA14 5C006/FA16 5C006/FA22 5C006/FA25 5C006/FA37 5C006/FA43 5C080/AA10 5C080/BB05 5C080/DD05 5C080/DD08 5C080/DD09 5C080/DD25 5C080/DD28 5C080/DD29 5C080/EE29 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ07		
审查员(译)	小川博		
优先权	1020050068681 2005-07-28 KR		
其他公开文献	JP2007034311A5 JP2007034311A		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供一种用于显示装置的扫描驱动装置，其中在缩短的充电时间期间在液晶电容器中充分地充电数据电压以提高图像质量，以及显示装置和包括该扫描驱动装置的显示驱动方法。解决方案：在用于驱动包括传输扫描信号的多条栅极线的显示装置的扫描驱动装置和传输数据信号的多条源极线中，扫描驱动装置包括移位寄存器和多路复用信号应用部分。包括移位寄存器的配置，包括多个级，其输出端子分别电连接到栅极线，以及多路复用信号施加部分，用于连续施加子扫描信号和主扫描信号，用于顺序激活栅极线通过移位寄存器分别采用栅极线。

【 図 2 】



【 図 4 】