

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-94411

(P2007-94411A)

(43) 公開日 平成19年4月12日(2007.4.12)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H093
G02F 1/133 (2006.01)	G02F 1/133 510	5C006
G09G 3/20 (2006.01)	G02F 1/133 575	5C080
G09G 5/00 (2006.01)	G09G 3/20 641G	5C082
	G09G 3/20 650M	
審査請求 未請求 請求項の数 16 O L (全 14 頁) 最終頁に続く		

(21) 出願番号	特願2006-260587 (P2006-260587)	(71) 出願人	390019839
(22) 出願日	平成18年9月26日 (2006.9.26)		三星電子株式会社
(31) 優先権主張番号	10-2005-0091253		S a m s u n g E l e c t r o n i c s
(32) 優先日	平成17年9月29日 (2005.9.29)		C o . , L t d .
(33) 優先権主張国	韓国 (KR)		大韓民国京畿道水原市靈通区梅灘洞 4 1 6
		(74) 代理人	100072349
			弁理士 八田 幹雄
		(74) 代理人	100110995
			弁理士 奈良 泰男
		(74) 代理人	100114649
			弁理士 宇谷 勝幸
		(72) 発明者	文 勝 煥
			大韓民国京畿道龍仁市上▲けん▼洞 マン
			ヒョンマウル2団地現代6次アパート20
			5棟1504号
		最終頁に続く	


(54) 【発明の名称】 液晶表示装置

(57) 【要約】 (修正有)

【課題】 ディザリング制御を行なっても表示装置の色再現性を向上させることができる液晶表示装置を提供する。

【解決手段】 複数の画素を含む液晶表示板組立体300と、“0”または“1”の値を有するデータ要素からなる複数のディザリングデータパターンを記憶しておき、複数のディザリングデータパターンの中から13ビット数の入力画像信号に対応するディザリングデータパターンを選択し、選択されたディザリングデータパターンに基づいて入力画像信号を前記13ビット数より小さい10ビット数の出力画像信号に変換して出力する信号制御部600、信号制御部からの出力画像信号に該当するデータ電圧を画素に印加するデータ駆動部500を含み、信号制御部の入力画像信号及び出力画像信号の周波数は120Hzであり、8つのフレームを基準にして前記ディザリングデータパターンが繰返される。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

複数の画素を含む液晶表示板組立体と、

第 1 値または第 2 値を有するデータ要素からなる複数のディザリングデータパターンを記憶して、前記複数のディザリングデータパターンの中から第 1 ビット数の入力画像信号に対応するディザリングデータパターンを選択し、前記選択されたディザリングデータパターンに基づいて前記入力画像信号を前記第 1 ビット数より小さい第 2 ビット数の出力画像信号に変換して出力する信号制御部と、

前記信号制御部からの出力画像信号に該当するデータ電圧を前記画素に印加するデータ駆動部と、を含み、

前記信号制御部の入力画像信号及び出力画像信号の周波数は 120 Hz であり、前記信号制御部は 8 つのフレームを基準にして前記ディザリングデータパターンの選択が繰返されることを特徴とする液晶表示装置。

10

【請求項 2】

前記信号制御部は、前記複数のディザリングデータパターンを記憶するルックアップテーブルおよび前記ルックアップテーブルに記憶された前記複数のディザリングデータパターンに基づいて前記入力画像信号を変換するデータ処理部を含むことを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 3】

前記各ディザリングデータパターンは 2 次正方行列であることを特徴とする請求項 2 に記載の液晶表示装置。

20

【請求項 4】

前記第 1 ビット数と前記第 2 ビット数との差は 3 ビットであることを特徴とする請求項 3 に記載の液晶表示装置。

【請求項 5】

前記複数のディザリングデータパターンの中の前記入力画像信号に対応するディザリングデータパターンは、前記入力画像信号の下位 3 ビット及びフレーム番号によって決められることを特徴とする請求項 4 に記載の液晶表示装置。

【請求項 6】

前記データ処理部は、前記入力画像信号の下位 3 ビットの値が (000) である時に、前記下位 3 ビットを除いた上位ビットを出力画像信号のデータ値として決めることを特徴とする請求項 5 に記載の液晶表示装置。

30

【請求項 7】

前記下位 3 ビットが各々 (001)、(010)、(011)、(101)、(110)、及び (111) である時の第 1 番目のフレームのディザリングデータパターンは互いに同一であることを特徴とする請求項 5 に記載の液晶表示装置。

【請求項 8】

前記下位 3 ビットが (001) 及び (101) である時の第 2 番目のフレームのディザリングデータパターンは互いに同一であり、前記下位 3 ビットが (010) 及び (110) である時の第 2 番目のフレームのディザリングデータパターンは互いに同一であり、前記下位 3 ビットが (011) 及び (111) である時の第 2 番目のフレームのディザリングデータパターンは互いに同一であることを特徴とする請求項 7 に記載の液晶表示装置。

40

【請求項 9】

前記下位 3 ビットが (001) 及び (101) である時の第 2 番目のフレームのディザリングデータパターンは互いに異なることを特徴とする請求項 7 に記載の液晶表示装置。

【請求項 10】

前記下位 3 ビットが (011) 及び (111) である時の第 2 番目のフレームのディザリングデータパターンは互いに異なることを特徴とする請求項 7 に記載の液晶表示装置。

【請求項 11】

前記第 1 番目のフレームは偶数番目のフレームであることを特徴とする請求項 7 に記載

50

の液晶表示装置。

【請求項 1 2】

前記下位 3 ビットが (0 0 1)、(0 1 0)、及び (0 1 1) である時の第 1 番目のフレームのディザリングデータパターンは互いに同一であり、前記下位 3 ビットが (1 0 1)、(1 1 0)、及び (1 1 1) である時の第 1 番目のフレームのディザリングデータパターンは互いに同一であることを特徴とする請求項 5 に記載の液晶表示装置。

【請求項 1 3】

前記下位 3 ビットが (0 0 1)、(0 1 0)、及び (0 1 1) である時の第 2 番目のフレームのディザリングデータパターンは、前記下位 3 ビットが (1 0 1)、(1 1 0)、及び (1 1 1) である時の第 2 番目のフレームのディザリングデータパターンと反対であることを特徴とする請求項 1 2 に記載の液晶表示装置。

10

【請求項 1 4】

前記第 1 番目のフレームは偶数番目のフレームであることを特徴とする請求項 8 に記載の液晶表示装置。

【請求項 1 5】

前記下位 3 ビットが (1 0 0) である時に、隣接するフレームのディザリングデータパターンは互いに反転対称であることを特徴とする請求項 5 に記載の液晶表示装置。

【請求項 1 6】

前記下位 3 ビットが (1 0 0) である時に、対角線に対向するディザリングデータパターンのデータ要素の値は互いに同一であることを特徴とする請求項 1 5 に記載の液晶表示装置。

20

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

本発明は液晶表示装置に関する。

【背景技術】

【0 0 0 2】

一般に、液晶表示装置 (liquid crystal display、LCD) は、画素電極及び共通電極が形成されている 2 つの表示板、及びその間に挿入されている誘電率異方性 (dielectric anisotropy) を有する液晶層を含む。画素電極は、格子状に配列されていて、薄膜トランジスタ (TFT) などのスイッチング素子に連結されて、一行ずつ順次にデータ電圧の印加を受ける。共通電極は、表示板の全面にかけて形成されていて、共通電圧の印加を受ける。画素電極及び共通電極、そしてその間の液晶層は、回路的に見る時、液晶キャパシタを構成し、液晶キャパシタは、これに連結されたスイッチング素子と共に、画素を構成する基本単位となる。

30

【0 0 0 3】

液晶表示装置は、2 つの電極に電圧を印加して液晶層に電界を生成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を表示する。

【0 0 0 4】

液晶表示装置は、外部のグラフィックソース (graphics source) から赤色 (red)、緑色 (green)、青色 (blue) の基本色 (primary color) の画像信号が入力される。液晶表示装置の信号制御部は、この画像信号を適切に処理した後、IC (integrated circuit) などを用いて構成したデータ駆動部に印加する。データ駆動部は、印加された画像信号に基づいて、該当するアナログ階調電圧を選択し、その階調電圧を複数の画素を含む液晶表示板組立体に印加する。

40

【0 0 0 5】

一般に、信号制御部に入力される画像信号のビット数とデータ駆動部で処理することができる画像信号のビット数とは同一であるのが理想的である。しかし、液晶表示装置の製造原価を節減するために、処理能力が低いデータ駆動部を利用することがある。例えば、信号制御部に入力される画像信号が 1 3 ビットである場合、1 3 ビットの画像信号を処理

50

することができるデータ駆動部は非常に高価なので、13ビットよりも処理能力が低い、例えば10ビットの画像信号を処理することができるデータ駆動部を利用できるようにすれば、製造原価が節減される。

【0006】

このために提案された技術がディザリング制御である。ディザリング制御は、入力された画像信号のビットの中からデータ駆動部で処理することができるビット数に該当する上位ビットのみを取出して作成した画像データを、下位ビットに基づいてフレーム単位で再構成する制御である。

【0007】

信号制御部は、下位ビットの値による各画素に対する画像信号の補正値をルックアップテーブルなどに記憶させておく。なお、ディザリング制御の基本画素単位に対応する補正値の集合をディザリングデータパターンという。 10

【0008】

しかし、このようなディザリングデータパターンを利用したディザリング制御を行うことによって、製造原価は大きく節減することができるが、実際に表示される画像の階調 (gray) を示す画像信号のビット数が減少するので、表現することができる色相の数が減少して、色再現性が低下してしまうという問題がある。

【発明の開示】

【発明が解決しようとする課題】

【0009】

したがって、本発明が達成しようとする技術的課題は、ディザリング制御を行なっても、表現することができる色相の数を増加させることができ、表示装置の色再現性を向上させることである。 20

【課題を解決するための手段】

【0010】

このような技術的課題を構成するための本発明の一実施形態による液晶表示装置は、複数の画素を含む液晶表示板組立体、第1値または第2値を有するデータ要素からなる複数のディザリングデータパターンを記憶して、前記複数のディザリングデータパターンの中から第1ビット数の入力画像信号に対応するディザリングデータパターンを選択し、前記選択されたディザリングデータパターンに基づいて前記入力画像信号を前記第1ビット数より小さい第2ビット数の出力画像信号に変換して出力する信号制御部、そして前記信号制御部からの出力画像信号に該当するデータ電圧を前記画素に印加するデータ駆動部を含み、前記信号制御部の入力画像信号及び出力画像信号の周波数は120Hzであり、8つのフレームを基準にして前記ディザリングデータパターンの選択が繰返される。 30

【0011】

前記信号制御部は、前記複数のディザリングデータパターンを記憶するルックアップテーブル、及び前記ルックアップテーブルに記憶された前記複数のディザリングデータパターンに基づいて前記入力画像信号を変換するデータ処理部を含む。

【0012】

前記各ディザリングデータパターンは2次正方行列である。 40

【0013】

前記第1ビット数と前記第2ビット数との差は3ビットである。

【0014】

前記複数のディザリングデータパターンの中の前記入力画像信号に対応するディザリングデータパターンは、前記入力画像信号の下位3ビット及びフレーム番号によって決められる。

【0015】

前記データ処理部は、前記入力画像信号の下位3ビットの値が(000)である時に、前記下位3ビットを除いた上位ビットを出力画像信号のデータ値として決める。

【0016】

前記下位 3 ビットが各々 (0 0 1)、(0 1 0)、(0 1 1)、(1 0 1)、(1 1 0)、及び (1 1 1) である時の第 1 番目のフレームのディザリングデータパターンは互いに同一である。

【 0 0 1 7 】

前記下位 3 ビットが (0 0 1) 及び (1 0 1) である時の第 2 番目のフレームのディザリングデータパターンは互いに同一であり、前記下位 3 ビットが (0 1 0) 及び (1 1 0) である時の第 2 番目のフレームのディザリングデータパターンは互いに同一であり、前記下位 3 ビットが (0 1 1) 及び (1 1 1) である時の第 2 番目のフレームのディザリングデータパターンは互いに同一である。

【 0 0 1 8 】

前記下位 3 ビットが (0 0 1) 及び (1 0 1) である時の第 2 番目のフレームのディザリングデータパターンは互いに異なる。

【 0 0 1 9 】

前記下位 3 ビットが (0 1 1) 及び (1 1 1) である時の第 2 番目のフレームのディザリングデータパターンは互いに異なる。

【 0 0 2 0 】

前記第 1 番目のフレームは偶数番目のフレームである。

【 0 0 2 1 】

前記下位 3 ビットが (0 0 1)、(0 1 0)、及び (0 1 1) である時の第 1 番目のフレームのディザリングデータパターンは互いに同一であり、前記下位 3 ビットが (1 0 1)、(1 1 0)、及び (1 1 1) である時の第 1 番目のフレームのディザリングデータパターンは互いに同一である。

【 0 0 2 2 】

前記下位 3 ビットが (0 0 1)、(0 1 0)、及び (0 1 1) である時の第 2 番目のフレームのディザリングデータパターンは、前記下位 3 ビットが (1 0 1)、(1 1 0)、及び (1 1 1) である時の第 2 番目のフレームのディザリングデータパターンと反対である。

【 0 0 2 3 】

前記第 1 番目のフレームは偶数番目のフレームである。

【 0 0 2 4 】

前記下位 3 ビットが (1 0 0) である時に、隣接するフレームのディザリングデータパターンは互いに反転対称である。

【 0 0 2 5 】

前記下位 3 ビットが (1 0 0) である時に、対角線に対向するディザリングデータパターンのデータ要素の値は互いに同一である。

【 発明の効果 】

【 0 0 2 6 】

本発明によれば、下位 3 ビットを利用して 8 つのそれぞれのフレーム単位でディザリング制御を行うので、表現される色相の個数が単に下位 3 ビットを利用しない場合よりも増加させることができ、これによって色再現性が向上し表示装置の画質が向上される。

【 0 0 2 7 】

さらに、1 フレームの周波数が約 1 2 0 H z であるため、8 つのフレーム単位でディザリング制御を行うように、ディザリング単位周波数が約 1 5 H z (= 1 2 0 H z / 8) になるので、約 1 5 H z 未満である場合に発生するフリッカーなどの影響を受けず、画質の悪化が発生しない。

【 発明を実施するための最良の形態 】

【 0 0 2 8 】

添付した図面を参照して、本発明の実施形態について、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。

【 0 0 2 9 】

10

20

30

40

50

図面では、各層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体を通して類似した部分については、同一の図面符号を付した。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“真上”にある場合だけでなく、その中間に他の部分がある場合も意味する。反対に、ある部分が他の部分の“真上”にあるとする時、これはその中間に他の部分がない場合も意味する。

【0030】

本発明の液晶表示装置について、添付した図面を参照して詳細に説明する。

【0031】

まず、図1及び図2を参照して、本発明の一実施形態に係る液晶表示装置について詳細に説明する。

10

【0032】

図1は本発明の一実施形態に係る液晶表示装置のブロック図であり、図2は本発明の一実施形態に係る液晶表示装置の1つの画素に対する等価回路図である。

【0033】

図1に示したように、本発明の一実施形態に係る液晶表示装置は、液晶表示板組立体 (liquid crystal panel assembly) 300、これに連結されているゲート駆動部400及びデータ駆動部500、データ駆動部500に連結されている階調電圧生成部800、そしてこれらを制御する信号制御部600を含む。

【0034】

液晶表示板組立体300は、等価回路で見る時、複数の信号線 ($G_1 - G_n$ 、 $D_1 - D_m$)、及びこれに連結されていて、ほぼ格子状に配列されている複数の画素 (pixel) (PX) を含む。反面、液晶表示板組立体300は、図2に示したように、構造で見る時、互いに対向する下部及び上部表示板100、200、そしてその間に挿入されている液晶層3を含む。

20

【0035】

信号線 ($G_1 - G_n$ 、 $D_1 - D_m$) は、ゲート信号 (走査信号ともいう) を伝達する複数のゲート線 ($G_1 - G_n$)、及びデータ信号を伝達する複数のデータ線 ($D_1 - D_m$) を含む。ゲート線 ($G_1 - G_n$) は、ほぼ行方向にのびていて、互いにほぼ平行であり、データ線 ($D_1 - D_m$) は、ほぼ列方向にのびていて、互いにほぼ平行である。

【0036】

各画素 (PX)、例えば i 番目 ($i = 1, 2, \dots, n$) のゲート線 (G_i) 及び j 番目 ($j = 1, 2, \dots, m$) のデータ線 (D_j) に連結された画素 (PX) は、信号線 (G_i 、 D_j) に連結されているスイッチング素子 (Q)、これに連結されている液晶キャパシタ (liquid crystal capacitor) (Clc)、及びストレージキャパシタ (storage capacitor) (Cst) を含む。ストレージキャパシタ (Cst) は、必要に応じて省略することができる。

30

【0037】

スイッチング素子 (Q) は、下部表示板100に形成されている薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線 (G_i) に連結されており、入力端子はデータ線 (D_j) に連結されており、出力端子は液晶キャパシタ (Clc) 及びストレージキャパシタ (Cst) に連結されている。

40

【0038】

液晶キャパシタ (Clc) は、下部表示板100の画素電極191及び上部表示板200の共通電極270を2つの端子とし、2つの電極191、270の間の液晶層3は誘電体としての役割を果たす。画素電極191は、スイッチング素子 (Q) に連結されており、共通電極270は、上部表示板200の全面に形成されていて、共通電圧 (V_{com}) の印加を受ける。図2とは異なって、共通電極270は、下部表示板100に形成されることもでき、この時には、2つの電極191、270のうちの少なくとも1つが線状または棒状に形成されることができる。

【0039】

50

液晶キャパシタ (C l c) の補助的な役割を果たすストレージキャパシタ (C s t) は、下部表示板 1 0 0 に形成された別個の信号線 (図示せず) 及び画素電極 1 9 1 が絶縁体を間において重畳して構成され、この別個の信号線には、共通電圧 (V c o m) などの決められた電圧が印加される。しかし、ストレージキャパシタ (C s t) は、画素電極 1 9 1 及びその真上の前段ゲート線が絶縁体を間において重畳して構成されることもできる。

【0040】

一方、色表示を実現するためには、各画素 (P X) が基本色のうちの 1 つを固有に表示したり (空間分割)、各画素 (P X) が時間によって交互に基本色を表示するようにしたりして (時間分割)、これら基本色の空間的、時間的合計によって所望の色相が認識されるようにする。基本色の例としては、赤色、緑色、青色の三原色がある。図 2 は空間分割の一例として、各画素 (P X) の画素電極 1 9 1 に対応する上部表示板 2 0 0 の領域に基本色のうちの 1 つを示す色フィルター 2 3 0 が形成されていることを示している。図 2 とは異なって、色フィルター 2 3 0 は、下部表示板 1 0 0 の画素電極 1 9 1 上または下に形成されることもできる。

10

【0041】

液晶表示板組立体 3 0 0 の外側面には、光を偏光させる少なくとも 1 つの偏光子 (図示せず) が付着されている。

【0042】

再び図 1 を参照すれば、階調電圧生成部 8 0 0 は、画素 (P X) の透過率に関する二組の階調電圧の集合 (または基準階調電圧の集合) を生成する。二組のうちの一組は共通電圧 (V c o m) に対して正の値を有し、他の一組は負の値を有する。

20

【0043】

ゲート駆動部 4 0 0 は、液晶表示板組立体 3 0 0 のゲート線 ($G_1 - G_n$) に連結されていて、ゲートオン電圧 (V o n) 及びゲートオフ電圧 (V o f f) の組み合わせからなるゲート信号をゲート線 ($G_1 - G_n$) に印加する。

【0044】

データ駆動部 5 0 0 は、液晶表示板組立体 3 0 0 のデータ線 ($D_1 - D_m$) に連結されていて、階調電圧生成部 8 0 0 からの階調電圧を選択して、これをデータ信号としてデータ線 ($D_1 - D_m$) に印加する。しかし、階調電圧生成部 8 0 0 が全ての階調に対する電圧を提供せずに、決められた数の基準階調電圧のみを提供する場合には、データ駆動部 5 0 0 は、基準階調電圧を分圧して全ての階調に対する階調電圧を生成して、この中からデータ信号を選択する。

30

【0045】

信号制御部 6 0 0 は、データ処理部 6 1 0 及びルックアップテーブル 6 2 0 を含み、ゲート駆動部 4 0 0 及びデータ駆動部 5 0 0 などを制御する。ルックアップテーブル 6 1 0 には、ディザリング制御に必要なディザリングデータパターンが記憶されている。

【0046】

ゲート駆動部 4 0 0、データ駆動部 5 0 0、信号制御部 6 0 0 および階調電圧生成部 8 0 0 の各々は、少なくとも 1 つの集積回路チップとして液晶表示板組立体 3 0 0 上に直接装着されたり、可撓性印刷回路膜 (flexible printed circuit film) (図示せず) 上に装着されて T C P (tape carrier package) として液晶表示板組立体 3 0 0 に付着されたり、別途の印刷回路基板 (printed circuit board) (図示せず) 上に装着されたりすることもできる。これとは異なって、ゲート駆動部 4 0 0、データ駆動部 5 0 0、信号制御部 6 0 0 および階調電圧生成部 8 0 0 は、信号線 ($G_1 - G_n$ 、 $D_1 - D_m$) 及び薄膜トランジスタスイッチング素子 (Q) などと共に、液晶表示板組立体 3 0 0 上に集積させることもできる。また、ゲート駆動部 4 0 0、データ駆動部 5 0 0、信号制御部 6 0 0 および階調電圧生成部 8 0 0 は、単一チップに集積されることもでき、この場合には、これらのうちの少なくとも 1 つまたはこれらを構成する少なくとも 1 つの回路素子が単一チップの外側に位置する。

40

50

【 0 0 4 7 】

次に、液晶表示装置の動作について詳細に説明する。

【 0 0 4 8 】

信号制御部 6 0 0 は、外部のグラフィック制御器（図示せず）から入力画像信号（R、G、B）及びその表示を制御する入力制御信号を受信する。入力画像制御信号（R、G、B）は、各画素（P X）の輝度（l u m i n a n c e）情報を含み、輝度は、決められた数、例えば 1 0 2 4（ $= 2^{10}$ ）、2 5 6（ $= 2^8$ ）、または 6 4（ $= 2^6$ ）個の階調（g r a y）を有している。入力制御信号の例としては、垂直同期信号（V s y n c）及び水平同期信号（H s y n c）、メインクロック（M C L K）、データイネーブル信号（D E）などがある。

10

【 0 0 4 9 】

信号制御部 6 0 0 は、入力画像信号（R、G、B）及び入力制御信号に基づいて入力画像信号（R、G、B）を液晶表示板組立体 3 0 0 の動作条件に合うように適切に処理して、ゲート制御信号（C O N T 1）及びデータ制御信号（C O N T 2）などを生成した後、ゲート制御信号（C O N T 1）をゲート駆動部 4 0 0 に出力し、データ制御信号（C O N T 2）及び処理した画像信号（D A T）をデータ駆動部 5 0 0 に出力する。

【 0 0 5 0 】

信号制御部 6 0 0 のデータ処理には、ルックアップテーブル 6 1 0 に記憶されたディザリングデータパターンを利用したディザリング制御が含まれる。ディザリング制御とは、データ駆動部 5 0 0 で処理することができる信号のビット数が入力画像信号（R、G、B）のビット数よりも小さい場合に、データ駆動部 5 0 0 で処理することができる信号のビット数の上位ビットのみを選択して、残りの下位ビットが示すデータは、このような上位ビットのデータの空間的、時間的平均によって実現する（空間的、時間的配列を決める）ことを意味する。例えば、入力画像信号（R、G、B）のビット数が第 1 ビット数である 1 3 であり、データ駆動部 5 0 0 が処理することができる信号のビット数が第 2 ビット数である 1 0 であれば、入力画像信号（R、G、B）のビットの中から上位 1 0 ビットのみを出力する。この時、下位 3 ビットは、上位 1 0 ビットのデータの空間的、時間的配列を決める。この空間的、時間的配列がルックアップテーブル 6 2 0 に記憶されているディザリングデータパターンである。このようなディザリング制御については、後に詳細に説明する。

20

30

【 0 0 5 1 】

ゲート制御信号（C O N T 1）は、走査開始を指示する走査開始信号（S T V）、及びゲートオン電圧（V o n）の出力周期を制御する少なくとも 1 つのクロック信号を含む。ゲート制御信号（C O N T 1）は、また、ゲートオン電圧（V o n）の持続時間を限定する出力イネーブル信号（O E）をさらに含むことができる。

【 0 0 5 2 】

データ制御信号（C O N T 2）は、一行の画素（P X）に対する画像信号の伝送開始を知らせる水平同期開始信号（S T H）、データ線（D₁ - D_m）にデータ信号の印加を指示するロード信号（L O A D）、及びデータクロック信号（H C L K）を含む。データ制御信号（C O N T 2）は、また、共通電圧（V c o m）に対するデータ信号の電圧極性（以下、「共通電圧に対するデータ信号の電圧極性」を略して「データ信号の極性」とする）を反転させる反転信号（R V S）をさらに含むことができる。

40

【 0 0 5 3 】

信号制御部 6 0 0 からのデータ制御信号（C O N T 2）によって、データ駆動部 5 0 0 は、一行の画素（P X）に対するデジタル画像信号（D A T）を受信して、各デジタル画像信号（D A T）に対応する階調電圧を選択することによって、デジタル画像信号（D A T）をアナログデータ信号に変換した後、これを当該データ線（D₁ - D_m）に印加する。

【 0 0 5 4 】

ゲート駆動部 4 0 0 は、信号制御部 6 0 0 からのゲート制御信号（C O N T 1）によっ

50

て、ゲートオン電圧 (V_{on}) をゲート線 ($G_1 - G_n$) に印加して、このゲート線 ($G_1 - G_n$) に連結されたスイッチング素子 (Q) をターンオンさせる。そうすると、データ線 ($D_1 - D_m$) に印加されたデータ信号がターンオンされたスイッチング素子 (Q) を通じて当該画素 (PX) に印加される。

【0055】

画素 (PX) に印加されたデータ信号の電圧及び共通電圧 (V_{com}) の差は、液晶キャパシタ (C_{lc}) の充電電圧、つまり画素電圧として現れる。液晶分子は、画素電圧の大きさによってその配列が異なり、それによって液晶層 3 を通過する光の偏光が変化する。このような偏光の変化は、表示板組立体 300 に付着された偏光子によって光の透過率の変化として現れる。

10

【0056】

1 水平周期 [1 H ともいい、水平同期信号 ($Hsync$) 及びデータイネーブル信号 (DE) の一周期と同一である] を単位にして、このような過程を繰返すことによって、全てのゲート線 ($G_1 - G_n$) に対して順次にゲートオン電圧 (V_{on}) を印加し、全ての画素 (PX) にデータ信号を印加して、1 フレーム ($frame$) の画像を表示する。

【0057】

1 フレームが終われば次のフレームが始まって、各画素 (PX) に印加されるデータ信号の極性が直前のフレームで各画素に印加されるデータ信号の極性と反対になるように、データ駆動部 500 に印加される反転信号 (RVS) の状態が制御される (フレーム反転)。この時、1 フレーム内でも反転信号 (RVS) の特性によって 1 つのデータ線に沿って流れるデータ信号の極性が反転したり (例 : 行反転、点反転)、一行の画素に印加されるデータ信号の極性が互いに反転したりすることがある (例 : 列反転、点反転)。

20

【0058】

次に、図 3 を参照して、本発明の一実施形態によって信号制御部 600 のデータ処理部 610 で実施されるディザリング制御について説明する。

【0059】

図 3 は本発明の一実施形態によるディザリングデータパターンの集合を示している。

【0060】

本発明の実施形態で、フレーム周波数は約 120 Hz であるので、信号制御部 600 に入力されたり出力されたりする信号の周波数は約 120 Hz である。つまり、入力画像信号 (R 、 G 、 B) の周波数は約 120 Hz であり、出力画像信号 (DAT) の周波数も約 120 Hz である。この場合、1 フレームの時間は約 8.4 ms である。

30

【0061】

図 3 に示したディザリングデータパターンの集合が信号制御部 600 のルックアップテーブル 620 に記憶され、各ディザリングデータパターンの集合に属するディザリングデータパターンの各々は、入力画像信号の下位 3 ビットの値及びフレーム番号によって決められるが、連続する 8 つのフレームに対して、下位 3 ビットの値が (001)、(010)、(011)、(100)、(101)、(110)、(111) に対して 1 つずつ、総計で 56 個のディザリングデータパターンが存在する。下位 3 ビットが (000) である時のディザリングデータパターンは、特に決められていない。

40

【0062】

図 3 に示したように、各ディザリングデータパターンにおいて、空間的配列の基本単位は 2 次正方行列であり、これに対応する 2 次正方行列の画素行列を基本単位にして、ディザリングデータパターンを反復的に適用することを意味する。各ディザリングデータパターンのデータ要素は “ 1 ” または “ 0 ” の値を有する。図面において、“ 0 ” の値を有するデータ要素は白で示し、“ 1 ” の値を有するデータ要素は斜線を引いた。なお、“ 0 ” の値または “ 1 ” の値は第 1 値または第 2 値を意味している

データ処理部 610 は、ある画素の入力画像信号 (R 、 G 、 B) に対して、入力画像信号 (R 、 G 、 B) の下位 3 ビットの値及びフレーム番号によって複数のディザリングデータパターンの中から 1 つを選択して、ディザリングデータパターンの 4 つのデータ要素の

50

中からその画素の位置に該当するデータ要素の値を読み取り、これに基づいてデータ駆動部 500 に出力する出力画像信号 (DAT) を決める。

【0063】

具体的には、選択された位置のデータ要素の値が“0”である場合、データ処理部 610 は、画像信号 (R、G、B) の上位 10 ビットによって決められた階調の値を最終階調として決める。しかし、当該位置に記憶されたデータ要素の値が“1”である場合には、データ処理部 610 は、上位 10 ビットによって決められた階調の値に“1”を足した値を最終階調として決める。信号制御部 600 は、この最終階調に該当する 10 ビットの画像信号 (DAT) をデータ駆動部 500 に出力する。

【0064】

但し、入力画像信号 (R、G、B) の下位 3 ビットが (000) である場合には、データ処理部 610 は、ルックアップテーブル 620 に記憶されたディザリングデータパターン対を読み取らずに、そのまま画像信号 (R、G、B) の上位 10 ビットによって決められた階調の値を最終階調として決める。

【0065】

それでは、図 3 に示したディザリングデータパターンについて具体的に説明する。

【0066】

下位 3 ビットが (001)、(010)、(011) である時、偶数番目のフレームに該当するディザリングデータパターンは全て“0”の値を有し、奇数番目のフレームでは、各下位 3 ビットの値によってディザリングデータパターンのデータ要素の値が変化する。

【0067】

つまり、下位 3 ビットが (001) である場合、第 1、第 3、第 5、及び第 7 番目のフレームに該当するディザリングデータパターンの 4 つのデータ要素の 3 / 4、つまり 4 つのうちの 3 つのデータ要素が“0”の値を有し、残りの 1 つのデータ要素が“1”の値を有する。また、下位 3 ビットが (010) である場合、第 1、第 3、第 5、及び第 7 番目のフレームに該当するディザリングデータパターンの 4 つのデータ要素の 2 / 4、つまり 4 つのうちの 2 つのデータ要素が“0”の値を有し、残りの 2 つのデータ要素が“1”の値を有し、下位 3 ビットが (011) である場合、第 1、第 3、第 5、及び第 7 番目のフレームに該当するディザリングデータパターンの 4 つのデータ要素の 1 / 4、つまり 4 つのうちの 1 つのデータ要素が“0”の値を有し、残りの 3 つのデータ要素が“1”の値を有する。

【0068】

下位 3 ビットが (100) である時、各ディザリングデータパターンの全体の 2 / 4、つまり 4 つのうちの 2 つのデータ要素が“0”の値を有し、残りの 2 つのデータ要素が“1”の値を有する。

【0069】

下位 3 ビットが (101)、(110)、(111) である時、偶数番目のフレームに該当するディザリングデータパターンは全て“1”の値を有し、奇数番目のフレームでは、各下位 3 ビットの値によってディザリングデータパターンのデータ要素の値が変化する。

【0070】

つまり、下位 3 ビットが (101) である場合、第 1、第 3、第 5、及び第 7 番目のフレームに該当するディザリングデータパターンの 4 つのデータ要素の 3 / 4、つまり 4 つのうちの 3 つのデータ要素が“0”の値を有し、残りの 1 つのデータ要素が“1”の値を有する。また、下位 3 ビットが (110) である場合、第 1、第 3、第 5、及び第 7 番目のフレームに該当するディザリングデータパターンの 4 つのデータ要素の 2 / 4、つまり 4 つのうちの 2 つのデータ要素が“0”の値を有し、残りの 2 つのデータ要素が“1”の値を有し、下位 3 ビットが (011) である場合、第 1、第 3、第 5、及び第 7 番目のフレームに該当するディザリングデータパターンの 4 つのデータ要素の 1 / 4、つまり 4 つ

10

20

30

40

50

のうちの1つのデータ要素が“0”の値を有し、残りの3つのデータ要素が“1”の値を有する。

【0071】

このように、8つのフレームのうちの4つのフレームで、ディザリングデータパターンの4つのデータ要素のうちの“0”及び“1”の値を有する個数が下位3ビットの値によって変化する規則は、まさに空間的ディザリング(dithering)制御の原則によるものである。

【0072】

また、8つのフレームのうちの4つのフレームで、各々の下位3ビットの値に対してある与えられた位置にある1つのデータ要素を見れば、下位3ビットの値によって“0”または“1”の値を有する回数が決められるが、このような規則は、まさに時間的ディザリング制御の規則によるものである。

10

【0073】

一方、下位3ビットが(000)である場合に対して作成されるディザリングデータパターンでは、データ要素の値が全て“0”であるので、別途のディザリングデータパターンを作成しなくてもよい。したがって、13ビットの画像信号(R、G、B)を10ビットの画像信号(DAT)に変換する時、ディザリングデータパターンの個数の総計は実質的に64個であったが、ルックアップテーブル620には、下位3ビットが(000)である時の8つのディザリングデータパターンを除いた総計で56個のディザリングデータパターンだけが記憶されている。

20

【0074】

図3に示したディザリングデータパターンの特徴について説明する。

【0075】

図3に示した56個のディザリングデータパターンの中で、偶数番目のフレームでは、下位3ビットが(001)、(010)、(011)である場合及び(101)、(110)、(110)である場合に互いに反対のディザリングデータパターンを有し、奇数番目のフレームでは、下位3ビットが(001)である場合及び(101)である場合、(010)である場合及び(110)である場合、そして(011)である場合及び(111)である場合に互いに同一のディザリングデータパターンを有する。

【0076】

30

下位3ビットが(001)及び(101)である場合、偶数番目のフレームのディザリングデータパターンは互いに異なる。

【0077】

下位3ビットが(010)及び(110)である場合、奇数番目のフレームのディザリングデータパターンで対角線方向に互いに対向しているデータ要素の値は互いに同一で、第1及び第5番目のフレームのディザリングデータパターンは互いに同一で、第3及び第7番目のフレームのディザリングデータパターンは互いに同一である。第1及び第5番目のフレームのディザリングデータパターンは、第3及び第7番目のフレームのディザリングデータパターンと互いに左右反転対称である。

【0078】

40

下位3ビットが(100)である場合、奇数番目のフレームのディザリングデータパターンは全て同一で、偶数番目のフレームのディザリングデータパターンも全て同一である。また、奇数番目のフレームのディザリングデータパターンは、偶数番目のフレームのディザリングデータパターンと互いに左右反転対称である。

【0079】

下位3ビットが(011)及び(111)である場合、奇数番目のフレームのディザリングデータパターンは互いに異なり、第1及び第7番目のフレームのディザリングデータパターンは互いに左右対称であり、第3及び第5番目のフレームのディザリングデータパターンは互いに左右対称である。

【0080】

50

また、図 3 に示したディザリングデータパターンは、その構造や順序は行または列単位で変化することがあり、フレーム単位で変化することもある。

【 0 0 8 1 】

以上で、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も、本発明の権利範囲に属する。

【図面の簡単な説明】

【 0 0 8 2 】

【図 1】本発明の一実施形態に係る液晶表示装置のブロック図である。

【図 2】本発明の一実施形態に係る液晶表示装置の 1 つの画素に対する等価回路図である 10

。【図 3】本発明の一実施形態に係るディザリングデータパターンの集合を示す図である。

【符号の説明】

【 0 0 8 3 】

3 液晶層

1 0 0 下部表示板

2 0 0 上部表示板

1 9 1 画素電極

2 3 0 色フィルター

2 7 0 共通電極

20

3 0 0 液晶表示板組立体

4 0 0 ゲート駆動部

5 0 0 データ駆動部

6 0 0 信号制御部

6 1 0 データ処理部

6 2 0 ルックアップテーブル

8 0 0 階調電圧生成部

P X 画素

$G_1 - G_n$ ゲート線

$D_1 - D_m$ データ線

30

C_{lc} 液晶キャパシタ

C_{st} ストレージキャパシタ

Q スイッチング素子

V_{com} 共通電圧

CONT 1 ゲート制御信号

CONT 2 データ制御信号

V_{on} ゲートオン電圧

V_{off} ゲートオフ電圧

RVS 反転信号

DAT 画像信号

40

 フロントページの続き

(51) Int.Cl.

F I

テーマコード(参考)

G 0 9 G	3/20	6 1 2 U
G 0 9 G	3/20	6 2 3 A
G 0 9 G	3/20	6 4 1 E
G 0 9 G	3/20	6 3 1 V
G 0 9 G	3/20	6 4 1 P
G 0 9 G	3/20	6 4 1 C
G 0 9 G	3/20	6 4 1 K
G 0 9 G	5/00	5 2 0 J

F ターム(参考) 2H093 NA33 NA44 NA55 NA61 NC03 NC09 NC11 NC18 NC34 ND06
 ND17
 5C006 AA12 AA14 AA16 AA17 AA22 AC11 AC21 AF44 AF51 AF53
 AF82 AF85 BB16 BC06 BC12 BC16 FA56
 5C080 AA10 BB05 CC03 DD03 EE29 EE30 FF11 JJ02 JJ06
 5C082 AA01 BA12 BA34 BA35 BA39 BD02 BD09 CA11 CA85 DA86
 MM01

专利名称(译)	<无法获取翻译>		
公开(公告)号	JP2007094411A5	公开(公告)日	2009-11-12
申请号	JP2006260587	申请日	2006-09-26
[标]申请(专利权)人(译)	三星电子株式会社		
申请(专利权)人(译)	三星电子株式会社		
[标]发明人	文勝煥		
发明人	文 勝 煥		
IPC分类号	G09G3/36 G02F1/133 G09G3/20 G09G5/00		
CPC分类号	G09G3/2055 G09G3/2011 G09G3/2077 G09G3/3648		
FI分类号	G09G3/36 G02F1/133.510 G02F1/133.575 G09G3/20.641.G G09G3/20.650.M G09G3/20.612.U G09G3/20.623.A G09G3/20.641.E G09G3/20.631.V G09G3/20.641.P G09G3/20.641.C G09G3/20.641.K G09G5/00.520.J		
F-TERM分类号	2H093/NA33 2H093/NA44 2H093/NA55 2H093/NA61 2H093/NC03 2H093/NC09 2H093/NC11 2H093/NC18 2H093/NC34 2H093/ND06 2H093/ND17 5C006/AA12 5C006/AA14 5C006/AA16 5C006/AA17 5C006/AA22 5C006/AC11 5C006/AC21 5C006/AF44 5C006/AF51 5C006/AF53 5C006/AF82 5C006/AF85 5C006/BB16 5C006/BC06 5C006/BC12 5C006/BC16 5C006/FA56 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD03 5C080/EE29 5C080/EE30 5C080/FF11 5C080/JJ02 5C080/JJ06 5C082/AA01 5C082/BA12 5C082/BA34 5C082/BA35 5C082/BA39 5C082/BD02 5C082/BD09 5C082/CA11 5C082/CA85 5C082/DA86 5C082/MM01 2H193/ZA04 2H193/ZC15 2H193/ZD25 2H193/ZF03 2H193/ZF59 5C182/AA03 5C182/CA15 5C182/CA51 5C182/DA18 5C182/DA22 5C182/DA53		
代理人(译)	宇谷 胜幸		
优先权	1020050091253 2005-09-29 KR		
其他公开文献	JP2007094411A		

摘要(译)

解决的问题：提供一种即使执行抖动控制也能够提高显示装置的颜色再现性的液晶显示装置。 解决方案：液晶显示面板组件300包括多个像素，并且存储了多个抖动数据图案，每个抖动数据图案均包括具有值“0”或“1”的数据元素，并且存储了多个抖动数据图案。 从上面选择与13位数字输入图像信号相对应的抖动数据模式，并且基于所选择的抖动数据模式，将输入图像信号转换为小于13位数字的10位数字输出图像信号。 信号驱动单元500，用于将与来自信号控制单元的输入图像信号相对应的数据电压施加至像素，并且信号控制单元的输入图像信号和输出图像信号的频率为120Hz。 是的，基于八帧重复抖动数据模式。 [选型图]图1