

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-72440
(P2007-72440A)

(43) 公開日 平成19年3月22日(2007.3.22)

(51) Int. Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H093
G02F 1/133 (2006.01)	G02F 1/133 570	5C006
G09G 3/20 (2006.01)	G09G 3/20 633H	5C080
	G09G 3/20 633C	
	G09G 3/20 611G	

審査請求 有 請求項の数 20 O L (全 15 頁) 最終頁に続く

(21) 出願番号	特願2006-173496 (P2006-173496)	(71) 出願人	501426046 エルジー・フィリップス エルシーデー カンパニー、リミテッド 大韓民国 ソウル、ヨンドンポーク、ヨ イドードン 20
(22) 出願日	平成18年6月23日(2006.6.23)	(74) 代理人	100064447 弁理士 岡部 正夫
(31) 優先権主張番号	10-2005-0082685	(74) 代理人	100085176 弁理士 加藤 伸晃
(32) 優先日	平成17年9月6日(2005.9.6)	(74) 代理人	100094112 弁理士 岡部 譲
(33) 優先権主張国	韓国 (KR)	(74) 代理人	100096943 弁理士 臼井 伸一
		(74) 代理人	100101498 弁理士 越智 隆夫

最終頁に続く


(54) 【発明の名称】 液晶表示装置の駆動回路及びその駆動方法

(57) 【要約】

【課題】 データ伝送ラインの数と周波数の大きさを最適化させることができる液晶表示装置の駆動回路及びその駆動方法を提供する。

【解決手段】 画像を表現するための相異なる色の p (ただし、 p は、正の整数) 個のデジタルデータ信号を組み合わせる新しい q (ただし、 q は、 p より小さい正の整数) 個のデジタルデータ信号を生成し、この生成された q 個のデジタルデータ信号を q 個のデータ伝送ラインにそれぞれ供給するタイミングコントローラと、前記 q 個のデータ伝送ラインを通じて供給される q 個のデジタルデータ信号を組み合わせる元の p 個のデジタルデータ信号に復元し、この復元された p 個のデジタルデータ信号をアナログ変換して液晶パネルに供給する複数のデータドライバ集積回路と、を備えて構成される液晶表示装置の駆動回路を提供する。

【選択図】 図4



【特許請求の範囲】

【請求項 1】

画像を表現するための相異なる色の p (ただし、 p は、正の整数) 個のデジタルデータ信号を組み合わせる新しい q (ただし、 q は、 p より小さい正の整数) 個のデジタルデータ信号を生成し、この生成された q 個のデジタルデータ信号を q 個のデータ伝送ラインにそれぞれ供給するタイミングコントローラと、

前記 q 個のデータ伝送ラインを通じて供給される q 個のデジタルデータ信号を組み合わせる元の p 個のデジタルデータ信号に復元し、この復元された p 個のデジタルデータ信号をアナログ変換して液晶パネルに供給する複数のデータドライバ集積回路と、
を備えて構成されることを特徴とする、液晶表示装置の駆動回路。

10

【請求項 2】

前記各データドライバ集積回路は、

前記 q 個のデータ伝送ラインを通じて供給される q 個のデジタルデータ信号を組み合わせる元の p 個のデジタルデータ信号に復元するデータ復元部と、

前記タイミングコントローラからのソースシフトクロック及びソーススタートパルスを使用してサンプリング信号を発生するシフトレジスタと、

前記シフトレジスタからのサンプリング信号に応じて、前記データ復元部からのデジタルデータ信号をラッチするラッチ部と、

前記ラッチ部からのデジタルデータ信号をアナログ信号に変換して前記表示パネルに供給するデジタル - アナログ変換部と、
を備えて構成されることを特徴とする、請求項 1 に記載の液晶表示装置の駆動回路。

20

【請求項 3】

前記 p 個のデジタルデータ信号は、

第 1 カラーに対する画像を表す第 1 カラーデジタルデータ信号と、

第 2 カラーに対する画像を表す第 2 カラーデジタルデータ信号と、

第 3 カラーに対する画像を表す第 3 カラーデジタルデータ信号と、

を含むことを特徴とする、請求項 1 に記載の液晶表示装置の駆動回路。

【請求項 4】

前記 q 個のデジタルデータ信号は、

前記第 1 カラーデジタルデータ信号の全てのビットと前記第 3 カラーデジタルデータ信号の一部のビットとが組み合わせられた第 1 組合せデジタルデータ信号と、

前記第 2 カラーデジタルデータ信号の全てのビットと前記第 3 カラーデジタルデータ信号の残りのビットとが組み合わせられた第 2 組合せデジタルデータ信号と、

を含むことを特徴とする、請求項 3 に記載の液晶表示装置の駆動回路。

30

【請求項 5】

前記 q 個のデータ伝送ラインは、

前記第 1 組合せデジタルデータ信号を伝送する第 1 データ伝送ラインと、

前記第 2 組合せデジタルデータ信号を伝送する第 2 データ伝送ラインと、

を備えることを特徴とする、請求項 3 に記載の液晶表示装置の駆動回路。

【請求項 6】

前記第 1 カラーデジタルデータ信号は、赤色を表現するためのデジタルデータ信号であり、

前記第 2 カラーデジタルデータ信号は、緑色を表現するためのデジタルデータ信号であり、

前記第 3 カラーデジタルデータ信号は、青色を表現するためのデジタルデータ信号であることを特徴とする請求項 3 に記載の液晶表示装置の駆動回路。

40

【請求項 7】

前記 p 個のデジタルデータ信号は、

第 1 カラーに対する画像を表す第 1 カラーデジタルデータ信号と、

第 2 カラーに対する画像を表す第 2 カラーデジタルデータ信号と、

50

第 3 カラーに対する画像を表す第 3 カラーデジタルデータ信号と、
第 4 カラーに対する画像を表す第 4 カラーデジタルデータ信号と、
を含むことを特徴とする、請求項 1 に記載の液晶表示装置の駆動回路。

【請求項 8】

前記第 1 カラーデジタルデータ信号は、赤色を表現するためのデジタルデータ信号であり、

前記第 2 カラーデジタルデータ信号は、緑色を表現するためのデジタルデータ信号であり、

前記第 3 カラーデジタルデータ信号は、青色を表現するためのデジタルデータ信号であり、

前記第 4 カラーデジタルデータ信号は、白色を表現するためのデジタルデータ信号であることを特徴とする、請求項 7 に記載の液晶表示装置の駆動回路。

【請求項 9】

前記 q 個のデジタルデータ信号をサンプリングするためのクロック信号を前記タイミングコントローラから受信し、これを前記データ復元部に伝達するクロック信号伝送ラインをさらに備えて構成されることを特徴とする、請求項 1 に記載の液晶表示装置の駆動回路。

【請求項 10】

画像を表現するための相異なる色の第 1 デジタルデータ信号を組み合わせることによって、前記第 1 デジタルデータ信号の数よりも少ない第 2 デジタルデータ信号を生成し、この生成された第 2 デジタルデータ信号を前記第 2 デジタルデータ信号と同じ数のデータ伝送ラインにそれぞれ供給するタイミングコントローラと、

前記データ伝送ラインを通じて供給される第 2 デジタルデータ信号を組み合わせることによって前記第 1 デジタルデータ信号と同じ第 3 デジタルデータ信号を生成し、この生成された第 3 デジタルデータ信号をアナログ変換して液晶パネルに供給する複数のデータドライバ集積回路と、

を備えて構成されることを特徴とする、液晶表示装置の駆動回路。

【請求項 11】

前記各データドライバ集積回路は、

前記第 2 デジタルデータ信号を前記第 3 デジタルデータ信号に復元するデータ復元部と

、前記タイミングコントローラからのソースシフトクロック及びソーススタートパルスを使用してサンプリング信号を発生するシフトレジスタと、

前記シフトレジスタからのサンプリング信号に応じて前記データ復元部からの第 3 デジタルデータ信号をラッチするラッチ部と、

前記ラッチ部からの第 3 デジタルデータ信号をアナログ信号に変換して前記表示パネルに供給するデジタル・アナログ変換部と、

を備えて構成されることを特徴とする、請求項 10 に記載の液晶表示装置の駆動回路。

【請求項 12】

前記第 1 デジタルデータ信号は、

第 1 カラーに対する画像を表す第 1 カラーデジタルデータ信号と、

第 2 カラーに対する画像を表す第 2 カラーデジタルデータ信号と、

第 3 カラーに対する画像を表す第 3 カラーデジタルデータ信号と、

を含むことを特徴とする、請求項 10 に記載の液晶表示装置の駆動回路。

【請求項 13】

前記第 2 デジタルデータ信号は、

前記第 1 カラーデジタルデータ信号の全てのビットと前記第 3 カラーデジタルデータ信号の一部のビットとが組み合わせられた第 1 組合せデジタルデータ信号と、

前記第 2 カラーデジタルデータ信号の全てのビットと前記第 3 カラーデジタルデータ信号の残りのビットとが組み合わせられた第 2 組合せデジタルデータ信号と、

10

20

30

40

50

を含むことを特徴とする、請求項 1 2 に記載の液晶表示装置の駆動回路。

【請求項 1 4】

前記第 1 組合せデジタルデータ信号は、第 1 データ伝送ラインを通じて前記タイミングコントローラから前記データドライブ集積回路に供給され、

前記第 2 組合せデジタルデータ信号は、第 2 データ伝送ラインを通じて前記タイミングコントローラから前記データドライブ集積回路に供給されることを特徴とする、請求項 1 3 に記載の液晶表示装置の駆動回路。

【請求項 1 5】

画像を表示するための液晶表示装置の駆動方法において、

前記画像を表現するための相異なる色の p (ただし、 p は、正の整数) 個のデジタルデータ信号を組み合わせる新しい q (ただし、 q は、 p より小さい正の整数) 個のデジタルデータ信号を生成する段階と、

前記生成された q 個のデジタルデータ信号を q 個のデータ伝送ラインを通じて伝送する段階と、

前記 q 個のデータ伝送ラインを通じて供給される q 個のデジタルデータ信号を組み合わせる元の p 個のデジタルデータ信号に復元する段階と、

前記復元された p 個のデジタルデータ信号をアナログ変換する段階と、

前記アナログに変換されたデジタルデータ信号を液晶パネルに供給する段階と、を備えてなることを特徴とする、液晶表示装置の駆動方法。

10

【請求項 1 6】

ソースシフトクロック及びソーススタートパルスを使用してサンプリング信号を発生する段階と、

前記サンプリング信号によって前記復元されたデジタルデータ信号をラッチする段階と、

をさらに備えることを特徴とする、請求項 1 5 に記載の液晶表示装置の駆動方法。

20

【請求項 1 7】

前記 p 個のデジタルデータ信号は、

第 1 カラーに対する画像を表す第 1 カラーデジタルデータ信号と、

第 2 カラーに対する画像を表す第 2 カラーデジタルデータ信号と、

第 3 カラーに対する画像を表す第 3 カラーデジタルデータ信号と、

を含むことを特徴とする、請求項 1 5 に記載の液晶表示装置の駆動方法。

30

【請求項 1 8】

前記 p 個のデジタルデータ信号を組み合わせる段階は、

前記第 1 カラーデジタルデータ信号の全てのビットと前記第 3 カラーデジタルデータ信号の一部のビットとを組み合わせる段階と、

前記第 2 カラーデジタルデータ信号の全てのビットと前記第 3 カラーデジタルデータ信号の残りのビットとを組み合わせる段階と、

を備えてなることを特徴とする、請求項 1 7 に記載の液晶表示装置の駆動方法。

【請求項 1 9】

前記第 1 カラーデジタルデータ信号は、赤色を表現するためのデジタルデータ信号であり、

前記第 2 カラーデジタルデータ信号は、緑色を表現するためのデジタルデータ信号であり、

前記第 3 カラーデジタルデータ信号は、青色を表現するためのデジタルデータ信号であることを特徴とする、請求項 1 7 に記載の液晶表示装置の駆動方法。

40

【請求項 2 0】

前記 p 個のデジタルデータ信号は、

赤色に対する画像を表す第 1 カラーデジタルデータ信号と、

緑色に対する画像を表す第 2 カラーデジタルデータ信号と、

青色に対する画像を表す第 3 カラーデジタルデータ信号と、

50

白色に対する画像を表す第4カラーデジタルデータ信号と、
を含むことを特徴とする、請求項15に記載の液晶表示装置の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、表示装置に係り、特に、データ伝送ラインの数と周波数の大きさを最適化することができる液晶表示装置の駆動回路及びその駆動方法に関する。

【背景技術】

【0002】

近来、陰極線管(Cathode Ray Tube)の短所とされる重さと体積を低減できる各種の平
板表示装置が台頭してきている。かかる平板表示装置には、液晶表示装置(Liquid Cryst
al Display)、電界放出表示装置(Field Emission Display)、プラズマ表示パネル(Pl
asma Display Panel)及び発光表示装置(Light Emitting Display)などがある。

10

【0003】

なかでも液晶表示装置は、複数のデータラインと複数のゲートラインによって定義され
る領域に複数の液晶セルが配置され、各液晶セルにスイッチ(Switch)素子である薄膜トラン
ジスタ(Thin Film Transistor)が形成された薄膜トランジスタ基板と、カラーフィル
タ(Color Filter)が形成されたカラーフィルタ基板と、これら両基板間に形成された液
晶層と、を備える。このような液晶表示装置は、データ信号によって液晶層に電界を形成
し液晶層を通過する光の透過率を調節することによって望む画像を表示する。

20

【0004】

図1は、従来の液晶表示装置を概略的に示す図である。

従来の液晶表示装置は、図1に示すように、 n 個のゲートライン $GL1 \sim GLn$ と m 個
のデータライン $DL1 \sim DLM$ とによって定義される液晶セルを含む液晶パネル110と
、データライン $DL1 \sim DLM$ にアナログデータ信号を供給するデータドライバ140と
、ゲートライン $GL1 \sim GLn$ にスキャンパルスを供給するゲートドライバ150と、外
部から入力されるデジタルデータ信号 RGB を、液晶パネル110の駆動に合わせて整列
してデータドライバ140に供給するとともに、データドライバ140とゲートドライバ
150を制御するタイミングコントローラ130と、を備える。

【0005】

30

液晶パネル110は、 n 個のゲートライン $GL1 \sim GLn$ と m 個のデータライン $DL1$
 $\sim DLM$ とによって定義される領域に形成された薄膜トランジスタ TFT と、薄膜トラン
ジスタ TFT に接続される液晶セルと、を備える。薄膜トランジスタ TFT は、ゲートラ
イン $GL1 \sim GLn$ からのスキャンパルスにตอบสนองしてデータライン $DL1 \sim DLM$ からの
データ信号を液晶セルに供給する。液晶セルは、液晶を間において対面する共通電極と薄
膜トランジスタ TFT に接続されたサブピクセル電極とで構成されるので、等価的に液晶
キャパシタ $C1c$ で表示されることができる。このような液晶セルは、液晶キャパシタ C
 $1c$ に充電されたデータ信号を次のデータ信号が充電されるまで維持させるために、前段
ゲートラインに接続されたストレージキャパシタ Cst を備える。

【0006】

40

タイミングコントローラ130は、外部から供給されるデジタルデータ信号 RGB を、
液晶パネル110の駆動に合わせて整列してデータドライバ140に供給する。また、タ
イミングコントローラ130は、外部から入力されるメインクロック $MCLK$ 、データイ
ネーブル信号 DE 、水平及び垂直同期信号 $Hsync$ 、 $Vsync$ を用いてデータ制御信
号 DCS とゲート制御信号 GCS を生成し、データドライバ140とゲートドライバ15
0のそれぞれの駆動タイミングを制御する。

【0007】

ゲートドライバ150は、タイミングコントローラ130からのゲート制御信号 GCS
にตอบสนองしてスキャンパルス、すなわち、ゲートハイパルスを順次発生するシフトレジスタ
を含む。このため、ゲートドライバ150は、シフトレジスタを有する複数のゲートドラ

50

イバ集積回路を備える。

【0008】

図2は、図1に示すタイミングコントローラと複数のデータドライバ集積回路間の接続構造を示す図である。同図において、データドライバ140は、液晶パネル110のデータラインDLのそれぞれにアナログデータ信号を供給する複数のデータドライバ集積回路242を備える。

【0009】

各データドライバ集積回路242は、タイミングコントローラ130から供給されるデータ制御信号DCSによって、タイミングコントローラ130からの整列されたデジタルデータ信号Dataをアナログデータ信号に変換し、ゲートラインGL1~GLnにスキヤンパルスが供給される1水平周期ごとに1水平ライン分のアナログデータ信号をデータラインDL1~DLmに供給する。すなわち、各データドライバ集積回路242は、データ信号Dataの階調に対応する相異なる電圧値を持つ複数のガンマ電圧を生成し、デジタルデータ信号Dataの階調値によって一つのガンマ電圧を上記アナログデータ信号として選択してデータラインDL1~DLmに供給する。

10

【0010】

このような従来の液晶表示装置の駆動装置は、CMOSインターフェース方式によってタイミングコントローラ130で外部からのデジタルソースデータRGBをTTL/CMOS (Transistor-Transistor Logic/Complementary Metal Oxide Semiconductor) レベルに変換し、変換されたデータ信号Dataを1ポート対1ポートまたは1ポート対2ポート方式でデータドライバ140に並列伝送する。

20

【0011】

このため、従来の液晶表示装置の駆動装置は、図2に示すように、タイミングコントローラ130と各データドライバ集積回路242との間に、データ伝送のための複数のデータ伝送ライン222及びデータ制御信号DCSの伝送のための複数の制御信号伝送ライン224を備える。

【0012】

タイミングコントローラ130は、TTL/CMOSレベルのデータ信号Dataを複数のデータ伝送ライン222に供給すると同時に、データ制御信号DCSを複数の制御信号伝送ライン224に供給する。この制御信号伝送ライン224は、複数のクロックラインを含む。

30

【0013】

各データドライバ集積回路242は、複数のデータ伝送ライン222及び複数の制御信号伝送ライン224に共通して接続される。これにより、各データドライバ集積回路242は、複数の制御信号伝送ライン224から供給されるデータ制御信号DCSによって順次に駆動され、複数のデータ伝送ライン222からのデータ信号Dataを受信し、受信したデータ信号Dataをアナログデータ信号に変換して各データラインDL1~DLmに供給する。

【0014】

一般に、データ伝送ライン222の個数が少ないほど液晶表示装置のサイズは小さくなる。しかし、データ伝送ライン222の個数が少ないほどこのデータ伝送ライン222に沿って供給されるデジタルデータ信号の周波数が増加してしまう。すなわち、データ伝送ライン222の個数を減少させると、液晶表示装置のサイズは低減できるが、周波数が増加するという問題につながり、一方、データ伝送ライン222の個数を増やすと、液晶表示装置のサイズが増加するという短所があるが、周波数を減少できるという長所が得られる。

40

【0015】

したがって、二つの場合における長所を最大化するようにデータ伝送ライン222の個数を最適化させることが重要である。

【発明の開示】

50

【発明が解決しようとする課題】**【0016】**

しかしながら、従来の液晶表示装置の駆動回路は、データ伝送ライン222の個数が最適化しておらず、周波数が大きく増加したり、液晶表示装置のサイズが大きく増加するという問題点があった。

【課題を解決するための手段】**【0017】**

本発明は上記の従来の問題点を解決するためのもので、その目的は、R/G/Bデジタルデータ信号を組み合わせることで2個の新しいデジタルデータ信号を生成し、これをデータ伝送ラインを通じてデータ集積回路に供給することによって周波数に対するデータ伝送ラインの数を大きく減少させることができる液晶表示装置の駆動回路及びその駆動方法を提供することにある。

10

【0018】

上記目的を達成するための本発明に係る液晶表示装置の駆動回路は、画像を表現するための相異なる色の p （ただし、 p は、正の整数）個のデジタルデータ信号を組み合わせることで新しい q （ただし、 q は、 p より小さい正の整数）個のデジタルデータ信号を生成し、この生成された q 個のデジタルデータ信号を q 個のデータ伝送ラインにそれぞれ供給するタイミングコントローラと、前記 q 個のデータ伝送ラインを通じて供給される q 個のデジタルデータ信号を組み合わせることで元の p 個のデジタルデータ信号に復元し、この復元された p 個のデジタルデータ信号をアナログ変換して液晶パネルに供給する複数のデータドライバ集積回路と、を備えて構成されることを特徴とする。

20

【0019】

また、上記目的を達成するための本発明に係る液晶表示装置の駆動回路は、画像を表現するための相異なる色の第1デジタルデータ信号を組み合わせることによって、前記第1デジタルデータ信号の数よりも少ない第2デジタルデータ信号を生成し、この生成された第2デジタルデータ信号を前記第2デジタルデータ信号と同じ数のデータ伝送ラインにそれぞれ供給するタイミングコントローラと、前記データ伝送ラインを通じて供給される第2デジタルデータ信号を組み合わせることによって、前記第1デジタルデータ信号と同じ第3デジタルデータ信号を生成し、この生成された第3デジタルデータ信号をアナログ変換して液晶パネルに供給する複数のデータドライバ集積回路と、を備えて構成されることを特徴とする。

30

【0020】

また、上記目的を達成するための本発明に係る液晶表示装置の駆動方法は、画像を表示するための液晶表示装置の駆動方法において、前記画像を表現するための相異なる色の p （ただし、 p は、正の整数）個のデジタルデータ信号を組み合わせることで新しい q （ただし、 q は、 p より小さい正の整数）個のデジタルデータ信号を生成する段階と、前記生成された q 個のデジタルデータ信号を q 個のデータ伝送ラインを通じて伝送する段階と、前記 q 個のデータ伝送ラインを通じて供給される q 個のデジタルデータ信号を組み合わせることで元の p 個のデジタルデータ信号に復元する段階と、前記復元された p 個のデジタルデータ信号をアナログ変換する段階と、前記アナログに変換されたデジタルデータ信号を液晶パネルに供給する段階と、を備えてなることを特徴とする。

40

【発明の効果】**【0021】**

本発明に係る液晶表示装置の駆動回路は、デジタルデータ信号を変調してデータ伝送ラインに供給することによって、デジタルデータ信号が伝送されるデータ伝送ラインの数を最適化させ、これにより、周波数の大きさ及びデータ伝送ラインの数を最適化させることが可能になる。

【発明を実施するための最良の形態】**【0022】**

以下、添付の図面を参照して、本発明に係る液晶表示装置の好適な実施形態について詳

50

細に説明する。

【0023】

図3は、本発明の実施形態による液晶表示装置を示す図である。

【0024】

本発明の実施形態による液晶表示装置は、図3に示すように、画像を表示する表示部312を有する液晶パネル310と、液晶パネル310にスキャンパルスを供給する複数のゲートドライバ集積回路GIC1~GICiと、システム(図示せず)から供給される相異なる色のデジタルデータ信号を組み合わせる新しいデジタルデータ信号を生成し、この生成されたデジタルデータ信号を複数のデータ伝送ライン群TL1~TLkに供給するタイミングコントローラ330と、各データ伝送ライン群TL1~TLkを通じて供給されるデジタルデータ信号を元のデジタルデータ信号に復元し、この復元されたデジタルデータ信号をアナログ信号に変換して液晶パネル310に供給する複数のデータドライバ集積回路DIC1~DICkと、を備える。

10

【0025】

また、本発明の実施形態による液晶表示装置は、タイミングコントローラ330及び電源回路(図示せず)が実装された印刷回路基板(Printed Circuit Board)320と、各データドライバ集積回路DIC1~DICkが実装され、印刷回路基板320と液晶パネル310間に取り付けられる複数のデータテープキャリアパッケージ(Tape Carrier package; 以下、「TCP」という。)341と、各ゲートドライバ集積回路GIC1~GICiが実装され、液晶パネル310に取り付けられる複数のゲートTCP351と、をさらに備える。

20

【0026】

液晶パネル310は、マトリクス形態に形成された液晶セルLCの光透過率を調節することによって画像を表示する。各液晶セルLCは、ゲートラインGLとデータラインDLとの交差点に接続されたスイッチング素子である薄膜トランジスタを備える。データラインDLは、各データドライバ集積回路DIC1~DICkからアナログデータ信号が供給される。

【0027】

各データTCP341は、TAB(Tape Automated Bonding)方式によって印刷回路基板320と液晶パネル310間に取り付けられる。このときに、各データTCP341の入力パッドは、印刷回路基板320に電氣的に接続され、出力パッドは液晶パネル310のデータパッドに電氣的に接続される。このような各データTCP341上にはデータドライバ集積回路DIC1~DICkが実装される。

30

【0028】

各ゲートTCP341は、TAB方式によって液晶パネル310のゲートパッドに電氣的に接続される。このような各ゲートTCP341上にはゲートドライバ集積回路GIC1~GICiが実装される。

【0029】

印刷回路基板320には、タイミングコントローラ330、電源回路(図示せず)、及び各データドライバ集積回路DIC1~DICkに基準ガンマ電圧を供給する基準ガンマ電圧生成部(図示せず)などが実装される。また、印刷回路基板320には、各構成要素同士の電氣的接続のための信号配線(図示せず)が形成される。これら信号配線は、データ伝送ライン群TL1~TLkを含む。

40

【0030】

タイミングコントローラ330は、ユーザーコネクタ(図示せず)を通じて外部から入力されるメインクロックMCLK、データイネーブル信号DE、水平及び垂直同期信号Hsync、Vsyncを用いてデータ制御信号DCSとゲート制御信号GCSを生成し、複数のデータドライバ集積回路DIC1~DICkと各ゲートドライバ集積回路GIC~GICiの駆動タイミングを制御する。

【0031】

50

このようなタイミングコントローラ 330 及びデータドライバ集積回路 D I C 1 ~ D I C k 間の連結関係についてより具体的に説明すると、下記の通りである。

【0032】

図 4 は、図 3 のタイミングコントローラとデータドライバ集積回路間の結合関係を示す図である。

【0033】

すなわち、図 4 に示すように、タイミングコントローラ 330 と第 1 乃至第 k データドライバ集積回路 D I C 1 ~ D I C k は、第 1 乃至第 k データ伝送ライン群 T L 1 ~ T L k によって互いに接続されている。ここで、各データ伝送ライン群 T L 1 ~ T L k は、2 個のデータ伝送ラインからなる。

10

【0034】

具体的に、図 4 のタイミングコントローラと第 1 データドライバ集積回路間の接続関係を示す図 5 を参照すると、第 1 データ伝送ライン群 T L 1 は、第 1 データ伝送ライン L 1 と第 2 データ伝送ライン L 2 とからなっている。その結果、各データドライバ集積回路 D I C 1 ~ D I C k は、図 5 に示すように、第 1 及び第 2 データ伝送ライン L 1、L 2 を通じてタイミングコントローラ 330 からデジタルデータ信号を受信する。

【0035】

また、各データドライバ集積回路 D I C 1 ~ D I C k は、タイミングコントローラ 330 から一つのクロック信号を受信する。このため、各データドライバ集積回路 D I C 1 ~ D I C k とタイミングコントローラ 330 は、クロック信号を伝送する一つのクロックライン C L によって互いに接続されている。

20

【0036】

タイミングコントローラ 330 は、システムから供給される p 個のデジタルデータ信号を取り込む。ここで、p (ただし、p は、正の整数) 個のデジタルデータ信号は相異なる色相に対する情報を有する信号であって、一般に、p が 3 の場合、各信号は、赤色に対する情報を有する赤色データデジタル信号、緑色に対する情報を有する緑色デジタルデータ信号、そして青色に対する情報を有する青色デジタルデータ信号を意味する。他の例として、p が 4 の場合、上記の 3 色のデジタルデータに加えて、白色に対する情報を有する白色デジタルデータ信号が含まれる。

【0037】

一方、タイミングコントローラ 330 とシステムは、伝送ライン (図示せず) を通じて互いに接続される。タイミングコントローラ 330 とシステムとが 3 個の伝送ラインによって接続される場合、上記 3 色のデジタルデータ信号は各伝送ラインを通じて独立してタイミングコントローラ 330 に供給される。すなわち、赤色、緑色、及び青色デジタルデータ信号をいずれも 8 ビットのデジタルデータ信号とすると、赤色デジタルデータ信号の全てのビットはいずれかの伝送ラインを通じてタイミングコントローラ 330 に順次供給され、緑色デジタルデータ信号の全てのビットは、残り二つの伝送ラインのいずれか一つを通じてタイミングコントローラ 330 に順次供給され、青色データ信号の全てのビットは、残りの一つの伝送ラインを通じてタイミングコントローラ 330 に供給される。

30

【0038】

また、タイミングコントローラ 330 は、上記供給された 3 色のデジタルデータ信号を、新しい q (ただし、q は、p より小さい正の整数) 個のデジタルデータ信号に変換する。すなわち、タイミングコントローラ 330 は、3 色のデジタルデータ信号を受信し、3 色より少ない 2 色のデジタルデータ信号を生成する。具体的に、タイミングコントローラ 330 は、各デジタルデータ信号のビットを組み合わせる新しい 2 色のデジタルデータ信号を生成する。

40

【0039】

一方、タイミングコントローラ 330 がシステムから 4 個のデジタルデータ信号 (すなわち、赤色デジタルデータ信号、緑色デジタルデータ信号、青色デジタルデータ信号、及び白色デジタルデータ信号) を受信する場合、タイミングコントローラ 330 は、上述し

50

た方法で4個のデジタルデータ信号を組合せ2個または3個の組合せデジタルデータ信号を生成する。このときに、データ伝送ラインの数は、組合せデジタルデータ信号の数によって変化する。すなわち、データ伝送ラインの数は、組合せデジタルデータ信号の数と同一である。

【0040】

例えば、図6は、図4に示すタイミングコントローラから出力されるデジタルデータ信号の波形及びクロック信号の波形を示す図であり、タイミングコントローラ330は、図6に示すように、赤色デジタルデータ信号Data_Rの全てのビットR0~R7と、青色デジタルデータ信号Data_Bの上位ビットB0~B3とを組み合わせ一つの新しいデジタルデータ信号Data_R/B(以下、'第1組合せデジタルデータ信号Data_R/B'という。)を生成する。また、タイミングコントローラ330は、図6に示すように、緑色デジタルデータ信号Data_Gの全てのビットG0~G7と、青色デジタルデータ信号Data_Bの下位ビットB4~B7とを組み合わせ一つの新しいデジタルデータ信号Data_G/B(以下、'第2組合せデジタルデータ信号Data_G/B'という。)を生成する。

【0041】

すなわち、タイミングコントローラ330は、システムから供給された8ビットの3色のデジタルデータ信号Data_R、Data_G、Data_Bを組み合わせ12ビットの第1及び第2組合せデジタルデータ信号Data_R/B、Data_G/Bを生成する。

【0042】

そして、タイミングコントローラ330は、第1組合せデジタルデータ信号Data_R/Bを各データドライバ集積回路DIC1~DICkに供給する。このときに、タイミングコントローラ330は、第1組合せデジタルデータ信号Data_R/Bを、各第1データ伝送ラインL1を通じて各データドライバ集積回路DIC1~DICkに供給する。

【0043】

また、タイミングコントローラ330は、第2組合せデジタルデータ信号Data_G/Bを、各データドライバ集積回路DIC1~DICkに供給する。このときに、タイミングコントローラ330は、第2組合せデジタルデータ信号Data_G/Bを、各第2データ伝送ラインL2を通じて各データドライバ集積回路DIC1~DICkに供給する。

【0044】

この際、各データドライバ集積回路DIC1~DICkは、クロック信号CLKの各立ち上がりエッジ及び立ち下がりエッジごとに第1及び第2組合せデジタルデータ信号Data_R/B、Data_G/Bの各ビットをサンプリングして取り込む。

【0045】

その後、データドライバ集積回路DIC1~DICkのそれぞれは、自分に供給された第1及び第2組合せデジタルデータ信号Data_R/B、Data_G/Bを組み替えて元のデジタルデータ信号に復元する。すなわち、第1及び第2組合せデータ信号のビットを組み替えて元のデジタルデータ信号(赤色デジタルデータ信号Data_R、緑色デジタルデータ信号Data_G、及び青色デジタルデータ信号Data_B)に復元する。そして、この復元されたデジタルデータ信号(Data_R、Data_G、Data_B)を液晶パネル310の各データラインDLに供給する。

【0046】

このようなデータドライバ集積回路DIC1~DICkの構成についてより詳細に説明すると、下記の通りである。

【0047】

図7は、図4に示す各データドライバ集積回路の詳細構成図である。

各データドライバ集積回路DIC1~DICkは、図7に示すように、タイミングコン

トローラ 330 から第 1 及び第 2 組合せデジタルデータ信号 Data_R/B、Data_G/B を受信し、これらのビットを組み替えて元の赤色、緑色、及び青色デジタルデータ信号 Data_R、Data_G、Data_B を生成するデータ復元部 720 と、タイミングコントローラ 330 からのデータ制御信号 DC S のうち、ソースシフトクロック SSC 及びソーススタートパルス SSP を用いてサンプリング信号を発生するシフトレジスタ 200 と、このサンプリング信号に応じてデータ復元部 720 から供給される 1 ライン分の赤色、緑色、及び青色デジタルデータ信号 Data_R、Data_G、Data_B を順次サンプリングする第 1 ラッチ 730 と、データ制御信号 DC S のうちソース出力イネーブル信号 SOE に応じて、第 1 ラッチ 730 でサンプリングされた 1 ライン分の赤色、緑色、及び青色デジタルデータ信号 Data_R、Data_G、Data_B を同時に出力する第 2 ラッチ 740 と、第 2 ラッチ 740 から供給される 1 ライン分のデジタルデータ信号をアナログデータ信号に変換して液晶パネル 310 の各データライン DL1 ~ DLm に供給するデジタル-アナログ変換器 750 と、を備える。

【0048】

このように構成された本発明の液晶表示装置において、p は 3 に設定し、q は 2 (各データ伝送ライン群 TL1 ~ TLk を構成するデータ伝送ライン L1、L2 の数と同一) に設定し、k は 8 に設定することが好ましい。このように設定する場合、本発明の液晶表示装置は、3 色のデジタルデータ信号を 2 色のデジタルデータ信号に変換し、この変換された 2 色のデジタルデータ信号を 2 個のデータ伝送ラインを通じて 8 個のデータドライバ集積回路 DIC1 ~ DICk のそれぞれに供給する。

【0049】

このような実際的構成を有する本発明の液晶表示装置と従来の液晶表示装置とを、周波数及びデータ伝送ラインの数に基づいて比較すると、次の通りである。

【0050】

表 1 は、周波数及びデータ伝送ラインの数に基づいて本発明の液晶表示装置と従来の液晶表示装置とを比較説明したものである。

【0051】

【表 1】

	TTL	Mini-LVDS	PPDS	本発明
周波数	62.2MHz	124.4MHz	147MHz	93.3MHz
データ伝送ライン	48	24	32	16
クロックライン	1	2	4	1

【0052】

ここで、表 1 に示す本発明の液晶表示装置、従来の TTL 方式の液晶表示装置、従来の Mini-LVD (Slow Voltage Differential Signal) 方式の液晶表示装置、及び従来の PPDS (Point to Point Differential Signal) 方式の液晶表示装置は、1920 * 1080 の解像度を有し、8 ビットのデジタルデータ信号を受信し、8 個のデータドライバ集積回路 DIC1 ~ DICk (各データドライバ集積回路 DIC1 ~ DICk は、720 個のチャンネルを有する。) を備える。ここで、TTL 方式及び Mini-LVDS 方式の液晶表示装置は、2 ポート対 2 ポート方式を採用しており、PPDS 方式は 2 ペア方式を採用している。

【0053】

表 1 に示すように、本発明の液晶表示装置は、従来の Mini-LVDS 方式の液晶表示装置及び従来の PPDS 方式の液晶表示装置に比べて、より小さい周波数を表す。また、本発明の液晶表示装置は、上記の 2 種類の従来液晶表示装置に比べて、より少ない数のデータ伝送ライン及びより少ない数のクロックラインを使用する。

【0054】

一方、本発明の液晶表示装置は、従来の TTL 方式の液晶表示装置に比べてやや高い周

波数を表すが、より少ない数のデータ伝送ラインを使用する。ここで、本発明の液晶表示装置のクロックラインの数と前記TTL方式の液晶表示装置のクロックラインの数は同一である。

【0055】

以上では具体的な実施形態及び添付の図面に基づいて本発明を説明してきたが、これに限定されず、本発明の技術的思想を逸脱しない範囲内で種々の置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を持つ者にとって明白である。

【図面の簡単な説明】


【0056】

- 【図1】従来の液晶表示装置を概略的に示す図である。
- 【図2】図1に示すタイミングコントローラと複数のデータドライバ集積回路間の接続構造を示す図である。
- 【図3】本発明の実施形態による液晶表示装置を示す図である。
- 【図4】図3のタイミングコントローラとデータドライバ集積回路間の結合関係を示す図である。
- 【図5】図4のタイミングコントローラと第1データドライバ集積回路間の接続関係を示す図である。
- 【図6】図4に示すタイミングコントローラから出力されるデジタルデータ信号の波形及びクロック信号の波形を示す図である。
- 【図7】図4に示す各データドライバ集積回路の詳細構成図である。


10

20


【図1】




【図2】




【 図 3 】




【 図 4 】




【 図 5 】



【 図 6 】



【 図 7 】



フロントページの続き

(51)Int.Cl. F I テーマコード(参考)
G 0 9 G 3/20 6 3 3 G

(74)代理人 100096688

弁理士 本宮 照久

(74)代理人 100104352

弁理士 朝日 伸光

(74)代理人 100128657

弁理士 三山 勝巳

(72)発明者 張 哲 相

大韓民国 京畿道 安養市 東安區 平安洞 8 9 9 - 2 ハンチョン ヒュンダイ 4チャ 2
0 7 - 6 0 1

(72)発明者 金 鐘 勳

大韓民国 京畿道 軍浦市 山本洞 サンボン サイバーテル 9 1 0

(72)発明者 金 善 暎

大韓民国 京畿道 水原市 長安區 泉川洞 5 0 9 / 7 - 2 0 4

Fターム(参考) 2H093 NA10 NA16 NC13 NC16 NC22 NC23 NC24 NC35 NC90 ND34
ND49 ND50

5C006 AF41 AF83 BB16 BC12 BC16 BF03 BF04 FA15 FA42 FA48

5C080 AA10 BB05 CC03 DD23 FF11 GG10 GG11 JJ02 JJ04 JJ06

专利名称(译)	液晶显示装置的驱动电路及其驱动方法		
公开(公告)号	JP2007072440A	公开(公告)日	2007-03-22
申请号	JP2006173496	申请日	2006-06-23
[标]申请(专利权)人(译)	乐金显示有限公司		
申请(专利权)人(译)	Eruji.菲利普斯杜天公司, 有限公司		
[标]发明人	張哲相 金鐘勳 金善暎		
发明人	張 哲 相 金 鐘 勳 金 善 暎		
IPC分类号	G09G3/36 G02F1/133 G09G3/20		
CPC分类号	G09G3/2003 G09G3/3648 G09G2300/0426 G09G2310/0218		
FI分类号	G09G3/36 G02F1/133.570 G09G3/20.633.H G09G3/20.633.C G09G3/20.611.G G09G3/20.633.G		
F-TERM分类号	2H093/NA10 2H093/NA16 2H093/NC13 2H093/NC16 2H093/NC22 2H093/NC23 2H093/NC24 2H093/NC35 2H093/NC90 2H093/ND34 2H093/ND49 2H093/ND50 5C006/AF41 5C006/AF83 5C006/BB16 5C006/BC12 5C006/BC16 5C006/BF03 5C006/BF04 5C006/FA15 5C006/FA42 5C006/FA48 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD23 5C080/FF11 5C080/GG10 5C080/GG11 5C080/JJ02 5C080/JJ04 5C080/JJ06 2H193/ZA04 2H193/ZB44 2H193/ZF14 2H193/ZF42 2H193/ZF51 2H193/ZF52		
代理人(译)	白井伸一 朝日 伸光		
优先权	1020050082685 2005-09-06 KR		
其他公开文献	JP4427038B2		
外部链接	Espacenet		

摘要(译)

要解决的问题：提供能够优化数据传输线的数量和频率的大小的液晶显示装置的驱动电路及其驱动方法。 Σ SOLUTION：显示装置的驱动电路包括定时控制器，用于组合不同颜色的 p (p 为正整数)数字数据信号以表示图像以产生 q (q 是小于 p 的正整数)数字数据信号和将产生的 q 个数字数据信号提供给 q 个数据传输线，以及多个数据驱动器集成电路，用于组合通过 q 个数据传输线提供的 q 个数字数据信号，以恢复 p 个第一个数字数据信号，转换 p 个恢复的数字数据信号转换成模拟数据信号，并将模拟数据信号提供给显示板。之

