

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号
特開2005-43435
(P2005-43435A)
(43) 公開日 平成17年2月17日(2005.2.17)

(51) Int.Cl. ⁷	F I	テーマコード (参考)
G09G 3/20	G09G 3/20 612G	2H093
G02F 1/133	G09G 3/20 612D	5C006
G09G 3/36	G09G 3/20 612F	5C080
	G09G 3/20 612P	
	G09G 3/20 631W	
審査請求 未請求 請求項の数 33 O L (全 29 頁) 最終頁に続く		

(21) 出願番号	特願2003-200249 (P2003-200249)	(71) 出願人	503121103 株式会社ルネサステクノロジ 東京都千代田区丸の内二丁目4番1号
(22) 出願日	平成15年7月23日 (2003.7.23)	(71) 出願人	503273790 株式会社日立ディスプレイデバイス 千葉県茂原市早野3681番地
		(74) 代理人	100093506 弁理士 小野寺 洋二
		(72) 発明者	森田 新 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内
		(72) 発明者	坂巻 五郎 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内
		最終頁に続く	


(54) 【発明の名称】 表示駆動制御装置とその駆動方法及び電子機器並びに半導体集積回路

(57) 【要約】

【課題】電源起動手順の変更を容易として種々の表示装置に対応可能とする。

【解決手段】液晶ドライバCRLのインストラクションレジスタISRと電源PWUの間に電源シーケンサPSCを設置する。マイコンMPUからインストラクションレジスタISRに設定された設定値は直接電源PWUには入力されない。マイコンMPUは時間軸を意識せずに設定値をインストラクションレジスタISRに書き込む。電源をオンにするときは、電源シーケンサPSCの内部で時間を計測し、順次設定された値を電源PWUに入力するタイミングもまた、インストラクションレジスタISRに設定可能とする。

【選択図】 図11



【特許請求の範囲】

【請求項 1】

複数の画素を有する表示装置に画像を表示するための複数の電圧を生成する電源回路と、前記電源回路を制御する複数の設定値が登録される複数の第 1 のレジスタに基づいて動作する電源シーケンサとを有し、

前記電源シーケンサは、前記複数の第 1 のレジスタを含む各レジスタに登録された設定値に基づいて前記電源回路を制御して前記複数の電圧を定められた時間に基づいて時間制御するための信号を出力することを特徴とする表示駆動制御装置。

【請求項 2】

前記表示装置は、一方向に延在し該一方向と交差する他方向に並設された多数のソース電極配線と、前記他方向に延在し前記一方向に並設された多数のゲート電極配線と、前記ソース電極配線と前記ゲート電極配線との各交差部に該ソース電極配線と該ゲート電極配線に接続されたアクティブ素子を有する画素回路と、該画素回路で駆動される画素電極と、該画素電極との間に液晶を介して設けられた対向電極に接続される対向電極配線とを有する液晶表示パネルであり、

前記表示駆動制御装置は、前記液晶表示パネルの画像表示を制御する液晶駆動制御装置であることを特徴とする請求項 1 に記載の表示駆動制御装置。

【請求項 3】

前記液晶駆動制御装置は、前記電源回路から供給される前記複数の電圧のうちの第 1 の電圧に基づいて前記ソース電極配線に表示データを供給するソースドライバと、

前記電源回路から供給される前記複数の電圧のうちの第 2 の電圧に基づいて前記ゲート電極配線に走査電圧を供給するゲートドライバと、

前記電源回路から供給される前記複数の電圧のうちの第 3 の電圧に基づいて前記対向電極配線に対向電圧を供給する対向電極ドライバと、

前記ソースドライバと前記ゲートドライバおよび前記対向電極ドライバを制御して、該各ドライバの出力に同期する信号を生成するドライバ制御回路と、を有することを特徴とする請求項 2 に記載の表示駆動制御装置。

【請求項 4】

前記電源回路は、

前記主電源から供給される電圧に基づいて基準電圧を生成する基準電圧生成回路と、

前記基準電圧を所定の電圧に昇圧する昇圧回路と、

前記昇圧回路で昇圧された第 1 昇圧電圧に基づいて前記ソース電極配線に供給される表示データ電圧を生成する階調電圧発生回路と、

前記昇圧回路で昇圧された第 2 昇圧電圧に基づいて前記ゲート電極配線に供給される走査電圧を生成するゲート電圧発生回路と、

前記昇圧回路で昇圧された第 3 昇圧電圧に基づいて前記対向電極配線に供給される対向電圧を生成する対向電圧発生回路と、

を有することを特徴とする請求項 3 に記載の表示駆動制御装置。

【請求項 5】

前記電源シーケンサを構成する前記複数の第 1 のレジスタは、

前記昇圧回路の駆動を設定する設定値を登録するための第 2 レジスタと、

前記階調電圧発生回路の駆動を設定する設定値を登録するための第 3 レジスタと、

前記電源回路の駆動を設定する設定値を登録するための第 4 レジスタと、

前記対向電圧発生回路の駆動を設定する設定値を登録するための第 5 レジスタと、

を含むことを特徴とする請求項 4 に記載の表示駆動制御装置。

【請求項 6】

前記電源シーケンサを使用するか否かを設定するための第 1 設定手段と、前記電源シーケンサのシーケンス制御の開始と終了を設定する第 2 設定手段とを有し、

前記表示駆動制御装置は一つの半導体基板上に作成されていることを特徴とする請求項 1 に記載の表示駆動制御装置。

【請求項 7】

前記複数の第 1 のレジスタに登録された設定値を有効にするタイミングを設定する第 3 設定手段を有することを特徴とする請求項 6 に記載の表示駆動制御装置。

【請求項 8】

前記複数の第 1 のレジスタに登録された設定値を有効にするタイミングを設定するための複数の第 2 レジスタと、

を有することを特徴とする請求項 7 に記載の表示駆動制御装置。

【請求項 9】

前記複数の第 1 のレジスタに登録された設定値が有効とされる前の電源の状態を設定するための複数の第 3 レジスタと、

前記複数の第 3 レジスタを構成する複数レジスタに前記複数の第 1 のレジスタに登録された設定値を設定するか否かを登録する第 4 レジスタと、

を有することを特徴とする請求項 8 に記載の表示駆動制御装置。

【請求項 10】

前記電源シーケンサには、

前記複数の第 1 のレジスタに登録された設定値を有効にするタイミングを設定するために、前記表示装置のフレーム周波数をカウントするフレーム数カウンタと、

前記複数の第 2 レジスタに登録された設定値と前記フレーム数カウンタのカウント値を比較する比較器と、

前記比較器の比較出力で前記複数の第 1 のレジスタに登録された設定値と前記複数の第 3 レジスタを構成する複数レジスタに登録された設定値の何れかを選択する選択手段と、

を備えたことを特徴とする請求項 8 に記載の表示駆動制御装置。

【請求項 11】

前記電源シーケンサを使用するか否かを設定するための設定値を登録するための第 5 のレジスタと、

前記電源シーケンサの動作の実行を行うか否かを設定するための設定値を登録するための第 6 のレジスタと、

前記電源シーケンサの動作の終了時間を設定するための設定値を登録するための第 7 のレジスタと、

を備えたことを特徴とする請求項 8 に記載の表示駆動制御装置。

【請求項 12】

前記表示駆動制御装置はドライバ制御回路を含み、

前記ドライバ制御回路は前記電源シーケンサを含み、

前記電源制御回路は前記表示駆動制御装置を制御し、各レジスタに登録された設定値に基づいて前記電源シーケンサ及び前記電源回路を制御して時分割に前記複数の電圧の生成するための信号を生成することを特徴とする請求項 8 に記載の表示駆動制御装置。

【請求項 13】

前記第 2 レジスタには、昇圧倍率と、昇圧クロック分周率と、前記昇圧回路の動作のオン/オフとを設定可能であり、

前記第 3 レジスタには、前記階調電圧発生回路のオン/オフを設定可能であり、

前記第 4 レジスタには、前記電源回路のオン/オフと、該電源回路を流れる電流量を設定可能であり、

前記第 5 レジスタには、前記対向電圧発生回路のオン/オフを設定可能であることを特徴とする請求項 5 に記載の表示駆動制御装置。

【請求項 14】

前記液晶駆動制御装置はドライバ制御回路を含み、

前記ドライバ制御回路は前記電源シーケンサを含み、

前記ドライバ制御回路は前記液晶駆動制御装置を制御し、各レジスタに登録された設定値に基づいて前記電源シーケンサ及び前記電源回路を制御して時分割に前記複数の電圧の生成するための信号を生成し、

10

20

30

40

50

前記ドライバ制御回路は、
外部からのデータを取り込むためのインターフェース回路と、
表示データを格納するグラフィックＲＡＭと、
前記インターフェース回路と前記電源シーケンサの間に設けたインストラクションレジスタと、
前記表示駆動制御装置の動作の基準となるタイミング信号を発生するタイミング発生回路と、
有することを特徴とする請求項１３記載の表示駆動制御装置。

【請求項１５】

複数の画素をマトリクス状に配列した表示装置に画像を表示するための複数の電圧を生成する電源回路と、
前記電源回路を制御する複数の設定値が登録される複数の第１のレジスタと、該複数の第１のレジスタに登録された設定値に基づいて前記電源回路を時間制御して制御する電源シーケンサと、
外部とデータをやりとりするためのインターフェース回路と、
前記インターフェース回路と前記電源シーケンサの間に設けたインストラクションレジスタと、
を備えた表示駆動制御装置であり、該表示駆動制御装置は主電源により電力を供給され、前記表示駆動制御装置の駆動方法であって、
前記主電源からの電源供給が停止後、再度電源供給が開始された際には、前記電源シーケンサの各レジスタと前記インストラクションレジスタに前記表示装置の非表示状態の設定値を登録することを特徴とする表示駆動制御装置の駆動方法。

【請求項１６】

前記表示装置は、一方向に延在し該一方向と交差する他方向に並設された多数のソース電極配線と、前記他方向に延在し前記一方向に並設された多数のゲート電極配線と、前記ソース電極配線と前記ゲート電極配線との各交差部に該ソース電極配線と該ゲート電極配線に接続されたアクティブ素子を有する画素回路と、該画素回路で駆動される画素電極と、該画素電極との間に液晶を介して設けられた対向電極に接続される対向電極配線とを有する液晶表示装置であり、
前記表示装置は、前記電源回路から供給される前記複数の電圧のうちの第１の電圧に基づいて前記ソース電極配線に表示データを供給するソースドライバと、前記電源回路から供給される前記複数の電圧のうちの第２の電圧に基づいて前記ゲート電極配線に走査電圧を供給するゲートドライバと、前記電源回路から供給される前記複数の電圧のうちの第３の電圧に基づいて前記対向電極配線に対向電圧を供給する対向電極ドライバと、前記各ドライバの動作を制御するドライバ制御回路を備え、
前記ドライバ制御回路は、前記ソースドライバと前記ゲートドライバおよび前記対向電極ドライバを制御して、該各ドライバの出力に同期する信号を生成することを特徴とする請求項１５に記載の表示駆動制御装置の駆動方法。

【請求項１７】

前記電源回路は、前記主電源から供給される電圧に基づいて基準電圧を生成する基準電圧生成回路と、前記基準電圧を所定の電圧に昇圧する昇圧回路と、前記昇圧回路で昇圧された第１昇圧電圧に基づいて前記ソース電極配線に供給される表示データ電圧を生成する階調電圧発生回路と、前記昇圧回路で昇圧された第２昇圧電圧に基づいて前記ゲート電極配線に供給される走査電圧を生成するゲート電圧発生回路と、前記昇圧回路で昇圧された第３昇圧電圧に基づいて前記対向電極配線に供給される対向電圧を生成する対向電圧発生回路とを有し、
前記電源シーケンサは第１レジスタ、第２レジスタ第３レジスタ、および第４レジスタを備え、前記第１レジスタには前記昇圧回路の起動を設定する設定値を登録し、前記第２レジスタには前記階調電圧発生回路の起動を設定する設定値を登録し、前記第３レジスタには前記電源回路の起動を設定する設定値を登録し、前記第４レジスタには前記対向電圧発

生回路の起動を設定する設定値を登録することを特徴とする請求項 16 に記載の表示駆動制御装置の駆動方法。

【請求項 18】

前記電源シーケンサに第 1 設定手段と第 2 設定手段を有し、前記第 1 設定手段には前記電源シーケンサを使用するか否かを設定し、前記第 2 設定手段には前記電源シーケンサのシーケンス制御の開始と終了を設定することを特徴とする請求項 17 に記載の表示駆動制御装置の駆動方法。

【請求項 19】

前記電源シーケンサに第 3 設定手段を有し、該第 3 設定手段には前記電源シーケンサを構成する複数のレジスタに登録された設定値を有効にするタイミングを設定することを特徴とする請求項 18 に記載の表示駆動制御装置の駆動方法。

10

【請求項 20】

前記電源シーケンサには、それぞれ複数レジスタで構成される第 5 レジスタと第 6 レジスタおよび第 7 レジスタを有し、前記第 5 レジスタには前記複数のレジスタに登録された設定値が有効とされる前の電源の状態を設定し、前記第 6 レジスタには前記第 1 から第 4 のレジスタを構成する複数のレジスタに登録された設定値を有効にするタイミングを設定し、前記第 7 レジスタには前記第 5 レジスタを構成する複数レジスタに前記前の電源の状態を設定するか否かを登録することを特徴とする請求項 19 に記載の表示駆動制御装置の駆動方法。

【請求項 21】

20

前記電源シーケンサにフレーム数カウンタと比較手段および選択手段を有し、該フレーム数カウンタは前記第 1 から第 4 のレジスタを構成する複数のレジスタに登録された設定値を有効にするタイミングを設定するために前記液晶表示パネルのフレーム周波数をカウントし、前記比較器は前記第 6 レジスタを構成する複数のレジスタに登録された設定値と前記フレーム数カウンタのカウント値を比較し、前記選択手段により前記比較器の比較出力で前記第 1 から第 4 のレジスタを構成する複数のレジスタに登録された設定値と前記第 5 レジスタを構成する複数レジスタに登録された設定値の何れかを選択することを特徴とする請求項 20 に記載の表示駆動制御装置の駆動方法。

【請求項 22】

前記第 1 レジスタには昇圧倍率と昇圧クロック分周率と前記昇圧回路の動作のオン / オフとを設定し、前記第 2 レジスタには前記階調電圧発生回路のオン / オフを設定し、前記第 3 レジスタには前記電源回路のオン / オフと該電源回路を流れる電流量を設定し、前記第 4 レジスタには、前記対向電圧発生回路のオン / オフを設定することを特徴とする請求項 17 に記載の表示駆動制御装置の駆動方法。

30

【請求項 23】

複数の画素をマトリクス状に配列した表示パネルと、
前記表示パネルに画像を表示するための複数の電圧を生成する電源回路と、
前記電源回路を制御する複数の設定値が登録される複数の第 1 のレジスタと、該複数の第 1 のレジスタに登録された設定値に基づいて前記電源回路を時間制御して制御する電源シーケンサと、

40

外部とデータをやりとりするためのインターフェイス回路と、
前記中央演算制御装置インターフェイス回路と前記電源シーケンサの間に設けたインストラクションレジスタと、
を備えた表示駆動制御装置と、
前記表示駆動制御装置を制御する中央演算制御装置と、
を有する事を特徴とする電子機器。

【請求項 24】

上記電子機器は携帯電話機であり、
上記携帯電話機は
マイクやスピーカとの音声データを入出力するための音声インターフェースと、アンテナ

50

との間の信号の入出力を行なう高周波インターフェースと、
前記携帯電話機の制御プログラムや制御データの記憶をする不揮発性メモリと、前記中央演算制御装置とデータをやり取りして該データを格納、出力するための揮発性メモリと、
を有する事を特徴とする請求項 2 3 記載の電子機器。

【請求項 2 5】

上記携帯電話機はスタンバイ状態から使用状態になる時、
上記携帯電話機の電源が OFF 状態から ON 状態になる時に、
上記電源シーケンサを使用することを特徴とする請求項 2 4 記載の電子機器。

【請求項 2 6】

複数の表示画素をマトリクス状に配列した表示装置に画像を表示するための複数の電圧を生成する電源回路を制御する複数の設定値が登録される複数の第 1 のレジスタと、
該複数の第 1 のレジスタに基づいて動作する電源シーケンサと、
を有し、
前記電源シーケンサは上記複数の第 1 のレジスタを含む各レジスタに登録された設定値に基づいて前記電源回路を制御して一定の時間で時分割で前記複数の電圧の生成するための信号を出力することを特徴とする半導体集積回路。 10

【請求項 2 7】

前記複数の第 1 のレジスタに登録された設定値を有効にするタイミングを設定する第 1 設定手段を有することを特徴とする請求項 2 6 に記載の半導体集積回路。

【請求項 2 8】

前記電源シーケンサを使用するか否かを設定するための第 2 設定手段と、前記電源シーケンサのシーケンス制御の開始と終了を設定する第 3 設定手段とをすることを特徴とする請求項 2 6 に記載の半導体集積回路。 20

【請求項 2 9】

前記複数の第 1 のレジスタに登録された設定値を有効にするタイミングを設定するための複数の第 2 レジスタと、
を有し、
上記一定の時間を上記複数の第 2 レジスタが定めることを特徴とする請求項 2 7 に記載の半導体集積回路。

【請求項 3 0】

前記複数の第 1 のレジスタに登録された設定値が有効とされる前の電源の状態を設定するための複数の第 3 レジスタと、
前記複数の第 3 レジスタに前記複数の第 1 のレジスタに登録された設定値を設定するか否かを登録する第 4 レジスタと、
を有することを特徴とする請求項 2 9 に記載の半導体集積回路。 30

【請求項 3 1】

前記電源シーケンサには、
前記複数の第 1 のレジスタに登録された設定値を有効にするタイミングを設定するために、前記表示装置のフレーム周波数をカウントするフレーム数カウンタと、
前記複数の第 2 レジスタに登録された設定値と前記フレーム数カウンタのカウント値を比較する比較器と、
前記比較器の比較出力で前記複数の第 1 のレジスタに登録された設定値と前記複数の第 3 レジスタに登録された設定値の何れかを選択する選択手段と、
を備えたことを特徴とする請求項 2 9 に記載の半導体集積回路。 40

【請求項 3 2】

前記電源シーケンサを使用するか否かを設定するための設定値を登録するための第 5 のレジスタと、
前記電源シーケンサの動作の実行を行うか否かを設定するための設定値を登録するための第 6 のレジスタと、
前記電源シーケンサの動作の終了時間を設定するための設定値を登録するための第 7 のレ 50

ジスタと、
を備えたことを特徴とする請求項 28 に記載の半導体集積回路。

【請求項 33】

前記半導体集積回路はドライバ制御回路を含み、
前記ドライバ制御回路は前記電源シーケンサを含み、
前記電源制御回路は前記半導体集積回路を制御し、各レジスタに登録された設定値に基づいて前記電源シーケンサ及び前記電源回路を制御して時分割に前記複数の電圧の生成するための信号を生成することを特徴とする請求項 29 に記載の半導体集積回路。

【発明の詳細な説明】

【0001】

10

【発明の属する技術分野】

本発明は、表示駆動制御装置に係り、特に所定の手順に従って単一の主電源から複数の電圧を生成させる電源回路を備えた表示駆動制御装置とその駆動方法に関する。

【0002】

【従来の技術】

パソコンやテレビ受像機、携帯電話機、携帯情報端末等の電子機器用表示デバイスとして、所謂フラットパネル型の表示装置を有する表示駆動制御装置が用いられている。特に、近年普及が著しい携帯電話機には液晶表示装置が広く採用され、またエレクトロルミネセンス表示装置（有機または無機 ELD）の採用も間近い。以下に説明する本発明の説明では、特に TFT（Thin Film Transistor）の液晶表示装置を用いた携帯電話機について、その表示駆動制御装置（液晶表示駆動制御装置）を例として説明するが、主電源から複数の電圧を生成させる電源回路を備えた表示駆動制御装置としては、上記 ELD や STN（Super Twisted Nematic）等の TFT 以外の液晶表示駆動制御装置や電界放出型表示装置（FED）を用いた表示駆動制御装置なども同様である。

20

【0003】

例えば、液晶表示駆動制御装置では、その液晶表示装置（液晶表示パネル、単に液晶パネルとも称する）を駆動するためには、大小様々なレベルの電圧が必要である。そのため、液晶表示駆動制御装置（液晶コントローラ、液晶ドライバとも称する）には単一の主電源から複数のレベルの異なる電圧を発生させる電源回路を内蔵するのが普通である。

30

【0004】

液晶表示装置等の表示装置を点灯させるとき、その表示画面に不所望な画像やちらつきが表示されないようにして表示を開始させるには、複数ある電圧を特定の順番にしたがって一定の時間間隔を空けながら発生させる必要がある。この順番と時間は液晶表示装置の電気的な特性から決定されるため、電源回路を使用するときは必ずこの手順に従わなければならない。

【0005】

【発明が解決しようとする課題】

従来の表示駆動制御装置における電源回路の起動は携帯電話機のシステム全体を制御する中央演算制御装置（以下、マイコンと称する）側のソフトウェア処理で行っていた。したがって、電源の制御はシステム全体の制御の一部に組み込まれることになる。そのため、システム側の負荷が大きく、また電圧発生の手順の変更がシステム制御全体の変更につながる可能性があり、表示駆動制御装置（液晶ドライバ LSI など）をそのままとして表示装置のみを取り替えることは困難であった。

40

【0006】

本発明の目的は、電圧発生の手順の変更をシステム制御から独立させたシーケンスで実行させる構成とすることにより、電源起動手順の変更を容易として種々の表示装置に対応可能とし、またシステム負荷を軽減した表示駆動制御装置とその駆動方法を提供することにある。

【0007】

50

【課題を解決するための手段】

上記目的を達成するため、本発明は、電源の起動を表示駆動制御装置 L S I の内部で自動的に実行する。その機能としては、時間待ちの制御を液晶表示駆動制御装置 L S I 内で行い、電圧発生の順番とその時間間隔を可変に設定可能とする。起動の際にマイコンは時間制御なしで電源を起動できる。これにより、電源起動の際、システムのマイコンは詳細な時間制御なしで電源を起動することはでき、システムの負荷が軽減され、さらに電源起動の手順変更が容易となり、多種多様の表示装置に対して適用可能な表示駆動制御装置とすることができる。

【0008】

本発明の基本的な構成は以下のとおりである。すなわち、複数の画素をマトリクス状に配列した表示装置に画像を表示するための複数の電圧を生成する電源回路と、電源回路を制御するインストラクションレジスタとの間に電源回路を制御する複数の設定値が登録される複数のレジスタで構成される電源シーケンサを設ける。この電源シーケンサの各レジスタに登録された設定値に基づいて電源回路を制御して表示装置に必要とする複数の電圧の生成する。

【0009】

なお、本発明は、上記の構成および後述する実施の形態に記載される構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であることは言うまでもない。

【0010】**【発明の実施の形態】**

以下、本発明の実施の形態について、液晶表示装置を表示デバイスとした携帯電話機に適用した実施例を本願発明者によって先に検討された技術との比較において詳細に説明する。まず、本発明の電源シーケンサの制御対象となる液晶ドライバの電源について説明し、次に、電源の制御と電源シーケンサの有効性について説明する。そして、実施例として電源シーケンサの構成とこのシーケンサを使用した電源の起動と停止について順を追って説明する。

【0011】

図1は本発明を適用する電子機器の一例としての一般的な携帯電話機の説明図であり、図1(a)は外觀図、図1(b)はそのシステム構成のブロック図である。この携帯電話機は、図1(a)に示したように、本体部 H B と表示部 D B からなり、ヒンジ部 H N G で折り畳みできるようになっている。本体部 H B の表面にはテンキーやファンクションキーを含む各種の操作キーを有し、内部にシステムを構成する L S I や回路基板、電源回路、電源(バッテリー)などが収納される。また、表面の一部にはマイクロホン(マイク) M C が取付けられている。そして、表示部 D B には液晶表示装置(液晶パネル) P N L が実装され、スピーカ S P K などが取付けられている。なお、図1では、アンテナ A N T は表示部 D B に取付けられているが、本体部 H B に取付けられたもの、あるいは表示部 D B や本体部 H B の内部に格納されたものもある。さらに、表示部 D B や本体部 H B の一部に1または2以上のカメラを実装したものもあるが、図示は省略した。

【0012】

図1(b)に示したシステム構成において、このシステムはマイク M C やスピーカ S P K との音声データを取込み、あるいは出力するための音声インターフェース A I F、アンテナ A N T との間の信号の入出力を行なう高周波インターフェース H F I F、ベースバンドプロセッサ B B P、表示制御を含む携帯電話機システム全体の制御プログラムや制御データの記憶をするフラッシュ等の不揮発性メモリやベースバンドプロセッサ B B P のワーク領域用として用いられ、中央演算制御装置とデータをやり取りして該データを格納、出力する S R A M 等の揮発性メモリを含むメモリ M R で構成されている。なお、ベースバンドプロセッサ B B P は、カスタム機能(ユーザ論理)を提供する A S I C (a p p l i c a t i o n s p e c i f i c i n t e g r a t e d c i r c u i t s)、音声信号処理等を行なう音声信号処理回路 D S P (D i g i t a l S i g n a l P r o c

10

20

30

40

50

essor)、ベースバンド信号の生成や表示制御、システム全体の制御等を行なうシステム制御装置としてのMPU(マイコン:Microprocessor Unit)からなる。この携帯電話機のシステム全体の制御はベースバンドプロセッサBBPが行い、マイコンMPUから受け取った指示に基づいて、液晶ドライバCRL(液晶表示駆動制御装置)が液晶パネルPNLを駆動し、画面に表示を行う。

【0013】

図2は図1における液晶ドライバの概略構成例を説明するブロック図である。液晶ドライバCRLは、ソースドライバSDR、ゲートドライバGDR、対向電極ドライバ(Vcomドライバ)VCDR、電源PWUと、これらの機能部分を制御するドライバ制御回路DRCRから構成される。

10

【0014】

図3は図2に示した液晶ドライバを構成する各機能部分の出力例の説明図である。図3(a)はドライバ制御回路DRCRから出力されるタイミング信号(0V→1.6V)で、ドライバ出力の電圧レベルが切り替わるタイミングである。電源PWUでは、図3(b)に示したようなドライバ出力の電圧レベルΔV(-1.5←→4.0V)を生成する。パネル駆動電圧波形は、ドライバ制御回路DRCRから出力される上記タイミング信号に同期して電源PWUからのΔVの電圧を各ドライバSDR、GDR、VCDRに図3(c)に示すドライバ出力電圧として出力する。

【0015】

図4は図2に示した液晶ドライバの詳細構成例を説明するブロック図である。液晶ドライバCRLは、図1(b)のベースバンドプロセッサBBPのマイコンMPUから出力される各種インストラクション・データやメモリMR(RAM)からのデータを取り込むインターフェースIF、表示データを格納するGRAM(グラフィックRAM)、インターフェースIFとの間のデータの書込み/読出しのためにライトデータラッチWLT1、リードデータラッチWLT1、アドレスカウンタADC、インストラクションレジスタISR、インターフェースIFとの間のインストラクション・データの書込み/読出しのためにライトデータラッチWLT2、リードデータラッチWLT2、インデックスレジスタDXR、基準タイミング周波数信号発振器OSC、基準タイミング周波数信号発振器OSCに基づいて液晶ドライバCRLの動作の基準となるタイミング信号を発生するタイミング発生回路TMGを有する。

20

30

【0016】

インストラクションレジスタISRに格納されたインストラクション・データは、ソースドライバSDR、ゲートドライバGDR、対向電極ドライバ(VCOMドライバ:図4ではVcomドライバと表記)VCDRに与えられると共に、タイミング発生回路TMGと電源シーケンサPSCにも与えられる。電源シーケンサPSCはインストラクションレジスタISRから出力されるインストラクション・データに従って電源PWUを制御する。

【0017】

特に制限されないが、図2で説明されたドライバ制御回路は図4のインターフェースIF、表示データを格納するGRAM(グラフィックRAM)ライトデータラッチWLT1、リードデータラッチWLT1、アドレスカウンタADC、インストラクションレジスタISR、ライトデータラッチWLT2、リードデータラッチWLT2、インデックスレジスタDXR、基準タイミング周波数信号発振器OSC、タイミング発生回路TMG、電源シーケンサPSCが含まれる。

40

【0018】

特に制限されないが、図4の液晶ドライバCRLは、シリコン単結晶のような一つの半導体基板上に作られてもよい。そうする事によりI/Oバッファ等が共通化されることにより、外付け部品の削減、液晶ドライバCRLのトータルの面積を削減することができる。又、図4の液晶ドライバCRLにおいて、電源PWU、ソースドライバSDR、VcomドライバVCDR、ゲートドライバGDRとその他に分けてそれぞれが一つの半導体基板上に作られてもよい。そうする事により製造工程で高耐圧プロセスがコントロールロジッ

50

ク部において不要になることによりコストを削減できる。又電源シーケンサPSCはどちらに存在してもよい。又、図4の液晶ドライバCRLにおいて、電源PWUとその他に分けてそれぞれが一つの半導体基板上に作られてもよい。そうする事により色々な液晶パネルPNLに対して電源は共通に使うことができ、その他は色々液晶パネルPNLに合わせて適用する事ができる。又電源シーケンサPSCはどちらに存在してもよい。又、図4の液晶ドライバCRLにおいて、ゲートドライバGDRだけが別になり、それぞれが一つの半導体基板上に作られてもよい。そうする事により液晶パネルPNLに合わせたゲートドライバGDRを適用することができ、液晶パネルPNL上にゲートドライバGDRを作りこむタイプの液晶パネルPNLを採用した時に、ゲートドライバGDRの面積が削減できる。又電源シーケンサPSCはゲートドライバGDRの無い方に存在すべきである。これはゲートドライバGDRの方に電源シーケンサPSCがあると、もう一方の方の液晶ドライバCRLが電源シーケンサPSCに対応していないと使用ができないためである。

10

【0019】

図5は図4における電源の構成例を説明するブロック図である。この電源PWUは大きく2つのブロックで構成され、外部供給電圧入力、電源オン/オフ(ON/OFF)入力、昇圧回路1オン/オフ入力、昇圧回路2オン/オフ入力、昇圧回路出力▲3▼オン/オフ入力、昇圧回路出力▲4▼オン/オフ入力、昇圧回路出力電圧制御入力等を有している。そして、昇圧回路1(MVR1)は、一つの出力▲1▼を、昇圧回路2(MVR2)は三つの出力▲2▼、▲3▼、▲4▼を持っている。また、電源PWUはスイッチSW1を有し、電源をオン(ON)している状態(起動状態)とオフ(OFF)している状態(停止状態)の二つの状態に分けることができる。このオン状態とオフ状態とでは、出力の電圧レベルが異なる。さらに、各ブロック毎や各出力毎にスイッチSW2、SW3、SW4、SW5が設けられている。電源はオン状態とオフ状態の外に、オン状態とオフ状態が混在した状態(過渡状態)をとる。

20

【0020】

図5に示した構成では、昇圧回路1(MVR1)が「昇圧回路1がオン/オフ」というスイッチSW2を持ち、昇圧回路2(MVR2)が「昇圧回路2がオン/オフ」というスイッチSW3を持っている。さらに、昇圧回路出力▲3▼が「昇圧回路出力▲3▼がオン/オフ」というスイッチSW4を持ち、昇圧回路出力▲4▼が「昇圧回路出力▲4▼がオン/オフ」というスイッチSW5を持っている。また、上記のオン/オフ以外に出力電圧を変化させる制御信号を持つ場合もある。図5では、昇圧回路2(MVR2)の出力である昇圧回路出力▲2▼と昇圧回路出力▲3▼の電圧の大きさを制御する信号である「昇圧回路出力電圧制御」を使用している。

30

【0021】

図6は図5に示した電源回路起動に伴う出力変化の説明図である。図中、横軸に時間を、縦軸に電圧(相対値)をとって示し、図5の左側に示した各制御信号(「電源ON/OFF」、「昇圧回路1ON/OFF」、「昇圧回路2ON/OFF」、「昇圧回路出力電圧制御」、「昇圧回路出力▲3▼ON/OFF」、「昇圧回路出力▲4▼ON/OFF」、・・・)の入力に基づいて各スイッチSW1~SW5と昇圧回路1(MVR1)、昇圧回路2(MVR2)の動作の結果出力される昇圧回路出力▲1▼~▲4▼の波形(電圧値の変化)を示す。

40

【0022】

「電源ON/OFF」の制御信号が「電源OFF」の状態では、昇圧回路出力▲1▼と▲2▼は外部供給電圧と同じ電圧レベルで、昇圧回路出力▲3▼と▲4▼は接地電位GNDと同レベルである。この状態から、「昇圧回路1ON/OFF」と「昇圧回路2ON/OFF」制御信号が、それぞれ「昇圧回路1ON」、「昇圧回路2ON」になると、昇圧回路出力▲1▼および昇圧回路出力▲2▼は外部供給電圧から図6に示した電圧レベルに上昇する。

【0023】

その後、「昇圧回路出力▲3▼ON/OFF」制御信号、「昇圧回路出力▲4▼ON

50

「OFF」制御信号が順に「昇圧回路出力▲3▼ ON」、「昇圧回路出力▲4▼ ON」になると、昇圧回路出力▲3▼、昇圧回路出力▲4▼は図6に示したように、接地電位GNDから図6に示した電圧レベルに下降する。これらの昇圧回路出力▲2▼、昇圧回路出力▲3▼は、「昇圧回路 出力電圧制御」制御信号の昇圧回路出力電圧設定によりレベル調整がなされる。

【0024】

このように、複数の電圧出力は、それぞれ個別にオン/オフの制御や電圧レベルの制御が可能である。電源をオン/オフするには、これらの制御信号の設定をすべて行う必要がある。

【0025】

上記のように、電源のオン/オフ制御をするには複数の設定をすべて行わなければならないため、その設定の順番とタイミング、特に電源をオンにするときの順番とタイミングが重要である。液晶ドライバの電源をオンにするということは、マクロな見方をすれば「液晶パネルに絵（画像）を表示する」ということである。液晶パネルは液晶ドライバ（液晶駆動制御装置）から出力された制御信号によって表示動作を行うので、その制御信号の元となる電源回路の出力も当然、液晶パネル表示の画質に密接に関係している。そして、電源をオンとしたとき、画面にちらつき無く綺麗に絵を表示するためには、電源起動のための設定の順番とそのタイミングが重要な要素となる。

【0026】

図7は電源ON（オン）のための液晶パネルを用いた携帯電話機における設定フロー例の説明図であり、（a）はX社、（b）はY社、（c）はZ社の設定フローの概略を示す。なお、図7における「▲1▼出力」～「▲4▼出力」は前記した図5、図6における昇圧回路出力▲1▼～▲4▼をオン状態に設定することを意味する。また、「電圧設定」は図6の「昇圧回路 出力電圧設定」でもって昇圧回路出力▲2▼と▲3▼の出力電圧を制御することを意味する。「その他 設定」は電源以外のドライバの設定を意味する。

【0027】

図7の（a）（b）（c）のそれぞれに示されたように、昇圧回路出力▲1▼～▲4▼をオン状態に設定する順番とそのタイミングは液晶パネルのメーカーにより各社で異なることが示される。つまり、綺麗な絵を表示するためには、組み合わされた液晶パネルの電気的特性に合わせて電源設定フローを変更しなければならない、ということになる。

【0028】

図8はマイコン側から見たときの電源制御フロー例の説明図であり、（a）は液晶ドライバ設定フロー、（b）はマイコン側制御フローを示す。図8の（a）における「▲1▼出力」～「▲4▼出力」は図7と同様の意味を示す。液晶ドライバの電源設定フローはマイコンによって制御される。図示されたように、マイコンは、液晶パネルのドライバ（図8ではLCDドライバ）電源制御1→周辺機器制御・待ち時間制御→LCDドライバ電源制御2→周辺機器制御・待ち時間制御→LCDドライバ電源制御3→周辺機器制御・待ち時間制御→その他の制御の順で制御を実行する。このように、マイコンは電源設定の待ち時間に液晶ドライバ以外の周辺装置（通信装置、音声処理装置、等）の制御を行っている。

【0029】

ここで、携帯電話システムの液晶パネルのみを変更（取り替え）することを考える。液晶パネルを変更すれば、当然に当該液晶パネルに合わせて液晶ドライバの電源設定フローも変更することになる。これは、すなわちマイコン側の制御フローを変更することになる。ところが、マイコン側の制御フローの中の液晶ドライバの制御部分を変更すれば、その変更に合わせて液晶ドライバ以外の周辺装置制御も少なからず変更しなければならなくなり、当該変更について詳細に検討し、チェックを行わなければならないになってしまう。つまり、液晶パネルを変更することが、システム制御全体の変更につながることになる。これは、液晶パネルのマルチベンダ化（調達先の多様化）を望むセットメーカーにとって大きな障害となる。

【0030】

10

20

30

40

50

以上を整理すると、先ず根本的な問題として、電源の設定に時間制御が必要であることが挙げられる。これは、電源回路の電氣的あるいは構造的な特性や液晶パネルとの相性もあり、時間制御は必ず必要となる。次に考えられる問題は、時間制御をマイコン側に一任している点である。複数の時間制御を一本の制御フローの中に組み込んでしまっているため、変更が困難になっている。そこで、本発明では、液晶ドライバの電源設定に関する時間制御については、当該ドライバのLSI回路内で自前で行なうことを考慮した。

【0031】

図9は液晶ドライバの電源設定に関する時間制御を当該液晶ドライバLSI内で行うようにしたマイコン側制御フローの説明図である。電源起動の際に、細かく時間を計って設定していた図8(b)に示した制御が、図9に示したように、「LCDドライバ 電源制御」で最初に幾つかの設定をまとめて行い、後は待っているだけで電源が勝手に起動してくれる。これにより、マイコン、特に携帯電話機に採用されているマイコンは液晶ドライバの電源設定に関わる時間制御から開放され、液晶パネルの変更に伴う制御フローの変更が制御フローの最初の設定値の変更のみとなり、他の周辺機器の制御に影響を与えることなく、容易に行うことができるようになる。又、携帯電話機に採用される液晶パネルのマルチベンダ化を容易に行う事ができる。

10

【0032】

図10は本発明の新規な構成を説明するための対比例である本願発明者によって先に検討された液晶ドライバの回路構成図である。液晶ドライバは、自身の動作を制御するための設定値を格納するインストラクションレジスタISRを持っており、このインストラクションレジスタISRに書き込まれた設定値に従った動作をする。マイコンMPUはこのインストラクションレジスタISRに設定値を書き込んで電源PWUの動作を制御する。従来の回路構成では、インストラクションレジスタISRに書き込まれた設定値が直ちに電源PWUの内部の各ブロックのオン/オフや出力の制御を行っている。このため、マイコンMPUがインストラクションレジスタISRに設定値を書き込んだ瞬間が電源PWUの起動のタイミングになっており、電源オンの時間制御はマイコンMPUが行わなければならない。

20

【0033】

図11は本発明の液晶ドライバの基本回路例の構成図である。図11中、参照符号PSCは電源シーケンサであり、他の構成要素は図10と同様である。本構成例では、液晶ドライバCRLのインストラクションレジスタISRと電源PWUの間に電源シーケンサPSCを設置してある。マイコンMPUからインストラクションレジスタISRに設定された設定値は直接電源PWUには入力されない。これにより、マイコンMPUは時間軸を意識せずに設定値をインストラクションレジスタISRに書き込むことができる。電源をオンにするときは、電源シーケンサPSCの内部で時間を計測し、順次設定された値を電源PWUに入力する。入力のタイミングもまた、インストラクションレジスタISRに設定可能とする。

30

【0034】

図12は本発明の液晶ドライバにおける設定フローの説明図である。従来の液晶ドライバの設定フローは前記した図8(a)に示したとおりである。電源シーケンサを用いた本発明では、「1」シーケンサ使用モードに切り換えられることで、「2」図6で説明した電源の各出力▲1▼▲2▼▲3▼▲4▼のオン/オフ及び出力設定電圧が行われる。その後、「3」前記「2」の設定値をドライバLSI内部で有効にするまでの待ち時間を設定し、「4」「シーケンス開始」コマンドを発行する。マイコンMPUは図9で説明した制御フローとなり、電源設定に必要な制御はインストラクションレジスタの設定のみとなる。

40

【0035】

図13は本発明の一実施例を説明する電源シーケンサの制御対象となる電源回路と液晶パネルの各ドライバ間の制御信号の流れの説明図である。図中、実線は制御信号、破線は出力電圧を示す。また、昇圧回路出力▲1▼は液晶駆動電圧、昇圧回路出力▲2▼はゲート駆動電圧High側電圧、昇圧回路出力▲3▼はゲート駆動電圧Low側電圧、昇圧回路

50

出力▲4▼は対向電極電圧Low側電圧である。

【0036】

制御信号は、ソースドライバSDRの階調電圧発生回路（階調アンプ）SVGの動作設定ON/OFF、昇圧回路1（MVR1）の動作設定ON/OFF及び昇圧クロックの分周率の設定、昇圧回路2（MVR2）の動作設定ON/OFF及び昇圧クロックの分周率の設定、昇圧倍率設定、▲3▼出力動作設定ON/OFF、▲4▼出力動作設定ON/OFF、VcomドライバのVcom電圧発生回路（Vcomアンプ）VCVGの動作設定ON/OFFである。また、Vciは外部から供給される電源電圧、GNDは接地電位である。なお、制御信号には、上記したオン（ON）状態とオフ（OFF）状態の切替えを行うもの以外に、電源動作設定ON/OFFと電圧の大きさや電流量を制御するものが含まれる。

10

【0037】

昇圧回路1（MVR1）と昇圧回路2（MVR2）は、上記した各制御信号と基準電圧発生回路RVGの出力電圧に基づいて上記の▲1▼▲2▼▲3▼▲4▼の各電圧を出力する。基準電圧発生回路RVGの出力電圧はVcomドライバのVcom電圧発生回路（Vcomアンプ）VCVGにも与えられる。昇圧回路1（MVR1）の▲1▼電圧出力はソースドライバSDRの階調電圧発生回路（階調アンプ）SVGおよび昇圧回路2（MVR2）に与えられる。また、昇圧回路2（MVR2）の▲2▼電圧出力と▲3▼電圧出力はゲートドライバGDRのゲート駆動電圧発生回路GVGに、▲4▼電圧出力は▲4▼VcomドライバのVcom電圧発生回路（Vcomアンプ）VCVGに与えられる。

20

【0038】

図14は電源のON/OFF状態における各昇圧回路の出力電圧の関係の説明図である。図14（a）は携帯電話機の電源ON/OFF操作の一例を説明する模式図、図14（b）は携帯電話機の電源ON/OFF操作に対応した各昇圧回路の出力電圧の変化を示す波形図である。図14（a）において、携帯電話機の表示部DBを本体部HBから開いた状態＝液晶パネルの表示ON＝液晶ドライバONである。表示部DBを閉じた状態（折り畳んだ状態）＝液晶パネルの表示OFF＝液晶ドライバOFFである。▲1▼～▲4▼電圧出力は前記した昇圧回路1および2から出力される電圧である。

【0039】

図14（b）において、表示部DBを本体部HBに閉じた状態では、▲1▼電圧出力と▲2▼電圧出力は外部供給電圧Vciで、▲3▼電圧出力と▲4▼電圧出力は接地電位GNDにある。このとき、表示OFFである。表示部DBを本体部HBから開いた状態では、▲1▼～▲4▼電圧出力は図示した電位となる。このとき、表示ONとなる。なお、各電圧出力の立ち上がりの傾斜は液晶ドライバの電源ON時の過渡状態を示す。

30

【0040】

図15は本発明の実施例を本願発明者によって先に検討された技術と比較して説明するための図14における電源ON状態にするときの電源シーケンスを有しない本願発明者によって先に検討された技術の設定フローの一例とそのときの昇圧回路の出力の変化の説明図である。図15では、「1」（電源ON、電流量設定、昇圧回路2ON、昇圧クロック分周率設定、▲3▼電圧出力ON）→「2」（30ms待つ）→「3」（昇圧回路1ON→昇圧クロック分周率設定→昇圧倍率設定）→「4」（10ms待つ）→「5」（階調アンプON）→「6」（10ms待つ）→「7」（▲4▼電圧出力ON、VcomアンプON）の一連のフローとなる。▲1▼～▲4▼電圧出力波形は図示したとおりである。なお、上記の待ち時間制御はマイコンによる時間制御、電源動作制御は、前記したようにマイコンによるインストラクションレジスタの書込みで実行される。

40

【0041】

図16は電源シーケンスを備えた本発明の実施例を説明する図14における電源ON状態にするときの設定フローの一例とそのときの昇圧回路の出力の変化の説明図である。図16では、最初に「1」（電源シーケンス使用設定、電源起動設定、電流量設定、昇圧回路1動作設定、昇圧回路2動作設定、昇圧クロック分周率設定、昇圧倍率設定、階調アンプ

50

動作設定、▲3▼電圧出力動作設定、▲4▼電圧出力動作設定、Vcomアンプ動作設定、待ち時間設定、電源シーケンサ起動)をまとめて行い、後は「2」(電源シーケンスが終了して電源が起動するまで待つ)だけ、という制御になる。

【0042】

なお、本実施例では、電源シーケンサの動作設定を行うため、その分の設定項目が増えていいる。また、電圧出力▲1▼～▲4▼は、図示したように、時間軸方向の最小単位がフレーム(f)単位すなわち1画面分の表示時間になっている以外は図15と同様の変化となる。本実施例における待ち時間制御は電源シーケンサの内部で行う時間制御であり、電源動作制御は電源シーケンサが設定値をドライバLSI内部で有効化する。次に、電源制御の方式について説明する。

10

【0043】

図17は本発明の実施例を本願発明者によって先に検討された技術と比較して説明するために電源シーケンサを有しない従来の液晶ドライバの回路構成を説明するブロック図である。図17中、破線はマイコンMPUから電源PWUへの制御の流れを示す。液晶ドライバCRLは、自身の動作を決定するための設定値を格納するインストラクションレジスタISRを有している。このインストラクションレジスタISRに書き込まれた設定値に従って液晶ドライバCRLは動作する。マイコンMPUは、電源PWUの動作を決定する設定値をインストラクションレジスタISRに書き込むことで電源PWUの動作を制御する。

【0044】

図17に示した本願発明者によって先に検討された技術の回路構成では、インストラクションレジスタISRの設定値が直ちに電源PWU内部の各ブロックの動作を制御している。このため、マイコンMPUがインストラクションレジスタISRに設定値を書き込んだ時点で電源PWUが起動し、または停止してしまう。したがって、電源設定フローを実行するためには、マイコンMPUでインストラクションレジスタISRに設定値を書き込むタイミングを計って行わなければならない。これに対し、本発明の実施例では、電源シーケンサを備えることで下記のような制御を実行するようにした。

20

【0045】

図18は電源シーケンサを設けた本発明の実施例を説明するための液晶ドライバの回路構成を説明するブロック図である。図18では、インストラクションレジスタISRと電源PWUの間に電源シーケンサPSCを設けたことにより、インストラクションレジスタISRからの制御信号を直接電源PWUに入力しない構成とした。マイコンMPUは時間制御を行うことなく、設定値をまとめてインストラクションレジスタISRに書き込むことができる。

30

【0046】

電源シーケンサPSCは、自身の内部で時間を計り、インストラクションレジスタISRに書き込まれた設定値を順次電源PWUに入力して行く。インストラクションレジスタISRに設定値を入力する時間や順番もまた、インストラクションレジスタISRに設定可能である。電源シーケンサPSCの内部での時間の計測は表示動作に使用する信号(本実施例ではフレーム先頭信号)を共用する。

40

【0047】

このように構成したことで、マイコンMPU側は電源設定のための特別な時間制御を必要とせず、電源起動のためのレジスタ設定値は待ち受け時間を見捨て書き込むことができる。そのため、マイコンMPU側の制御プログラムにおける電源設定フローの偏向がインストラクションレジスタの設定の変更のみで行うことができる。

【0048】

図19は本発明の実施例を本願発明者によって先に検討された技術と比較して説明するために本願発明者によって先に検討された液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。インストラクションレジスタISRには昇圧回路1の動作設定、昇圧回路2の動作設定、Vcomアンプの動作設定、・・・等の、電源

50

の各部の動作設定を行うためのレジスタ $IR1$ 、 $IR2$ 、 $IR3$ 、 $\dots$ IRn 、を有している。そして、従来では、昇圧回路 1 の動作を設定するレジスタ ($IR1$) の出力は電源 PWU の昇圧回路 1 ($MVR1$) に、昇圧回路 2 の動作を設定するレジスタ ($IR2$) の出力は電源 PWU の昇圧回路 2 ($MVR2$) に、 $Vcom$ アンプの動作を設定するレジスタ ($IR3$) の出力は電源 PWU の $Vcom$ アンプ ($VCVG$) に、 $\dots$ というように、直接入力されるようになっている。電源全体の動作と電流量を設定するレジスタ IRn も同様、レジスタ出力が電源へ直接入力されている。これに対し、本発明の実施例では、次のように構成される。

【0049】

図 20 は電源シーケンサを設けた本発明の実施例の液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。インストラクションレジスタ ISR には、図 19 に示した各レジスタに加えて、待ち時間設定レジスタ $TIR1$ 、 $TIR2$ 、 $\dots$ $TIRn$ 、シーケンサ使用 / 停止設定レジスタ SEN 、シーケンス実行 / 終了設定レジスタ SON 、シーケンス終了時間設定レジスタ TED の各レジスタが追加されている。待ち時間設定レジスタ $TIR1 \sim n$ は、電源を制御する各レジスタ $IR1 \sim n$ に各々対応して設けられ、電源制御レジスタ $IR1 \sim n$ の出力が電源に入力されるまでの待ち時間がそれぞれ設定される。

10

【0050】

シーケンス終了時間設定レジスタ TED には、電源シーケンサのシーケンス終了時間を設定する。シーケンサ使用 / 停止設定レジスタ SEN は、電源シーケンサを使用する状態と使用しない状態 (停止状態) の何れかが設定される。このシーケンサ使用 / 停止設定レジスタ SEN に設定値を書き込むことで、電源 on シーケンスにおいて電源シーケンサを使用するかどうかを決定する。シーケンスが終了すると自動的に使用していない状態の設定値が書き込まれる。シーケンス実行 / 終了設定レジスタ SON には、電源シーケンサがシーケンスを実行状態にするか否かの二値が設定される。このシーケンス実行 / 終了設定レジスタ SON にシーケンス実行状態の設定値を書き込むことで、実際に電源シーケンサがシーケンスの実行を開始する。シーケンスが終了すると、自動的に終了状態の設定値が書き込まれる。

20

【0051】

電源シーケンサ PSC には、フレーム数カウンタ FC 、比較器 $COMP1$ 、 $COMP2$ 、 $\dots$ $COMPn$ 、 $COMPn+1$ 、および選択スイッチ $SSW1$ 、 $SSW2$ 、 $\dots$ $SSWn$ 、が設けられている。また、電源シーケンサ PSC 内にも、電源の各部の動作を制御するレジスタ $PIR1$ 、 $PIR2$ 、 $\dots$ $PIRn$ 、が設けられている。これらのレジスタ $PIR1 \sim n$ には電源が off 状態となるような設定値が予め書き込まれている。フレーム数カウンタ FC は、タイミング発生回路 TMG (図 18 参照) から毎フレームに一回だけ発生されるパルス (フレーム先頭信号) を計数する。比較器 $COMP1 \sim n$ は各々、カウンタフレーム数 FC の計数値と、インストラクションレジスタ ISR の待ち時間設定レジスタ $TIR1 \sim n$ の設定値とを比較する。電源シーケンサ PSC は、フレーム数カウンタ FC の計数値が i 番目の待ち時間設定レジスタ $TIRi$ に設定された値に満たない間は電源シーケンサ PSC 内部のレジスタ $PIRi$ に設定された値 (電源が停止状態となる信号) を電源 PWU に対して与え、計数値が設定値以上となった時対応する信号選択スイッチ $SSWi$ を切り換えて、インストラクションレジスタ ISR のレジスタ IRi に設定された値 (電源が動作状態となる信号) を電源 PWU に対して与える。 (ただし i は 1 から n の任意の整数。) よって、待ち時間設定レジスタ $TIR1$ 、 $TIR2$ 、 $\dots$ $TIRn$ を使用することにより、電源 PWU に設定すべき設定値をそれぞれ時間的に可変にする事ができる。シーケンサ使用 / 停止設定レジスタ SEN により電源シーケンサ PSC を使用するか、マイコン MPU が時間制御を含む電源 PWU の設定を行うかを選択する事ができる。

30

40

【0052】

図 21 は図 20 におけるフレーム数カウンタと比較器および選択スイッチの動作説明図で

50

ある。フレーム数カウンタ F C はクロック c l k に基づいてフレームパルス f を計測する。クロック c l k が “ 1 ” でフレームパルス f を + 1 し、クロック c l k が “ 0 ” でこれを保持する。比較器 C O M P は第 1 入力 I 1 に入力するフレームパルス f の計数値と第 2 入力 I 2 に入力する待ち時間設定レジスタに設定された値を比較し、I 1 I 2 で出力 O を “ 1 ”、他の場合は出力 O を “ 0 ” とする。そして、選択スイッチ S S W は電源シーケンサ P S C 内部の各レジスタ P I R 1 ~ n からの出力 D 1 とインストラクションレジスタ I S R の各設定レジスタ I P 1 ~ n からの出力 D 2 を各対応する比較回路 C O M P 1 ~ n の比較出力 S で切り換えて D O を出力する。比較回路 C O M P の比較出力 S が “ 0 ” で出力 D O = D 1、“ 1 ” で出力 D O = D 2 となる。

【 0 0 5 3 】

なお、比較器 C O M P n + 1 は、設定された電源シーケンスの終了時間 T E D を計数した時点でインストラクションレジスタ I S R のシーケンサ使用 / 停止設定レジスタ S E N に停止信号を、シーケンサ実行 / 終了設定レジスタ S O N に終了信号を出力する。この信号を受けて、電源シーケンサ P S C はその動作を終了する。電源シーケンサ P S C が動作を終了した後は、電源制御レジスタ I R 1 ~ n の出力が直に電源 P W U の各部に入力される状態となる。

【 0 0 5 4 】

図 2 2 は本発明の実施例を従来本願発明者によって先に検討された技術と比較して説明するために本願発明者によって先に検討された液晶ドライバにおけるマイコン制御による電源起動フローの説明図である。図 2 2 中、点線は電源停止状態及びその設定内容、実線は電源動作状態及びその設定内容を示す。電源停止状態（図 2 2 では、電源 o f f 状態と表記）では、インストラクションレジスタ I S R のレジスタ I R 1 ~ n には電源が o f f 状態となるような値が設定されている。インストラクションレジスタ I S R 設定時には、先ずインストラクションレジスタ I S R の電源設定レジスタ I R n に動作状態の設定値が設定されて電源全体の動作が有効となる。次に昇圧回路 1 設定レジスタ I R 1 に動作状態の設定値が設定され、昇圧回路 1（M V R 1）が起動する。以下、順次適切な時間に各設定レジスタ I R 2、I R 3、・・・に動作状態の設定がなされていき、電源の各部が起動していく。

【 0 0 5 5 】

電源動作状態（図 2 2 では、電源 o n 状態と表記）では、インストラクションレジスタ I S R の全てのレジスタの設定がなされて昇圧回路 1（M V R 1）、昇圧回路 2（M V R 2）、・・・V c o m アンプ V C V G が動作状態となる。これに対し、電源シーケンサを備えた本発明の実施例では、以下のようなフローとなる。

【 0 0 5 6 】

図 2 3、図 2 4、図 2 5 は電源シーケンサを備えた本発明の実施例を説明する電源起動フローの説明図である。なお、図 2 4 のフローは図 2 3 からの続きで、図 2 5 のフローは図 2 4 からの続きである。各図中、S S W 1 ~ S S W n は選択スイッチ、図 2 2 と同一参照符号は同一機能部分に対応する。図 2 2 と同様に、点線は電源停止状態及びその設定内容、実線は電源動作状態及びその設定内容を示す。図 2 3 において、電源停止状態（電源 o f f 状態）では、インストラクションレジスタ I S R の電源制御レジスタ I R 1 ~ n と電源シーケンサ P S C 内部の各レジスタ P I R 1 ~ n には電源が o f f 状態となる設定値が設定されている。この電源停止状態から電源を立ち上げる時は、インストラクションレジスタ I S R のシーケンサ使用 / 停止設定レジスタ S E N に電源シーケンサを使用状態にする設定値を設定する。即ち、インストラクションレジスタ I S R から電源シーケンサ P S C に、

「 1 」電源シーケンサを使用状態にする制御信号が出力される（図 2 3）。すそして、電源 P W U の各部を制御する信号が、インストラクションレジスタ I S R より出力される信号から電源シーケンサ P S C 内部のレジスタより出力される信号に切り替わる。ただし、どちらの設定値も電源を停止状態とする同じ値なので、電源の動作に影響はない。

【 0 0 5 7 】

10

20

30

40

50

「２」インストラクションレジスタISRの電源制御レジスタIR1～nに動作状態の設定値を書き込む。同時に、図23、図24、図25においては図示していないものの図20に図示されているインストラクションレジスタISR内の待ち時間設定レジスタTIR1～nと終了時間設定レジスタTEDにも各々設定値を書き込む。

「３」シーケンス実行状態とする（図24）。シーケンスが開始されて待ち時間設定レジスタTIR1～nに設定された値とフレーム数カウンタFCの計数値が一致したとき、対応する選択スイッチSSWにおいて制御信号をインストラクションレジスタISRから出力されているものに戻る。停止状態の信号から動作状態の信号に順次切り替わって行く。

【0058】

最終的にインストラクションレジスタISRの電源制御レジスタIR1～nの出力が電源PWUに直接入力されている状態となる（図25の電源on状態）。フレーム数カウンタFCの計数値が終了時間設定レジスタTEDに設定された値と一致したときシーケンスは終了し、電源シーケンサPSCは自動的に終了状態となる。

10

【0059】

図26は電源シーケンサを備えた本発明の他の実施例の液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。前記の実施例では、電源が停止している状態から動作している状態への設定フローにのみ対応させていたが、本実施例では電源シーケンサPSCを任意の状態から異なる状態への設定フロー（例えば、電源offの設定フロー）にも対応させたものである。

【0060】

そのため、本実施例では、インストラクションレジスタISR内の電源の動作を設定するレジスタIR1～nから電源シーケンサ内部のレジスタPIR1～nへのパスPB1、・・・PBnを追加し、また電源シーケンサ内部のレジスタの書き込み制御を行うレジスタSRR（図26のインストラクションレジスタISRの「シーケンサ内レジスタ書き込み制御」として表記）を追加した。インストラクションレジスタISR内の各レジスタからのパスPB1～nはスイッチST1、ST2、・・・STn、を介してシーケンサ内レジスタPIR1～nへ接続する。他の構成および動作は前記実施例と同様である。

20

【0061】

この構成において、シーケンサ内レジスタ書き込み制御レジスタSRRを書込み可に設定すると、電源シーケンサPSC内のレジスタPIR1～nの設定値はインストラクションレジスタISRのIR1～nに設定されている値と同じものとなる。すなわち、スイッチST1～nをONとすることで、インストラクションレジスタISRの電源制御レジスタIR1～nに書き込んだ設定値を電源シーケンサ内部のレジスタPIR1～nにコピーすることができる。シーケンサ内書き込み制御レジスタSRRを書込み不可に設定すると、電源シーケンサPSC内のレジスタPIR1～nはその設定値を保持する。

30

【0062】

図27と図28は図26で説明した電源シーケンサPSC内のレジスタPIR1～nへのコピー動作の説明図である。図27に示したように、電源シーケンサの動作が終了し、電源が通常動作している状態で、電源シーケンサPSC内のレジスタの値を書き換える。これで、電源シーケンサPSC内のレジスタPIR1～nの設定値が、電源off状態から電源on状態の設定値に書き換わることになる（図28）。電源シーケンサPSC内のレジスタPIR1～nに書き込まれている値は、電源シーケンサPSC使用時にインストラクションレジスタISRの電源制御レジスタIR1～nの代わりに一時的に電源を制御する設定値として機能する。この値をインストラクションレジスタISRの電源制御レジスタIR1～nの設定値と同じ値に設定できるようにすることで、電源offシーケンスに対応させることが可能となる。よってシーケンサ内レジスタ書き込み制御レジスタSRRによって電源ONシーケンス、電源OFFシーケンスのどちらにも対応する事ができる。

40

【0063】

図29、図30、図31、図32、図33は図26に示した電源シーケンサを用いて電源をoff状態にした場合の電源シーケンサの動作フローの説明図である。図30は図29

50

に、図 3 1 は図 3 0 に、図 3 2 は図 3 1 に、図 3 3 は図 3 2 に続く。この動作を図 2 9 から図 3 3 を参照して順に説明する。まず、電源動作状態（電源シーケンサは使用していない状態）で、電源シーケンサ P S C 内のレジスタ P I R 1 ~ n の設定値をインストラクションレジスタ I S R の電源制御レジスタ I R 1 ~ n の設定値に書き換える（図 2 9）。以下は電源 o n のシーケンスとほぼ同じ手順となる（図 3 0）。以下、図 3 1 ~ 図 3 3 で示した動作となる。

【 0 0 6 4 】

図 3 1 ~ 図 3 3 において、「 1 」電源シーケンサ P S C を使用状態にする（図 3 1）。電源 P W U に入力される制御信号は電源が動作状態にある設定値のままなので、電源 P W U の動作に変化はない。「 2 」インストラクションレジスタ I S R の電源制御レジスタ I R 1 ~ n に電源停止状態となる設定値を書き込む（図 3 2）。同時に、終了時間、待ち時間も設定する。「 3 」シーケンス実行状態とすると（図 3 2 右）シーケンスが開始され、待ち時間設定レジスタ T I R 1 ~ n に設定された値とフレーム数カウンタ F C の計数値が一致したとき、制御信号をインストラクションレジスタ I S R の電源制御レジスタ I R 1 ~ n から出力されているものに帰す。ここでは、動作状態から停止状態に切り替わって行くことになる。「 4 」以下、「 3 」を繰り返して最終的にインストラクションレジスタ I S R の電源制御レジスタ I R 1 ~ n の出力が電源に直接入力されている状態となり、電源は停止する。フレーム数カウンタ F C の計数値が終了時間設定レジスタ T E D の設定値と一致したときシーケンスは終了し、電源シーケンサは自動的に終了状態となる。

【 0 0 6 5 】

本発明の液晶ドライバ C R L は電源供給が止まった時には次のような動作が必要となる。例えば本発明の液晶ドライバ C R L が採用された携帯電話等の主電源である電池が切れて、電源供給停止になり、その後外部から電源が供給されたとしたら、まず初めにマイコン M P U が色々な被制御機器に対してパワーオンリセットをかけて液晶ドライバ C R L 内のインストラクションレジスタ I S R、電源シーケンサ P S C 内レジスタ等全ての液晶ドライバ C R L 内のレジスタに液晶パネル P N L の非表示状態の設定値を書き込む。そうでないと電池が切れて、それから又外部等から電源が供給された時に電源シーケンサ P S C の値に誤りが分からない値が入っているために、適正な形態で電源 P W U が立ち上がらないために、液晶パネル P N L のちらつきが起こる可能性があるからである。

【 0 0 6 6 】

又図 1 の携帯電話機として本体部 H B と表示部 D B からなり、ヒンジ部 H N G で折り畳みできるようになっているが、図示しないガリボルバタイプの携帯電話機も本体部 H B と表示部 D B からなり、その接続部を回転する事ができるようになっている。図 1 の携帯電話機は閉じた状態でスタンバイ状態となり、開いた状態で使用状態となる。開け閉めや回転を携帯電話機が感知して、その感知情報を元にマイコン M P U が液晶パネル P N L の表示 / 非表示のための情報をインストラクションレジスタ I S R、電源シーケンサ P S C 内レジスタ等に設定情報を書き込み、電源シーケンサ P S C を使用する。又携帯電話機の電源が O N / O F F される時も本体部 H B の操作キーのうちの携帯電話機の電源を入れるためのボタンを押した時もそれを携帯電話機が感知して、その感知情報を元にマイコン M P U が液晶パネル P N L の表示 / 非表示のための情報をインストラクションレジスタ I S R、電源シーケンサ P S C 内レジスタ等に設定情報を書き込み、電源シーケンサ P S C を使用する。

【 0 0 6 7 】

【 発明の効果 】

以上説明したように、本発明によれば、電圧発生の手順の変更をシステム制御から独立させたシーケンスで実行させる構成とすることにより、電源起動手順の変更を容易として種々の表示装置に対応可能とし、またシステム負荷を軽減した表示駆動制御装置とその駆動方法を提供することができる。

【 図面の簡単な説明 】

【 図 1 】 本発明を適用する電子機器の一例である一般的な携帯電話機の説明図である。

【図 2】図 1 における液晶ドライバの概略構成例を説明するブロック図である。
【図 3】図 2 に示した液晶ドライバを構成する各機能部分の出力例の説明図である。
【図 4】図 2 に示した液晶ドライバの詳細構成例を説明するブロック図である。
【図 5】図 4 における電源の構成例を説明するブロック図である。
【図 6】図 5 に示した電源回路起動に伴う出力変化の説明図である。
【図 7】電源オンのための液晶パネルを用いた携帯電話機における設定フロー例の説明図である。

【図 8】マイコン側から見たときの電源制御フロー例の説明図である。
【図 9】液晶ドライバの電源設定に関する時間制御を当該液晶ドライバ L S I 内で行うようにしたマイコン側制御フローの説明図である。

【図 10】本発明の新規な構成を説明するための対比例である本願発明者によって先に検討された液晶ドライバの回路構成図である。

【図 11】本発明の液晶ドライバの基本回路例の構成図である。

【図 12】本発明の液晶ドライバにおける設定フローの説明図である。

【図 13】本発明の一実施例を説明する電源シーケンサの制御対象となる電源回路と液晶パネルの各ドライバ間の制御信号の流れの説明図である。

【図 14】電源の O N / O F F 状態における各昇圧回路の出力電圧の関係の説明図である。

【図 15】本発明の実施例を従来本願発明者によって先に検討された技術と比較して説明するための図 1 4 における電源 o n 状態にするときの電源シーケンサを有しない本願発明者によって先に検討された技術の設定フローの一例とそのときの昇圧回路の出力の変化の説明図である。

【図 16】電源シーケンサを備えた本発明の実施例を説明する図 1 4 における電源 o n 状態にするときの設定フローの一例とそのときの昇圧回路の出力の変化の説明図である。

【図 17】本発明の実施例を従来技術と比較して説明するために電源シーケンサを有しない本願発明者によって先に検討された液晶ドライバの回路構成を説明するブロック図である。

【図 18】電源シーケンサを設けた本発明の実施例を説明するための液晶ドライバの回路構成を説明するブロック図である。

【図 19】本発明の実施例を従来技術と比較して説明するために本願発明者によって先に検討された液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。

【図 20】電源シーケンサを設けた本発明の実施例の液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。

【図 21】図 2 0 におけるフレーム数カウンタと比較器および選択スイッチの動作説明図である。

【図 22】本発明の実施例を従来技術と比較して説明するために本願発明者によって先に検討された液晶ドライバにおけるマイコン制御による電源起動フローの説明図である。

【図 23】電源シーケンサを備えた本発明の実施例を説明する電源起動フローの説明図である。

【図 24】電源シーケンサを備えた本発明の実施例を説明する電源起動フローの図 2 3 に続く説明図である。

【図 25】電源シーケンサを備えた本発明の実施例を説明する電源起動フローの図 2 4 に続く説明図である。

【図 26】電源シーケンサを備えた本発明の他の実施例の液晶ドライバにおけるインストラクションレジスタと電源の構成を説明する模式図である。

【図 27】図 2 6 で説明したシーケンサ内レジスタ書込み制御レジスタ S R R へのコピー動作の説明図である。

【図 28】図 2 6 で説明したシーケンサ内レジスタ書込み制御レジスタ S R R へのコピー動作の説明図である。

10

20

30

40

50

【図 29】図 26 に示した電源シーケンサを用いて電源を o f f 状態にした場合の電源シーケンサの動作フローの説明図である。

【図 30】図 26 に示した電源シーケンサを用いて電源を o f f 状態にした場合の電源シーケンサの図 29 に続く動作フローの説明図である。

【図 31】図 26 に示した電源シーケンサを用いて電源を o f f 状態にした場合の電源シーケンサの図 30 に続く動作フローの説明図である。

【図 32】図 26 に示した電源シーケンサを用いて電源を o f f 状態にした場合の電源シーケンサの図 31 に続く動作フローの説明図である。


【図 33】図 26 に示した電源シーケンサを用いて電源を o f f 状態にした場合の電源シーケンサの図 32 に続く動作フローの説明図である。

10


【符号の説明】

C R L・・・液晶ドライバ、S D R・・・ソースドライバ、G D R・・・ゲートドライバ、V C D R・・・対向電極ドライバ (V c o mドライバ)、P W U・・・電源、D R C R・・・ドライバ制御回路、I S R・・・インストラクションレジスタ、T M G・・・タイミグ発生回路、P S C・・・電源シーケンサ、S V G・・・階調電圧発生回路 (階調アンプ)、M V R 1・・・昇圧回路 1、M V R 2・・・昇圧回路 2、R V G・・・基準電圧発生回路。


【図 1】




【図 2】




【圖 3】




【圖 4】



【圖 5】




【 図 6 】




【図 7】

図 7




【図 8】

図 8




【図 9】

図 9




【図 10】

図 10




【図 11】

図 11




【図 12】




【図 13】

図 13




【図 14】

図 14




【図 15】

図 15




【図 16】

図 16




【図 17】




【図 18】

図 18




【図 19】

図 19




【 図 2 4 】



24

【 図 2 6 】



62X

【 図 2 5 】






図 25

【圖 27】




27

【図 28】




【図 29】




【図 30】

図 30



【図 31】



【図 3 2】




図 3 2

【図 3 3】




図 3 3

フロントページの続き

(51)Int.Cl.⁷

F I

テーマコード(参考)

G 0 9 G	3/20	6 7 0 D
G 0 9 G	3/20	6 8 0 S
G 0 2 F	1/133	5 2 0
G 0 2 F	1/133	5 5 0
G 0 9 G	3/36	

(72)発明者 立花 利一

千葉県茂原市早野 3 6 8 1 番地 株式会社日立ディスプレイデバイス内

F ターム(参考) 2H093 NA16 NA80 NC03 NC09 NC11 NC27 NC28 NC49 NC50 NC62
ND48 ND60 NG01
5C006 AF13 AF67 BB11 BF01 BF14 BF22 BF24 BF43 BF46
5C080 AA10 BB05 DD24 DD30 GG12 JJ02 JJ04 JJ06 JJ07 KK47

专利名称(译)	显示驱动控制装置及其驱动方法		
公开(公告)号	JP2005043435A	公开(公告)日	2005-02-17
申请号	JP2003200249	申请日	2003-07-23
[标]申请(专利权)人(译)	株式会社瑞萨科技 株式会社日立显示器		
申请(专利权)人(译)	瑞萨科技公司 日立显示器件师祖		
[标]发明人	森田新 坂巻五郎 立花利一		
发明人	森田 新 坂巻 五郎 立花 利一		
IPC分类号	G02F1/133 G06F1/26 G09G3/20 G09G3/36 G09G5/00		
CPC分类号	G09G3/3696 G06F1/263 G09G2330/02 G09G2330/026		
FI分类号	G09G3/20.612.G G09G3/20.612.D G09G3/20.612.F G09G3/20.612.P G09G3/20.631.W G09G3/20.670.D G09G3/20.680.S G02F1/133.520 G02F1/133.550 G09G3/36		
F-TERM分类号	2H093/NA16 2H093/NA80 2H093/NC03 2H093/NC09 2H093/NC11 2H093/NC27 2H093/NC28 2H093/NC49 2H093/NC50 2H093/NC62 2H093/ND48 2H093/ND60 2H093/NG01 5C006/AF13 5C006/AF67 5C006/BB11 5C006/BF01 5C006/BF14 5C006/BF22 5C006/BF24 5C006/BF43 5C006/BF46 5C080/AA10 5C080/BB05 5C080/DD24 5C080/DD30 5C080/GG12 5C080/JJ02 5C080/JJ04 5C080/JJ06 5C080/JJ07 5C080/KK47 2H193/ZE31 2H193/ZE32 2H193/ZF03		
代理人(译)	小野寺杨枝		
外部链接	Espacenet		

摘要(译)

解决的问题：轻松更改电源启动过程并支持各种显示设备。电源定时器PSC安装在液晶驱动器CRL的指令寄存器ISR与电源PWU之间。从微计算机MPU在指令寄存器ISR中设置的设置值不直接输入到电源PWU。微型计算机MPU在不知道时间轴的情况下将设定值写入指令寄存器ISR。当打开电源时，在电源定时器PSC内部测量时间，并且也可以在指令寄存器ISR中设置将顺序设置的值输入到电源PWU的时间。[选择图]图11

