

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4431951号  
(P4431951)

(45) 発行日 平成22年3月17日(2010.3.17)

(24) 登録日 平成22年1月8日(2010.1.8)

(51) Int.Cl.	F I
<b>G09G 3/36 (2006.01)</b>	G09G 3/36
<b>G02F 1/133 (2006.01)</b>	G02F 1/133 550
<b>G09G 3/20 (2006.01)</b>	G09G 3/20 612U
<b>H04N 5/66 (2006.01)</b>	G09G 3/20 621F
	G09G 3/20 623C
請求項の数 1 (全 11 頁) 最終頁に続く	

(21) 出願番号 特願2003-375178 (P2003-375178)  
 (22) 出願日 平成15年11月5日(2003.11.5)  
 (65) 公開番号 特開2005-140883 (P2005-140883A)  
 (43) 公開日 平成17年6月2日(2005.6.2)  
 審査請求日 平成18年1月23日(2006.1.23)

(73) 特許権者 502356528  
 株式会社 日立ディスプレイズ  
 千葉県茂原市早野3300番地  
 (74) 代理人 100093506  
 弁理士 小野寺 洋二  
 (72) 発明者 大石 純久  
 神奈川県横浜市戸塚区吉田町292番地  
 株式会社 日立製作  
 所 システム開発研究所内  
 (72) 発明者 新田 博幸  
 神奈川県横浜市戸塚区吉田町292番地  
 株式会社 日立製作  
 所 システム開発研究所内  
 審査官 佐野 潤一  
 最終頁に続く

(54) 【発明の名称】 表示装置

(57) 【特許請求の範囲】

【請求項1】

複数の画素がマトリックス状に配置された表示パネルと、外部から表示データを入力するコントロール回路と、前記表示データに応じた階調電圧を前記画素へ印加する信号線駆動回路と、前記階調電圧を印加すべき画素を選択する走査線駆動回路とを備えた表示装置において、

前記コントロール回路は、タイミング制御回路と、各々2走査線分の表示データを格納する2つのラインメモリA及びBと、2つの演算回路A及びBと、前記2つの演算回路A及びBから出力される表示データの何れかを選択する選択回路を有し、

前記タイミング制御回路の制御信号出力により前記2つのラインメモリA及びBに格納された1水平走査期間前の表示データと現水平走査期間の表示データを2倍の速度で読み出して前記2つの演算回路A及びBで1水平走査期間を前半と後半の期間の表示データを生成し、

前記2つの演算回路A及びBは、前記前半の期間の表示データを1水平走査期間前の表示データと現水平走査期間の表示データと、前記信号線駆動回路の内部負荷及び表示パネルの書き込みを行う画素までの負荷との3つの値によって決定し、前記後半の期間の表示データを現水平走査期間の表示データとし、

前記信号線駆動回路は、1水平走査期間内における前記後半の期間で前記表示データに応じた階調電圧を前記各画素へ印加する前に、前記1水平走査期間前の表示データと現水平走査期間の表示データと、前記信号線駆動回路の内部負荷及び表示パネルの書き込みを行

10

20

う画素までの負荷との3つの値によって決定される前記表示データに対応する電圧を当該画素に印加するものであることを特徴とした表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、各画素にTFTを用いたアクティブマトリクス型表示装置に関し、特に、各画素へ安定した充電(プリチャージ)を図ることで表示品質の優れた表示装置を提供することを目的とする。

10

【背景技術】

【0002】

マトリクス状に配置された各画素にTFT(Thin Film Transistor)等のアクティブ素子を備え、各アクティブ素子のゲート電極は行方向に共通なゲート線と接続し、ドレイン電極は列方向に共通なドレイン線と接続したアクティブマトリクス液晶パネルの駆動方法としては、各画素の共通電極(又はコモン電極)に与える電圧は一定とし、ドレイン線に与える電圧を変えることで階調表示を実現する方法がある。このドレイン線に与える電圧値を階調電圧と呼び、この階調電圧はドレインドライバによって表示データに基づき生成されており、表示データと階調電圧は1対1に対応していた。

20

【0003】

従来のTFT液晶ディスプレイでは、表示データに基づく階調電圧をドレインドライバによって変換し、ドレイン線に印加していた。したがって、ドレイン線の負荷が増大するにつれ、目標とする電圧と実際に画素部のドレイン線に書き込まれる電圧のずれが発生するという課題があった。

【0004】

これを解決する手段としては、階調電圧が低電圧側から高電圧側に移行する場合、目標とする電圧よりもさらに高い電圧(プリチャージ電圧)を1水平走査期間の前半で与え、その後半に目標とする階調電圧を与えることで高速な書き込みを実現するプリチャージ方式と呼ばれる方法(下記特許文献1を参照)があった。また、下記特許文献2、3には、画像信号のレベル又は1水平走査期間の画像信号のレベルの平均値に基づきプリチャージ電圧を決定するものが記載されている。

30

【0005】

特に、下記特許文献3に記載された従来のプリチャージ方式は、 $N$ ( $N: N > 1$ である整数)番目の走査信号配線に対する水平走査期間と、 $N + 1$ 番目の走査信号配線に対する水平走査期間との間に、 $N + 1$ 番目の走査信号配線に出力される画像信号の極性と同極性であって、所定のレベルを有するプリチャージ信号を、 $N + 1$ 番目の走査信号配線に対し出力し、 $N + 1$ 番目の走査信号配線に対する画像信号のレベルの平均値に基づき、そのプリチャージ信号の所定のレベルを決定していた。また、 $N - m$ 番目または $N + n$ 番目( $m: N > m > 0$ を満たす整数、 $n: n > 1$ である整数)の走査信号配線に対する、それぞれの画像信号配線に出力される画像信号のレベルの平均値に基づき、プリチャージ信号の前記所定のレベルを決定していた。

40

【特許文献1】特開2003-131637号公報

【特許文献2】特開2002-351427号公報

【特許文献3】特開2002-351428号公報

【発明の開示】

【発明が解決しようとする課題】

【0006】

従来のプリチャージ方式においては、表示位置に関わらずプリチャージ信号のレベルを決定しているため、ドレインドライバの近端で高速な書き込みを実現しようとすると遠端

50

では効果が薄く、遠端にあわせようとすると近端ではプリチャージ電圧をかけすぎてしまう。

【0007】

また、従来のプリチャージ方式においては、1つの走査信号配線の画像信号のレベルの平均値に基づきプリチャージ信号のレベルを決定しているため、ある画素では画像信号のレベルよりも高レベルのプリチャージ信号が印加されるが、同一走査信号配線上の他の画素では画像信号のレベルよりも低レベルのプリチャージ信号が印加されることとなり、同一走査信号配線上の他の画素ではプリチャージが逆効果となり、応答性を低下させる恐れがある。

【0008】

さらに、表示位置に関わらずプリチャージ電圧は一定であったため、前の走査期間における階調電圧と現走査期間における階調電圧の差が大きい場合は効果が少なく、小さい場合はかけすぎた状態となり、結果として表示むらが発生する要因となっていた。

【0009】

そこで、本発明は、適切なレベルのプリチャージ電圧を画素に印加することにより、表示むらを低減する表示装置を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記課題を解決するため、本発明の表示装置においては、1水平走査期間を2段階の期間に分割し、前半と後半でのドレイン線を介して液晶表示素子に印加する電圧を変える。

【0011】

前半の期間では1水平走査期間前の走査期間における表示データと現水平走査期間の表示データに基づき印加電圧を決定し、後半の期間では現水平走査期間の表示データに基づき印加電圧を決定する。前半の期間で与える電圧(所定電圧)は、信号線駆動回路であるドレインドライバの内部負荷及び表示パネルの書き込みを行う画素までの負荷に基づき決定する。

【0012】

ここで、1段c r回路に対して電圧がV1からV2に変化する場合、時間tでの電圧vは下記に示す式(1)となる。

【0013】

$$v=V2*(1-\exp(-t/rc))+V1*\exp(-t/rc) \quad \dots (1)$$

【0014】

したがって、ドレインドライバの内部負荷を合わせた表示パネルの1ライン(1水平走査線)までの負荷を1段c r回路に近似し、1水平走査期間の前半で印加される電圧が目標電圧Vと合致すべく、下記に示す式(2)となる電圧を前半に印加すればよい。

【0015】

$$V2=(V-V1*\exp(-t/rc))/(1-\exp(-t/rc)) \quad \dots (2)$$

【0016】

例えば、ドレインドライバを含めた1ラインまでを1段c r回路に近似した負荷を15k / 20pF、最終ラインまでを1段c r回路に近似した負荷を50k / 80pFとし、水平走査周波数が速い1水平走査期間20μsに対して前半10μs、後半10μsとした場合、1ライン前の印加電圧が1V、現ラインの目標電圧が10Vである場合には、1ライン目走査時における前半では式(2)から10V、後半10Vを印加し、最終ライン走査時における前半は同じく式(2)から9.92 / 0.918=10.8V、後半では10Vを印加すればよい。

【0017】

同様に1ライン前の印加電圧が5V、現ラインの目標電圧が10Vである場合には、1ライン目走査時における前半では式(2)から10V、後半では10Vを印加し、最終ライン走査時における前半は同じく式(2)から9.59 / 0.918=10.4V、後半では10Vを印加すればよい。このような電圧を生成するための変換はTFTコントローラにおいて表示データに基づき生成することが可能となる。

10

20

30

40

50

## 【0018】

なお、式(2)で与えたドレインドライバとドレイン線を非常に簡単な式としたものであり、実際に適用する場合は前半・後半の階調電圧印加期間と各期間の階調電圧を変化させつつ最も表示むらの発生することのない電圧を印加する場合が適していることはいうまでもない。

## 【発明の効果】

## 【0019】

本発明によれば、表示データの表示位置に応じてプリチャージ電圧(前半期間の電圧)を決定するため、表示パネル中の画素部の応答性を平等に向上することができ、表示むらを低減できる。

10

## 【0020】

また、本発明によれば、前ラインの表示データ(階調電圧)と現ラインの表示データ(階調電圧)の差分に応じてプリチャージ電圧(前半期間の電圧)を決定するため、プリチャージ電圧が画素ごとに過大となったり過小となったりすることなく、表示パネル中の画素部の応答性を平等に向上することができ、表示むらを低減できる。

## 【0021】

さらに、本発明によれば、画素ごとにプリチャージ電圧を決定するため、プリチャージ電圧が画素ごとに過大となったり過小となったりすることなく、表示パネル中の画素部の応答性を平等に向上することができ、表示むらを低減できる。

## 【0022】

また、本発明によれば、表示データを変換することによってプリチャージ電圧を生成するため、プリチャージ電圧生成回路等を付加する必要がなく、構成を簡素化できる。

20

## 【0023】

以上で説明したように、本発明によれば、1水平期間の前半において前水平走査期間に走査したラインの表示データと走査すべきラインの表示データに基づき決定された階調電圧を印加し、1水平走査期間の後半において本来印加すべき階調電圧と対応した表示データを印加することが可能となる。

## 【0024】

これによって、大画面高精細な表示パネルや水平走査周波数が速い液晶表示パネルにおいても、ドレイン線に書き込む電圧値を高速に充電できるようになり、表示パターンや表示位置によらず高画質な表示装置を提供することが可能となる。

30

## 【発明を実施するための最良の形態】

## 【0025】

以下、本発明の一実施例である液晶表示装置は、外部からRGB各8ビットの表示データが入力されるものとした実施例を図1～6に示す。

## 【実施例1】

## 【0026】

図1は本発明におけるドレイン線電圧波形と従来の電圧波形の違いを示す図であり、また、図2は本発明の一実施例である液晶表示装置の構成を示す図であり、201はRGB各8ビットからなる入力表示データ、202は制御信号群であり、201、202は図示しない外部システムから入力される。

40

## 【0027】

203はTFTコントロール回路であり、TFTコントロール回路203は入力表示データ201、制御信号群202に基づき、複数の画素がマトリクス状に配置された液晶表示パネルを駆動するための適切な出力表示データ及び制御信号群を生成する。204は出力表示データ、205はドレインドライバ制御信号群、206はゲートドライバ制御信号群であり、204～206はTFTコントロール回路203で生成される。

## 【0028】

207は液晶表示パネルのドレイン線に対して表示データに基づく階調電圧を印加する信号線駆動回路としてのドレインドライバ、208は液晶表示パネルのゲート線に対して走査

50

ラインの選択・非選択電圧を印加する走査線駆動回路としてのゲートドライバである。209はドレインドライバ207、ゲートドライバ208から印加される電圧値に基づき階調表示を行う液晶表示パネルであり、本実施例では説明を容易にするために1280×RGB×768のWXGAと呼ばれる解像度を有するものとする。

【0029】

図3はTFTコントロール回路203の構成を示す図であり、300はタイミング調整回路であり、制御信号群202に基づき、ラインメモリA制御信号301、ラインメモリB制御信号302、演算回路A制御信号304、演算回路B制御信号305、データ選択信号306、及び、ドレインドライバ制御信号群205、ゲートドライバ制御信号群206を生成する。

【0030】

307はラインメモリA、308はラインメモリBであり、各ラインメモリA、Bは各々2ライン分の表示データを格納する容量を有し、各々のラインメモリA、Bは、ラインメモリA制御信号301、ラインメモリB制御信号302に基づき書き込み及び読み出し動作を行う。また、309はラインメモリAからの読み出しデータA、310はラインメモリBからの読み出しデータBである。

【0031】

311は演算回路A、312は演算回路Bであり、読み出しデータA309は演算回路A311とラインメモリB308に転送され、読み出しデータB310は演算回路A311と演算回路B312に転送される。演算回路A311は読み出しデータA309、読み出しデータB310、及び、演算回路A制御信号304に基づき表示データの変換が行われ、変換表示データA313を生成し、演算回路B312は読み出しデータB310及び演算回路B制御信号305に基づき表示データの変換が行われ、変換表示データB314を生成する。

【0032】

315は選択回路であり、データ選択信号306に基づき変換表示データA312と変換表示データB313の何れか一方の表示データを選択し、出力表示データ204を生成する。

【0033】

図4は本発明の動作タイミングを示す図であり、図中Nと示しているデータはNライン目の入力表示データを、(N)'で示したデータは演算回路A311で生成された変換表示データ313を、(N)"で示したデータは演算回路B312で生成された変換表示データ314を、それぞれ示す。また、両端矢印で1水平走査期間を表す範囲のデータは、TFTコントロール回路203での動作を、両端矢印で1水平表示期間を表す範囲の信号及び電圧は、ドレインドライバ207での動作を示す。なお、斜線は無効データの領域である。

【0034】

図5はドレインドライバ単体（負荷として液晶表示パネルを接続しない状態）における表示パターンによる電圧波形の違いを示す図である。図6はドレインドライバ単体（負荷として液晶表示パネルを接続しない状態）における表示位置による電圧波形の違いを示す図である。なお、図5と図6では液晶印加電圧が低い場合に黒表示となるノーマリーブラック液晶を前提としている。

【0035】

図7は変換表示データ313を生成する際に、走査ライン計数値を反映しない場合の本発明におけるドレイン線電圧波形を示す図である。

【0036】

以上の図面に基づき本実施例について説明する。初めに本実施例の動作について詳細に説明する。図2に示す液晶表示装置において、外部から入力する表示データ201及び制御信号群202はTFTコントロール回路203に入力され、液晶表示パネル209の動作に適したタイミングでドレインドライバ制御信号群205、ゲートドライバ制御信号群206を生成する。

【0037】

図3に示すTFTコントロール回路において、入力された表示データ201はラインメモリA制御信号301に基づき、2ライン分の容量を有するラインメモリA307の一方に書き込まれると共に、他方のラインメモリA307から書き込まれているラインの1ライン（1水平走査

10

20

30

40

50

期間)前の表示データ309が図4に示すように2倍の速度でラインメモリA読み出しデータ309として読み出される。

【0038】

このようにして読み出された読み出しデータ309は演算回路A311とラインメモリB308に転送される。ラインメモリB308はラインメモリA307と同様に2ライン分の容量を有し、ラインメモリB制御信号302に基づき1ライン分の容量に対して読み出しデータ309の書き込みが行われると共に、他方のメモリから図4のタイミング図に示すように読み出し動作が行われ、ラインメモリBから読み出しデータ310を生成する。

【0039】

以上の動作によって、外部システムから入力されてくる連続した表示データ201が $N(N=1, 2, 3, \dots, 768)$ ライン目の $M(M=1, 2, 3, \dots, 3840)$ カラム目である場合、ラインメモリAからの読み出しデータ309は、 $M < 1920$ である場合は $(N-1)$ ライン目の $(2 \times M - 1)$ 若しくは $(2 \times M)$ カラム目の(2倍の速度で読み出す)表示データ、 $M > 1920$ である場合は $(N-1)$ ライン目の $(2 \times M - 1921)$ 若しくは $(2 \times M - 1920)$ カラム目の(2倍の速度で読み出す)表示データとなる。

【0040】

また、ラインメモリBの読み出しデータ310は、 $M < 1920$ である場合は $(N-2)$ ライン目の $(2 \times M - 1)$ 若しくは $(2 \times M)$ カラム目の表示データ、 $M > 1920$ である場合は $(N-2)$ ライン目の $(2 \times M - 1921)$ 若しくは $(2 \times M - 1920)$ カラム目の表示データとなる。このように、ラインメモリBの読み出しデータ310はラインメモリAの読み出しデータ309に対して1水平走査期間分位相の遅れた表示データとなる。

【0041】

このように生成されたラインメモリAの読み出しデータ309、ラインメモリBの読み出しデータ310は演算回路Aへの制御信号304と共に演算回路A311に転送され、入力された表示データ201の変換を行う。

【0042】

ここで、演算回路Aの制御信号304は、走査ライン番号を判別するための順次計数した値を含むと共に、演算回路Aは、例えば、ルックアップテーブルの構成を有しており、ラインメモリBの読み出しデータ310から1ライン前の表示データが入力され、また、ラインメモリAの読み出しデータ309から走査すべきライン(現ライン)の表示データが入力され、さらに、演算回路Aへの制御信号304から走査すべきライン番号が判別されるために、これらに基づきそれぞれ、1ライン前の表示データからは1ライン前の階調電圧、走査すべきラインの表示データからは走査すべきラインの階調電圧、走査すべきライン番号からはドレインドライバから走査すべきラインまでの負荷を判別することが可能となる。例えば、垂直同期信号(フレーム同期信号)を基準に、水平同期信号(水平走査同期信号)のタイミングをカウントすることによって、ライン番号を判別してもよい。

【0043】

演算回路Aの構成としては、例えば、ルックアップテーブルを有しており、前記入力される3つの値に基づき、走査すべきラインのドレイン線に対して1ラインの前半の期間でドレイン線に印加する階調電圧に相当する表示データが選択される。但し、1ライン前の表示データと、現ラインの表示データから前半期間の表示データをルックアップテーブルから読み出してもよいし、ライン番号(表示位置)から前半期間の表示データをルックアップテーブルから読み出してもよい。また、ルックアップテーブルに代えて、1ライン前の表示データと現ラインの表示データとの差分を求め、この差分に応じたデータを出力してもよいし、現ラインの表示データに現ラインのライン番号に対応したデータを加算又は減算してもよい。

【0044】

ここで、8ビットの入力表示データから8ビットの出力表示データに変換する場合は、プリチャージのためのビット数が考慮されていないために出力表示データの表示のためのビット数が実質的に削減されることになる。そのため、変換表示データA313は、例えば、10ビットに相当する表示データに変換し、ドレインドライバ207が10ビットの表示データに

10

20

30

40

50

対応していれば直接10ビットのデータを、対応していなければFRC(フレーム・レート・コントロール)やディザによって擬似的に10ビット相当の表示データを転送するほうがよい。

#### 【0045】

同様に演算回路B312はラインメモリB読み出しデータ310と制御信号305に基づき変換表示データB314を生成する。変換表示データB314は変換表示データA313と同様に10ビット相当のデータからなり、ドレイン線に書き込むべき階調電圧と1対1に対応している。

#### 【0046】

このようにして生成された変換表示データA313、変換表示データB314は、選択回路315に転送される。選択回路315は図4に示すデータ選択信号306に基づき、1水平走査期間の前半に対応すべき期間では変換表示データA313を選択し、後半に相当する期間では変換表示データB314を選択する。前半の期間と後半の期間の長さの比率は、可変であることが好ましい。

10

#### 【0047】

このように選択された出力表示データ204は、ドレインドライバに転送され、ドレインドライバは転送されてくる出力表示データ204に基づき、1水平走査期間の前半では表示すべきラインの負荷に応じた階調電圧をドレイン線に印加し、後半では外部システムから転送されてくる入力表示データと同じ階調に相当する階調電圧を液晶表示パネルに印加する。

#### 【0048】

20

その結果、ドレインドライバに液晶表示パネルを接続しない場合の波形を観測すると、図5に示すように、例えば、同じ白表示を行う場合でも、前ラインの表示色に応じて前半の期間における階調電圧の電圧レベルが異なることとなり、電圧の変化量が大きければ、より変化が大きくなる方向に前半の階調電圧を印加し、後半の期間では表示色に応じた階調電圧を印加する。また、同じ黒表示を行う場合でも、同様である。

#### 【0049】

さらに、図6に示すように前ラインの水平走査期間と現ラインの水平走査期間の表示色が互いに同じ場合であっても(例えば、黒表示)、ドレインドライバの近端側を走査する場合と遠端側を走査する場合では前半の階調電圧が異なり、また、相対的に負荷が大きくなる遠端側では近端側と比較して電圧の変化量が大きければ、より変化が大きくなるような階調電圧を印加する。

30

#### 【0050】

以上の結果、液晶表示パネルの表示位置までの負荷に関わらず最適な階調電圧を1水平走査期間の前半で印加することで、図1に示すようにドレインドライバからみた近端・遠端に相当するドレイン線に対して同等の電圧波形を与えることが可能となり、これによって表示むらのない液晶表示装置を提供することが可能となる。

#### 【実施例2】

#### 【0051】

以上の説明においては、TFTコントロール回路203において、1水平走査期間を前半と後半の期間に分割し、前半の期間にプリチャージ電圧(所定電圧)を表示位置に応じて変化させていたが、これをドレインドライバ(信号線駆動回路)207で行わせてもよい。また、その際に、TFTコントロール回路203は、表示パネルの表示位置に応じたデータを現表示データに加算又は減算した後の表示データをドレインドライバ(信号線駆動回路)207に出力し、このドレインドライバ(信号線駆動回路)207は、加算又は減算後の表示データに応じた階調電圧を表示パネルの各画素に印加してもよい。

40

#### 【実施例3】

#### 【0052】

ここで、1水平走査期間の前半でドレイン線に印加する階調電圧は表示ラインの位置情報に基づき演算を行うことで図1に示すようにドライバ近端・遠端によらず同等に書き込むことが可能となるが、表示ラインの位置情報を含まない場合は、図7に示すように前半

50

で書き込む階調電圧がドライバ近端と遠端で目標電圧と階調電圧との差電圧が同じように  $v_d$  だけ異なっていればその後時定数に基づき書き込みが行われるため最も高速に書き込むことが可能となる。この場合は表示ラインの位置情報を参照する必要がないため演算回路Aの回路規模を低減することが可能となる。

【0053】

従来の1ラインの表示データの平均値に応じてプリチャージ電圧を決定していたのに対して、本発明は、前ラインと現ラインの差分に応じてプリチャージ電圧(前半期間の電圧)を決定している。また、従来の1ライン分のプリチャージ電圧を決定していたのに対して、本発明は、画素ごとにプリチャージ電圧(前半期間の電圧)決定している。また、本発明は、ライン番号(垂直方向の表示位置)に応じてプリチャージ電圧を決定している。

10

【図面の簡単な説明】

【0054】

【図1】本発明におけるドレイン線電圧波形図と従来のドレイン線電圧波形図

【図2】本発明の一実施例である液晶表示装置の構成図

【図3】TFTコントロール回路203の構成図

【図4】本発明の動作タイミング図

【図5】ドレインドライバ単体における表示パターンによる出力電圧波形図

【図6】ドレインドライバ単体における表示位置による出力電圧波形図

【図7】走査ライン計数値を反映しない場合のドレイン線電圧波形図

【符号の説明】

20


【0055】

201... 入力表示データ、202... 制御信号群、203... TFTコントロール回路、204... 出力表示データ、205... ドレインドライバ制御信号群、206... ゲートドライバ制御信号群、207... ドレインドライバ(信号線駆動回路)、208... ゲートドライバ(走査線駆動回路)、209... 液晶表示パネル、

300... タイミング調整回路、301... ラインメモリAへの制御信号、302... ラインメモリBへの制御信号、304... 演算回路Aへの制御信号、305... 演算回路Bへの制御信号、306... データ選択信号、307... ラインメモリA、308... ラインメモリB、309... ラインメモリAからの読み出しデータ、310... ラインメモリBからの読み出しデータ、311... 演算回路A、312... 演算回路B、313... 変換表示データA、314... 変換表示データB、315... 選択回路。


30

【図1】




本発明におけるドレイン線電圧波形と従来のドレイン線電圧波形図

【図2】




本発明の実施例の構成図

【図3】




TFTコントロール回路の構成図

【図4】




本発明の動作タイミング図

【図5】




ドレインドライブ単体における表示パターンによる出力電圧波形図

【図6】



【図7】



走査ライン計数値を反映しない場合の本発明におけるドレイン線電圧波形図

## フロントページの続き

(51)Int.Cl. F I  
G 0 9 G 3/20 6 2 3 V  
G 0 9 G 3/20 6 2 3 Y  
G 0 9 G 3/20 6 4 1 C  
G 0 9 G 3/20 6 4 2 A  
H 0 4 N 5/66 1 0 2 B

(56)参考文献 特開2002-091364(JP,A)  
特開2003-114645(JP,A)  
特開平02-170784(JP,A)  
特開平11-231837(JP,A)  
特開2003-008441(JP,A)  
特開2003-216119(JP,A)  
特開2003-255917(JP,A)

(58)調査した分野(Int.Cl., DB名)  
G 0 9 G 3 / 3 6  
G 0 9 G 3 / 2 0

专利名称(译)	表示装置		
公开(公告)号	<a href="#">JP4431951B2</a>	公开(公告)日	2010-03-17
申请号	JP2003375178	申请日	2003-11-05
[标]申请(专利权)人(译)	株式会社日立制作所		
申请(专利权)人(译)	株式会社日立制作所 日立显示器有限公司		
当前申请(专利权)人(译)	日立显示器有限公司		
[标]发明人	大石純久 新田博幸		
发明人	大石 純久 新田 博幸		
IPC分类号	G09G3/36 G02F1/133 G09G3/20 H04N5/66		
FI分类号	G09G3/36 G02F1/133.550 G09G3/20.612.U G09G3/20.621.F G09G3/20.623.C G09G3/20.623.V G09G3/20.623.Y G09G3/20.641.C G09G3/20.642.A H04N5/66.102.B		
F-TERM分类号	2H093/NA16 2H093/NA80 2H093/NB29 2H093/NC12 2H093/NC13 2H093/NC16 2H093/NC22 2H093/NC23 2H093/NC25 2H093/NC26 2H093/NC34 2H093/NC35 2H093/NC67 2H093/NC90 2H093/ND36 2H093/ND49 2H193/ZA04 2H193/ZE31 2H193/ZF36 2H193/ZH40 2H193/ZH45 5C006/AA01 5C006/AA16 5C006/AC21 5C006/AF13 5C006/AF45 5C006/AF46 5C006/AF50 5C006/AF51 5C006/AF53 5C006/AF61 5C006/AF71 5C006/BB16 5C006/BC03 5C006/BC12 5C006/BC20 5C006/BF05 5C006/BF14 5C006/BF24 5C006/BF43 5C006/FA14 5C006/FA22 5C006/FA56 5C058/AA06 5C058/BA01 5C058/BA03 5C058/BA06 5C058/BB12 5C080/AA10 5C080/BB05 5C080/DD05 5C080/DD08 5C080/EE28 5C080/FF11 5C080/JJ02 5C080/JJ04		
代理人(译)	小野寺杨枝		
审查员(译)	佐野纯一		
其他公开文献	JP2005140883A		
外部链接	<a href="#">Espacenet</a>		

摘要(译)

要解决的问题：为了解决使用显示不均匀性的TFT的有源矩阵型显示装置的问题，迄今为止，当大负载或高分辨率或快速水平扫描频率的屏幕的液晶显示面板受到高的影响时速度写作。Z SOLUTION：一个水平扫描间隔分为前半部分和后半部分，并且在前半部分和后半部分中施加到显示元件的电压是不同的。将高于或低于目标灰度电压的电压施加到前半部分中的元件，并且将作为目标的灰度电压施加到后半部分中的元件。根据前一水平扫描线的灰度电压，当前水平扫描线的灰度电压和包括驱动电路的显示面板的负载来确定施加到前半部分中的元件的更高或更低的电压。Z

図 3

