

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2009-109955

(P2009-109955A)

(43) 公開日 平成21年5月21日(2009.5.21)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H093
G09G 3/20 (2006.01)	G09G 3/20 612L	5C006
G02F 1/133 (2006.01)	G09G 3/20 670G	5C080
	G09G 3/20 622D	
	G09G 3/20 631U	
審査請求 未請求 請求項の数 9 O L (全 14 頁) 最終頁に続く		

(21) 出願番号	特願2007-284943 (P2007-284943)	(71) 出願人	000006013
(22) 出願日	平成19年11月1日 (2007.11.1)		三菱電機株式会社
			東京都千代田区丸の内二丁目7番3号
		(74) 代理人	100113077
			弁理士 高橋 省吾
		(74) 代理人	100112210
			弁理士 稲葉 忠彦
		(74) 代理人	100108431
			弁理士 村上 加奈子
		(74) 代理人	100128060
			弁理士 中鶴 一隆
		(72) 発明者	南 昭宏
			東京都千代田区丸の内二丁目7番3号 三
			菱電機株式会社内
		最終頁に続く	


(54) 【発明の名称】 マトリクス表示装置用タイミングコントローラ、及びこれを採用した液晶表示装置

(57) 【要約】

【課題】 マトリクス表示装置への入力信号に重畳されたノイズによる表示画像のちらつきやノイズを目立たなくする制御を採用した表示装置用タイミングコントローラを得る。

【解決手段】 外部から入力される基準となる入力信号 (HD, VD, DENA, DCLK) に基づいてゲートドライバ (3~5) の制御信号及びソースドライバ (6~13) の制御信号を夫々生成するタイミング制御部 (30) と、その入力信号に対してノイズが進入したことを検知するノイズ検出回路 (17) を有し、このノイズ検出回路の出力 (Npulse) に基づいて走査線駆動回路の出力を所定の期間OFFするイネーブル信号 (/OE) を出力するイネーブル信号生成部 (15) とを具備し、休止期間を持つよう走査線駆動回路を制御するマトリクス表示装置用タイミングコントローラ (14)。

【選択図】 図2



【特許請求の範囲】**【請求項 1】**

外部から入力される基準となる入力信号に基づいて、走査線駆動回路の制御信号及び画像信号線駆動回路の制御信号を夫々生成するタイミング制御部を有するマトリクス表示装置用タイミングコントローラであって、

前記入力信号が定常状態と異なるタイミングとなったことを検知する非定常タイミング検出回路を有し、該非定常タイミング検出回路の信号出力に基づいて前記走査線駆動回路の出力をOFFするイネーブル信号を出力するイネーブル信号生成部をさらに具備し、前記走査線駆動回路が前記イネーブル信号を入力して所定の走査休止期間を持つよう前記走査線駆動回路を制御することを特徴とするマトリクス表示装置用タイミングコントローラ。

10

【請求項 2】

前記非定常タイミング検出回路は、表示画面の解像度に応じて定められたタイミング制約と不一致となった場合に非定常タイミング検出信号を出力することを特徴とする請求項 1 に記載のマトリクス表示装置用タイミングコントローラ。

【請求項 3】

前記非定常タイミング検出回路は、外部から入力される基準となる信号に対して、この信号のタイミングが著しく変化したことを検知し、前記非定常タイミング検出信号を出力することを特徴とする請求項 1 に記載のマトリクス表示装置用タイミングコントローラ。

【請求項 4】

所定の走査休止期間は、1 ライン分の走査期間であることを特徴とする請求項 1 乃至 3 のいずれか一つに記載のマトリクス表示装置用タイミングコントローラ。

20

【請求項 5】

所定の走査休止期間は、複数ライン分の走査期間であることを特徴とする請求項 1 乃至 3 のいずれか一つに記載のマトリクス表示装置用タイミングコントローラ。

【請求項 6】

所定の走査休止期間は、非定常期間の長さおよび前記タイミング制御部が非定常タイミング検出から正常駆動状態なるまでの時間に応じて、その期間長を選択できることを特徴とする請求項 1 乃至 3 のいずれか一つに記載のタイミングコントローラ。

【請求項 7】

所定の走査休止期間は、非定常タイミングを検出してからそのフレームが終了するまでの期間であることを特徴とする請求項 1 乃至 3 のいずれか一つに記載のマトリクス表示装置用タイミングコントローラ。

30

【請求項 8】

所定の走査休止期間は、非定常タイミングを検出してからそのフレームが終了して、さらに数フレーム後までの期間であることを特徴とする請求項 1 乃至 3 のいずれか一つに記載のマトリクス表示装置用タイミングコントローラ。

【請求項 9】

液晶パネルと、その走査線を駆動する走査線駆動回路と、該走査線駆動回路を制御する請求項 1 乃至 8 のいずれか一つに記載のタイミングコントローラを用いた液晶表示装置。

40

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、マトリクス表示装置用タイミングコントローラ、及びこれを採用した液晶表示装置に関するものであり、特に液晶表示装置への外部からの入力信号が外来ノイズなどに起因して定常状態とは異なるタイミングとなった場合、表示上で視認されるノイズを目立たなくした装置に好適に使用することができる。

【背景技術】**【0002】**

50

マトリクス液晶表示装置において、画像信号線駆動回路および走査線駆動回路を制御するタイミングコントローラは、液晶表示装置に入力される水平同期信号（以後H Dと称す）、垂直同期信号（以後V Dと称す）、データイネーブル信号（以後D E N Aと称す）を基準に、ドットクロック（以後D C L Kと称す）を使って、画像信号線駆動回路および走査線駆動回路に対する制御信号を生成している。

【0003】

そのため、表示動作中に一旦、基準となる前記入力信号（H D、V D、D E N A）やD C L Kに静電気などによってノイズなどの非定常信号が混入すると、前記タイミングコントローラ内部で生成する信号が誤動作をして、誤った制御信号や画像データを画像信号線駆動回路および走査線駆動回路に出力することあり、表示画面上で見苦しいノイズが視認される。

10

【0004】

また、前記制御基準となる信号（H D、V D、D E N A）の相互の関係（タイミング）が突然変化した場合も、前記タイミングコントローラ内部で生成する信号が誤動作をして、誤った制御信号や画像データを、画像信号線駆動回路および走査線駆動回路に出力することがあった。

【0005】

そこで、前記誤った制御信号の証であるタイミングの変化を検出した後、しばらくの間、前記タイミングコントローラから出力する制御信号や画像データを一定の値に固定する方法などが周知である（特許文献1）。

20

【0006】

しかし、前記の方法も、誤った信号を画像信号線駆動回路および走査線駆動回路に出力しないための対策にはなるが、上記信号の固定期間中は、全白や全黒の画面が表示され、必ずしも表示画像のちらつきやノイズを目立たなくする訳ではなかった。

【0007】

【特許文献1】特開2001-134244号公報

【発明の開示】

【発明が解決しようとする課題】

【0008】

本発明は以上のような課題を解決するためになされたものであり、マトリクス表示装置への外部からの入力信号に対して、ノイズなどの非定常信号が混入した場合、これによる表示画像のちらつきやノイズを目立たなくする制御を採用した表示装置のタイミングコントローラおよび表示装置を得ることを目的とする。

30

【課題を解決するための手段】

【0009】

本発明に係るマトリクス表示装置のタイミングコントローラは、外部から入力される基準となる入力信号に基づいて、走査線駆動回路の制御信号及び画像信号線駆動回路の制御信号を夫々生成するタイミング制御部と、前記入力信号が定常状態と異なるタイミングとなったことを検知する非定常タイミング検出回路を有し、この非定常タイミング検出回路の出力に基づいて前記走査線駆動回路の出力を所定の期間O F Fするイネーブル信号を出力するイネーブル信号生成部とをさらに具備し、前記走査線駆動回路が前記イネーブル信号を入力して所定の走査休止期間を持つよう前記走査線駆動回路を制御することの特徴とする。

40

【発明の効果】

【0010】

このことによって、ノイズや入力信号のタイミング変更などによって、前記タイミングコントローラから出力する制御信号や画像データに誤りがあったとしても、表示上に現れるノイズを目立たなくすることが出来る。

【発明を実施するための最良の形態】

【0011】

50

以下、本発明の実施の形態について図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図における同一または相当する機能を有する要素には同一の符号を付してある。

【0012】

実施の形態1.

図1は実施の形態1における液晶表示装置1の回路構成を示しており、特に走査線と映像信号線がマトリクス状に形成された液晶パネル2を駆動するための周辺回路の構成を示すものである。液晶表示装置1の外部から与えられた画像表示データV-D a t a及び、液晶パネル2を駆動するために配置した画像信号線駆動回路(6~13)および走査線駆動回路(3~5)を駆動するためのタイミングコントローラ14の制御基準となる複数の信号は、これらの処理を行うための基準となるD C L Kと共に、タイミングコントローラ14に入力される。

【0013】

なお、図中のタイミングコントローラ14の制御基準となる複数の信号には、液晶パネル2の水平方向の同期を取るための基準信号として用いられるH D、液晶パネル2の垂直方向の同期を取るための基準信号として用いられるV D、画像データが有効である期間を示すD E N Aなどが含まれている。

【0014】

このタイミングコントローラ14は、タイミング制御部30において符号6~13で示された画像信号線駆動回路および、符号3~5で示された走査線駆動回路を駆動するための制御信号を生成している。

なお、画像信号線駆動回路(6~13)は複数の画像信号線を駆動するため、この信号線に接続される複数の駆動回路を集積しており、同様に走査線駆動回路(3~5)は複数の走査線を駆動するため、この走査線を駆動する回路を複数集積している。さらに、これらの集積回路を複数個使うことによって液晶パネル2の画像信号線数および走査線数に対応している。(図1では走査線は第一番目の配線31を、映像信号線は最も左の配線32を代表して図示、その他の配線は略している。)

【0015】

さらに詳しく述べれば、タイミングコントローラ14から出力される画像信号線駆動回路(6~13)を制御するための信号には、主に画像表示データ(R G B-d a t a: R G Bはそれぞれ赤、緑、青のデジタル信号を表しており、それぞれは、数ビット幅のデータバス構成になっている。)と、信号処理を行うための基準クロックC L K H、上記画像表示データR G B-d a t aの水平方向の始まりを示すスタートパルスS T H、画像表示データR G B-d a t aを画像信号線駆動回路(6~13)の出力側に伝えるためのラッチパルスL P、および液晶駆動の極性を反転するための極性反転信号(非図示)などの制御信号が含まれている。

また、タイミングコントローラ14から出力される走査線駆動回路(3~5)を制御するための信号には、主に、走査線駆動回路(3~5)で信号処理を行うためのクロックC L K V、垂直走査の始まりを示すスタートパルスS T Vなどが含まれる。

さらにタイミングコントローラ14から走査線駆動回路(3~5)へは画素33への書き込みのタイミングや期間を調整するため、走査線駆動回路出力イネーブル信号/O Eが出力され、当該信号によって走査線駆動回路(3~5)出力のO N/O F Fが制御される。(以後、符号「/」は、それに続く信号が負論理であることを表すものとする。)走査線駆動回路(3~5)は走査線駆動回路出力イネーブル信号/O EとしてH i g hレベルが入力するとその間は全出力端子からL o wを走査線に印加する。一方、走査線駆動回路出力イネーブル信号/O EがL o w時は通常出力動作を行う。

【0016】

なお、通常、前記画像信号線駆動回路(6~13)は、前記走査線駆動回路(3~5)によってO Nになった走査線に対応する各画素に対して、該画素に接続されたT F Tを介してそれぞれ所望の画像表示電圧を書き込んでいく。この制御を走査線毎に順次行うこと

で全体の画像表示を行っている。(なお、図1において液晶パネル2の各画素は、第一行、一列目の画素33およびTFTのみを図示し、その他は略して図示した。)

【0017】

ここで、前記タイミングコントローラ14は、入力される制御基準となる複数の信号(HD、VD、DEN A)を基準にDCLKを使って、画像信号線駆動回路および走査線駆動回路に対する制御信号を作っている。

【0018】

次に、前記走査線駆動回路出力イネーブル信号/OEを生成する出力イネーブル信号生成部15の構成について、図2を用いて説明する。同図で示したように出力イネーブル信号生成部15は、ノイズ検出回路17と保持回路18およびOR回路16から構成されており、タイミングコントローラ14の内部回路の一部である。

出力イネーブル信号/OE_oは、前記タイミングコントローラ14から走査線駆動回路(3~5)に対して画素への書き込みのタイミングや期間を調整するため、走査線駆動回路(3~5)の出力のON/OFFを他の信号とは独立に制御するためのタイミングコントローラ14の内部信号であり、この出力イネーブル信号/OE_o信号を、ノイズ検出保持信号NkeepとORゲート16で論理演算することにより走査線駆動回路出力イネーブル信号/OEを生成している。

【0019】

ここで、図2のノイズ検出信号Npulseは、ノイズ検出回路17によってノイズなどの定常状態と異なるタイミングが検出されたことを表しており(このノイズ検出回路は、入力信号の非定常タイミング期間を検出する機能を有する)、保持回路18に入力される。

保持回路18は、前記ノイズ検出信号Npulseと前記制御基準となる信号(HD、VD、DEN A、DCLK)を入力してノイズ検出回路17において非定常タイミングを検出してから、所定の期間前記ノイズ検出信号Npulseを保持し、ノイズ検出保持信号NkeepをOR回路16に出力する。その結果ノイズ検出保持信号Nkeepはノイズ検出信号Npulseを所定の期間延長した信号となる。なお、上記所定の期間は、入力される制御基準となる信号(HD、VD、DEN A、DCLKなど)を用いて保持回路18にて以下に例示するタイミングに設定される。(以後、前記「所定の期間」は、予め定められた「所定の走査休止期間」を意味する。)

【0020】

また、図2では、前記走査線駆動回路出力イネーブル信号/OEは、論理的にHighの状態にあるとき、走査線駆動回路(3~5)の出力をOFF状態(disable)にすることを前提にした負論理信号であるため、出力イネーブル信号/OE_oとノイズ検出保持信号Nkeepとの論理演算にOR回路16を用いている。

【0021】

図3に、前記出力イネーブル信号/OE_o、ノイズ検出信号Npulse、ノイズ検出保持信号Nkeepおよび走査線駆動回路出力イネーブル信号/OEのタイミング図を示す。ノイズ検出回路17にて検出されたノイズ検出信号Npulseは、ノイズなどに代表される非定常タイミングの入力期間に対応して比較的短いパルス幅となっており、その信号が所定の期間延長されたノイズ検出保持信号Nkeepは、少なくともHD期間のパルス幅を持つ信号となる。従って、OR回路16を経た走査線駆動回路出力イネーブル信号/OEもHD期間以上のパルス幅を持つ。

【0022】

次に、本実施の形態で採用した走査線駆動回路(3~5)の構成を図4に示す。走査線駆動回路(3~5)に入力され、垂直走査の始まりを示すステートパルスSTV信号は、信号処理を行うための走査クロックCLKVの1周期ごとに、シフトレジスタ20内をシフトすることによって、g1、g2・・・、gnと順番にONの信号がシフトしていくことになる。

【0023】

これによって、ONとなったラインに対応する走査線駆動回路（3～5）の出力は、G1, G2・・・, Gnと順にレベルシフト回路群22を介して所望の電圧に昇圧され、液晶パネル2の1ライン分の画素を前記走査クロックCLKVに同期してライン順に書き込み可能な状態にしている。

【0024】

また、図4において、走査線駆動回路出力イネーブル信号/OEは、インバータ回路23とNAND回路群21とを用いて前記シフトレジスタ20からの信号とは独立したタイミングで走査線駆動回路の出力をOFF状態にする事ができる負論理信号である。その他の構成は、走査線駆動回路において一般的なものであり、ここではその詳細な説明を省略する。

10

【0025】

次に、前記ノイズ検出回路17および前記保持回路18の構成例を以下に示す。

【0026】

図5は、前記ノイズ検出回路17の一実施の形態を示したブロック図である。また、図6は、図5に記載のノイズ検出回路17の内部信号のタイミング波形(電氣的な波形)を示している。

【0027】

図5では、制御基準となる信号(HD、VD、DEN A、DCLKなど)がノイズ検出回路17に入力されている。これら制御基準となる信号(HD、VD、DEN A、DCLK)には、接続される液晶パネル2の解像度などにより、タイミング制約が存在する。本実施の形態では液晶パネル2がVGA(640×480)の解像度を持ち、1DCLK毎に1ドット(R,G,B)分の画像表示データRGB-dataを取り込む画像信号線駆動回路(6～13)を採用しており、DEN Aは、DCLK640クロック分の長さが必要になる。(図6では、DEN AがHighの時、データの有効期間となる正論理とする。)

20

【0028】

このDEN Aの長さは、所定の解像度を持つその液晶表示装置に起因する制約事項であり、この値をref=640として、タイミング制約保持回路25の中にパラメータとして、保持しておく(図6ではref=m)。

【0029】

一方、比較回路26の中にDCLKをカウントするカウンタを具備し(非図示)、DEN AがHighとなっている期間中DCLK信号をカウントアップし続けて行き、このカウント値をnとして、DEN AがLowとなったとき、前記カウンタの値nと前記mの値を比較する。

30

【0030】

比較回路26は、この比較結果が同じでない場合($n \neq m$)、非定常状態(ノイズなどが入った状態)であると判断して、一定幅のノイズ検出信号Npulseを出力する。

【0031】

この回路では、DEN Aの制約事項(ref=640)に対して、有効期間(High)幅を比較することで、基準信号(DEN A)が定常な状態か、非定常な状態かを判断する一例を示しているが、他の方法としてHDやVDの制約条件と、逐次、それらの実際の信号波形(パルス幅や期間長など)と計数比較することで、定常状態か、非定常状態かを容易に判断することも出来る。

40

【0032】

また、ここでは、前記DEN Aの制約事項ref(=640)を予め設定された固定パラメータ(表示装置固有の定数)として扱ったが、入力DEN Aのパルス幅をカウンタ(非図示)によって計測し、DEN Aの有効期間(High)幅を複数回抽出、記憶(タイミング制約保持回路25内の記憶回路にて)しておき、その記憶値が所定回(例えば3回とか5回など)繰り返すようであれば、その値を制約事項refの確定値として記憶するよう構成して比較回路26にて使用してもよく、ノイズなどの非定常タイミング期間が除

50

去された制約事項 *ref* の値を得ることができる。

【0033】

次に、図7に図2に記載の保持回路18の入出力および内部信号のタイミング図を示す。この保持回路18は、前記ノイズ検出信号 *Npulse* を受けることによって、所定の期間ノイズ検出保持信号 *Nkeep* を *High* に固定する（走査休止期間）。図7では、非定常タイミングの検出、すなわちノイズ検出信号 *Npulse* を入力した直後からおおよそ2HD（＝2ライン走査期間）の間、前記走査線駆動回路（3～5）をOFF状態にすることを目的に、HDを基準信号としてノイズ検出保持信号 *Nkeep* を *High* に固定し続けている。

【0034】

なお、表示への影響を最小限にとどめるためには、前記走査線駆動回路（3～5）をOFF状態にする期間は、ライン単位または、フレーム単位でおこなうことが望ましい。

そこで、本実施の形態では前記タイミングコントローラ14の出力信号を制御することが目的であり、また図2で示した様にHDはタイミングコントローラ14への入力信号の一つであり、そのHDを基準信号としてノイズ検出保持信号 *Nkeep* を生成する場合、HDを元に生成された走査クロック *CLKV* と同期する基準クロック（例えば *DCLK* など）単位で、タイミング調整をすると良い。

【0035】

ところで、本実施の形態では、図2、図3で示したようにタイミングコントローラ14内でノイズなどの非定常タイミングが検出されてから、所定の期間、走査線駆動回路出力イネーブル信号／OEを論理的な *High* の状態にすることによって、画像信号線駆動回路（6～13）の動作状態や走査線駆動回路（3～5）の動作状態に係らず走査線駆動回路（3～5）の出力をOFF状態にし、走査休止期間とするよう構成している。

【0036】

これによって、たとえ、ノイズなどの非定常タイミングの入力によって、画像信号線駆動回路（6～13）が一時的に誤動作状態に陥り、当該ノイズなどが重畳して画像信号が誤った信号となり、画像信号線駆動回路（6～13）がその誤った信号を液晶パネル2に書き込もうとしても、走査線駆動回路（3～5）の出力がOFF状態にある間は、液晶パネル2内の各画素 *TFT* がONしない状態にある。

【0037】

そのため、前記走査休止期間は、液晶パネル2では前記非定常タイミングを検出する一つ前の画像状態を保持している。

各画素において、前記一つ前の画像の状態は、かなり画像の動きが早く、輝度変化の大きい動画像などを表示しない限り、次のフレームになっても大きな変化がない場合が多い。

【0038】

したがって、前記入力信号に対してノイズなどが重畳され、タイミングコントローラ14に関係する制御出力信号や、画像信号が誤った信号となったとしても、表示画像における乱れを目立たなくすることができる。

【0039】

ここで、前記ノイズ検出回路17にてノイズなどの非定常タイミングを検出してから前記走査線駆動回路（3～5）の出力をOFF状態に保つ走査休止期間は、想定される非定常タイミングの継続時間、および前記タイミングコントローラ14の入力信号から非定常タイミングを検出してさらに前記入力信号が正常状態に戻って、タイミングコントローラ14内の制御が完全に正常復帰するまで時間に依存し、タイミングコントローラ14ごとにその必要な時間長が異なる。

【0040】

そのため、前記想定される非定常タイミングの継続時間、前記各タイミングコントローラの構成によって異なる復帰時間を考慮した上で、これらを包含する十分な時間を前記OFF状態（*disable*）を保つ所定の期間（複数HD期間）に設定すると良い。

10

20

30

40

50

【0041】

さらに、通常駆動状態に復帰させるタイミングが、前記画像信号線駆動回路（6～13）および前記走査線駆動回路（3～5）ならびにこれらに接続される液晶パネル2に対する制御状態が中途半端な状態からであってはならない。これは、前記中途半端な制御状態から復帰させることによって、表示の乱れをきたす可能性が高いからである。

【0042】

これらの影響をなくすために、復帰させるまでに前記走査線駆動回路（3～5）の出力をOFF状態保つ走査休止期間は、ちょうどライン単位または、フレーム単位でおこなうことが望ましい。

例えば前記走査休止期間として、非定常タイミングが検出されたライン期間を含む複数ライン分とし、その期間の終了を前記ライン期間が属するフレーム終了時としても良い。

さらには、前記期間の終了時を数フレーム分延長して（少なくとも1フレーム）、十分な正常復帰期間を確保しても良い。これは、保持回路18に制御基準となる信号（HD、VD、DENA、DCLK）が入力されており、これらの基準信号を用いて保持回路18にてノイズ検出保持信号Nkeepの期間を制御することにより容易に実現できる。

【0043】

また、別の例として、保持回路18に上記基準信号とノイズ検出信号Npulseが入力していることにより、ノイズなど非定常タイミングの長さ即ちノイズ検出信号Npulseの期間長、およびそれに応じてタイミング制御部30がノイズ入力から正常駆動状態に復帰するまでの時間を勘案して、前記走査休止期間の長さを選択できるようにしても良い。

【0044】

また、図7は、水平周期（ライン）単位で、ノイズ検出保持信号Nkeepを発生させる例を示しており、その基準信号として、水平周期単位の駆動をするHDを直接用いているが、タイミングコントローラ14内では、この他にもいくつかの水平周期単位で駆動する信号を内部的に作っていることが多いので、それらを流用しても良い。

【0045】

さらに垂直周期（フレーム）単位でノイズ検出保持信号Nkeepを発生させる場合は、保持回路18の基準信号として、垂直周期単位で駆動するVDなどを用いると良い。

【0046】

実施の形態2.

この実施の形態は、前記ノイズ検出回路を用いる代わりに、タイミングが著しく変化したことを検知する回路（以下、この回路をタイミング変更検出回路と称する。）を用いた点で、実施の形態1と異なる。前記タイミング変更検出回路27を採用した出力イネーブル信号生成部15のブロック構成図を図8に示す。

【0047】

ここで、図8中のタイミング変化検出信号Cpulseは、タイミングの著しい変化を検知されたことを示しており、タイミング変化保持信号Ckeepは、さらにタイミング変化検出信号Cpulseによってノイズなどの非定常タイミングを検出してから、しばらくの間、値を保持することによって、タイミングの著しい変化の検知から所定の期間（走査休止期間）内にあることを示す。

【0048】

また、前記タイミングコントローラ14から走査線駆動回路（3～5）に対して送るために生成された出力イネーブル信号/OEoを、タイミング変化保持信号CkeepとORゲート16で論理演算することによって、最終的な走査線駆動回路出力イネーブル信号/OEを生成している点は前述の実施の形態1と同様である。

【0049】

また、図8、図9も、実施の形態1と同様に、走査線駆動回路出力イネーブル信号/OEは、論理的にHighの状態にあるとき、走査線駆動回路の出力をOFF状態（disable）にすることを前提にした回路である。

10

20

30

40

50

【0050】

これによって、たとえノイズなどによるタイミングの急変によって、画像信号線駆動回路（6～13）が一時的に誤動作状態に陥り、画像信号が誤った信号となり、画像信号線駆動回路（6～13）がその前記誤った信号を液晶パネル2に書き込もうとしても、走査線駆動回路（3～5）の出力がOFF状態にある間は、液晶パネル2内の各画素TF TがONしない状態にある（図9）。

【0051】

そのため、前記走査休止期間は、液晶パネル2には、タイミングの急変を検出する一つ前のフレームの画像状態を保持している。

【0052】

したがって、ノイズなどの非定常信号の入力による前記タイミングの急変によって、タイミングコントローラ14に関係する制御信号や、画像信号が誤った信号となったとしても、表示画像における乱れを目立たなくすることができる。

【0053】

ここで、前記タイミングの急変を検出してから前記走査線駆動回路（3～5）の出力をOFF状態（disable）に保つ所定の期間の長さは、想定されるタイミングの変化の継続時間、および前記タイミングコントローラ14の入力信号がタイミングの急変を生じて、さらに前記入力信号が正常状態に戻ってタイミングコントローラ14内の制御が完全に正常復帰するまでの時間に依存し、タイミングコントローラ14ごとにその必要な時間長が異なる。

【0054】

そのため、前記想定される前記タイミングの変化の継続時間と、前記各タイミングコントローラごとの復帰時間とを考慮した上で、これらを包含する十分な時間を前記OFF状態（disable）を保つ所定の期間（複数HD期間）に設定すると良い。

【0055】

さらに、通常駆動状態に復帰させるタイミングが、前記画像信号線駆動回路（6～13）および前記走査線駆動回路（3～5）ならびにこれらに接続される液晶パネル2に対する制御状態が中途半端な状態からであってはならない。これは、前記中途半端な制御状態から復帰させることによって、表示の乱れを来す可能性が高いからである。

【0056】

これらの影響をなくすために、復帰させるまでに前記走査線駆動回路（3～5）の出力をOFF状態保つ走査休止期間は、ちょうどライン単位または、フレーム単位で制御されることが望ましい。

【0057】

以下、前記タイミング変更検出回路27の詳細について説明する。図10は、前記タイミング変更検出回路27の一例を示したブロック構成図である。また、図11は、図10で用いられる信号（電氣的な波形）の流れを示している。

【0058】

図10では、前記タイミング変更検出回路27に制御基準となる信号（HD、VD、DEN A、DCLK）が入力されている。これらのタイミング関係は、通常駆動状態では、頻繁に変更が行われることはない。そこで、図11では、例として、HDの立ち上がりエッジからDEN Aの立ち上がりエッジまでのドットクロックDCLK数をタイミング情報（ref=m）として、扱っている。

【0059】

このタイミング情報は、前述のとおり通常駆動状態では、頻繁に変更が行われるものではないため、通常タイミング情報保持回路28の中にパラメータとして、保持しておく（図11ではref=m）。

【0060】

一方、比較回路26の中にカウンタを持っておき、HDの立ち上がりエッジからDEN Aの立ち上がりエッジまでの期間中、例えばDCLKをカウントアップし続けて、DEN

10

20

30

40

50

A=1 になったときカウンタの値nとmを比較する。

【0061】

この比較結果が同じでない場合 ($n \neq m$)、タイミングを変更した直後であると判断して、タイミング変化検出信号C p u l s eを立ち上げる。

【0062】

同時に、変更されたタイミングは、新しいパラメータとして、タイミング情報保持回路28で更新される。

【0063】

このように、図10、図11では、タイミングの変更により画像の乱れに影響しそうなパラメータを比較することで、通常駆動状態か、タイミングを変更した直後である状態かを判断している。しかしタイミングコントローラ14の論理設計や論理素子の配置配線具合によって、影響を受けるタイミングが異なることが想定される。従って個々タイミングコントローラに合ったタイミング情報を保存／検知してタイミング急変を検出すると良い。

10

【0064】

また、ここでは、タイミング情報が変更される毎にタイミング情報を更新する例について説明したが、その都度更新せずに同じ値を繰り返した場合に、その値をタイミング情報として更新する形態であっても良い。

【0065】

次に、図12に図8に記載の保持回路18の入出力および内部信号のタイミング図を示す。この保持回路18は、前記タイミング変化検出信号C p u l s eを受けることによって、所定の期間タイミング変化保持信号C k e e pをH i g hに固定する（走査休止期間）。図12では、ノイズなどの非定常タイミングの検出すなわちタイミング変化検出信号C p u l s eを入力した直後からおおよそ2HD（＝2ライン走査期間）の間、前記走査線駆動回路（3～5）をOFF状態（d i s a b l e）にすることを目的に、HDを基準信号としてタイミング変化保持信号C k e e pをH i g hに固定し続けている。

20

【0066】

なお、表示への影響を最小限にとどめるためには、前記走査線駆動回路（3～5）をOFF状態にする期間は、ライン単位または、フレーム単位でおこなうことが望ましい。そこで、本実施の形態では前記タイミングコントローラ14の出力信号を制御することが目的であり、また図8で示したようにHDはタイミングコントローラ14への入力信号の一つであり、そのHDを基準信号としてタイミング変化保持信号C k e e pを作成した場合、HDを元に生成された走査クロックC L K Vと同期する基準となるクロック（例えばD C L Kなど）単位で、タイミング調整をすると良い。

30

【0067】

また、図12は、水平期間（ライン）単位で、タイミング変化保持信号C k e e pを発生させる例を示しており、その基準信号として、水平周期単位の駆動をするHDを直接用いているが、タイミングコントローラ14内では、この他にもいくつかの水平周期単位で駆動する信号を内部的に作っていることが多いので、それらを流用しても良い。

【0068】

さらに垂直周期（フレーム）単位でタイミング変化保持信号C k e e pを発生させる場合は、保持回路18の基準信号として、垂直周期単位で駆動するVDなどを用いると良い。

40

【0069】

なお、前記実施の形態1と同様に前記走査休止期間として、非定常タイミングが検出されたライン期間を含む複数ライン分とし、その期間の終了を前記ライン期間が属するフレーム終了時としても良い。さらには、前記期間の終了時を数フレーム分延長して（少なくとも1フレーム）、十分な正常復帰期間を確保しても良い。これは、保持回路18に制御基準となる信号（HD、VD、DENA）が入力されており、これらの基準信号を用いて保持回路18にてタイミング変化保持信号C k e e pの期間を制御することにより容易に

50

実現できる。

【0070】

また、保持回路18に上記基準信号とタイミング変化検出信号C p u l s eが入力していることにより、ノイズなどの非定常タイミング期間の長さ即ちタイミング変化検出信号C p u l s eの期間長およびそれに応じてタイミング制御部30が非定常タイミング入力から正常駆動状態に復帰するまでの時間を勘案して、前記走査休止期間の長さを選択できるようにしてもよい。

【0071】

これら実施の形態1、実施の形態2に示された、回路は、走査線駆動回路の中に設けることも出来る。

【0072】

また、前述の実施の形態1、実施の形態2においては、入力信号が定常とは異なるタイミングとなる原因の一例として外来ノイズの重畳を挙げて説明したが、本発明はこれに限定されるわけではない。

例えば、車載用表示機器にて表示する映像信号が、TV放送画像など機器外から入力する映像信号から、ナビゲーションの地図画面など機器内で発生する信号に切り替えた場合の映像同期信号の不連続などに起因して、同様の非定常タイミングが発生する恐れがあり、本発明を使用して切り換えノイズを目立たなくすることができる。

【0073】

最後に、実施の形態の説明の中に使われている信号などは、制御内容を説明するのに必要な、主な信号を示しただけであって、実際には、その他、予備的にいくらかの他の信号も必要になる。

【図面の簡単な説明】

【0074】

【図1】この発明の実施の形態1に係る液晶表示装置の構成図である。

【図2】図1における出力イネーブル信号生成部の構成を表すブロック図である。

【図3】図2における内部信号および入出力信号のタイミングを表す波形図である。

【図4】走査線駆動回路の構成を表すブロック図である。

【図5】ノイズ検出回路の構成を表すブロック図である。

【図6】図5で示したノイズ検出回路の内部信号および入出力信号のタイミングを表す波形図である。

【図7】図2で示した保持回路の内部信号および入出力信号のタイミングを表す波形図である。

【図8】実施の形態2に係る出力イネーブル信号生成部の構成を表すブロック図である。

【図9】図8における内部信号および入出力信号のタイミングを表す波形図である。

【図10】図8におけるタイミング変更検出回路の構成を表すブロック図である。

【図11】図10で示した内部信号および出力信号のタイミングを表す波形図である。

【図12】図8で示した保持回路の内部信号および入出力信号のタイミングを表す波形図である。

【符号の説明】

【0075】

- 2 液晶パネル
- 3、4、5 走査線駆動回路
- 6、7、8、9、10、11、12、13 画像信号線駆動回路
- 14 タイミングコントローラ
- 15 出力イネーブル信号生成部
- 16 OR回路
- 17 ノイズ検出回路
- 18 保持回路
- 25 タイミング制約保持回路

10

20


30

40


50

- 2 6 比較回路
- 2 7 タイミング変更検出回路
- 2 8 タイミング情報保持回路
- 3 0 タイミング制御部
- 3 1 走査線
- 3 2 映像信号線


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】



【図 11】



【図 12】



フロントページの続き

(51)Int.Cl.

F I

テーマコード (参考)

G 0 9 G	3/20	6 7 0 F
G 0 9 G	3/20	6 7 0 E
G 0 9 G	3/20	6 1 1 E
G 0 2 F	1/133	5 5 0

F ターム(参考) 2H093 NA16 NC09 NC16 NC22 NC34 NC59 ND10

5C006 AA01 AA16 AC11 AC22 AC26 AF03 AF04 AF13 AF42 AF44

AF51 AF53 AF65 AF68 AF72 BB16 BC03 BC12 BF02 BF07

BF14 BF22 BF26 FA06 FA16 FA23 FA31

5C080 AA10 BB05 DD06 DD09 DD12 EE19 EE26 EE29 FF11 GG02

GG08 GG12 GG15 GG17 JJ02 JJ03 JJ04 KK43

专利名称(译)	矩阵显示装置的定时控制器和使用该定时控制器的液晶显示装置		
公开(公告)号	JP2009109955A	公开(公告)日	2009-05-21
申请号	JP2007284943	申请日	2007-11-01
[标]申请(专利权)人(译)	三菱电机株式会社		
申请(专利权)人(译)	三菱电机株式会社		
[标]发明人	南昭宏		
发明人	南 昭宏		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
FI分类号	G09G3/36 G09G3/20.612.L G09G3/20.670.G G09G3/20.622.D G09G3/20.631.U G09G3/20.670.F G09G3/20.670.E G09G3/20.611.E G02F1/133.550		
F-TERM分类号	2H093/NA16 2H093/NC09 2H093/NC16 2H093/NC22 2H093/NC34 2H093/NC59 2H093/ND10 5C006/AA01 5C006/AA16 5C006/AC11 5C006/AC22 5C006/AC26 5C006/AF03 5C006/AF04 5C006/AF13 5C006/AF42 5C006/AF44 5C006/AF51 5C006/AF53 5C006/AF65 5C006/AF68 5C006/AF72 5C006/BB16 5C006/BC03 5C006/BC12 5C006/BF02 5C006/BF07 5C006/BF14 5C006/BF22 5C006/BF26 5C006/FA06 5C006/FA16 5C006/FA23 5C006/FA31 5C080/AA10 5C080/BB05 5C080/DD06 5C080/DD09 5C080/DD12 5C080/EE19 5C080/EE26 5C080/EE29 5C080/FF11 5C080/GG02 5C080/GG08 5C080/GG12 5C080/GG15 5C080/GG17 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/KK43 2H193/ZA04 2H193/ZC25 2H193/ZD37 2H193/ZE31 2H193/ZF23 2H193/ZH23 2H193/ZH30 2H193/ZH38 2H193/ZH54 2H193/ZR07		
代理人(译)	高桥省吾 稻叶忠彦 村上佳菜子		
外部链接	Espacenet		

摘要(译)

解决的问题：获得一种显示装置的时序控制器，该时序控制器采用控制以使由于叠加在矩阵显示装置的输入信号上的噪声引起的显示图像的闪烁和噪声不明显。基于从外部输入的参考输入信号（HD，VD，DENA，DCLK）生成用于栅极驱动器（3至5）的控制信号和用于源极驱动器（6至13）的控制信号。定时控制部（30），具有根据扫描线驱动电路的该噪声检测电路（Npulse）的输出来检测输入信号的噪声检测电路（17）。用于矩阵显示装置的定时控制器（14），包括：使能信号产生单元（15），用于输出使能信号（/OE）关闭预定时间的使能信号（/OE），并控制扫描线驱动电路以使其具有空闲时间。[选择图]图2

