

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-206279

(P2007-206279A)

(43) 公開日 平成19年8月16日(2007.8.16)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H093
G09G 3/20 (2006.01)	G09G 3/20 623F	5C006
G02F 1/133 (2006.01)	G09G 3/20 623A	5C080
	G09G 3/20 624B	
	G09G 3/20 612F	
審査請求 未請求 請求項の数 5 O L (全 11 頁) 最終頁に続く		

(21) 出願番号 特願2006-23777 (P2006-23777)
 (22) 出願日 平成18年1月31日(2006.1.31)

(71) 出願人 302020207
 東芝松下ディスプレイテクノロジー株式会社
 東京都港区港南4-1-8
 (74) 代理人 100058479
 弁理士 鈴江 武彦
 (74) 代理人 100091351
 弁理士 河野 哲
 (74) 代理人 100088683
 弁理士 中村 誠
 (74) 代理人 100108855
 弁理士 蔵田 昌俊
 (74) 代理人 100075672
 弁理士 峰 隆司

最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】 黒挿入率を増大することによって生ずる輝度低下、色再現範囲の縮小化などを抑制する。

【解決手段】 液晶表示装置は複数の液晶画素PXと、最小値付近の階調を表す非映像信号および最小値から最大値までの階調を表す映像信号を周期的に画素電圧に変換して複数の液晶画素PXの各々に保持させる駆動制御回路CNT、10、20とを備える。駆動制御回路CNT、10、20は映像信号に対応する画素電圧の保持期間に対して非映像信号に対応する画素電圧の保持期間を増大させる場合に映像信号に対応する画素電圧の範囲を各画素PXの最大透過率を増大させるように調整する電圧調整部32を含む。

【選択図】 図6



【特許請求の範囲】

【請求項 1】

複数の液晶画素と、最小値付近の階調を表す非映像信号および最小値から最大値までの階調を表す映像信号を周期的に画素電圧に変換して前記複数の液晶画素の各々に保持させる駆動制御回路とを備え、

前記駆動制御回路は前記映像信号に対応する画素電圧の保持期間に対して前記非映像信号に対応する画素電圧の保持期間を増大させる場合に各画素の最大透過率を増大させるように前記映像信号に対応する画素電圧の範囲を調整する電圧調整部を含むことを特徴とする液晶表示装置。

【請求項 2】

前記駆動制御回路は最小階調用である第 1 電源電圧および最大階調用である第 2 電源電圧の差電圧を分圧して前記所定数の階調基準電圧を発生する階調基準電圧発生回路と、前記階調基準電圧発生回路から得られる所定数の階調基準電圧を選択的に用いて前記非映像信号および映像信号を前記画素電圧に変換する信号変換回路とを有し、

前記電圧調整部は前記第 2 電源電圧を変化させるように構成されることを特徴とする請求項 1 に記載の液晶表示装置。

【請求項 3】

前記第 2 電源電圧は前記複数の液晶画素がノーマリーホワイトモードである場合に前記最大透過率を増大させるためにより低く設定されることを特徴とする請求項 2 に記載の液晶表示装置。

【請求項 4】

前記第 2 電源電圧は前記複数の液晶画素がノーマリーブラックモードである場合に前記最大透過率を増大させるためにより高く設定されることを特徴とする請求項 2 に記載の液晶表示装置。

【請求項 5】

前記複数の液晶画素は O C B モードの液晶画素であることを特徴とする請求項 1 乃至 4 のいずれかに記載の液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば O C B (Optically Compensated Birefringence) モードの液晶パネルに映像信号表示および黒の最小階調または黒に近い中間階調の非映像信号表示を周期的に行わせる液晶表示装置に関する。

【背景技術】

【0002】

近年、液晶テレビや携帯電話などの分野では、動画表示に必要とされる高速な液晶応答性を有する O C B モードの液晶表示パネルが注目されている。

【0003】

O C B モードの液晶表示パネルは、一般に複数の画素電極が配向膜で覆われてマトリクス状に配置されるアレイ基板、対向電極が配向膜で覆われて複数の画素電極に対向するように配置される対向基板、および各配向膜に隣接してアレイ基板および対向基板間に挟持される液晶層を含み、さらに一对の偏光板を光学位相差板を介してアレイ基板および対向基板に貼り付けた構造を有する。

アレイ基板はマトリクス状に配置される複数の画素電極を有し、対向基板はこれら画素電極に対向する共通電極を有する。画素電極および共通電極はこれら電極間に配置される液晶層の画素領域と共に液晶画素を構成し、画素領域内の液晶分子配列を画素電極および共通電極間の電界によって制御する(例えば、特許文献 1 参照)。

【0004】

この液晶表示パネルに表示動作を行わせる場合、全液晶画素に対するデジタル映像信号が階調基準電圧発生回路から発生される所定数の階調基準電圧を選択的に用いてアナログ

10

20

30

40

50

画素電圧に変換され、これら液晶画素に出力される。

ところで、動画表示における特性向上のため、黒挿入駆動が液晶表示パネルに適用されることがある。この黒挿入駆動は、映像信号に対応しない黒電圧を画素電圧として周期的にかつ映像信号に対応する画素電圧と交互に液晶電極に印加する方式である。黒挿入率を上げることにより動画の視認性を向上し、CRTに匹敵する映像表現が可能である。

【特許文献1】特開2002-202491号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

しかし、黒挿入駆動によって、1フレーム期間中において、黒の最小階調または黒に近い中間階調の表示期間が増加するため、輝度の低下とそれに伴うコントラストの低下を生じる。また、黒挿入率を上げることによって、相対的に黒表示のための応答部分の比率が増加するため、輝度低下のみではなく、赤、緑、青の色純度が悪くなり、色再現範囲が狭くなってしまいう問題がある。

【0006】

さらに、動画表示における特性向上のため、黒挿入駆動における黒挿入率を可変とする提案がなされている。この提案が実現できるためには、上述の問題の解決を図りつつ、黒挿入率の変更に対応することが必要不可欠な要件となる。

【0007】

本発明はこのような課題に鑑みてなされたものであり、黒挿入率を増大することによって生ずる輝度低下、色再現範囲の縮小化などを抑制することのできる液晶表示装置を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明によれば、複数の液晶画素と、最小値付近の階調を表す非映像信号および最小値から最大値までの階調を表す映像信号を周期的に画素電圧に変換して複数の液晶画素の各々に保持させる駆動制御回路とを備え、駆動制御回路は映像信号に対応する画素電圧の保持期間に対して非映像信号に対応する画素電圧の保持期間を増大させる場合に各画素の最大透過率を増大させるように映像信号に対応する画素電圧の範囲を調整する電圧調整部を含む液晶表示装置が提供される。

【発明の効果】

【0009】

この液晶表示装置の構成によれば、黒挿入率を増大することによって生ずる輝度低下、色再現範囲の縮小化などを抑制することができる。

【発明を実施するための最良の形態】

【0010】

以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。

図1は、液晶表示装置1の回路構成を概略的に示す図である。

液晶表示装置1は、複数のOCB液晶画素PXを有するOCBモードの液晶表示パネルDP、および液晶表示パネルDPを制御する制御ユニットCNTを備える。液晶表示パネルDPはアレイ基板2および対向基板3間に液晶層4を挟持した構造である。

【0011】

表示パネル制御回路CNTはアレイ基板2および対向基板3から液晶層4に印加される液晶駆動電圧を変化させることにより液晶表示パネルDPの透過率を制御する。

ノーマリホワイトモードの表示動作のために、電源投入時において表示パネル制御回路CNTにより比較的大きな電界が液晶に印加されると、これにより液晶配向がスプレー配向からベンド配向へ転移される。

【0012】

OCBモードの液晶表示パネルDPにおいて液晶が電源投入前にスプレー配向となる理

10

20

30

40

50

由は、スプレー配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。この液晶配向は一旦ベンド配向に転移しても、スプレー配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレー配向に逆転移してしまうという性質を有する。

従来、ベンド配向からスプレー配向への逆転移を防止するため、例えば1フレームの画像を表示するフレーム毎に大きな電圧を液晶に印加する駆動方式がとられている。ノーマリホワイトの液晶表示パネルでは、この電圧が黒表示となる画素電圧に相当するため、黒挿入駆動と呼ばれる。

【0013】

アレイ基板2は、複数の画素電極PE、複数のゲート線Y(Y1~Ym)、複数のソース線X(X1~Xn)、画素スイッチング素子W、ゲートドライバ10、およびソースドライバ20を有する。 10

画素電極PEは、例えばガラス等の透明絶縁基板上にマトリクス状に配置される。ゲート線Y(Y1~Ym)は、複数の画素電極PEの行に沿って配置される。ソース線X(X1~Xn)は、複数の画素電極PEの列に沿って配置される。画素スイッチング素子Wは、これらゲート線Yおよびソース線Xの交差位置近傍に配置される。ゲートドライバ10は、複数のゲート線Yを順次駆動する。ソースドライバ20は、各ゲート線Yが駆動される間に複数のソース線Xを駆動する。

【0014】

各画素スイッチング素子Wは、例えばポリシリコン薄膜トランジスタからなる。この場合、薄膜トランジスタのゲートが1本のゲート線Yに接続され、ソースおよびドレインパスが1本のソース線Xおよび1個の画素電極PE間にそれぞれ接続される。 20

尚、ゲートドライバ10は画素スイッチング素子Wと同一工程で同時に形成されるポリシリコン薄膜トランジスタを用いて構成される。また、ソースドライバ20はCOG(Chip On Glass)技術によりアレイ基板2にマウントされた集積回路(IC)チップである。

【0015】

対向基板3は、例えばガラス等の透明絶縁基板上に配置され複数の画素電極PEの列にそれぞれ対向する赤、緑、および青の着色層からなるカラーフィルタ(図示せず)、およびカラーフィルタ上に配置され複数の画素電極PE全体に対向する共通電極CE等を含む 30

各画素電極PEおよび共通電極CEは例えばITO等の透明電極材料からなり、画素電極PEおよび共通電極CE間に配置される。画素電極PEおよび共通電極CEからの電界に対応して液晶層4の液晶分子配列が制御される。画素電極PE、共通電極CE及び液晶層4の画素領域が、OCB液晶画素PXを構成する。また、全ての画素PXは補助容量Csを有する。これら補助容量Csはアレイ基板2側において複数行の画素電極PEにそれぞれ容量結合した複数の補助容量線を共通電極CEに電氣的に接続することにより得られる。

【0016】

制御ユニットCNTは、コントローラ5、コモン電圧発生回路6、階調基準電圧発生回路7を含む。 40

コントローラ5は、外部から供給されるデジタル映像情報VIDEOを画像として液晶表示パネルDPに表示させるためにコモン電圧発生回路6、階調基準電圧発生回路7、ゲートドライバ10、ソースドライバ20を制御する。

コモン電圧発生回路6は、対向基板3上の共通電極CEに対してコモン電圧Vcomを発生する。階調基準電圧発生回路7は複数の階調基準電圧VREFを発生する。階調基準電圧VREFは、映像情報VIDEOから各画素PXに対して得られる例えば8ビットの表示信号DATAを画素電圧に変換するために用いられる。ここで、画素電圧は共通電極CEの電位を基準として画素電極PEに印加される電圧である。

【0017】

ゲートドライバ10は、複数のスイッチング素子Wを行単位に導通させるように複数のゲート線Y1～Ymを駆動する。ソースドライバ20は、各行のスイッチング素子Wが対応ゲート線Yの駆動によって導通する期間において画素電圧を複数のソース線X1～Xnにそれぞれ出力する。コントローラ5は、外部から入力される画像情報VIDEOに含まれる映像信号に対して、黒挿入変換を行い、この変換結果に対するゲートドライバ10およびソースドライバ20の動作タイミング等を制御する。

【0018】

画素電圧は共通電極CEのコモン電圧Vcomを基準として画素電極PEに印加される電圧であり、例えばライン反転駆動およびフレーム反転駆動（1H1V反転駆動）を行うようコモン電圧Vcomに対して極性反転される。映像情報VIDEOは全液晶画素PXに対する映像信号からなり、1フレーム期間（垂直走査期間V）毎に更新される。 10

黒挿入では、1フレーム分の映像情報VIDEOが1ライン（1行の画素PX）分ずつ黒挿入用非映像信号Bおよび1ライン分の映像信号Sに変換される。

映像信号Sはそれぞれ最小から最大値までの階調を表し、黒挿入用の非映像信号Bはそれぞれ黒または黒に近い階調を表す。1ライン分の非映像信号Bおよび1ライン分の映像信号SはそれぞれH/2期間においてコントローラ5から表示信号DATAとして直列に出力される。コントローラ5は、制御信号CTYおよび、制御信号CTX等を発生する。制御信号CTYは、コントローラ5からゲートドライバ10に供給され、1垂直走査期間毎に順次複数のゲート線Yを選択するために用いられる。ゲートドライバ10は制御信号CTYの制御により複数のゲート線Yを順次選択し、画素スイッチング素子Wを導通させる走査信号を選択ゲート線Yに供給する。 20

【0019】

制御信号CTXはコントローラ5からソースドライバ20に供給され、1行（ライン）の画素PXに対する映像信号または非映像信号である表示信号DATAを複数のソース線Xにそれぞれ割り当てるために用いられる。制御信号CTXは水平スタート信号STH、水平クロック信号CKH、ストロブ信号STB、および極性信号POLを含んでいる。水平スタート信号STHは、H/2期間毎に発生されるパルスである。水平クロック信号CKHは、H/2期間の各々においてソース線数分発生されるパルスである。ストロブ信号STBは、スタート信号STHから所定時間遅れて発生されるパルスである。このストロブ信号STBは、1ラインの画素PXに対する表示信号DATAの変換結果である画素電圧を並列的にソース線X1～Xnに出力するために使用される。極性信号POLは、1水平走査期間毎および1垂直走査期間毎に画素電圧の極性を反転させるための信号である。 30

【0020】

図2は、図1に示すソースドライバの構成を示す図である。

ソースドライバ20は、シフトレジスタ21、サンプリング&ロードラッチ22、デジタルアナログ（D/A）変換回路23、および出力バッファ回路24を含む。

シフトレジスタ21は、水平スタート信号STHを水平クロック信号CKHに同期してシフトし、表示信号DATAを順次直並列変換するタイミングを制御する。サンプリング&ロードラッチ22は、シフトレジスタ21の制御により1ラインの画素PXに対する表示信号DATAを順次ラッチし、並列的に出力する。デジタルアナログ（D/A）変換回路23は、表示信号DATAをアナログ形式の画素電圧に変換する。出力バッファ回路24は、D/A変換回路23から得られるアナログ画素電圧をソース線X1～Xnに出力する。D/A変換回路23は、階調基準電圧発生回路7から発生される複数の階調基準電圧VREFを参照するように構成される。 40

【0021】

以上説明したゲートドライバ10およびソースドライバ20の動作が、1フレーム分の黒挿入用の非映像信号Bと、1フレーム分の映像信号Sとについて実行される。黒挿入用の非映像信号Bに対応する画素電圧の保持期間に対して映像信号Sに対応する画素電圧の保持期間を変化させることによって、1フレーム期間に対する非映像信号Bに対応する画素電圧の保持期間の比率である黒挿入率を変更することができる。 50

【0022】

図3は、図2に示す階調基準電圧発生回路とD/A変換回路とをさらに詳細に示す図である。

階調基準電圧発生回路7は、黒電圧設定部31、白電圧設定部32、およびラダー抵抗LRを含む。黒電圧設定部31は、最小階調用の第1電源電圧（黒電圧）を設定する。白電圧設定部32は、最大階調用の第2電源電圧（白電圧）を設定する。ラダー抵抗LRは、第1および第2電源電圧の差電圧を所定数の階調基準電圧 $V_{ref0} \sim V_{ref9}$ に分圧するように黒電圧設定部31および白電圧設定部32に接続される。

【0023】

ラダー抵抗LRは、電源端子 V_{ref_A} および V_{ref_B} 間において直列に接続された抵抗 $R0 \sim R8$ により構成される。第1電源電圧は分圧中心点に対して正極性黒電圧 $+V_a$ および負極性黒電圧 $-V_a$ を得るために電源端子 V_{ref_A} および V_{ref_B} に供給され、第2電源電圧は分圧中心点に対して正極性白電圧 $+V_b$ および負極性白電圧 $-V_b$ を得るためにラダー抵抗LRにおいて分圧の中心点を含む抵抗 $R4$ の両端に供給される。

【0024】

ソースドライバ20のD/A変換回路23は、例えば図2に示すように複数のD/A変換部23'および階調基準電圧発生回路7の電圧出力端間に接続される入力抵抗群 $r0 \sim r8$ で構成される。入力抵抗群 $r0 \sim r8$ は複数のD/A変換部23'に対して共通に設けられ、これら電圧出力端間電圧を分圧して得られる所定数の階調基準電圧を複数のD/A変換部23'に出力する。

【0025】

各D/A変換部23'はサンプリング&ロードラッチ22から出力されるデジタル表示信号DATAに対応して所定数の階調基準電圧の1つを選択して、これをアナログ画素電圧として出力バッファ回路24に出力する。出力バッファ回路24は複数のD/A変換部23'からのアナログ画素電圧をそれぞれソース線 $X1, X2, X3, \dots$ に出力する複数のバッファアンプ24'で構成される。

【0026】

D/A変換回路23および出力バッファ回路24は、信号変換回路を構成する。即ち、D/A変換回路23および出力バッファ回路24は、入力抵抗群 $r0 \sim r8$ から得られる所定数の階調基準電圧を選択的に用いて1ライン分の表示信号DATAをそれぞれ画素電圧に変換し、これら画素電圧をソース線 $X1 \sim Xn$ に出力する。

【0027】

ソース線 $X1 \sim Xn$ 上の画素電圧は走査信号によって駆動された1ライン分の画素スイッチング素子Wを介して対応する画素電極PEにそれぞれ供給される。コモン電圧 V_{com} は画素電圧の出力タイミングに同期してコモン電圧発生回路6から共通電極CEに出力される。ソースドライバ20側では、各D/A変換部23'がコモン電圧 V_{com} に等しい分圧中心電圧に対して画素電圧を極性反転させる。

【0028】

図4は、図1に示す液晶表示パネルの色再現範囲と階調との関係を表す図である。横軸は階調数を表し、縦軸は色再現範囲（NTSC比）を表している。

階調数が小さくなるに従って、即ち暗くなるに従って、液晶の屈折率依存性の影響及び黒表示画素の光漏れの影響から色再現範囲が低下することが示されている。

【0029】

図5は、図1に示す液晶表示パネルに対して従来の制御方式の黒挿入駆動を行った場合に得られる液晶の光学応答波形を示す図である。図5の(1)は、黒挿入率が25%の時の光学応答波形を表し、図5の(2)は、黒挿入率が50%の時の光学応答波形を表している。いずれも、縦軸は輝度を示し、横軸は時間の推移を示している。

黒挿入率が25%の時と黒挿入率が50%の時の光学応答波形を比較すると、当然のこととして、黒挿入率が高いと光が透過する時間が短くなる。これが輝度低下、コントラスト

ト低下の要因となっている。

さらに、液晶の立ち上がり、立下りに要する時間、即ち、応答時間は両者とも同じであるため、黒挿入率が高い方が色再現範囲が狭くなってしまう。なぜならば、液晶表示パネルDPを光が通り抜ける部分に対する、立ち上がり、立下り部分の比率が高くなるため、中間調を表す部分の比率が増すことになるからである。

【0030】

この液晶表示装置では、外部からコントローラ5に供給される黒挿入率制御信号により黒挿入率を例えば25%、50%のように切替えることが可能である。

図6は、図1に示す液晶表示パネルの画素電圧と液晶変調率との関係を示す図である。横軸は画素電圧を示し、縦軸は変調率（透過率）を示している。なお、このグラフはノーマリーホワイトモードの例である。 10

【0031】

黒挿入率が25%として設定されている場合、コントローラ5は図6に示すように画素電圧が1.0～5.8Vの範囲になるように黒電圧設定部31および白電圧設定部32を制御する。

【0032】

黒挿入率が50%として設定されている場合は、コントローラ5は、画素電圧が0.2～5.8Vの範囲になるように黒電圧設定部31および白電圧設定部32を制御する。

【0033】

図7は、図1に示す液晶表示パネルに対して本実施形態の制御方式の黒挿入駆動を行った場合に得られる液晶の光学応答波形を示す概念図である。 20

黒挿入率50%のときは、白電圧が低く設定されているため、白レベルの応答波形の最大値が高い。すなわち輝度が、黒挿入率25%に比べて高くなっている。この結果、コントラストが向上するとともに、図4の階調－色再現特性に示す高階調側で白表示を行うことができるため、色再現範囲の低下を抑制することができる。

【0034】

黒挿入率が25%のときの輝度、コントラスト、色再現範囲を測定した値は、それぞれ500cd/m²、500:1、73%であった。

従来の表示方法では、画素電圧の範囲が変更されないため、黒挿入率が50%のときの輝度、コントラスト、色再現範囲を測定した値は、それぞれ300cd/m²、300:1、70%であった。 30

それに対して本表示方法では、画素電圧の範囲が変更されるため、黒挿入率が50%のときの輝度、コントラスト、色再現範囲の測定値は、それぞれ350cd/m²、350:1、71.8%となり、輝度、コントラスト、色再現範囲の低下を抑制することができる。

【0035】

次に、液晶表示パネルDPがノーマリーブラックモードである変形例を説明する。

【0036】

図8は、図1に示す液晶表示パネルがノーマリーブラックモードである場合の画素電圧と液晶変調率との関係を示す図である。横軸は画素電圧を示し、縦軸は変調率を示している。 40

【0037】

黒挿入率が25%として設定されている場合は、コントローラ5は、図8に示すように画素電圧が0～5.0Vの範囲になるように黒電圧設定部31および白電圧設定部32を制御する。

黒挿入率が50%として設定されている場合は、コントローラ5は、画素電圧が0～5.8Vの範囲になるように黒電圧設定部31および白電圧設定部32を制御する。

【0038】

本バリエーションの方式を適用した場合の白表示時の光学応答波形は、図7と同様であるためその詳細の説明を省略する。

黒挿入率 50 % のときは、白電圧が高く設定されているため、白レベルの応答波形の最大値が高い。すなわち輝度が、黒挿入率 25 % に比べて高くなっている。この結果、コントラストが向上するとともに、図 4 の階調－色再現特性に示す高階調側で白表示を行うことができるため、色再現範囲の低下を抑制することができる。

【0039】

黒挿入率が 25 % のときの輝度、コントラスト、色再現範囲を測定した値は、それぞれ 500 cd/m^2 、600 : 1、73 % であった。

従来の表示方法では、画素電圧の範囲が変更されるため、黒挿入率が 50 % のときの輝度、コントラスト、色再現範囲を測定した値は、それぞれ 300 cd/m^2 、360 : 1、69 % であった。

10

それに対して本表示方法では、画素電圧の範囲が変更されるため、黒挿入率が 50 % のときの輝度、コントラスト、色再現範囲の測定値は、それぞれ 350 cd/m^2 、420 : 1、71.5 % となり、輝度、コントラスト、色再現範囲の低下を抑制することができる。

【0040】

なお、黒挿入率毎に予め上述の基準値を登録したテーブルを設け、黒挿入率が切り替えることに伴って、使用するテーブルを切替えるようにしても良い。

また、本実施の形態では黒挿入率を 25 % と 50 % で切替える場合について説明したが、多数の状態に切替える場合であっても本方式を適用することは可能である。

【0041】

20

なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合わせてもよい。

【図面の簡単な説明】

【0042】

【図 1】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。

【図 2】図 1 に示すソースドライバの構成を示す図である。

【図 3】図 2 に示す階調基準電圧発生回路と D/A 変換回路とをさらに詳細に示す図である。

30

【図 4】図 1 に示す液晶表示パネルの色再現範囲と階調との関係を表す図である。

【図 5】図 1 に示す液晶表示パネルに対して従来の制御方式の黒挿入駆動を行った場合に得られる液晶の光学応答波形を示す図である。

【図 6】図 1 に示す液晶表示パネルの画素電圧と液晶変調率との関係を示す図である。

【図 7】図 1 に示す液晶表示パネルに対して本実施形態の制御方式の黒挿入駆動を行った場合に得られる液晶の光学応答波形を示す概念図である。

【図 8】図 1 に示す液晶表示パネルがノーマリーブラックモードである場合の画素電圧と液晶変調率との関係を示す図である。

【符号の説明】


40

【0043】

1…液晶表示装置、2…アレイ基板、3…対向基板、4…液晶層、5…コントローラ、6…コモン電圧発生回路、7…階調基準電圧発生回路、10…ゲートドライバ、20…ソースドライバ、23…D/A 変換回路、23'…D/A 変換部、31…黒電圧設定部、32…白電圧設定部、PE…画素電極、CE…共通電極、PX…液晶画素、DP…液晶表示パネル、CNT…制御ユニット、X…ソース線、Y…ゲート線、W…画素スイッチング素子、EVR1…可変抵抗、EVR2…可変抵抗。


【図 1】

図 1




【図 2】

図 2




【図 3】

図 3




【図 4】

図 4




【図 5】

図 5




【図 6】

図 6




【図 8】

図 8



【図 7】

図 7



フロントページの続き

(51)Int.Cl.	F I	テーマコード (参考)
	G 0 9 G 3/20	6 4 2 C
	G 0 9 G 3/20	6 4 2 J
	G 0 9 G 3/20	6 6 0 V
	G 0 9 G 3/20	6 4 1 R
	G 0 2 F 1/133	5 7 5
(74)代理人 100109830		
弁理士 福原 淑弘		
(74)代理人 100084618		
弁理士 村松 貞男		
(74)代理人 100092196		
弁理士 橋本 良郎		
(72)発明者 西山 和廣		
東京都港区港南四丁目1番8号 東芝松下ディスプレイテクノロジー株式会社内		
(72)発明者 沖田 光隆		
東京都港区港南四丁目1番8号 東芝松下ディスプレイテクノロジー株式会社内		
(72)発明者 鈴木 大一		
東京都港区港南四丁目1番8号 東芝松下ディスプレイテクノロジー株式会社内		
(72)発明者 新木 盛右		
東京都港区港南四丁目1番8号 東芝松下ディスプレイテクノロジー株式会社内		
Fターム(参考) 2H093 NA16 NA51 NC03 NC09 NC11 NC16 NC18 NC22 NC23 NC24		
NC34 ND08 ND24 NF04		
5C006 AA16 AA22 AC11 AC21 AF43 AF44 AF51 AF59 BA19 BB15		
BC06 BC12 FA29 FA56		
5C080 AA10 BB05 CC03 DD02 EE19 EE29 EE30 FF11 GG11 JJ02		
JJ03 JJ04 JJ05		

专利名称(译)	液晶表示装置		
公开(公告)号	JP2007206279A	公开(公告)日	2007-08-16
申请号	JP2006023777	申请日	2006-01-31
[标]申请(专利权)人(译)	东芝松下显示技术股份有限公司		
申请(专利权)人(译)	东芝松下显示技术有限公司		
[标]发明人	西山和廣 沖田光隆 鈴木大一 新木盛右		
发明人	西山 和廣 沖田 光隆 鈴木 大一 新木 盛右		
IPC分类号	G09G3/36 G09G3/20 G02F1/133		
CPC分类号	G09G3/3648 G09G3/2011 G09G3/3655 G09G3/3688 G09G2300/0491 G09G2310/027 G09G2310/061 G09G2320/041		
FI分类号	G09G3/36 G09G3/20.623.F G09G3/20.623.A G09G3/20.624.B G09G3/20.612.F G09G3/20.642.C G09G3/20.642.J G09G3/20.660.V G09G3/20.641.R G02F1/133.575		
F-TERM分类号	2H093/NA16 2H093/NA51 2H093/NC03 2H093/NC09 2H093/NC11 2H093/NC16 2H093/NC18 2H093/NC22 2H093/NC23 2H093/NC24 2H093/NC34 2H093/ND08 2H093/ND24 2H093/NF04 5C006/AA16 5C006/AA22 5C006/AC11 5C006/AC21 5C006/AF43 5C006/AF44 5C006/AF51 5C006/AF59 5C006/BA19 5C006/BB15 5C006/BC06 5C006/BC12 5C006/FA29 5C006/FA56 5C080/AA10 5C080/BB05 5C080/CC03 5C080/DD02 5C080/EE19 5C080/EE29 5C080/EE30 5C080/FF11 5C080/GG11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ05 2H193/ZA04 2H193/ZD21 2H193/ZF03 2H193/ZF59		
代理人(译)	河野 哲 中村 誠		
外部链接	Espacenet		

摘要(译)

要解决的问题：抑制由增加黑色插入率引起的亮度降低，色彩再现范围等。解决方案：液晶显示装置包括多个像素PX，以及驱动控制电路CNT，10,20，其周期性地显示接近最小值的灰度的非视频信号和显示灰度的视频信号从最小值转换为最大值。将像素电压分别保持为像素电压并使多个液晶像素PX保持像素电压。驱动控制电路CNT，10,20包括电压调节部分32，其调节对应于视频信号的像素电压范围，以便当增加对应于非像素电压的保持时段时增加每个像素PX的最大透射率。- 视频信号到对应于视频信号的像素电压的保持周期。Z

