

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-271847

(P2004-271847A)

(43) 公開日 平成16年9月30日(2004.9.30)

(51) Int.Cl. ⁷	F I	テーマコード (参考)
G02F 1/1345	G02F 1/1345	2H092
G02F 1/1368	G02F 1/1368	5C006
G09F 9/00	G09F 9/00 352	5C080
G09F 9/30	G09F 9/30 330Z	5C094
G09G 3/20	G09G 3/20 612R	5G435
審査請求 未請求 請求項の数 9 O L (全 15 頁) 最終頁に続く		

(21) 出願番号 特願2003-61778 (P2003-61778)

(22) 出願日 平成15年3月7日(2003.3.7)

(71) 出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(74) 代理人 100064746

弁理士 深見 久郎

(74) 代理人 100085132

弁理士 森田 俊雄

(74) 代理人 100083703

弁理士 仲村 義平

(74) 代理人 100096781

弁理士 堀井 豊

(74) 代理人 100098316

弁理士 野田 久登

(74) 代理人 100109162

弁理士 酒井 将行

最終頁に続く


(54) 【発明の名称】 画像表示装置

(57) 【要約】

【課題】 検査を低コストで正確に行なうことが可能な画像表示装置を提供する。

【解決手段】 このLCDモジュールは、検査時に各N型TFT26およびデマルチプレクサ20を介して各奇数番の組のデータ線6に奇数データ信号DOを与えるための奇数データ端子36と、検査時に各N型TFT27およびデマルチプレクサ20を介して各偶数番の組のデータ線6に偶数データ信号DEを与えるための偶数データ端子35と、検査時にN型TFT26、27のゲートに制御信号φCを与えるための制御端子34とを備える。したがって、検査時に使用する端子数が少なくすみ、検査装置の低コスト化を図ることができる。

【選択図】 図3



【特許請求の範囲】

【請求項 1】

絶縁基板上に形成された画像表示装置であって、
複数行複数列に配置された複数の画素表示回路と、それぞれ前記複数行に対応して設けられた複数の走査線と、それぞれ前記複数列に対応して設けられた複数のデータ線とを含む画像表示パネル、
それらの第 1 の電極がそれぞれ前記複数のデータ線に接続され、前記画像表示パネルの通常動作時に非導通にされる複数のトランジスタ、
前記複数のトランジスタのうちの各奇数番のトランジスタの第 2 の電極に接続された第 1 の検査端子、
前記複数のトランジスタのうちの各偶数番のトランジスタの第 2 の電極に接続された第 2 の検査端子、および
前記複数のトランジスタのゲートに接続され、前記画像表示パネルの検査時に前記複数のトランジスタを制御するための制御信号を受ける第 1 の制御端子を備える、画像表示装置。

10

【請求項 2】

さらに、それぞれ前記複数のデータ線に対応して設けられ、各々が前記通常動作時に前記画素表示回路に画素を表示させるための画素電位を受ける複数のデータ端子を備え、
前記第 1 の検査端子、前記第 2 の検査端子および前記第 1 の制御端子の各々のサイズは、
前記データ端子のサイズよりも大きい、請求項 1 に記載の画像表示装置。

20

【請求項 3】

さらに、それぞれ前記複数のデータ線に対応して設けられ、各々が前記通常動作時に前記画素表示回路に画素を表示させるための画素電位を受ける複数のデータ端子を備え、
前記複数のデータ端子は所定のピッチで配列され、
前記第 1 の検査端子、前記第 2 の検査端子および前記第 1 の制御端子は前記複数のデータ端子のピッチよりも大きなピッチで配列されている、請求項 1 または請求項 2 に記載の画像表示装置。

【請求項 4】

前記第 1 の検査端子、前記第 2 の検査端子および前記第 1 の制御端子の各々は、前記通常動作時に前記複数のトランジスタを非導通にする所定の電位を受ける、請求項 1 から請求項 3 のいずれかに記載の画像表示装置。

30

【請求項 5】

前記第 1 の検査端子、前記第 2 の検査端子および第 1 の制御端子の各々は、前記検査後に半導体チップが実装される領域に配置され、前記通常動作時に実装された半導体チップから前記所定の電位を受ける、請求項 4 に記載の画像表示装置。

【請求項 6】

さらに、それぞれ前記第 1 の検査端子、前記第 2 の検査端子および前記第 1 の制御端子に接続され、各々が、前記検査後に半導体チップが実装される領域に配置され、前記通常動作時に実装された半導体チップから前記複数のトランジスタを非導通にする所定の電位を受ける 3 つのパッドを備える、請求項 1 から請求項 3 のいずれかに記載の画像表示装置。

40

【請求項 7】

複数のモジュール領域が前記絶縁基板上に設けられ、
前記画像表示パネル、前記複数のトランジスタ、前記第 1 の検査端子、前記第 2 の検査端子および前記第 1 の制御端子は、各モジュール領域に形成され、
前記画像表示装置は、
さらに、前記複数のモジュール領域外に形成され、複数の前記第 1 の検査端子に接続された第 1 の共通端子、
前記複数のモジュール領域外に形成され、複数の前記第 2 の検査端子に接続された第 2 の共通端子、および
それぞれ複数の前記第 1 の制御端子に対応して設けられて前記複数のモジュール領域外に

50

形成され、各々が前記検査時に制御信号を受けて対応の第1の制御端子に与える複数の第2の制御端子を備え、

各モジュール領域は、前記検査後に前記第1の共通端子、前記第2の共通端子および前記複数の第2の制御端子から切離される、請求項1に記載の画像表示装置。

【請求項8】

複数のモジュール領域が前記絶縁基板上に設けられ、

前記画像表示パネルは各モジュール領域に形成され、

前記複数のトランジスタおよび前記第1の制御端子は、各画像表示パネルに対応して設けられて前記複数のモジュール領域外に形成され、

前記第1および第2の検査端子は、複数の前記画像表示パネルに共通に設けられて前記複数のモジュール領域外に形成され、

各モジュール領域は、前記検査後に複数組の前記複数のトランジスタ、複数の前記第1の制御端子、前記第1の検査端子および前記第2の検査端子から切離される、請求項1に記載の画像表示装置。

【請求項9】

前記画像表示パネルは、前記検査後に前記複数のトランジスタ、前記第1の検査端子、前記第2の検査端子および前記第1の制御端子から切離される、請求項1に記載の画像表示装置。

【発明の詳細な説明】

【0001】

20

【発明の属する技術分野】

この発明は画像表示装置に関し、特に、絶縁基板上に形成され、出荷前に検査される画像表示装置に関する。

【0002】

【従来の技術】

近年、液晶パネルの高解像度化が進められ、LCD (liquid crystal display) モジュールとFPC (flexible printed circuit board) を接続するための端子の数が増加している。また、LCDモジュールの小型化が進められ、端子のピッチが狭くなっている。液晶パネルの検査は、各端子にプローブを当てて行なうが、端子数の増加および端子ピッチの狭小化にともない検査装置のコストアップが生じている。

【0003】

検査装置のコストダウンを図る方法としては、液晶パネルの奇数番のデータ線を1つの検査端子に接続するとともに、偶数番のデータ線をもう1つの検査端子に接続し、2つの検査端子を用いて検査した後に2つの端子を除去する方法がある（たとえば特許文献1参照）。

【0004】

【特許文献1】

特開平5-5897号公報

【0005】

40

【発明が解決しようとする課題】

このような2つの検査端子を複数の液晶パネルに共通に設ければ、さらに検査装置のコストダウンを図ることができるとも考えられる。しかし、単に複数の液晶パネルの奇数番のデータ線を1つの検査端子に接続するとともに偶数番のデータ線をもう1つの検査端子に接続しただけでは、各液晶パネルを個別に正確に検査することができない。

【0006】

それゆえに、この発明の主たる目的は、検査を低コストで正確に行なうことが可能な画像表示装置を提供することである。

【0007】

【課題を解決するための手段】

50

この発明に係る画像表示装置は、絶縁基板上に形成された画像表示装置であって、複数行複数列に配置された複数の画素表示回路と、それぞれ複数行に対応して設けられた複数の走査線と、それぞれ複数列に対応して設けられた複数のデータ線とを含む画像表示パネルと、それらの第1の電極がそれぞれ複数のデータ線に接続され、画像表示パネルの通常動作時に非導通にされる複数のトランジスタと、複数のトランジスタのうちの各奇数番のトランジスタの第2の電極に接続された第1の検査端子と、複数のトランジスタのうちの各偶数番のトランジスタの第2の電極に接続された第2の検査端子と、複数のトランジスタのゲートに接続され、検査時に複数のトランジスタを制御するための制御信号を受ける第1の制御端子とを備えたものである。

【0008】

10

【発明の実施の形態】

〔実施の形態1〕

図1は、この発明の実施の形態1によるカラー液晶表示装置の構成を示すブロック図である。図1において、このカラー液晶表示装置は、液晶パネル1、垂直走査回路7および水平走査回路8を備え、たとえば携帯電話機に設けられる。

【0009】

液晶パネル1は、複数行複数列に配置された複数の液晶セル2と、それぞれ複数行に対応して設けられた複数の走査線4と、それぞれ複数行に対応して設けられた複数の共通電位線5と、それぞれ複数列に対応して設けられた複数のデータ線6とを含む。複数の共通電位線5は、互いに接続されている。

20

【0010】

液晶セル2は、各行において3つずつ予めグループ化されている。各グループの3つの液晶セル2には、それぞれR、G、Bのカラーフィルタが設けられている。各グループの3つの液晶セル2は、1つの画素3を構成している。

【0011】

各液晶セル2には、図2に示すように、液晶駆動回路10が設けられている。液晶駆動回路10は、N型TFT（薄膜トランジスタ）11およびキャパシタ12を含む。N型TFT 11は、データ線6と液晶セル2の一方電極2aとの間に接続され、そのゲートは走査線4に接続される。キャパシタ12は、液晶セル2の一方電極2aと共通電位線5との間に接続される。共通電位線5には、共通電位VCOMが与えられる。液晶セル2の他方電極は、対向電極に接続される。対向電極には、一般には共通電位VCOMと同電位が与えられる。

30

【0012】

図1に戻って、垂直走査回路7は、画像信号に従って、複数の走査線4を所定時間ずつ順次選択し、選択した走査線4を選択レベルの「H」レベルにする。走査線4が選択レベルの「H」レベルにされると、図2のN型TFT 11が導通し、その走査線4に対応する各液晶セル2の一方電極2aとその液晶セル2に対応するデータ線6とが結合される。

【0013】

水平走査回路8は、画像信号に従って、垂直走査回路7によって1本の走査線4が選択されている間に、各データ線6に階調電位VGを与えると同時に共通電位線5に共通電位VCOMを与える。液晶セル2の光透過率は、その電極間電圧に応じて変化する。

40

【0014】

垂直走査回路7および水平走査回路8によって液晶パネル1の全液晶セル2が走査されると、液晶パネル1に1つのカラー画像が表示される。

【0015】

図3は、図1および図2に示したカラー液晶表示装置の組立部品であるLCDモジュールの構成を示す回路ブロック図である。図3において、このLCDモジュールは、ガラス基板15と、その表面に形成された液晶パネル1、垂直走査回路7、1:3デマルチプレクサ20、検査用端子切換回路25、複数（たとえば240）のデータ端子30、1～30、4、…、R端子31、G端子32、B端子33、制御端子34、偶数データ端子35、

50

および奇数データ端子 36 を備える。

【0016】

端子 30. 1 ~ 30. 4, ..., 31 ~ 36 は、ガラス基板 15 の 1 辺に沿って所定のピッチで配置される。検査時は、端子 31 ~ 36 の各々はプローブを介して検査装置に接続される。検査後は、端子 30. 1 ~ 30. 4, ..., 31 ~ 36 は F P C に接続される。データ端子 30. 1 ~ 30. 4, ... の各々には、F P C から階調電位 V G が与えられる。R 端子 31 には、R 用のデータ線 6 を選択するための信号 ϕR が与えられる。G 端子 32 には、G 用のデータ線 6 を選択するための信号 ϕG が与えられる。B 端子 33 には、B 用のデータ線 6 を選択するための信号 ϕB が与えられる。制御端子 34 には、制御信号 ϕC が与えられる。偶数データ端子 35 には、偶数データ信号 D E が与えられる。奇数データ端子 36 には、奇数データ信号 D O が与えられる。

【0017】

1 : 3 デマルチプレクサ 20 は、液晶パネル 1 の 240 組の R 用データ線 6、G 用データ線 6 および B 用データ線 6 に対応して設けられた 240 組の N 型 T F T 21 ~ 23 を含む。N 型 T F T 21 ~ 23 は、それぞれ対応の組の R 用データ線 6、G 用データ線 6 および B 用データ線 6 の一方端と対応のデータ端子（たとえば 30. 1）との間に接続され、そのゲートはそれぞれ R 端子 31、G 端子 32 および B 端子 33 に接続される。

【0018】

信号 ϕR 、 ϕG 、 ϕB のうちの信号 ϕR が「H」レベルにされると、各 N 型 T F T 21 が導通し、各 R 用データ線 6 と対応のデータ端子とが結合される。信号 ϕR 、 ϕG 、 ϕB のうちの信号 ϕG が「H」レベルにされると、各 N 型 T F T 22 が導通し、各 G 用データ線 6 と対応のデータ端子とが結合される。信号 ϕR 、 ϕG 、 ϕB のうちの信号 ϕB が「H」レベルにされると、各 N 型 T F T 23 が導通し、各 B 用データ線 6 と対応のデータ端子とが結合される。

【0019】

検査用端子切換回路 25 は、240 組の R 用データ線 6、G 用データ線 6 および B 用データ線 6 のうちの各奇数番の組に対応して設けられた N 型 T F T 26 と、各偶数番の組に対応して設けられた N 型 T F T 27 とを含む。各 N 型 T F T 26 は、対応の N 型 T F T 21 ~ 23 のドレインと奇数データ線 36 との間に接続され、そのゲートは制御端子 34 に接続される。各 N 型 T F T 27 は、対応の N 型 T F T 21 ~ 23 のドレインと偶数データ端子 35 との間に接続され、そのゲートは制御端子 34 に接続される。

【0020】

制御信号 ϕC が「H」レベルにされると、N 型 T F T 26、27 が導通し、奇数番目の組の N 型 T F T 21 ~ 23 のドレインと奇数データ端子 36 が接続されるとともに、偶数番目の組の N 型 T F T 21 ~ 23 のドレインと偶数データ端子 35 が接続される。

【0021】

図 4 は、図 3 に示した L C D モジュールの検査方法を示すタイムチャートである。検査時は、端子 31 ~ 36 の各々は、プローブを介して検査装置に接続される。ある時刻 t_0 において複数の走査線 4 のうちのいずれかの走査線 4 が選択され、その走査線 4 の電位 V H が「H」レベルに立上げられる。これにより、その走査線 4 に対応する各 N 型 T F T 11 が導通し、各データ線 6 が導通した N 型 T F T 11 を介して液晶セル 2 に接続される。また時刻 t_0 において制御信号 ϕC が「H」レベルに立上げられて N 型 T F T 26、27 が導通し、奇数番の組の N 型 T F T 21 ~ 23 のドレインが N 型 T F T 26 を介して奇数データ端子 36 に接続されるとともに、偶数番の組の N 型 T F T 21 ~ 23 のドレインが N 型 T F T 27 を介して偶数データ端子 35 に接続される。

【0022】

次いで時刻 t_1 において信号 ϕR が「H」レベルに立上げられて各 N 型 T F T 21 が導通し、各奇数番の R 用データ線 6 が N 型 T F T 21、26 を介して奇数データ端子 36 に接続されるとともに、各偶数番の R 用データ線 6 が N 型 T F T 21、27 を介して偶数データ端子 35 に接続される。また時刻 t_1 において奇数データ信号 D O が「L」レベルに立

下げられるとともに偶数データ信号 D E が「H」レベルに立上げられ、各奇数番の R 用データ線 6 が「L」レベルにされるとともに各偶数番の R 用データ線 6 が「H」レベルにされる。時刻 t 1 から所定時間経過後に信号 φ R が「L」レベルに立下げられて各 N 型 T F T 2 1 が非導通になり、選択された走査線 4 に対応する各 R 用液晶セル 2 へのデータ信号の書込が終了する。

【0023】

次に、時刻 t 2 において信号 φ G が「H」レベルに立上げられて各 N 型 T F T 2 2 が導通し、各奇数番の G 用データ線 6 が N 型 T F T 2 2, 2 6 を介して奇数データ端子 3 6 に接続されるとともに、各偶数番の G 用データ線 6 が N 型 T F T 2 2, 2 7 を介して偶数データ端子 3 5 に接続される。また時刻 t 2 において奇数データ信号 D O が「H」レベルに立上げられるとともに偶数データ信号 D E が「L」レベルに立下げられ、各奇数番の G 用データ線 6 が「H」レベルにされるとともに各偶数番の G 用データ線 6 が「L」レベルにされる。時刻 t 2 から所定時間経過後に信号 φ G が「L」レベルに立下げられて各 N 型 T F T 2 2 が非導通になり、選択された走査線 4 に対応する各 G 用液晶セル 2 へのデータ信号の書込が終了する。

10

【0024】

次いで時刻 t 3 において信号 φ B が「H」レベルに立上げられて各 N 型 T F T 2 3 が導通し、各奇数番の B 用データ線 6 が N 型 T F T 2 3, 2 6 を介して奇数データ端子 3 6 に接続されるとともに、各偶数番の B 用データ線 6 が N 型 T F T 2 3, 2 7 を介して偶数データ端子 3 5 に接続される。また時刻 t 3 において奇数データ信号 D O が「L」レベルに立下げられるとともに偶数データ信号 D E が「H」レベルに立下げられ、各奇数番の B 用データ線 6 が「L」レベルにされるとともに各偶数番の B 用データ線 6 が「H」レベルにされる。時刻 t 3 から所定時間経過後に信号 φ B が「L」レベルに立下げられて各 N 型 T F T 2 3 が非導通になり、選択された走査線 4 に対応する各 B 用液晶セル 2 へのデータ信号の書込が終了する。次に、時刻 t 4 において走査線 4 の電位 V H が「L」レベルに立下げられ、1 本の走査線 4 に対応する各液晶セル 2 へのデータ信号の書込が終了する。

20

【0025】

以上の動作を各走査線 4 ごとに行なうことにより、液晶パネル 1 の全液晶セル 2 に「H」レベルまたは「L」レベルのデータ信号を書込むことができる。液晶パネル 1 が正常か否かは、たとえば各液晶セル 2 の光透過率を検出することにより判定される。たとえば隣接する 2 本のデータ線 6 が短絡している場合は、それらのデータ線 6 に対応する各液晶セル 2 には、「H」レベルと「L」レベルの間の中間レベルの電位が書込まれ、その液晶セル 2 は正常なデータ線 6 に対応する液晶セル 2 と異なる光透過率を示す。したがって、液晶パネル 1 が正常か否かを容易に判定することができる。

30

【0026】

検査において正常と判定された L C D モジュールの端子 3 0 . 1 ~ 3 0 . 4, …, 3 1 ~ 3 6 は、F P C に接続される。端子 3 4 ~ 3 6 の各々は、F P C により、N 型 T F T 2 6, 2 7 を非導通にするような電位（たとえば接地電位 G N D）に固定される。階調電位 V G の書込は、図 4 で示したデータ信号 D E, D O の書込と同様に行なわれる。すなわち、図 4 の時刻 t 1 ~ t 2 の間は、データ端子 3 0 . 1 ~ 3 0 . 4, … の各々に R 用階調電位 V G が与えられ、R 用液晶セル 2 の各々に R 用階調電位 V G が書込まれる。時刻 t 2 ~ t 3 の間は、データ端子 3 0 . 1 ~ 3 0 . 4, … の各々に G 用階調電位 V G が与えられ、G 用液晶セル 2 の各々に G 用階調電位 V G が書込まれる。時刻 t 3 ~ t 4 の間は、データ端子 3 0 . 1 ~ 3 1 . 4, … の各々に B 用階調電位 V G が与えられ、B 用液晶セル 2 の各々に B 用階調電位 V G が書込まれる。このようにして、液晶パネル 1 の各液晶セル 2 に階調電位 V G が書込まれ、液晶パネル 1 の 1 つのカラー画像が表示される。

40

【0027】

この実施の形態 1 では、各奇数番の組の N 型 T F T 2 1 ~ 2 3 のドレインと奇数データ端子 3 6 の間に N 型 T F T 2 6 を接続し、各偶数番の組の N 型 T F T 2 1 ~ 2 3 のドレインと偶数データ端子 3 5 の間に N 型 T F T 2 7 を接続し、N 型 T F T 2 6, 2 7 のゲートを

50

制御端子 34 に接続する。検査時は N 型 T F T 26, 27 を導通させて端子 35, 36 に検査用のデータ信号 D E, D O を与え、通常動作時は N 型 T F T 26, 27 を非導通状態に固定する。したがって、検査時に必要な端子の数が少なくすみ、検査装置の低コスト化を図ることができる。また、複数の L C D モジュールの複数の奇数データ端子 36 を互いに接続するとともに複数の偶数データ端子 35 を互いに接続した場合でも、各 L C D モジュール用の制御信号 ϕC のレベルを制御することにより、各 L C D モジュールを個別に正確に検査することができる。

【0028】

なお、液晶パネル 1 は、ガラス基板 15 表面の所定領域に走査線 4、データ線 6、N 型 T F T 11 およびキャパシタ 12 を含むアレイ基板を形成した後に、そのアレイ基板の表面に液晶を介して対向基板を配置することにより形成される。実施の形態 1 では、液晶パネル 1 の組立後に液晶セル 2 の光透過率を検査することとしたが、液晶パネル 1 の組立前すなわち対向基板を配置する前の状態で、キャパシタ 12 の電荷量をモニタリングすることによりアレイ基板を検査してもよい。

10

【0029】

また、この実施の形態 1 では、検査用端子切換回路 25 を N 型 T F T で構成したが、P 型 T F T で構成してもよいし、N 型 T F T および P 型 T F T の並列接続体すなわちトランスファークロークで接続してもよい。

【0030】

また、図 5 に示すように、検査時に使用する端子 31～36 の各々のサイズをデータ端子 30.1～30.4, …の各々のサイズよりも大きくするとよい。これにより、プローブの位置精度を低下させることができ、検査装置のコストダウンを図ることができる。

20

【0031】

また、図 6 に示すように、検査時に使用する端子 31～36 のピッチをデータ端子 30.1～30.4, …のピッチよりも大きくするとよい。この場合も、プローブの位置精度を低下させることができ、検査装置のコストダウンを図ることができる。また、図 5 の変更例と図 6 の変更例を組合せ、検査時に使用する端子 31～36 の大きさおよびピッチをデータ端子 30.1～30.4, …の大きさおよびピッチよりも大きくすると、検査装置の一層のコストダウンを図ることができる。

【0032】

30

〔実施の形態 2〕

図 7 は、この発明の実施の形態 2 により L C D モジュールの検査方法を説明するための図である。図 7 において、この検査方法では、ガラス基板 40 の表面に複数（図では 3 つ）の L C D モジュール 41～43 が形成される。L C D モジュール 41～43 の各々は、図 3 で示したものと同一である。L C D モジュール 41～43 の各々の検査時に使用される端子 31～36 は、ガラス基板 40 の 1 辺に対向して配置される。また、ガラス基板 40 のその 1 辺に沿って、R 端子 51、G 端子 52、B 端子 53、制御端子 54～56、偶数データ端子 57、および奇数データ端子 58 が配置される。

【0033】

L C D モジュール 41～43 の R 端子 31 は、ともに R 端子 51 に接続される。L C D モジュール 41～43 の G 端子 32 は、ともに G 端子 52 に接続される。L C D モジュール 41～43 の B 端子 33 は、ともに B 端子 53 に接続される。L C D モジュール 41～43 の制御端子 34 は、ともに制御端子 54～56 に接続される。L C D モジュール 41～43 の偶数データ端子 35 は、ともに偶数データ端子 57 に接続される。L C D モジュール 41～43 の奇数データ端子 36 は、ともに奇数データ端子 58 に接続される。

40

【0034】

検査時は、端子 51～58 の各々がプローブを介して検査装置に接続される。端子 51～58 には、それぞれ信号 ϕR , ϕG , ϕB , $\phi C1$, $\phi C2$, $\phi C3$, D E, D O が与えられる。L C D モジュール 41～43 を検査する場合は、それぞれ制御信号 $\phi C1$ ～ $\phi C3$ が「H」レベルにされる。L C D モジュール 41～43 の各々は、実施の形態 1 と同じ

50

方法で検査される。検査の終了後は、LCDモジュール41～43の各々はガラス基板40から切出される。このとき、LCDモジュール41～43の各々は、不要となった端子51～58および配線から切離される。

【0035】

この実施の形態2では、1回のプロービングで複数のLCDモジュール41～43を検査できるので、分断されたLCDモジュールを1つずつ検査する場合に比べ、プロービングの回数が少なくてすみ、プロービングの切換に必要な時間が短くてすむ。また、プロービングの回数が少なくてすむので、プローブの磨耗や折れ曲がりを軽減することができ、プローブの寿命を延ばすことができる。したがって、テストコストの大幅な低減化を図ることができる。

10

【0036】

なお、この実施の形態2でも、液晶パネル1を組立てる前の状態で、キャパシタ12の電荷量をモニタリングすることにより各アレイ基板を検査してもよい。

【0037】

〔実施の形態3〕

図8は、この発明の実施の形態3によるLCDモジュールの検査方法を説明するための図である。図8において、この検査方法では、ガラス基板60の表面に複数（図では3つ）のLCDモジュール61～63が形成される。LCDモジュール61～63の外部端子部61a～61cは、ガラス基板60の1辺に対向して配置される。LCDモジュール61～63の外部端子部61a～61cに沿って、それぞれ検査用端子切換回路64～66が設けられる。また、ガラス基板60のその1辺に沿って、R端子71、G端子72、B端子73、制御端子74～76、偶数データ端子77、および奇数データ端子78が設けられる。

20

【0038】

図9は、LCDモジュール61の構成を示す回路ブロック図であって、図3と対比される図である。図9を参照して、LCDモジュール61が図3のLCDモジュールと異なる点は、検査用端子切換回路25、制御端子34、偶数データ端子35および奇数データ端子36が除去されている点である。外部端子部61aは、データ端子30.1～30.4、…、R端子31、G端子32、およびB端子33を含む。ガラス基板15は、ガラス基板60の一部を構成している。LCDモジュール62、63もLCDモジュール61と同じ構成である。

30

【0039】

検査用端子切換回路64は、図10に示すように、奇数番のデータ端子30.1、30.3、…の各々に対応して設けられたN型TFT26と、偶数番のデータ端子30.2、30.4、…の各々に対応して設けられN型TFT27とを含む。各N型TFT26は、対応の奇数番のデータ端子と奇数データ端子78との間に接続され、そのゲートは制御端子74に接続される。各N型TFT27は、対応の偶数番のデータ端子と偶数データ端子77との間に接続され、そのゲートは制御端子74に接続される。なお、図10では、制御端子75、76の図示は省略されている。検査用端子切換回路65、66も検査用端子切換回路64と同じ構成である。ただし、検査用端子切換回路65のN型TFT26、27のゲートは制御端子75に接続され、検査用端子切換回路66のN型TFT26、27のゲートは制御端子76に接続される。

40

【0040】

検査時は、端子71～78の各々がプローブを介して検査装置に接続される。端子71～78には、それぞれ信号φR、φG、φB、φC1、φC2、φC3、DE、DOが与えられる。LCDモジュール61～63を検査する場合は、それぞれ制御信号φC1～φC3が「H」レベルにされる。LCDモジュール61～63の各々は、実施の形態1と同様に検査される。検査の終了後は、LCDモジュール61～63の各々はガラス基板60から切出される。このとき、LCDモジュール61～63の各々は、不要となった検査用端子切換回路64～66、端子71～78および配線から切離される。

50

【0041】

この実施の形態3では、実施の形態2と同じ効果が得られる他、不要となったN型TFT26, 27を非導通状態に固定する処置(N型TFT26, 27のゲートおよびドレインに接地電位GNDを印加すること)が不要となる。また、LCDモジュールの構成が簡単になる。

【0042】

なお、この実施の形態3では、ガラス基板60上に複数のLCDモジュール61～63を設けた場合について説明したが、図10から分かるように、この検査方法は、ガラス基板60上に1つのLCDモジュール61を設けた場合でも有効である。

【0043】

10

[実施の形態4]

図11は、この発明の実施の形態4によるLCDモジュールの構成を示す回路ブロック図であって、図3と対比される図である。図11を参照して、このLCDモジュールが図3のLCDモジュールと異なる点は、端子34～36と検査用端子切換回路25の間の3本の配線がCOG(chip on glass)実装領域80を通過し、3本の配線のCOG実装領域80内の所定の位置にパッド81～83がそれぞれ設けられている点である。検査の終了後には、COG実装領域80を覆うようにして半導体チップが実装される。このとき、半導体チップの接地電位GNDの電極が3つのパッド81～83と導通状態にされ、パッド81～83は接地電位GNDに固定される。半導体チップには、図示しない電源端子および接地端子より、電源電位VDDおよび接地電位GNDが与えられる。半導体チップは、DC-DCコンバータなどを含んでいる。

20

【0044】

図12は、COG実装領域80に実装された半導体チップ90の一部を示す断面図である。図12において、ガラス基板15の表面に絶縁膜92が形成され、絶縁膜92の表面に金属配線93が形成される。この金属配線93は、奇数データ端子36および各N型TFT26のドレインに接続される。

【0045】

金属配線93を覆うようにして絶縁膜94が形成され、絶縁膜94の所定領域に開口部が形成され、金属配線93の所定部分が露出される。絶縁膜94の開口部を覆うようにして金属端子であるパッド83が形成される。パッド83の表面に異方性導電樹脂95が塗布され、半導体チップ90の接地端子であるバンプ電極91がパッド83上に位置するように半導体チップ90が搭載される。これにより、バンプ電極91とパッド83は電氣的に接続される。

30

【0046】

この実施の形態4では、検査後に半導体チップ90を実装することにより、検査用端子切換回路25のN型TFT26, 27を非導通状態に固定する。したがって、LCDモジュールの外部から端子34～36に接地電位GNDを与える必要がなくなるので、FPCの端子数を少なくすることができ、FPCの幅を狭くすることができる。

【0047】

なお、図13に示すように、端子34～36をCOG実装領域80内に設けてもよい。端子34～36は、半導体チップ90の実装により、接地電位GNDに固定される。この変更例では、実施の形態4と同じ効果が得られる他、パッド81～83を別途設ける必要がない。

40

【0048】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0049】

【発明の効果】

50

以上のように、この発明に係る画像表示装置では、複数行複数列に配置された複数の画素表示回路と、それぞれ複数行に対応して設けられた複数の走査線と、それぞれ複数列に対応して設けられた複数のデータ線とを含む画像表示パネルと、それらの第1の電極がそれぞれ複数のデータ線に接続され、画像表示パネルの通常動作時に非導通にされる複数のトランジスタと、複数のトランジスタのうちの各奇数番のトランジスタの第2の電極に接続された第1の検査端子と、複数のトランジスタのうちの各偶数番のトランジスタの第2の電極に接続された第2の検査端子と、複数のトランジスタのゲートに接続され、検査時に複数のトランジスタを制御するための制御信号を受ける第1の制御端子とが設けられる。したがって、第1の検査端子、第2の検査端子および第1の制御端子を検査装置に接続すれば検査できるので、検査に使用する端子のが少なくすみ、検査装置のコストダウンを図ることができる。また、複数の画像表示装置の複数の第1の検査端子を互いに接続するとともに複数の第2の検査端子を互いに接続した場合でも、画像表示装置を1つずつ正確に検査することができる。

10

【図面の簡単な説明】

【図1】この発明の実施の形態1によるカラー液晶画像装置の構成を示すブロック図である。

【図2】図1に示した液晶セルに対応して設けられる液晶駆動回路の構成を示す回路図である。

【図3】図1に示したカラー液晶表示装置の組立部品であるLCDモジュールの構成を示す回路ブロック図である。

20

【図4】図3に示したLCDモジュールの検査方法を説明するためのタイムチャートである。

【図5】実施の形態1の変更例を示す回路ブロック図である。

【図6】実施の形態1の他の変更例を示す回路ブロック図である。

【図7】この発明の実施の形態2によるLCDモジュールの検査方法を説明するための図である。

【図8】この発明の実施の形態3によるLCDモジュールの検査方法を説明するための図である。

【図9】図8に示したLCDモジュールの構成を示す回路ブロック図である。

【図10】図8に示した検査用端子切換回路の構成を示す回路ブロック図である。

30

【図11】この発明の実施の形態4によるLCDモジュールの構成を示す回路ブロック図である。

【図12】図11に示したLCDモジュールへの半導体チップの実装方法を説明するための断面図である。


【図13】実施の形態4の変更例を示す回路ブロック図である。

【符号の説明】


1 液晶パネル、2 液晶セル、3 画素、4 走査線、5 共通電位線、6 データ線、7 垂直走査回路、8 水平走査回路、10 液晶駆動回路、11, 21~23, 26, 27 N型TFT、12 キャパシタ、15, 40, 60 ガラス基板、20 1:3デマルチプレクサ、25, 64~66 検査用端子切換回路、30 データ端子、31, 51, 71 R端子、32, 52, 72 G端子、33, 53, 73 B端子、34, 54~56, 74~76 制御端子、35, 57, 77 偶数データ端子、36, 58, 78 奇数データ端子、41~43, 61~63 LCDモジュール、61a~63a 外部端子部、80 COG実装領域、81~83 パッド、90 半導体チップ、91 バンプ電極、92, 94 絶縁膜、93 金属配線、95 異方性導電樹脂。

40


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】



【図 11】



【図 12】



フロントページの続き(51)Int.Cl.⁷

G 0 9 G 3/36

F I

G 0 9 G 3/20 6 2 1 M

G 0 9 G 3/20 6 7 0 Q

G 0 9 G 3/20 6 8 0 G

G 0 9 G 3/36

テーマコード (参考)

(72)発明者 野尻 勲

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

(72)発明者 村井 博之

東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内

Fターム(参考) 2H092 JB22 JB31 JB77 NA30 PA06

5C006 AC11 AF59 AF65 BB16 BC02 BC06 EB01 FA42 FA51

5C080 AA10 BB05 DD15 FF11 JJ02 JJ03 JJ04 JJ06

5C094 AA41 AA43 AA44 BA03 BA43 CA19 EA03 GB10

5G435 AA17 AA19 BB12 CC09 KK05

专利名称(译)	<无法获取翻译>		
公开(公告)号	JP2004271847A5	公开(公告)日	2006-02-02
申请号	JP2003061778	申请日	2003-03-07
[标]申请(专利权)人(译)	三菱电机株式会社		
申请(专利权)人(译)	三菱电机株式会社		
[标]发明人	野尻 勲 村井 博之		
发明人	野尻 勲 村井 博之		
IPC分类号	G02F1/1345 G02F1/1368 G09F9/00 G09F9/30 G09G3/20 G09G3/36		
CPC分类号	G02F1/1309 G02F1/1345 G02F2001/136254 G02F2203/69 G09G3/006 G09G3/3648 G09G3/3688 G09G2310/0297 G09G2330/12		
FI分类号	G02F1/1345 G02F1/1368 G09F9/00.352 G09F9/30.330.Z G09G3/20.612.R G09G3/20.621.M G09G3/20.670.Q G09G3/20.680.G G09G3/36		
F-TERM分类号	2H092/JB22 2H092/JB31 2H092/JB77 2H092/NA30 2H092/PA06 5C006/AC11 5C006/AF59 5C006/AF65 5C006/BB16 5C006/BC02 5C006/BC06 5C006/EB01 5C006/FA42 5C006/FA51 5C080/AA10 5C080/BB05 5C080/DD15 5C080/FF11 5C080/JJ02 5C080/JJ03 5C080/JJ04 5C080/JJ06 5C094/AA41 5C094/AA43 5C094/AA44 5C094/BA03 5C094/BA43 5C094/CA19 5C094/EA03 5C094/GB10 5G435/AA17 5G435/AA19 5G435/BB12 5G435/CC09 5G435/KK05 2H088/FA12 2H088/FA13 2H088/FA25 2H088/FA28 2H088/FA30 2H088/HA02 2H088/HA06 2H088/HA08 2H192/AA24 2H192/DA12 2H192/FB23 2H192/HA93 2H192/HB03 2H192/HB04 2H192/HB13 2H192/HB14		
代理人(译)	森田俊夫 堀井裕 酒井 将行		
其他公开文献	JP3964337B2 JP2004271847A		

摘要(译)

能够以低成本准确地进行检查的图像显示装置。 解决方案：此LCD模块具有一个奇数数据端子36，用于在检查时通过每个N型TFT 26和多路分解器20将奇数数据信号DO施加到每个奇数组数据线6，并在检查时将每个N数施加到数据线6。 在检查期间，通过TFT 27和解复用器20向偶数数据线6提供偶数数据信号DE，并向N型TFT 26和27的栅极提供控制信号φC。 还有一个控制端子34。 因此，可以减少检查时使用的端子数量，并且可以减少检查装置的成本。 [选择图]图3